JP2003046864A - 固体撮像装置およびその駆動方法 - Google Patents
固体撮像装置およびその駆動方法Info
- Publication number
- JP2003046864A JP2003046864A JP2001233697A JP2001233697A JP2003046864A JP 2003046864 A JP2003046864 A JP 2003046864A JP 2001233697 A JP2001233697 A JP 2001233697A JP 2001233697 A JP2001233697 A JP 2001233697A JP 2003046864 A JP2003046864 A JP 2003046864A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- section
- photoelectric conversion
- potential
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Facsimile Heads (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Image Input (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 ＦＤＡ方式を用いた固体撮像装置において、
ＰＤ部の面積確保や光電変換セルサイズの微細化を容易
に実現する。 【解決手段】 １つの光電変換セルに、１つの光電変換
素子（ＰＤ部）１に対応したフローティングディフュー
ジョン（ＦＤ）部２と、ＦＤ部の電位を検出する画素ア
ンプ５と、ＰＤ部からの電荷信号をＦＤ部に転送する転
送ゲート３と、ＦＤ部の電位を初期化するリセットゲー
ト４とを設け、各列の出力信号線１０に共通のロードゲ
ート６をオン状態に固定し、水平ブランキング期間内で
かつセル部共通電源電圧ＶＤＤＣＥＬが「Ｈ」レベルの
期間内に、リセットゲートをオンして、ＦＤ部の電位を
リセットレベルとして画素アンプで検出し、リセットゲ
ートをオフし、次に転送ゲートをオンして、ＦＤ部の電
位を蓄積信号レベルとして画素アンプで検出し、転送ゲ
ートをオフする。
ＰＤ部の面積確保や光電変換セルサイズの微細化を容易
に実現する。 【解決手段】 １つの光電変換セルに、１つの光電変換
素子（ＰＤ部）１に対応したフローティングディフュー
ジョン（ＦＤ）部２と、ＦＤ部の電位を検出する画素ア
ンプ５と、ＰＤ部からの電荷信号をＦＤ部に転送する転
送ゲート３と、ＦＤ部の電位を初期化するリセットゲー
ト４とを設け、各列の出力信号線１０に共通のロードゲ
ート６をオン状態に固定し、水平ブランキング期間内で
かつセル部共通電源電圧ＶＤＤＣＥＬが「Ｈ」レベルの
期間内に、リセットゲートをオンして、ＦＤ部の電位を
リセットレベルとして画素アンプで検出し、リセットゲ
ートをオフし、次に転送ゲートをオンして、ＦＤ部の電
位を蓄積信号レベルとして画素アンプで検出し、転送ゲ
ートをオフする。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の光電変換素
子が配置された固体撮像装置およびその駆動方法に係
り、特に光電変換セルの開口率向上やサイズ縮小化技術
に関する。
子が配置された固体撮像装置およびその駆動方法に係
り、特に光電変換セルの開口率向上やサイズ縮小化技術
に関する。
【０００２】
【従来の技術】従来のＭＯＳ型イメージセンサは、フロ
ーティングディフュージョン部（以下、ＦＤ部と略称す
る）を縮小化して感度向上を図るためと、フォトダイオ
ード部（以下、ＰＤ部と略称する）の表面をＰ型半導体
で覆い白キズ対策を図るために、フローティング・ディ
フュージョン・アンプリファー（以下、ＦＤＡと略称す
る）方式の画素構造を採用してきた。
ーティングディフュージョン部（以下、ＦＤ部と略称す
る）を縮小化して感度向上を図るためと、フォトダイオ
ード部（以下、ＰＤ部と略称する）の表面をＰ型半導体
で覆い白キズ対策を図るために、フローティング・ディ
フュージョン・アンプリファー（以下、ＦＤＡと略称す
る）方式の画素構造を採用してきた。
【０００３】
【発明が解決しようとする課題】この方式は、ＰＤ部に
蓄積された電荷を一旦ＦＤ部に転送する転送ゲートと、
光電変換セルごとに設けられたソースフォロワアンプ
と、ＦＤ部の電位をリセットするリセットゲートと、垂
直走査パルスが印加されるセレクトゲートとで構成さ
れ、１つの光電変換セルに合計４つのゲートトランジス
タが必要となり、セルに占めるトランジスタ部分のサイ
ズが大きくなり、ＰＤ部の面積の確保や一つの光電変換
セルサイズの微細化が困難であるという問題を抱えてい
る。
蓄積された電荷を一旦ＦＤ部に転送する転送ゲートと、
光電変換セルごとに設けられたソースフォロワアンプ
と、ＦＤ部の電位をリセットするリセットゲートと、垂
直走査パルスが印加されるセレクトゲートとで構成さ
れ、１つの光電変換セルに合計４つのゲートトランジス
タが必要となり、セルに占めるトランジスタ部分のサイ
ズが大きくなり、ＰＤ部の面積の確保や一つの光電変換
セルサイズの微細化が困難であるという問題を抱えてい
る。
【０００４】本発明は、かかる問題点に鑑みてなされた
ものであり、その目的は、ＦＤＡ方式で一般的に使用さ
れる前記４つのゲートトランジスタのうち、垂直走査パ
ルスが印加されるセレクトゲートをなくすことによっ
て、１つの光電変換セルを３つのトランジスタゲートの
みで構成できるようにして、ＰＤ部の面積確保や光電変
換セルサイズの微細化を容易に実現できる固体撮像装置
およびその駆動方法を提供することにある。
ものであり、その目的は、ＦＤＡ方式で一般的に使用さ
れる前記４つのゲートトランジスタのうち、垂直走査パ
ルスが印加されるセレクトゲートをなくすことによっ
て、１つの光電変換セルを３つのトランジスタゲートの
みで構成できるようにして、ＰＤ部の面積確保や光電変
換セルサイズの微細化を容易に実現できる固体撮像装置
およびその駆動方法を提供することにある。
【０００５】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る第１の固体撮像装置の駆動方法は、行
列状に配置された複数の光電変換素子（ＰＤ部）の１つ
と、複数の光電変換素子のそれぞれに対応するフローテ
ィングディフュージョン（ＦＤ）部と、前記ＦＤ部の電
位を検出する画素アンプと、複数の光電変換素子のそれ
ぞれで光電変換された電荷信号をＦＤ部に転送する転送
ゲート（読み出し転送ゲート）と、ＦＤ部の電位を所定
の電位に初期化するリセットゲートと、複数の光電変換
素子に共通するセル部共通電源（ＶＤＤＣＥＬ）とで１
つの光電変換セルが構成された固体撮像装置を駆動する
方法であって、水平ブランキング期間内において、セル
部共通電源の電圧が「Ｈｉｇｈ」レベルの期間内に、リ
セットゲートをオンし、ＦＤ部の電位を所定の電位に初
期化させた後リセットゲートをオフし、その後、転送ゲ
ートを介して光電変換素子で光電変換された電荷信号を
ＦＤ部に転送し、セル部共通電源の電圧を「Ｈｉｇｈ」
レベルから「Ｌｏｗ」レベルにして、リセットゲートを
オン／オフし、光電変換セルを非選択状態に戻すことを
特徴とする。
め、本発明に係る第１の固体撮像装置の駆動方法は、行
列状に配置された複数の光電変換素子（ＰＤ部）の１つ
と、複数の光電変換素子のそれぞれに対応するフローテ
ィングディフュージョン（ＦＤ）部と、前記ＦＤ部の電
位を検出する画素アンプと、複数の光電変換素子のそれ
ぞれで光電変換された電荷信号をＦＤ部に転送する転送
ゲート（読み出し転送ゲート）と、ＦＤ部の電位を所定
の電位に初期化するリセットゲートと、複数の光電変換
素子に共通するセル部共通電源（ＶＤＤＣＥＬ）とで１
つの光電変換セルが構成された固体撮像装置を駆動する
方法であって、水平ブランキング期間内において、セル
部共通電源の電圧が「Ｈｉｇｈ」レベルの期間内に、リ
セットゲートをオンし、ＦＤ部の電位を所定の電位に初
期化させた後リセットゲートをオフし、その後、転送ゲ
ートを介して光電変換素子で光電変換された電荷信号を
ＦＤ部に転送し、セル部共通電源の電圧を「Ｈｉｇｈ」
レベルから「Ｌｏｗ」レベルにして、リセットゲートを
オン／オフし、光電変換セルを非選択状態に戻すことを
特徴とする。
【０００６】この構成によれば、１つの光電変換セル内
のゲートトランジスタを、光電変換素子それぞれに対応
するＦＤ部の電位を検出する画素アンプと、光電変換素
子で光電変換された電荷信号をＦＤ部に転送する転送ゲ
ートと、ＦＤ部の電位を所定電位に初期化するリセット
ゲートの３つで構成し、光電変換セルの電源をすべての
セルに共通のセル部共通電源とし、セル部共通電源の電
圧をパルス信号として、セル部共通電源の電圧が「Ｈｉ
ｇｈ」レベルである場合と「Ｌｏｗ」レベルである場合
とでそれぞれリセットゲートにパルス信号を印加するこ
とで、垂直走査機能を実現することができ、従来では光
電変換セルに必要であった垂直セレクトゲートが不要と
なり、ＰＤ部の面積確保や光電変換セルサイズの微細化
を実現することが可能になる。
のゲートトランジスタを、光電変換素子それぞれに対応
するＦＤ部の電位を検出する画素アンプと、光電変換素
子で光電変換された電荷信号をＦＤ部に転送する転送ゲ
ートと、ＦＤ部の電位を所定電位に初期化するリセット
ゲートの３つで構成し、光電変換セルの電源をすべての
セルに共通のセル部共通電源とし、セル部共通電源の電
圧をパルス信号として、セル部共通電源の電圧が「Ｈｉ
ｇｈ」レベルである場合と「Ｌｏｗ」レベルである場合
とでそれぞれリセットゲートにパルス信号を印加するこ
とで、垂直走査機能を実現することができ、従来では光
電変換セルに必要であった垂直セレクトゲートが不要と
なり、ＰＤ部の面積確保や光電変換セルサイズの微細化
を実現することが可能になる。
【０００７】前記の目的を達成するため、本発明に係る
固体撮像装置は、行列状に配置された複数の光電変換素
子（ＰＤ部）の１つと、複数の光電変換素子のそれぞれ
に対応するフローティングディフュージョン（ＦＤ）部
と、ＦＤ部の電位を検出する画素アンプと、複数の光電
変換素子のそれぞれで光電変換された電荷信号をＦＤ部
に転送する転送ゲート（読み出し転送ゲート）と、ＦＤ
部の電位を所定の電位に初期化するリセットゲートと、
複数の光電変換素子に共通するセル部共通電源（ＶＤＤ
ＣＥＬ）とで１つの光電変換セルが構成された固体撮像
装置であって、水平ブランキング期間内において、セル
部共通電源の電圧が「Ｈｉｇｈ」レベルの期間内に、リ
セットゲートをオンし、ＦＤ部の電位を所定の電位に初
期化させた後リセットゲートをオフし、その後、転送ゲ
ートを介して光電変換素子で光電変換された電荷信号を
ＦＤ部に転送し、セル部共通電源の電圧を「Ｈｉｇｈ」
レベルから「Ｌｏｗ」レベルにして、リセットゲートを
オン／オフする制御を行うタイミング発生回路と、水平
ブランキング期間内でかつセル部共通電源の電圧が「Ｈ
ｉｇｈ」レベルの期間内に、リセットゲートがオン状態
でのＦＤ部の電位をリセットレベルとして画素アンプで
検出し、リセットゲートがオフ状態でかつ転送ゲートが
オン状態でのＦＤ部の電位を蓄積信号レベルとして画素
アンプで検出し、リセットレベルと蓄積信号レベルの差
を検出するノイズキャンセル回路とを備えたことを特徴
とする。
固体撮像装置は、行列状に配置された複数の光電変換素
子（ＰＤ部）の１つと、複数の光電変換素子のそれぞれ
に対応するフローティングディフュージョン（ＦＤ）部
と、ＦＤ部の電位を検出する画素アンプと、複数の光電
変換素子のそれぞれで光電変換された電荷信号をＦＤ部
に転送する転送ゲート（読み出し転送ゲート）と、ＦＤ
部の電位を所定の電位に初期化するリセットゲートと、
複数の光電変換素子に共通するセル部共通電源（ＶＤＤ
ＣＥＬ）とで１つの光電変換セルが構成された固体撮像
装置であって、水平ブランキング期間内において、セル
部共通電源の電圧が「Ｈｉｇｈ」レベルの期間内に、リ
セットゲートをオンし、ＦＤ部の電位を所定の電位に初
期化させた後リセットゲートをオフし、その後、転送ゲ
ートを介して光電変換素子で光電変換された電荷信号を
ＦＤ部に転送し、セル部共通電源の電圧を「Ｈｉｇｈ」
レベルから「Ｌｏｗ」レベルにして、リセットゲートを
オン／オフする制御を行うタイミング発生回路と、水平
ブランキング期間内でかつセル部共通電源の電圧が「Ｈ
ｉｇｈ」レベルの期間内に、リセットゲートがオン状態
でのＦＤ部の電位をリセットレベルとして画素アンプで
検出し、リセットゲートがオフ状態でかつ転送ゲートが
オン状態でのＦＤ部の電位を蓄積信号レベルとして画素
アンプで検出し、リセットレベルと蓄積信号レベルの差
を検出するノイズキャンセル回路とを備えたことを特徴
とする。
【０００８】この構成によれば、第１の固体撮像装置の
駆動方法による利点に加えて、ノイズキャンセル回路に
より、画素アンプの閾値ばらつきやノイズ成分を除去す
ることが可能になる。
駆動方法による利点に加えて、ノイズキャンセル回路に
より、画素アンプの閾値ばらつきやノイズ成分を除去す
ることが可能になる。
【０００９】前記の目的を達成するため、本発明に係る
第２の固体撮像装置の駆動方法は、行列状に配置された
複数の光電変換素子（ＰＤ部）の１つと、複数の光電変
換素子のそれぞれに対応するフローティングディフュー
ジョン（ＦＤ）部と、ＦＤ部の電位を検出する画素アン
プと、複数の光電変換素子のそれぞれで光電変換された
電荷信号をＦＤ部に転送する転送ゲート（読み出し転送
ゲート）と、ＦＤ部の電位を所定の電位に初期化するリ
セットゲートと、複数の光電変換素子に共通するセル部
共通電源（ＶＤＤＣＥＬ）とで１つの光電変換セルが構
成され、各列の出力信号線につながったロードゲートを
有する固体撮像装置を駆動する方法であって、水平ブラ
ンキング期間内でかつセル部共通電源の電圧が「Ｈｉｇ
ｈ」レベルの期間内に、ロードゲートとリセットゲート
をオンして、次にロードゲートとリセットゲートをオフ
して、ＦＤ部の電位を信号のない基準レベルとして画素
アンプで検出する工程と、ロードゲートと転送ゲートを
オンして、次にロードゲートと転送ゲートをオフして、
ＦＤ部の電位を蓄積信号レベルとして画素アンプで検出
する工程とを含むことを特徴とする。
第２の固体撮像装置の駆動方法は、行列状に配置された
複数の光電変換素子（ＰＤ部）の１つと、複数の光電変
換素子のそれぞれに対応するフローティングディフュー
ジョン（ＦＤ）部と、ＦＤ部の電位を検出する画素アン
プと、複数の光電変換素子のそれぞれで光電変換された
電荷信号をＦＤ部に転送する転送ゲート（読み出し転送
ゲート）と、ＦＤ部の電位を所定の電位に初期化するリ
セットゲートと、複数の光電変換素子に共通するセル部
共通電源（ＶＤＤＣＥＬ）とで１つの光電変換セルが構
成され、各列の出力信号線につながったロードゲートを
有する固体撮像装置を駆動する方法であって、水平ブラ
ンキング期間内でかつセル部共通電源の電圧が「Ｈｉｇ
ｈ」レベルの期間内に、ロードゲートとリセットゲート
をオンして、次にロードゲートとリセットゲートをオフ
して、ＦＤ部の電位を信号のない基準レベルとして画素
アンプで検出する工程と、ロードゲートと転送ゲートを
オンして、次にロードゲートと転送ゲートをオフして、
ＦＤ部の電位を蓄積信号レベルとして画素アンプで検出
する工程とを含むことを特徴とする。
【００１０】この構成によれば、第１の固体撮像装置の
駆動方法による利点に加えて、基準レベルの検出は、リ
セットゲートとロードゲートが共にオフのときに行わ
れ、この時、ロードゲートがオフすると、信号線内の電
子が、基準レベルのＦＤ部の電位がかかった、画素内ア
ンプゲートの下を通ってＶＤＤ電源に流れ、安定したリ
セットゲート下の電位になり、安定した信号線電位を実
現することができる。また、信号レベルの検出は、転送
ゲートとロードゲートが共にオフのときに行われ、この
時、ロードゲートがオフすると、信号線内の電子が、信
号レベルのＦＤ部の電位がかかった、画素内アンプゲー
トの下を通ってＶＤＤ電源に流れ、安定したリセットゲ
ート下の電位になり、安定した信号線電位を実現するこ
とができる。
駆動方法による利点に加えて、基準レベルの検出は、リ
セットゲートとロードゲートが共にオフのときに行わ
れ、この時、ロードゲートがオフすると、信号線内の電
子が、基準レベルのＦＤ部の電位がかかった、画素内ア
ンプゲートの下を通ってＶＤＤ電源に流れ、安定したリ
セットゲート下の電位になり、安定した信号線電位を実
現することができる。また、信号レベルの検出は、転送
ゲートとロードゲートが共にオフのときに行われ、この
時、ロードゲートがオフすると、信号線内の電子が、信
号レベルのＦＤ部の電位がかかった、画素内アンプゲー
トの下を通ってＶＤＤ電源に流れ、安定したリセットゲ
ート下の電位になり、安定した信号線電位を実現するこ
とができる。
【００１１】前記の目的を達成するため、本発明に係る
第３の固体撮像装置の駆動方法は、行列状に配置された
複数の光電変換素子（ＰＤ部）の１つと、複数の光電変
換素子のそれぞれに対応するフローティングディフュー
ジョン（ＦＤ）部と、ＦＤ部の電位を検出する画素アン
プと、複数の光電変換素子のそれぞれで光電変換された
電荷信号をＦＤ部に転送する転送ゲート（読み出し転送
ゲート）と、ＦＤ部の電位を所定の電位に初期化するリ
セットゲートと、複数の光電変換素子に共通するセル部
共通電源（ＶＤＤＣＥＬ）とで１つの光電変換セルが構
成され、各列の出力信号線につながったロードゲートを
有する固体撮像装置を駆動する方法であって、水平ブラ
ンキング期間内でかつセル部共通電源の電圧が「Ｈｉｇ
ｈ」レベルの期間内に、ロードゲートとリセットゲート
をオンして、先にリセットゲートをオフした後にロード
ゲートをオフして、ＦＤ部の電位を信号のない基準レベ
ルとして画素アンプで検出し、次に、ロードゲートと転
送ゲートをオンして、次にロードゲートと転送ゲートを
オフして、ＦＤ部の電位を蓄積信号レベルとして画素ア
ンプで検出することを特徴とする。
第３の固体撮像装置の駆動方法は、行列状に配置された
複数の光電変換素子（ＰＤ部）の１つと、複数の光電変
換素子のそれぞれに対応するフローティングディフュー
ジョン（ＦＤ）部と、ＦＤ部の電位を検出する画素アン
プと、複数の光電変換素子のそれぞれで光電変換された
電荷信号をＦＤ部に転送する転送ゲート（読み出し転送
ゲート）と、ＦＤ部の電位を所定の電位に初期化するリ
セットゲートと、複数の光電変換素子に共通するセル部
共通電源（ＶＤＤＣＥＬ）とで１つの光電変換セルが構
成され、各列の出力信号線につながったロードゲートを
有する固体撮像装置を駆動する方法であって、水平ブラ
ンキング期間内でかつセル部共通電源の電圧が「Ｈｉｇ
ｈ」レベルの期間内に、ロードゲートとリセットゲート
をオンして、先にリセットゲートをオフした後にロード
ゲートをオフして、ＦＤ部の電位を信号のない基準レベ
ルとして画素アンプで検出し、次に、ロードゲートと転
送ゲートをオンして、次にロードゲートと転送ゲートを
オフして、ＦＤ部の電位を蓄積信号レベルとして画素ア
ンプで検出することを特徴とする。
【００１２】この構成によれば、第１の固体撮像装置の
駆動方法による利点に加えて、第２の固体撮像装置の駆
動方法に比較して、基準レベルを検出する際に、リセッ
トゲートをロードゲートよりも早くオフにすることで、
ＦＤ部の基準レベルを早く安定にさせるため、信号線の
電位が更に安定化する。
駆動方法による利点に加えて、第２の固体撮像装置の駆
動方法に比較して、基準レベルを検出する際に、リセッ
トゲートをロードゲートよりも早くオフにすることで、
ＦＤ部の基準レベルを早く安定にさせるため、信号線の
電位が更に安定化する。
【００１３】前記の目的を達成するため、本発明に係る
第４の固体撮像装置の駆動方法は、行列状に配置された
複数の光電変換素子（ＰＤ部）の１つと、複数の光電変
換素子のそれぞれに対応するフローティングディフュー
ジョン（ＦＤ）部と、ＦＤ部の電位を検出する画素アン
プと、複数の光電変換素子のそれぞれで光電変換された
電荷信号をＦＤ部に転送する転送ゲート（読み出し転送
ゲート）と、ＦＤ部の電位を所定の電位に初期化するリ
セットゲートと、複数の光電変換素子に共通するセル部
共通電源（ＶＤＤＣＥＬ）とで１つの光電変換セルが構
成され、各列の出力信号線につながったロードゲートを
有する固体撮像装置を駆動する方法であって、ロードゲ
ートに所定の一定電圧を印加してロードゲートをオン状
態に固定し、水平ブランキング期間内でかつセル部共通
電源の電圧が「Ｈｉｇｈ」レベルの期間内に、リセット
ゲートをオンして、ＦＤ部の電位をリセットレベルとし
て前記画素アンプで検出し、リセットゲートをオフし、
次に転送ゲートをオンして、ＦＤ部の電位を蓄積信号レ
ベルとして画素アンプで検出し、転送ゲートをオフする
ことを特徴とする。
第４の固体撮像装置の駆動方法は、行列状に配置された
複数の光電変換素子（ＰＤ部）の１つと、複数の光電変
換素子のそれぞれに対応するフローティングディフュー
ジョン（ＦＤ）部と、ＦＤ部の電位を検出する画素アン
プと、複数の光電変換素子のそれぞれで光電変換された
電荷信号をＦＤ部に転送する転送ゲート（読み出し転送
ゲート）と、ＦＤ部の電位を所定の電位に初期化するリ
セットゲートと、複数の光電変換素子に共通するセル部
共通電源（ＶＤＤＣＥＬ）とで１つの光電変換セルが構
成され、各列の出力信号線につながったロードゲートを
有する固体撮像装置を駆動する方法であって、ロードゲ
ートに所定の一定電圧を印加してロードゲートをオン状
態に固定し、水平ブランキング期間内でかつセル部共通
電源の電圧が「Ｈｉｇｈ」レベルの期間内に、リセット
ゲートをオンして、ＦＤ部の電位をリセットレベルとし
て前記画素アンプで検出し、リセットゲートをオフし、
次に転送ゲートをオンして、ＦＤ部の電位を蓄積信号レ
ベルとして画素アンプで検出し、転送ゲートをオフする
ことを特徴とする。
【００１４】この構成によれば、第１の固体撮像装置の
駆動方法による利点に加えて、ソースフォロアアンプの
ロードゲートに所定の一定電圧を印加してロードゲート
をオン状態に固定することで電荷検出を行なうことがで
きる。
駆動方法による利点に加えて、ソースフォロアアンプの
ロードゲートに所定の一定電圧を印加してロードゲート
をオン状態に固定することで電荷検出を行なうことがで
きる。
【００１５】前記の目的を達成するため、本発明に係る
第５の固体撮像装置の駆動方法は、行列状に配置された
複数の光電変換素子（ＰＤ部）の１つと、複数の光電変
換素子のそれぞれに対応するフローティングディフュー
ジョン（ＦＤ）部と、ＦＤ部の電位を検出する画素アン
プと、複数の光電変換素子のそれぞれで光電変換された
電荷信号をＦＤ部に転送する転送ゲート（読み出し転送
ゲート）と、ＦＤ部の電位を所定の電位に初期化するリ
セットゲートと、複数の光電変換素子に共通するセル部
共通電源（ＶＤＤＣＥＬ）とで１つの光電変換セルが構
成され、各列の出力信号線につながったロードゲートを
有する固体撮像装置を駆動する方法であって、水平ブラ
ンキング期間内において、セル部共通電源の電圧が「Ｈ
ｉｇｈ」レベルの期間内に、ロードゲートをオフ状態に
したままリセットゲートをオン／オフし、次に転送ゲー
トをオン／オフして光電変換素子をリセット状態にし、
セル部共通電源の電圧を「Ｈｉｇｈ」レベルから「Ｌｏ
ｗ」レベルにして、ロードゲートをオフ状態にしたまま
リセットゲートをオン／オフし、光電変換セルを非選択
状態に戻すことを特徴とする。
第５の固体撮像装置の駆動方法は、行列状に配置された
複数の光電変換素子（ＰＤ部）の１つと、複数の光電変
換素子のそれぞれに対応するフローティングディフュー
ジョン（ＦＤ）部と、ＦＤ部の電位を検出する画素アン
プと、複数の光電変換素子のそれぞれで光電変換された
電荷信号をＦＤ部に転送する転送ゲート（読み出し転送
ゲート）と、ＦＤ部の電位を所定の電位に初期化するリ
セットゲートと、複数の光電変換素子に共通するセル部
共通電源（ＶＤＤＣＥＬ）とで１つの光電変換セルが構
成され、各列の出力信号線につながったロードゲートを
有する固体撮像装置を駆動する方法であって、水平ブラ
ンキング期間内において、セル部共通電源の電圧が「Ｈ
ｉｇｈ」レベルの期間内に、ロードゲートをオフ状態に
したままリセットゲートをオン／オフし、次に転送ゲー
トをオン／オフして光電変換素子をリセット状態にし、
セル部共通電源の電圧を「Ｈｉｇｈ」レベルから「Ｌｏ
ｗ」レベルにして、ロードゲートをオフ状態にしたまま
リセットゲートをオン／オフし、光電変換セルを非選択
状態に戻すことを特徴とする。
【００１６】この構成によれば、画素アンプは電位検出
することなく、光電変換素子のみリセット状態にするこ
とができ、電子シャッター機能を実現することができ
る。
することなく、光電変換素子のみリセット状態にするこ
とができ、電子シャッター機能を実現することができ
る。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。なお、以下の実施形態で
は、固体撮像装置としてＭＯＳ型イメージセンサを例に
説明する。
て、図面を参照して説明する。なお、以下の実施形態で
は、固体撮像装置としてＭＯＳ型イメージセンサを例に
説明する。
【００１８】（第１の実施形態）まず、本発明の第１の
実施形態について、図１から図３を参照して説明する。
実施形態について、図１から図３を参照して説明する。
【００１９】図１は、本発明の第１の実施形態に係るＭ
ＯＳ型イメージセンサにおける光電変換セルの回路構成
図である。なお、図１の光電変換セルの構成は、後述す
る他の実施形態においても同様である。
ＯＳ型イメージセンサにおける光電変換セルの回路構成
図である。なお、図１の光電変換セルの構成は、後述す
る他の実施形態においても同様である。
【００２０】図１において、１は光電変換を行なうＰＤ
部、２は光電変換後の電荷を蓄積するＦＤ部、３はＦＤ
部２に電荷転送を行う転送ゲート、４はＦＤ部２の電荷
を掃き出すリセットゲート、５はＦＤ部２の電荷検出を
行う画素アンプ、６は画素アンプ５と共にソースフォロ
ワアンプを形成するためのロードトランジスタ、７は光
電変換セル部に共通電源電圧信号ＶＤＤＣＥＬを印加す
る共通電源線、８は転送ゲート３に読み出し信号ＲＥＡ
Ｄを印加する読み出しパルス線、９はＦＤ部２の電荷を
掃き出すリセット信号ＲＥＳＥＴが印加されるリセット
パルス線、１０は画素アンプ５で検出された画素信号Ｖ
Ｏを伝達する出力信号線、１１はロードトランジスタ６
のゲートにロードゲート信号ＬＧＣＥＬを印加するロー
ドゲート線、１２はロードトランジスタ６に共通にソー
ス電源電圧信号ＳＣＥＬを印加するソース共通電源線で
ある。
部、２は光電変換後の電荷を蓄積するＦＤ部、３はＦＤ
部２に電荷転送を行う転送ゲート、４はＦＤ部２の電荷
を掃き出すリセットゲート、５はＦＤ部２の電荷検出を
行う画素アンプ、６は画素アンプ５と共にソースフォロ
ワアンプを形成するためのロードトランジスタ、７は光
電変換セル部に共通電源電圧信号ＶＤＤＣＥＬを印加す
る共通電源線、８は転送ゲート３に読み出し信号ＲＥＡ
Ｄを印加する読み出しパルス線、９はＦＤ部２の電荷を
掃き出すリセット信号ＲＥＳＥＴが印加されるリセット
パルス線、１０は画素アンプ５で検出された画素信号Ｖ
Ｏを伝達する出力信号線、１１はロードトランジスタ６
のゲートにロードゲート信号ＬＧＣＥＬを印加するロー
ドゲート線、１２はロードトランジスタ６に共通にソー
ス電源電圧信号ＳＣＥＬを印加するソース共通電源線で
ある。
【００２１】図２は、図１の光電変換セルをアレイ状に
配置したＭＯＳ型イメージセンサの全体回路構成図で、
図３はその駆動方法を示す動作タイミング図である。
配置したＭＯＳ型イメージセンサの全体回路構成図で、
図３はその駆動方法を示す動作タイミング図である。
【００２２】図２において、３１はタイミング発生回
路、３２はノイズキャンセル回路、３３は水平ライン走
査回路、３４は出力アンプ、３５はマルチプレクサ、３
６は垂直ライン走査回路である。タイミング発生回路３
１は、ロードゲート信号ＬＧＣＥＬ、ソース電源電圧信
号ＳＣＥＬ、リセット信号ＲＥＳＥＴ、サンプルホール
ドパルスＳＨＮＣを生成するとともに、共通電源電圧信
号ＶＤＤＣＥＬ、読み出し信号ＲＥＡＤの生成タイミン
グを制御する。
路、３２はノイズキャンセル回路、３３は水平ライン走
査回路、３４は出力アンプ、３５はマルチプレクサ、３
６は垂直ライン走査回路である。タイミング発生回路３
１は、ロードゲート信号ＬＧＣＥＬ、ソース電源電圧信
号ＳＣＥＬ、リセット信号ＲＥＳＥＴ、サンプルホール
ドパルスＳＨＮＣを生成するとともに、共通電源電圧信
号ＶＤＤＣＥＬ、読み出し信号ＲＥＡＤの生成タイミン
グを制御する。
【００２３】以下、図２および図３を用いて、本実施形
態によるＭＯＳ型イメージセンサの動作について詳細に
説明する。なお、図３の動作タイミングは、水平ブラン
キング期間内で一連の動作を完結させるものである。
態によるＭＯＳ型イメージセンサの動作について詳細に
説明する。なお、図３の動作タイミングは、水平ブラン
キング期間内で一連の動作を完結させるものである。
【００２４】まず、ロードゲートトランジスタ６を定電
流源にするために、ロードゲート線１１にロードゲート
信号ＬＧＣＥＬとして所定の一定電圧Ｖｃｌｇを印加す
る。次に、共通電源電圧信号ＶＤＤＣＥＬを「Ｈｉｇ
ｈ」レベルにした後、リセット信号ＲＥＳＥＴを活性化
してＦＤ部２の電荷を掃き出す。このとき、画素アンプ
５でリセット時の信号レベル（リセットレベルＶｒ）を
検出し、出力信号線１０を介して、このリセットレベル
ＶｒをサンプルホールドパルスＳＨＮＣでサンプリング
して、ノイズキャンセル回路３２にて、画素信号ＶＯの
リセットレベルクランプを行なう（図３の期間Ｔｒ）。
流源にするために、ロードゲート線１１にロードゲート
信号ＬＧＣＥＬとして所定の一定電圧Ｖｃｌｇを印加す
る。次に、共通電源電圧信号ＶＤＤＣＥＬを「Ｈｉｇ
ｈ」レベルにした後、リセット信号ＲＥＳＥＴを活性化
してＦＤ部２の電荷を掃き出す。このとき、画素アンプ
５でリセット時の信号レベル（リセットレベルＶｒ）を
検出し、出力信号線１０を介して、このリセットレベル
ＶｒをサンプルホールドパルスＳＨＮＣでサンプリング
して、ノイズキャンセル回路３２にて、画素信号ＶＯの
リセットレベルクランプを行なう（図３の期間Ｔｒ）。
【００２５】次に、リセット信号ＲＥＳＥＴを非活性化
した後、読み出し信号ＲＥＡＤを活性化してＦＤ部２に
ＰＤ部１の蓄積電荷を転送し、画素アンプ５で蓄積信号
レベルＶｓを検出し、出力信号線１０を介して、この蓄
積信号レベルＶｓをサンプルホールドパルスＳＨＮＣで
サンプリングして、ノイズキャンセル回路３２にて、画
素信号ＶＯのサンプルホールドを行なう（図３の期間Ｔ
ｓ）。以上の動作により、画素アンプ５の閾値ばらつき
やノイズ成分を除去した画素信号ＶＯを検出することが
できる。
した後、読み出し信号ＲＥＡＤを活性化してＦＤ部２に
ＰＤ部１の蓄積電荷を転送し、画素アンプ５で蓄積信号
レベルＶｓを検出し、出力信号線１０を介して、この蓄
積信号レベルＶｓをサンプルホールドパルスＳＨＮＣで
サンプリングして、ノイズキャンセル回路３２にて、画
素信号ＶＯのサンプルホールドを行なう（図３の期間Ｔ
ｓ）。以上の動作により、画素アンプ５の閾値ばらつき
やノイズ成分を除去した画素信号ＶＯを検出することが
できる。
【００２６】続いて、共通電源電圧信号ＶＤＤＣＥＬを
「Ｌｏｗ」レベルにして、リセット信号ＲＥＳＥＴを活
性化すると、ＦＤ部２の電位は、共通電源電圧信号ＶＤ
ＤＣＥＬの「Ｌｏｗ」レベル（この場合、ＧＮＤ）にな
り、画素アンプ５は動作しなくなる。以降、垂直ライン
走査回路３６によって、再びリセット信号ＲＥＳＥＴと
読み出し信号ＲＥＡＤが活性化されるまで、画素アンプ
５は動作しないため、非選択状態となる。
「Ｌｏｗ」レベルにして、リセット信号ＲＥＳＥＴを活
性化すると、ＦＤ部２の電位は、共通電源電圧信号ＶＤ
ＤＣＥＬの「Ｌｏｗ」レベル（この場合、ＧＮＤ）にな
り、画素アンプ５は動作しなくなる。以降、垂直ライン
走査回路３６によって、再びリセット信号ＲＥＳＥＴと
読み出し信号ＲＥＡＤが活性化されるまで、画素アンプ
５は動作しないため、非選択状態となる。
【００２７】すなわち、共通電源電圧信号ＶＤＤＣＥＬ
のパルス化と、読み出し信号ＲＥＡＤ及びリセット信号
ＲＥＳＥＴのタイミングによって、３つのゲートトラン
ジスタ３、４、５だけで、光電変換セルの蓄積信号読み
出し、蓄積信号リセット、および垂直走査が行えること
になり、従来では必要であった垂直セレクトゲートが不
要になる。
のパルス化と、読み出し信号ＲＥＡＤ及びリセット信号
ＲＥＳＥＴのタイミングによって、３つのゲートトラン
ジスタ３、４、５だけで、光電変換セルの蓄積信号読み
出し、蓄積信号リセット、および垂直走査が行えること
になり、従来では必要であった垂直セレクトゲートが不
要になる。
【００２８】（第２の実施形態）次に、本発明の第２の
実施形態について、図２および図４を参照して説明す
る。
実施形態について、図２および図４を参照して説明す
る。
【００２９】図４は、本発明の第２の実施形態に係るＭ
ＯＳ型イメージセンサの駆動方法を示す動作タイミング
図である。以下、図２および図４を用いて、本実施形態
によるＭＯＳ型イメージセンサの動作について詳細に説
明する。なお、図４の動作タイミングは、水平ブランキ
ング期間内で一連の動作を完結させるものである。
ＯＳ型イメージセンサの駆動方法を示す動作タイミング
図である。以下、図２および図４を用いて、本実施形態
によるＭＯＳ型イメージセンサの動作について詳細に説
明する。なお、図４の動作タイミングは、水平ブランキ
ング期間内で一連の動作を完結させるものである。
【００３０】まず、共通電源電圧信号ＶＤＤＣＥＬを
「Ｈｉｇｈ」レベルにした後、ロードゲート信号ＬＧＣ
ＥＬとリセット信号ＲＥＳＥＴを活性化して、ＦＤ部２
の電荷を掃き出す。次に、リセット信号ＲＥＳＥＴを非
活性化した後、マージン期間Ｔｍを設けて、ロードゲー
ト信号ＬＧＣＥＬを非活性化し、この直後に、画素アン
プ５で信号のない基準レベルＶｒを検出し、出力信号線
１０を介して、この基準レベルＶｒをサンプルホールド
パルスＳＨＮＣでサンプリングして、ノイズキャンセル
回路３２にて、画素信号ＶＯの基準レベルクランプを行
なう（図４の期間Ｔｒ）。
「Ｈｉｇｈ」レベルにした後、ロードゲート信号ＬＧＣ
ＥＬとリセット信号ＲＥＳＥＴを活性化して、ＦＤ部２
の電荷を掃き出す。次に、リセット信号ＲＥＳＥＴを非
活性化した後、マージン期間Ｔｍを設けて、ロードゲー
ト信号ＬＧＣＥＬを非活性化し、この直後に、画素アン
プ５で信号のない基準レベルＶｒを検出し、出力信号線
１０を介して、この基準レベルＶｒをサンプルホールド
パルスＳＨＮＣでサンプリングして、ノイズキャンセル
回路３２にて、画素信号ＶＯの基準レベルクランプを行
なう（図４の期間Ｔｒ）。
【００３１】次に、ロードゲート信号ＬＧＣＥＬと読み
出し信号ＲＥＡＤを活性化して、ＦＤ部２にＰＤ部１の
蓄積電荷を転送した後、読み出し信号ＲＥＡＤを非活性
化した後、マージン期間Ｔｍを設けて、ロードゲート信
号ＬＧＣＥＬを非活性化し、この直後に、画素アンプ５
で蓄積信号レベルＶｓを検出し、出力信号線１０を介し
て、この蓄積信号レベルＶｓをサンプルホールドパルス
ＳＨＮＣでサンプリングして、ノイズキャンセル回路３
２にて、画素信号ＶＯのサンプルホールドを行なう（図
４の期間Ｔｓ）。
出し信号ＲＥＡＤを活性化して、ＦＤ部２にＰＤ部１の
蓄積電荷を転送した後、読み出し信号ＲＥＡＤを非活性
化した後、マージン期間Ｔｍを設けて、ロードゲート信
号ＬＧＣＥＬを非活性化し、この直後に、画素アンプ５
で蓄積信号レベルＶｓを検出し、出力信号線１０を介し
て、この蓄積信号レベルＶｓをサンプルホールドパルス
ＳＨＮＣでサンプリングして、ノイズキャンセル回路３
２にて、画素信号ＶＯのサンプルホールドを行なう（図
４の期間Ｔｓ）。
【００３２】上記のように、リセット信号ＲＥＳＥＴを
ロードゲート信号ＬＧＣＥＬよりも早く非活性化するこ
とで、ＦＤ部２の基準レベルＶｒが早く安定化する。ま
た、読み出し信号ＲＥＡＤをロードゲート信号ＬＧＣＥ
Ｌよりも早く非活性化することで、ＰＤ部１から読み出
した蓄積信号レベルが早く安定化する。これにより、安
定した信号検出が可能になる。
ロードゲート信号ＬＧＣＥＬよりも早く非活性化するこ
とで、ＦＤ部２の基準レベルＶｒが早く安定化する。ま
た、読み出し信号ＲＥＡＤをロードゲート信号ＬＧＣＥ
Ｌよりも早く非活性化することで、ＰＤ部１から読み出
した蓄積信号レベルが早く安定化する。これにより、安
定した信号検出が可能になる。
【００３３】続いて、共通電源電圧信号ＶＤＤＣＥＬを
「Ｌｏｗ」レベルにして、リセット信号ＲＥＳＥＴを活
性化すると、ＦＤ部２の電位は、共通電源電圧信号ＶＤ
ＤＣＥＬの「Ｌｏｗ」レベル（この場合、ＧＮＤ）にな
り、画素アンプ５は動作しなくなる。以降、垂直ライン
走査回路３６によって、再びリセット信号ＲＥＳＥＴと
読み出し信号ＲＥＡＤが活性化されるまで、画素アンプ
５は動作しないため、非選択状態となる。
「Ｌｏｗ」レベルにして、リセット信号ＲＥＳＥＴを活
性化すると、ＦＤ部２の電位は、共通電源電圧信号ＶＤ
ＤＣＥＬの「Ｌｏｗ」レベル（この場合、ＧＮＤ）にな
り、画素アンプ５は動作しなくなる。以降、垂直ライン
走査回路３６によって、再びリセット信号ＲＥＳＥＴと
読み出し信号ＲＥＡＤが活性化されるまで、画素アンプ
５は動作しないため、非選択状態となる。
【００３４】すなわち、共通電源電圧信号ＶＤＤＣＥＬ
のパルス化と、ロードゲート信号ＬＧＣＥＬ、読み出し
信号ＲＥＡＤ及びリセット信号ＲＥＳＥＴのタイミング
によって、３つのゲートトランジスタ３、４、５だけ
で、光電変換セルの蓄積信号読み出し、蓄積信号リセッ
ト、および垂直走査が行えることになり、従来では必要
であった垂直セレクトゲートが不要になる。
のパルス化と、ロードゲート信号ＬＧＣＥＬ、読み出し
信号ＲＥＡＤ及びリセット信号ＲＥＳＥＴのタイミング
によって、３つのゲートトランジスタ３、４、５だけ
で、光電変換セルの蓄積信号読み出し、蓄積信号リセッ
ト、および垂直走査が行えることになり、従来では必要
であった垂直セレクトゲートが不要になる。
【００３５】（第３の実施形態）次に、本発明の第３の
実施形態について、図５および図６を参照して説明す
る。
実施形態について、図５および図６を参照して説明す
る。
【００３６】図５は、本発明の第３の実施形態に係るＭ
ＯＳ型イメージセンサの全体回路構成図であり、図６
は、その駆動方法を示す動作タイミング図である。
ＯＳ型イメージセンサの全体回路構成図であり、図６
は、その駆動方法を示す動作タイミング図である。
【００３７】図５に示す本実施形態が第１および第２の
実施形態と異なる点は、図２の構成に加えて、電子シャ
ッター走査回路３７を設けた点にあり、電子シャッター
走査回路３７から、ＦＤ部２の電荷掃き出し用に、電子
シャッター時リセット信号ＥＲＥＳＥＴが、またＰＤ部
１からＦＤ部２への蓄積信号転送用に、電子シャッター
時読み出し信号ＥＲＥＡＤが出力される。
実施形態と異なる点は、図２の構成に加えて、電子シャ
ッター走査回路３７を設けた点にあり、電子シャッター
走査回路３７から、ＦＤ部２の電荷掃き出し用に、電子
シャッター時リセット信号ＥＲＥＳＥＴが、またＰＤ部
１からＦＤ部２への蓄積信号転送用に、電子シャッター
時読み出し信号ＥＲＥＡＤが出力される。
【００３８】図７に示す動作タイミングは、図４の動作
タイミングに電子シャッター動作を組み込んだ例を示
し、ロードゲート信号ＬＧＣＥＬのタイミングに特徴を
持たせている。すなわち、蓄積信号を検出する場合は、
ロードゲート信号ＬＧＣＥＬとしてパルス信号あるいは
所定の一定電圧をロードトランジスタ６のゲートに印加
してソースフォロア動作させ、蓄積信号を出力せずに蓄
積信号のリセットのみ行う場合は、ロードゲート信号Ｌ
ＧＣＥＬをＧＮＤ状態にして、ソースフォロア動作させ
ないようにしている。このリセットのみ行う動作によ
り、電子シャッター動作を実現するものである。
タイミングに電子シャッター動作を組み込んだ例を示
し、ロードゲート信号ＬＧＣＥＬのタイミングに特徴を
持たせている。すなわち、蓄積信号を検出する場合は、
ロードゲート信号ＬＧＣＥＬとしてパルス信号あるいは
所定の一定電圧をロードトランジスタ６のゲートに印加
してソースフォロア動作させ、蓄積信号を出力せずに蓄
積信号のリセットのみ行う場合は、ロードゲート信号Ｌ
ＧＣＥＬをＧＮＤ状態にして、ソースフォロア動作させ
ないようにしている。このリセットのみ行う動作によ
り、電子シャッター動作を実現するものである。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
ＦＤＡ方式であるにもかかわらず、１つの光電変換セル
を３つのトランジスタゲートだけで構成することがで
き、開口率の向上およびセルサイズの微細化を実現する
ことが可能となる。
ＦＤＡ方式であるにもかかわらず、１つの光電変換セル
を３つのトランジスタゲートだけで構成することがで
き、開口率の向上およびセルサイズの微細化を実現する
ことが可能となる。
【図面の簡単な説明】
【図１】 光電変換セルの回路構成図
【図２】 本発明の第１および第２の実施形態に係るＭ
ＯＳ型イメージセンサの全体回路構成図
ＯＳ型イメージセンサの全体回路構成図
【図３】 本発明の第１の実施形態に係るＭＯＳ型イメ
ージセンサの駆動方法を示す動作タイミング図
ージセンサの駆動方法を示す動作タイミング図
【図４】 本発明の第２の実施形態に係るＭＯＳ型イメ
ージセンサの駆動方法を示す動作タイミング図
ージセンサの駆動方法を示す動作タイミング図
【図５】 本発明の第３の実施形態に係るＭＯＳ型イメ
ージセンサの全体回路構成図
ージセンサの全体回路構成図
【図６】 図５のＭＯＳ型イメージセンサの駆動方法を
示す動作タイミング図
示す動作タイミング図
１ フォトダイオード部（ＰＤ部）、
２ フローティングディフュージョン部（ＦＤ部）
３ 読み出し転送ゲート
４ リセットゲート
５ 画素アンプ
６ ロードトランジスタ
７ 光電変換セル部の共通電源線
８ 読み出しパルス線
９ リセットパルス線
１０ 出力信号線
１１ ロードゲート線
１２ ソース共通電源線
３１ タイミング発生回路
３２ ノイズキャンセル回路
３３ 水平ライン走査回路
３４ 出力アンプ
３５ マルチプレクサ
３６ 垂直ライン走査回路
３７ 電子シャッター走査回路
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4M118 AA10 AB01 BA14 CA02 DD06
DD12 FA06
5B047 BB04 BC01 CA05 CB05 CB17
5C024 AX01 CX41 GX03 GY38 GY39
GZ31 HX17 JX21
5C051 AA01 BA02 DA06 DB01 DB13
DB18 DC03 DC07 DE02
Claims (6)
- 【請求項１】 行列状に配置された複数の光電変換素子
の１つと、前記複数の光電変換素子のそれぞれに対応す
るフローティングディフュージョン（ＦＤ）部と、前記
ＦＤ部の電位を検出する画素アンプと、前記複数の光電
変換素子のそれぞれで光電変換された電荷信号を前記Ｆ
Ｄ部に転送する転送ゲートと、前記ＦＤ部の電位を所定
の電位に初期化するリセットゲートと、前記複数の光電
変換素子に共通するセル部共通電源とで１つの光電変換
セルが構成された固体撮像装置を駆動する方法であっ
て、 水平ブランキング期間内において、 前記セル部共通電源の電圧が「Ｈｉｇｈ」レベルの期間
内に、前記リセットゲートをオンし、前記ＦＤ部の電位
を前記所定の電位に初期化させた後前記リセットゲート
をオフし、その後、前記転送ゲートを介して前記光電変
換素子で光電変換された電荷信号を前記ＦＤ部に転送
し、 前記セル部共通電源の電圧を「Ｈｉｇｈ」レベルから
「Ｌｏｗ」レベルにして、前記リセットゲートをオン／
オフし、前記光電変換セルを非選択状態に戻すことを特
徴とする固体撮像装置の駆動方法。 - 【請求項２】 行列状に配置された複数の光電変換素子
の１つと、前記複数の光電変換素子のそれぞれに対応す
るフローティングディフュージョン（ＦＤ）部と、前記
ＦＤ部の電位を検出する画素アンプと、前記複数の光電
変換素子のそれぞれで光電変換された電荷信号を前記Ｆ
Ｄ部に転送する転送ゲートと、前記ＦＤ部の電位を所定
の電位に初期化するリセットゲートと、前記複数の光電
変換素子に共通するセル部共通電源とで１つの光電変換
セルが構成された固体撮像装置であって、 水平ブランキング期間内において、前記セル部共通電源
の電圧が「Ｈｉｇｈ」レベルの期間内に、前記リセット
ゲートをオンし、前記ＦＤ部の電位を所定の電位に初期
化させた後前記リセットゲートをオフし、その後、前記
転送ゲートを介して前記光電変換素子で光電変換された
電荷信号を前記ＦＤ部に転送し、前記セル部共通電源の
電圧を「Ｈｉｇｈ」レベルから「Ｌｏｗ」レベルにし
て、前記リセットゲートをオン／オフする制御を行うタ
イミング発生回路と、 水平ブランキング期間内でかつ前記セル部共通電源の電
圧が「Ｈｉｇｈ」レベルの期間内に、前記リセットゲー
トがオン状態での前記ＦＤ部の電位をリセットレベルと
して前記画素アンプで検出し、前記リセットゲートがオ
フ状態でかつ前記転送ゲートがオン状態での前記ＦＤ部
の電位を蓄積信号レベルとして前記画素アンプで検出
し、前記リセットレベルと前記蓄積信号レベルの差を検
出するノイズキャンセル回路とを備えたことを特徴とす
る固体撮像装置。 - 【請求項３】 行列状に配置された複数の光電変換素子
の１つと、前記複数の光電変換素子のそれぞれに対応す
るフローティングディフュージョン（ＦＤ）部と、前記
ＦＤ部の電位を検出する画素アンプと、前記複数の光電
変換素子のそれぞれで光電変換された電荷信号を前記Ｆ
Ｄ部に転送する転送ゲートと、前記ＦＤ部の電位を所定
の電位に初期化するリセットゲートと、前記複数の光電
変換素子に共通するセル部共通電源とで１つの光電変換
セルが構成され、各列の出力信号線につながったロード
ゲートを有する固体撮像装置を駆動する方法であって、 水平ブランキング期間内でかつ前記セル部共通電源の電
圧が「Ｈｉｇｈ」レベルの期間内に、 前記ロードゲートと前記リセットゲートをオンして、次
に前記ロードゲートと前記リセットゲートをオフして、
前記ＦＤ部の電位を信号のない基準レベルとして前記画
素アンプで検出する工程と、 前記ロードゲートと前記転送ゲートをオンして、次に前
記ロードゲートと前記転送ゲートをオフして、前記ＦＤ
部の電位を蓄積信号レベルとして前記画素アンプで検出
する工程とを含むことを特徴とする固体撮像装置の駆動
方法。 - 【請求項４】 行列状に配置された複数の光電変換素子
の１つと、前記複数の光電変換素子のそれぞれに対応す
るフローティングディフュージョン（ＦＤ）部と、前記
ＦＤ部の電位を検出する画素アンプと、前記複数の光電
変換素子のそれぞれで光電変換された電荷信号を前記Ｆ
Ｄ部に転送する転送ゲートと、前記ＦＤ部の電位を所定
の電位に初期化するリセットゲートと、前記複数の光電
変換素子に共通するセル部共通電源とで１つの光電変換
セルが構成され、各列の出力信号線につながったロード
ゲートを有する固体撮像装置を駆動する方法であって、
水平ブランキング期間内でかつ前記セル部共通電源の電
圧が「Ｈｉｇｈ」レベルの期間内に、 前記ロードゲートと前記リセットゲートをオンして、先
に前記リセットゲートをオフした後に前記ロードゲート
をオフして、前記ＦＤ部の電位を信号のない基準レベル
として前記画素アンプで検出し、 次に、前記ロードゲートと前記転送ゲートをオンして、
次に前記ロードゲートと前記転送ゲートをオフして、前
記ＦＤ部の電位を蓄積信号レベルとして前記画素アンプ
で検出することを特徴とする固体撮像装置の駆動方法。 - 【請求項５】 行列状に配置された複数の光電変換素子
の１つと、前記複数の光電変換素子のそれぞれに対応す
るフローティングディフュージョン（ＦＤ）部と、前記
ＦＤ部の電位を検出する画素アンプと、前記複数の光電
変換素子のそれぞれで光電変換された電荷信号を前記Ｆ
Ｄ部に転送する転送ゲートと、前記ＦＤ部の電位を所定
の電位に初期化するリセットゲートと、前記複数の光電
変換素子に共通するセル部共通電源とで１つの光電変換
セルが構成され、各列の出力信号線につながったロード
ゲートを有する固体撮像装置を駆動する方法であって、 前記ロードゲートに所定の一定電圧を印加して前記ロー
ドゲートをオン状態に固定し、 水平ブランキング期間内でかつ前記セル部共通電源の電
圧が「Ｈｉｇｈ」レベルの期間内に、 前記リセットゲートをオンして、前記ＦＤ部の電位をリ
セットレベルとして前記画素アンプで検出し、 前記リセットゲートをオフし、次に前記転送ゲートをオ
ンして、前記ＦＤ部の電位を蓄積信号レベルとして前記
画素アンプで検出し、 前記転送ゲートをオフすることを特徴とする固体撮像装
置の駆動方法。 - 【請求項６】 行列状に配置された複数の光電変換素子
の１つと、前記複数の光電変換素子のそれぞれに対応す
るフローティングディフュージョン（ＦＤ）部と、前記
ＦＤ部の電位を検出する画素アンプと、前記複数の光電
変換素子のそれぞれで光電変換された電荷信号を前記Ｆ
Ｄ部に転送する転送ゲートと、前記ＦＤ部の電位を所定
の電位に初期化するリセットゲートと、前記複数の光電
変換素子に共通するセル部共通電源とで１つの光電変換
セルが構成され、各列の出力信号線につながったロード
ゲートを有する固体撮像装置を駆動する方法であって、
水平ブランキング期間内において、 前記セル部共通電源の電圧が「Ｈｉｇｈ」レベルの期間
内に、前記ロードゲートをオフ状態にしたまま前記リセ
ットゲートをオン／オフし、次に前記転送ゲートをオン
／オフして前記光電変換素子をリセット状態にし、 前記セル部共通電源の電圧を「Ｈｉｇｈ」レベルから
「Ｌｏｗ」レベルにして、前記ロードゲートをオフ状態
にしたまま前記リセットゲートをオン／オフし、前記光
電変換セルを非選択状態に戻すことを特徴とする固体撮
像装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001233697A JP3782326B2 (ja) | 2001-08-01 | 2001-08-01 | 固体撮像装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001233697A JP3782326B2 (ja) | 2001-08-01 | 2001-08-01 | 固体撮像装置およびその駆動方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003046864A true JP2003046864A (ja) | 2003-02-14 |
| JP2003046864A5 JP2003046864A5 (ja) | 2005-06-16 |
| JP3782326B2 JP3782326B2 (ja) | 2006-06-07 |
Family
ID=19065441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001233697A Expired - Lifetime JP3782326B2 (ja) | 2001-08-01 | 2001-08-01 | 固体撮像装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3782326B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005322672A (ja) * | 2004-05-06 | 2005-11-17 | Sony Corp | 固体撮像装置 |
| EP1619883A1 (en) * | 2003-04-08 | 2006-01-25 | Matsushita Electric Industrial Co., Ltd. | Solid-state image pickup device and image pickup method |
| CN100352265C (zh) * | 2004-05-31 | 2007-11-28 | 松下电器产业株式会社 | 用于减少在长时间曝光下垂直方向上阴影的图像拾取装置 |
| JP2007336519A (ja) * | 2006-05-16 | 2007-12-27 | Konica Minolta Holdings Inc | 固体撮像装置 |
| JP2008042347A (ja) * | 2006-08-02 | 2008-02-21 | Canon Inc | 撮像素子及びその制御方法、及び撮像装置 |
| US7349019B2 (en) | 2003-07-30 | 2008-03-25 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device, camera, power supply device and method thereof |
| US7394492B2 (en) | 2003-12-05 | 2008-07-01 | Canon Kabushiki Kaisha | Solid state image pickup device, method of driving solid state image pickup device, and camera using the solid state image pickup device |
| CN101369595A (zh) * | 2003-03-07 | 2009-02-18 | 松下电器产业株式会社 | 固态成像装置 |
| US7528872B2 (en) | 2003-08-04 | 2009-05-05 | Olympus Corporation | Image apparatus, driving method, and camera |
| WO2009099116A1 (en) * | 2008-02-06 | 2009-08-13 | Canon Kabushiki Kaisha | Driving method of solid-state imaging apparatus, solid-state imaging apparatus, and imaging system |
| JP2009194764A (ja) * | 2008-02-15 | 2009-08-27 | Canon Inc | 固体撮像装置及びその駆動方法 |
| US7671912B2 (en) | 2002-11-20 | 2010-03-02 | Sony Corporation | Solid-state imaging apparatus |
| JP2011015442A (ja) * | 2010-10-04 | 2011-01-20 | Sony Corp | 固体撮像装置 |
| JP2012248953A (ja) * | 2011-05-25 | 2012-12-13 | Olympus Corp | 固体撮像装置、撮像装置、および信号読み出し方法 |
| US9257468B2 (en) | 2012-11-21 | 2016-02-09 | Olympus Corporation | Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization |
-
2001
- 2001-08-01 JP JP2001233697A patent/JP3782326B2/ja not_active Expired - Lifetime
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8994863B2 (en) | 2002-11-20 | 2015-03-31 | Sony Corporation | Solid state imaging device having a plurality of unit cells |
| US7671912B2 (en) | 2002-11-20 | 2010-03-02 | Sony Corporation | Solid-state imaging apparatus |
| US8482643B2 (en) | 2002-11-20 | 2013-07-09 | Sony Corporation | Solid-state imaging device including a plurality of pixels and a plurality of signal lines |
| US10778918B2 (en) | 2002-11-20 | 2020-09-15 | Sony Corporation | Solid-state imaging device |
| CN101369595A (zh) * | 2003-03-07 | 2009-02-18 | 松下电器产业株式会社 | 固态成像装置 |
| US8592880B2 (en) | 2003-03-07 | 2013-11-26 | Panasonic Corporation | Solid-state imaging device |
| US7944493B2 (en) | 2003-03-07 | 2011-05-17 | Panasonic Corporation | Solid-state imaging device with specific contact arrangement |
| US8299512B2 (en) | 2003-03-07 | 2012-10-30 | Panasonic Corporation | Solid-state imaging device |
| US8017983B2 (en) | 2003-03-07 | 2011-09-13 | Panasonic Corporation | Solid-state imaging device |
| US7688373B2 (en) | 2003-03-07 | 2010-03-30 | Panasonic Corporation | Solid-state imaging device with specific contact arrangement |
| US7696543B2 (en) | 2003-03-07 | 2010-04-13 | Panasonic Corporation | Solid-state imaging device |
| US8004026B2 (en) | 2003-03-07 | 2011-08-23 | Panasonic Corporation | Solid-state imaging device |
| EP1619883A4 (en) * | 2003-04-08 | 2007-01-03 | Matsushita Electric Ind Co Ltd | TUBE-FREE IMAGE SENSING DEVICE AND IMAGE RECORDING PROCESS |
| US7525585B2 (en) | 2003-04-08 | 2009-04-28 | Panasonic Corporation | Solid-state image pickup device and image pickup method |
| EP1619883A1 (en) * | 2003-04-08 | 2006-01-25 | Matsushita Electric Industrial Co., Ltd. | Solid-state image pickup device and image pickup method |
| US7349019B2 (en) | 2003-07-30 | 2008-03-25 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device, camera, power supply device and method thereof |
| US7528872B2 (en) | 2003-08-04 | 2009-05-05 | Olympus Corporation | Image apparatus, driving method, and camera |
| US7394492B2 (en) | 2003-12-05 | 2008-07-01 | Canon Kabushiki Kaisha | Solid state image pickup device, method of driving solid state image pickup device, and camera using the solid state image pickup device |
| JP2005322672A (ja) * | 2004-05-06 | 2005-11-17 | Sony Corp | 固体撮像装置 |
| CN100352265C (zh) * | 2004-05-31 | 2007-11-28 | 松下电器产业株式会社 | 用于减少在长时间曝光下垂直方向上阴影的图像拾取装置 |
| JP2007336519A (ja) * | 2006-05-16 | 2007-12-27 | Konica Minolta Holdings Inc | 固体撮像装置 |
| JP2008042347A (ja) * | 2006-08-02 | 2008-02-21 | Canon Inc | 撮像素子及びその制御方法、及び撮像装置 |
| WO2009099116A1 (en) * | 2008-02-06 | 2009-08-13 | Canon Kabushiki Kaisha | Driving method of solid-state imaging apparatus, solid-state imaging apparatus, and imaging system |
| US8305473B2 (en) | 2008-02-06 | 2012-11-06 | Canon Kabushiki Kaisha | Driving method of solid-state imaging apparatus, solid-state imaging apparatus, and imaging system |
| JP2009194764A (ja) * | 2008-02-15 | 2009-08-27 | Canon Inc | 固体撮像装置及びその駆動方法 |
| JP2011015442A (ja) * | 2010-10-04 | 2011-01-20 | Sony Corp | 固体撮像装置 |
| JP2012248953A (ja) * | 2011-05-25 | 2012-12-13 | Olympus Corp | 固体撮像装置、撮像装置、および信号読み出し方法 |
| US9888199B2 (en) | 2011-05-25 | 2018-02-06 | Olympus Corporation | Solid-state imaging device, imaging device, and signal reading method |
| US9257468B2 (en) | 2012-11-21 | 2016-02-09 | Olympus Corporation | Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization |
| US10194110B2 (en) | 2012-11-21 | 2019-01-29 | Olympus Corporation | Solid-state imaging device, imaging device, and signal reading method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3782326B2 (ja) | 2006-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898168A (en) | Image sensor pixel circuit | |
| US8026969B2 (en) | Pixel for boosting pixel reset voltage | |
| US7728892B2 (en) | Image sensor with a capacitive storage node linked to transfer gate | |
| US7038820B1 (en) | Automatic exposure control for an image sensor | |
| US8482642B2 (en) | Dual pinned diode pixel with shutter | |
| US6046444A (en) | High sensitivity active pixel with electronic shutter | |
| TWI424742B (zh) | 用於像素單元之高動態運作之方法及裝置 | |
| US6522357B2 (en) | Method and apparatus for increasing retention time in image sensors having an electronic shutter | |
| US7612819B2 (en) | CMOS image sensor and method of operating the same | |
| US20160118424A1 (en) | Split-gate conditional-reset image sensor | |
| US20010040634A1 (en) | Photoelectric conversion device | |
| EP0928103A2 (en) | CMOS imaging sensors | |
| US8681253B2 (en) | Imaging system for creating an output signal including data double-sampled from an image sensor | |
| JP2003046864A (ja) | 固体撮像装置およびその駆動方法 | |
| WO2008027212A1 (en) | In-pixel analog memory with non-destructive read sense circuit for high dynamic range global shutter pixel operation | |
| WO2008069015A1 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| US6157016A (en) | Fast CMOS active-pixel sensor array readout circuit with predischarge circuit | |
| US6781627B1 (en) | Solid state imaging device and electric charge detecting apparatus used for the same | |
| EP1508920A1 (en) | CMOS light sensing cell | |
| US6888573B2 (en) | Digital pixel sensor with anti-blooming control | |
| US5777671A (en) | Solid state imager having high frequency transfer mode | |
| JP4300635B2 (ja) | 固体撮像装置 | |
| JP2001251558A (ja) | 高感度ｃｍｏｓ画像センサのためのインタレース型交互ピクセル設計 | |
| JP3782327B2 (ja) | 固体撮像装置およびその駆動方法 | |
| US6697108B1 (en) | Fast frame readout architecture for array sensors with integrated correlated double sampling system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060309 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |