JP6650779B2 - 撮像装置、撮像システム、撮像装置の駆動方法 - Google Patents

撮像装置、撮像システム、撮像装置の駆動方法 Download PDF

Info

Publication number
JP6650779B2
JP6650779B2 JP2016030333A JP2016030333A JP6650779B2 JP 6650779 B2 JP6650779 B2 JP 6650779B2 JP 2016030333 A JP2016030333 A JP 2016030333A JP 2016030333 A JP2016030333 A JP 2016030333A JP 6650779 B2 JP6650779 B2 JP 6650779B2
Authority
JP
Japan
Prior art keywords
signal
difference
digital
pixel
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016030333A
Other languages
English (en)
Other versions
JP2017147700A (ja
JP2017147700A5 (ja
Inventor
和男 山崎
和男 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2016030333A priority Critical patent/JP6650779B2/ja
Priority to US15/433,478 priority patent/US9961282B2/en
Publication of JP2017147700A publication Critical patent/JP2017147700A/ja
Publication of JP2017147700A5 publication Critical patent/JP2017147700A5/ja
Application granted granted Critical
Publication of JP6650779B2 publication Critical patent/JP6650779B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Description

本発明は、撮像装置、撮像システム、撮像装置の駆動方法に関する。
各々が光電変換部を備える複数の画素を有する撮像装置が知られている。この複数の画素が、光電変換部が遮光された遮光画素と、入射光が光電変換部に入射する有効画素とを含むことがある。この遮光画素が出力する信号を、有効画素が出力する信号から差し引く。これにより、有効画素が出力する信号と遮光画素が出力する信号とに共通して含まれるノイズ成分を、有効画素が出力する信号から差し引くことができる。
また、特許文献１に記載された撮像装置のように、同一のマイクロレンズ下に配置された複数の光電変換部を含む画素を複数有し、一方の光電変換部の電荷に基づく信号と、複数の光電変換部の電荷の和に基づく信号とを出力する撮像装置が知られている。
特許文献１には、ＯＢ領域に遮光画素が設けられ、開口領域に有効画素が設けられた構成が記載されている。ＯＢ領域においては、複数の光電変換部の電荷に基づく信号を、複数の遮光画素同士で加算した信号である、（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号を出力する。開口領域においては、一部の光電変換部の電荷に基づく信号と、複数の光電変換部の電荷の和に基づく信号とを、それぞれ、複数の有効画素同士で加算した信号である、Ａ＋Ａ信号および（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号を出力する。
特開２０１５−４６７６１号公報
特許文献１には、一方の光電変換部の電荷に基づく信号と、複数の光電変換部の電荷の和に基づく信号とを有効画素が出力する場合における、遮光画素の信号の出力動作の検討が充分ではない。
本発明は、遮光画素と有効画素との各々が１つのマイクロレンズ下に配置された複数の光電変換部を含む構成において、有効画素の画素信号に基づく信号と遮光画素の画素信号に基づく信号との差を得る好適な技術を提供する。
本発明は上記の課題を鑑みて為されたものであり、一の態様は、複数行に渡って配され、各々が１つのマイクロレンズと、前記１つのマイクロレンズに対応して配された複数の光電変換部とを有し、行ごとに信号を出力する複数の画素を有し、前記複数行のうちの第１行は、前記複数の光電変換部に、前記１つのマイクロレンズを透過した光が入射する有効画素を含み、前記複数行のうちの第２行は、前記複数の光電変換部が遮光された遮光画素を含み、前記第２行には前記有効画素が配されておらず、前記第１行の前記有効画素は、前記複数の光電変換部の一部のみの光電変換部が生成した信号に基づく第１信号と、前記複数の光電変換部の各々が生成した信号同士を加算することで得られる信号に基づく第２信号とをそれぞれ出力し、前記第２行の前記遮光画素は、前記複数の光電変換部の各々が生成した信号同士を加算することで得られる信号に基づく第３信号を出力し、前記第１信号に基づく信号と前記第３信号に基づく信号との第１の差と、前記第２信号に基づく信号と前記第３信号に基づく信号との第２の差を得る信号処理部をさらに備えることを特徴とする撮像装置である。
本発明により、有効画素の画素信号に基づく信号と遮光画素の画素信号に基づく信号との差を好適に得ることができる。
撮像装置の構成の一例を示した図 撮像装置の画素領域と、列回路との配置を示した図 画素の構成を示した俯瞰図と、画素の構成を示した断面図 撮像装置の動作の一例を示した図 撮像システムの構成の一例を示した図
以下、図面を参照しながら各実施例を説明する。
（実施例１）
まず、本実施例の撮像装置の構成の概略について、図１を用いて説明する。図１は、撮像装置の構成を模式的に示す回路図である。
撮像装置１００は、画素アレイ１０、列回路４０、垂直走査回路１２、水平走査回路１３、タイミングジェネレータ（ＴＧ）１４、ランプ信号供給回路１５を有している。さらに、本実施例の撮像装置は、信号処理部であるデジタル信号処理回路１６を有する。
画素アレイ１０は、複数行および複数列に渡って配された複数の有効画素２０を有している。図１では、画素アレイ１０の１例として、２行２列に渡って配された有効画素２０を示している。
それぞれの有効画素２０は、複数の光電変換部と、複数の転送トランジスタを有する。有効画素２０は光電変換部の１つであるフォトダイオード２２、光電変換部の１つであるフォトダイオード２６、転送トランジスタ２４、転送トランジスタ２８を有する。さらに有効画素２０は、リセットトランジスタ３０、増幅トランジスタ３２、選択トランジスタ３４を有する。ノード３６は、転送トランジスタ２４、転送トランジスタ２８、リセットトランジスタ３０の各々の主ノードと、増幅トランジスタ３２のゲートとのそれぞれ接続されている。増幅トランジスタ３２と、リセットトランジスタ３０のそれぞれの主ノードには電源電圧が供給される。
図１において、有効画素２０の各行に、信号線ＴＸ１、信号線ＴＸ２、信号線ＲＥＳ、信号線ＳＥＬが、それぞれ配されている。信号線ＴＸ１は、同一行に配された複数の有効画素２０の各々の転送トランジスタ２４のゲートに接続されている。また、信号線ＴＸ２は、同一行に配された複数の有効画素２０の各々の転送トランジスタ２４のゲートに接続されている。信号線ＲＥＳは、同一行に配された複数の有効画素２０のリセットトランジスタ３０のゲートに接続されている。また、信号線ＳＥＬは、同一行に配された複数の有効画素２０の各々の選択トランジスタ３４のゲートに接続されている。
信号線ＴＸ１、ＴＸ２、ＲＥＳ、ＳＥＬのそれぞれは、１行に配置された有効画素２０に対して、１本ずつの信号線として配されている。
垂直走査回路１２は、ＴＧ１４からのタイミング信号に基づいて画素２０を行ごとに選択して、画素２０から信号を出力させるものである。信号線ＴＸ、ＲＥＳ、ＳＥＬは、垂直走査回路１２に接続されている。
信号線ＴＸ１には、垂直走査回路１２から、転送トランジスタ２４を駆動するための制御信号である信号ＰＴＸ１が供給される。
信号線ＴＸ２には、垂直走査回路１２から、転送トランジスタ２８を駆動するための制御信号である信号ＰＴＸ２が供給される。
信号線ＲＥＳには、垂直走査回路１２から、リセットトランジスタ３０を駆動するための制御信号である信号ＰＲＥＳが供給される。
信号線ＳＥＬには、垂直走査回路１２から、選択トランジスタ３４を駆動するための制御信号である信号ＰＳＥＬが供給される。
画素アレイ１０の各列には、垂直信号線３８が１つずつ配置されている。１つの垂直信号線３８は、１列に配された複数行の有効画素２０のそれぞれの選択トランジスタ３４の主ノードに接続される。１つの垂直信号線３８は、１列に配された複数行の有効画素２０に共通に接続された信号線である。各列の垂直信号線３８には、列回路４０と電流源４２とが、それぞれ接続されている。電流源４２は、例えば、電流値が切り替え可能な電流源であってもよく、定電流源であってもよい。電流源４２は、増幅トランジスタ３２と、増幅トランジスタ３２の主ノードに供給される電源電圧とによって、ソースフォロワ回路を構成する。
列回路４０は、画素アレイ１０から出力された信号を処理するためのものである。列回路４０は、容量素子Ｃ０、容量素子Ｃ３、容量素子Ｃ４と、帰還容量である容量素子Ｃ２と、スイッチＳＷ１〜ＳＷ３と、オペアンプ４４を有する。さらに、列回路４０は、比較回路４６と、カウンタ回路４８と、メモリ部５０を有する。オペアンプ４４の反転入力端子は、容量素子Ｃ０を介して垂直信号線３８に接続されている。オペアンプ４４の非反転入力端子には、基準電圧Ｖｒｅｆが与えられている。オペアンプ４４の反転入力端子と出力端子との間には、容量素子Ｃ２とスイッチＳＷ１とが並列に接続されている。オペアンプ４４の出力端子は、容量素子Ｃ３を介して比較回路４６の一方の入力端子に接続されている。容量素子Ｃ３と比較回路４６との接続ノードと、固定電圧線（例えば、電源電圧線）との間には、スイッチＳＷ２が接続されている。比較回路４６の他方の入力端子には、容量素子Ｃ４を介してランプ信号供給回路１５が接続されている。ランプ信号供給回路１５は、ＴＧ１４から供給される制御信号に基づいて、列回路４０における信号の処理の際に用いられるランプ信号である信号ＶＲＡＭＰを供給するための回路である。容量素子Ｃ４と比較回路４６との接続ノードと、固定電圧線（例えば、電源電圧線）との間には、スイッチＳＷ３が接続されている。スイッチＳＷ１〜ＳＷ３には、これらスイッチのオン、又はオフを切り替えるための制御信号が、信号線（不図示）によって、ＴＧ１４からそれぞれ供給される。比較回路４６の出力端子には、カウンタ回路４８が接続されている。カウンタ回路４８には、ＴＧ１４とメモリ部５０とが接続されている。
各列のメモリ部５０には、水平走査回路１３が接続されている。また、各列のメモリ部５０は、信号線ＳＩＧＯＵＴを介して、デジタル信号処理回路１６が接続されている。
図１に示した複数の有効画素２０の各々は、フォトダイオード２２とフォトダイオード２６のそれぞれが生成した電荷を加算することで得られる電荷に基づく信号であるＡ＋Ｂ信号を出力する。また、図１に示した複数の有効画素２０のうちの一部のみの有効画素２０は、フォトダイオード２２とフォトダイオード２６のうちの一部のみが生成した電荷に基づく信号であるＡ信号をさらに出力する。
図２は、本実施例の撮像装置の画素領域と、列回路４０とを示した図である。図１に示した画素アレイ１０は、図２に示した画素アレイ１０と対応する。本実施例の撮像装置は、画素領域１０１、有効画素領域１１０、水平遮光領域１０３−１、垂直遮光領域１０３−２を有する。水平遮光領域１０３−１は、３行目から１０行目であって、１列目から２列目の遮光画素を有する。垂直遮光領域１０３−２は、１行目から２行目であって、１列目から１６列目までの遮光画素を有する。この遮光画素の構成は、図１で示した有効画素２０のフォトダイオード２２、２６に光が入射しないよう遮光されている点以外は、有効画素２０の構成と同じである。
本実施例のデジタル信号処理回路１６は、焦点検出領域１０２については、有効画素２０のＡ信号、Ａ＋Ｂ信号にそれぞれ基づく信号を出力する。
画素領域１０１のうち、焦点検出領域１０２に含まれない領域については、有効画素２０のＡ＋Ｂ信号と、水平遮光領域１０３−１の遮光画素のＡ＋Ｂ信号と、垂直遮光領域１０３−２の遮光画素のＡ信号、Ａ＋Ｂ信号とのそれぞれに基づく信号を出力する。
図３は、有効画素２０と、図２に示した水平遮光領域１０３−１に配された遮光画素２５とを示した図である。図３（ａ）の各素子に付した符号は、図１に示した各符号に対応している。図３（ａ）に示したＡ−Ａ´の線の断面を示した図が、図３（ｂ）である。図３（ｂ）に示したように、遮光画素２５は、１つのマイクロレンズ６０と遮光膜６３とを有する。遮光画素２５のフォトダイオード２２、フォトダイオード２６は、遮光膜６３によって遮光されている。また、有効画素２０は、１つのマイクロレンズ６０とカラーフィルタ６２とを有する。有効画素２０のフォトダイオード２２、フォトダイオード２６は、マイクロレンズ６０、カラーフィルタ６２を透過した光が入射する。
図４は、本実施例の撮像装置の動作を示したタイミング図である。
以下の説明において、転送トランジスタ２４、転送トランジスタ２８、リセットトランジスタ３０、選択トランジスタ３４、スイッチＳＷ１〜ＳＷ３は、供給される各制御信号に応じて次のように動作するものとする。制御信号として、Ｈｉｇｈレベル（以下、Ｈレベル）の信号が印加されると、トランジスタ、又はスイッチは導通（オン）状態となる。また、制御信号としてＬｏｗレベル（以下、Ｌレベル）の信号が印加されると、トランジスタ、又はスイッチが非導通（オフ）状態となる。
図４は、信号ＨＤ、信号ＰＲＥＳ、信号ＰＳＥＬ、信号ＰＳＷ１〜ＰＳＷ３、信号ＰＴＸ１、信号ＰＴＸ２、信号Ｖ１、信号ＶＲＡＭＰ、信号ＬＡＴ、信号ＶＳＩＧＯＵＴを示している。信号ＰＲＥＳ、信号ＰＳＥＬ、信号ＰＴＸ１、信号ＰＴＸ２は、それぞれ順に、図１の信号線ＲＥＳ、ＳＥＬ、ＴＸ１、ＴＸ２に供給される制御信号である。信号ＰＳＷ１〜ＰＳＷ３は、それぞれ順に、図１のスイッチＳＷ１〜ＳＷ３に供給される制御信号である。信号Ｖ１はオペアンプ４４の出力信号である。信号ＶＲＡＭＰはランプ信号供給回路１５から出力されるランプ信号である。信号ＬＡＴは比較回路４６から出力されるラッチ信号である。信号ＶＳＩＧＯＵＴは、信号線ＳＩＧＯＵＴから出力される信号である。
図４では、各信号に、行番号に対応した番号をそれぞれ付記している。Ｎ行目の画素に供給される各信号は、ＰＲＥＳ（Ｎ）、ＰＳＥＬ（Ｎ）、ＰＴＸ１（Ｎ）、ＰＴＸ２（Ｎ）とする。図４では、動作の一例として、３行目の画素に供給される信号である、ＰＲＥＳ（３）、ＰＳＥＬ（３）、ＰＴＸ１（３）、ＰＴＸ２（３）を示している。また、信号Ｖ１は、有効画素２０が出力する信号が入力される列回路４０のオペアンプ４４の出力信号を示している。遮光画素２５が出力する信号が入力される列回路４０における信号および動作については、適宜、文言にて説明する。
まず時刻ｔ１１に、垂直走査回路１２はＨレベルの信号ＰＲＥＳ（１）を供給することで、有効画素２０のリセットトランジスタ３０がオンする。これにより、ノード３６がリセットレベルの電圧にリセットされる。また、時刻ｔ１１において、垂直走査回路１２は、Ｈレベルの信号ＰＳＥＬ（１）を供給することで、選択トランジスタ３４がオンする。これにより、増幅トランジスタ３２には、垂直信号線３８及び選択トランジスタ３４を介して電流源４２から電流が供給される。これにより、増幅トランジスタ３２がソースフォロワ回路の一部として動作する。そして、ノード３６がリセットレベルの電位であるときの信号が、選択トランジスタ３４を介して垂直信号線３８に出力される。
また、時刻ｔ１１において、ＴＧ１４は、信号ＰＳＷ１〜ＰＳＷ３をＨレベルとする。これにより、スイッチＳＷ１〜ＳＷ３がオンする。スイッチＳＷ１がオンすることで、オペアンプ４４の出力端子と入力端子とが短絡状態となり、オペアンプ４４がリセットされる。また、スイッチＳＷ２、スイッチＳＷ３がオンすることによって、容量素子Ｃ３と、容量素子Ｃ４とがそれぞれリセットされる。
時刻ｔ１２において、垂直走査回路１２は、信号ＰＲＥＳ（１）をＬレベルにする。これにより、リセットトランジスタ３０がオフとなる。信号ＰＲＥＳ（１）がＨレベルからＬレベルに変わるとき、リセットトランジスタ３０で生じるチャージインジェクションによってノード３６の電位が変化する。これにより、垂直信号線３８に出力される信号の信号レベルが変化する。この時に画素が出力する信号をＮ信号と表記する。有効画素２０が出力するＮ信号を有効Ｎ信号とし、遮光画素２５が出力するＮ信号を遮光Ｎ信号とする。
また、同じく時刻ｔ１２において、ＴＧ１４は信号ＰＳＷ１〜ＰＳＷ３をＬレベルにする。これにより、容量素子Ｃ０は、有効Ｎ信号をクランプされる。また、容量素子Ｃ３は、オペアンプ４４が出力するオフセット信号をクランプする。このオフセット信号をＯｆｆ信号と表記する。
時刻ｔ１３から、ランプ信号供給回路１５は、信号ＶＲＡＭＰの電圧を、時間の経過に伴って単調に増加させる。ランプ信号供給回路１５は、容量素子Ｃ４を介して比較回路４６へ信号ＶＲＡＭＰを供給する。
比較回路４６は、容量素子Ｃ３を介してオペアンプ４４から入力された信号と、容量素子Ｃ４を介してランプ信号供給回路１５から供給された信号ＶＲＡＭＰとの比較動作を開始する。比較回路４６は、比較結果に基づく信号である信号ＬＡＴをカウンタ回路４８に出力する。具体的には、比較回路４６は、比較する２つの信号の大小関係が逆転したときに、信号ＬＡＴをＬレベルからＨレベルに変化させる。
カウンタ回路４８には、ＴＧ１４からクロックパルスである信号ＣＬＫが入力される。カウンタ回路４８は、ランプ信号供給回路１５が信号ＶＲＡＭＰの電圧値を増加させることを開始すると同時に信号ＣＬＫの計数を開始する。
時刻ｔ１４において、容量素子Ｃ３を介してオペアンプ４４から入力された信号と、容量素子Ｃ４を介して入力された信号ＶＲＡＭＰとの大小関係が逆転し、比較回路４６がカウンタ回路４８にＨレベルの信号ＬＡＴを出力する。このＨレベルの信号ＬＡＴを受けたカウンタ回路４８は、この時刻ｔ１４でのカウント信号を保持する。ランプ信号供給回路１５は、時刻ｔ１５で信号ＶＲＡＭＰの時間の経過に伴った電位の単調な変化を終了する。
その後、メモリ部５０は、カウンタ回路４８が保持したカウント信号を保持する。
この時刻ｔ１３〜時刻ｔ１５において行われる比較回路４６、カウンタ回路４８、メモリ部５０の動作によって、オペアンプ４４から容量素子Ｃ３を介して出力されたアナログ信号が、デジタル信号に変換（ＡＤ変換）される。この得られたデジタル信号は、比較回路４６の列ごとの特性ばらつきの成分を主とする信号である。このデジタル信号を、デジタルＮ信号と表記する。なお、このデジタルＮ信号には、リセットトランジスタ３０がリセットした際のノイズ、オペアンプ４４のオフセット信号Ｖｏｆｆ、及び比較回路４６のオフセット信号などの少なくとも１つが含まれうる。
次いで、時刻ｔ１６にて、垂直走査回路１２は、Ｈレベルの信号ＰＴＸ１を出力し、転送トランジスタ２４をオンする。これにより、フォトダイオード２２において生成された電荷がノード３６に転送される。
時刻ｔ１７に、垂直走査回路１２は、信号ＰＴＸ１をＬレベルとする。増幅トランジスタ３２は、垂直信号線３８に、フォトダイオード２２から転送された電荷の量に応じた、ノード３６の電位に基づく信号を、選択トランジスタ３４を介して出力する。この信号には、有効画素２０のＮ信号の成分も含まれている。この信号を、Ａ＋Ｎ信号と表記する。Ａ＋Ｎ信号は、複数の光電変換部の一部のみの光電変換部が生成した電荷に基づく第１信号である。
垂直信号線３８に出力された信号は、Ｎ信号をクランプしている容量素子Ｃ０を介してオペアンプ４４の反転入力端子に入力される。このオペアンプ４４の反転入力端子に入力される信号は、Ａ＋Ｎ信号からＮ信号を差し引いたＡ信号である。
オペアンプ４４のゲインは、容量素子Ｃ０の容量値を容量素子Ｃ２の容量値で除した値である。オペアンプ４４は、Ａ信号にゲインを乗じた信号を、容量素子Ｃ３に出力する。このオペアンプ４４が出力する信号には、オペアンプ４４のオフセット信号が含まれる。この信号を、増幅Ａ＋Ｏｆｆ信号と表記する。
オペアンプ４４から出力された増幅Ａ＋Ｏｆｆ信号は、Ｏｆｆ信号をクランプしている容量素子Ｃ３を介して比較回路４６に入力される。この比較回路４６に入力される信号は、増幅Ａ＋Ｏｆｆ信号からＯｆｆ信号を差し引いた増幅Ａ信号である。
時刻ｔ１８に、ランプ信号供給回路１５は、容量素子Ｃ４を介して比較回路４６へ供給する信号ＶＲＡＭＰの電圧を、時間の経過に伴って単調に増加させる。比較回路４６は、増幅Ａ信号と信号ＶＲＡＭＰとの比較動作を開始する。また、カウンタ回路４８も、先のＮ信号のＡＤ変換と同じく、信号ＶＲＡＭＰの信号レベルを増加させるのと同時に信号ＣＬＫの計数を開始する。
時刻ｔ１９において、増幅Ａ信号と、容量素子Ｃ４を介して入力された信号ＶＲＡＭＰとの大小関係が、逆転する。これにより、比較回路４６がカウンタ回路４８にＨレベルの信号ＬＡＴを出力する。このＨレベルの信号ＬＡＴを受けたカウンタ回路４８は、カウント信号を保持する。ランプ信号供給回路１５は、時刻ｔ２０で信号ＶＲＡＭＰの時間の経過に伴った電位の単調な変化を終了する。
その後、メモリ部５０は、カウンタ回路４８が保持したカウント信号を保持する。
この時刻ｔ１８から時刻ｔ２０までの比較回路４６、カウンタ回路４８、メモリ部５０の動作によって、増幅Ａ信号がＡＤ変換される。この増幅Ａ信号をＡＤ変換することで得られるデジタル信号をデジタルＡ＋Ｎ信号と表記する。
その後、水平走査回路１３は、図２に示した垂直遮光領域１０３−２の遮光画素２５に対応する列のメモリに対し、順次、デジタルＮ信号とデジタルＡ＋Ｎ信号を、デジタル信号処理回路１６に出力させる。また、水平走査回路１３は、図２に示した焦点検出領域１０２の有効画素２０に対応する列のメモリ部５０に対し、順次、デジタルＮ信号とデジタルＡ＋Ｎ信号を、デジタル信号処理回路１６に出力させる。なお、水平走査回路１３は、焦点検出領域１０２に含まれない有効画素２０に対応する列のメモリ部５０からは、デジタルＮ信号とデジタルＡ＋Ｎ信号を読み出す処理を行わない。
時刻ｔ２２に、垂直走査回路１２は、Ｈレベルの信号ＰＴＸ１（３）、信号ＰＴＸ２（３）を供給する。これにより、フォトダイオード２２、フォトダイオード２６で生成した電荷が、時刻ｔ１７にフォトダイオード２２の電荷を保持したノード３６に転送される。
時刻ｔ２３に、垂直走査回路１２は、Ｌレベルの信号ＰＴＸ１（３）、信号ＰＴＸ２（３）を供給する。これにより、ノード３６は、フォトダイオード２２、フォトダイオード２６のそれぞれが生成した電荷同士を加算することによって得られる電荷に基づく電圧となる。
増幅トランジスタ３２は、ノード３６の電位に基づく信号を、選択トランジスタ３４を介して出力する。この信号には、有効画素２０のＮ信号の成分も含まれている。この信号を、Ａ＋Ｂ＋Ｎ信号と表記する。有効画素２０が出力するＡ＋Ｂ＋Ｎ信号は、複数の光電変換部の各々が生成した電荷同士を加算することで得られる電荷に基づく第２信号である。一方、遮光画素２５が出力するＡ＋Ｂ＋Ｎ信号は、複数の光電変換部の各々が生成した電荷同士を加算することで得られる電荷に基づく第３信号である。
垂直信号線３８に出力されたＡ＋Ｂ＋Ｎ信号は、Ｎ信号をクランプしている容量素子Ｃ０を介してオペアンプ４４の反転入力端子に入力される。このオペアンプ４４の反転入力端子に入力される信号は、Ａ＋Ｂ＋Ｎ信号からＮ信号を差し引いたＡ＋Ｂ信号である。
オペアンプ４４は、Ａ＋Ｂ信号を増幅した信号を出力する。このオペアンプ４４が出力する信号にはオフセット信号の成分が含まれる。この信号を増幅Ａ＋Ｂ＋Ｏｆｆ信号と表記する。
オペアンプ４４が出力する信号は、Ｏｆｆ信号をクランプした容量素子Ｃ３を介して比較回路４６に入力される。比較回路４６に入力される信号は、増幅Ａ＋Ｂ＋Ｏｆｆ信号からＯｆｆ信号を差し引いた増幅Ａ＋Ｂ信号である。
時刻ｔ２４から時刻ｔ２７までの比較回路４６、カウンタ回路４８、メモリ部５０の動作によって、増幅Ａ＋Ｂ信号がＡＤ変換される。この増幅Ａ＋Ｂ信号をＡＤ変換することで得られるデジタル信号を、デジタルＡ＋Ｂ＋Ｎ信号と表記する。
その後、水平走査回路１３は、図２に示した垂直遮光領域１０３−２の遮光画素２５、水平遮光領域１０３−１の遮光画素２５、有効画素２０に対応する列のメモリに対し、順次、デジタルＮ信号とデジタルＡ＋Ｎ信号を、デジタル信号処理回路１６に出力させる。
これにより、図２に示した焦点検出領域１０２の有効画素２０に対応する列回路４０からは、デジタルＮ信号とデジタルＡ＋Ｎ信号の読み出しと、デジタルＮ信号とデジタルＡ＋Ｂ＋Ｎ信号の読み出しとが行われる。焦点検出領域１０２に含まれない有効画素２０に対応する列回路４０からは、デジタルＮ信号とデジタルＡ＋Ｂ＋Ｎ信号の読み出しが行われる。
また、図２に示した垂直遮光領域１０３−２の遮光画素２５に対応する列回路４０からは、デジタルＮ信号とデジタルＡ＋Ｎ信号の読み出しと、デジタルＮ信号とデジタルＡ＋Ｂ＋Ｎ信号の読み出しとが行われる。水平遮光領域１０３−１の遮光画素２５に対応する列回路４０からは、デジタルＮ信号とデジタルＡ＋Ｂ＋Ｎ信号の読み出しが行われる。
次に、デジタル信号処理回路１６の処理について説明する。デジタル信号処理回路１６には、垂直遮光領域１０３−２の遮光画素２５の画素信号に対応するデジタルＡ信号、デジタルＡ＋Ｂ＋Ｎ信号、デジタルＮ信号が入力される。また、デジタル信号処理回路１６には、水平遮光領域１０３−１の遮光画素２５の画素信号に対応するデジタルＡ＋Ｂ＋Ｎ信号、デジタルＮ信号が入力される。
また、デジタル信号処理回路１６には、焦点検出領域１０２に含まれる有効画素２０の画素信号に対応する、デジタルＡ＋Ｎ信号、デジタルＡ＋Ｂ＋Ｎ信号、デジタルＮ信号が入力される。また、デジタル信号処理回路１６には、焦点検出領域１０２に含まれない有効画素２０の画素信号に対応する、デジタルＡ＋Ｂ＋Ｎ信号、デジタルＮ信号が入力される。
デジタル信号処理回路１６は、垂直遮光領域１０３−２の遮光画素２５の画素信号に対応するデジタルＡ＋Ｎ信号と、デジタルＮ信号との差の信号であるデジタルＡ信号を得る。この垂直遮光領域１０３−２の遮光画素２５の画素信号に対応するデジタルＡ信号を、ＤＡ（ＶＯＢ）信号と表記する。また、デジタル信号処理回路１６は、垂直遮光領域１０３−２の遮光画素２５の画素信号に対応するデジタルＡ＋Ｂ＋Ｎ信号とデジタルＮ信号との差の信号であるデジタルＡ＋Ｂ信号を得る。この垂直遮光領域１０３−２の遮光画素２５の画素信号に対応するデジタルＡ＋Ｂ信号を、ＤＡＢ（ＶＯＢ）信号と表記する。ＤＡＢ（ＶＯＢ）信号は、第３信号である遮光画素２５のＡ＋Ｂ＋Ｎ信号に基づく信号である。
デジタル信号処理回路１６は、不図示のメモリに、ＤＡＢ（ＶＯＢ）信号を保持する。
また、デジタル信号処理回路１６は、水平遮光領域１０３−１の遮光画素２５の画素信号に対応するデジタルＡ＋Ｂ＋Ｎ信号とデジタルＮ信号との差の信号であるデジタルＡ＋Ｂ信号を得る。この水平遮光領域１０３−１の遮光画素２５の画素信号に対応するデジタルＡ＋Ｂ信号を、ＤＡＢ（ＨＯＢ）信号と表記する。
また、デジタル信号処理回路１６は、焦点検出領域１０２に含まれる有効画素２０の画素信号に対応するデジタルＡ＋Ｎ信号とデジタルＮ信号との差の信号であるデジタルＡ信号を得る。
また、デジタル信号処理回路１６は、焦点検出領域１０２に含まれる有効画素２０および焦点検出領域１０２に含まれない有効画素２０の画素信号に対応するデジタルＡ＋Ｂ＋Ｎ信号とデジタルＮ信号との差の信号であるデジタルＡ＋Ｂ信号を得る。有効画素２０の画素信号に対応するデジタルＡ信号をＤＡ（ＥＦ）信号と表記する。また、有効画素２０の画素信号に対応するデジタルＡ＋Ｂ信号をＤＡＢ（ＥＦ）信号と表記する。ＤＡ（ＥＦ）信号は、第１信号である有効画素２０のＡ＋Ｎ信号に基づく信号である。ＤＡＢ（ＥＦ）信号は、第２信号である有効画素２０のＡ＋Ｂ＋Ｎ信号に基づく信号である。
デジタル信号処理回路１６は、ＤＡ（ＥＦ）信号と、不図示のメモリが保持した垂直遮光領域１０３−２の遮光画素２５のＡ＋Ｂ信号に対応するＤＡＢ（ＶＯＢ）信号との差の信号（第１の差）を得る第１処理を行う。
また、デジタル信号処理回路１６は、第１処理で用いたＤＡＢ（ＶＯＢ）信号を用いて、ＤＡＢ（ＥＦ）信号とＤＡＢ（ＶＯＢ）信号との差の信号（第２の差）を得る第２処理を行う。第１処理、第２処理において、１つのＤＡＢ（ＶＯＢ）信号は、複数の有効画素２０の各々に各々が対応する複数のＤＡ（ＥＦ）信号、複数のＤＡＢ（ＥＦ）信号に共通に用いられる。
本実施例のデジタル信号処理回路１６は、有効画素２０の一部のみの光電変換部が生成した電荷に対応するデジタル信号と、遮光画素２５の複数の光電変換部が生成した電荷同士を加算することで得られる電荷に対応するデジタル信号との差を得る処理を行う。また、デジタル信号処理回路１６は、有効画素２０の複数の光電変換部が生成した電荷同士を加算することで得られる電荷に対応するデジタル信号と、遮光画素２５の複数の光電変換部が生成した電荷同士を加算することで得られる電荷に対応するデジタル信号との差を得る処理を行う。
デジタル信号処理回路１６が、ＤＡ（ＥＦ）信号と、垂直遮光領域１０３−２の遮光画素２５のＡ信号に対応するＤＡ（ＶＯＢ）信号との差を得る処理を行う場合があるとする。この場合には、デジタル信号処理回路１６に、ＤＡＢ（ＶＯＢ）信号を保持するＤＡ（ＶＯＢ）信号を保持するメモリをさらに設ける必要がある。このため、デジタル信号処理回路１６の回路面積が増大する。
本実施例では、ＤＡＢ（ＶＯＢ）信号を、第１処理と第２処理で共通に用いる。これにより、デジタル信号処理回路１６に、ＤＡ（ＶＯＢ）信号を保持するメモリを設けない構成とすることができる。
本実施例の撮像装置は、有効画素２０の画素信号に基づく信号と、遮光画素２５の画素信号に基づく信号との差を得る回路の回路面積を低減しながら、当該差を精度よく得ることができる。
なお、本実施例で説明したＤＡＢ（ＶＯＢ）信号は、垂直遮光領域１０３−２の複数の遮光画素２５のデジタルＡ＋Ｂ信号の平均の信号としても良い。
また、本実施例では、列回路４０のそれぞれがカウンタ回路４８を有する構成とした。他の例として、１つのカウンタ回路が、複数列の列回路４０に共通のカウント信号を供給するようにしても良い。この場合には、複数列の列回路４０の各々のメモリ部５０に、信号ＬＡＴが入力されるようにする。信号ＬＡＴが変化したタイミングに、メモリ部５０は、カウンタ回路が出力するカウント信号を保持するようにすればよい。
また、本実施例では、ランプ信号である信号ＶＲＡＭＰがスロープ状に電位が変化する例を説明した。他の例として、信号ＶＲＡＭＰが、のこぎり歯状に電位が変化しても良い。このような、のこぎり歯状の信号ＶＲＡＭＰを生成するランプ信号供給回路１５は、デジタルアナログコンバータ（ＤＡＣ）を備えるものであってもよい。
また、有効画素２０、遮光画素２５のそれぞれは、選択トランジスタ３４を有していなくてもよい。有効画素２０、遮光画素２５が選択トランジスタ３４を有しない代わりに、ノード３６の電位によって、画素の選択と非選択とを切り替えるようにしてもよい。例えば、リセットトランジスタ３０に供給する電源電圧を、画素の非選択用の電圧と、画素の選択用の電圧とを選択可能にする。画素信号を読み出す画素については、電源電圧を選択用の電圧とする。そして、リセットトランジスタ３０をオンにして、ノード３６の電位を、増幅トランジスタ３２がオンする、選択用の電位とする。一方、画素信号を読み出さない画素については、電源電圧を非選択用の電圧とする。そして、リセットトランジスタ３０をオンにして、ノード３６の電位を、増幅トランジスタ３２がオフする、非選択用の電位とする。これにより、画素が選択トランジスタ３４を有しない場合においても、画素の選択と非選択とを行うことができる。このような構成の画素においても、本実施例の動作を適用することができる。
なお、本実施例では、垂直遮光領域１０３−２の遮光画素２５についても、Ａ＋Ｎ信号の読み出しを行っていたが、この読み出しを行わないようにしても良い。この場合には、本実施例で説明した動作に対して、Ａ＋Ｎ信号の読み出しを行わない分。さらに撮像装置を高速化することができる。
（実施例２）
本実施例について、実施例１と異なる点を中心に説明する。
実施例１の撮像装置では、デジタル信号処理回路１６は、第１処理、第２処理において、共通のＤＡＢ（ＶＯＢ）信号を用いていた。
本実施例では、第１処理に用いる、垂直遮光領域１０３−２の遮光画素２５の画素信号に対応するデジタル信号を、第２処理に用いるＤＡＢ（ＶＯＢ）信号を演算した信号とする。
本実施例の撮像装置の構成、動作は実施例１で述べたものと同じである。本実施例では、第１処理に用いる、垂直遮光領域１０３−２の遮光画素２５の画素信号に対応するデジタル信号を、ＤＡＢ（ＶＯＢ）信号を１／２倍した信号とする。１つのみの光電変換部の電荷に対応するＤＡ（ＥＦ）信号に含まれる光電変換部由来のノイズ成分は、２つの光電変換部の電荷に対応するＤＡＢ（ＥＦ）信号に含まれる光電変換部由来のノイズ成分のおおよそ半分である。したがって、第１処理に用いる、垂直遮光領域１０３−２の遮光画素２５の画素信号に対応するデジタル信号を、ＤＡＢ（ＶＯＢ）信号を１／２倍した信号とする。これにより、第１処理に用いられる信号同士のノイズ成分の相関性を高めることができ、ＤＡ（ＥＦ）信号のノイズ成分を好適に低減することができる。
なお、本実施例では、ＤＡＢ（ＶＯＢ）信号を１／２倍した信号を第１処理で用いたが、この倍率は適宜変更することができる。例えば、ＤＡ（ＥＦ）信号とＤＡＢ（ＥＦ）信号のそれぞれに相当する信号が対応する光電変換部の数に応じて決定するようにできる。一例では、１つのマイクロレンズの下に、４つの光電変換部が設けられている撮像装置があるとする。この場合に、ＤＡ（ＥＦ）信号が１つのみの光電変換部の電荷に対応し、ＤＡＢ（ＥＦ）信号が４つの光電変換部の電荷に対応するとする。この場合では、第１処理に用いる信号は、ＤＡＢ（ＶＯＢ）信号を１／４倍した信号とすることができる。
また、他の例として、垂直遮光領域１０３−２の複数の遮光画素２５の各々で、ＤＡ（ＶＯＢ）信号とＤＡＢ（ＶＯＢ）信号との比を求める。そして、複数の遮光画素２５の各々の比を用いて平均の比を求める。この平均の比を、ＤＡＢ（ＶＯＢ）信号に乗ずることで、第１処理に用いる信号を生成するようにしても良い。
このように本実施例の撮像装置は、第２処理に用いるＤＡＢ（ＶＯＢ）信号に１よりも小さい数を乗じることで得た信号を、第１処理に用いるようにすればよい。
これにより、本実施例においても、有効画素２０の画素信号に対応する信号から、好適にノイズ成分を低減させることができる。
（実施例３）
本実施例の撮像装置について、実施例１と異なる点を中心に述べる。
本実施例の撮像装置の構成及び動作は実施例１と同じである。本実施例では、第１処理に用いるＤＡ（ＥＦ）信号に対し、オフセットを付与した上で、ＤＡＢ（ＶＯＢ）信号との差を得る点が実施例１と異なる。
１つのみの光電変換部の電荷に対応するＤＡ（ＥＦ）信号に含まれる光電変換部由来のノイズ成分は、２つの光電変換部の電荷に対応するＤＡＢ（ＥＦ）信号に含まれる光電変換部由来のノイズ成分よりも小さい。典型的には、１つのみの光電変換部の電荷に対応するＤＡ（ＥＦ）信号に含まれる光電変換部由来のノイズ成分は、２つの光電変換部の電荷に対応するＤＡＢ（ＥＦ）信号に含まれる光電変換部由来のノイズ成分のおおよそ１／２倍である。したがって、ＤＡ（ＥＦ）信号に対し、ＤＡＢ（ＶＯＢ）信号を差し引くと、ノイズ成分を過剰に差し引くことがある。
したがって、本実施例では、ＤＡ（ＥＦ）信号にオフセットであるＯＦＦＳＥＴ信号を付与してから差し引く。このＯＦＦＳＥＴ信号は、所定の値のデジタル信号である。
これにより、本実施例の撮像装置は、実施例１の撮像装置が有する効果に加えて、ノイズ成分を過剰に差し引くことを低減する効果をさらに有する。
（実施例４）
本実施例は、上述した各実施例の撮像装置を有する撮像システムに関する。
撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図５に、撮像システムの例としてデジタルスチルカメラに撮像装置を適用した場合の模式図を示す。
図５に例示した撮像システムは、レンズの保護のためのバリア１５０１、被写体の光学像を撮像装置１５０４に結像させるレンズ１５０２、レンズ１５０２を通過する光量を可変にするための絞り１５０３を有する。レンズ１５０２、絞り１５０３は撮像装置１５０４に光を集光する光学系である。また、図５に例示した撮像システムは撮像装置１５０４より出力される出力信号の処理を行う出力信号処理部１５０５を有する。出力信号処理部１５０５は必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。
図５に例示した撮像システムはさらに、画像データを一時的に記憶する為のバッファメモリ部１５０６、外部コンピュータ等と通信する為の外部インターフェース部１５０７を有する。さらに撮像システムは、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体１５０９、記録媒体１５０９に記録または読み出しを行うための記録媒体制御インターフェース部１５０８を有する。さらに撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御演算部１５１０、撮像装置１５０４と出力信号処理部１５０５に各種タイミング信号を出力するタイミング供給部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置１５０４と、撮像装置１５０４から出力された出力信号を処理する出力信号処理部１５０５とを有すればよい。
出力信号処理部１５０５は、撮像装置１５０４が形成された第１の半導体基板とは別の第２の半導体基板に設けられている。この第１の半導体基板と第２の半導体基板とはそれぞれ別々のチップとしても良いし、積層して１つのチップとしても良い。
出力信号処理部１５０５は、実施例１〜３で撮像装置のデジタル信号処理回路１６が行っていた第１処理、第２処理を、デジタル信号処理回路１６の代わりに行うようにしても良い。
また、出力信号処理部１５０５は、第１処理で得た第１の差と、第２処理で得た第２の差とを用いて焦点検出動作を行うようにしてもよい。この場合には、第２処理を経た信号から、第１処理を経た信号を差し引くことで第３の差を得る第３処理を行う。これにより、１つの有効画素２０において、第１の差が対応する光電変換部とは別の光電変換部の電荷に対応する信号が得られる。この第３処理によって得られた第３の差と、第１の差とを用いて、焦点検出を行うことができる。また、出力信号処理部１５０５は、第２の差から画像を生成することができる。
以上のように、本実施例の撮像システムは、撮像装置１５０４を適用して焦点検出動作、撮像動作を行うことが可能である。
なお、上記実施例は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。また、これまで述べた各実施例を種々組み合わせて実施することができる。
１４ タイミングジェネレータ（ＴＧ）
１５ ランプ信号供給回路
１６ デジタル信号処理回路
２２、２６ 光電変換部
２４、２８ 転送トランジスタ
３０ リセットトランジスタ
３２ 増幅トランジスタ
３４ 選択トランジスタ
３６ ノード
４０ 列回路

Claims (10)

  1. 複数行に渡って配され、各々が１つのマイクロレンズと、前記１つのマイクロレンズに対応して配された複数の光電変換部とを有し、行ごとに信号を出力する複数の画素を有し、
    前記複数行のうちの第１行は、前記複数の光電変換部に、前記１つのマイクロレンズを透過した光が入射する有効画素を含み、
    前記複数行のうちの第２行は、前記複数の光電変換部が遮光された遮光画素を含み、前記第２行には前記有効画素が配されておらず、
    前記第１行の前記有効画素は、前記複数の光電変換部の一部のみの光電変換部が生成した信号に基づく第１信号と、前記複数の光電変換部の各々が生成した信号同士を加算することで得られる信号に基づく第２信号とをそれぞれ出力し、
    前記第２行の前記遮光画素は、前記複数の光電変換部の各々が生成した信号同士を加算することで得られる信号に基づく第３信号を出力し、
    前記第１信号に基づく信号と前記第３信号に基づく信号との第１の差と、前記第２信号に基づく信号と前記第３信号に基づく信号との第２の差を得る信号処理部をさらに備えることを特徴とする撮像装置。
  2. 前記第１の差と前記第２の差を得るのに用いられる前記第３信号に基づく信号が、同一の信号であることを特徴とする請求項１に記載の撮像装置。
  3. 前記第１信号に、所定の値の信号を加算することによって生成された前記第１信号に基づく信号と、前記第３信号に基づく信号とによって前記第１の差を得ることを特徴とする請求項１または２に記載の撮像装置。
  4. 前記第１の差および前記第２の差を得るのに用いられる前記第３信号に基づく信号が、前記第３信号に、１よりも小さい数を乗じることによって生成された信号であることを特徴とする請求項１または２に記載の撮像装置。
  5. 前記第１信号、前記第２信号、前記第３信号をそれぞれ、第１デジタル信号、第２デジタル信号、第３デジタル信号のそれぞれに変換し、
    前記第１信号に基づく信号、前記第２信号に基づく信号、前記第３信号に基づく信号のそれぞれが、前記第１デジタル信号に基づく信号、前記第２デジタル信号に基づく信号、前記第３デジタル信号に基づく信号のそれぞれであることを特徴とする請求項１または２に記載の撮像装置。
  6. 前記第１デジタル信号に、所定の値のデジタル信号を加算することによって生成された前記第１デジタル信号に基づく信号と、前記第３デジタル信号に基づく信号とによって前記第１の差を得ることを特徴とする請求項５に記載の撮像装置。
  7. 前記第１の差および前記第２の差を得るのに用いられる前記第３信号に基づく信号である前記第３デジタル信号に基づく信号が、前記第３デジタル信号に、１よりも小さい数を乗じることによって生成された信号であることを特徴とする請求項５に記載の撮像装置。
  8. 前記複数の画素が設けられた半導体基板に設けられた信号処理部が、前記第１の差と前記第２の差とを得ることを特徴とする請求項１〜７のいずれか１項に記載の撮像装置。
  9. 請求項１〜８のいずれか１項に記載の撮像装置と、
    前記撮像装置が出力する信号を用いて画像を生成する出力信号処理部とを有することを特徴とする撮像システム。
  10. 前記出力信号処理部が、前記第１の差と、前記第２の差との差である第３の差を得て、前記第１の差と前記第３の差とを用いて焦点検出を行い、前記第２の差を用いて前記画像を生成することを特徴とする請求項９に記載の撮像システム。
JP2016030333A 2016-02-19 2016-02-19 撮像装置、撮像システム、撮像装置の駆動方法 Active JP6650779B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016030333A JP6650779B2 (ja) 2016-02-19 2016-02-19 撮像装置、撮像システム、撮像装置の駆動方法
US15/433,478 US9961282B2 (en) 2016-02-19 2017-02-15 Image pickup apparatus and image pickup system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016030333A JP6650779B2 (ja) 2016-02-19 2016-02-19 撮像装置、撮像システム、撮像装置の駆動方法

Publications (3)

Publication Number Publication Date
JP2017147700A JP2017147700A (ja) 2017-08-24
JP2017147700A5 JP2017147700A5 (ja) 2019-03-28
JP6650779B2 true JP6650779B2 (ja) 2020-02-19

Family

ID=59630429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016030333A Active JP6650779B2 (ja) 2016-02-19 2016-02-19 撮像装置、撮像システム、撮像装置の駆動方法

Country Status (2)

Country Link
US (1) US9961282B2 (ja)
JP (1) JP6650779B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6408372B2 (ja) * 2014-03-31 2018-10-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその駆動制御方法、並びに、電子機器
JP6587380B2 (ja) * 2014-09-12 2019-10-09 キヤノン株式会社 画像処理装置、撮像装置、画像処理方法、プログラム、記憶媒体
KR102541701B1 (ko) * 2016-01-15 2023-06-13 삼성전자주식회사 씨모스 이미지 센서
KR102519712B1 (ko) 2019-01-18 2023-04-06 삼성전자주식회사 이미지 센서
US11381768B2 (en) 2019-05-07 2022-07-05 Samsung Electronics Co., Ltd. Image sensor with pixels including photodiodes sharing floating diffusion region
JP7330770B2 (ja) * 2019-06-07 2023-08-22 キヤノン株式会社 光電変換装置、光電変換装置の駆動方法、光電変換システム、移動体

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060125945A1 (en) * 2001-08-07 2006-06-15 Satoshi Suzuki Solid-state imaging device and electronic camera and shading compensaton method
JP4625685B2 (ja) * 2004-11-26 2011-02-02 株式会社東芝 固体撮像装置
JP5040449B2 (ja) * 2007-05-31 2012-10-03 富士通セミコンダクター株式会社 固体撮像素子および固体撮像素子を用いた信号処理方法
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP4891308B2 (ja) * 2008-12-17 2012-03-07 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いた撮像システム
JP4887452B2 (ja) * 2010-03-19 2012-02-29 富士フイルム株式会社 光電変換層積層型固体撮像素子及び撮像装置
JP5783741B2 (ja) * 2011-02-09 2015-09-24 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法
US8987855B2 (en) * 2011-08-04 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structures formed in double openings in dielectric layers
JP6016412B2 (ja) * 2012-03-30 2016-10-26 キヤノン株式会社 撮像装置および信号処理方法
TW201403804A (zh) * 2012-07-05 2014-01-16 Sony Corp 固體攝像裝置及其製造方法、以及電子機器
JP2014192273A (ja) * 2013-03-27 2014-10-06 Sony Corp 撮像素子、撮像装置、製造装置および方法、並びに、半導体素子
JP6274788B2 (ja) * 2013-08-28 2018-02-07 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の駆動方法
JP6557455B2 (ja) * 2014-06-25 2019-08-07 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
JP6494214B2 (ja) * 2014-08-11 2019-04-03 キヤノン株式会社 固体撮像装置、撮像システム及び固体撮像装置の駆動方法

Also Published As

Publication number Publication date
US9961282B2 (en) 2018-05-01
JP2017147700A (ja) 2017-08-24
US20170244915A1 (en) 2017-08-24

Similar Documents

Publication Publication Date Title
JP6650779B2 (ja) 撮像装置、撮像システム、撮像装置の駆動方法
US9509927B2 (en) Solid-state imaging device, method of driving the same, signal processing method for the same, and imaging apparatus
US9762840B2 (en) Imaging device and method of driving the same
US9232165B2 (en) Solid-state imaging apparatus and method for driving solid-state imaging apparatus
KR101450904B1 (ko) Ａ/ｄ 변환 회로, ａ/ｄ 변환 회로의 제어 방법, 고체 촬상장치 및 촬상 장치
US8004587B2 (en) Solid-state imaging device, signal processing method for the same, and imaging apparatus
US20080259178A1 (en) Solid-state imaging device, signal processing method for the same, and imaging apparatus
JP2016201649A (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
JP2011004390A (ja) 撮像装置、撮像システム、及び撮像装置の駆動方法
JP6406977B2 (ja) 光電変換装置、撮像システム
US20130020469A1 (en) Solid-state image sensing device
JP6539157B2 (ja) 固体撮像装置および撮像システム
US9258505B2 (en) Imaging apparatus, imaging system, method for driving imaging apparatus, and method for driving imaging system
KR102453812B1 (ko) 이미지 센싱 장치 및 그의 구동 방법
US20160006917A1 (en) Imaging device and method of driving imaging device
JP6245856B2 (ja) 光電変換装置、光電変換システム
US10009561B2 (en) Driving method of imaging apparatus, imaging apparatus, and imaging system
JP6598837B2 (ja) 撮像装置、撮像システム
US9906750B2 (en) Image pickup device driving method, image pickup device, and image pickup system using reset cancellation
JP6242467B2 (ja) 撮像装置、撮像システム
CN116057952A (zh) 固体摄像装置、摄像装置以及距离测量装置
TW202116055A (zh) 攝像電路及攝像裝置
JP6399793B2 (ja) 撮像装置及び撮像装置の駆動方法
JP2011147192A (ja) 光電変換装置及び撮像装置
WO2015111370A1 (ja) 固体撮像装置及び撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200121

R151 Written notification of patent or utility model registration

Ref document number: 6650779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151