JP4887452B2 - 光電変換層積層型固体撮像素子及び撮像装置 - Google Patents

Description

本発明は、光電変換層を積層した固体撮像素子及びこの固体撮像素子を搭載した撮像装置に関する。

従来の一般的に用いられているＣＣＤ型やＣＭＯＳ型のイメージセンサ（固体撮像素子）は、半導体基板表面部に二次元アレイ状に配列形成された複数の画素（光電変換部：フォトダイオード）で構成される受光部（有効画素領域部）を備え、この受光部に結像された被写体光像に応じた被写体画像信号が、各画素から出力される構成になっている。そして、受光部の周囲には、遮光膜で覆ったオプティカルブラック（Optical Black：ＯＢ）部が設けられており、このＯＢ部から出力された暗時の信号を基準信号として、受光部から出力された被写体画像信号のオフセット成分を除去している。

即ち、光が入射しない状態での熱的に発生するノイズ成分（＝ＯＢ部出力）いわゆる暗電流を被写体画像信号（＝受光部出力）から減算することにより、受光部からの微小な被写体画像信号を高精度に検出することが可能となり、固体撮像素子の高Ｓ／Ｎ化が達成可能となる。

上述した従来のＣＣＤ型やＣＭＯＳ型の固体撮像素子は、半導体基板上に、光電変換部（フォトダイオード）と、光電変換部で検出した被写体画像信号を外部に読み出す信号読出回路（ＣＣＤ型であれば電荷転送路及び出力アンプ、ＣＭＯＳ型であればＭＯＳトランジスタ回路）とを同じ半導体基板表面部に形成しなければならないため、固体撮像素子のチップ面積に対する光電変換部の占める割合を１００％にすることはできないという開口率の問題がある。この開口率は、近年では、画素の微細化に伴って小さくなる傾向があり、Ｓ／Ｎを低下させる要因となってきている。

そこで、光電変換部を半導体基板表面部に設けずに、半導体基板には信号読出回路だけを設け、半導体基板の上方に光電変換層を積層する構造の固体撮像素子が注目を集めるようになってきている。

例えば、下記の特許文献１，２に記載されている積層型固体撮像素子は、半導体基板表面上方に積層したアモルファスシリコン等で光電変換を行ってＸ線や電子線を検出する様になっている。また、下記の特許文献３記載の光電変換層積層型固体撮像素子は、赤色検出用の光電変換層と、緑色検出用の光電変換層と、青色検出用の光電変換層の３つの光電変換部を設け、被写体のカラー画像を撮像する様になっている。

そして、特許文献１，２に記載の固体撮像素子では、固体撮像素子の最表面のうち、有効画素領域（受光部）の周囲に厚さ２μｍ（特許文献１）の遮光層を積層することで、暗電流を検出する様になっている。特許文献３記載の固体撮像素子では、半導体基板表面と最下層の光電変換層との間に遮光膜を積層し、光が信号読出回路に入射しない様にしているだけであり、ＯＢ部の構成については特に考慮していない。

特開平６―３１０６９９号公報 特開平８―２５０６９４号公報 特開２００６―２２８９３８号公報

特許文献３に記載の光電変換層積層型固体撮像素子では、光電変換層に光を入射させない状態つまり遮光した状態での暗電流を検出することができないため、高Ｓ／Ｎの被写体画像信号を得ることができない。これに対し、特許文献１，２に記載されている積層型固体撮像素子では、有効画素領域の周辺部を遮光膜で覆い、ＯＢ部としているため、高Ｓ／Ｎの撮像画像信号を得ることが可能である。

しかしながら、積層型固体撮像素子では、光電変換層を画素電極膜と対向電極膜とで挟み、両電極膜間に例えば５Ｖや１０Ｖの高電圧を印加する。この高電圧は、半導体基板上の信号読出回路の動作電圧（例えば３．３Ｖ）を電源回路で昇圧し生成するが、この電源回路で発生するノイズが対向電極膜に入り撮像画像信号に重畳すると画質を劣化させてしまうため、ＯＢ部を設けて高Ｓ／Ｎ化を図っても、高品質な画像を得ることができない。

本発明の目的は、ＯＢ部を設け更に電源回路によるノイズの影響を低減することにより安定した高品質の撮像画像信号を得ることができる光電変換層積層型固体撮像素子及び撮像装置を提供することにある。

本発明の光電変換層積層型固体撮像素子は、信号読出手段が表面部に形成された半導体基板と、該半導体基板の光入射側上方に積層され、第１電極膜と画素毎に区分けされた複数の第２電極膜との間に、有機光電変換層を備える光電変換層が形成された光電変換部と、該光電変換部の光入射側且つ有効画素領域の外側に形成され、前記第１電極膜との間に誘電体層が介装された導電性の遮光膜とを備え、前記第１電極膜に接続する配線の抵抗と、前記遮光膜と前記第１電極膜との間に形成されるキャパシタとで形成されるローパスフィルタ、を介して前記第１電極膜に５Ｖ以上の電圧が印加される構成を備え、前記配線の形状がミアンダラインとなっており、前記遮光膜で被われた領域のうち少なくとも一部領域の前記第２電極膜から取り出した信号を黒レベル信号とするものである。

本発明の撮像装置は、上記の光電変換層積層型固体撮像素子を搭載したことを特徴とする。

本発明によれば、有効画素領域の外側に遮光膜を設けＯＢ部としたため、品質の高い撮像画像を得ることが可能となり、更に、簡単な構造でローパスフィルタが構成されるため、電源ノイズによる画質劣化を回避することが可能となる。

本発明の一実施形態に係る撮像装置の機能ブロック図である。 図１に示す固体撮像素子及び別実施形態の固体撮像素子の表面模式図である。 図１に示す固体撮像素子の更に２つの別実施形態の表面模式図である。 図２（ａ）のIV―IV線断面模式図（ａ）及びその要部拡大図（ｂ）である。 光電変換層積層型固体撮像素子にバイアス電圧を印加する回路例を示す図である。 光電変換層として有機光電変換層を用いた場合の信号出力の対向電圧依存性の１例を示すグラフである。 電源回路と光電変換層積層型固体撮像素子との間に挿入するローパスフィルタの抵抗（ミアンダライン状）の説明図である。 ローパスフィルタを構成する抵抗値の決め方を例示する図表である。 ローパスフィルタを構成する抵抗値の決め方を例示するグラフである。 ローパスフィルタのシミュレーション回路図である。 ローパスフィルタのシミュレーション結果を示すグラフである。 ローパスフィルタを構成するキャパシタの決め方を例示する図表である。 図４に示す固体撮像素子の簡易断面模式図である。 図１３に示す固体撮像素子の等価回路図である。ラフである。 本発明の別実施形態に係る固体撮像素子の簡易断面模式図である。 本発明の更に別実施形態に係る固体撮像素子の簡易断面模式図である。 本発明の更に別実施形態に係る固体撮像素子の簡易断面模式図である。 本発明の更に別実施形態に係る固体撮像素子の簡易断面模式図である。

以下、本発明の一実施形態について、図面を参照して説明する。

図１は、本発明の一実施形態に係るデジタルカメラ（撮像装置）の機能ブロック図である。このデジタルカメラは２０は、固体撮像素子１００と、固体撮像素子１００の前段に置かれた撮影レンズ２１と、固体撮像素子１００から出力されるアナログの画像データを自動利得調整（ＡＧＣ）や相関二重サンプリング処理等のアナログ処理するアナログ信号処理部２２と、アナログ信号処理部２２から出力されるアナログ画像データをデジタル画像データに変換するアナログデジタル（Ａ／Ｄ）変換部２３と、後述のシステム制御部（ＣＰＵ）２９からの指示によって撮影レンズ２１，Ａ／Ｄ変換部２３，アナログ信号処理部２２，固体撮像素子１００の駆動制御を行う駆動制御部（タイミングジェネレータＴＧを含む）２４と、ＣＰＵ２９からの指示によって発光するフラッシュ２５とを備える。駆動制御部２４は、後述する上部電極膜１０４と画素電極膜１１３との間に所要のバイアス電圧を印加する制御も行う。

本実施形態のデジタルカメラは更に、Ａ／Ｄ変換部２３から出力されるデジタル画像データを取り込み補間処理やホワイトバランス補正，ＲＧＢ／ＹＣ変換処理等を行うデジタル信号処理部２６と、画像データをＪＰＥＧ形式などの画像データに圧縮したり逆に伸長したりする圧縮／伸長処理部２７と、メニューなどを表示したりスルー画像や撮像画像を表示する表示部２８と、デジタルカメラ全体を統括制御するシステム制御部（ＣＰＵ）２９と、フレームメモリ等の内部メモリ３０と、ＪＰＥＧ画像データ等を格納する記録メディア３２との間のインタフェース処理を行うメディアインタフェース（Ｉ／Ｆ）部３１と、これらを相互に接続するバス４０とを備え、また、システム制御部２９には、ユーザからの指示入力を行う操作部３３が接続されている。

図２（ａ）は、図１に示す固体撮像素子１００の表面模式図である。固体撮像素子１００の中央部分の矩形領域１０１は、有効画素領域（受光部）であり、この受光部１０１に結像した被写体の光像が電気信号に変換され、被写体画像信号として出力される。

図示する例では、受光部１０１の四辺の夫々に隣接して、詳細は後述する構成のＯＢ（オプティカルブラック）部１０２が設けられている。矩形枠１０３で示す領域は、後述の受光層１０３（図４（ｂ）参照）が設けられた領域であり、矩形枠１０４で示す領域は、後述の上部電極（対向電極）膜が設けられた領域である。

受光層１０３を覆うように、金属製の遮光膜１２１が設けられており、この遮光膜１２１の中央部分の有効画素領域１０１の上方には、遮光膜開口１２１ａが設けられている。左右のＯＢ部１０２の外側に記載されている「ＧＮＤ」は、後述する様に遮光膜１２１をグランド端子に接続する部分を示している。

図２（ｂ）は、図２（ａ）に替わる別実施形態に係る固体撮像素子１００の表面模式図であり、図２（ａ）と同様の部材には同一符号を付してその説明は省略する。

図２（ｂ）に示す例では、有効画素領域１０１の左右二辺の夫々に隣接してＯＢ部１０２を設けている。ＯＢ部１０２から検出する暗時の基準信号と、有効画素領域１０１の各画素信号との差分を取るには、ＯＢ部１０２を有効画素領域１０１の行方向の端部に設けることで、各水平走査期間内の水平ブランキング期間にてＯＢ部１０２の画素からＯＢレベルを取得できる。

各水平ブランキング期間に得られるＯＢレベルは、図１のアナログ信号処理部２２内に設けられた相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）回路によりクランプされ、当該水平ブランキング期間の直後に続く有効映像期間の被写体画像信号の補正に用いられる。

図２（ｂ）の固体撮像素子では、ＯＢ部１０２の上方にだけ金属製遮光膜１２１を設けており、有効画素領域１０１を覆う上部電極膜（第１電極膜）１０４は、夫々左右において引き出されＯＢ部１０２の上方を覆うようになっている。

図３（ａ）（ｂ）も夫々別実施形態に係る固体撮像素子の表面模式図である。図３（ａ）では、図２（ａ）と比べて上下辺のＯＢ部を省略し、遮光膜も左右のＯＢ部１０２の上方にだけ設けた点が異なる。図３（ｂ）では、左右に設けたＯＢ部１０２を覆うように短冊状の遮光膜１２１を設けている。

図２（ａ）（ｂ），図３（ａ）（ｂ）のいずれの固体撮像素子でも、上部電極膜１０４と遮光膜１２１とが幅広で絶縁層（透明な誘電材料で形成された図４（ａ）の保護層１１７，平滑化層１１８等）を介して対面する箇所を設け、両者間にローパスフィルタとして使用できる十分な容量を持つキャパシタンスが形成される様にしている。

図４（ａ）は、図２（ａ）のIV―IV線位置における固体撮像素子１００の断面模式図である。光電変換層積層型の固体撮像素子１００は、半導体基板１１０に形成されるが、この半導体基板１１０の表面部には、信号読出回路としてのＭＯＳ回路（図示省略）が画素毎に形成されている。信号読出回路は、ＣＣＤ型でも良い。

半導体基板１１０の表面には絶縁層１１１が積層されると共に、この絶縁層１１１内に、配線層１１２が埋設される。この配線層１１２は、上層を透過して洩れてきた入射光が上記の信号読出回路等に入射しない様にする遮蔽板の機能も果たす。

絶縁層１１１の表面には、画素毎に区分けされ上方から見たとき正方格子状に配列される複数の画素電極膜（第２電極膜）１１３が成膜されている。各画素電極膜１１３には、半導体基板１１０の表面にまで達する縦配線１１４が立設され、各縦配線１１４は、半導体基板１１０の表面に形成された図示省略の信号電荷蓄積部に接続される。

上記の画素毎の信号読出回路は、対応する信号電荷蓄積部に蓄積された信号電荷量に応じた信号を被写体画像信号として外部に読み出す様になっている。なお、画素電極膜１１３は、図２で説明した有効画素領域１０１とＯＢ部１０２とに設けられる。

正方格子状に配列形成された複数の画素電極膜１１３の上には、光電変換機能を有する図２で説明した受光層１０３が各画素電極膜共通に一枚構成で積層され、その上に、同様に一枚構成の上部電極膜（対向電極膜，共通電極膜ともいう。）１０４が、画素電極膜１１３に対して光入射側の上層として積層される。本実施形態の固体撮像素子１００では、受光層１０３と、これを上下に挟む下部電極膜（画素電極膜）１１３，上部電極膜１０４とで光電変換部が形成される。

上部電極膜１０４は、端部において、絶縁層１１１の表面に露出する接続端子１１６に電気的に接続状態となっており、配線層１１２ａを介して所要電圧（上部電極膜１０４は画素電極膜１１３に対する対向電極であるため、この所要電圧を、以下、対向電圧ともいう。）が図示を省略した接続パッドから印加される様になっている。

即ち、図１の駆動制御部２４を電源として上部電極膜１０４と各画素電極膜１１３との間に所要の対向電圧（バイアス電圧）が印加される。金属製の遮光膜１２１は、基板上の上記とは異なる電圧源たとえばグランドに接続される。これによりインピーダンスを低くでき、遮光膜を複雑な構造にすることなく製造工程時等に発生する帯電による膜破壊、帯電集塵による欠陥のない膜を形成することが可能となる。更に、製造歩留まりを向上させ、安定した画像信号を得ることが可能となる。

上部電極膜１０４の上には保護層１１７が積層され、その上に平滑化層１１８が積層される。平滑化層１１８の上の、図２で説明した有効画素領域１０１上方には、各画素電極膜１１３に対応するカラーフィルタ１２０が積層される。例えば三原色の赤（Ｒ）緑（Ｇ）青（Ｂ）のカラーフィルタがベイヤ配列される。

本実施形態の固体撮像素子１００では、有効画素領域１０１の周囲かつカラーフィルタ１２０と同層に、遮光膜１２１が積層される。同層とは同一平面上にという意味であり、好適には、同じ厚さが好ましい。この遮光膜１２１は、上方から入射する光が、ＯＢ部１０２に形成された受光層１０３に入射しない様に機能し、ＯＢ部１０２の上記信号電荷蓄積部に、暗時の電荷が蓄積される様にする。

遮光膜１２１は、端部の少なくとも一部が立ち下げられて保護層１１７の裾野部分を覆うように形成されている。更に、遮光膜２１は、接続端子１１６の外側の離間した位置において、保護層１１７に設けられた開口（短絡部１１５）を通し配線層１１２ｂに接続され、更に、配線層１１２ｃを介してグランド端子となる接続パッド１１２ｄに接続される。

即ち、遮光膜１２１と上部電極膜１０４との間には、保護層１１７及び平滑化層１１８を誘電体層とするキャパシタンスが形成される。カラーフィルタ１２０及び遮光膜１２１の上には、平坦化層１２２が積層される。

上述した上部電極膜１０４は、受光層１０３に光を入射させる必要があるため、入射光に対して透明な導電性材料で構成される。上部電極膜１０４の材料としては、可視光に対する透過率が高く、抵抗値が小さい透明導電性酸化物（ＴＣＯ：Transparent Conducting Oxide）を用いることができる。

Ａｕ（金）などの金属薄膜も用いることができるが、透過率を９０％以上得ようとして膜厚を薄くすると、抵抗値が極端に増大するため、ＴＣＯの方が好ましい。ＴＣＯとして、特に、酸化インジウム錫（ＩＴＯ）、酸化インジウム、酸化錫、弗素ドープ酸化錫（ＦＴＯ）、酸化亜鉛、アルミニウムドープ酸化亜鉛（ＡＺＯ）、酸化チタン等を好ましく用いることができる。プロセス簡易性、低抵抗性、透明性の観点からはＩＴＯが最も好ましい。なお、上部電極膜は、実施形態では全画素で共通の一枚構成としているが、画素毎に分割し各々を電源に接続する構成であっても良い。

下部電極膜（画素電極膜）１１３は、画素毎に分割された薄膜であり、透明又は不透明の導電性材料で構成される。下部電極膜１１３の材料として、Ｃｒ，Ｉｎ，Ａｌ，Ａｇ、Ｗ、ＴｉＮ（窒化チタン）等の金属や、ＴＣＯを用いることができる。

遮光膜１２１は、金属からなる不透明な材料、銅（Ｃｕ）、アルミニウム（Ａｌ）、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、タングステン（Ｗ）、窒化タングステン（ＴｉＷ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、プラチナ（Ｐｔ）、それらの合金、又は、そのシリサイド（遷移金属ケイ化物）を使用することができる。金属材料の場合、スパッタ、蒸着等とフォトリソグラフィ及びエッチング、メタルマスクを使用し周知の技術で形成する。

保護層１１７、平滑化層１１８、平坦化層１２２は、積層製造上、平滑化、平坦化させるだけでなく、製造工程時の発塵等による光電変換層欠陥（亀裂やピンホール等）に起因する有機光電変換層１０３ａの特性劣化と水分や酸素等による光電変換層の経時劣化を防止する。

保護層１１７、平滑化層１１８、平坦化層１２２は、透明な絶縁材料、シリコン酸化膜、シリコン窒化膜、酸化ジルコニウム、酸化タンタル、酸化チタン、酸化ハフニウム、酸化マグネシウム、アルミナ（Ａｌ_２Ｏ_３）、ポリパラキシレン系樹脂、アクリル樹脂、全フッ素透明樹脂（サイトップ）等で構成される。

保護層、平滑化層、平坦化層は、化学気相法（ＣＶＤ法）、原子層堆積法（ＡＬＤ ＡＬＣＶＤ）等の周知の技術で形成し、必要に応じてＣＶＤ法、原子層堆積法等で堆積された複数の絶縁膜と組み合わせた多層膜であってもよい。平滑化層、平坦化層は、成膜した後、化学機械研磨（ＣＭＰ）により、凸部を除去し平滑、平坦化する。

保護層、平滑化層、平坦化層の厚みはそれぞれの機能を果たし、かつ極力薄いことが望ましく、それぞれ、０．１μｍ〜１０μｍが好ましい。

次に、製造方法の一例を説明する。公知のプロセスによって信号電荷蓄積部及び信号読出回路を形成した半導体基板１１０上に、配線層１１２を埋設しながら酸化珪素等からなる絶縁膜１１１を形成し、そこにフォトリソグラフィによって開口を形成し、この開口にタングステンを埋め込んでプラグ（縦配線１１４）を形成する。

次に、絶縁膜１１１上にスパッタ法等によってＴｉＮを成膜、この膜をフォトリソグラフィ及びエッチングによってパターニングし、下部電極膜（画素電極膜１１３）を形成する。

次に、下部電極膜１１３上にスパッタ法、蒸着法等によって光電変換材料を成膜して受光層１０３を形成する。以下では、受光層１０３の好ましい構成について説明する。

図４（ｂ）は、受光層１０３の断面図である。本実施形態の受光層１０３は、画素電極１１３上に形成された電荷ブロッキング層１０３ｂと、この電荷ブロッキング層１０３ｂの上に形成された有機材料でなる光電変換層１０３ａとを含んで構成される。

電荷ブロッキング層１０３ｂは、暗電流を抑制する機能を有する。電荷ブロッキング層１０３ｂは複数層で構成してもよい。電荷ブロッキング層１０３ｂを複数層にすることにより、複数の電荷ブロッキング層の間に界面が形成され、各層に存在する中間準位に不連続性が生じることになる。この結果、中間準位を介して電荷担体が移動しにくくなり、暗電流を強く抑制することができる。

光電変換層１０３ａは、ｐ型有機半導体とｎ型有機半導体とを含む。ｐ型有機半導体とｎ型有機半導体を接合させてドナー・アクセプタ界面を形成することにより、励起子解離効率を増加させることができる。このため、ｐ型有機半導体とｎ型有機半導体を接合させた構成の光電変換層１０３ａは、高い光電変換効率を発現する。特に、ｐ型有機半導体とｎ型有機半導体を混合した光電変換層１０３ａは、接合界面が増大して光電変換効率が向上するので好ましい。

ｐ型有機半導体（化合物）は、ドナー性有機半導体であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質がある有機化合物をいう。更に詳しくは２つの有機材料を接触させて用いたときにイオン化ポテンシャルの小さい方の有機化合物をいう。従って、ドナー性有機化合物は、電子供与性のある有機化合物であればいずれの有機化合物も使用可能である。

例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、チオフェン化合物、フタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、含窒素ヘテロ環化合物を配位子として有する金属錯体等を用いることができる。

なお、これに限らず、上記したように、ｎ型（アクセプタ性）化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナー性有機半導体として用いてよい。

ｎ型有機半導体（化合物）は、アクセプタ性有機半導体であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質がある有機化合物をいう。更に詳しくは、ｎ型有機半導体とは、２つの有機化合物を接触させて用いたときに電子親和力の大きい方の有機化合物をいう。したがって、アクセプタ性有機化合物は、電子受容性のある有機化合物であればいずれの有機化合物も使用可能である。

例えば、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、窒素原子、酸素原子、硫黄原子を含有する５〜７員のヘテロ環化合物（例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピラリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピン等）、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、含窒素ヘテロ環化合物を配位子として有する金属錯体などが挙げられる。

なお、これに限らず、上記したように、ｐ型（ドナ性）化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプタ性有機半導体として用いてよい。

ｐ型有機半導体、又はｎ型有機半導体としては、いかなる有機色素を用いても良いが、好ましくは、シアニン色素、スチリル色素、ヘミシアニン色素、メロシアニン色素（ゼロメチンメロシアニン（シンプルメロシアニン）を含む）、３核メロシアニン色素、４核メロシアニン色素、ロダシアニン色素、コンプレックスシアニン色素、コンプレックスメロシアニン色素、アロポーラー色素、オキソノール色素、ヘミオキソノール色素、スクアリウム色素、クロコニウム色素、アザメチン色素、クマリン色素、アリーリデン色素、アントラキノン色素、トリフェニルメタン色素、アゾ色素、アゾメチン色素、スピロ化合物、メタロセン色素、フルオレノン色素、フルギド色素、ペリレン色素、ペリノン色素、フェナジン色素、フェノチアジン色素、キノン色素、ジフェニルメタン色素、ポリエン色素、アクリジン色素、アクリジノン色素、ジフェニルアミン色素、キナクリドン色素、キノフタロン色素、フェノキサジン色素、フタロペリレン色素、ジケトピロロピロール色素、ジオキサン色素、ポルフィリン色素、クロロフィル色素、フタロシアニン色素、金属錯体色素、縮合芳香族炭素環系色素（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）が挙げられる。

ｎ型有機半導体として、電子輸送性に優れた、フラーレン又はフラーレン誘導体を用いることが特に好ましい。フラーレンとは、フラーレンＣ_６０、フラーレンＣ_７０、フラーレンＣ_７６、フラーレンＣ_７８、フラーレンＣ_８０、フラーレンＣ_８２、フラーレンＣ_８４、フラーレンＣ_９０、フラーレンＣ_９６、フラーレンＣ_２４０、フラーレン_５４０、ミックスドフラーレン、フラーレンナノチューブを表し、フラーレン誘導体とはこれらに置換基が付加された化合物のことを表す。

光電変換層１０３ａがフラーレン又はフラーレン誘導体を含むことで、フラーレン分子又はフラーレン誘導体分子を経由して、光電変換により発生した電子を画素電極膜１１３又は対向電極１０４まで早く輸送できる。フラーレン分子又はフラーレン誘導体分子が連なった状態になって電子の経路が形成されていると、電子輸送性が向上して光電変換素子の高速応答性が実現可能となる。このためにはフラーレン又はフラーレン誘導体が光電変換層１０３ａに４０％以上含まれていることが好ましい。もっとも、フラーレン又はフラーレン誘導体が多すぎるとｐ型有機半導体が少なくなって接合界面が小さくなり励起子解離効率が低下してしまう。

光電変換層１０３ａにおいて、フラーレン又はフラーレン誘導体と共に混合されるｐ型有機半導体として、特許第４２１３８３２号公報等に記載されたトリアリールアミン化合物を用いると光電変換素子の高ＳＮ比が発現可能になり、特に好ましい。光電変換層１０３ａ内のフラーレン又はフラーレン誘導体の比率が大きすぎると該トリアリールアミン化合物が少なくなって入射光の吸収量が低下する。これにより光電変換効率が減少するので、光電変換層１０３ａに含まれるフラーレン又はフラーレン誘導体は８５％以下の組成であることが好ましい。

電荷ブロッキング層１０３ｂには、電子供与性有機材料を用いることができる。具体的には、低分子材料では、Ｎ，Ｎ’−ビス（３−メチルフェニル）−（１，１’−ビフェニル）−４，４’−ジアミン（ＴＰＤ）や４，４’−ビス［Ｎ−（ナフチル）−Ｎ−フェニル−アミノ］ビフェニル（α−ＮＰＤ）等の芳香族ジアミン化合物、オキサゾール、オキサジアゾール、トリアゾール、イミダゾール、イミダゾロン、スチルベン誘導体、ピラゾリン誘導体、テトラヒドロイミダゾール、ポリアリールアルカン、ブタジエン、４，４’，４”−トリス（Ｎ−（３−メチルフェニル）Ｎ−フェニルアミノ）トリフェニルアミン（ｍ−ＭＴＤＡＴＡ）、ポルフィン、テトラフェニルポルフィン銅、フタロシアニン、銅フタロシアニン、チタニウムフタロシアニンオキサイド等のポリフィリン化合物、トリアゾール誘導体、オキサジザゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アニールアミン誘導体、アミノ置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、シラザン誘導体などを用いることができ、高分子材料では、フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレン、ジアセチレン等の重合体や、その誘導体を用いることができる。電子供与性化合物でなくとも、充分な正孔輸送性を有する化合物であれば用いることは可能である。

電荷ブロッキング層１０３ｂとしては無機材料を用いることもできる。一般的に、無機材料は有機材料よりも誘電率が大きいため、電荷ブロッキング層１０３ｂに用いた場合に、光電変換層１０３ａに電圧が多くかかるようになり、光電変換効率を高くすることができる。

電荷ブロッキング層１０３ｂとなりうる材料としては、酸化カルシウム、酸化クロム、酸化クロム銅、酸化マンガン、酸化コバルト、酸化ニッケル、酸化銅、酸化ガリウム銅、酸化ストロンチウム銅、酸化ニオブ、酸化モリブデン、酸化インジウム銅、酸化インジウム銀、酸化イリジウム等がある。

複数層からなる電荷ブロッキング層１０３ｂにおいて、複数層のうち光電変換層１０３ａと隣接する層が該光電変換層１０３ａに含まれるｐ型有機半導体と同じ材料からなる層であることが好ましい。電荷ブロッキング層１０３ｂにも同じｐ型有機半導体を用いることで、光電変換層１０３ａと隣接する層の界面に中間準位が形成されるのを抑制し、暗電流を更に抑制することができる。

電荷ブロッキング層１０３ｂが単層の場合にはその層を無機材料からなる層とすることができ、複数層の場合には１つ又は２以上の層を無機材料からなる層とすることができる。

光電変換層１０３ａの上には、スパッタ法、蒸着法等によってＩＴＯを成膜して上部電極膜１０４を形成する。次に、上部電極膜１０４上に、物理気相堆積法（例えばスパッタ法）、化学気相法（ＣＶＤ法）、原子層堆積法（ＡＬＤ ＡＬＣＶＤ）等によって、保護層１１７，平滑化層１１８を形成する。

光電変換層１０３ａや保護層1１７の形成は、その形成時に水分や酸素等の光電変換層１０３ａを劣化させる劣化因子が混入されるのを防ぐために、真空中又は不活性ガス雰囲気下で一貫して形成することが好ましい。

次に、遮光膜が金属材料の場合、スパッタ法、蒸着法等とフォトリソグラフィ及びエッチング、メタルマスクを使用し、有効画素領域１０１の周囲部分に、周知の技術で形成する。

次に、有効画素領域１０１内の平滑層１１８上に、カラーフィルタ材料を成膜し、フォトリソグラフィ及びエッチングによってパターニングする。この工程をＲ，Ｇ，Ｂのカラーフィルタ材料毎に繰り返し、例えばベイヤ配列のカラーフィルタ層１２０を形成する。

次に、カラーフィルタ層１２０の上に、平坦化層１２２を、保護層１１７と同様の周知の技術で形成する。カラーフィルタ層１２０の上に、マイクロレンズを形成する場合もある。

光電変換層１０３ａの上に積層する上層は、これを構成する膜形成（成膜）温度が低い方が良い。つまり、光電変換層１０３の耐熱性を考慮した低い温度で形成可能な材料で上層を形成し、あるいは、耐熱性の低い材料で上層を形成するのが好ましい。膜成膜時の基板温度は、好ましくは、３００℃以下で、更に好ましくは２００℃以下、更に好ましくは１５０℃以下が良い。

カラーフィルタ層１２０の上層も、カラーフィルタ１２０の耐熱性を考慮した低い温度で形成可能な材料、あるいは、耐熱性の低い材料で形成するのが好ましい。膜成膜時の基板温度は、上記と同様に、好ましくは３００℃以下で、更に好ましくは２００℃以下、更に好ましくは１５０℃以下が良い。

図５は、固体撮像素子１００の上部電極膜１０４に所要の対向電圧を印加する回路図である。半導体基板に形成されたＭＯＳトランジスタ回路（信号読出回路）は、通常、例えば３．３Ｖの低電圧で動作させる。

図６に光電変換層として有機光電変換層を用いた場合の信号出力の対向電圧依存性の１例を示す。有機光電変換層においては対向電圧が高いほど、同一露光量に対して信号出力が高くなるため、光量が少ないシーンを撮影する場合には、対向電圧を高く制御することで高感度な撮影が可能となる。すなわち第１電極膜に所要の電圧が安定に印加されることが有機光電変換層を安定に駆動するために極めて重要な技術となる。しかし、この対向電圧は、上記の３．３Ｖより高電圧である。

そこで、図５に示す例では、上記の３．３Ｖを入力電圧とし、この電圧を昇圧回路（電源回路）５１で昇圧し、上部電極膜１０４に印加する構成となっているが、前述した様に、電源ノイズが発生すると、このノイズが上部電極膜１０４に印加されてしまう。そこで、本実施形態の固体撮像素子１００では、昇圧回路５１と上部電極膜１０４との間にローパスフィルタ５２を介装し、ノイズ低減を図っている。

ローパスフィルタ通過後の電圧を電圧検出部５３で検出し、この検出電圧で昇圧回路５１の昇圧率を制御部５４で制御することで、所要の対向電圧を得ることができるようにしている。昇圧回路５１として、スイッチングレギュレータ回路やチャージポンプ回路がある。チャージポンプ回路は、スイッチングレギュレータ回路に比較して、効率が低く出力電流が小さいという不利があるが、ノイズが小さく回路にインダクタンスが不要なため固体撮像素子には好ましい。

ローパスフィルタ５２は、Ｒ（抵抗）とＣ（キャパシタンス）が必要となる。回路にキャパシタンスを別途用意すると、面積が増大してしまうが、本実施形態の固体撮像素子１００では、上述したように、遮光膜１２１と上部電極膜１０４との間に形成された容量を利用するため、小型化を図ることができる。

抵抗Ｒについては、例えば、図７に示す様に、上部電極膜１０４から図４の接続端子１１６を介して引き出された配線を、固体撮像素子１００の表面まで延設し、固体撮像素子１００の表面の空いているメタルトップ領域を利用して、配線をミアンダライン状６１とすることで、省スペース化を図りながら抵抗値を調整することが可能となる。なお、図７はＯＢ部１０２の上部電極膜１０４（接続端子１１６）から配線を引き出しミアンダライン状６１とする所を示すための模式的な図に過ぎない。

配線材料は、通常の金（Ａｕ）、アルミニウム（Ａｌ）、銅（Ｃｕ）の代わりにＩＴＯ（酸化インジウムスズ）とＴｉＮ（窒化チタン）を使用することが好ましい。ＴｉＮの抵抗率の高さを利用して、配線を抵抗とし配線長を実現可能な短さに抑える。図８に、配線材料の抵抗率と３３０ｋΩを得るときの配線長を表として例示し、図９にグラフとして例示している。

通常の配線材料の抵抗率は、１０^−８Ωｍオーダであるのに対して、ＴｉＮの膜あるいは配線の抵抗率は、１０^−６Ωｍ以上と非常に大きいため、高抵抗化に好ましい。配線材料はＴｉＮに限らないが、少なくとも抵抗率が１０^−７Ωｍ以上とするのが好ましい。

上部電極膜１０４と遮光膜１２１間で構成する平行平板キャパシタＣについては、遮光膜１２１と上部電極膜１０４との間に形成される保護層等の絶縁材料の厚さと比誘電率により、ローパスフィルタとして必要な数１０ｐＦの容量を実現することが可能である。

図１０は、ローパスフィルタの回路図であり、図１１は、図１０の回路のシミュレーション結果を示すグラフである。昇圧回路（チャージポンプ回路）５１の入力クロック周波数以上にローパスフィルタの遮断周波数を設定することで、チャージポンプ回路５１の出力ノイズを遮断することができる。

例として、受光層１０３を１０Ｖ，２μＡで動作させる場合、動作周波数２００ｋＨｚ，消費電流２μＡのチャージポンプ昇圧回路（電源回路）では、動作周波数２００ｋＨｚに起因する数１０ｍＶppのノイズが発生する。ノイズを数ｍＶppに抑制するローパスフィルタの遮断周波数を１５ｋＨｚとすると、Ｒ＝３３０ｋΩ、Ｃ＝３３ｐＦとなる。

配線材料をＴｉＮ膜とすると、抵抗率から配線長は１．５ｍｍ程度となる。電圧降下は０．６６Ｖ程度となる。画素サイズが３μｍ×３μｍであるＶＧＡ（６４０×４８０）のサイズでは１．９２ｍｍ×１．４４ｍｍであり、配線長が十分なことが分かる。ＶＧＡ等の画面サイズに比べて、ある程度配線長が長い場合、配線を折り返したり、又は、ミアンダライン状にすることで、省スペース化を図りつつ配線長を延長することができる。

遮光膜については、図１２に示す様に、大きさを１．４４ｍｍ×０．０６４ｍｍ、保護層の厚み１００ｎｍ、比誘電率４．２とすることで、キャパシタ容量は３３ｐＦとなり、必要な容量を得ることができる。

図１３は、図４で説明した遮光膜１２１を設けた固体撮像素子１００の簡易断面模式図であり、図１４は、図１３の等価回路である。図示する様に、本実施形態の固体撮像素子１００は、遮光膜１２１を上部電極膜１０４の上に保護層１１７（図では、平滑化層１１８と分けて図示していない）を挟んで、カラーフィルタ層１２０と同層に形成したため、固体撮像素子１００の薄型化を図ることができ、更に固体撮像素子１００の表面全体の平坦化を図ることができ、画像出力用の有効画素間の混色を防ぐことが可能となる。また、固体撮像素子１００の最表面に段差がないため、ＯＢ部１０２への斜め光の段差に起因する入射が防止され、暗時の基準信号の精度を向上させることが可能となる。

また、本実施形態の固体撮像素子１００では、遮光膜１２１と上部電極膜１０４とは平行平板キャパシタを構成し（キャパシタは遮光膜１２１と上部電極膜１０４との間に形成されるものであり、図１３に「Ｃ」として図示するキャパシタはこれを等化的に示しているに過ぎず、外部素子としてキャパシタを追加したものではない。以下、同様である。）、これをローパスフィルタを構成するキャパシタとして利用するため、光電変換層積層型固体撮像素子１００を搭載した撮像素子モジュールの小型化を図ると共に撮像画像信号の高Ｓ／Ｎ化を図ることが可能となる。

実施形態の固体撮像素子１００では、電源（昇圧回路）５１から、図７で説明した抵抗Ｒを通して上部電極膜１０４に対向電圧を印加し、上部電極膜１０４と遮光膜１２１との間に形成されるキャパシタＣと図７で説明した抵抗Ｒとでローパスフィルタ５２を形成する。これにより、電源５１のノイズが上部電極膜１０４に伝搬するのが回避され、撮像画像信号を安定的に高Ｓ／Ｎ化することが可能となる。

図１５〜図１８は、本発明の別実施形態に係る固体撮像素子の簡易断面模式図である。受光層１０３、電極膜１０４，１１３、絶縁材料、カラーフィルタなどの積層材料の温度、圧力、化学反応等の積層条件によっては、遮光膜１２１の積層構造を変更する必要が生じ、図１３の構造をとれない場合も生じるが、その場合でも、遮光膜と上部電極膜１０４とを保護層等を間に挟んで対面するように形成し、キャパシタが形成される様にする。

図１５の実施形態では、上部電極膜１０４上の保護層１１７の上に遮光膜１２１を設けている。遮光膜１２１は、保護層１１７上に形成された第２の保護層１３１と同層かつ有効画素領域外に形成されており、保護層１３１及び遮光膜１２１の層上に平滑化層１３２が積層され、その上に、カラーフィルタ層１２０，平坦化層１２２が設けられている。図示する例では、カラーフィルタ層１２０は、有効画素領域にのみ設けられ、その周囲には絶縁層１３３が設けられている。

この実施形態では、受光層１０３とカラーフィルタ層１２０との間の距離が図１３の実施形態に比較して離れるが、保護層や平滑化層は薄くて良いため、問題はない。

図１６の実施形態では、図１５の実施形態の絶縁層１３３の替わりに第２の遮光膜１２１ｂを設け、２層の遮光膜１２１，１２１ｂを共通に接続している点が異なる。この実施形態では、遮光膜１２１，１２１ｂの２層を備えるため、遮光性が優れる。また、遮光膜の面積が増大するため、遮光膜全体のインピーダンスが低下し、この結果、製造工程時等に発生する帯電による膜破壊、帯電集塵による欠陥のない膜を形成し、製造歩留まりを向上させる効果が増大する。

２層の遮光膜１２１，１２１ｂを短絡する場合には、図４の短絡部１１５において、間の絶縁層（保護層や平滑化層）等にエッチングで開口を開け、その上に上層となる遮光膜を積層することで短絡する。なお、２層のうちの上部電極膜１０４より遠い遮光膜が金属製でなく樹脂製の場合には、樹脂製の遮光膜を他方の遮光膜に短絡する必要がないのはいうまでもない。

図１７の実施形態では、図１５の実施形態の絶縁層１３３位置までカラーフィルタ層１２０を設けた点が異なる。絶縁層１３３をカラーフィルタ層と別工程で製造する替わりに、絶縁層１３３の箇所までカラーフィルタ層１２０を設けるため、製造工程数が少なくなる。

図１８の実施形態では、図１７の実施形態の有効画素領域から外れた箇所のカラーフィルタ層１２０の上に第２の遮光膜１２１ｂを形成し、遮光膜１２１，１２１ｂの２層の遮光膜で遮光性を高めている。遮光膜１２１ｂと同層の有効画素領域上には透明な絶縁膜１３４を形成し、最上層に平坦化膜１２２を設けている。

この実施形態でも、２層の遮光膜１２１，１２１ｂを共に短絡部１１５において電気的に接続し、遮光膜のインピーダンスを低下させる共に遮光性の向上を図っている。

以上述べた実施形態では、例えば図３，図４に示す様に、遮光膜１２１で覆った光電変換部の有効画素領域の外側の画素電極膜を設けた領域の一部領域だけをＯＢ部１０２としているが、遮光膜１２１で被った領域の全部をＯＢ部としても良い。

以上述べた様に、実施形態による光電変換層積層型固体撮像素子は、信号読出手段が表面部に形成された半導体基板と、
該半導体基板の光入射側上方に積層され、第１電極膜と画素毎に区分けされた複数の第２電極膜との間に光電変換層が形成された光電変換部と、
該光電変換部の光入射側かつ有効画素領域の外側に形成され、前記第１電極膜との間に誘電体層が介装された導電性の遮光膜とを備え、
前記第１電極膜に接続する配線の抵抗Ｒと、前記遮光膜と前記第１電極膜との間に形成されるキャパシタＣとで形成されるローパスフィルタを介して前記第１電極膜に電圧が印加される構成を備えることを特徴とする。

また、実施形態の光電変換層積層型固体撮像素子は、前記遮光膜で被われた領域のうち少なくとも一部領域の前記第２電極膜から取り出した信号を黒レベル信号とすることを特徴とする。

また、実施形態の光電変換層積層型固体撮像素子は、前記光電変換層が有機光電変換層を備えることを特徴とする。

また、実施形態の光電変換層積層型固体撮像素子は、前記光電変換部の光入射側の上方に積層され光を透過する材料で形成された光透過層と、該光透過層と同層に形成された前記遮光膜とを備えることを特徴とする。

また、実施形態の光電変換層積層型固体撮像素子は、前記光透過層がカラーフィルタ層であることを特徴とする。

また、実施形態の光電変換層積層型固体撮像素子は、前記遮光膜とは別の遮光膜が前記光電変換部の上層かつ有効画素領域の外側に積層され２層の遮光膜で遮光を行うことを特徴とする。

また、実施形態の光電変換層積層型固体撮像素子は、前記別の遮光膜が導電性材料で形成され、該別の遮光膜が前記遮光膜に電気的に接続されることを特徴とする。

また、実施形態の光電変換層積層型固体撮像素子は、前記配線の形状がミアンダラインとなっていることを特徴とする。

また、実施形態の光電変換層積層型固体撮像素子は、前記配線の材料の抵抗率が少なくとも１０^−７Ωｍあることを特徴とする。

また、実施形態の光電変換層積層型固体撮像素子は、前記配線の材料がＴｉＮ又はＩＴＯであることを特徴とする。

また、実施形態の撮像装置は、上記のいずれかに記載の光電変換層積層型固体撮像素子を搭載したことを特徴とする。

これにより、第１電極膜に所要の電圧を印加する電源のノイズが第１電極膜に伝搬するのが抑制され、高品質な画像を撮像することが可能となる。

本発明に係る光電変換層積層型固体撮像素子は、製造歩留まりが高く安価に製造でき、しかも高品質な被写体画像を撮像することができるため、デジタルスチルカメラ，デジタルビデオカメラ，カメラ付携帯電話機，カメラ付電子装置，監視カメラ，内視鏡，車載カメラ等に搭載すると有用である。

２１ 撮影レンズ
２６ デジタル信号処理部
２９ システム制御部
１００ 光電変換層積層型固体撮像素子
１０１ 有効画素領域
１０２ ＯＢ（オプティカルブラック）部
１０３ 受光層
１０３ａ 有機光電変換層
１０３ｂ 電荷ブロッキング層
１０４ 上部電極膜（共通電極膜，対向電極膜：第１電極膜）
１１０ 半導体基板
１１１ 絶縁層
１１２ 配線層
１１３ 下部電極膜（画素電極膜：第２電極膜）
１１４ 縦配線（プラグ）
１１７ 保護層（誘電体層）
１１８ 平滑化層（誘電体層）
１３３，１３４ 平滑化層
１２０ カラーフィルタ層
１２１，１２１ｂ 遮光膜
１２１ａ 遮光膜開口
１２２ 平坦化層

Claims (9)

1. 信号読出手段が表面部に形成された半導体基板と、
   該半導体基板の光入射側上方に積層され、第１電極膜と画素毎に区分けされた複数の第２電極膜との間に、有機光電変換層を備える光電変換層が形成された光電変換部と、
   該光電変換部の光入射側且つ有効画素領域の外側に形成され、前記第１電極膜との間に誘電体層が介装された導電性の遮光膜とを備え、
   前記第１電極膜に接続する配線の抵抗と、前記遮光膜と前記第１電極膜との間に形成されるキャパシタとで形成されるローパスフィルタ、を介して前記第１電極膜に５Ｖ以上の電圧が印加される構成を備え、
   前記配線の形状がミアンダラインとなっており、
   前記遮光膜で被われた領域のうち少なくとも一部領域の前記第２電極膜から取り出した信号を黒レベル信号とする光電変換層積層型固体撮像素子。
2. 請求項１に記載の光電変換層積層型固体撮像素子であって、
   前記５Ｖ以上の電圧は、前記信号読出手段の動作電圧を昇圧する昇圧回路から出力されるものである光電変換層積層型固体撮像素子。
3. 請求項１又は２に記載の光電変換層積層型固体撮像素子であって、前記光電変換部の光入射側の上方に積層され光を透過する材料で形成された光透過層と、該光透過層と同層に形成された前記遮光膜とを備える光電変換層積層型固体撮像素子。
4. 請求項３に記載の光電変換層積層型固体撮像素子であって、前記光透過層がカラーフィルタ層である光電変換層積層型固体撮像素子。
5. 請求項１乃至請求項４のいずれか１項に記載の光電変換層積層型固体撮像素子であって、前記遮光膜とは別の遮光膜が前記光電変換部の上層且つ有効画素領域の外側に積層され、２層の遮光膜で遮光を行う光電変換層積層型固体撮像素子。
6. 請求項５に記載の光電変換層積層型固体撮像素子であって、前記別の遮光膜が導電性材料で形成され、該別の遮光膜が前記遮光膜に電気的に接続される光電変換層積層型固体撮像素子。
7. 請求項１乃至請求項６のいずれか１項に記載の光電変換層積層型固体撮像素子であって、前記配線の材料の抵抗率が少なくとも１０^−７Ωｍある光電変換層積層型固体撮像素子。
8. 請求項１乃至請求項７のいずれか１項に記載の光電変換層積層型固体撮像素子であって、前記配線の材料がＴｉＮまたはＩＴＯである光電変換層積層型固体撮像素子。
9. 請求項１乃至請求項８のいずれか１項に記載の光電変換層積層型固体撮像素子を搭載したことを特徴とする撮像装置。

Images