JP5637751B2 - 固体撮像装置，固体撮像装置の製造方法 - Google Patents

Description

本発明は、固体撮像装置，固体撮像装置の製造方法に関する。

テジタルスチルカメラ、デジタルビデオカメラ、携帯電話用カメラ、内視鏡用カメラ等に利用されているイメージセンサとして、シリコン（Ｓｉ）チップなどの半導体基板にフォトダイオードを含む画素を配列し、各画素のフォトダイオードで発生した光電子に対応する信号電荷をＣＣＤ型やＣＭＯＳ型読出し回路で取得する、固体撮像装置（所謂ＣＣＤセンサやＣＭＯＳセンサ）が広く知られている。

これら固体撮像装置は、半導体基板上の各画素に、フォトダイオードだけでなく、信号読出し回路とそれに付随する多層配線が形成されている。このために、画素微細化が進展するにつれ一画素に占める回路／配線領域が相対的に広くなりフォトダイオードの受光面積が小さくなるという「開口率の低下」が問題となっている。開口率の低下は感度の低下につながる。

そこで、各回路と配線を形成した半導体基板の上方に光電変換層を形成し開口率を向上させるという「積層型固体撮像装置」が特許文献１などに提案されている。例えば、半導体基板上に形成された画素電極と、画素電極上に形成された光電変換層と、光電変換層上に形成された対向電極とを含む光電変換素子を半導体基板に対して平行な面に多数配列した構成になる。光電変換素子において、画素電極と対向電極との間にバイアス電圧を印加することで、光電変換層内で発生した励起子が電子と正孔に解離して、バイアス電圧に従って画素電極に移動した電子又は正孔の電荷に応じた信号が、半導体基板内に設けられたＣＣＤ型やＣＭＯＳ型読出し回路で取得される。

光電変換素子として、有機半導体からなる光電変換層を用いた構成が特許文献２、３、４などで知られている。有機半導体で構成された光電変換層は、吸収係数が大きいので薄膜化でき、隣接画素への電荷拡散が少なく、光学的な混色と電気的な混色（クロストーク）が低減可能な光電変換素子を実現できる。

特許文献３は、一対の電極の間に有機半導体からなる光電変換層が設けられた光電変換素子であって、一方の電極と光電変換層との間に、電極からの電荷注入を抑制する電荷ブロッキング層が設けられ、該電荷ブロッキング層のイオン化ポテンシャルや電子親和力の大きさを、隣接する電極及び有機光電変換層との関係で所定の範囲に規定している。

特許文献４は、一対の電極の間に有機半導体からなる光電変換層が設けられた光電変換素子であって、電極と有機光電変換層との間に、複数の電荷ブロッキング層が設けられている。

特公平１−３４５０９号公報 米国特許第６，３００，６１２号明細書 特開２００７−８８０３３号公報 特開２００８−７２０９０号公報

ところが、特許文献２に記載された、ｐ型有機半導体とｎ型有機半導体を含む光電変換層を用いた光電変換素子は、暗電流が顕著に大きくＳＮ比の改善が課題である。本発明者の検討で、特許文献３、４の方法だけでは暗電流を抑制できないことが明らかになった。

本発明者は、暗電流の要因として、光電変換層に含まれる有機半導体の電子親和力Ｅａと電荷ブロッキング層のイオン化ポテンシャルＩｐの関係が影響していると推測した。

本発明は、光電変換層に含まれる有機半導体のＥａと電荷ブロッキング層のＩｐを適切に選択することで、暗電流を低下させＳＮ比を向上させることができ、かつ、混色が生じることを抑えられる固体撮像装置，固体撮像装置の製造方法を提供する。

本発明の固体撮像装置は、複数の画素部を有する固体撮像装置であって、前記画素部が、画素電極と、前記画素電極の上方に設けられ、受光した光に応じて電荷を生成する光電変換層を含む有機層と、前記有機層の上方に前記複数の画素部で共有に設けられた対向電極と、前記対向電極を覆う封止層と、前記封止層の上方に設けられたカラーフィルタと、前記画素電極に捕集された電荷に応じた信号を読出す読出し回路と、を備え、前記光電変換層がｐ型有機半導体とｎ型有機半導体を含み、前記有機層が、前記光電変換層と前記画素電極及び／又は前記対向電極との間に、前記画素電極及び／又は前記対向電極から前記光電変換層への電子の注入を抑制する電子ブロッキング層を含み、前記電子ブロッキング層のイオン化ポテンシャルと、前記光電変換層に含まれるｎ型有機半導体の電子親和力との差が１ｅＶ以上であって、前記複数の画素部のうち隣り合う前記カラーフィルタの間に隔壁が設けられ、前記隔壁の材料が、前記カラーフィルタの材料より低屈折率で、かつ透明であるものである。

この固体撮像装置によれば、電荷ブロッキング層を設け、該電荷ブロッキング層のイオン化ポテンシャルと光電変換層の電子親和力との差を上記のように規定することで、暗電流が低下しＳＮ比を向上させることができ、また、カラーフィルタを透過した光が効果的に光電変換層へ集光され、更に、隣り合う画素部間で混色が生じることを防止することができる。

本発明によれば、暗電流を低下させＳＮ比を向上させることが可能な固体撮像装置，固体撮像装置の製造方法を提供できる。

固体撮像装置の構成を示す断面模式図である。 固体撮像装置の周辺回路の構成例を示す図である。 有機層の構成の一例を示す断面である。 図３に示す光電変換素子のエネルギバンド図である。 有機層の他の構成例を示す断面図である。 図５に示す光電変換素子のエネルギバンド図である。 画素電極の構成例の一つを示す模式的な断面図である。 溝分離法により形成した画素電極の構成を示す図である。 画素電極を溝分離法により形成する手順を説明する図である。 画素電極を溝分離法により形成する手順を説明する図である。 画素電極を溝分離法により形成する手順を説明する図である。 象嵌法により形成した画素電極の構成を示す図である。 画素電極を象嵌法により形成する手順を説明する図である。 画素電極を象嵌法により形成する手順を説明する図である。 画素電極を象嵌法により形成する手順を説明する図である。 画素電極を象嵌法により形成する手順を説明する図である。 カラーフィルタの構成例を示す平面図である。 図１７のカラーフィルタの断面図である。 周辺遮光層を成膜した状態を示す図である。 フォトレジストを成膜した状態を示す図である。 フォトレジストにパターン露光、現像、ポストベークを行なった状態を示す図である。 周辺遮光層をドライエッチングした状態を示す図である。 周辺遮光層上のフォトレジストを剥離した状態を示す図である。 第１色カラーフィルタを成膜した状態を示す図である。 第１色カラーフィルタ上にフォトレジストを成膜した状態を示す図である。 フォトレジストにパターン露光、現像、ポストベークを行なった状態を示す図である。 第１色カラーフィルタをドライエッチングした状態を示す図である。 第１色カラーフィルタ上のフォトレジストを剥離した状態を示す図である。 第２色カラーフィルタを成膜した状態を示す図である。 第１色及び第２色カラーフィルタを平坦化した状態を示す図である。 第１色及び第２色カラーフィルタ上にフォトレジストを成膜した状態を示す図である。 フォトレジストにパターン露光、現像、ポストベークを行なった状態を示す図である。 フォトレジストをマスクとしてドライエッチングした状態を示す図である。 フォトレジストを剥離した状態を示す図である。 隔壁材料を成膜した状態を示す図である。 第１色及び第２色カラーフィルタと隔壁を平坦化した状態を示す図である。 第１色、第２色カラーフィルタ及び隔壁上にフォトレジストを成膜した状態を示す図である。 フォトレジストにパターン露光、現像、ポストベークを行なった状態を示す図である。 隔壁の一部をエッチングして第３色カラーフィルタの領域を形成した状態を示す図である。 フォトレジストを剥離した状態を示す図である。 第３色カラーフィルタを成膜した状態を示す図である。 読出し回路の第一の例を示す図である。 読出し回路の第二の例を示す図である。 第１の例の読出し回路に保護手段としてのトランジスタを追加した図である。 第１の例の読出し回路に保護手段としてのダイオードを追加した図である。 第１の例の読出し回路の駆動タイミングチャートであり、電子シャッタ機能をＯＦＦにしたときのタイミングチャートである。 第１の例の読出し回路の駆動タイミングチャートであり、電子シャッタ機能をＯＮにしたときのタイミングチャートである。 第１の例の読出し回路の駆動タイミングチャートであり、電子シャッタ機能をＯＮにしたときのタイミングチャートである。 第１の例の読出し回路の駆動タイミングチャート（電子シャッタ機能ＯＦＦのとき）であり、ｋＴＣノイズ低減を目的としたタイミングチャートである。 第１の例の読出し回路においてｋＴＣノイズを低減する手段を追加した回路例を示す図である。 第１の例の読出し回路においてｋＴＣノイズを低減する手段を追加した別の回路例を示す図である。 第１の例の読出し回路においてｋＴＣノイズを低減する手段を追加した更に別の回路例を示す図である。 固体撮像装置の他の構成例を示す断面図である。 固体撮像装置の他の構成例を示す断面図である。

図１は、積層型の固体撮像装置の構成を示す断面模式図である。

図１に示す固体撮像装置１００は、基板１０１と、絶縁層１０２と、接続電極１０３と、画素電極１０４と、接続部１０５と、接続部１０６と、有機層１０７と、対向電極１０８と、緩衝層１０９と、封止層１１０と、カラーフィルタ１１１と、隔壁１１２と、遮光層１１３と、保護層１１４と、対向電極電圧供給部１１５と、読出し回路１１６とを備える。

基板１０１は、ガラス基板又はＳｉ等の半導体基板である。基板１０１上には絶縁層１０２が形成されている。絶縁層１０２の表面には複数の画素電極１０４と複数の接続電極１０３が形成されている。

有機層１０７は、光電変換層を少なくとも含んで構成されている。光電変換層は、受光した光に応じて電荷を発生するものである。有機層１０７は、複数の画素電極１０４の上にこれらを覆って設けられている。有機層１０７は、画素電極１０４の上では一定の膜厚となっているが、画素部以外（有効画素領域外）では膜厚が変化していても問題ない。有機層１０７の詳細については後述する。なお、有機層１０７は、有機材料のみからなる層で構成されたものだけでなく、一部の層が無機材料を含む構成であるものも含む。

対向電極１０８は、画素電極１０４と対向する電極であり、有機層１０７上にこれを覆って設けられている。対向電極１０８は、有機層１０７に光を入射させるため、入射光に対して透明な導電性材料で構成されている。対向電極１０８は、有機層１０７よりも外側に配置された接続電極１０３の上にまで形成されており、接続電極１０３と電気的に接続されている。

接続部１０６は、絶縁層１０２に埋設されており、接続電極１０３と対向電極電圧供給部１１５とを電気的に接続するためのプラグ等である。対向電極電圧供給部１１５は、基板１０１に形成され、接続部１０６及び接続電極１０３を介して対向電極１０８に所定の電圧を印加する。対向電極１０８に印加すべき電圧が固体撮像装置１００の電源電圧よりも高い場合は、チャージポンプ等の昇圧回路によって電源電圧を昇圧して上記所定の電圧を供給する。

画素電極１０４は、画素電極１０４とそれに対向する対向電極１０８との間にある有機層１０７で発生した電荷を捕集するための電荷捕集用の電極である。読出し回路１１６は、複数の画素電極１０４の各々に対応して基板１０１に設けられており、対応する画素電極１０４で捕集された電荷に応じた信号を読出すものである。読出し回路１１６は、例えばＣＣＤ、ＭＯＳ回路、又はＴＦＴ回路等で構成されており、絶縁層１０２内に配置された図示しない遮光層によって遮光されている。画素電極１０４及び読出し回路１１６の詳細については後述する。

緩衝層１０９は、対向電極１０８上に、対向電極１０８を覆って形成されている。封止層１１０は、緩衝層１０９上に、緩衝層１０９を覆って形成されている。カラーフィルタ１１１は、封止層１１０上の各画素電極１０４と対向する位置に形成されている。隔壁１１２は、カラーフィルタ１１１同士の間に設けられており、カラーフィルタ１１１の光透過効率を向上させるためのものである。遮光層１１３は、封止層１１０上のカラーフィルタ１１１及び隔壁１１２を設けた領域以外に形成されており、有効画素領域以外に形成された有機層１０７に光が入射する事を防止する。保護層１１４は、カラーフィルタ１１１、隔壁１１２、及び遮光層１１３上に形成されており、固体撮像装置全体を保護する。緩衝層１０９、封止層１１０、カラーフィルタ１１１、隔壁１１２、遮光層１１３、及び保護層１１４の詳細については後述する。

なお、図１の例では、画素電極１０４及び接続電極１０３が、絶縁層１０２の表面部に埋設された形となっているが、これらは絶縁層１０２の上に形成されてあっても良い。また、接続電極１０３、接続部１０６、及び対向電極電圧供給部１１５のセットが複数設けられているが、これは１組のみであっても良い。図１の例のように、対向電極１０８の両端部から対向電極１０８へ電圧を供給することで、対向電極１０８での電圧降下を抑制することができる。このセットの数は、素子のチップ面積を勘案して、適宜増減すれば良い。

固体撮像装置１００は、複数の画素部を有する。複数の画素部は、基板１０１を光の入射側から平面視した状態で、２次元状に配列されている。画素部は、画素電極１０４と、有機層１０７と、該画素電極１０４と対向する対向電極１０８と、封止層１１０と、カラーフィルタ１１１と、読出し回路１１６とを少なくとも含む。

次に、周辺回路の構成例について説明する。上述した読出し回路１１６は、一般的なイメージセンサ用途ではＣＣＤ又はＣＭＯＳ回路を採用することが好ましい。また、ノイズ及び高速性の観点からは、ＣＭＯＳ回路を採用することが好ましい。以下に説明する周辺回路の構成例は、読出し回路１１６としてＣＭＯＳ回路を用いたときの構成例となっている。

図２は、図１に示した固体撮像装置の周辺回路を含む全体構成例を示す図である。図２に示したように、固体撮像装置１００には、図１に示した構成の他に、垂直ドライバ１２１と、タイミングジェネレータ１２２と、信号処理回路１２３と、水平ドライバ１２４と、ＬＶＤＳ１２５と、シリアル変換部１２６と、パッド１２７とを備える。

図２に示した画素領域は、図１に示した第１の領域に相当する。画素領域内の各ブロックは読出し回路１１６を示している。この固体撮像装置の周辺回路は、一般的なＣＭＯＳイメージセンサに用いられる周辺回路とほぼ同じものを採用することができる。この固体撮像装置では、一般的なＣＭＯＳイメージセンサの周辺回路構成と比べて、対向電極電圧供給部１１５が追加されている点が異なっている。

パッド１２７は、外部との入出力に用いるインターフェースである。タイミングジェネレータ１２２は、固体撮像装置を駆動するためのタイミングを供給し、間引き読出しや部分読出し等の読出し制御も行なう。信号処理回路１２３は、読出し回路１１６の各列に対応して設けられている。信号処理回路１２３は、対応する列から出力された信号に対し、相関二重サンプリング（ＣＤＳ）処理を行ない、処理後の信号をデジタル信号に変換する。信号処理回路１２３で処理後の信号は、列毎に設けられたメモリに記憶される。垂直ドライバ１２１は、読出し回路１１６から信号を読出す制御等を行なう。水平ドライバ１２４は、信号処理回路１２３のメモリに記憶された１行分の信号を順次読出してＬＶＤＳ１２５に出力する制御を行なう。ＬＶＤＳ１２５は、ＬＶＤＳ（ｌｏｗ ｖｏｌｔａｇｅ ｄｉｆｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌｉｎｇ）に従ってデジタル信号を伝送する。シリアル変換部１２６は、入力されるパラレルのデジタル信号をシリアルに変換して出力する。

なお、シリアル変換部１２６は省略しても良い。また、信号処理回路１２３では相関二重サンプリング処理のみを実施するものとし、ＬＶＤＳ１２５の代わりにＡＤ変換回路を設ける構成としても良い。また、信号処理回路１２３では相関二重サンプリング処理のみを実施するものとし、ＬＶＤＳ１２５及びシリアル変換部１２６を省略した構成としても良い。この場合は、固体撮像装置を形成したチップの外部にＡＤ変換回路を設ければ良い。また、画素領域に隣接する領域の一方と他方のそれぞれに信号処理回路１２３、ＬＶＤＳ１２５、及びシリアル変換部１２６を配置しても良い。このとき、読出し回路１１６の列のうちの半分（例えば奇数列）については画素領域に隣接する領域の一方の信号処理部１２３で処理し、残り半分（例えば偶数列）については画素領域に隣接する領域の他方の信号処理部１２３で処理する構成としても良い。

次に、有機層１０７、画素電極１０４、対向電極１０８、緩衝層１０９、封止層１１０、カラーフィルタ１１１、隔壁１１２、遮光層１１３、保護層１１４、及び読出し回路１１６の詳細について説明する。

＜有機層＞
図３は、有機層の構成の一例を示す断面である。図３に示すように有機層は、光電変換層１２と電荷ブロッキング層１５とを含む。

電荷ブロッキング層１５は、暗電流を抑制する機能を有し、第１ブロッキング層１６と第２ブロッキング層１８とから構成されている。このように、電荷ブロッキング層１５を複数層にすることにより、第１ブロッキング層１６と第２ブロッキング層１８との間に界面が形成され、各層に存在する中間準位に不連続性が生じることで、中間準位を介して電荷担体が移動しにくくなり、暗電流を抑制することができる。なお、後述する他の構成例のように電荷ブロッキング層１５は単層としてもよい。

光電変換層１２は、ｐ型有機半導体とｎ型有機半導体とを含む。ｐ型有機半導体とｎ型有機半導体を接合させてドナ‐アクセプタ界面を形成することにより励起子解離効率を増加させることができる。このために、ｐ型有機半導体とｎ型有機半導体を接合させた構成の光電変換層１２は高い光電変換効率を発現する。特に、ｐ型有機半導体とｎ型有機半導体を混合した光電変換層１２は、接合界面が増大して光電変換効率が向上するので好ましい。

ｐ型有機半導体（化合物）は、ドナ性有機半導体であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質がある有機化合物をいう。更に詳しくは２つの有機材料を接触させて用いたときにイオン化ポテンシャルの小さい方の有機化合物をいう。したがって、ドナ性有機化合物は、電子供与性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、チオフェン化合物、フタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、含窒素ヘテロ環化合物を配位子として有する金属錯体等を用いることができる。なお、これに限らず、上記したように、ｎ型（アクセプタ性）化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナ性有機半導体として用いてよい。

ｎ型有機半導体（化合物）は、アクセプタ性有機半導体であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質がある有機化合物をいう。更に詳しくは、ｎ型有機半導体とは、２つの有機化合物を接触させて用いたときに電子親和力の大きい方の有機化合物をいう。したがって、アクセプタ性有機化合物は、電子受容性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、窒素原子、酸素原子、硫黄原子を含有する５〜７員のヘテロ環化合物（例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピラリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピン等）、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、含窒素ヘテロ環化合物を配位子として有する金属錯体などが挙げられる。なお、これに限らず、上記したように、ｐ型（ドナ性）化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプタ性有機半導体として用いてよい。

ｐ型有機半導体、又はｎ型有機半導体としては、いかなる有機色素を用いても良いが、好ましくは、シアニン色素、スチリル色素、ヘミシアニン色素、メロシアニン色素（ゼロメチンメロシアニン（シンプルメロシアニン）を含む）、３核メロシアニン色素、４核メロシアニン色素、ロダシアニン色素、コンプレックスシアニン色素、コンプレックスメロシアニン色素、アロポーラー色素、オキソノール色素、ヘミオキソノール色素、スクアリウム色素、クロコニウム色素、アザメチン色素、クマリン色素、アリーリデン色素、アントラキノン色素、トリフェニルメタン色素、アゾ色素、アゾメチン色素、スピロ化合物、メタロセン色素、フルオレノン色素、フルギド色素、ペリレン色素、ペリノン色素、フェナジン色素、フェノチアジン色素、キノン色素、ジフェニルメタン色素、ポリエン色素、アクリジン色素、アクリジノン色素、ジフェニルアミン色素、キナクリドン色素、キノフタロン色素、フェノキサジン色素、フタロペリレン色素、ジケトピロロピロール色素、ジオキサン色素、ポルフィリン色素、クロロフィル色素、フタロシアニン色素、金属錯体色素、縮合芳香族炭素環系色素（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）が挙げられる。

ｎ型有機半導体として、電子輸送性に優れた、フラーレン又はフラーレン誘導体を用いることが特に好ましい。フラーレンとは、フラーレンＣ_６０、フラーレンＣ_７０、フラーレンＣ_７６、フラーレンＣ_７８、フラーレンＣ_８０、フラーレンＣ_８２、フラーレンＣ_８４、フラーレンＣ_９０、フラーレンＣ_９６、フラーレンＣ_２４０、フラーレン_５４０、ミックスドフラーレン、フラーレンナノチューブを表し、フラーレン誘導体とはこれらに置換基が付加された化合物のことを表す。

フラーレン誘導体の置換基として好ましくは、アルキル基、アリール基、又は複素環基である。アルキル基として更に好ましくは、炭素数１〜１２までのアルキル基であり、アリール基、及び複素環基として好ましくは、ベンゼン環、ナフタレン環、アントラセン環、フェナントレン環、フルオレン環、トリフェニレン環、ナフタセン環、ビフェニル環、ピロール環、フラン環、チオフェン環、イミダゾール環、オキサゾール環、チアゾール環、ピリジン環、ピラジン環、ピリミジン環、ピリダジン環、インドリジン環、インドール環、ベンゾフラン環、ベンゾチオフェン環、イソベンゾフラン環、ベンズイミダゾール環、イミダゾピリジン環、キノリジン環、キノリン環、フタラジン環、ナフチリジン環、キノキサリン環、キノキサゾリン環、イソキノリン環、カルバゾール環、フェナントリジン環、アクリジン環、フェナントロリン環、チアントレン環、クロメン環、キサンテン環、フェノキサチイン環、フェノチアジン環、又はフェナジン環であり、更に好ましくは、ベンゼン環、ナフタレン環、アントラセン環、フェナントレン環、ピリジン環、イミダゾール環、オキサゾール環、又はチアゾール環であり、特に好ましくはベンゼン環、ナフタレン環、又はピリジン環である。これらは更に置換基を有していてもよく、その置換基は可能な限り結合して環を形成してもよい。なお、複数の置換基を有しても良く、それらは同一であっても異なっていても良い。また、複数の置換基は可能な限り結合して環を形成してもよい。

光電変換層１２がフラーレン又はフラーレン誘導体を含むことで、フラーレン分子又はフラーレン誘導体分子を経由して、光電変換により発生した電子を画素電極１０４又は対向電極１０８まで早く輸送できる。フラーレン分子又はフラーレン誘導体分子が連なった状態になって電子の経路が形成されていると、電子輸送性が向上して光電変換素子の高速応答性が実現可能となる。このためにはフラーレン又はフラーレン誘導体が光電変換層１２に４０％以上含まれていることが好ましい。もっとも、フラーレン又はフラーレン誘導体が多すぎるとｐ型有機半導体が少なくなって接合界面が小さくなり励起子解離効率が低下してしまう。

光電変換層１２において、フラーレン又はフラーレン誘導体と共に混合されるｐ型有機半導体として、特許第４２１３８３２号等に記載されたトリアリールアミン化合物を用いると光電変換素子の高ＳＮ比が発現可能になり、特に好ましい。光電変換層１２内のフラーレン又はフラーレン誘導体の比率が大きすぎると該トリアリールアミン化合物が少なくなって入射光の吸収量が低下する。これにより光電変換効率が減少するので、光電変換層１２に含まれるフラーレン又はフラーレン誘導体は８５％以下の組成であることが好ましい。

第１ブロッキング層１６及び第２ブロッキング層１８には、電子供与性有機材料を用いることができる。具体的には、低分子材料では、Ｎ，Ｎ’−ビス（３−メチルフェニル）−（１，１’−ビフェニル）−４，４’−ジアミン（ＴＰＤ）や４，４’−ビス［Ｎ−（ナフチル）−Ｎ−フェニル−アミノ］ビフェニル（α−ＮＰＤ）等の芳香族ジアミン化合物、オキサゾール、オキサジアゾール、トリアゾール、イミダゾール、イミダゾロン、スチルベン誘導体、ピラゾリン誘導体、テトラヒドロイミダゾール、ポリアリールアルカン、ブタジエン、４，４’，４”−トリス（Ｎ−（３−メチルフェニル）Ｎ−フェニルアミノ）トリフェニルアミン（ｍ−ＭＴＤＡＴＡ）、ポルフィン、テトラフェニルポルフィン銅、フタロシアニン、銅フタロシアニン、チタニウムフタロシアニンオキサイド等のポリフィリン化合物、トリアゾール誘導体、オキサジザゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アニールアミン誘導体、アミノ置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、シラザン誘導体などを用いることができ、高分子材料では、フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレン、ジアセチレン等の重合体や、その誘導体を用いることができる。電子供与性化合物でなくとも、充分な正孔輸送性を有する化合物であれば用いることは可能である。

電荷ブロッキング層１５としては無機材料を用いることもできる。一般的に、無機材料は有機材料よりも誘電率が大きいため、電荷ブロッキング層１５に用いた場合に、光電変換層１２に電圧が多くかかるようになり、光電変換効率を高くすることができる。電荷ブロッキング層１５となりうる材料としては、酸化カルシウム、酸化クロム、酸化クロム銅、酸化マンガン、酸化コバルト、酸化ニッケル、酸化銅、酸化ガリウム銅、酸化ストロンチウム銅、酸化ニオブ、酸化モリブデン、酸化インジウム銅、酸化インジウム銀、酸化イリジウム等がある。

複数層からなる電荷ブロッキング層１５において、複数層のうち光電変換層１２と隣接する層が該光電変換層１２に含まれるｐ型有機半導体と同じ材料からなる層であることが好ましい。こうすれば、電荷ブロッキング層１５にも同じｐ型有機半導体を用いることで、光電変換層１２と隣接する層の界面に中間準位が形成されるのを抑制し、暗電流を更に抑制することができる。

電荷ブロッキング層１５が単層の場合にはその層を無機材料からなる層とすることができ、又は、複数層の場合には１つ又は２以上の層を無機材料からなる層とすることができる。

図４は、図３に示す光電変換素子のエネルギバンド図である。図４中、左から順に、画素電極１０４、光電変換層１２、第１ブロッキング層１６、第２ブロッキング層１８、対向電極１０８のエネルギ準位を示している。なお、図示しない、画素電極１０４、第２ブロッキング層１８、第１ブロッキング層１６、光電変換層１２、対向電極１０８という逆順で積層された構成も、本構成と同様に、以下の記述で説明できる。

ここで、光電変換層１２に含まれるｎ型有機半導体の電子親和力Ｅａと、該光電変換層１２に隣接する第１ブロッキング層１６のイオン化ポテンシャルＩｐとの差をΔ１とする。また、第２ブロッキング層１８の電子親和力Ｅａと該第２ブロッキング層１８と隣接する対向電極１０８の仕事関数の差をΔ２とする。なお、図示しない、先述の逆順で積層された構成では、該第２ブロッキング層１８と隣接する画素電極１０４の仕事関数の差をΔ２とする。

図３及び図４に示す光電変換素子は、以下の条件（ａ）を満たす構成とすることで暗電流の増加を抑制することができる。又、条件（ａ）に加えて条件（ｂ）及び（ｃ）を満たす構成とすることで暗電流の増加をより一層抑制することができる。
（ａ）光電変換層１２に隣接する第１ブロッキング層１６のイオン化ポテンシャルＩｐとｎ型有機半導体の電子親和力Ｅａとの差Δ１が１ｅＶ以上
（ｂ）第１ブロッキング層１６及び第２ブロッキング層１８を含む電荷ブロッキング層１５の総厚が２０ｎｍ以上
（ｃ）光電変換層１２と隣接する第１ブロッキング層１６の膜厚が１０ｎｍ以上

図５は、有機層の他の構成例を示す断面図である。図６は、図５に示す光電変換素子のエネルギバンド図である。図５に示す光電変換素子は、電荷ブロッキング層が単層からなる。なお、図示しない、画素電極１０４、電荷ブロッキング層１５、光電変換層１２、対向電極１０８という逆順で積層された構成も、本構成と同様に、以下の記述で説明できる。

電荷ブロッキング層１５が単層構造である場合に、光電変換層１２に含まれるｎ型有機半導体の電子親和力Ｅａと、電荷ブロッキング層１５のイオン化ポテンシャルＩｐとの差をΔ１とする。又、電荷ブロッキング層１５の電子親和力Ｅａと対向電極１０８の仕事関数の差をΔ２とする。なお、図示しない、先述の逆順で積層された構成では、該電荷ブロッキング層１５と画素電極１０４の仕事関数の差をΔ２とする。

図５及び図６に示す光電変換素子は、以下の条件（ａ）を満たす構成とすることで暗電流の増加を抑制することができる。又、条件（ａ）に加えて条件（ｂ）を満たす構成とすることで暗電流の増加をより一層抑制することができる。
（ａ）電荷ブロッキング層１５のイオン化ポテンシャルＩｐとｎ型有機半導体の電子親和力Ｅａとの差Δ１が１ｅＶ以上
（ｂ）単層からなる電荷ブロッキング層１５の膜厚が２０ｎｍ以上

つまり、図３及び図５の有機層の構成によれば、単層又は複数層からなる電荷ブロッキング層１５を備え、
（ａ）電荷ブロッキング層１５（電荷ブロッキング層１５が複数層からなる場合には光電変換層１２と隣接する層）のイオン化ポテンシャルＩｐとｎ型有機半導体の電子親和力Ｅａとの差（Δ１）が１ｅＶ以上、
（ｂ）電荷ブロッキング層１５の総厚が２０ｎｍ以上、
（ｃ）電荷ブロッキング層１５が複数層からなる場合に、該複数層のうち光電変換層１２と隣接する層が１０ｎｍ以上とすることで、暗電流の増加を抑制することができる。

図３及び図５の光電変換素子では、対向電極１０８又は画素電極１０４から光電変換層１２へ電子が注入されて暗電流が増加することを防止するために、Δ２が１．３ｅＶ以上であることが好ましい。

本構成による光電変換素子の有機層１０７に電圧を印加すると光電変換効率が向上する点で好ましい。印加電圧は、有機層１０７に掛かる電界強度により決まる。有機層１０７に加える電界として好ましくは、１×１０^３Ｖ・ｍ^−１以上、更に好ましくは１×１０^５Ｖ・ｍ^−１以上、特に好ましくは１×１０^７Ｖ・ｍ^−１以上である。もっとも、高電界になるほど、光電変換素子の暗電流も増大することや、必要な印加電圧が高くなり、対向電極電圧供給部１１５を含む回路の設計、製造が複雑になることから、光電変換素子のＳＮ比向上と固体撮像装置の製造コスト低減が両立できる印加電圧を適切に決める必要がある。

＜画素電極＞
画素電極１０４は、該画素電極上の光電変換層を含む有機層１０７で発生した電子又は正孔の電荷を捕集する。各画素電極で捕集された電荷が、対応する各画素の読出し回路１１６で信号となり、複数の画素から取得した信号から画像が合成される。

画素電極１０４の端部に存在する段差が急峻だったり、該画素電極の表面に顕著な凹凸が存在したり、該画素電極上に微小な塵埃（パーティクル）が付着したりすると、該画素電極上の有機層１０７が所望の膜厚より薄くなったり亀裂が生じたりする。そのような状態で該有機層上に対向電極１０８を形成すると、欠陥部分における該画素電極と該対向電極の接触や電界集中により、暗電流の増大や短絡などの画素不良が発生する。そのために、画素電極端部の段差や、画素電極表面の凹凸は低減することが好ましい。更に、画素電極上のパーティクルを除去するため、有機層１０７を形成する前に、半導体製造工程で利用されている一般的な洗浄技術により、基板を洗浄することが特に好ましい。

上記の欠陥を防止して固体撮像装置の信頼性を向上させるため、画素電極１０４の表面粗さＲａが０．５ｎｍ以下であることが好ましい。画素電極の表面粗さＲａが小さいほど、表面の凹凸が小さいことを意味し、表面平坦性が良好である。又、画素電極上のパーティクルを除去するため、有機層１０７を形成する前に、半導体製造工程で利用されている一般的な洗浄技術により、基板を洗浄することが特に好ましい。

次に、上記欠陥を防止する、画素電極の端部の構成について説明する。
図７は、画素電極の断面を示す模式図である。画素電極１０４は、基板１０１上に絶縁層１０２を介して設けられている。この構成では、画素電極１０４を覆うように、有機層の電荷ブロッキング層１５が絶縁層１０２に積層されている。

画素電極１０４の端部には、傾斜面１０４ａが設けられていることが好ましい。傾斜面１０４ａは、基板１０１の表面（絶縁層１０２を含む）に対して角度Ａで傾いているとき、Ａが５０°以下であることがより好ましい。このような傾斜面を画素電極に設けることで有機層の欠陥を低減し、又、画素電極と有機層との密着性を向上することができる。

＜画素電極の平坦化＞
画素電極１０４端部の段差を低減するために、画素電極１０４の表面と画素電極間の絶縁層１０２ａの表面とを略同一平面にする、すなわち画素電極１０４を平坦化する構成が好ましい。以下、画素電極１０４を完全平坦化する構成とその製造方法を説明する。

画素電極１０４における平坦化の構成は、標準ＣＭＯＳイメージセンサプロセスなどの一般的な半導体製造工程における多層配線技術により形成することが信頼性と製造コストの観点から好ましい。平坦化の構成を有する画素電極１０４の製造方法としては、溝分離（トレンチアイソレーション）法と象嵌（ダマシン）法の２種がある。これら製造方法は、有機光電変換材料によって決まる画素電極１０４の材料や製造コストを勘案し、適宜選択される。

＜溝分離法＞
図８から図１１に基づいて画素電極を溝分離法により形成する手順を説明する。
図８に示すように、汎用的な半導体製造工程により、読出し回路の多層配線の上に層間絶縁膜を介して、画素電極１０４となる金属層を形成する。画素電極、対向電極接続用パッド、ボンディング用パッドなどを形成する領域の金属層直下には、更に下層に形成された多層配線と金属層を接続するビアプラグ（接続部）１０５をあらかじめ形成しておく。金属層は、読出し回路の多層配線と同様な構成で形成することが信頼性や製造コストの点から好ましい。金属層は、例えば、アルミニウム（Ａｌ）配線を利用した多層配線工程の場合は、バリアメタルとして窒化チタン（ＴｉＮ）を組み合わせ、バリアメタル層１０４ａ（ＴｉＮ）、配線層１０４ｂ（Ａｌ）、バリアメタル層１０４ｃ（ＴｉＮ）の３層構成とすることが好ましい。

画素電極１０４を形成する手順としては、先ず図９に示すように、多層配線を予め形成した絶縁層１０２上に、バリアメタル層１０４ｃ、配線層１０４ｂ、バリアメタル層１０４ａをこの順に積層する。

そして、図１０に示すように、一般的な多層配線技術で利用するフォトリソグラフィ工程とドライエッチング工程により、画素電極１０４と、対向電極接続用パッド、ボンディング用パッドなどを形成する領域以外の金属層を除去して金属層の厚さに相当する溝（トレンチ）を画素電極１０４の周囲に形成する。

続いて、図１１に示すように、多層配線工程により、画素電極形状にパターニングした金属層上に絶縁層を形成する。ＣＭＯＳイメージセンサプロセスなどで一般的に使用されており、下層の多層配線に使用した層間絶縁膜材料を成膜することが信頼性や製造コストの点から好ましい。例えば、酸化珪素、窒化珪素、窒化酸化珪素やそれらの積層膜が一般的に使用されている。

画素電極形状にパターニングした金属層上に層間絶縁膜を成膜した後は、化学的機械研磨（ＣＭＰ）法やエッチバック法により表面平坦化を実施する。ＣＭＯＳイメージセンサプロセスなどで一般的に使用されており、下層の多層配線に使用したＣＭＰ条件を実施することが信頼性と製造コストの点から好ましい。多層配線を形成する場合は、層間絶縁膜が所定の厚さになったところで研磨を終了するが、ここでは、画素電極１０４の形状にパターニングした金属層表面が露出するまで研磨を続行する。金属層表面に成膜されているバリアメタル層１０４ａを構成するＴｉＮが、周囲の層間絶縁膜と比べて研磨速度が遅いため研磨ストッパとなり、ＣＭＰが終了した時点で、画素電極表面と画素電極間のトレンチ（絶縁層）表面が略同一平面上となる平坦化電極が形成できる。更に、ＴｉＮ材料表面が露出しても、トレンチ表面にディッシングができない程度にＣＭＰを適宜続行することにより、ＴｉＮ表面も研磨され、顕著に平滑化された画素電極１０４を得ることができ、好ましい。

＜象嵌法＞
図１２から図１６に基づいて画素電極を象嵌法により形成する手順を説明する。
図１２は象嵌法により形成された画素電極１０４の構成を示している。画素電極１０４は、ビアプラグを構成するタングステン（Ｗ）等と同じ材料で構成され、画素電極１０４の表面と絶縁層１０２の表面とが略同一の平面である。

画素電極１０４を形成する手順としては、先ず図１３に示すように、読出し回路の多層配線上に、その製造工程で使用する層間絶縁膜を成膜し、表面をＣＭＰなどで研磨し平坦化する。

図１４に示すように、画素電極１０４、対向電極接続用パッド、ボンディング用パッドなどを形成する領域に、それらを多層配線と接続するビアプラグを形成するためのビア孔ｈ１を多層配線工程で利用するフォトリソグラフィ工程とドライエッチング工程で開口する。ここで、二重象嵌（デュアルダマシン）法を適用する場合は、層間絶縁膜の厚さから画素電極１０４の厚さを差し引いた深さだけ層間絶縁膜をエッチングする。エッチングストッパを設けるため、層間絶縁膜の厚さから画素電極１０４の厚さを差し引いた深さにエッチング速度が異なる材料を配置した多層構成の層間絶縁膜を形成することが、エッチング工程でのばらつきが抑制でき好ましい。

続いて、図１５に示すように、ビア孔ｈ１を形成したら、更に、フォトリソグラフィ工程とドライエッチング工程で、画素電極１０４、対向電極用パッド、ボンディング用パッドの形状に合うよう開口ｈ２を形成する。画素電極１０４の厚さ分だけエッチングすると、先に形成したビア孔ｈ１が直下の多層配線まで貫通することになる。

下層の多層配線で利用したビアプラグと同じ材料をビア孔ｈ１に成長させることが、信頼性と製造コストの点から好ましい。この材料として、一般的に、銅（Ｃｕ）やタングステン（Ｗ）を化学的気相成膜（ＣＶＤ）法により形成する。ビアプラグの材料を成膜する前に、ビア孔ｈ１や開口ｈ２の周縁面にはあらかじめバリアメタルとしてＴｉＮなどがスパッタやＣＶＤで成膜される。図１６に示すように、表面の層間絶縁膜を被覆してビアブラグ材料を成膜した後で、ＣＭＰ法やエッチバック法によって表面を平坦化する。層間絶縁膜がストッパとなるので、層間絶縁膜表面を露出させると、ビアプラグ材料が画素電極１０４となり、画素電極１０４の表面と絶縁層１０２の表面が略同一の平面となり、平坦化電極が形成される。

以上のように、平坦化電極は、画素電極表面と画素電極間の絶縁層表面との段差を解消して、有機層を積層した固体撮像装置の構成において暗電流増大や短絡欠陥の発生を防止することができる。更に、標準的な多層配線材料を画素電極１０４として使用するので、画素電極１０４が、読出し回路への迷光を防ぐ遮光層としての役割を兼ねる。又、画素電極１０４が入射光を有機層側へ反射することで、入射光を有効に活用することも可能になる。

＜対向電極＞
図１に戻って、対向電極１０８は、光電変換層を含む有機層１０７を、画素電極１０４と共に挟込むことで有機層１０７に電界を掛け、又、光電変換層で発生した電荷のうち、画素電極１０４で捕集する信号電荷と逆の極性を持つ電荷を捕集する。この逆極性電荷の捕集は各画素間で分割する必要がないため、対向電極１０８は複数の画素で共通にすることができる。そのために共通電極（コモン電極）と呼ばれることもある。

対向電極１０８は、光電変換層を含む有機層１０７に光を入射させるため、透明導電膜で構成されることが好ましく、例えば、金属、金属酸化物、金属窒化物、金属硼化物、有機導電性化合物、これらの混合物等が挙げられる。具体例としては、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化インジウムタングステン（ＩＷＯ）、酸化チタン等の導電性金属酸化物、ＴｉＮ等の金属窒化物、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）等の金属、更にこれらの金属と導電性金属酸化物との混合物又は積層物、ポリアニリン、ポリチオフェン、ポリピロール等の有機導電性化合物、これらとＩＴＯとの積層物、などが挙げられる。透明導電膜の材料として特に好ましいのは、ＩＴＯ、ＩＺＯ、酸化錫、アンチモンドープ酸化錫（ＡＴＯ）、弗素ドープ酸化錫（ＦＴＯ）、酸化亜鉛、アンチモンドープ酸化亜鉛（ＡＺＯ）、ガリウムドープ酸化亜鉛（ＧＺＯ）のいずれかの材料である。

対向電極１０８の面抵抗は、読出し回路１１６がＣＭＯＳ型の場合は１０ｋΩ／□以下が好ましく、より好ましくは、１ｋΩ／□以下である。読出し回路１１６がＣＣＤ型の場合には１ｋΩ／□以下が好ましく、より好ましくは、０．１ｋΩ／□以下である。

＜封止層＞
封止層１１０としては次の条件が求められる。
第一に、積層型固体撮像装置の各製造工程において溶液、プラズマなどに含まれる光電変換材料を劣化させる因子の浸入を阻止して光電変換層を保護することが挙げられる。
第二に、積層型固体撮像装置を製造後に、水分子などの光電変換材料を劣化させる因子の浸入を阻止して、長期間の保存／使用にわたって、光電変換層の劣化を防止する。
第三に、封止層１１０を形成する際は既に形成された光電変換層を劣化させない。
第四に、入射光は封止層１１０を通じて光電変換層に到達するので、光電変換層で検知する波長の光に対して封止層１１０は透明でなくてはならない。

封止層１１０は、単一材料からなる薄膜で構成することもできるが、多層構成にして各層に別々の機能を付与することで、封止層１１０全体の応力緩和、製造工程中の発塵等によるクラック、ピンホールなどの欠陥発生の抑制、材料開発の最適化が容易になることなどの効果が期待できる。例えば、封止層１１０は、水分子などの劣化因子の浸透を阻止する本来の目的を果たす第１封止層の上に、その層で達成することが難しい機能を有する封止補助層（第２封止層）を積層した２層構成を形成することができる。３層以上の構成も可能だが、製造コストを勘案するとなるべく層数は少ない方が好ましい。

＜原子層堆積法による封止層の形成＞
有機光電変換材料は水分子などの劣化因子の存在で顕著にその性能が劣化してしまう。そのために、水分子を浸透させない緻密な金属酸化物・金属窒化物・金属窒化酸化物などセラミクスやダイヤモンド状炭素（ＤＬＣ）などで光電変換層全体を被覆して封止することが必要である。従来から、酸化アルミニウム、酸化珪素、窒化珪素、窒化酸化珪素やそれらの積層構成、それらと有機高分子の積層構成などを封止層として、各種真空成膜技術で形成されている。もっとも、これら従来の封止層は、基板表面の構造物、基板表面の微小欠陥、基板表面に付着したパーティクルなどによる段差において、薄膜の成長が困難なので（段差が影になるので）平坦部と比べて膜厚が顕著に薄くなる。このために段差部分が劣化因子の浸透する経路になってしまう。この段差を封止層で完全に被覆するには、平坦部において１μｍ以上の膜厚になるように成膜して、封止層全体を厚くする必要があった。

画素寸法が２μｍ未満、特に１μｍ程度の積層型の固体撮像装置において、カラーフィルタと光電変換層との距離、すなわち封止層の膜厚が大きいと、封止層１１０内で入射光が回折／発散してしまい、混色が発生する。このために、画素寸法が１μｍ程度の積層型の固体撮像装置は、封止層１１０全体の膜厚を減少させても素子性能が劣化しないような封止層材料と製造方法とを選択することが必要になる。

原子層堆積（ＡＬＤ）法は、ＣＶＤ法の一種で、薄膜材料となる有機金属化合物分子、金属ハロゲン化物分子、金属水素化物分子の基板表面への吸着／反応と、それらに含まれる未反応基の分解を、交互に繰返して薄膜を形成する技術である。基板表面へ薄膜材料が到達する際は上記低分子の状態なので、低分子が入り込めるごくわずかな空間さえあれば薄膜が成長可能である。そのために、従来の薄膜形成法では困難であった段差部分を完全に被覆し（段差部分に成長した薄膜の厚さが平坦部分に成長した薄膜の厚さと同じ）、すなわち段差被覆性が非常に優れる。そのため、基板表面の構造物、基板表面の微小欠陥、基板表面に付着したパーティクルなどによる段差を完全に被覆できるので、そのような段差部分が光電変換材料の劣化因子の浸入経路にならない。封止層１１０の形成を原子層堆積法で行なった場合は従来技術よりも効果的に必要な封止層１１０の膜厚を薄くすることが可能になる。

原子層堆積法で封止層１１０を形成する場合は、先述した封止層１１０に好ましいセラミクスに対応した材料を適宜選択できる。もっとも、本発明の光電変換層は有機光電変換材料を使用するために、有機光電変換材料が劣化しないような、比較的に低温で薄膜成長が可能な材料に制限される。アルキルアルミニウムやハロゲン化アルミニウムを材料とした原子層堆積法によると、有機光電変換材料が劣化しない２００℃未満で緻密な酸化アルミニウム薄膜を形成することができる。特にトリメチルアルミニウムを使用した場合は１００℃程度でも酸化アルミニウム薄膜を形成でき好ましい。酸化珪素や酸化チタンも材料を適切に選択することで酸化アルミニウムと同様に２００℃未満で緻密な薄膜を形成することができ好ましい。

＜封止補助層＞
原子層堆積法により形成した薄膜は、段差被覆性、緻密性という観点からは比類なく良質な薄膜形成を低温で達成できる。もっとも、薄膜材料の物性が、フォトリソグラフィ工程で使用する薬品で劣化してしまうことがある。例えば、原子層堆積法で成膜した酸化アルミニウム薄膜は非晶質なので、現像液や剥離液のようなアルカリ溶液で表面が侵食されてしまう。この場合は、原子層堆積法で形成した酸化アルミニウム薄膜上に、耐薬品性に優れる薄膜を形成しなくてはならず、すなわち、封止層１１０は、第１封止層の上に該第１封止層を保護する機能層となるを有する封止補助層（第２封止層）を備えた構成であることが必要になる。例えば、耐薬品性に優れる金属酸化物、金属窒化物、金属窒化酸化物などのセラミクスのいずれか１つを含む封止補助層を設ける構成が好ましい。これにより、封止層全体の耐薬品性を向上させることが容易になる。

また、原子層堆積法のようなＣＶＤ法で形成した薄膜は内部応力が非常に大きな引張応力を持つ例が多く、半導体製造工程のように、断続的な加熱、冷却が繰返される工程や、長期間の高温／高湿度雰囲気下での保存／使用により、薄膜自体に亀裂の入る劣化が発生することがある。

上記のような原子層堆積法で形成した封止層１１０の問題点を克服するために、例えば、スパッタ法などの物理的気相成膜（ＰＶＤ）法で成膜した耐薬品性に優れる金属酸化物、金属窒化物、金属窒化酸化物などのセラミクスのいずれか１つを含む封止補助層を設ける構成が好ましい。ここで、原子層堆積法で形成されたものを第１封止層とし、該第１封止層上に、ＰＶＤ法で形成され、金属酸化物、金属窒化物、金属窒化酸化物のいずれか１つを含むものを第２封止層とする。こうすれば、封止層全体の耐薬品性を向上させることが容易になる。更に、スパッタ法などのＰＶＤ法で成膜したセラミクスは大きな圧縮応力を持つことが多く、原子層堆積法で形成した該第１封止層の引張応力を相殺することができる。従って、封止層１１０全体の応力が緩和され、封止層１１０自体の信頼性が高まるのみならず、封止層１１０の応力が光電変換層などの性能を悪化させ又は破壊してしまう不良の発生を、顕著に抑制することが可能になる。こうすることで、封止層１１０の応力を緩和することで暗電流の低減を図ることができる。

特に、封止層１１０は、第１封止層上に、スパッタ法で形成された、酸化アルミニウム、酸化珪素、窒化珪素、窒化酸化珪素のいずれか１つを含む第２封止層とを有する構成であることが好ましい。

封止層１１０の第１封止層は、膜厚が０．０５μｍ以上、０．２μｍ以下であることが好ましい。また、第１封止層は、酸化アルミニウム、酸化珪素、酸化チタンのいずれかを含むことが好ましい。

＜緩衝層＞
緩衝層１０９は、製造工程中の発塵などが原因で発生を皆無にすることが難しい封止層１１０の微小欠陥から侵入する、水分子などの有機光電変換材料を劣化させる因子を吸着及び／又は反応することで、その下の有機光電変換材料まで劣化因子が到達することを阻止する役割がある。また、封止層１１０として使用される緻密なセラミクス材料はその応力が大きいために、特に光電変換層の端部において応力が集中し、長期の保存／使用や、製造工程中の断続的な加熱、冷却といった熱衝撃によって、対向電極と画素電極が接触したり、光電変換層が剥離するような不良が発生することがある。この応力を緩和するための役割も緩衝層１０９が担う。更に、緩衝層１０９は光電変換層の上方に形成されるので透明な材料であることが求められる。

上記を満足する緩衝層材料として、次のような有機材料と無機材料が挙げられる。有機材料は、ポリビニルアルコールのような高分子や、光電変換材料として利用されている有機半導体が挙げられる。無機材料は、弗化カルシウム、弗化マグネシウム、弗化リチウムのような金属弗化物や、酸化カルシウム、酸化珪素、酸化ストロンチウム、酸化バリウム、酸化マグネシウムのような金属酸化物が挙げられる。

緩衝層１０９を被覆するように原子層堆積法で封止層１１０を形成する場合は、その材料となる有機金属化合物、金属ハロゲン化物などが反応可能な、水酸基を有する有機高分子や金属酸化物が好ましい。特に、緩衝層１０９は酸化珪素、窒化珪素、窒化酸化珪素のいずれかを含むことが好ましい。また、緩衝層１０９を基板全体に成膜する、所謂べた成膜すると、基板端部から水分子などの劣化因子が、むしろ、緩衝層１０９を通じて光電変換層内部へ浸透してしまう。そのために、緩衝層１０９は、光電変換層を被覆する程度の領域でパターニングして、緩衝層１０９も光電変換層、対向電極１０８と同時に封止層１１０で完全に被覆することが好ましい。そのために、成膜時にメタルマスクを使用してパターニングが可能な、真空蒸着やスパッタなどのＰＶＤ法によって金属酸化物を緩衝層１０９として成膜することが特に好ましい。ＰＶＤ法によって緩衝層１０９を真空成膜することで、緩衝層１０９を形成する際は、基板が外気に曝露されずに水分子などの劣化因子が混入せず、有機光電変換材料が劣化しないことからも好ましい。

製造の際、有機層に対する水分子などの劣化因子が混入しないよう、少なくとも有機層１０７、対向電極１０８、緩衝層１０９、封止層１１０は、基板を外気に曝露することなく真空及び／又は不活性気体雰囲気下で一貫して形成されることが好ましい。真空中及び／又はＡｒ、Ｎ_２等の不活性ガス中で、基板を一切外気に曝露せず、電荷ブロッキング層、光電変換層、緩衝層１０９を成膜する真空蒸着装置と、対向電極１０８、封止層１１０の封止補助層を成膜するスパッタ装置と、封止層１１０を成膜する原子層堆積装置が、真空度１×１０^−４Ｐａ以下のクラスタ型真空搬送系にそれぞれ直結されている有機電界発光（有機ＥＬ）製造装置を使用することが特に好ましい。

＜カラーフィルタ、隔壁、遮光層、保護層＞
複数の画素部にはそれぞれカラーフィルタが設けられている。また複数の画素部のうち隣り合うカラーフィルタの間に設けられた隔壁は、画素部に入射した光を該画素部の光電変換層へ集光させるための集光手段として機能する。カラーフィルタ製造工程は、周辺遮光層形成工程、第１色カラーフィルタ形成工程、第２色カラーフィルタ形成工程、第３色カラーフィルタ形成工程、隔壁形成工程とからなる。周辺遮光層として、第１〜３色カラーフィルタのいずれかを有効画素領域外に形成してもよく、周辺遮光層のみを形成する工程を省略でき製造コストを抑えられる。隔壁形成工程は、周辺遮光層形成工程後、第１色カラーフィルタ形成工程後、第２色カラーフィルタ形成工程後、第３色カラーフィルタ形成工程後のいずれかで実施でき、利用する製造技術、製造方法の組合せにより適宜選択できる。なお、以下で説明する手順では、第２色カラーフィルタ形成工程後に隔壁形成工程を実施する例を紹介する。

従来のカラーフィルタ製造方法としてフォトリソグラフィ法が挙げられる。フォトリソグラフィ法は、製造工程が半導体製造のフォトリソグラフィ工程に準じているため、初期投資の抑制が可能である。これにより、従来はカラーフィルタの製造方法として広く利用されていた。このフォトリソグラフィ法を用いたカラーフィルタの製造方法では、基板上に着色硬化性組成物等を含む感光性組成物を塗布し乾燥させて形成した薄膜をパターン露光、現像、ベーク処理することによって着色画素を形成し、この工程を各色で繰返し行なってカラーフィルタを製造する。このフォトリソグラフィ法は公知の技術を組合せて容易に本発明へも適用できる。

一方、フォトリソグラフィ法を利用するカラーフィルタの製造方法に対して、より薄膜で、かつ微細パターンのカラーフィルタ形成に有効な方法としてドライエッチング法が用いられている。ドライエッチング法は、従来のフォトリソグラフィ法を用いたカラーフィルタ製造方法と比べて、光開始剤、モノマなどの感光性組成物やアルカリ可溶性樹脂を含まない着色硬化性組成物を使用するので、着色硬化性組成物全固形分量に占める着色剤の含有量を増加させる事が可能である。これにより、フォトリソグラフィ法に比べ、分光特性を同じ程度としながら膜厚を半減させたカラーフィルタ形成も可能であるので、混色が顕著になる画素寸法が２μｍ未満、特に１μｍ程度の固体撮像装置における、カラーフィルタ製造方法にドライエッチング法を適用することが好ましい。

ここで、ドライエッチング法によるカラーフィルタ製造工程を説明する。ドライエッチング法を適用する場合、第１〜３色カラーフィルタ形成工程は、更に、フォトレジストのパターニング工程、エッチング工程、フォトレジスト除去工程、着色層形成工程、平坦化工程からなる。なお、平坦化工程は、第１色カラーフィルタ形成工程及び／又は第２色カラーフィルタ形成工程で省略し、第３色カラーフィルタ形成工程で一括して行ない製造工程数を削減することができる。もっとも、最後に一括して平坦化する場合は各エッチング工程や平坦化工程の製造ばらつきが大きくなるので、利用する製造技術、製造方法の組合せにより、平坦化工程の省略を適切に考える必要がある。以下で説明する手順は、第１色カラーフィルタ形成工程の平坦化工程を省略した例である。

図１７は、以下で説明するカラーフィルタの構成例を示す平面図である。図１７のカラーフィルタは、実際よりも画素部の数を少なくすることで構成を簡略化したものである。図１８は、図１７のカラーフィルタの断面図を示し、図１８（ａ）は、図１７のＩ−Ｉ’線断面を示し、図１８（ｂ）は、図１７のII−II’線断面を示している。なお、図１９から図４１についても、各図（ａ）が、図１７のＩ−Ｉ’線断面を示しているものとし、各図（ｂ）がII−II’線断面を示しているものとする。図１７に示すように、隔壁１１２は、それぞれの画素部の周囲に形成され、複数の画素部が配列されている平面を垂直にみた状態で格子状に配置されている。

図１８に示すように、固体撮像装置は、複数の画素部のうち隣り合うカラーフィルタの間に隔壁が設けられた構成である。この隔壁の材料が、カラーフィルタの材料より低屈折率で、かつ透明である。こうすることで、隣り合う画素部間で混色が生じることを防止することができる。

［周辺遮光層形成工程］
図１９から図２３は、周辺遮光層形成工程の一例を示している。
図１９は、封止層１１０の上に周辺遮光層１１３を形成した状態を示している。図２０は、周辺遮光層１１３の上にフォトレジストを成膜した状態を示している。図２１は、周辺遮光層１１３上のフォトレジストをパターン形成した状態を示している。図２２は、周辺遮光層１１３をドライエッチングした状態を示している。図２３は、ドライエッチング後に周辺遮光層１１３上のフォトレジストを剥離した状態を示している。

周辺遮光層形成工程では、図１９に示すように、封止層１１０の上全体へ周辺遮光層１１３を形成する黒着色剤を含む組成物を塗布する。次にホットプレートを用いて、雰囲気温度が１８０℃〜２５０℃、５〜１０分間加熱処理し、塗布膜を硬化させて周辺遮光層（黒着色層）１１３を形成する。この加熱処理は組成物塗布後の乾燥と同時であってもよく、また塗布乾燥後に別途熱硬化の工程を設けてもよい。周辺遮光層１１３は、チタンブラックやカーボンブラックなどを分散させた黒着色剤組成物からなることが好ましい。周辺遮光層１１３は、後述の第１〜３色カラーフィルタ形成工程の平坦化工程において研磨ストッパとして利用することができる。研磨ストッパを兼ねる場合は、耐研磨性を向上させる目的で、酸化アルミニウム、酸化珪素、酸化ジルコニウムなどの無機微粒子を、周辺遮光層を形成する組成物に添加することもできる。周辺遮光層１１３を第１〜３色カラーフィルタのいずれかで形成する場合はこの工程は省略される。

なお、有効画素領域外は、有機層１０７の端部が段差となるために周辺遮光層１１３を形成すると、周辺遮光層１１３の表面もその端部上方に段差が生じることがある。特に周辺遮光層１１３が研磨ストッパの役割も担う場合は、周辺遮光層１１３を厚めに形成した後に、後述する平坦化工程をあらかじめ実施し、その段差を研磨し周辺遮光層１１３の表面を平坦化することが好ましい。

周辺遮光層形成工程の次は、以下のように、第１〜３色カラーフィルタ形成工程を順次おこなってカラーフィルタを形成する。ここでは、第１色カラーフィルタとして赤色のカラーフィルタ（図中「Ｒ」で示す。）、第２色カラーフィルタとして青色のカラーフィルタ（図中「Ｂ」で示す。）、第３色カラーフィルタとして緑色のカラーフィルタ（図中「Ｇ」で示す。）、を例として用いて説明する。

［フォトレジストのパターニング］
第１色カラーフィルタ形成工程では、先ず、図２０に示すように、周辺遮光層１１３上にポジ型のフォトレジスト（例えば、富士フイルムエレクトロニクスマテリアルズ製ＦＨｉ６２２ＢＣ）を塗布する。ホットプレートで、８０〜１００℃の範囲で、６０秒プリベークを実施して、フォトレジストを形成する。

続いて、図２１に示すように、フォトレジストの上方からフォトマスクを用いて、第１〜３色カラーフィルタが配列される有効画素領域に合わせた領域を露光する。例えば、水銀灯ｉ線（波長３６５ｎｍ）を使用する露光ステッパを用いる。次に、ホットプレートで、１００〜１２０℃の範囲で、９０秒露光後加熱（ＰＥＢ）処理を行なう。その後、現像液でパドル現像処理を行ない、更にホットプレートでポストベーク処理を実施し、有効画素領域のフォトレジストを除去する。このとき、周辺遮光層１１３の上方の領域にフォトレジストを残す。

［エッチング工程］
次に、フォトレジストをマスクとして周辺遮光層１１３にドライエッチングを行なう工程について説明する。ドライエッチング装置としては、例えば、反応性イオンエッチング（ＲＩＥ）装置を用いる。ＲＩＥ装置は、平行平板型や容量結合型、電子サイクロトロン共鳴型などの公知な構造で、高周波放電を用いてドライエッチングを行なうことができる。このＲＩＥ装置を用いて、フォトレジストをマスクとして周辺遮光層１１３にドライエッチング工程を行なう。これにより、図２２に示すように、第１〜３色カラーフィルタが配列される有効画素領域の遮光層を除去する。

本発明では、周辺遮光層１１３のエッチング工程では、開口部形成ドライエッチング処理、残渣除去ドライエッチング処理を順次おこなう。エッチング工程ではまず、開口部形成ドライエッチング処理を行なう。

［開口部形成ドライエッチング処理］
開口部形成ドライエッチング処理を行なう場合、周辺遮光層１１３を矩形に加工する観点から、弗素系ガスの少なくとも１種とＯ_２ガスとを少なくとも含む混合ガスを第１のエッチングガスとして用いることが好ましい。そして、開口部形成ドライエッチング処理では、平面電極（陰極）上に半導体基板を設置した処理室の内部へ、第１のエッチングガスを導入する。そしてこのエッチングガスが導入された状態で、平面電極と対向電極との間に高周波電圧が印加されると、陰極効果により周辺遮光層１１３を矩形に加工するエッチングが施される。この開口部形成ドライエッチング処理に用いる弗素系ガスとしては、下記式（１）で表される弗素系化合物のガスが好ましい。

〔式中、ｎは１〜６を表し、ｍは０〜１３を表し、ｌは１〜１４を表す。〕

上記式（１）で表される弗素系ガスとしては、例えば、ＣＦ_４、Ｃ_２Ｆ_６、Ｃ_３Ｆ_８、Ｃ_２Ｆ_４、Ｃ_４Ｆ_８、Ｃ_４Ｆ_６、Ｃ_５Ｆ_８、及びＣＨＦ_３の群からなる少なくとも１種を挙げることができる。本発明における弗素系ガスは、前記群の中から１種のガスを選択して用いることができ、また、２種以上のガスを組合せて用いることができる。中でも、弗素系ガスは、被エッチング部分の矩形性維持の観点から、ＣＦ_４、Ｃ₄Ｆ_６、Ｃ_４Ｆ_８、及びＣＨＦ_３の群から選ばれる少なくとも１種であることが好ましく、ＣＦ_４及び／又はＣ₄Ｆ_６であることがより好ましく、ＣＦ_４とＣ₄Ｆ_６の混合ガスであることが特に好ましい。

開口部形成ドライエッチング処理で用いる混合ガスは、エッチングプラズマの安定性、及び被エッチング形状の垂直性を維持する観点から、前記弗素系ガス及びＯ_２ガスに加え、他のガスとして更に、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガス、塩素、弗素、臭素等のハロゲン原子を含むハロゲン系ガス（例えば、ＣＣｌ_４、ＣＣｌＦ_３、ＡｌＦ_３、ＡｌＣｌ_３等）、Ｎ_２、ＣＯ、及びＣＯ_２の群から選ばれる少なくとも１種を含むことが好ましく、Ａｒ、Ｈｅ、Ｋｒ、Ｎ_２、及びＸｅの群から選ばれる少なくとも１種を含むことがより好ましく、Ｈｅ、Ａｒ及びＸｅの群から選ばれる少なくとも１種を含むことが更に好ましい。但し、エッチングプラズマの安定性、及び被エッチング形状の垂直性を維持することが可能である場合は、開口部形成ドライエッチング処理で用いる混合ガスは、弗素系ガス及びＯ_２ガスのみからなるものであってもよい。

［残渣除去ドライエッチング処理］
残渣除去ドライエッチング処理では、Ｏ_２ガスを含む第２のエッチングガスを用いてドライエッチング処理を行なうことで、周辺遮光層１１３の矩形性を維持したまま、フォトレジストの表面変質層と遮光層が除去された領域の残渣を除去することができる。

残渣除去ドライエッチング処理で用いる第２のエッチングガスは、Ｏ_２ガスを含んでなるが、エッチングプラズマの安定性の点から、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、及びＮ_２ガスの群から選ばれる少なくとも１種のガスからなる第３のエッチングガスを更に含み、この第３のエッチングガスとＯ_２ガスとの混合比率（Ａｒなどのガス／Ｏ_２ガス）が、流量比で４０／１以下であることが好ましく、２０／１以下であることがより好ましく、１０／１以下であることが更に好ましい。また、残渣の除去性能を向上させるために、更に５％以下の弗素系化合物のガスを含んでもよい。

第３のエッチングガスは、Ｈｅ、Ａｒ及びＸｅの群から選ばれる少なくとも１種のガスであることがより好ましい。但し、エッチングプラズマの安定性を維持することが可能である場合は、第２のエッチングガスはＯ_２のみで構成し、第４のガスを含有しなくてもよい。

また、残渣除去ドライエッチング処理は、あらかじめ算出されたエッチング処理時間に基づいてドライエッチング処理を終了することが好ましい。例えば、残渣除去ドライエッチング処理時間としては、フォトレジストの矩形性維持の点から、３〜１０秒であることが好ましく、４〜８秒であることがより好ましい。

［フォトレジスト除去工程］
エッチング工程の次はフォトレジスト除去工程を行なう。まず、溶剤若しくはフォトレジスト剥離液を使用して、フォトレジスト剥離処理を実施し、周辺遮光層１１３上に残存するフォトレジストの除去を行なう。若しくは、上述した残渣除去エッチング処理の時間を延長してフォトレジストを除去する。

なお、フォトレジスト除去工程の後には、更に、脱溶剤、脱水のためベーク処理を行なう工程を設けることができる。以上のように、カラーフィルタを形成しようとする領域（有効画素領域）の遮光層をエッチングで除去し、フォトレジストを剥離する。

本発明におけるフォトレジスト除去工程は、１）フォトレジスト上に、剥離液又は溶剤を付与して、フォトレジストを除去可能な状態にする工程と、２）上記フォトレジストを、洗浄水を用いて除去する工程と、を含むことが好ましい。フォトレジスト上に、剥離液又は溶剤を付与して、除去可能な状態にする工程としては、例えば、剥離液又は溶剤を、少なくともフォトレジスト上に付与し、所定の時間停滞させるパドル現像工程を挙げることができる。剥離液又は溶剤を停滞させる時間としては、特に制限はないが、数十秒から数分であることが好ましい。

洗浄水を用いてフォトレジストを除去する工程としては、例えば、スプレ式又はシャワ式の噴射ノズルから、フォトレジストに洗浄水を噴射して、フォトレジストを除去する工程を挙げることができる。洗浄水としては、純水を好ましく用いることができる。また、噴射ノズルとしては、その噴射範囲内に支持体全体が包含される噴射ノズルや、可動式の噴射ノズルであってその可動範囲が支持体全体を包含する噴射ノズルを挙げることができる。噴射ノズルが可動式の場合、フォトレジストを除去する工程中に支持体中心部から支持体端部までを２回以上移動して洗浄水を噴射することで、より効果的にフォトレジストを除去することができる。

剥離液は、一般的には有機溶剤を含有するが、無機溶媒を更に含有してもよい。有機溶剤としては、例えば、１）炭化水素系化合物、２）ハロゲン化炭化水素系化合物、３）アルコール系化合物、４）エーテル又はアセタール系化合物、５）ケトン又はアルデヒド系化合物、６）エステル系化合物、７）多価アルコール系化合物、８）カルボン酸又はその酸無水物系化合物、９）フェノール系化合物、１０）含窒素化合物、１１）含硫黄化合物、１２）含弗素化合物が挙げられる。剥離液としては、含窒素化合物を含有することが好ましく、非環状含窒素化合物と環状含窒素化合物とを含むことがより好ましい。

剥離液は、非環状含窒素化合物として、モノエタノールアミン、ジエタノールアミン及びトリエタノールアミンから選ばれる少なくとも１種と、環状含窒素化合物として、Ｎ−メチル−２−ピロリドン及びＮ−エチルモルホリンから選ばれる少なくとも１種とを含むことがより好ましく、モノエタノールアミンとＮ−メチル−２−ピロリドンとを含むことが更に好ましい。前記非環状含窒素化合物の含有量が、剥離液１００質量部に対して、９質量部以上１１質量部以下であって、環状含窒素化合物の含有量が６５質量部以上７０質量部以下であることが望ましい。また本発明における剥離液は、非環状含窒素化合物と環状含窒素化合物の混合物を純水で希釈したものであることが好ましい。

フォトレジスト除去工程は、着色層上に形成されたフォトレジストが除去されていればよく、着色層の側壁にエッチング生成物が付着している場合であっても、該生成物が完全に除去されていなくてもよい。本発明におけるフォトレジスト除去工程は、更にポストベークによる脱水処理を追加することが更に好ましい。

［第１色カラーフィルタ形成工程］
フォトレジスト除去工程の後、続いて第１色カラーフィルタ工程を行なう。図２４は、第１色カラーフィルタを成膜した状態を示している。図２５は、第１色カラーフィルタ上にフォトレジストを成膜した状態を示している。図２６は、フォトレジストを露光、現像した状態を示している。図２７は、第１色カラーフィルタをドライエッチングした状態を示している。図２８は、第１色カラーフィルタ上のフォトレジストを剥離した状態を示している。

まず、図２４に示すように、周辺遮光層１１３上全体を覆うと共に、開口部に埋込むようにして、第１色カラーフィルタを構成する組成物を塗布する。その後、ホットプレートを用いてポストベーク処理することで第１色カラーフィルタが形成される。

なお、この第１色カラーフィルタ形成工程では、この後の工程で研磨などの平坦化をすることを考慮し、研磨ストッパとなる周辺遮光層１１３の上面よりも第１色カラーフィルタの上面が上方に位置するように形成しておく。第１〜３色カラーフィルタ形成工程の平坦化工程において、第１色カラーフィルタを研磨ストッパとして利用する場合は、耐研磨性を向上させる目的で、酸化アルミニウム、酸化珪素、酸化ジルコニウムなどの無機微粒子を、第１色カラーフィルタを形成する着色層組成物に添加することもできる。

次に、図２５に示すように、第１色カラーフィルタ上全体にポジ型フォトレジストを塗布し、プリベークを実施してフォトレジストを形成する。

そして、ｉ線露光ステッパを用いて、図２６に示すように、第２色カラーフィルタを形成しようとする領域を、パターニングしてフォトレジストを除去する。なお、フォトレジストのパターンを形成する処理などは先述のパターニング工程と同様である。

更に、図２７に示すように、フォトレジストをマスクとし、第２色カラーフィルタを形成しようとする領域の第１色カラーフィルタを除去するエッチング工程を行なう。このエッチング工程では、第１色カラーフィルタに矩形の画素パターンを加工する観点から、先述の通り、弗素系ガスとＯ_２ガスとを含む第１のエッチングガスを用いた開口部形成ドライエッチング処理と、Ｎ_２ガスとＯ_２ガスとを含む第２のエッチングガスを用いた残渣除去ドライエッチング処理を順次おこなって、第２色カラーフィルタを形成しようとする領域を除去することが好ましい。

エッチング工程の次は、図２８に示すように、フォトレジストの除去工程を行なう。フォトレジスト除去の処理方法、条件、溶剤又は剥離剤などは、先述のフォトレジスト除去工程と同様である。

［第２色カラーフィルタ形成工程］
図２９は、第２色カラーフィルタを成膜した状態を示している。図３０は、第１色及び第２色カラーフィルタを平坦化した状態を示している。
第２色カラーフィルタ形成工程では、図２９に示すように、研磨ストッパとなる周辺遮光層１１３及び第１色カラーフィルタの上面全体を覆うと共に、開口部に埋込むように、第２色カラーフィルタを形成する。第１色カラーフィルタの形成方法と同様に、カラーフィルタ組成物を塗布する。カラーフィルタ組成物の塗布後、ホットプレートを用いてポストベーク処理し、第２色カラーフィルタが形成される。第２色カラーフィルタを研磨ストッパとして利用する場合は、耐研磨性を向上させる目的で、酸化アルミニウム、酸化珪素、酸化ジルコニウムなどの無機微粒子を、第２色カラーフィルタを形成する着色層組成物に添加することもできる。

［平坦化工程］
図３０に示すように、平坦化工程では、ＣＭＰ装置を用いて、研磨ストッパとなる周辺遮光層１１３が露出するまで第１色カラーフィルタ及び第２色カラーフィルタを研磨して平坦化する。これにより、第１色カラーフィルタ及び第２色カラーフィルタよりも耐研磨性の高い研磨ストッパとなる周辺遮光層１１３が露出すると、第１色カラーフィルタ及び第２色カラーフィルタを研磨する速度が遅くなる。このため、研磨処理の終点、すなわち研磨ストッパとなる周辺遮光層１１３の表面に第１色カラーフィルタ及び第２色カラーフィルタの表面を合わせやすくなる。

［研磨の条件］
研磨剤には、酸化珪素微粒子を分散したスラリを使用し、研磨装置には、スラリ流量：１００〜２５０ｃｍ^３・ｍｉｎ^−１、ウエハ圧：０．２〜５．０ｐｓｉ、リテーナリング圧：１．０〜２．５ｐｓｉ、研磨布からなる装置を使用することができる。ウエハ、研磨布の回転数は３０ｒｐｍ〜１００ｒｐｍ程度の回転数により、マイクロスクラッチの少ないカラーフィルタを形成することができる。研磨終了後、純水でクリーニングする。その後、ポストベーク処理を実施して含有水分を除去する。

[隔壁形成工程]
図３１は、第１色及び第２色カラーフィルタ上にフォトレジストを成膜した状態を示している。図３２は、フォトレジストを現像、露光した状態を示している。図３３は、フォトレジストをマスクとしてドライエッチングした状態を示している。図３４は、フォトレジストを剥離した状態を示している。図３５は、隔壁材料を成膜した状態を示している。図３６は、第１色及び第２色カラーフィルタと隔壁を平坦化した状態を示している。隔壁形成工程では、まず、図３１に示すように、第１色カラーフィルタ、第２色カラーフィルタ、周辺遮光層１１３上の全体にポジ型フォトレジストを塗布し、プリベークを実施してフォトレジストを形成する。

次に、ｉ線露光ステッパを用いて、図３２に示すように、開口を形成しようとする領域のフォトレジストをパターニングして除去する。なお、フォトレジストのパターンを形成する処理としては先述のパターニング工程と同様である。

そして、図３３に示すように、フォトレジストをマスクとし、開口を形成しようとする領域を除去するエッチング工程を行なう。このエッチング工程では、先述のエッチング工程と同様に、開口部形成ドライエッチング処理及び残渣除去ドライエッチング処理を行なって第１及び第２色カラーフィルタに開口部を形成する。

エッチング工程の次は、フォトレジストの除去工程を行なう。図３４は、フォトレジストが除去された状態を示す。なお、フォトレジスト除去の処理方法、条件、溶剤又は剥離剤などは、先述のフォトレジスト除去工程と同様である。フォトレジスト除去工程の次は、隔壁形成工程を行なう。

隔壁形成工程では、研磨ストッパとなる周辺遮光層１１３、第１及び第２色カラーフィルタ上全体を覆うと共に、開口部に埋込むようにして、隔壁を形成する。図３５に示すように、第１色カラーフィルタの形成方法と同様に隔壁組成物を塗布する。隔壁組成物の塗布後、ホットプレートを用いてポストベーク処理し、隔壁１１２が形成される。

隔壁材料としては、第１〜３色カラーフィルタより屈折率が低い透明材料が好ましく、屈折率１．５未満が好ましく、屈折率１．４未満がより好ましい。酸化珪素などの多孔質膜やシロキサンポリマ、非晶質弗素樹脂などが挙げられる。ＪＳＲ製オプスター低屈折率材料ＪＮシリーズ、東レ製ＮＲシリーズ、旭硝子製サイトップシリーズ、ＤｕＰｏｎｔ製Ｔｅｆｌｏｎ ＡＦグレードなどが上市されている。隔壁１１２を研磨ストッパとして利用する場合は、耐研磨性を向上させる目的で、酸化アルミニウム、酸化珪素、酸化ジルコニウムなどの無機微粒子を、隔壁組成物に添加することもできる。

第３色カラーフィルタ形成工程を行なう前に、図３６に示すように、研磨ストッパとなる周辺遮光層１１３が露出するまで、第１色カラーフィルタ、第２色カラーフィルタ、隔壁１１２を研磨する。隔壁形成工程の次は、第３色カラーフィルタ形成工程を行なう。なお、この平坦化工程を省略し、第３色カラーフィルタ形成工程で一括して研磨することも可能である。

［第３色カラーフィルタ形成工程］
図３７は、第１色、第２色カラーフィルタ及び隔壁上にフォトレジストを成膜した状態を示している。図３８は、フォトレジストを露光、現像した状態を示している。図３９は、隔壁の一部をエッチングして第３色カラーフィルタの領域を形成した状態を示している。図４０は、フォトレジストを剥離した状態を示している。図４１は、第３色カラーフィルタを成膜した状態を示している。第３色カラーフィルタ形成工程では、まず、図３７に示すように、隔壁材料層上全体にポジ型フォトレジストを塗布し、プリベークを実施してフォトレジストを形成する。

次に、図３８に示すように、ｉ線露光ステッパを用いて、第３色カラーフィルタを形成しようとする領域を、パターニングしてフォトレジストを除去する。なお、フォトレジストのパターンを形成する処理としては先述のパターニング工程と同様である。

そして、図３９に示すように、フォトレジストをマスクとし、第３色カラーフィルタを形成しようとする領域を除去するエッチング工程を行なう。このエッチング工程では、先述のエッチング工程と同様の開口部形成ドライエッチング処理及び残渣除去ドライエッチング処理を行なって隔壁１１２に開口部を形成する。本工程前のフォトレジストパターンを形成する工程と本工程において、フォトレジストの処理条件及び／又はドライエッチングの処理条件を調整して、所望の幅の隔壁１１２を形成できるように開口部寸法を決定する。例えば画素寸法が１．０μｍの場合、画素の開口率を大きくするために隔壁１１２の幅は０．１μｍ以下が好ましく、開口部寸法は０．９μｍ以上１．０μｍ未満とする。

図４０に示すように、エッチング工程の次に、フォトレジストの除去工程を行なう。フォトレジスト除去の処理方法、条件、溶剤又は剥離剤などは、先述のフォトレジスト除去工程と同様である。

フォトレジストを除去した後、図４１に示すように、第1色カラーフィルタ、第２色カラーフィルタ、及び、隔壁１１２とその開口部を全て覆うように第３色カラーフィルタを形成する。第３色カラーフィルタの形成方法は、第１色カラーフィルタ及び第２色カラーフィルタの形成方法と同様にカラーフィルタ組成物を塗布する。カラーフィルタ組成物の塗布後、ホットプレートを用いてポストベーク処理し、第３色カラーフィルタが形成される。

第３色カラーフィルタの形成工程後に、平坦化工程を行なう。

平坦化工程では、ＣＭＰ装置を用いて、研磨処理を実施し、研磨ストッパとなる周辺遮光層１１３、第１色カラーフィルタ、第２色カラーフィルタ、隔壁１１２の上面が露出するまで第３色カラーフィルタの表面を平坦化する。なお、平坦化工程では、先述の平坦化工程同様の処理で第３色カラーフィルタを研磨処理する。これにより、第３色カラーフィルタよりも耐研磨性の高い研磨ストッパとなる周辺遮光層１１３が露出するまで研磨すると、予め形成した研磨ストッパとなる周辺遮光層１１３の上面、すなわち研磨処理の終点に、第３色カラーフィルタの上面の位置を合わせやすくなる。こうして、図１８に示すように、第１〜第３色カラーフィルタが有効画素領域内に配列され、それらカラーフィルタは低屈折率材料からなる隔壁１１２で各々区画され、上面が研磨ストッパとなる周辺遮光層１１３の上面と同一面となるカラーフィルタが形成される。

上記例のように、図１７のベイヤ配列に従う赤色カラーフィルタ（Ｒ）、緑色カラーフィルタ（Ｇ）、青色カラーフィルタ（Ｂ）、及びそれら画素間に配置された隔壁１１２を形成する場合、赤色カラーフィルタと青色カラーフィルタを形成してから隔壁材料を成膜し、最後に緑色カラーフィルタを形成する順序が製造コストの点から好ましい。その理由は、隔壁材料を成膜する前のエッチング工程（図３３）で形成する開口部Ｉと、緑色カラーフィルタ材料を成膜する前のエッチング工程（図３９）で形成する開口部IIが、表面から平面視した重心が同一で、開口寸法が隔壁１１２の幅だけ異なるからである。例えば、画素寸法が１．０μｍで幅０．１μｍの隔壁を形成する場合、開口部Ｉと開口部IIの重心を同一にして、開口部Ｉの寸法を１．１μｍ、開口部IIの寸法を０．９μｍとすれば、隔壁１１２の幅が０．１μｍとなる。もし、全てのカラーフィルタを形成した後に隔壁を形成する場合は０．１μｍ幅の開口部を形成するために、高解像度のパターニング技術が必要となり製造コストが増大する。一方で上記例では、最小の開口寸法が０．９μｍなので汎用的なフォトリソグラフィ技術を適用でき製造コストが抑えられる。更に、開口部Ｉと開口部IIの形状と重心が同じなので、それぞれの開口部を形成する前のフォトレジストパターンの形成工程において、露光用フォトマスクを共通として、露光条件、現像条件、エッチング条件を調整することで開口寸法だけを変化させることが可能である。つまり高価なフォトマスクを削減でき好ましい。

なお、上記の平坦化工程では、研磨（ＣＭＰ）処理でカラーフィルタの平坦化を行なっているが、本発明はこれに限るものではなく、先述したドライエッチング処理と同様の方法で、カラーフィルタを全面エッチング（エッチバック処理）して平坦化してもよい。

［着色組成物］
カラーフィルタを形成する着色組成物について以下に説明する。着色組成物は、ドライエッチングでパターン形成することで光硬化性成分を除くことができる。光硬化性成分を少なくあるいは好ましくは除いた着色組成物では、着色剤の濃度を高めることができる。したがって、困難とされていた従来以上に薄膜化されたカラーフィルタ層を、透過分光を維持しながら形成することが可能になる。よって、光硬化性成分を含まない非感光性の硬化性組成物が好ましく、より好ましくは熱硬化性組成物である。

以下、熱硬化性組成物について説明する。熱硬化性組成物は、着色剤と、熱硬化性化合物とを含んでなり、全固形分中における着色剤濃度は５０質量％以上１００質量％未満であることが好ましい。着色剤濃度を高めることにより、より薄膜のカラーフィルタを形成することができる。

［着色剤］
着色剤としては、特に限定されず、公知の染料や顔料を１種又は２種以上混合して用いることができる。

顔料としては、従来公知の種々の無機顔料又は有機顔料を挙げることができる。また、無機顔料であれ有機顔料であれ、高透過率であることが好ましいことを考慮すると、平均粒子径がなるべく小さい顔料の使用が好ましく、ハンドリングをも考慮すると、上記顔料の平均粒子径は、０．０１μｍ〜０．１μｍが好ましく、０．０１μｍ〜０．０５μｍがより好ましい。

好ましい顔料としては、以下のものが挙げられる。但し、本発明は、これらに限定されるものではない。
Ｃ．Ｉ．ピグメント・イエロ１１，２４，１０８，１０９，１１０，１３８，１３９，１５０，１５１，１５４，１６７，１８０，１８５；
Ｃ．Ｉ．ピグメント・オレンジ３６，７１；
Ｃ．Ｉ．ピグメント・レッド１２２，１５０，１７１，１７５，１７７，２０９，２２４，２４２，２５４，２５５，２６４；
Ｃ．Ｉ．ピグメント・バイオレット１９，２３，３２；
Ｃ．Ｉ．ピグメント・ブル１５：１，１５：３，１５：６，１６，２２，６０，６６；Ｃ．Ｉ．ピグメント・グリーン７，３６，５８；

着色剤が染料である場合には、組成物中に均一に溶解して非感光性の熱硬化性着色樹脂組成物を得ることができる。

組成物を構成する着色剤として使用できる染料は、特に制限はなく、従来カラーフィルタ用として公知の染料が使用できる。化学構造としては、ピラゾールアゾ系、アニリノアゾ系、トリフェニルメタン系、アントラキノン系、アンスラピリドン系、ベンジリデン系、オキソノール系、ピラゾロトリアゾールアゾ系、ピリドンアゾ系、シアニン系、フェノチアジン系、ピロロピラゾールアゾメチン系、キサテン系、フタロシアニン系、ペンゾピラン系、インジゴ系等の染料が使用できる。

着色熱硬化性組成物の全固形分中の着色剤含有率は、特に限定されるものではないが、好ましくは３０〜６０質量％である。３０質量％以上とすることでカラーフィルタとして適度な色度を得ることができる。また、６０質量％以下とすることで光硬化を充分に進めることができ、膜としての強度低下を抑制することができる。

［熱硬化性化合物］
熱硬化性化合物としては、加熱により膜硬化を行えるものであれば特に限定はなく、例えば、熱硬化性官能基を有する化合物を用いることができる。前記熱硬化性化合物としては、例えば、エポキシ基、メチロール基、アルコキシメチル基及びアシロキシメチル基から選ばれる少なくとも１つの基を有するものが好ましい。

更に好ましい熱硬化性化合物としては、（ａ）エポキシ化合物、（ｂ）メチロール基、アルコキシメチル基及びアシロキシメチル基から選ばれる少なくとも１つの置換基で置換された、メラミン化合物、グアナミン化合物、グリコールウリル化合物又はウレア化合物、（ｃ）メチロール基、アルコキシメチル基及びアシロキシメチル基から選ばれる少なくとも１つの置換基で置換された、フェノール化合物、ナフトール化合物又はヒドロキシアントラセン化合物、が挙げられる。中でも、前記熱硬化性化合物としては、多官能エポキシ化合物が特に好ましい。

着色熱硬化性組成物中における上記熱硬化性化合物の総含有量としては、素材により異なるが、該硬化性組成物の全固形分（質量）に対して、０．１〜５０質量％が好ましく、０．２〜４０質量％がより好ましく、１〜３５質量％が特に好ましい。

［各種添加物］
着色熱硬化性組成物には、本発明の効果を損なわない範囲で、必要に応じて、各種添加物、例えば、バインダ、硬化剤、硬化触媒、溶剤、充填剤、前記以外の高分子化合物、界面活性剤、密着促進剤、酸化防止剤、紫外線吸収剤、凝集防止剤、分散剤、等を配合することができる。

［フォトレジスト］
前述のとおり、ドライエッチング法により第１〜第３色カラーフィルタを形成する場合には、フォトレジストを用いてレジストパターンを形成する。また、除去工程においても、フォトレジストを用いてレジストパターンを形成することが好ましい。

ポジ型の感光性樹脂組成物としては、紫外線（水銀灯ｇ線、ｈ線、ｉ線）、エキシマレーザ等を含む遠紫外線、電子線、イオンビーム及びＸ線等の放射線に感応するポジ型フォトレジスト用に好適なポジレジスト組成物が使用できる。上記放射線のうち、感光性樹脂層を露光するものとしては、ｇ線、ｈ線、ｉ線が好ましく、中でもｉ線が好ましい。

具体的には、上記ポジ型の感光性樹脂組成物は、キノンジアジド化合物及びアルカリ可溶性樹脂を含有する組成物が好ましい。キノンジアジド化合物及びアルカリ可溶性樹脂を含有するポジ型の感光性樹脂組成物は、５００ｎｍ以下の波長の光照射によりキノンジアジド基が分解してカルボキシル基を生じ、結果としてアルカリ不溶状態からアルカリ可溶性になることを利用してポジ型フォトレジストとして用いられている。このポジ型フォトレジストは解像力が著しく優れているので、半導体製造工程で広く用いられている。前記キノンジアジド化合物としては、ナフトキノンジアジド化合物が挙げられる。

現像液は、周辺遮光層には影響を与えず、ポジレジストの露光部及びネガレジストの未硬化部を溶解するものであればいかなるものも用いることができる。具体的には、種々の有機溶剤の組合せやアルカリ性の水溶液を用いることができる。

上記カラーフィルタの形成工程の説明では、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）による原色系のカラーフィルタを作成する場合を例に説明したが、これに限らず、シアン、マゼンタ、イエロー、（グリーン）を用いた補色系のカラーフィルタを作製する場合にも有用である。

[オーバーコート]
オーバーコート層は、カラーフィルタを後工程から保護するために、カラーフィルタ上へ成膜する層であり、保護層ともいう。アクリル系樹脂、ポリシロキサン系樹脂、ポリスチレン系樹脂、弗素樹脂などのような高分子材料や、酸化珪素、窒化珪素のような無機材料を適宜使用できる。ポリスチレン系などの感光性樹脂を使用すると、フォトリソグラフィ法によってオーバーコート層をパターニングできるので、ボンディング用パッド上の周辺遮光層１１３、封止層１１０、絶縁層１０２などを開口する際のフォトレジストとして使用することや、オーバーコート層自体をマイクロレンズとして加工することが容易になり好ましい。一方で、オーバーコート層を反射防止層として使用することも可能であり、カラーフィルタの隔壁として使用した各種低屈折率材料を成膜することも好ましい。また、後工程に対する保護層としての機能や反射防止層としての機能を追求するために、オーバーコート層を上記材料を組合せた２層以上の構成にすることも可能である。

[マイクロレンズ]
オーバーコート層自体や、オーバーコート層上にマイクロレンズを形成し、集光効率の向上や混色の抑制を更に追求することが可能である。上記例では、マイクロレンズを省略した構成としたが、カラーフィルタを低屈折率の隔壁で区画したため、集光効率の向上や混色の抑制が充分に達成できる。マイクロレンズの形成は、その製造コストや光学設計の難易度を勘案して、適宜選択することが可能である。

＜読出し回路＞
（読出し回路の第一の例）
図４２は、図１に示す固体撮像装置における読出し回路の第一の例を示す図である。図４２に示した読出し回路は、フローティングディフュージョンＦＤと、リセットトランジスタ２０４と、出力トランジスタ２０５と、選択トランジスタ２０６とを備える。リセットトランジスタ２０４、出力トランジスタ２０５、及び選択トランジスタ２０６は、それぞれｎチャネルＭＯＳトランジスタ（ｎＭＯＳトランジスタ）で構成されている。

フローティングディフュージョンＦＤは、画素電極１０４と電気的に接続されており、その電位が画素電極１０４の電位に応じて変化する。図４２の例では、光電変換層１０７内において、露光期間中、対向電極１０８から画素電極１０４に向かって信号電流Ｉｓｉｇが流れるように（換言すると、正孔が画素電極１０４で捕集されるように）、対向電極１０８に印加する電圧ＶＰＸを設定している。このため、露光期間中は、Ｉｓｉｇが画素電極１０４に流れることで、画素電極１０４の電位が上昇し、これに伴ってＦＤの電位も上昇することになる。

リセットトランジスタ２０４は、フローティングディフュージョンＦＤの電位を所定電位にリセットするためのものである。リセットトランジスタ２０４は、そのドレイン端子がＦＤに電気的に接続され、そのソース端子には電圧ＶＳが供給されている。リセットトランジスタ２０４のゲート端子に印加されるリセットパルスＲＳがハイレベルになると、リセットトランジスタ２０４がオンし、リセットトランジスタ２０４のソースからドレインに電子が注入される。この電子により、ＦＤの電位が降下して、ＦＤの電位が所定電位にリセットされる。電圧ＶＳは電圧ＶＰＸよりも小さく設定されており、これにより、露光期間中、対向電極１０８から画素電極１０４に向かって信号電流Ｉｓｉｇが流れる。例えば、ＶＰＸを撮像素子の電源電圧Ｖｄｄとし、ＶＳを接地電圧ＧＮＤとする。Ｖｄｄは、ＣＭＯＳイメージセンサの駆動電源から供給される電圧である。

上記構成では、蓄積信号電荷量が少ない場合にはフローティングディフュージョンＦＤの電位が低く、信号電荷量が多い場合にはＦＤの電位が高くなる。ＦＤで発生する暗電流起因ノイズはＦＤの電位が低いほど小さくなるため、この構成によれば、ＳＮ比改善のために低ノイズ化が強く要求される蓄積信号電荷量が少ない場合において、効果的にＦＤ起因の暗電流ノイズを低減でき、ＳＮ比を改善することができる。

出力トランジスタ２０５は、フローティングディフュージョンＦＤの電位を電圧信号に変換して出力するものである。出力トランジスタ２０５は、そのゲート端子がＦＤに電気的に接続され、そのドレイン端子には電源電圧Ｖｄｄが供給されている。また、そのソース端子が選択トランジスタ２０６のドレイン端子に接続されている。

選択トランジスタ２０６は、出力トランジスタ２０５の出力信号を信号線に選択的に出力するためのものである。選択トランジスタ２０６は、そのソース端子が信号線に接続されている。選択トランジスタ２０６のゲート端子に印加される選択パルスＲＷがハイレベルになると、選択トランジスタ２０６はオンし、出力トランジスタ２０５で変換された電圧信号が信号線に出力される。

読出し回路は、このような回路構成により、画素電極１０４で捕集された電荷に応じた信号を信号線に読出すことができる。

（読出し回路の第二の例）
図４３は、図１に示す固体撮像装置における読出し回路の第二の例を示す図である。図４３に示した読出し回路は、図４２に示した読出し回路において、リセットトランジスタ２０４、出力トランジスタ２０５、及び選択トランジスタ２０６を、リセットトランジスタ２０４’、出力トランジスタ２０５’、及び選択トランジスタ２０６’に変更した構成となっている。リセットトランジスタ２０４’、出力トランジスタ２０５’、及び選択トランジスタ２０６’は、リセットトランジスタ２０４、出力トランジスタ２０５、及び選択トランジスタ２０６のそれぞれをｎＭＯＳ型からｐＭＯＳ型に変更したものとなっている。更に、図４３に示した読出し回路では、電圧ＶＰＸと電圧ＶＳとの関係をＶＰＸ＜ＶＳに設定し、出力トランジスタ２０５’のドレイン端子に供給する電圧を接地電圧ＧＮＤとしている。

この読出し回路では、リセットトランジスタ２０４’のゲート端子に印加されるリセットパルスＲＳがローレベルになると、リセットトランジスタ２０４’がオンし、リセットトランジスタ２０４’のソースからドレインに正孔が注入される。この正孔により、フローティングディフュージョンＦＤの電位が上昇して、ＦＤの電位が所定電位にリセットされる。電圧ＶＳは電圧ＶＰＸよりも大きく設定されているため、露光期間中、画素電極１０４から対向電極１０８に向かって信号電流Ｉｓｉｇが流れる。Ｉｓｉｇが画素電極１０４から対向電極１０８に向かって流れることで、画素電極１０４の電位が降下し、これに伴ってＦＤの電位も降下することになる。出力トランジスタ２０５’は、この電位降下後の電位を電圧信号に変換し、選択トランジスタ２０６’を介して信号線に出力する。

このように、読出し回路は、ｐＭＯＳトランジスタを用いても構成することができる。

図４２に示す回路構成の場合、ＭＯＳ回路がｎＭＯＳトランジスタで構成されている。このため、ＶＰＸ＜ＶＳとし、画素電極１０４で電子を捕集し、その電子量に応じた電圧信号を出力トランジスタ２０５から出力させる構成も考えられる。この構成にすると、露光開始と共に画素電極１０４の電位が降下するため、露光終了後に信号の読出しを行なってフローティングディフュージョンＦＤをリセットすると、ＦＤの電位が上昇する方向に変動する。そして、リセットが終了すると、ＦＤの電位はリセット電位から僅かに降下する。そして、この状態から、ＦＤの電位は受光量に応じて下限電位まで降下することができる。つまり、この構成では、リセット終了後のＦＤの電圧降下分を信号として読み出すことができないため、飽和信号電荷数が減少する。

一方、図４２に示す回路では、リセット開始と共にフローティングディフュージョンＦＤの電位は所定電位まで降下し、リセット終了後、ＦＤの電位は該所定電位から更に降下する。そして、この状態からＦＤの電位は受光量に応じて上限電位まで上昇することができる。つまり、リセット終了後のＦＤの電圧降下分を信号として読出すことができるため、飽和信号電荷数を多くすることができる。この結果、低輝度から高輝度の被写体までを撮像することができるようになり、広ダイナミックレンジを実現することができる。広ダイナミックレンジの効果については、図４３に示す回路でも同様に得ることができる。

なお、図４２に示す回路では、フローティングディフュージョンＦＤの電位が受光量に応じて電圧ＶＳから電圧ＶＰＸまで上昇することになる。つまり、ＶＰＸが電源電圧Ｖｄｄよりも大きい場合、ＦＤの電位が上昇しすぎてしまい、ＦＤへ過大な電圧が印加されるために故障するおそれがある。そこで、ＦＤの電位が所定値（保証電位）以上まで上がらないようにするための保護手段を設けておくことが好ましい。以下、保護手段の具体例を図４４及び図４５を参照して説明する。

図４４は、図４２に示す回路に保護手段としてのトランジスタを追加した図である。図４４に示す回路は、図４２に示す回路にｎＭＯＳ型のトランジスタ２０７を追加した構成となっている。トランジスタ２０７は、そのゲート端子とドレイン端子が画素電極１０４及びフローティングディフュージョンＦＤと電気的に接続され、そのソース端子には電圧ＶＬＭＴが供給されている。このトランジスタ２０７により、ＦＤの電位が、ＶＬＭＴにトランジスタ２０７の閾値電圧Ｖｔｈを加えた値（ＶＬＭＴ＋Ｖｔｈ）以上まで上がってしまうのを防止することができる。

図４５は、図４２に示す回路に保護手段としてのダイオードを追加した図である。図４５に示す回路は、図４２に示す回路にダイオード２０８を追加した構成となっている。ダイオード２０８は、そのカソードが画素電極１０４及びフローティングディフュージョンＦＤと電気的に接続され、そのアノードには電圧ＶＬＭＴが供給されている。このダイオード２０８により、ＦＤの電位が、ＶＬＭＴにダイオード２０８のブレークダウン電圧Ｖｂを加えた値（ＶＬＭＴ＋Ｖｂ）以上まで上がってしまうのを防止することができる。

なお、図４３に示す回路では、フローティングディフュージョンＦＤの電位が受光量に応じて電圧ＶＳから電圧ＶＰＸまで降下することになる。つまり、電圧（ＶＰＸ−ＧＮＤ）の絶対値が電源電圧（Ｖｄｄ−ＧＮＤ）の絶対値よりも大きくなると、ＦＤへ過大な電圧が印加されるために故障するおそれがある。そこで、ＦＤの電位が所定値（保証電圧）以下まで下がらないようにするための保護手段を設けておくことが好ましい。保護手段としては、図４４及び図４５と同様にトランジスタ又はダイオードを採用すれば良い。

次に、図４２に示す回路の駆動例を説明する。

図４６は、図４２に示す回路の駆動タイミングチャートであり、電子シャッタ機能をＯＦＦにしたときのタイミングチャートである。図４６において、“Ｖ＿ＦＤ”は、フローティングディフュージョンＦＤの電位変化を示している。また、“ＲＷ＿ｎ”は、二次元状に配列された読出し回路のうち、ｎ行目の読出し回路の選択トランジスタ２０６のゲート端子に供給される選択パルスの変化を示している。また、“ＲＳ＿ｎ”は、ｎ行目の読出し回路のリセットトランジスタ２０４のゲート端子に供給されるリセットパルスの変化を示している。選択パルス及びリセットパルスは、図２に示した垂直ドライバ１２１によって供給される。

画素電極１０４に電荷を蓄積する期間（露光期間）が終了すると、選択パルスがハイレベルになり、フローティングディフュージョンＦＤの電位に応じた信号がデータレベルとして信号線に出力される。その後、選択パルスがハイレベルの期間中にリセットパルスがハイレベルとなり、ＦＤの電位が所定電位にリセットされる。次に、リセットパルスがローレベルになると、ＦＤの電位は僅かに変動する。この電位変動後のＦＤの電位がリセットレベルとして信号線に出力される。そして、信号処理回路１２３により、データレベルからリセットレベルが減算され、減算後の信号がデジタル信号に変換される。変換後の信号は、水平ドライバ１２４の制御によって撮像素子外部へと出力される。リセットレベルの読出し後、選択パルスがローレベルになり、この時点で次のフレーム期間の露光が開始される。露光期間終了後の動作は上述したとおりである。

図４７は、図４２に示す回路の駆動タイミングチャートであり、電子シャッタ機能をＯＮにしたときのタイミングチャートである。図４７に示す各表記は図４６に示したものと同じである。図４７に示すタイミングチャートは、図４６に示すタイミングチャートにおいて、１フレーム期間の途中で選択パルス及びリセットパルスをハイレベルにしてフローティングディフュージョンＦＤの電位をリセットするものとしている。このようにすることで、画素電極１０４への電荷蓄積期間を、１フレーム期間内であれば任意に制御することができる。

図４８は、図４２に示す回路の駆動タイミングチャートであり、電子シャッタ機能をＯＮにしたときのタイミングチャートである。図４８に示す各表記は図４６に示したものと同じである。図４８に示すタイミングチャートは、図４６に示すタイミングチャートにおいて、２フレーム期間の途中で選択パルス及びリセットパルスをハイレベルにしてフローティングディフュージョンＦＤの電位をリセットするものとしている。このようにすることで、画素電極１０４への電荷蓄積期間を１フレームより長くすることができる。

なお、図４６〜図４８の駆動例では、前フレームの露光で得たデータレベルから、次フレームの露光開始前に得たリセットレベルを減算することでＣＤＳ処理を行っている。リセットレベルにはリセットトランジスタ２０４のオフ時に発生するｋＴＣノイズが含まれるため、上述したＣＤＳ処理で正確なノイズ低減処理を行なうことが難しい。このｋＴＣノイズを低減する方法として、リセットトランジスタのソースに供給する電圧を可変とし、リセット期間中にこの電圧を変動させる方法がある。この方法を採用したときの駆動例について図４９を参照して説明する。

図４９は、図４２に示す回路の駆動タイミングチャート（電子シャッタ機能ＯＦＦのとき）であり、ｋＴＣノイズ低減を目的としたタイミングチャートである。図４９に示す各表記は図４６に示したものと同じである。ただし、このタイミングチャートは、図４２に示す回路において、リセットトランジスタ２０４のソース端子に供給する電圧を固定ではなく行毎に可変にしているため、新たに“ＶＳ＿ｎ”を追加している。“ＶＳ＿ｎ”は、ｎ行目の読出し回路のリセットトランジスタ２０４のソース端子に供給される電圧ＶＳの変化を示している。

図４９に示すタイミングチャートにおいて図４６と異なる点は、リセットパルスをローレベルへ戻す直前に電圧ＶＳをそれまでよりも大きくし、リセットパルスをローレベルへ戻した時にＶＳを元の値へ戻す点である。このような駆動を採用することで、通常のリセット動作時に対してｋＴＣノイズを２分の１にすることができ、ノイズ低減が可能である。この駆動は、電子シャッタがＯＮのときでも同様に適用することができる。

なお、ここまでは読出し回路が図４２に示すものを例にして駆動例を説明したが、図４３に示す回路の場合には、リセットパルス及び選択パルスの極性が反転し、フローティングディフュージョンＦＤの電位が反転し、“ＶＳ＿ｎ”の極性が反転するだけであるため説明を省略する。

次に、ｋＴＣノイズを低減する別の方法について図５０〜図５２を参照して説明する。

図５０は、図４２に示す回路においてｋＴＣノイズを低減する手段を追加した回路例を示す図である。図５０に示す回路は、図４２に示す回路にフィードバック回路２０９を追加した構成となっている。

フィードバック回路２０９は、リセットパルスがハイレベルの期間に信号線に出力される信号については、これをリセットトランジスタ２０４のゲート端子に供給し、それ以外の信号については、これを信号処理回路１２３に出力する。フィードバック回路２０９は、信号線とリセットトランジスタ２０４のゲート端子との間に接続された切替スイッチ等で構成される。この構成により、リセットトランジスタ２０４の帯域を狭めながらリセットトランジスタ２０４をオフすることができる。このため、フローティングディフュージョンＦＤの熱揺らぎを抑えた状態でリセットトランジスタ２０４をオフにすることができ、ｋＴＣノイズを低減することができる。

図５１は、図４２に示す回路においてｋＴＣノイズを低減する手段を追加した別の回路例を示す図である。図５１に示す回路は、図４２に示す回路にフィードバック回路２１０を追加した構成となっている。

フィードバック回路２１０は、リセットパルスがハイレベルの期間に信号線に出力される信号については、これをリセットトランジスタ２０４のソース端子に供給し、それ以外のデータレベルの信号については、これを信号処理回路１２３に出力するための回路である。フィードバック回路２１０は、信号線とリセットトランジスタ２０４のソース端子との間に接続された切替スイッチ等で構成される。この構成により、リセットトランジスタ２０４のソース端子とフローティングディフュージョンＦＤの間にフィードバックループが形成されるため、リセットトランジスタ２０４を、そのゲート電圧の帯域を徐々に狭めながらオフすることができる。このように、フィードバックループを動作させて熱雑音を除去しながらリセットトランジスタ２０４をオフにすることができるため、ｋＴＣノイズを低減することができる。

図５２は、図４２に示す回路においてｋＴＣノイズを低減する手段を追加した更に別の回路例を示す図である。図５２に示す回路は、図４２に示す回路にフィードバック回路２１１と、ｎＭＯＳ型のトランジスタ２１２と、コンデンサ２１３とを追加した構成となっている。

トランジスタ２１２は、そのドレイン端子がコンデンサ２１３を介して画素電極１０４及びフローティングディフュージョンＦＤに電気的に接続され、そのソース端子がフィードバック回路２１１に接続されている。トランジスタ２１２は、そのゲート電極に供給されるフィードバックパルスにより制御される。

フィードバック回路２１１は、リセットパルスがハイレベルの期間に信号線に出力される信号については、これをトランジスタ２１２のソース端子に供給し、それ以外の信号については、これを信号処理回路１２３に出力するための回路である。フィードバック回路２１１は、信号線とトランジスタ２１２のソース端子との間に接続された切替スイッチ等で構成される。この構成により、リセットパルスがハイレベルの期間中にトランジスタ２１２をオンにしておくことで、リセットトランジスタ２０４をオフしたときに発生するｋＴＣノイズを除去することができる。一方、リセットトランジスタ２０４のオフ後、トランジスタ２１２をオフする必要があり、このときのオフ動作によって別のｋＴＣノイズが発生してしまう。しかし、図５２の構成によれば、この別のｋＴＣノイズが、コンデンサ２１３の容量とフローティングディフュージョンＦＤの容量とで分割されてＦＤで検出されることになるため、結果として、ｋＴＣノイズを低減することが可能となる。

＜固体撮像装置の他の構成例＞
固体撮像装置の他の構成例を説明する。以下に説明する構成例において、すでに説明した部材などと同等な構成、作用を有する部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化あるいは省略する。

図５３は、固体撮像装置の他の構成例を示す模式的な断面図である。この構成例の固体撮像装置は、絶縁層１０２の表面上に画素電極１０４が設けられている。絶縁層１０２及び画素電極１０４を覆うように電荷ブロッキング層１５ａが設けられている。電荷ブロッキング層１５ａは、画素電極１０４から光電変換層１２に電子が注入されることを抑える機能を有する。この構成例は、読出し回路１１６に含まれるリセットトランジスタのソース電位より対向電極１０８の電位を高くして、該対向電極から画素電極１０４へ向かって電流が通る（つまり、画素電極１０４に正孔が捕集される）構成である。

読出し回路１１６は、図４４に例示した通り、ＦＤと、リセットトランジスタと、出力トランジスタと、選択トランジスタと、ＦＤの電位を制限する保護トランジスタを備え、これらはｎＭＯＳトランジスタから構成される。更に、該読出し回路において、リセットトランジスタと信号線の間にｋＴＣノイズを低減するフィードバック回路を先述の通り設けた。読出し回路１１６、ビアプラグ１０５を含む配線層や、図中の絶縁層１０２及び画素電極１０４は標準ＣＭＯＳイメージセンサプロセスにより製作した。画素電極１０４は、ＣＶＤ法でＴｉＮ（膜厚１５ｎｍ）を形成し、表面粗さがＲａ＝０．４ｎｍだった。又、前記ＴｉＮのドライエッチング工程において、等方性のプラズマエッチング条件とすることで、画素電極１０４の端部に傾斜面を有し、該傾斜面が基板から５０°傾斜するようパターニングした。

電荷ブロッキング層１５ａは、下記式（２）の化合物を膜厚１００ｎｍで蒸着して形成した。又、下記式（３）の化合物とフラーレンＣ_６０を、該Ｃ_６０組成が８０％になるように共蒸着することで、光電変換層１２を膜厚４００ｎｍで形成した。光電変換層に含まれるＣ_６０の電子親和力はＥａ＝４．２ｅＶであって、電荷ブロッキング層１５ａとなる式（２）化合物のイオン化ポテンシャルはＩｐ＝５．２ｅＶであったので、Δ１＝１．０ｅＶとなり、本構成の光電変換素子は効果的に暗電流を抑制できた。更に、電荷ブロッキング層１５ａとなる式（２）化合物の電子親和力はＥａ＝１．９ｅＶであって、画素電極１０４となるＴｉＮの仕事関数は４．５ｅＶであったので、Δ２＝２．６ｅＶとなり、本構成の光電変換素子は画素電極１０４から光電変換層１２に電子が注入されることを抑えられた。これらの蒸着工程は、真空度が１×１０^−４Ｐａ以下であって、基板上方に第１のメタルマスクを配置して電荷ブロッキング層１５ａ、光電変換層１２を第１の領域（図１参照）に形成した。なお、各層の仕事関数とＩｐは大気中光電子分光装置（理研計器製ＡＣ‐２）で測定した。又、各層のＥａは、該当する層の分光吸収から吸収端のエネルギＥｇを求め、該当する層のＩｐ値からＥｇ値を引くことで計算した（Ｅａ＝Ｉｐ−Ｅｇ）。

対向電極１０８は、ＡｒガスとＯ_２ガスを導入した真空度０．１Ｐａの雰囲気で、ＩＴＯターゲットを使用した高周波マグネトロンスパッタにより、ＩＴＯを膜厚１０ｎｍとして形成した。基板上方に第２のメタルマスクを配置し、対向電極を第２の領域に形成した。

緩衝層１０９として一酸化珪素を膜厚１００ｎｍで真空蒸着した。この蒸着工程では、真空度を１×１０^−４Ｐａ以下とし、基板上方に第３のメタルマスクを配置して緩衝層１０９を第３の領域に形成した。

電荷ブロッキング層１５ａ、光電変換層１２、対向電極１０８、緩衝層１０９を成膜する真空蒸着装置と、対向電極１０８を成膜するスパッタ装置が真空度１×１０^−４Ｐａ以下のクラスタ型真空搬送系にそれぞれ直結されている有機ＥＬ製造装置を使用した。

封止層１１０の第１封止層１１０Ａは、原子層堆積装置でトリメチルアルミニウムと水を使用し、Ａｒをキャリアガスとして使用した真空度０．５ｋＰａの雰囲気で、基板温度１５０℃以下で膜厚０．２μｍの酸化アルミニウムを形成した。

第１封止層１１０Ａ上に膜厚０．１μｍの窒化珪素からなる封止補助層として機能する第２封止層１１０Ｂを形成した。封止補助層１１０ａは、ＡｒガスとＮ_２ガスを導入した真空度０．１Ｐａの雰囲気で、窒化珪素ターゲットを使用した高周波マグネトロンスパッタにより形成した。

カラーフィルタＣＦ、隔壁１１２、遮光層１１３、オーバーコート層１１４は、上記の構成例と同様の手順で形成される。
固体撮像装置において、複数の画素部のうち隣り合うカラーフィルタＣＦの間に隔壁１１２が設けられ、この隔壁１１２の材料が、カラーフィルタＣＦの材料より低屈折率で、かつ透明である。このため、混色を防止できる。

図５４は、固体撮像装置の他の構成例を示す模式的な断面図である。この構成例の固体撮像装置は、絶縁層１０２の表面と画素電極１０４の表面が同一平面となる完全平坦化した画素電極の構成になっている。絶縁層１０２及び画素電極１０４を覆うように光電変換層１２が設けられている。光電変換層１２上には、電荷ブロッキング層１５ｂが設けられている。電荷ブロッキング層１５ｂは、対向電極１０８から光電変換層１２に電子が注入されることを抑える機能を有する。この構成は、読出し回路１１６に含まれるリセットトランジスタのソース電位より対向電極１０８の電位を低くして、画素電極１０４から対向電極１０８に向かって電流が通る（つまり、電子が画素電極１０４に捕集される）構成である。

読出し回路１１６は、図４３に例示した通り、ＦＤと、リセットトランジスタと、出力トランジスタと、選択トランジスタを備え、これらはｐＭＯＳトランジスタから構成される。更にＦＤには、その電位を制限する先述のｐＭＯＳトランジスタを接続した。又、該読出し回路１１６において、リセットトランジスタと信号線の間にｋＴＣノイズを低減するフィードバック回路を先述の通り設けた。画素電極１０４は、該ＦＤと繋がるピアブラグ１０５に接してＡｌからなる低抵抗層と、ＴｉＮからなる表面層で構成され、先述の溝分離法で形成した。絶縁層１０２、画素電極１０４、ビアプラグ１０５を含む多層配線、読出し回路１１６は標準ＣＭＯＳイメージセンサプロセスにより製作した。

光電変換層１２は、上記式（３）の化合物とＣ_６０とを、該Ｃ_６０の組成が８０％になるように膜厚４００ｎｍで共蒸着した。電荷ブロッキング層１５ｂは、上記式（３）の化合物を膜厚２０ｎｍで蒸着してから、下記式（４）の化合物を膜厚３００ｎｍで蒸着した。光電変換層に含まれるＣ_６０の電子親和力はＥａ＝４．２ｅＶであって、電荷ブロッキング層１５ｂのうち光電変換層に接する式（３）化合物のイオン化ポテンシャルはＩｐ＝５．４ｅＶであったので、Δ１＝１．２ｅＶとなった。更に、光電変換層とそれに隣接する電荷ブロッキング層が同じ上記式（３）の化合物を含むので中間準位の発生が防止された。以上の効果により本構成の光電変換素子は効果的に暗電流を抑制できた。更に、電荷ブロッキング層１５ｂのうち対向電極１０８に接する式（４）化合物の電子親和力はＥａ＝１．９ｅＶであって、対向電極１０８となるＩＴＯの仕事関数は４．５ｅＶであったので、Δ２＝２．６ｅＶとなり、本構成の光電変換素子は対向電極１０８から光電変換層１２に電子が注入されることを抑えられた。これらの蒸着工程は真空度が１×１０^−４Ｐａ以下であって、基板上方に第１のメタルマスクを配置して光電変換層１２と電荷ブロッキング層１５ｂを第１の領域に形成した。

本構成の例において、対向電極１０８、緩衝層１０９、封止層１１０、カラーフィルタＣＦ、隔壁１１２、周辺遮光層１１３、オーバーコート層１１４の形成工程は、図５３の構成例と同じである。

＜積層型固体撮像装置の利点及び用途＞
次に、上述した固体撮像装置の利点及び用途について説明する。

（カメラモジュール化）
固体撮像装置は、受光部として従来のＳｉフォトダイオードに換えて、一対の電極とこれらで挟まれた有機層を用いる以外、特別な入出力を必要としない。このため、カメラモジュールに組込む場合でも、従来のモジュールを適用することができ、カメラモジュール化が容易となる。

（チップサイズ）
有機層１０７及び対向電極１０８は画素部全体で一括形成することができるので、本発明の固体撮像装置は、読出し回路１１６、ビアプラグ１０５を含む多層配線、及び画素電極１０４を形成する製造技術と製造方法を目的に応じて組合せることにより、微小チップから大面積チップまで容易に形成することができる。微小チップの場合は、標準的な半導体製造工程を利用することで、その最新の微細化技術を制限なく応用でき、画素寸法の最小化／画素数の最大化や大量生産を容易に達成できる。大面積チップの場合は、液晶型表示装置等のＴＦＴプロセスを利用することで低コストな大量生産が可能である。

（画素寸法）
イメージセンサに対する高画素数化及び低コスト化の要求が強く、画素寸法の縮小化が今日も進行している。その結果、Ｓｉフォトダイオードを用いた従来のイメージセンサでは、受光部であるフォトダイオードへ効率的に光を導くことが困難になっている。特に、画素寸法が２μｍ未満になるとこの問題が顕著になる。本発明の固体撮像装置は、有機層１０７が読出し回路の上方にあって開口を大きくとることができるためにこの問題を回避することが可能である。従って、更なる微細化が進み画素寸法が２μｍ未満、特に１μｍ程度となっても、実用上、何ら問題ない。

（コストの優位性）
本発明の固体撮像装置は、上述した構成により、従来のイメージセンサで必要とされているマイクロレンズと赤外線遮断フィルタを省略できコストの低減が可能である。つまり、画素の開口率が８０％を超えるのでマイクロレンズが必須でない。又、赤外光に感度を持たない有機色素で光電変換層を構成できるので赤外線カットフィルタを不要にできる。

（性能の優位性）
本発明の固体撮像装置は、上述した構成により、従来のイメージセンサと比較して良好な撮像が得られる。まず、画素の開口率が８０％を超えるので入射光量が多くなり高感度化が容易である。つまり暗いシーンでもきれいに撮ることができる。又、読出し回路の出力電圧振幅が大きくなるので飽和電荷数を大きくすることが可能である。従って明るいシーンでもきれいに撮ることができる。更に、感度の高さと飽和電荷数の大きさが両立可能なのでダイナミックレンジを広くとることができる。従って、コントラストの強いシーンでも白とびや黒つぶれがなくきれいに撮ることができる。

（用途）
本発明の固体撮像装置は、先述した利点により、デジタルスチルカメラやデジタルビデオカメラの高性能化を実現できる。又、固体撮像装置の高性能化と小型化が同時に要求される内視鏡用途に好適である。更に、固体撮像装置の高性能化、小型化、低コスト化すべてが強く要求される携帯電話用カメラにおいて、本発明の構成は従来のイメージセンサと比較して顕著な優位性を誇る。なお、本発明の構成は、上記用途に限定されるものではなく、監視用カメラや自動車搭載用カメラ、ロボット用カメラなどにも利用可能である。

以上の説明は、次の事項を開示している。
（１）複数の画素部を有する固体撮像装置であって、
前記画素部が、画素電極と、
前記画素電極の上方に設けられ、受光した光に応じて電荷を生成する光電変換層を含む有機層と、
前記有機層の上方に前記複数の画素部で共有に設けられた対向電極と、
前記対向電極を覆う封止層と、
前記封止層の上方に設けられたカラーフィルタと、
前記画素電極に捕集された電荷に応じた信号を読出す読出し回路と、
前記カラーフィルタを透過する光を、該カラーフィルタが配置された前記画素部に対応する前記光電変換層へ導く集光手段と、を備え、
前記光電変換層がｐ型有機半導体とｎ型有機半導体を含み、
前記有機層が、前記光電変換層と前記画素電極及び／又は前記対向電極との間に、 前記画素電極及び／又は前記対向電極から前記光電変換層への電荷の注入を抑制する電荷ブロッキング層を含み、
前記電荷ブロッキング層のイオン化ポテンシャルと、前記光電変換層に含まれるｎ型有機半導体の電子親和力との差が１ｅＶ以上でであって、前記複数の画素部のうち隣り合う前記カラーフィルタの間に隔壁が設けられ、前記隔壁の材料が、前記カラーフィルタの材料より低屈折率で、かつ透明である固体撮像装置。
（２）上記（１）に記載の固体撮像装置であって、
前記隔壁の材料が弗素樹脂を含む固体撮像装置。
（３）上記（１）又は（２）に記載の固体撮像装置の製造方法であって、
ベイヤ配列に従って、前記カラーフィルタとして赤色カラーフィルタ及び青色カラーフィルタを形成し、その後、前記隔壁を形成し、前記隔壁を形成した後で前記カラーフィルタとして緑色カラーフィルタを形成し、前記赤色カラーフィルタ、前記青色カラーフィルタ、前記緑色カラーフィルタ、前記隔壁の表面を化学的機械研磨（ＣＭＰ）法又はエッチバック法により平坦化する固体撮像装置の製造方法。
（４）上記（３）に記載の固体撮像装置の製造方法であって、
前記カラーフィルタをドライエッチング法で形成する固体撮像装置の製造方法。

１００ 固体撮像装置
１０２ 絶縁層
１０４ 画素電極
１０７ 有機層
１０８ 対向電極
１０９ 緩衝層
１１０ 封止層
１１２ 隔壁
１１３ 遮光層
１１６ 読出し回路

Claims (6)

1. 複数の画素部を有する固体撮像装置であって、
   前記画素部が、画素電極と、
   前記画素電極の上方に設けられ、受光した光に応じて電荷を生成する光電変換層を含む有機層と、
   前記有機層の上方に前記複数の画素部で共有に設けられた対向電極と、
   前記対向電極を覆う封止層と、
   前記封止層の上方に設けられたカラーフィルタと、
   前記画素電極に捕集された電荷に応じた信号を読出す読出し回路と、を備え、
   前記光電変換層がｐ型有機半導体とｎ型有機半導体を含み、
   前記有機層が、前記光電変換層と前記画素電極及び／又は前記対向電極との間に、前記画素電極及び／又は前記対向電極から前記光電変換層への電子の注入を抑制する電子ブロッキング層を含み、
   前記電子ブロッキング層のイオン化ポテンシャルと、前記光電変換層に含まれるｎ型有機半導体の電子親和力との差が１ｅＶ以上であって、前記複数の画素部のうち隣り合う前記カラーフィルタの間に隔壁が設けられ、前記隔壁の材料が、前記カラーフィルタの材料より低屈折率で、かつ透明である固体撮像装置。
2. 上記請求項１に記載の固体撮像装置であって、
   前記隔壁の材料が弗素樹脂を含む固体撮像装置。
3. 上記請求項１又は２に記載の固体撮像装置であって、
   前記電子ブロッキング層が複数層で構成されている固体撮像装置。
4. 上記請求項３に記載の固体撮像装置であって、
   前記複数層のうち、前記光電変換層と接する層が、前記光電変換層に含まれる前記ｐ型有機半導体と同じ材料により構成されている固体撮像装置。
5. 上記請求項１〜４のいずれか１項に記載の固体撮像装置の製造方法であって、
   ベイヤ配列に従って、前記カラーフィルタとして赤色カラーフィルタ及び青色カラーフィルタを形成し、その後、前記隔壁を形成し、前記隔壁を形成した後で前記カラーフィルタとして緑色カラーフィルタを形成し、前記赤色カラーフィルタ、前記青色カラーフィルタ、前記緑色カラーフィルタ、前記隔壁の表面を化学的機械研磨（ＣＭＰ）法又はエッチバック法により平坦化する固体撮像装置の製造方法。
6. 上記請求項５に記載の固体撮像装置の製造方法であって、
   前記カラーフィルタをドライエッチング法で形成する固体撮像装置の製造方法。

Images