JP5637751B2 - 固体撮像装置,固体撮像装置の製造方法 - Google Patents

固体撮像装置,固体撮像装置の製造方法 Download PDF

Info

Publication number
JP5637751B2
JP5637751B2 JP2010150593A JP2010150593A JP5637751B2 JP 5637751 B2 JP5637751 B2 JP 5637751B2 JP 2010150593 A JP2010150593 A JP 2010150593A JP 2010150593 A JP2010150593 A JP 2010150593A JP 5637751 B2 JP5637751 B2 JP 5637751B2
Authority
JP
Japan
Prior art keywords
layer
color filter
photoelectric conversion
imaging device
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010150593A
Other languages
English (en)
Other versions
JP2011071483A (ja
Inventor
佳紀 前原
佳紀 前原
崇 後藤
崇 後藤
鈴木 秀幸
秀幸 鈴木
大悟 澤木
大悟 澤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2010150593A priority Critical patent/JP5637751B2/ja
Priority to US12/870,366 priority patent/US8232616B2/en
Publication of JP2011071483A publication Critical patent/JP2011071483A/ja
Application granted granted Critical
Publication of JP5637751B2 publication Critical patent/JP5637751B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30Devices controlled by radiation
    • H10K39/32Organic image sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • H10K30/353Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains comprising blocking layers, e.g. exciton blocking layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14629Reflectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14645Colour imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/621Aromatic anhydride or imide compounds, e.g. perylene tetra-carboxylic dianhydride or perylene tetracarboxylic di-imide
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/631Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Optical Filters (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、固体撮像装置,固体撮像装置の製造方法に関する。
テジタルスチルカメラ、デジタルビデオカメラ、携帯電話用カメラ、内視鏡用カメラ等に利用されているイメージセンサとして、シリコン(Si)チップなどの半導体基板にフォトダイオードを含む画素を配列し、各画素のフォトダイオードで発生した光電子に対応する信号電荷をCCD型やCMOS型読出し回路で取得する、固体撮像装置(所謂CCDセンサやCMOSセンサ)が広く知られている。
これら固体撮像装置は、半導体基板上の各画素に、フォトダイオードだけでなく、信号読出し回路とそれに付随する多層配線が形成されている。このために、画素微細化が進展するにつれ一画素に占める回路/配線領域が相対的に広くなりフォトダイオードの受光面積が小さくなるという「開口率の低下」が問題となっている。開口率の低下は感度の低下につながる。
そこで、各回路と配線を形成した半導体基板の上方に光電変換層を形成し開口率を向上させるという「積層型固体撮像装置」が特許文献1などに提案されている。例えば、半導体基板上に形成された画素電極と、画素電極上に形成された光電変換層と、光電変換層上に形成された対向電極とを含む光電変換素子を半導体基板に対して平行な面に多数配列した構成になる。光電変換素子において、画素電極と対向電極との間にバイアス電圧を印加することで、光電変換層内で発生した励起子が電子と正孔に解離して、バイアス電圧に従って画素電極に移動した電子又は正孔の電荷に応じた信号が、半導体基板内に設けられたCCD型やCMOS型読出し回路で取得される。
光電変換素子として、有機半導体からなる光電変換層を用いた構成が特許文献2、3、4などで知られている。有機半導体で構成された光電変換層は、吸収係数が大きいので薄膜化でき、隣接画素への電荷拡散が少なく、光学的な混色と電気的な混色(クロストーク)が低減可能な光電変換素子を実現できる。
特許文献3は、一対の電極の間に有機半導体からなる光電変換層が設けられた光電変換素子であって、一方の電極と光電変換層との間に、電極からの電荷注入を抑制する電荷ブロッキング層が設けられ、該電荷ブロッキング層のイオン化ポテンシャルや電子親和力の大きさを、隣接する電極及び有機光電変換層との関係で所定の範囲に規定している。
特許文献4は、一対の電極の間に有機半導体からなる光電変換層が設けられた光電変換素子であって、電極と有機光電変換層との間に、複数の電荷ブロッキング層が設けられている。
特公平1−34509号公報 米国特許第6,300,612号明細書 特開2007−88033号公報 特開2008−72090号公報
ところが、特許文献2に記載された、p型有機半導体とn型有機半導体を含む光電変換層を用いた光電変換素子は、暗電流が顕著に大きくSN比の改善が課題である。本発明者の検討で、特許文献3、4の方法だけでは暗電流を抑制できないことが明らかになった。
本発明者は、暗電流の要因として、光電変換層に含まれる有機半導体の電子親和力Eaと電荷ブロッキング層のイオン化ポテンシャルIpの関係が影響していると推測した。
本発明は、光電変換層に含まれる有機半導体のEaと電荷ブロッキング層のIpを適切に選択することで、暗電流を低下させSN比を向上させることができ、かつ、混色が生じることを抑えられる固体撮像装置,固体撮像装置の製造方法を提供する。
本発明の固体撮像装置は、複数の画素部を有する固体撮像装置であって、前記画素部が、画素電極と、前記画素電極の上方に設けられ、受光した光に応じて電荷を生成する光電変換層を含む有機層と、前記有機層の上方に前記複数の画素部で共有に設けられた対向電極と、前記対向電極を覆う封止層と、前記封止層の上方に設けられたカラーフィルタと、前記画素電極に捕集された電荷に応じた信号を読出す読出し回路と、を備え、前記光電変換層がp型有機半導体とn型有機半導体を含み、前記有機層が、前記光電変換層と前記画素電極及び/又は前記対向電極との間に、前記画素電極及び/又は前記対向電極から前記光電変換層への電子の注入を抑制する電子ブロッキング層を含み、前記電子ブロッキング層のイオン化ポテンシャルと、前記光電変換層に含まれるn型有機半導体の電子親和力との差が1eV以上であって、前記複数の画素部のうち隣り合う前記カラーフィルタの間に隔壁が設けられ、前記隔壁の材料が、前記カラーフィルタの材料より低屈折率で、かつ透明であるものである。
この固体撮像装置によれば、電荷ブロッキング層を設け、該電荷ブロッキング層のイオン化ポテンシャルと光電変換層の電子親和力との差を上記のように規定することで、暗電流が低下しSN比を向上させることができ、また、カラーフィルタを透過した光が効果的に光電変換層へ集光され、更に、隣り合う画素部間で混色が生じることを防止することができる。
本発明によれば、暗電流を低下させSN比を向上させることが可能な固体撮像装置,固体撮像装置の製造方法を提供できる。
固体撮像装置の構成を示す断面模式図である。 固体撮像装置の周辺回路の構成例を示す図である。 有機層の構成の一例を示す断面である。 図3に示す光電変換素子のエネルギバンド図である。 有機層の他の構成例を示す断面図である。 図5に示す光電変換素子のエネルギバンド図である。 画素電極の構成例の一つを示す模式的な断面図である。 溝分離法により形成した画素電極の構成を示す図である。 画素電極を溝分離法により形成する手順を説明する図である。 画素電極を溝分離法により形成する手順を説明する図である。 画素電極を溝分離法により形成する手順を説明する図である。 象嵌法により形成した画素電極の構成を示す図である。 画素電極を象嵌法により形成する手順を説明する図である。 画素電極を象嵌法により形成する手順を説明する図である。 画素電極を象嵌法により形成する手順を説明する図である。 画素電極を象嵌法により形成する手順を説明する図である。 カラーフィルタの構成例を示す平面図である。 図17のカラーフィルタの断面図である。 周辺遮光層を成膜した状態を示す図である。 フォトレジストを成膜した状態を示す図である。 フォトレジストにパターン露光、現像、ポストベークを行なった状態を示す図である。 周辺遮光層をドライエッチングした状態を示す図である。 周辺遮光層上のフォトレジストを剥離した状態を示す図である。 第1色カラーフィルタを成膜した状態を示す図である。 第1色カラーフィルタ上にフォトレジストを成膜した状態を示す図である。 フォトレジストにパターン露光、現像、ポストベークを行なった状態を示す図である。 第1色カラーフィルタをドライエッチングした状態を示す図である。 第1色カラーフィルタ上のフォトレジストを剥離した状態を示す図である。 第2色カラーフィルタを成膜した状態を示す図である。 第1色及び第2色カラーフィルタを平坦化した状態を示す図である。 第1色及び第2色カラーフィルタ上にフォトレジストを成膜した状態を示す図である。 フォトレジストにパターン露光、現像、ポストベークを行なった状態を示す図である。 フォトレジストをマスクとしてドライエッチングした状態を示す図である。 フォトレジストを剥離した状態を示す図である。 隔壁材料を成膜した状態を示す図である。 第1色及び第2色カラーフィルタと隔壁を平坦化した状態を示す図である。 第1色、第2色カラーフィルタ及び隔壁上にフォトレジストを成膜した状態を示す図である。 フォトレジストにパターン露光、現像、ポストベークを行なった状態を示す図である。 隔壁の一部をエッチングして第3色カラーフィルタの領域を形成した状態を示す図である。 フォトレジストを剥離した状態を示す図である。 第3色カラーフィルタを成膜した状態を示す図である。 読出し回路の第一の例を示す図である。 読出し回路の第二の例を示す図である。 第1の例の読出し回路に保護手段としてのトランジスタを追加した図である。 第1の例の読出し回路に保護手段としてのダイオードを追加した図である。 第1の例の読出し回路の駆動タイミングチャートであり、電子シャッタ機能をOFFにしたときのタイミングチャートである。 第1の例の読出し回路の駆動タイミングチャートであり、電子シャッタ機能をONにしたときのタイミングチャートである。 第1の例の読出し回路の駆動タイミングチャートであり、電子シャッタ機能をONにしたときのタイミングチャートである。 第1の例の読出し回路の駆動タイミングチャート(電子シャッタ機能OFFのとき)であり、kTCノイズ低減を目的としたタイミングチャートである。 第1の例の読出し回路においてkTCノイズを低減する手段を追加した回路例を示す図である。 第1の例の読出し回路においてkTCノイズを低減する手段を追加した別の回路例を示す図である。 第1の例の読出し回路においてkTCノイズを低減する手段を追加した更に別の回路例を示す図である。 固体撮像装置の他の構成例を示す断面図である。 固体撮像装置の他の構成例を示す断面図である。
図1は、積層型の固体撮像装置の構成を示す断面模式図である。
図1に示す固体撮像装置100は、基板101と、絶縁層102と、接続電極103と、画素電極104と、接続部105と、接続部106と、有機層107と、対向電極108と、緩衝層109と、封止層110と、カラーフィルタ111と、隔壁112と、遮光層113と、保護層114と、対向電極電圧供給部115と、読出し回路116とを備える。
基板101は、ガラス基板又はSi等の半導体基板である。基板101上には絶縁層102が形成されている。絶縁層102の表面には複数の画素電極104と複数の接続電極103が形成されている。
有機層107は、光電変換層を少なくとも含んで構成されている。光電変換層は、受光した光に応じて電荷を発生するものである。有機層107は、複数の画素電極104の上にこれらを覆って設けられている。有機層107は、画素電極104の上では一定の膜厚となっているが、画素部以外(有効画素領域外)では膜厚が変化していても問題ない。有機層107の詳細については後述する。なお、有機層107は、有機材料のみからなる層で構成されたものだけでなく、一部の層が無機材料を含む構成であるものも含む。
対向電極108は、画素電極104と対向する電極であり、有機層107上にこれを覆って設けられている。対向電極108は、有機層107に光を入射させるため、入射光に対して透明な導電性材料で構成されている。対向電極108は、有機層107よりも外側に配置された接続電極103の上にまで形成されており、接続電極103と電気的に接続されている。
接続部106は、絶縁層102に埋設されており、接続電極103と対向電極電圧供給部115とを電気的に接続するためのプラグ等である。対向電極電圧供給部115は、基板101に形成され、接続部106及び接続電極103を介して対向電極108に所定の電圧を印加する。対向電極108に印加すべき電圧が固体撮像装置100の電源電圧よりも高い場合は、チャージポンプ等の昇圧回路によって電源電圧を昇圧して上記所定の電圧を供給する。
画素電極104は、画素電極104とそれに対向する対向電極108との間にある有機層107で発生した電荷を捕集するための電荷捕集用の電極である。読出し回路116は、複数の画素電極104の各々に対応して基板101に設けられており、対応する画素電極104で捕集された電荷に応じた信号を読出すものである。読出し回路116は、例えばCCD、MOS回路、又はTFT回路等で構成されており、絶縁層102内に配置された図示しない遮光層によって遮光されている。画素電極104及び読出し回路116の詳細については後述する。
緩衝層109は、対向電極108上に、対向電極108を覆って形成されている。封止層110は、緩衝層109上に、緩衝層109を覆って形成されている。カラーフィルタ111は、封止層110上の各画素電極104と対向する位置に形成されている。隔壁112は、カラーフィルタ111同士の間に設けられており、カラーフィルタ111の光透過効率を向上させるためのものである。遮光層113は、封止層110上のカラーフィルタ111及び隔壁112を設けた領域以外に形成されており、有効画素領域以外に形成された有機層107に光が入射する事を防止する。保護層114は、カラーフィルタ111、隔壁112、及び遮光層113上に形成されており、固体撮像装置全体を保護する。緩衝層109、封止層110、カラーフィルタ111、隔壁112、遮光層113、及び保護層114の詳細については後述する。
なお、図1の例では、画素電極104及び接続電極103が、絶縁層102の表面部に埋設された形となっているが、これらは絶縁層102の上に形成されてあっても良い。また、接続電極103、接続部106、及び対向電極電圧供給部115のセットが複数設けられているが、これは1組のみであっても良い。図1の例のように、対向電極108の両端部から対向電極108へ電圧を供給することで、対向電極108での電圧降下を抑制することができる。このセットの数は、素子のチップ面積を勘案して、適宜増減すれば良い。
固体撮像装置100は、複数の画素部を有する。複数の画素部は、基板101を光の入射側から平面視した状態で、2次元状に配列されている。画素部は、画素電極104と、有機層107と、該画素電極104と対向する対向電極108と、封止層110と、カラーフィルタ111と、読出し回路116とを少なくとも含む。
次に、周辺回路の構成例について説明する。上述した読出し回路116は、一般的なイメージセンサ用途ではCCD又はCMOS回路を採用することが好ましい。また、ノイズ及び高速性の観点からは、CMOS回路を採用することが好ましい。以下に説明する周辺回路の構成例は、読出し回路116としてCMOS回路を用いたときの構成例となっている。
図2は、図1に示した固体撮像装置の周辺回路を含む全体構成例を示す図である。図2に示したように、固体撮像装置100には、図1に示した構成の他に、垂直ドライバ121と、タイミングジェネレータ122と、信号処理回路123と、水平ドライバ124と、LVDS125と、シリアル変換部126と、パッド127とを備える。
図2に示した画素領域は、図1に示した第1の領域に相当する。画素領域内の各ブロックは読出し回路116を示している。この固体撮像装置の周辺回路は、一般的なCMOSイメージセンサに用いられる周辺回路とほぼ同じものを採用することができる。この固体撮像装置では、一般的なCMOSイメージセンサの周辺回路構成と比べて、対向電極電圧供給部115が追加されている点が異なっている。
パッド127は、外部との入出力に用いるインターフェースである。タイミングジェネレータ122は、固体撮像装置を駆動するためのタイミングを供給し、間引き読出しや部分読出し等の読出し制御も行なう。信号処理回路123は、読出し回路116の各列に対応して設けられている。信号処理回路123は、対応する列から出力された信号に対し、相関二重サンプリング(CDS)処理を行ない、処理後の信号をデジタル信号に変換する。信号処理回路123で処理後の信号は、列毎に設けられたメモリに記憶される。垂直ドライバ121は、読出し回路116から信号を読出す制御等を行なう。水平ドライバ124は、信号処理回路123のメモリに記憶された1行分の信号を順次読出してLVDS125に出力する制御を行なう。LVDS125は、LVDS(low voltage differential signaling)に従ってデジタル信号を伝送する。シリアル変換部126は、入力されるパラレルのデジタル信号をシリアルに変換して出力する。
なお、シリアル変換部126は省略しても良い。また、信号処理回路123では相関二重サンプリング処理のみを実施するものとし、LVDS125の代わりにAD変換回路を設ける構成としても良い。また、信号処理回路123では相関二重サンプリング処理のみを実施するものとし、LVDS125及びシリアル変換部126を省略した構成としても良い。この場合は、固体撮像装置を形成したチップの外部にAD変換回路を設ければ良い。また、画素領域に隣接する領域の一方と他方のそれぞれに信号処理回路123、LVDS125、及びシリアル変換部126を配置しても良い。このとき、読出し回路116の列のうちの半分(例えば奇数列)については画素領域に隣接する領域の一方の信号処理部123で処理し、残り半分(例えば偶数列)については画素領域に隣接する領域の他方の信号処理部123で処理する構成としても良い。
次に、有機層107、画素電極104、対向電極108、緩衝層109、封止層110、カラーフィルタ111、隔壁112、遮光層113、保護層114、及び読出し回路116の詳細について説明する。
<有機層>
図3は、有機層の構成の一例を示す断面である。図3に示すように有機層は、光電変換層12と電荷ブロッキング層15とを含む。
電荷ブロッキング層15は、暗電流を抑制する機能を有し、第1ブロッキング層16と第2ブロッキング層18とから構成されている。このように、電荷ブロッキング層15を複数層にすることにより、第1ブロッキング層16と第2ブロッキング層18との間に界面が形成され、各層に存在する中間準位に不連続性が生じることで、中間準位を介して電荷担体が移動しにくくなり、暗電流を抑制することができる。なお、後述する他の構成例のように電荷ブロッキング層15は単層としてもよい。
光電変換層12は、p型有機半導体とn型有機半導体とを含む。p型有機半導体とn型有機半導体を接合させてドナ‐アクセプタ界面を形成することにより励起子解離効率を増加させることができる。このために、p型有機半導体とn型有機半導体を接合させた構成の光電変換層12は高い光電変換効率を発現する。特に、p型有機半導体とn型有機半導体を混合した光電変換層12は、接合界面が増大して光電変換効率が向上するので好ましい。
p型有機半導体(化合物)は、ドナ性有機半導体であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質がある有機化合物をいう。更に詳しくは2つの有機材料を接触させて用いたときにイオン化ポテンシャルの小さい方の有機化合物をいう。したがって、ドナ性有機化合物は、電子供与性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、チオフェン化合物、フタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物(ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体)、含窒素ヘテロ環化合物を配位子として有する金属錯体等を用いることができる。なお、これに限らず、上記したように、n型(アクセプタ性)化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナ性有機半導体として用いてよい。
n型有機半導体(化合物)は、アクセプタ性有機半導体であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質がある有機化合物をいう。更に詳しくは、n型有機半導体とは、2つの有機化合物を接触させて用いたときに電子親和力の大きい方の有機化合物をいう。したがって、アクセプタ性有機化合物は、電子受容性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、縮合芳香族炭素環化合物(ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体)、窒素原子、酸素原子、硫黄原子を含有する5〜7員のヘテロ環化合物(例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピラリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピン等)、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、含窒素ヘテロ環化合物を配位子として有する金属錯体などが挙げられる。なお、これに限らず、上記したように、p型(ドナ性)化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプタ性有機半導体として用いてよい。
p型有機半導体、又はn型有機半導体としては、いかなる有機色素を用いても良いが、好ましくは、シアニン色素、スチリル色素、ヘミシアニン色素、メロシアニン色素(ゼロメチンメロシアニン(シンプルメロシアニン)を含む)、3核メロシアニン色素、4核メロシアニン色素、ロダシアニン色素、コンプレックスシアニン色素、コンプレックスメロシアニン色素、アロポーラー色素、オキソノール色素、ヘミオキソノール色素、スクアリウム色素、クロコニウム色素、アザメチン色素、クマリン色素、アリーリデン色素、アントラキノン色素、トリフェニルメタン色素、アゾ色素、アゾメチン色素、スピロ化合物、メタロセン色素、フルオレノン色素、フルギド色素、ペリレン色素、ペリノン色素、フェナジン色素、フェノチアジン色素、キノン色素、ジフェニルメタン色素、ポリエン色素、アクリジン色素、アクリジノン色素、ジフェニルアミン色素、キナクリドン色素、キノフタロン色素、フェノキサジン色素、フタロペリレン色素、ジケトピロロピロール色素、ジオキサン色素、ポルフィリン色素、クロロフィル色素、フタロシアニン色素、金属錯体色素、縮合芳香族炭素環系色素(ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体)が挙げられる。
n型有機半導体として、電子輸送性に優れた、フラーレン又はフラーレン誘導体を用いることが特に好ましい。フラーレンとは、フラーレンC60、フラーレンC70、フラーレンC76、フラーレンC78、フラーレンC80、フラーレンC82、フラーレンC84、フラーレンC90、フラーレンC96、フラーレンC240、フラーレン540、ミックスドフラーレン、フラーレンナノチューブを表し、フラーレン誘導体とはこれらに置換基が付加された化合物のことを表す。
フラーレン誘導体の置換基として好ましくは、アルキル基、アリール基、又は複素環基である。アルキル基として更に好ましくは、炭素数1〜12までのアルキル基であり、アリール基、及び複素環基として好ましくは、ベンゼン環、ナフタレン環、アントラセン環、フェナントレン環、フルオレン環、トリフェニレン環、ナフタセン環、ビフェニル環、ピロール環、フラン環、チオフェン環、イミダゾール環、オキサゾール環、チアゾール環、ピリジン環、ピラジン環、ピリミジン環、ピリダジン環、インドリジン環、インドール環、ベンゾフラン環、ベンゾチオフェン環、イソベンゾフラン環、ベンズイミダゾール環、イミダゾピリジン環、キノリジン環、キノリン環、フタラジン環、ナフチリジン環、キノキサリン環、キノキサゾリン環、イソキノリン環、カルバゾール環、フェナントリジン環、アクリジン環、フェナントロリン環、チアントレン環、クロメン環、キサンテン環、フェノキサチイン環、フェノチアジン環、又はフェナジン環であり、更に好ましくは、ベンゼン環、ナフタレン環、アントラセン環、フェナントレン環、ピリジン環、イミダゾール環、オキサゾール環、又はチアゾール環であり、特に好ましくはベンゼン環、ナフタレン環、又はピリジン環である。これらは更に置換基を有していてもよく、その置換基は可能な限り結合して環を形成してもよい。なお、複数の置換基を有しても良く、それらは同一であっても異なっていても良い。また、複数の置換基は可能な限り結合して環を形成してもよい。
光電変換層12がフラーレン又はフラーレン誘導体を含むことで、フラーレン分子又はフラーレン誘導体分子を経由して、光電変換により発生した電子を画素電極104又は対向電極108まで早く輸送できる。フラーレン分子又はフラーレン誘導体分子が連なった状態になって電子の経路が形成されていると、電子輸送性が向上して光電変換素子の高速応答性が実現可能となる。このためにはフラーレン又はフラーレン誘導体が光電変換層12に40%以上含まれていることが好ましい。もっとも、フラーレン又はフラーレン誘導体が多すぎるとp型有機半導体が少なくなって接合界面が小さくなり励起子解離効率が低下してしまう。
光電変換層12において、フラーレン又はフラーレン誘導体と共に混合されるp型有機半導体として、特許第4213832号等に記載されたトリアリールアミン化合物を用いると光電変換素子の高SN比が発現可能になり、特に好ましい。光電変換層12内のフラーレン又はフラーレン誘導体の比率が大きすぎると該トリアリールアミン化合物が少なくなって入射光の吸収量が低下する。これにより光電変換効率が減少するので、光電変換層12に含まれるフラーレン又はフラーレン誘導体は85%以下の組成であることが好ましい。
第1ブロッキング層16及び第2ブロッキング層18には、電子供与性有機材料を用いることができる。具体的には、低分子材料では、N,N’−ビス(3−メチルフェニル)−(1,1’−ビフェニル)−4,4’−ジアミン(TPD)や4,4’−ビス[N−(ナフチル)−N−フェニル−アミノ]ビフェニル(α−NPD)等の芳香族ジアミン化合物、オキサゾール、オキサジアゾール、トリアゾール、イミダゾール、イミダゾロン、スチルベン誘導体、ピラゾリン誘導体、テトラヒドロイミダゾール、ポリアリールアルカン、ブタジエン、4,4’,4”−トリス(N−(3−メチルフェニル)N−フェニルアミノ)トリフェニルアミン(m−MTDATA)、ポルフィン、テトラフェニルポルフィン銅、フタロシアニン、銅フタロシアニン、チタニウムフタロシアニンオキサイド等のポリフィリン化合物、トリアゾール誘導体、オキサジザゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アニールアミン誘導体、アミノ置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、シラザン誘導体などを用いることができ、高分子材料では、フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレン、ジアセチレン等の重合体や、その誘導体を用いることができる。電子供与性化合物でなくとも、充分な正孔輸送性を有する化合物であれば用いることは可能である。
電荷ブロッキング層15としては無機材料を用いることもできる。一般的に、無機材料は有機材料よりも誘電率が大きいため、電荷ブロッキング層15に用いた場合に、光電変換層12に電圧が多くかかるようになり、光電変換効率を高くすることができる。電荷ブロッキング層15となりうる材料としては、酸化カルシウム、酸化クロム、酸化クロム銅、酸化マンガン、酸化コバルト、酸化ニッケル、酸化銅、酸化ガリウム銅、酸化ストロンチウム銅、酸化ニオブ、酸化モリブデン、酸化インジウム銅、酸化インジウム銀、酸化イリジウム等がある。
複数層からなる電荷ブロッキング層15において、複数層のうち光電変換層12と隣接する層が該光電変換層12に含まれるp型有機半導体と同じ材料からなる層であることが好ましい。こうすれば、電荷ブロッキング層15にも同じp型有機半導体を用いることで、光電変換層12と隣接する層の界面に中間準位が形成されるのを抑制し、暗電流を更に抑制することができる。
電荷ブロッキング層15が単層の場合にはその層を無機材料からなる層とすることができ、又は、複数層の場合には1つ又は2以上の層を無機材料からなる層とすることができる。
図4は、図3に示す光電変換素子のエネルギバンド図である。図4中、左から順に、画素電極104、光電変換層12、第1ブロッキング層16、第2ブロッキング層18、対向電極108のエネルギ準位を示している。なお、図示しない、画素電極104、第2ブロッキング層18、第1ブロッキング層16、光電変換層12、対向電極108という逆順で積層された構成も、本構成と同様に、以下の記述で説明できる。
ここで、光電変換層12に含まれるn型有機半導体の電子親和力Eaと、該光電変換層12に隣接する第1ブロッキング層16のイオン化ポテンシャルIpとの差をΔ1とする。また、第2ブロッキング層18の電子親和力Eaと該第2ブロッキング層18と隣接する対向電極108の仕事関数の差をΔ2とする。なお、図示しない、先述の逆順で積層された構成では、該第2ブロッキング層18と隣接する画素電極104の仕事関数の差をΔ2とする。
図3及び図4に示す光電変換素子は、以下の条件(a)を満たす構成とすることで暗電流の増加を抑制することができる。又、条件(a)に加えて条件(b)及び(c)を満たす構成とすることで暗電流の増加をより一層抑制することができる。
(a)光電変換層12に隣接する第1ブロッキング層16のイオン化ポテンシャルIpとn型有機半導体の電子親和力Eaとの差Δ1が1eV以上
(b)第1ブロッキング層16及び第2ブロッキング層18を含む電荷ブロッキング層15の総厚が20nm以上
(c)光電変換層12と隣接する第1ブロッキング層16の膜厚が10nm以上
図5は、有機層の他の構成例を示す断面図である。図6は、図5に示す光電変換素子のエネルギバンド図である。図5に示す光電変換素子は、電荷ブロッキング層が単層からなる。なお、図示しない、画素電極104、電荷ブロッキング層15、光電変換層12、対向電極108という逆順で積層された構成も、本構成と同様に、以下の記述で説明できる。
電荷ブロッキング層15が単層構造である場合に、光電変換層12に含まれるn型有機半導体の電子親和力Eaと、電荷ブロッキング層15のイオン化ポテンシャルIpとの差をΔ1とする。又、電荷ブロッキング層15の電子親和力Eaと対向電極108の仕事関数の差をΔ2とする。なお、図示しない、先述の逆順で積層された構成では、該電荷ブロッキング層15と画素電極104の仕事関数の差をΔ2とする。
図5及び図6に示す光電変換素子は、以下の条件(a)を満たす構成とすることで暗電流の増加を抑制することができる。又、条件(a)に加えて条件(b)を満たす構成とすることで暗電流の増加をより一層抑制することができる。
(a)電荷ブロッキング層15のイオン化ポテンシャルIpとn型有機半導体の電子親和力Eaとの差Δ1が1eV以上
(b)単層からなる電荷ブロッキング層15の膜厚が20nm以上
つまり、図3及び図5の有機層の構成によれば、単層又は複数層からなる電荷ブロッキング層15を備え、
(a)電荷ブロッキング層15(電荷ブロッキング層15が複数層からなる場合には光電変換層12と隣接する層)のイオン化ポテンシャルIpとn型有機半導体の電子親和力Eaとの差(Δ1)が1eV以上、
(b)電荷ブロッキング層15の総厚が20nm以上、
(c)電荷ブロッキング層15が複数層からなる場合に、該複数層のうち光電変換層12と隣接する層が10nm以上とすることで、暗電流の増加を抑制することができる。
図3及び図5の光電変換素子では、対向電極108又は画素電極104から光電変換層12へ電子が注入されて暗電流が増加することを防止するために、Δ2が1.3eV以上であることが好ましい。
本構成による光電変換素子の有機層107に電圧を印加すると光電変換効率が向上する点で好ましい。印加電圧は、有機層107に掛かる電界強度により決まる。有機層107に加える電界として好ましくは、1×10V・m−1以上、更に好ましくは1×10V・m−1以上、特に好ましくは1×10V・m−1以上である。もっとも、高電界になるほど、光電変換素子の暗電流も増大することや、必要な印加電圧が高くなり、対向電極電圧供給部115を含む回路の設計、製造が複雑になることから、光電変換素子のSN比向上と固体撮像装置の製造コスト低減が両立できる印加電圧を適切に決める必要がある。
<画素電極>
画素電極104は、該画素電極上の光電変換層を含む有機層107で発生した電子又は正孔の電荷を捕集する。各画素電極で捕集された電荷が、対応する各画素の読出し回路116で信号となり、複数の画素から取得した信号から画像が合成される。
画素電極104の端部に存在する段差が急峻だったり、該画素電極の表面に顕著な凹凸が存在したり、該画素電極上に微小な塵埃(パーティクル)が付着したりすると、該画素電極上の有機層107が所望の膜厚より薄くなったり亀裂が生じたりする。そのような状態で該有機層上に対向電極108を形成すると、欠陥部分における該画素電極と該対向電極の接触や電界集中により、暗電流の増大や短絡などの画素不良が発生する。そのために、画素電極端部の段差や、画素電極表面の凹凸は低減することが好ましい。更に、画素電極上のパーティクルを除去するため、有機層107を形成する前に、半導体製造工程で利用されている一般的な洗浄技術により、基板を洗浄することが特に好ましい。
上記の欠陥を防止して固体撮像装置の信頼性を向上させるため、画素電極104の表面粗さRaが0.5nm以下であることが好ましい。画素電極の表面粗さRaが小さいほど、表面の凹凸が小さいことを意味し、表面平坦性が良好である。又、画素電極上のパーティクルを除去するため、有機層107を形成する前に、半導体製造工程で利用されている一般的な洗浄技術により、基板を洗浄することが特に好ましい。
次に、上記欠陥を防止する、画素電極の端部の構成について説明する。
図7は、画素電極の断面を示す模式図である。画素電極104は、基板101上に絶縁層102を介して設けられている。この構成では、画素電極104を覆うように、有機層の電荷ブロッキング層15が絶縁層102に積層されている。
画素電極104の端部には、傾斜面104aが設けられていることが好ましい。傾斜面104aは、基板101の表面(絶縁層102を含む)に対して角度Aで傾いているとき、Aが50°以下であることがより好ましい。このような傾斜面を画素電極に設けることで有機層の欠陥を低減し、又、画素電極と有機層との密着性を向上することができる。
<画素電極の平坦化>
画素電極104端部の段差を低減するために、画素電極104の表面と画素電極間の絶縁層102aの表面とを略同一平面にする、すなわち画素電極104を平坦化する構成が好ましい。以下、画素電極104を完全平坦化する構成とその製造方法を説明する。
画素電極104における平坦化の構成は、標準CMOSイメージセンサプロセスなどの一般的な半導体製造工程における多層配線技術により形成することが信頼性と製造コストの観点から好ましい。平坦化の構成を有する画素電極104の製造方法としては、溝分離(トレンチアイソレーション)法と象嵌(ダマシン)法の2種がある。これら製造方法は、有機光電変換材料によって決まる画素電極104の材料や製造コストを勘案し、適宜選択される。
<溝分離法>
図8から図11に基づいて画素電極を溝分離法により形成する手順を説明する。
図8に示すように、汎用的な半導体製造工程により、読出し回路の多層配線の上に層間絶縁膜を介して、画素電極104となる金属層を形成する。画素電極、対向電極接続用パッド、ボンディング用パッドなどを形成する領域の金属層直下には、更に下層に形成された多層配線と金属層を接続するビアプラグ(接続部)105をあらかじめ形成しておく。金属層は、読出し回路の多層配線と同様な構成で形成することが信頼性や製造コストの点から好ましい。金属層は、例えば、アルミニウム(Al)配線を利用した多層配線工程の場合は、バリアメタルとして窒化チタン(TiN)を組み合わせ、バリアメタル層104a(TiN)、配線層104b(Al)、バリアメタル層104c(TiN)の3層構成とすることが好ましい。
画素電極104を形成する手順としては、先ず図9に示すように、多層配線を予め形成した絶縁層102上に、バリアメタル層104c、配線層104b、バリアメタル層104aをこの順に積層する。
そして、図10に示すように、一般的な多層配線技術で利用するフォトリソグラフィ工程とドライエッチング工程により、画素電極104と、対向電極接続用パッド、ボンディング用パッドなどを形成する領域以外の金属層を除去して金属層の厚さに相当する溝(トレンチ)を画素電極104の周囲に形成する。
続いて、図11に示すように、多層配線工程により、画素電極形状にパターニングした金属層上に絶縁層を形成する。CMOSイメージセンサプロセスなどで一般的に使用されており、下層の多層配線に使用した層間絶縁膜材料を成膜することが信頼性や製造コストの点から好ましい。例えば、酸化珪素、窒化珪素、窒化酸化珪素やそれらの積層膜が一般的に使用されている。
画素電極形状にパターニングした金属層上に層間絶縁膜を成膜した後は、化学的機械研磨(CMP)法やエッチバック法により表面平坦化を実施する。CMOSイメージセンサプロセスなどで一般的に使用されており、下層の多層配線に使用したCMP条件を実施することが信頼性と製造コストの点から好ましい。多層配線を形成する場合は、層間絶縁膜が所定の厚さになったところで研磨を終了するが、ここでは、画素電極104の形状にパターニングした金属層表面が露出するまで研磨を続行する。金属層表面に成膜されているバリアメタル層104aを構成するTiNが、周囲の層間絶縁膜と比べて研磨速度が遅いため研磨ストッパとなり、CMPが終了した時点で、画素電極表面と画素電極間のトレンチ(絶縁層)表面が略同一平面上となる平坦化電極が形成できる。更に、TiN材料表面が露出しても、トレンチ表面にディッシングができない程度にCMPを適宜続行することにより、TiN表面も研磨され、顕著に平滑化された画素電極104を得ることができ、好ましい。
<象嵌法>
図12から図16に基づいて画素電極を象嵌法により形成する手順を説明する。
図12は象嵌法により形成された画素電極104の構成を示している。画素電極104は、ビアプラグを構成するタングステン(W)等と同じ材料で構成され、画素電極104の表面と絶縁層102の表面とが略同一の平面である。
画素電極104を形成する手順としては、先ず図13に示すように、読出し回路の多層配線上に、その製造工程で使用する層間絶縁膜を成膜し、表面をCMPなどで研磨し平坦化する。
図14に示すように、画素電極104、対向電極接続用パッド、ボンディング用パッドなどを形成する領域に、それらを多層配線と接続するビアプラグを形成するためのビア孔h1を多層配線工程で利用するフォトリソグラフィ工程とドライエッチング工程で開口する。ここで、二重象嵌(デュアルダマシン)法を適用する場合は、層間絶縁膜の厚さから画素電極104の厚さを差し引いた深さだけ層間絶縁膜をエッチングする。エッチングストッパを設けるため、層間絶縁膜の厚さから画素電極104の厚さを差し引いた深さにエッチング速度が異なる材料を配置した多層構成の層間絶縁膜を形成することが、エッチング工程でのばらつきが抑制でき好ましい。
続いて、図15に示すように、ビア孔h1を形成したら、更に、フォトリソグラフィ工程とドライエッチング工程で、画素電極104、対向電極用パッド、ボンディング用パッドの形状に合うよう開口h2を形成する。画素電極104の厚さ分だけエッチングすると、先に形成したビア孔h1が直下の多層配線まで貫通することになる。
下層の多層配線で利用したビアプラグと同じ材料をビア孔h1に成長させることが、信頼性と製造コストの点から好ましい。この材料として、一般的に、銅(Cu)やタングステン(W)を化学的気相成膜(CVD)法により形成する。ビアプラグの材料を成膜する前に、ビア孔h1や開口h2の周縁面にはあらかじめバリアメタルとしてTiNなどがスパッタやCVDで成膜される。図16に示すように、表面の層間絶縁膜を被覆してビアブラグ材料を成膜した後で、CMP法やエッチバック法によって表面を平坦化する。層間絶縁膜がストッパとなるので、層間絶縁膜表面を露出させると、ビアプラグ材料が画素電極104となり、画素電極104の表面と絶縁層102の表面が略同一の平面となり、平坦化電極が形成される。
以上のように、平坦化電極は、画素電極表面と画素電極間の絶縁層表面との段差を解消して、有機層を積層した固体撮像装置の構成において暗電流増大や短絡欠陥の発生を防止することができる。更に、標準的な多層配線材料を画素電極104として使用するので、画素電極104が、読出し回路への迷光を防ぐ遮光層としての役割を兼ねる。又、画素電極104が入射光を有機層側へ反射することで、入射光を有効に活用することも可能になる。
<対向電極>
図1に戻って、対向電極108は、光電変換層を含む有機層107を、画素電極104と共に挟込むことで有機層107に電界を掛け、又、光電変換層で発生した電荷のうち、画素電極104で捕集する信号電荷と逆の極性を持つ電荷を捕集する。この逆極性電荷の捕集は各画素間で分割する必要がないため、対向電極108は複数の画素で共通にすることができる。そのために共通電極(コモン電極)と呼ばれることもある。
対向電極108は、光電変換層を含む有機層107に光を入射させるため、透明導電膜で構成されることが好ましく、例えば、金属、金属酸化物、金属窒化物、金属硼化物、有機導電性化合物、これらの混合物等が挙げられる。具体例としては、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化インジウム亜鉛(IZO)、酸化インジウムタングステン(IWO)、酸化チタン等の導電性金属酸化物、TiN等の金属窒化物、金(Au)、白金(Pt)、銀(Ag)、クロム(Cr)、ニッケル(Ni)、アルミニウム(Al)等の金属、更にこれらの金属と導電性金属酸化物との混合物又は積層物、ポリアニリン、ポリチオフェン、ポリピロール等の有機導電性化合物、これらとITOとの積層物、などが挙げられる。透明導電膜の材料として特に好ましいのは、ITO、IZO、酸化錫、アンチモンドープ酸化錫(ATO)、弗素ドープ酸化錫(FTO)、酸化亜鉛、アンチモンドープ酸化亜鉛(AZO)、ガリウムドープ酸化亜鉛(GZO)のいずれかの材料である。
対向電極108の面抵抗は、読出し回路116がCMOS型の場合は10kΩ/□以下が好ましく、より好ましくは、1kΩ/□以下である。読出し回路116がCCD型の場合には1kΩ/□以下が好ましく、より好ましくは、0.1kΩ/□以下である。
<封止層>
封止層110としては次の条件が求められる。
第一に、積層型固体撮像装置の各製造工程において溶液、プラズマなどに含まれる光電変換材料を劣化させる因子の浸入を阻止して光電変換層を保護することが挙げられる。
第二に、積層型固体撮像装置を製造後に、水分子などの光電変換材料を劣化させる因子の浸入を阻止して、長期間の保存/使用にわたって、光電変換層の劣化を防止する。
第三に、封止層110を形成する際は既に形成された光電変換層を劣化させない。
第四に、入射光は封止層110を通じて光電変換層に到達するので、光電変換層で検知する波長の光に対して封止層110は透明でなくてはならない。
封止層110は、単一材料からなる薄膜で構成することもできるが、多層構成にして各層に別々の機能を付与することで、封止層110全体の応力緩和、製造工程中の発塵等によるクラック、ピンホールなどの欠陥発生の抑制、材料開発の最適化が容易になることなどの効果が期待できる。例えば、封止層110は、水分子などの劣化因子の浸透を阻止する本来の目的を果たす第1封止層の上に、その層で達成することが難しい機能を有する封止補助層(第2封止層)を積層した2層構成を形成することができる。3層以上の構成も可能だが、製造コストを勘案するとなるべく層数は少ない方が好ましい。
<原子層堆積法による封止層の形成>
有機光電変換材料は水分子などの劣化因子の存在で顕著にその性能が劣化してしまう。そのために、水分子を浸透させない緻密な金属酸化物・金属窒化物・金属窒化酸化物などセラミクスやダイヤモンド状炭素(DLC)などで光電変換層全体を被覆して封止することが必要である。従来から、酸化アルミニウム、酸化珪素、窒化珪素、窒化酸化珪素やそれらの積層構成、それらと有機高分子の積層構成などを封止層として、各種真空成膜技術で形成されている。もっとも、これら従来の封止層は、基板表面の構造物、基板表面の微小欠陥、基板表面に付着したパーティクルなどによる段差において、薄膜の成長が困難なので(段差が影になるので)平坦部と比べて膜厚が顕著に薄くなる。このために段差部分が劣化因子の浸透する経路になってしまう。この段差を封止層で完全に被覆するには、平坦部において1μm以上の膜厚になるように成膜して、封止層全体を厚くする必要があった。
画素寸法が2μm未満、特に1μm程度の積層型の固体撮像装置において、カラーフィルタと光電変換層との距離、すなわち封止層の膜厚が大きいと、封止層110内で入射光が回折/発散してしまい、混色が発生する。このために、画素寸法が1μm程度の積層型の固体撮像装置は、封止層110全体の膜厚を減少させても素子性能が劣化しないような封止層材料と製造方法とを選択することが必要になる。
原子層堆積(ALD)法は、CVD法の一種で、薄膜材料となる有機金属化合物分子、金属ハロゲン化物分子、金属水素化物分子の基板表面への吸着/反応と、それらに含まれる未反応基の分解を、交互に繰返して薄膜を形成する技術である。基板表面へ薄膜材料が到達する際は上記低分子の状態なので、低分子が入り込めるごくわずかな空間さえあれば薄膜が成長可能である。そのために、従来の薄膜形成法では困難であった段差部分を完全に被覆し(段差部分に成長した薄膜の厚さが平坦部分に成長した薄膜の厚さと同じ)、すなわち段差被覆性が非常に優れる。そのため、基板表面の構造物、基板表面の微小欠陥、基板表面に付着したパーティクルなどによる段差を完全に被覆できるので、そのような段差部分が光電変換材料の劣化因子の浸入経路にならない。封止層110の形成を原子層堆積法で行なった場合は従来技術よりも効果的に必要な封止層110の膜厚を薄くすることが可能になる。
原子層堆積法で封止層110を形成する場合は、先述した封止層110に好ましいセラミクスに対応した材料を適宜選択できる。もっとも、本発明の光電変換層は有機光電変換材料を使用するために、有機光電変換材料が劣化しないような、比較的に低温で薄膜成長が可能な材料に制限される。アルキルアルミニウムやハロゲン化アルミニウムを材料とした原子層堆積法によると、有機光電変換材料が劣化しない200℃未満で緻密な酸化アルミニウム薄膜を形成することができる。特にトリメチルアルミニウムを使用した場合は100℃程度でも酸化アルミニウム薄膜を形成でき好ましい。酸化珪素や酸化チタンも材料を適切に選択することで酸化アルミニウムと同様に200℃未満で緻密な薄膜を形成することができ好ましい。
<封止補助層>
原子層堆積法により形成した薄膜は、段差被覆性、緻密性という観点からは比類なく良質な薄膜形成を低温で達成できる。もっとも、薄膜材料の物性が、フォトリソグラフィ工程で使用する薬品で劣化してしまうことがある。例えば、原子層堆積法で成膜した酸化アルミニウム薄膜は非晶質なので、現像液や剥離液のようなアルカリ溶液で表面が侵食されてしまう。この場合は、原子層堆積法で形成した酸化アルミニウム薄膜上に、耐薬品性に優れる薄膜を形成しなくてはならず、すなわち、封止層110は、第1封止層の上に該第1封止層を保護する機能層となるを有する封止補助層(第2封止層)を備えた構成であることが必要になる。例えば、耐薬品性に優れる金属酸化物、金属窒化物、金属窒化酸化物などのセラミクスのいずれか1つを含む封止補助層を設ける構成が好ましい。これにより、封止層全体の耐薬品性を向上させることが容易になる。
また、原子層堆積法のようなCVD法で形成した薄膜は内部応力が非常に大きな引張応力を持つ例が多く、半導体製造工程のように、断続的な加熱、冷却が繰返される工程や、長期間の高温/高湿度雰囲気下での保存/使用により、薄膜自体に亀裂の入る劣化が発生することがある。
上記のような原子層堆積法で形成した封止層110の問題点を克服するために、例えば、スパッタ法などの物理的気相成膜(PVD)法で成膜した耐薬品性に優れる金属酸化物、金属窒化物、金属窒化酸化物などのセラミクスのいずれか1つを含む封止補助層を設ける構成が好ましい。ここで、原子層堆積法で形成されたものを第1封止層とし、該第1封止層上に、PVD法で形成され、金属酸化物、金属窒化物、金属窒化酸化物のいずれか1つを含むものを第2封止層とする。こうすれば、封止層全体の耐薬品性を向上させることが容易になる。更に、スパッタ法などのPVD法で成膜したセラミクスは大きな圧縮応力を持つことが多く、原子層堆積法で形成した該第1封止層の引張応力を相殺することができる。従って、封止層110全体の応力が緩和され、封止層110自体の信頼性が高まるのみならず、封止層110の応力が光電変換層などの性能を悪化させ又は破壊してしまう不良の発生を、顕著に抑制することが可能になる。こうすることで、封止層110の応力を緩和することで暗電流の低減を図ることができる。
特に、封止層110は、第1封止層上に、スパッタ法で形成された、酸化アルミニウム、酸化珪素、窒化珪素、窒化酸化珪素のいずれか1つを含む第2封止層とを有する構成であることが好ましい。
封止層110の第1封止層は、膜厚が0.05μm以上、0.2μm以下であることが好ましい。また、第1封止層は、酸化アルミニウム、酸化珪素、酸化チタンのいずれかを含むことが好ましい。
<緩衝層>
緩衝層109は、製造工程中の発塵などが原因で発生を皆無にすることが難しい封止層110の微小欠陥から侵入する、水分子などの有機光電変換材料を劣化させる因子を吸着及び/又は反応することで、その下の有機光電変換材料まで劣化因子が到達することを阻止する役割がある。また、封止層110として使用される緻密なセラミクス材料はその応力が大きいために、特に光電変換層の端部において応力が集中し、長期の保存/使用や、製造工程中の断続的な加熱、冷却といった熱衝撃によって、対向電極と画素電極が接触したり、光電変換層が剥離するような不良が発生することがある。この応力を緩和するための役割も緩衝層109が担う。更に、緩衝層109は光電変換層の上方に形成されるので透明な材料であることが求められる。
上記を満足する緩衝層材料として、次のような有機材料と無機材料が挙げられる。有機材料は、ポリビニルアルコールのような高分子や、光電変換材料として利用されている有機半導体が挙げられる。無機材料は、弗化カルシウム、弗化マグネシウム、弗化リチウムのような金属弗化物や、酸化カルシウム、酸化珪素、酸化ストロンチウム、酸化バリウム、酸化マグネシウムのような金属酸化物が挙げられる。
緩衝層109を被覆するように原子層堆積法で封止層110を形成する場合は、その材料となる有機金属化合物、金属ハロゲン化物などが反応可能な、水酸基を有する有機高分子や金属酸化物が好ましい。特に、緩衝層109は酸化珪素、窒化珪素、窒化酸化珪素のいずれかを含むことが好ましい。また、緩衝層109を基板全体に成膜する、所謂べた成膜すると、基板端部から水分子などの劣化因子が、むしろ、緩衝層109を通じて光電変換層内部へ浸透してしまう。そのために、緩衝層109は、光電変換層を被覆する程度の領域でパターニングして、緩衝層109も光電変換層、対向電極108と同時に封止層110で完全に被覆することが好ましい。そのために、成膜時にメタルマスクを使用してパターニングが可能な、真空蒸着やスパッタなどのPVD法によって金属酸化物を緩衝層109として成膜することが特に好ましい。PVD法によって緩衝層109を真空成膜することで、緩衝層109を形成する際は、基板が外気に曝露されずに水分子などの劣化因子が混入せず、有機光電変換材料が劣化しないことからも好ましい。
製造の際、有機層に対する水分子などの劣化因子が混入しないよう、少なくとも有機層107、対向電極108、緩衝層109、封止層110は、基板を外気に曝露することなく真空及び/又は不活性気体雰囲気下で一貫して形成されることが好ましい。真空中及び/又はAr、N等の不活性ガス中で、基板を一切外気に曝露せず、電荷ブロッキング層、光電変換層、緩衝層109を成膜する真空蒸着装置と、対向電極108、封止層110の封止補助層を成膜するスパッタ装置と、封止層110を成膜する原子層堆積装置が、真空度1×10−4Pa以下のクラスタ型真空搬送系にそれぞれ直結されている有機電界発光(有機EL)製造装置を使用することが特に好ましい。
<カラーフィルタ、隔壁、遮光層、保護層>
複数の画素部にはそれぞれカラーフィルタが設けられている。また複数の画素部のうち隣り合うカラーフィルタの間に設けられた隔壁は、画素部に入射した光を該画素部の光電変換層へ集光させるための集光手段として機能する。カラーフィルタ製造工程は、周辺遮光層形成工程、第1色カラーフィルタ形成工程、第2色カラーフィルタ形成工程、第3色カラーフィルタ形成工程、隔壁形成工程とからなる。周辺遮光層として、第1〜3色カラーフィルタのいずれかを有効画素領域外に形成してもよく、周辺遮光層のみを形成する工程を省略でき製造コストを抑えられる。隔壁形成工程は、周辺遮光層形成工程後、第1色カラーフィルタ形成工程後、第2色カラーフィルタ形成工程後、第3色カラーフィルタ形成工程後のいずれかで実施でき、利用する製造技術、製造方法の組合せにより適宜選択できる。なお、以下で説明する手順では、第2色カラーフィルタ形成工程後に隔壁形成工程を実施する例を紹介する。
従来のカラーフィルタ製造方法としてフォトリソグラフィ法が挙げられる。フォトリソグラフィ法は、製造工程が半導体製造のフォトリソグラフィ工程に準じているため、初期投資の抑制が可能である。これにより、従来はカラーフィルタの製造方法として広く利用されていた。このフォトリソグラフィ法を用いたカラーフィルタの製造方法では、基板上に着色硬化性組成物等を含む感光性組成物を塗布し乾燥させて形成した薄膜をパターン露光、現像、ベーク処理することによって着色画素を形成し、この工程を各色で繰返し行なってカラーフィルタを製造する。このフォトリソグラフィ法は公知の技術を組合せて容易に本発明へも適用できる。
一方、フォトリソグラフィ法を利用するカラーフィルタの製造方法に対して、より薄膜で、かつ微細パターンのカラーフィルタ形成に有効な方法としてドライエッチング法が用いられている。ドライエッチング法は、従来のフォトリソグラフィ法を用いたカラーフィルタ製造方法と比べて、光開始剤、モノマなどの感光性組成物やアルカリ可溶性樹脂を含まない着色硬化性組成物を使用するので、着色硬化性組成物全固形分量に占める着色剤の含有量を増加させる事が可能である。これにより、フォトリソグラフィ法に比べ、分光特性を同じ程度としながら膜厚を半減させたカラーフィルタ形成も可能であるので、混色が顕著になる画素寸法が2μm未満、特に1μm程度の固体撮像装置における、カラーフィルタ製造方法にドライエッチング法を適用することが好ましい。
ここで、ドライエッチング法によるカラーフィルタ製造工程を説明する。ドライエッチング法を適用する場合、第1〜3色カラーフィルタ形成工程は、更に、フォトレジストのパターニング工程、エッチング工程、フォトレジスト除去工程、着色層形成工程、平坦化工程からなる。なお、平坦化工程は、第1色カラーフィルタ形成工程及び/又は第2色カラーフィルタ形成工程で省略し、第3色カラーフィルタ形成工程で一括して行ない製造工程数を削減することができる。もっとも、最後に一括して平坦化する場合は各エッチング工程や平坦化工程の製造ばらつきが大きくなるので、利用する製造技術、製造方法の組合せにより、平坦化工程の省略を適切に考える必要がある。以下で説明する手順は、第1色カラーフィルタ形成工程の平坦化工程を省略した例である。
図17は、以下で説明するカラーフィルタの構成例を示す平面図である。図17のカラーフィルタは、実際よりも画素部の数を少なくすることで構成を簡略化したものである。図18は、図17のカラーフィルタの断面図を示し、図18(a)は、図17のI−I’線断面を示し、図18(b)は、図17のII−II’線断面を示している。なお、図19から図41についても、各図(a)が、図17のI−I’線断面を示しているものとし、各図(b)がII−II’線断面を示しているものとする。図17に示すように、隔壁112は、それぞれの画素部の周囲に形成され、複数の画素部が配列されている平面を垂直にみた状態で格子状に配置されている。
図18に示すように、固体撮像装置は、複数の画素部のうち隣り合うカラーフィルタの間に隔壁が設けられた構成である。この隔壁の材料が、カラーフィルタの材料より低屈折率で、かつ透明である。こうすることで、隣り合う画素部間で混色が生じることを防止することができる。
[周辺遮光層形成工程]
図19から図23は、周辺遮光層形成工程の一例を示している。
図19は、封止層110の上に周辺遮光層113を形成した状態を示している。図20は、周辺遮光層113の上にフォトレジストを成膜した状態を示している。図21は、周辺遮光層113上のフォトレジストをパターン形成した状態を示している。図22は、周辺遮光層113をドライエッチングした状態を示している。図23は、ドライエッチング後に周辺遮光層113上のフォトレジストを剥離した状態を示している。
周辺遮光層形成工程では、図19に示すように、封止層110の上全体へ周辺遮光層113を形成する黒着色剤を含む組成物を塗布する。次にホットプレートを用いて、雰囲気温度が180℃〜250℃、5〜10分間加熱処理し、塗布膜を硬化させて周辺遮光層(黒着色層)113を形成する。この加熱処理は組成物塗布後の乾燥と同時であってもよく、また塗布乾燥後に別途熱硬化の工程を設けてもよい。周辺遮光層113は、チタンブラックやカーボンブラックなどを分散させた黒着色剤組成物からなることが好ましい。周辺遮光層113は、後述の第1〜3色カラーフィルタ形成工程の平坦化工程において研磨ストッパとして利用することができる。研磨ストッパを兼ねる場合は、耐研磨性を向上させる目的で、酸化アルミニウム、酸化珪素、酸化ジルコニウムなどの無機微粒子を、周辺遮光層を形成する組成物に添加することもできる。周辺遮光層113を第1〜3色カラーフィルタのいずれかで形成する場合はこの工程は省略される。
なお、有効画素領域外は、有機層107の端部が段差となるために周辺遮光層113を形成すると、周辺遮光層113の表面もその端部上方に段差が生じることがある。特に周辺遮光層113が研磨ストッパの役割も担う場合は、周辺遮光層113を厚めに形成した後に、後述する平坦化工程をあらかじめ実施し、その段差を研磨し周辺遮光層113の表面を平坦化することが好ましい。
周辺遮光層形成工程の次は、以下のように、第1〜3色カラーフィルタ形成工程を順次おこなってカラーフィルタを形成する。ここでは、第1色カラーフィルタとして赤色のカラーフィルタ(図中「R」で示す。)、第2色カラーフィルタとして青色のカラーフィルタ(図中「B」で示す。)、第3色カラーフィルタとして緑色のカラーフィルタ(図中「G」で示す。)、を例として用いて説明する。
[フォトレジストのパターニング]
第1色カラーフィルタ形成工程では、先ず、図20に示すように、周辺遮光層113上にポジ型のフォトレジスト(例えば、富士フイルムエレクトロニクスマテリアルズ製FHi622BC)を塗布する。ホットプレートで、80〜100℃の範囲で、60秒プリベークを実施して、フォトレジストを形成する。
続いて、図21に示すように、フォトレジストの上方からフォトマスクを用いて、第1〜3色カラーフィルタが配列される有効画素領域に合わせた領域を露光する。例えば、水銀灯i線(波長365nm)を使用する露光ステッパを用いる。次に、ホットプレートで、100〜120℃の範囲で、90秒露光後加熱(PEB)処理を行なう。その後、現像液でパドル現像処理を行ない、更にホットプレートでポストベーク処理を実施し、有効画素領域のフォトレジストを除去する。このとき、周辺遮光層113の上方の領域にフォトレジストを残す。
[エッチング工程]
次に、フォトレジストをマスクとして周辺遮光層113にドライエッチングを行なう工程について説明する。ドライエッチング装置としては、例えば、反応性イオンエッチング(RIE)装置を用いる。RIE装置は、平行平板型や容量結合型、電子サイクロトロン共鳴型などの公知な構造で、高周波放電を用いてドライエッチングを行なうことができる。このRIE装置を用いて、フォトレジストをマスクとして周辺遮光層113にドライエッチング工程を行なう。これにより、図22に示すように、第1〜3色カラーフィルタが配列される有効画素領域の遮光層を除去する。
本発明では、周辺遮光層113のエッチング工程では、開口部形成ドライエッチング処理、残渣除去ドライエッチング処理を順次おこなう。エッチング工程ではまず、開口部形成ドライエッチング処理を行なう。
[開口部形成ドライエッチング処理]
開口部形成ドライエッチング処理を行なう場合、周辺遮光層113を矩形に加工する観点から、弗素系ガスの少なくとも1種とOガスとを少なくとも含む混合ガスを第1のエッチングガスとして用いることが好ましい。そして、開口部形成ドライエッチング処理では、平面電極(陰極)上に半導体基板を設置した処理室の内部へ、第1のエッチングガスを導入する。そしてこのエッチングガスが導入された状態で、平面電極と対向電極との間に高周波電圧が印加されると、陰極効果により周辺遮光層113を矩形に加工するエッチングが施される。この開口部形成ドライエッチング処理に用いる弗素系ガスとしては、下記式(1)で表される弗素系化合物のガスが好ましい。
Figure 0005637751
〔式中、nは1〜6を表し、mは0〜13を表し、lは1〜14を表す。〕
上記式(1)で表される弗素系ガスとしては、例えば、CF、C、C、C、C、C、C、及びCHFの群からなる少なくとも1種を挙げることができる。本発明における弗素系ガスは、前記群の中から1種のガスを選択して用いることができ、また、2種以上のガスを組合せて用いることができる。中でも、弗素系ガスは、被エッチング部分の矩形性維持の観点から、CF、C4、C、及びCHFの群から選ばれる少なくとも1種であることが好ましく、CF及び/又はC4であることがより好ましく、CFとC4の混合ガスであることが特に好ましい。
開口部形成ドライエッチング処理で用いる混合ガスは、エッチングプラズマの安定性、及び被エッチング形状の垂直性を維持する観点から、前記弗素系ガス及びOガスに加え、他のガスとして更に、He、Ne、Ar、Kr、Xeなどの希ガス、塩素、弗素、臭素等のハロゲン原子を含むハロゲン系ガス(例えば、CCl、CClF、AlF、AlCl等)、N、CO、及びCOの群から選ばれる少なくとも1種を含むことが好ましく、Ar、He、Kr、N、及びXeの群から選ばれる少なくとも1種を含むことがより好ましく、He、Ar及びXeの群から選ばれる少なくとも1種を含むことが更に好ましい。但し、エッチングプラズマの安定性、及び被エッチング形状の垂直性を維持することが可能である場合は、開口部形成ドライエッチング処理で用いる混合ガスは、弗素系ガス及びOガスのみからなるものであってもよい。
[残渣除去ドライエッチング処理]
残渣除去ドライエッチング処理では、Oガスを含む第2のエッチングガスを用いてドライエッチング処理を行なうことで、周辺遮光層113の矩形性を維持したまま、フォトレジストの表面変質層と遮光層が除去された領域の残渣を除去することができる。
残渣除去ドライエッチング処理で用いる第2のエッチングガスは、Oガスを含んでなるが、エッチングプラズマの安定性の点から、He、Ne、Ar、Kr、Xe、及びNガスの群から選ばれる少なくとも1種のガスからなる第3のエッチングガスを更に含み、この第3のエッチングガスとOガスとの混合比率(Arなどのガス/Oガス)が、流量比で40/1以下であることが好ましく、20/1以下であることがより好ましく、10/1以下であることが更に好ましい。また、残渣の除去性能を向上させるために、更に5%以下の弗素系化合物のガスを含んでもよい。
第3のエッチングガスは、He、Ar及びXeの群から選ばれる少なくとも1種のガスであることがより好ましい。但し、エッチングプラズマの安定性を維持することが可能である場合は、第2のエッチングガスはOのみで構成し、第4のガスを含有しなくてもよい。
また、残渣除去ドライエッチング処理は、あらかじめ算出されたエッチング処理時間に基づいてドライエッチング処理を終了することが好ましい。例えば、残渣除去ドライエッチング処理時間としては、フォトレジストの矩形性維持の点から、3〜10秒であることが好ましく、4〜8秒であることがより好ましい。
[フォトレジスト除去工程]
エッチング工程の次はフォトレジスト除去工程を行なう。まず、溶剤若しくはフォトレジスト剥離液を使用して、フォトレジスト剥離処理を実施し、周辺遮光層113上に残存するフォトレジストの除去を行なう。若しくは、上述した残渣除去エッチング処理の時間を延長してフォトレジストを除去する。
なお、フォトレジスト除去工程の後には、更に、脱溶剤、脱水のためベーク処理を行なう工程を設けることができる。以上のように、カラーフィルタを形成しようとする領域(有効画素領域)の遮光層をエッチングで除去し、フォトレジストを剥離する。
本発明におけるフォトレジスト除去工程は、1)フォトレジスト上に、剥離液又は溶剤を付与して、フォトレジストを除去可能な状態にする工程と、2)上記フォトレジストを、洗浄水を用いて除去する工程と、を含むことが好ましい。フォトレジスト上に、剥離液又は溶剤を付与して、除去可能な状態にする工程としては、例えば、剥離液又は溶剤を、少なくともフォトレジスト上に付与し、所定の時間停滞させるパドル現像工程を挙げることができる。剥離液又は溶剤を停滞させる時間としては、特に制限はないが、数十秒から数分であることが好ましい。
洗浄水を用いてフォトレジストを除去する工程としては、例えば、スプレ式又はシャワ式の噴射ノズルから、フォトレジストに洗浄水を噴射して、フォトレジストを除去する工程を挙げることができる。洗浄水としては、純水を好ましく用いることができる。また、噴射ノズルとしては、その噴射範囲内に支持体全体が包含される噴射ノズルや、可動式の噴射ノズルであってその可動範囲が支持体全体を包含する噴射ノズルを挙げることができる。噴射ノズルが可動式の場合、フォトレジストを除去する工程中に支持体中心部から支持体端部までを2回以上移動して洗浄水を噴射することで、より効果的にフォトレジストを除去することができる。
剥離液は、一般的には有機溶剤を含有するが、無機溶媒を更に含有してもよい。有機溶剤としては、例えば、1)炭化水素系化合物、2)ハロゲン化炭化水素系化合物、3)アルコール系化合物、4)エーテル又はアセタール系化合物、5)ケトン又はアルデヒド系化合物、6)エステル系化合物、7)多価アルコール系化合物、8)カルボン酸又はその酸無水物系化合物、9)フェノール系化合物、10)含窒素化合物、11)含硫黄化合物、12)含弗素化合物が挙げられる。剥離液としては、含窒素化合物を含有することが好ましく、非環状含窒素化合物と環状含窒素化合物とを含むことがより好ましい。
剥離液は、非環状含窒素化合物として、モノエタノールアミン、ジエタノールアミン及びトリエタノールアミンから選ばれる少なくとも1種と、環状含窒素化合物として、N−メチル−2−ピロリドン及びN−エチルモルホリンから選ばれる少なくとも1種とを含むことがより好ましく、モノエタノールアミンとN−メチル−2−ピロリドンとを含むことが更に好ましい。前記非環状含窒素化合物の含有量が、剥離液100質量部に対して、9質量部以上11質量部以下であって、環状含窒素化合物の含有量が65質量部以上70質量部以下であることが望ましい。また本発明における剥離液は、非環状含窒素化合物と環状含窒素化合物の混合物を純水で希釈したものであることが好ましい。
フォトレジスト除去工程は、着色層上に形成されたフォトレジストが除去されていればよく、着色層の側壁にエッチング生成物が付着している場合であっても、該生成物が完全に除去されていなくてもよい。本発明におけるフォトレジスト除去工程は、更にポストベークによる脱水処理を追加することが更に好ましい。
[第1色カラーフィルタ形成工程]
フォトレジスト除去工程の後、続いて第1色カラーフィルタ工程を行なう。図24は、第1色カラーフィルタを成膜した状態を示している。図25は、第1色カラーフィルタ上にフォトレジストを成膜した状態を示している。図26は、フォトレジストを露光、現像した状態を示している。図27は、第1色カラーフィルタをドライエッチングした状態を示している。図28は、第1色カラーフィルタ上のフォトレジストを剥離した状態を示している。
まず、図24に示すように、周辺遮光層113上全体を覆うと共に、開口部に埋込むようにして、第1色カラーフィルタを構成する組成物を塗布する。その後、ホットプレートを用いてポストベーク処理することで第1色カラーフィルタが形成される。
なお、この第1色カラーフィルタ形成工程では、この後の工程で研磨などの平坦化をすることを考慮し、研磨ストッパとなる周辺遮光層113の上面よりも第1色カラーフィルタの上面が上方に位置するように形成しておく。第1〜3色カラーフィルタ形成工程の平坦化工程において、第1色カラーフィルタを研磨ストッパとして利用する場合は、耐研磨性を向上させる目的で、酸化アルミニウム、酸化珪素、酸化ジルコニウムなどの無機微粒子を、第1色カラーフィルタを形成する着色層組成物に添加することもできる。
次に、図25に示すように、第1色カラーフィルタ上全体にポジ型フォトレジストを塗布し、プリベークを実施してフォトレジストを形成する。
そして、i線露光ステッパを用いて、図26に示すように、第2色カラーフィルタを形成しようとする領域を、パターニングしてフォトレジストを除去する。なお、フォトレジストのパターンを形成する処理などは先述のパターニング工程と同様である。
更に、図27に示すように、フォトレジストをマスクとし、第2色カラーフィルタを形成しようとする領域の第1色カラーフィルタを除去するエッチング工程を行なう。このエッチング工程では、第1色カラーフィルタに矩形の画素パターンを加工する観点から、先述の通り、弗素系ガスとOガスとを含む第1のエッチングガスを用いた開口部形成ドライエッチング処理と、NガスとOガスとを含む第2のエッチングガスを用いた残渣除去ドライエッチング処理を順次おこなって、第2色カラーフィルタを形成しようとする領域を除去することが好ましい。
エッチング工程の次は、図28に示すように、フォトレジストの除去工程を行なう。フォトレジスト除去の処理方法、条件、溶剤又は剥離剤などは、先述のフォトレジスト除去工程と同様である。
[第2色カラーフィルタ形成工程]
図29は、第2色カラーフィルタを成膜した状態を示している。図30は、第1色及び第2色カラーフィルタを平坦化した状態を示している。
第2色カラーフィルタ形成工程では、図29に示すように、研磨ストッパとなる周辺遮光層113及び第1色カラーフィルタの上面全体を覆うと共に、開口部に埋込むように、第2色カラーフィルタを形成する。第1色カラーフィルタの形成方法と同様に、カラーフィルタ組成物を塗布する。カラーフィルタ組成物の塗布後、ホットプレートを用いてポストベーク処理し、第2色カラーフィルタが形成される。第2色カラーフィルタを研磨ストッパとして利用する場合は、耐研磨性を向上させる目的で、酸化アルミニウム、酸化珪素、酸化ジルコニウムなどの無機微粒子を、第2色カラーフィルタを形成する着色層組成物に添加することもできる。
[平坦化工程]
図30に示すように、平坦化工程では、CMP装置を用いて、研磨ストッパとなる周辺遮光層113が露出するまで第1色カラーフィルタ及び第2色カラーフィルタを研磨して平坦化する。これにより、第1色カラーフィルタ及び第2色カラーフィルタよりも耐研磨性の高い研磨ストッパとなる周辺遮光層113が露出すると、第1色カラーフィルタ及び第2色カラーフィルタを研磨する速度が遅くなる。このため、研磨処理の終点、すなわち研磨ストッパとなる周辺遮光層113の表面に第1色カラーフィルタ及び第2色カラーフィルタの表面を合わせやすくなる。
[研磨の条件]
研磨剤には、酸化珪素微粒子を分散したスラリを使用し、研磨装置には、スラリ流量:100〜250cm・min−1、ウエハ圧:0.2〜5.0psi、リテーナリング圧:1.0〜2.5psi、研磨布からなる装置を使用することができる。ウエハ、研磨布の回転数は30rpm〜100rpm程度の回転数により、マイクロスクラッチの少ないカラーフィルタを形成することができる。研磨終了後、純水でクリーニングする。その後、ポストベーク処理を実施して含有水分を除去する。
[隔壁形成工程]
図31は、第1色及び第2色カラーフィルタ上にフォトレジストを成膜した状態を示している。図32は、フォトレジストを現像、露光した状態を示している。図33は、フォトレジストをマスクとしてドライエッチングした状態を示している。図34は、フォトレジストを剥離した状態を示している。図35は、隔壁材料を成膜した状態を示している。図36は、第1色及び第2色カラーフィルタと隔壁を平坦化した状態を示している。隔壁形成工程では、まず、図31に示すように、第1色カラーフィルタ、第2色カラーフィルタ、周辺遮光層113上の全体にポジ型フォトレジストを塗布し、プリベークを実施してフォトレジストを形成する。
次に、i線露光ステッパを用いて、図32に示すように、開口を形成しようとする領域のフォトレジストをパターニングして除去する。なお、フォトレジストのパターンを形成する処理としては先述のパターニング工程と同様である。
そして、図33に示すように、フォトレジストをマスクとし、開口を形成しようとする領域を除去するエッチング工程を行なう。このエッチング工程では、先述のエッチング工程と同様に、開口部形成ドライエッチング処理及び残渣除去ドライエッチング処理を行なって第1及び第2色カラーフィルタに開口部を形成する。
エッチング工程の次は、フォトレジストの除去工程を行なう。図34は、フォトレジストが除去された状態を示す。なお、フォトレジスト除去の処理方法、条件、溶剤又は剥離剤などは、先述のフォトレジスト除去工程と同様である。フォトレジスト除去工程の次は、隔壁形成工程を行なう。
隔壁形成工程では、研磨ストッパとなる周辺遮光層113、第1及び第2色カラーフィルタ上全体を覆うと共に、開口部に埋込むようにして、隔壁を形成する。図35に示すように、第1色カラーフィルタの形成方法と同様に隔壁組成物を塗布する。隔壁組成物の塗布後、ホットプレートを用いてポストベーク処理し、隔壁112が形成される。
隔壁材料としては、第1〜3色カラーフィルタより屈折率が低い透明材料が好ましく、屈折率1.5未満が好ましく、屈折率1.4未満がより好ましい。酸化珪素などの多孔質膜やシロキサンポリマ、非晶質弗素樹脂などが挙げられる。JSR製オプスター低屈折率材料JNシリーズ、東レ製NRシリーズ、旭硝子製サイトップシリーズ、DuPont製Teflon AFグレードなどが上市されている。隔壁112を研磨ストッパとして利用する場合は、耐研磨性を向上させる目的で、酸化アルミニウム、酸化珪素、酸化ジルコニウムなどの無機微粒子を、隔壁組成物に添加することもできる。
第3色カラーフィルタ形成工程を行なう前に、図36に示すように、研磨ストッパとなる周辺遮光層113が露出するまで、第1色カラーフィルタ、第2色カラーフィルタ、隔壁112を研磨する。隔壁形成工程の次は、第3色カラーフィルタ形成工程を行なう。なお、この平坦化工程を省略し、第3色カラーフィルタ形成工程で一括して研磨することも可能である。
[第3色カラーフィルタ形成工程]
図37は、第1色、第2色カラーフィルタ及び隔壁上にフォトレジストを成膜した状態を示している。図38は、フォトレジストを露光、現像した状態を示している。図39は、隔壁の一部をエッチングして第3色カラーフィルタの領域を形成した状態を示している。図40は、フォトレジストを剥離した状態を示している。図41は、第3色カラーフィルタを成膜した状態を示している。第3色カラーフィルタ形成工程では、まず、図37に示すように、隔壁材料層上全体にポジ型フォトレジストを塗布し、プリベークを実施してフォトレジストを形成する。
次に、図38に示すように、i線露光ステッパを用いて、第3色カラーフィルタを形成しようとする領域を、パターニングしてフォトレジストを除去する。なお、フォトレジストのパターンを形成する処理としては先述のパターニング工程と同様である。
そして、図39に示すように、フォトレジストをマスクとし、第3色カラーフィルタを形成しようとする領域を除去するエッチング工程を行なう。このエッチング工程では、先述のエッチング工程と同様の開口部形成ドライエッチング処理及び残渣除去ドライエッチング処理を行なって隔壁112に開口部を形成する。本工程前のフォトレジストパターンを形成する工程と本工程において、フォトレジストの処理条件及び/又はドライエッチングの処理条件を調整して、所望の幅の隔壁112を形成できるように開口部寸法を決定する。例えば画素寸法が1.0μmの場合、画素の開口率を大きくするために隔壁112の幅は0.1μm以下が好ましく、開口部寸法は0.9μm以上1.0μm未満とする。
図40に示すように、エッチング工程の次に、フォトレジストの除去工程を行なう。フォトレジスト除去の処理方法、条件、溶剤又は剥離剤などは、先述のフォトレジスト除去工程と同様である。
フォトレジストを除去した後、図41に示すように、第1色カラーフィルタ、第2色カラーフィルタ、及び、隔壁112とその開口部を全て覆うように第3色カラーフィルタを形成する。第3色カラーフィルタの形成方法は、第1色カラーフィルタ及び第2色カラーフィルタの形成方法と同様にカラーフィルタ組成物を塗布する。カラーフィルタ組成物の塗布後、ホットプレートを用いてポストベーク処理し、第3色カラーフィルタが形成される。
第3色カラーフィルタの形成工程後に、平坦化工程を行なう。
平坦化工程では、CMP装置を用いて、研磨処理を実施し、研磨ストッパとなる周辺遮光層113、第1色カラーフィルタ、第2色カラーフィルタ、隔壁112の上面が露出するまで第3色カラーフィルタの表面を平坦化する。なお、平坦化工程では、先述の平坦化工程同様の処理で第3色カラーフィルタを研磨処理する。これにより、第3色カラーフィルタよりも耐研磨性の高い研磨ストッパとなる周辺遮光層113が露出するまで研磨すると、予め形成した研磨ストッパとなる周辺遮光層113の上面、すなわち研磨処理の終点に、第3色カラーフィルタの上面の位置を合わせやすくなる。こうして、図18に示すように、第1〜第3色カラーフィルタが有効画素領域内に配列され、それらカラーフィルタは低屈折率材料からなる隔壁112で各々区画され、上面が研磨ストッパとなる周辺遮光層113の上面と同一面となるカラーフィルタが形成される。
上記例のように、図17のベイヤ配列に従う赤色カラーフィルタ(R)、緑色カラーフィルタ(G)、青色カラーフィルタ(B)、及びそれら画素間に配置された隔壁112を形成する場合、赤色カラーフィルタと青色カラーフィルタを形成してから隔壁材料を成膜し、最後に緑色カラーフィルタを形成する順序が製造コストの点から好ましい。その理由は、隔壁材料を成膜する前のエッチング工程(図33)で形成する開口部Iと、緑色カラーフィルタ材料を成膜する前のエッチング工程(図39)で形成する開口部IIが、表面から平面視した重心が同一で、開口寸法が隔壁112の幅だけ異なるからである。例えば、画素寸法が1.0μmで幅0.1μmの隔壁を形成する場合、開口部Iと開口部IIの重心を同一にして、開口部Iの寸法を1.1μm、開口部IIの寸法を0.9μmとすれば、隔壁112の幅が0.1μmとなる。もし、全てのカラーフィルタを形成した後に隔壁を形成する場合は0.1μm幅の開口部を形成するために、高解像度のパターニング技術が必要となり製造コストが増大する。一方で上記例では、最小の開口寸法が0.9μmなので汎用的なフォトリソグラフィ技術を適用でき製造コストが抑えられる。更に、開口部Iと開口部IIの形状と重心が同じなので、それぞれの開口部を形成する前のフォトレジストパターンの形成工程において、露光用フォトマスクを共通として、露光条件、現像条件、エッチング条件を調整することで開口寸法だけを変化させることが可能である。つまり高価なフォトマスクを削減でき好ましい。
なお、上記の平坦化工程では、研磨(CMP)処理でカラーフィルタの平坦化を行なっているが、本発明はこれに限るものではなく、先述したドライエッチング処理と同様の方法で、カラーフィルタを全面エッチング(エッチバック処理)して平坦化してもよい。
[着色組成物]
カラーフィルタを形成する着色組成物について以下に説明する。着色組成物は、ドライエッチングでパターン形成することで光硬化性成分を除くことができる。光硬化性成分を少なくあるいは好ましくは除いた着色組成物では、着色剤の濃度を高めることができる。したがって、困難とされていた従来以上に薄膜化されたカラーフィルタ層を、透過分光を維持しながら形成することが可能になる。よって、光硬化性成分を含まない非感光性の硬化性組成物が好ましく、より好ましくは熱硬化性組成物である。
以下、熱硬化性組成物について説明する。熱硬化性組成物は、着色剤と、熱硬化性化合物とを含んでなり、全固形分中における着色剤濃度は50質量%以上100質量%未満であることが好ましい。着色剤濃度を高めることにより、より薄膜のカラーフィルタを形成することができる。
[着色剤]
着色剤としては、特に限定されず、公知の染料や顔料を1種又は2種以上混合して用いることができる。
顔料としては、従来公知の種々の無機顔料又は有機顔料を挙げることができる。また、無機顔料であれ有機顔料であれ、高透過率であることが好ましいことを考慮すると、平均粒子径がなるべく小さい顔料の使用が好ましく、ハンドリングをも考慮すると、上記顔料の平均粒子径は、0.01μm〜0.1μmが好ましく、0.01μm〜0.05μmがより好ましい。
好ましい顔料としては、以下のものが挙げられる。但し、本発明は、これらに限定されるものではない。
C.I.ピグメント・イエロ11,24,108,109,110,138,139,150,151,154,167,180,185;
C.I.ピグメント・オレンジ36,71;
C.I.ピグメント・レッド122,150,171,175,177,209,224,242,254,255,264;
C.I.ピグメント・バイオレット19,23,32;
C.I.ピグメント・ブル15:1,15:3,15:6,16,22,60,66;C.I.ピグメント・グリーン7,36,58;
着色剤が染料である場合には、組成物中に均一に溶解して非感光性の熱硬化性着色樹脂組成物を得ることができる。
組成物を構成する着色剤として使用できる染料は、特に制限はなく、従来カラーフィルタ用として公知の染料が使用できる。化学構造としては、ピラゾールアゾ系、アニリノアゾ系、トリフェニルメタン系、アントラキノン系、アンスラピリドン系、ベンジリデン系、オキソノール系、ピラゾロトリアゾールアゾ系、ピリドンアゾ系、シアニン系、フェノチアジン系、ピロロピラゾールアゾメチン系、キサテン系、フタロシアニン系、ペンゾピラン系、インジゴ系等の染料が使用できる。
着色熱硬化性組成物の全固形分中の着色剤含有率は、特に限定されるものではないが、好ましくは30〜60質量%である。30質量%以上とすることでカラーフィルタとして適度な色度を得ることができる。また、60質量%以下とすることで光硬化を充分に進めることができ、膜としての強度低下を抑制することができる。
[熱硬化性化合物]
熱硬化性化合物としては、加熱により膜硬化を行えるものであれば特に限定はなく、例えば、熱硬化性官能基を有する化合物を用いることができる。前記熱硬化性化合物としては、例えば、エポキシ基、メチロール基、アルコキシメチル基及びアシロキシメチル基から選ばれる少なくとも1つの基を有するものが好ましい。
更に好ましい熱硬化性化合物としては、(a)エポキシ化合物、(b)メチロール基、アルコキシメチル基及びアシロキシメチル基から選ばれる少なくとも1つの置換基で置換された、メラミン化合物、グアナミン化合物、グリコールウリル化合物又はウレア化合物、(c)メチロール基、アルコキシメチル基及びアシロキシメチル基から選ばれる少なくとも1つの置換基で置換された、フェノール化合物、ナフトール化合物又はヒドロキシアントラセン化合物、が挙げられる。中でも、前記熱硬化性化合物としては、多官能エポキシ化合物が特に好ましい。
着色熱硬化性組成物中における上記熱硬化性化合物の総含有量としては、素材により異なるが、該硬化性組成物の全固形分(質量)に対して、0.1〜50質量%が好ましく、0.2〜40質量%がより好ましく、1〜35質量%が特に好ましい。
[各種添加物]
着色熱硬化性組成物には、本発明の効果を損なわない範囲で、必要に応じて、各種添加物、例えば、バインダ、硬化剤、硬化触媒、溶剤、充填剤、前記以外の高分子化合物、界面活性剤、密着促進剤、酸化防止剤、紫外線吸収剤、凝集防止剤、分散剤、等を配合することができる。
[フォトレジスト]
前述のとおり、ドライエッチング法により第1〜第3色カラーフィルタを形成する場合には、フォトレジストを用いてレジストパターンを形成する。また、除去工程においても、フォトレジストを用いてレジストパターンを形成することが好ましい。
ポジ型の感光性樹脂組成物としては、紫外線(水銀灯g線、h線、i線)、エキシマレーザ等を含む遠紫外線、電子線、イオンビーム及びX線等の放射線に感応するポジ型フォトレジスト用に好適なポジレジスト組成物が使用できる。上記放射線のうち、感光性樹脂層を露光するものとしては、g線、h線、i線が好ましく、中でもi線が好ましい。
具体的には、上記ポジ型の感光性樹脂組成物は、キノンジアジド化合物及びアルカリ可溶性樹脂を含有する組成物が好ましい。キノンジアジド化合物及びアルカリ可溶性樹脂を含有するポジ型の感光性樹脂組成物は、500nm以下の波長の光照射によりキノンジアジド基が分解してカルボキシル基を生じ、結果としてアルカリ不溶状態からアルカリ可溶性になることを利用してポジ型フォトレジストとして用いられている。このポジ型フォトレジストは解像力が著しく優れているので、半導体製造工程で広く用いられている。前記キノンジアジド化合物としては、ナフトキノンジアジド化合物が挙げられる。
現像液は、周辺遮光層には影響を与えず、ポジレジストの露光部及びネガレジストの未硬化部を溶解するものであればいかなるものも用いることができる。具体的には、種々の有機溶剤の組合せやアルカリ性の水溶液を用いることができる。
上記カラーフィルタの形成工程の説明では、レッド(R)、グリーン(G)、ブルー(B)による原色系のカラーフィルタを作成する場合を例に説明したが、これに限らず、シアン、マゼンタ、イエロー、(グリーン)を用いた補色系のカラーフィルタを作製する場合にも有用である。
[オーバーコート]
オーバーコート層は、カラーフィルタを後工程から保護するために、カラーフィルタ上へ成膜する層であり、保護層ともいう。アクリル系樹脂、ポリシロキサン系樹脂、ポリスチレン系樹脂、弗素樹脂などのような高分子材料や、酸化珪素、窒化珪素のような無機材料を適宜使用できる。ポリスチレン系などの感光性樹脂を使用すると、フォトリソグラフィ法によってオーバーコート層をパターニングできるので、ボンディング用パッド上の周辺遮光層113、封止層110、絶縁層102などを開口する際のフォトレジストとして使用することや、オーバーコート層自体をマイクロレンズとして加工することが容易になり好ましい。一方で、オーバーコート層を反射防止層として使用することも可能であり、カラーフィルタの隔壁として使用した各種低屈折率材料を成膜することも好ましい。また、後工程に対する保護層としての機能や反射防止層としての機能を追求するために、オーバーコート層を上記材料を組合せた2層以上の構成にすることも可能である。
[マイクロレンズ]
オーバーコート層自体や、オーバーコート層上にマイクロレンズを形成し、集光効率の向上や混色の抑制を更に追求することが可能である。上記例では、マイクロレンズを省略した構成としたが、カラーフィルタを低屈折率の隔壁で区画したため、集光効率の向上や混色の抑制が充分に達成できる。マイクロレンズの形成は、その製造コストや光学設計の難易度を勘案して、適宜選択することが可能である。
<読出し回路>
(読出し回路の第一の例)
図42は、図1に示す固体撮像装置における読出し回路の第一の例を示す図である。図42に示した読出し回路は、フローティングディフュージョンFDと、リセットトランジスタ204と、出力トランジスタ205と、選択トランジスタ206とを備える。リセットトランジスタ204、出力トランジスタ205、及び選択トランジスタ206は、それぞれnチャネルMOSトランジスタ(nMOSトランジスタ)で構成されている。
フローティングディフュージョンFDは、画素電極104と電気的に接続されており、その電位が画素電極104の電位に応じて変化する。図42の例では、光電変換層107内において、露光期間中、対向電極108から画素電極104に向かって信号電流Isigが流れるように(換言すると、正孔が画素電極104で捕集されるように)、対向電極108に印加する電圧VPXを設定している。このため、露光期間中は、Isigが画素電極104に流れることで、画素電極104の電位が上昇し、これに伴ってFDの電位も上昇することになる。
リセットトランジスタ204は、フローティングディフュージョンFDの電位を所定電位にリセットするためのものである。リセットトランジスタ204は、そのドレイン端子がFDに電気的に接続され、そのソース端子には電圧VSが供給されている。リセットトランジスタ204のゲート端子に印加されるリセットパルスRSがハイレベルになると、リセットトランジスタ204がオンし、リセットトランジスタ204のソースからドレインに電子が注入される。この電子により、FDの電位が降下して、FDの電位が所定電位にリセットされる。電圧VSは電圧VPXよりも小さく設定されており、これにより、露光期間中、対向電極108から画素電極104に向かって信号電流Isigが流れる。例えば、VPXを撮像素子の電源電圧Vddとし、VSを接地電圧GNDとする。Vddは、CMOSイメージセンサの駆動電源から供給される電圧である。
上記構成では、蓄積信号電荷量が少ない場合にはフローティングディフュージョンFDの電位が低く、信号電荷量が多い場合にはFDの電位が高くなる。FDで発生する暗電流起因ノイズはFDの電位が低いほど小さくなるため、この構成によれば、SN比改善のために低ノイズ化が強く要求される蓄積信号電荷量が少ない場合において、効果的にFD起因の暗電流ノイズを低減でき、SN比を改善することができる。
出力トランジスタ205は、フローティングディフュージョンFDの電位を電圧信号に変換して出力するものである。出力トランジスタ205は、そのゲート端子がFDに電気的に接続され、そのドレイン端子には電源電圧Vddが供給されている。また、そのソース端子が選択トランジスタ206のドレイン端子に接続されている。
選択トランジスタ206は、出力トランジスタ205の出力信号を信号線に選択的に出力するためのものである。選択トランジスタ206は、そのソース端子が信号線に接続されている。選択トランジスタ206のゲート端子に印加される選択パルスRWがハイレベルになると、選択トランジスタ206はオンし、出力トランジスタ205で変換された電圧信号が信号線に出力される。
読出し回路は、このような回路構成により、画素電極104で捕集された電荷に応じた信号を信号線に読出すことができる。
(読出し回路の第二の例)
図43は、図1に示す固体撮像装置における読出し回路の第二の例を示す図である。図43に示した読出し回路は、図42に示した読出し回路において、リセットトランジスタ204、出力トランジスタ205、及び選択トランジスタ206を、リセットトランジスタ204’、出力トランジスタ205’、及び選択トランジスタ206’に変更した構成となっている。リセットトランジスタ204’、出力トランジスタ205’、及び選択トランジスタ206’は、リセットトランジスタ204、出力トランジスタ205、及び選択トランジスタ206のそれぞれをnMOS型からpMOS型に変更したものとなっている。更に、図43に示した読出し回路では、電圧VPXと電圧VSとの関係をVPX<VSに設定し、出力トランジスタ205’のドレイン端子に供給する電圧を接地電圧GNDとしている。
この読出し回路では、リセットトランジスタ204’のゲート端子に印加されるリセットパルスRSがローレベルになると、リセットトランジスタ204’がオンし、リセットトランジスタ204’のソースからドレインに正孔が注入される。この正孔により、フローティングディフュージョンFDの電位が上昇して、FDの電位が所定電位にリセットされる。電圧VSは電圧VPXよりも大きく設定されているため、露光期間中、画素電極104から対向電極108に向かって信号電流Isigが流れる。Isigが画素電極104から対向電極108に向かって流れることで、画素電極104の電位が降下し、これに伴ってFDの電位も降下することになる。出力トランジスタ205’は、この電位降下後の電位を電圧信号に変換し、選択トランジスタ206’を介して信号線に出力する。
このように、読出し回路は、pMOSトランジスタを用いても構成することができる。
図42に示す回路構成の場合、MOS回路がnMOSトランジスタで構成されている。このため、VPX<VSとし、画素電極104で電子を捕集し、その電子量に応じた電圧信号を出力トランジスタ205から出力させる構成も考えられる。この構成にすると、露光開始と共に画素電極104の電位が降下するため、露光終了後に信号の読出しを行なってフローティングディフュージョンFDをリセットすると、FDの電位が上昇する方向に変動する。そして、リセットが終了すると、FDの電位はリセット電位から僅かに降下する。そして、この状態から、FDの電位は受光量に応じて下限電位まで降下することができる。つまり、この構成では、リセット終了後のFDの電圧降下分を信号として読み出すことができないため、飽和信号電荷数が減少する。
一方、図42に示す回路では、リセット開始と共にフローティングディフュージョンFDの電位は所定電位まで降下し、リセット終了後、FDの電位は該所定電位から更に降下する。そして、この状態からFDの電位は受光量に応じて上限電位まで上昇することができる。つまり、リセット終了後のFDの電圧降下分を信号として読出すことができるため、飽和信号電荷数を多くすることができる。この結果、低輝度から高輝度の被写体までを撮像することができるようになり、広ダイナミックレンジを実現することができる。広ダイナミックレンジの効果については、図43に示す回路でも同様に得ることができる。
なお、図42に示す回路では、フローティングディフュージョンFDの電位が受光量に応じて電圧VSから電圧VPXまで上昇することになる。つまり、VPXが電源電圧Vddよりも大きい場合、FDの電位が上昇しすぎてしまい、FDへ過大な電圧が印加されるために故障するおそれがある。そこで、FDの電位が所定値(保証電位)以上まで上がらないようにするための保護手段を設けておくことが好ましい。以下、保護手段の具体例を図44及び図45を参照して説明する。
図44は、図42に示す回路に保護手段としてのトランジスタを追加した図である。図44に示す回路は、図42に示す回路にnMOS型のトランジスタ207を追加した構成となっている。トランジスタ207は、そのゲート端子とドレイン端子が画素電極104及びフローティングディフュージョンFDと電気的に接続され、そのソース端子には電圧VLMTが供給されている。このトランジスタ207により、FDの電位が、VLMTにトランジスタ207の閾値電圧Vthを加えた値(VLMT+Vth)以上まで上がってしまうのを防止することができる。
図45は、図42に示す回路に保護手段としてのダイオードを追加した図である。図45に示す回路は、図42に示す回路にダイオード208を追加した構成となっている。ダイオード208は、そのカソードが画素電極104及びフローティングディフュージョンFDと電気的に接続され、そのアノードには電圧VLMTが供給されている。このダイオード208により、FDの電位が、VLMTにダイオード208のブレークダウン電圧Vbを加えた値(VLMT+Vb)以上まで上がってしまうのを防止することができる。
なお、図43に示す回路では、フローティングディフュージョンFDの電位が受光量に応じて電圧VSから電圧VPXまで降下することになる。つまり、電圧(VPX−GND)の絶対値が電源電圧(Vdd−GND)の絶対値よりも大きくなると、FDへ過大な電圧が印加されるために故障するおそれがある。そこで、FDの電位が所定値(保証電圧)以下まで下がらないようにするための保護手段を設けておくことが好ましい。保護手段としては、図44及び図45と同様にトランジスタ又はダイオードを採用すれば良い。
次に、図42に示す回路の駆動例を説明する。
図46は、図42に示す回路の駆動タイミングチャートであり、電子シャッタ機能をOFFにしたときのタイミングチャートである。図46において、“V_FD”は、フローティングディフュージョンFDの電位変化を示している。また、“RW_n”は、二次元状に配列された読出し回路のうち、n行目の読出し回路の選択トランジスタ206のゲート端子に供給される選択パルスの変化を示している。また、“RS_n”は、n行目の読出し回路のリセットトランジスタ204のゲート端子に供給されるリセットパルスの変化を示している。選択パルス及びリセットパルスは、図2に示した垂直ドライバ121によって供給される。
画素電極104に電荷を蓄積する期間(露光期間)が終了すると、選択パルスがハイレベルになり、フローティングディフュージョンFDの電位に応じた信号がデータレベルとして信号線に出力される。その後、選択パルスがハイレベルの期間中にリセットパルスがハイレベルとなり、FDの電位が所定電位にリセットされる。次に、リセットパルスがローレベルになると、FDの電位は僅かに変動する。この電位変動後のFDの電位がリセットレベルとして信号線に出力される。そして、信号処理回路123により、データレベルからリセットレベルが減算され、減算後の信号がデジタル信号に変換される。変換後の信号は、水平ドライバ124の制御によって撮像素子外部へと出力される。リセットレベルの読出し後、選択パルスがローレベルになり、この時点で次のフレーム期間の露光が開始される。露光期間終了後の動作は上述したとおりである。
図47は、図42に示す回路の駆動タイミングチャートであり、電子シャッタ機能をONにしたときのタイミングチャートである。図47に示す各表記は図46に示したものと同じである。図47に示すタイミングチャートは、図46に示すタイミングチャートにおいて、1フレーム期間の途中で選択パルス及びリセットパルスをハイレベルにしてフローティングディフュージョンFDの電位をリセットするものとしている。このようにすることで、画素電極104への電荷蓄積期間を、1フレーム期間内であれば任意に制御することができる。
図48は、図42に示す回路の駆動タイミングチャートであり、電子シャッタ機能をONにしたときのタイミングチャートである。図48に示す各表記は図46に示したものと同じである。図48に示すタイミングチャートは、図46に示すタイミングチャートにおいて、2フレーム期間の途中で選択パルス及びリセットパルスをハイレベルにしてフローティングディフュージョンFDの電位をリセットするものとしている。このようにすることで、画素電極104への電荷蓄積期間を1フレームより長くすることができる。
なお、図46〜図48の駆動例では、前フレームの露光で得たデータレベルから、次フレームの露光開始前に得たリセットレベルを減算することでCDS処理を行っている。リセットレベルにはリセットトランジスタ204のオフ時に発生するkTCノイズが含まれるため、上述したCDS処理で正確なノイズ低減処理を行なうことが難しい。このkTCノイズを低減する方法として、リセットトランジスタのソースに供給する電圧を可変とし、リセット期間中にこの電圧を変動させる方法がある。この方法を採用したときの駆動例について図49を参照して説明する。
図49は、図42に示す回路の駆動タイミングチャート(電子シャッタ機能OFFのとき)であり、kTCノイズ低減を目的としたタイミングチャートである。図49に示す各表記は図46に示したものと同じである。ただし、このタイミングチャートは、図42に示す回路において、リセットトランジスタ204のソース端子に供給する電圧を固定ではなく行毎に可変にしているため、新たに“VS_n”を追加している。“VS_n”は、n行目の読出し回路のリセットトランジスタ204のソース端子に供給される電圧VSの変化を示している。
図49に示すタイミングチャートにおいて図46と異なる点は、リセットパルスをローレベルへ戻す直前に電圧VSをそれまでよりも大きくし、リセットパルスをローレベルへ戻した時にVSを元の値へ戻す点である。このような駆動を採用することで、通常のリセット動作時に対してkTCノイズを2分の1にすることができ、ノイズ低減が可能である。この駆動は、電子シャッタがONのときでも同様に適用することができる。
なお、ここまでは読出し回路が図42に示すものを例にして駆動例を説明したが、図43に示す回路の場合には、リセットパルス及び選択パルスの極性が反転し、フローティングディフュージョンFDの電位が反転し、“VS_n”の極性が反転するだけであるため説明を省略する。
次に、kTCノイズを低減する別の方法について図50〜図52を参照して説明する。
図50は、図42に示す回路においてkTCノイズを低減する手段を追加した回路例を示す図である。図50に示す回路は、図42に示す回路にフィードバック回路209を追加した構成となっている。
フィードバック回路209は、リセットパルスがハイレベルの期間に信号線に出力される信号については、これをリセットトランジスタ204のゲート端子に供給し、それ以外の信号については、これを信号処理回路123に出力する。フィードバック回路209は、信号線とリセットトランジスタ204のゲート端子との間に接続された切替スイッチ等で構成される。この構成により、リセットトランジスタ204の帯域を狭めながらリセットトランジスタ204をオフすることができる。このため、フローティングディフュージョンFDの熱揺らぎを抑えた状態でリセットトランジスタ204をオフにすることができ、kTCノイズを低減することができる。
図51は、図42に示す回路においてkTCノイズを低減する手段を追加した別の回路例を示す図である。図51に示す回路は、図42に示す回路にフィードバック回路210を追加した構成となっている。
フィードバック回路210は、リセットパルスがハイレベルの期間に信号線に出力される信号については、これをリセットトランジスタ204のソース端子に供給し、それ以外のデータレベルの信号については、これを信号処理回路123に出力するための回路である。フィードバック回路210は、信号線とリセットトランジスタ204のソース端子との間に接続された切替スイッチ等で構成される。この構成により、リセットトランジスタ204のソース端子とフローティングディフュージョンFDの間にフィードバックループが形成されるため、リセットトランジスタ204を、そのゲート電圧の帯域を徐々に狭めながらオフすることができる。このように、フィードバックループを動作させて熱雑音を除去しながらリセットトランジスタ204をオフにすることができるため、kTCノイズを低減することができる。
図52は、図42に示す回路においてkTCノイズを低減する手段を追加した更に別の回路例を示す図である。図52に示す回路は、図42に示す回路にフィードバック回路211と、nMOS型のトランジスタ212と、コンデンサ213とを追加した構成となっている。
トランジスタ212は、そのドレイン端子がコンデンサ213を介して画素電極104及びフローティングディフュージョンFDに電気的に接続され、そのソース端子がフィードバック回路211に接続されている。トランジスタ212は、そのゲート電極に供給されるフィードバックパルスにより制御される。
フィードバック回路211は、リセットパルスがハイレベルの期間に信号線に出力される信号については、これをトランジスタ212のソース端子に供給し、それ以外の信号については、これを信号処理回路123に出力するための回路である。フィードバック回路211は、信号線とトランジスタ212のソース端子との間に接続された切替スイッチ等で構成される。この構成により、リセットパルスがハイレベルの期間中にトランジスタ212をオンにしておくことで、リセットトランジスタ204をオフしたときに発生するkTCノイズを除去することができる。一方、リセットトランジスタ204のオフ後、トランジスタ212をオフする必要があり、このときのオフ動作によって別のkTCノイズが発生してしまう。しかし、図52の構成によれば、この別のkTCノイズが、コンデンサ213の容量とフローティングディフュージョンFDの容量とで分割されてFDで検出されることになるため、結果として、kTCノイズを低減することが可能となる。
<固体撮像装置の他の構成例>
固体撮像装置の他の構成例を説明する。以下に説明する構成例において、すでに説明した部材などと同等な構成、作用を有する部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化あるいは省略する。
図53は、固体撮像装置の他の構成例を示す模式的な断面図である。この構成例の固体撮像装置は、絶縁層102の表面上に画素電極104が設けられている。絶縁層102及び画素電極104を覆うように電荷ブロッキング層15aが設けられている。電荷ブロッキング層15aは、画素電極104から光電変換層12に電子が注入されることを抑える機能を有する。この構成例は、読出し回路116に含まれるリセットトランジスタのソース電位より対向電極108の電位を高くして、該対向電極から画素電極104へ向かって電流が通る(つまり、画素電極104に正孔が捕集される)構成である。
読出し回路116は、図44に例示した通り、FDと、リセットトランジスタと、出力トランジスタと、選択トランジスタと、FDの電位を制限する保護トランジスタを備え、これらはnMOSトランジスタから構成される。更に、該読出し回路において、リセットトランジスタと信号線の間にkTCノイズを低減するフィードバック回路を先述の通り設けた。読出し回路116、ビアプラグ105を含む配線層や、図中の絶縁層102及び画素電極104は標準CMOSイメージセンサプロセスにより製作した。画素電極104は、CVD法でTiN(膜厚15nm)を形成し、表面粗さがRa=0.4nmだった。又、前記TiNのドライエッチング工程において、等方性のプラズマエッチング条件とすることで、画素電極104の端部に傾斜面を有し、該傾斜面が基板から50°傾斜するようパターニングした。
電荷ブロッキング層15aは、下記式(2)の化合物を膜厚100nmで蒸着して形成した。又、下記式(3)の化合物とフラーレンC60を、該C60組成が80%になるように共蒸着することで、光電変換層12を膜厚400nmで形成した。光電変換層に含まれるC60の電子親和力はEa=4.2eVであって、電荷ブロッキング層15aとなる式(2)化合物のイオン化ポテンシャルはIp=5.2eVであったので、Δ1=1.0eVとなり、本構成の光電変換素子は効果的に暗電流を抑制できた。更に、電荷ブロッキング層15aとなる式(2)化合物の電子親和力はEa=1.9eVであって、画素電極104となるTiNの仕事関数は4.5eVであったので、Δ2=2.6eVとなり、本構成の光電変換素子は画素電極104から光電変換層12に電子が注入されることを抑えられた。これらの蒸着工程は、真空度が1×10−4Pa以下であって、基板上方に第1のメタルマスクを配置して電荷ブロッキング層15a、光電変換層12を第1の領域(図1参照)に形成した。なお、各層の仕事関数とIpは大気中光電子分光装置(理研計器製AC‐2)で測定した。又、各層のEaは、該当する層の分光吸収から吸収端のエネルギEgを求め、該当する層のIp値からEg値を引くことで計算した(Ea=Ip−Eg)。
Figure 0005637751
Figure 0005637751
対向電極108は、ArガスとOガスを導入した真空度0.1Paの雰囲気で、ITOターゲットを使用した高周波マグネトロンスパッタにより、ITOを膜厚10nmとして形成した。基板上方に第2のメタルマスクを配置し、対向電極を第2の領域に形成した。
緩衝層109として一酸化珪素を膜厚100nmで真空蒸着した。この蒸着工程では、真空度を1×10−4Pa以下とし、基板上方に第3のメタルマスクを配置して緩衝層109を第3の領域に形成した。
電荷ブロッキング層15a、光電変換層12、対向電極108、緩衝層109を成膜する真空蒸着装置と、対向電極108を成膜するスパッタ装置が真空度1×10−4Pa以下のクラスタ型真空搬送系にそれぞれ直結されている有機EL製造装置を使用した。
封止層110の第1封止層110Aは、原子層堆積装置でトリメチルアルミニウムと水を使用し、Arをキャリアガスとして使用した真空度0.5kPaの雰囲気で、基板温度150℃以下で膜厚0.2μmの酸化アルミニウムを形成した。
第1封止層110A上に膜厚0.1μmの窒化珪素からなる封止補助層として機能する第2封止層110Bを形成した。封止補助層110aは、ArガスとNガスを導入した真空度0.1Paの雰囲気で、窒化珪素ターゲットを使用した高周波マグネトロンスパッタにより形成した。
カラーフィルタCF、隔壁112、遮光層113、オーバーコート層114は、上記の構成例と同様の手順で形成される。
固体撮像装置において、複数の画素部のうち隣り合うカラーフィルタCFの間に隔壁112が設けられ、この隔壁112の材料が、カラーフィルタCFの材料より低屈折率で、かつ透明である。このため、混色を防止できる。
図54は、固体撮像装置の他の構成例を示す模式的な断面図である。この構成例の固体撮像装置は、絶縁層102の表面と画素電極104の表面が同一平面となる完全平坦化した画素電極の構成になっている。絶縁層102及び画素電極104を覆うように光電変換層12が設けられている。光電変換層12上には、電荷ブロッキング層15bが設けられている。電荷ブロッキング層15bは、対向電極108から光電変換層12に電子が注入されることを抑える機能を有する。この構成は、読出し回路116に含まれるリセットトランジスタのソース電位より対向電極108の電位を低くして、画素電極104から対向電極108に向かって電流が通る(つまり、電子が画素電極104に捕集される)構成である。
読出し回路116は、図43に例示した通り、FDと、リセットトランジスタと、出力トランジスタと、選択トランジスタを備え、これらはpMOSトランジスタから構成される。更にFDには、その電位を制限する先述のpMOSトランジスタを接続した。又、該読出し回路116において、リセットトランジスタと信号線の間にkTCノイズを低減するフィードバック回路を先述の通り設けた。画素電極104は、該FDと繋がるピアブラグ105に接してAlからなる低抵抗層と、TiNからなる表面層で構成され、先述の溝分離法で形成した。絶縁層102、画素電極104、ビアプラグ105を含む多層配線、読出し回路116は標準CMOSイメージセンサプロセスにより製作した。
光電変換層12は、上記式(3)の化合物とC60とを、該C60の組成が80%になるように膜厚400nmで共蒸着した。電荷ブロッキング層15bは、上記式(3)の化合物を膜厚20nmで蒸着してから、下記式(4)の化合物を膜厚300nmで蒸着した。光電変換層に含まれるC60の電子親和力はEa=4.2eVであって、電荷ブロッキング層15bのうち光電変換層に接する式(3)化合物のイオン化ポテンシャルはIp=5.4eVであったので、Δ1=1.2eVとなった。更に、光電変換層とそれに隣接する電荷ブロッキング層が同じ上記式(3)の化合物を含むので中間準位の発生が防止された。以上の効果により本構成の光電変換素子は効果的に暗電流を抑制できた。更に、電荷ブロッキング層15bのうち対向電極108に接する式(4)化合物の電子親和力はEa=1.9eVであって、対向電極108となるITOの仕事関数は4.5eVであったので、Δ2=2.6eVとなり、本構成の光電変換素子は対向電極108から光電変換層12に電子が注入されることを抑えられた。これらの蒸着工程は真空度が1×10−4Pa以下であって、基板上方に第1のメタルマスクを配置して光電変換層12と電荷ブロッキング層15bを第1の領域に形成した。
Figure 0005637751
本構成の例において、対向電極108、緩衝層109、封止層110、カラーフィルタCF、隔壁112、周辺遮光層113、オーバーコート層114の形成工程は、図53の構成例と同じである。
<積層型固体撮像装置の利点及び用途>
次に、上述した固体撮像装置の利点及び用途について説明する。
(カメラモジュール化)
固体撮像装置は、受光部として従来のSiフォトダイオードに換えて、一対の電極とこれらで挟まれた有機層を用いる以外、特別な入出力を必要としない。このため、カメラモジュールに組込む場合でも、従来のモジュールを適用することができ、カメラモジュール化が容易となる。
(チップサイズ)
有機層107及び対向電極108は画素部全体で一括形成することができるので、本発明の固体撮像装置は、読出し回路116、ビアプラグ105を含む多層配線、及び画素電極104を形成する製造技術と製造方法を目的に応じて組合せることにより、微小チップから大面積チップまで容易に形成することができる。微小チップの場合は、標準的な半導体製造工程を利用することで、その最新の微細化技術を制限なく応用でき、画素寸法の最小化/画素数の最大化や大量生産を容易に達成できる。大面積チップの場合は、液晶型表示装置等のTFTプロセスを利用することで低コストな大量生産が可能である。
(画素寸法)
イメージセンサに対する高画素数化及び低コスト化の要求が強く、画素寸法の縮小化が今日も進行している。その結果、Siフォトダイオードを用いた従来のイメージセンサでは、受光部であるフォトダイオードへ効率的に光を導くことが困難になっている。特に、画素寸法が2μm未満になるとこの問題が顕著になる。本発明の固体撮像装置は、有機層107が読出し回路の上方にあって開口を大きくとることができるためにこの問題を回避することが可能である。従って、更なる微細化が進み画素寸法が2μm未満、特に1μm程度となっても、実用上、何ら問題ない。
(コストの優位性)
本発明の固体撮像装置は、上述した構成により、従来のイメージセンサで必要とされているマイクロレンズと赤外線遮断フィルタを省略できコストの低減が可能である。つまり、画素の開口率が80%を超えるのでマイクロレンズが必須でない。又、赤外光に感度を持たない有機色素で光電変換層を構成できるので赤外線カットフィルタを不要にできる。
(性能の優位性)
本発明の固体撮像装置は、上述した構成により、従来のイメージセンサと比較して良好な撮像が得られる。まず、画素の開口率が80%を超えるので入射光量が多くなり高感度化が容易である。つまり暗いシーンでもきれいに撮ることができる。又、読出し回路の出力電圧振幅が大きくなるので飽和電荷数を大きくすることが可能である。従って明るいシーンでもきれいに撮ることができる。更に、感度の高さと飽和電荷数の大きさが両立可能なのでダイナミックレンジを広くとることができる。従って、コントラストの強いシーンでも白とびや黒つぶれがなくきれいに撮ることができる。
(用途)
本発明の固体撮像装置は、先述した利点により、デジタルスチルカメラやデジタルビデオカメラの高性能化を実現できる。又、固体撮像装置の高性能化と小型化が同時に要求される内視鏡用途に好適である。更に、固体撮像装置の高性能化、小型化、低コスト化すべてが強く要求される携帯電話用カメラにおいて、本発明の構成は従来のイメージセンサと比較して顕著な優位性を誇る。なお、本発明の構成は、上記用途に限定されるものではなく、監視用カメラや自動車搭載用カメラ、ロボット用カメラなどにも利用可能である。
以上の説明は、次の事項を開示している。
(1)複数の画素部を有する固体撮像装置であって、
前記画素部が、画素電極と、
前記画素電極の上方に設けられ、受光した光に応じて電荷を生成する光電変換層を含む有機層と、
前記有機層の上方に前記複数の画素部で共有に設けられた対向電極と、
前記対向電極を覆う封止層と、
前記封止層の上方に設けられたカラーフィルタと、
前記画素電極に捕集された電荷に応じた信号を読出す読出し回路と、
前記カラーフィルタを透過する光を、該カラーフィルタが配置された前記画素部に対応する前記光電変換層へ導く集光手段と、を備え、
前記光電変換層がp型有機半導体とn型有機半導体を含み、
前記有機層が、前記光電変換層と前記画素電極及び/又は前記対向電極との間に、 前記画素電極及び/又は前記対向電極から前記光電変換層への電荷の注入を抑制する電荷ブロッキング層を含み、
前記電荷ブロッキング層のイオン化ポテンシャルと、前記光電変換層に含まれるn型有機半導体の電子親和力との差が1eV以上でであって、前記複数の画素部のうち隣り合う前記カラーフィルタの間に隔壁が設けられ、前記隔壁の材料が、前記カラーフィルタの材料より低屈折率で、かつ透明である固体撮像装置。
(2)上記(1)に記載の固体撮像装置であって、
前記隔壁の材料が弗素樹脂を含む固体撮像装置。
(3)上記(1)又は(2)に記載の固体撮像装置の製造方法であって、
ベイヤ配列に従って、前記カラーフィルタとして赤色カラーフィルタ及び青色カラーフィルタを形成し、その後、前記隔壁を形成し、前記隔壁を形成した後で前記カラーフィルタとして緑色カラーフィルタを形成し、前記赤色カラーフィルタ、前記青色カラーフィルタ、前記緑色カラーフィルタ、前記隔壁の表面を化学的機械研磨(CMP)法又はエッチバック法により平坦化する固体撮像装置の製造方法。
(4)上記(3)に記載の固体撮像装置の製造方法であって、
前記カラーフィルタをドライエッチング法で形成する固体撮像装置の製造方法。
100 固体撮像装置
102 絶縁層
104 画素電極
107 有機層
108 対向電極
109 緩衝層
110 封止層
112 隔壁
113 遮光層
116 読出し回路

Claims (6)

  1. 複数の画素部を有する固体撮像装置であって、
    前記画素部が、画素電極と、
    前記画素電極の上方に設けられ、受光した光に応じて電荷を生成する光電変換層を含む有機層と、
    前記有機層の上方に前記複数の画素部で共有に設けられた対向電極と、
    前記対向電極を覆う封止層と、
    前記封止層の上方に設けられたカラーフィルタと、
    前記画素電極に捕集された電荷に応じた信号を読出す読出し回路と、を備え、
    前記光電変換層がp型有機半導体とn型有機半導体を含み、
    前記有機層が、前記光電変換層と前記画素電極及び/又は前記対向電極との間に、前記画素電極及び/又は前記対向電極から前記光電変換層への電子の注入を抑制する電子ブロッキング層を含み、
    前記電子ブロッキング層のイオン化ポテンシャルと、前記光電変換層に含まれるn型有機半導体の電子親和力との差が1eV以上であって、前記複数の画素部のうち隣り合う前記カラーフィルタの間に隔壁が設けられ、前記隔壁の材料が、前記カラーフィルタの材料より低屈折率で、かつ透明である固体撮像装置。
  2. 上記請求項1に記載の固体撮像装置であって、
    前記隔壁の材料が弗素樹脂を含む固体撮像装置。
  3. 上記請求項1又は2に記載の固体撮像装置であって、
    前記電子ブロッキング層が複数層で構成されている固体撮像装置。
  4. 上記請求項3に記載の固体撮像装置であって、
    前記複数層のうち、前記光電変換層と接する層が、前記光電変換層に含まれる前記p型有機半導体と同じ材料により構成されている固体撮像装置。
  5. 上記請求項1〜4のいずれか1項に記載の固体撮像装置の製造方法であって、
    ベイヤ配列に従って、前記カラーフィルタとして赤色カラーフィルタ及び青色カラーフィルタを形成し、その後、前記隔壁を形成し、前記隔壁を形成した後で前記カラーフィルタとして緑色カラーフィルタを形成し、前記赤色カラーフィルタ、前記青色カラーフィルタ、前記緑色カラーフィルタ、前記隔壁の表面を化学的機械研磨(CMP)法又はエッチバック法により平坦化する固体撮像装置の製造方法。
  6. 上記請求項に記載の固体撮像装置の製造方法であって、
    前記カラーフィルタをドライエッチング法で形成する固体撮像装置の製造方法。
JP2010150593A 2009-08-28 2010-06-30 固体撮像装置,固体撮像装置の製造方法 Active JP5637751B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010150593A JP5637751B2 (ja) 2009-08-28 2010-06-30 固体撮像装置,固体撮像装置の製造方法
US12/870,366 US8232616B2 (en) 2009-08-28 2010-08-27 Solid-state imaging device and process of making solid state imaging device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009199046 2009-08-28
JP2009199046 2009-08-28
JP2010150593A JP5637751B2 (ja) 2009-08-28 2010-06-30 固体撮像装置,固体撮像装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011071483A JP2011071483A (ja) 2011-04-07
JP5637751B2 true JP5637751B2 (ja) 2014-12-10

Family

ID=43623589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010150593A Active JP5637751B2 (ja) 2009-08-28 2010-06-30 固体撮像装置,固体撮像装置の製造方法

Country Status (2)

Country Link
US (1) US8232616B2 (ja)
JP (1) JP5637751B2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034141A (ja) * 2008-07-25 2010-02-12 Panasonic Corp 固体撮像装置とその製造方法
JP4741015B2 (ja) * 2009-03-27 2011-08-03 富士フイルム株式会社 撮像素子
JP2011071482A (ja) * 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置,固体撮像装置の製造方法,デジタルスチルカメラ,デジタルビデオカメラ,携帯電話,内視鏡
JP2011228648A (ja) * 2010-03-31 2011-11-10 Fujifilm Corp 撮像素子
JP5470181B2 (ja) * 2010-07-09 2014-04-16 パナソニック株式会社 固体撮像装置
JP6124217B2 (ja) * 2011-04-28 2017-05-10 パナソニックIpマネジメント株式会社 固体撮像装置及びそれを用いたカメラシステム
GB2490712B (en) 2011-05-11 2018-07-04 Flexenable Ltd Pixellated display devices
US8946812B2 (en) * 2011-07-21 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5800682B2 (ja) * 2011-10-31 2015-10-28 富士フイルム株式会社 光電変換素子の製造方法、および撮像素子の製造方法
JP5730265B2 (ja) * 2011-10-31 2015-06-03 富士フイルム株式会社 撮像素子
CN103999221B (zh) * 2011-12-22 2017-08-29 佳能株式会社 固态成像器件和成像装置
CN104520993B (zh) 2012-08-09 2017-07-28 松下知识产权经营株式会社 固体摄像装置
JP2014067948A (ja) * 2012-09-27 2014-04-17 Fujifilm Corp 固体撮像素子および撮像装置
JP6124220B2 (ja) * 2012-09-27 2017-05-10 パナソニックIpマネジメント株式会社 固体撮像装置
CN104813653B (zh) 2012-11-27 2018-09-14 松下知识产权经营株式会社 固体摄像装置及其驱动方法
US9935152B2 (en) 2012-12-27 2018-04-03 General Electric Company X-ray detector having improved noise performance
WO2014103150A1 (ja) 2012-12-28 2014-07-03 パナソニック株式会社 固体撮像装置およびその製造方法
JP5873847B2 (ja) 2013-03-29 2016-03-01 富士フイルム株式会社 固体撮像素子および撮像装置
CN105594197A (zh) 2013-09-27 2016-05-18 富士胶片株式会社 摄像装置及摄像方法
CN105580348B (zh) * 2013-09-27 2018-12-18 富士胶片株式会社 摄像装置及摄像方法
US9917133B2 (en) 2013-12-12 2018-03-13 General Electric Company Optoelectronic device with flexible substrate
US9257480B2 (en) 2013-12-30 2016-02-09 General Electric Company Method of manufacturing photodiode detectors
EP3117204B1 (en) 2014-03-13 2021-06-16 General Electric Company Curved digital x-ray detector for weld inspection
JP6213937B2 (ja) 2014-04-18 2017-10-18 パナソニックIpマネジメント株式会社 受光デバイス
JP6494207B2 (ja) * 2014-07-31 2019-04-03 キヤノン株式会社 光電変換装置、光電変換システム、光電変換装置の駆動方法
US10104322B2 (en) * 2014-07-31 2018-10-16 Invisage Technologies, Inc. Image sensors with noise reduction
KR102313989B1 (ko) * 2014-09-30 2021-10-15 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
US9967501B2 (en) 2014-10-08 2018-05-08 Panasonic Intellectual Property Management Co., Ltd. Imaging device
US10038019B2 (en) 2015-12-29 2018-07-31 Industrial Technology Research Institute Image sensor and manufacturing method thereof
CN107018289B (zh) * 2016-01-22 2021-01-19 松下知识产权经营株式会社 摄像装置
JP6782431B2 (ja) 2016-01-22 2020-11-11 パナソニックIpマネジメント株式会社 撮像装置
CN112788224B (zh) 2016-01-29 2023-04-04 松下知识产权经营株式会社 摄像装置
US9704907B1 (en) * 2016-04-08 2017-07-11 Raytheon Company Direct read pixel alignment
US9978789B2 (en) * 2016-06-06 2018-05-22 Visera Technologies Company Limited Image-sensing device
JP2018093052A (ja) 2016-12-02 2018-06-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器
KR20180074308A (ko) * 2016-12-23 2018-07-03 삼성전자주식회사 전자 소자 및 그 제조 방법
KR102357513B1 (ko) * 2017-03-21 2022-02-04 에스케이하이닉스 주식회사 이미지 센서
TWI756388B (zh) * 2017-03-24 2022-03-01 日商富士軟片股份有限公司 結構體、近紅外線透射濾波層形成用組成物及光感測器
TWI649865B (zh) 2017-09-06 2019-02-01 財團法人工業技術研究院 影像感測器及其製造方法
KR20190068315A (ko) * 2017-12-08 2019-06-18 엘지디스플레이 주식회사 전계 발광 표시장치
CN110071126A (zh) 2018-01-23 2019-07-30 松下知识产权经营株式会社 摄像装置
CN110098218A (zh) 2018-01-31 2019-08-06 松下知识产权经营株式会社 摄像装置
JP6632670B2 (ja) * 2018-08-08 2020-01-22 キヤノン株式会社 半導体装置およびその製造方法
JP7535707B2 (ja) 2018-11-07 2024-08-19 パナソニックIpマネジメント株式会社 撮像装置
WO2023189040A1 (ja) * 2022-03-29 2023-10-05 パナソニックIpマネジメント株式会社 光電変換素子及び撮像素子

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59119980A (ja) 1982-12-25 1984-07-11 Toshiba Corp 固体撮像装置の製造方法
JPS63173002A (ja) 1987-01-13 1988-07-16 Fujitsu Ltd 固体カラ−撮像素子
JPH02143560A (ja) 1988-11-25 1990-06-01 Toshiba Corp 積層型固体撮像装置
JPH08250698A (ja) 1995-03-14 1996-09-27 Toshiba Corp 固体撮像装置
KR20010040506A (ko) * 1998-02-02 2001-05-15 유니액스 코포레이션 유기 반도체로부터 제조한 영상 센서
JP2003332544A (ja) 2002-05-14 2003-11-21 Sanyo Electric Co Ltd 固体撮像素子及びその製造方法
JP4598680B2 (ja) * 2005-01-18 2010-12-15 パナソニック株式会社 固体撮像装置及びカメラ
JP2007067212A (ja) 2005-08-31 2007-03-15 Fujifilm Corp 固体撮像素子およびその製造方法
JP4677314B2 (ja) * 2005-09-20 2011-04-27 富士フイルム株式会社 センサーおよび有機光電変換素子の駆動方法
JP5227511B2 (ja) * 2006-03-06 2013-07-03 富士フイルム株式会社 光電変換素子及び固体撮像素子
JP2008072090A (ja) * 2006-08-14 2008-03-27 Fujifilm Corp 光電変換素子及び固体撮像素子
GB0618698D0 (en) * 2006-09-22 2006-11-01 Cambridge Display Tech Ltd Molecular electronic device fabrication methods and structures
US20080230123A1 (en) * 2007-03-12 2008-09-25 Fujifilm Corporation Photoelectric conversion element and solid-state imaging device
JP5087304B2 (ja) * 2007-03-30 2012-12-05 富士フイルム株式会社 固体撮像素子の製造方法
JP2009049278A (ja) * 2007-08-22 2009-03-05 Fujifilm Corp 光電変換素子、光電変換素子の製造方法、固体撮像素子
JP4852497B2 (ja) * 2007-08-27 2012-01-11 富士フイルム株式会社 固体撮像素子
JP2009075172A (ja) * 2007-09-18 2009-04-09 Fujifilm Corp カラーフィルタ及びその製造方法並びに固体撮像装置
JP5427349B2 (ja) * 2007-10-18 2014-02-26 富士フイルム株式会社 固体撮像素子
JP2009111225A (ja) * 2007-10-31 2009-05-21 Fujifilm Corp 固体撮像素子及びその製造方法
JP2011071481A (ja) * 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置,固体撮像装置の製造方法,デジタルスチルカメラ,デジタルビデオカメラ,携帯電話,内視鏡

Also Published As

Publication number Publication date
US20110049661A1 (en) 2011-03-03
JP2011071483A (ja) 2011-04-07
US8232616B2 (en) 2012-07-31

Similar Documents

Publication Publication Date Title
JP5637751B2 (ja) 固体撮像装置,固体撮像装置の製造方法
JP4444371B1 (ja) 撮像素子及び撮像装置
JP2011071482A (ja) 固体撮像装置,固体撮像装置の製造方法,デジタルスチルカメラ,デジタルビデオカメラ,携帯電話,内視鏡
JP2011071481A (ja) 固体撮像装置,固体撮像装置の製造方法,デジタルスチルカメラ,デジタルビデオカメラ,携帯電話,内視鏡
JP4887452B2 (ja) 光電変換層積層型固体撮像素子及び撮像装置
JP6138639B2 (ja) 固体撮像素子および製造方法、並びに電子機器
KR101613027B1 (ko) 촬상 소자
TWI549271B (zh) 固體攝影元件
KR101619679B1 (ko) 고체 촬상 소자의 제조 방법
JP2011071469A (ja) 光電変換素子及び撮像素子
KR101671609B1 (ko) 고체 촬상 소자 및 고체 촬상 소자의 제조 방법
KR101676972B1 (ko) 고체 촬상 소자 및 촬상 장치
JP5800682B2 (ja) 光電変換素子の製造方法、および撮像素子の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111216

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20121005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141021

R150 Certificate of patent or registration of utility model

Ref document number: 5637751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250