KR20130006458A - 광전 변환층 적층형 고체 촬상 소자 및 촬상 장치 - Google Patents

광전 변환층 적층형 고체 촬상 소자 및 촬상 장치 Download PDF

Info

Publication number
KR20130006458A
KR20130006458A KR1020127024508A KR20127024508A KR20130006458A KR 20130006458 A KR20130006458 A KR 20130006458A KR 1020127024508 A KR1020127024508 A KR 1020127024508A KR 20127024508 A KR20127024508 A KR 20127024508A KR 20130006458 A KR20130006458 A KR 20130006458A
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
layer
film
electrode film
light shielding
Prior art date
Application number
KR1020127024508A
Other languages
English (en)
Inventor
타쿠야 타카타
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20130006458A publication Critical patent/KR20130006458A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

광전 변환층 적층형 고체 촬상 소자는 반도체 기판, 광전 변환부, 전도성 차광막 및 유전체층을 포함한다. 신호 판독부는 반도체 기판 상에 형성된다. 광전 변환부는 상기 반도체 기판의 광 입사측에 적층되고 제 1 전극막과 각각의 화소와 대응하는 복수의 영역으로 분할된 제 2 전극막 사이에 형성된 광전 변환층을 포함한다. 전도성 차광막은 상기 유효 화소 영역 외부로 광전 변환부의 광 입사측에 적층된다. 유전체층은 전도성 차광과 제 1 전극막 사이에 배치된다. 소정 전압은 제 1 전극막에 대한 배선 저항 및 전도성 차광막과 제 1 전극막 사이에 형성된 캐퍼시터에 의해 형성된 로우 패스 필터를 통하여 제 1 전극막으로 인가된다.

Description

광전 변환층 적층형 고체 촬상 소자 및 촬상 장치{PHOTOELECTRIC CONVERSION LAYER STACK-TYPE SOLID-STATE IMAGING DEVICE AND IMAGING APPARATUS}
본 발명은 적층된 광전 변환층을 갖는 고체 촬상 소자 및 고체 촬상 소자를 포함하는 촬상 장치에 관한 것이다.
종래에, 일반적으로 사용되는 CCD 및 CMOS 촬상 센서(고체 촬상 소자)에는, 이차원 정렬 형태로 배열되는 복수의 화소(광전 변환부, 광다이오드)를 포함하는 광검출 영역(유효 화소 영역)이 반도체 기판 표면부 내에 형성되고 광검출 영역 상에 형성된 피사체 광학 촬상에 대응하는 피사체 촬상 신호는 각각의 화소로부터 출력된다. 차광막으로써 커버된 광학적 암(OB) 영역은 광검출 영역 주위에 형성되고 광검출 영역으로부터 출력되는 각각의 피사체 촬상 신호의 오프셋 컴포넌트는 기준 신호로서, OB 영역으로부터 출력되는 암 신호를 사용하여 제거된다.
각각의 피사체 촬상 신호(광검출 영역의 각각의 출력)로부터 입사광 없이도 열로 인해 발생하는 노이즈의 컴포넌트(암전류:OB영역의 출력과 동일)를 감산하는 것은 높은 정확도로써, 광검출 영역으로부터 출력되는 약한 피사체 촬상 신호를 검출함으로써 높은 S/N 비율을 갖는 고체 촬상 소자를 구현하는 것을 가능하게 한다.
상기 설명된 종래의 CCD 및 CMOS 고체 촬상 소자에서, 광전 변환부(광다이오드) 및 신호 판독 회로(CCD 타입의 경우 전하 전송 채널 및 출력 증폭기 및 CMOS 타입의 경우 MOS 트랜지스터 회로)는 동일한 반도체 기판 표면부 내에 형성될 필요가 있다. 이는 고체 촬상 소자의 칩 면적에 대한 광전 변환부의 전체 면적의 비율이 100%로 세팅될 수 없는 상태를 발생시킨다. 화소의 최소화로 인한 감소한 개구율의 최신 트랜드가 S/N 비율 감소의 요인이다.
이러한 상황 내에서, 광전 변환부가 반도체 기판 표면부 내에 형성되지 않고 단지 신호 판독 회로만 반도체 기판 내에 형성되는 방식으로 구성되고 광전 변환막이 반도체 기판상에 적층되는 고체 촬상 소자에 주목하게 되었다.
예를 들면, JP-A-6-310699 및 JP-A-8-250694 내에 개시된 적층형 고체 촬상 소자에서, X 레이 또는 전자빔은 예를 들면, 반도체 기판 표면 상에 적층된 비결정질 실리콘층에 의해 광전 변환을 통해 검출된다. JP-A-2006-228938 내에 개시된 광전 변환막 적층형 고체 촬상 소자에서, 개체의 컬러 촬상은 각각의 레드 검출 광전 변환막, 그린 검출 광전 변환막, 및 블루 검출 광전 변환막을 갖는 세 개의 광전 변환부에 의해 촬영된다.
JP-A-6-310699 및 JP-A-8-250694의 고체 촬상 소자에서, 암전류는 유효 화소 영역(광검출 영역) 주위에 고체 촬상 소자의 최상단 층으로서 적층하는 2um 두께(JP-A-6-310699) 차광 층을 적층함으로써 검출된다. JP-A-2006-228938의 고체 촬상 소자에서, 신호 판독 회로 상의 광의 입사는 반도체 기판 표면과 광전 변환막(최하단 층) 사이에 차광막을 적층함으로써 거의 방지된다. OB 영역의 구조에 대해서는 어떠한 고려도 하고 있지 않다.
JP-A-2006-228938의 광전 변환막 적층형 고체 촬상 소자는 어떠한 광도 광전 변환막 상에 입사되지 않은 상태로(즉, 광전 변환막이 광으로부터 차단됨) 암전류가 검출될 수 없기 때문에 높은 S/N 비율을 갖는 피사체 신호를 생산할 수 없다. 그에 반해, 특허 문헌 1 및 2의 적층형 고체 촬상 소자는 차광막이 OB 영역을 형성하도록 유효 화소 영역의 주변부를 커버하기 때문에 높은 S/N 비율을 갖는 촬상 신호를 생성할 수 있다.
그러나, 적층형 고체 촬상 소자에서, 광전 변환층은 화소 전극막과 카운터 전극막 사이에 샌드위치되고 그리고 5V 또는 10V와 같은 높은 전압이 두 종류의 전극막 사이에 인가된다. 높은 전압은 반도체 기판 상에 신호 판독 회로의 작동 전압(예를 들면 3.3V)을 전원 회로에 의해 부스팅함으로써 발생한다. 그러나, 전원 회로 내에서 발생하는 노이즈가 카운터 전극막 내부로 들어가고 촬상 신호 상에 중첩되면, 촬상 품질은 저하된다. 그 결과, 높은 화질 촬상은 OB 영역으로 형성함으로써 높은 S/N 비율을 달성하도록 시도됨에도 불구하고 얻을 수 없다.
본 발명의 목적은 그러한 광전 변환층 적층형 고체 촬상 소자를 통합한 촬상 장치뿐만 아니라 OB 영역을 형성함으로써 전원 회로에 의해 기인된 노이즈의 영향을 감소시킴으로써 높은 품질의 촬상 신호를 안정적으로 생성할 수 있는 광전 변환층 적층형 고체 촬상 소자를 제공하는 것이다.
[1] 본 발명의 형태에 의한, 광전 변환층 적층형 고체 촬상 소자는 반도체 기판, 광전 변환부, 전도성 차광막, 및 유전체층을 포함한다. 신호 판독부는 반도체 기판 상에 형성된다. 광전 변환부는 상기 반도체 기판의 광 입사측에 적층되고 제 1 전극막과 각각의 화소와 대응하는 복수의 영역으로 분할된 제 2 전극막 사이에 형성된 광전 변환층을 포함한다. 전도성 차광막은 상기 광전 변환막의 광 입사측이며 유효 화소 영역 외측에 적층된다. 유전체층은 전도성 차광 및 제 1 전극막 사이에 배치된다. 주어진 전압은 전도성 차광막과 제 1 전극막 사이에 형성된 캐퍼시터와 제 1 전극막에 대한 배선의 저항에 의해 형성된 로우 패스 필터를 통해서 제 1 전극막으로 인가된다.
[2] 단락[1]의 광전 변환층 적층형 고체 촬상 소자에서 차광막이 형성되는 영역의 적어도 일부에 존재하는 제 2 전극막으로부터 얻는 신호는 흑 레벨 신호로서 사용된다.
[3] 단락[1] 또는 [2] 의 광전 변환층 적층형 고체 촬상 소자에서, 광전 변환층이 유기 광전 변환층을 포함한다.
[4] 단락[1] 내지 [3] 중 어느 하나의 광전 변환층 적층형 고체 촬상 소자에서:
광전 변환부의 광 입사측 상에 적층되고 적어도 부분적으로 광을 투과하는 재료로 제조되는 광 투과층을 추가로 포함하고,
전도성 차광막은 광 투과층으로서 동일한 층에 형성된다.
[5] 단락[4]의 광전 변환층 적층형 고체 촬상 소자에서, 광 투과층은 컬러 필터층이다.
[6] 단락[1] 내지 [5] 중 어느 하나의 광전 변환층 적층형 고체 촬상 소자에서:
유효 화소 영역 외부로 광전 변환부의 광 입사측에 적층된 제 2 차광막을 추가로 포함하고,
여기서 두 개의 차광막은 광으로부터 광전 변환부의 부분을 차단한다.
[7] 단락[6]의 광전 변환층 적층형 고체 촬상 소자에서, 제 2 차광막은 전도성 재료로 제조되고 전도성 차광막과 전기적으로 접속된다.
[8] 단락[1] 내지 [7]의 광전 변환층 적층형 고체 촬상 소자에서, 배선이 미앤더링 라인(meandering line)의 형태로 형성된다.
[9] 단락[1] 내지 [8]의 광전 변환층 적층형 고체 촬상 소자에서, 배선의 저항도가 적어도 10-7Ω·m이다.
[10] 단락[1] 내지 [9] 중 어느 하나의 광전 변환층 적층형 고체 촬상 소자에서, 배선이 TiN 또는 ITO로 제조된다.
[11] 촬상 장치는 단락[1] 내지 [10]의 어느 하나에 의한 광전 변환층 적층형 고체 촬상 소자를 포함한다.
본 발명은 차광막이 OB 영역을 형성하도록 유효 화소 영역 외부로 제공되기 때문에 높은 품질 촬영 촬상을 갖는 것이 가능하다. 또한, 로우 패스 필터는 간단한 구조로부터 형성될 수 있고 전원 노이즈 때문에 촬상 품질 저하를 방지한다.
도 1은 본 발명의 예시적인 실시형태에 의한 화상 장치의 기능적 블록 다이어그램이다.
도 2는 도 1에 도시된 고체 촬상 소자 표면의 개략도이다.
도 2b는 다른 예시적인 실시형태에 의한 고체 촬상 소자 표면의 개략도이다.
도 3a 및 도 3b는 도 1에 도시된 고체 촬상 소자에 대응하는 각각의 두 개의 다른 예시적인 실시형태에 의한 고체 촬상 소자 표면의 개략도이다.
도 4a는 도 2a 내에 IV-IV라인을 따라 취한 개략적인 단면도이다.
도 4b는 도 4a의 중요부의 확대도이다.
도 5는 고체 촬상 소자로 바이어스 전압을 인가하기 위한 예시적인 회로의 회로 다이어그램이다.
도 6은 유기 광전 변환층이 광전 변환층으로서 사용되는 경우의 출력 신호의 예시적인 카운터 전압 상태를 도시하는 그래프이다.
도 7은 전원 회로와 고체 촬상 소자 사이에 제공되는 로우 패스 필터의 미앤더링 저항을 예시한다.
도 8은 로우 패스 필터의 저항을 구현하기 위한 예시적인 방법을 도시하는 테이블이다.
도 9는 로우 패스 필터의 저항을 구현하기 위한 예시적인 방법을 도시하는 그래프이다.
도 10은 로우 패스 필터의 회로 다이어그램이다.
도 11은 도 10에 회로의 시뮬레이션 결과를 도시하는 그래프이다.
도 12는 로우 패스 필터의 캐퍼시턴스를 구현하기 위한 예시적인 방법을 도시하는 표이다.
도 13은 도 4a의 간략화된 버전이다.
도 14는 도 13의 고체 촬상 소자의 등가 회로 다이어그램이다.
도 15는 본 발명의 다른 예시적인 실시형태에 의한 고체 촬상 소자의 개략적인 단면도이다.
도 16은 본 발명의 다른 예시적인 실시형태에 의한 고체 촬상 소자의 개략적인 단면도이다.
도 17은 본 발명의 또 다른 예시적인 실시형태에 의한 고체 촬상 소자의 개략적인 단면도이다.
도 18은 발명의 추가의 예시적인 실시형태에 의한 고체 촬상 소자의 개략적인 단면도이다.
본 발명의 예시적인 실시형태는 도면을 참조하여 아래에 설명된다.
도 1은 본 발명의 예시적인 실시형태에 의한 디지털 카메라(촬상 장치)(20)의 구성을 도시하는 기능적 블록 다이어그램이다. 디지털 카메라(20)에는 고체 촬상 소자(100), 고체 촬상 소자(100) 전에 배치된 촬영 렌즈(21), 자동 이득 제어(AGC) 및 고체 촬상 소자(100)로부터 출력되는 아날로그 촬상 데이터 상에 상호 관련된 이중 샘플링과 같은 아날로그 처리를 수행하는 아날로그 신호 처리 섹션(22), 아날로그 신호 처리 섹션(22)으로부터 디지털 촬상 데이터로 출력되는 아날로그 촬상 데이터를 변환하는 아날로그-디지털(A/D) 변환 섹션(23) 시스템 제어 섹션(29)(CPU; 나중에 설명됨)으로부터의 지시에 따라, 촬영 렌즈(21), A/D 변환 섹션(23), 아날로그 신호 처리 섹션(22), 및 고체 촬상 소자(100)를 구동 제어하는 구동 제어 섹션(타이밍 제너레이터(TG)를 포함), 시스템 제어 섹션(29)으로부터의 지시에 따라, 광을 방사하는 플래쉬 광(25)이 구비된다. 또한 구동 제어 섹션(24)은 상부 전극막(104)과 화소 전극막(113)(모두 나중에 설명됨) 사이에 규정된 바이어스 전압의 인가를 제어한다.
또한 예시적인 실시형태에 의한 디지털 카메라(20)에는 A/D 변환 섹션(23)으로부터 출력되는 디지털 촬상 데이터를 캡춰링하고 디지털 촬상 데이터 상에서 보간 처리, 화이트 밸런스 보정, RGB/YC 변환 처리 등을 수행하는 디지털 신호 처리 섹션(26)과 JPEG 등 촬상 데이터로 촬상 데이터를 압축하고 JPEG 등 촬상 데이터를 확장하는 메뉴 등 압축/신장 처리 섹션(27)을 표시하고 TTL(through the lens) 촬상 또는 촬영 촬상을 표시하는 디스플레이 유닛(28), 전체 디지털 카메라(20), 프레임 메모리 같은 내부 메모리(30), JPEG 등 촬상 데이터를 저장하기 위한 기록 매체와 시스템 제어 섹션(CPU)(29) 인터페이싱을 수행하는 매체 인터페이스(I/F) 섹션(31)을 관리하는 및 상기 블록을 상호 연결하는 버스(40)가 구비된다. 사용자 지시를 받는 조작 유닛(33)은 시스템 제어 섹션(29)으로 접속된다.
도 2a의 예시적인 실시형태에서, OB(광학적 암) 영역(102)(그 구조는 나중에 상세히 설명됨)은 광검출 영역(101)의 4개의 측면 라인에 근접하게 형성된다. 광검출층(나중에 설명됨; 도 4b에 도시됨)은 사각형 영역(103)을 점유한다. 상부 전극막(카운터 전극막; 나중에 설명됨)은 사각형 영역(104)을 점유한다.
금속 차광막(121)은 광검출층(103)을 커버하도록 형성되고 유효 화소 섹션(101)을 포함하는 그 중앙부 내에 차광막 개구(121a)를 갖는다. 우측 및 좌측 OB 영역의 외측에 위치된 부분(GND)은 접지 단자(나중에 설명됨)로 차광막(121)을 접속하기 위한 부분이다.
도 2b는 다른 예시적인 실시형태에 의한 고체 촬상 소자의 표면의 개략도이다. 도 2a 내에 대응되는 영역을 갖는 영역 등은 후자와 동일한 도면 부호로서 주어지고 상세히 설명되지 않을 것이다.
도 2b의 예시적인 실시형태에서, OB 영역(102)은 유효 화소 영역(101)의 두 개의 측면 라인(우측 및 좌측)으로 근접하게 형성된다. OB 영역(102)으로부터 검출된 다크 타임 참조 신호와 유효 화소 영역(101) 내의 각각 화소의 화소 신호 사이에서 차이를 갖도록, OB 영역(102)은 종방향으로 유효 화소 영역(101)의 단부에 근접하게 형성되고 OB 레벨은 각각의 수평 주사 기간의 수평 귀선 기간 내에 OB 영역(102)에서 화소로부터 얻어진다.
각각의 수평 귀선 기간 내에서 얻어진 OB 레벨은 도 1에 도시되는 아날로그 신호 처리 섹션(22)의 상호 관련된 이중 샘플링(CDS) 회로에 의해 클램핑되고 수평 귀선 기간 바로 다음의 유효 비디오 기간 내에 피사체 촬상 신호의 보정을 위해 사용된다.
도 2b의 고체 촬상 소자 내에서, 금속 차광막(121)은 각각의 OB 영역(102)을 포함하는 영역 내에서만 형성된다. 유효 화소 영역(101) 내에 형성된 상부 전극막(제 1 전극막)(104)은 OB 영역(102)을 커버하도록 우측면 및 좌측면 상으로 연장된다.
도 3a 및 도 3b는 각각의 두 개의 다른 예시적인 실시형태에 의한 고체 촬상 소자 표면의 개략도이다. 도 3a의 예시적인 실시형태는 상단 및 하단 영역(102) 내에 다른 것은 생략되고 분리된 차광막(121)은 각각의 우측 및 좌측 OB 영역(102)을 커버하도록 형성된다는 점에서 도 2a의 그것과는 다르다. 도 3b의 예시적인 실시형태에서 스트립 형상의 차광막(121)은 각각 우측 및 좌측 OB 영역(102)을 커버하도록 형성된다.
도 2a 및 도 2b와 도 3a 및 도 3b의 각각의 고체 촬상 소자에서 상부 전극막(104) 및 차광막(121)은 서도 대향되는 부분을 갖도록 넓고, 절연층(도 4에 도시되어 보호층(117), 평활화층(smoothing layer)(118) 등의 유전 재료로 제조됨)은 그 둘 사이에 삽입된다. 그와 같이, 상부 전극막(104) 및 차광막(121)은 로우 패스 필터로부터 사용되도록 매우 큰 캐퍼시턴스를 갖는 캐퍼시터를 갖는다.
도 4a는 도 2a 내에 IV-IV 라인을 따라 취한 고체 촬상 소자(100)의 개략적인 단면도이다. 광전 변환층 적층형 고체 촬상 소자(100)는 반도체 기판(110) 상에 형성되고, MOS 회로(도시되지 않음)는 반도체 기판(110)의 표면부 내에 각각의 화소에 대한 신호 판독 회로로부터 형성된다. 대안적으로, CCD 신호 판독 회로가 사용될 수 있다.
절연층(111)은 반도체 기판(110)의 표면 상에 형성되고, 배선층(112)은 절연층(111) 내에 매립된다. 배선층(112)도 상부층으로 통해 투과되는 리크(leak)된 입사광이 신호 판독 회로 등에 입력되는 것을 방지하기 위한 차폐막으로서 기능한다.
복수의 화소 전극막(제 2 전극막)(113)은 서로 분리되도록 각각의 화소에 대응하고 위에서 봤을 때 정사각형 격자로 배치되도록 절연층(111)의 표면상에 형성된다. 수직 배선(114)은 각각의 화소 전극막(113)으로부터 반도체 기판(110)의 표면으로 연장되고, 각각의 수직 배선(114)은 반도체 기판(110)의 표면 부에서 형성된 신호 전하 저장부(도시되지 않음)에 접속된다.
각각의 화소에 대한 신호 판독 회로는 피사체 신호 대응하는 신호 전하 저장부 내에 저장된 많은 양의 신호 전하에 대응하는 신호로서 판독한다. 화소 전극막(113)은 도 2a에 도시된 유효 픽셀 영역(101) 및 OB 영역(102) 내에 형성된다.
광전 변환 기능을 갖는 단일 광검출층(103)(도 2를 참조)은 화소 전극막(113)에 공통되도록 화소 전극막(113)(정사각형 격자 모양 내에 배열됨) 상에 형성되고, 단일 상부 전극막(카운터 전극막, 공통 전극막)(104)은 광검출층(103)(즉 광검출층(103)의 광 입사측 상에 형성됨) 상에 형성된다. 예시적인 실시형태에 의한 고체 촬상 소자(100)에서, 하부 전극막(113) 및 상부 전극막(104) 및 수직 방향의 필름(113 및 114) 사이에 샌드위치된 광검출층(103)은 광전 변환부를 구성한다.
상부 전극막(104)의 단부는 절연층(111)의 표면에 노출된 접속 단자(116)에 전기적으로 접속되고, 규정된 전압(상부 전극막(104)이 화소 전극막(113)에 대한 카운터 전극이기 때문에 여기서 "카운터 전압"으로 칭함)은 배선층(112a)와 접속 패드(도시 생략)를 거쳐 상부 전극막(104)에 인가된다.
즉, 규정된 카운터 전압(바이어스 전압)이 도 1에 도시된 구동 제어 섹션(24)(전원)에 의해 상부 전극막(104)과 각각의 화소 전극막(113) 사이에 인가된다. 금속 차광막(121)은 전원 또는 상기 카운터 전압의 전원과 다른 전위와 접속되고 반도체 기판(110) 상에 형성된 층(예를 들면 그라운드층)로 접속된다. 결과적으로, 차광막(121)을 포함하는 부분의 임피던스가 낮게 만들어짐으로써, 그것으로써 차광막(121)은 구조물을 복잡하게 만들지 않고 파괴 또는 예를 들면, 제조 공정 내에 발생하는 대전으로부터 기인되는 대전집진의 결점이 없이 만들어질 수 있다. 또한, 생산량이 증가될 수 있고 촬상 신호가 안정적으로 얻어질 수 있다.
보호층(117)은 상부 전극막(104) 상에 적층되고 평활화층(118)은 보호층(117) 상에 적층된다. 컬러 필터(120)는 각각의 화소 전극막(113)과 대응하도록 유효 화소 영역(101)(도 2 참조) 내에 평활화층(118) 상에 적층된다. 예를 들면, 세 개의 기본 컬러 레드(R), 그린(G), 및 블루(B)의 컬러 필터는 바이엘 배열이 된다(Bayer-arranged).
예시적인 실시형태에 의한 고체 촬상 소자(100)에서, 차광막(121)은 컬러 필터(120)와 동일한 층으로 유효 화소 영역(101) 주위에 적층된다. "동일한 층으로" 라는 용어는 "같은 평면 내에" 라는 의미이고 관련된 두 개의 층이 같은 두께를 갖는 것이 바람직하다. 차광막(121)은 정확한 다크 타임 전하가 OB 영역(102) 내에 각각의 신호 전하 축적부에 축적되도록 위로부터 입사되는 광이 OB 영역(102) 내에 형성된 광검출층(103)의 그 부분 상에 입사되는 것을 방지하는 기능을 한다.
차광막(121)은 그 부분이 보호층(117)의 주변부를 커버하도록 그 단부 근처에서 아래로 연장된다. 또한, 차광막(121)은 접속 단자(116)와 외부가 분리된 위치에서 보호층(117)의 구멍(단락부(115))을 통해 배선층(112b)에 접속되고, 그 후 배선층(112c)을 통해 접속 패드(112d)(접지 단자)에 접속된다.
즉 유전체층으로서 보호층(117) 및 평활화층(118)을 갖는 캐퍼시터는 즉 차광막(121)과 상부 전극막(104) 사이에 형성된다. 평탄화층(122)은 컬러 필터(120) 및 차광막(121) 상에 적층된다.
광검출층(103) 상에 광의 입사가 가능하도록, 상부 전극막(104)은 입사광에 대해 투명한 전도성 재료로 제조된다. 상부 전극막(104)의 재료는 가시 광선 및 낮은 저항율에 대해 높은 투과율을 갖는 투명 전도성 산화물(TCO)일 수 있다.
금(Au) 등의 같은 금속 박막 필름이 사용될 수 있지만, 그 저항율은 그 두께가 90% 이상의 투과율을 달성하도록 감소될 경우 극도로 높게 된다. 따라서 TCO가 바람직하다. 특히 바람직한 예의 TCO는 산화 인듐 주석(ITO), 산화 인듐, 산화 주석, 불소가 도핑된 산화 주석(FTO), 산화 아연, 알루미늄이 도핑된 산화 아연(AZO) 및 산화 티타늄이다. ITO가 처리 수행성, 낮은 저항성 및 투과성의 관점에서 가장 바람직하다. 예시적인 실시형태 내에 단일한 상부 전극막(104)이 모든 화소에 대해 공통되도록 형성되지만, 분할된 상부 전극막은 각각의 화소에 대응하도록 형성될 수 있고 전원과 접속될 수 있다.
각각의 화소에 대응하는 분리된 얇은 필름인 하부 전극막(화소 전극막)(113)은 투명하거나 불투명한 전도성 재료로 제조되고, 그 예는 크롬(Cr), 인(In), 알루미늄(Al), 은(Ag), 텅스텐(Ti), TiN(텅스텐 질화물), 및 TCO 같은 금속이다.
차광막(121)은 불투명한 금속 재료로 제조되고, 그 예는 구리(Cu), 알루미늄(Al), 티타늄 질화물(TiN), 티타늄(Ti), 텅스텐(W), 텅스텐 질화물(WN), 몰리브데넘(Mo), 탄탈륨(Ta), 플래티늄(Pt), 그 합금 및 그 규화물(전이 금속의 규소물)이다. 금속 재료를 사용되는 경우에, 차광막(121)은 공지된 방법 즉 스퍼터링, 증착, 등 포토리소그라피/에칭, 및 금속 마스크의 조합 등과 같은 방법으로 형성된다.
보호층(117), 평활화층(118), 및 평탄화층(122)은 적층 처리에서 평활화 및 평탄화를 위해서만 제공될 뿐만 아니라 제조 과정에서 발생하는 먼지등으로 인해 그리고 물, 그 안에 형성된 결함(크랙, 핀홀 등) 때문에 유기 광전층(103a)의 특성의 열화및 산소 등에 의해 기인된 광전 변환층(103a)의 노화 열화를 방지한다.
보호층(117), 평활화층(118), 및 평탄화층(122)은 투명한 절연 재료로 제조되고 그 예는 실리콘 산화물, 실리콘 질화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 하프니움 산화물, 마그네슘 산화물, 산화 알루미늄(Al2O3), 폴리파라자일린 수지, 아크릴 수지, 및 모든 불소화된 투명 수지(CYTOP)이다.
보호층(117), 평활화층(118), 및 평탄화층(122)은 화학적 증착법(CVD), 원자 층 증착법(ALD, ALCVD) 같은 공지된 기술에 의해 형성된다. 필요하다면, 각각의 보호층(117), 평활화층(118), 및 평탄화층(112)는 CVD 또는 원소 층 석출법 등에 의해 증착된 복수의 절연 필름의 멀티층 필름일 수 있다. 평활화층(118) 및 평탄화 층(122)은 화학 기계적 연마(CMP)에 의해 돌출부를 제거함으로써 증착된 층을 평탄하게 형성된다.
각각의 보호층(117), 평활화층(118), 및 평탄화층(122)이 그 기능을 수행하하는한 가능한 얇은 것이 바람직하다. 바람직한 두께 범위는 0.1 내지 10um 이다.
다음에, 제조 방법의 예가 설명될 것이다. 실리콘 산화물로 제조된 절연층(111)이 신호 전하 충전부 및 신호 판독 회로가 반도체 기판 상에 형성되는 한편 배선층(112)은 절연층(111) 내에 매립된다. 공지된 프로세스에 의해 플러그[수직 배선(114)]는 포토리소그래피에 의해 절연층(111)를 통과하는 구멍을 형성하고 텅스텐으로써 구멍을 채움으로써 형성된다.
그 후, TiN 필름은 스퍼터링 등에 의해 절연층(111) 상에 형성되고 포토리소그래피 및 에칭에 의해 하부 전극막(화소 전극막 113)내에 패턴닝된다.
그 다음, 광검출층(103)은 스퍼터링, 증착 등에 의해 하부 전극막(113) 상에 광전자 변환 재료를 증착함으로써 형성된다. 광검출층(103)의 바람직한 구성은 아래에 설명될 것이다.
도 4b는 광검출층(103)의 단면도이다. 본 예시적인 실시형태의 광검출층(103)은 화소 전극막(113) 상에 형성된 전하 차단 필름(103b)과 전하 차단 필름(103b) 상에 형성된 유기 재료로 제조된 광전 변환층(103a)을 포함한다.
전하 차단 필름(103b)은 암전류를 억제하는 기능을 갖는다. 전하 차단 필름(103b)은 복수의 필름으로 구성될 수 있다. 이 경우에, 인터페이스는 복수의 전하 차단 필름 사이에 형성되고, 그것에 의해서 각각의 필름 내에 존재하는 중간 전위는 불연속으로 된다. 이는 전하 단체가 전하 단체가 중간 전위를 통해서 보다 덜 이동 가능하게 만듦으로써 암전류가 강하게 억제된다.
광전 변환층(103a)은 p-타입 유기 반도체 및 n-타입 유기 반도체를 포함한다. p-타입 유기 반도체 및 n-타입 유기 반도체를 결합시킴으로써 도너-어셉터(donor-accepter) 인터페이스를 형성하는 것은 여기자 분해 효율을 증가시킬 수 있다. 따라서, p-타입 유기 반도체 및 n-타입 유기 반도체가 서로 결합된 광전 변환층(103a)은 높은 광전 변환 효율을 나타낸다. 구체적으로, p-타입 유기 반도체 및 n-타입 유기 반도체는 서로 혼합된 광전 변환층(103a)이 증가된 접합 인터페이스 면적이 광전 변환 효율을 증가시키기 때문에 바람직하다.
p-타입 유기 반도체(화합물)는 어셉터 타입 유기 반도체이고 정공 수송성 유기 화합물로써 일반화되는 바와 같이 전자를 수용하는 경향이 있는 유기 화합물이다. 보다 구체적으로, p-타입 유기 반도체는 그들이 서로 접속되도록 사용되는 경우 두 개의 유기 화합물 중 보다 낮은 이온화 포텐셜을 갖는 유기 화합물이다. 따라서, 어떤 전자 수용 유기 화합물은 어셉터 타입 유기 반도체로서 사용될 수 있다.
사용 가능한 예는 트리아릴아민 화합물, 벤지딘 화합물, 피라졸린 화합물, 스티트리라민(stytrylamine) 화합물, 히드라존 화합물, 트리페닐메탄 화합물, 카르바졸 화합물, 폴리실란 화합물, 티오펜 화합물, 프릴로시아닌 화합물, 시아닌 화화물, 메로시아닌 화합물, 옥소놀 화합물, 폴리아민 화합물, 인돌 화합물, 피롤 화합물, 피라졸 화합물, 폴리아릴렌 화합물, 응축된 아로매틱 카보사이클릭 화합물(나프탈렌 유도체, 안트라센 유도체, 페난트렌 유도체, 테트라센 유도체, 피렌 유도체, 페리렌 유도체, 및 플루오란텐 유도체), 및 리간드로서 니트로겐 함유 헤테로사이클릭 화합물을 갖는 금속 착물이다.
상기 설명된 바와 같이, 다른 유기 화합물도 즉 그들이 n-타입(도너 타입) 유도체로서 사용된 유기 화합물 보다 낮은 이온화 포텐셜을 갖는한 어셉터 타입 유기 반도체로 사용될 수 있다.
n-타입 유기 반도체(화합물)는 도너 타입 유기 반도체이고 전자 수송성 유기 화합물로써 일반화되는 바와 같이 전자를 공여하는 경향이 있는 유기 화합물이다. 더 , n-타입 유기 반도체는 그들이 서로 연결되도록 사용 두 개의 유기 화합물 중 보다 높은 전자 친화력을 갖는 유기 화합물이다. 따라서 어떤 전자 공여 유기 화합물은 도너 타입 유기 반도체로서 사용될 수 있다.
사용 가능한 예는 응축된 아로매틱 카보사이클릭 화합물(나프탈렌 유도체, 안트라센 유도체, 페난트렌 유도체, 테트라센 유도체, 피렌 유도체, 페리렌 유도체, 및 플루오란텐 유도체), 질소 원자, 산소 원자, 및/또는 황 원자(예를 들면 피리딘, 피라진, 피리미딘, 피다진, 트리아진, 퀴놀린 퀴노사린, 퀴나졸린, 피사라진, 시놀린, 이소퀴놀린, 피데리딘, 아크리딘, 페날진, 페날톨린, 테트라졸, 피라졸, 이미다졸, 티아졸, 옥사졸, 인다졸, 벤지미다졸, 벤조트리졸, 벤조사졸, 벤조티아졸, 카바졸, 푸린, 트리아졸로피리딘, 트리아졸로피라다진, 트리아졸로피리미진, 테트라자이덴, 옥사이졸렌, 이미다조 피리딘, 피랄리진, 피롤로 피리딘, 티아디아졸로피리딘, 디벤자제핀, 및 트리벤자제핀)을 포함하는 3-5원의 헤테로사이클릭 화합물, 폴리아릴렌 화합물, 플루오렌 화합물, 사이클로펜타디엔 화합물, 실릴 화합물 및 리간드로써 니트로겐 함유 헤테로사이클릭 화합물을 갖는 금속 착물이다.
상기 설명된 바와 같이, 다른 유기 화합물은 그들이 p-타입(어셉터 타입) 화합물로서 사용되는 유기 화합물 보다 높은 전자 친화력을 갖는 도너 타입 유기 반도체로 사용될 수 있다.
어떤 유기 염료가 p-타입 또는 n- 타입 유기 반도체로 사용될 수 있지만, 바람직한 예시는 시아닌 염료, 스티릴 염료, 헤미시아닌 염료, 메로시아닌 염료(제로 메틴 메로시아닌 염료(심플 메로시아닌 염료)), 3-핵 메로시아닌 염료, 4-핵 메로시아닌 염료, 로다시아닌 염료, 착물 시아닌 염료, 착물 메로시아닌 염료, 알로폴라 염료, 오소놀 염료, 헤미옥소놀 염료, 스쿼아리움 염료, 크로코니움 염료, 아자메틴 염료, 코우마린 염료, 아릴리덴 염료, 안트라퀴논 염료, 트리페닐메탄 염료, 아조 염료, 아조메틴 염료, 스피로 염료, 메탈로센 염료, 플루오레논 염료, 플루지도 염료, 페릴렌 염료, 페리논 염료, 페나진 염료, 페노티아진 염료, 퀴논 염료, 디페닐메탄 염료, 폴리엔 염료, 아크리딘 염료, 아크리디논 염료, 디페닐아민 염료, 퀴나크리돈 염료, 퀴노프탈론 염료, 페노사진 염료, 프탈로페릴렌 염료, 디케토피롤로피롤 염료, 디옥산 염료, 폴피린 염료, 크롤로필 염료, 프탈로시아닌 염료, 금속 착물 염료, 및 응축된 아로매틱 카보사이클릭 화합물(나프탈렌 유도체, 안트라센 유도체, 페난트렌 유도체, 테트라센 유도체, 피렌 유도체, 페리렌 유도체, 및 플루오란텐 유도체)로서 사용될 수 있다.
n-타입 유기 반도체로 플러린 또는 전자 수송이 우수한 플러린 유도체를 사용하는 것이 특히 바람직하다. 플러린은 플러린C60, 플러린C70, 플러린C76, 플러린C78, 플러린C80, 플러린C82, 플러린C84, 플러린C90, 플러린C96, 플러린C240, 플러린C540, 혼합된 플러린, 및 플러린 나노튜브를 포함한다. 사용 가능한 플러린 유도체는 치환기를 갖는 상기 다양한 타입의 플러린인 화합물이다.
광전 변환층(103a)이 플러린 또는 플러린 유도체를 포함하는 경우, 광전 변환을 통해 발생된 전자는 플러린 분자 또는 플러닌 유도체 분자를 통해서 화소 전극막(113) 또는 카운터 전극막(104)으로 빠르게 수송될 수 있다. 전자 경로가 플러린 분자 또는 플러린 유도체 분자의 천이로부터 형성된다면, 전자 수송성은 증가되고, 이로써 고체 촬상 소자(100)는 높은 반응 속도를 나타낼 수 있다. 따라서 광전 변환층(103a)이 40% 이상 비율로 플러린 또는 플러린 유도체를 포함하는 것이 바람직하다. 그러나 플러린 또는 플러린 유도체가 너무 많이 포함된다면, p-타입 유기 반도체의 비율은 너무 작아지고, 따라서 접합 인터페이스 지역은 너무 작아져서, 그 결과 여기 해리 효율은 낮아진다.
고체 촬상 소자(100)가 높은 S/N 비율을 나타내는 것이 가능하기 때문에, 일본 특허 제4,213,832호에 설명된 바와 같은 트리아릴라민 화합물로 광전 변환층(103a)을 반도체 함께 사용하도록 p-타입 유기 반도체로써 사용하는 것이 일반적으로 바람직하다. 광전 변환층(103a)이 플러린 또는 플러린 유도체를 많이 포함하면, 트리아릴라민 화합물의 비율은 작아지고, 그 결과로 입사광의 흡수율은 낮아지고 따라서 광전 변환 효율은 낮아진다. 따라서 광전 변환층(103a)이 85% 이하의 비율로 플러린 또는 플러린 유도체를 포함하는 것이 바람직하다.
전자 공여 유기 재료는 전하 차단 필름(103b)을 형성하도록 사용될 수 있다. 예를 들면 저분자량 재료는 N,N'-비스(3-메틸페닐)-(1,1'-비페닐)-4,4'-디아민(TPD) 및 4,4'-비스[N-(나프틸)-N-페닐-아미노]비페닐(α-NPD), 옥사졸, 옥사디아졸, 트리아졸, 이미다졸, 이미다졸론, 스틸벤 유도체, 피라졸린 유도체, 테트라하이드로이미다졸, 폴리아릴알켄, 부타디엔, 4,4',4''-트리스(N-(3-메틸페닐)N-페닐라미노)트리페닐라민(m-MTDATA), 폴핀, 테트라페닐폴핀 코퍼, 프탈로사이닌, 코퍼 프탈로사이닌, 티타늄 프탈로사이닌 산화물, 트리아졸 유도체, 옥사디아졸 유도체, 이미다졸 유도체, 폴리아릴알켄 유도체, 피라졸론 유도체, 페닐레네디아민 유도체, 아닐라민 유도체, 아미노 치환된 찰콘 유도체, 옥사졸 유도체, 스티릴란트라센 유도체, 플푸오렌온 유도체, 하이드라존 유도체, 및 실라잔 유도체 같은 폴리피린 혼합물과 같은 아로마틱 디아민 화합물이다. 고분자량 재료의 예는 페닐레네비릴, 플루오렌, 카바졸, 인돌, 피렌, 피롤, 피코린, 티오펜, 아세틀렌, 및 디아세틀렌 같은 폴리머 및 그 유도체이다. 충분한 정공 수송 능력을 갖는 화합물은 전자 수송 화합물이 아니라도 사용될 수 있다.
무기 재료는 또한 전하 차단 필름(103b)을 형성하도록 사용될 수 있다. 일반적으로, 무기 재료는 유기 재료 보다 유전율이 더 높다. 따라서 전하 차단 필름(103b)이 무기 재료로 제조될 경우, 보다 높은 전압이 광전 변환층(103a)을 가로 질러 전개되고, 광전 변환 효율은 증가될 수 있다.
전하 차단 필름(103b)의 재료의 예는 칼슘 산화물, 크로미움 산화물, 크로미움 코퍼 산화물, 망간니스 산화물, 코발트 산화물, 니켈 산화물, 코퍼 산화물, 갈륨 코퍼 산화물, 스트론티움 코퍼 산화물, 니오비움 산화물, 몰리브데움 산화물, 인디움 코퍼 산화물, 인디움 실버 산화물, 및 이리듐 산화물이다.
전하 차단 필름(103b)이 복수의 필름으로 구성되는 경우, 광전 광 투과층(103a)에 근접한 필름은 광전 변환층(103a) 내 포함되는 p-타입 유기 반도체와 동일한 재료로 제조되는 것이 바람직하다. 전하 차단 필름(103b) 내에, 광전 변환층(103a) 내에 사용된 바와 같은 동일한 p-타입 유기 반도체를 사용하는 것은 광전 변환층(103a)에 근접한 필름의 인터페이스에서 중간 전위의 형성을 방지함으로써 추가적인 암전류를 억제하는 것을 가능하게 한다.
전하 차단 필름(103b)이 단일 필름인 경우, 그것은 무기 재료로 제조될 수 있다. 전하 차단 필름(103b)이 복수의 필름으로 구성될 경우, 하나 이상의 필름은 무기 재료로 제조될 수 있다.
예시적인 제조 방법의 설명으로 돌아가면, 상부 전극막(104)은 스퍼터링, 증착 등과 의해 ITO로부터 증착함으로써 광전 변환층(103a) 상에 형성된다. 그 후 보호층(117) 및 평활화층(118)은 물리 증착법(예를 들면, 스퍼터링), 화학 증착법(CVD), 원자층 증착법(ALD, ALCVD) 등에 의해 상부 전극막(104) 상에 형성된다.
광전 변환막(103a)을 열화하는 물 및 산소 같은 재료가 광전 변환층(103) 또는 보호층(117)의 형성 중 그것이 내부에 혼합되는 것을 방지하도록, 광전 변환층(103a) 및 보호층(117)은 진공 또는 불활성 가스 환경에서 일관되게 형성되는 것이 바람직하다.
그 후, 차광막(121)이 금속 착물로 제조되어야 하는 경우, 공지된 방법 즉 스퍼터링, 증착 등, 포토리소그래피/에칭, 및 금속 마스크의 조합에 의해 유효 화소 영역(101) 주위에 형성된다.
그 후, 하나의 컬러의 컬러 필터 재료는 포토리소그래피 및 에칭에 의해 컬러 필터 재료의 필름을 형성하고 그것을 패턴화함으로써 유효 화소 영역(101) 내에 평활화층(118)의 부분 상에 형성된다. 바이엘 배열을 갖는 컬러 필터층(120)은 예를 들면, R, G 및 B 컬러 필터 재료를 사용하는 이 프로세스를 반복함으로써 형성된다.
이어서, 평탄화층(122)은 보호 필름(117)이 형성되는 경우 동일한 공시된 기술에 의해 컬러 필터층(120) 상에 형성된다. 마이크로 렌즈는 컬러 필터층(120) 상에 형성될 수 있다.
광전 변환층(103a) 상에 적층된 층은 낮은 필름 형성 온도에서 형성되는 것이 바람직하다. 즉 광전 변환층(103a) 상에 적층된 층이 광전 변환층(103a)의 내열성에 적합한 낮은 온도에서 필름 형성을 가능하게 하는 재료로 제조되거나 내열성이 낮은 재료로 제조되는 것이 바람직하다. 필름 형성의 시에 기판 온도는 300℃와 같거나 보다 낮은 것이 바람직하다. 200℃와 같거나 보다 낮은 것이 보다 바람직하다. 그리고 150℃와 같거나 보다 낮은 것이 가장 바람직하다.
이와 같이, 컬러 필터층(120) 상에 적층된 층(122)은 광전 변환층(103)의 내열성에 적합한 낮은 온도에서 필름 형성을 가능하게 하는 재료로 제조되거나 낮은 내열성인 재료로 제조되는 것이 바람직하다. 필름 형성 시에 기판온도는 300℃와 같거나 보다 낮은 것이 바람직하다. 200℃와 같거나 보다 낮은 것이 보다 바람직하다. 그리고 150℃와 같거나 보다 낮은 것이 가장 바람직하다.
도 5는 고체 촬상 소자(100)의 상부 전극막(104)에 규정된 카운터 전압을 인가하기 위한 예시적인 회로의 회로 다이어그램이다. 일반적으로 반도체 기판상에 형성된 MOS 트랜지스터 회로(신호 판독 회로)는 예를 들면 3.3V의 낮은 전압 상에 작동한다.
도 6은 유기 광전 변환층이 광전 변환층으로서 사용되는 경우의 출력 신호의 예시적인 카운터 전압 의존성을 도시하는 그래프이다. 유기 광전 변환층이 사용된 경우, 동일한 노출 양에 대한 출력 신호는 카운터 전압이 증가됨에 따라 증가한다. 그 결과, 작은 광량을 갖는 고감도 촬영은 고 전압으로 카운터 전압을 제어함으로써 가능하게 된다. 즉 유기 광전 변환층(103a)를 안정되게 구동하도록, 상부 전극막(104)에 안정되게 규정된 전압을 인가하는 기술이 매우 중요하다. 그러나 이러한 카운터 전압은 상기 언급된 전압 3.3V 보다 더 높다.
따라서, 도 5의 예에서 상기 언급된 전압 3.3V는 입력 전압으로서 사용되고 부스터 회로(전원 회로)(51)에 의해 부스팅을 받아야 한다. 최종 전압은 상부 전극막(104)에 인가된다. 그러나, 상기 언급한 바와 같이, 전원 노이즈는 상부 전극막(104) 내부로 도입될 수 있다. 이 관점에서, 노이즈 감소 조치로서 예시적인 실시형태에 의해 고체 촬상 소자(100) 내에는 로우 패스 필터(52)가 부스터 회로(51)와 상부 전극막(104) 사이에 제공된다.
로우 패스 필터(52)의 출력 전압은 전압 검출 섹션(53)에 의해 검출되고 부스터 회로(51)의 전압 부스팅 비율은 사용하는 검출된 전압을 사용하여 제어된다. 따라서, 정해진 카운터 전압은 얻어진다. 부스터 회로(51)의 예는 스위칭 레귤레이터 회로 및 차지 펌프 회로이다. 차지 펌프 회로는 효율이 낮고 출력 전류는 작다는 점에서 스위칭 레귤레이터 회로보다 열등하지만 전자는 이것이 작은 노이즈만 발생하고 인덕턴스를 요구하지 않기 때문에 고체 촬상 소자에 적합하다.
로우 패스 필터(52)는 저항(R) 및 캐퍼시턴스(C)를 요구한다. 별도로 회로 내에 캐퍼시턴스를 제공하는 것은 면적 증가의 원인이 된다. 그러나 예시적인 실시형태에 의한 고체 촬상 소자(100)에서 즉 차광막(121)과 상부 전극막(104) 사이에 형성된 캐퍼시턴스가 사용되기 때문에 회피될 수 있다.(예를 들면, 소형화를 일정할 수 있다.)
예를 들면, 도 7 내에 도시된 바와 같이, 접속 단자(116)[상부 전극막(114)(도 4a를 참조)에 접속됨]에 접속되고 고체 촬상 소자(100)의 표면 상에 무 금속 상부 영역 내로 연장되는 미앤더링 배선(61)을 형성함으로써, 공간 절약이 달성되는 한편 저항(R)이 조정될 수 있다. 도 7은 OB 영역 내에 상부 전극막(104)[접속 단자(116)]에 접속된 미앤더링 배선(61)이 어떻게 연장되는지에 대한 개략도이다.
배선 재료는 일반적으로 금(Au), 알루미늄(Al) 또는 구리(Cu) 대신에 ITO(산화 인듐 주석) 또는 TiN(질화 티타늄)인 것이 바람직하다. 배선은 저항으로 사용되고 그리고 그 길이는 예를 들면 TiN의 높은 저항도를 이용함으로써 실시가능할 정도로 짧게 제조된다. 도 8 및 도 9는 배선 저항도의 예시적인 조합과 저항 330kΩ를 구현하기 위한 배선 길이를 도시한 테이블 및 그래프이다.
일반적인 배선 재료의 저항도는 약 10-8kΩ·m인 것에 반해, TiN 10-6Ω·m이상이다. 따라서 TiN은 높은 저항을 달성하기에 적절하다. 배선 재료는 TiN에 제한되지는 않지만, 저항도가 적어도 10-7Ω·m인 것이 바람직하다.
상부 전극막(104) 및 차광막(121)에 의해 형성된 평행 플레이트 캐퍼시터(C)에 대해, 로우 패스 필터(52)가 필수적인 수십 피코패럿의 캐퍼시턴스는 상부 전극막(104)과 차광막(121) 사이에 형성된 보호 필름(117) 등의 두께 및 그 재료의 관련된 유전율을 조절함으로써 구현할 수 있다.
도 10은 로우 패스 필터(52)의 회로 다이어그램이고, 도 11은 도 10의 회로의 시뮬레이션 결과를 도시한 그래프이다. 부스터 회로(차지 펌프 회로)(51)의 출력 노이즈는 차지 펌프 회로(51)의 입력 클럭 주파수보다 높은 로우 패스 필터(52)의 컷오프 주파수를 세팅함으로써 차단될 수 있다.
예를 들면, 광검출층(103)이 10V 및 2uA의 조건하에서 작동할 경우, 200kHz 작동 200kHz의 주파수와 2uA의 소비 전류를 갖는 차지 펌프 부스터 회로(전원 회로)(51)는 작동 주파수로 인해 수십 밀리볼트(피크 투 피크)의 노이즈를 발생시킨다. 수 밀리볼트(피크 투 피크)로 노이즈를 억제하는 로우 패스 필터(52)의 차단 주파수가 15kHz라고 가정하면, 33pF의 캐퍼시턴스가 330kΩ에 저항에 대해 얻어진다.
배선 재료가 TiN인 경우, 배선 길이는 그 저항도를 사용하여 약 1.5mm로 계산되고 그리고 전압 강하는 약 0.66V이다. 3um×3um의 화소 크기를 갖는 VGA(640×480화소)의 경우에, 고체 촬상 소자(100)의 크기는 1.92mm×1.44mm이다. 따라서 상기 배선 길이가 적절하다는 것을 알 수 있다. 배선 길이가 임의의 정도를 VGA 등의 같은 광검출 표면 크기 보다 더 길다면, 그러한 배선 길이는 밴딩된 또는 미앤더링 배선을 형성함으로써 구현될 수 있다.
필요한 캐퍼시턴스 33pF는 도 12 내에 도시한 바와 같이, 1.44mm×0.064mm, 100nm, 및 4.2에서 차광막(121)의 크기, 보호층(117)의 두께 등, 그리고 유전 상수를 각각 설정함으로써 얻어질 수 있다.
도 13은 차광막(121)을 갖는 고체 촬상 소자(100)를 도시하는 도 4a의 개략적인 단면도의 간략화된 버전이다. 도 14는 도 13의 고체 촬상 소자(100)의 등가 회로 다이어그램이다. 도 13에 도시된 바와 같이, 예시적인 실시형태에 의한 고체 촬상 소자(100) 내에, 차광막(121)은 그 사이에 개재된 보호층(117)(도 4 에서 평활화층(118)을 포함함)을 갖는 컬러 필터층(120)과 동일한 층 내의 상부 전극막(104) 상에 형성된다. 따라서, 고체 촬상 소자(100)의 두께는 감소될 수 있고, 고체 촬상 소자(100)의 전체 표면은 평평하게 제조될 수 있고, 화상 출력을 위한 유효 화소 사이에 컬러 오염은 방지될 수 있다. 또한, 고체 촬상 소자(100)의 최상단 표면은 단차를 갖지 않으므로, 그러한 단차로 인한 OB 영역(102) 상에 광의 경사진 입사가 방지될 수 있다. 따라서 암시의 기준 신호의 정확도는 증가될 수 있다.
예시적인 실시형태에 의한 솔리드 스테이드 촬상 소자(100)에서, 차광막(121) 및 상부 전극막(104)은 평행판 캐퍼시터(이 캐퍼시터는 등가 캐퍼시터(C)로서 도 13에 도시되고, 즉 캐퍼시터(C)는 외부의 것이 아니고 이것도 아래의 설명에 적용됨)를 형성한다. 캐퍼시터가 로우 패스 필터(52)의 캐퍼시터(C)로서 사용되므로, 광전 변환층 적층형 고체 촬상 소자(100)를 포함하는 촬상 장치 모듈은 소형화될 수 있고 높은 S/N 비율을 갖는 촬상 신호가 얻어질 수 있다.
예시적인 실시형태에 의한 고체 촬상 소자(100)에서, 카운터 전압은 도 7을 참조하여 상기 설명된 저항(R)을 통해서 하부 전극막(104)에 인가된다. 그리고 하부 전극막(104)과 차광막(121)과 저항(R) 사이에 형성된 로우 패스 필터를 구성한다. 그 결과, 전원 회로(51)에 의해 발생된 노이즈는 상부 전극막(104)으로 이동하는 것이 방지됨으로써, 높은 S/N 비율을 갖는 촬상 신호가 안정적으로 얻을 수 있다.
도 15 내지 도 18은 본 발명의 다른 예시적인 실시형태에 의한 고체 촬상 소자의 개략적인 단면도이다. 광검출층(103), 전극막(104 및 113), 절연층, 컬러 필터층(120) 등을 적층할 때 사용되는 온도, 압력, 화학 반응과 같은 적층 조건에 따라 차광막(121)(예를 들면 도 13의 구조물은 형성되지 않을 수 있음)을 포함하는 구조를 변경하는 것이 필수적일 수 있다. 그러한 경우라도, 상부 전극막(104) 및 차광막(121)은 캐퍼시터를 형성하도록 그 사이에 개재되는 보호 필름(117) 등과 서로 대향된다.
도 15의 예시적인 실시형태에서, 차광막(121)은 상부 전극막(104) 상에 적층된 보호층(117) 상에 적층된다. 차광막(121)은 보호층(117) 상에 형성된 제 2 보호층(131)과 동일한 층으로 유효 화소 영역(101) 외측에 형성된다. 평활화층(132)은 보호층(131) 및 차광막(121) 상에 적층된다. 그리고 컬러 필터층(120) 및 평탄화층(122)는 평활화층(132) 상에 형성된다. 이러한 예시적인 실시형태에서, 컬러 필터층(120)은 유효 화소 영역(101)내에서만 형성되고 절연층(120)은 그 주위에 형성된다.
예시적인 실시형태에서 광검출층(103)과 컬러 필터층(120) 사이에 거리는 도 13의 예시적인 실시형태보다 더 길지만, 보호층(131) 및 평활화층(132)이 얇을 수 있기 때문에 문제를 발생시키지 않는다.
도 16의 예시적인 실시형태는 제 2 차광막(121b)이 절연층(122)의 대신에 제공된다는 것이 도 15와 다르고 두 개의 차광막(121 및 121b)은 서로 접속된다. 본 예시적인 실시형태는 두 개의 차광막(121 및 121b)의 존재로 인해 차광 성능에서 우수하다. 차광막(121 및 121b)의 전체 면적은 도 15의 예시적인 실시형태에서보다 크고, 차광막(121a 및 121b)을 포함하는 부분의 임피던스는 따라서 감소된다. 이는 파괴 또는 예를 들면, 제조 공정 내에 발생하는 대전에 의해 기인된 대전집진 결함을 제거한 차광막이 형성될 수 있고 수율이 증가될 수 있는 있다는 이점을 증대시킨다.
차광막(121 및 121b)을 단락시키도록, 개구는 에칭에 의해 단락부(115)(도 4에 도시됨)의 위치에서 중간의 절연층(115) 등(보호층 및 평활화층) 통해 형성되고 상단 차광막(121b)은 그 위에 적층된다. 차광막(121)보다 상부 전극막(104)으로부터 더 이격된 차광막(121b)이 금속 대신에 합성 수지로 제조되면, 수지 차광막(121b)이 다른 차광막(121)과 단락될 필요가 없는 것은 말할 필요가 없다.
도 17의 예시적인 실시형태는 컬러 필터층(120)이 절연층(122)의 영역을 점유하도록 연장한다는 것이 도 15와 다르다. 제조 공정의 수는 컬러 필터층(120)이 개별적인 제조 공정에 의해 절연층(133)을 형성하는 대신에 절연층(133)의 영역을 점유할 정도로 형성되기 때문에 줄어들 수 있다.
도 18의 예시적인 실시형태는 제 2 차광막(121b)이 유효 화소 영역(101) 외측에서 컬러 필터층(120)의 일부 상에 형성된다는 점이 도 17과 다르다. 차광 성능은 두 개의 차광막(121a 및 121b)으로 인해 향상된다. 투명한 절연층(134)은 차광막(121b)과 같은 층 내의 유효 화소 영역(101)내에 형성되고, 평탄화층(122)은 최상단 층으로 형성된다.
또한, 예시적인 실시형태에서, 차광막(121 및 121b)의 모두는 단락부(115)에 의해 서로 전기적으로 접속된다. 차광막(121 및 121b)을 포함하는 부분의 임피던스는 감소되고 그리고 차광막 성능은 향상된다.
예를 들면, 도 3a, 도 3b, 및 도 4a에 도시된 바와 같은, 상기 설명된 예시적인 실시형태에서, 차광막(121)이 형성되고 유효 화소 영역(101) 외부로 위치되고, 유효 화소 전극막(113)이 제공되는 영역의 일부만 OB 영역으로서 사용된다. 대안적으로, 차광막(121)이 형성되는 전체 영역은 OB 영역으로서 사용될 수 있다.
상기 설명된 바와 같이, 예시적인 실시형태에 의해 광전 변환층 적층형 고체 촬상 소자는 신호 판독 수단이 그 표면부 내에 형성되는 반도체 기판, 반도체 기판의 입사 광 측면 상에 적층되고 광전 변환층이 제 1 전극막과 각각의 화소와 대응하는 분할된 제 2 전극막 사이에 형성되는 방식인 광전 변환부 및 유전체층이 차광막과 제 1 전극막 사이에 개재되는 방식으로 광전 변환부의 광 입사측 상이며 유효 화소 영역 외측에 적층된 전도성 차광막을 포함하고, 제 1 전극막에는 제 1 전극막으로 접속된 배선인 저항과 차광막과 제 1 전극막 사이에 캐패시터에 의해 형성된 로우 패스 필터를 통해서 규정된 전압이 공급된다.
광전 변환층 적층형 고체 촬상 소자는 차광막이 형성된 암 영역의 적어도 일부분에 존재하는 제 2 전극막으로부터 얻어진 신호가 레벨 신호로 사용되는 경우 것일 수 있다.
광전 변환층 적층형 고체 촬상 소자는 광전 변환층이 유기 광전 변환층을 포함하는 것일 수 있다.
광전 변환층 적층형 고체 촬상 소자는 그러한 그것이 광전 변환부의 광 입사측 상에 적층되고 적어도 부분적으로 광을 투과하고 광을 전달하는 재료로 제조되고, 차광막이 광 투과층과 동일한 층으로 형성된 재료로 만들어진 광투과층을 추가로 포함한 것일 수 있다.
광전 변환층 적층형 고체 촬상 소자는 그러한 광 투과층이 컬러 필터층인 것일 수 있다.
광전 변환층 적층형 고체 촬상 소자는 광전 변환부의 광 입사측 상이며 유효 화소 영역 외측에 적층되는 차광막이 광으로부터 광전 변환부를 차단하는 제 2 차광막을 추가로 포함하는 것일 수 있다.
광전 변환층 적층형 고체 촬상 소자는 제 2 차광막이 전도성 재료로 제조되고 차광막에 전기적으로 접속된 것일 수 있다.
광전 변환층 적층형 고체 촬상 소자는 그러한 배선이 미앤더링 라인인 것일 수 있다.
광전 변환층 적층형 고체 촬상 소자는 배선의 고유 저항이 적어도 10-7Ω·m 인 것일 수 있다.
광전 변환층 적층형 고체 촬상 소자는 그러한 배선이 TiN 또는 ITO로 제조되는 것일 수 있다.
예시적인 실시형태에 의한 촬상 장치는 어떤 상기 광전 변환층 적층형 고체 촬상 소자를 포함한다.
그와 같이, 예시적인 실시형태는 제 1 전극막에 규정된 전압을 인가하기 위해 전원에 의해 발생된 노이즈의 제 1 전극막으로의 전달을 방지함으로써 고 품질로 촬상하는 것이 가능하다.
본 발명은 2010년 3월 19일에 출원된 일본 특허 출원 제2010-065203호 및 2010년 11월 18일에 출원된 제2010-258399호에 기초로 한 것이며, 그 전체 내용이 참조로써 본원에 통합된다.
고수율 및 낮은 비용으로 생산되고 사용자가 높은 품질로 피사체를 촬상하는 것이 가능하므로 본 발명에 의한 광전 변환층 적층형 고체 촬상 소자는 디지털 스틸 카메라, 디지털 비디오 카메라, 카메라를 갖는 휴대폰, 카메라를 갖는 전자 장치, 감시 카메라, 차량 카메라 등 내에 유용하게 통합될 수 있다.
21 : 촬영 렌즈
26 : 디지털 신호 처리 섹션
29 : 시스템 제어 섹션 적층형 고체 촬상 소자
101 : 유효 화소 영역
102 : OB(광학적 암) 영역
103 : 광검출층
103a : 광전 변환층
103b : 전하 차단 필름
104 : 상부 전극막(공통적인 전극막, 카운터 전극막, 제 1 전극막)
110 : 반도체 기판
112 : 배선층
113 : 하부 전극막(화소 전극막, 제 2 전극막)
114 : 수직형 배선(플러그)
117 : 보호층(유전체층)
118 : 평활화층(유전체층)
120 : 컬러 필터층
121, 121b : 차광막
121a : 차광막의 개구
122 : 평탄화층

Claims (11)

  1. 신호 판독부가 형성된 반도체 기판,
    상기 반도체 기판의 광 입사측 상에 적층되고 제 1 전극막과 화소 각각에 대응하는 복수의 영역으로 분할된 제 2 전극막 사이에 형성된 광전 변환층을 포함하는 광전 변환부,
    상기 광전 변환부의 광 입사측 상이며 유효 화소 영역 외측에 적층된 전도성 차광막, 및
    상기 전도성 차광막과 상기 제 1 전극막 사이에 배치되는 유전체층을 포함하고:
    상기 제 1 전극막에 대한 배선의 저항 및 상기 전도성 차광막과 상기 제 1 전극막 사이에 형성된 캐퍼시터에 의해 형성된 로우 패스 필터를 통해 상기 제 1 전극막으로 소정 전압이 인가되는 것을 특징으로 하는 광전 변환층 적층형 고체 촬상 소자.
  2. 제 1 항에 있어서,
    상기 차광막이 형성되는 영역의 적어도 일부에 존재하는 제 2 전극막으로부터 얻어진 신호는 흑 레벨 신호로 사용되는 것을 특징으로 하는 광전 변환층 적층형 고체 촬상 소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 광전 변환층은 유기 광전 변환층을 포함하는 것을 특징으로 하는 광전 변환층 적층형 고체 촬상 소자.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 광전 변환부의 광 입사측 상에 적층되고 적어도 부분적으로 광을 투과하는 재료로 제조되는 광 투과층을 더 포함하고,
    전도성 차광막은 광 투과층과 동일한 층으로 형성되는 것을 특징으로 하는 광전 변환층 적층형 고체 촬상 소자.
  5. 제 4 항에 있어서,
    상기 광 투과층은 컬러 필터층인 것을 특징으로 하는 광전 변환층 적층형 고체 촬상 소자.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 광전 변환부의 광 입사측 상이며 유효 화소 영역 외측에 적층된 제 2 차광막을 더 포함하고,
    두 개의 차광막은 광전 변환부의 일부를 광으로부터 차단하는 것을 특징으로 하는 광전 변환층 적층형 고체 촬상 소자.
  7. 제 6 항에 있어서,
    상기 제 2 차광막은 전도성 재료로 제조되고 상기 전도성 차광막에 전기적으로 접속되는 것을 특징으로 하는 광전 변환층 적층형 고체 촬상 소자.
  8. 제 1 내지 제 7 항 중 어느 한 항에 있어서,
    배선은 미앤더링 라인의 형태로 형성되는 것을 특징으로 하는 광전 변환층 적층형 고체 촬상 소자.
  9. 제 1 항 내지 제 8 항의 어느 한 항에 있어서,
    배선의 저항률은 적어도 10-7 Ω·m인 것을 특징으로 하는 광전 변환층 적층형 고체 촬상 소자.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    배선은 TiN 또는 ITO로 제조되는 것을 특징으로 하는 광전 변환층 적층형 고체 촬상 소자.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 기재된 광전 변환층 적층형 고체 촬상 소자를 포함하는 것을 특징으로 하는 촬상 장치.
KR1020127024508A 2010-03-19 2011-03-15 광전 변환층 적층형 고체 촬상 소자 및 촬상 장치 KR20130006458A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010065203 2010-03-19
JPJP-P-2010-065203 2010-03-19
JPJP-P-2010-258399 2010-11-18
JP2010258399A JP4887452B2 (ja) 2010-03-19 2010-11-18 光電変換層積層型固体撮像素子及び撮像装置
PCT/JP2011/056685 WO2011115283A1 (en) 2010-03-19 2011-03-15 Photoelectric conversion layer stack-type solid-state imaging device and imaging apparatus

Publications (1)

Publication Number Publication Date
KR20130006458A true KR20130006458A (ko) 2013-01-16

Family

ID=44649362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127024508A KR20130006458A (ko) 2010-03-19 2011-03-15 광전 변환층 적층형 고체 촬상 소자 및 촬상 장치

Country Status (4)

Country Link
US (1) US20120326257A1 (ko)
JP (1) JP4887452B2 (ko)
KR (1) KR20130006458A (ko)
WO (1) WO2011115283A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608051B2 (en) 2012-07-05 2020-03-31 Sony Semiconductor Solutions Corporation Solid-state image pickup device and manufacturing method thereof, and electronic apparatus

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059881A (ja) * 2010-09-08 2012-03-22 Toshiba Corp 撮像素子、撮像モジュール及び撮像素子の製造方法
JP5681597B2 (ja) * 2011-09-20 2015-03-11 富士フイルム株式会社 固体撮像素子の製造方法
JP5980615B2 (ja) * 2012-08-03 2016-08-31 オリンパス株式会社 固体撮像装置および撮像装置
JP2014054312A (ja) * 2012-09-11 2014-03-27 Fujifilm Corp 電子内視鏡装置及び撮像モジュール
JP2015012239A (ja) * 2013-07-01 2015-01-19 ソニー株式会社 撮像素子および電子機器
WO2016170442A1 (en) * 2015-04-22 2016-10-27 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for driving imaging device, and electronic device
CN107018338B (zh) * 2016-01-22 2021-01-29 松下知识产权经营株式会社 摄像装置
JP6650779B2 (ja) * 2016-02-19 2020-02-19 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
KR102652981B1 (ko) 2017-01-16 2024-04-02 삼성전자주식회사 이미지 센서
CN110139047B (zh) * 2018-02-08 2023-06-20 松下知识产权经营株式会社 摄像装置及相机系统、以及摄像装置的驱动方法
EP3806153A4 (en) 2018-06-05 2021-07-21 Sony Semiconductor Solutions Corporation IMAGING DEVICE
JPWO2020202935A1 (ko) * 2019-04-05 2020-10-08
CN110211983A (zh) * 2019-06-14 2019-09-06 德淮半导体有限公司 一种图像传感器及其制作方法
JP7013425B2 (ja) * 2019-10-02 2022-01-31 キヤノン株式会社 光電変換装置、及び撮像システム
CN114514610A (zh) * 2019-10-28 2022-05-17 松下知识产权经营株式会社 摄像装置
WO2022130776A1 (ja) * 2020-12-16 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 光検出装置、光検出システム、電子機器および移動体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294566A (ja) * 1988-09-30 1990-04-05 Toshiba Corp 固体撮像装置
JPH05251705A (ja) * 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06310699A (ja) * 1993-04-22 1994-11-04 Olympus Optical Co Ltd 積層型固体撮像装置
JPH08250694A (ja) * 1995-03-15 1996-09-27 Toshiba Corp 固体撮像装置及びその製造方法
JPH10112533A (ja) * 1996-10-04 1998-04-28 Sony Corp 固体撮像素子
EP1608023B1 (en) * 2003-03-06 2012-01-18 Sony Corporation Solid state image sensing device and production method therefor
JP2006156801A (ja) * 2004-11-30 2006-06-15 Fujifilm Electronic Materials Co Ltd 遮光膜形成用組成物、それを用いた固体撮像素子用遮光膜及び固体撮像素子
JP2006228938A (ja) * 2005-02-17 2006-08-31 Fuji Photo Film Co Ltd 光電変換膜積層型固体撮像素子
JP2008153250A (ja) * 2006-12-14 2008-07-03 Sanyo Electric Co Ltd 固体撮像素子
JP4832283B2 (ja) * 2006-12-28 2011-12-07 富士フイルム株式会社 光電変換素子の製造方法、光電変換素子、固体撮像素子
JP5192876B2 (ja) * 2008-03-28 2013-05-08 富士フイルム株式会社 感光性樹脂組成物、遮光性カラーフィルター及びその製造方法、並びに、固体撮像素子
JP2009267169A (ja) * 2008-04-25 2009-11-12 Fujifilm Corp 光電変換素子及び固体撮像素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608051B2 (en) 2012-07-05 2020-03-31 Sony Semiconductor Solutions Corporation Solid-state image pickup device and manufacturing method thereof, and electronic apparatus

Also Published As

Publication number Publication date
US20120326257A1 (en) 2012-12-27
WO2011115283A1 (en) 2011-09-22
JP4887452B2 (ja) 2012-02-29
JP2011243945A (ja) 2011-12-01

Similar Documents

Publication Publication Date Title
JP4887452B2 (ja) 光電変換層積層型固体撮像素子及び撮像装置
JP5637751B2 (ja) 固体撮像装置，固体撮像装置の製造方法
US8704281B2 (en) Process of making a solid state imaging device
US8803211B2 (en) Solid-state imaging device, process of making solid state imaging device, digital still camera, digital video camera, mobile phone, and endoscope
JP4444371B1 (ja) 撮像素子及び撮像装置
JP4802286B2 (ja) 光電変換素子及び撮像素子
JP5087304B2 (ja) 固体撮像素子の製造方法
US7888759B2 (en) Photoelectric conversion device, imaging device, and process for producing the photoelectric conversion device
US8698141B2 (en) Solid state image pickup device and manufacturing method of solid state image pickup device, and image pickup apparatus
JP6754156B2 (ja) 固体撮像素子および固体撮像素子の製造方法、光電変換素子、撮像装置、電子機器、並びに光電変換素子。
CN107004690B (zh) 光传感器
KR101634886B1 (ko) 고체 촬상 소자
WO2018025545A1 (ja) 撮像装置
JP2007201009A (ja) 固体撮像素子
JP2017168812A (ja) 撮像装置
US20110228150A1 (en) Photoelectric conversion film stack-type solid-state imaging device and imaging apparatus
US12015040B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus capable to protect a photoelectric conversion film
JP2017175108A (ja) 光センサおよび撮像装置
WO2018025544A1 (ja) 撮像装置
KR101577509B1 (ko) 고체 촬상 소자 및 촬상 장치
KR101676972B1 (ko) 고체 촬상 소자 및 촬상 장치
JP2009054605A (ja) 光電変換素子及び撮像素子
JP2009117480A (ja) 有機光電変換素子、及びこれを用いた光センサ、カラー撮像素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application