CN114514610A - 摄像装置 - Google Patents

摄像装置 Download PDF

Info

Publication number
CN114514610A
CN114514610A CN202080070971.7A CN202080070971A CN114514610A CN 114514610 A CN114514610 A CN 114514610A CN 202080070971 A CN202080070971 A CN 202080070971A CN 114514610 A CN114514610 A CN 114514610A
Authority
CN
China
Prior art keywords
light
shielding film
film
peripheral circuit
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080070971.7A
Other languages
English (en)
Inventor
若林大介
留河优子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN114514610A publication Critical patent/CN114514610A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公开的一个方式所涉及的摄像装置具备像素部、以及被设置在像素部的周围的周边电路部。像素部包括光电转换膜、位于光电转换膜的上方的上部电极、与上部电极对置且与上部电极之间隔着光电转换膜的下部电极、以及在平面图中与光电转换膜的上表面的一部分重叠且与上部电极电连接的导电性的第1遮光膜。周边电路部包括周边电路、以及在平面图中与周边电路的至少一部分重叠的第2遮光膜。第1遮光膜与第2遮光膜被分离。

Description

摄像装置
技术领域
本公开涉及摄像装置。
背景技术
图像传感器具备多个像素，该多个像素包括产生与入射的光量相应的电信号的光检测元件，且以一维或者二维配置。层叠型图像传感器是指图像传感器之中的、具有其构造为在基板上层叠有光电转换膜的光检测元件作为像素的图像传感器。其一例在专利文献1至4中公开。
在先技术文献
专利文献
专利文献1:日本特许第4729275号公报
专利文献2:日本特开2019-016667号公报
专利文献3:日本特开2005-328068号公报
专利文献4:日本特许第5735318号公报
发明内容
本发明所要解决的课题
在专利文献3中公开了一种光检测器的阵列，具有隔着金属膜向透明电极施加电压的构造，该金属膜被形成为覆盖形成光检测器的层的侧部。但是，在专利文献3所公开的构造中，在外周部配置有控制电路的情况下，向透明电极施加的电压可能对控制电路造成不良影响。也就是说，在现有技术中，存在控制电路的动作不稳定的问题。
于是，本公开提供能够使电路动作稳定的摄像装置。
用于解决课题的手段
本公开的一个方式所涉及的摄像装置具备像素部、以及被设置在所述像素部的周围的周边电路部。所述像素部包括光电转换膜、位于所述光电转换膜的上方的上部电极、与所述上部电极对置且与所述上部电极之间隔着所述光电转换膜的下部电极、以及在平面图中与所述光电转换膜的上表面的一部分重叠且与所述上部电极电连接的导电性的第1遮光膜。所述周边电路部包括周边电路、以及在平面图中与所述周边电路的至少一部分重叠的第2遮光膜。所述第1遮光膜与所述第2遮光膜被分离。
发明效果
根据本公开，能够使摄像装置的电路动作稳定。
附图说明
图1是表示实施方式1所涉及的摄像装置的电路构成的图。
图2是实施方式1所涉及的摄像装置的像素的设备构造的截面图。
图3是实施方式1所涉及的摄像装置的平面图。
图4是图3的IV-IV线处的实施方式1所涉及的摄像装置的截面图。
图5是实施方式2所涉及的摄像装置的截面图。
图6是实施方式3所涉及的摄像装置的截面图。
图7是实施方式4所涉及的摄像装置的截面图。
图8是实施方式5所涉及的摄像装置的截面图。
图9是实施方式6所涉及的摄像装置的截面图。
具体实施方式
(本公开的概要)
本公开的一个方式所涉及的摄像装置具备像素部、以及被设置在所述像素部的周围的周边电路部。所述像素部包括光电转换膜、位于所述光电转换膜的上方的上部电极、与所述上部电极对置且与所述上部电极之间隔着所述光电转换膜的下部电极、以及在平面图中与所述光电转换膜的上表面的一部分重叠且与所述上部电极电连接的导电性的第1遮光膜。所述周边电路部包括周边电路、以及在平面图中与所述周边电路的至少一部分重叠的第2遮光膜。所述第1遮光膜与所述第2遮光膜被分离。
由此，用于向上部电极供电的第1遮光膜与周边电路部所包括的第2遮光膜相分离，因此即使第1遮光膜的电位发生了变动，其对第2遮光膜造成的影响也被充分抑制。因此，被第2遮光膜覆盖的周边电路能够与第1遮光膜的电位无关地稳定动作。像这样，根据本方式所涉及的摄像装置，能够使电路动作稳定。
另外，例如也可以是，所述周边电路部包括：间隔层，包含与所述光电转换膜相同的材料，且在平面图中与所述周边电路的至少一部分重叠，所述第2遮光膜位于所述间隔层的上方。
由此，能够使第2遮光膜与周边电路的距离变长，因此即使第2遮光膜具有导电性，且第2遮光膜的电位由于某些影响而发生了变动，也能够抑制对周边电路造成的影响。因此，能够使摄像装置的电路动作稳定。
另外，例如也可以是，所述光电转换膜的厚度与所述间隔层的厚度相同。
由此，能够以相同的工序形成光电转换膜和间隔层，因此能够削减摄像装置的制造所需的工序数等而实现制造工艺的简化。通过简化制造工艺，能够实现制造偏差少且可靠性高的摄像装置。
另外，例如也可以是，所述周边电路部还包括位于所述第2遮光膜与所述间隔层之间的绝缘层。
由此，能够确保第2遮光膜与间隔层之间的电绝缘性。即使第2遮光膜的电位发生了变动，也能够抑制对周边电路造成的影响。因此，能够使摄像装置的电路动作稳定。
另外，例如也可以是，所述周边电路包括样本保持电路，所述第2遮光膜在平面图中与所述样本保持电路重叠。
由此，能够通过第2遮光膜抑制光向样本保持电路入射，因此能够抑制样本保持电路所保持的电荷量的变动。因此，能够抑制摄像装置所生成的图像的画质劣化。
另外，例如也可以是，所述周边电路包括样本保持电路，在平面图中，在所述第1遮光膜与所述第2遮光膜之间未配置所述样本保持电路。
由此，能够通过第1遮光膜或者第2遮光膜抑制光向样本保持电路入射，因此能够抑制样本保持电路所保持的电荷量的变动。因此，能够抑制摄像装置所生成的图像的画质劣化。
另外，例如也可以是，所述第1遮光膜的材料与所述第2遮光膜的材料相同。所述第1遮光膜与所述第2遮光膜也可以通过使用相同的材料形成。
由此，能够以相同的工序形成第1遮光膜和第2遮光膜，因此能够削减摄像装置的制造所需的工序数等而实现制造工艺的简化。通过简化制造工艺，能够实现制造偏差少且可靠性高的摄像装置。
另外，例如也可以是，所述第2遮光膜具有导电性，所述第2遮光膜被施加恒压或者接地电压。
由此，能够将第2遮光膜的电位固定为规定值，因此能够使被第2遮光膜覆盖的周边电路稳定地动作。
另外，例如也可以是，所述第1遮光膜被施加变动电压。
由此，例如能够与状况相应地变更将第2遮光膜的电位固定到的值，因此能够使被第2遮光膜覆盖的周边电路稳定地动作。
另外，例如也可以是，所述第1遮光膜的厚度与所述第2遮光膜的厚度相同。
由此，能够以相同的工序形成第1遮光膜和第2遮光膜，因此能够削减摄像装置的制造所需的工序数等而实现制造工艺的简化。通过简化制造工艺，能够实现制造偏差少且可靠性高的摄像装置。
另外，例如也可以是，在平面图中，在所述第1遮光膜与所述第2遮光膜之间未配置晶体管。在平面图中，所述晶体管也可以与所述第1遮光膜及所述第2遮光膜中的至少一方重叠。
由此，能够通过第1遮光膜或者第2遮光膜抑制光向晶体管入射，因此能够抑制在晶体管中生成电荷。因此，能够抑制晶体管的动作变得不稳定，因此能够使摄像装置的动作稳定。
另外，例如也可以是，所述像素部还包括位于所述第1遮光膜与所述上部电极之间的绝缘层。
由此，能够将绝缘层用作上部电极的保护层。
以下，参照附图具体说明实施方式。
此外，以下说明的实施方式均示出概括性或者具体性的例子。以下的实施方式所示的数值、形状、材料、构成要素、构成要素的配置位置及连接方式、步骤、步骤的顺序等是一例，并非意在限定本公开。此外，关于以下实施方式中的构成要素之中独立权利要求中未记载的构成要素，作为任意的构成要素而被说明。
另外，各图是示意图，不一定严密地图示。从而，例如，在各图中比例尺等不必须一致。另外，在各图中，关于实质上相同的构成赋予相同的标记，省略或者简化重复的说明。
另外，在本说明书中，相同等表示要素间的关系性的用语、矩形等表示要素的形状的用语、以及数值范围不是仅表示严密的含义的表现，而是意味着也包含实质上等同的范围、例如几％程度的差异的表现。
另外，在本说明书中，“上方”及“下方”这样的用语不是指绝对性的空间识别中的上方向(铅直上方)及下方向(铅直下方)，而用作基于层叠构成中的层叠顺序通过相对性的位置关系被规定的用语。另外，“上方”及“下方”这样的用语不仅适用于2个构成要素相互空开间隔配置且在2个构成要素之间存在别的构成要素的情况，而且也适用于2个构成要素相互紧贴配置且2个构成要素相接的情况。
(实施方式1)
[摄像装置的电路构成]
首先，使用图1概括说明本实施方式所涉及的摄像装置的电路构成。
图1是表示本实施方式所涉及的摄像装置100的电路构成的示意图。如图1所示，摄像装置100具备多个像素110、以及周边电路120。
多个像素110在半导体基板上以二维即在行方向及列方向上排列，形成像素区域。此外，多个像素110也可以排列为一列。也就是说，摄像装置100也可以是线图像传感器。在本说明书中，行方向及列方向是指行及列各自延伸的方向。具体而言，垂直方向是列方向，水平方向是行方向。
各像素110包括光检测部10和电荷检测电路25。光检测部10包括像素电极50、光电转换膜51及透明电极52。光检测部10的具体的构成在后文中说明。电荷检测电路25包括放大晶体管11、复位晶体管12和地址晶体管13。
摄像装置100具备用于向透明电极52施加规定的电压的电压控制要素。电压控制要素例如包括电压控制电路、恒压源等电压产生电路、以及接地线等电压基准线。将电压控制要素所施加的电压称为控制电压。在本实施方式中，摄像装置100具备电压控制电路30作为电压控制要素。
电压控制电路30既可以产生一定的控制电压，也可以产生值不同的多个控制电压。例如，电压控制电路30既可以产生2个以上的不同值的控制电压，也可以产生在规定的范围内连续地变化的控制电压。电压控制电路30基于对摄像装置100进行操作的操作者的指令、或者摄像装置100所具备的其他控制部等的指令，决定要产生的控制电压的值，并生成所决定的值的控制电压。电压控制电路30作为周边电路120的一部分，被设置在感光区域外。此外，感光区域在实质上与像素区域相同。
在本实施方式中，如图1所示，电压控制电路30经由对置电极信号线16，向在行方向上排列的像素110的透明电极52施加控制电压。由此，电压控制电路30使像素电极50与透明电极52之间的电压变化，切换光检测部10的分光灵敏度特性。
光照射到光检测部10，为了在像素电极50中积蓄电子作为信号电荷，像素电极50被设定为比透明电极52高的电位。此时，电子的移动方向与空穴的移动方向相反，因此从像素电极50朝向透明电极52流动电流。另外，光照射到光检测部10，为了在像素电极50中积累空穴作为信号电荷，像素电极50被设定为比透明电极52低的电位。此时，从透明电极52朝向像素电极50流动电流。
像素电极50与放大晶体管11的栅极电极连接，由像素电极50收集的信号电荷被积蓄至位于像素电极50与放大晶体管11的栅极电极之间的电荷积蓄节点24。在本实施方式中，信号电荷是空穴。或者，信号电荷也可以是电子。
电荷积蓄节点24中积蓄的信号电荷作为与信号电荷的量相应的电压被施加至放大晶体管11的栅极电极。放大晶体管11被包含在电荷检测电路25中，将栅极电极被施加的电压放大。地址晶体管13选择性地读出被放大后的电压作为信号电压。地址晶体管13也被称为行选择晶体管。复位晶体管12的源极电极及漏极电极中的一方与像素电极50连接，复位晶体管12将电荷积蓄节点24中积蓄的信号电荷复位。换言之，复位晶体管12将放大晶体管11的栅极电极及像素电极50的电位复位。
为了在多个像素110中选择性地进行上述的动作，摄像装置100包括电源布线21、垂直信号线17、地址信号线26和复位信号线27。这些布线及信号线与像素110分别连接。具体而言，电源布线21与放大晶体管11的源极电极及漏极电极中的一方连接。垂直信号线17与地址晶体管13的源极电极及漏极电极的另一方即未与放大晶体管11连接的一方连接。地址信号线26与地址晶体管13的栅极电极连接。另外，复位信号线27与复位晶体管12的栅极电极连接。
周边电路120包括垂直扫描电路15、水平信号读出电路20、多个列信号处理电路19、多个负载电路18、多个差分放大器22、以及电压控制电路30。垂直扫描电路15也被称为行扫描电路。水平信号读出电路20也被称为列扫描电路。列信号处理电路19也被称为行信号积蓄电路。差分放大器22也被称为反馈放大器。
垂直扫描电路15与地址信号线26及复位信号线27连接，以行为单位选择各行中配置的多个像素110，进行信号电压的读出及像素电极50的电位的复位。电源布线21向各像素110供给规定的电源电压。水平信号读出电路20与多个列信号处理电路19电连接。列信号处理电路19经由与各列对应的垂直信号线17，与各列中配置的像素110电连接。负载电路18与各垂直信号线17电连接。负载电路18与放大晶体管11形成源极跟随器电路。
多个差分放大器22与各列对应地设置。差分放大器22的负侧的输入端子与对应的垂直信号线17连接。另外，差分放大器22的输出端子经由与各列对应的反馈线23连接至像素110。
垂直扫描电路15通过地址信号线26，向地址晶体管13的栅极电极施加用于控制地址晶体管13的导通及关断的行选择信号。由此，扫描并选择作为读出对象的行。从被选择的行的像素110向垂直信号线17读出信号电压。另外，垂直扫描电路15经由复位信号线27，向复位晶体管12的栅极电极施加用于控制复位晶体管12的导通及关断的复位信号。由此，选择作为复位动作对象的像素110的行。垂直信号线17向列信号处理电路19传递从被垂直扫描电路15选择的像素110读出的信号电压。
列信号处理电路19进行以相关双采样为代表的噪音抑制信号处理及模拟-数字转换(AD转换)等。具体而言，列信号处理电路19包括样本保持电路。样本保持电路包括电容器及晶体管等。样本保持电路对经由垂直信号线17读出的信号电压进行采样，并暂时地保持。与被保持的电压值相应的数字值向水平信号读出电路20读出。
水平信号读出电路20从多个列信号处理电路19向水平共通信号线28顺次读出信号。
差分放大器22经由反馈线23与复位晶体管12的漏极电极及源极中的另一方即未与像素电极50连接的一方连接。因此，差分放大器22在地址晶体管13和复位晶体管12处于导通状态时，在负侧的输入端子接受地址晶体管13的输出值。差分放大器22进行反馈动作，以使放大晶体管11的栅极电位成为规定的反馈电压。此时，差分放大器22的输出电压值是0V或者0V附近的正电压。反馈电压意味着差分放大器22的输出电压。
[像素的构成]
以下使用图2说明摄像装置100的像素110的详细的设备构造。图2是示意性地表示本实施方式所涉及的摄像装置100的像素110的设备构造的截面的截面图。
如图2所示，像素110包括半导体基板31、电荷检测电路25(未图示)和光检测部10。半导体基板31例如是p型硅基板。电荷检测电路25检测由像素电极50捕捉的信号电荷，并输出信号电压。电荷检测电路25包括放大晶体管11、复位晶体管12和地址晶体管13，被形成于半导体基板31。
放大晶体管11、复位晶体管12及地址晶体管13各自是被形成于半导体基板31的电气元件的一例。放大晶体管11、复位晶体管12及地址晶体管13各自例如是MOSFET(金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor))。具体而言，放大晶体管11、复位晶体管12及地址晶体管13各自是n沟道MOSFET，但也可以是p沟道MOSFET。
放大晶体管11具有n型杂质区域41C及41D、栅极绝缘层38B和栅极电极39B。n型杂质区域41C及41D被形成在半导体基板31内，各自作为漏极或者源极发挥功能。栅极绝缘层38B位于半导体基板31上。栅极电极39B位于栅极绝缘层38B上。
复位晶体管12具有n型杂质区域41A及41B、栅极绝缘层38A和栅极电极39A。n型杂质区域41A及41B被形成在半导体基板31内，各自作为漏极或者源极发挥功能。栅极绝缘层38A位于半导体基板31上。栅极电极39A位于栅极绝缘层38A上。
地址晶体管13具有n型杂质区域41D及41E、栅极绝缘层38C和栅极电极39C。n型杂质区域41D及41E被形成在半导体基板31内，各自作为漏极或者源极发挥功能。栅极绝缘层38C位于半导体基板31上。栅极电极39C位于栅极绝缘层38C上。
栅极绝缘层38A、38B及38C使用绝缘性的材料形成。例如，栅极绝缘层38A、38B及38C具有硅氧化膜或硅氮化膜的单层构造或者它们的层叠构造。
栅极电极39A、39B及39C各自使用导电性的材料形成。例如，栅极电极39A、39B及39C使用通过添加杂质而被赋予了导电性的多晶硅形成。或者，栅极电极39A、39B及39C也可以使用铜等金属材料形成。
n型杂质区域41A、41B、41C、41D及41E例如通过将磷(P)等n型杂质利用离子注入等掺杂至半导体基板31而形成。在图2所示的例中，n型杂质区域41D在放大晶体管11与地址晶体管13中被共用。由此，放大晶体管11与地址晶体管13被串联连接。此外，n型杂质区域41D也可以被分离至2个n型杂质区域。该2个n型杂质区域也可以经由布线层被电连接。
在半导体基板31中，在相邻的像素110之间及放大晶体管11与复位晶体管12之间设置有元件分离区域42。通过元件分离区域42，对相邻的像素110间进行电分离。另外，通过设置元件分离区域42，抑制电荷积蓄节点24中积蓄的信号电荷的泄露。元件分离区域42例如通过将p型杂质以高浓度掺杂至半导体基板31而形成。
在半导体基板31的上表面设置有多层布线构造。多层布线构造包括多个层间绝缘层、1个以上的布线层、1个以上的插塞及1个以上的接触插塞。具体而言，在半导体基板31的上表面层叠有层间绝缘层43。在层间绝缘层43之中埋设有接触插塞45A及45B、布线46A及46B、以及导电插塞47A及47B。此外，层间绝缘层43通过将多个绝缘层依次层叠而形成。层间绝缘层43的上表面例如是平坦的，与半导体基板31的上表面平行。
接触插塞45A与复位晶体管12的n型杂质区域41B连接。接触插塞45B与放大晶体管11的栅极电极39B连接。布线46A将接触插塞45A与接触插塞45B连接。由此，复位晶体管12的n型杂质区域41B与放大晶体管11的栅极电极39B电连接。
另外，布线46A经由导电插塞47A及47B以及布线46B与像素电极50连接。由此，n型杂质区域41B、栅极电极39B、接触插塞45A及45B、布线46A及46B、导电插塞47A及47B以及像素电极50构成电荷积蓄节点24。
光检测部10被设置在层间绝缘层43上。光检测部10包括透明电极52、光电转换膜51、以及比透明电极52更位于半导体基板31侧的像素电极50。
光电转换膜51对从透明电极52侧入射的光进行光电转换，从而生成与入射的光的强度相应的信号电荷。光电转换膜51例如由有机半导体构成。光电转换膜51也可以包括1个或者多个有机半导体层。例如，光电转换膜51除了用于生成空穴-电子对的光电转换层之外，也可以还包括用于输送电子或者空穴的载流子输送层、以及用于阻碍载流子的阻碍层等。这些有机半导体层能够使用公知材料的有机p型半导体及有机n型半导体。此外，光电转换膜51例如也可以是有机供体分子与受体分子的混合膜、半导体型碳纳米管与受体分子的混合膜、或者含有量子点的膜等。光电转换膜51也可以使用非晶硅等无机材料形成。
光电转换膜51被夹在透明电极52与像素电极50之间。在本实施方式中，光电转换膜51跨多个像素110连续地形成。具体而言，光电转换膜51在平面图中以覆盖摄像区域的大部分的方式形成为一片平板状。此外，光电转换膜51也可以按每个像素110分离设置。
透明电极52是位于光电转换膜51的上方的上部电极的一例。透明电极52对于要检测的光而言是透明的，而且使用具有导电性的材料形成。例如，透明电极52使用氧化铟锡(ITO)、铝掺杂氧化锌(AZO)、镓掺杂氧化锌(GZO)等透明导电性半导体氧化膜形成。此外，透明电极52也可以使用其他透明导电性半导体形成，也可以使用薄到能够使光透射的程度的金属薄膜形成。
透明电极52与光电转换膜51同样跨多个像素110连续地形成。具体而言，透明电极52在平面图中以覆盖摄像区域的大部分的方式形成为一片平板状。透明电极52连续地覆盖光电转换膜51的整个上表面。
像素电极50是与上部电极对置且与上部电极之间隔着光电转换膜51的下部电极的一例。像素电极50按每个像素110设置。像素电极50例如使用铝、铜等金属、或者通过掺杂杂质而被赋予了导电性的多晶硅等导电性材料形成。
另外，光检测部10具备被形成在透明电极52的上表面的至少一部分上的绝缘层53。光检测部10还具备保护膜54。绝缘层53形成为覆盖透明电极52的上表面的至少一部分。保护膜54被设置在绝缘层53的上方。
绝缘层53及保护膜54使用具有绝缘性的材料形成。例如，绝缘层53由氧化硅、氮化硅、氮氧化硅、或者有机或无机高分子材料等形成。绝缘层53及保护膜54例如对于摄像装置100要检测的波长的光而言是透明的。
如图2所示，像素110在光检测部10的透明电极52的上方具备滤色器55。进而，像素110在滤色器55上具备微透镜56。此外，像素110也可以不具备绝缘层53、保护膜54、滤色器55及微透镜56。
[摄像装置的端部的构造]
接下来，使用图3及图4说明本实施方式所涉及的摄像装置100的端部的构造。
图3是本实施方式所涉及的摄像装置100的平面图。图4是图3的IV-IV线处的本实施方式所涉及的摄像装置100的截面图。
如图3及图4所示，摄像装置100具备像素部101、以及被设置在像素部101的周围的周边电路部102。另外，摄像装置100具备将像素部101与周边电路部102分离的分离部103。
此外，在图3及图4中，省略了图2所示的保护膜54、滤色器55及微透镜56的图示。保护膜54例如被设置为覆盖绝缘层53、第1遮光膜81、第2遮光膜82及绝缘层70。滤色器55及微透镜56各自被设置在像素110的正上方向。滤色器55及微透镜56各自未被设置在第1遮光膜81的正上方向、以及分离部103及周边电路部102。
像素部101在平面图中位于摄像装置100的中央，与配置有多个像素110的像素区域对应。周边电路部102以包围像素部101的周围的方式设置为环状。因此，分离部103也以包围像素部101的周围的方式设置为环状。分离部103是位于像素部101与周边电路部102之间的环状的区域。
此外，周边电路部102也可以仅被设置在像素部101的周围的一部分。例如，在如图3所示平面图形状为矩形的像素部101的情况下，在沿着像素部101的轮廓的至少一边的部分也可以未设置周边电路部102。例如，周边电路部102也可以被设置在仅沿着像素部101的轮廓的一边的部分。或者，周边电路部102也可以沿着像素部101的轮廓的对置的两边或者相邻的两边设置。分离部103也是同样的。
如图3及图4所示，像素部101包括第1遮光膜81。第1遮光膜81实现对透明电极52的供电以及像素110BM的遮光这2个功能。
具体而言，第1遮光膜81具有导电性，且与透明电极52电连接。在本实施方式中，如图4所示，第1遮光膜81与透明电极52的端面52A接触。
第1遮光膜81与被设置为在层间绝缘层43的上表面露出的电极端子60电连接。电极端子60在层间绝缘层43内与对置电极信号线16(参照图1)电连接。由此，透明电极52经由第1遮光膜81、电极端子60及对置电极信号线16与电压控制电路30(参照图1)电连接。也就是说，第1遮光膜81构成用于对透明电极52施加规定的电压的电气布线的一部分。第1遮光膜81被施加规定的电压，该电压的值能够与摄像装置100的动作状态相应地变动。也就是说，第1遮光膜81被施加变动电压。变动电压例如包括在曝光时施加的第1电压、以及在像素读出时施加的第2电压。与摄像装置100的动作状态相应地，将第1电压及第2电压选择性地经由第1遮光膜81施加至透明电极52。
另外，第1遮光膜81覆盖作为像素部101中包含的多个像素110的一部分的像素110BM。像素110BM是像素部101中包含的多个像素110之中的、最接近于像素部101的端部具体而言最接近于周边电路部102或分离部103的像素110。像素110BM在平面图中沿着像素部101的轮廓以环状设置。或者，像素110BM也可以仅被设置在像素部101的端部的一部分。例如，在沿着像素部101的轮廓的至少一边的部分也可以未设置像素110BM。例如，像素110BM也可以被设置在仅沿着像素部101的轮廓的一边的部分。或者，像素110BM也可以沿着像素部101的轮廓的对置的两边或者相邻的两边设置。
像素110BM是用于摄像装置100的黑校正处理的像素，被第1遮光膜81覆盖以使光不入射。也就是说，在平面图中，像素110BM的整体位于第1遮光膜81的内部。具体而言，第1遮光膜81在平面图中与光电转换膜51的上表面的一部分重叠。更具体而言，第1遮光膜81覆盖光电转换膜51的端面51A及上表面端部51B。上表面端部51B是光电转换膜51的上表面的一部分，且是在平面图中包括像素110BM的部分。上表面端部51B在平面图中不包括像素110。像素110BM的平面图形状例如与像素电极50的平面图形状一致。
在本实施方式中，如图4所示，第1遮光膜81与绝缘层53的上表面端部53B、绝缘层53的端面53A、透明电极52的端面52A、光电转换膜51的端面51A、电极端子60、层间绝缘层43的上表面的位于电极端子60附近的部分分别接触并将它们覆盖。此外，绝缘层53的上表面端部53B与光电转换膜51的上表面端部51B同样是在平面图中包括像素110BM而不包括像素110的部分。
如图3所示，第1遮光膜81在平面图中沿着像素部101的外周被设置为环状。比第1遮光膜81的内周靠内侧的区域是感光区域。即，通过在平面图中被配置在比第1遮光膜81的内周靠内侧的多个像素110进行光电转换，基于生成的信号电荷进行摄像。
此外，在未配置像素110BM的部分，也可以不设置第1遮光膜81。例如，在像素110BM仅被设置在沿着像素部101的一边的部分的情况下，第1遮光膜81也可以沿着该一边设置。也就是说，第1遮光膜81的平面图形状也可以不是环状，也可以是沿着像素部101的轮廓的一边的长矩形、或者是沿着像素部101的轮廓的两边的L形。
如图3及图4所示，周边电路部102包括第2遮光膜82。第2遮光膜82在平面图中与周边电路120的至少一部分重叠。具体而言，第2遮光膜82在平面图中与周边电路120中包含的样本保持电路(在图4中未示出)重叠。另外，第2遮光膜82也可以在平面图中与周边电路120中包含的样本保持电路以外的电路所包含的晶体管或者二极管重叠。例如，第2遮光膜82也可以在平面图中与周边电路120的整体重叠。
样本保持电路等中包含的晶体管具有被形成于半导体基板31中的杂质区域作为源极或者漏极。杂质区域是被形成于p型的半导体基板31中的n型的杂质区域，因此在杂质区域的边界形成有pn结。另外，样本保持电路中包含的二极管也同样具有pn结。
假如在光入射到这些pn结的情况下，由于入射的光而生成电荷，生成的电荷可能成为漏电流或者电位变动的原因。特别是，样本保持电路暂时地保持由像素110生成的信号电荷，因此由于在样本保持电路内生成信号电荷以外的电荷，由摄像装置100生成的图像的画质可能劣化。
根据本实施方式，通过第2遮光膜82覆盖晶体管及二极管，能够抑制光入射到pn结。由此，能够使周边电路120稳定地动作。另外，能够抑制在样本保持电路内由于光生成除了信号电荷以外的电荷，因此能够抑制画质劣化。
如图3所示，第2遮光膜82在平面图中沿着周边电路部102的内周设置为环状。此外，第2遮光膜82的平面图形状也可以不是环状，也可以是沿着周边电路部102的内周的一边的长矩形，或者是沿着周边电路部102的内周的两边的L形。
第1遮光膜81及第2遮光膜82例如使用相同的材料形成。因此，第2遮光膜82与第1遮光膜81同样具有导电性。第1遮光膜81及第2遮光膜82例如是钛(Ti)或钼(Mo)等的金属膜、或者氮化钛(TiN)或氮化钽(TaN)等的金属氮化膜。
在本实施方式中，如图4所示，周边电路部102还具备绝缘层70。第2遮光膜82被设置在绝缘层70的上方。具体而言，第2遮光膜82位于比层间绝缘层43的上表面靠上方、且至少比光电转换膜51的下表面高的位置。在本实施方式中，第2遮光膜82被设置为与绝缘层70的上表面接触。
绝缘层70是位于第2遮光膜82与层间绝缘层43之间的绝缘层。绝缘层70在平面图中与层间绝缘层43的上表面重叠。由此，即使在布线构造的一部分在层间绝缘层43的上表面露出的情况下，也能够抑制露出的布线构造的一部分与第2遮光膜82接触而电导通。
绝缘层70例如使用与绝缘层53相同的材料形成。因此，绝缘层70与绝缘层53同样具有透光性。具体而言，绝缘层70是硅氧化膜或者硅氮化膜等。绝缘层70能够与绝缘层53以相同的工序形成。例如，在将光电转换膜51及透明电极52构图为规定形状之后，在包括透明电极52的上表面在内的整面上形成绝缘膜，并利用光刻及蚀刻进行构图，由此能够同时形成绝缘层53及绝缘层70。由此，绝缘层70的厚度与绝缘层53的厚度相同。当然，绝缘层70也可以使用不具有透光性的材料形成。
另外，在本实施方式中，第1遮光膜81及第2遮光膜82能够以相同的工序形成。例如，在形成了绝缘层53及绝缘层70之后，以覆盖绝缘层53及绝缘层70的上表面的方式形成导电性的遮光膜，并利用光刻及蚀刻进行构图，由此能够同时形成第1遮光膜81及第2遮光膜82。由此，第1遮光膜81的厚度与第2遮光膜82的厚度相同。
如图3及图4所示，第1遮光膜81与第2遮光膜82被分离。也就是说，第1遮光膜81与第2遮光膜82在物理上不连接。在平面图中的第1遮光膜81与第2遮光膜82之间包括分离部103。分离部103例如是第1遮光膜81的外周侧的端部与绝缘层70之间的区域。此外，在图3中为了方便图示，表示了绝缘层70的内周侧的端部与第2遮光膜82的内周侧的端部一致的例子，但如图4所示，第2遮光膜82被设置在比绝缘层70的内周侧的端部靠外侧。
或者，如图3所示，第2遮光膜82的内周侧的端部与绝缘层70的内周侧的端部也可以一致。即，分离部103也可以是第1遮光膜81的外周侧的端部与第2遮光膜82的内周侧的端部之间的区域。例如，在未设置绝缘层70的情况下，分离部103相当于第1遮光膜81的外周侧的端部与第2遮光膜82的内周侧的端部之间的区域。
通过第1遮光膜81与第2遮光膜82分离，第1遮光膜81的电位的变动几乎不对第2遮光膜82造成影响。换言之，即使第1遮光膜81的电位发生了变动，第2遮光膜82的电位也保持一定，因此也充分抑制了对被第2遮光膜82覆盖的周边电路120造成的影响。因此，根据本实施方式，能够与第1遮光膜81的电位的变动无关地使周边电路120稳定地动作。
在本实施方式中，在分离部103未设置样本保持电路。也就是说，在平面图中，在第1遮光膜81与第2遮光膜82之间未配置样本保持电路。换言之，摄像装置100所具备的全部样本保持电路被设置在周边电路部102。例如，全部样本保持电路被配置在第2遮光膜82的正下方向。此外，全部样本保持电路中的至少1个也可以被包含在像素部101中，例如也可以被配置在第1遮光膜81的正下方向。
另外，在平面图中，在第1遮光膜81与第2遮光膜82之间未配置晶体管。换言之，摄像装置100所具备的全部晶体管被设置在像素部101及周边电路部102的某一个中。
另外，在平面图中，在第1遮光膜81与第2遮光膜82之间也可以未配置二极管。换言之，摄像装置100所具备的全部二极管也可以被设置在像素部101及周边电路部102的某一个中。
如图4所示，在分离部103仅设置有层间绝缘层43内包含的布线48。此外，在分离部103也可以设置有对不同层中配置的多个布线48进行连接的导电插塞。例如，在分离部103未配置电气布线以外的电路元件。换言之，分离部103能够定义为在平面图中未配置除了电气布线以外的电路元件的区域。另外，在分离部103未设置半导体基板31中形成的杂质区域。
由此，在光可能到达半导体基板31的分离部103中，能够抑制由于光而生成电荷，因此能够抑制对周边电路120的动作造成不良影响。另外，能够通过分离部103来定义像素部101及周边电路部102各自的区域，各电路元件的配置区域变得明确，能够实现电路设计的简化。
(实施方式2)
接下来，使用图5说明实施方式2。
图5是本实施方式所涉及的摄像装置100A的截面图。图5与图4同样表现相当于图3的IV-IV线的截面。以下，以与实施方式1的区别点为中心进行说明，省略或者简化共通点的说明。
如图5所示，在摄像装置100A中，在绝缘层53形成有接触孔53H。接触孔53H是为了使透明电极52的上表面露出而贯通绝缘层53的通孔。接触孔53H例如在平面图中沿着像素部101的轮廓以环状设置。
在本实施方式中，第1遮光膜81被设置为填埋接触孔53H。也就是说，第1遮光膜81与透明电极52的端面52A以及透明电极52的露出于接触孔53H的部分接触。第1遮光膜81与透明电极52的接触面积增加，因此能够减小第1遮光膜81与透明电极52的接触电阻。
(实施方式3)
接下来，使用图6说明实施方式3。
图6是本实施方式所涉及的摄像装置100B的截面图。图6与图4同样表现相当于图3的IV-IV线的截面。以下，以与实施方式1的区别点为中心进行说明，省略或者简化共通点的说明。
如图6所示，在摄像装置100B中，周边电路部102不包括绝缘层70。即，第2遮光膜82被直接设置在层间绝缘层43的上表面。在该情况下，第2遮光膜82的下表面与第1遮光膜81的下表面例如在以半导体基板31的上表面为基准的情况下位于相同的高度。第2遮光膜82与第1遮光膜81的外周侧的端部即覆盖电极端子60的部分是相同的高度且相同的厚度。
在本实施方式中，在周边电路部102中，在层间绝缘层43的上表面之中的至少与第2遮光膜82接触的区域未露出布线构造。即，确保了层间绝缘层43的上表面与第2遮光膜82的绝缘性。因此，假如第2遮光膜82被施加了电位，也能够充分抑制其对周边电路120的动作造成的影响。
(实施方式4)
接下来，使用图7说明实施方式4。
图7是本实施方式所涉及的摄像装置100C的截面图。图7与图4同样表现相当于图3的IV-IV线的截面。以下，以与实施方式1的区别点为中心进行说明，省略或者简化共通点的说明。
如图7所示，在摄像装置100C中，像素部101与周边电路部102中的层间绝缘层43上的膜的构成相同。具体而言，周边电路部102还具备间隔层91和透明导电膜92。
间隔层91包含与光电转换膜51相同的材料，在平面图中与周边电路120的至少一部分重叠。在本实施方式中，间隔层91被设置为与层间绝缘层43的上表面接触。间隔层91具有与光电转换膜51相同的构成。具体而言，间隔层91与光电转换膜51的材料及厚度相同，且通过相同的工序形成。光电转换膜51例如通过在层间绝缘层43的整个上表面涂布光电转换材料并进行构图而形成。在实施方式1中除去被配置于周边电路部102的光电转换材料，与此相对，在本实施方式中，不除去被配置于周边电路部102的光电转换材料，而将其原样保留从而形成间隔层91。
透明导电膜92包含与透明电极52相同的材料，在平面图中与周边电路120的至少一部分重叠。在本实施方式中，透明导电膜92被设置为与间隔层91的上表面接触。透明导电膜92具有与透明电极52相同的构成。具体而言，透明导电膜92与透明电极52的材料及厚度相同，且通过相同的工序形成。
在本实施方式中，第2遮光膜82被设置在间隔层91的上方。具体而言，在第2遮光膜82与间隔层91之间设置有绝缘层70。绝缘层70被设置为与透明导电膜92的上表面接触。
如图7的长度h所示，绝缘层70的上表面的高度与绝缘层53的上表面的高度相等。此外，在此的高度是以层间绝缘层43的上表面为基准的高度。换言之，光电转换膜51、透明电极52及绝缘层53的厚度的合计值，等于间隔层91、透明导电膜92及绝缘层70的厚度的合计值。
因此，第1遮光膜81的内周侧的端部的下表面的高度与第2遮光膜82的下表面的高度也相等。如图7所示，第1遮光膜81的内周侧的端部与第2遮光膜82以相同的高度且相同的厚度t形成。
像这样，被形成在层间绝缘层43的上表面上的膜的构成在像素部101的端部与周边电路部102中是相同的。由此，在制造方法上具有优点。具体而言，针对光电转换膜51及间隔层91、透明电极52及透明导电膜92、以及绝缘层53及绝缘层70，在一并形成各个膜之后，进行光刻和蚀刻，由此能够在像素部101与周边电路部102进行分离。由此，能够使光电转换膜51、透明电极52及绝缘层53的平面图形状相互相同。另外，能够使间隔层91、透明导电膜92及绝缘层70的平面图形状相互相同。
在对各膜进行了分离之后，针对第1遮光膜81及第2遮光膜82，也一并形成导电性的遮光膜之后进行构图，由此能够在像素部101与周边电路部102进行分离。
(实施方式5)
接下来，使用图8说明实施方式5。
图8是本实施方式所涉及的摄像装置100D的截面图。图8与图4同样表现相当于图3的IV-IV线的截面。以下，以与实施方式1的区别点为中心进行说明，省略或者简化共通点的说明。
如图8所示，摄像装置100D的构造与图4所示的摄像装置100的构造是相同的。在本实施方式中，第2遮光膜82被施加恒压。恒压例如是负的电压，但也可以是接地电压(即0V)。
由此，能够将第2遮光膜82的电位保持一定，因此能够使第2遮光膜82作为屏蔽电极发挥功能。具体而言，第2遮光膜82能够屏蔽对周边电路120造成影响的来自外部的电场或者磁场，能够使周边电路120的动作稳定。由此，能够实现可靠性更高的摄像装置100D。
(实施方式6)
接下来，使用图9说明实施方式6。
图9是本实施方式所涉及的摄像装置100E的截面图。图9与图4同样表现相当于图3的IV-IV线的截面。以下，以与实施方式1的区别点为中心进行说明，省略或者简化共通点的说明。
如图9所示，摄像装置100E的构造与图4所示的摄像装置100的构造是相同的。在本实施方式中，第2遮光膜82被施加变动电压。变动电压例如图9所示，包括2个电压V1及V2。2个电压V1及V2通过开关SW进行切换，将2个大小不同的电压选择性地向第2遮光膜82施加。
此外，变动电压也可以包括3个以上的电压值不同的电压。例如，也可以通过运算放大器向第2遮光膜82施加总是与垂直信号线17的电位一致的电压。由此，能够使第2遮光膜82作为抑制垂直信号线17的电位变动的保护电极发挥功能。由此，能够实现可靠性更高的摄像装置100E。
(其他实施方式)
以上，关于1个或者多个方式所涉及的摄像装置，基于实施方式进行了说明，但本公开不限定于这些实施方式。只要不脱离本公开的主旨，对各实施方式实施本领域技术人员所想到的各种变形而得到的方式、以及对不同实施方式中的构成要素进行组合而构筑的方式，都包含在本公开的范围内。
例如，在实施方式3至6中，也可以与实施方式2同样设置有接触孔53H。另外，例如在实施方式5及6中，也可以与实施方式4同样，周边电路部102包括间隔层91及透明导电膜92。
另外，例如，第2遮光膜82也可以不具有导电性。也就是说，第2遮光膜82也可以使用与第1遮光膜81不同的材料形成。例如，第2遮光膜82也可以使用绝缘性的树脂材料形成。第2遮光膜82也可以含有碳黑。第2遮光膜82的厚度与第1遮光膜81的厚度也可以相互不同。
另外，例如，第1遮光膜81也可以不与光电转换膜51的端面51A、透明电极52的端面52A及绝缘层53的端面53A接触。例如，在端面51A、端面52A及端面53A各自与第1遮光膜81之间，也可以设置有绝缘性的部件。此外，在第1遮光膜81与端面52A不接触的情况下，如实施方式2所示，第1遮光膜81经由接触孔53H与透明电极52的上表面接触。
另外，绝缘层53也可以在平面图中比透明电极52小一圈。由此，透明电极52的上表面的端部露出，能够增加与第1遮光膜81的接触面积，能够减小接触电阻。
另外，例如，绝缘层70与绝缘层53也可以使用不同的材料形成。另外，例如，绝缘层70的厚度与绝缘层53的厚度也可以相互不同。
另外，例如，间隔层91也可以使用与光电转换膜51不同的材料形成。在该情况下，间隔层91的厚度与光电转换膜51的厚度既可以相同，也可以不同。
另外，上述的各实施方式能够在权利要求书或其等同的范围中进行各种变更、置换、附加、省略等。
工业实用性
本公开能够用作能够使电路动作稳定的摄像装置，例如能够利用于相机或者测距装置等。
附图标记说明：
10 光检测部
11 放大晶体管
12 复位晶体管
13 地址晶体管
15 垂直扫描电路
16 对置电极信号线
17 垂直信号线
18 负载电路
19 列信号处理电路
20 水平信号读出电路
21 电源布线
22 差分放大器
23 反馈线
24 电荷积蓄节点
25 电荷检测电路
26 地址信号线
27 复位信号线
28 水平共通信号线
30 电压控制电路
31 半导体基板
38A、38B、38C 栅极绝缘层
39A、39B、39C 栅极电极
41A、41B、41C、41D、41E n型杂质区域
42 元件分离区域
43 层间绝缘层
45A、45B 接触插塞
46A、46B、48 布线
47A、47B 导电插塞
50 像素电极
51 光电转换膜
51A、52A、53A 端面
51B、53B 上表面端部
52 透明电极
53 绝缘层
53H 接触孔
54 保护膜
55 滤色器
56 微透镜
60 电极端子
70 绝缘层
81 第1遮光膜
82 第2遮光膜
91 间隔层
92 透明导电膜
100、100A、100B、100C、100D、100E 摄像装置
101 像素部
102 周边电路部
103 分离部
110、110BM 像素
120 周边电路

Claims (12)

1.一种摄像装置，具备像素部、以及被设置在所述像素部的周围的周边电路部，
所述像素部包括：
光电转换膜；
上部电极，位于所述光电转换膜的上方；
下部电极，与所述上部电极对置，且与所述上部电极之间隔着所述光电转换膜；以及
导电性的第1遮光膜，在平面图中与所述光电转换膜的上表面的一部分重叠，且与所述上部电极电连接，
所述周边电路部包括：
周边电路；以及
第2遮光膜，在平面图中与所述周边电路的至少一部分重叠，
所述第1遮光膜与所述第2遮光膜被分离。
2.如权利要求1所述的摄像装置，
所述周边电路部包括：间隔层，包含与所述光电转换膜相同的材料，且在平面图中与所述周边电路的至少一部分重叠，
所述第2遮光膜位于所述间隔层的上方。
3.如权利要求2所述的摄像装置，
所述光电转换膜的厚度与所述间隔层的厚度相同。
4.如权利要求2或者3所述的摄像装置，
所述周边电路部还包括位于所述第2遮光膜与所述间隔层之间的绝缘层。
5.如权利要求1至4中任一项所述的摄像装置，
所述周边电路包括样本保持电路，
所述第2遮光膜在平面图中与所述样本保持电路重叠。
6.如权利要求1至4中任一项所述的摄像装置，
所述周边电路包括样本保持电路，
在平面图中，在所述第1遮光膜与所述第2遮光膜之间未配置所述样本保持电路。
7.如权利要求1至6中任一项所述的摄像装置，
所述第1遮光膜的材料与所述第2遮光膜的材料相同。
8.如权利要求1至7中任一项所述的摄像装置，
所述第2遮光膜具有导电性，
所述第2遮光膜被施加恒压或者接地电压。
9.如权利要求1至8中任一项所述的摄像装置，
所述第1遮光膜被施加变动电压。
10.如权利要求1至9中任一项所述的摄像装置，
所述第1遮光膜的厚度与所述第2遮光膜的厚度相同。
11.如权利要求1至10中任一项所述的摄像装置，
在平面图中，在所述第1遮光膜与所述第2遮光膜之间未配置晶体管。
12.如权利要求1至11中任一项所述的摄像装置，
所述像素部还包括位于所述第1遮光膜与所述上部电极之间的绝缘层。
CN202080070971.7A 2019-10-28 2020-09-18 摄像装置 Pending CN114514610A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019195650 2019-10-28
JP2019-195650 2019-10-28
PCT/JP2020/035649 WO2021084971A1 (ja) 2019-10-28 2020-09-18 撮像装置

Publications (1)

Publication Number Publication Date
CN114514610A true CN114514610A (zh) 2022-05-17

Family

ID=75715128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080070971.7A Pending CN114514610A (zh) 2019-10-28 2020-09-18 摄像装置

Country Status (4)

Country Link
US (1) US12051710B2 (zh)
JP (1) JPWO2021084971A1 (zh)
CN (1) CN114514610A (zh)
WO (1) WO2021084971A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021084971A1 (zh) * 2019-10-28 2021-05-06
CN118266083A (zh) * 2021-12-08 2024-06-28 松下知识产权经营株式会社 摄像装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455836B1 (en) 2000-04-25 2002-09-24 Agilent Technologies, Inc. Metallic optical barrier for photo-detector array is also interconnecting electrode
WO2004079825A1 (ja) * 2003-03-06 2004-09-16 Sony Corporation 固体撮像素子及びその製造方法、並びに固体撮像素子の駆動方法
JP4729275B2 (ja) 2004-07-16 2011-07-20 富士フイルム株式会社 有機材料層のパターニング方法およびこれを用いた電子デバイス
JP4887452B2 (ja) * 2010-03-19 2012-02-29 富士フイルム株式会社 光電変換層積層型固体撮像素子及び撮像装置
JP5640630B2 (ja) * 2010-10-12 2014-12-17 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2012114197A (ja) * 2010-11-24 2012-06-14 Panasonic Corp 固体撮像装置及びその製造方法
JP2012114838A (ja) * 2010-11-26 2012-06-14 Panasonic Corp 固体撮像装置およびカメラシステム
JP5735318B2 (ja) 2011-03-23 2015-06-17 シャープ株式会社 固体撮像素子および電子情報機器
JP5935237B2 (ja) 2011-03-24 2016-06-15 ソニー株式会社 固体撮像装置および電子機器
TW201403804A (zh) * 2012-07-05 2014-01-16 Sony Corp 固體攝像裝置及其製造方法、以及電子機器
JP6108172B2 (ja) * 2013-09-02 2017-04-05 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP2015119154A (ja) * 2013-12-20 2015-06-25 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP2016033980A (ja) 2014-07-31 2016-03-10 キヤノン株式会社 撮像デバイス、撮像装置および撮像システム
JP2016058559A (ja) * 2014-09-10 2016-04-21 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器
EP3386189B1 (en) * 2015-12-03 2021-03-24 Panasonic Intellectual Property Management Co., Ltd. Image-capture device
JP2018046039A (ja) * 2016-09-12 2018-03-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
JP2019016667A (ja) 2017-07-05 2019-01-31 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
WO2019012846A1 (ja) * 2017-07-10 2019-01-17 キヤノン株式会社 放射線撮像装置および放射線撮像システム
KR102651605B1 (ko) * 2019-01-11 2024-03-27 삼성전자주식회사 이미지 센서
JPWO2021084971A1 (zh) * 2019-10-28 2021-05-06

Also Published As

Publication number Publication date
US12051710B2 (en) 2024-07-30
WO2021084971A1 (ja) 2021-05-06
JPWO2021084971A1 (zh) 2021-05-06
US20220216259A1 (en) 2022-07-07

Similar Documents

Publication Publication Date Title
JP6785433B2 (ja) 撮像装置
CN107124565B (zh) 摄像装置
US9917119B2 (en) Imaging device including unit pixel cell which includes capacitor circuit and feedback circuit
CN108878462B (zh) 摄像装置及照相机系统
CN106851136B (zh) 摄像设备和摄像系统
US8816265B2 (en) Solid-state image pickup device and image pickup apparatus
US10547016B2 (en) Photoelectric conversion apparatus and imaging system
US10057518B2 (en) Imaging device and image acquisition device
US11955493B2 (en) Image sensor including control electrode, transparent electrode, and connection layer electrically connecting control electrode to side surface of transparent electrode
CN108807434B (zh) 摄像装置及照相机系统
US12051710B2 (en) Imaging device
US20200321385A1 (en) Imaging device
EP2981069B1 (en) Photoelectric conversion apparatus and photoelectric conversion system
US20210313378A1 (en) Photoelectric conversion device
JP6689936B2 (ja) 撮像装置の製造方法
US11647641B2 (en) Photo-sensitive device and a method for light detection in a photo-sensitive device
JP2021118254A (ja) 撮像装置
CN113016071A (zh) 摄像装置
WO2023106026A1 (ja) 撮像装置
WO2021235167A1 (ja) 撮像装置
WO2024062746A1 (ja) 撮像装置および処理回路
WO2022130835A1 (ja) 撮像装置
CN117859206A (zh) 摄像装置
JP2020113793A (ja) 撮像装置
CN110556390A (zh) 摄像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination