JP2021118254A - 撮像装置 - Google Patents

Abstract

【課題】特性のばらつきが抑制された、信頼性の高い撮像装置を提供する。【解決手段】撮像装置は、光を電荷に変換する光電変換層５１と、第１金属の窒化物を含み、電荷を捕集する画素電極５０と、光電変換層５１を間に挟むように画素電極５０に対向して配置された上部電極５２と、第２金属の酸化物を含み、光電変換層５１と画素電極５０との間に位置する中間層５４とを備える。中間層５４の膜厚は、５ｎｍ以下である。【選択図】図４

Description

本開示は、撮像装置に関する。

イメージセンサは、入射した光量に応じた電気信号を発生させる光検出素子を含み、一次元または二次元に配置された複数の画素と、電気信号を検出する信号検出回路とを備える素子である。積層型イメージセンサは、イメージセンサのうち、基板側から順に、画素電極、光電変換層および上部電極が積層された構造の光検出素子を画素として持つものをいう。積層型イメージセンサの一例は、特許文献１から５に開示されている。

特開２０１４−６０３１５号公報 特開２０１５−１２２３９号公報 特開２０１５−２２５９５０号公報 特開２００８−２６３１７８号公報 国際公開第２０１７／０８１８４７号

Y. Noma et al, "Surface State Passivation Effect for Nanoporous TiO2Electrode Evaluated by Thermally Stimulated Current and Application to All-Solid State Dye-Sensitized Solar Cells", Jpn. J. Appl. Phys., 2008, Vol. 47, No. 1S

従来の画素電極は、大気暴露された場合に、表面に自然酸化膜が形成される。自然酸化膜は、制御された環境下で形成されるものではないため、自然酸化膜の膜厚および膜質にばらつきが生じる。このため、撮像装置の駆動電圧特性にばらつきが発生し、撮像装置の信頼性が低いという問題がある。

そこで、本開示は、特性のばらつきが抑制された、信頼性の高い撮像装置を提供する。

本開示の一態様に係る撮像装置は、光を電荷に変換する光電変換層と、第１金属の窒化物を含み、前記電荷を捕集する画素電極と、前記光電変換層を間に挟むように前記画素電極に対向して配置された対向電極と、第２金属の酸化物を含み、前記光電変換層と前記画素電極との間に位置する中間層とを備え、前記中間層の膜厚は、５ｎｍ以下である。

本開示によれば、特性のばらつきが抑制された、信頼性の高い撮像装置を提供することができる。

図１は、シリコンウェハの大口径化とイメージセンサの量産能の向上との相関を示す図である。 図２は、無機材料プロセスと有機材料プロセスとの間でウェハの搬送を大気中で行ったことによる懸念を説明するための図である。 図３は、実施の形態に係るイメージセンサの回路構成を示す回路図である。 図４は、実施の形態に係るイメージセンサの単位画素セルのデバイス構造を示す断面図である。 図５は、実施の形態に係るイメージセンサの断面図である。 図６は、中間層を流れる電流の測定方法を説明するための図である。 図７は、中間層の膜厚と中間層を流れる電流との関係を示す図である。 図８は、実施の形態に係るイメージセンサにおいて定義されるしきい値電圧を示す図である。 図９Ａは、中間層が設けられていない場合の画素電極と光電変換層との界面近傍のエネルギーバンド図である。 図９Ｂは、中間層およびその近傍のエネルギーバンド図である。 図１０Ａは、実施の形態に係るイメージセンサの製造方法における画素電極を形成する工程を説明するための断面図である。 図１０Ｂは、実施の形態に係るイメージセンサの製造方法における画素電極を形成する工程を説明するための断面図である。 図１０Ｃは、実施の形態に係るイメージセンサの製造方法における画素電極を形成する工程を説明するための断面図である。 図１０Ｄは、実施の形態に係るイメージセンサの製造方法における画素電極を形成する工程を説明するための断面図である。 図１０Ｅは、実施の形態に係るイメージセンサの製造方法における画素電極を形成する工程を説明するための断面図である。 図１１Ａは、実施の形態に係るイメージセンサの製造方法における光検出部を形成する工程を説明するための断面図である。 図１１Ｂは、実施の形態に係るイメージセンサの製造方法における光検出部を形成する工程を説明するための断面図である。 図１２は、本実施の形態の変形例に係るイメージセンサの製造方法における光検出部を形成する工程を説明するための断面図である。

（本開示の基礎となった知見）
本発明者らは、「背景技術」の欄において記載した従来のイメージセンサに関し、以下の問題が生じることを見出した。

従来、光電変換材料として無機材料を用いて形成された無機イメージセンサが知られている。これに対して、光の検出感度を改善するため、または、検出波長領域を任意に調整するために、光電変換材料として有機材料を用いて形成された有機イメージセンサも提案されている。

また、積層型の有機イメージセンサでは、回路部分と光電変換部とが独立して機能を持つために、素子構造の自由度が上昇する。したがって、無機イメージセンサでは成しえない構造を用いた高性能なイメージセンサを作製することが可能である。以下では、有機イメージセンサについて述べ、イメージセンサという単語は、特に断りがない限り、有機イメージセンサを意味する。

イメージセンサを工業的に量産するには、効率良く低コストでチップを量産することができ、生産性を高めることが重要な要素である。この生産性向上の手法の１つとして、基板となるシリコンウェハの大口径化が挙げられる。

図１は、シリコンウェハ１００の大口径化とイメージセンサ１０１の量産能の向上との相関を示す図である。図１に示すように、シリコンウェハ１００の大口径化に伴い、同プロセスで得られるイメージセンサ１０１の数量は増加する。つまり、時間当たりの生産能力を向上させることができる。

有機材料を光電変換材料として用いてイメージセンサ１０１を製造する場合、有機材料が、これまでに半導体素子の作製で用いられている洗浄プロセスまたは加熱温度に耐えることができない。このため、無機材料のプロセスと有機材料のプロセスとを分離させる必要がある。ただし、有機材料を形成する前に条件の制御が難しい要因を抱えてしまうことは、積層イメージセンサの歩留まりを悪化させる要因となる。無機材料プロセスと有機材料プロセスとを分離した場合、図２に示すように、シリコンウェハ１００を大気中で移動させる必要がある。図２は、無機材料プロセスと有機材料プロセスとの間でシリコンウェハ１００の搬送を大気中で行ったことによる懸念を説明するための図である。

イメージセンサ１０１の量産において、無機材料プロセスと有機材料プロセスとの分離に伴う大気暴露が原因で、画素電極の表面に自然酸化膜が生成することが確認されている。この自然酸化膜は、制御された条件下で作製されているものではない。このため、自然酸化膜の膜厚の不均一性または欠陥が存在することが推定される。この場合、シリコンウェハ１００の面内に作製される各イメージセンサ１０１の駆動電圧特性がばらつき、歩留まりの低下が確認されている。

また、図２に示すような無機材料プロセスから有機材料プロセスへの変更に伴う大気暴露は、後工程である有機材料プロセスで、酸素、オゾン、水分などと反応しやすい有機材料を利用するため注意が必要である。例えば、大気暴露中にシリコンウェハ１００の表面に付着した汚染物質が、有機材料の光検出機能を劣化させる恐れがある。無機材料プロセスと有機材料プロセスとの間でシリコンウェハ１００を搬送する場合に大気暴露を避けるためには、不活性雰囲気を形成するための大掛かりな搬送設備が必要となる。

また、イメージセンサ１０１の製造工程中、光電変換層の形成およびパターニングは光検出機能が劣化しない環境で行うことが好ましい。しかし、一般的に光検出素子の形成およびパターニングの全てを不活性雰囲気下または真空下で行うためには、非常に大掛かりな製造装置が必要となる。

以上のように、プロセス間の大気暴露の影響によって、撮像装置の特性のばらつきが発生し、撮像装置の信頼性が低くなるという問題がある。また、大気暴露を避けるためには、大掛かりな製造装置が必要で、高コスト化および量産能の低下という問題がある。

上記課題を解決するために、本開示の一態様に係る撮像装置は、光を電荷に変換する光電変換層と、第１金属の窒化物を含み、前記電荷を捕集する画素電極と、前記光電変換層を間に挟むように前記画素電極に対向して配置された対向電極と、第２金属の酸化物を含み、前記光電変換層と前記画素電極との間に位置する中間層とを備え、前記中間層の膜厚は、５ｎｍ以下である。

これにより、中間層の膜厚が５ｎｍ以下であるので、中間層は、第２金属の酸化物が絶縁性を有する場合であってもトンネル効果によって電荷を通過させることができる。中間層は、画素電極の表面状態のばらつきによる影響を抑えることができるので、特性のばらつきが抑制された、信頼性の高い撮像装置を実現することができる。

また、例えば、本開示の一態様に係る撮像装置は、さらに、前記中間層と前記光電変換層との間に位置し、前記電荷とは異なる極性の電荷の透過をブロックするブロック層を備えてもよい。

これにより、画素電極による捕集対象ではない画素の透過をブロック層がブロックすることができるので、リーク電流の低減などの光電変換機能を高めることができる。

また、例えば、前記中間層は、前記画素電極の、前記光電変換層側の主面全面に直接積層されていてもよい。

これにより、面内での特性ばらつきを更に抑制することができる。

また、例えば、前記第１金属は、前記第２金属とは異なる種類の金属であってもよい。

これにより、画素電極の表層部に自然酸化膜が形成された場合であっても、中間層が自然酸化膜のばらつきによる影響を抑えることができる。したがって、特性のばらつきが抑制された、信頼性の高い撮像装置を実現することができる。

また、例えば、前記画素電極は、前記第１金属の酸化膜を含み、前記中間層は、前記酸化膜の主面に直接積層されていてもよい。

これにより、画素電極の表層部に自然酸化膜が形成されている場合であっても、中間層が自然酸化膜のばらつきによる影響を抑えることができる。したがって、特性のばらつきが抑制された、信頼性の高い撮像装置を実現することができる。

以下では、実施の形態について、図面を参照しながら具体的に説明する。

なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略または簡略化する。

また、本明細書において、垂直または水平などの要素間の関係性を示す用語、および、矩形などの要素の形状を示す用語、ならびに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。

また、本明細書において、「上方」および「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）および下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」および「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。

（実施の形態１）
［イメージセンサの回路構成］
まず、本実施の形態に係る撮像装置の一例であるイメージセンサ１０１を概括的に説明する。図３は、イメージセンサ１０１の回路構成を示す図である。図３に示すように、イメージセンサ１０１は、複数の単位画素セル１４と、周辺回路とを備えている。

複数の単位画素セル１４は、半導体基板に２次元、すなわち行方向および列方向に配列されて、画素領域を形成している。本明細書では、行方向および列方向とは、行および列がそれぞれ延びる方向をいう。つまり、垂直方向が列方向であり、水平方向が行方向である。なお、複数の単位画素セル１４は、１次元、すなわち、一方向に沿って配列されていてもよい。つまり、イメージセンサ１０１はラインセンサであってもよい。

各単位画素セル１４は、光検出部１０と、電荷検出回路２５とを含む。電荷検出回路２５は、増幅トランジスタ１１と、リセットトランジスタ１２と、アドレストランジスタ１３とを含む。光検出部１０は、画素電極５０、光電変換層５１および上部電極５２を含む。光検出部１０の具体的な構成は、後で説明する。

イメージセンサ１０１は、上部電極５２に所定の電圧を印加するための電圧制御要素を備える。電圧制御要素は、光検出部１０に発生した電気的信号を電荷検出回路２５が正しく検出できるように、上部電極５２の電圧が規定の範囲内となるように制御する。あるいは、電圧制御要素は、画素電極５０から電流が流れた場合、それと等量の電流を上部電極５２に流すことで光検出部１０の帯電を抑制する。

電圧制御要素は、例えば、電圧制御回路、定電圧源などの電圧発生回路、および、接地線などの電圧基準線を含む。電圧制御要素が印加する電圧を制御電圧と呼ぶ。本実施の形態では、イメージセンサ１０１は、電圧制御要素として電圧制御回路３０を備えている。電圧制御回路３０は、一定の制御電圧を発生させてもよく、あるいは、値の異なる複数の制御電圧を発生させてもよい。例えば、電圧制御回路３０は、２以上の異なる値の制御電圧を発生させてもよく、あるいは、所定の範囲で連続的に変化する制御電圧を発生させてもよい。電圧制御回路３０は、イメージセンサ１０１を操作する操作者の指令、または、イメージセンサ１０１が備える他の制御部などの指令に基づき、発生させる制御電圧の値を決定し、決定した値の制御電圧を生成する。電圧制御回路３０は、周辺回路の一部として、感光領域外に設けられる。なお、感光領域は、画素領域と実質的に同一である。

例えば、電圧制御回路３０は、２以上の異なる制御電圧を発生し、上部電極５２に制御電圧を印加することによって、光電変換層５１の分光感度特性が変化する。また、この分光感度特性の変化には、検出すべき光に対して光電変換層５１の感度がゼロとなる分光感度特性が含まれる。これにより、例えば、イメージセンサ１０１において、単位画素セル１４が行ごとに検出信号の読み出しを行う間、上部電極５２に光電変換層５１の感度がゼロとなる制御電圧を電圧制御回路３０から印加することによって、検出信号の読み出し時に入射する光の影響を実質的になくすことができる。よって、実質的に行ごとに検出信号を読み出しても、グローバルシャッター動作を実現することができる。

本実施の形態では、図３に示すように、電圧制御回路３０は、行方向に配列された単位画素セル１４の上部電極５２に、対向電極信号線１６を介して制御電圧を印加する。これにより、画素電極５０と上部電極５２との間の電圧を変化させ、光検出部１０における分光感度特性を切り替える。あるいは、電圧制御回路３０は、撮像中に所定のタイミングで光に対する感度がゼロとなる分光感度特性が得られるように制御電圧を印加することによって電子シャッター動作を実現する。なお、電圧制御回路３０は、画素電極５０に制御電圧を印加してもよい。

光を光検出部１０に照射し、画素電極５０に電子を信号電荷として捕集させるためには、画素電極５０は、上部電極５２よりも高い電位に設定される。これにより、電子は画素電極５０に向かって移動する。このとき、電子の移動方向は電流の流れる方向とは逆であるため、画素電極５０から上部電極５２に向かって電流が流れる。また、光を光検出部１０に照射し、画素電極５０に正孔を信号電荷として捕集させるためには、画素電極５０は、上部電極５２よりも低い電位に設定される。このとき、上部電極５２から画素電極５０に向かって電流が流れる。

画素電極５０は、増幅トランジスタ１１のゲート電極に接続され、画素電極５０によって集められた信号電荷は、画素電極５０と増幅トランジスタ１１のゲート電極との間に位置する電荷蓄積ノード２４に蓄積される。本実施の形態では信号電荷は、正孔である。あるいは、信号電荷は電子であってもよい。

電荷蓄積ノード２４に蓄積された信号電荷は、信号電荷の量に応じた電圧として増幅トランジスタ１１のゲート電極に印加される。増幅トランジスタ１１は、電荷検出回路２５を構成しており、ゲート電極に印加された電圧を増幅する。アドレストランジスタ１３は、信号電圧として、増幅された電圧を選択的に読み出す。アドレストランジスタ１３は、行選択トランジスタとも称される。リセットトランジスタ１２は、そのソース電極およびドレイン電極の一方が、画素電極５０に接続されており、電荷蓄積ノード２４に蓄積された信号電荷をリセットする。換言すると、リセットトランジスタ１２は、増幅トランジスタ１１のゲート電極および画素電極５０の電位をリセットする。

複数の単位画素セル１４において上述した動作を選択的に行うため、イメージセンサ１０１は、電源配線２１と、垂直信号線１７と、アドレス信号線２６と、リセット信号線２７とを含んでいる。これらの線は、単位画素セル１４にそれぞれ接続されている。具体的には、電源配線２１は、増幅トランジスタ１１のソース電極およびドレイン電極の一方に接続される。垂直信号線１７は、アドレストランジスタ１３のソース電極およびドレイン電極の一方に接続される。アドレス信号線２６は、アドレストランジスタ１３のゲート電極に接続される。また、リセット信号線２７は、リセットトランジスタ１２のゲート電極に接続される。

周辺回路は、垂直走査回路１５と、水平信号読出し回路２０と、複数のカラム信号処理回路１９と、複数の負荷回路１８と、複数の差動増幅器２２と、電圧制御回路３０とを含む。垂直走査回路１５は、行走査回路とも称される。水平信号読出し回路２０は、列走査回路とも称される。カラム信号処理回路１９は、行信号蓄積回路とも称される。差動増幅器２２は、フィードバックアンプとも称される。

垂直走査回路１５は、アドレス信号線２６およびリセット信号線２７に接続されており、各行に配置された複数の単位画素セル１４を行単位で選択し、信号電圧の読出しおよび画素電極５０の電位のリセットを行う。電源配線２１は、ソースフォロア電源として機能し、各単位画素セル１４に所定の電源電圧を供給する。水平信号読出し回路２０は、複数のカラム信号処理回路１９に電気的に接続されている。カラム信号処理回路１９は、各列に対応した垂直信号線１７を介して、各列に配置された単位画素セル１４に電気的に接続されている。負荷回路１８は、各垂直信号線１７に電気的に接続されている。負荷回路１８と増幅トランジスタ１１とは、ソースフォロア回路を形成する。

複数の差動増幅器２２は、各列に対応して設けられている。差動増幅器２２の負側の入力端子は、対応した垂直信号線１７に接続されている。また、差動増幅器２２の出力端子は、各列に対応したフィードバック線２３を介して単位画素セル１４に接続されている。

垂直走査回路１５は、アドレス信号線２６によって、アドレストランジスタ１３のオンおよびオフを制御する行選択信号をアドレストランジスタ１３のゲート電極に印加する。これにより、読出し対象の行が走査され、選択される。選択された行の単位画素セル１４から垂直信号線１７に信号電圧が読み出される。また、垂直走査回路１５は、リセット信号線２７を介して、リセットトランジスタ１２のオンおよびオフを制御するリセット信号をリセットトランジスタ１２のゲート電極に印加する。これにより、リセット動作の対象となる単位画素セル１４の行が選択される。垂直信号線１７は、垂直走査回路１５によって選択された単位画素セル１４から読み出された信号電圧をカラム信号処理回路１９へ伝達する。

カラム信号処理回路１９は、相関二重サンプリングに代表される雑音抑圧信号処理およびアナログ−デジタル変換（ＡＤ変換）などを行う。

水平信号読出し回路２０は、複数のカラム信号処理回路１９から水平共通信号線２８に信号を順次読み出す。

差動増幅器２２は、フィードバック線２３を介してリセットトランジスタ１２のドレイン電極およびソース電極の他方であって、画素電極５０に接続されていない方に接続されている。差動増幅器２２は、アドレストランジスタ１３とリセットトランジスタ１２とが導通状態にあるときに、アドレストランジスタ１３の出力値を負側の入力端子に受ける。増幅トランジスタ１１のゲート電位が所定のフィードバック電圧となるように、差動増幅器２２はフィードバック動作を行う。このとき、差動増幅器２２の出力電圧値は、０Ｖまたは０Ｖ近傍の正電圧である。フィードバック電圧とは、差動増幅器２２の出力電圧を意味する。

［単位画素セルの構成］
以下では、イメージセンサ１０１の単位画素セル１４の詳細なデバイス構造について、図４を用いて説明する。図４は、本実施の形態に係るイメージセンサ１０１の単位画素セル１４のデバイス構造の断面を模式的に示す断面図である。なお、図４に示す断面図では、図面が複雑化するのを防ぐため、半導体基板３１ならびに層間絶縁層４３Ａ、４３Ｂおよび４３Ｃに対して、断面を表す網掛けの付与を省略している。後述する図面についても同様に網掛けを省略した構成要素が含まれている。

図４に示すように、単位画素セル１４は、半導体基板３１と、電荷検出回路２５と、光検出部１０とを含む。半導体基板３１は、例えば、ｐ型シリコン基板である。電荷検出回路２５は、画素電極５０によって捕集された信号電荷を検出し、信号電圧を出力する。電荷検出回路２５は、増幅トランジスタ１１と、リセットトランジスタ１２と、アドレストランジスタ１３とを含み、半導体基板３１に形成されている。

増幅トランジスタ１１は、半導体基板３１に形成されている。増幅トランジスタ１１は、それぞれドレイン電極およびソース電極として機能するｎ型不純物領域４１Ｃおよび４１Ｄと、半導体基板３１上に位置するゲート絶縁層３８Ｂと、ゲート絶縁層３８Ｂ上に位置するゲート電極３９Ｂとを含む。

リセットトランジスタ１２は、半導体基板３１に形成されている。リセットトランジスタ１２は、それぞれドレイン電極およびソース電極として機能するｎ型不純物領域４１Ｂおよび４１Ａと、半導体基板３１上に位置するゲート絶縁層３８Ａと、ゲート絶縁層３８Ａ上に位置するゲート電極３９Ａとを含む。

アドレストランジスタ１３は、半導体基板３１に形成されている。アドレストランジスタ１３は、それぞれドレイン電極およびソース電極として機能するｎ型不純物領域４１Ｄおよび４１Ｅと、半導体基板３１上に位置するゲート絶縁層３８Ｃと、ゲート絶縁層３８Ｃ上に位置するゲート電極３９Ｃとを含む。

増幅トランジスタ１１、リセットトランジスタ１２およびアドレストランジスタ１３の各々は、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。増幅トランジスタ１１、リセットトランジスタ１２およびアドレストランジスタ１３の各々は、ｎチャネルＭＯＳＦＥＴであるが、ｐチャネルＭＯＳＦＥＴであってもよい。

ゲート絶縁層３８Ａ、３８Ｂおよび３８Ｃはそれぞれ、絶縁性の材料を用いて形成されている。例えば、ゲート絶縁層３８Ａ、３８Ｂおよび３８Ｃは、シリコン酸化膜もしくはシリコン窒化膜の単層構造、または、これらの積層構造を有する。

ゲート電極３９Ａ、３９Ｂおよび３９Ｃはそれぞれ、導電性の材料を用いて形成されている。例えば、ゲート電極３９Ａ、３９Ｂおよび３９Ｃは、不純物が添加されることで導電性を付与されたポリシリコンを用いて形成されている。あるいは、ゲート電極３９Ａ、３９Ｂおよび３９Ｃは、銅などの金属材料を用いて形成されていてもよい。

ｎ型不純物領域４１Ａ、４１Ｂ、４１Ｃ、４１Ｄおよび４１Ｅは、例えばリン（Ｐ）などのｎ型不純物が、イオン注入などにより半導体基板３１にドープされることにより形成される。図４に示される例では、ｎ型不純物領域４１Ｄは、増幅トランジスタ１１とアドレストランジスタ１３とで共用されている。これにより、増幅トランジスタ１１とアドレストランジスタ１３とが直列に接続される。なお、ｎ型不純物領域４１Ｄは、２つのｎ型不純物領域に分離されていてもよい。この２つのｎ型不純物領域は、配線層を介して電気的に接続されていてもよい。

半導体基板３１において、隣接する単位画素セル１４との間および増幅トランジスタ１１とリセットトランジスタ１２との間には素子分離領域４２が設けられている。素子分離領域４２によって隣接する単位画素セル１４間の電気的な分離が行われる。また、電荷蓄積ノード２４で蓄積される信号電荷のリークが抑制される。素子分離領域４２は、例えば、ｐ型不純物が半導体基板３１に高濃度でドープされることにより形成される。

半導体基板３１の上面には、多層配線構造が設けられている。多層配線構造は、複数の層間絶縁層、１つ以上の配線層、１つ以上のプラグおよび１つ以上のコンタクトプラグを含んでいる。具体的には、半導体基板３１の上面には、層間絶縁層４３Ａ、４３Ｂおよび４３Ｃが積層されている。

層間絶縁層４３Ａ中には、リセットトランジスタ１２のｎ型不純物領域４１Ｂと接続されたコンタクトプラグ４５Ａ、増幅トランジスタ１１のゲート電極３９Ｂと接続されたコンタクトプラグ４５Ｂ、コンタクトプラグ４５Ａとコンタクトプラグ４５Ｂとを接続する配線４６Ａ、および、プラグ４７Ａが埋設されている。これにより、リセットトランジスタ１２のドレイン電極として機能するｎ型不純物領域４１Ｂが増幅トランジスタ１１のゲート電極３９Ｂと電気的に接続されている。

また、層間絶縁層４３Ｂには、配線４６Ｂと、配線４６Ｂを介してプラグ４７Ａに接続されたプラグ４７Ｂとが埋設されている。層間絶縁層４３Ｃには、配線４６Ｃと、配線４６Ｃを介してプラグ４７Ｂに接続されたプラグ４７Ｃとが埋設されている。プラグ４７Ｃは、画素電極５０に接続されている。これにより、画素電極５０が捕集した電荷は、プラグ４７Ｃ、配線４６Ｃ、プラグ４７Ｂ、配線４６Ｂ、プラグ４７Ａ、配線４６Ａ、コンタクトプラグ４５Ａの順に流れ、ｎ型不純物領域４１Ｂに蓄積される。なお、ｎ型不純物領域４１Ｂだけでなく、プラグ４７Ｃ、配線４６Ｃ、プラグ４７Ｂ、配線４６Ｂ、プラグ４７Ａ、配線４６Ａ、コンタクトプラグ４５Ａ、コンタクトプラグ４５Ｂおよびゲート電極３９Ｂの各々が、電荷蓄積領域として機能する。

光検出部１０は、層間絶縁層４３Ｃ上に設けられている。光検出部１０は、画素電極５０と、光電変換層５１と、上部電極５２と、機能層５３と、中間層５４とを含む。光電変換層５１および機能層５３は、上部電極５２と中間層５４とよって挟まれている。また、光検出部１０は、上部電極５２の上面の少なくとも一部に形成された保護層５５を備える。光検出部１０は、さらに画素保護膜５６を備える。なお、光検出部１０は、機能層５３、保護層５５および画素保護膜５６の少なくとも１つを備えていなくてもよい。光検出部１０の詳細な構造は後で説明する。

図４に示すように、単位画素セル１４は、光検出部１０の上部電極５２上に設けられたカラーフィルター６０と、カラーフィルター６０上に設けられたマイクロレンズ６１とを備える。なお、単位画素セル１４は、カラーフィルター６０およびマイクロレンズ６１の少なくとも一方を備えていなくてもよい。

本実施の形態では、各単位画素セル１４の光電変換層５１および上部電極５２はそれぞれ隣接する単位画素セル１４の光電変換層５１および上部電極５２と接続されており、一体的な光電変換層５１および上部電極５２を構成している。ただし、光電変換層５１は、単位画素セル１４ごとに分離していてもよい。また、上部電極５２も２次元に配置された単位画素セル１４の行または列ごとに分離していてもよい。これに対し、各単位画素セル１４の画素電極５０は、隣接する単位画素セル１４の画素電極５０とは接続されておらず、独立している。

なお、イメージセンサ１０１は、光電変換による電荷を検出せず、光電変換層の容量変化を検出してもよい。このようなタイプのイメージセンサおよびイメージセンサは、例えば、特許文献５に開示されている。つまり、光電変換層５１は、入射する光の強度に応じた正孔電子対を生成してもよく、あるいは、入射する光の強度に応じて容量が変化してもよい。イメージセンサ１０１は、光電変換層５１が生成した電荷、または、光電変換層５１の容量の変化を検出することによって光電変換層５１に入射した光を検出することが可能である。

［光検出部の構造］
次に、光検出部１０の詳細な構造について、図５を用いて説明する。図５は、本実施の形態に係るイメージセンサ１０１の断面図である。図５では、図４に示す層間絶縁層４３Ｃより上方に位置する構成要素を具体的に示しており、層間絶縁層４３Ｃより下層に位置する構成要素の図示を簡略化している。具体的には、図４に示した半導体基板３１ならびに層間絶縁層４３Ａ、４３Ｂおよび４３Ｃをまとめて基板２００として示し、かつ、配線層、ゲート電極、ゲート絶縁膜および不純物領域などの図示を省略している。また、カラーフィルター６０およびマイクロレンズ６１の図示も省略している。

イメージセンサ１０１は、図５に示すように、複数の画素電極５０、光電変換層５１、上部電極５２、機能層５３および中間層５４を備える。また、イメージセンサ１０１は、金属接続部５７と、制御電極５８とをさらに備える。複数の画素電極５０および制御電極５８は、基板２００に形成される回路部の一部を構成している。また、金属接続部５７は、対向電極信号線１６の一部を構成する。

複数の画素電極５０は、基板２００の上面２００ａにおいて、各上面が露出するように、１次元または２次元に配列されて基板２００に埋設されている。画素電極５０は、単位画素セル１４ごとに対応して設けられ、電荷検出回路２５と光検出部１０とを接続する電極である。

画素電極５０は、第１金属の窒化物を主成分として含み、光電変換層５１で発生する電荷を捕集する。画素電極５０の表面には、第１金属の酸化膜を含んでいる。当該酸化膜は、第１金属の自然酸化膜である。第１金属は、例えば、チタン（Ｔｉ）またはタンタル（Ｔａ）などである。画素電極５０は、窒化チタン（ＴｉＮ）または窒化タンタル（ＴａＮ）などによって構成される。

光電変換層５１は、複数の画素電極５０を覆うように基板２００の上面２００ａに配置されている。光電変換層５１は、入射した光の光量および波長に応じて電子と正孔とを発生させる機能を持つ層である。

光電変換層５１は、例えば、有機半導体材料を用いて形成された有機光電変換膜である。光電変換層５１は、１または複数の有機半導体層を含んでいてもよい。有機半導体層に含まれる材料としては、公知の材料の有機ｐ型半導体および有機ｎ型半導体を用いることができる。

上部電極５２は、光電変換層５１の上に配置されている。上部電極５２は、光電変換層５１を間に挟むように画素電極５０に対向して配置された対向電極である。上部電極５２は、電荷検出回路２５が正しく電気信号を検出できるように電圧制御要素と光検出部１０を接続する電極である。上部電極５２は、光電変換層５１の少なくとも画素電極５０が設けられた領域上を覆うように、上面５１ａを覆っている。本実施の形態では、上部電極５２は、光電変換層５１の上面５１ａ全体を覆って形成されている。

上部電極５２は、光電変換層５１に対する光の入射側に配置されている。このため、上部電極５２は、光電変換層５１が光電変換する光に対して透光性を有する。例えば、上部電極５２は、可視光帯域または赤外光帯域に対して高い透光性を有する。具体的には、上部電極５２は、酸化インジウム錫（ＩＴＯ）、アルミニウム添加酸化亜鉛（ＡＺＯ）、ガリウム添加酸化亜鉛（ＧＺＯ）などの透明導電性酸化物を用いて形成された透明電極である。

機能層５３は、中間層５４と光電変換層５１との間に位置する。機能層５３は、画素電極５０、上部電極５２および光電変換層５１以外に光検出機能を向上する目的で挿入される層である。機能層５３は、電子または正孔を輸送するキャリア輸送層、および、キャリアをブロックするブロック層を含む。光検出部１０の機能改善における機能層５３は、その素子単体の光検出機能および耐性を向上するのには効果がある。その一方で、機能層５３は、量産における素子性能の均一化を例とする量産能の向上を主たる目的として設けられるものではない。

機能層５３は、例えば、有機半導体材料を用いて形成されている。機能層５３に含まれる有機半導体材料としては、公知の材料の有機ｐ型半導体および有機ｎ型半導体を用いることができる。ただし、キャリア輸送層またはブロッキング層としての機能を持つ材料であれば機能層５３を構成する材料は有機半導体に限らなくてもよく、例えば、機能層５３は、無機酸化物を用いて、または、有機半導体および無機酸化物を含む複数の材料を用いて形成されていてもよい。

また、機能層５３が設けられる位置は、光電変換層５１と中間層５４との間に限定されない。例えば、機能層５３は、所望の機能に応じて上部電極５２と光電変換層５１との間に設けられていてもよい。あるいは、機能層５３は、中間層５４と光電変換層５１との間、および、上部電極５２と光電変換層５１との間の両方に設けられていてもよい。

図５では、機能層５３の一例として光電変換層５１と中間層５４との間に設けられたブロック層を示している。ブロック層は、画素電極５０が捕集する電荷とは異なる極性の電荷の透過をブロックする。例えば、画素電極５０が正孔を信号電荷として捕集する場合、ブロック層は、電子の透過をブロックし、正孔を透過させる電子ブロック層である。画素電極５０が電子を信号電荷として捕集する場合、ブロック層は、正孔の透過をブロックし、電子を透過させる正孔ブロック層である。電子ブロック層または正孔ブロック層は、電極からの不要な電流の侵入を抑制することができる。

中間層５４は、第２金属の酸化物を含み、光電変換層５１と画素電極５０との間に位置する。本実施の形態では、中間層５４は、画素電極５０と機能層５３との間に位置する。中間層５４は、画素電極５０の上面５０ａの全面に直接積層されている。言い換えると、中間層５４は、画素電極５０を露出させないように、画素電極５０の上面５０ａ全体を覆っている。上述したように、画素電極５０の表面には、自然酸化膜が形成されている。中間層５４は、画素電極５０の上面５０ａに露出している自然酸化膜を覆っている。

第２金属は、例えばアルミニウムである。中間層５４は、酸化アルミニウム（Ａｌ_２Ｏ_３）を用いて形成された金属酸化膜である。中間層５４の膜厚は、５ｎｍ以下である。Ａｌ_２Ｏ_３は絶縁性を有する酸化物であるが、中間層５４は、膜厚が５ｎｍ以下であって十分に薄いので、トンネル効果によって信号電荷を通過させることができる。つまり、中間層５４は、トンネル効果によって電流を流すことができるトンネル酸化膜である。中間層５４の具体的な機能については後で説明する。

保護層５５は、上部電極５２の上面５２ａの少なくとも一部を覆って形成されている。保護層５５は、例えば、上部電極５２の少なくとも画素電極５０が設けられた領域上を覆うように、上面５２ａを覆っている。

画素保護膜５６は、金属接続部５７および保護層５５を覆って基板２００の上面２００ａ上に設けられている。画素保護膜５６は、イメージセンサ１０１の上面２００ａの全体を覆うように設けられている。

保護層５５および画素保護膜５６はそれぞれ、絶縁性を有する材料を用いて形成されている。保護層５５および画素保護膜５６は、光電変換層５１が空気および水分に触れることを抑制する。例えば、保護層５５は、Ａｌ_２Ｏ_３などによって形成される。画素保護膜５６は、酸化ケイ素、窒化ケイ素もしくは酸窒化ケイ素、または、有機もしくは無機高分子材料等を用いて形成される。保護層５５および画素保護膜５６は、イメージセンサ１０１が検出すべき波長の光に対して高い透光性を有する。

金属接続部５７は、制御電極５８と上部電極５２とに接合され、これらを電気的に接続する。具体的には、金属接続部５７は、基板２００の上面２００ａに露出した制御電極５８および上部電極５２の側面５２ｓと接合している。金属接続部５７は、さらに、光電変換層５１の側面５１ｓも覆っている。また、金属接続部５７は、保護層５５の上面５５ａの、画素電極５０が設けられた領域以外の一部を覆っている。金属接続部５７と制御電極５８との接合面積は、金属接続部５７と上部電極５２との接合面積よりも大きくてもよい。あるいは、金属接続部５７と制御電極５８との接合面積は、金属接続部５７と上部電極５２との接合面積より小さくてもよい。また、これらの接合面積は、同じであってもよい。

金属接続部５７は、金属を含んでいる。例えば、金属接続部５７は、チタン、窒化チタン、アルミニウム、シリコン、銅添加アルミニウム（ＡｌＳｉＣｕ）、銅、タングステン、金、銀、ニッケル、コバルト等、または、これらの合金等で形成されている。また、金属接続部５７は、上述した金属を含む膜の単層構造を有してもよく、複数の金属層の積層構造を有してもよい。

なお、本実施の形態では、イメージセンサ１０１を上面視した場合、光電変換層５１および上部電極５２は矩形形状を有している。上部電極５２の４つの辺のうちの２つの辺に近接するように、複数の制御電極５８が配置されている。このため、イメージセンサ１０１では、２つの金属接続部５７が、上部電極５２の２つの辺をそれぞれ覆うように設けられている。

制御電極５８は、金属を含んでおり、遮光性を有する。例えば、制御電極５８は、チタン、窒化チタン、アルミニウム、シリコン、銅添加アルミニウム、銅、タングステン等、またはこれらの合金等で形成されている。制御電極５８は、上述した金属を含む膜の単層構造を有してもよく、複数の金属層の積層構造を有してもよい。

［中間層の機能］
ここで、中間層５４の機能について、図６から図８を用いて説明する。

図６は、中間層５４を流れる電流の測定方法を説明するための図である。図６に示されるように、Ｉ−Ｖ測定機３００は、２つのプローブ３０１および３０２間に所定の電圧を印加することで、プローブ３０１および３０２間に流れる電流を検出する電流測定装置である。印加する電圧を変化させることにより、電流電圧特性（Ｉ−Ｖ特性）を得ることができる。

図６に示されるように、画素電極５０の上面５０ａ上に、膜厚ｘ［ｎｍ］の中間層５４が設けられている。画素電極５０は、導電層５０ｂと、導電層５０ｂ上に形成された自然酸化膜５０ｃとを含んでいる。導電層５０ｂは、窒化チタンなどの第１金属の窒化物を用いて形成されている。自然酸化膜５０ｃは、画素電極５０が大気暴露された際に形成される自然酸化膜である。自然酸化膜５０ｃは、導電層５０ｂに含まれる第１金属の酸化膜である。具体的には、自然酸化膜５０ｃは、酸化チタン膜である。自然酸化膜５０ｃの膜厚は、例えば数ｎｍ以下である。自然酸化膜５０ｃは、制御された条件下で形成されたものではなく、膜厚には面内でばらつきが生じている。自然酸化膜５０ｃが形成されることなく、画素電極５０の導電層５０ｂが露出している部分が含まれてもよい。

中間層５４の上面にはプラチナ電極３０３および３０４が設けられている。プラチナ電極３０３は、中間層５４を貫通しており、導電層５０ｂに直接接続されている。プラチナ電極３０４は、導電層５０ｂには接続されていない。プラチナ電極３０３および３０４はそれぞれ、Ｉ−Ｖ測定機３００に接続されたプローブ３０１および３０２が接触される。プローブ３０１および３０２間に所定の電圧が印加された場合、中間層５４および自然酸化膜５０ｃでは、プラチナ電極３０４の直下部分でトンネル効果が発生する。これにより、中間層５４および自然酸化膜５０ｃを電荷が通過することができるので、プラチナ電極３０３とプラチナ電極３０４との間で導電層５０ｂ、自然酸化膜５０ｃおよび中間層５４を介して電流が流れる。

図７は、中間層５４の膜厚と中間層５４を流れる電流との関係を示す図である。

中間層５４を構成する酸化アルミニウムは、絶縁性を有する。このため、中間層５４の膜厚が厚くなるに従い、良好な導電性が得られなくなる。図６に示すＩ−Ｖ測定機３００を用いて、Ａｌ_２Ｏ_３膜からなる中間層５４を膜厚ｘ［ｎｍ］で上面５０ａに堆積させた画素電極５０に、０．１Ｖの電圧をかけた際の電流値を比較する。図７に示すように、ｘ＝５ｎｍで観測された電流値は、中間層５４を堆積していない場合、中間層５４の膜厚ｘが１ｎｍまたは３ｎｍの場合に比べ、１０分の１程度となった。したがって、中間層５４が絶縁層として機能しないようにするために、中間層５４の膜厚ｘは、５ｎｍ以下で構成される。なお、中間層５４の膜厚ｘが１５ｎｍの場合は、流れる電流が１．０×１０^−８Ａである。このため、中間層５４の膜厚ｘが１５ｎｍの場合、中間層５４が絶縁膜として機能し、電流を実質的に流すことができない。

図８は、画素電極５０から上部電極５２までの素子構造が形成されたデバイスにおいて定義されるしきい値電圧を示す図である。図８では、横軸が画素電極５０および上部電極５２間に印加する電圧を表している。縦軸が中間層５４、機能層５３、および光電変換層５１を通過し、上部電極５２および画素電極５０に流れる電流、すなわち、中間層５４を流れる電流を示している。図８に示すように、上部電極５２および画素電極５０間に印加する電圧を大きくしていった場合に、基準電流値の電流が流れた時の電圧値をしきい値電圧Ｖ_ｔｈとして定義する。

１２インチのシリコンウェハ１００面内に形成した、画素電極５０から上部電極５２までの素子構造が形成されたデバイスにおいて、しきい値電圧Ｖ_ｔｈの標準偏差σは、中間層５４が設けられていない場合０．０４０であった。これに対して、中間層５４が設けられている場合、しきい値電圧Ｖ_ｔｈの標準偏差σは、０．０２４に減少する。つまり、自然酸化膜５０ｃのみが形成されている場合には、しきい値電圧Ｖ_ｔｈのばらつきが大きいのに対して、自然酸化膜５０ｃと中間層５４とが形成されている場合には、しきい値電圧のばらつきが小さくなっている。

中間層５４が画素電極５０の自然酸化膜５０ｃを覆うことにより、シリコンウェハ１００の面内における画素電極５０の表面を均質化し、各イメージセンサ１０１の特性のばらつきを抑えることができる。なお、非特許文献１に記載がある通り、色素増感太陽電池の系において酸化チタン（ＴｉＯ_２）の表面に堆積される酸化アルミニウム（Ａｌ_２Ｏ_３）が、ＴｉＯ_２表面の表面準位の密度を下げる効果が報告されている。

図９Ａは、中間層５４が設けられていない場合の画素電極５０と光電変換層５１との界面近傍のエネルギーバンド図である。一般的に、図９Ａに示すように金属および半導体の表面に生成される自然酸化膜５０ｃは、組成の欠陥または未結合手に由来する表面準位５０ｘを作る。表面準位５０ｘを介してキャリアが生成および／または移動する際にデバイスの特性向上を阻害する要因となる。なお、図９Ａでは、キャリアの一例である電子の移動を、光電変換層５１から表面準位５０ｘに至る矢印、および、表面準位５０ｘから導電層５０ｂに至る矢印で表している。

自然酸化膜５０ｃの生成は制御されていないため、シリコンウェハ１００の面内において自然酸化膜５０ｃの様態に不均一性が生じる。このため、表面準位５０ｘの密度分布も面内でばらつくので、各イメージセンサの特性にばらつきが生じる要因となる。

これに対し、本実施の形態では、画素電極５０の表層部に存在する自然酸化膜の表面準位５０ｘの密度を中間層５４が下げることができる。図９Ｂは、中間層およびその近傍のエネルギーバンド図である。例えば、図９Ｂに示すように、表面準位５０ｘを十分に減らすことができるので、各イメージセンサ１０１における自然酸化膜５０ｃの影響を均一化し、特性のばらつきを抑制することができると推定される。

中間層５４は、画素電極５０の表面の金属酸化物が有する未結合手等を抑制する効果が期待されれば、Ａｌ_２Ｏ_３でなくてもよい。例えば、中間層５４は、ＨｆＯ_２、ＳｉＯ_２、ＴｉＯ_２、ＭｏＯ_３などであってもよい。

以上のように、本実施の形態に係るイメージセンサ１０１では、無機材料プロセスと有機材料プロセスとの分離に伴う大気暴露がもたらす、画素電極５０の表面に存在する自然酸化膜５０ｃの上に、トンネル酸化膜として機能する中間層５４を５ｎｍ以下の膜厚で積層させる。これにより、自然酸化膜５０ｃの表面に存在する、電子または正孔を捕捉する表面準位を抑制する効果が実現できる。これにより、無機材料プロセスと有機材料プロセスとの切り替え時に大気暴露する必要があるプロセスにおいてもその影響を抑え、シリコンウェハ１００面内の各イメージセンサ１０１の特性のばらつきを減少させる効果が実現できる。

本実施の形態によれば、自然酸化膜５０ｃをエッチングなどによって除去する必要がない。このため、画素電極５０の表面および層間絶縁層４３Ｃの上面に与える悪影響も抑制することができる。したがって、画素電極５０を形成した後に行われる有機材料プロセスの信頼性も高くなり、例えば、膜質の良い光電変換層５１および機能層５３などを簡単に形成することができる。これにより、光電変換特性に優れたイメージセンサ１０１を実現することができる。

［イメージセンサの製造方法］
続いて、本実施の形態に係るイメージセンサ１０１の製造方法について説明する。以下では、本実施の形態に係るイメージセンサ１０１の製造方法において、特徴的な画素電極５０の形成以降の工程の詳細について説明を行う。半導体基板３１内への不純物領域の形成、ならびに、層間絶縁層および配線層の形成方法については、従来知られている方法を利用することができる。具体的には、画素電極５０から保護層５５までの製造工程について詳細に説明する。

（Ａ）画素電極５０を形成する工程
まず、画素電極５０を形成する工程について、図１０Ａから図１０Ｅを用いて説明する。図１０Ａから図１０Ｅはそれぞれ、本実施の形態に係るイメージセンサ１０１の製造方法における画素電極５０を形成する工程を説明するための断面図である。なお、図１０Ａから図１０Ｅでは、半導体基板３１などの、層間絶縁層４３Ｃより下方に位置する構成要素の図示を省略している。

まず、図１０Ａに示すように、プラグ４７Ｃと層間絶縁層４３Ｃとが表面に露出した、画素電極５０を形成する前の基板２００の上面２００ｂに、スパッタリング法を用いて窒化チタンを成膜することで、基板全面に窒化チタン層２５０を形成する。その後、オルトケイ酸テトラエチル（ＴＥＯＳ）を基板全面に化学気相堆積法（ＣＶＤ）を用いて成膜することで、絶縁層２５１を形成する。

次に、図１０Ｂに示すように、絶縁層２５１の上面２５１ａにレジストを塗布し、フォトマスクを用いて、画素電極５０を形成したい部分にレジストが残るようにレジストを感光させ、露光させる。その後に現像液を用いて現像することで、レジストパターン２５２を形成する。

その後、図１０Ｃに示すように、エッチングによりレジストパターン２５２が堆積した部分以外の絶縁層２５１および窒化チタン層２５０を除去する。その後、アッシングによりレジストパターン２５２を除去する。

エッチング終了後、図１０Ｄに示すように、再度基板全面に化学気相堆積法（ＣＶＤ）を用いてオルトケイ酸テトラエチル（ＴＥＯＳ）を成膜することで、絶縁層２５１および窒化チタン層２５０を埋没させるように絶縁層２５３を形成する。

最後に、図１０Ｅに示すように、化学機械研磨法（ＣＭＰ）を用いて、絶縁層２５３および絶縁層２５１と、窒化チタン層２５０の表層部とを研磨することで、窒化チタン層２５０を露出させる。残った窒化チタン層２５０が画素電極５０である。このような一連のプロセスによって、画素電極５０が形成される。

なお、制御電極５８は、画素電極５０の形成と同じプロセスによって形成することができる。つまり、画素電極５０と制御電極５８とは同一工程によって同時に形成することができる。

画素電極５０を形成するまでの工程が、図２で示す無機材料プロセスである。画素電極５０が形成された後の基板２００は、有機材料プロセスを行うために装置間の移動が行われ、大気暴露される。この際に、画素電極５０の表面には、自然酸化膜が形成される。

（Ｂ）中間層５４を形成する工程
次に、トンネル酸化膜として機能する中間層５４を形成する工程について、図１１Ａおよび図１１Ｂを用いて説明する。図１１Ａおよび図１１Ｂは、本実施の形態に係るイメージセンサ１０１の製造方法における光検出部１０を形成する工程を説明するための断面図である。図１１Ａおよび図１１Ｂでは、図５と同様に、図４に示した半導体基板３１ならびに層間絶縁層４３Ａ、４３Ｂおよび４３Ｃをまとめて基板２００として示し、かつ、配線層、ゲート電極、ゲート絶縁膜および不純物領域などの図示を省略している。図１１Ａは、図１０Ｅに示すように画素電極５０が形成された後、大気暴露によって画素電極５０の表面には自然酸化膜が形成された基板２００を示している。

図１１Ｂに示すように、基板２００の上面２００ａに、少なくとも画素電極５０を覆うようにＡｌ_２Ｏ_３を原子層堆積（ＡＬＤ）法を用いて成膜することで、中間層５４を形成する。中間層５４は、原子層堆積（ＡＬＤ）法の代わりに、化学気相堆積（ＣＶＤ）法によって形成してもよい。本実施の形態では、ＡＬＤ法によって、０．５ｎｍの膜厚のＡｌ_２Ｏ_３を中間層５４として形成した。

なお、５ｎｍ以下の膜厚の中間層５４を形成するにあたり、一度５ｎｍ以上の膜厚でＡｌ_２Ｏ_３を成膜した後、物理的または化学的にＡｌ_２Ｏ_３を削ることで、５ｎｍ以下の膜厚の中間層５４を形成してもよい。

（Ｃ）機能層５３を形成する工程
次に、図１１Ｂに示すように、中間層５４の上面５４ａに、少なくとも画素電極５０を覆うように真空蒸着法を用いて、電荷ブロッキング機能などの所定の機能を実現する有機半導体材料を成膜することで、機能層５３を形成する。なお、機能層５３は、真空蒸着法の代わりに、スピンコート法、インクジェット法、ダイコート法、スプレーコート法、スクリーン印刷法などによって形成されてもよい。

（Ｄ）光電変換層５１を形成する工程
次に、図１１Ｂに示すように、機能層５３の上面５３ａに、少なくとも画素電極５０を覆うように真空蒸着法を用いて光電変換機能を有する有機半導体材料を成膜することで、光電変換層５１を形成する。なお、光電変換層５１は、真空蒸着法の代わりに、スピンコート法、インクジェット法、ダイコート法、スプレーコート法、スクリーン印刷法などによって形成されてもよい。

（Ｅ）上部電極を形成する工程
次に、図１１Ｂに示すように、スパッタリング法を用いてＩＴＯを光電変換層５１の上面５１ａに成膜することで、上部電極５２を形成する。なお、上部電極５２は、光電変換層５１の、少なくとも画素電極５０が設けられた領域上に形成する。

（Ｆ）保護層を形成する工程
次に、図１１Ｂに示すように、原子層堆積（ＡＬＤ）法によってＡｌ_２Ｏ_３を上部電極５２の上面５２ａに成膜することで、保護層５５を形成する。保護層５５は、上部電極５２の、少なくとも画素電極５０が設けられた領域上に形成する。なお、保護層５５は、原子層堆積（ＡＬＤ）法の代わりに、化学気相堆積（ＣＶＤ）法、スパッタリング法などによって形成してもよい。

以降、必要に応じて各層のパターニングなどを行った後、金属接続部５７、画素保護膜５６、カラーフィルター６０およびマイクロレンズ６１を形成することにより、図５に示すイメージセンサ１０１を形成することができる。

なお、光検出部１０が機能層５３を含まない場合、例えば、以下の製造方法に従ってイメージセンサ１０１を形成することができる。図１２は、本実施の形態に係るイメージセンサの製造方法において、機能層５３を含まない光検出部１０を形成する工程を説明するための断面図である。

（Ａ）画素電極５０を形成する工程
例えば、図１０Ａに示す工程において、窒化チタンの代わりに窒化タンタルを、スパッタリング法を用いて成膜することで、窒化チタン層２５０の代わりに窒化タンタル層を形成する。以降の処理は、図１０Ｂから図１０Ｅを用いて説明したように、窒化タンタル層をパターニングすることによって、窒化タンタルを主成分として含む画素電極５０を形成する。

（Ｂ）中間層５４を形成する工程
次に、図１２に示すように、原子層堆積（ＡＬＤ）法を用いて、酸化アルミニウム（Ａｌ_２Ｏ_３）の代わりに酸化ハフニウム（ＨｆＯ_２）を成膜することで、中間層５４を形成する。この場合、例えば、３ｎｍの膜厚の中間層５４を形成する。

中間層５４を形成した後、図１２に示すように、機能層５３を成膜することなく、直接光電変換層５１を形成する。光電変換層５１の形成は、図１１Ｂを用いて説明した通りである。

以降の工程は、既に図１１Ｂを用いて説明した通りであるので、説明を省略する。

以上のように、本実施の形態に係るイメージセンサ１０１では、画素電極５０を形成した後に、大気暴露が必要なプロセスを経由しても、画素電極５０の上面に中間層５４を形成することで、大気暴露により生成される画素電極５０の上面の自然酸化膜に存在する未結合手等を要因とするキャリアトラップ準位の抑制が期待される。このため、大気暴露時間の違い、または、シリコンウェハ面内の各イメージセンサ１０１の成膜状況の違いの差による特性のばらつきを減少させることができる。よって、イメージセンサ１０１の形成および、各プロセス間の搬送の全てを一度も大気開放せずに、不活性雰囲気下または真空下で行うといったコストの高い製造プロセスを用いずに、シリコンウェハ面内の各イメージセンサ１０１の特性のばらつきが少ない製造工程を実現し、イメージセンサ１０１を低コストで作製することが可能である。

（他の実施の形態）
以上、１つまたは複数の態様に係る撮像装置について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、および、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。

例えば、上記の実施の形態では、光電変換の機能を有機膜に担わせているが、シリコン、ゲルマニウムまたはセレンといった無機材料でも同様の効果が期待できる。このため、光電変換材料は、有機材料に限定されるものではなく、無機材料であってもよい。

また、例えば、画素電極５０の表層部の少なくとも一部には自然酸化膜５０ｃが形成されていなくてもよい。つまり、中間層５４と画素電極５０の導電層５０ｂとが直接接触していてもよい。

また、例えば、中間層５４に含まれる第２金属は、画素電極５０に含まれる第１金属と同じ種類の金属であってもよい。

また、上記の各実施の形態は、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。

本開示は、特性のばらつきが抑制された、信頼性の高い撮像装置として利用でき、例えば、カメラまたは測距装置などに利用することができる。

１０ 光検出部
１１ 増幅トランジスタ
１２ リセットトランジスタ
１３ アドレストランジスタ
１４ 単位画素セル
１５ 垂直走査回路
１６ 対向電極信号線
１７ 垂直信号線
１８ 負荷回路
１９ カラム信号処理回路
２０ 水平信号読出し回路
２１ 電源配線
２２ 差動増幅器
２３ フィードバック線
２４ 電荷蓄積ノード
２５ 電荷検出回路
２６ アドレス信号線
２７ リセット信号線
２８ 水平共通信号線
３０ 電圧制御回路
３１ 半導体基板
３８Ａ、３８Ｂ、３８Ｃ ゲート絶縁層
３９Ａ、３９Ｂ、３９Ｃ ゲート電極
４１Ａ、４１Ｂ、４１Ｃ、４１Ｄ、４１Ｅ ｎ型不純物領域
４２ 素子分離領域
４３Ａ、４３Ｂ、４３Ｃ 層間絶縁層
４５Ａ、４５Ｂ コンタクトプラグ
４６Ａ、４６Ｂ、４６Ｃ 配線
４７Ａ、４７Ｂ、４７Ｃ プラグ
５０ 画素電極
５０ａ、５１ａ、５２ａ、５３ａ、５４ａ、５５ａ、２００ａ、２００ｂ、２５１ａ 上面
５０ｂ 導電層
５０ｃ 自然酸化膜
５０ｘ 表面準位
５１ 光電変換層
５１ｓ、５２ｓ 側面
５２ 上部電極
５３ 機能層
５４ 中間層
５５ 保護層
５６ 画素保護膜
５７ 金属接続部
５８ 制御電極
６０ カラーフィルター
６１ マイクロレンズ
１００ シリコンウェハ
１０１ イメージセンサ
２００ 基板
２５０ 窒化チタン層
２５１、２５３ 絶縁層
２５２ レジストパターン
３００ Ｉ−Ｖ測定機
３０１、３０２ プローブ
３０３、３０４ プラチナ電極

Claims (5)

1. 光を電荷に変換する光電変換層と、
   第１金属の窒化物を含み、前記電荷を捕集する画素電極と、
   前記光電変換層を間に挟むように前記画素電極に対向して配置された対向電極と、
   第２金属の酸化物を含み、前記光電変換層と前記画素電極との間に位置する中間層とを備え、
   前記中間層の膜厚は、５ｎｍ以下である、
   撮像装置。
2. さらに、前記中間層と前記光電変換層との間に位置し、前記電荷とは異なる極性の電荷の透過をブロックするブロック層を備える、
   請求項１に記載の撮像装置。
3. 前記中間層は、前記画素電極の、前記光電変換層側の主面全面に直接積層されている、
   請求項１または２に記載の撮像装置。
4. 前記第１金属は、前記第２金属とは異なる種類の金属である、
   請求項１から３のいずれか１項に記載の撮像装置。
5. 前記画素電極は、前記第１金属の酸化膜を含み、
   前記中間層は、前記酸化膜の主面に直接積層されている、
   請求項１から４のいずれか１項に記載の撮像装置。

Images