JP2017168812A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2017168812A
JP2017168812A JP2016218011A JP2016218011A JP2017168812A JP 2017168812 A JP2017168812 A JP 2017168812A JP 2016218011 A JP2016218011 A JP 2016218011A JP 2016218011 A JP2016218011 A JP 2016218011A JP 2017168812 A JP2017168812 A JP 2017168812A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
electrode
effect transistor
field effect
pixel cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016218011A
Other languages
English (en)
Inventor
徳彦 玉置
Norihiko Tamaoki
徳彦 玉置
健富 徳原
Taketomi Tokuhara
健富 徳原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JP2017168812A publication Critical patent/JP2017168812A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】広ダイナミックレンジの撮影が可能な、新規な構成を有する撮像装置を提供する。【解決手段】撮像装置１００は、第１および第２電極、これらの間の第１光電変換層を含む第１光電変換部と、第１電極に接続された第１電界効果トランジスタと、第３および第４電極、これらの間の第２光電変換層を含む第２光電変換部と、第３電極に接続された第２電界効果トランジスタとを備え、第１および第２電界効果トランジスタは、それぞれの電極間の誘電率の変化に対応した電気信号を出力する。光が入射していない状態において、第１光電変換部の容量をＣｐｄ１、第１光電変換部および第１電界効果トランジスタの間のノードと第１電界効果トランジスタのチャネル領域との間の容量をＣｎ１、同様に、第２光電変換部の容量をＣｐｄ２、ノードとチャネル領域との間の容量をＣｎ２としたとき、Ｃｐｄ１／Ｃｎ１は、Ｃｐｄ２／Ｃｎ２よりも小さい。【選択図】図１

Description

本開示は、撮像装置に関する。
従来、光検出装置、イメージセンサなどに光検出素子が用いられている。光検出素子の典型例は、フォトダイオード、フォトトランジスタなどの光電変換素子である。よく知られているように、光の照射によって光電変換素子に生じる光電流を検出することにより、光を検出することができる。
下記の特許文献１は、図２に、所定の化合物が有機重合体中に分散された有機膜をゲート絶縁膜として有する薄膜トランジスタ（ＴＦＴ）を開示している。有機膜を構成する所定の化合物としては、光の照射によって分極の状態が変化する化合物が選ばれる。特許文献１の薄膜トランジスタでは、ゲート絶縁膜に光が照射されると、ゲート絶縁膜の誘電率が変化する。そのため、ゲート絶縁膜への光の照射によって、ソース−ドレイン間を流れる電流が変化する。特許文献１には、このような薄膜トランジスタを光センサに用いることが可能であると記載されている。
特開２０１１−６０８３０号公報
イメージセンサの分野においては、ダイナミックレンジ拡大の要求がある。
本開示の限定的ではないある例示的な実施形態によれば、以下が提供される。
第１電極と、第１電極に対向する第２電極と、第１電極と第２電極との間の第１光電変換層と、を含む第１光電変換部と、ゲートが第１電極に接続された第１電界効果トランジスタとを含む、第１画素セルと、第３電極と、第３電極に対向する第４電極と、第３電極と第４電極との間の第２光電変換層と、を含む第２光電変換部と、ゲートが第３電極に接続された第２電界効果トランジスタとを含む、第２画素セルと、を備え、第１電界効果トランジスタは、第１光電変換層への光の入射によって生じる、第１電極および第２電極の間の誘電率の変化に対応した電気信号を出力し、第２電界効果トランジスタは、第２光電変換層への光の入射によって生じる、第３電極および第４電極の間の誘電率の変化に対応した電気信号を出力し、第１光電変換部に光が入射していない状態における第１光電変換部の容量をＣｐｄ１、第１光電変換部および第１電界効果トランジスタの間のノードと第１電界効果トランジスタのチャネル領域との間の容量をＣｎ１、第２光電変換部に光が入射していない状態における第２光電変換部の容量をＣｐｄ２、第２光電変換部および第２電界効果トランジスタの間のノードと第２電界効果トランジスタのチャネル領域との間の容量をＣｎ２としたとき、Ｃｎ１に対するＣｐｄ１の比は、Ｃｎ２に対するＣｐｄ２の比よりも小さい、撮像装置。
包括的または具体的な態様は、素子、デバイス、システム、集積回路または方法で実現されてもよい。また、包括的または具体的な態様は、素子、デバイス、システム、集積回路および方法の任意の組み合わせによって実現されてもよい。
開示された実施形態の追加的な効果および利点は、明細書および図面から明らかになる。効果および／または利点は、明細書および図面に開示の様々な実施形態または特徴によって個々に提供され、これらの１つ以上を得るために全てを必要とはしない。
本開示の一態様によれば、広ダイナミックレンジの撮影が可能な、新規な構成を有する撮像装置が提供される。
図１は、本開示の実施形態による撮像装置の例示的な回路構成の概略を示す図である。 図２は、図１に示す画素セル１０Ａにおけるデバイス構造の典型例を示す模式的な断面図である。 図３は、光検出時の画素セル１０Ａの等価回路図である。 図４は、光電変換部１２Ａの容量値Ｃｐ１の変化に対する、光電変換部１２Ａおよび信号検出トランジスタ１４Ａの組を１つの電界効果トランジスタとみなしたときのゲート容量の値Ｃ１の変化の計算結果の例を示すグラフである。 図５は、光電変換部１２Ａの容量値Ｃｐ１の変化に対する、光電変換部１２Ａおよび信号検出トランジスタ１４Ａの組を１つの電界効果トランジスタとみなしたときのゲート容量の値Ｃ１の変化の計算結果の他の例を示すグラフである。 図６は、互いに隣接して配置された画素セル１０Ａおよび１０Ｂを含む画素セルペア１０Ｐの模式的な断面図である。 図７は、互いに隣接して配置された画素セル１０Ａおよび１０Ｂを含む画素セルペア１０Ｐの模式的な断面図である。 図８は、半導体基板２２の法線方向から見たときの、マイクロレンズ１８の配置の例を示す上面図である。 図９は、半導体基板２２の法線方向から見たときの、マイクロレンズ１８の配置の他の例を示す上面図である。 図１０は、スズナフタロシアニンを含む材料から形成された光電変換層における吸収スペクトルの一例を示す図である。 図１１は、一般式（１）で表されるスズナフタロシアニンを含む有機半導体材料を用いて形成した光電変換構造１２０ｓを有する光電変換層１２Ａｂの模式的な断面図である。 図１２は、光電変換層１２Ａｂにおける光電流特性の典型例を示すグラフである。 図１３は、撮像装置１００の画素セルの変形例を示す模式的な断面図である。 図１４は、カメラシステムの例示的な構成を示すブロック図である。
本開示の一態様の概要は以下のとおりである。
［項目１］
第１電極と、第１電極に対向する第２電極と、第１電極と第２電極との間の第１光電変換層と、を含む第１光電変換部と、
ゲートが第１電極に接続された第１電界効果トランジスタと
を含む、第１画素セルと、
第３電極と、第３電極に対向する第４電極と、第３電極と第４電極との間の第２光電変換層と、を含む第２光電変換部と、
ゲートが第３電極に接続された第２電界効果トランジスタと
を含む、第２画素セルと、
を備え、
第１電界効果トランジスタは、第１光電変換層への光の入射によって生じる、第１電極および第２電極の間の誘電率の変化に対応した電気信号を出力し、
第２電界効果トランジスタは、第２光電変換層への光の入射によって生じる、第３電極および第４電極の間の誘電率の変化に対応した電気信号を出力し、
第１光電変換部に光が入射していない状態における第１光電変換部の容量をＣｐｄ１、第１光電変換部および第１電界効果トランジスタの間のノードと第１電界効果トランジスタのチャネル領域との間の容量をＣｎ１、第２光電変換部に光が入射していない状態における第２光電変換部の容量をＣｐｄ２、第２光電変換部および第２電界効果トランジスタの間のノードと第２電界効果トランジスタのチャネル領域との間の容量をＣｎ２としたとき、Ｃｎ１に対するＣｐｄ１の比は、Ｃｎ２に対するＣｐｄ２の比よりも小さい、撮像装置。
［項目２］
第１光電変換層および第２光電変換層は、連続した単一の層である、項目１に記載の撮像装置。
［項目３］
第２電極および第４電極は、連続した単一の電極である、項目１または２に記載の撮像装置。
［項目４］
第１画素セルは、複数の第１画素セルのうちの１つであり、
第２画素セルは、複数の第２画素セルのうちの１つであり、
複数の第１画素セルおよび複数の第２画素セルは、１次元または２次元に配列されている、項目１から３のいずれか１項に記載の撮像装置。
［項目５］
第１画素セルは、第２画素セルに直接隣接している、項目１から４のいずれか１項に記載の撮像装置。
［項目６］
第１光電変換部および第１電界効果トランジスタの間のノードと第１電界効果トランジスタのチャネル領域との間の容量は、第１電界効果トランジスタのゲート絶縁層の容量を含み、
第２光電変換部および第２電界効果トランジスタの間のノードと第２電界効果トランジスタのチャネル領域との間の容量は、第２電界効果トランジスタのゲート絶縁層の容量を含む、項目１から５のいずれか１項に記載の撮像装置。
［項目７］
第１光電変換層および第２光電変換層は、逆方向のバイアス電圧が増大するのに従って出力電流密度の絶対値が増大する第１電圧範囲と、順方向のバイアス電圧の増大するのに従って出力電流密度が増大する第２電圧範囲と、第１電圧範囲と第２電圧範囲との間であって、バイアス電圧に対する出力電流密度の変化率の絶対値が第１電圧範囲および第２電圧範囲よりも小さい第３電圧範囲と、を有する光電流特性を有する、項目１から６のいずれか１項に記載の撮像装置。
［項目８］
第３電圧範囲のバイアス電圧が第１光電変換層および第２光電変換層に印加される、項目７に記載の撮像装置。
［項目９］
第１電極の面積は、第３電極の面積よりも小さい、項目１から８のいずれか１項に記載の撮像装置。
［項目１０］
第１電界効果トランジスタのゲート絶縁層の面積は、第２電界効果トランジスタのゲート絶縁層の面積よりも大きい、項目１から９のいずれか１項に記載の撮像装置。
［項目１１］
第１電界効果トランジスタのゲート絶縁層の厚みは、第２電界効果トランジスタのゲート絶縁層の厚みよりも小さい、項目１から１０のいずれか１項に記載の撮像装置。
［項目１２］
第１画素セルは、第２電極の上方に位置する第１マイクロレンズを備える、項目１から１１のいずれか１項に記載の撮像装置。
［項目１３］
複数の画素セルを有する撮像装置であって、
複数の画素セルの各々は、
第１電極、透光性の第２電極および第１電極と第２電極との間に配置された第１光電変換層を含む第１光電変換部と、
第１電極に電気的に接続されたゲート電極を有する第１電界効果トランジスタと、
を有し、
第１電界効果トランジスタは、第２電極を介した第１光電変換層への光の入射によって生じる、第１電極および第２電極の間の誘電率の変化に対応した電気信号を出力し、
複数の画素セルは、第１光電変換部に光が入射していない状態における第１光電変換部の容量をＣｐｄ１とし、第１光電変換部および第１電界効果トランジスタの間のノードと第１電界効果トランジスタのチャネル領域との間の容量をＣｎ１としたとき、Ｃｎ１に対するＣｐｄ１の比が他の画素セルとは異なる少なくとも１つの画素セルを含む、撮像装置。
項目１３の構成によれば、感度の異なる画素セルを画素アレイ中に配置し得る。
［項目１４］
それぞれが、第１光電変換部および第１電界効果トランジスタを含む、１以上の第１画素セルと、
それぞれが、第２光電変換部および第２電界効果トランジスタを含む、１以上の第２画素セルと、
を備え、
第１光電変換部は、第１電極、透光性の第２電極および第１電極と第２電極との間に配置された第１光電変換層を含み、
第１電界効果トランジスタのゲート電極は、第１電極に電気的に接続されており、
第２光電変換部は、第３電極、透光性の第４電極および第３電極と第４電極との間に配置された第２光電変換層を含み、
第２電界効果トランジスタのゲート電極は、第３電極に電気的に接続されており、
第１電界効果トランジスタは、第２電極を介した第１光電変換層への光の入射によって生じる、第１電極および第２電極の間の誘電率の変化に対応した電気信号を出力し、
第２電界効果トランジスタは、第４電極を介した第２光電変換層への光の入射によって生じる、第３電極および第４電極の間の誘電率の変化に対応した電気信号を出力し、
第１光電変換部に光が入射していない状態における第１光電変換部の容量をＣｐｄ１、第１光電変換部および第１電界効果トランジスタの間のノードと第１電界効果トランジスタのチャネル領域との間の容量をＣｎ１、第２光電変換部に光が入射していない状態における第２光電変換部の容量をＣｐｄ２、第２光電変換部および第２電界効果トランジスタの間のノードと第２電界効果トランジスタのチャネル領域との間の容量をＣｎ２としたとき、Ｃｎ１に対するＣｐｄ１の比と、Ｃｎ２に対するＣｐｄ２の比とは、互いに異なる、撮像装置。
項目１４の構成によれば、第１および第２の画素セルの間で感度を異ならせ得る。
［項目１５］
第１光電変換層および第２光電変換層は、連続した単一の層である、項目１４に記載の撮像装置。
項目１５の構成によれば、製造工程の複雑化を回避し得る。
［項目１６］
第２電極および第４電極は、連続した単一の電極である、項目１４または１５に記載の撮像装置。
項目１６の構成によれば、製造工程の複雑化を回避し得る。
［項目１７］
１以上の第１画素セルは、複数の第１画素セルであり、
１以上の第２画素セルは、複数の第２画素セルであり、
複数の第１画素セルおよび複数の第２画素セルは、１次元または２次元に配列されている、項目１４から１６のいずれかに記載の撮像装置。
項目１７の構成によれば、相対的に感度の高い画素セルによって取得された画像と、相対的に感度の低い画素セルによって取得された画像とを得ることが可能である。
［項目１８］
１以上の第１画素セルのうちの少なくとも１つは、１以上の第２画素セルのうちの少なくとも１つに隣接している、項目１４から１７のいずれかに記載の撮像装置。
［項目１９］
第２光電変換部および第２電界効果トランジスタの間のノードと第２電界効果トランジスタのチャネル領域との間の容量は、第２電界効果トランジスタのゲート絶縁層の容量を含む、項目１４から１８のいずれかに記載の撮像装置。
項目１９の構成によれば、第２電界効果トランジスタのゲート絶縁層の容量を調整することにより、第１画素セルおよび第２画素セルの間の感度比を調整し得る。
［項目２０］
第２光電変換層は、逆方向バイアス電圧の増大に従って出力電流密度の絶対値が増大する第１電圧範囲、順方向バイアス電圧の増大に従って出力電流密度が増大する第２電圧範囲、および、第１電圧範囲と第２電圧範囲との間の第３電圧範囲において、バイアス電圧に対する出力電流密度の変化率が互いに異なる光電流特性を有し、
第２光電変換層の第３電圧範囲における変化率は、第２光電変換層の第１電圧範囲における変化率および第２電圧範囲における変化率よりも小さい、項目１４から１９のいずれかに記載の撮像装置。
［項目２１］
第１光電変換部および第１電界効果トランジスタの間のノードと第１電界効果トランジスタのチャネル領域との間の容量は、第１電界効果トランジスタのゲート絶縁層の容量を含む、項目１３から２０のいずれかに記載の撮像装置。
項目２１の構成によれば、第１電界効果トランジスタのゲート絶縁層の容量を調整することにより、互いに感度の異なる画素セルの組における感度比を調整し得る。
［項目２２］
第１光電変換層は、逆方向バイアス電圧の増大に従って出力電流密度の絶対値が増大する第１電圧範囲、順方向バイアス電圧の増大に従って出力電流密度が増大する第２電圧範囲、および、第１電圧範囲と第２電圧範囲との間の第３電圧範囲において、バイアス電圧に対する出力電流密度の変化率が互いに異なる光電流特性を有し、
第１光電変換層の第３電圧範囲における変化率は、第１光電変換層の第１電圧範囲における変化率および第２電圧範囲における変化率よりも小さい、項目１３から２１のいずれかに記載の撮像装置。
以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。
（撮像装置の実施形態）
図１は、本開示の実施形態による撮像装置の例示的な回路構成を示す。図１に示す撮像装置１００は、複数の画素セルを含む画素アレイＰＡを有する。複数の画素セルは、１次元または２次元に配列されることにより、撮像領域（感光領域）を形成する。例えば画素セルの配列が１次元であれば、撮像装置１００をラインセンサとして利用することができる。ここでは、画素アレイＰＡにおける複数の画素セルの配列として２次元の配列を例示する。図１では、図が複雑となることを避けるために、２次元に配列された画素セルのうちの４つを取り出して示している。
画素アレイＰＡは、１以上の画素セル１０Ａと、１以上の画素セル１０Ｂとを含む。図１に示す例では、２つの画素セル１０Ａと２つの画素セル１０Ｂとが、２行２列のマトリクス状に配列されている。ここでは、画素セル１０Ａおよび１０Ｂは、行方向および列方向に沿って交互に配置されている。なお、本明細書における行方向は、行が延びる方向を意味する。本明細書における列方向は、列が延びる方向を意味する。例えば、図１の紙面における水平方向が行方向であり、紙面における上下方向が列方向である。隣接する２つの画素セル間の距離（画素ピッチ）は、例えば２μｍ程度であり得る。
言うまでもないが、撮像装置１００における画素セル１０Ａ、１０Ｂの数および配置は、図１に示す例に限定されない。例えば、画素アレイＰＡが、画素セル１０Ａおよび画素セル１０Ｂの組の１次元または２次元の配列であってもよい。つまり、画素セル１０Ａおよび画素セル１０Ｂの組が一定のピッチで行方向および／または列方向に沿って配列されていてもよい。画素アレイＰＡに含まれる画素セル１０Ａの数と、画素セル１０Ｂの数とが同じである必要もない。
図１において模式的に示すように、画素セル１０Ａは、光電変換部１２Ａおよび信号検出トランジスタ１４Ａを含む。この例では、画素セル１０Ａは、アドレストランジスタ１６Ａをさらに含む。画素セル１０Ａと同様に、画素セル１０Ｂも光電変換部１２Ｂ、信号検出トランジスタ１４Ｂおよびアドレストランジスタ１６Ｂを有する。ここでは、信号検出トランジスタ１４Ａおよび１４Ｂは、電界効果トランジスタ（ＦＥＴ）である。
画素セル１０Ｂにおける各素子の間の接続関係は、基本的には、画素セル１０Ａにおける各素子の間の接続関係と同じである。また、典型的には、画素セル１０Ｂの各素子における基本的な構造と、画素セル１０Ａの各素子における基本的な構造とは、共通である。したがって、以下では、画素セル１０Ａにおける各素子の間の接続関係を主に説明する。なお、以下では、トランジスタとしてＮチャンネルＭＯＳを例示する。つまり、以下の説明では、特に断りの無い限り、信号検出トランジスタ１４Ａ、１４Ｂおよびアドレストランジスタ１６Ａ、１６ＢがＮチャンネルＭＯＳであるとしている。
図１に例示する構成において、信号検出トランジスタ１４Ａのソースおよびドレインの一方（典型的にはソース）は、アドレストランジスタ１６Ａを介して、複数の画素セルの列ごとに設けられた複数の出力線５４のうちの対応する１つに接続されている。出力線５４の各々の一端には、定電流源５６が接続されている。
信号検出トランジスタ１４Ａのソースおよびドレインの他方（ここではドレイン）は、複数の画素セルの列ごとに設けられた複数の第１電圧線５１のうちの対応する１つに接続されている。各第１電圧線５１は、電圧供給回路５０に接続されている。この例では、電圧供給回路５０は、第２電圧線５２にも接続されている。図１において模式的に示すように、第２電圧線５２は、各画素セル１０Ａの光電変換部１２Ａおよび各画素セル１０Ｂの光電変換部１２Ｂに接続されている。
電圧供給回路５０は、撮像装置１００の動作時、第１電圧線５１を介して、各画素セル１０Ａの信号検出トランジスタ１４Ａおよび各画素セル１０Ｂの信号検出トランジスタ１４Ｂ（ここではそれらのドレイン）に所定の電圧（第１のバイアス電圧）を供給する。また、電圧供給回路５０は、撮像装置１００の動作時、第２電圧線５２を介して、各画素セル１０Ａの光電変換部１２Ａおよび各画素セル１０Ｂの光電変換部１２Ｂに所定の電圧（第２のバイアス電圧）を供給する。電圧供給回路５０は、特定の電源回路に限定されず、所定の電圧を生成する回路であってもよいし、他の電源から供給された電圧を所定の電圧に変換する回路であってもよい。電圧供給回路５０が、第１電圧線５１に接続された第１の電圧供給回路と、第２電圧線５２に接続された第２の電圧供給回路とを含んでいてもよい。第１電圧線５１に第１のバイアス電圧を供給する回路および第２電圧線５２に第２のバイアス電圧を供給する回路の少なくとも一方が、後述する垂直走査回路６０の一部であってもよい。
後に図面を参照しながら詳しく説明するように、光電変換部１２Ａは、画素電極１２Ａａおよび透明電極１２Ａｃと、これらの２つの電極に挟まれた光電変換層１２Ａｂとを有する。図１において模式的に示すように、光電変換部１２Ａの画素電極１２Ａａは、信号検出トランジスタ１４Ａのゲートに電気的に接続される。光電変換部１２Ａの透明電極１２Ａｃには、第２電圧線５２が接続される。
上述したように、撮像装置１００の動作時、電圧供給回路５０は、第１電圧線５１に第１のバイアス電圧を供給し、第２電圧線５２に第２のバイアス電圧を供給する。換言すれば、電圧供給回路５０は、撮像装置１００の動作時、信号検出トランジスタ１４Ａのドレインの電位を基準としたときに所定の範囲内にある電圧を光電変換部１２Ａの透明電極１２Ａｃに印加可能に構成されている。
信号検出トランジスタ１４Ａのドレインの電位を基準としたときに所定の範囲内にある電圧を透明電極１２Ａｃに印加することにより、光電変換層１２Ａｂの画素電極１２Ａａ側の主面と、透明電極１２Ａｃ側の主面との間に所定のバイアスをかけることが可能である。適当なバイアスがかけられた状態にある光電変換層１２Ａｂに光が照射されると、画素電極１２Ａａおよび透明電極１２Ａｃの間の誘電率に変化が生じる。光照射による、画素電極１２Ａａおよび透明電極１２Ａｃの間の誘電率の変化により、画素電極１２Ａａに電気的に接続されたゲート電極を有する信号検出トランジスタ１４Ａにおける実効的なゲート電圧が変化する。したがって、信号検出トランジスタ１４Ａからは、光電変換部１２Ａへの光の照射によって生じる、画素電極１２Ａａおよび透明電極１２Ａｃの間の誘電率の変化に対応した電気信号が出力される。画素セル１０Ａにおける光検出の詳細は、後述する。
図１に例示する構成において、信号検出トランジスタ１４Ａと出力線５４との間には、アドレストランジスタ１６Ａが接続されている。図示するように、アドレストランジスタ１６Ａのゲートには、アドレス信号線５８が接続されている。アドレス信号線５８は、複数の画素セルの行ごとに設けられており、各行のアドレス信号線５８は、垂直走査回路（「行走査回路」と呼んでもよい）６０に接続されている。垂直走査回路６０は、アドレス信号線５８の電位を制御することにより、複数の画素セルを行単位で選択し、選択された行に属する画素セルの出力を出力線５４に読み出すことができる。アドレストランジスタ１６Ａは、第１電圧線５１と信号検出トランジスタ１４Ａとの間に接続されていてもよい。
上述したように、画素セル１０Ｂの各素子における基本的な構造は、画素セル１０Ａの各素子における基本的な構造と共通である。例えば、画素セル１０Ｂの光電変換部１２Ｂは、画素電極１２Ｂａおよび透明電極１２Ｂｃと、これらの２つの電極に挟まれた光電変換層１２Ｂｂとを有する。また、画素セル１０Ｂにおける各素子の間の接続関係は、画素セル１０Ａにおける各素子の間の接続関係と基本的に同じであり、例えば、光電変換部１２Ｂの画素電極１２Ｂａは、信号検出トランジスタ１４Ｂのゲートに電気的に接続されている。
ただし、本開示の実施形態では、照度に対する信号の出力特性が、画素セル１０Ａおよび画素セル１０Ｂの間で異なっている。信号の出力特性を画素セル１０Ａおよび画素セル１０Ｂの間で異ならせることにより、画素セル１０Ａおよび画素セル１０Ｂの一方を高感度の画素セルとして機能させ、他方を低感度の画素セルとして機能させることが可能である。すなわち、互いに感度の異なる画素セルを画素アレイＰＡ中に配置することができる。
高感度の画素セルによって取得された画像信号（以下、「高感度信号」と呼ぶことがある）と、低感度の画素セルによって取得された画像信号（以下、「低感度信号」と呼ぶことがある）とに基づき、白飛びおよび黒潰れの抑制された画像（広ダイナミックレンジ画像）を形成することが可能である。このような画像の形成は、「ハイダイナミックレンジ合成」と呼ばれる。このように、互いに感度の異なる画素セルを画素アレイＰＡ中に配置することにより、ダイナミックレンジを拡張し得る。ハイダイナミックレンジ合成の具体的な方法としては、公知の方法を適用可能である。
本開示の実施形態では、画素セル１０Ａおよび画素セル１０Ｂの間で、光電変換部および電界効果トランジスタの間のノードと電界効果トランジスタのチャネル領域との間の容量に対する、光電変換部に光が入射していない状態（以下において「暗時」と呼ぶことがある）における光電変換部の容量の比（以下、「特性容量比」と呼ぶ）が、互いに異なる。本明細書において、「チャネル領域」は、電界効果トランジスタにおいてチャネルが形成される半導体中の領域を意味する。「チャネル領域」は、典型的には、電界効果トランジスタのソースおよびドレインに挟まれた領域である。後に詳しく説明するように、画素セル１０Ａと画素セル１０Ｂとの間で特性容量比を異ならせることにより、これらの画素セル間において互いに異なる出力特性を実現し得る。換言すれば、画素セル１０Ａおよび画素セル１０Ｂの間で感度を異ならせ得る。
画素セル１０Ａにおける特性容量比Ｒａは、容量Ｃｎ１に対する、容量値Ｃｐｄ１の比（Ｃｐｄ１／Ｃｎ１）として定義される。ここで、Ｃｎ１は、光電変換部１２Ａおよび信号検出トランジスタ１４Ａの間のノードＮａと電界効果トランジスタ１４Ａのチャネル領域との間の容量を表し、Ｃｐｄ１は、光電変換部１２Ａの暗時の容量を表す。
（画素セルのデバイス構造）
次に、図２を参照しながら、撮像装置１００における各画素セルのデバイス構造を説明する。上述したように、典型的には、画素セル１０Ｂの各素子における基本的な構造は、画素セル１０Ａの各素子における基本的な構造とほぼ同様である。したがって、以下では、画素セル１０Ａにおけるデバイス構造を主に説明し、画素セル１０Ｂにおけるデバイス構造の詳細な説明を省略する。
図２は、図１に示す画素セル１０Ａにおけるデバイス構造の典型例を模式的に示す。なお、図２は、画素セル１０Ａを構成する各部の配置をあくまでも模式的に示しており、図２に示す各部の寸法は、必ずしも現実のデバイスにおける寸法を厳密に反映しない。このことは、本開示の他の図面においても同様である。
画素セル１０Ａは、半導体基板２２に形成されている。ここでは、半導体基板２２としてｐ型シリコン（Ｓｉ）基板を例示する。画素セル１０Ａの各々は、半導体基板２２に形成された素子分離領域２２ｔによって、画素セル１０Ｂおよび他の画素セル１０Ａから電気的に分離されている。なお、本明細書における「半導体基板」は、その全体が半導体である基板に限定されず、光が照射される側の表面に半導体層が設けられた絶縁基板などであってもよい。
画素セル１０Ａは、光電変換部１２Ａと、信号検出トランジスタ１４Ａおよびアドレストランジスタ１６Ａとを含む。ここでは、信号検出トランジスタ１４Ａおよびアドレストランジスタ１６Ａは、半導体基板２２に形成されている。
光電変換部１２Ａは、半導体基板２２を覆うように形成された層間絶縁層３０上に配置された画素電極１２Ａａと、透明電極１２Ａｃと、画素電極１２Ａａおよび透明電極１２Ａｃの間に配置された光電変換層１２Ａｂとを有する。
画素電極１２Ａａは、隣接する他の画素セル（画素セル１０Ａまたは画素セル１０Ｂ）の画素電極から空間的に分離されることにより、他の画素セルにおける画素電極から電気的に分離されている。画素電極１２Ａａは、典型的には、金属電極または金属窒化物電極である。画素電極１２Ａａを形成するための材料の例は、Ａｌ、Ｃｕ、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｍｏ、ＲｕおよびＰｔである。画素電極１２Ａａは、不純物がドープされることにより導電性が付与されたポリシリコンなどから形成されてもよい。ここでは、画素電極１２ＡａとしてＴｉＮ電極を用いる。画素電極１２Ａａを遮光性の電極として形成すれば、信号検出トランジスタ１４Ａのチャネル領域および／またはアドレストランジスタ１６Ａのチャネル領域への迷光の入射が抑制される。
透明電極１２Ａｃは、光電変換部１２Ａにおいて、光電変換層１２Ａｂの２つの主面のうち光が入射する側に配置される。したがって、画素セル１０Ａに入射した光のうち、透明電極１２Ａｃを透過した光が光電変換層１２Ａｂに入射する。なお、撮像装置１００によって検出される光は、可視光の波長範囲（例えば、３８０ｎｍ以上７８０ｎｍ以下）内の光に限定されない。本明細書では、赤外線および紫外線を含めた電磁波全般を、便宜上「光」と表現する。本明細書における「透明」および「透光性」は、検出しようとする波長範囲の光の少なくとも一部を透過することを意味し、可視光の波長範囲全体にわたって光を透過することは必須ではない。
撮像装置１００を例えば赤外線検出装置として利用する場合、透明電極１２Ａｃの材料として、近赤外線に対する透過率が高く、抵抗値が小さい透明導電性酸化物（Transparent Conducting Oxide（ＴＣＯ））が用いられる。ＴＣＯとして、例えば、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＦＴＯ、ＳｎＯ2、ＴｉＯ2、ＺｎＯ2などを用いることができる。透明電極１２Ａｃとして、Ａｕなどの金属薄膜を用いてもよい。
透明電極１２Ａｃは、第２電圧線５２（図２において不図示）との接続を有しており、撮像装置１００の動作時に所定の電圧（第２のバイアス電圧）を印加可能に構成されている。図２に示すように、照射された光を集光して光電変換層１２Ａｂに入射させるマイクロレンズ１８を透明電極１２Ａｃに対向して配置してもよい。マイクロレンズ１８と透明電極１２Ａｃとの間には、赤外線透過フィルタ、保護層などが配置され得る。
透明電極１２Ａｃおよび画素電極１２Ａａの間に配置された光電変換層１２Ａｂは、例えば２００ｎｍ程度の厚さ（半導体基板２２の法線方向に沿って測った長さ）を有し、透明電極１２Ａｃを介して入射した光を受けて内部に正および負の電荷（典型的には電子−正孔対）を生成する。光電変換層１２Ａｂを構成する材料としては、典型的には、半導体材料が用いられる。ここでは、光電変換層１２Ａｂを構成する材料として有機半導体材料を用いる。光電変換層１２Ａｂの構成の典型例は、後述する。
図２に例示する構成において、光電変換部１２Ａを支持する層間絶縁層３０は、複数の絶縁層（典型的にはシリコン酸化膜）を含む積層構造を有しており、層間絶縁層３０中に、多層配線３２が配置されている。図２に示す例では、層間絶縁層３０は４層の絶縁層を含み、多層配線３２は、３層の配線層（ここでは配線層３２ａ、３２ｂおよび３２ｃ）を含む。層間絶縁層３０中の絶縁層の層数および多層配線３２中の配線層の層数は、この例に限定されない。
多層配線３２中の配線層３２ａ〜３２ｃのうち、半導体基板２２から最も遠くに配置された配線層３２ａは、画素電極１２Ａａに接続されている。配線層３２ａは、プラグＰ１を介して配線層３２ｂに接続されており、配線層３２ｂは、プラグＰ２を介して、半導体基板２２の最も近くに配置された配線層３２ｃに接続されている。多層配線３２ならびにプラグＰ１およびＰ２は、例えば銅などの金属によって形成される。多層配線３２中の配線層（例えば配線層３２ａ〜３２ｃのうちの少なくとも１つ）により、遮光膜を形成してもよい。
画素セル１０Ａでは、配線層３２ｃと、信号検出トランジスタ１４Ａのゲート電極１４Ａｅとが、コンタクトプラグ４０Ａによって互いに接続される。配線層３２ａ〜３２ｃ、プラグＰ１およびＰ２、ならびに、コンタクトプラグ４０Ａは、画素電極１２Ａａとゲート電極１４Ａｅとを電気的に接続する接続部４２Ａを構成する。
信号検出トランジスタ１４Ａは、ゲート電極１４Ａｅと、ゲート電極１４Ａｅおよび半導体基板２２の間に配置されたゲート絶縁層１４Ａｇと、半導体基板２２に形成された不純物領域２２ａｄおよび２２ａｓとを含む。典型的には、ゲート電極１４Ａｅは、ポリシリコン電極であり、ゲート絶縁層１４Ａｇは、シリコンの熱酸化膜（二酸化シリコン膜）である。ゲート絶縁層１４Ａｇは、例えば４．６ｎｍ程度の厚さを有する。ゲート絶縁層１４Ａｇとして、ＨｆＯ2膜などのＨｉｇｈ−ｋ膜を適用してもよい。ゲート絶縁層１４Ａｇの厚さは、ゲート絶縁層１４Ａｇを構成する材料に応じて適宜設定されればよい。不純物領域（ここではｎ型領域）２２ａｄは、信号検出トランジスタ１４Ａのドレイン領域として機能し、不純物領域（ここではｎ型領域）２２ａｓは、信号検出トランジスタ１４Ａのソース領域として機能する。図２において模式的に示すように、不純物領域２２ａｄには、第１電圧線５１が接続されている。
アドレストランジスタ１６Ａは、半導体基板２２に形成された不純物領域２２ａｓおよび２２ａｔと、半導体基板２２上のゲート絶縁層１６Ａｇと、ゲート絶縁層１６Ａｇ上のゲート電極１６Ａｅとを含む。典型的には、アドレストランジスタ１６Ａのゲート絶縁層１６Ａｇは、信号検出トランジスタ１４Ａのゲート絶縁層１４Ａｇと同層である。アドレストランジスタ１６Ａのゲート電極１６Ａｅは、信号検出トランジスタ１４Ａのゲート電極１４Ａｅと同層である。
不純物領域２２ａｓは、アドレストランジスタ１６Ａのドレイン領域として機能し、不純物領域２２ａｔは、アドレストランジスタ１６Ａのソース領域として機能する。この例では、アドレストランジスタ１６Ａおよび信号検出トランジスタ１４Ａは、不純物領域２２ａｓを共有している。図２において模式的に示すように、不純物領域２２ａｔには、出力線５４が接続されている。また、アドレストランジスタ１６Ａのゲート電極１６Ａｅには、アドレス信号線５８が接続されている。したがって、アドレス信号線５８を介してゲート電極１６Ａｅの電位を制御し、アドレストランジスタ１６Ａをオン状態とすることにより、信号検出トランジスタ１４Ａの出力を出力線５４に選択的に読み出すことができる。信号検出トランジスタ１４Ａおよびアドレストランジスタ１６Ａは、光電変換部１２Ａに入射する光を検出する信号検出回路を構成する。なお、この例では、第１電圧線５１、出力線５４は、配線層３２ｂと同層であり、アドレス信号線５８は、配線層３２ｃと同層である。
図２に例示するデバイス構造は、一見すると、半導体基板上に光電変換層が配置された、積層型のイメージセンサにおける画素セルのデバイス構造に似ている。ただし、積層型のイメージセンサでは、光電変換層の一方の主面に対向する画素電極と、他方の主面に対向する透明電極との間に比較的高いバイアス電圧が印加され、光電変換によって生成された正および負の電荷の一方が、信号電荷として画素電極に収集される。これに対し、本開示の撮像装置における画素セルでは、光の検出時、光電変換層の２つの主面間の電位差（バイアス）が、ある特定の範囲内に維持される。後述するように、光電変換層の２つの主面間の電位差が所定の範囲内であると、光電変換層からの電極（画素電極および透明電極）への電荷の移動、および、電極（画素電極および透明電極）からの光電変換層への電荷の移動がほとんど起こらない。すなわち、本開示の実施形態では、光電変換によって生じる電荷は、光電変換層の外部に取り出されず、光電変換層内に留められる。光電変換によって生じる電荷を光電変換層内に留めることにより、光電変換層に対する照度の変化を、画素電極１２ａおよび透明電極１２ｃの間の誘電率の変化として検出することが可能である。
（光検出の原理）
図３は、光検出時の画素セル１０Ａの等価回路を示す。光の検出動作においては、光電変換層１２Ａｂに所定のバイアスが印加される。図３は、第１電圧線５１に電圧Ｖ１が供給され、第２電圧線５２に電圧Ｖ２が供給されることにより、光電変換部１２Ａの光電変換層１２Ａｂに所定のバイアスが印加されている状態を示している。電圧Ｖ１の値は、例えば２．４Ｖ（例えば電源電圧ＶＤＤ）であり、電圧Ｖ２の値は、例えば２．５Ｖである。つまり、ここで説明する例では、光電変換層１２Ａｂの２つの主面間に、およそ０．１Ｖの電位差が与えられている。
上述したように、光電変換層１２Ａｂの２つの主面間の電位差が所定の範囲内である場合には、光電変換層１２Ａｂと、画素電極１２Ａａおよび透明電極１２Ａｃとの間の電荷の移動は、ほとんど起こらない。したがって、光電変換層１２Ａｂへのバイアスが所定の範囲内である場合には、光電変換部１２Ａを容量素子とみなし得る。
光電変換層１２Ａｂは、光が照射されることによって正および負の電荷を光電変換層１２Ａｂ内に発生させる。後に詳しく説明するように、所定のバイアスが印加された状態にある光電変換層１２Ａｂ中に正および負の電荷の対が発生することにより、画素電極１２Ａａと透明電極１２Ａｃとの間の誘電率が変化する。すなわち、光電変換部１２Ａの容量値Ｃｐ１は、光電変換層１２Ａｂへの照度に応じた大きさを示す。光電変換部１２Ａの容量値Ｃｐ１が照度に応じて変化することから、図３では、可変コンデンサと同様の回路記号を用いて光電変換部１２Ａを表現している。
図２を参照して説明したように、光電変換部１２Ａは、信号検出トランジスタ１４Ａのゲート電極１４Ａｅに電気的に接続されている。そのため、光電変換部１２Ａが有する容量の変化は、信号検出トランジスタ１４Ａの実効的なゲート電圧に影響を与える。ここで、光電変換部１２Ａおよび信号検出トランジスタ１４Ａの組を１つの電界効果トランジスタとみなすと、その電界効果トランジスタのゲート容量の値Ｃ１は、容量値Ｃｐ１、および、ノードＮａと電界効果トランジスタ１４Ａのチャネル領域との間の容量値Ｃｎ１によって表される。具体的には、Ｃ１＝（Ｃｐ１・Ｃｎ１／（Ｃｐ１＋Ｃｎ１））である。
ノードＮａと電界効果トランジスタ１４Ａのチャネル領域との間の容量（容量値：Ｃｎ１）は、信号検出トランジスタ１４Ａのゲート絶縁層１４Ａｇの容量、信号検出トランジスタ１４Ａのゲート電極１４Ａｅと光電変換部１２Ａとを接続する接続部４２Ａの寄生容量、接続部４２Ａと他の配線、電極との間の電気的結合によって形成される容量などを包含する。容量値Ｃｎ１は、画素セル１０Ａの構造によって決まり、照度によって変化しない。これに対し、光電変換部１２Ａの容量値Ｃｐ１は、光電変換層１２Ａｂへの照度によって変化する。容量値Ｃ１を表す式が容量値Ｃｐ１を含んでいることからわかるように、容量値Ｃ１も、照度によって変化する。
よく知られているように、電界効果トランジスタにおけるドレイン電流の大きさは、ゲート絶縁層の容量値に比例する。信号検出トランジスタ１４Ａのドレイン電流（不純物領域２２ａｓおよび２２ａｄの間に流れる電流）は、光電変換部１２Ａおよび信号検出トランジスタ１４Ａの組を１つの電界効果トランジスタとみなしたときのゲート容量の値Ｃ１＝（Ｃｐ１・Ｃｎ１／（Ｃｐ１＋Ｃｎ１））に概ね比例した大きさを示す。つまり、光電変換層１２Ａｂへの光の照射により、電界効果トランジスタにおけるゲート容量の変化と同様の効果が生じ、信号検出トランジスタ１４Ａのしきい値電圧が照度に応じて変化する。この変化を利用することにより、光を検出することが可能である。
この例では、出力線５４に定電流源５６が接続されている。したがって、画素セル１０Ａに光が照射されることに起因する、信号検出トランジスタ１４Ａのしきい値電圧の変化を、出力線５４の電圧の変化の形で検出することができる。換言すれば、出力線５４の電圧の変化に基づいて、光を検出することができる。このとき、第１電圧線５１は、ソースフォロア電源として機能する。電圧に代えて、信号検出トランジスタ１４Ａの不純物領域２２ａｓ（図２参照）から出力される電流を検出することによって光を検出してもよい。例えば、出力線５４に定電圧源を接続して、出力線５４における電流の変化を検出してもよい。ただし、電圧の変化を検出する方が、シリコンのフォトダイオードを用いた光センサと同様のプロセスおよび回路を適用でき、高いＳ／Ｎ比を得る観点からも有利である。
（画素セルの特性容量比と感度との間の関係）
次に、図４および図５を参照しながら、上述した特性容量比と、画素セルの感度との間の関係を説明する。
電界効果トランジスタにおけるしきい値電圧は、ゲート絶縁層の容量値に反比例することが知られている。本開示の撮像装置では、ある照度のもとでの信号検出トランジスタ１４Ａのしきい値電圧は、容量値Ｃ１に概ね反比例する。この容量値Ｃ１は、光電変換部１２Ａの容量値Ｃｐ１、および、ノードＮａと電界効果トランジスタ１４Ａのチャネル領域との間の容量値Ｃｎ１を用いて表される。つまり、画素セル１０Ａにおける感度を、光電変換部の容量値Ｃｐ１、および、ノードＮａと電界効果トランジスタ１４Ａのチャネル領域との間の容量値Ｃｎ１によって特徴づけることが可能である。例えば、ノードＮａと電界効果トランジスタ１４Ａのチャネル領域との間の容量値Ｃｎ１に対する、光電変換部の容量値Ｃｐ１の比（Ｃｐ１／Ｃｎ１）は、画素セル１０Ａにおける感度を示すといえる。ただし、光電変換部１２Ａの容量値Ｃｐ１は、照度によって異なった値をとる。そのため、光電変換部１２Ａの容量値として、光電変換部１２Ａの暗時における容量値Ｃｐｄ１を用い、（Ｃｐｄ１／Ｃｎ１）により特性容量比Ｒａを定義する。
画素セル１０Ａにおける感度は、この特性容量比Ｒａによって特徴づけられる。画素セル１０Ｂについても同様に、光電変換部１２Ｂの暗時における容量値Ｃｐｄ２を用いて特性容量比Ｒｂ＝（Ｃｐｄ２／Ｃｎ２）を定義でき、特性容量比Ｒｂにより、画素セル１０Ｂにおける感度を特徴づけることができる。ここで、Ｃｎ２は、光電変換部１２Ｂおよび信号検出トランジスタ１４Ｂの間のノードＮｂと電界効果トランジスタ１４Ｂのチャネル領域との間の容量値である。
図４および図５は、光電変換部１２Ａの容量値Ｃｐ１の変化に対する、容量値Ｃ１の変化の計算結果の例を示す。図４は、（Ｃｐｄ１／Ｃｎ１）＝（１／５）、すなわち、特性容量比Ｒａが（１／５）であるときのグラフであり、図５は、（Ｃｐｄ１／Ｃｎ１）＝５、すなわち、特性容量比Ｒａが５であるときのグラフである。
図４および図５のグラフにおける横軸は、画素セル１０Ａに対する照度を変化させたときの容量値Ｃｐ１の変化率ΔＣｐ１を示す。照度を変化させることにより、ある照度における容量値に対して例えば２倍の容量値が得られたときの変化率を１００％と表現している。図４および図５のグラフにおける縦軸は、容量値Ｃｐ１の変化に対する容量値Ｃ１の変化率ΔＣ１を示す。容量値Ｃｐ１の変化に対して容量値Ｃ１が例えば２倍になったときを１００％と表現している。
図４および図５を比較すると、特性容量比Ｒａの小さい方が、光電変換部１２Ａの容量値Ｃｐ１の変化率ΔＣｐ１の増加に対して、変化率ΔＣ１がより大きく増加することがわかる。これは、特性容量比Ｒａが比較的小さいと、照度の変化がわずかであっても信号検出トランジスタ１４Ａのしきい値電圧が敏感に反応することを示す。換言すれば、特性容量比Ｒａが小さいほど、画素セル１０Ａの感度が高い。例えば、ΔＣｐ１＝１００（％）の点で比較すると、特性容量比Ｒａの値が（１／５）の画素セル１０Ａ（図４）と特性容量比Ｒａの値が５の画素セル１０Ａ（図５）との間においておよそ７倍の感度差が得られることがわかる。
特性容量比が異なれば、同じ照度で照射された場合であっても、信号検出トランジスタから出力される電流の大きさは異なる。そのため、同じ照度であっても、特性容量比の異なる画素セル間では、互いに異なる画像信号が得られる。撮像装置１００は、特性容量比Ｒａの画素セル１０Ａと、特性容量比Ｒａとは異なる大きさの特性容量比Ｒｂを有する画素セル１０Ｂとを含む画素アレイＰＡを有する。例えば、Ｒａ＜Ｒｂであれば、相対的に高い感度とされた画素セル１０Ａによって高感度信号が取得され、相対的に低い感度とされた画素セル１０Ｂによって低感度信号が取得される。つまり、１回の撮影で、高感度の画素セルの出力信号に基づく画像データと、低感度の画素セルの出力信号に基づく画像データとを得ることが可能である。
異なる画素セル間において特性容量比を異ならせる方法としては、種々の方法が存在する。以下、図６および図７を参照しながら、画素セルにおける特性容量比の調整例を説明する。
図６および図７は、互いに隣接して配置された画素セル１０Ａおよび１０Ｂを含む画素セルペア１０Ｐの断面を模式的に示す。なお、図６および図７では、図面が煩雑になることを避けるために、出力線５４など一部の要素の図示を省略している。
図６および図７に示すように、画素セル１０Ｂの信号検出トランジスタ１４Ｂは、半導体基板２２に形成された不純物領域２２ｂｄおよび２２ｂｓと、半導体基板２２上のゲート絶縁層１４Ｂｇと、ゲート絶縁層１４Ｂｇ上のゲート電極１４Ｂｅを含む。図示するように、信号検出トランジスタ１４Ｂのゲート電極１４Ｂｅは、コンタクトプラグ４０Ｂをその一部に含む接続部４２Ｂによって光電変換部１２Ｂの画素電極１２Ｂａに電気的に接続されている。画素セル１０Ｂのアドレストランジスタ１６Ｂは、半導体基板２２に形成された不純物領域２２ｂｓおよび２２ｂｔと、半導体基板２２上のゲート絶縁層１６Ｂｇと、ゲート絶縁層１６Ｂｇ上のゲート電極１６Ｂｅを含む。アドレストランジスタ１６Ｂは、不純物領域２２ｂｓを信号検出トランジスタ１４Ｂと共有している。
画素セル１０Ａの信号検出トランジスタ１４Ａは、透明電極１２Ａｃを介した光電変換層１２Ａｂへの光の入射によって生じる、画素電極１２Ａａおよび透明電極１２Ａｃの間の誘電率の変化に対応した電気信号を出力する。同様に、画素セル１０Ｂの信号検出トランジスタ１４Ｂは、透明電極１２Ｂｃを介した光電変換層１２Ｂｂへの光の入射によって生じる、画素電極１２Ｂａおよび透明電極１２Ｂｃの間の誘電率の変化に対応した電気信号を出力する。
図６に例示する構成では、半導体基板２２の法線方向から見たときの、画素セル１０Ａにおける画素電極１２Ａａの面積と、画素セル１０Ｂにおける画素電極１２Ｂａの面積とは、互いに異なっている。画素セル１０Ａおよび画素セル１０Ｂの間で画素電極の面積を異ならせることにより、光電変換部１２Ａの暗時の容量値Ｃｐｄ１と、光電変換部１２Ｂの暗時の容量値Ｃｐｄ２との間で互いに異なる値が得られる。したがって、画素セル１０Ａおよび画素セル１０Ｂの間で互いに異なる特性容量比を得ることができる。例えば、画素セル１０Ａを高感度の画素セルとし画素セル１０Ｂを低感度の画素セルとして機能させる場合には、画素セル１０Ａにおける画素電極１２Ａａの面積を、画素セル１０Ｂにおける画素電極１２Ｂａの面積よりも小さくしてもよい。なお、ノードＮｂと電界効果トランジスタ１４Ｂのチャネル領域との間の容量（容量値：Ｃｎ２）は、信号検出トランジスタ１４Ｂのゲート絶縁層１４Ｂｇの容量、信号検出トランジスタ１４Ｂのゲート電極１４Ｂｅと光電変換部１２Ｂとを接続する接続部４２Ｂの寄生容量、接続部４２Ｂと他の配線、電極との間の電気的結合によって形成される容量などを包含する。
画素セル１０Ａの光電変換層１２Ａｂの厚さと、画素セル１０Ｂの光電変換層１２Ｂｂの厚さとを互いに異ならせてもよい。この場合も、容量値Ｃｐｄ１と容量値Ｃｐｄ２との間で互いに異なる値が得られる。なお、図６に示す例では、画素セル１０Ｂの光電変換層１２Ｂｂおよび画素セル１０Ａの光電変換層１２Ａｂは、連続する単一の光電変換層の形で形成されている。このような構成によれば、光電変換層１２Ｂｂおよび光電変換層１２Ａｂを一括して形成することができるので、製造工程の複雑化を回避できる。
また、この例では、画素セル１０Ｂの透明電極１２Ｂｃおよび画素セル１０Ａの透明電極１２Ａｃは、連続する単一の電極の形で形成されている。このような構成によれば、透明電極１２Ｂｃおよび透明電極１２Ａｃを一括して形成することができ、製造工程の複雑化を回避できる。透明電極１２Ｂｃおよび透明電極１２Ａｃのそれぞれを、連続する単一の電極の一部として形成することにより、容易に複数の画素セル（画素セル１０Ａ、１０Ｂ）に対して第２のバイアス電圧を一括して印加し得る。もちろん、撮像装置１００の動作時に、透明電極１２Ａｃおよび不純物領域２２ａｄの間と、透明電極１２Ｂｃおよび不純物領域２２ｂｄの間とに所定の電位差を印加することが可能であれば、画素セルごとに分離して透明電極１２Ａｃおよび／または透明電極１２Ｂｃが形成されても構わない。
図６に示すように、信号検出トランジスタ１４Ａのサイズと、信号検出トランジスタ１４Ｂのサイズとを異ならせてもよい。例えば、信号検出トランジスタ１４Ａと信号検出トランジスタ１４Ｂとの間で、互いに異なるゲート幅（ソースおよびドレインを結ぶ方向に直交する方向に沿って測ったときのゲート電極の長さ）を採用してもよい。信号検出トランジスタ１４Ａと信号検出トランジスタ１４Ｂとの間で例えばゲート幅を異ならせることにより、半導体基板２２の法線方向から見たときのゲート絶縁層１４Ａｇの面積と、ゲート絶縁層１４Ｂｇの面積とを異ならせることができる。上述したように、画素セル１０Ａにおける容量Ｃｎ１は、信号検出トランジスタ１４Ａのゲート絶縁層１４Ａｇの容量を含み得る。また、画素セル１０Ｂにおける容量Ｃｎ２は、信号検出トランジスタ１４Ｂのゲート絶縁層１４Ｂｇの容量を含み得る。したがって、信号検出トランジスタ１４Ａと信号検出トランジスタ１４Ｂとの間で例えばゲート幅を異ならせることにより、容量Ｃｎ１と容量Ｃｎ２との間で異なる値が得られ、画素セル１０Ａおよび画素セル１０Ｂの間で互いに異なる特性容量比が得られる。例えば、画素セル１０Ａを高感度の画素セルとし画素セル１０Ｂを低感度の画素セルとして機能させる場合には、画素セル１０Ａにおけるゲート絶縁層１４Ａｇの面積を、画素セル１０Ｂにおけるゲート絶縁層１４Ｂｇの面積よりも大きくしてもよい。
あるいは、図７に示すように、信号検出トランジスタ１４Ａのゲート絶縁層１４Ａｇの厚さと信号検出トランジスタ１４Ｂのゲート絶縁層１４Ｂｇの厚さとを異ならせてもよい。例えば、画素セル１０Ａを高感度の画素セルとし画素セル１０Ｂを低感度の画素セルとして機能させる場合には、画素セル１０Ａにおけるゲート絶縁層１４Ａｇの厚みを、画素セル１０Ｂにおけるゲート絶縁層１４Ｂｇの厚みよりも薄くしてもよい。このような構成によっても、容量Ｃｎ１と容量Ｃｎ２との間で異なる値が得られる。このように、信号検出トランジスタ１４Ａのゲート絶縁層１４Ａｇおよび／または信号検出トランジスタ１４Ｂのゲート絶縁層１４Ｂｇの容量を調整することによっても、画素セル１０Ａおよび画素セル１０Ｂの間の感度比を調整し得る。
以上の手法の他に、画素セル１０Ａと画素セル１０Ｂとの間で、互いに異なる配線の配置を採用してもよい。あるいは、画素セル１０Ａと画素セル１０Ｂとの間で、互いに異なる太さまたは長さの配線を用いてもよい。このような構成によれば、画素セル１０Ａの接続部４２Ａおよび他の配線の間の電気的結合によって形成される容量と、画素セル１０Ｂの接続部４２Ｂおよび他の配線の間の電気的結合によって形成される容量との間に比較的大きな差を生じさせ得る。したがって、画素セル１０Ａおよび画素セル１０Ｂの間で接続部と配線との間の寄生容量を異ならせることによっても、画素セル１０Ａおよび画素セル１０Ｂの間で互いに異なる特性容量比が得られる。例えば、画素セル１０Ａの接続部４２Ａの周囲および／または画素セル１０Ｂの接続部４２Ｂの周囲にシールド電極を配置してもよい。
上述の各種の手法は、単独で、または、２以上の組み合わせで適用され得る。なお、画素セル１０Ａにおける集光特性と、画素セル１０Ｂにおける集光特性とを異ならせることにより感度を変える手法も採用し得る。例えばマイクロレンズ１８の配置または数を変えることにより、画素セル１０Ａにおける集光特性と、画素セル１０Ｂにおける集光特性とを異ならせることができる。例えば、画素セル１０Ａを高感度の画素セルとし画素セル１０Ｂを低感度の画素セルとして機能させる場合には、画素セル１０Ａにマイクロレンズを設け、画素セル１０Ｂにはマイクロレンズを設けない構成としてもよい。これにより、画素セル１０Ａの集光特性を、画素セル１０Ｂの集光特性よりもよくすることができる。
例えば、図８に模式的に示すように、画素セル１０Ａおよび画素セル１０Ｂのいずれか一方の上方に選択的にマイクロレンズ１８を配置してもよい。入射光をマイクロレンズで集光することにより、光電変換部１２Ａにおける容量変化を光電変換部１２Ｂにおける容量変化より大きくし、画素セル１０Ａおよび１０Ｂの間の感度比をさらに拡大することができる。あるいは、図９に示すように、画素セル１０Ａの上方および画素セル１０Ｂの上方の両方に、それぞれの画素電極との間の面積比率が異なるマイクロレンズ１８を配置してもよい。このような構成によれば、画素セル１０Ａと画素セル１０Ｂの感度における入射角依存性を揃えながら、感度比を拡大できる。
図８に例示する構成では、複数の画素セル１０Ａおよび複数の画素セル１０Ｂは、ともにマトリクス状に配列されている。ただし、複数の画素セル１０Ｂの配列は、画素セル１０Ａの画素ピッチの半分程度、複数の画素セル１０Ａの配列に対して行方向および列方向にシフトしている。このように、本開示の撮像装置１００においては、画素セル１０Ａの中心および画素セル１０Ｂの中心の全てが正方格子の格子点上に位置している必要はない。なお、上述の図６および図７は、図８のＡ−Ａ’線断面図に相当する。
（光電変換層）
以下、光電変換層１２Ａｂ、１２Ｂｂの構成の典型例を詳細に説明する。
光電変換層１２Ａｂ、１２Ｂｂは、例えば、下記一般式（１）で表されるスズナフタロシアニン（以下、単に「スズナフタロシアニン」と呼ぶことがある）を含む。
Figure 2017168812
一般式（１）中、Ｒ1〜Ｒ24は、独立して、水素原子または置換基を表す。置換基は、特定の置換基に限定されない。置換基は、重水素原子、ハロゲン原子、アルキル基（シクロアルキル基、ビシクロアルキル基、トリシクロアルキル基を含む）、アルケニル基（シクロアルケニル基、ビシクロアルケニル基を含む）、アルキニル基、アリール基、複素環基（ヘテロ環基といってもよい）、シアノ基、ヒドロキシ基、ニトロ基、カルボキシ基、アルコキシ基、アリールオキシ基、シリルオキシ基、ヘテロ環オキシ基、アシルオキシ基、カルバモイルオキシ基、アルコキシカルボニルオキシ基、アリールオキシカルボニルオキシ基、アミノ基（アニリノ基を含む）、アンモニオ基、アシルアミノ基、アミノカルボニルアミノ基、アルコキシカルボニルアミノ基、アリールオキシカルボニルアミノ基、スルファモイルアミノ基、アルキルスルホニルアミノ基、アリールスルホニルアミノ基、メルカプト基、アルキルチオ基、アリールチオ基、ヘテロ環チオ基、スルファモイル基、スルホ基、アルキルスルフィニル基、アリールスルフィニル基、アルキルスルホニル基、アリールスルホニル基、アシル基、アリールオキシカルボニル基、アルコキシカルボニル基、カルバモイル基、アリールアゾ基、ヘテロ環アゾ基、イミド基、ホスフィノ基、ホスフィニル基、ホスフィニルオキシ基、ホスフィニルアミノ基、ホスホノ基、シリル基、ヒドラジノ基、ウレイド基、ボロン酸基（−Ｂ（ＯＨ）2）、ホスファト基（−ＯＰＯ（ＯＨ）2）、スルファト基（−ＯＳＯ3Ｈ）、または、その他の公知の置換基であり得る。
上述の一般式（１）で表されるスズナフタロシアニンとしては、市販されている製品を用いることができる。あるいは、上述の一般式（１）で表されるスズナフタロシアニンは、例えば特開２０１０−２３２４１０号公報に示されているように、下記の一般式（２）で表されるナフタレン誘導体を出発原料として合成することができる。一般式（２）中のＲ25〜Ｒ30は、一般式（１）におけるＲ1〜Ｒ24と同様の置換基であり得る。
Figure 2017168812
上述の一般式（１）で表されるスズナフタロシアニンにおいて、分子の凝集状態の制御のし易さの観点から、Ｒ1〜Ｒ24のうち、８個以上が水素原子または重水素原子であると有益であり、Ｒ1〜Ｒ24のうち、１６個以上が水素原子または重水素原子であるとより有益であり、全てが水素原子または重水素原子であるとさらに有益である。さらに、以下の式（３）で表されるスズナフタロシアニンは、合成の容易さの観点で有利である。
Figure 2017168812
上述の一般式（１）で表されるスズナフタロシアニンは、概ね２００ｎｍ以上１１００ｎｍ以下の波長帯域に吸収を有する。例えば、上述の式（３）で表されるスズナフタロシアニンは、図１０に示すように、波長が概ね８７０ｎｍの位置に吸収ピークを有する。図１０は、上述の式（３）で表されるスズナフタロシアニンを含む光電変換層における吸収スペクトルの一例である。なお、吸収スペクトルの測定においては、石英基板上に光電変換層（厚さ：３０ｎｍ）が積層されたサンプルを用いている。
図１０からわかるように、スズナフタロシアニンを含む材料から形成された光電変換層は、近赤外領域に吸収を有する。すなわち、光電変換層１２Ａｂ、１２Ｂｂを構成する材料として、スズナフタロシアニンを含む材料を選択することにより、近赤外線を検出可能な撮像装置を実現し得る。
図１１は、光電変換層１２Ａｂの構成の一例を模式的に示す。図１１に例示する構成において、光電変換層１２Ａｂは、正孔ブロッキング層１２０ｈと、上述の一般式（１）で表されるスズナフタロシアニンを含む有機半導体材料を用いて形成された光電変換構造１２０ｓと、電子ブロッキング層１２０ｅとを有する。正孔ブロッキング層１２０ｈは、光電変換構造１２０ｓおよび透明電極１２Ａｃの間に配置されており、電子ブロッキング層１２０ｅは、光電変換構造１２０ｓおよび画素電極１２Ａａの間に配置されている。光電変換層１２Ｂｂの構成は、光電変換層１２Ａｂの構成と同様であり得る。
図１１に示す光電変換構造１２０ｓは、ｐ型半導体およびｎ型半導体の少なくとも一方を含む。図１１に例示する構成では、光電変換構造１２０ｓは、ｐ型半導体層１２２ｐと、ｎ型半導体層１２２ｎと、ｐ型半導体層１２２ｐおよびｎ型半導体層１２２ｎの間に挟まれた混合層１２２ｍとを有する。ｐ型半導体層１２２ｐは、電子ブロッキング層１２０ｅと混合層１２２ｍとの間に配置されており、光電変換および／または正孔輸送の機能を有する。ｎ型半導体層１２２ｎは、正孔ブロッキング層１２０ｈと混合層１２２ｍとの間に配置されており、光電変換および／または電子輸送の機能を有する。後述するように、混合層１２２ｍがｐ型半導体およびｎ型半導体の少なくとも一方を含んでいてもよい。
ｐ型半導体層１２２ｐは、有機ｐ型半導体を含み、ｎ型半導体層１２２ｎは、有機ｎ型半導体を含む。すなわち、光電変換構造１２０ｓは、上述の一般式（１）で表されるスズナフタロシアニンを含む有機光電変換材料と、有機ｐ型半導体および有機ｎ型半導体の少なくとも一方とを含む。
有機ｐ型半導体（化合物）は、ドナー性有機半導体（化合物）であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質がある有機化合物をいう。さらに詳しくは、有機ｐ型半導体（化合物）は、２つの有機材料を接触させて用いたときにイオン化ポテンシャルの小さい方の有機化合物をいう。したがって、ドナー性有機化合物としては、電子供与性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、Ｐ３ＨＴなどのチオフェン化合物、銅フタロシアニンなどのフタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、含窒素ヘテロ環化合物を配位子として有する金属錯体などを用いることができる。なお、ドナー性有機半導体は、これらに限らず、上述したように、ｎ型（アクセプター性）化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナー性有機半導体として用い得る。上述のスズナフタロシアニンは、有機ｐ型半導体材料の一例である。
有機ｎ型半導体（化合物）は、アクセプター性有機半導体（化合物）であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質がある有機化合物をいう。さらに詳しくは、有機ｎ型半導体（化合物）は、２つの有機化合物を接触させて用いたときに電子親和力の大きい方の有機化合物をいう。したがって、アクセプター性有機化合物としては、電子受容性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、フラーレン、フェニルＣ61酪酸メチルエステル（ＰＣＢＭ）などのフラーレン誘導体、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、窒素原子、酸素原子、硫黄原子を含有する５ないし７員のヘテロ環化合物（例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピラリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピンなど）、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、ペリレンテトラカルボキシルジイミド化合物（ＰＴＣＤＩ）、含窒素ヘテロ環化合物を配位子として有する金属錯体などを用いることができる。なお、これらに限らず、上述したように、ｐ型（ドナー性）有機化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプター性有機半導体として用い得る。
混合層１２２ｍは、例えば、ｐ型半導体およびｎ型半導体を含むバルクヘテロ接合構造層であり得る。バルクへテロ接合構造を有する層として混合層１２２ｍを形成する場合、上述の一般式（１）で表されるスズナフタロシアニンをｐ型半導体材料として用い得る。ｎ型半導体材料としては、例えば、フラーレンおよび／またはフラーレン誘導体を用いることができる。ｐ型半導体層１２２ｐを構成する材料が、混合層１２２ｍに含まれるｐ型半導体材料と同じであると有益である。同様に、ｎ型半導体層１２２ｎを構成する材料が、混合層１２２ｍに含まれるｎ型半導体材料と同じであると有益である。バルクへテロ接合構造は、特許第５５５３７２７号公報において詳細に説明されている。参考のため、特許第５５５３７２７号公報の開示内容の全てを本明細書に援用する。
検出を行いたい波長域に応じて適切な材料を用いることにより、所望の波長域に感度を有する撮像装置を実現し得る。光電変換層１２Ａｂ、１２Ｂｂは、アモルファスシリコンなどの無機半導体材料を含んでいてもよい。光電変換層１２Ａｂ、１２Ｂｂは、有機材料から構成される層と無機材料から構成される層とを含んでいてもよい。以下では、スズナフタロシアニンとＣ60とを共蒸着することによって得られたバルクヘテロ接合構造を光電変換層１２Ａｂ、１２Ｂｂに適用した例を説明する。上述したように、光電変換層１２Ｂｂの構成は、光電変換層１２Ａｂの構成と同様であり得る。すなわち、光電変換層１２Ａｂについて成り立つ事項は、光電変換層１２Ｂｂにおいても同様に成り立つ。したがって、以下では、光電変換層１２Ｂｂについての説明を省略する。
（光電変換層における光電流特性）
図１２は、光電変換層１２Ａｂにおける光電流特性の典型例を示す。図１２中、太い実線のグラフは、光が照射された状態における、光電変換層１２Ａｂの例示的な電流−電圧特性（Ｉ−Ｖ特性）を示している。なお、図１２には、光が照射されていない状態におけるＩ−Ｖ特性の一例も、太い破線によってあわせて示されている。
図１２は、一定の照度のもとで、光電変換層１２Ａｂの２つの主面の間に印加するバイアス電圧を変化させたときの主面間の電流密度の変化を示している。本明細書において、バイアス電圧における順方向および逆方向は、以下のように定義される。光電変換層が、層状のｐ型半導体および層状のｎ型半導体の接合構造を有する場合には、ｎ型半導体の層よりもｐ型半導体の層の電位が高くなるようなバイアス電圧を順方向のバイアス電圧と定義する。他方、ｎ型半導体の層よりもｐ型半導体の層の電位が低くなるようなバイアス電圧を逆方向のバイアス電圧と定義する。有機半導体材料を用いた場合も、無機半導体材料を用いた場合と同様に、順方向および逆方向を定義することができる。光電変換層がバルクヘテロ接合構造を有する場合、上述の特許第５５５３７２７号公報の図１に模式的に示されるように、光電変換層の２つの主面のうちの一方の表面には、ｎ型半導体よりもｐ型半導体が多く現れ、他方の表面には、ｐ型半導体よりもｎ型半導体が多く現れる。したがって、ｎ型半導体よりもｐ型半導体が多く現れた主面側の電位が、ｐ型半導体よりもｎ型半導体が多く現れた主面側の電位よりも高くなるようなバイアス電圧を順方向のバイアス電圧と定義する。
図１２に示すように、本開示の実施形態による光電変換層１２Ａｂの光電流特性は、概略的には、第１〜第３の３つの電圧範囲によって特徴づけられる。第１電圧範囲は、逆バイアスの電圧範囲であって、逆方向バイアス電圧の増大に従って出力電流密度の絶対値が増大する電圧範囲である。第１電圧範囲は、光電変換層の主面間に印加されるバイアス電圧の増大に従って光電流が増大する電圧範囲といってもよい。第２電圧範囲は、順バイアスの電圧範囲であって、順方向バイアス電圧の増大に従って出力電流密度が増大する電圧範囲である。つまり、第２電圧範囲は、光電変換層の主面間に印加されるバイアス電圧の増大に従って順方向電流が増大する電圧範囲である。第３電圧範囲は、第１電圧範囲と第２電圧範囲の間の電圧範囲である。
第１〜第３の電圧範囲は、リニアな縦軸および横軸を用いたときにおける光電流特性のグラフの傾きによって区別され得る。参考のため、図１２では、第１電圧範囲におけるグラフの平均的な傾きを、破線Ｌ１によって示し、第２電圧範囲におけるグラフの平均的な傾きを、破線Ｌ２によって示している。図１２に例示されるように、第１電圧範囲、第２電圧範囲および第３電圧範囲における、バイアス電圧の増加に対する出力電流密度の変化率は、互いに異なっている。第３電圧範囲は、バイアス電圧に対する出力電流密度の変化率が、第１電圧範囲における変化率および第２電圧範囲における変化率よりも小さい電圧範囲として定義される。あるいは、Ｉ−Ｖ特性を示すグラフにおける立ち上がり（立ち下り）の位置に基づいて、第３電圧範囲が決定されてもよい。第３電圧範囲は、典型的には、−１Ｖよりも大きく、かつ、＋１Ｖよりも小さい。第３電圧範囲では、バイアス電圧を変化させても、光電変換層の主面間の電流密度は、ほとんど変化しない。図１２に例示されるように、第３電圧範囲では、電流密度の絶対値は、典型的には１００μＡ／ｃｍ2以下である。
後に詳しく述べるように、この第３電圧範囲では、光の照射によって生じた正孔−電子対は、光の照射をやめれば速やかに再結合して消滅する。そのため、撮像装置１００の動作時に光電変換層１２Ａｂの２つの主面の間に印加するバイアス電圧を第３電圧範囲の電圧に調整することによって、高速な応答を実現することが可能となる。第３電圧範囲では、光の照射によって生じた正孔−電子対が、光の照射をやめれば速やかに再結合する。そのため、画素セル１０Ａの出力は、積算光量には依存せず、光照射時の照度の変化に応じた変動を示す。したがって、光電変換層１２Ａｂの２つの主面間に与えられる電位差を上述の第３電圧範囲の電位差とした場合には、基本的には、露光のタイミングおよび信号の読み出しのタイミングは、一致している。
再び図１および図２を参照する。本開示の典型的な実施形態では、撮像装置１００の動作時、信号検出トランジスタ１４Ａが有する２つの不純物領域のうち第１電圧線５１に接続された側と、透明電極１２Ａｃとの間の電位差が、上述の第３電圧範囲に維持された状態で、光の検出が実行される。例えば、図１および図２を参照して説明した構成では、不純物領域２２ａｄを基準としたときに第３電圧範囲内にあるバイアス電圧が、電圧供給回路５０から透明電極１２Ａｃに供給される。したがって、光の検出動作においては、光電変換層１２Ａｂは、画素電極１２Ａａ側の主面と透明電極１２Ａｃ側の主面との間に、第３電圧範囲のバイアス電圧が印加された状態にある。画素セル１０Ｂについても同様であり、光の検出時、信号検出トランジスタ１４Ｂが有する２つの不純物領域のうち第１電圧線５１に接続された側と、透明電極１２Ｂｃとの間の電位差が、上述の第３電圧範囲に維持される。
光電変換層１２Ａｂに光が入射すると、光電変換層１２Ａｂの内部に正孔−電子対が発生する。このとき、光電変換層１２Ａｂに所定のバイアス電圧が印加されているので、複数の正孔−電子対の各々における双極子モーメントは、ほぼ同じ方向に揃う。そのため、正孔−電子対に伴って光電変換層１２Ａｂの誘電率が増大する。所定のバイアス電圧が印加され、光が照射された状態にある光電変換層１２Ａｂ内の電場の大きさをＥとすれば、ガウスの法則により、Ｅ＝（（σf−σp）／ε0）およびＥ＝（σf／ε）が成り立つ。ここで、σfは、電極（例えば透明電極１２Ａｃ）における電荷密度であり、σpは、分極により、光電変換層１２Ａｂにおいて電極に対向する表面に生じた電荷の密度である。ε0は、真空の誘電率であり、εは、光電変換層１２Ａｂの誘電率である。Ｅ＝（（σf−σp）／ε0）およびＥ＝（σf／ε）から、ε＝ε0（σf／（σf−σp））が得られ、分極に寄与する電荷（正孔−電子対）の増加により光電変換層１２Ａｂの誘電率が増大することがわかる。つまり、光電変換層１２Ａｂへの光の照射により、画素電極１２Ａａおよび透明電極１２Ａｃの間の誘電率が増大する。
光電変換部１２Ａおよび信号検出トランジスタ１４Ａの組を１つの電界効果トランジスタとみなせば、画素電極１２Ａａおよび透明電極１２Ａｃの間の誘電率の増大に伴い、その電界効果トランジスタにおけるしきい値電圧が低下された状態と同様の状態となる（その電界効果トランジスタにおける実効的なゲート電圧が増大するといってもよい）。つまり、不純物領域２２ａｓの電圧が、ソースフォロアによって、画素電極１２Ａａおよび透明電極１２Ａｃの間の誘電率の変化に伴って変化する。換言すれば、信号検出トランジスタ１４Ａのソース電圧は、画素セル１０Ａへの照度の変化に応じた変化を示す。したがって、ソース電圧の変化を適当な検出回路によって検出することにより、光を検出することが可能である。
ここで注目すべき点は、光の検出時に、光電変換層１２Ａｂ、１２Ｂｂに第３電圧範囲のバイアス電圧を印加している点である。フォトダイオード（または光電変換膜）を利用した従来の光センサでは、一般に、図１２に示す第１電圧範囲に対応する、逆バイアスのもとで光検出の動作が実行される。そのため、光電変換によって生じた正孔は、フォトダイオードのカソードに向かって移動し、光電変換によって生じた電子は、フォトダイオードのアノードに向かって移動する。フォトダイオード（または光電変換膜）を利用した、従来の光センサの光検出においては、光電変換によって生じた電荷が、信号として外部回路に取り出される。
これに対し、本開示の撮像装置１００では、典型的には、光の検出時、光電変換層１２Ａｂ、１２Ｂｂに第３電圧範囲のバイアス電圧が印加される。第３電圧範囲のバイアス電圧が印加された状態で光電変換層１２Ａｂ、１２Ｂｂに光が照射されると、光電変換層１２Ａｂ、１２Ｂｂに正孔−電子対が生成される。第３電圧範囲のバイアス電圧が印加された状態においては、生成された正孔および電子は、分離して電極に移動することなく、双極子を形成する。すなわち、生成された正孔および電子自体が光電変換層１２Ａｂ、１２Ｂｂの外部に取り出されることはない。
光電変換層からの電荷の排出および光電変換層への電荷の流入は、その速度が遅い（数十ミリ秒程度）。そのため、イメージセンサへの応用においては、光電変換層からの電荷の排出または光電変換層への電荷の流入を伴う構成では、撮像開始時の光電変換層への電圧の印加、光照射などに伴ってノイズ、残像などが発生するおそれがある。これに対し本開示の典型的な構成では、光の検出時に光電変換層１２Ａｂ、１２Ｂｂに印加するバイアス電圧を第３電圧範囲の電圧とする。これにより、光電変換層からの電荷の排出または光電変換層への電荷の流入を伴わないので、ノイズ、残像などの発生を抑制し得る。
また、第３電圧範囲のバイアス電圧が印加された状態においては、光電変換層１２Ａｂ、１２Ｂｂに光が入射しなくなると、正孔−電子対は、速やか（数十マイクロ秒以下）に再結合して消滅する。したがって、本開示の典型的な実施形態によれば、高速な応答を実現することが可能である。高速な応答を実現し得るので、本開示の実施形態による撮像装置１００は、飛行時間法（Time-of-flight method）を利用した距離計測、超高速撮影などへの適用に有利である。
さらに、積層型のイメージセンサでは、信号電荷として正孔および電子の一方しか利用できないことに対して、本開示の実施形態による撮像装置１００では、正孔および電子をペアの形でソース電圧の変化に利用している。そのため、より高い感度を実現し得る。また、光電変換層１２Ａｂ、１２Ｂｂの２つの主面間に与えられる電位差を上述の第３電圧範囲の電位差としているので、光の照射をやめれば、生成された正孔および電子のペアは、速やかに再結合する。すなわち、積層型のイメージセンサとは異なり、画素電極の電位のリセット動作が基本的に不要である。なお、本開示の実施形態による撮像装置１００は、光電変換層１２Ａｂ、１２Ｂｂで生成された正孔または電子をフローティングディフュージョンに信号電荷として蓄積する動作を行わない。そのため、積層型のイメージセンサとは異なり、半導体基板２２は、信号電荷を蓄積するための電荷蓄積領域を有しない。
（変形例）
上述の第３電圧範囲を利用する場合、光の検出時に光電変換層１２Ａｂの２つの主面間および光電変換層１２Ｂｂの２つの主面間に印加される電圧は、例えば０．１Ｖ程度と比較的小さい。そのため、光電変換層１２Ａｂ、１２Ｂｂの材料として、狭バンドギャップの材料を用いやすいという利点が得られる。また、第３電圧範囲を利用する場合、不純物領域２２ａｄと透明電極１２Ａｃとの間に与えられる電位差、および、不純物領域２２ｂｄと透明電極１２Ｂｃとの間に与えられる電位差は、比較的小さい。そのため、ゲート絶縁層１４Ａｇおよび１４Ｂｇとして比較的薄い絶縁膜を用いることができ、照度に関する情報をソース電圧の変化の形で取得しやすい。ただし、以下に説明するように、光電変換層１２Ａｂおよび１２Ｂｂに第１電圧範囲のバイアス電圧を印加して光の検出を実行することも可能である。
図１３は、撮像装置１００の画素セルの変形例を示す。図１３に示す画素セル２０と、図６および図７に示す画素セル１０Ａ、１０Ｂとの間の相違点は、画素セル２０の光電変換部１２Ｃが、光電変換層１２ｂと電極（ここでは画素電極１２ａおよび／または透明電極１２ｃ）との間に配置された絶縁層を含む点である。図１３に例示する構成では、画素電極１２ａと光電変換層１２ｂとの間に、絶縁層２３ａが配置され、光電変換層１２ｂと透明電極１２ｃとの間に絶縁層２３ｂが配置されている。画素セル１０Ａ、１０Ｂの少なくとも一方に代えて、この画素セル２０が用いられてもよい。
絶縁層２３ａおよび２３ｂを構成する材料としては、例えば、光電変換層１２ｂを構成する材料よりもリーク電流の小さい材料を選択することができる。例えば、絶縁層２３ａおよび２３ｂとして、厚さが５．４ｎｍのシリコン酸化膜を用いることができる。シリコン酸化膜は、例えばＣＶＤにより形成することができる。
図１３に例示する構成では、画素電極１２ａと光電変換層１２ｂとの間に、絶縁層２３ａが配置され、光電変換層１２ｂと透明電極１２ｃとの間に、絶縁層２３ｂが配置されているので、より大きなバイアス電圧を信号検出トランジスタ１４のドレイン領域（またはソース領域）と透明電極１２ｃとの間に印加することが可能である。例えば、第１のバイアス電圧として１．２Ｖの電圧を、不純物領域２２ｄに印加し、第２のバイアス電圧として３．７Ｖの電圧を、透明電極１２ｃに印加し得る。つまり、ここでは、不純物領域２２ｄおよび透明電極１２ｃの間に、およそ２．５Ｖの電位差が与えられる。
図１３に例示する構成においては、画素電極１２ａと信号検出トランジスタ１４のゲート電極１４ｅとが、接続部４２によって互いに電気的に接続されている。この例では、信号検出トランジスタ１４のゲート絶縁層１４ｇならびに絶縁層２３ａおよび２３ｂのそれぞれがキャパシタを構成するので、信号検出トランジスタ１４のドレイン領域としての不純物領域２２ｄおよび透明電極１２ｃの間に印加される電圧は、ゲート絶縁層１４ｇ、絶縁層２３ａ、絶縁層２３ｂおよび光電変換層１２ｂの間で分圧される。したがって、実際には、ゲート絶縁層１４ｇ、絶縁層２３ａおよび２３ｂの各々に印加される電圧は、およそ０．８Ｖ程度である。シリコン酸化膜の厚さが５．４ｎｍ以上であるとき、印加電圧が２．５Ｖ程度であっても、シリコン酸化膜におけるリーク電流は、十分に低い。したがって、不純物領域２２ｄおよび透明電極１２ｃの間におよそ２．５Ｖの電位差を印加しても、光の非照射時における特性を十分に確保し得る。
このように、光電変換層１２ｂと電極との間に絶縁層（ここでは絶縁層２３ａ、２３ｂ）を配置することにより、信号検出トランジスタ１４のドレイン領域（またはソース領域）と透明電極１２ｃとの間に、より大きなバイアス電圧を印加することが可能である。例えば、光電変換層１２ｂの２つの主面間に与えられる電位差が上述の第１電圧範囲となるようなバイアス電圧が、信号検出トランジスタ１４のドレイン領域（またはソース領域）と透明電極１２ｃとの間に印加されてもよい。
光電変換層１２ｂに第１電圧範囲（図１２参照）のバイアス電圧が印加された状態で光が光電変換層１２ｂに照射されると、光電変換によって生成された正孔および電子の一方は、透明電極１２ｃに向かって移動し、他方は、画素電極１２ａに向かって移動する。このように、光電変換層１２ｂに第１電圧範囲のバイアス電圧を印加する場合には、光電変換によって生じた正の電荷および負の電荷が分離され得るので、光の照射をやめてから正孔および電子のペアが再結合するまでの時間は、光電変換層１２ｂに第３電圧範囲のバイアス電圧を印加する場合と比較して長い。したがって、露光のタイミングと信号の読み出しのタイミングとを必ずしも一致させる必要はない。露光のタイミングと信号の読み出しのタイミングとを異ならせることが比較的容易であるので、ある側面では、光電変換層１２ｂへの第１電圧範囲のバイアス電圧の印加は、イメージセンサへの適用に有利である。
光電変換層１２ｂに第１電圧範囲のバイアス電圧が印加された状態では、光電変換層１２ｂと画素電極１２ａとの間の絶縁層２３ａは、光電変換によって生成された正孔および電子の一方を蓄積するキャパシタとして機能し得る。このキャパシタへの電荷の蓄積に伴い、画素電極１２ａとゲート電極１４ｅとを接続する接続部４２において静電誘導が起こり、信号検出トランジスタ１４Ａにおける実効的なゲート電圧が変化する。換言すれば、信号検出トランジスタ１４Ａのしきい値電圧が変化する。出力信号の読み出しが終了した後は、例えば、第２のバイアス電圧とは逆極性の電圧が透明電極１２ｃに印加されることにより、キャパシタとしての絶縁層２３ａに蓄積された電荷をリセットするためのリセット動作が実行される。もちろん、上述の第３電圧範囲のバイアス電圧が光電変換層１２ｂに印加された状態で、光の検出動作が行われてもよい。この場合は、リセット動作は不要である。
光電変換層１２ｂと画素電極１２ａとの間、および、光電変換層１２ｂと透明電極１２ｃとの間の少なくとも一方に絶縁層を配置することにより、不純物領域２２ｄおよび透明電極１２ｃの間の電位差を大きくした場合であっても、光電変換によって生じた電荷の、光電変換層１２ｂの外部への移動を抑制し得る。したがって、残像の発生を抑制し得る。絶縁層２３ａおよび／または絶縁層２３ｂとして、シリコン酸化膜に代えて、シリコン窒化物の膜、酸化アルミニウムの膜、Ｈｉｇｈ−ｋ膜（例えばＨｆＯ2膜）などを用いてもよい。
上述の各態様では、信号検出トランジスタ１４、１４Ａおよび１４Ｂ、ならびに、アドレストランジスタ１６Ａおよび１６Ｂの各々がＮチャンネルＭＯＳである例を説明した。しかしながら、本開示の実施形態におけるトランジスタは、ＮチャンネルＭＯＳに限定されない。信号検出トランジスタ１４、１４Ａ、１４Ｂおよびアドレストランジスタ１６Ａ、１６Ｂは、ＰチャンネルＭＯＳであってもよい。また、これらがＮチャンネルＭＯＳまたはＰチャンネルＭＯＳのいずれかに統一されている必要もない。アドレストランジスタ１６Ａ、１６Ｂとして、ＦＥＴのほか、バイポーラトランジスタも用い得る。
撮像装置１００における画素アレイＰＡは、一般的な半導体製造プロセスを用いて製造することができる。特に、半導体基板２２としてシリコン基板を用いる場合には、種々のシリコン半導体プロセスを利用することによって撮像装置１００を製造することができる。
（カメラシステム）
図１４は、カメラシステムの例示的な構成を模式的に示す。図１４に示すカメラシステム３００は、レンズ光学系３１０と、上述の撮像装置１００と、システムコントローラ３３０と、カメラ信号処理回路３２０とを有する。カメラシステム３００は、ユーザからの入力を受け付けるための、各種のボタン、タッチスクリーンなどを含む入力インターフェースを有し得る。
レンズ光学系３１０は、例えばオートフォーカス用レンズ、ズーム用レンズおよび絞りを含む。レンズ光学系３１０は、撮像装置１００の撮像面に光を集光する。光電変換層１２Ａｂおよび１２Ｂｂが、可視光の波長範囲に吸収を有する材料を用いて形成されている場合、撮像装置１００の撮像面上にカラーフィルタが配置され得る。
システムコントローラ３３０は、カメラシステム３００全体を制御する。システムコントローラ３３０は、例えばマイクロコントローラによって実現され得る。システムコントローラ３３０は、１以上のメモリを含み得る。システムコントローラ３３０は、例えば、垂直走査回路６０、電圧供給回路５０などにおける駆動を制御する。
カメラ信号処理回路３２０は、撮像装置１００からの出力信号を処理する信号処理回路として機能する。カメラ信号処理回路３２０は、例えばガンマ補正、色補間処理、空間補間処理、およびオートホワイトバランスなどの処理を行う。例えば、カメラ信号処理回路３２０は、撮像装置１００の出力に基づいてハイダイナミックレンジ合成を実行してもよい。ハイダイナミックレンジ合成の過程において、画素セル１０Ａの出力に基づく画像データと、画素セル１０Ｂの出力に基づく画像データとが生成されてもよい。カメラ信号処理回路３２０は、例えばＤＳＰ（Digital Signal Processor）、ＩＳＰ（Image Signal Processor）、ＦＰＧＡ（field-programmable gate array）などによって実現され得る。
カメラ信号処理回路３２０が１以上のメモリを含んでいてもよい。
カメラ信号処理回路３２０は、ハイダイナミックレンジ合成に特化された処理回路である必要はない。ハイダイナミックレンジ合成は、汎用の処理回路と、必要な処理が記述されたプログラムとの組み合わせによって実現されてもよい。このプログラムは、カメラ信号処理回路３２０中のメモリ、システムコントローラ３３０中のメモリなどに格納され得る。
システムコントローラ３３０およびカメラ信号処理回路３２０の少なくとも一方が、画素セル１０Ａおよび１０Ｂの形成された半導体基板２２上に形成されてもよい。システムコントローラ３３０およびカメラ信号処理回路３２０の少なくとも一方と、撮像装置１００とを単一の半導体装置として製造することにより、カメラシステム３００を小型化し得る。
本開示の撮像装置は、光検出装置、イメージセンサなどに適用可能である。光電変換層の材料を適切に選択することにより、赤外線を利用した画像の取得も可能である。赤外線を利用した撮像を行う撮像装置は、例えば、セキュリティカメラ、車両に搭載されて使用されるカメラなどに用いることができる。車両搭載用カメラは、例えば、車両が安全に走行するための、制御装置に対する入力として利用され得る。あるいは、車両が安全に走行するための、オペレータの支援に利用され得る。
１０Ａ、１０Ｂ、２０ 画素セル
１０Ｐ 画素セルペア
１２Ａ、１２Ｂ、１２Ｃ 光電変換部
１２Ａａ、１２Ｂａ、１２ａ 画素電極
１２Ａｂ、１２Ｂｂ、１２ｂ 光電変換層
１２Ａｃ、１２Ｂｃ、１２ｃ 透明電極
１４、１４Ａ、１４Ｂ 信号検出トランジスタ
１４Ａｅ、１４Ｂｅ、１４ｅ ゲート電極
１４Ａｇ、１４Ｂｇ、１４ｇ ゲート絶縁層
１６Ａ、１６Ｂ アドレストランジスタ
１８ マイクロレンズ
２２ 半導体基板
２２ａｄ、２２ｂｄ、２２ｄ 不純物領域
２３ａ、２３ｂ 絶縁層
４２、４２Ａ、４２Ｂ 接続部
５０ 電圧供給回路
５１ 第１電圧線
５２ 第２電圧線
５４ 出力線
５６ 定電流源
５８ アドレス信号線
６０ 垂直走査回路
１００ 撮像装置
１２０ｅ 電子ブロッキング層
１２０ｈ 正孔ブロッキング層
１２０ｓ 光電変換構造
１２２ｍ 混合層
１２２ｎ ｎ型半導体層
１２２ｐ ｐ型半導体層
Ｎａ、Ｎｂ ノード
ＰＡ 画素アレイ

Claims (12)

  1. 第１電極と、前記第１電極に対向する第２電極と、前記第１電極と前記第２電極との間の第１光電変換層と、を含む第１光電変換部と、
    ゲートが前記第１電極に接続された第１電界効果トランジスタと
    を含む、第１画素セルと、
    第３電極と、前記第３電極に対向する第４電極と、前記第３電極と前記第４電極との間の第２光電変換層と、を含む第２光電変換部と、
    ゲートが前記第３電極に接続された第２電界効果トランジスタと
    を含む、第２画素セルと、
    を備え、
    前記第１電界効果トランジスタは、前記第１光電変換層への光の入射によって生じる、前記第１電極および前記第２電極の間の誘電率の変化に対応した電気信号を出力し、
    前記第２電界効果トランジスタは、前記第２光電変換層への光の入射によって生じる、前記第３電極および前記第４電極の間の誘電率の変化に対応した電気信号を出力し、
    前記第１光電変換部に光が入射していない状態における前記第１光電変換部の容量をＣｐｄ１、前記第１光電変換部および前記第１電界効果トランジスタの間のノードと前記第１電界効果トランジスタのチャネル領域との間の容量をＣｎ１、前記第２光電変換部に光が入射していない状態における前記第２光電変換部の容量をＣｐｄ２、前記第２光電変換部および前記第２電界効果トランジスタの間のノードと前記第２電界効果トランジスタのチャネル領域との間の容量をＣｎ２としたとき、Ｃｎ１に対するＣｐｄ１の比は、Ｃｎ２に対するＣｐｄ２の比よりも小さい、撮像装置。
  2. 前記第１光電変換層および前記第２光電変換層は、連続した単一の層である、請求項１に記載の撮像装置。
  3. 前記第２電極および前記第４電極は、連続した単一の電極である、請求項１または２に記載の撮像装置。
  4. 前記第１画素セルは、複数の第１画素セルのうちの１つであり、
    前記第２画素セルは、複数の第２画素セルのうちの１つであり、
    前記複数の第１画素セルおよび前記複数の第２画素セルは、１次元または２次元に配列されている、請求項１から３のいずれか１項に記載の撮像装置。
  5. 前記第１画素セルは、前記第２画素セルに直接隣接している、請求項１から４のいずれか１項に記載の撮像装置。
  6. 前記第１光電変換部および前記第１電界効果トランジスタの間のノードと前記第１電界効果トランジスタのチャネル領域との間の容量は、前記第１電界効果トランジスタのゲート絶縁層の容量を含み、
    前記第２光電変換部および前記第２電界効果トランジスタの間のノードと前記第２電界効果トランジスタのチャネル領域との間の容量は、前記第２電界効果トランジスタのゲート絶縁層の容量を含む、請求項１から５のいずれか１項に記載の撮像装置。
  7. 前記第１光電変換層および前記第２光電変換層は、逆方向のバイアス電圧が増大するのに従って出力電流密度の絶対値が増大する第１電圧範囲と、順方向のバイアス電圧の増大するのに従って出力電流密度が増大する第２電圧範囲と、前記第１電圧範囲と前記第２電圧範囲との間であって、バイアス電圧に対する出力電流密度の変化率の絶対値が前記第１電圧範囲および前記第２電圧範囲よりも小さい第３電圧範囲と、を有する光電流特性を有する、請求項１から６のいずれか１項に記載の撮像装置。
  8. 前記第３電圧範囲のバイアス電圧が前記第１光電変換層および前記第２光電変換層に印加される、請求項７に記載の撮像装置。
  9. 前記第１電極の面積は、前記第３電極の面積よりも小さい、請求項１から８のいずれか１項に記載の撮像装置。
  10. 前記第１電界効果トランジスタのゲート絶縁層の面積は、前記第２電界効果トランジスタのゲート絶縁層の面積よりも大きい、請求項１から９のいずれか１項に記載の撮像装置。
  11. 前記第１電界効果トランジスタのゲート絶縁層の厚みは、前記第２電界効果トランジスタのゲート絶縁層の厚みよりも小さい、請求項１から１０のいずれか１項に記載の撮像装置。
  12. 前記第１画素セルは、前記第２電極の上方に位置する第１マイクロレンズを備える、請求項１から１１のいずれか１項に記載の撮像装置。
JP2016218011A 2016-03-10 2016-11-08 撮像装置 Pending JP2017168812A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016047452 2016-03-10
JP2016047452 2016-03-10

Publications (1)

Publication Number Publication Date
JP2017168812A true JP2017168812A (ja) 2017-09-21

Family

ID=59787054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016218011A Pending JP2017168812A (ja) 2016-03-10 2016-11-08 撮像装置

Country Status (3)

Country Link
US (1) US9812491B2 (ja)
JP (1) JP2017168812A (ja)
CN (1) CN107180840A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200100170A (ko) * 2018-01-26 2020-08-25 엠베리온 오와이 전압-모드 감광성 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3840364A1 (en) 2015-12-03 2021-06-23 Panasonic Intellectual Property Management Co., Ltd. Image-capture device
JP2017175108A (ja) * 2016-03-17 2017-09-28 パナソニックＩｐマネジメント株式会社 光センサおよび撮像装置
JP6949557B2 (ja) * 2017-05-25 2021-10-13 キヤノン株式会社 撮像装置、撮像システム、移動体
KR102510520B1 (ko) * 2017-10-31 2023-03-15 삼성전자주식회사 이미지 센서
JP7145438B2 (ja) * 2017-12-28 2022-10-03 パナソニックＩｐマネジメント株式会社 撮像装置
JP7080660B2 (ja) * 2018-02-09 2022-06-06 キヤノン株式会社 光電変換装置、撮像システム、および、移動体
US10893222B2 (en) * 2018-03-29 2021-01-12 Panasonic Intellectual Property Management Co., Ltd. Imaging device and camera system, and driving method of imaging device
CN111048536A (zh) 2018-10-15 2020-04-21 松下知识产权经营株式会社 摄像装置
WO2020217783A1 (ja) * 2019-04-25 2020-10-29 パナソニックＩｐマネジメント株式会社 撮像装置
WO2020218048A1 (ja) * 2019-04-26 2020-10-29 パナソニックＩｐマネジメント株式会社 撮像素子
KR20210133493A (ko) 2020-04-29 2021-11-08 삼성전자주식회사 센서 및 전자 장치
CN112135017A (zh) * 2020-09-01 2020-12-25 Oppo（重庆）智能科技有限公司 图像传感器、图像处理方法及装置、成像模组、存储介质
JP2022119066A (ja) * 2021-02-03 2022-08-16 キヤノン株式会社 撮像装置、撮像システムおよび移動体

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864793A (ja) * 1994-08-22 1996-03-08 Canon Inc 光電変換装置
JP2003134396A (ja) * 2001-10-29 2003-05-09 Canon Inc 撮像素子、撮像素子の駆動方法、その撮像素子を用いた放射線撮像装置及びそれを用いた放射線撮像システム
JP2005286104A (ja) * 2004-03-30 2005-10-13 Fuji Film Microdevices Co Ltd 広ダイナミックレンジカラー固体撮像装置及びこの固体撮像装置を搭載したデジタルカメラ
JP2008124395A (ja) * 2006-11-15 2008-05-29 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2011060830A (ja) * 2009-09-07 2011-03-24 Japan Advanced Institute Of Science & Technology Hokuriku 光照射によって誘電率が変化する膜およびそれを用いた電子デバイス
WO2014208047A1 (ja) * 2013-06-24 2014-12-31 パナソニックＩｐマネジメント株式会社 固体撮像装置およびその製造方法
WO2017081844A1 (ja) * 2015-11-12 2017-05-18 パナソニックＩｐマネジメント株式会社 光センサ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2638286B1 (fr) * 1988-10-25 1990-12-07 Thomson Csf Dispositif photosensible du type a amplification du signal au niveau des points photosensibles
JP4250398B2 (ja) * 2002-10-10 2009-04-08 日本放送協会 単板型撮像素子およびこれを用いた撮像装置
EP2092322B1 (en) * 2006-12-14 2016-02-17 Life Technologies Corporation Methods and apparatus for measuring analytes using large scale fet arrays
US7965329B2 (en) * 2008-09-09 2011-06-21 Omnivision Technologies, Inc. High gain read circuit for 3D integrated pixel
JP2011071481A (ja) 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置，固体撮像装置の製造方法，デジタルスチルカメラ，デジタルビデオカメラ，携帯電話，内視鏡
JP2011055345A (ja) * 2009-09-03 2011-03-17 Nikon Corp 撮像装置
JP2013219067A (ja) * 2012-04-04 2013-10-24 Canon Inc 放射線検出装置の製造方法、放射線検出装置、及び放射線撮像システム
JP6175651B2 (ja) * 2012-12-05 2017-08-09 パナソニックＩｐマネジメント株式会社 固体撮像装置
KR102241072B1 (ko) * 2013-07-22 2021-04-16 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 전자 기기

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864793A (ja) * 1994-08-22 1996-03-08 Canon Inc 光電変換装置
JP2003134396A (ja) * 2001-10-29 2003-05-09 Canon Inc 撮像素子、撮像素子の駆動方法、その撮像素子を用いた放射線撮像装置及びそれを用いた放射線撮像システム
JP2005286104A (ja) * 2004-03-30 2005-10-13 Fuji Film Microdevices Co Ltd 広ダイナミックレンジカラー固体撮像装置及びこの固体撮像装置を搭載したデジタルカメラ
JP2008124395A (ja) * 2006-11-15 2008-05-29 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2011060830A (ja) * 2009-09-07 2011-03-24 Japan Advanced Institute Of Science & Technology Hokuriku 光照射によって誘電率が変化する膜およびそれを用いた電子デバイス
WO2014208047A1 (ja) * 2013-06-24 2014-12-31 パナソニックＩｐマネジメント株式会社 固体撮像装置およびその製造方法
WO2017081844A1 (ja) * 2015-11-12 2017-05-18 パナソニックＩｐマネジメント株式会社 光センサ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200100170A (ko) * 2018-01-26 2020-08-25 엠베리온 오와이 전압-모드 감광성 장치
JP2021511676A (ja) * 2018-01-26 2021-05-06 エンベリオン オイＥｍｂｅｒｉｏｎ Ｏｙ 電圧モード感光装置
KR102436918B1 (ko) * 2018-01-26 2022-08-25 엠베리온 오와이 전압-모드 감광성 장치
JP7189223B2 (ja) 2018-01-26 2022-12-13 エンベリオン オイ 電圧モード感光装置

Also Published As

Publication number Publication date
CN107180840A (zh) 2017-09-19
US9812491B2 (en) 2017-11-07
US20170263669A1 (en) 2017-09-14

Similar Documents

Publication Publication Date Title
US9812491B2 (en) Imaging device
JP6176583B1 (ja) 光検出装置
US10841526B2 (en) Imaging device having a voltage supply circuit supplying potential differences between electrodes of dual imaging cells
JP6160852B1 (ja) 光センサ
US10057502B2 (en) Photosensor and imaging device
JP6218056B2 (ja) 撮像装置
US10453899B2 (en) Photodetector
WO2018025545A1 (ja) 撮像装置
JP2017135703A (ja) 撮像装置
JP2017220577A (ja) 光検出装置
WO2018025544A1 (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210330