JP2011147192A - 光電変換装置及び撮像装置 - Google Patents

Abstract

【課題】画素から画素信号線に出力された信号を増幅する増幅部のゲインを変更可能な構成において、固体パターンノイズを抑制しつつ読み出し速度の高速化を図る。
【解決手段】光電変換装置１０は、画素出力線１０６と、画素出力線１０６に信号を出力する画素１００と、画素出力線１０６に出力された信号を増幅する増幅部１３０と、増幅部１３０から出力される信号を保持する保持容量１１２ｓ、１１２ｎとを備える。光電変換装置１０は、保持容量１１２ｓ、１１２ｎに保持された信号に基づいて画素信号を出力する。増幅部１３０は、画素出力線１−６に出力された信号を複数のゲインのうち選択されたゲインで増幅する可変増幅段１２０と、可変増幅段１２０から出力される信号を増幅して保持容量１１２ｓ、１１２ｎに保持させるバッファ段１３２とを含む。
【選択図】図１

Description

本発明は、光電変換装置及び撮像装置に関する。

近年、デジタルカメラ向けに、ＣＭＯＳセンサが広く普及してきている。この一つの大きな理由は、ＩＳＯ１００〜１６００といった幅広いＩＳＯ感度条件において、良好なＳ／Ｎを実現することができるようになった点にある。高Ｓ／ＮのＣＭＯＳセンサを実現する上で、ゲインの切り替え機能を有する列アンプを使うことが有効である。何故なら、広帯域（動作周波数が数ＭＨｚ〜数１０ＭＨｚ）の最終出力アンプでゲインをかけるよりも、狭帯域（動作周波数が数１００ｋＨｚ程度）の列アンプにおいてゲインを切り替える方が、圧倒的にランダムノイズに対して有利だからである。また、一般にアナログ信号を増幅する場合、なるべく前段でゲインを上げた方が、ランダムノイズだけでなく、固定パターンノイズに対しても有利である。

図８、図９は、特許文献１から抜粋した図である。図８、図９を参照しながら特許文献１に記載された光電変換装置について説明する。ＢＡＳＩＳ型の画素部であるＢ１、Ｂ２、Ｂ３、Ｂ４の出力は、エミッタ信号線から読み出され、列アンプＡ１〜Ａ４で電圧増幅された後、保持容量Ｇ１〜Ｇ４に書き込まれる。その後、保持容量Ｇ１〜Ｇ４に書き込まれた信号は、走査回路１からの制御信号にしたがって時系列的に水平出力線４に読み出されて、出力アンプ３に通して外部に出力される。列アンプＡ１〜Ａ４は、電源２によってゲインがコントロールされる。列アンプＡ１〜Ａ４は、出力アンプ３と比較して帯域が狭くてもよく、広帯域な出力アンプ３において電圧増幅する場合と比較して、ノイズの積分される周波数帯域を狭くすることができるため、ランダムノイズが小さくできる。また、列アンプＡ１〜Ａ４で電圧増幅することは、固定パターンノイズの抑圧にも有効である。保持容量Ｇ１〜Ｇ４の容量値の相対ばらつきや、スイッチＭ４１〜Ｍ４４の寄生容量ばらつきなどにより、固定パターンノイズが発生する。出力アンプ３で電圧増幅する場合は、このような固定パターンノイズも増幅されてしまうので、列アンプＡ１〜Ａ４で電圧増幅する方が有利である。

特開平６−３３９０８２号公報

一方、ＣＭＯＳセンサの多画素化が進んでおり、同じフレームレートを実現するためには、読み出し速度の高速化が必要である。このため、画素から保持容量までの読み出しが行なわれる水平ブランキング期間の短縮が求められている。しかしながら、前述の列アンプでゲイン切り替えをする固体撮像装置においては、高速化において次のような課題がある。

一般に増幅回路においては、ゲインが高くなるほど、列アンプの帯域は狭くなる。したがって、ゲインの切り替えにより列アンプの帯域が変化してしまい、特に高ゲイン設定時において帯域が低下し、応答性が悪化する。応答性を改善するためには、列アンプの出力部に接続されている保持容量を小さくし、帯域を広げることが考えられる。しかし、保持容量を小さくすると、保持容量間の容量値の相対ばらつきが増加するため、固定パターンノイズが増加する。このため、保持容量の容量値の下限は固定パターンノイズにより規定され、保持容量の容量値の上限は高感度設定時の応答性によって規定されることになる。高速化が進展すると、双方の要求が満たせないという問題が発生する。

本発明は、上記の課題認識を契機としてなされたものであり、例えば、画素から画素信号線に出力された信号を増幅する増幅部のゲインを変更可能な構成において、固体パターンノイズを抑制しつつ読み出し速度の高速化を図ることを目的とする。

本発明の第１の側面は、画素出力線と、前記画素出力線に信号を出力する画素と、前記画素出力線に出力された信号を増幅する増幅部と、前記増幅部から出力される信号を保持する保持容量とを備え、前記保持容量に保持された信号に基づいて画素信号を出力する光電変換装置に関する。前記光電変換装置において、前記増幅部は、前記画素出力線に出力された信号を複数のゲインのうち選択されたゲインで増幅する可変増幅段と、前記可変増幅段から出力される信号を増幅して前記保持容量に保持させるバッファ段とを含む。

本発明の好適な実施形態において、前記可変増幅段は、帰還型増幅回路を含みうる。前記可変増幅段のゲインは、帰還係数の変更によって変更されうる。

本発明の好適な実施形態において、複数の前記画素が２次元配列され、前記画素出力線、前記増幅部及び前記保持容量が列ごとに設けられうる。ここで、前記光電変換装置は、第２画素出力線と、各列の前記保持容量と前記第２画素出力線との接続を制御するスイッチと、前記第２画素出力線に出力される信号を増幅する出力アンプとを更に備えることができる。

本発明の好適な実施形態において、前記バッファ段は、電圧フォロアを含みうる。

本発明の好適な実施形態において、前記バッファ段は、ソースフォロアを含みうる。

本発明の第２の側面は、撮像装置に係り、前記撮像装置は、上記の光電変換装置と、前記光電変換装置から提供される信号を処理する処理回路とを備える。

本発明によれば、例えば、画素から画素信号線に出力された信号を増幅する増幅部のゲインを変更可能な構成において、固体パターンノイズを抑制しつつ読み出し速度の高速化を図ることができる。

本発明の第１実施形態の光電変換装置（固体撮像装置）の概略構成を示すブロック図である。 本発明の第２実施形態の光電変換装置（固体撮像装置）の概略構成を示す図である。 １つの画素の等価回路図である。 図２に示す光電変換装置の動作例を示すタイミング図である。 本発明の第２実施形態の光電変換装置の変形例を示す図である。 本発明の第３実施形態の光電変換装置（固体撮像装置）の概略構成を示す図である。 本発明の好適な実施形態の撮像装置の概略構成を示す図である。 従来の固体撮像装置の構成を示す図である。 従来の固体撮像装置の列アンプの構成を示す図である。

以下、添付図面を参照しながら本発明の好適な実施形態を説明する。

［第１実施形態］
図１は、本発明の第１実施形態の光電変換装置（固体撮像装置）１０の概略構成を示すブロック図である。画素１００は、フォトダイオード等の光電変換素子を含んでいて、入射光を光電変換して得られる信号に基づいて垂直出力線（第１画素出力線）１０６に信号を出力する。複数行×複数列に配列された画素１００によって画素アレイＡが構成される。行は、不図示の垂直走査回路によって選択され、列は、不図示の水平走査回路によって選択される。なお、図１では、簡単化のために、１行×複数列に配列された画素１００が示されている。

垂直出力線１０６に出力された信号は、列アンプ（増幅部）１３０に提供される。列アンプ１３０は、可変増幅段１３１と、その後段側に配置されたバッファ段１３２とを含む。可変増幅段１３１は、複数の電圧増幅率（ゲイン）を選択的に設定することができる構成を有する。可変増幅段１３１の出力インピーダンスは、典型的には、高インピーダンスである。バッファ段１３２は、保持容量１１２を駆動するために十分に低い出力インピーダンスを有する。

保持容量１１２は、列アンプ１３０で増幅された信号を一時的に保持する。保持容量１１２に保持された信号は、不図示の水平走査回路によって順次に水平出力線（第２画素出力線）１１６に読み出され、出力アンプ１１８によって差動増幅されて外部に画素信号として出力される。

均一光量が画素アレイＡの各画素１００に入射した場合、列ごとの出力差、すなわち、固定パターンノイズが問題のないレベルとなるためには、複数の保持容量１１２の容量値の間において十分な相対精度が必要である。一般には、保持容量１１２の容量値が大きいほど、製造時の線幅の変動などによる誤差を受けにくくなる。その一方で、容量値が大きくなると、それを駆動する列アンプ１３０の応答性は制限を受ける。

列アンプ１３０内の可変増幅段１３１は、光電変換装置１０における感度の切り替えに必要な複数の電圧増幅率を提供する。ここで、感度とは、光電変換装置１０に対して入射する光に対する感度であり、一般的には、ＩＳＯ感度として表現される。

ここで、比較例として、相対精度を確保するために十分に大きな容量値を有する保持容量１１２を可変増幅段１３１で駆動する構成を仮定する。このような構成では、可変増幅段１３１の帯域が保持容量１１２によって制限され、しかも電圧増幅率によって帯域が変化してしまう。例えば、可変増幅段１３１を負帰還型の増幅回路で構成し、帰還係数を切り替えることで電圧増幅率を変更する場合には、選択された電圧増幅率（閉ループ利得に相当する）が高くなるにつれて、帯域が低下する。

これに対して、本発明の好適な実施形態の光電変換装置１０では、バッファ段１３２によって保持容量１１２が駆動されるので、可変増幅段１３１に設定された増幅率（選択された増幅率）に関係なく、帯域は一定となる。

よって、第１実施形態の光電変換装置１０によれば、十分な相対精度を有する保持容量を用いることで固定パターンノイズを低減でき、かつ高い電圧増幅率が選択された時における列アンプの応答性の悪化が抑制され、読み出しの高速化が可能となる。

［第２実施形態］
図２は、本発明の第２実施形態の光電変換装置（固体撮像装置）２０の概略構成を示す図である。画素アレイＡは、複数列×複数行に配列された複数の画素１００で構成される。これらの画素１００には、ベイヤ配列にしたがった色フィルタＲ、Ｇｒ、Ｇｂ、Ｂが形成されている。画素アレイＡには、２行×２列の画素で構成される基本単位が２次元的に配列されている。

以下では、Ｒの色フィルタが形成された画素をＲ画素、Ｇｒの色フィルタが形成された画素をＧｒ画素、Ｇｂの色フィルタが形成された画素をＧｂ画素、Ｂの色フィルタが形成された画素をＢ画素と呼ぶ。

Ｒ画素、Ｇｂ画素の信号については、図２において、画素アレイＡの下方に配置された読み出し回路によって読み出される。Ｂ画素、Ｇｒ画素の信号については、画素アレイＡの上方に配置される読み出し回路（不図示）によって読み出される。

図３は、１つの画素１００の等価回路図である。転送スイッチ１０２は、転送パルスＰＴＸによって駆動される。リセットスイッチ１０３は、リセットパルスＰＲＥＳによって駆動される。行選択スイッチ１０５は、行選択パルスＰＳＥＬによって駆動される。ＰＴＸは、ＰＴＸ１〜ｎ（ｎは、行数）を代表する標記である。ＰＲＥＳは、ＰＲＥＳ１〜ｎを代表する標記である。ＰＳＥＬは、ＰＳＥＬ１〜ｎを代表する標記である。

図４は、図２に示す光電変換装置２０の動作例を示すタイミング図である。以下、図２〜図４を参照しながら光電変換装置２０の動作例を説明する。

読み出し動作に先立って、設定された露光時間で光電変換装置２０が露光され、フォトダイオード１０１に光電荷が蓄積される。以下の説明は、垂直走査回路１２３が出力するＰＲＥＳ１、ＰＴＸ１、ＰＳＥＬ１によって駆動される行が選択されているものとする。

まず、画素リセットパルスＰＲＥＳがハイレベルからローレベルとなり、増幅ＭＯＳＦＥＴ１０４のゲート電極のリセットが解除される。このとき、該ゲート電極に接続された浮遊拡散部ＦＤには、暗時に対応する電位が保持される。

続いて、行選択パルスＰＳＥＬがハイレベルとなると、増幅ＭＯＳＦＥＴ１０４と定電流源１０７によって形成されているソースフォロワ回路によって浮遊拡散部ＦＤの電位に対応する暗時出力が垂直出力線１０６に現れる。この状態でクランプパルスＰＣ０Ｒがハイレベルに活性化されることによって、クランプスイッチ１０９がオンして可変増幅段１３１が電圧フォロワ状態となり、クランプ容量１０８の列アンプ側の電極が略ＶＲＥＦ電圧となる。

その後、クランプパルスＰＣ０Ｒがハイレベルからローレベルに非活性化され、垂直出力線１０６上の暗時出力がクランプされる。

続いて、蓄積パルスＰＴＮがハイレベルに活性化され、列アンプ１３０から出力される増幅された暗時信号（以下、Ｎ出力と呼ぶ）が転送ゲート１１０ｎを介して保持容量１１２ｎに記憶される。Ｎ出力は、列アンプ１３０のオフセットを含む。

その後、転送パルスＰＴＸがハイレベルに活性化されることによって転送スイッチ１０２が一定期間ハイレベルとなり、フォトダイオード１０１に蓄積された光電荷が増幅ＭＯＳＦＥＴ１０４のゲート電極に転送される。ここでは、転送される電荷は電子であり、転送された電荷の量の絶対値をＱ、浮遊拡散部ＦＤの容量をＣ_ＦＤとすると、ゲート電位はＱ／Ｃ_ＦＤだけ低下する。これに対応して、垂直出力線１０６上には明時出力が現れる。ソースフォロワゲインをＧ_ｓｆとすると、暗時出力から明時出力に切り替わることによる垂直出力線１０６の電位Ｖｖｌの変化分ΔＶｖｌは、（１）式で表される。

ΔＶ_ｖｌ＝−Ｑ・Ｇ_ｓｆ／Ｃ_ＦＤ ・・・（１）
この電位変化ΔＶ_ｖｌは、演算増幅器１２０、クランプ容量１０８及び帰還容量１２１によって構成される可変増幅段１３１によって電圧増幅され、可変増幅段１３１の出力Ｖｃｔは、（２）式で表される。

Ｖｃｔ＝ＶＲＥＦ＋Ｑ・（Ｇ_ｓｆ／Ｃ_ＦＤ）・（Ｃ_０／Ｃ_ｆ） ・・・（２）
ここで、Ｃ_０は、クランプ容量１０８の容量、Ｃ_ｆは、感度切り替えパルスｘ１、ｘ２、ｘ４が活性化されたときにそれぞれ選択される帰還容量１２１ａ、１２１ｂ、１２１ｃの容量値を示している。例えば、Ｃ_０＝１ｐＦである。帰還容量１２１ａが選択されたときは、Ｃ_ｆ＝１ｐＦ、帰還容量１２１ｂが選択されたときは、Ｃ_ｆ＝０．５ｐＦ、帰還容量１２１ｃが選択されたときは、Ｃ_ｆ＝０．２５ｐＦである。−Ｃ_０／Ｃ_ｆで表される電圧増幅率は、それぞれ−１倍、−２倍、−４倍となっている。すなわち、演算増幅器１２０に対して負帰還をかけている系において、複数の帰還容量１２１ａ〜ｃのいずれを選択するかを切り替えることで、Ｃ_ｆとＣ_０との分圧比で決まる帰還係数を変化させ、電圧増幅率を切り替えることができる。

なお、電圧増幅率に負の符号がついているのは、反転増幅回路であることを示している。（２）式で表される可変増幅段１３１からの出力Ｖｃｔは、電圧フォロワで構成されるバッファ段１３２によってインピーダンス変換される。

転送パルスが非活性化された後に蓄積パルスＰＴＳがハイレベルに活性化され、このときの列アンプ１３０から出力されている明時出力（以下、Ｓ出力と呼ぶ）が転送ゲート１１０ｓを介して保持容量１１２ｓに蓄積される。

続いて、水平走査回路１１９が発生する走査パルスＣＯＬＳＥＬ１、ＣＯＬＳＥＬ２、・・・によって列選択スイッチ１１４が順番に選択され、複数列の信号（Ｓ出力、Ｎ出力）が順番に水平出力線１１６に読み出される。

ここで、可変増幅段１３１が保持容量１１２を直接に駆動する構成を仮定する。このような構成では、電圧増幅率を１倍、２倍、４倍と高くするにつれて、可変増幅段１３１の帯域が低下し高速化の障害となる。

これに対して、本発明の好適な実施形態の光電変換装置２０では、電圧フォロワによるバッファ段１３２が保持容量１１２を駆動するため、可変増幅段１３１に設定された増幅率に関係なく、帯域は一定となる。また、相対精度を確保するために十分な大きさの容量を有する保持容量１１２を使用することができるため、固定パターンノイズが低減することができる。更に、保持容量１１２から水平出力線１１６ｓ、１１６ｎに電荷を読み出す形式の場合には、容量分割比を高く設定することができる。すなわち、保持容量１１２ｓ、１１２ｎの各容量値をＣＴ、水平出力線１１６の各容量値をＣＨとすると、容量分割比はＣＴ／（ＣＴ＋ＣＨ）で表すことができ、ＣＴが大きくなるほど、この比は上昇する。したがって、外部で必要な信号振幅を一定とすると、光電変換装置の他の部分でのゲインを下げることが可能になる。これにより、例えば、列アンプ１３０での電圧増幅率や、出力アンプ１１８の電圧増幅率を下げることができる、という副次的な効果が得られる。

また、バッファ段１３２に電圧フォロワを利用していることで、レベルシフトが発生せず、保持容量１１２ｎに書き込まれるＮ出力を略ＶＲＥＦにすることができる。このため、設計が容易となるとともにバッファ段１３２を最も高速に動作させることができる。

ただし、バッファ段１３２は、可変増幅段１３１の高出力インピーダンスの低出力インピーダンスに変換するという点が本質であるので、バッファ段１３２におけるゲインが１倍である必要はない。

なお、図２の光電変換装置においては、可変増幅段１３１は、反転増幅回路によって構成されていたが、図５のように、非反転増幅回路で構成されてもよい。

［第３実施形態］
図６は、本発明の第３実施形態の光電変換装置（固体撮像装置）３０の概略構成を示す図である。第３実施形態の光電変換装置３０は、列アンプ１３０内のバッファ段１３２が、ソースフォロワで構成されている点で第２実施形態の光電変換装置２０と異なる。

第３実施形態の光電変換装置３０の特徴としては、バッファ段１３２を構成する素子の数が少ないことを挙げることができる。また、飽和光量に対応した列アンプ出力で保持容量１１２に充電する際に、定電流値に制限されることなく、充電することが可能であるという特徴も有する。

保持容量に書き込まれる信号が、光量の増大とともに高い電圧となる方向である場合は、バッファ段１３２を構成するソースフォロアは、ＮＭＯＳによるソースフォロワが好適である。逆に光量の増大とともに低い電圧となる方向である場合は、ＰＭＯＳによるソースフォロワが好適である。

以上のことから、第３実施形態によれば、占有面積の少なく、かつ高速な列アンプを実現することができる。

［応用例］
図７は、本発明の好適な実施形態の撮像装置の概略構成を示す図である。撮像装置４００は、第１、第２、第３実施形態の光電変換装置１０、２０、３０に代表される固体撮像装置１００４を備える。

被写体の光学像は、レンズ１００２によって固体撮像装置１００４の撮像面に結像する。レンズ１００２の外側には、レンズ００２のプロテクト機能とメインスイッチを兼ねるバリア１００１が設けられうる。レンズ１００２には、それから出射される光の光量を調節するための絞り１００３が設けられうる。固体撮像素子１００４から複数チャンネルで出力される撮像信号は、撮像信号処理回路１００５によって各種の補正、クランプ等の処理が施される。撮像信号処理回路１００５から複数チャンネルで出力される撮像信号は、Ａ／Ｄ変換器６でアナログ−ディジタル変換される。Ａ／Ｄ変換器１００６から出力される画像データは、信号処理部１００７によって各種の補正、データ圧縮などがなされる。固体撮像素子１００４、撮像信号処理回路１００５、Ａ／Ｄ変換器１００６及び信号処理部１００７は、タイミング発生部１００８が発生するタイミング信号にしたがって動作する。

ブロック１００５〜１００８は、固体撮像素子１００４と同一チップ上に形成されてもよい。撮像装置４００の各ブロックは、全体制御・演算部１００９によって制御される。撮像装置４００は、その他、画像データを一時的に記憶するためのメモリ部１０１０、記録媒体への画像の記録又は読み出しのための記録媒体制御インターフェース部１０１１を備える。記録媒体１０１２は、半導体メモリ等を含んで構成され、着脱が可能である。撮像装置４００は、外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部１０１３を備えてもよい。

次に、図７に示す撮像装置４００の動作について説明する。バリア１００１のオープンに応じて、メイン電源、コントロール系の電源、Ａ／Ｄ変換器１００６等の撮像系回路の電源が順にオンする。その後、露光量を制御するために、全体制御・演算部１００９が絞り１００３を開放にする。固体撮像装置１００４から出力された信号は、撮像信号処理回路１００５をスルーしてＡ／Ｄ変換器１００６へ提供される。Ａ／Ｄ変換器１００６は、その信号をＡ／Ｄ変換して信号処理部１００７に出力する。信号処理部１００７は、そのデータを処理して全体制御・演算部１００９に提供し、全体制御・演算部１００９において露出量を決定する演算を行う。全体制御・演算部１００９は、決定した露出量に基づいて絞りを制御する。

次に、全体制御・演算部１００９は、固体撮像装置１００４から出力され信号処理部１００７で処理された信号にから高周波成分を取り出して、高周波成分に基づいて被写体までの距離を演算する。その後、レンズ１００２を駆動して、合焦か否かを判断する。合焦していないと判断したときは、再びレンズ１００２を駆動し測距を行う。

そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像装置１００４から出力された撮像信号は、撮像信号処理回路１００５において補正等がされ、Ａ／Ｄ変換器１００６でＡ／Ｄ変換され、信号処理部１００７で処理される。信号処理部１００７で処理された画像データは、全体制御・演算１００９によりメモリ部１０１０に蓄積される。

その後、メモリ部１０１０に蓄積された画像データは、全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部を介して記録媒体１０１２に記録される。また、画像データは、外部Ｉ／Ｆ部１０１３を通してコンピュータ等に提供されて処理されうる。

１０１：フォトダイオード
１０２：転送スイッチ
１０３：リセットスイッチ
１０４：増幅ＭＯＳＦＥＴ
１０５：行選択スイッチ
１０６：垂直出力線（第１画素出力線）
１０７：定電流源
１０８：クランプ容量
１０９：クランプスイッチ
１１０ｓ、１１０ｎ：転送ゲート
１１２ｓ、１１２ｎ：蓄積容量
１１４ｓ、１１４ｎ：列選択スイッチ
１１６：水平出力線（第２画素出力線）
１１８：出力アンプ
１１９：水平走査回路
１２０：演算増幅器
１２１ａ、１２１ｂ、１２１ｃ：帰還容量
１２３：垂直走査回路
１３０：列アンプ（増幅部）
１３１：可変増幅段
１３２：バッファ段

Claims (8)

1. 光電変換装置であって、
   複数の画素出力線と、
   暗時の信号である第１信号および明時の信号である第２信号を連続的に前記複数の画素出力線のうち対応する画素出力線に出力する複数の画素と、
   前記複数の画素出力線に連続的に出力された前記第１信号および前記第２信号を増幅して、増幅された第１信号および増幅された第２信号を出力する複数の増幅部と、
   前記複数の画素出力線のうち対応する画素出力線を通して定電流を流す複数の定電流源と、
   前記増幅された第１信号を保持する第１保持容量および前記増幅された第２信号を保持する第２保持容量を含み、各々が前記複数の増幅部のうちの１つの増幅部に対応する複数の回路と、
   前記複数の回路の各々から前記第１保持容量に保持された前記増幅された第１信号が出力される第１水平出力線と、
   前記複数の回路の各々から前記第２保持容量に保持された前記増幅された第２信号が出力される第２水平出力線と、
   前記第１水平出力線に出力された前記増幅された第１信号と前記第２水平出力線に出力された前記増幅された第２信号とを差動増幅する出力アンプと、を備え、
   前記複数の画素は、増幅ＭＯＳＦＥＴを含み、前記増幅ＭＯＳＦＥＴと前記複数の定電流源のうち対応する定電流源とによってソースフォロワ回路が構成され、前記ソースフォロワ回路により前記第１信号および前記第２信号が前記複数の画素出力線のうち対応する画素出力線に出力され、
   前記複数の増幅部の各々は、
   前記複数の画素出力線のうち対応する画素出力線に連続的に出力された前記第１信号および前記第２信号を複数のゲインのうち選択されたゲインで増幅する可変増幅段と、
   前記可変増幅段から出力された信号を増幅して前記増幅された第１信号および前記増幅された第２信号を発生するバッファ段と、を含む、
   ことを特徴とする光電変換装置。
2. 前記可変増幅段は、帰還型の増幅回路を含み、帰還係数の変更によってゲインが変更されることを特徴とする請求項１に記載の光電変換装置。
3. 前記複数の回路の各々の前記第１保持容量と前記第１水平出力線との接続を制御するスイッチと、
   前記複数の回路の各々の前記第２保持容量と前記第２水平出力線との接続を制御するスイッチと、
   を更に備えることを特徴とする請求項１又は２に記載の光電変換装置。
4. 前記バッファ段は、電圧フォロワを含むことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
5. 前記バッファ段は、ソースフォロワを含むことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
6. 前記可変増幅段は、
   前記複数の画素出力線のうち対応する画素出力線に接続された第１端子、および、第２端子を有するクランプ容量と、
   前記第２端子に接続された第１入力端子、参照電圧が入力される第２入力端子、および、出力端子を有する演算増幅器と、
   第１容量値を有する第１容量および第１スイッチを直列に含み、前記第１入力端子と前記出力端子とを接続する第１経路と、
   第２容量値を有する第２容量および第２スイッチを直列に含み、前記第１入力端子と前記出力端子とを接続する第２経路と、
   前記第１入力端子と前記出力端子との間に配置されたクランプスイッチと、を含む、
   ことを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
7. 前記バッファ段の出力インピーダンスは、前記可変増幅段の出力インピーダンスよりも小さい、
   ことを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
8. 請求項１乃至７のいずれか１項に記載の光電変換装置と、
   前記光電変換装置から提供される信号を処理する処理回路と、
   を備えることを特徴とする撮像装置。

Images