JP2008042675A - 光電変換装置及び撮像装置 - Google Patents

Abstract

【課題】Ｎ出力（ノイズレベル）の読み出し時とＳ出力（データレベル）の読み出し時とにおいてクリップトランジスタに流れる微小な電流の差が画質に与える影響を低減する。
【解決手段】光電変換装置１００は、画素出力線１３０と、入射する光に応じて画素出力線１３０を駆動する画素１０１と、画素１０１からノイズレベルを読み出すときに画素出力線１３０の電位を制限するクリップトランジスタ１２１とを備える。光電変換装置１００は、更に、クリップトランジスタ１２１のゲート電位を制御する制御回路１４０を備える。制御回路１４０は、ノイズレベルを読み出すときは、画素出力線１３０の電位を制限するための電位ＶＣＬＩＰをクリップトランジスタ１２１のゲートに提供する。制御回路１４０は、データレベルを読み出すときは、画素出力線１３０の電位に応じて定まる電位をクリップトランジスタ１２１のゲートに提供する。
【選択図】図１

Description

本発明は、光電変換装置及び撮像装置に関する。

近年、増幅型の固体撮像装置、特にＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の固体撮像装置が注目されている。ＣＭＯＳ型固体撮像装置では、画角内に太陽が存在する場合のように非常に強い光が撮像面に入射した場合に、その強い光の入射部分が黒く映し出される現象が発生することがある。この現象は、高輝度黒沈み、黒沈み、或いは、黒化現象と呼ばれる。ここでは、この現象を"黒沈み"と呼ぶことにする。

黒沈みは、画素からＳ出力（データレベル）とＮ出力（ノイズレベル）を読み出し、両者の差分を演算して出力するＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）方式において見られる。Ｎ出力を読み出す際に高輝度の光が入射していると、それによって生成される電荷が浮遊拡散部に入り込んで該浮遊拡散部の電位を低下させる。これに応じて画素から出力されるＮ出力が低下する。この低下が過度になると、Ｓ出力とＮ出力との差分が極めて小さくなり、黒沈みが発生する。

特許文献１には、単位画素の出力端にクリップ（クランプ）トランジスタを接続し、Ｎ出力（リセット信号）の読み出し時にクリップトランジスタによって単位画素の出力端の電位が一定値以下に低下しないようにしたイメージセンサが開示されている。
特開２００４−２２２２７３号公報

特許文献１において、クリップトランジスタは、Ｎ出力の読み出し時に画素に強い光が当るとオンして出力端の電位変化を制限する。一方、特許文献１において、クリップトランジスタは、Ｎ出力の読み出し時であっても画素に強い光が当らない場合にはオフしているし、また、Ｓ出力の読み出し時においてもオフしている。

つまり、画素に強い光が当らない場合には、Ｎ出力の読み出し時においてもＳ出力の読み出し時においてもクリップトランジスタはオフ状態である。しかしながら、Ｎ出力の読み出し時には、クリップトランジスタのゲートにクランプ用の電圧が印加され、Ｓ出力の読み出し時には、クリップトランジスタのゲートにそれが常にオフするような電圧が印加されうる。この場合、Ｎ出力の読み出し時とＳ出力の読み出し時とにおいて、共にクリップトランジスタがオフしているとしても、ゲートに印加される電圧が異なることになる。したがって、Ｎ出力の読み出し時とＳ出力の読み出し時とにおいて、オフ状態のクリップトランジスタに流れる微小な電流の大きさには差が存在しうる。

よって、Ｓ出力とＮ出力との差分を演算するＣＤＳ動作において、画素の増幅トランジスタの閾値ばらつきの影響については除去することが可能であるが、クリップトランジスタのばらつきの影響については除去することができない。

特に、クリップトランジスタを列単位で設けるような構成においては、Ｎ出力の読み出し時とＳ出力の読み出し時とにおいてオフ状態のクリップトランジスタに流れる微小な電流の差が列ことに異なるために、出力画像に縦筋（固定パターンノイズ）が現れる。

このような縦筋（固定パターンノイズ）は、特に、低輝度撮影において目立ち、高ゲイン、高ＩＳＯの設定において著しい画質劣化を引き起こしうる。

本発明は、上記の課題認識を契機としてなされたものであり、例えば、Ｎ出力（ノイズレベル）の読み出し時とＳ出力（データレベル）の読み出し時とにおいてクリップトランジスタに流れる微小な電流の差が画質に与える影響を低減することを目的とする。

本発明の第１の側面は、光電変換装置に係り、該光電変換装置は、画素出力線と、入射する光に応じて前記画素出力線を駆動する画素と、第１電圧を供給する電圧供給線にドレインが接続され、前記画素出力線にソースが接続され、前記画素からノイズレベルを読み出すときに前記画素出力線の電位を制限するクリップトランジスタと、前記画素から前記画素出力線を通してノイズレベルを読み出すときは、前記画素出力線の電位を制限するための第２電圧を前記クリップトランジスタのゲートに提供し、前記画素から前記画素出力線を通してデータレベルを読み出すときは、前記画素出力線の電位に応じて定まる電位を前記クリップトランジスタのゲートに提供する制御回路とを備える。

本発明の好適な実施形態によれば、前記制御回路は、前記画素からデータレベルを読み出すときは、前記画素出力線の電位に基づく電圧を前記クリップトランジスタのゲートに提供するように構成されうる。

本発明の好適な実施形態によれば、前記制御回路は、レベルシフト回路を含み、前記画素からデータレベルを読み出すときは、前記画素出力線の電位に基づく電圧を前記レベルシフト回路でレベルシフトさせた電圧を前記クリップトランジスタのゲートに提供するように構成されうる。

本発明の好適な実施形態によれば、前記画素からデータレベルを読み出すときに前記制御回路が前記クリップトランジスタのゲートに提供する電圧は、前記クリップトランジスタがオンしない電圧値である。

本発明の好適な実施形態によれば、前記光電変換装置は、前記画素出力線に出力されるデータレベルとノイズレベルとの差分を演算して画素信号を得るＣＤＳ回路を更に備える。

本発明の好適な実施形態によれば、前記画素は、光電変換部、転送ゲート、浮遊拡散部、増幅トランジスタ及びリセットトランジスタを含みうる。

本発明の第２の側面は、上記の光電変換装置と、前記光電変換装置から提供される信号を処理する処理回路とを備える。

本発明によれば、例えば、Ｎ出力（ノイズレベル）の読み出し時とＳ出力（データレベル）の読み出し時とにおいてクリップトランジスタに流れる微小な電流の差が画質に与える影響を低減することができる。

以下、添付図面を参照しながら本発明の好適な実施形態を説明する。

[第１実施形態]
図１は、本発明の第１実施形態の光電変換装置の概略構成を示す等価回路図である。図１に示すような光電変換装置（固体撮像装置）１００は、増幅型固体撮像装置又は増幅型ＭＯＳセンサとも呼ばれうる。光電変換装置１００は、一次元状又は二次元状に配列された複数の画素１０１を有する。画素１０１は、入射する光に応じて画素出力線１３０を駆動する。画素１０１は、例えば、光電変換部１０２、転送ゲート１０３、浮遊拡散部１０４、増幅トランジスタ１０５、リセットトランジスタ１０６を含みうるが、これに限定はされない。光電変換部１０２は、例えばフォトダイオードを含み、光を受けて電荷を発生する。転送ゲート１０３は、光電変換部１０２で発生した電荷を転送パルスＰＴＸに従って浮遊拡散部（フローティングディフュージョン）１０４に転送する。浮遊拡散部１０４の電位は、それに転送された電荷の量によって決定される。よって、浮遊拡散部１０４は、電荷の量を電位に変換する素子として把握されうる。増幅トランジスタ１０５は、浮遊拡散部１０４の電圧を増幅して画素出力線１３０に出力する。

リセットトランジスタ１０６は、浮遊拡散部１０４の電位を所定電位にリセットする。リセットトランジスタ１０６のソースは、浮遊拡散部１０４及び増幅トランジスタ１０５のゲートに接続され、リセットトランジスタ１０６のドレインは、増幅トランジスタ１０５のドレインと共にドレイン線ＶＤに接続される。

図１では、説明の便宜のために、画素１０１の配列は、２行×２列の配列として簡略化されている。また、図１では、一例として、奇数列の画素の信号を下側の読み出し回路で読み出し、偶数列の画素の信号を上側の読み出し回路で読み出す方式の光電変換装置において上側の読み出し回路の図示が省略されている。

図３は、光電変換装置の動作を示すタイミングチャートである。この実施形態の光電変換装置１００では、読み出し対象の行の選択は、増幅トランジスタ１０５のゲートの電位を制御することによってなされる。具体的には、非選択行の増幅用トランジスタ１０５がオフするようにそのゲート電位を低くし、選択行の増幅用トランジスタ１０５がオンするようにそのゲート電位を高くすることにより行選択が行われる。画素出力線１３０は、選択された行の増幅用トランジスタ１０５と定電流負荷１０９によって形成されるソースフォロア回路の出力ノードである。画素出力線１３０は、選択された行の浮遊拡散部１０４の電位に従った電位となる。なお、以下の説明において、"ｎ"は、光電変換装置１００の第ｎ行を意味し、"ｎ＋１"は、光電変換装置１００の第（ｎ＋１）行を意味する。

第ｎ行の画素読み出し期間（ｎ）中の画素非選択動作期間において、垂直走査回路１１０によって全行のリセット信号ＰＲＥＳ（０）、・・・、ＰＲＥＳ（ｎ）、ＰＲＥＳ（ｎ＋１）、・・・がハイレベルにされる。これにより、全画素の浮遊拡散部１０４がドレイン線ＶＤ及びリセットトランジスタ１０６を介してローレベルにリセットされる。このときのドレイン線ＶＤは、ローレベルとなっている。

続いて、画素選択動作期間（ｎ）において、選択行（第ｎ行）を除く行のリセット信号がローレベルとなり、選択行（第ｎ行）のドレイン線ＶＤがハイレベルとなる。これにより、選択行（第ｎ行）の浮遊拡散部１０４は、ハイレベルにリセットされる。その後、選択行（第ｎ行）のリセット信号ＰＲＥＳ（ｎ）もローレベルとなる。このとき、画素リセット状態に対応する出力（すなわち、Ｎ出力或いはノイズレベル）が画素出力線１３０に読み出される。

画素出力線１３０の信号は、増幅回路１１１によって増幅される。増幅回路１１１は、例えば、演算増幅器（差動増幅回路）１１２、入力容量１１３、帰還容量１１４、クランプ制御スイッチ１１５を含んで構成されうる。この構成では、入力容量１１３と帰還容量１１４との比で反転ゲインが得られる。画素リセット状態に対応するＮ出力が画素出力線１３０に読み出された状態でクランプパルスＰＣＬＭＰがハイレベルとなり、演算増幅器１１２の反転入力端子と出力端子とが短絡される。これにより、演算増幅器１１２の出力端子のレベルは、電圧ＶＲＥＦにほぼ等しくなる。その後、クランプパルスＰＣＬＭＰがローレベルとなり、演算増幅器１１２の出力端子には、画素のリセット状態に対応するＮ出力（ノイズレベル）が現れる。この状態で、転送パルスＰＴＮをハイレベルにすることによって、画素のリセット状態に対応するＮ出力が転送スイッチ（転送トランジスタ）１１７ｎを介してメモリ（容量）１１８ｎに蓄積される。

その後、第ｎ行の転送パルスＰＴＸ（ｎ）によって転送スイッチ１０３が一定期間オンとなり、光電変換部１０２から浮遊拡散部１０４に電荷が転送される。第ｎ行の増幅トランジスタ１０５は、浮遊拡散部１０４の電位に基づく信号を画素出力線１３０に出力する。このとき、ＰＣＬＭＰはローレベルとなっていて、演算増幅器１１２は、光信号による画素出力線１３０の電圧変化成分に対して反転ゲインを与えた電圧成分がＮ出力に重畳されたＳ出力（データレベル）を出力端子に発生させる。

続いて、転送パルスＰＴＳがハイレベルとなり、光信号に対応したＳ出力が転送スイッチ（転送トランジスタ）１１７ｓを介してメモリ（容量）１１８ｓに蓄積される。次に、第ｎ行の水平走査期間（ｎ）において水平転送動作が行われる。すなわち、水平走査回路１１９によって列が順に選択されながら、選択された列のＳ出力とＮ出力との差分が差分アンプ１２０で増幅され、第ｎ行の画素信号が得られる。ここで、Ｓ出力とＮ出力との差分に基づいて光応答出力を得る動作は、周知のとおり、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）動作と呼ばれる。この実施形態では、ＣＤＳ動作のためのＣＤＳ回路は、増幅回路１１１、転送スイッチ１１７ｎ、１１７ｓ、メモリ１１８ｎ、１１８ｓ、差分アンプ１２０等を含んで構成される。

以上の動作を垂直走査回路１１０によって選択する行を走査しながら繰り返すことにより、画面内全画素の画素信号が得られる。

なお、一例を挙げると、電源電圧は３．３Ｖ、ドレイン線ＶＤのローレベルは０．３Ｖ〜１．０Ｖ、ドレイン線ＶＤのハイレベルは３．３Ｖに設定することができる。

この実施形態の光電変換装置１００は、Ｎ出力の読み出し（メモリ１１８ｎへのＮ出力の蓄積）時にＮ出力レベルを制限することによって黒沈みを抑制する。具体的には、Ｎ出力の読み出し時に非常に強い光が光電変換装置に入射することによって浮遊拡散部に電荷が流入すると、それに応じて増幅トランジスタが画素出力線を駆動することによってＮ出力が低下し黒沈みが発生しうる。そこで、Ｎ出力の読み出し時は、クリップトランジスタ１２１によって、画素出力線１３０の電位が規定値を下回らないように制限（クリップ）する。

クリップトランジスタ１２１のゲートの電位は、制御回路１４０によって制御される。制御回路１４０は、クリップトランジスタ１２１ごと、すなわち、列毎に設けられる。制御回路１４０は、垂直走査回路１１０から提供されるクリップ制御信号ＰＣＬＩＰによって制御される伝送ゲート１２２、１２３を含む。

画素出力線１３０には、クリップトランジスタ１２１のソースが接続されている。クリップトランジスタ１２１のドレインには、所定の電圧（第１電圧）、例えば電源電圧ＶＤＤが提供される。トランジスタ１２１のゲートには、画素出力線１３０を通してＮ出力を読み出す時には、クリップ制御信号ＰＣＬＩＰによって制御される伝送ゲート１２２を介して、クリップ制御電圧（第２電圧）ＶＣＬＩＰが印加される。このとき、画素出力線１３０の電位は、トランジスタ１２１のゲートに印加されるクリップ制御電圧ＶＣＬＩＰで決まる電位（クリップ電位）によって下限が定まる。

一方、画素出力線１３０を通してＳ出力を読み出す時には、トランジスタ１２１のゲートには、クリップ制御信号ＰＣＬＩＰによって制御される伝送ゲート１２３を介して、画素出力線１３０の電位に基づく電圧が印加される。このときは、クリップトランジスタ１２１のソースの電位が画素出力線１３０の電位であるとともに、クリップトランジスタ１２１のゲートの電位が画素出力線１３０の電位とほぼ等しい。よって、Ｓ出力の読み出し時には、クリップトランジスタ１２１は、画素出力線１３０の電位に関係なく、オフ状態となる。これは、Ｓ出力の読み出し時には、クリップトランジスタ１２１が無効化されることを意味する。

この実施形態では、トランジスタ１２１のゲートには、クリップ制御信号ＰＣＬＩＰがハイレベルのときはクリップ制御電圧ＶＣＬＩＰが印加され、クリップ制御信号ＰＣＬＩＰがローレベルのときは画素出力線１３０の電位に基づく電圧が印加される。クリップ制御信号ＰＣＬＩＰは、選択行のリセット信号がインアクティブ（ここでは、ローレベル）になった後であってクランプパルスＰＣＬＭＰの発生になる前にアクティブ（ここでは、ハイレベル）になる。また、クリップ制御信号ＰＣＬＩＰは、転送パルスＰＴＮによるＮ出力の転送が完了した後であって転送パルスＰＴＸの発生前にインアクティブ（ここでは、ローレベルになる。

以下、Ｓ出力の読み出し時にクリップトランジスタ１２１のゲートに画素出力線１３０の電位に基づく電圧を印加する理由を説明する。

Ｓ出力の読み出し時にクリップトランジスタ１２１のゲートに接地電位等の電圧を与えるとすると、Ｎ出力の読み出し時とＳ出力の読み出し時とで、クリップトランジスタ１２１のゲートに印加される電圧に基づくゲート電位が大きく異なることになる。よって、オフ状態のクリップトランジスタ１２１のリーク電流も、Ｎ出力の読み出し時とＳ出力の読み出し時とで異なることになる。更に、Ｎ出力の読み出し時とＳ出力の読み出し時とにおけるリーク電流の差は、列ごとに異なりうる。Ｓ出力とＮ出力との差分を演算するＣＤＳ動作において、画素の増幅トランジスタ１０５の閾値ばらつきの影響については除去することが可能であるが、クリップトランジスタ１２１のばらつきの影響については除去することができない。これは、黒沈みを抑えるためにクリップトランジスタ１２１を設けたことによる弊害であると言える。

そこで、この実施形態では、Ｓ出力の読み出し時にクリップトランジスタ１２１のゲートに画素出力線１３０の電位に応じた電圧（ここでは、画素出力線１３０の電位）を印加する。これにより、低輝度状態において、Ｓ出力の読み出し時のクリップトランジスタ１２１のゲート電位をＮ出力の読み出し時のクリップトランジスタ１２１のゲート電位に近づけることができる。これによって、Ｎ出力の読み出し時とＳ出力の読み出し時とにおけるリーク電流の差を低減し、更に、列間におけるばらつきを低減することができる。

なお、高輝度状態においては、Ｓ出力の読み出し時には浮遊拡散部１０４の電位が下がることで画素信号線１３０の電位が下がり、その電位に基づく電圧がクリップトランジスタ１２１のゲートに印加されるため、ダイナミックレンジを圧迫させることはない。この状態において、Ｎ信号読み出し時とＳ信号読み出し時のクリップＭＯＳの動作状態が異なることになるが、高輝度状態であるため、数ｍＶのばらつきは画像としては見えないため、実使用上は問題ない。

つまり、この実施形態では、ノイズが目立つ低輝度状態ではクリップトランジスタのばらつきに起因する列ＦＰＮを低減し、ノイズが目立ちにくい高輝度状態では列ＦＰＮを補正せずに画素のダイナミックレンジを維持できることができる。更に、高輝度状態の過度な状況における起こり得る黒沈みについては、クリップトランジスタによって、Ｎ出力の読み出し時の画素出力線１３０の電位を制限することによって低減される。

上記の例は、画素出力線１３０の電位に基づく電圧を伝送ゲート１２３を介してクリップトランジスタ１２１のゲートに提供するものであるが、本発明はこれに制限されない。例えば、画素出力線１３０の電位をホールドして、この電位をインピーダンス変換してクリップトランジスタ１２１のゲートに提供してもよい。

本発明の光電変換装置は、上記の例に限定されず、例えば、ＡＭＩ、ＢＡＳＩＳ、ＶＭＩＳ、ＢＣＡＳＴ、ＬＢＣＡＳＴ、ＣＭＤ等にも適用可能である。

また、画素構成に関しても、本発明は、４画素共有、２画素共有、共有なしのどのタイプにでも適用可能である。また、本発明は、フォトダイオードが完全転送型である光電変換装置にも適用可能である。

［第２実施形態］
図２は、本発明の第２実施形態の光電変換装置の概略構成を示す等価回路図である。本発明の第２実施形態の光電変換装置は、制御回路１４０が伝送ゲート１２３と画素出力線１３０との間にレベルシフト回路１２４を有する点でのみ第１実施形態と異なる。

第１実施形態では、Ｎ出力の読み出し時には、クリップトランジスタ１２１のゲートにクリップ制御電圧ＶＣＬＩＰが印加され、Ｓ出力の読み出し時には、クリップトランジスタ１２１のゲートに画素出力線１３０の電位に基づく電圧が印加される。これにより、低輝度状態におけるＳ出力の読み出し時のクリップトランジスタ１２１のゲート電位をＮ出力の読み出し時のクリップトランジスタ１２１のゲート電位に近づけることができる。この実施形態は、レベルシフト回路１２４を設けることにより、低輝度状態におけるＳ出力の読み出し時のクリップトランジスタ１２１のゲート電位をＮ出力の読み出し時のクリップトランジスタ１２１のゲート電位に更に近づけようとするものである。

レベルシフト回路１２４は、画素出力線１３０の電位をクリップトランジスタ１２１の閾値よりも小さいシフト量だけ上方にレベルシフトした電位に基づく電圧を、伝送ゲート１２３を介して、クリップトランジスタ１２１のゲートに提供する。ここで、レベルシフト回路１２４によるレベルシフト量をクリップトランジスタ１２１の閾値よりも小さくする理由は、レベルシフト回路１２４によるシフトによってクリップトランジスタ１２１がオン状態になることを避けるためである。

第２実施形態によれば、第１実施形態によりも、クリップトランジスタ１２１の列間ばらつきの影響のＣＤＳ動作による低減効果が大きいい。

［応用例］
図４は、本発明の好適な実施形態の撮像装置の概略構成を示す図である。撮像装置４００は、第１、第２実施形態の光電変換装置１００に代表される固体撮像装置１００４を備える。

被写体の光学像は、レンズ１００２によって固体撮像装置１００４の撮像面に結像する。レンズ１００２の外側には、レンズ００２のプロテクト機能とメインスイッチを兼ねるバリア１００１が設けられうる。レンズ１００２には、それから出射される光の光量を調節するための絞り１００３が設けられうる。固体撮像素子１００４から複数チャンネルで出力される撮像信号は、撮像信号処理回路１００５によって各種の補正、クランプ等の処理が施される。撮像信号処理回路１００５から複数チャンネルで出力される撮像信号は、Ａ／Ｄ変換器６でアナログ−ディジタル変換される。Ａ／Ｄ変換器１００６から出力される画像データは、信号処理部１００７によって各種の補正、データ圧縮などがなされる。固体撮像素子１００４、撮像信号処理回路１００５、Ａ／Ｄ変換器１００６及び信号処理部１００７は、タイミング発生部１００８が発生するタイミング信号にしたがって動作する。

ブロック１００５〜１００８は、固体撮像素子１００４と同一チップ上に形成されてもよい。撮像装置４００の各ブロックは、全体制御・演算部１００９によって制御される。撮像装置４００は、その他、画像データを一時的に記憶するためのメモリ部１０１０、記録媒体への画像の記録又は読み出しのための記録媒体制御インターフェース部１０１１を備える。記録媒体１０１２は、半導体メモリ等を含んで構成され、着脱が可能である。撮像装置４００は、外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部１０１３を備えてもよい。

次に、図４に示す撮像装置４００の動作について説明する。バリア１００１のオープンに応じて、メイン電源、コントロール系の電源、Ａ／Ｄ変換器１００６等の撮像系回路の電源が順にオンする。その後、露光量を制御するために、全体制御・演算部１００９が絞り１００３を開放にする。固体撮像装置１００４から出力された信号は、撮像信号処理回路１００５をスルーしてＡ／Ｄ変換器１００６へ提供される。Ａ／Ｄ変換器１００６は、その信号をＡ／Ｄ変換して信号処理部１００７に出力する。信号処理部１００７は、そのデータを処理して全体制御・演算部１００９に提供し、全体制御・演算部１００９において露出量を決定する演算を行う。全体制御・演算部１００９は、決定した露出量に基づいて絞りを制御する。

次に、全体制御・演算部１００９は、固体撮像装置１００４から出力され信号処理部１００７で処理された信号にから高周波成分を取り出して、高周波成分に基づいて被写体までの距離を演算する。その後、レンズ１００２を駆動して、合焦か否かを判断する。合焦していないと判断したときは、再びレンズ１００２を駆動し測距を行う。

そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像装置１００４から出力された撮像信号は、撮像信号処理回路１００５において補正等がされ、Ａ／Ｄ変換器１００６でＡ／Ｄ変換され、信号処理部１００７で処理される。信号処理部１００７で処理された画像データは、全体制御・演算１００９によりメモリ部１０１０に蓄積される。

その後、メモリ部１０１０に蓄積された画像データは、全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部を介して記録媒体１０１２に記録される。また、画像データは、外部Ｉ／Ｆ部１０１３を通してコンピュータ等に提供されて処理されうる。

本発明の第１実施形態の光電変換装置の概略構成を示す等価回路図である。 本発明の第２実施形態の光電変換装置の概略構成を示す等価回路図である。 本発明の第１、第２実施形態の光電変換装置の動作を示すタイミングチャートである。 本発明の好適な実施形態の撮像装置の概略構成を示す図である。

Claims (7)

1. 画素出力線と、
   入射する光に応じて前記画素出力線を駆動する画素と、
   第１電圧を供給する電圧供給線にドレインが接続され、前記画素出力線にソースが接続され、前記画素からノイズレベルを読み出すときに前記画素出力線の電位を制限するクリップトランジスタと、
   前記画素から前記画素出力線を通してノイズレベルを読み出すときは、前記画素出力線の電位を制限するための第２電圧を前記クリップトランジスタのゲートに提供し、前記画素から前記画素出力線を通してデータレベルを読み出すときは、前記画素出力線の電位に応じて定まる電位を前記クリップトランジスタのゲートに提供する制御回路と、
   を備えることを特徴とする光電変換装置。
2. 前記制御回路は、前記画素からデータレベルを読み出すときは、前記画素出力線の電位に基づく電圧を前記クリップトランジスタのゲートに提供することを特徴とする請求項１に記載の光電変換装置。
3. 前記制御回路は、レベルシフト回路を含み、前記画素からデータレベルを読み出すときは、前記画素出力線の電位に基づく電圧を前記レベルシフト回路でレベルシフトさせた電圧を前記クリップトランジスタのゲートに提供することを特徴とする請求項１に記載の光電変換装置。
4. 前記画素からデータレベルを読み出すときに前記制御回路が前記クリップトランジスタのゲートに提供する電圧は、前記クリップトランジスタがオンしない電圧値であることを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
5. 前記画素出力線に出力されるデータレベルとノイズレベルとの差分を演算して画素信号を得るＣＤＳ回路を更に備えることを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
6. 前記画素は、光電変換部、転送ゲート、浮遊拡散部、増幅トランジスタ及びリセットトランジスタを含むことを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
7. 請求項１乃至６のいずれか１項に記載の光電変換装置と、
   前記光電変換装置から提供される信号を処理する処理回路と、
   を備えることを特徴とする撮像装置。

Images