JP2005269471A - 固体撮像装置および固体撮像装置の駆動方法 - Google Patents

Abstract

【課題】帰還容量の容量値を調節することで画像信号の増幅率を変更すると、ランダムノイズも単純に容量比で増幅されてしまうとともに、容量を分割することによって増幅率ばらつきが増加する。
【解決手段】単位画素１１の行列状配列の列毎に配される読み出し回路１４Ａにおいて、リセット信号Ｖｐおよび画素信号Ｖｄについてそれぞれ、スイッチ２１によって複数回ずつサンプリングしかつ帰還容量２６で加算するようにし、サンプリングの回数によって増幅率を任意に設定可能な構成とする。
【選択図】図２

Description

本発明は、固体撮像装置および固体撮像装置の駆動方法に関し、特に単位画素の行列状配列の列毎に出力される信号を読み出し回路で増幅して読み出した後、水平走査にて順次出力する構成の固体撮像装置および当該固体撮像装置の駆動方法に関する。

デジタルスチルカメラなど、光を電気信号に変換して画像信号を出力する撮像装置において、その撮像デバイスとして用いられる固体撮像装置には、ＭＯＳ(Metal-Oxide Semiconductor;金属酸化膜半導体)型イメージセンサやＣＣＤ(Charge Coupled Device;電荷結合素子)型イメージセンサなどがある。これらのうち、ＭＯＳ型イメージセンサは、開発当初、画素と選択スイッチのみで構成されるパッシブ型と呼ばれる構造であったことから、読み出される信号が微弱であるためにノイズに対して弱いという欠点があった。

しかし、ＣＭＯＳ集積回路と同様のプロセスで製造できるＣＭＯＳイメージセンサが開発され、ＣＭＯＳプロセスに付随した微細化技術により、画素ごとに増幅器を有するアクティブ型の構造が容易に作れるようになったことから、上述のような欠点を克服することができた。また、ＣＭＯＳイメージセンサは、画素部以外の駆動回路、信号処理回路を同一チップに集積できるという特徴をもっている。このため、近年、ＣＭＯＳイメージセンサに関してより多くの研究開発がなされている。

ＣＭＯＳイメージセンサにおける画素信号の読み出し回路の従来例を図８に示す。図８において、画素１０１に蓄積された電荷を、画素ごとに配置された選択トランジスタＮ１を介して、スイッチトキャパシタ型積分回路１０２で読み出す構成となっており、この画素信号を読み出す回路が列毎に配置されている（例えば、特許文献１参照）。スイッチトキャパシタ型積分回路１０２は、非反転（＋）入力端子にリファレンス電圧Ｖｒｅｆが与えられる差動増幅器１０３と、当該差動増幅器１０３の反転（−）入力端子に接続された入力容量１０４と、差動増幅器１０３の出力端子と反転入力端子との間に接続された帰還容量１０５およびスイッチ１０６を有する構成となっている。

ここで、入力容量１０４の容量値をＣｉ、帰還容量１０５の容量値をＣｆとすると、スイッチトキャパシタ型積分回路１０２は、画素１０１に蓄積された画素信号Ｖｔと画素１０１を初期化したときのリセット信号Ｖｎの差分値（Ｖｔ−Ｖｎ）にＣｉ／Ｃｆの容量比をかけ、リファレンス電圧Ｖｒｅｆを基準にして反転することで、画素１０１の信号として読み出す。このスイッチトキャパシタ型積分回路１０２では、差動増幅器１０３の帰還容量Ｃｆをスイッチ１０５によって任意に選択し、Ｃｉ／Ｃｆの容量比を変えることにより、画像信号の増幅率を任意に変更することができる。

ここでは、画素１０１がパッシブ型で構成されている場合を例に挙げているが、アクティブ型の場合には、画素２０１は図９に示すような構成になる。このアクティブ型の画素２０１に対応した読み出し回路の従来例を図１０に示す。

図１０に示す回路では、画素２０１に蓄積された電荷を、画素ごとに配置され、トランジスタＭ４とソースフォロアを形成するトランジスタＭ２のゲートで受け、読み出された信号をスイッチトキャパシタ型積分回路２０２で読み出す構成となっている。スイッチトキャパシタ型積分回路２０２は、非反転入力端子にリファレンス電圧Ｖｒｅｆ１が与えられる差動増幅器２０３と、当該差動増幅器２０３の反転入力端子に接続された入力容量２０４と、差動増幅器２０３の出力端子と反転入力端子との間に並列に接続された帰還容量２０５およびスイッチ２０６を有する構成となっている。

ここで、入力容量２０４の容量値をＣ１、帰還容量５０５の容量値をＣ２とすると、スイッチトキャパシタ型積分回路２０２は、画素２０１に蓄積された画素信号Ｖｄと画素２０１を初期化したときのリセット信号Ｖｐの差分値（Ｖｄ−Ｖｐ）にＣ１／Ｃ２の容量比をかけ、リファレンス電圧Ｖｒｅｆ１を基準にして反転することで、画素２０１の信号として読み出す。したがって、図８と同様に、読み出される画像信号を増幅するにはＣ１／Ｃ２の容量比を変えることで実現できる。

特開２００３３２０１４６号公報

しかしながら、上記従来例に係るＣＭＯＳイメージセンサでは、帰還容量Ｃｆ／Ｃ２の容量値を調節することにより、画像信号の増幅率を変更するようにしているため、以下に説明する二つの問題点が挙げられる。その一つは、画素信号の読み出し回路に入力されるノイズ（固定パターンノイズ、ランダムノイズ）も単純に容量比（Ｃｉ／Ｃｆ，Ｃ１／Ｃ２）で増幅されてしまうという問題である。

すなわち、容量比を４倍にして増幅率を４倍とすれば、画像信号が４倍されるが、ノイズも同じく４倍されてしまうため、Ｓ／Ｎは改善されない。固体撮像装置の性能の一つであるノイズ特性Ｓ／Ｎは直接、画像として目に見える形で現れ、特に暗いシーンでの撮影においてはゲインをかけることが多く、ノイズによるざらつき感がより強調されてしまうことから、その特性を改善することが望ましい。

ここで、ＣＭＯＳイメージセンサは、構造的に、画素毎のトランジスタ特性のばらつきと、入射光量と無関係に発生する暗電流によって固定パターンノイズ（ＦＰＮ）が発生しやすいとされている。この固定パターンノイズの内、画素間固定パターンノイズや列毎の固定パターンノイズについてはＣＤＳ(Correlated Double Sampling;相関二重サンプリング)などの周知の技術で抑圧できるため、ノイズ特性として特にその特性の改善が望まれるのはランダムノイズとなる。

次に、従来技術のもう一つの問題は、増幅率を調整するために容量を分割してしまうことによる増幅率ばらつき増加の問題である。図８に示すように、増幅率を調節するためには帰還容量Ｃｆを複数の容量に分割する必要があり、例えば８倍の増幅率を得るためには入力容量Ｃｉの１／８の容量を用意する必要がある。容量値は面積に比例し、容量値ばらつきは面積が小さいほど増加する。したがって、容量を小さくすると、容量値ばらつきが増加することになるため、増幅率Ｃｉ／Ｃｆのばらつきにそのまま反映されてしまう。このゲインばらつきは、ゲインを多段に変更可能な構成にした場合、単調増加を保証しにくくさせ、そのまま歩留まり低下につながることになる。

本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、読み出す画素信号を増幅するに当たって、良好なノイズ特性（高いＳ／Ｎ）を得ることができるとともに、ゲインばらつきを抑えて精度の高い増幅率を設定可能な固体撮像装置および固体撮像装置の駆動方法を提供することにある。

上記目的を達成するために、本発明では、光電変換素子を含む単位画素が行列状に２次元配置されてなる固体撮像装置において、前記単位画素の行列状配列の列毎に、前記単位画素から出力される信号を、前記単位画素の１つにつき複数回サンプリングしかつ当該複数回サンプリングした信号を加算して読み出す構成を採っている。

上記構成の固体撮像装置において、単位画素から出力される信号を、画素１つにつき複数回サンプリングしかつ加算して読み出すことにより、帰還容量の容量値を切り替えなくても、サンプリングの回数によって増幅率を変えることができる。すなわち、サンプリング回数の設定によって任意の増幅率ｎを得ることができる。このとき、画素信号をｎ倍してもランダムノイズはノイズ√ｎ倍にしかならない。

本発明によれば、サンプリング回数によって任意の増幅率ｎを設定することにより、画素信号をｎ倍してランダムノイズは√ｎ倍にしかならないため、帰還容量の容量値を切り替えるのに比べてノイズ特性Ｓ／Ｎを改善できるとともに、容量を分割する必要がないためにゲインばらつきを抑えて精度の高い増幅率を設定することができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明が適用されるＣＭＯＳイメージセンサの構成の概略を示すブロック図である。図１から明らかなように、本適用例に係るＣＭＯＳイメージセンサは、単位画素１１が行列状に２次元配置されてなる画素アレイ部１２、垂直駆動回路１３、読み出し回路（カラム信号処理回路）１４、水平駆動回路１５、水平信号線１６および出力回路１７を有する構成となっている。

画素アレイ部１２には、行列状の画素配列に対して列毎に垂直信号線１８が配線されている。垂直駆動回路１３は、シフトレジスタ等によって構成され、画素アレイ部１２の各単位画素１１を行毎に選択するなど処理を行う。読み出し回路１４は、行列状の画素配列の各列毎に設けられ、各単位画素１１から垂直信号線１８を介して行単位で出力される画素信号に対して種々の信号処理を行う。本発明では、この読み出し回路１４の構成を特徴としており、その詳細については後述する。

水平駆動回路１５は、シフトレジスタ等によって構成され、水平選択パルスφＨ１〜φＨｎを順次出力することによって読み出し回路１４を順番に選択し、その選択した読み出し回路１４から出力される画素信号を水平信号線１６に導く。水平信号線１６は、読み出し回路１４から順番に出力される画素信号を出力回路１７に伝送する。出力回路１７は、水平信号線１６によって伝送される画素信号に対して種々の処理を行って出力する。一例として、出力回路１７では、黒レベル調整、列バラツキ補正、信号増幅、色関係処理などが行われ、またバッファリング処理だけが行われる場合もある。

以下に、本発明の特徴とする読み出し回路１４の具体的な実施形態について説明する。なお、以下の説明では、図面の簡略化のために、行方向で隣接する２つの単位画素１１，１１と一方の単位画素１１に垂直信号線１８を介して繋がる１列分の読み出し回路１４のみを図示して説明するものとする。

［第１実施形態］
図２は、本発明の第１実施形態に係る読み出し回路１４Ａの構成を示す回路図である。図２において、単位画素１１はアクティブ型の構成をとっており、光を電荷に変換する光電変換素子、例えばフォトダイオードＰＤと、このフォトダイオードＰＤに蓄積された電荷をＦＤ（フローティングディフュージョン）に転送する転送トランジスタＱ１と、ＦＤの電荷をゲートで受けて増幅する増幅トランジスタＱ２と、ＦＤの電荷をリセットするリセットトランジスタＱ３と、それらトランジスタＱ１〜Ｑ３の各ノードを制御する制御信号線Ｌ１〜Ｌ３を有する構成となっている。

この単位画素１１では、制御信号線Ｌ２を介してセレクト制御信号Ｖｓが与えられることによって選択状態となる。この選択状態において、制御信号線Ｌ３を介してリセット制御信号ＶｒがリセットトランジスタＱ３のゲートに与えられることにより、当該リセットトランジスタＱ３がオン状態となってＦＤの電荷をリセットする。このときのＦＤの電位が増幅トランジスタＱ２を通してリセット信号Ｖｐとして出力される。その後、制御信号線Ｌ１を介して転送制御信号Ｖｔが転送トランジスタＱ１のゲートに与えられることにより、当該転送トランジスタＱ１がオン状態となってフォトダイオードＰＤの電荷をＦＤに転送する。このときのＦＤの電位が増幅トランジスタＱ２を通して画素信号Ｖｄとして出力される。

なお、ここでは、単位画素１１として、転送トランジスタＱ１、増幅トランジスタＱ２およびリセットトランジスタＱ３の３個のトランジスタを有する構成のものを例に挙げて示したが、これにさらに増幅トランジスタＱ２と垂直信号線１８との間に選択トランジスタを加えた計４個のトランジスタを有する構成のものであっても良い。

本実施形態に係る読み出し回路１４Ａは、垂直信号線１８に一端が接続されたスイッチ（第１のスイッチ手段）２１と、このスイッチ２１の他端と任意の固定電位Ｖ１のノードとの間に接続されたスイッチ（第５のスイッチ手段）２２と、スイッチ２１の他端に入力端が接続された入力容量２３と、この入力容量２３の出力端に反転（−）入力端子が接続され、非反転（＋）入力端子にクランプ電圧Ｖｃｌｐが与えられる差動増幅器２４と、この差動増幅器２４の反転入力端子と出力端子との間に接続されたスイッチ（第２のスイッチ手段）２５と、差動増幅器２４の反転入力端子と出力端子との間に直列に接続された帰還容量２６およびスイッチ（第３のスイッチ手段）２７とを有する構成となっている。

なお、読み出し回路１４Ａの出力端は、水平選択スイッチ１９を介して水平信号線１６（図１を参照）に接続される。水平選択スイッチ１９は、水平駆動回路１５から順次出力される水平選択パルスφＨ１〜φＨｎによってオン（閉）／オフ（開）駆動される。

図８に示した従来の技術では、帰還容量を複数に分割し、入力容量と帰還容量の容量比を調節することにより、画素信号を増幅するようにしていた。この場合、読み出し回路に入力されるランダムノイズをＶｎｉｎとすると、読み出し回路から出力されるランダムノイズＶｎｏｕｔは、
Ｖｎｏｕｔ＝（Ｃｉ／Ｃｆ）＊Ｖｎｉｎ
となり、入力容量と帰還容量の容量比で増幅されてしまう。

これに対して、本実施形態に係る読み出し回路１４Ａでは、帰還容量２６の容量値を固定とし、入力容量２３と帰還容量２６との容量比を調節するのではなく、単位画素１１から出力される信号をサンプリングする回数によって画素信号に対する増幅率を設定することにより、ランダムノイズＶｎｏｕｔを従来技術の場合よりも抑圧することを可能にしている。この読み出し回路１４の読み出し動作について、図３のタイミングチャートを用いて説明する。

図３は、水平ブランキング期間におけるタイミング関係を示している。図３において、ｔ２はリセット信号読出し期間、ｔ３は画素信号読出し期間となる。また、この駆動においては、入力容量２３の容量値Ｃ１と帰還容量２６の容量値Ｃ２を同じ値としたとき２倍の画素信号を得られる。

はじめに、読み出し回路１４の読み出し動作について簡単に説明すると、先ずリセット信号読出し期間ｔ２において、リセット信号Ｖｐを複数回、例えば２回サンプルホールドしかつ加算して保持し、次いで画素信号読出し期間ｔ３において画素信号Ｖｄを２回サンプルホールドする。そして、前期間に読み出した２倍のリセット信号２Ｖｐから画素信号Ｖｄを２回引くことで２（Ｖｐ−Ｖｄ）、即ちＣＤＳ処理を実現する。ただし、リセット信号Ｖｐおよび画素信号Ｖｄをスイッチ２１のサンプリング動作によってサンプリングする回数は２回に限られるものではない。以下に、読み出し回路１４におけるその詳しい読み出し動作について説明する。

はじめ期間Ａ中に、スイッチ２２，２５，２７がオンする。このとき、帰還容量２６の両端電位はクランプ電圧Ｖｃｌｐとなり、帰還容量２６に蓄積されていた電荷がゼロに初期化される。次に、リセット信号読出し期間ｔ２における期間Ｂ中に、リセット制御信号Ｖｒが立ち上がり、画素１１のＦＤをリセットする。同時に、スイッチ２１，２５がオンする。これにより、入力容量２３の両端には画素１１からのリセット信号Ｖｐとクランプ電圧Ｖｃｌｐが加わり、Ｃ１・(Ｖｐ−Ｖｃｌｐ)の電荷が入力容量２３にサンプルホ−ルドされる。

次に、期間Ｃでスイッチ２１,２５がオフし２２,２７がオンする。このとき、差動増幅器２４には帰還容量２６を通して負帰還がかかるため、ノードＮの電位（差動増幅器２４の反転入力端子電位）はクランプ電圧Ｖｃｌｐとなる。これにより、入力容量２３の電荷はＣ１・（Ｖ１−Ｖｃｌｐ）に変動し、この変動電荷Ｃ１・（Ｖｐ−Ｖ１）が帰還容量２６にサンプルホ−ルドされる。このとき、差動増幅器２４の出力Ｖ３はＶｃｌｐ＋（Ｖｐ−Ｖ１）・Ｃ１／Ｃ２となる。

さらに、期間Ｄでスイッチ２２,２７がオフし、スイッチ２１,２５がオンする。ここでまた入力容量２３の両端には画素１１からのリセット信号Ｖｐとクランプ電圧Ｖｃｌｐが加わり、電荷Ｃ１・（Ｖｐ−Ｖｃｌｐ）が入力容量２３にサンプルホ−ルドされる。このとき、スイッチ２７がオフしているため、帰還容量２６には上記変動電荷Ｃ１・（Ｖｐ−Ｖ１）が保持されたままである。

次に、期間Ｅでスイッチ２１,２５がオフし、スイッチ２２,２７がオンする。このとき、差動増幅器２４には帰還容量２６を通して負帰還がかかることから、当該帰還容量２６には先ほど保持した電荷Ｃ１・（Ｖｐ−Ｖ１）に加えて、新たに電荷Ｃ１・（Ｖｐ−Ｖ１）が加算されることになるため、２・Ｃ１・（Ｖｐ−Ｖ１）の電荷が蓄積される。したがって、差動増幅器２４の出力Ｖ３は、Ｖｃｌｐ＋２・（Ｖｐ−Ｖ１）・Ｃ１／Ｃ２となる。期間Ｆでは、スイッチ２１,２７がオフし、スイッチ２２,２５がオンする。このとき、Ｃ１・（Ｖ１−Ｖｃｌｐ）の電荷が入力容量２３にサンプルホ−ルドされる。

次に、画素信号読出し期間ｔ３のはじめの期間Ｇに転送制御信号Ｖｔが立ち上がり、増幅トランジスタＱ２を介して画素信号Ｖｄが垂直信号線１８に読み出される。このとき、スイッチ２１,２７がオンし、スイッチ２２,２５がオフすることで、入力容量２３の電荷はＣ１・（Ｖｄ−Ｖｃｌｐ）となり、変動電荷−Ｃ１・（Ｖｄ−Ｖ１）が新たに帰還容量２６に加算される。これにより、差動増幅器２４の出力Ｖ３は、先ほどの出力電圧から−（Ｖｄ−Ｖ１）・Ｃ１／Ｃ２分だけ電圧が変化する。

さらに、次の期間Ｈでまたスイッチ２１,２７がオフし、スイッチ２２,２５がオンすることで、Ｃ１・（Ｖ１−Ｖｃｌｐ）の電荷が入力容量２３にサンプルホ−ルドされ、次の期間Ｉでスイッチ２１,２７がオンし、スイッチ２２,２５がオフすることで、帰還容量２６に電荷−Ｃ１・（Ｖｄ−Ｖ１）が新たに加算される。したがって、差動増幅器２４の出力Ｖ３は、先ほどの出力電圧からまたさらに−（Ｖｄ−Ｖ１）・Ｃ１／Ｃ２分だけ電圧が変化する。

最終的に、帰還容量２６に蓄積された電荷は、２・Ｃ１・（Ｖｐ−Ｖ１）−２・Ｃ１・（Ｖｄ−Ｖ１）＝２・Ｃ１・（Ｖｄ−Ｖｄ）となり、差動増幅器２４の出力Ｖ３はＶｃｌｐ＋２・（Ｖｐ−Ｖｄ）・Ｃ１／Ｃ２となる。したがって、Ｃ１＝Ｃ２のときに読み出されるリセットノイズの除去された画素信号（Ｖｄ−Ｖｐ）は２倍されて、クランプ電圧Ｖｃｌｐを基準に反転して出力されることになる。

ここで、このとき出力されるランダムノイズＶｎｏｕｔに着目すると、入力されるランダムノイズＶｎｉｎを２回サンプルホ−ルドして足し合わせているため、ノイズの分散が２倍となり、出力されるランダムノイズＶｎｏｕｔは√（２・Ｖｎｉｎ）となる。したがって、リセットノイズの除去された画素信号は２倍されても、ランダムノイズは√２倍にしかならないためノイズ特性Ｓ／Ｎを改善することができる。

さらに、画素信号を３倍にするには、期間Ｅと期間Ｆの間に期間Ｄと期間Ｅの動作を繰り返し、期間Ｉと期間Ｊの間に期間Ｈと期間Ｉの動作を繰り返し、リセット信号を３回サンプルホ−ルドして加算し、画素信号を３回引いて両者の差分値をとることで、３倍のリセットノイズの除去された画素信号３（Ｖｄ−Ｖｐ）を得ることができる。４倍、５倍も同様の動作を繰り返すことで得られる。逆に、期間Ｄ，Ｅと期間Ｈ，Ｉを飛ばすことによって１倍の増幅率を実現できる。このときのタイミングチャートを図４に示す。

上述したことから明らかなように、本実施形態に係る読み出し回路１４Ａを用いて、リセット信号Ｖｐおよび画素信号Ｖｄについてそれぞれ複数回ずつサンプリングしかつ加算する処理を行うことにより、サンプリングの回数によって任意の増幅率を得ることができる。また、画素信号Ｖｄをｎ倍してもランダムノイズは√ｎ倍にしかならないため、従来技術のように帰還容量の容量値を調節して増幅率を設定する場合よりもノイズ特性Ｓ／Ｎを改善することができる。さらに、帰還容量２６の容量値が固定であり、任意の増幅率を得るために帰還容量２６を分割して入力容量２３との容量比を調節する必要がないため、帰還容量２６の容量ばらつきを抑えることができる。したがって、増幅率ばらつきを抑圧することができるため、より精度の高い増幅率を設定することができる。

また、本実施形態に係る読み出し回路１４Ａでは、入力容量２３の垂直信号線１８側の端子（入力端）を、スイッチ２２を介して選択的に任意の固定電位Ｖ１のノードに接続することで、画素信号Ｖｄを増幅する処理と並行してＣＤＳ処理を行うことができる。ここで、任意の固定電位Ｖ１としては、単位画素１１からリセット動作時に出力されるリセット信号Ｖｐのレベルに近い値に設定するのが望ましい。

何故ならば、リセット信号Ｖｐを読み出す際に、リセット信号Ｖｐと固定電位Ｖ１との差分をサンプリング回数だけ帰還容量２６に保持しておき、しかる後画素信号Ｖｄを読み出す際に、帰還容量２６において画素信号Ｖｄとの差分をとる処理（ＣＤＳ処理）を行うことになるが、固定電位Ｖ１の値がリセット信号Ｖｐのレベルに近い方が、リセット信号Ｖｐと固定電位Ｖ１との差分が小さくなり、リセット信号Ｖｐを読み出す際に帰還容量２６に保持する電荷量が少なくて済むため、差動増幅器２４の限られたダイナミックレンジ内においてより確実にＣＤＳ処理を実現できるからである。

［第２実施形態］
図５は、本発明の第２実施形態に係る読み出し回路１４Ｂの構成を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。本実施形態においても、単位画素１１は、転送トランジスタＱ１、増幅トランジスタＱ２およびリセットトランジスタＱ３を有するアクティブ型の構成をとっている。

本実施形態に係る読み出し回路１４Ｂは、垂直信号線１８に一端が接続されたスイッチ（第１のスイッチ手段）３１と、このスイッチ３１の他端と任意の電位Ｖ１のノードとの間に接続されたスイッチ（第５のスイッチ手段）３２と、スイッチ３１の他端に入力端が接続された入力容量３３と、この入力容量３３の出力端に入力端子が接続されたシングルエンドの反転増幅器３４と、この反転増幅器３４の入力端子と出力端子との間に接続されたスイッチ（第２のスイッチ手段）３５と、反転増幅器３４の入力端子と出力端子との間に直列に接続された帰還容量３６およびスイッチ（第３のスイッチ手段）３７と、帰還容量３６およびスイッチ３７の共通接続ノードとクランプ電圧Ｖｃｌｐのノードとの間に接続されたスイッチ（第４のスイッチ手段）３８とを有する構成となっている。

上述した構成から明らかなように、本実施形態に係る読み出し回路１４Ｂは、第１実施形態に係る読み出し回路１４Ａの差動増幅器２４に代えてシングルエンドの反転増幅器３４を用いた構成となっている。この読み出し回路１４Ｂは、画素アレイ部１２の列毎に配置されることから、差動増幅器２４よりも回路構成がより簡単なシングルエンドの反転増幅器３４を用いることにより、チップ（ｃｈｉｐ）面積を縮小できるメリットがある。

次に、上記構成の本実施形態に係る読み出し回路１４Ｂの動作について、図６タイミングチャートを用いて説明する。なお、ここでは、入力容量３３の容量値をＣ１、帰還容量３６の容量値をＣ２とする。

はじめに、期間Ａ中でスイッチ３２，３５,３８がオンする。このとき、反転増幅器３４の入出力端子間がスイッチ３５によって短絡されることにより、図７に示すように、入出力端子の電圧は反転増幅器３４のロジカルスレッショルド電圧Ｖｌｔｈとなる。したがって、入力容量３３の両端の電位がクランプ電圧Ｖｃｌｐとロジカルスレッショルド電圧Ｖｌｔｈとなり、反転増幅器３４の入力端子の電位がロジカルスレッショルド電圧Ｖｌｔｈのとき出力端子の電位がクランプ電圧Ｖｃｌｐとなる初期電荷Ｑ０が帰還容量２６に蓄積される。

次に、リセット信号読出し期間ｔ２における期間Ｂ中にリセット信号Ｖｒが立ち上がることで、リセットトランジスタＱ３がオン状態となって画素１１のＦＤをリセットする。同時にスイッチ３１,３５がオンすることで、入力容量３３の両端には画素１１からのリセット信号Ｖｐとロジカルスレッショルド電圧Ｖｌｔｈが加わり、Ｃ１・（Ｖｐ−Ｖｌｔｈ）の電荷が入力容量３３にサンプルホ−ルドされる。

次に、期間Ｃでスイッチ３１,３５がオフし、スイッチ３２,３７がオンする。このとき、反転増幅器３４には帰還容量３６を通して負帰還がかかり、ノ−ドＶの電位（反転増幅器３４の入力端子電位）の変動は、反転増幅器３４のゲイン分の１に抑圧されてほぼＶｌｔｈとなる。これにより、入力容量３３の電荷はＣ１・（Ｖ１−Ｖｌｔｈ）に変動し、この変動電荷Ｃ１・（Ｖｐ−Ｖ１）が帰還容量２６に新たに加算される。このとき、反転増幅器３４の出力Ｖ３はＶｃｌｐ＋（Ｖｐ−Ｖ１）・Ｃ１／Ｃ２となる。

さらに、期間Ｄでスイッチ３２,３７がオフし、スイッチ３１,３５がオンする。ここでまた入力容量３３の両端には画素１１からのリセット信号Ｖｐとロジカルスレッショルド電圧Ｖｌｔｈが加わり、電荷Ｃ１・（Ｖｐ−Ｖｌｔｈ）が入力容量３３にサンプルホ−ルドされる。

期間Ｅではスイッチ３１,３５がオフし、スイッチ３２,３７がオンする。このとき、差動増幅器２４には帰還容量３６を通して負帰還がかかることから、入力容量３３には先ほど保持した電荷に加えて、新たに電荷Ｃ１・（Ｖｐ−Ｖ１）が加算されることになるため、２・Ｃ１・（Ｖｐ−Ｖ１）の電荷が初期電荷Ｑ０に加えて蓄積される。したがって、反転増幅器３４の出力Ｖ３は、Ｖｃｌｐ＋２・（Ｖｐ−Ｖ１）・Ｃ１／Ｃ２となる。期間Ｆでは、スイッチ３１,３７がオフし、スイッチ３２,３５がオンする。このとき、Ｃ１・（Ｖ１−Ｖｌｔｈ）の電荷が入力容量３３にサンプルホ−ルドされる。

次に、画素信号読出し期間ｔ３のはじめの期間Ｇに転送制御信号Ｖｔが立ち上がり、画素１１の増幅トランジスタＱ２を介して画素信号Ｖｄが垂直信号線１８に読み出される。このとき、スイッチ３１,３７がオンし、スイッチ３２,３５がオフすることで、入力容量３３の電荷は、Ｃ１・（Ｖｄ−Ｖｌｔｈ）に変動し、この変動電荷−Ｃ１・（Ｖｄ−Ｖ１）が新たに帰還容量２６に加算される。このとき、反転増幅器３４の出力Ｖ３は、先ほどの出力電圧から−（Ｖｄ−Ｖ１）・Ｃ１／Ｃ２分だけ電圧が変化する。

さらに、次の期間Ｈでまたスイッチ３１,３７がオフし、スイッチ３２,３５をオンすることで、Ｃ１・（Ｖ１−Ｖｌｔｈ）の電荷が入力容量３３にサンプルホ−ルドされ、次の期間Ｉスイッチ３１,３７がオンし、スイッチ３２,３５がオフすることで、帰還容量３６に電荷−Ｃ１・（Ｖｄ−Ｖ１）が新たに加算される。したがって、反転増幅器３４の出力Ｖ３は、先ほどの出力電圧からまたさらに−（Ｖｄ−Ｖ１）・Ｃ１／Ｃ２分だけ電圧が変化する。

最終的に、帰還容量３６に蓄積された電荷は、２・Ｃ１（Ｖｐ−Ｖ１）−２・Ｃ１・（Ｖｄ−Ｖ１）＝２・Ｃ１・（Ｖｄ−Ｖｄ）となる。これにより、反転増幅器３４の出力Ｖ３は、Ｖｃｌｐ＋２・（Ｖｐ−Ｖｄ）・Ｃ１／Ｃ２となる。したがって、差動増幅器２４を用いた第１実施形態に係る読み出し回路１４Ａの場合と同様に、Ｃ１＝Ｃ２のときに読み出されるリセットノイズの除去された画素信号（Ｖｄ−Ｖｐ）は２倍されてクランプ電圧Ｖｃｌｐを基準に反転して出力されることになる。

また、第２実施形態に係る読み出し回路１４Ｂによって得られる効果についても、第１実施形態に係る読み出し回路１４Ａによって得られる効果と同様である。すなわち、画素信号をｎ倍してもランダムノイズは√ｎ倍にしかならないため、従来技術の帰還容量の値を調節して増幅する場合よりもノイズ特性Ｓ／Ｎを改善することができる。さらに、帰還容量３６を分割して入力容量３３との容量比を調節する構成を採っていないことから、帰還容量３６の容量ばらつきを抑えることができるため、増幅率のばらつきを抑圧することができる。

なお、上記各実施形態では、読み出し回路１４Ａ／１４Ｂにおいて画素信号Ｖｄの増幅処理のみならず、当該画素信号Ｖｄからリセット信号Ｖｒを引くことによって固定パターンノイズを除去するＣＤＳ処理をも並行して行う場合の読み出し動作を例に挙げて説明したが、読み出し回路１４Ａ／１４ＢでＣＤＳ処理を並行して行うことは必須ではない。すなわち、ＣＤＳ処理については、後段の信号処理回路、例えば出力回路１７において、先に増幅されて読み出されたリセット信号Ｖｒを保持しておき、その後に増幅されて読み出される画素信号Ｖｄからリセット信号Ｖｒを引く処理を行うことによって実現することも可能である。

また、上記各実施形態では、単位画素１１の各々の画素情報を垂直信号線１８を介して出力し、読み出し回路１４Ａ／１４Ｂで増幅して出力した後、水平走査にて順次出力する構成の固体撮像装置に適用した場合を例に挙げたが、この本発明は適用例に限られるものではなく、例えば基本的に増幅トランジスタを持たず、光電変換素子のみを含む単位画素から読み出される電荷を垂直転送部（ＣＣＤ；Charge Coupled Device）で転送し、当該垂直転送部ごとに設けられた電荷検出部で電気信号に変換し、読み出し回路１４Ａ／１４Ｂで増幅して出力した後、水平走査にて順次出力する構成の固体撮像装置にも同様に適用可能である。

上記各実施形態に係る読み出し回路１４Ａ，１４Ｂを画素アレイ部の列毎に配置してなる固体撮像装置は、デジタルスチルカメラなどの撮像装置において、その撮像デバイスとして用いて好適なものである。

本発明が適用されるＣＭＯＳイメージセンサの構成の概略を示すブロック図である。 本発明の第１実施形態に係る読み出し回路の構成を示す回路図である。 第１実施形態に係る読み出し回路における読み出し動作の説明のためのタイミングチャートである。 第１実施形態の変形例に係る読み出し動作の説明のためのタイミングチャートである。 本発明の第２実施形態に係る読み出し回路の構成を示す回路図である。 第２実施形態に係る読み出し回路における読み出し動作の説明のためのタイミングチャートである。 入出力端子間短絡時の反転増幅器の等価回路図である。 従来例１に係る読み出し回路の構成を示す回路図である。 アクティブ型の画素の構成を示す回路図である。 従来例２に係る読み出し回路の構成を示す回路図である。

符号の説明

１１…単位画素、１２…画素アレイ部、１３…垂直駆動回路、１４，１４Ａ，１４Ｂ…読み出し回路、１５…水平駆動回路、１６…水平信号線、１８…垂直信号線、１９…水平選択スイッチ、２３，３３…入力容量、２４…差動増幅器、２６，３６…帰還容量、３４…シングルエンドの反転増幅器、Ｑ１…転送トランジスタ、Ｑ２…増幅トランジスタ、Ｑ３…リセットトランジスタ

Claims (14)

1. 光電変換素子を含む単位画素が行列状に２次元配置されてなる画素アレイ部と、
   前記単位画素の行列状配列に対して列毎に配置され、前記単位画素から出力される信号を、前記単位画素の１つにつき複数回サンプリングしかつ当該複数回サンプリングした信号を加算して出力する読み出し回路と
   を備えたことを特徴とする固体撮像装置。
2. 前記読み出し回路は、
   前記単位画素から出力される信号を複数回サンプリングする第１のスイッチ手段と、
   前記第１のスイッチ手段の出力側に接続された入力容量と、
   帰還容量を含み、前記第１のスイッチ手段によって複数回サンプリングされ、前記入力容量を介して入力される信号を前記帰還容量で加算する増幅手段とを有する
   ことを特徴とする請求項１記載の固体撮像装置。
3. 前記帰還容量の容量値が固定である
   ことを特徴とする請求項２記載の固体撮像装置。
4. 前記増幅手段は、非反転入力端子にクランプ電圧が与えられる差動増幅器であり、
   反転入力端子と出力端子との間に接続された第２のスイッチ手段と、
   前記反転入力端子と前記出力端子との間に前記帰還容量と直列に接続された第３のスイッチ手段とを有する
   ことを特徴とする請求項２記載の固体撮像装置。
5. 前記増幅手段は、シングルエンドの反転増幅器であり、
   入力端子と出力端子との間に接続された第２のスイッチ手段と、
   前記入力端子と前記出力端子との間に前記帰還容量と直列に接続された第３のスイッチ手段と、
   前記帰還容量と前記第３のスイッチ手段との共通接続ノードにクランプ電圧が与えられる第４のスイッチ手段とを有する
   ことを特徴とする請求項２記載の固体撮像装置。
6. 前記単位画素から出力される信号は、前記単位画素のリセット時に出力されるリセット信号と、前記光電変換素子で光電変換された電荷に応じて出力される画素信号であり、
   前記読み出し回路は、前記リセット信号および前記画素信号についてそれぞれ複数回ずつサンプリングしかつ加算する処理と、前記画素信号から前記リセット信号を引く処理とを並行して行う
   ことを特徴とする請求項１記載の固体撮像装置。
7. 前記読み出し回路は、前記画素信号に対して前記リセット信号を逆極性で読み出すことによって前記引く処理を実行する
   ことを特徴とする請求項６記載の固体撮像装置。
8. 前記読み出し回路は、
   前記リセット信号および前記画素信号についてそれぞれ複数回ずつサンプリングする第１のスイッチ手段と、
   前記第１のスイッチ手段の出力側に接続された入力容量と、
   帰還容量を含み、前記第１のスイッチ手段によって複数回ずつサンプリングされ、前記入力容量を介して入力される前記リセット信号と前記画素信号とを前記帰還容量で加算する増幅手段と、
   前記入力容量の入力端を固定電位のノードに選択的に接続する第５のスイッチ手段とを有する
   ことを特徴とする請求項６記載の固体撮像装置。
9. 前記固定電位は、前記リセット信号のレベルに近い値に設定されている
   ことを特徴とする請求項８記載の固体撮像装置。
10. 前記増幅手段は、非反転入力端子にクランプ電圧が与えられる差動増幅器であり、
    反転入力端子と出力端子との間に接続された第２のスイッチ手段と、
    前記反転入力端子と前記出力端子との間に前記帰還容量と直列に接続された第３のスイッチ手段とを有する
    ことを特徴とする請求項８記載の固体撮像装置。
11. 前記増幅手段は、シングルエンドの反転増幅器であり、
    入力端子と出力端子との間に接続された第２のスイッチ手段と、
    前記入力端子と前記出力端子との間に前記帰還容量と直列に接続された第３のスイッチ手段と、
    前記帰還容量と前記第３のスイッチ手段との共通接続ノードにクランプ電圧が与えられる第４のスイッチ手段とを有する
    ことを特徴とする請求項８記載の固体撮像装置。
12. 光電変換素子を含む単位画素が行列状に２次元配置されてなる固体撮像装置の駆動方法であって、
    前記単位画素の行列状配列の列毎に、前記単位画素から出力される信号を、前記単位画素の１つにつき複数回サンプリングしかつ当該複数回サンプリングした信号を加算して読み出す
    ことを特徴とする固体撮像装置の駆動方法。
13. 前記単位画素から出力される信号は、前記単位画素のリセット時のリセット信号と、前記光電変換素子で光電変換された電荷に応じた画素信号であり、
    前記リセット信号および前記画素信号についてそれぞれ複数回ずつサンプリングしかつ加算する処理と、前記画素信号から前記リセット信号を引く処理とを並行して行う
    ことを特徴とする請求項１２記載の固体撮像装置の駆動方法。
14. 前記画素信号に対して前記リセット信号を逆極性で読み出すことによって前記引く処理を実行する
    ことを特徴とする請求項１３記載の固体撮像装置の駆動方法。
    

Images