JP2001036059A

JP2001036059A - 固体撮像装置

Info

Publication number: JP2001036059A
Application number: JP11207696A
Authority: JP
Inventors: Yoshio Hagiwara; 義雄萩原
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1999-07-22
Filing date: 1999-07-22
Publication date: 2001-02-09

Abstract

(57)【要約】【課題】本発明は、高輝度域から低輝度域までの幅広い
輝度範囲の被写体を高精細に撮像することができるとと
もに、低輝度域でも各画素が高速に基の状態にリセット
される応答性の良い固体撮像装置を提供することを目的
とする。【解決手段】各画素の撮像動作が終了した後、第１ＭＯ
ＳトランジスタＴ１のゲートに接続されるキャパシタＣ
１に与える信号φＶRBをハイレベルにして、ＭＯＳトラ
ンジスタＴ１に負の電荷が流入しやすい状態にすること
によって、ＭＯＳトランジスタＴ１のドレイン、ゲー
ト、ＭＯＳトランジスタＴ２のゲート、フォトダイオー
ドのアノード、及びキャパシタＣ２に蓄積された正の電
荷を再結合して速やかにリセットを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は固体撮像装置に関す
るものであり、特に複数の画素を配置した固体撮像装置
に関する。

【０００２】

【従来の技術】固体撮像装置は、小型、軽量で低消費電
力であるのみならず、画像歪や焼き付きが無く、振動や
磁界などの環境条件に強い。又、ＬＳＩ（Large Scale
Integrated circuit）と共通の工程又は類似の工程で製
造できるので、信頼性が高く、量産にも適している。こ
のため、ライン状に画素が配された固体撮像装置がファ
クシミリやフラットベッドスキャナに、マトリクス状に
画素が配された固体撮像装置がビデオカメラやデジタル
カメラなどに幅広く使用されている。ところで、このよ
うな固体撮像装置は光電変換素子で発生した光電荷を読
み出す（取り出す）手段によってＣＣＤ型とＭＯＳ型に
大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの
井戸に蓄積しつつ、転送するようになっており、ダイナ
ミックレンジが狭いという欠点がある。一方、ＭＯＳ型
はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭ
ＯＳトランジスタを通して読み出すようになっている。

【０００３】ここで、従来のＭＯＳ型固体撮像装置の１
画素当りの構成を図２５に示し説明する。同図におい
て、ＰＤはフォトダイオードであり、そのカソードがＭ
ＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ
２のドレインに接続されている。ＭＯＳトランジスタＴ
１のソースはＭＯＳトランジスタＴ３のドレインに接続
され、ＭＯＳトランジスタＴ３のソースは出力信号線Ｖ
outへ接続されている。またＭＯＳトランジスタＴ１の
ドレインには直流電圧ＶPDが印加され、ＭＯＳトランジ
スタＴ２のソースとフォトダイオードのアノードには直
流電圧ＶPSが印加されている。

【０００４】フォトダイオードＰＤに光が入射すると、
光電荷が発生し、その電荷はＭＯＳトランジスタＴ１の
ゲートに蓄積される。ここで、ＭＯＳトランジスタＴ３
のゲートにパルスφＶを与えてＭＯＳトランジスタＴ３
をＯＮすると、ＭＯＳトランジスタＴ１のゲートの電荷
に比例した電流がＭＯＳトランジスタＴ１、Ｔ３を通っ
て出力信号線Ｖoutへ導出される。このようにして入射
光量に比例した出力電流を読み出すことができる。信号
読み出し後はＭＯＳトランジスタＴ３をＯＦＦにすると
ともに、ＭＯＳトランジスタＴ２のゲートに信号φＲＳ
を与えてＭＯＳトランジスタＴ２をＯＮすることでＭＯ
ＳトランジスタＴ１のゲート電圧を初期化させることが
できる。

【０００５】

【発明が解決しようとする課題】このように、従来のＭ
ＯＳ型の固体撮像装置は各画素においてフォトダイオー
ドで発生しＭＯＳトランジスタのゲートに蓄積された光
電荷をそのまま読み出すものであったからダイナミック
レンジが狭く、そのため露光量を精密に制御しなければ
ならず、しかも露光量を精密に制御しても暗い部分が黒
くつぶれたり、明るい部分が飽和したりしていた。一
方、本出願人は、入射した光量に応じた光電流を発生し
うる感光手段と、光電流を入力するＭＯＳトランジスタ
と、このＭＯＳトランジスタをサブスレッショルド電流
が流れうる状態にバイアスするバイアス手段とを備え、
光電流を対数変換するようにした固体撮像装置を提案し
た（特開平３−１９２７６４号公報参照）。

【０００６】この固体撮像装置が撮像動作を行った後、
基の状態にリセットする際、各画素は、低輝度域の状態
までは光電流の逆極性となる電流（「リセット電流」と
呼ぶ。）がＭＯＳトランジスタに流入しやすいため、Ｍ
ＯＳトランジスタに充電された光電荷が再結合されて高
速でリセットされる。しかしながら、各画素が低輝度域
の状態になると、ＭＯＳトランジスタの閾値電圧の影響
を受けて、リセット電流が流入しにくくなる。よって、
ＭＯＳトランジスタに充電された光電荷が再結合されに
くくなるため、リセットに時間がかかる。このように低
輝度域では各画素の応答性が悪くなるため、再び撮像動
作を行ったとき、残像が発生しやすくなるという問題が
ある。

【０００７】本発明はこのような点に鑑みなされたもの
であって、高輝度域から低輝度域までの幅広い輝度範囲
の被写体を高精細に撮像することができるとともに、低
輝度域でも各画素が高速に基の状態にリセットされる応
答性の良い固体撮像装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
め請求項１に記載の固体撮像装置は、入射した光量に応
じた電気信号を発生する感光素子と該感光素子に第１の
電極が接続された第１のトランジスタを有するとともに
該第１のトランジスタをサブスレッショルド領域で動作
させて前記電気信号を自然対数的に変換する光電変換手
段と、該光電変換手段の出力信号を出力信号線へ導出す
る導出路とを備えた固体撮像装置において、前記第１の
トランジスタの制御電極の電圧を切り換える電圧切換手
段を有し、前記電圧切換手段によって前記第１のトラン
ジスタの制御電極の電圧を切り換えて、前記第１のトラ
ンジスタのポテンシャル状態がリセットされることを特
徴とする。

【０００９】又、請求項２に記載の固体撮像装置は、入
射した光量に対して自然対数的に変換した出力信号を発
生する光電変換手段と、該光電変換手段の出力信号を出
力信号線へ導出する導出路とを備えた固体撮像装置にお
いて、前記光電変換手段が、第１電極に直流電圧が印加
された光電変換素子と、第１電極と第２電極と制御電極
とを備え、第１電極が光電変換素子の第２電極に接続さ
れるとともに第２電極に直流電圧が印加され、光電変換
素子からの出力電流が流れ込む第１のトランジスタと、
第１電極と第２電極と制御電極とを備え、第１電極に直
流電圧が印加されるとともに制御電極が前記第１のトラ
ンジスタの第１電極に接続され、第２電極から電気信号
を出力する第２のトランジスタとから構成され、前記第
１のトランジスタの制御電極に一端が接続されるリセッ
ト用キャパシタを有し、前記リセット用キャパシタの他
端に第１の電圧を与えて、前記第１のトランジスタを閾
値以下のサブスレッショルド領域で動作させて撮像を行
い、前記リセット用キャパシタの他端に与える電圧を第
２の電圧に変化して前記第１のトランジスタの制御電極
の電圧を変化することによって、前記光電変換手段によ
って蓄積された光電荷と逆極性の電荷を流入させて、蓄
積された光電荷と再結合させてリセットした後、前記リ
セット用キャパシタの他端に与える電圧をもとの第１の
電圧に戻すことを特徴とする。

【００１０】このような固体撮像装置において、請求項
３に記載するように、前記第１のトランジスタの制御電
極と第１電極が接続された構成としても良い。

【００１１】請求項４に記載の固体撮像装置は、入射し
た光量に対して自然対数的に変換した出力信号を発生す
る光電変換手段と、該光電変換手段の出力信号を出力信
号線へ導出する導出路とを備えた複数の画素を有する固
体撮像装置において、前記光電変換手段が、第１電極に
直流電圧が印加された光電変換素子と、第１電極と第２
電極と制御電極とを備え、第１電極が光電変換素子の第
２電極に接続されるとともに第２電極に直流電圧が印加
され、光電変換素子からの出力電流が流れ込む第１のト
ランジスタと、第１電極と第２電極と制御電極とを備
え、第１電極に直流電圧が印加されるとともに制御電極
が前記第１のトランジスタの第１電極に接続され、第２
電極から電気信号を出力する第２のトランジスタとから
構成され、前記第１のトランジスタの制御電極に一端が
接続されるリセット用キャパシタを有し、又、前記第１
のトランジスタの制御電極と第１電極との間にスイッチ
が設けられ、前記スイッチをＯＮするとともに前記リセ
ット用キャパシタの他端に第１の電圧を与えて、前記第
１のトランジスタを閾値以下のサブスレッショルド領域
で動作させて撮像を行い、前記リセット用キャパシタの
他端に与える電圧を第２の電圧に変化して前記第１のト
ランジスタの制御電圧を変化することによって、前記光
電変換手段によって蓄積された光電荷と逆極性の電荷を
流入させてリセットした後、前記リセット用キャパシタ
の他端に与える電圧をもとの第１の電圧に戻すことを特
徴とする。

【００１２】請求項４のような構成によると、請求項５
に記載するように、前記各画素に設けられた前記スイッ
チをＯＦＦとするとともに、前記第１のトランジスタの
第２電極に印加する直流電圧を変化させて、前記第１の
トランジスタの第２電極より電荷を流入させることによ
って前記各画素の感度のバラツキを検出することができ
る。又、前記スイッチを、請求項６に記載するように、
トランジスタで構成しても構わない。

【００１３】請求項７に記載の固体撮像装置は、請求項
４〜請求項６のいずれかに記載の固体撮像装置におい
て、前記画素がマトリクス状に配設されることを特徴と
する。

【００１４】請求項８に記載の固体撮像装置は、請求項
１〜請求項７のいずれかに記載の固体撮像装置におい
て、前記光電変換手段から出力される電気信号を積分す
る積分回路を有し、該積分回路で積分した信号を前記導
出路を介して前記出力信号線へ導出することを特徴とす
る。

【００１５】このような構成によると、各画素からの出
力信号は積分回路で積分されるので、この出力信号に含
まれる光源の変動成分や高周波のノイズは、積分回路で
吸収され除去される。又、請求項９に記載するように、
前記積分した信号を前記出力信号線へ出力した後に、前
記積分回路の電荷を放出するリセット手段を設けること
によって、各画素が出力を行った後に、初期化すること
ができる。このリセット手段は、請求項１０に記載する
ように、第１電極と第２電極と制御電極とを備え、前記
積分回路に第１電極が接続されたトランジスタとするこ
とによって、該トランジスタの制御電極に印加する電圧
のレベルを変化して該トランジスタを導通させて、前記
積分回路に蓄積された電荷を放出することができる。

【００１６】請求項１１に記載の固体撮像装置は、請求
項４〜請求項７のいずれかに記載の固体撮像装置におい
て、前記各画素が、前記光電変換手段の出力信号を増幅
する増幅用トランジスタを有しており、該増幅用トラン
ジスタの出力信号を前記導出路を介して前記出力信号線
へ出力することを特徴とする。

【００１７】このような固体撮像装置によると、増幅用
トランジスタによって、出力信号が増幅されて充分な大
きさとなって出力されるので、感度の良い撮像信号とな
る。このような固体撮像装置において、請求項１２に記
載するように、前記出力信号線に接続されたその総数が
全画素数より少ない負荷抵抗又は定電流源を設けても良
い。

【００１８】負荷抵抗又は定電流源として請求項１３に
記載するように、前記出力信号線に接続された第１電極
と、直流電圧に接続された第２電極と、直流電圧に接続
された制御電極とを有する抵抗用トランジスタとしても
良い。又、増幅用トランジスタをＮチャネルのＭＯＳト
ランジスタとする場合、請求項１４に記載するように、
前記増幅用トランジスタの第１電極に印加される直流電
圧を、前記抵抗用トランジスタの第２電極に接続される
直流電圧よりも高電位とすればよい。又、増幅用トラン
ジスタをＰチャネルのＭＯＳトランジスタとする場合、
請求項１５に記載するように、前記増幅用トランジスタ
の第１電極に印加される直流電圧を、前記抵抗用トラン
ジスタの第２電極に接続される直流電圧よりも低電位と
すればよい。更に、導出路としては、請求項１６に記載
するように、全画素の中から所定のものを順次選択し、
選択された画素から増幅された信号を出力信号線に導出
するスイッチを含むものを用いても良い。

【００１９】請求項１７に記載の固体撮像装置は、複数
の画素を有する固体撮像装置において、各画素が、フォ
トダイオードと、該フォトダイオードの一方の電極に第
１電極とゲート電極が接続された第１ＭＯＳトランジス
タと、該第１ＭＯＳトランジスタの第１電極とゲート電
極とにゲート電極が接続された第２ＭＯＳトランジスタ
と、前記第１ＭＯＳトランジスタのゲート電極に一端が
接続された第１キャパシタとを有し、前記画素に撮像動
作をさせるときは、前記フォトダイオードから出力され
る電気信号を自然対数的に変換するように、前記第１キ
ャパシタに第１の電圧を与えて、前記第１ＭＯＳトラン
ジスタを閾値以下のサブスレッショルド領域で動作さ
せ、前記画素のリセットを行うときは、前記第１キャパ
シタに第２の電圧を与えて前記第１ＭＯＳトランジスタ
のポテンシャルを変化させ、前記フォトダイオードから
与えられて蓄積された光電荷を再結合させることを特徴
とする。

【００２０】このような固体撮像装置において、請求項
１８に記載するように、前記第１ＭＯＳトランジスタの
第１電極とゲート電極との間に、前記第１ＭＯＳトラン
ジスタの第１電極に第１電極が接続されるとともに、前
記第１ＭＯＳトランジスタのゲート電極に第２電極が接
続された第３ＭＯＳトランジスタを設けて、前記第３Ｍ
ＯＳトランジスタを非導通の状態にするとともに前記第
１キャパシタに第２の電圧を与え、更に、前記第１ＭＯ
Ｓトランジスタの第２電極に印加された電圧を変化させ
て、前記第１ＭＯＳトランジスタの第２電極より電荷を
流入することによって、前記第１ＭＯＳトランジスタの
閾値のバラツキを検出することができる。

【００２１】又、請求項１９に記載するように、前記画
素に、第１電極が前記第２ＭＯＳトランジスタの第２電
極に接続され、第２電極が出力信号線に接続され、ゲー
ト電極が行選択線に接続された第５ＭＯＳトランジスタ
を設けても良い。又、請求項２０に記載の固体撮像装置
のように、前記画素に、第１電極に直流電圧が印加さ
れ、ゲート電極が前記第２ＭＯＳトランジスタの第２電
極に接続されるとともに、前記第２ＭＯＳトランジスタ
の第２電極から出力される出力信号を増幅する第４ＭＯ
Ｓトランジスタを設けても良い。

【００２２】請求項２１に記載の固体撮像装置は、請求
項２０に記載の固体撮像装置において、前記画素が、第
１電極が前記第４ＭＯＳトランジスタの第２電極に接続
され、第２電極が出力信号線に接続され、ゲート電極が
行選択線に接続された第５ＭＯＳトランジスタを有する
ことを特徴とする。

【００２３】請求項２２に記載の固体撮像装置は、請求
項２０又は請求項２１に記載の固体撮像装置において、
前記画素が、前記第２ＭＯＳトランジスタの第２電極に
一端が接続される信号線に接続されるとともに、前記第
２ＭＯＳトランジスタの第１電極にリセット電圧が与え
られたときに前記第２ＭＯＳトランジスタを介してリセ
ットされるキャパシタを有することを特徴とする。

【００２４】請求項２３に記載の固体撮像装置は、請求
項２０又は請求項２１に記載の固体撮像装置において、
前記第４ＭＯＳトランジスタの第１電極に直流電圧が印
加されるとともに、前記画素が、前記第２ＭＯＳトラン
ジスタの第２電極に第１電極が接続され第２電極に直流
電圧が接続された第６ＭＯＳトランジスタと、前記第２
ＭＯＳトランジスタの第２電極に一端が接続される信号
線に接続されるとともに、前記第６ＭＯＳトランジスタ
のゲート電極にリセット電圧が与えられたときに前記第
６ＭＯＳトランジスタを介してリセットされるキャパシ
タと、を有することを特徴とする。

【００２５】請求項２４に記載の固体撮像装置は、請求
項１７〜請求項２３のいずれかに記載の固体撮像装置に
おいて、前記画素に対し前記出力信号線を介して接続さ
れた負荷抵抗又は定電流源を成すＭＯＳトランジスタを
備えていることを特徴とする。

【００２６】

【発明の実施の形態】＜画素構成の第１例＞以下、本発
明の固体撮像装置の各実施形態を図面を参照して説明す
る。図１は本発明の一実施形態である二次元のＭＯＳ型
固体撮像装置の一部の構成を概略的に示している。同図
において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）
された画素を示している。２は垂直走査回路であり、行
（ライン）４−１、４−２、・・・、４−ｎを順次走査
していく。３は水平走査回路であり、画素から出力信号
線６−１、６−２、・・・、６−ｍに導出された光電変
換信号を画素ごとに水平方向に順次読み出す。５は電源
ラインである。各画素に対し、上記ライン４−１、４−
２・・・、４−ｎや出力信号線６−１、６−２・・・、
６−ｍ、電源ライン５だけでなく、他のライン（例え
ば、クロックラインやバイアス供給ライン等）も接続さ
れるが、図１ではこれらについて省略し、図２に示す第
１の実施形態において示している。

【００２７】出力信号線６−１、６−２、・・・、６−
ｍごとにＮチャネルのＭＯＳトランジスタＱ２が図示の
如く１つずつ設けられている。ＭＯＳトランジスタＱ２
のドレインは出力信号線６−１に接続され、ソースは最
終的な信号線９に接続され、ゲートは水平走査回路３に
接続されている。尚、後述するように各画素内にはスイ
ッチ用のＮチャネルの第３ＭＯＳトランジスタＴ３も設
けられている。ここで、ＭＯＳトランジスタＴ３は行の
選択を行うものであり、ＭＯＳトランジスタＱ２は列の
選択を行うものである。

【００２８】＜第１の実施形態＞図１に示した画素構成
の第１例の各画素に適用される第１の実施形態（図２）
について、図面を参照して説明する。

【００２９】図２において、ｐｎフォトダイオードＰＤ
が感光部（光電変換部）を形成している。そのフォトダ
イオードＰＤのアノードは第１ＭＯＳトランジスタＴ１
のゲート及びドレイン、第２ＭＯＳトランジスタＴ２の
ゲートに接続されている。ＭＯＳトランジスタＴ２のソ
ースは行選択用の第３ＭＯＳトランジスタＴ３のドレイ
ンに接続されている。ＭＯＳトランジスタＴ３のソース
は出力信号線６（この出力信号線６は図１の６−１、６
−２、・・・、６−ｍに対応する）へ接続されている。
尚、ＭＯＳトランジスタＴ１〜Ｔ３は、それぞれ、Ｎチ
ャネルのＭＯＳトランジスタでバックゲートが接地され
ている。

【００３０】又、フォトダイオードＰＤのカソードには
直流電圧ＶPDが印加されるようになっている。一方、Ｍ
ＯＳトランジスタＴ１のソースには直流電圧ＶPSが印加
され、ＭＯＳトランジスタＴ２のソースには他端に直流
電圧ＶPSが印加されるキャパシタＣ２の一端が接続され
る。ＭＯＳトランジスタＴ２のドレインには信号φＤが
入力され、又、ＭＯＳトランジスタＴ３のゲートには信
号φＶが入力される。更に、ＭＯＳトランジスタＴ１，
Ｔ２のゲート同士が接続された接続ノードに、他端に信
号φＶRBが与えられるキャパシタＣ１の一端が接続され
る。尚、信号φＶRBは２値の電圧信号で、例えばグラン
ドレベルをローレベルとし、又、このローレベルよりも
高い電圧をハイレベルとする。

【００３１】（１）各画素への入射光を電気信号に変換
する動作について図２のような回路構成の画素において、ＭＯＳトランジ
スタＴ１がサブスレッショルド領域で動作するように、
キャパシタＣ１に与える信号φＶRBをローレベルとす
る。このように、信号φＶRBをローレベルにすることに
よって、キャパシタＣ１はＭＯＳトランジスタＴ１，Ｔ
２のゲート、バックゲートにおける絶縁酸化膜で形成さ
れるキャパシタと同様の働きをする。

【００３２】このとき、フォトダイオードＰＤに光が入
射すると光電流が発生し、ＭＯＳトランジスタのサブス
レッショルド特性により、光電流を自然対数的に変換し
た値の電圧がＭＯＳトランジスタＴ１，Ｔ２のゲートに
発生する。この電圧により、ＭＯＳトランジスタＴ２に
電流が流れ、キャパシタＣ２には前記光電流の積分値を
自然対数的に変換した値と同等の電荷が蓄積される。つ
まり、キャパシタＣ２とＭＯＳトランジスタＴ２のソー
スとの接続ノードａに、前記光電流の積分値を自然対数
的に変換した値に比例した電圧が生じることになる。た
だし、このとき、ＭＯＳトランジスタＴ３はＯＦＦの状
態である。

【００３３】次に、ＭＯＳトランジスタＴ３のゲートに
パルス信号φＶを与えて、ＭＯＳトランジスタＴ３をＯ
Ｎにすると、キャパシタＣ２に蓄積された電荷が、出力
電流として出力信号線６に導出される。この出力信号線
６に導出される電流は前記光電流の積分値を自然対数的
に変換した値となる。このようにして入射光量の対数値
に比例した信号（出力電流）を読み出すことができる。
又、信号読み出し後、ＭＯＳトランジスタＴ３をＯＦＦ
する。

【００３４】（２）各画素のリセット動作について以下に、図面を参照して、図２のような回路構成の画素
のリセット動作について説明する。図３は、リセット動
作を行うときの画素内の各素子に接続された各信号線に
与える信号のタイミングチャートである。又、図４は、
各画素のリセットを行う際のフォトダイオードＰＤ及び
ＭＯＳトランジスタＴ１のポテンシャルの状態を示す図
である。尚、図４（ａ）がフォトダイオードＰＤとＭＯ
ＳトランジスタＴ１の構造を表した断面図であるととも
に、図４（ｂ）〜（ｅ）が、この図４（ａ）の断面図に
応じた各部のポテンシャルを示す図である。尚、図４
（ｂ）〜（ｅ）において、矢印の方向がポテンシャルが
高いことを表す。

【００３５】ところで、フォトダイオードＰＤは、例え
ば、図４（ａ）のように、Ｐ型の半導体基板（以下、
「Ｐ型基板」という。）１０に、Ｎ型ウェル層１１を形
成するとともに、そのＮ型ウェル層１１にＰ型拡散層１
２を設けることによって形成される。又、ＭＯＳトラン
ジスタＴ１は、Ｐ型基板１０にＮ型拡散層１３，１４を
形成し、且つ、そのＮ型拡散層１３，１４間のチャンネ
ル上に順次、酸化膜１５とポリシリコン層１６を形成す
ることによって構成される。ここで、Ｎ型ウェル層１１
がフォトダイオードＰＤのカソード側を形成するととも
に、Ｐ型拡散層１２がアノード側を形成する。又、Ｎ型
拡散層１３，１４が、それぞれＭＯＳトランジスタＴ１
のドレイン、ソースを形成するとともに、酸化膜１５及
びポリシリコン層１６がそれぞれゲート絶縁膜とゲート
電極を形成する。尚、ここで、Ｐ型基板１０において、
Ｎ型拡散層１３，１４の間の領域をゲート下領域という
ことにする。

【００３６】（１）で説明したように、ＭＯＳトランジ
スタＴ３のゲートにパルスφＶを与えることによって、
図２のような回路構成の各画素から入射光に対して対数
変換された電気信号（出力信号）が出力信号線６に出力
される。このように出力信号が出力されてパルスφＶが
ローレベルになると、リセット動作が始まる。このリセ
ット動作について、図３及び図４を参照して説明する。

【００３７】まず、パルス信号φＶがトランジスタＴ３
のゲートに与えられて、出力信号が出力された後、リセ
ット動作が始まる。つまり、ＭＯＳトランジスタＴ１の
ソース側より負の電荷が流れ込み、ＭＯＳトランジスタ
Ｔ１のゲート及びドレイン、ＭＯＳトランジスタＴ２の
ゲート、フォトダイオードＰＤのアノード、そしてキャ
パシタＣ１に蓄積された正の電荷が再結合される。よっ
て、図４（ｂ）のように、ある程度まで、ＭＯＳトラン
ジスタＴ１のドレイン及びゲート下領域のポテンシャル
が下がる。

【００３８】このように、ＭＯＳトランジスタＴ１のド
レイン及びゲート下領域のポテンシャルが基の状態にリ
セットされようとするが、そのポテンシャルがある値に
なると、そのリセットされる速度が遅くなる。特に、明
るい被写体が急に暗くなった場合にこの傾向が顕著とな
る。よって、次に、キャパシタＣ１に与える電圧φＶRB
を高くして、ＭＯＳトランジスタＴ１のゲート電圧を高
くする。このように、ＭＯＳトランジスタＴ１のゲート
電圧を高くすることによって、ＭＯＳトランジスタＴ１
のポテンシャルが図４（ｃ）のように変化し、ゲート下
領域及びドレインのポテンシャルが高くなる。よって、
ＭＯＳトランジスタＴ１のソースから流入する負の電荷
の量が増加し、ＭＯＳトランジスタＴ１のゲート及びド
レイン、ＭＯＳトランジスタＴ２のゲート、フォトダイ
オードＰＤのアノード、そしてキャパシタＣ１に蓄積さ
れた正の電荷が速やかに再結合される。

【００３９】よって、図４（ｄ）のように、ＭＯＳトラ
ンジスタＴ１のドレイン及びゲート下領域のポテンシャ
ルが図４（ｃ）の状態と比べて低くなる。図４（ｄ）の
ようにＭＯＳトランジスタＴ１のポテンシャルが変化す
ると、キャパシタＣ１に印加する電圧φＶRBをローレベ
ルにして、ＭＯＳトランジスタＴ１のゲート電圧を低く
する。よって、ＭＯＳトランジスタＴ１のドレイン及び
ゲート下領域のポテンシャルが、図４（ｅ）のようにな
って、基の状態にリセットされる。このように、ＭＯＳ
トランジスタＴ１のポテンシャルの状態を基の状態にリ
セットした後、信号φＤの電圧をローレベルにして、キ
ャパシタＣ２を放電して、接続ノードａの電位を基の状
態にリセットする。その後、信号φＤの電圧をハイレベ
ルに戻して撮像動作が行える状態にする。

【００４０】このように、感光素子であるフォトダイオ
ードＰＤに第１電極が接続されたＭＯＳトランジスタＴ
１の制御電極の電圧を切り換えてリセットを行うことに
より、固体撮像装置の各画素の応答性が改善される。従
って、暗い被写体を撮像する場合や、明るい被写体が急
に暗くなった場合にも残像の発生を防止して良好な撮像
が可能となる。

【００４１】尚、各画素からの信号読み出しは電荷結合
素子（ＣＣＤ）を用いて行うようにしてもかまわない。
この場合、図２のＭＯＳトランジスタＴ３に相当するポ
テンシャルレベルを可変としたポテンシャルの障壁を設
けることにより、ＣＣＤへの電荷読み出しを行えばよ
い。

【００４２】＜画素構成の第２例＞図５は本発明の他の
実施形態である二次元のＭＯＳ型固体撮像装置の一部の
構成を概略的に示している。同図において、Ｇ11〜Ｇｍ
ｎは行列配置（マトリクス配置）された画素を示してい
る。２は垂直走査回路であり、行（ライン）４−１、４
−２、・・・、４−ｎを順次走査していく。３は水平走
査回路であり、画素から出力信号線６−１、６−２、・
・・、６−ｍに導出された光電変換信号を画素ごとに水
平方向に順次読み出す。５は電源ラインである。各画素
に対し、上記ライン４−１、４−２・・・、４−ｎや出
力信号線６−１、６−２・・・、６−ｍ、電源ライン５
だけでなく、他のライン（例えば、クロックラインやバ
イアス供給ライン等）も接続されるが、図５ではこれら
について省略し、図７以降の各実施形態において示して
いる。

【００４３】出力信号線６−１、６−２、・・・、６−
ｍごとにＮチャネルのＭＯＳトランジスタＱ１、Ｑ２が
図示の如く１組ずつ設けられている。ＭＯＳトランジス
タＱ１のゲートは直流電圧線７に接続され、ドレインは
出力信号線６−１に接続され、ソースは直流電圧ＶPS’
のライン８に接続されている。一方、ＭＯＳトランジス
タＱ２のドレインは出力信号線６−１に接続され、ソー
スは最終的な信号線９に接続され、ゲートは水平走査回
路３に接続されている。

【００４４】画素Ｇ11〜Ｇｍｎには、後述するように、
それらの画素で発生した光電荷に基づく信号を出力する
ＮチャネルのＭＯＳトランジスタＴａが設けられてい
る。ＭＯＳトランジスタＴａと上記ＭＯＳトランジスタ
Ｑ１との接続関係は図６（ａ）のようになる。このＭＯ
ＳトランジスタＴａは、第２、第３、第５の実施形態で
は、第４ＭＯＳトランジスタＴ４に、第４、第６の実施
形態では、第２ＭＯＳトランジスタＴ２に相当する。こ
こで、ＭＯＳトランジスタＱ１のソースに接続される直
流電圧ＶPS’と、ＭＯＳトランジスタＴａのドレインに
接続される直流電圧ＶPD’との関係はＶPD’＞ＶPS’で
あり、直流電圧ＶPS’は例えばグランド電圧（接地）で
ある。この回路構成は上段のＭＯＳトランジスタＴａの
ゲートに信号が入力され、下段のＭＯＳトランジスタＱ
１のゲートには直流電圧ＤＣが常時印加される。このた
め下段のＭＯＳトランジスタＱ１は抵抗又は定電流源と
等価であり、図６（ａ）の回路はソースフォロワ型の増
幅回路となっている。この場合、ＭＯＳトランジスタＴ
ａから増幅出力されるのは電流であると考えてよい。

【００４５】ＭＯＳトランジスタＱ２は水平走査回路３
によって制御され、スイッチ素子として動作する。尚、
後述するように図７以降の各実施形態の画素内にはスイ
ッチ用のＮチャネルの第３ＭＯＳトランジスタＴ３も設
けられている。このＭＯＳトランジスタＴ３も含めて表
わすと、図６（ａ）の回路は正確には図６（ｂ）のよう
になる。即ち、ＭＯＳトランジスタＴ３がＭＯＳトラン
ジスタＱ１とＭＯＳトランジスタＴａとの間に挿入され
ている。ここで、ＭＯＳトランジスタＴ３は行の選択を
行うものであり、ＭＯＳトランジスタＱ２は列の選択を
行うものである。尚、図５および図６に示す構成は以下
に説明する第２の実施形態〜第６の実施形態に共通の構
成である。

【００４６】図６のように構成することにより信号を大
きく出力することができる。従って、画素がダイナミッ
クレンジ拡大のために感光素子から発生する光電流を自
然対数的に変換しているような場合は、そのままでは出
力信号が小さいが、本増幅回路により充分大きな信号に
増幅されるため、後続の信号処理回路（図示せず）での
処理が容易になる。また、増幅回路の負荷抵抗部分を構
成するＭＯＳトランジスタＱ１を画素内に設けずに、列
方向に配置された複数の画素が接続される出力信号線６
−１、６−２、・・・、６−ｍごとに設けることによ
り、負荷抵抗又は定電流源の数を低減でき、半導体チッ
プ上で増幅回路が占める面積を少なくできる。

【００４７】＜第２の実施形態＞図５に示した画素構成
の第２例の各画素に適用される第２の実施形態につい
て、図面を参照して説明する。図７は、本実施形態に使
用する固体撮像装置に設けられた画素の構成を示す回路
図である。尚、図２に示す画素と同様の目的で使用され
る素子及び信号線などは、同一の符号を付して、その詳
細な説明は省略する。

【００４８】図７に示すように、本実施形態では、図２
に示す画素に、接続ノードａにゲートが接続され接続ノ
ードａの電圧に応じた電流増幅を行う第４ＭＯＳトラン
ジスタＴ４と、接続ノードａの電位の初期化を行う第５
ＭＯＳトランジスタＴ５とが付加された構成となる。Ｍ
ＯＳトランジスタＴ３のソースは出力信号線６（この出
力信号線６は図５の６−１、６−２、・・・、６−ｍに
対応する）へ接続されている。尚、ＭＯＳトランジスタ
Ｔ４，Ｔ５も、ＭＯＳトランジスタＴ１〜Ｔ３と同様
に、ＮチャネルのＭＯＳトランジスタでバックゲートが
接地されている。

【００４９】又、ＭＯＳトランジスタＴ４のドレインに
は直流電圧ＶPDが印加され、ＭＯＳトランジスタＴ３の
ゲートには信号φＶが入力される。又、ＭＯＳトランジ
スタＴ５のソースには直流電圧ＶRB2が印加されるとと
もに、そのゲートには信号φＶRSが入力される。更に、
ＭＯＳトランジスタＴ２のドレインには直流電圧ＶPDが
印加される。尚、本実施形態において、ＭＯＳトランジ
スタＴ１〜Ｔ３及びキャパシタＣ１，Ｃ２は、第１の実
施形態（図２）と同様の動作を行い、入射光に対して対
数変換した電気信号（出力信号）を出力することができ
る。

【００５０】（１）各画素への入射光を電気信号に変換
する動作についてこの実施形態において、信号φＶRBの電圧値をローレベ
ルにして、ＭＯＳトランジスタＴ１をサブスレッショル
ド領域で動作させることにより、第１の実施形態と同様
に、フォトダイオードＰＤが入射光に応じて出力する光
電流に対して自然対数的に変換させた出力信号を出力信
号線６に出力することができる。以下、このように光電
流を自然対数的に変換した出力信号を出力するときの図
７に示す画素内の各素子の動作について説明する。

【００５１】フォトダイオードＰＤに光が入射すると光
電流が発生し、ＭＯＳトランジスタのサブスレッショル
ド特性により、前記光電流を自然対数的に変換した値の
電圧がＭＯＳトランジスタＴ１，Ｔ２のゲートに発生す
る。この電圧により、ＭＯＳトランジスタＴ２に電流が
流れ、キャパシタＣ２には前記光電流の積分値を自然対
数的に変換した値と同等の電荷が蓄積される。つまり、
キャパシタＣ２とＭＯＳトランジスタＴ２のソースとの
接続ノードａに、前記光電流の積分値を自然対数的に変
換した値に比例した電圧が生じることになる。ただし、
このとき、ＭＯＳトランジスタＴ３，Ｔ５はＯＦＦ状態
である。

【００５２】次に、ＭＯＳトランジスタＴ３のゲートに
パルス信号φＶを与えて、ＭＯＳトランジスタＴ３をＯ
Ｎにすると、ＭＯＳトランジスタＴ４のゲートにかかる
電圧に比例した電流がＭＯＳトランジスタＴ３，Ｔ４を
通って出力信号線６に導出される。今、ＭＯＳトランジ
スタＴ４のゲートにかかる電圧は、接続ノードａにかか
る電圧であるので、出力信号線６に導出される電流は前
記光電流の積分値を自然対数的に変換した値となる。こ
のようにして入射光量の対数値に比例した信号（出力電
流）を読み出した後、ＭＯＳトランジスタＴ３をＯＦＦ
にする。

【００５３】（２）各画素のリセット動作について以下に、図面を参照して、図７のような回路構成の画素
のリセット動作について説明する。図８は、リセット動
作を行うときの画素内の各素子に接続された各信号線に
与える信号のタイミングチャートである。（１）で説明
したように、ＭＯＳトランジスタＴ３のゲートにパルス
φＶを与えることによって、図７のような回路構成の各
画素が入射光に対して対数変換した電気信号（出力信
号）が出力信号線６に出力される。このように出力信号
が出力されてパルスφＶがローレベルになると、リセッ
ト動作が始まる。又、本実施形態の画素をリセットする
ときのＭＯＳトランジスタＴ１のポテンシャルの状態
は、第１の実施形態と同様、図４（ｂ）〜（ｅ）のよう
になる。よって、図４及び図８を参照して、そのリセッ
ト動作について説明する。

【００５４】まず、パルス信号φＶがＭＯＳトランジス
タＴ３のゲートに与えられて、出力信号が出力される
と、リセット動作が始まる。そして、第１の実施形態と
同様に、ＭＯＳトランジスタＴ１のソース側より負の電
荷が流れ込み、ＭＯＳトランジスタＴ１のポテンシャル
が図４（ｂ）のような状態になる。

【００５５】次に、キャパシタＣ１に与える電圧φＶRB
をハイレベルにして、ＭＯＳトランジスタＴ１のゲート
電圧を高くすることで、図４（ｃ）のように、ＭＯＳト
ランジスタＴ１のゲート下領域及びドレインのポテンシ
ャルを高くする。よって、ＭＯＳトランジスタＴ１のソ
ースから流入する負の電荷の量が増加し、ＭＯＳトラン
ジスタＴ１のゲート及びドレイン、ＭＯＳトランジスタ
Ｔ２のゲート、フォトダイオードＰＤのアノード、そし
てキャパシタＣ１に蓄積された正の電荷が速やかに再結
合される。

【００５６】よって、図４（ｄ）のように、ＭＯＳトラ
ンジスタＴ１のドレイン及びゲート下領域のポテンシャ
ルが低くなる。図４（ｄ）のようにＭＯＳトランジスタ
Ｔ１のポテンシャルが変化すると、キャパシタＣ１に印
加する電圧φＶRBをローレベルにして、ＭＯＳトランジ
スタＴ１のゲート電圧を低くする。よって、ＭＯＳトラ
ンジスタＴ１のドレイン及びゲート下領域のポテンシャ
ルが、図４（ｅ）のようになって、基の状態にリセット
される。このように、ＭＯＳトランジスタＴ１のポテン
シャルの状態を基の状態にリセットした後、ＭＯＳトラ
ンジスタＴ５のゲートにパルス信号φＶRSを与え、ＭＯ
ＳトランジスタＴ５を介してキャパシタＣ２を放電し
て、接続ノードａの電位を基の状態にリセットする。

【００５７】＜第３の実施形態＞第３の実施形態につい
て、図面を参照して説明する。図９は、本実施形態に使
用する固体撮像装置に設けられた画素の構成を示す回路
図である。尚、図７に示す画素と同様の目的で使用され
る素子及び信号線などは、同一の符号を付して、その詳
細な説明は省略する。

【００５８】図９に示すように、本実施形態では、ＭＯ
ＳトランジスタＴ２のドレインに信号φＤを与えること
によってキャパシタＣ２及び接続ノードａの電位を初期
化するようにし、それによってＭＯＳトランジスタＴ５
を削除した構成となっている。その他の構成は第２の実
施形態（図７）と同一である。尚、信号φＤのハイレベ
ル期間では、第１の実施形態（図２）と同様にキャパシ
タＣ２で積分が行なわれ、ローレベル期間では、キャパ
シタＣ２の電荷がＭＯＳトランジスタＴ２を通して放電
され、キャパシタＣ２の電圧及びＭＯＳトランジスタＴ
４のゲートは略信号φＤのローレベル電圧になる（リセ
ット）。本実施形態では、ＭＯＳトランジスタＴ５を省
略できる分、構成がシンプルになる。

【００５９】この実施形態において、撮像動作をさせる
ときは、第２の実施形態と同様に、キャパシタＣ１に与
える信号φＶRBをローレベルにして、ＭＯＳトランジス
タＴ１がサブスレッショルド状態で動作するようにす
る。又、信号φＤをハイレベルにして、光電流の積分値
を自然対数的に変換した値と同等の電荷をキャパシタＣ
２に蓄積する。そして、所定のタイミングでＭＯＳトラ
ンジスタＴ３をＯＮにして、ＭＯＳトランジスタＴ４の
ゲートにかかる電圧に比例した電流をＭＯＳトランジス
タＴ３，Ｔ４を通して出力信号線６に導出する。

【００６０】又、各画素をリセットするときは、第１の
実施形態と同様、図３のタイミングで信号を制御する。
即ち、まず、第１の実施形態と同様に、パルス信号φＶ
が与えられた後、リセット動作が始まる。次に、キャパ
シタＣ１に与える電圧φＶRBを高くして、ＭＯＳトラン
ジスタＴ１のゲート電圧を高くすることによって、ＭＯ
ＳトランジスタＴ１のソースから流入する負の電荷の量
を増加させる。よって、第１の実施形態と同様に、ＭＯ
ＳトランジスタＴ１のゲート及びドレイン、ＭＯＳトラ
ンジスタＴ２のゲート、フォトダイオードＰＤのアノー
ド、そしてキャパシタＣ１に蓄積された正の電荷が速や
かに再結合される。

【００６１】そして、キャパシタＣ１に印加する電圧φ
ＶRBを基の状態にして、ＭＯＳトランジスタＴ１のゲー
ト電圧を低くして、ＭＯＳトランジスタＴ１のドレイン
及びゲート下領域のポテンシャルを基の状態にリセット
する。このように、ＭＯＳトランジスタＴ１のポテンシ
ャルの状態を基の状態にリセットした後、信号φＤの電
圧をローレベルにして、キャパシタＣ２を放電して、接
続ノードａの電位を基の状態にリセットする。その後、
信号φＤの電圧をハイレベルに戻して撮像動作が行える
状態にする。

【００６２】＜第４の実施形態＞第４の実施形態につい
て、図面を参照して説明する。図１０は、本実施形態に
使用する固体撮像装置に設けられた画素の構成を示す回
路図である。尚、図９に示す画素と同様の目的で使用さ
れる素子及び信号線などは、同一の符号を付して、その
詳細な説明は省略する。

【００６３】図１０に示すように、本実施形態では、Ｍ
ＯＳトランジスタＴ２のドレインに直流電圧ＶPDが印加
されるとともに、キャパシタＣ２及びＭＯＳトランジス
タＴ４を削除した構成となっている。即ち、ＭＯＳトラ
ンジスタＴ２のソースにＭＯＳトランジスタＴ３のドレ
インが接続される。その他の構成は第３の実施形態（図
９）と同一である。

【００６４】このような構成の回路において、撮像動作
をさせるときは、第３の実施形態と同様に、キャパシタ
Ｃ１に与える信号φＶRBをローレベルにして、ＭＯＳト
ランジスタＴ１がサブスレッショルド状態で動作するよ
うにする。このようにＭＯＳトランジスタＴ１を動作さ
せることによって、前記光電流に対して自然対数的にに
比例した値のドレイン電流がＭＯＳトランジスタＴ２を
流れる。

【００６５】そして、ＭＯＳトランジスタＴ３のゲート
にパルス信号φＶを与えてＯＮとすると、前記光電流に
対して自然対数的に比例した値のドレイン電流が、ＭＯ
ＳトランジスタＴ３を通して出力信号線６に導出され
る。このとき、ＭＯＳトランジスタＴ２及びＭＯＳトラ
ンジスタＱ１（図５）の導通時抵抗とそれらを流れる電
流によって決まるＭＯＳトランジスタＱ１のドレイン電
圧が、信号として出力信号線６に現れる。このようにし
て信号が読み出された後、ＭＯＳトランジスタＴ３をＯ
ＦＦにする。

【００６６】又、各画素をリセットする際には、第３の
実施形態と同様に、まず、パルス信号φＶが与えられた
後、リセット動作が始まる。次に、キャパシタＣ１に与
える電圧φＶRBを高くして、ＭＯＳトランジスタＴ１の
ゲート電圧を高くすることによって、ＭＯＳトランジス
タＴ１のソースから流入する負の電荷の量を増加させ
る。よって、第１の実施形態と同様に、ＭＯＳトランジ
スタＴ１のゲート及びドレイン、ＭＯＳトランジスタＴ
２のゲート、フォトダイオードＰＤのアノード、そして
キャパシタＣ１に蓄積された正の電荷が速やかに再結合
される。

【００６７】そして、キャパシタＣ１に印加する電圧φ
ＶRBをローレベルにして、ＭＯＳトランジスタＴ１のゲ
ート電圧を低くして、ＭＯＳトランジスタＴ１のドレイ
ン及びゲート下領域のポテンシャルを基の状態にリセッ
トする。このように、ＭＯＳトランジスタＴ１のポテン
シャルの状態を基の状態にリセットして、再び撮像動作
が行える状態にする。

【００６８】尚、本実施形態では上記第３の実施形態の
ように、光信号をキャパシタＣ２で一旦積分するという
ことを行わないので、積分時間が不要となり、又、キャ
パシタＣ２のリセットも不要であるので、その分信号処
理の高速化が図れる。又、本実施形態では、第３の実施
形態に比し、キャパシタＣ２及びＭＯＳトランジスタＴ
４を省略できる分、構成が更にシンプルになり画素サイ
ズを小さくすることができる。

【００６９】＜第５の実施形態＞第５の実施形態につい
て、図面を参照して説明する。図１１は、本実施形態に
使用する固体撮像装置に設けられた画素の構成を示す回
路図である。尚、図９に示す画素と同様の目的で使用さ
れる素子及び信号線などは、同一の符号を付して、その
詳細な説明は省略する。

【００７０】図１１に示すように、本実施形態では、第
３の実施形態（図９）のようにＭＯＳトランジスタＴ１
のドレインとゲートを接続せずに、第６ＭＯＳトランジ
スタＴ６を介してドレインとゲートを接続するようにし
ている。このＭＯＳトランジスタＴ６は、ドレインがＭ
ＯＳトランジスタＴ１のドレインに接続され、又、ソー
スがＭＯＳトランジスタＴ１のゲートとキャパシタＣ１
との接続ノードに接続される。更に、ＭＯＳトランジス
タＴ６のゲートには信号φＳが与えられ、又、ＭＯＳト
ランジスタＴ１のソースには信号φＶPSが与えられる。
尚、本実施形態においては、信号φＶPSは３値的に変化
するものとし、例えば直流電圧ＶPDと略等しい電圧をハ
イレベル、例えばグランドをローレベルとし、ＭＯＳト
ランジスタＴ１をサブスレッショルド領域で動作させる
ための電圧を両者の中間的な電圧である中間レベルとす
る。中間レベルでは、例えば、直流電圧ＶPSと略等しい
電圧とする。

【００７１】（１）各画素への入射光を電気信号に変換
する動作についてこのような構成の回路において、撮像動作をさせるとき
は、まず、信号φＳをハイレベルにしてＭＯＳトランジ
スタＴ６を導通状態にするとともに、ＭＯＳトランジス
タＴ１がサブスレッショルド領域で動作するようにバイ
アスするために信号φＶPSを中間レベルにし、キャパシ
タＣ１に与える信号φＶRBをローレベルにする。このよ
うに各信号のレベルを設定することによって、本実施形
態における画素の回路構成が第３の実施形態（図９）と
同様の回路構成となる。

【００７２】このとき、信号φＤをハイレベルにして、
光電流の積分値を自然対数的に変換した値と同等の電荷
をキャパシタＣ２に蓄積する。そして、所定のタイミン
グでＭＯＳトランジスタＴ３をＯＮにして、ＭＯＳトラ
ンジスタＴ４のゲートにかかる接続ノードａの電圧に比
例した電流をＭＯＳトランジスタＴ３，Ｔ４を通して出
力信号線６に導出する。このようにして、光電流に対し
て自然対数的に変換した電流信号を出力した後、ＭＯＳ
トランジスタＴ３をＯＦＦにする。

【００７３】（２）各画素のリセット動作について又、各画素をリセットする際の動作について、図１２の
タイミングチャートと図１３のポテンシャルの変遷図を
参照して、以下に説明する。尚、図１３において、矢印
の方向がポテンシャルが高いことを示す。まず、パルス
信号φＶが与えられた後、リセット動作が始まる。そし
て、信号φＳをローレベルにすることによってＭＯＳト
ランジスタＴ６を非導通にした後、信号φＶRBをハイレ
ベルにする。ここで信号φＶPSの電圧をローレベルにす
ることによって、ＭＯＳトランジスタＴ１のポテンシャ
ルを図１３（ａ）のような状態にして、負の電荷をソー
スからＭＯＳトランジスタＴ１に流入させる。

【００７４】このＭＯＳトランジスタＴ１に流入した負
の電荷Ｅが、図１３（ａ）のように蓄積された後、信号
φＶPSをその値が直流電圧ＶPDに略等しいハイレベルに
する。このとき、ＭＯＳトランジスタＴ１のソースのポ
テンシャルがゲート下領域のポテンシャルより高くなる
ので、蓄積された負の電荷Ｅの一部がソースより流出さ
れる。よって、図１３（ｂ）のように、ＭＯＳトランジ
スタＴ１のドレイン、フォトダイオードＰＤのアノー
ド、及びＭＯＳトランジスタＴ２のゲートに負の電荷
Ｅ’が蓄積された状態となる。このように負の電荷Ｅ’
が蓄積された状態にあるため、ＭＯＳトランジスタＴ２
のゲート電圧が、負の電荷Ｅ’によって定まる。又、負
の電荷Ｅ’は、ＭＯＳトランジスタＴ１のドレイン・ゲ
ート間における閾値電圧によって決定されるので、ＭＯ
ＳトランジスタＴ２のゲート電圧はＭＯＳトランジスタ
Ｔ１の閾値電圧によって決まる値である。

【００７５】この状態を維持したまま、まず、信号φＤ
をローレベルにして、キャパシタＣ２を一旦リセットす
る。そして、信号φＤをもとのハイレベルに戻し、ＭＯ
ＳトランジスタＴ２のゲート電圧によってサンプリング
された電流をキャパシタＣ２に充電する。このようにキ
ャパシタＣ２を充電することによって接続ノードａに表
れる電圧を、パルス信号φＶを与えることで、ＭＯＳト
ランジスタＴ４で電流増幅したのち、出力信号としてＭ
ＯＳトランジスタＴ３を介して出力信号線６に出力す
る。

【００７６】尚、感度バラツキの検出自体はごく短時間
で行われるので、以上の過程において、バラツキ検出を
行う際にフォトダイオードへ光が入射していても構わな
いが、好ましくは、フォトダイオードには閾値バラツキ
の検出に影響がでるような強い光が照射されないように
保つようにする。暗状態にすることが好ましいが、強い
光が照射されない常光の下であっても良い。このように
すると、フォトダイオードから不必要な電気信号が発生
せずバラツキ検出をより正確に行うことができる。尚、
この点は後述する各実施形態についても当てはまる。

【００７７】このように、各画素の感度のバラツキの原
因であるＭＯＳトランジスタＴ１の閾値電圧に比例した
値となる信号を出力したのち、信号φＶPSを中間レベル
にするとともに信号φＶRBをローレベルにする。そし
て、信号φＳをハイレベルにしてＭＯＳトランジスタＴ
６を導通させると、まず、第３の実施形態（図９）と同
様に、φＶRBをハイレベルにしたのちローレベルにする
ことによって、速やかにＭＯＳトランジスタＴ１のリセ
ットを行う。そして、信号φＤをローレベルにしたのち
ハイレベルにすることによって、キャパシタＣ２のリセ
ットを行う。

【００７８】このように、本実施形態の回路構成をした
画素によると、各画素が撮像動作を行ったのち、各画素
の感度のバラツキの原因となるＭＯＳトランジスタの閾
値電圧に比例した信号を各画素からの出力を補正するた
めの補正データとして検出することができる。更にいえ
ば、予め、後続回路においてメモリに、撮像時に出力さ
れた画像データを画素毎に記憶するとともに、各画素内
のＭＯＳトランジスタの閾値電圧に比例した電流を図５
の信号線９から画素毎にシリアルに出力して、後続回路
における別のメモリに画素毎の補正データとして記憶し
ておく。そして、この画像データを補正データで画素毎
に補正すれば、出力信号から画素のバラツキによる成分
を取り除くことができる。尚、この補正方法の具体例は
後述する図２４に示している。

【００７９】＜第６の実施形態＞第６の実施形態につい
て、図面を参照して説明する。図１４は、本実施形態に
使用する固体撮像装置に設けられた画素の構成を示す回
路図である。尚、図１１に示す画素と同様の目的で使用
される素子及び信号線などは、同一の符号を付して、そ
の詳細な説明は省略する。

【００８０】図１４に示すように、本実施形態では、Ｍ
ＯＳトランジスタＴ２のドレインに電圧ＶPDが印加され
るとともに、キャパシタＣ２及びＭＯＳトランジスタＴ
４を削除した構成となっている。その他の構成は第５の
実施形態（図１１）と同一である。

【００８１】このように、本実施形態の構成と第５の実
施形態の構成との関係は、第４の実施形態の構成（図１
０）と第３の実施形態の構成（図９）との関係に対応し
ている。よって、フォトダイオードＰＤ、ＭＯＳトラン
ジスタＴ１，Ｔ２，Ｔ３，Ｔ６及びキャパシタＣ１が、
第５の実施形態と同様の動作を行うことによって、撮像
動作及びリセット動作が行われる。又、出力信号は、第
４の実施形態と同様に、ＭＯＳトランジスタＴ２から流
れる電流が、出力電流としてＭＯＳトランジスタＴ３を
介して出力信号線６に出力される。このとき、ＭＯＳト
ランジスタＴ２及びＭＯＳトランジスタＱ１（図５）の
導通時抵抗とそれらを流れる電流によって決まるＭＯＳ
トランジスタＱ１のドレイン電圧が、信号として出力信
号線６に現れる。このようにして信号が読み出された
後、ＭＯＳトランジスタＴ３をＯＦＦにする。

【００８２】以上説明した第１〜第６の実施形態は、画
素内の能動素子であるＭＯＳトランジスタＴ１〜Ｔ６を
全てＮチャネルのＭＯＳトランジスタで構成している
が、これらのＭＯＳトランジスタＴ１〜Ｔ６を全てＰチ
ャネルのＭＯＳトランジスタで構成してもよい。図１６
及び図１９〜図２３には、上記第１〜第６の実施形態を
ＰチャネルのＭＯＳトランジスタで構成した例である第
７〜第１２の実施形態を示している。そのため図１５〜
図２３では接続の極性や印加電圧の極性が逆になってい
る。例えば、図１６（第７の実施形態）において、フォ
トダイオードＰＤはアノードに直流電圧ＶPDに接続さ
れ、カソードが第１ＭＯＳトランジスタＴ１のドレイン
に接続され、また第２ＭＯＳトランジスタＴ２のゲート
に接続されている。ＭＯＳトランジスタＴ１のソースに
は直流電圧ＶPSが印加される。

【００８３】ところで、図１６のような画素が対数変換
を行うとき、直流電圧ＶPSと直流電圧ＶPDは、ＶPS＞Ｖ
PD となっており、図２（第１の実施形態）と逆であ
る。また、キャパシタＣ２の出力電圧は初期値が高い電
圧で、積分によって降下する。また、第３ＭＯＳトラン
ジスタＴ３をＯＮさせるときには、低い電圧をゲートに
印加する。更に、図１９以降の実施形態（第８〜第１２
の実施形態）において、第５ＭＯＳトランジスタＴ５や
第６ＭＯＳトランジスタＴ６をＯＮさせるときには、低
い電圧をゲートに印加する。以上の通り、Ｎチャネルの
ＭＯＳトランジスタを使った場合に比し、Ｐチャネルの
ＭＯＳトランジスタを用いる場合は、電圧関係や接続関
係が一部異なるが、構成は実質的に同一であり、また基
本的な動作も同一であるので、図１６及び図１９〜図２
３については図面で示すのみで、その構成や動作につい
ての説明は省略する。

【００８４】第７の実施形態の画素を含む固体撮像装置
の全体構成を説明するためのブロック回路構成図を図１
５に示し、第８〜第１２の実施形態の画素を含む固体撮
像装置の全体構成を説明するためのブロック回路構成図
を図１７に示している。図１５及び図１７については、
図１及び図５と同一部分（同一の役割部分）に同一の符
号を付して説明を省略する。以下、図１７の構成につい
て簡単に説明する。列方向に配列された出力信号線６−
１、６−２、・・・、６−ｍに対してＰチャネルのＭＯ
ＳトランジスタＱ１とＰチャネルのＭＯＳトランジスタ
Ｑ２が接続されている。ＭＯＳトランジスタＱ１のゲー
トは直流電圧線７に接続され、ドレインは出力信号線６
−１に接続され、ソースは直流電圧ＶPS’のライン８に
接続されている。

【００８５】一方、ＭＯＳトランジスタＱ２のドレイン
は出力信号線６−１に接続され、ソースは最終的な信号
線９に接続され、ゲートは水平走査回路３に接続されて
いる。ここで、ＭＯＳトランジスタＱ１は画素内のＰチ
ャネルのＭＯＳトランジスタＴａと共に図１８（ａ）に
示すような増幅回路を構成している。尚、ＭＯＳトラン
ジスタＴａは、第８、第９、第１１の実施形態では第４
ＭＯＳトランジスタＴ４に相当し、又、第１０、第１２
の実施形態では第２ＭＯＳトランジスタＴ２に相当す
る。

【００８６】この場合、ＭＯＳトランジスタＱ１はＭＯ
ＳトランジスタＴａの負荷抵抗又は定電流源となってい
る。従って、このＭＯＳトランジスタＱ１のソースに接
続される直流電圧ＶPS’と、ＭＯＳトランジスタＴａの
ドレインに接続される直流電圧ＶPD’との関係は、ＶP
D’＜ＶPS’であり、直流電圧ＶPD’は例えばグランド
電圧（接地）である。ＭＯＳトランジスタＱ１のドレイ
ンはＭＯＳトランジスタＴａに接続され、ゲートには直
流電圧が印加されている。ＰチャネルのＭＯＳトランジ
スタＱ２は水平走査回路３によって制御され、増幅回路
の出力を最終的な信号線９へ導出する。第１２〜第２０
の実施形態のように、画素内に設けられた第３ＭＯＳト
ランジスタＴ３を考慮すると、図１８（ａ）の回路は図
１８（ｂ）のように表わされる。

【００８７】＜画像データの補正方法＞上述した第５、
第６、第１１、第１２の実施形態のような回路構成の画
素が設けられた固体撮像装置がデジタルカメラなどの画
像入力装置に使用されたときの実施例を、図面を参照し
て説明する。

【００８８】図２４に示す画像入力装置は、対物レンズ
５１と、該対物レンズ５１を通して入射される光の光量
に応じて電気信号を出力する固体撮像装置５２と、撮像
時の固体撮像装置５２の電気信号（以下、「画像デー
タ」と呼ぶ。）が入力されて一時記憶されるメモリ５３
と、リセット時の固体撮像装置５２の電気信号（以下、
「補正データ」と呼ぶ。）が入力されて一時記憶される
ためのメモリ５４と、メモリ５３から送出される画像デ
ータからメモリ５４から記憶される補正データを補正演
算する補正演算回路５５と、補正演算回路５５で補正デ
ータ分補正演算された画像データを演算処理して外部に
出力する処理部５６とを有する。尚、固体撮像装置５２
は、第５、第６、第１１、第１２の実施形態（図１１、
図１４、図２２、図２３）のような回路構成の画素が設
けられた固体撮像装置である。

【００８９】このような構成の画像入力装置は、まず、
撮像動作を行って、固体撮像装置５２から各画素毎に画
像データがメモリ５３に出力される。そして、各画素が
撮像動作を終えて、リセット動作を行ったときに、上記
で説明したように、各画素の感度のバラツキを調べて、
補正データをメモリ５４に出力する。そして、メモリ５
３内の各画素の画像データとメモリ５４内の各画素の補
正データを、補正演算回路５５にこの画像データを各画
素毎に送出する。補正演算回路５５では、メモリ５３か
ら送出された画像データからこの画像データを出力した
同一画素のメモリ５４から送出された補正データが各画
素毎に補正演算される。この補正データが補正演算され
た画像データが処理部５６に送出されて、演算処理され
た後、外部に出力される。尚、上記各メモリ５３，５４
としては、フレームメモリを用いる必要はなく、ライン
メモリであればよいので、固体撮像装置内に組み込むこ
とも容易である。

【００９０】

【発明の効果】以上説明したように、本発明の固体撮像
装置によれば、各画素のリセットを速やかに行うことが
できるので、撮像時の応答性が良くすることができ、低
輝度の被写体を撮像したときに発生する残像をなくすこ
とができる。又、能動素子をＭＯＳトランジスタで構成
することにより高集積化が容易となり、周辺の処理回路
（Ａ／Ｄコンバータ、デジタル・システム・プロセッ
サ、メモリ）等とともにワンチップ上に形成することが
できる。

【図面の簡単な説明】

【図１】本発明の一実施形態である二次元固体撮像装置
の全体の構成を説明するためのブロック回路図。

【図２】本発明の第１の実施形態の１画素の構成を示す
回路図。

【図３】第１の実施形態で使用する画素の各素子に与え
る信号のタイミングチャート。

【図４】本発明で使用する画素の構成及びポテンシャル
の関係を表した図。

【図５】本発明の一実施形態である二次元固体撮像装置
の全体の構成を説明するためのブロック回路図。

【図６】図５の一部の回路図。

【図７】本発明の第２の実施形態の１画素の構成を示す
回路図。

【図８】第２の実施形態で使用する画素の各素子に与え
る信号のタイミングチャート。

【図９】本発明の第３の実施形態の１画素の構成を示す
回路図。

【図１０】本発明の第４の実施形態の１画素の構成を示
す回路図。

【図１１】本発明の第５の実施形態の１画素の構成を示
す回路図。

【図１２】第５の実施形態で使用する画素の各素子に与
える信号のタイミングチャート。

【図１３】バラツキ検出時の画素のポテンシャルの関係
を表した図。

【図１４】本発明の第６の実施形態の１画素の構成を示
す回路図。

【図１５】画素内の能動素子をＰチャネルのＭＯＳトラ
ンジスタで構成した実施形態の場合の本発明の二次元固
体撮像装置の全体の構成を説明するためのブロック回路
図。

【図１６】本発明の第７の実施形態の１画素の構成を示
す回路図。

【図１７】画素内の能動素子をＰチャネルのＭＯＳトラ
ンジスタで構成した実施形態の場合の本発明の二次元固
体撮像装置の全体の構成を説明するためのブロック回路
図。

【図１８】図２２の一部の回路図。

【図１９】本発明の第８の実施形態の１画素の構成を示
す回路図。

【図２０】本発明の第９の実施形態の１画素の構成を示
す回路図。

【図２１】本発明の第１０の実施形態の１画素の構成を
示す回路図。

【図２２】本発明の第１１の実施形態の１画素の構成を
示す回路図。

【図２３】本発明の第１２の実施形態の１画素の構成を
示す回路図。

【図２４】各実施形態の画素を用いた個体撮像装置を備
えた画像入力装置の内部構造を示すブロック図。

【図２５】従来例の１画素の構成を示す回路図。

【符号の説明】

Ｇ11〜Ｇｍｎ画素２垂直走査回路３水平走査回路４−１〜４−ｎ行選択線６−１〜６−ｍ出力信号線７直流電圧線８ライン９信号線１０Ｐ型半導体基板１１Ｎ型ウェル層１２Ｐ型拡散層１３，１４Ｎ型拡散層１５酸化膜１６ポリシリコン５１対物レンズ５２固体撮像装置５３，５４メモリ５５補正演算回路５６処理部ＰＤフォトダイオードＴ１〜Ｔ６第１〜第６ＭＯＳトランジスタＣ１，Ｃ２キャパシタ

Claims

【特許請求の範囲】

【請求項１】入射した光量に応じた電気信号を発生す
る感光素子と該感光素子に第１の電極が接続された第１
のトランジスタを有するとともに該第１のトランジスタ
をサブスレッショルド領域で動作させて前記電気信号を
自然対数的に変換する光電変換手段と、該光電変換手段
の出力信号を出力信号線へ導出する導出路とを備えた固
体撮像装置において、前記第１のトランジスタの制御電極の電圧を切り換える
電圧切換手段を有し、前記電圧切換手段によって前記第１のトランジスタの制
御電極の電圧を切り換えて、前記第１のトランジスタの
ポテンシャル状態がリセットされることを特徴とする固
体撮像装置。
【請求項２】入射した光量に対して自然対数的に変換
した出力信号を発生する光電変換手段と、該光電変換手
段の出力信号を出力信号線へ導出する導出路とを備えた
固体撮像装置において、前記光電変換手段が、第１電極に直流電圧が印加された光電変換素子と、第１電極と第２電極と制御電極とを備え、第１電極が光
電変換素子の第２電極に接続されるとともに第２電極に
直流電圧が印加され、光電変換素子からの出力電流が流
れ込む第１のトランジスタと、第１電極と第２電極と制御電極とを備え、第１電極に直
流電圧が印加されるとともに制御電極が前記第１のトラ
ンジスタの第１電極に接続され、第２電極から電気信号
を出力する第２のトランジスタとから構成され、前記第１のトランジスタの制御電極に一端が接続される
リセット用キャパシタを有し、前記リセット用キャパシタの他端に第１の電圧を与え
て、前記第１のトランジスタを閾値以下のサブスレッシ
ョルド領域で動作させて撮像を行い、前記リセット用キャパシタの他端に与える電圧を第２の
電圧に変化して前記第１のトランジスタの制御電極の電
圧を変化することによって、前記光電変換手段によって
蓄積された光電荷と逆極性の電荷を流入させて、蓄積さ
れた光電荷と再結合させてリセットした後、前記リセッ
ト用キャパシタの他端に与える電圧をもとの第１の電圧
に戻すことを特徴とする固体撮像装置。
【請求項３】前記第１のトランジスタの制御電極と第
１電極が接続されることを特徴とする請求項２に記載の
固体撮像装置。
【請求項４】入射した光量に対して自然対数的に変換
した出力信号を発生する光電変換手段と、該光電変換手
段の出力信号を出力信号線へ導出する導出路とを備えた
複数の画素を有する固体撮像装置において、前記光電変換手段が、第１電極に直流電圧が印加された光電変換素子と、第１電極と第２電極と制御電極とを備え、第１電極が光
電変換素子の第２電極に接続されるとともに第２電極に
直流電圧が印加され、光電変換素子からの出力電流が流
れ込む第１のトランジスタと、第１電極と第２電極と制御電極とを備え、第１電極に直
流電圧が印加されるとともに制御電極が前記第１のトラ
ンジスタの第１電極に接続され、第２電極から電気信号
を出力する第２のトランジスタとから構成され、前記第１のトランジスタの制御電極に一端が接続される
リセット用キャパシタを有し、又、前記第１のトランジ
スタの制御電極と第１電極との間にスイッチが設けら
れ、前記スイッチをＯＮするとともに前記リセット用キャパ
シタの他端に第１の電圧を与えて、前記第１のトランジ
スタを閾値以下のサブスレッショルド領域で動作させて
撮像を行い、前記リセット用キャパシタの他端に与える電圧を第２の
電圧に変化して前記第１のトランジスタの制御電圧を変
化することによって、前記光電変換手段によって蓄積さ
れた光電荷と逆極性の電荷を流入させてリセットした
後、前記リセット用キャパシタの他端に与える電圧をも
との第１の電圧に戻すことを特徴とする固体撮像装置。
【請求項５】前記各画素に設けられた前記スイッチを
ＯＦＦとするとともに、前記第１のトランジスタの第２
電極に印加する直流電圧を変化させて、前記第１のトラ
ンジスタの第２電極より電荷を流入させることによって
前記各画素の感度のバラツキを検出することを特徴とす
る請求項４に記載の固体撮像装置。
【請求項６】前記スイッチがトランジスタであること
を特徴とする請求項４に記載の固体撮像装置。
【請求項７】前記画素が、マトリクス状に配設される
ことを特徴とする請求項４〜請求項６のいずれかに記載
の固体撮像装置。
【請求項８】前記光電変換手段から出力される電気信
号を積分する積分回路を有し、該積分回路で積分した信
号を前記導出路を介して前記出力信号線へ導出すること
を特徴とする請求項１〜請求項７のいずれかに記載の固
体撮像装置。
【請求項９】前記積分した信号を前記出力信号線へ出
力した後に、前記積分回路の電荷を放出するリセット手
段を有することを特徴とする請求項８に記載の固体撮像
装置。
【請求項１０】前記リセット手段が、第１電極と第２
電極と制御電極とを備え、前記積分回路に第１電極が接
続されたトランジスタで構成され、該トランジスタの制御電極に印加する電圧のレベルを変
化して該トランジスタを導通させたとき、前記積分回路
に蓄積された電荷が放出されることを特徴とする請求項
９に記載の固体撮像装置。
【請求項１１】前記各画素が、前記光電変換手段の出
力信号を増幅する増幅用トランジスタを有しており、該
増幅用トランジスタの出力信号を前記導出路を介して前
記出力信号線へ出力することを特徴とする請求項４〜請
求項７のいずれかに記載の固体撮像装置。
【請求項１２】前記出力信号線に接続された負荷抵抗
又は定電流源を有し、前記負荷抵抗又は定電流源の総数
が全画素数より少ないことを特徴とする請求項１１に記
載の固体撮像装置。
【請求項１３】前記負荷抵抗又は定電流源は、前記出
力信号線に接続された第１電極と、直流電圧に接続され
た第２電極と、直流電圧に接続された制御電極とを有す
る抵抗用トランジスタであることを特徴とする請求項１
２に記載の固体撮像装置。
【請求項１４】前記増幅用トランジスタがＮチャネル
のＭＯＳトランジスタであり、前記増幅用トランジスタ
の第１電極に印加される直流電圧が、前記抵抗用トラン
ジスタの第２電極に接続される直流電圧よりも高電位で
あることを特徴とする請求項１３に記載の固体撮像装
置。
【請求項１５】前記増幅用トランジスタがＰチャネル
のＭＯＳトランジスタであり、前記増幅用トランジスタ
の第１電極に印加される直流電圧が、前記抵抗用トラン
ジスタの第２電極に接続される直流電圧よりも低電位で
あることを特徴とする請求項１３に記載の固体撮像装
置。
【請求項１６】前記導出路は、全画素の中から所定の
ものを順次選択し、選択された画素からの出力信号を出
力信号線に導出するスイッチを含むことを特徴とする請
求項４〜請求項７、請求項１１〜請求項１５のいずれか
に記載の固体撮像装置。
【請求項１７】複数の画素を有する固体撮像装置にお
いて、各画素が、フォトダイオードと、該フォトダイオードの一方の電極に第１電極とゲート電
極が接続された第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタの第１電極とゲート電極とに
ゲート電極が接続された第２ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのゲート電極に一端が接続
された第１キャパシタとを有し、前記画素に撮像動作をさせるときは、前記フォトダイオ
ードから出力される電気信号を自然対数的に変換するよ
うに、前記第１キャパシタに第１の電圧を与えて、前記
第１ＭＯＳトランジスタを閾値以下のサブスレッショル
ド領域で動作させ、前記画素のリセットを行うときは、前記第１キャパシタ
に第２の電圧を与えて前記第１ＭＯＳトランジスタのポ
テンシャルを変化させ、前記フォトダイオードから与え
られて蓄積された光電荷を再結合させることを特徴とす
る固体撮像装置。
【請求項１８】前記第１ＭＯＳトランジスタの第１電
極とゲート電極との間に設けられ、前記第１ＭＯＳトラ
ンジスタの第１電極に第１電極が接続されるとともに、
前記第１ＭＯＳトランジスタのゲート電極に第２電極が
接続された第３ＭＯＳトランジスタを有し、前記第３ＭＯＳトランジスタを非導通の状態にするとと
もに前記第１キャパシタに第２の電圧を与え、更に、前
記第１ＭＯＳトランジスタの第２電極に印加された電圧
を変化させて、前記第１ＭＯＳトランジスタの第２電極
より電荷を流入することによって、前記第１ＭＯＳトラ
ンジスタの閾値のバラツキを検出することを特徴とする
請求項１７に記載の固体撮像装置。
【請求項１９】前記画素が、第１電極が前記第２ＭＯ
Ｓトランジスタの第２電極に接続され、第２電極が出力
信号線に接続され、ゲート電極が行選択線に接続された
第５ＭＯＳトランジスタを有することを特徴とする請求
項１７又は請求項１８に記載の固体撮像装置。
【請求項２０】前記画素が、第１電極に直流電圧が印
加され、ゲート電極が前記第２ＭＯＳトランジスタの第
２電極に接続されるとともに、前記第２ＭＯＳトランジ
スタの第２電極から出力される出力信号を増幅する第４
ＭＯＳトランジスタを有することを特徴とする請求項１
７又は請求項１８に記載の固体撮像装置。
【請求項２１】前記画素が、第１電極が前記第４ＭＯ
Ｓトランジスタの第２電極に接続され、第２電極が出力
信号線に接続され、ゲート電極が行選択線に接続された
第５ＭＯＳトランジスタを有することを特徴とする請求
項２０に記載の固体撮像装置。
【請求項２２】前記画素が、前記第２ＭＯＳトランジ
スタの第２電極に一端が接続されるとともに、前記第２
ＭＯＳトランジスタの第１電極にリセット電圧が与えら
れたときに前記第２ＭＯＳトランジスタを介してリセッ
トされる第２キャパシタを有することを特徴とする請求
項２０又は請求項２１に記載の固体撮像装置。
【請求項２３】前記第２ＭＯＳトランジスタの第１電
極に直流電圧が印加されるとともに、前記画素が、前記
第２ＭＯＳトランジスタの第２電極に第１電極が接続さ
れ第２電極に直流電圧が接続された第６ＭＯＳトランジ
スタと、前記第２ＭＯＳトランジスタの第２電極に一端
が接続される信号線に接続されるとともに、前記第６Ｍ
ＯＳトランジスタのゲート電極にリセット電圧が与えら
れたときに前記第６ＭＯＳトランジスタを介してリセッ
トされる第２キャパシタと、を有することを特徴とする
請求項２０又は請求項２１に記載の固体撮像装置。
【請求項２４】前記画素に対し前記出力信号線を介し
て接続された負荷抵抗又は定電流源を成すＭＯＳトラン
ジスタを備えていることを特徴とする請求項１７〜請求
項２３のいずれかに記載の固体撮像装置。