JP4352571B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP4352571B2 JP4352571B2 JP2000092944A JP2000092944A JP4352571B2 JP 4352571 B2 JP4352571 B2 JP 4352571B2 JP 2000092944 A JP2000092944 A JP 2000092944A JP 2000092944 A JP2000092944 A JP 2000092944A JP 4352571 B2 JP4352571 B2 JP 4352571B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- electrode
- signal
- voltage
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 76
- 238000006243 chemical reaction Methods 0.000 claims description 140
- 230000003321 amplification Effects 0.000 claims description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 10
- 238000009795 derivation Methods 0.000 claims description 8
- 230000010354 integration Effects 0.000 claims description 5
- 239000007787 solid Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 32
- 238000009792 diffusion process Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 229960001948 caffeine Drugs 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- RYYVLZVUVIJVGH-UHFFFAOYSA-N trimethylxanthine Natural products CN1C(=O)N(C)C(=O)C2=C1N=CN2C RYYVLZVUVIJVGH-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は固体撮像装置に関するものであり、特に画素を二次元に配置した固体撮像装置に関する。
【０００２】
【従来の技術】
フォトダイオード等の光電変換素子と、その光電変換素子で発生した光電荷を出力信号線へ取り出す手段とを含む画素をマトリクス状（行列状）に配してなる二次元固体撮像装置は種々の用途に供されている。ところで、このような固体撮像装置は光電変換素子で発生した光電荷を読み出す（取り出す）手段によってＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、ダイナミックレンジが狭いという欠点がある。一方ＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して直接読み出すようになっていた。
【０００３】
ここで、従来のＭＯＳ型固体撮像装置の１画素当りの構成を図２３に示し説明する。同図において、ＰＤはフォトダイオードであり、そのカソードがＭＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ２のソースに接続されている。ＭＯＳトランジスタＴ１のソースはＭＯＳトランジスタＴ３のドレインに接続され、ＭＯＳトランジスタＴ３のソースは出力信号線Ｖoutへ接続されている。またＭＯＳトランジスタＴ１，Ｔ２のドレインには直流電圧ＶPDが印加され、フォトダイオードのアノードには直流電圧ＶPSが印加されている。
【０００４】
フォトダイオードＰＤに光が入射すると、光電荷が発生し、その電荷はＭＯＳトランジスタＴ１のゲートに蓄積される。ここで、ＭＯＳトランジスタＴ３のゲートにパルス信号φＶを与えてＭＯＳトランジスタＴ３をＯＮすると、ＭＯＳトランジスタＴ１のゲートの電荷に比例した電流がＭＯＳトランジスタＴ１、Ｔ３を通って出力信号線へ導出される。このようにして入射光量に比例した出力電流を読み出すことができる。信号読み出し後はＭＯＳトランジスタＴ３をＯＦＦにしてＭＯＳトランジスタＴ２をＯＮすることでＭＯＳトランジスタＴ１のゲート電圧を初期化させることができる。
【０００５】
【発明が解決しようとする課題】
このように、従来のＭＯＳ型の固体撮像装置は各画素においてフォトダイオードＰＤで発生しＭＯＳトランジスタＴ１のゲートに蓄積された光電荷をそのまま読み出すものであったからダイナミックレンジが狭く、そのため露光量を精密に制御しなければならず、しかも露光量を精密に制御しても暗い部分が黒くつぶれたり、明るい部分が飽和したりするなどの問題があった。
【０００６】
一方、本出願人は、入射した光量に応じた光電流を発生しうる感光手段と、光電流を入力するＭＯＳトランジスタと、このＭＯＳトランジスタをサブスレッショルド電流が流れうる状態にバイアスするバイアス手段とを備え、光電流を対数変換するようにした固体撮像装置を提案した（特開平３−１９２７６４号公報参照）。このような固体撮像装置は、広いダイナミックレンジを有しているものの、低輝度の場合の特性やＳ／Ｎ比などが十分でないという問題があった。又、画素内にキャパシタを有する積分回路を内蔵しているために画素サイズが 大きくなってしまうという問題があった。
【０００７】
本発明はこのような点に鑑みなされたものであって、ダイナミックレンジの広い新規且つ有用な固体撮像装置を提供することを目的とする。又、本発明の他の目的は、画素サイズの小さい固体撮像装置を提供することにある。更に、他の目的は、画素から大きく安定した状態で信号を得ることのできる固体撮像装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路と、を備えた固体撮像装置において、前記光電変換手段からの信号を積分することなく増幅する増幅手段を有するとともに、前記光電変換手段が、第１の電極に直流電圧又は信号が印加された光電変換素子と、ドレイン電極とソース電極とゲート電極とを備え、ドレイン電極が前記光電変換素子の第２の電極に接続され、前記光電変換素子からの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＭＯＳトランジスタと、から構成され、当該ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とし、前記光電変換手段によって前記電気信号が自然対数的に変換された後、前記増幅手段によって増幅された出力信号が、前記導出路を介して前記出力信号線へ出力されることを特徴とする。
【０００９】
又、請求項２に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路と、を備えた固体撮像装置において、前記光電変換手段からの信号を増幅する増幅手段を有し、前記光電変換手段と前記増幅手段との間には積分回路が設けられておらず、前記光電変換手段が、第１の電極に直流電圧又は信号が印加された光電変換素子と、ドレイン電極とソース電極とゲート電極とを備え、ドレイン電極が前記光電変換素子の第２の電極に接続され、前記光電変換素子からの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＭＯＳトランジスタと、から構成され、当該ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とし、前記光電変換手段によって前記電気信号が自然対数的に変換された後、前記増幅手段によって増幅された出力信号が、前記導出路を介して前記出力信号線へ出力されることを特徴とする。
【００１０】
又、請求項３に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路と、を備えた固体撮像装置において、前記光電変換手段からの信号を増幅する増幅手段と、読み出し時の前記光電変換手段の出力を出力信号として読み出す読み出し手段と、を有し、前記光電変換手段が、第１の電極に直流電圧又は信号が印加された光電変換素子と、ドレイン電極とソース電極とゲート電極とを備え、ドレイン電極が前記光電変換素子の第２の電極に接続され、前記光電変換素子からの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＭＯＳトランジスタと、から構成され、当該ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とし、前記光電変換手段によって前記電気信号が自然対数的に変換された後、前記増幅手段によって増幅された出力信号が、前記導出路を介して前記出力信号線へ出力されることを特徴とする。
【００１１】
又、請求項４に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路と、を備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、前記光電変換手段からの信号を積分することなく増幅する増幅手段を有するとともに、前記光電変換手段が、第１の電極に直流電圧又は信号が印加された光電変換素子と、ドレイン電極とソース電極とゲート電極とを備え、ドレイン電極が前記光電変換素子の第２の電極に接続され、前記光電変換素子からの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＭＯＳトランジスタと、から構成され、当該ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とし、前記光電変換手段によって前記電気信号が自然対数的に変換された後、前記増幅手段によって増幅した出力信号が、前記導出路を介して前記出力信号線へ出力されることを特徴とする。
【００１２】
又、請求項５に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路と、を備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、前記光電変換手段からの信号を増幅する増幅手段を有するとともに、前記光電変換手段と前記増幅手段との間には積分回路が設けられておらず、前記光電変換手段が、第１の電極に直流電圧又は信号が印加された光電変換素子と、ドレイン電極とソース電極とゲート電極とを備え、ドレイン電極が前記光電変換素子の第２の電極に接続され、前記光電変換素子からの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＭＯＳトランジスタと、から構成され、当該ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とし、前記光電変換手段によって前記電気信号が自然対数的に変換された後、前記増幅手段によって増幅された出力信号が、前記導出路を介して前記出力信号線へ出力されることを特徴とする。
【００１３】
又、請求項６に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路と、を備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、読み出し時の前記光電変換手段の出力を出力信号として読み出す読み出し手段を有するとともに、各画素が、前記光電変換手段からの信号を増幅する増幅手段を有し、前記光電変換手段が、第１の電極に直流電圧又は信号が印加された光電変換素子と、ドレイン電極とソース電極とゲート電極とを備え、ドレイン電極が前記光電変換素子の第２の電極に接続され、前記光電変換素子からの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＭＯＳトランジスタと、から構成され、当該ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とし、各画素において、前記光電変換手段によって前記電気信号が自然対数的に変換された後、前記増幅手段によって増幅された出力信号が、前記読み出し手段によって、前記導出路を介して前記出力信号線へ出力されることを特徴とする。
【００１４】
請求項１〜請求項６のような構成の固体撮像装置によると、光電変換手段によって、入射光量に応じた電気信号を自然対数的に変換して出力することができるので、ダイナミックレンジを大きくとることができる。又、光電変換手段からの信号を増幅する増幅手段を設けているので、各画素からの信号が大きく安定した状態で読み出される。光電変換手段からの信号を積分することなく増幅して導出路より出力信号線に出力するので、画素構成が簡素になり、画素サイズを小さくすることができる。
【００１５】
更に、請求項４〜請求項６のいずれかに記載の固体撮像装置において、請求項７に記載するように、前記導出路に、全画素の中から所定のものを順次選択し、選択された画素から増幅された信号を出力信号線に導出するスイッチを設けることによって、各画素から前記出力信号線に出力される信号を順次読み出してシリアルデータとして出力することができる。
【００１６】
このような固体撮像装置において、請求項８に記載するように、前記スイッチを第１電極に前記導出路が接続されるとともに第２電極に前記出力信号線が接続されたトランジスタとし、該トランジスタの制御電極に信号を与えて導通させたとき、画素から増幅された信号を前記出力信号線に導出させてもよい。
【００１７】
更に、請求項１〜８のいずれかに記載の固体撮像装置において、請求項９に記載するように、前記光電変換手段が、カソードに直流電圧又は信号が印加されたフォトダイオードと、ドレイン電極が前記フォトダイオードのアノードに接続され、前記フォトダイオードからの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＮチャネルのＭＯＳトランジスタと、から構成され、当該ＮチャネルのＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＮチャネルのＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とする構成としてもよい。又、請求項１０に記載するように、前記ＭＯＳトランジスタのソース電極に、直流電圧又は信号が印加されるとともに、当該直流電圧又は信号の電圧は、前記光電変換素子の前記第１の電極に印加された直流電圧又は信号の電圧よりも低くすればよい。
【００１８】
更に、請求項１〜請求項８のいずれかに記載の固体撮像装置において、請求項１１に記載するように、前記光電変換手段が、アノードに直流電圧又は信号が印加されたフォトダイオードと、ドレイン電極が前記フォトダイオードのカソードに接続され、前記フォトダイオードからの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＰチャネルのＭＯＳトランジスタと、から構成され、当該ＰチャネルのＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＰチャネルのＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とする構成であってもよい。又、請求項１２に記載するように、前記ＭＯＳトランジスタのソース電極に、直流電圧又は信号が印加されるとともに、当該直流電圧又は信号の電圧は、前記光電変換素子の前記第１の電極に印加された直流電圧又は信号の電圧よりも高い構成としてもよい。
【００１９】
又、請求項１〜請求項１２のいずれかに記載の固体撮像装置において、請求項１３に記載するように、前記増幅手段が、制御電極に積分されることなく入力される前記光電変換手段からの信号を増幅する増幅用トランジスタであってもよい。
【００２０】
又、請求項１４に記載するように、前記光電変換手段から出力される信号が電圧信号であり、前記増幅用トランジスタが、ゲート電極に前記光電変換手段からの電圧信号が与えられるとともに、第１電極に直流電圧が印加され、第２電極に前記導出路が接続されたＭＯＳトランジスタであってもよい。尚、このとき、前記光電変換手段からの信号は、電圧信号であり、前記ＭＯＳトランジスタによって、電流増幅された信号が出力信号線に出力される。
【００２１】
又、請求項１５に記載するように、前記増幅用トランジスタからの信号が前記導出路を介して出力される出力信号線に接続された負荷抵抗又は定電流源を有する構成であってもよい。この負荷抵抗又は定電流源を設けることによって、各画素から出力される電流信号を電圧信号として読み出すことができる。このような固体撮像装置において、請求項１６に記載するように、前記負荷抵抗又は定電流源の総数が全画素数より少なくてもよい。
【００２２】
又、請求項１７に記載するように、前記負荷抵抗又は定電流源は、前記出力信号線に接続された第１電極と、直流電圧に接続された第２電極と、直流電圧に接続された制御電極とを有する抵抗用トランジスタであってもよい。
【００２３】
請求項１８に記載の固体撮像装置は、請求項１〜１４のいずれかに記載の固体撮像装置において、前記増幅用トランジスタがＮチャネルのＭＯＳトランジスタであり、前記増幅用トランジスタの第１電極に印加される直流電圧が、前記抵抗用トランジスタの第２電極に接続される直流電圧よりも高電位であることを特徴とする。
【００２４】
請求項１７に記載の固体撮像装置において、請求項１８に記載するように、前記増幅用トランジスタがＮチャネルのＭＯＳトランジスタであり、前記増幅用トランジスタの第１電極に印加される直流電圧が、前記抵抗用トランジスタの第２電極に接続される直流電圧よりも高電位とすればよい。
【００２５】
又は、請求項１７に記載の固体撮像装置において、請求項１９に記載するように、前記増幅用トランジスタがＰチャネルのＭＯＳトランジスタであり、前記増幅用トランジスタの第１電極に印加される直流電圧が、前記抵抗用トランジスタの第２電極に接続される直流電圧よりも低電位とすればよい。
【００２６】
【発明の実施の形態】
以下、本発明の固体撮像装置の各実施形態を図面を参照して説明する。図１は本発明の一実施形態である二次元のＭＯＳ型固体撮像装置の一部の構成を概略的に示している。同図において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。２は垂直走査回路であり、行（ライン）４−１、４−２、・・・、４−ｎを順次走査していく。３は水平走査回路であり、画素から出力信号線６−１、６−２、・・・、６−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン４−１、４−２・・・、４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図１ではこれらについて省略し、図３以降の各実施形態において示している。
【００２７】
出力信号線６−１、６−２、・・・、６−ｍごとにＮチャネルのＭＯＳトランジスタＱ１、Ｑ２が図示の如く１組ずつ設けられている。出力信号線６−１を例にとって説明すると、ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶPS’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。
【００２８】
画素Ｇ11〜Ｇｍｎには、後述するように、それらの画素で発生した光電荷に基づく信号を出力するＮチャネルのＭＯＳトランジスタＴ２が設けられている。ＭＯＳトランジスタＴ２と上記ＭＯＳトランジスタＱ１との接続関係は図２（ａ）のようになる。ここで、ＭＯＳトランジスタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯＳトランジスタＴ２のドレインに接続される直流電圧ＶPD’との関係はＶPD’＞ＶPS’であり、直流電圧ＶPS’は例えばグランド電圧（接地）である。この回路構成は上段のＭＯＳトランジスタＴ２のゲートに信号が入力され、下段のＭＯＳトランジスタＱ１のゲートには直流電圧ＤＣが常時印加される。このため下段のＭＯＳトランジスタＱ１は抵抗又は定電流源と等価であり、図２（ａ）の回路はソースフォロワ型の増幅回路となっている。この場合、ＭＯＳトランジスタＴ２から増幅出力されるのは電流であると考えてよい。
【００２９】
ＭＯＳトランジスタＱ２は水平走査回路３によって制御され、スイッチ素子として動作する。尚、後述するように各実施形態の画素内にはスイッチ用のＮチャネルの第４ＭＯＳトランジスタＴ４も設けられている。このＭＯＳトランジスタＴ４も含めて表わすと、図２（ａ）の回路は正確には図２（ｂ）のようになる。即ち、ＭＯＳトランジスタＴ４がＭＯＳトランジスタＱ１とＭＯＳトランジスタＴ２との間に挿入されている。ここで、ＭＯＳトランジスタＴ４は行の選択を行うものであり、トランジスタＱ２は列の選択を行うものである。なお、図１および図２に示す構成は以下に説明する第１実施形態〜第８実施形態に共通の構成である。いずれにしても、図２のように構成することにより信号のゲインを大きく出力することができる。
【００３０】
従って、画素がダイナミックレンジ拡大のためにフォトダイオードが入射光に応じて出力する電気信号（以下、「光電流」という。）を対数変換しているような場合は、そのままでは出力信号が小さいが、本増幅回路により充分大きな信号に増幅されるため、後続の信号処理回路（図示せず）での処理が楽になる。また、増幅回路の負荷抵抗部分を構成するトランジスタＱ１を画素内に設けずに、列方向に配置された複数の画素が接続される出力信号線６−１、６−２、・・・、６−ｍごとに設けることにより、負荷抵抗又は定電流源の数を低減でき、半導体チップ上で増幅回路が占める面積を少なくできる。
【００３１】
＜第１の実施形態＞
第１の実施形態について、図面を参照して説明する。図３は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。
【００３２】
図３において、ｐｎフォトダイオードＰＤが感光部（光電変換部）を形成している。そのフォトダイオードＰＤのアノードは第１ＭＯＳトランジスタＴ１のドレインとゲート、第２ＭＯＳトランジスタＴ２のゲート、及び第３ＭＯＳトランジスタＴ３のドレインに接続されている。ＭＯＳトランジスタＴ２のソースは第４ＭＯＳトランジスタＴ４のドレインに接続され、ＭＯＳトランジスタＴ４のソースは出力信号線６（この出力信号線６は図１の６−１、６−２、・・・、６−ｍに対応する）へ接続されている。尚、ＭＯＳトランジスタＴ１〜Ｔ４は、ＮチャネルのＭＯＳトランジスタでバックゲートが接地されている。
【００３３】
又、フォトダイオードＰＤのカソードとＭＯＳトランジスタＴ２のドレインには、直流電圧ＶPDが印加されるようになっている。一方、ＭＯＳトランジスタＴ１のソースには信号φＶPSが印加される。ＭＯＳトランジスタＴ３のソースには直流電圧ＶRBが印加されるとともに、そのゲートには信号φＶRSが入力される。又、ＭＯＳトランジスタＴ４のゲートには信号φＶが入力される。尚、本実施形態において、信号φＶPSは、２値的に変化するものとし、ＭＯＳトランジスタＴ１，Ｔ２をサブスレッショルド領域で動作させるための電圧をローレベルとし、直流電圧ＶPDと略等しい電圧をハイレベルとする。
【００３４】
この実施形態において、信号φＶPSの電圧値を切り換えてＭＯＳトランジスタＴ１のバイアスを変えることにより、出力信号線６に導出される出力信号を光電流に対して自然対数的に変換させる場合と、線形的に変換させる場合とを実現することができる。以下、これらの各場合について説明する。
【００３５】
（１） 出力信号を光電流に対して自然対数的に変換させる場合。
まず、信号φＶPSをローレベルとし、ＭＯＳトランジスタＴ１がサブスレッショルド領域で動作するようにバイアスされているときの動作について、図３及び図４を用いて説明する。このとき、ＭＯＳトランジスタＴ３のゲートには、ローレベルの信号φＶRSが与えられるので、ＭＯＳトランジスタＴ３はＯＦＦとなり、実質的に存在しないことと等価になる。
【００３６】
ところで、フォトダイオードＰＤは、例えば、図４（ａ）のように、Ｐ型の半導体基板（以下、「Ｐ型基板」という。）１０に、Ｎ型ウェル層１１を形成するとともに、そのＮ型ウェル層１１にＰ型拡散層１２を設けることによって形成される。又、ＭＯＳトランジスタＴ１は、Ｐ型基板１０にＮ型拡散層１３，１４を形成し、且つ、そのＮ型拡散層１３，１４間のチャンネル上に順次、酸化膜１５とポリシリコン層１６を形成することによって構成される。ここで、Ｎ型ウェル層１１がフォトダイオードＰＤのカソード側を形成するとともに、Ｐ型拡散層１２がアノード側を形成する。又、Ｎ型拡散層１３，１４が、それぞれＭＯＳトランジスタＴ１のドレイン、ソースを形成するとともに、酸化膜１５及びポリシリコン層１６がそれぞれゲート絶縁膜とゲート電極を形成する。このような構成のフォトダイオードＰＤ及びＭＯＳトランジスタＴ１のポテンシャルは、信号φＶPSがローレベルのとき、図４（ｂ）のようになる。
【００３７】
図３の回路において、フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１のゲートに発生する。この電圧により、ＭＯＳトランジスタＴ２に前記光電流に対して自然対数的に比例した値の電流が流れる。
【００３８】
次に、ＭＯＳトランジスタＴ４のゲートにパルス信号を与えて、ＭＯＳトランジスタＴ４をＯＮにすると、前記光電流を自然対数的に比例した値の電流がＭＯＳトランジスタＴ４を通って出力信号線６に導出される。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すことができる。又、このとき、ＭＯＳトランジスタＴ２及びＭＯＳトランジスタＱ１（図１）の導通時抵抗とそれらを流れる電流によって決まるＭＯＳトランジスタＱ１のドレイン電圧が、信号として出力信号線６に現れる。信号読み出し後はＭＯＳトランジスタＴ４をＯＦＦにする。尚、このように入射光量に対してその出力電流を自然対数的に変換する場合、信号φＶRSは、常にローレベルのままである。
【００３９】
（２） 出力信号を光電流に対して線形的に変換させる場合。
次に、信号φＶPSをハイレベルとしたときの動作について説明する。このとき、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１のポテンシャルは、図４（ｃ）のようになる。よって、ＭＯＳトランジスタＴ１は実質的にＯＦＦ状態となり、ＭＯＳトランジスタＴ１のソース・ドレイン間に電流が流れない。又、ＭＯＳトランジスタＴ３のゲートにローレベルの信号φＶRSを与えて、ＭＯＳトランジスタＴ３はＯＦＦとする。
【００４０】
図３の回路において、フォトダイオードＰＤに光が当たると光電流が発生する。このとき、ＭＯＳトランジスタＴ１のバックゲートとゲートとの間やフォトダイオードＰＤの接合容量などでキャパシタを構成するので、光電流による電荷がＭＯＳトランジスタＴ１のゲートに蓄積される。よって、ＭＯＳトランジスタＴ１，Ｔ２のゲート電圧が前記光電流を積分した値に比例した値になる。
【００４１】
今、ＭＯＳトランジスタＴ２のソース電圧がドレイン電圧より低いので、ＭＯＳトランジスタＴ２がＯＮするとともに、ＭＯＳトランジスタＴ２のゲート電圧に応じた値の電流がＭＯＳトランジスタＴ２を流れる。次に、ＭＯＳトランジスタＴ４のゲートにパルス信号を与えて、ＭＯＳトランジスタＴ４をＯＮにすると、前記光電流の積分値を線形的に比例した値となる電流がＭＯＳトランジスタＴ４を通って出力信号線６に導出される。このようにして入射光量に比例した信号（出力電流）を読み出すことができる。信号読み出し後は、まず、ＭＯＳトランジスタＴ４をＯＦＦにする。そして、ＭＯＳトランジスタＴ３のゲートにハイレベルの信号φＶRSを与えることで、ＭＯＳトランジスタＴ３をＯＮとして、ＭＯＳトランジスタＴ１，Ｔ２のゲート電位を初期化させる。
【００４２】
このように、光電変換手段の動作状態を、前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能とした固体撮像装置によると、被写体の輝度状態及び撮像時の環境に応じて、単一の光電変換手段によってダイナミックレンジを変更することができる。本実施形態で示すように、フォトダイオードＰＤで発生した光電荷をＭＯＳトランジスタＴ１を用いて変換する場合、このＭＯＳトランジスタＴ１を閾値以下のサブスレッショルド領域で動作させると、対数変換状態（第２状態）となり、ダイナミックレンジが大きくとれる。しかしながら、低輝度で動く被写体を撮像すると、対数変換動作では、残像が目立つようになる。
【００４３】
それは、対数変換動作では、ＭＯＳトランジスタＴ１がＯＮ状態となっていてフォトダイオードＰＤから発生される電気信号をリアルタイムで対数変換してＭＯＳトランジスタＴ１から出力するが、ＭＯＳトランジスタＴ１のゲート側の電荷及びこのゲートに接続されたフォトダイオードＰＤの寄生容量に蓄積された電荷が放電されず、前の情報が残るからである。これは、輝度が低い場合に特に目立つ。又、対数変換では、一般に変換出力が小さいので、Ｓ／Ｎ比（信号／ノイズ比）が悪い。
【００４４】
これに対して、ＭＯＳトランジスタＴ１をＯＦＦ状態にしている線形変換状態（第１状態）では、ダイナミックレンジは狭いが、光電変換手段から出力される信号は大きく得られるので、Ｓ／Ｎ比がよい。又、ＯＦＦ状態のＭＯＳトランジスタＴ１のゲートやフォトダイオードＰＤで光電荷が積分されることと、リセットされることにより、前の情報が残らないようにできる。
【００４５】
又、本実施形態によれば、ＭＯＳトランジスタＴ２のソース電極に接続されるキャパシタなどに代表される積分回路を画素内に設けていないので、画素サイズを小さくできるという利点がある。
【００４６】
＜第２の実施形態＞
第２の実施形態について、図面を参照して説明する。図５は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図３に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００４７】
図５に示すように、本実施形態では、フォトダイオードＰＤのカソードに信号φＶPDが入力され、ＭＯＳトランジスタＴ１のソースに直流電圧ＶPSが印加されるとともに、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶDDが印加される。その他の構成は第１の実施形態（図３）と同一である。
【００４８】
このような構成の画素において、フォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSより高いハイレベルにして、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させる。このとき、ＭＯＳトランジスタＴ４をＯＮにすると、入射光量の対数値に比例した信号（出力電流）を読み出すことができる。又、フォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSと同等のローレベルにして、ＭＯＳトランジスタＴ４をＯＮにすると、入射光量に比例した信号を読み出すことができる。
【００４９】
このように、本実施形態は、第１の実施形態の直流電圧ＶPDを信号φＶPDに、信号φＶPSを直流電圧ＶPSに変更したものである。よって、上記したように、出力電流を入射光量に対して自然対数的に変換する場合と線形的に変換する場合と切り換えるために、第１の実施形態で信号φＶPSのレベルを切り換える代わりに、本実施形態では信号φＶPDを切り換える。それ以外の動作については、第１の実施形態における動作と同様である。
【００５０】
＜第３の実施形態＞
第３の実施形態について、図面を参照して説明する。図６は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。又、図７は、画素内のＭＯＳトランジスタＴ１とフォトダイオードＰＤの構成を示す断面図と、ＭＯＳトランジスタＴ１のソース、ゲート、ドレインそれぞれのポテンシャルを示す図である。尚、図３に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００５１】
図６に示すように、本実施形態では、第１の実施形態（図３）のようにＭＯＳトランジスタＴ１のドレインとゲートを接続せずに、ソースとゲートを接続する。第１の実施形態における画素の構造をこのように変更した画素の動作について、図６及び図７を使用して説明する。
【００５２】
ところで、フォトダイオードＰＤは、例えば、図７（ａ）のように、Ｐ型基板１０に、Ｎ型ウェル層１１を形成するとともに、そのＮ型ウェル層１１にＰ型拡散層１２を設けることによって形成される。又、ＭＯＳトランジスタＴ１は、Ｐ型基板１０にＮ型拡散層１３，１４を形成し、且つ、そのＮ型拡散層１３，１４間のチャンネル上に順次、酸化膜１５とポリシリコン層１６を形成することによって構成される。ここで、Ｎ型ウェル層１１がフォトダイオードＰＤのカソード側を形成するとともに、Ｐ型拡散層１２がアノード側を形成する。又、Ｎ型拡散層１３，１４が、それぞれＭＯＳトランジスタＴ１のドレイン、ソースを形成するとともに、酸化膜１５及びポリシリコン層１６がそれぞれゲート絶縁膜とゲート電極を形成する。
【００５３】
（１） 出力信号を光電流に対して自然対数的に変換させる場合。
まず、信号φＶPSを直流電圧ＶPDに対して十分低い電圧となるローレベルとしたときの動作について説明する。このようにすることによって、ＭＯＳトランジスタＴ１のソース・ドレイン間の電圧差を大きくして、図７（ｂ）のようにゲート・ソース間に発生する電圧をスレッショルド電圧ＶTHより低下させる。このようにすることによって、ＭＯＳトランジスタＴ１がサブスレッショルド領域で動作するようにバイアスされているときと同様の状態となる。そのため、フォトダイオードＰＤに光が入射して光電流が発生すると、ＭＯＳトランジスタのサブスレッショルド特性により、第１の実施形態で説明したように、前記光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１の第１電極（ここではドレイン）に発生する。
【００５４】
その後の動作は、第１の実施形態と同様の動作を行う。即ち、ＭＯＳトランジスタＴ２に前記光電流を自然対数的に変換した値に比例した電流が流れる。このとき、ＭＯＳトランジスタＴ４をＯＮにすると、前記光電流を自然対数的に変換した値と同等な電流がＭＯＳトランジスタＴ４を通り、出力信号線６へ導出される。このようにして、入射光量の対数値に比例した信号（出力電流）を読み出すことができる。この信号を読み出した後、ＭＯＳトランジスタＴ４をＯＦＦの状態にする。又、このように入射光量に対してその出力電流を自然対数的に変換する場合、信号φＶRSは、常にローレベルのままであり、ＭＯＳトランジスタＴ３はＯＦＦとする。
【００５５】
（２） 出力信号を光電流に対して線形的に変換させる場合。
次に、信号φＶPSを直流電圧ＶPDより若干低い電位となるハイレベルとしたときの動作について説明する。このとき、ＭＯＳトランジスタＴ１において、ソース、ゲート、ドレインのポテンシャルの関係は、図７（ｃ）のようになり、ＭＯＳトランジスタＴ１は実質的にカットオフ状態となる。よって、ＭＯＳトランジスタＴ１のソース・ドレイン間に電流が流れない。又、ＭＯＳトランジスタＴ３のゲートにローレベルの信号φＶRSを与えて、ＭＯＳトランジスタＴ３はＯＦＦとする。
【００５６】
図６の回路において、フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタＴ１のバックゲートとドレインとの間やフォトダイオードＰＤの接合容量などでキャパシタを構成するので、光電流による電荷がＭＯＳトランジスタＴ１のドレインに蓄積される。よって、ＭＯＳトランジスタＴ１のドレインに接続されたＭＯＳトランジスタＴ２のゲート電圧が前記光電流を積分した値に比例した値になる。
【００５７】
今、ＭＯＳトランジスタＴ２のソース電圧がドレイン電圧より低いので、ＭＯＳトランジスタＴ２がＯＮし、ＭＯＳトランジスタＴ２のゲート電圧に応じた値のドレイン電流がＭＯＳトランジスタＴ２を流れる。このとき、ＭＯＳトランジスタＴ４のゲートにパルス信号を与えて、ＭＯＳトランジスタＴ４をＯＮにすると、前記光電流を線形的に変換した値となる電流がＭＯＳトランジスタＴ４を通り、出力信号線６へ導出される。このようにして入射光量に比例した信号（出力電流）を読み出すことができる。信号読み出し後は、まず、ＭＯＳトランジスタＴ４をＯＦＦにする。そして、ＭＯＳトランジスタＴ３のゲートにハイレベルの信号φＶRSを与えることで、ＭＯＳトランジスタＴ３をＯＮとして、ＭＯＳトランジスタＴ１のゲート電位を初期化させる。
【００５８】
＜第４の実施形態＞
第４の実施形態について、図面を参照して説明する。図８は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図６に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００５９】
図８に示すように、フォトダイオードＰＤのカソードに信号φＶPDが入力され、ＭＯＳトランジスタＴ１のソースに直流電圧ＶPSが印加されるとともに、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶDDが印加される。又、本実施形態の構成と第３の実施形態（図６）の構成との関係は、第２の実施形態の構成（図５）と第１の実施形態の構成（図３）との関係と同一である。よって、フォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSより十分高いハイレベルにして、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させる。このとき、ＭＯＳトランジスタＴ４をＯＮにすると、入射光量の対数値に比例した信号（出力電流）を読み出すことができる。又、フォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSより若干高い電位となるローレベルにして、ＭＯＳトランジスタＴ１のドレインに電荷を蓄積させる。このとき、ＭＯＳトランジスタＴ４をＯＮにすると、入射光量に比例した信号を読み出すことができる。
【００６０】
＜第５の実施形態＞
第５の実施形態について、図面を参照して説明する。図９は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図６に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００６１】
図９に示すように、本実施形態では、ＭＯＳトランジスタＴ１のゲートに直流電圧ＶRGが印加される。このとき、予め直流電圧ＶRGを直流電圧ＶPSよりも若干高くするなどして調整することによって、ＭＯＳトランジスタＴ１のソースとフォトダイオードＰＤのカソードとの間の電圧差を小さくする。このようにすることによって、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させる場合、信号φＶPSの電圧を第３の実施形態のように直流電圧ＶPDに比べて極端に低くしなくても、ＭＯＳトランジスタＴ１のポテンシャルが先の図７（ｂ）で説明したものと同様の状態になる。よって、第３の実施形態と比べて、信号φＶPSがハイレベルであるときの電圧とローレベルのときの電圧の差が小さくなる。尚、本実施形態において、入射光量又は入射光量の対数値に比例した信号（出力電流）を出力するときの動作は、第３の実施形態（図６）と同様であるので、詳細な説明は省略する。
【００６２】
以上説明した第１〜第５の実施形態は、画素は、第１ＭＯＳトランジスタＴ１のソース又はドレインに印加する電圧を変更することによって、フォトダイオードＰＤに入射された入射光に対して対数的に変換した信号を出力する手段と、フォトダイオードＰＤに入射された入射光に対して線形的に変換した信号を出力する手段とを切り換えることができるような構成をしているが、フォトダイオードＰＤに入射された入射光に対して対数的に変換した信号を出力する手段専用の画素でも良い。以下に、このようなフォトダイオードＰＤに入射された入射光に対して対数的に変換した信号を出力する手段専用の画素の構成について、説明する。
【００６３】
＜第６の実施形態＞
第６の実施形態について、図面を参照して説明する。図１０は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図３に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００６４】
図１０に示すように、ＭＯＳトランジスタＴ１に直流電圧ＶPSが印加されて、ＭＯＳトランジスタＴ１が、サブスレッショルド領域で動作するようにバイアスされている。又、第１の実施形態（図３）において、フォトダイオードＰＤに入射された入射光に対して線形的に変換した信号を出力するときに、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン、及びＭＯＳトランジスタＴ１，Ｔ２のゲートをリセットするためのＭＯＳトランジスタＴ３が省略されている。
【００６５】
＜第７の実施形態＞
第７の実施形態について、図面を参照して説明する。図１１は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図６に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００６６】
図１１に示すように、ＭＯＳトランジスタＴ１に直流電圧ＶPSが印加されて、ＭＯＳトランジスタＴ１が、サブスレッショルド領域で動作するようにバイアスされている。又、第３の実施形態（図６）において、フォトダイオードＰＤに入射された入射光に対して線形的に変換した信号を出力するときに、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン、及びＭＯＳトランジスタＴ２のゲートをリセットするためのＭＯＳトランジスタＴ３が省略されている。
【００６７】
＜第８の実施形態＞
第８の実施形態について、図面を参照して説明する。図１２は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図９に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００６８】
図１２に示すように、ＭＯＳトランジスタＴ１に直流電圧ＶPSが印加されて、ＭＯＳトランジスタＴ１が、サブスレッショルド領域で動作するようにバイアスされている。又、第５の実施形態（図９）において、フォトダイオードＰＤに入射された入射光に対して線形的に変換した信号を出力するときに、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン、及びＭＯＳトランジスタＴ２のゲートをリセットするためのＭＯＳトランジスタＴ３が省略されている。
【００６９】
以上説明した第１〜第８の実施形態は、画素内の能動素子であるＭＯＳトランジスタＴ１〜Ｔ４を全てＮチャネルのＭＯＳトランジスタで構成しているが、これらのＭＯＳトランジスタＴ１〜Ｔ４を全てＰチャネルのＭＯＳトランジスタで構成してもよい。図１５〜図２２には、上記第１〜第８の実施形態をＰチャネルのＭＯＳトランジスタで構成した例である第９〜第１６の実施形態を示している。そのため図１３〜図２２では接続の極性や印加電圧の極性が逆になっている。例えば、図１５（第９の実施形態）において、フォトダイオードＰＤはアノードが直流電圧ＶPDに接続され、カソードが第１ＭＯＳトランジスタＴ１のドレインとゲートに接続され、また第２ＭＯＳトランジスタＴ２のゲートに接続されている。第１ＭＯＳトランジスタＴ１のソースは信号φＶPSに接続されている。
【００７０】
この場合、直流電圧ＶPSとＶPDは、ＶPS＞ＶPD となっており、図３（第１の実施形態）と逆である。また、第３ＭＯＳトランジスタＴ３や第４ＭＯＳトランジスタＴ４をＯＮさせるときには、低い電圧をゲートに印加する。以上の通り、ＮチャネルのＭＯＳトランジスタを使った場合に比し、ＰチャネルのＭＯＳトランジスタを用いる場合は、電圧関係や接続関係が一部異なるが、構成は実質的に同一であり、また基本的な動作も同一であるので、図１５〜図２２については図面で示すのみで、その構成や動作についての説明は省略する。
【００７１】
尚、これらの第９〜第１６の実施形態の画素を含む固体撮像装置の全体構成を説明するためのブロック回路構成図を図１３に示し、その電圧増幅回路部分を抜き出して図１３に示している。図１３については、図１と同一部分（同一の役割部分）に同一の符号を付して説明を省略する。図１３に示すように、列方向に配列された出力信号線６−１、６−２、・・・、６−ｍに対してＰチャネルのＭＯＳトランジスタＱ１とＰチャネルのＭＯＳトランジスタＱ２が接続されている。ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶPS’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。ここで、ＭＯＳトランジスタＱ１は画素内のＰチャネルのＭＯＳトランジスタＴ２と共に図１４（ａ）に示すような増幅回路を構成している。
【００７２】
この場合、ＭＯＳトランジスタＱ１はＭＯＳトランジスタＴ２の負荷抵抗又は定電流源となっている。従って、このトランジスタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯＳトランジスタＴ２のドレインに接続される直流電圧ＶPD’との関係は、ＶPD’＜ＶPS’であり、直流電圧ＶPD’は例えばグランド電圧（接地）である。トランジスタＱ１のドレインはトランジスタＴ２に接続され、ゲートには直流電圧が印加されている。ＰチャネルのＭＯＳトランジスタＱ２は水平走査回路３によって制御され、増幅回路の出力を最終的な信号線９へ導出する。画素内の第４ＭＯＳトランジスタＴ４を考慮すると、図１４（ａ）の回路は図１４（ｂ）のように表わされる。
【００７３】
【発明の効果】
以上説明したように、本発明の固体撮像装置によれば、電気信号を対数変換して出力するので、ダイナミックレンジが広くなる。又、各画素毎に光電変換手段からの出力信号を増幅する増幅手段が設けられているので、読み出し手段によって出力信号が読み出されたとき、より正確に安定した信号読み出しが可能である。更に、光電変換回路と増幅手段との間に積分回路を画素内に設けていないので、画素サイズを小さくすることができる。又、能動素子をＭＯＳトランジスタで構成することにより高集積化が容易となり、周辺の処理回路（Ａ／Ｄコンバータ、デジタル・システム・プロセッサ、メモリ）等とともにワンチップ上に形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図２】図１の一部の回路図。
【図３】本発明の第１の実施形態の１画素の構成を示す回路図。
【図４】第１の実施形態で使用する画素の構成及びポテンシャルの関係を表した図。
【図５】本発明の第２の実施形態の１画素の構成を示す回路図。
【図６】本発明の第３の実施形態の１画素の構成を示す回路図。
【図７】第３の実施形態で使用する画素の構成及びポテンシャルの関係を表した図。
【図８】本発明の第４の実施形態の１画素の構成を示す回路図。
【図９】本発明の第５の実施形態の１画素の構成を示す回路図。
【図１０】本発明の第６の実施形態の１画素の構成を示す回路図。
【図１１】本発明の第７の実施形態の１画素の構成を示す回路図。
【図１２】本発明の第８の実施形態の１画素の構成を示す回路図。
【図１３】画素内の能動素子をＰチャネルのＭＯＳトランジスタで構成した実施形態の場合の本発明の二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図１４】図１３の一部の回路図。
【図１５】本発明の第９の実施形態の１画素の構成を示す回路図。
【図１６】本発明の第１０の実施形態の１画素の構成を示す回路図。
【図１７】本発明の第１１の実施形態の１画素の構成を示す回路図。
【図１８】本発明の第１２の実施形態の１画素の構成を示す回路図。
【図１９】本発明の第１３の実施形態の１画素の構成を示す回路図。
【図２０】本発明の第１４の実施形態の１画素の構成を示す回路図。
【図２１】本発明の第１５の実施形態の１画素の構成を示す回路図。
【図２２】本発明の第１６の実施形態の１画素の構成を示す回路図。
【図２３】従来例の１画素の構成を示す回路図。
【符号の説明】
Ｇ11〜Ｇｍｎ 画素
２ 垂直走査回路
３ 水平走査回路
４−１〜４−ｎ 行選択線
６−１〜６−ｍ 出力信号線
ＰＤ フォトダイオード
Ｔ１〜Ｔ４ 第１〜第４ＭＯＳトランジスタ
Ｃ キャパシタ
【発明の属する技術分野】
本発明は固体撮像装置に関するものであり、特に画素を二次元に配置した固体撮像装置に関する。
【０００２】
【従来の技術】
フォトダイオード等の光電変換素子と、その光電変換素子で発生した光電荷を出力信号線へ取り出す手段とを含む画素をマトリクス状（行列状）に配してなる二次元固体撮像装置は種々の用途に供されている。ところで、このような固体撮像装置は光電変換素子で発生した光電荷を読み出す（取り出す）手段によってＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、ダイナミックレンジが狭いという欠点がある。一方ＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して直接読み出すようになっていた。
【０００３】
ここで、従来のＭＯＳ型固体撮像装置の１画素当りの構成を図２３に示し説明する。同図において、ＰＤはフォトダイオードであり、そのカソードがＭＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ２のソースに接続されている。ＭＯＳトランジスタＴ１のソースはＭＯＳトランジスタＴ３のドレインに接続され、ＭＯＳトランジスタＴ３のソースは出力信号線Ｖoutへ接続されている。またＭＯＳトランジスタＴ１，Ｔ２のドレインには直流電圧ＶPDが印加され、フォトダイオードのアノードには直流電圧ＶPSが印加されている。
【０００４】
フォトダイオードＰＤに光が入射すると、光電荷が発生し、その電荷はＭＯＳトランジスタＴ１のゲートに蓄積される。ここで、ＭＯＳトランジスタＴ３のゲートにパルス信号φＶを与えてＭＯＳトランジスタＴ３をＯＮすると、ＭＯＳトランジスタＴ１のゲートの電荷に比例した電流がＭＯＳトランジスタＴ１、Ｔ３を通って出力信号線へ導出される。このようにして入射光量に比例した出力電流を読み出すことができる。信号読み出し後はＭＯＳトランジスタＴ３をＯＦＦにしてＭＯＳトランジスタＴ２をＯＮすることでＭＯＳトランジスタＴ１のゲート電圧を初期化させることができる。
【０００５】
【発明が解決しようとする課題】
このように、従来のＭＯＳ型の固体撮像装置は各画素においてフォトダイオードＰＤで発生しＭＯＳトランジスタＴ１のゲートに蓄積された光電荷をそのまま読み出すものであったからダイナミックレンジが狭く、そのため露光量を精密に制御しなければならず、しかも露光量を精密に制御しても暗い部分が黒くつぶれたり、明るい部分が飽和したりするなどの問題があった。
【０００６】
一方、本出願人は、入射した光量に応じた光電流を発生しうる感光手段と、光電流を入力するＭＯＳトランジスタと、このＭＯＳトランジスタをサブスレッショルド電流が流れうる状態にバイアスするバイアス手段とを備え、光電流を対数変換するようにした固体撮像装置を提案した（特開平３−１９２７６４号公報参照）。このような固体撮像装置は、広いダイナミックレンジを有しているものの、低輝度の場合の特性やＳ／Ｎ比などが十分でないという問題があった。又、画素内にキャパシタを有する積分回路を内蔵しているために画素サイズが 大きくなってしまうという問題があった。
【０００７】
本発明はこのような点に鑑みなされたものであって、ダイナミックレンジの広い新規且つ有用な固体撮像装置を提供することを目的とする。又、本発明の他の目的は、画素サイズの小さい固体撮像装置を提供することにある。更に、他の目的は、画素から大きく安定した状態で信号を得ることのできる固体撮像装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路と、を備えた固体撮像装置において、前記光電変換手段からの信号を積分することなく増幅する増幅手段を有するとともに、前記光電変換手段が、第１の電極に直流電圧又は信号が印加された光電変換素子と、ドレイン電極とソース電極とゲート電極とを備え、ドレイン電極が前記光電変換素子の第２の電極に接続され、前記光電変換素子からの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＭＯＳトランジスタと、から構成され、当該ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とし、前記光電変換手段によって前記電気信号が自然対数的に変換された後、前記増幅手段によって増幅された出力信号が、前記導出路を介して前記出力信号線へ出力されることを特徴とする。
【０００９】
又、請求項２に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路と、を備えた固体撮像装置において、前記光電変換手段からの信号を増幅する増幅手段を有し、前記光電変換手段と前記増幅手段との間には積分回路が設けられておらず、前記光電変換手段が、第１の電極に直流電圧又は信号が印加された光電変換素子と、ドレイン電極とソース電極とゲート電極とを備え、ドレイン電極が前記光電変換素子の第２の電極に接続され、前記光電変換素子からの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＭＯＳトランジスタと、から構成され、当該ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とし、前記光電変換手段によって前記電気信号が自然対数的に変換された後、前記増幅手段によって増幅された出力信号が、前記導出路を介して前記出力信号線へ出力されることを特徴とする。
【００１０】
又、請求項３に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路と、を備えた固体撮像装置において、前記光電変換手段からの信号を増幅する増幅手段と、読み出し時の前記光電変換手段の出力を出力信号として読み出す読み出し手段と、を有し、前記光電変換手段が、第１の電極に直流電圧又は信号が印加された光電変換素子と、ドレイン電極とソース電極とゲート電極とを備え、ドレイン電極が前記光電変換素子の第２の電極に接続され、前記光電変換素子からの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＭＯＳトランジスタと、から構成され、当該ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とし、前記光電変換手段によって前記電気信号が自然対数的に変換された後、前記増幅手段によって増幅された出力信号が、前記導出路を介して前記出力信号線へ出力されることを特徴とする。
【００１１】
又、請求項４に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路と、を備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、前記光電変換手段からの信号を積分することなく増幅する増幅手段を有するとともに、前記光電変換手段が、第１の電極に直流電圧又は信号が印加された光電変換素子と、ドレイン電極とソース電極とゲート電極とを備え、ドレイン電極が前記光電変換素子の第２の電極に接続され、前記光電変換素子からの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＭＯＳトランジスタと、から構成され、当該ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とし、前記光電変換手段によって前記電気信号が自然対数的に変換された後、前記増幅手段によって増幅した出力信号が、前記導出路を介して前記出力信号線へ出力されることを特徴とする。
【００１２】
又、請求項５に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路と、を備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、前記光電変換手段からの信号を増幅する増幅手段を有するとともに、前記光電変換手段と前記増幅手段との間には積分回路が設けられておらず、前記光電変換手段が、第１の電極に直流電圧又は信号が印加された光電変換素子と、ドレイン電極とソース電極とゲート電極とを備え、ドレイン電極が前記光電変換素子の第２の電極に接続され、前記光電変換素子からの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＭＯＳトランジスタと、から構成され、当該ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とし、前記光電変換手段によって前記電気信号が自然対数的に変換された後、前記増幅手段によって増幅された出力信号が、前記導出路を介して前記出力信号線へ出力されることを特徴とする。
【００１３】
又、請求項６に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路と、を備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、読み出し時の前記光電変換手段の出力を出力信号として読み出す読み出し手段を有するとともに、各画素が、前記光電変換手段からの信号を増幅する増幅手段を有し、前記光電変換手段が、第１の電極に直流電圧又は信号が印加された光電変換素子と、ドレイン電極とソース電極とゲート電極とを備え、ドレイン電極が前記光電変換素子の第２の電極に接続され、前記光電変換素子からの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＭＯＳトランジスタと、から構成され、当該ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とし、各画素において、前記光電変換手段によって前記電気信号が自然対数的に変換された後、前記増幅手段によって増幅された出力信号が、前記読み出し手段によって、前記導出路を介して前記出力信号線へ出力されることを特徴とする。
【００１４】
請求項１〜請求項６のような構成の固体撮像装置によると、光電変換手段によって、入射光量に応じた電気信号を自然対数的に変換して出力することができるので、ダイナミックレンジを大きくとることができる。又、光電変換手段からの信号を増幅する増幅手段を設けているので、各画素からの信号が大きく安定した状態で読み出される。光電変換手段からの信号を積分することなく増幅して導出路より出力信号線に出力するので、画素構成が簡素になり、画素サイズを小さくすることができる。
【００１５】
更に、請求項４〜請求項６のいずれかに記載の固体撮像装置において、請求項７に記載するように、前記導出路に、全画素の中から所定のものを順次選択し、選択された画素から増幅された信号を出力信号線に導出するスイッチを設けることによって、各画素から前記出力信号線に出力される信号を順次読み出してシリアルデータとして出力することができる。
【００１６】
このような固体撮像装置において、請求項８に記載するように、前記スイッチを第１電極に前記導出路が接続されるとともに第２電極に前記出力信号線が接続されたトランジスタとし、該トランジスタの制御電極に信号を与えて導通させたとき、画素から増幅された信号を前記出力信号線に導出させてもよい。
【００１７】
更に、請求項１〜８のいずれかに記載の固体撮像装置において、請求項９に記載するように、前記光電変換手段が、カソードに直流電圧又は信号が印加されたフォトダイオードと、ドレイン電極が前記フォトダイオードのアノードに接続され、前記フォトダイオードからの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＮチャネルのＭＯＳトランジスタと、から構成され、当該ＮチャネルのＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＮチャネルのＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とする構成としてもよい。又、請求項１０に記載するように、前記ＭＯＳトランジスタのソース電極に、直流電圧又は信号が印加されるとともに、当該直流電圧又は信号の電圧は、前記光電変換素子の前記第１の電極に印加された直流電圧又は信号の電圧よりも低くすればよい。
【００１８】
更に、請求項１〜請求項８のいずれかに記載の固体撮像装置において、請求項１１に記載するように、前記光電変換手段が、アノードに直流電圧又は信号が印加されたフォトダイオードと、ドレイン電極が前記フォトダイオードのカソードに接続され、前記フォトダイオードからの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＰチャネルのＭＯＳトランジスタと、から構成され、当該ＰチャネルのＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＰチャネルのＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とする構成であってもよい。又、請求項１２に記載するように、前記ＭＯＳトランジスタのソース電極に、直流電圧又は信号が印加されるとともに、当該直流電圧又は信号の電圧は、前記光電変換素子の前記第１の電極に印加された直流電圧又は信号の電圧よりも高い構成としてもよい。
【００１９】
又、請求項１〜請求項１２のいずれかに記載の固体撮像装置において、請求項１３に記載するように、前記増幅手段が、制御電極に積分されることなく入力される前記光電変換手段からの信号を増幅する増幅用トランジスタであってもよい。
【００２０】
又、請求項１４に記載するように、前記光電変換手段から出力される信号が電圧信号であり、前記増幅用トランジスタが、ゲート電極に前記光電変換手段からの電圧信号が与えられるとともに、第１電極に直流電圧が印加され、第２電極に前記導出路が接続されたＭＯＳトランジスタであってもよい。尚、このとき、前記光電変換手段からの信号は、電圧信号であり、前記ＭＯＳトランジスタによって、電流増幅された信号が出力信号線に出力される。
【００２１】
又、請求項１５に記載するように、前記増幅用トランジスタからの信号が前記導出路を介して出力される出力信号線に接続された負荷抵抗又は定電流源を有する構成であってもよい。この負荷抵抗又は定電流源を設けることによって、各画素から出力される電流信号を電圧信号として読み出すことができる。このような固体撮像装置において、請求項１６に記載するように、前記負荷抵抗又は定電流源の総数が全画素数より少なくてもよい。
【００２２】
又、請求項１７に記載するように、前記負荷抵抗又は定電流源は、前記出力信号線に接続された第１電極と、直流電圧に接続された第２電極と、直流電圧に接続された制御電極とを有する抵抗用トランジスタであってもよい。
【００２３】
請求項１８に記載の固体撮像装置は、請求項１〜１４のいずれかに記載の固体撮像装置において、前記増幅用トランジスタがＮチャネルのＭＯＳトランジスタであり、前記増幅用トランジスタの第１電極に印加される直流電圧が、前記抵抗用トランジスタの第２電極に接続される直流電圧よりも高電位であることを特徴とする。
【００２４】
請求項１７に記載の固体撮像装置において、請求項１８に記載するように、前記増幅用トランジスタがＮチャネルのＭＯＳトランジスタであり、前記増幅用トランジスタの第１電極に印加される直流電圧が、前記抵抗用トランジスタの第２電極に接続される直流電圧よりも高電位とすればよい。
【００２５】
又は、請求項１７に記載の固体撮像装置において、請求項１９に記載するように、前記増幅用トランジスタがＰチャネルのＭＯＳトランジスタであり、前記増幅用トランジスタの第１電極に印加される直流電圧が、前記抵抗用トランジスタの第２電極に接続される直流電圧よりも低電位とすればよい。
【００２６】
【発明の実施の形態】
以下、本発明の固体撮像装置の各実施形態を図面を参照して説明する。図１は本発明の一実施形態である二次元のＭＯＳ型固体撮像装置の一部の構成を概略的に示している。同図において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。２は垂直走査回路であり、行（ライン）４−１、４−２、・・・、４−ｎを順次走査していく。３は水平走査回路であり、画素から出力信号線６−１、６−２、・・・、６−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン４−１、４−２・・・、４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図１ではこれらについて省略し、図３以降の各実施形態において示している。
【００２７】
出力信号線６−１、６−２、・・・、６−ｍごとにＮチャネルのＭＯＳトランジスタＱ１、Ｑ２が図示の如く１組ずつ設けられている。出力信号線６−１を例にとって説明すると、ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶPS’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。
【００２８】
画素Ｇ11〜Ｇｍｎには、後述するように、それらの画素で発生した光電荷に基づく信号を出力するＮチャネルのＭＯＳトランジスタＴ２が設けられている。ＭＯＳトランジスタＴ２と上記ＭＯＳトランジスタＱ１との接続関係は図２（ａ）のようになる。ここで、ＭＯＳトランジスタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯＳトランジスタＴ２のドレインに接続される直流電圧ＶPD’との関係はＶPD’＞ＶPS’であり、直流電圧ＶPS’は例えばグランド電圧（接地）である。この回路構成は上段のＭＯＳトランジスタＴ２のゲートに信号が入力され、下段のＭＯＳトランジスタＱ１のゲートには直流電圧ＤＣが常時印加される。このため下段のＭＯＳトランジスタＱ１は抵抗又は定電流源と等価であり、図２（ａ）の回路はソースフォロワ型の増幅回路となっている。この場合、ＭＯＳトランジスタＴ２から増幅出力されるのは電流であると考えてよい。
【００２９】
ＭＯＳトランジスタＱ２は水平走査回路３によって制御され、スイッチ素子として動作する。尚、後述するように各実施形態の画素内にはスイッチ用のＮチャネルの第４ＭＯＳトランジスタＴ４も設けられている。このＭＯＳトランジスタＴ４も含めて表わすと、図２（ａ）の回路は正確には図２（ｂ）のようになる。即ち、ＭＯＳトランジスタＴ４がＭＯＳトランジスタＱ１とＭＯＳトランジスタＴ２との間に挿入されている。ここで、ＭＯＳトランジスタＴ４は行の選択を行うものであり、トランジスタＱ２は列の選択を行うものである。なお、図１および図２に示す構成は以下に説明する第１実施形態〜第８実施形態に共通の構成である。いずれにしても、図２のように構成することにより信号のゲインを大きく出力することができる。
【００３０】
従って、画素がダイナミックレンジ拡大のためにフォトダイオードが入射光に応じて出力する電気信号（以下、「光電流」という。）を対数変換しているような場合は、そのままでは出力信号が小さいが、本増幅回路により充分大きな信号に増幅されるため、後続の信号処理回路（図示せず）での処理が楽になる。また、増幅回路の負荷抵抗部分を構成するトランジスタＱ１を画素内に設けずに、列方向に配置された複数の画素が接続される出力信号線６−１、６−２、・・・、６−ｍごとに設けることにより、負荷抵抗又は定電流源の数を低減でき、半導体チップ上で増幅回路が占める面積を少なくできる。
【００３１】
＜第１の実施形態＞
第１の実施形態について、図面を参照して説明する。図３は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。
【００３２】
図３において、ｐｎフォトダイオードＰＤが感光部（光電変換部）を形成している。そのフォトダイオードＰＤのアノードは第１ＭＯＳトランジスタＴ１のドレインとゲート、第２ＭＯＳトランジスタＴ２のゲート、及び第３ＭＯＳトランジスタＴ３のドレインに接続されている。ＭＯＳトランジスタＴ２のソースは第４ＭＯＳトランジスタＴ４のドレインに接続され、ＭＯＳトランジスタＴ４のソースは出力信号線６（この出力信号線６は図１の６−１、６−２、・・・、６−ｍに対応する）へ接続されている。尚、ＭＯＳトランジスタＴ１〜Ｔ４は、ＮチャネルのＭＯＳトランジスタでバックゲートが接地されている。
【００３３】
又、フォトダイオードＰＤのカソードとＭＯＳトランジスタＴ２のドレインには、直流電圧ＶPDが印加されるようになっている。一方、ＭＯＳトランジスタＴ１のソースには信号φＶPSが印加される。ＭＯＳトランジスタＴ３のソースには直流電圧ＶRBが印加されるとともに、そのゲートには信号φＶRSが入力される。又、ＭＯＳトランジスタＴ４のゲートには信号φＶが入力される。尚、本実施形態において、信号φＶPSは、２値的に変化するものとし、ＭＯＳトランジスタＴ１，Ｔ２をサブスレッショルド領域で動作させるための電圧をローレベルとし、直流電圧ＶPDと略等しい電圧をハイレベルとする。
【００３４】
この実施形態において、信号φＶPSの電圧値を切り換えてＭＯＳトランジスタＴ１のバイアスを変えることにより、出力信号線６に導出される出力信号を光電流に対して自然対数的に変換させる場合と、線形的に変換させる場合とを実現することができる。以下、これらの各場合について説明する。
【００３５】
（１） 出力信号を光電流に対して自然対数的に変換させる場合。
まず、信号φＶPSをローレベルとし、ＭＯＳトランジスタＴ１がサブスレッショルド領域で動作するようにバイアスされているときの動作について、図３及び図４を用いて説明する。このとき、ＭＯＳトランジスタＴ３のゲートには、ローレベルの信号φＶRSが与えられるので、ＭＯＳトランジスタＴ３はＯＦＦとなり、実質的に存在しないことと等価になる。
【００３６】
ところで、フォトダイオードＰＤは、例えば、図４（ａ）のように、Ｐ型の半導体基板（以下、「Ｐ型基板」という。）１０に、Ｎ型ウェル層１１を形成するとともに、そのＮ型ウェル層１１にＰ型拡散層１２を設けることによって形成される。又、ＭＯＳトランジスタＴ１は、Ｐ型基板１０にＮ型拡散層１３，１４を形成し、且つ、そのＮ型拡散層１３，１４間のチャンネル上に順次、酸化膜１５とポリシリコン層１６を形成することによって構成される。ここで、Ｎ型ウェル層１１がフォトダイオードＰＤのカソード側を形成するとともに、Ｐ型拡散層１２がアノード側を形成する。又、Ｎ型拡散層１３，１４が、それぞれＭＯＳトランジスタＴ１のドレイン、ソースを形成するとともに、酸化膜１５及びポリシリコン層１６がそれぞれゲート絶縁膜とゲート電極を形成する。このような構成のフォトダイオードＰＤ及びＭＯＳトランジスタＴ１のポテンシャルは、信号φＶPSがローレベルのとき、図４（ｂ）のようになる。
【００３７】
図３の回路において、フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１のゲートに発生する。この電圧により、ＭＯＳトランジスタＴ２に前記光電流に対して自然対数的に比例した値の電流が流れる。
【００３８】
次に、ＭＯＳトランジスタＴ４のゲートにパルス信号を与えて、ＭＯＳトランジスタＴ４をＯＮにすると、前記光電流を自然対数的に比例した値の電流がＭＯＳトランジスタＴ４を通って出力信号線６に導出される。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すことができる。又、このとき、ＭＯＳトランジスタＴ２及びＭＯＳトランジスタＱ１（図１）の導通時抵抗とそれらを流れる電流によって決まるＭＯＳトランジスタＱ１のドレイン電圧が、信号として出力信号線６に現れる。信号読み出し後はＭＯＳトランジスタＴ４をＯＦＦにする。尚、このように入射光量に対してその出力電流を自然対数的に変換する場合、信号φＶRSは、常にローレベルのままである。
【００３９】
（２） 出力信号を光電流に対して線形的に変換させる場合。
次に、信号φＶPSをハイレベルとしたときの動作について説明する。このとき、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１のポテンシャルは、図４（ｃ）のようになる。よって、ＭＯＳトランジスタＴ１は実質的にＯＦＦ状態となり、ＭＯＳトランジスタＴ１のソース・ドレイン間に電流が流れない。又、ＭＯＳトランジスタＴ３のゲートにローレベルの信号φＶRSを与えて、ＭＯＳトランジスタＴ３はＯＦＦとする。
【００４０】
図３の回路において、フォトダイオードＰＤに光が当たると光電流が発生する。このとき、ＭＯＳトランジスタＴ１のバックゲートとゲートとの間やフォトダイオードＰＤの接合容量などでキャパシタを構成するので、光電流による電荷がＭＯＳトランジスタＴ１のゲートに蓄積される。よって、ＭＯＳトランジスタＴ１，Ｔ２のゲート電圧が前記光電流を積分した値に比例した値になる。
【００４１】
今、ＭＯＳトランジスタＴ２のソース電圧がドレイン電圧より低いので、ＭＯＳトランジスタＴ２がＯＮするとともに、ＭＯＳトランジスタＴ２のゲート電圧に応じた値の電流がＭＯＳトランジスタＴ２を流れる。次に、ＭＯＳトランジスタＴ４のゲートにパルス信号を与えて、ＭＯＳトランジスタＴ４をＯＮにすると、前記光電流の積分値を線形的に比例した値となる電流がＭＯＳトランジスタＴ４を通って出力信号線６に導出される。このようにして入射光量に比例した信号（出力電流）を読み出すことができる。信号読み出し後は、まず、ＭＯＳトランジスタＴ４をＯＦＦにする。そして、ＭＯＳトランジスタＴ３のゲートにハイレベルの信号φＶRSを与えることで、ＭＯＳトランジスタＴ３をＯＮとして、ＭＯＳトランジスタＴ１，Ｔ２のゲート電位を初期化させる。
【００４２】
このように、光電変換手段の動作状態を、前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能とした固体撮像装置によると、被写体の輝度状態及び撮像時の環境に応じて、単一の光電変換手段によってダイナミックレンジを変更することができる。本実施形態で示すように、フォトダイオードＰＤで発生した光電荷をＭＯＳトランジスタＴ１を用いて変換する場合、このＭＯＳトランジスタＴ１を閾値以下のサブスレッショルド領域で動作させると、対数変換状態（第２状態）となり、ダイナミックレンジが大きくとれる。しかしながら、低輝度で動く被写体を撮像すると、対数変換動作では、残像が目立つようになる。
【００４３】
それは、対数変換動作では、ＭＯＳトランジスタＴ１がＯＮ状態となっていてフォトダイオードＰＤから発生される電気信号をリアルタイムで対数変換してＭＯＳトランジスタＴ１から出力するが、ＭＯＳトランジスタＴ１のゲート側の電荷及びこのゲートに接続されたフォトダイオードＰＤの寄生容量に蓄積された電荷が放電されず、前の情報が残るからである。これは、輝度が低い場合に特に目立つ。又、対数変換では、一般に変換出力が小さいので、Ｓ／Ｎ比（信号／ノイズ比）が悪い。
【００４４】
これに対して、ＭＯＳトランジスタＴ１をＯＦＦ状態にしている線形変換状態（第１状態）では、ダイナミックレンジは狭いが、光電変換手段から出力される信号は大きく得られるので、Ｓ／Ｎ比がよい。又、ＯＦＦ状態のＭＯＳトランジスタＴ１のゲートやフォトダイオードＰＤで光電荷が積分されることと、リセットされることにより、前の情報が残らないようにできる。
【００４５】
又、本実施形態によれば、ＭＯＳトランジスタＴ２のソース電極に接続されるキャパシタなどに代表される積分回路を画素内に設けていないので、画素サイズを小さくできるという利点がある。
【００４６】
＜第２の実施形態＞
第２の実施形態について、図面を参照して説明する。図５は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図３に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００４７】
図５に示すように、本実施形態では、フォトダイオードＰＤのカソードに信号φＶPDが入力され、ＭＯＳトランジスタＴ１のソースに直流電圧ＶPSが印加されるとともに、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶDDが印加される。その他の構成は第１の実施形態（図３）と同一である。
【００４８】
このような構成の画素において、フォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSより高いハイレベルにして、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させる。このとき、ＭＯＳトランジスタＴ４をＯＮにすると、入射光量の対数値に比例した信号（出力電流）を読み出すことができる。又、フォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSと同等のローレベルにして、ＭＯＳトランジスタＴ４をＯＮにすると、入射光量に比例した信号を読み出すことができる。
【００４９】
このように、本実施形態は、第１の実施形態の直流電圧ＶPDを信号φＶPDに、信号φＶPSを直流電圧ＶPSに変更したものである。よって、上記したように、出力電流を入射光量に対して自然対数的に変換する場合と線形的に変換する場合と切り換えるために、第１の実施形態で信号φＶPSのレベルを切り換える代わりに、本実施形態では信号φＶPDを切り換える。それ以外の動作については、第１の実施形態における動作と同様である。
【００５０】
＜第３の実施形態＞
第３の実施形態について、図面を参照して説明する。図６は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。又、図７は、画素内のＭＯＳトランジスタＴ１とフォトダイオードＰＤの構成を示す断面図と、ＭＯＳトランジスタＴ１のソース、ゲート、ドレインそれぞれのポテンシャルを示す図である。尚、図３に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００５１】
図６に示すように、本実施形態では、第１の実施形態（図３）のようにＭＯＳトランジスタＴ１のドレインとゲートを接続せずに、ソースとゲートを接続する。第１の実施形態における画素の構造をこのように変更した画素の動作について、図６及び図７を使用して説明する。
【００５２】
ところで、フォトダイオードＰＤは、例えば、図７（ａ）のように、Ｐ型基板１０に、Ｎ型ウェル層１１を形成するとともに、そのＮ型ウェル層１１にＰ型拡散層１２を設けることによって形成される。又、ＭＯＳトランジスタＴ１は、Ｐ型基板１０にＮ型拡散層１３，１４を形成し、且つ、そのＮ型拡散層１３，１４間のチャンネル上に順次、酸化膜１５とポリシリコン層１６を形成することによって構成される。ここで、Ｎ型ウェル層１１がフォトダイオードＰＤのカソード側を形成するとともに、Ｐ型拡散層１２がアノード側を形成する。又、Ｎ型拡散層１３，１４が、それぞれＭＯＳトランジスタＴ１のドレイン、ソースを形成するとともに、酸化膜１５及びポリシリコン層１６がそれぞれゲート絶縁膜とゲート電極を形成する。
【００５３】
（１） 出力信号を光電流に対して自然対数的に変換させる場合。
まず、信号φＶPSを直流電圧ＶPDに対して十分低い電圧となるローレベルとしたときの動作について説明する。このようにすることによって、ＭＯＳトランジスタＴ１のソース・ドレイン間の電圧差を大きくして、図７（ｂ）のようにゲート・ソース間に発生する電圧をスレッショルド電圧ＶTHより低下させる。このようにすることによって、ＭＯＳトランジスタＴ１がサブスレッショルド領域で動作するようにバイアスされているときと同様の状態となる。そのため、フォトダイオードＰＤに光が入射して光電流が発生すると、ＭＯＳトランジスタのサブスレッショルド特性により、第１の実施形態で説明したように、前記光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１の第１電極（ここではドレイン）に発生する。
【００５４】
その後の動作は、第１の実施形態と同様の動作を行う。即ち、ＭＯＳトランジスタＴ２に前記光電流を自然対数的に変換した値に比例した電流が流れる。このとき、ＭＯＳトランジスタＴ４をＯＮにすると、前記光電流を自然対数的に変換した値と同等な電流がＭＯＳトランジスタＴ４を通り、出力信号線６へ導出される。このようにして、入射光量の対数値に比例した信号（出力電流）を読み出すことができる。この信号を読み出した後、ＭＯＳトランジスタＴ４をＯＦＦの状態にする。又、このように入射光量に対してその出力電流を自然対数的に変換する場合、信号φＶRSは、常にローレベルのままであり、ＭＯＳトランジスタＴ３はＯＦＦとする。
【００５５】
（２） 出力信号を光電流に対して線形的に変換させる場合。
次に、信号φＶPSを直流電圧ＶPDより若干低い電位となるハイレベルとしたときの動作について説明する。このとき、ＭＯＳトランジスタＴ１において、ソース、ゲート、ドレインのポテンシャルの関係は、図７（ｃ）のようになり、ＭＯＳトランジスタＴ１は実質的にカットオフ状態となる。よって、ＭＯＳトランジスタＴ１のソース・ドレイン間に電流が流れない。又、ＭＯＳトランジスタＴ３のゲートにローレベルの信号φＶRSを与えて、ＭＯＳトランジスタＴ３はＯＦＦとする。
【００５６】
図６の回路において、フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタＴ１のバックゲートとドレインとの間やフォトダイオードＰＤの接合容量などでキャパシタを構成するので、光電流による電荷がＭＯＳトランジスタＴ１のドレインに蓄積される。よって、ＭＯＳトランジスタＴ１のドレインに接続されたＭＯＳトランジスタＴ２のゲート電圧が前記光電流を積分した値に比例した値になる。
【００５７】
今、ＭＯＳトランジスタＴ２のソース電圧がドレイン電圧より低いので、ＭＯＳトランジスタＴ２がＯＮし、ＭＯＳトランジスタＴ２のゲート電圧に応じた値のドレイン電流がＭＯＳトランジスタＴ２を流れる。このとき、ＭＯＳトランジスタＴ４のゲートにパルス信号を与えて、ＭＯＳトランジスタＴ４をＯＮにすると、前記光電流を線形的に変換した値となる電流がＭＯＳトランジスタＴ４を通り、出力信号線６へ導出される。このようにして入射光量に比例した信号（出力電流）を読み出すことができる。信号読み出し後は、まず、ＭＯＳトランジスタＴ４をＯＦＦにする。そして、ＭＯＳトランジスタＴ３のゲートにハイレベルの信号φＶRSを与えることで、ＭＯＳトランジスタＴ３をＯＮとして、ＭＯＳトランジスタＴ１のゲート電位を初期化させる。
【００５８】
＜第４の実施形態＞
第４の実施形態について、図面を参照して説明する。図８は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図６に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００５９】
図８に示すように、フォトダイオードＰＤのカソードに信号φＶPDが入力され、ＭＯＳトランジスタＴ１のソースに直流電圧ＶPSが印加されるとともに、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶDDが印加される。又、本実施形態の構成と第３の実施形態（図６）の構成との関係は、第２の実施形態の構成（図５）と第１の実施形態の構成（図３）との関係と同一である。よって、フォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSより十分高いハイレベルにして、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させる。このとき、ＭＯＳトランジスタＴ４をＯＮにすると、入射光量の対数値に比例した信号（出力電流）を読み出すことができる。又、フォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSより若干高い電位となるローレベルにして、ＭＯＳトランジスタＴ１のドレインに電荷を蓄積させる。このとき、ＭＯＳトランジスタＴ４をＯＮにすると、入射光量に比例した信号を読み出すことができる。
【００６０】
＜第５の実施形態＞
第５の実施形態について、図面を参照して説明する。図９は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図６に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００６１】
図９に示すように、本実施形態では、ＭＯＳトランジスタＴ１のゲートに直流電圧ＶRGが印加される。このとき、予め直流電圧ＶRGを直流電圧ＶPSよりも若干高くするなどして調整することによって、ＭＯＳトランジスタＴ１のソースとフォトダイオードＰＤのカソードとの間の電圧差を小さくする。このようにすることによって、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させる場合、信号φＶPSの電圧を第３の実施形態のように直流電圧ＶPDに比べて極端に低くしなくても、ＭＯＳトランジスタＴ１のポテンシャルが先の図７（ｂ）で説明したものと同様の状態になる。よって、第３の実施形態と比べて、信号φＶPSがハイレベルであるときの電圧とローレベルのときの電圧の差が小さくなる。尚、本実施形態において、入射光量又は入射光量の対数値に比例した信号（出力電流）を出力するときの動作は、第３の実施形態（図６）と同様であるので、詳細な説明は省略する。
【００６２】
以上説明した第１〜第５の実施形態は、画素は、第１ＭＯＳトランジスタＴ１のソース又はドレインに印加する電圧を変更することによって、フォトダイオードＰＤに入射された入射光に対して対数的に変換した信号を出力する手段と、フォトダイオードＰＤに入射された入射光に対して線形的に変換した信号を出力する手段とを切り換えることができるような構成をしているが、フォトダイオードＰＤに入射された入射光に対して対数的に変換した信号を出力する手段専用の画素でも良い。以下に、このようなフォトダイオードＰＤに入射された入射光に対して対数的に変換した信号を出力する手段専用の画素の構成について、説明する。
【００６３】
＜第６の実施形態＞
第６の実施形態について、図面を参照して説明する。図１０は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図３に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００６４】
図１０に示すように、ＭＯＳトランジスタＴ１に直流電圧ＶPSが印加されて、ＭＯＳトランジスタＴ１が、サブスレッショルド領域で動作するようにバイアスされている。又、第１の実施形態（図３）において、フォトダイオードＰＤに入射された入射光に対して線形的に変換した信号を出力するときに、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン、及びＭＯＳトランジスタＴ１，Ｔ２のゲートをリセットするためのＭＯＳトランジスタＴ３が省略されている。
【００６５】
＜第７の実施形態＞
第７の実施形態について、図面を参照して説明する。図１１は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図６に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００６６】
図１１に示すように、ＭＯＳトランジスタＴ１に直流電圧ＶPSが印加されて、ＭＯＳトランジスタＴ１が、サブスレッショルド領域で動作するようにバイアスされている。又、第３の実施形態（図６）において、フォトダイオードＰＤに入射された入射光に対して線形的に変換した信号を出力するときに、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン、及びＭＯＳトランジスタＴ２のゲートをリセットするためのＭＯＳトランジスタＴ３が省略されている。
【００６７】
＜第８の実施形態＞
第８の実施形態について、図面を参照して説明する。図１２は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図９に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００６８】
図１２に示すように、ＭＯＳトランジスタＴ１に直流電圧ＶPSが印加されて、ＭＯＳトランジスタＴ１が、サブスレッショルド領域で動作するようにバイアスされている。又、第５の実施形態（図９）において、フォトダイオードＰＤに入射された入射光に対して線形的に変換した信号を出力するときに、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン、及びＭＯＳトランジスタＴ２のゲートをリセットするためのＭＯＳトランジスタＴ３が省略されている。
【００６９】
以上説明した第１〜第８の実施形態は、画素内の能動素子であるＭＯＳトランジスタＴ１〜Ｔ４を全てＮチャネルのＭＯＳトランジスタで構成しているが、これらのＭＯＳトランジスタＴ１〜Ｔ４を全てＰチャネルのＭＯＳトランジスタで構成してもよい。図１５〜図２２には、上記第１〜第８の実施形態をＰチャネルのＭＯＳトランジスタで構成した例である第９〜第１６の実施形態を示している。そのため図１３〜図２２では接続の極性や印加電圧の極性が逆になっている。例えば、図１５（第９の実施形態）において、フォトダイオードＰＤはアノードが直流電圧ＶPDに接続され、カソードが第１ＭＯＳトランジスタＴ１のドレインとゲートに接続され、また第２ＭＯＳトランジスタＴ２のゲートに接続されている。第１ＭＯＳトランジスタＴ１のソースは信号φＶPSに接続されている。
【００７０】
この場合、直流電圧ＶPSとＶPDは、ＶPS＞ＶPD となっており、図３（第１の実施形態）と逆である。また、第３ＭＯＳトランジスタＴ３や第４ＭＯＳトランジスタＴ４をＯＮさせるときには、低い電圧をゲートに印加する。以上の通り、ＮチャネルのＭＯＳトランジスタを使った場合に比し、ＰチャネルのＭＯＳトランジスタを用いる場合は、電圧関係や接続関係が一部異なるが、構成は実質的に同一であり、また基本的な動作も同一であるので、図１５〜図２２については図面で示すのみで、その構成や動作についての説明は省略する。
【００７１】
尚、これらの第９〜第１６の実施形態の画素を含む固体撮像装置の全体構成を説明するためのブロック回路構成図を図１３に示し、その電圧増幅回路部分を抜き出して図１３に示している。図１３については、図１と同一部分（同一の役割部分）に同一の符号を付して説明を省略する。図１３に示すように、列方向に配列された出力信号線６−１、６−２、・・・、６−ｍに対してＰチャネルのＭＯＳトランジスタＱ１とＰチャネルのＭＯＳトランジスタＱ２が接続されている。ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶPS’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。ここで、ＭＯＳトランジスタＱ１は画素内のＰチャネルのＭＯＳトランジスタＴ２と共に図１４（ａ）に示すような増幅回路を構成している。
【００７２】
この場合、ＭＯＳトランジスタＱ１はＭＯＳトランジスタＴ２の負荷抵抗又は定電流源となっている。従って、このトランジスタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯＳトランジスタＴ２のドレインに接続される直流電圧ＶPD’との関係は、ＶPD’＜ＶPS’であり、直流電圧ＶPD’は例えばグランド電圧（接地）である。トランジスタＱ１のドレインはトランジスタＴ２に接続され、ゲートには直流電圧が印加されている。ＰチャネルのＭＯＳトランジスタＱ２は水平走査回路３によって制御され、増幅回路の出力を最終的な信号線９へ導出する。画素内の第４ＭＯＳトランジスタＴ４を考慮すると、図１４（ａ）の回路は図１４（ｂ）のように表わされる。
【００７３】
【発明の効果】
以上説明したように、本発明の固体撮像装置によれば、電気信号を対数変換して出力するので、ダイナミックレンジが広くなる。又、各画素毎に光電変換手段からの出力信号を増幅する増幅手段が設けられているので、読み出し手段によって出力信号が読み出されたとき、より正確に安定した信号読み出しが可能である。更に、光電変換回路と増幅手段との間に積分回路を画素内に設けていないので、画素サイズを小さくすることができる。又、能動素子をＭＯＳトランジスタで構成することにより高集積化が容易となり、周辺の処理回路（Ａ／Ｄコンバータ、デジタル・システム・プロセッサ、メモリ）等とともにワンチップ上に形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図２】図１の一部の回路図。
【図３】本発明の第１の実施形態の１画素の構成を示す回路図。
【図４】第１の実施形態で使用する画素の構成及びポテンシャルの関係を表した図。
【図５】本発明の第２の実施形態の１画素の構成を示す回路図。
【図６】本発明の第３の実施形態の１画素の構成を示す回路図。
【図７】第３の実施形態で使用する画素の構成及びポテンシャルの関係を表した図。
【図８】本発明の第４の実施形態の１画素の構成を示す回路図。
【図９】本発明の第５の実施形態の１画素の構成を示す回路図。
【図１０】本発明の第６の実施形態の１画素の構成を示す回路図。
【図１１】本発明の第７の実施形態の１画素の構成を示す回路図。
【図１２】本発明の第８の実施形態の１画素の構成を示す回路図。
【図１３】画素内の能動素子をＰチャネルのＭＯＳトランジスタで構成した実施形態の場合の本発明の二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図１４】図１３の一部の回路図。
【図１５】本発明の第９の実施形態の１画素の構成を示す回路図。
【図１６】本発明の第１０の実施形態の１画素の構成を示す回路図。
【図１７】本発明の第１１の実施形態の１画素の構成を示す回路図。
【図１８】本発明の第１２の実施形態の１画素の構成を示す回路図。
【図１９】本発明の第１３の実施形態の１画素の構成を示す回路図。
【図２０】本発明の第１４の実施形態の１画素の構成を示す回路図。
【図２１】本発明の第１５の実施形態の１画素の構成を示す回路図。
【図２２】本発明の第１６の実施形態の１画素の構成を示す回路図。
【図２３】従来例の１画素の構成を示す回路図。
【符号の説明】
Ｇ11〜Ｇｍｎ 画素
２ 垂直走査回路
３ 水平走査回路
４−１〜４−ｎ 行選択線
６−１〜６−ｍ 出力信号線
ＰＤ フォトダイオード
Ｔ１〜Ｔ４ 第１〜第４ＭＯＳトランジスタ
Ｃ キャパシタ
Claims (19)
- 入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、
該光電変換手段の出力信号を出力信号線へ導出する導出路と、
を備えた固体撮像装置において、
前記光電変換手段からの信号を積分することなく増幅する増幅手段を有するとともに、
前記光電変換手段が、
第１の電極に直流電圧又は信号が印加された光電変換素子と、
ドレイン電極とソース電極とゲート電極とを備え、ドレイン電極が前記光電変換素子の第２の電極に接続され、前記光電変換素子からの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＭＯＳトランジスタと、から構成され、
当該ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とし、
前記光電変換手段によって前記電気信号が自然対数的に変換された後、前記増幅手段によって増幅された出力信号が、前記導出路を介して前記出力信号線へ出力されることを特徴とする固体撮像装置。 - 入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、
該光電変換手段の出力信号を出力信号線へ導出する導出路と、
を備えた固体撮像装置において、
前記光電変換手段からの信号を増幅する増幅手段を有し、
前記光電変換手段と前記増幅手段との間には積分回路が設けられておらず、
前記光電変換手段が、
第１の電極に直流電圧又は信号が印加された光電変換素子と、
ドレイン電極とソース電極とゲート電極とを備え、ドレイン電極が前記光電変換素子の第２の電極に接続され、前記光電変換素子からの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＭＯＳトランジスタと、から構成され、
当該ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とし、
前記光電変換手段によって前記電気信号が自然対数的に変換された後、前記増幅手段によって増幅された出力信号が、前記導出路を介して前記出力信号線へ出力されることを特徴とする固体撮像装置。 - 入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、
該光電変換手段の出力信号を出力信号線へ導出する導出路と、
を備えた固体撮像装置において、
前記光電変換手段からの信号を増幅する増幅手段と、
読み出し時の前記光電変換手段の出力を出力信号として読み出す読み出し手段と、
を有し、
前記光電変換手段が、
第１の電極に直流電圧又は信号が印加された光電変換素子と、
ドレイン電極とソース電極とゲート電極とを備え、ドレイン電極が前記光電変換素子の第２の電極に接続され、前記光電変換素子からの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＭＯＳトランジスタと、から構成され、
当該ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とし、
前記光電変換手段によって前記電気信号が自然対数的に変換された後、前記増幅手段によって増幅された出力信号が、前記導出路を介して前記出力信号線へ出力されることを特徴とする固体撮像装置。 - 入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、
該光電変換手段の出力信号を出力信号線へ導出する導出路と、
を備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、
各画素が、前記光電変換手段からの信号を積分することなく増幅する増幅手段を有するとともに、
前記光電変換手段が、
第１の電極に直流電圧又は信号が印加された光電変換素子と、
ドレイン電極とソース電極とゲート電極とを備え、ドレイン電極が前記光電変換素子の第２の電極に接続され、前記光電変換素子からの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＭＯＳトランジスタと、から構成され、
当該ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とし、
前記光電変換手段によって前記電気信号が自然対数的に変換された後、前記増幅手段によって増幅した出力信号が、前記導出路を介して前記出力信号線へ出力されることを特徴とする固体撮像装置。 - 入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、
該光電変換手段の出力信号を出力信号線へ導出する導出路と、
を備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、
各画素が、前記光電変換手段からの信号を増幅する増幅手段を有するとともに、前記光電変換手段と前記増幅手段との間には積分回路が設けられておらず、
前記光電変換手段が、
第１の電極に直流電圧又は信号が印加された光電変換素子と、
ドレイン電極とソース電極とゲート電極とを備え、ドレイン電極が前記光電変換素子の第２の電極に接続され、前記光電変換素子からの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＭＯＳトランジスタと、から構成され、
当該ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とし、
前記光電変換手段によって前記電気信号が自然対数的に変換された後、前記増幅手段によって増幅された出力信号が、前記導出路を介して前記出力信号線へ出力されることを特徴とする固体撮像装置。 - 入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、
該光電変換手段の出力信号を出力信号線へ導出する導出路と、
を備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、
読み出し時の前記光電変換手段の出力を出力信号として読み出す読み出し手段を有するとともに、
各画素が、前記光電変換手段からの信号を増幅する増幅手段を有し、
前記光電変換手段が、
第１の電極に直流電圧又は信号が印加された光電変換素子と、
ドレイン電極とソース電極とゲート電極とを備え、ドレイン電極が前記光電変換素子の第２の電極に接続され、前記光電変換素子からの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＭＯＳトランジスタと、から構成され、
当該ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とし、
各画素において、前記光電変換手段によって前記電気信号が自然対数的に変換された後、前記増幅手段によって増幅された出力信号が、前記読み出し手段によって、前記導出路を介して前記出力信号線へ出力されることを特徴とする固体撮像装置。 - 前記導出路は、全画素の中から所定のものを順次選択し、選択された画素から増幅された信号を出力信号線に導出するスイッチを含むことを特徴とする請求項４〜請求項６のいずれかに記載の固体撮像装置。
- 前記スイッチが、第１電極に前記導出路が接続されるとともに第２電極に前記出力信号線が接続されたトランジスタで、該トランジスタの制御電極に信号を与えて導通させたとき、画素から増幅された信号を前記出力信号線に導出することを特徴とする請求項７に記載の固体撮像装置。
- 前記光電変換手段が、
カソードに直流電圧又は信号が印加されたフォトダイオードと、
ドレイン電極が前記フォトダイオードのアノードに接続され、前記フォトダイオードからの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＮチャネルのＭＯＳトランジスタと、から構成され、
当該ＮチャネルのＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＮチャネルのＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とすることを特徴とする請求項１〜請求項８のいずれかに記載の固体撮像装置。 - 前記ＭＯＳトランジスタのソース電極に、直流電圧又は信号が印加されるとともに、
当該直流電圧又は信号の電圧は、前記光電変換素子の前記第１の電極に印加された直流電圧又は信号の電圧よりも低いことを特徴とする請求項１〜９のいずれかに記載の固体撮像装置。 - 前記光電変換手段が、
アノードに直流電圧又は信号が印加されたフォトダイオードと、
ドレイン電極が前記フォトダイオードのカソードに接続され、前記フォトダイオードからの出力電流が流れ込むとともにソース電極とゲート電極とが接続されたＰチャネルのＭＯＳトランジスタと、から構成され、
当該ＰチャネルのＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させることによって、当該ＰチャネルのＭＯＳトランジスタのドレイン電極に現れる電圧信号を出力信号とすることを特徴とする請求項１〜請求項８のいずれかに記載の固体撮像装置。 - 前記ＭＯＳトランジスタのソース電極に、直流電圧又は信号が印加されるとともに、
当該直流電圧又は信号の電圧は、前記光電変換素子の前記第１の電極に印加された直流電圧又は信号の電圧よりも高いことを特徴とする請求項１〜８および請求項１１のいずれかに記載の固体撮像装置。 - 前記増幅手段が、制御電極に積分されることなく入力される前記光電変換手段からの信号を増幅する増幅用トランジスタであることを特徴とする請求項１〜請求項１２のいずれかに記載の固体撮像装置。
- 前記光電変換手段から出力される信号が電圧信号であり、
前記増幅用トランジスタが、ゲート電極に前記光電変換手段からの電圧信号が与えられるとともに、第１電極に直流電圧が印加され、第２電極に前記導出路が接続されたＭＯＳトランジスタであることを特徴とする請求項１３に記載の固体撮像装置。 - 前記増幅用トランジスタからの信号が前記導出路を介して出力される出力信号線に接続された負荷抵抗又は定電流源を有する請求項１３又は請求項１４に記載の固体撮像装置。
- 前記負荷抵抗又は定電流源の総数が全画素数より少ないことを特徴とする請求項１５に記載の固体撮像装置。
- 前記負荷抵抗又は定電流源は、前記出力信号線に接続された第１電極と、直流電圧に接続された第２電極と、直流電圧に接続された制御電極とを有する抵抗用トランジスタであることを特徴とする請求項１５又は請求項１６に記載の固体撮像装置。
- 前記増幅用トランジスタがＮチャネルのＭＯＳトランジスタであり、前記増幅用トランジスタの第１電極に印加される直流電圧が、前記抵抗用トランジスタの第２電極に接続される直流電圧よりも高電位であることを特徴とする請求項１７に記載の固体撮像装置。
- 前記増幅用トランジスタがＰチャネルのＭＯＳトランジスタであり、前記増幅用トランジスタの第１電極に印加される直流電圧が、前記抵抗用トランジスタの第２電極に接続される直流電圧よりも低電位であることを特徴とする請求項１７に記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000092944A JP4352571B2 (ja) | 1999-03-29 | 2000-03-28 | 固体撮像装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-86794 | 1999-03-29 | ||
| JP8679499 | 1999-03-29 | ||
| JP2000092944A JP4352571B2 (ja) | 1999-03-29 | 2000-03-28 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000350098A JP2000350098A (ja) | 2000-12-15 |
| JP4352571B2 true JP4352571B2 (ja) | 2009-10-28 |
Family
ID=26427883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000092944A Expired - Fee Related JP4352571B2 (ja) | 1999-03-29 | 2000-03-28 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4352571B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9379138B2 (en) * | 2013-07-19 | 2016-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device with drive voltage dependent on external light intensity |
-
2000
- 2000-03-28 JP JP2000092944A patent/JP4352571B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000350098A (ja) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3493405B2 (ja) | 固体撮像装置 | |
| US7446805B2 (en) | CMOS active pixel with hard and soft reset | |
| US7399951B2 (en) | Solid-state image-sensing device | |
| US6836291B1 (en) | Image pickup device with integral amplification | |
| JP4770618B2 (ja) | 固体撮像装置 | |
| JP3724188B2 (ja) | 固体撮像装置 | |
| JP3592037B2 (ja) | 光電変換装置 | |
| US7495271B2 (en) | Image-sensing apparatus | |
| JP3664035B2 (ja) | 固体撮像装置 | |
| US6734907B1 (en) | Solid-state image pickup device with integration and amplification | |
| US6967682B1 (en) | Photoelectric converting device | |
| US6831691B1 (en) | Solid-state image pickup device | |
| JP4300635B2 (ja) | 固体撮像装置 | |
| JP4300654B2 (ja) | 固体撮像装置 | |
| JP4352571B2 (ja) | 固体撮像装置 | |
| JP4345145B2 (ja) | 固体撮像装置 | |
| JP4345175B2 (ja) | 固体撮像装置 | |
| JP2001103379A (ja) | 固体撮像装置 | |
| JP2001218113A (ja) | 固体撮像装置 | |
| US20010015404A1 (en) | Solid-state image-sensing device | |
| JP2001036059A (ja) | 固体撮像装置 | |
| US7368773B2 (en) | Photodetector device, solid-state imaging device, and camera system | |
| JP3740840B2 (ja) | 固体撮像装置 | |
| JP2001245214A (ja) | 固体撮像装置 | |
| JP2001218111A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050613 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090720 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |