JP2001218111A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、高輝度域から低輝度域までの幅広い
輝度範囲の被写体を高精細に撮像することができるとと
もに、低輝度域でも各画素が高速に基の状態にリセット
される応答性の良い固体撮像装置を提供することを目的
とする。 【解決手段】各画素が撮像動作を行う際、ＭＯＳトラン
ジスタＴ１をＯＮにするとともにＭＯＳトランジスタＴ
５をＯＦＦにして、ＭＯＳトランジスタＴ２をサブスレ
ッショルド領域で動作させる。各画素がリセット動作を
行う際、ＭＯＳトランジスタＴ１をＯＦＦにするととも
にＭＯＳトランジスタＴ５をＯＮにしてＭＯＳトランジ
スタＴ２のゲート及びドレインに一定電圧を与える。そ
して、ＭＯＳトランジスタＴ５をＯＦＦにした後、接続
ノードａの電圧を一旦リセットした後、パルス信号φＶ
をＭＯＳトランジスタＴ４に与えて出力を得る。このと
き得た出力を補正データとして使用することにより、各
画素の感度のバラツキを抑制する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は固体撮像装置に関す
るものであり、特に複数の画素を備えた固体撮像装置に
関する。

【０００２】

【従来の技術】固体撮像装置は、小型、軽量で低消費電
力であるのみならず、画像歪や焼き付きが無く、振動や
磁界などの環境条件に強い。又、ＬＳＩ（Large Scale
Integrated circuit）と共通の工程又は類似の工程で製
造できるので、信頼性が高く、量産にも適している。こ
のため、ライン状に画素が配された固体撮像装置がファ
クシミリやフラットベッドスキャナに、マトリクス状に
画素が配された固体撮像装置がビデオカメラやデジタル
カメラなどに幅広く使用されている。ところで、このよ
うな固体撮像装置は光電変換素子で発生した光電荷を読
み出す（取り出す）手段によってＣＣＤ型とＭＯＳ型に
大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの
井戸に蓄積しつつ、転送するようになっており、ダイナ
ミックレンジが狭いという欠点がある。一方、ＭＯＳ型
はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭ
ＯＳトランジスタを通して読み出すようになっている。

【０００３】ここで、従来のＭＯＳ型固体撮像装置の１
画素当りの構成を図３４に示し説明する。同図におい
て、ＰＤはフォトダイオードであり、そのカソードがＭ
ＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ
２のソースに接続されている。ＭＯＳトランジスタＴ１
のソースはＭＯＳトランジスタＴ３のドレインに接続さ
れ、ＭＯＳトランジスタＴ３のソースは出力信号線Ｖou
tへ接続されている。またＭＯＳトランジスタＴ１のド
レインとＭＯＳトランジスタＴ２のドレインには直流電
圧ＶPDが印加され、フォトダイオードのアノードには直
流電圧ＶPSが印加されている。

【０００４】フォトダイオードＰＤに光が入射すると、
光電荷が発生し、その電荷はＭＯＳトランジスタＴ１の
ゲートに蓄積される。ここで、ＭＯＳトランジスタＴ３
のゲートにパルスφＶを与えてＭＯＳトランジスタＴ３
をＯＮすると、ＭＯＳトランジスタＴ１のゲートの電荷
に比例した電流がＭＯＳトランジスタＴ１、Ｔ３を通っ
て出力信号線Ｖoutへ導出される。このようにして入射
光量に比例した出力電流を読み出すことができる。信号
読み出し後はＭＯＳトランジスタＴ３をＯＦＦにすると
ともに、ＭＯＳトランジスタＴ２のゲートに信号φＲＳ
を与えてＭＯＳトランジスタＴ２をＯＮすることでＭＯ
ＳトランジスタＴ１のゲート電圧を初期化させることが
できる。

【０００５】

【発明が解決しようとする課題】このように、従来のＭ
ＯＳ型の固体撮像装置は各画素においてフォトダイオー
ドで発生しＭＯＳトランジスタのゲートに蓄積された光
電荷をそのまま読み出すものであったからダイナミック
レンジが狭く、そのため露光量を精密に制御しなければ
ならず、しかも露光量を精密に制御しても暗い部分が黒
くつぶれたり、明るい部分が飽和したりしていた。一
方、本出願人は、入射した光量に応じた光電流を発生し
うる感光手段と、光電流を入力するＭＯＳトランジスタ
と、このＭＯＳトランジスタをサブスレッショルド電流
が流れうる状態にバイアスするバイアス手段とを備え、
光電流を対数変換するようにした固体撮像装置を提案し
た（特開平３−１９２７６４号公報参照）。このような
固体撮像装置は、広いダイナミックレンジを有している
ものの、画素毎に設けられたＭＯＳトランジスタの閾値
特性が異なることがあり、画素毎に感度が異なる場合が
ある。よって、予め輝度が一様な明るい光（一様光）を
照射することによって得られた出力を、被写体の撮像時
の各画素の出力を補正する補正データとして保持するな
どの対策が必要がある。

【０００６】しかしながら、操作者が外部光源を用いて
各画素を照射するのは煩雑であったり、又、うまく一様
に露光できないなどの問題がある。又、一様光の照射機
構を撮像装置に設けると撮像装置の構成が煩雑になると
いう問題があった。そこで本発明者らは、このような問
題点を解決すべく、予め一様光を照射することなく各画
素の感度バラツキをうち消すことができる回路構成につ
いて種々検討を行っている。本発明はこのような点に鑑
みなされたものであって、予め一様光を照射することな
く、被写体の撮像時における各画素の出力を補正する補
正データを正確に得ることができる固体撮像装置を提供
することを目的とする。又、本発明の他の目的は、各画
素の初期状態をほぼ同一の状態とする事によって、各画
素の感度のバラツキを抑制した固体撮像装置を提供する
ことである。

【０００７】

【課題を解決するための手段】上記の目的を達成するた
め請求項１に記載の固体撮像装置は、入射した光量に応
じた電気信号を発生する感光素子と該感光素子に第１の
電極が電気的に接続される第１のトランジスタを有する
とともに該第１のトランジスタをサブスレッショルド領
域で動作させて前記電気信号を自然対数的に変換する光
電変換手段と、該光電変換手段の出力信号を出力信号線
へ導出する導出路とを備えた複数の画素を有する固体撮
像装置において、前記感光素子と前記第１のトランジス
タの第１の電極との間に設けられた第１のスイッチ手段
と、前記第１のトランジスタの第１の電極に所定の直流
電圧を与える第２のスイッチ手段と、を有し、前記第１
のスイッチ手段をＯＮにするとともに前記第２のスイッ
チ手段をＯＦＦにして、前記第１のトランジスタをサブ
スレッショルド領域で動作させて撮像を行い、又、前記
第１のスイッチ手段をＯＦＦにするとともに前記第２の
スイッチ手段をＯＮにして、前記第１のトランジスタに
撮像時よりも大きい電流が流れ得るようにしてリセット
を行うことを特徴とする。

【０００８】このような固体撮像装置は、例えば、ビデ
オームービーなどの撮像装置のように撮像動作とリセッ
ト動作を繰り返し行うことで、動画を撮像する場合、感
光素子に光が入射された状態でも、第１のスイッチ手段
をＯＦＦにすることによって、感光素子からの電気出力
の影響がカットされ、光電変換手段を正確にリセットす
ることができる。又、第１のトランジスタに撮像時より
も大きい電流が流れ得るようにしてリセットを行うこと
によって各画素が同じ初期状態となり、各画素の感度バ
ラツキを抑制することができる。

【０００９】請求項２に記載の固体撮像装置は、入射し
た光量に対して自然対数的に変換した出力信号を発生す
る光電変換手段と、該光電変換手段の出力信号を出力信
号線へ導出する導出路とを備えた複数の画素を有する固
体撮像装置において、前記光電変換手段が、第１電極に
直流電圧が印加された光電変換素子と、前記光電変換素
子の第２電極に一方の接点が接続された第１スイッチ
と、第１電極と第２電極と制御電極とを備え、第１電極
と制御電極が前記第１スイッチの他方の接点に接続され
た第１のトランジスタと、第１電極と第２電極と制御電
極とを備え、第１電極に直流電圧が印加されるとともに
制御電極が前記第１のトランジスタの第１電極に接続さ
れ、第２電極から電気信号を出力する第２のトランジス
タと、前記第１のトランジスタの第１電極と制御電極に
一方の接点が接続されるとともに、他方の接点に直流電
圧が印加された第２スイッチとを有し、前記第１スイッ
チをＯＮにするとともに前記第２スイッチをＯＦＦにし
て、前記第１のトランジスタをサブスレッショルド領域
で動作させることによって、前記各画素に撮像動作を行
わせ、前記第１スイッチをＯＦＦにするとともに前記第
２スイッチをＯＮにして、前記第２スイッチを介して前
記第１のトランジスタの第１電極と制御電極に直流電圧
を印加させることによって、前記第１のトランジスタに
撮像時よりも大きい電流が流れ得るようにして、前記各
画素のリセットを行うことを特徴とする。

【００１０】このような固体撮像装置において、各画素
をリセットしたときの出力を補正データとして読み出
し、各画素が撮像動作をしたときの出力をこの補正デー
タで補正することによって、各画素の感度のバラツキに
よる影響を低減させることができる。又、請求項４に記
載するように、前記第２スイッチをトランジスタとして
も構わない。更に、この前記第２スイッチを構成するト
ランジスタが、請求項５に記載するように、前記第１の
トランジスタと逆極性のトランジスタとしても構わな
い。又、請求項６に記載するように、前記第１スイッチ
をトランジスタとしても構わない。更に、この前記第１
スイッチを構成するトランジスタが、請求項７に記載す
るように、前記第１のトランジスタと逆極性のトランジ
スタとしても構わない。

【００１１】請求項３に記載の固体撮像装置は、入射し
た光量に対して自然対数的に変換した出力信号を発生す
る光電変換手段と、該光電変換手段の出力信号を出力信
号線へ導出する導出路とを備えた複数の画素を有する固
体撮像装置において、前記光電変換手段が、第２電極に
直流電圧が印加された光電変換素子と、前記光電変換素
子の第１電極に一方の接点が接続された第１スイッチ
と、第１電極と第２電極と制御電極とを備え、第２電極
が前記第１スイッチの他方の接点に接続された第１のト
ランジスタと、第１電極と第２電極と制御電極とを備
え、第１電極に直流電圧が印加されるとともに制御電極
が前記第１のトランジスタの第２電極に接続され、第２
電極から電気信号を出力する第２のトランジスタと、前
記第１のトランジスタの第２電極に一方の接点が接続さ
れるとともに、他方の接点に直流電圧が印加された第２
スイッチとを有し、前記第１スイッチをＯＮにするとと
もに前記第２スイッチをＯＦＦにして、前記第１のトラ
ンジスタをサブスレッショルド領域で動作させることに
よって、前記各画素に撮像動作を行わせ、前記第１スイ
ッチをＯＦＦにするとともに前記第２スイッチをＯＮに
して、前記第２スイッチを介して前記第１のトランジス
タの第２電極に直流電圧を印加させることによって、前
記第１のトランジスタに撮像時よりも大きい電流が流れ
得るようにして、前記各画素のリセットを行うことを特
徴とする。

【００１２】このような固体撮像装置において、各画素
をリセットしたときの出力を補正データとして読み出
し、各画素が撮像動作をしたときの出力をこの補正デー
タで補正することによって、各画素の感度のバラツキに
よる影響を低減させることができる。又、請求項４に記
載するように、前記第２スイッチをトランジスタとして
も構わない。更に、請求項６に記載するように、前記第
１スイッチをトランジスタとしても構わない。

【００１３】請求項８に記載の固体撮像装置は、請求項
１〜請求項７のいずれかに記載の固体撮像装置におい
て、前記画素がマトリクス状に配設されることを特徴と
する。

【００１４】請求項９に記載の固体撮像装置は、複数の
画素を有する固体撮像装置において、各画素が、フォト
ダイオードと、該フォトダイオードの一方の電極に第１
電極が接続された第１ＭＯＳトランジスタと、該第１Ｍ
ＯＳトランジスタの第２電極に第１電極及びゲート電極
が接続された第２ＭＯＳトランジスタと、前記第２ＭＯ
Ｓトランジスタの第１電極及びゲート電極にゲート電極
が接続された第３ＭＯＳトランジスタと、前記第２ＭＯ
Ｓトランジスタの第１電極及びゲート電極に第１電極が
接続されるとともに、第２電極に直流電圧が印加された
第４ＭＯＳトランジスタとを有し、前記第１ＭＯＳトラ
ンジスタをＯＮにするとともに、第４ＭＯＳトランジス
タをＯＦＦにして、前記第２ＭＯＳトランジスタを閾値
以下のサブスレッショルド領域で動作させて前記各画素
に撮像動作を行わせ、前記第１ＭＯＳトランジスタをＯ
ＦＦにするとともに、前記第４ＭＯＳトランジスタをＯ
Ｎにして、前記第２ＭＯＳトランジスタに撮像時よりも
大きい電流が流れ得るようにすることによって前記各画
素にリセット動作を行わせることを特徴とする。

【００１５】このような固体撮像装置において、請求項
１０に記載するように、前記画素に、第１電極が前記第
３ＭＯＳトランジスタの第２電極に接続され、第２電極
が出力信号線に接続され、ゲート電極が行選択線に接続
された第６ＭＯＳトランジスタを設けても良い。

【００１６】又、請求項１１に記載の固体撮像装置のよ
うに、前記画素に、第１電極に直流電圧が印加され、ゲ
ート電極が前記第３ＭＯＳトランジスタの第２電極に接
続されるとともに、前記第３ＭＯＳトランジスタの第２
電極から出力される出力信号を増幅する第５ＭＯＳトラ
ンジスタを設けても良い。更に、この請求項１１に記載
の固体撮像装置において、請求項１２に記載するよう
に、第１電極が前記第５ＭＯＳトランジスタの第２電極
に接続され、第２電極が出力信号線に接続され、ゲート
電極が行選択線に接続された第６ＭＯＳトランジスタを
設けても良い。

【００１７】又、請求項１１又は請求項１２に記載の固
体撮像装置において、請求項１３に記載するように、前
記画素に、前記第３ＭＯＳトランジスタの第２電極に一
端が接続され他端が直流電圧に接続されるとともに、前
記第３ＭＯＳトランジスタの第１電極にリセット電圧が
与えられたときに前記第３ＭＯＳトランジスタを介して
リセットされるキャパシタを設けても良い。このような
構成にすることによって、画素から出力される信号が、
一旦キャパシタで積分された信号となるので、光源の変
動成分や高周波のノイズがキャパシタで吸収されて除去
される。更に、前記第３ＭＯＳトランジスタの第１電極
にリセット電圧を与えることによって、前記第３ＭＯＳ
トランジスタを介してキャパシタ内の電荷が放出されて
リセットされる。

【００１８】又、請求項１４に記載するように、前記画
素において、前記第３ＭＯＳトランジスタの第１電極が
直流電圧に接続されるとともに、前記画素が、前記第３
ＭＯＳトランジスタの第２電極に第１電極が接続され第
２電極に直流電圧が接続された第７ＭＯＳトランジスタ
と、前記第３ＭＯＳトランジスタの第２電極に一端が接
続され他端が直流電圧に接続されるとともに、前記第７
ＭＯＳトランジスタのゲート電極にリセット電圧が与え
られたときに前記第７ＭＯＳトランジスタを介してリセ
ットされるキャパシタと、を設けても構わない。このよ
うな構成にすることによって、画素から出力される信号
が、一旦キャパシタで積分された信号となるので、光源
の変動成分や高周波のノイズがキャパシタで吸収されて
除去される。更に、前記第７ＭＯＳトランジスタのゲー
ト電極にリセット電圧を与えることによって、前記第７
ＭＯＳトランジスタを介してキャパシタ内の電荷が放出
されてリセットされる。

【００１９】上記のような固体撮像装置において、前記
第４ＭＯＳトランジスタを、請求項１５に記載するよう
に、ディプレッション型ＭＯＳトランジスタに、又は、
請求項１６に記載するように、前記第２ＭＯＳトランジ
スタと逆極性のＭＯＳトランジスタにすることによっ
て、第４ＭＯＳトランジスタを動作させるための電源を
他のスイッチング素子として働くＭＯＳトランジスタを
動作させるための電源と共通の電源にすることが可能と
なる。

【００２０】前記第１ＭＯＳトランジスタを、請求項１
７に記載するように、ディプレッション型ＭＯＳトラン
ジスタに、又は、請求項１８に記載するように、前記第
２ＭＯＳトランジスタと逆極性のＭＯＳトランジスタに
することによって、第１ＭＯＳトランジスタを動作させ
るための電源を他のスイッチング素子として働くＭＯＳ
トランジスタを動作させるための電源と共通の電源にす
ることが可能となる。

【００２１】請求項１９に記載の固体撮像装置は、複数
の画素を有する固体撮像装置において、各画素が、フォ
トダイオードと、該フォトダイオードの一方の電極に第
２電極が接続された第１ＭＯＳトランジスタと、該第１
ＭＯＳトランジスタの第１電極に第２電極が接続された
第２ＭＯＳトランジスタと、前記第２ＭＯＳトランジス
タの第２電極にゲート電極が接続された第３ＭＯＳトラ
ンジスタと、前記第２ＭＯＳトランジスタの第２電極に
第１電極が接続されるとともに、第２電極に直流電圧が
印加された第４ＭＯＳトランジスタとを有し、前記第１
ＭＯＳトランジスタをＯＮにするとともに、第４ＭＯＳ
トランジスタをＯＦＦにして、前記第２ＭＯＳトランジ
スタを閾値以下のサブスレッショルド領域で動作させて
前記各画素に撮像動作を行わせ、前記第１ＭＯＳトラン
ジスタをＯＦＦにするとともに、前記第４ＭＯＳトラン
ジスタをＯＮにして、前記第２ＭＯＳトランジスタに撮
像時よりも大きい電流が流れ得るようにすることによっ
て前記各画素にリセット動作を行わせることを特徴とす
る。

【００２２】請求項１９に記載の固体撮像装置におい
て、請求項２０に記載するように、前記画素に、第１電
極が前記第３ＭＯＳトランジスタの第２電極に接続さ
れ、第２電極が出力信号線に接続され、ゲート電極が行
選択線に接続された第６ＭＯＳトランジスタを設けても
構わない。

【００２３】又、請求項２１に記載するように、前記画
素に、前記画素が、第１電極が直流電圧に接続され、ゲ
ート電極が前記第３ＭＯＳトランジスタの第２電極に接
続されるとともに、前記第３ＭＯＳトランジスタの第２
電極から出力される出力信号を増幅する第５ＭＯＳトラ
ンジスタ設けた構成としても構わない。又、このような
構成の固体撮像装置において、請求項２２に記載するよ
うに、前記画素に、第１電極が前記第５ＭＯＳトランジ
スタの第２電極に接続され、第２電極が出力信号線に接
続され、ゲート電極が行選択線に接続された第６ＭＯＳ
トランジスタを設けても構わない。

【００２４】又、請求項２１又は請求項２２に記載の固
体撮像装置において、請求項２３に記載するように、前
記画素に、前記第３ＭＯＳトランジスタの第２電極に一
端が接続され他端が直流電圧に接続されるとともに、前
記第３ＭＯＳトランジスタの第１電極にリセット電圧が
与えられたときに前記第３ＭＯＳトランジスタを介して
リセットされるキャパシタを設けても良い。このような
構成にすることによって、画素から出力される信号が、
一旦キャパシタで積分された信号となるので、光源の変
動成分や高周波のノイズがキャパシタで吸収されて除去
される。更に、前記第３ＭＯＳトランジスタの第１電極
にリセット電圧を与えることによって、前記第３ＭＯＳ
トランジスタを介してキャパシタ内の電荷が放出されて
リセットされる。

【００２５】このような構成の固体撮像装置において、
請求項２４に記載するように、前記第３ＭＯＳトランジ
スタが前記第１及び第２ＭＯＳトランジスタと逆の極性
のＭＯＳトランジスタとしても構わない。

【００２６】又、請求項２５に記載するように、前記画
素において、前記第３ＭＯＳトランジスタの第１電極が
直流電圧に接続されるとともに、前記画素が、前記第３
ＭＯＳトランジスタの第２電極に第１電極が接続され第
２電極に直流電圧が接続された第７ＭＯＳトランジスタ
と、前記第３ＭＯＳトランジスタの第２電極に一端が接
続され他端が直流電圧に接続されるとともに、前記第７
ＭＯＳトランジスタのゲート電極にリセット電圧が与え
られたときに前記第７ＭＯＳトランジスタを介してリセ
ットされるキャパシタと、を設けても構わない。このよ
うな構成にすることによって、画素から出力される信号
が、一旦キャパシタで積分された信号となるので、光源
の変動成分や高周波のノイズがキャパシタで吸収されて
除去される。更に、前記第７ＭＯＳトランジスタのゲー
ト電極にリセット電圧を与えることによって、前記第７
ＭＯＳトランジスタを介してキャパシタ内の電荷が放出
されてリセットされる。

【００２７】このような構成の固体撮像装置において、
請求項２６に記載するように、前記第３及び第７ＭＯＳ
トランジスタを前記第１及び第２ＭＯＳトランジスタと
逆の極性のＭＯＳトランジスタとしても構わない。

【００２８】

【発明の実施の形態】＜画素構成の第１例＞以下、本発
明の固体撮像装置の各実施形態を図面を参照して説明す
る。図１は本発明の一実施形態である二次元のＭＯＳ型
固体撮像装置の一部の構成を概略的に示している。同図
において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）
された画素を示している。２は垂直走査回路であり、行
（ライン）４−１、４−２、・・・、４−ｎを順次走査
していく。３は水平走査回路であり、画素から出力信号
線６−１、６−２、・・・、６−ｍに導出された光電変
換信号を画素ごとに水平方向に順次読み出す。５は電源
ラインである。各画素に対し、上記ライン４−１、４−
２・・・、４−ｎや出力信号線６−１、６−２・・・、
６−ｍ、電源ライン５だけでなく、他のライン（例え
ば、クロックラインやバイアス供給ライン等）も接続さ
れるが、図１ではこれらについて省略する。

【００２９】出力信号線６−１、６−２、・・・、６−
ｍごとにＮチャネルのＭＯＳトランジスタＱ２が図示の
如く１つずつ設けられている。ＭＯＳトランジスタＱ２
のドレインは出力信号線６−１に接続され、ソースは最
終的な信号線９に接続され、ゲートは水平走査回路３に
接続されている。尚、後述するように各画素内にはスイ
ッチ用のＮチャネルの第４ＭＯＳトランジスタＴ４も設
けられている。ここで、ＭＯＳトランジスタＴ４は行の
選択を行うものであり、ＭＯＳトランジスタＱ２は列の
選択を行うものである。

【００３０】＜第１の実施形態＞図１に示した画素構成
の第１例の各画素に適用される第１の実施形態につい
て、図面を参照して説明する。

【００３１】図２において、ｐｎフォトダイオードＰＤ
が感光部（光電変換部）を形成している。そのフォトダ
イオードＰＤのアノードは第１ＭＯＳトランジスタＴ１
のドレインに接続され、このＭＯＳトランジスタＴ１の
ソースは、第２ＭＯＳトランジスタＴ２のドレインとゲ
ート、第３ＭＯＳトランジスタＴ３のゲート及び第５Ｍ
ＯＳトランジスタＴ５のソースに接続されている。ＭＯ
ＳトランジスタＴ３のソースは行選択用の第４ＭＯＳト
ランジスタＴ４のドレインに接続されている。ＭＯＳト
ランジスタＴ４のソースは出力信号線６（この出力信号
線６は図１の６−１、６−２、・・・、６−ｍに対応す
る）へ接続されている。尚、ＭＯＳトランジスタＴ１〜
Ｔ５は、それぞれ、ＮチャネルのＭＯＳトランジスタで
バックゲートが接地されている。

【００３２】又、フォトダイオードＰＤのカソードには
直流電圧ＶPDが印加されるようになっている。一方、Ｍ
ＯＳトランジスタＴ２のソースには直流電圧ＶPSが印加
され、ＭＯＳトランジスタＴ３のソースには他端に直流
電圧ＶPSが印加されるキャパシタＣの一端が接続され
る。ＭＯＳトランジスタＴ５のドレインに直流電圧ＶPD
が印加され、そのゲートに信号φＳＷが入力される。Ｍ
ＯＳトランジスタＴ３のドレインには信号φＤが入力さ
れる。又、ＭＯＳトランジスタＴ１のゲートに信号φＳ
が入力され、ＭＯＳトランジスタＴ４のゲートには信号
φＶが入力される。

【００３３】（１）各画素への入射光を電気信号に変換
する動作について まず、信号φＳをハイレベルとしてＭＯＳトランジスタ
Ｔ１をＯＮにして、ＭＯＳトランジスタＴ２をサブスレ
ッショルド領域で動作させる。このとき、ＭＯＳトラン
ジスタＴ５のゲートには、ローレベルの信号φＳＷが与
えられて、ＭＯＳトランジスタＴ５はＯＦＦとなり、実
質的に存在しないことと等価になる。このとき、フォト
ダイオードＰＤに光が入射すると光電流が発生し、ＭＯ
Ｓトランジスタのサブスレッショルド特性により、前記
光電流を自然対数的に変換した値の電圧がＭＯＳトラン
ジスタＴ２，Ｔ３のゲートに発生する。この電圧によ
り、ＭＯＳトランジスタＴ３に電流が流れ、キャパシタ
Ｃには前記光電流の積分値を自然対数的に変換した値と
同等の電荷が蓄積される。つまり、キャパシタＣとＭＯ
ＳトランジスタＴ３のソースとの接続ノードａに、前記
光電流の積分値を自然対数的に変換した値に比例した電
圧が生じることになる。ただし、このとき、ＭＯＳトラ
ンジスタＴ４はＯＦＦの状態であるとする。

【００３４】次に、ＭＯＳトランジスタＴ４のゲートに
パルス信号φＶを与えて、ＭＯＳトランジスタＴ４をＯ
Ｎにすると、キャパシタＣに蓄積された電荷が、出力電
流として出力信号線６に導出される。この出力信号線６
に導出される電流は前記光電流の積分値を自然対数的に
変換した値となる。このようにして入射光量の対数値に
比例した信号（出力電流）を読み出すことができる。
又、信号読み出し後、ＭＯＳトランジスタＴ４をＯＦＦ
する。尚、このように入射光量に対してその出力電流を
自然対数的に変換するとき、信号φＳＷは、常にローレ
ベルのままである。

【００３５】（２）各画素のリセット動作について 以下に、図面を参照して、図２のような回路構成の画素
のリセット動作について説明する。図３は、リセット動
作を行うときの画素内の各素子に接続された各信号線に
与える信号のタイミングチャートである。又、図４は、
各画素のリセットを行う際のＭＯＳトランジスタＴ２の
ポテンシャルの状態を示す図である。尚、図４（ａ）
は、ＭＯＳトランジスタＴ２の構造を示した図で、図４
（ｂ）〜（ｅ）はＭＯＳトランジスタＴ２のポテンシャ
ルの関係を示した図である。又、図４（ｂ）〜（ｅ）に
おいて、矢印の方向がポテンシャルが高いことを表す。

【００３６】ところで、ＭＯＳトランジスタＴ２は、例
えば、図４（ａ）のように、Ｐ型の半導体基板（以下、
「Ｐ型基板」という。）１０にＮ型拡散層１１，１２を
形成し、且つ、そのＮ型拡散層１１，１２間のチャンネ
ル上に順次、酸化膜１３とポリシリコン層１４を形成す
ることによって構成される。ここで、Ｎ型拡散層１１，
１２が、それぞれＭＯＳトランジスタＴ２のドレイン、
ソースを形成するとともに、酸化膜１３及びポリシリコ
ン層１４がそれぞれゲート絶縁膜とゲート電極を形成す
る。尚、ここで、Ｐ型基板１０において、Ｎ型拡散層１
１，１２の間の領域をゲート下領域ということにする。

【００３７】（１）で説明したように、ＭＯＳトランジ
スタＴ４のゲートにパルスφＶを与えることによって、
図２のような回路構成の各画素から入射光に対して対数
変換された電気信号（出力信号）が出力信号線６に出力
される。このように出力信号が出力されてパルスφＶが
ローレベルになると、リセット動作が始まる。このリセ
ット動作について、図３及び図４を参照して説明する。

【００３８】まず、パルス信号φＶがＭＯＳトランジス
タＴ４のゲートに与えられて、出力信号が出力される
と、信号φＳをローレベルにしてＭＯＳトランジスタＴ
１をＯＦＦにする。このとき、ＭＯＳトランジスタＴ２
のソース側より負の電荷が流れ込み、ＭＯＳトランジス
タＴ２のゲート及びドレイン、そして、ＭＯＳトランジ
スタＴ３のゲートに蓄積された正の電荷が再結合され
る。よって、図４（ｂ）のように、ある程度まで、ＭＯ
ＳトランジスタＴ２のドレイン及びゲート下領域のポテ
ンシャルが下がる。

【００３９】このように、ＭＯＳトランジスタＴ２のド
レイン及びゲート下領域のポテンシャルが基の状態にリ
セットされようとするが、そのポテンシャルがある値に
なると、そのリセットされる速度が遅くなる。特に、明
るい被写体が急に暗くなった場合にこの傾向が顕著とな
る。そして、次に、ＭＯＳトランジスタＴ５のゲートに
与える電圧φＳＷをハイレベルにして、ＭＯＳトランジ
スタＴ５をＯＮにする。このとき、ＭＯＳトランジスタ
Ｔ２のドレイン電圧及びゲート電圧が高くなり、ＭＯＳ
トランジスタＴ２のポテンシャルが図４（ｃ）のように
変化し、ゲート下領域及びドレインのポテンシャルが高
くなる。よって、ＭＯＳトランジスタＴ５のドレインか
ら正の電荷が流入する。

【００４０】このとき、ＭＯＳトランジスタＴ５のドレ
インとゲートに直流電圧ＶPDが印加されるため、図４
（ｄ）のように、ＭＯＳトランジスタＴ２のゲート下領
域のポテンシャルがＭＯＳトランジスタＴ２のゲート・
ドレイン間の閾値によって決定されるポテンシャルに落
ち着く。そして、ＭＯＳトランジスタＴ５のゲートに印
加する電圧φＳＷをローレベルにして、ＭＯＳトランジ
スタＴ５をＯＦＦにする。このとき、ＭＯＳトランジス
タＴ２のドレイン及びゲート下領域のポテンシャルが、
図４（ｅ）のように下がって、基の状態にリセットされ
るとともに、ＭＯＳトランジスタＴ３のゲート電圧もリ
セットされる。このように、ＭＯＳトランジスタＴ２の
ポテンシャルの状態を基の状態にリセットした後、信号
φＤの電圧をローレベルにして、キャパシタＣを放電し
て、接続ノードａの電位を基の状態にリセットする。そ
して、信号φＤの電圧をハイレベルに戻す。

【００４１】しかる後、パルス信号φＶをＭＯＳトラン
ジスタＴ４に与えて、このリセット時の出力電流が出力
信号線６に導出されて、各画素からの出力を補正するた
めの補正データとして検出することができる。そして、
再び、信号φＤの電圧をローレベルにしてキャパシタＣ
を元の状態にリセットした後、信号φＤの電圧をハイレ
ベルに戻す。その後、信号φＳをハイレベルにして、Ｍ
ＯＳトランジスタＴ１を導通させて撮像動作が行える状
態にする。

【００４２】更にいえば、このリセット時に読み出した
出力信号が、図１の信号線９から画素毎にシリアルに出
力され、後続回路においてメモリに画素毎の補正データ
として記憶しておく。そして、実際の撮像時の出力電流
を前記記憶されている補正データで画素毎に補正すれ
ば、出力信号から画素のバラツキによる成分を取り除く
ことができる。尚、この補正方法の具体例は後述する図
３３に示している。この補正方法は、ラインメモリなど
のメモリを画素内に設けることによっても実現できる。

【００４３】このように、本実施形態では、ＭＯＳトラ
ンジスタＴ２のドレイン及びゲートに接続されたＭＯＳ
トランジスタＴ５をＯＮにすることによって、又、信号
φＳＷを各画素に共通に与えることによって、各画素に
設けられたＭＯＳトランジスタＴ２のゲート電圧がほぼ
一定値に初期化され、初期状態において、各画素の感度
バラツキがキャンセルされた状態になる。

【００４４】＜画素構成の第２例＞図５は本発明の他の
実施形態である二次元のＭＯＳ型固体撮像装置の一部の
構成を概略的に示している。同図において、Ｇ11〜Ｇｍ
ｎは行列配置（マトリクス配置）された画素を示してい
る。２は垂直走査回路であり、行（ライン）４−１、４
−２、・・・、４−ｎを順次走査していく。３は水平走
査回路であり、画素から出力信号線６−１、６−２、・
・・、６−ｍに導出された光電変換信号を画素ごとに水
平方向に順次読み出す。５は電源ラインである。各画素
に対し、上記ライン４−１、４−２・・・、４−ｎや出
力信号線６−１、６−２・・・、６−ｍ、電源ライン５
だけでなく、他のライン（例えば、クロックラインやバ
イアス供給ライン等）も接続されるが、図５ではこれら
について省略する。

【００４５】出力信号線６−１、６−２、・・・、６−
ｍごとにＮチャネルのＭＯＳトランジスタＱ１、Ｑ２が
図示の如く１組ずつ設けられている。ＭＯＳトランジス
タＱ１のゲートは直流電圧線７に接続され、ドレインは
出力信号線６−１に接続され、ソースは直流電圧ＶPS’
のライン８に接続されている。一方、ＭＯＳトランジス
タＱ２のドレインは出力信号線６−１に接続され、ソー
スは最終的な信号線９に接続され、ゲートは水平走査回
路３に接続されている。

【００４６】画素Ｇ11〜Ｇｍｎには、後述するように、
それらの画素で発生した光電荷に基づく信号を出力する
ＮチャネルのＭＯＳトランジスタＴａが設けられてい
る。ＭＯＳトランジスタＴａと上記ＭＯＳトランジスタ
Ｑ１との接続関係は図６（ａ）のようになる。このＭＯ
ＳトランジスタＴａは、第２、第３、第５、第６の実施
形態では、第６ＭＯＳトランジスタＴ６に、第４、第７
の実施形態では、第３ＭＯＳトランジスタＴ３に相当す
る。ここで、ＭＯＳトランジスタＱ１のソースに接続さ
れる直流電圧ＶPS’と、ＭＯＳトランジスタＴａのドレ
インに接続される直流電圧ＶPD’との関係はＶPD’＞Ｖ
PS’であり、直流電圧ＶPS’は例えばグランド電圧（接
地）である。この回路構成は上段のＭＯＳトランジスタ
Ｔａのゲートに信号が入力され、下段のＭＯＳトランジ
スタＱ１のゲートには直流電圧ＤＣが常時印加される。
このため下段のＭＯＳトランジスタＱ１は抵抗又は定電
流源と等価であり、図６（ａ）の回路はソースフォロワ
型の増幅回路となっている。この場合、ＭＯＳトランジ
スタＴａから増幅出力されるのは電流であると考えてよ
い。

【００４７】ＭＯＳトランジスタＱ２は水平走査回路３
によって制御され、スイッチ素子として動作する。尚、
後述するように図７以降の各実施形態の画素内にはスイ
ッチ用のＮチャネルの第４ＭＯＳトランジスタＴ４も設
けられている。このＭＯＳトランジスタＴ４も含めて表
わすと、図６（ａ）の回路は正確には図６（ｂ）のよう
になる。即ち、ＭＯＳトランジスタＴ４がＭＯＳトラン
ジスタＱ１とＭＯＳトランジスタＴａとの間に挿入され
ている。ここで、ＭＯＳトランジスタＴ４は行の選択を
行うものであり、ＭＯＳトランジスタＱ２は列の選択を
行うものである。尚、図５および図６に示す構成は以下
に説明する第２の実施形態〜第７の実施形態に共通の構
成である。

【００４８】図６のように構成することにより信号を大
きく出力することができる。従って、画素がダイナミッ
クレンジ拡大のために感光素子から発生する光電流を自
然対数的に変換しているような場合は、そのままでは出
力信号が小さいが、本増幅回路により充分大きな信号に
増幅されるため、後続の信号処理回路（図示せず）での
処理が容易になる。また、増幅回路の負荷抵抗部分を構
成するＭＯＳトランジスタＱ１を画素内に設けずに、列
方向に配置された複数の画素が接続される出力信号線６
−１、６−２、・・・、６−ｍごとに設けることによ
り、負荷抵抗又は定電流源の数を低減でき、半導体チッ
プ上で増幅回路が占める面積を少なくできる。

【００４９】＜第２の実施形態＞図５に示した画素構成
の第２例の各画素に適用される第５の実施形態につい
て、図面を参照して説明する。図７は、本実施形態に使
用する固体撮像装置に設けられた画素の構成を示す回路
図である。尚、図２に示す画素と同様の目的で使用され
る素子及び信号線などは、同一の符号を付して、その詳
細な説明は省略する。

【００５０】図７に示すように、本実施形態では、図２
に示す画素に、接続ノードａにゲートが接続され接続ノ
ードａの電圧に応じた電流増幅を行う第６ＭＯＳトラン
ジスタＴ６と、このＭＯＳトランジスタＴ６のソースに
ドレインが接続された行選択用の第４ＭＯＳトランジス
タＴ４と、接続ノードａにドレインが接続されキャパシ
タＣ及び接続ノードａの電位の初期化を行う第７ＭＯＳ
トランジスタＴ７とが付加された構成となる。ＭＯＳト
ランジスタＴ４のソースは出力信号線６（この出力信号
線６は図５の６−１、６−２、・・・、６−ｍに対応す
る）へ接続されている。尚、ＭＯＳトランジスタＴ６，
Ｔ７も、ＭＯＳトランジスタＴ１〜Ｔ５と同様に、Ｎチ
ャネルのＭＯＳトランジスタでバックゲートが接地され
ている。

【００５１】又、ＭＯＳトランジスタＴ６のドレインに
は直流電圧ＶPDが印加され、ＭＯＳトランジスタＴ４の
ゲートには信号φＶが入力される。又、ＭＯＳトランジ
スタＴ７のソースには直流電圧ＶRBが印加されるととも
に、そのゲートには信号φＶRSが入力される。更に、Ｍ
ＯＳトランジスタＴ３のドレインには直流電圧ＶPDが印
加される。尚、本実施形態において、ＭＯＳトランジス
タＴ１〜Ｔ５及びキャパシタＣは、第１の実施形態（図
２）と同様の動作を行い、各画素のリセット動作及び撮
像動作を行うことができる。以下にその動作を説明す
る。

【００５２】（１）各画素への入射光を電気信号に変換
する動作について まず、信号φＳをハイレベルとしてＭＯＳトランジスタ
Ｔ１をＯＮにして、ＭＯＳトランジスタＴ２をサブスレ
ッショルド領域で動作させるときの動作について説明す
る。このとき、ＭＯＳトランジスタＴ５のゲートには、
ローレベルの信号φＳＷが与えられて、ＭＯＳトランジ
スタＴ５はＯＦＦとなり、実質的に存在しないことと等
価になる。

【００５３】フォトダイオードＰＤに光が入射すると光
電流が発生し、ＭＯＳトランジスタのサブスレッショル
ド特性により、前記光電流を自然対数的に変換した値の
電圧がＭＯＳトランジスタＴ２，Ｔ３のゲートに発生す
る。この電圧により、ＭＯＳトランジスタＴ３に電流が
流れ、キャパシタＣには前記光電流の積分値を自然対数
的に変換した値と同等の電荷が蓄積される。つまり、キ
ャパシタＣとＭＯＳトランジスタＴ３のソースとの接続
ノードａに、前記光電流の積分値を自然対数的に変換し
た値に比例した電圧が生じることになる。ただし、この
とき、ＭＯＳトランジスタＴ４，Ｔ７はＯＦＦ状態であ
る。

【００５４】次に、ＭＯＳトランジスタＴ４のゲートに
パルス信号φＶを与えて、ＭＯＳトランジスタＴ４をＯ
Ｎにすると、ＭＯＳトランジスタＴ６のゲートにかかる
電圧に比例した電流がＭＯＳトランジスタＴ４，Ｔ６を
通って出力信号線６に導出される。今、ＭＯＳトランジ
スタＴ４のゲートにかかる電圧は、接続ノードａにかか
る電圧であるので、出力信号線６に導出される電流は前
記光電流の積分値を自然対数的に変換した値となる。こ
のようにして入射光量の対数値に比例した信号（出力電
流）を読み出すことができる。

【００５５】（２）各画素のリセット動作について 以下に、図面を参照して、図７のような回路構成の画素
のリセット動作について説明する。図８は、リセット動
作を行うときの画素内の各素子に接続された各信号線に
与える信号のタイミングチャートである。

【００５６】（１）で説明したように、パルス信号φＶ
がＭＯＳトランジスタＴ４のゲートに与えられて出力信
号が出力されると、まず、信号φＳをローレベルにして
ＭＯＳトランジスタＴ１をＯＦＦにする。このようにし
て、ＭＯＳトランジスタＴ２とフォトダイオードＰＤと
の接続を遮断する。このとき、ＭＯＳトランジスタＴ２
のドレイン及びゲート下領域のポテンシャルが基の状態
にリセットされようとするが、そのポテンシャルがある
値になると、そのリセットされる速度が遅くなる。

【００５７】そして、次に、ＭＯＳトランジスタＴ５の
ゲートに与える電圧φＳＷをハイレベルにして、ＭＯＳ
トランジスタＴ５をＯＮにする。このとき、ＭＯＳトラ
ンジスタＴ５のドレインとゲートに直流電圧ＶPDが印加
され、ＭＯＳトランジスタＴ２のゲート下領域のポテン
シャルがＭＯＳトランジスタＴ２のゲート・ドレイン間
の閾値によって決定されるポテンシャルに落ち着く。そ
の後、ＭＯＳトランジスタＴ５のゲートに印加する電圧
φＳＷをローレベルにして、ＭＯＳトランジスタＴ５を
ＯＦＦにすることによって、ＭＯＳトランジスタＴ２の
ポテンシャルの状態を基の状態にリセットする。このと
き、ＭＯＳトランジスタＴ３のゲート電圧もリセットさ
れる。

【００５８】ＭＯＳトランジスタＴ２をこのようにリセ
ットすると、信号φＶRSをハイレベルにすることでＭＯ
ＳトランジスタＴ７をＯＮにして、一旦、キャパシタＣ
及び接続ノードａの電位をリセットした後、再び、信号
φＶRSをローレベルに戻す。しかる後、パルス信号φＶ
をＭＯＳトランジスタＴ４に与えて、このリセット時の
出力電流が出力信号線６に導出されて、各画素からの出
力を補正するための補正データとして検出することがで
きる。そして、再び、パルス信号φＶRSの電圧をＭＯＳ
トランジスタＴ７のゲートに与えて、キャパシタＣを元
の状態にリセットする。その後、信号φＳをハイレベル
にして、ＭＯＳトランジスタＴ１を導通させて撮像動作
が行える状態にする。

【００５９】＜第３の実施形態＞第３の実施形態につい
て、図面を参照して説明する。図９は、本実施形態に使
用する固体撮像装置に設けられた画素の構成を示す回路
図である。尚、図７に示す画素と同様の目的で使用され
る素子及び信号線などは、同一の符号を付して、その詳
細な説明は省略する。

【００６０】図９に示すように、本実施形態では、ＭＯ
ＳトランジスタＴ３のドレインに信号φＤを与えること
によってキャパシタＣ及び接続ノードａの電位を初期化
するようにし、それによってＭＯＳトランジスタＴ７を
削除した構成となっている。その他の構成は第２の実施
形態（図７）と同一である。尚、信号φＤのハイレベル
期間では、第１の実施形態（図２）と同様にキャパシタ
Ｃで積分が行われ、ローレベル期間では、キャパシタＣ
の電荷がＭＯＳトランジスタＴ３を通して放電され、キ
ャパシタＣの電圧及びＭＯＳトランジスタＴ６のゲート
は略信号φＤのローレベル電圧になる（リセット）。本
実施形態では、ＭＯＳトランジスタＴ７を省略できる
分、構成がシンプルになる。

【００６１】この実施形態において、撮像動作をさせる
ときは、第５の実施形態と同様に、ＭＯＳトランジスタ
Ｔ１をＯＮにするとともに信号φＳＷをローレベルにし
てＭＯＳトランジスタＴ５をＯＦＦにすることによっ
て、ＭＯＳトランジスタＴ２がサブスレッショルド状態
で動作するようにする。又、信号φＤをハイレベルにし
て、光電流の積分値を自然対数的に変換した値と同等の
電荷をキャパシタＣに蓄積する。そして、所定のタイミ
ングでＭＯＳトランジスタＴ４をＯＮにして、ＭＯＳト
ランジスタＴ６のゲートにかかる電圧に比例した電流を
ＭＯＳトランジスタＴ４，Ｔ６を通して出力信号線６に
導出する。

【００６２】又、各画素をリセットするときは、第１の
実施形態と同様、図３のタイミングで信号を制御する。
即ち、まず、第１の実施形態と同様に、パルス信号φＶ
が与えられた後、信号φＳをローレベルにしてＭＯＳト
ランジスタＴ１をＯＦＦにして、リセット動作が始ま
る。次に、パルス信号φＳＷをＭＯＳトランジスタＴ５
のゲートに与えて、ＭＯＳトランジスタＴ２のゲート電
圧及びドレイン電圧とＭＯＳトランジスタＴ３のゲート
電圧をリセットする。

【００６３】そして、一旦、信号φＤの電圧をローレベ
ルにして、キャパシタＣを放電して、接続ノードａの電
位を基の状態にリセットした後、信号φＤの電圧をハイ
レベルに戻す。しかる後、パルス信号φＶをＭＯＳトラ
ンジスタＴ４に与えて、このリセット時の出力電流が出
力信号線６に導出されて、各画素からの出力を補正する
ための補正データとして検出することができる。そし
て、再び、信号φＤの電圧をローレベルにしてキャパシ
タＣを元の状態にリセットした後、信号φＤの電圧をハ
イレベルに戻す。その後、信号φＳをハイレベルにし
て、ＭＯＳトランジスタＴ１を導通させて撮像動作が行
える状態にする。

【００６４】＜第４の実施形態＞第４の実施形態につい
て、図面を参照して説明する。図１０は、本実施形態に
使用する固体撮像装置に設けられた画素の構成を示す回
路図である。尚、図９に示す画素と同様の目的で使用さ
れる素子及び信号線などは、同一の符号を付して、その
詳細な説明は省略する。

【００６５】図１０に示すように、本実施形態では、Ｍ
ＯＳトランジスタＴ３のドレインに直流電圧ＶPDが印加
されるとともに、キャパシタＣ及びＭＯＳトランジスタ
Ｔ６を削除した構成となっている。即ち、ＭＯＳトラン
ジスタＴ３のソースにＭＯＳトランジスタＴ４のドレイ
ンが接続される。その他の構成は第３の実施形態（図
９）と同一である。

【００６６】このような構成の回路において、撮像動作
をさせるときは、第３の実施形態と同様に、ＭＯＳトラ
ンジスタＴ１をＯＮにするとともに信号φＳＷをローレ
ベルにしてＭＯＳトランジスタＴ５をＯＦＦにして、Ｍ
ＯＳトランジスタＴ２がサブスレッショルド状態で動作
するようにする。このようにＭＯＳトランジスタＴ２を
動作させることによって、前記光電流に対して自然対数
的に比例した値のドレイン電流がＭＯＳトランジスタＴ
３を流れる。

【００６７】そして、ＭＯＳトランジスタＴ４のゲート
にパルス信号φＶを与えてＯＮとすると、前記光電流に
対して自然対数的に比例した値のドレイン電流が、ＭＯ
ＳトランジスタＴ４を通して出力信号線６に導出され
る。このとき、ＭＯＳトランジスタＴ３及びＭＯＳトラ
ンジスタＱ１（図６）の導通時抵抗とそれらを流れる電
流によって決まるＭＯＳトランジスタＱ１のドレイン電
圧が、信号として出力信号線６に現れる。このようにし
て信号が読み出された後、ＭＯＳトランジスタＴ４をＯ
ＦＦにする。

【００６８】又、各画素をリセットする際には、図１１
のタイミングチャートのように動作させる。まず、パル
ス信号φＶが与えられた後、信号φＳをローレベルにし
てＭＯＳトランジスタＴ１をＯＦＦにして、リセット動
作が始まる。次に、パルス信号φＳＷをＭＯＳトランジ
スタＴ５のゲートに与えて、ＭＯＳトランジスタＴ２の
ゲート電圧及びドレイン電圧とＭＯＳトランジスタＴ３
のゲート電圧をリセットする。

【００６９】そして、パルス信号φＶをＭＯＳトランジ
スタＴ４のゲートに与えて、画素毎に、このリセット時
の出力電圧が出力信号線６に導出されて、各画素からの
出力を補正するための補正データとして検出することが
できる。このように補正データを検出してＭＯＳトラン
ジスタＴ４をＯＦＦした後、信号φＳをハイレベルにし
て、ＭＯＳトランジスタＴ１をＯＮにして、次の撮像動
作に備える。

【００７０】尚、本実施形態では上記第３の実施形態の
ように、光信号をキャパシタＣで一旦積分するというこ
とを行わないので、積分時間が不要となり、又、キャパ
シタＣのリセットも不要であるので、その分信号処理の
高速化が図れる。又、本実施形態では、第３の実施形態
に比し、キャパシタＣ及びＭＯＳトランジスタＴ６を省
略できる分、構成が更にシンプルになり画素サイズを小
さくすることができる。

【００７１】＜ディプレッション型ＭＯＳトランジスタ
を組み合わせた構成の画素＞又、第１〜第４の実施形態
（図２、図７、図９、図１０）において、第５ＭＯＳト
ランジスタＴ５をディプレッション型のＮチャネルのＭ
ＯＳトランジスタとしても構わない。この画素の構成
を、第４の実施形態（図１０）の画素を例にして、図１
２に示す。図１２に示すように、ＭＯＳトランジスタＴ
５以外のＭＯＳトランジスタＴ１〜Ｔ４は、エンハンス
メント型のＮチャネルのＭＯＳトランジスタである。

【００７２】図１０の構成の画素ように、画素内に設け
られたＭＯＳトランジスタを全てエンハンスメント型の
ＭＯＳトランジスタで構成したとき、ＭＯＳトランジス
タＴ２，Ｔ５が直列に接続されるため、ＭＯＳトランジ
スタＴ５のゲートに与える信号φＳＷのハイレベルの電
圧が、通常は、この画素に供給する電圧よりも高くな
る。そのため、通常はＭＯＳトランジスタＴ５に信号φ
ＳＷを与えるための別の電源を設ける必要がある。

【００７３】それに対して、上述したように、このＭＯ
ＳトランジスタＴ５をディプレッション型のＭＯＳトラ
ンジスタとすることによって、そのゲートに与える信号
φＳＷのハイレベルの電圧を低くすることができ、他の
ＭＯＳトランジスタに与えるハイレベルの信号と同じ電
圧にすることが可能になる。これは、ディプレッション
型のＭＯＳトランジスタの閾値が負の値となるため、エ
ンハンスメント型のＭＯＳトランジスタと比べて、低い
ゲート電圧でＯＮすることができるからである。

【００７４】＜ＰチャネルＭＯＳトランジスタを組み合
わせた構成の画素＞更に、第１〜第４の実施形態におい
て、第５ＭＯＳトランジスタＴ５をＰチャネルのＭＯＳ
トランジスタとしても構わない。この画素の構成を、第
４の実施形態の画素を例にして、図１３に示す。図１３
に示すように、ＭＯＳトランジスタＴ５以外のＭＯＳト
ランジスタＴ１〜Ｔ４は、ＮチャネルのＭＯＳトランジ
スタである。又、ＭＯＳトランジスタＴ５のソースに直
流電圧ＶPDが印加されるとともに、ドレインがＭＯＳト
ランジスタＴ２のドレイン及びゲートに接続される。

【００７５】このような構成にしたとき、ＭＯＳトラン
ジスタＴ５は、ゲート・ドレイン間の電圧差が閾値より
大きければＯＮとなり、又、ゲート・ドレイン間の電圧
差が閾値より小さければＯＦＦとなる。よって、ＭＯＳ
トランジスタＴ５のゲートに与える信号φＳＷが、第１
〜第４の実施形態の信号φＳＷとそのタイミングが逆転
するとともに、ＭＯＳトランジスタＴ５のドレインに直
列に接続されたＭＯＳトランジスタＴ２の影響を受ける
ことなく、ＯＮ／ＯＦＦ動作を行うことができる。

【００７６】又、ＭＯＳトランジスタＴ５のＯＮ／ＯＦ
Ｆ動作が、ＭＯＳトランジスタＴ２の影響を受けること
がないので、信号φＳＷを供給するための別の電源を設
ける必要が無くなる。更に、このようにすることによっ
て、ＭＯＳトランジスタＴ５を、他のＭＯＳトランジス
タと同様にエンハンスメント型のＭＯＳトランジスタと
することができるので、他のＭＯＳトランジスタと同一
の工程でＭＯＳトランジスタＴ５を生成することが可能
である。よって、上述したように、第５ＭＯＳトランジ
スタＴ５のみをディプレッション型のＭＯＳトランジス
タとするときと比べて、その生産工程が簡素化される。

【００７７】更に、第１〜第４の実施形態において、第
１ＭＯＳトランジスタＴ１を、第５ＭＯＳトランジスタ
Ｔ５と同様に、ディプレッション型のＭＯＳトランジス
タ又はＰチャネルのＭＯＳトランジスタとしても構わな
い。ＭＯＳトランジスタＴ１をこのようにすることで、
ＭＯＳトランジスタＴ５をディプレッション型のＭＯＳ
トランジスタ又はＰチャネルのＭＯＳトランジスタとし
たときと同様の効果が得られる。

【００７８】＜第５の実施形態＞第５の実施形態につい
て、図面を参照して説明する。図１４は、本実施形態に
使用する固体撮像装置に設けられた画素の構成を示す回
路図である。尚、図７に示す画素と同様の目的で使用さ
れる素子及び信号線などは、同一の符号を付して、その
詳細な説明は省略する。

【００７９】図１４に示すように、本実施形態では、画
素の出力側を構成するＭＯＳトランジスタＴ３，Ｔ４，
Ｔ６，Ｔ７及びキャパシタＣが、図７の画素と同様の構
成をしている。このような図１４の画素において、フォ
トダイオードＰＤのアノードに直流電圧ＶPSが印加さ
れ、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶPD
が与えられるとともにそのソースがＭＯＳトランジスタ
Ｔ３のゲートに接続される。又、ＭＯＳトランジスタＴ
２のソースにドレインが接続されるとともにフォトダイ
オードＰＤのカソードにソースが接続された第１ＭＯＳ
トランジスタＴ１が設けられる。又、ＭＯＳトランジス
タＴ５のドレインにＭＯＳトランジスタＴ２のソースが
接続されるとともに、そのソースに直流電圧ＶPSが印加
される。更に、ＭＯＳトランジスタＴ２のゲートには直
流電圧ＶPGが与えられ、ＭＯＳトランジスタＴ１のゲー
トには信号φＳが与えられ、そして、ＭＯＳトランジス
タＴ５のゲートには信号φＳＷが与えられる。このよう
な構成の画素のリセット動作及び撮像動作について、以
下に説明する。

【００８０】（１）各画素への入射光を電気信号に変換
する動作について まず、信号φＳをハイレベルとしてＭＯＳトランジスタ
Ｔ１をＯＮにして、ＭＯＳトランジスタＴ２をサブスレ
ッショルド領域で動作させるときの動作について説明す
る。このとき、ＭＯＳトランジスタＴ５のゲートには、
ローレベルの信号φＳＷが与えられて、ＭＯＳトランジ
スタＴ５はＯＦＦとなり、実質的に存在しないことと等
価になる。

【００８１】フォトダイオードＰＤに光が入射すると光
電流が発生し、ＭＯＳトランジスタのサブスレッショル
ド特性により、光電流を自然対数的に変換した値の電圧
がＭＯＳトランジスタＴ２のソース及びＭＯＳトランジ
スタＴ３のゲートに発生する。尚、このとき、フォトダ
イオードＰＤで発生した負の光電荷がＭＯＳトランジス
タＴ２のソースに流れ込むため、強い光が入射されるほ
どＭＯＳトランジスタＴ２のソース電圧が低くなる。

【００８２】このようにして光電流に対して自然対数的
に変化した電圧がＭＯＳトランジスタＴ３のゲートに現
れると、まず、ＭＯＳトランジスタＴ７のゲートにハイ
レベルの信号φＶRSを与えてＭＯＳトランジスタＴ７を
ＯＮにして、キャパシタＣ及び接続ノードａの電圧をリ
セットする。このとき、接続ノードａの電圧をＭＯＳト
ランジスタＴ３が動作できるようにＭＯＳトランジスタ
Ｔ３のゲート電圧により決定される表面ポテンシャルよ
り低い電圧になるようにリセットする。次に、信号φＶ
RSをローレベルにしてＭＯＳトランジスタＴ７をＯＦＦ
にした後、信号φＶをハイレベルにしてＭＯＳトランジ
スタＴ４をＯＮにする。

【００８３】このとき、接続ノードａの電圧がＭＯＳト
ランジスタＴ７によってリセットされることで、ＭＯＳ
トランジスタＴ３が動作を行い、ＭＯＳトランジスタＴ
３のゲート電圧によって決定される表面ポテンシャルを
サンプルした電圧がＭＯＳトランジスタＴ６のゲートに
与えられる。よって、ＭＯＳトランジスタＴ６のゲート
電圧が入射光量を対数変換した値に比例した値となるた
め、ＭＯＳトランジスタＴ４をＯＮにしたとき、前記光
電流を自然対数的に変換した値となる電流又は電圧が、
ＭＯＳトランジスタＴ６，Ｔ４を介して出力信号線６に
導出される。このようにして入射光量の対数値に比例し
た信号（出力電流）を読み出すと、ＭＯＳトランジスタ
Ｔ４をＯＦＦにする。

【００８４】（２）各画素のリセット動作について 次に、図面を参照して、図１４のような回路構成の画素
のリセット動作について説明する。図１５は、リセット
動作を行うときの画素内の各素子に接続された各信号線
に与える信号のタイミングチャートである。図１６は、
ＭＯＳトランジスタＴ２のポテンシャルの関係を示した
図である。

【００８５】上記のように、パルス信号φＶRSがＭＯＳ
トランジスタＴ７に与えられて接続ノードａの電圧がリ
セットされた後、パルス信号φＶがＭＯＳトランジスタ
Ｔ４のゲートに与えられて、出力信号が読み出される
と、まず、信号φＳをローレベルにして、ＭＯＳトラン
ジスタＴ１をＯＦＦにした後、信号φＳＷをハイレベル
にして、ＭＯＳトランジスタＴ５をＯＮにする。このと
き、ＭＯＳトランジスタＴ２のソースのポテンシャル
が、図１６（ａ）のように、電圧ＶPSのポテンシャルま
で下がる。

【００８６】次に、信号φＳＷをローレベルにして、Ｍ
ＯＳトランジスタＴ５をＯＦＦにすると、ＭＯＳトラン
ジスタＴ２のソースのポテンシャルが上昇して、図１６
（ｂ）のように、ＭＯＳトランジスタＴ２のゲート・ソ
ース間の閾値に応じたポテンシャルに落ち着こうとす
る。そして、ＭＯＳトランジスタＴ７のゲートにパルス
信号φＶRSを与えて、接続ノードａの電圧をリセットし
た後、ＭＯＳトランジスタＴ４のゲートにパルス信号φ
Ｖを与えて出力信号を読み出す。

【００８７】このとき、読み出された出力信号は、ＭＯ
ＳトランジスタＴ２の閾値電圧に応じた値となるため、
各画素からの出力を補正するための補正データとして検
出することができる。そして、最後に、撮像動作が行え
るように、信号φＳをハイレベルにしてＭＯＳトランジ
スタＴ１をＯＮにする。

【００８８】尚、第３の実施形態（図９）のように、Ｍ
ＯＳトランジスタＴ３のドレインにパルス信号（例え
ば、φＶPD’）を与えるような構造にして、この信号φ
ＶPD’によってＭＯＳトランジスタＴ３によって、接続
ノードａの電圧をリセットできるようにすることで、図
１４の構成の画素からＭＯＳトランジスタＴ７を省略し
た構成にしても構わない。

【００８９】＜第６の実施形態＞第６の実施形態につい
て、図面を参照して説明する。図１７は、本実施形態に
使用する固体撮像装置に設けられた画素の構成を示す回
路図である。尚、図１４に示す画素と同様の目的で使用
される素子及び信号線などは、同一の符号を付して、そ
の詳細な説明は省略する。

【００９０】図１７に示すように、本実施形態では、図
１４の画素におけるＭＯＳトランジスタＴ３，Ｔ７をＰ
チャネルのＭＯＳトランジスタとし、ＭＯＳトランジス
タＴ３のドレインに直流電圧ＶPSが印加されるととも
に、このＭＯＳトランジスタＴ３のソースに一端が接続
されたキャパシタＣの他端に直流電圧ＶPDが印加され
る。又、ＭＯＳトランジスタＴ７のドレインに直流電圧
ＶRBが印加され、そのソースにＭＯＳトランジスタＴ６
のゲートが接続される。その他の構成については、図１
４の画素の構成と同様である。尚、ＭＯＳトランジスタ
Ｔ７のソースに印加される直流電圧ＶRBは、ＶPSよりも
高い電圧である。このような構成の画素のリセット動作
及び撮像動作について、以下に説明する。

【００９１】（１）各画素への入射光を電気信号に変換
する動作について まず、信号φＳをハイレベルとしてＭＯＳトランジスタ
Ｔ１をＯＮにして、ＭＯＳトランジスタＴ２をサブスレ
ッショルド領域で動作させるときの動作について説明す
る。このとき、ＭＯＳトランジスタＴ５のゲートには、
ローレベルの信号φＳＷが与えられて、ＭＯＳトランジ
スタＴ５はＯＦＦとなり、実質的に存在しないことと等
価になる。尚、キャパシタＣ及び接続ノードａの電圧
が、ＭＯＳトランジスタＴ７によってリセットされてい
るものとする。

【００９２】フォトダイオードＰＤに光が入射すると光
電流が発生し、ＭＯＳトランジスタのサブスレッショル
ド特性により、光電流を自然対数的に変換した値の電圧
がＭＯＳトランジスタＴ２のソース及びＭＯＳトランジ
スタＴ３のゲートに発生する。尚、このとき、フォトダ
イオードＰＤで発生した負の光電荷がＭＯＳトランジス
タＴ２のソースに流れ込むため、強い光が入射されるほ
どＭＯＳトランジスタＴ２のソース電圧が低くなる。

【００９３】このようにして光電流に対して自然対数的
に変化した電圧がＭＯＳトランジスタＴ３のゲートに現
れると、接続ノードａがリセットされてＭＯＳトランジ
スタＴ３のゲート電圧により決定される表面ポテンシャ
ルより高い電圧になっているので、キャパシタＣから正
の電荷がＭＯＳトランジスタＴ３を介して流れる。この
とき、ＭＯＳトランジスタＴ３のゲート電圧によって、
キャパシタＣから流れる正の電荷量が決定される。即
ち、強い光が入射されてＭＯＳトランジスタＴ２のソー
ス電圧が低くなるときほど、キャパシタＣから流れる正
の電荷量が多い。

【００９４】このようにしてキャパシタＣから正の電荷
が流れ、接続ノードａの電圧が入射光量の積分値を対数
変換した値に比例した値となる。そして、パルス信号φ
Ｖを与えてＭＯＳトランジスタＴ４をＯＮにしたとき、
前記光電流の積分値を自然対数的に変換した値となる電
流が、ＭＯＳトランジスタＴ６，Ｔ４を介して出力信号
線６に導出される。このようにして入射光量の対数値に
比例した信号（出力電流）を読み出すと、ＭＯＳトラン
ジスタＴ４をＯＦＦにする。

【００９５】（２）各画素のリセット動作について 次に、図面を参照して、図１７のような回路構成の画素
のリセット動作について説明する。図１８は、リセット
動作を行うときの画素内の各素子に接続された各信号線
に与える信号のタイミングチャートである。上記のよう
に、パルス信号φＶがＭＯＳトランジスタＴ４のゲート
に与えられて、出力信号が読み出されると、第５の実施
形態（図１５）と同様に、まず、信号φＳをローレベル
にして、ＭＯＳトランジスタＴ１をＯＦＦにする。そし
て、信号φＳＷをハイレベルにして、ＭＯＳトランジス
タＴ５をＯＮにして、ＭＯＳトランジスタＴ２のソース
のポテンシャルを下げる。

【００９６】次に、信号φＳＷをローレベルにして、Ｍ
ＯＳトランジスタＴ５をＯＦＦにすると、ＭＯＳトラン
ジスタＴ２のソースのポテンシャルが上昇して、ＭＯＳ
トランジスタＴ２のゲート・ソース間の閾値に応じたポ
テンシャルに落ち着こうとする。そして、ＭＯＳトラン
ジスタＴ７のゲートにパルス信号φＶRSを与えて、接続
ノードａの電圧をリセットした後、ＭＯＳトランジスタ
Ｔ４のゲートにパルス信号φＶを与えて出力信号を読み
出す。尚、ＭＯＳトランジスタＴ７のゲートに与えるパ
ルス信号φＶRSは、ローレベルのパルス信号である。

【００９７】このとき、読み出された出力信号は、ＭＯ
ＳトランジスタＴ２の閾値電圧に応じた値となるため、
各画素からの出力を補正するための補正データとして検
出することができる。そして、最後に、撮像動作が行え
るように、ＭＯＳトランジスタＴ７のゲートにパルス信
号φＶRSを与えて接続ノードａの電圧をリセットした
後、信号φＳをハイレベルにしてＭＯＳトランジスタＴ
１をＯＮにする。

【００９８】尚、第３の実施形態（図９）のように、Ｍ
ＯＳトランジスタＴ３のドレインにパルス信号（例え
ば、φＶPS）を与えるような構造にして、この信号φＶ
PSによってＭＯＳトランジスタＴ３によって、接続ノー
ドａの電圧をリセットできるようにすることで、図１７
の構成の画素からＭＯＳトランジスタＴ７を省略した構
成にしても構わない。尚、この場合は、ＭＯＳトランジ
スタＴ３のドレインに与えるパルス信号φＶPSを、フォ
トダイオードＰＤのアノードに印加する直流電圧ＶPSと
は異なる電源線から供給するようにする。

【００９９】＜第７の実施形態＞第７の実施形態につい
て、図面を参照して説明する。図１９は、本実施形態に
使用する固体撮像装置に設けられた画素の構成を示す回
路図である。尚、図１４に示す画素と同様の目的で使用
される素子及び信号線などは、同一の符号を付して、そ
の詳細な説明は省略する。

【０１００】図１９に示すように、本実施形態では、Ｍ
ＯＳトランジスタＴ３のソースにＭＯＳトランジスタＴ
４のドレインを接続することで、キャパシタＣ及びＭＯ
ＳトランジスタＴ６，Ｔ７を削除した構成となってい
る。その他の構成は、第７の実施形態（図１４）と同一
である。このような構成の画素のリセット動作及び撮像
動作について、以下に説明する。

【０１０１】（１）各画素への入射光を電気信号に変換
する動作について まず、信号φＳをハイレベルとしてＭＯＳトランジスタ
Ｔ１をＯＮにして、ＭＯＳトランジスタＴ２をサブスレ
ッショルド領域で動作させるときの動作について説明す
る。このとき、ＭＯＳトランジスタＴ５のゲートには、
ローレベルの信号φＳＷが与えられて、ＭＯＳトランジ
スタＴ５はＯＦＦとなり、実質的に存在しないことと等
価になる。

【０１０２】フォトダイオードＰＤに光が入射すると光
電流が発生し、ＭＯＳトランジスタのサブスレッショル
ド特性により、光電流を自然対数的に変換した値の電圧
がＭＯＳトランジスタＴ２のソース及びＭＯＳトランジ
スタＴ３のゲートに発生する。尚、このとき、フォトダ
イオードＰＤで発生した負の光電荷がＭＯＳトランジス
タＴ２のソースに流れ込むため、強い光が入射されるほ
どＭＯＳトランジスタＴ２のソース電圧が低くなる。

【０１０３】このようにして光電流に対して自然対数的
に変化した電圧がＭＯＳトランジスタＴ３のゲートに現
れると、パルス信号φＶが与えられてＭＯＳトランジス
タＴ４をＯＮとして、前記光電流を自然対数的に変換し
た値となる電流が、ＭＯＳトランジスタＴ３，Ｔ４を介
して出力信号線６に導出される。このようにして入射光
量の対数値に比例した信号（出力電流）を読み出すと、
ＭＯＳトランジスタＴ４をＯＦＦにする。

【０１０４】（２）各画素のリセット動作について 次に、図面を参照して、図１９のような回路構成の画素
のリセット動作について説明する。図２０は、リセット
動作を行うときの画素内の各素子に接続された各信号線
に与える信号のタイミングチャートである。上記のよう
に、パルス信号φＶがＭＯＳトランジスタＴ４のゲート
に与えられて、出力信号が読み出されると、第５の実施
形態（図１４）と同様に、まず、信号φＳをローレベル
にして、ＭＯＳトランジスタＴ１をＯＦＦした後、パル
ス信号φＳＷをＭＯＳトランジスタＴ５のゲートに与え
て、ＭＯＳトランジスタＴ２のソースをリセットする。
次に、ＭＯＳトランジスタＴ４のゲートにパルス信号φ
Ｖを与えて出力信号を読み出す。

【０１０５】このとき、読み出された出力信号は、ＭＯ
ＳトランジスタＴ２の閾値電圧に応じた値となるため、
各画素からの出力を補正するための補正データとして検
出することができる。そして、最後に、撮像動作が行え
るように、信号φＳをハイレベルにしてＭＯＳトランジ
スタＴ１をＯＮにする。

【０１０６】尚、第２〜第７の実施形態において、第１
の実施形態と同様に、このリセット時に読み出した出力
信号が、図５の信号線９から画素毎にシリアルに出力さ
れ、後続回路においてメモリに画素毎の補正データとし
て記憶しておく。そして、実際の撮像時の出力電流を前
記記憶されている補正データで画素毎に補正すれば、出
力信号から画素のバラツキによる成分を取り除くことが
できる。尚、この補正方法の具体例は後述する図３３に
示している。この補正方法は、ラインメモリなどのメモ
リを画素内に設けることによっても実現できる。

【０１０７】又、以上説明した実施形態において、各画
素からの信号読み出しは電荷結合素子（ＣＣＤ）を用い
て行うようにしてもかまわない。この場合、ＭＯＳトラ
ンジスタＴ４に相当するポテンシャルレベルを可変とし
たポテンシャルの障壁を設けることにより、ＣＣＤへの
電荷読み出しを行えばよい。

【０１０８】以上説明した第１〜第５及び第７の実施形
態は、画素内の能動素子であるＭＯＳトランジスタＴ１
〜Ｔ７を全てＮチャネルのＭＯＳトランジスタで構成し
ているが、これらのＭＯＳトランジスタＴ１〜Ｔ７を全
てＰチャネルのＭＯＳトランジスタで構成してもよい。
又、第６の実施形態において、画素内のＮチャネルのＭ
ＯＳトランジスタをＰチャネルのＭＯＳトランジスタ
に、ＰチャネルのＭＯＳトランジスタをＮチャネルのＭ
ＯＳトランジスタに変えて構成しても構わない。

【０１０９】図２２、図２５〜図２７、図３０及び図３
２には、上記第１〜第５及び第７の実施形態をＰチャネ
ルのＭＯＳトランジスタで構成した例である第８〜第１
２及び第１４の実施形態を示している。又、図３１に
は、上記第６の実施形態の画素のＭＯＳトランジスタを
逆極性のＭＯＳトランジスタで構成した例である第１３
の実施形態を示している。又、図２８は、第１１の実施
形態において、第５ＭＯＳトランジスタＴ５をディプレ
ッション型のＰチャネルのＭＯＳトランジスタとしたも
のである。更に、図２９は、第１１の実施形態におい
て、第５ＭＯＳトランジスタＴ５をＮチャネルのＭＯＳ
トランジスタとしたものである。そのため図２１〜図３
２では接続の極性や印加電圧の極性が逆になっている。
例えば、図２２（第８の実施形態）において、フォトダ
イオードＰＤはアノードに直流電圧ＶPDに接続され、カ
ソードが第１ＭＯＳトランジスタＴ１のドレインに接続
され、また、ＭＯＳトランジスタＴ１のソースが第２Ｍ
ＯＳトランジスタＴ２のドレイン及びゲートと第３ＭＯ
ＳトランジスタＴ３のゲートに接続されている。ＭＯＳ
トランジスタＴ２のソースには直流電圧ＶPSが与えられ
る。

【０１１０】ところで、図２２のような画素が対数変換
を行うとき、直流電圧ＶPSと直流電圧ＶPDは、ＶPS＞Ｖ
PD となっており、図２（第１の実施形態）と逆であ
る。また、キャパシタＣの出力電圧は初期値が高い電圧
で、積分によって降下する。また、第１ＭＯＳトランジ
スタＴ１や第４ＭＯＳトランジスタＴ４や第５ＭＯＳト
ランジスタＴ５をＯＮさせるときには、低い電圧をゲー
トに印加する。更に、図２５、図３０の実施形態（第９
及び第１２の実施形態）において、第７ＭＯＳトランジ
スタＴ７をＯＮさせるときには、低い電圧をゲートに印
加する。又、図２９に示す構成の画素において、Ｎチャ
ネルのＭＯＳトランジスタとなる第５ＭＯＳトランジス
タＴ５をＯＮさせるときには、高い電圧をゲートに印加
する。更に、図３１の実施形態（第１３の実施形態）に
おいて、第４ＭＯＳトランジスタＴ４をＯＮさせるとき
には低い電圧をゲートに印加し、そして、第７ＭＯＳト
ランジスタＴ７をＯＮさせるときには高い電圧をゲート
に印加する。以上の通り、逆極性のＭＯＳトランジスタ
を用いる場合は、電圧関係や接続関係が一部異なるが、
構成は実質的に同一であり、また基本的な動作も同一で
あるので、図２５〜図３２については図面で示すのみ
で、その構成や動作についての説明は省略する。

【０１１１】第８の実施形態の画素を含む固体撮像装置
の全体構成を説明するためのブロック回路構成図を図２
１に示し、第９〜第１３の実施形態の画素を含む固体撮
像装置の全体構成を説明するためのブロック回路構成図
を図２３に示している。図２１及び図２３については、
図１及び図５と同一部分（同一の役割部分）に同一の符
号を付して説明を省略する。以下、図２３の構成につい
て簡単に説明する。列方向に配列された出力信号線６−
１、６−２、・・・、６−ｍに対してＰチャネルのＭＯ
ＳトランジスタＱ１とＰチャネルのＭＯＳトランジスタ
Ｑ２が接続されている。ＭＯＳトランジスタＱ１のゲー
トは直流電圧線７に接続され、ドレインは出力信号線６
−１に接続され、ソースは直流電圧ＶPS’のライン８に
接続されている。

【０１１２】一方、ＭＯＳトランジスタＱ２のドレイン
は出力信号線６−１に接続され、ソースは最終的な信号
線９に接続され、ゲートは水平走査回路３に接続されて
いる。ここで、ＭＯＳトランジスタＱ１は画素内のＰチ
ャネルのＭＯＳトランジスタＴａと共に図２４（ａ）に
示すような増幅回路を構成している。尚、ＭＯＳトラン
ジスタＴａは、第９、第１０、第１２及び第１３の実施
形態では第６ＭＯＳトランジスタＴ６に相当し、又、第
１１及び第１４の実施形態では第３ＭＯＳトランジスタ
Ｔ３に相当する。

【０１１３】この場合、ＭＯＳトランジスタＱ１はＭＯ
ＳトランジスタＴａの負荷抵抗又は定電流源となってい
る。従って、このＭＯＳトランジスタＱ１のソースに接
続される直流電圧ＶPS’と、ＭＯＳトランジスタＴａの
ドレインに接続される直流電圧ＶPD’との関係は、ＶP
D’＜ＶPS’であり、直流電圧ＶPD’は例えばグランド
電圧（接地）である。ＭＯＳトランジスタＱ１のドレイ
ンはＭＯＳトランジスタＴａに接続され、ゲートには直
流電圧が印加されている。ＰチャネルのＭＯＳトランジ
スタＱ２は水平走査回路３によって制御され、増幅回路
の出力を最終的な信号線９へ導出する。第９〜第１３の
実施形態のように、画素内に設けられた第４ＭＯＳトラ
ンジスタＴ４を考慮すると、図２４（ａ）の回路は図２
４（ｂ）のように表わされる。

【０１１４】＜画像データの補正方法＞上述した第１〜
第１４の実施形態のような回路構成の画素が設けられた
固体撮像装置がデジタルカメラなどの画像入力装置に使
用されたときの実施例を、図面を参照して説明する。

【０１１５】図３３に示す画像入力装置は、対物レンズ
５１と、該対物レンズ５１を通して入射される光の光量
に応じて電気信号を出力する固体撮像装置５２と、撮像
時の固体撮像装置５２の電気信号（以下、「画像デー
タ」と呼ぶ。）が入力されて一時記憶されるメモリ５３
と、リセット時の固体撮像装置５２の電気信号（以下、
「補正データ」と呼ぶ。）が入力されて一時記憶される
ためのメモリ５４と、メモリ５３から送出される画像デ
ータからメモリ５４から記憶される補正データを補正演
算する補正演算回路５５と、補正演算回路５５で補正デ
ータにより補正の施された画像データを演算処理して外
部に出力する処理部５６とを有する。尚、固体撮像装置
５２は、第１〜第１４の実施形態のような回路構成の画
素が設けられた固体撮像装置である。

【０１１６】このような構成の画像入力装置は、まず、
撮像動作を行って、固体撮像装置５２から各画素毎に画
像データがメモリ５３に出力される。そして、各画素が
撮像動作を終えて、リセット動作を行ったときに、上記
で説明したように、各画素の感度のバラツキを調べて、
補正データをメモリ５４に出力する。そして、メモリ５
３内の各画素の画像データとメモリ５４内の各画素の補
正データを、補正演算回路５５にこの画像データを各画
素毎に送出する。

【０１１７】補正演算回路５５では、メモリ５３から送
出された画像データからこの画像データを出力した同一
画素のメモリ５４から送出された補正データが各画素毎
に補正演算される。この補正データが補正演算された画
像データが処理部５６に送出されて、演算処理された
後、外部に出力される。又、このような画像入力装置に
おいて、メモリ５３，５４は、それぞれ、固体撮像装置
５２からライン毎に送出されるデータが記録されるライ
ンメモリなどが用いられる。従って、メモリ５３，５４
を固体撮像装置内に組み込むことも容易である。

【０１１８】尚、他の実施形態においては、リセットを
行うことによって、ほぼ各画素の感度のバラツキがキャ
ンセルされるが、これをより正確に行うために図３３で
説明したようなメモリや補正演算回路などを含む補正回
路を設けるようにしても構わない。

【０１１９】

【発明の効果】以上説明したように、本発明の固体撮像
装置によれば、感光素子とこれに第１電極が電気的に接
続される第１のトランジスタとの間にスイッチ手段を設
け、このスイッチ手段をＯＦＦするとともに前記第１の
トランジスタに、撮像時よりも大きい電流が流れ得るよ
うにしてリセットを行うようにした。従って、感光素子
に入射する光がリセット動作に影響を与えることが防止
され、リセット動作が正確に行えるようになる。又、リ
セットしたときの各画素の出力を補正データとし、この
補正データによって撮像時の出力を補正することによっ
て、各画素の感度バラツキを抑制することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態である二次元固体撮像装置
の全体の構成を説明するためのブロック回路図。

【図２】本発明の第１の実施形態の１画素の構成を示す
回路図。

【図３】第１の実施形態で使用する画素の各素子に与え
る信号のタイミングチャート。

【図４】図２の画素の構成及びポテンシャルの関係を表
した図。

【図５】本発明の一実施形態である二次元固体撮像装置
の全体の構成を説明するためのブロック回路図。

【図６】図５の一部の回路図。

【図７】本発明の第２の実施形態の１画素の構成を示す
回路図。

【図８】第２の実施形態で使用する画素の各素子に与え
る信号のタイミングチャート。

【図９】本発明の第３の実施形態の１画素の構成を示す
回路図。

【図１０】本発明の第４の実施形態の１画素の構成を示
す回路図。

【図１１】第４の実施形態で使用する画素の各素子に与
える信号のタイミングチャート。

【図１２】本発明の第４の実施形態の１画素の構成の１
例を示す回路図。

【図１３】本発明の第４の実施形態の１画素の構成の１
例を示す回路図。

【図１４】本発明の第５の実施形態の１画素の構成を示
す回路図。

【図１５】第５の実施形態で使用する画素の各素子に与
える信号のタイミングチャート。

【図１６】図１４の画素の構成及びポテンシャルの関係
を表した図。

【図１７】本発明の第６の実施形態の１画素の構成を示
す回路図。

【図１８】第６の実施形態で使用する画素の各素子に与
える信号のタイミングチャート。

【図１９】本発明の第７の実施形態の１画素の構成を示
す回路図。

【図２０】第７の実施形態で使用する画素の各素子に与
える信号のタイミングチャート。

【図２１】画素内の能動素子をＰチャネルのＭＯＳトラ
ンジスタで構成した実施形態の場合の本発明の二次元固
体撮像装置の全体の構成を説明するためのブロック回路
図。

【図２２】本発明の第８の実施形態の１画素の構成を示
す回路図。

【図２３】画素内の能動素子をＰチャネルのＭＯＳトラ
ンジスタで構成した実施形態の場合の本発明の二次元固
体撮像装置の全体の構成を説明するためのブロック回路
図。

【図２４】図２３の一部の回路図。

【図２５】本発明の第９の実施形態の１画素の構成を示
す回路図。

【図２６】本発明の第１０の実施形態の１画素の構成を
示す回路図。

【図２７】本発明の第１１の実施形態の１画素の構成を
示す回路図。

【図２８】本発明の第１１の実施形態の１画素の構成の
１例を示す回路図。

【図２９】本発明の第１１の実施形態の１画素の構成の
１例を示す回路図。

【図３０】本発明の第１２の実施形態の１画素の構成を
示す回路図。

【図３１】本発明の第１３の実施形態の１画素の構成を
示す回路図。

【図３２】本発明の第１４の実施形態の１画素の構成を
示す回路図。

【図３３】各実施形態の画素を用いた個体撮像装置を備
えた画像入力装置の内部構造を示すブロック図。

【図３４】従来例の１画素の構成を示す回路図。

【符号の説明】

Ｇ11〜Ｇｍｎ 画素 ２ 垂直走査回路 ３ 水平走査回路 ４−１〜４−ｎ 行選択線 ６−１〜６−ｍ 出力信号線 ７ 直流電圧線 ８ ライン ９ 信号線 １０ Ｐ型半導体基板 １１，１２ Ｎ型拡散層 １３ 酸化膜 １４ ポリシリコン ５１ 対物レンズ ５２ 固体撮像装置 ５３，５４ メモリ ５５ 補正演算回路 ５６ 処理部 ＰＤ フォトダイオード Ｔ１〜Ｔ７ 第１〜第７ＭＯＳトランジスタ Ｃ キャパシタ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA06 AB01 BA14 CA02 DD09 DD11 DD12 FA06 5C024 AX01 CX14 CX15 CX43 CY16 EX03 GX03 GX16 GX18 GY35 GY38 GZ15 GZ22 HX02 HX35 HX40 HX41 HX47 JX25 JX42

Claims (26)

【特許請求の範囲】
1. 【請求項１】 入射した光量に応じた電気信号を発生す
   る感光素子と該感光素子に第１の電極が電気的に接続さ
   れる第１のトランジスタを有するとともに該第１のトラ
   ンジスタをサブスレッショルド領域で動作させて前記電
   気信号を自然対数的に変換する光電変換手段と、該光電
   変換手段の出力信号を出力信号線へ導出する導出路とを
   備えた複数の画素を有する固体撮像装置において、 前記感光素子と前記第１のトランジスタの第１の電極と
   の間に設けられた第１のスイッチ手段と、 前記第１のトランジスタの第１の電極に所定の直流電圧
   を与える第２のスイッチ手段と、を有し、 前記第１のスイッチ手段をＯＮにするとともに前記第２
   のスイッチ手段をＯＦＦにして、前記第１のトランジス
   タをサブスレッショルド領域で動作させて撮像を行い、 又、前記第１のスイッチ手段をＯＦＦにするとともに前
   記第２のスイッチ手段をＯＮにして、前記第１のトラン
   ジスタに撮像時よりも大きい電流が流れ得るようにして
   リセットを行うことを特徴とする固体撮像装置。
2. 【請求項２】 入射した光量に対して自然対数的に変換
   した出力信号を発生する光電変換手段と、該光電変換手
   段の出力信号を出力信号線へ導出する導出路とを備えた
   複数の画素を有する固体撮像装置において、 前記光電変換手段が、 第１電極に直流電圧が印加された光電変換素子と、 前記光電変換素子の第２電極に一方の接点が接続された
   第１スイッチと、 第１電極と第２電極と制御電極とを備え、第１電極と制
   御電極が前記第１スイッチの他方の接点に接続された第
   １のトランジスタと、 第１電極と第２電極と制御電極とを備え、第１電極に直
   流電圧が印加されるとともに制御電極が前記第１のトラ
   ンジスタの第１電極及び制御電極に接続され、第２電極
   から電気信号を出力する第２のトランジスタと、 前記第１のトランジスタの第１電極と制御電極に一方の
   接点が接続されるとともに、他方の接点に直流電圧が印
   加された第２スイッチとを有し、 前記第１スイッチをＯＮにするとともに前記第２スイッ
   チをＯＦＦにして、前記第１のトランジスタをサブスレ
   ッショルド領域で動作させることによって、前記各画素
   に撮像動作を行わせ、 前記第１スイッチをＯＦＦにするとともに前記第２スイ
   ッチをＯＮにして、前記第２スイッチを介して前記第１
   のトランジスタの第１電極と制御電極に直流電圧を印加
   させることによって、前記第１のトランジスタに撮像時
   よりも大きい電流が流れ得るようにして、前記各画素の
   リセットを行うことを特徴とする固体撮像装置。
3. 【請求項３】 入射した光量に対して自然対数的に変換
   した出力信号を発生する光電変換手段と、該光電変換手
   段の出力信号を出力信号線へ導出する導出路とを備えた
   複数の画素を有する固体撮像装置において、 前記光電変換手段が、 第２電極に直流電圧が印加された光電変換素子と、 前記光電変換素子の第１電極に一方の接点が接続された
   第１スイッチと、 第１電極と第２電極と制御電極とを備え、第２電極が前
   記第１スイッチの他方の接点に接続された第１のトラン
   ジスタと、 第１電極と第２電極と制御電極とを備え、第１電極に直
   流電圧が印加されるとともに制御電極が前記第１のトラ
   ンジスタの第２電極に接続され、第２電極から電気信号
   を出力する第２のトランジスタと、 前記第１のトランジスタの第２電極に一方の接点が接続
   されるとともに、他方の接点に直流電圧が印加された第
   ２スイッチとを有し、 前記第１スイッチをＯＮにするとともに前記第２スイッ
   チをＯＦＦにして、前記第１のトランジスタをサブスレ
   ッショルド領域で動作させることによって、前記各画素
   に撮像動作を行わせ、 前記第１スイッチをＯＦＦにするとともに前記第２スイ
   ッチをＯＮにして、前記第２スイッチを介して前記第１
   のトランジスタの第２電極に直流電圧を印加させること
   によって、前記第１のトランジスタに撮像時よりも大き
   い電流が流れ得るようにして、前記各画素のリセットを
   行うことを特徴とする固体撮像装置。
4. 【請求項４】 前記第２スイッチがトランジスタである
   ことを特徴とする請求項２又は請求項３に記載の固体撮
   像装置。
5. 【請求項５】 前記第２スイッチが前記第１のトランジ
   スタと逆極性のトランジスタであることを特徴とする請
   求項２に記載の固体撮像装置。
6. 【請求項６】 前記第１スイッチがトランジスタである
   ことを特徴とする請求項２〜請求項５のいずれかに記載
   の固体撮像装置。
7. 【請求項７】 前記第１スイッチが前記第１のトランジ
   スタと逆極性のトランジスタであることを特徴とする請
   求項２又は請求項５に記載の固体撮像装置。
8. 【請求項８】 前記画素が、マトリクス状に配設される
   ことを特徴とする請求項１〜請求項７のいずれかに記載
   の固体撮像装置。
9. 【請求項９】 複数の画素を有する固体撮像装置におい
   て、 各画素が、 フォトダイオードと、 該フォトダイオードの一方の電極に第１電極が接続され
   た第１ＭＯＳトランジスタと、 該第１ＭＯＳトランジスタの第２電極に第１電極及びゲ
   ート電極が接続された第２ＭＯＳトランジスタと、 前記第２ＭＯＳトランジスタの第１電極及びゲート電極
   にゲート電極が接続された第３ＭＯＳトランジスタと、 前記第２ＭＯＳトランジスタの第１電極及びゲート電極
   に第１電極が接続されるとともに、第２電極に直流電圧
   が印加された第４ＭＯＳトランジスタとを有し、 前記第１ＭＯＳトランジスタをＯＮにするとともに、第
   ４ＭＯＳトランジスタをＯＦＦにして、前記第２ＭＯＳ
   トランジスタを閾値以下のサブスレッショルド領域で動
   作させて前記各画素に撮像動作を行わせ、 前記第１ＭＯＳトランジスタをＯＦＦにするとともに、
   前記第４ＭＯＳトランジスタをＯＮにして、前記第２Ｍ
   ＯＳトランジスタに撮像時よりも大きい電流が流れ得る
   ようにすることによって前記各画素にリセット動作を行
   わせることを特徴とする固体撮像装置。
10. 【請求項１０】 前記画素が、第１電極が前記第３ＭＯ
    Ｓトランジスタの第２電極に接続され、第２電極が出力
    信号線に接続され、ゲート電極が行選択線に接続された
    第６ＭＯＳトランジスタを有することを特徴とする請求
    項９に記載の固体撮像装置。
11. 【請求項１１】 前記画素が、第１電極に直流電圧が印
    加され、ゲート電極が前記第３ＭＯＳトランジスタの第
    ２電極に接続されるとともに、前記第３ＭＯＳトランジ
    スタの第２電極から出力される出力信号を増幅する第５
    ＭＯＳトランジスタを有することを特徴とする請求項９
    に記載の固体撮像装置。
12. 【請求項１２】 前記画素が、第１電極が前記第５ＭＯ
    Ｓトランジスタの第２電極に接続され、第２電極が出力
    信号線に接続され、ゲート電極が行選択線に接続された
    第６ＭＯＳトランジスタを有することを特徴とする請求
    項１１に記載の固体撮像装置。
13. 【請求項１３】 前記画素が、前記第３ＭＯＳトランジ
    スタの第２電極に一端が接続されるとともに、前記第３
    ＭＯＳトランジスタの第１電極にリセット電圧が与えら
    れたときに前記第３ＭＯＳトランジスタを介してリセッ
    トされるキャパシタを有することを特徴とする請求項１
    １又は請求項１２に記載の固体撮像装置。
14. 【請求項１４】 前記第３ＭＯＳトランジスタの第１電
    極に直流電圧が印加されるとともに、 前記画素が、 前記第３ＭＯＳトランジスタの第２電極に第１電極が接
    続され第２電極に直流電圧が接続された第７ＭＯＳトラ
    ンジスタと、 前記第３ＭＯＳトランジスタの第２電極に一端が接続さ
    れるとともに、前記第７ＭＯＳトランジスタのゲート電
    極にリセット電圧が与えられたときに前記第７ＭＯＳト
    ランジスタを介してリセットされるキャパシタと、 を有することを特徴とする請求項１１又は請求項１２に
    記載の固体撮像装置。
15. 【請求項１５】 前記第４ＭＯＳトランジスタがディプ
    レッション型ＭＯＳトランジスタであることを特徴とす
    る請求項９〜請求項１４のいずれかに記載の固体撮像装
    置。
16. 【請求項１６】 前記第４ＭＯＳトランジスタが前記第
    ２ＭＯＳトランジスタと逆極性のＭＯＳトランジスタで
    あることを特徴とする請求項９〜請求項１４にのいずれ
    かに記載の固体撮像装置。
17. 【請求項１７】 前記第１ＭＯＳトランジスタがディプ
    レッション型ＭＯＳトランジスタであることを特徴とす
    る請求項９〜請求項１６のいずれかに記載の固体撮像装
    置。
18. 【請求項１８】 前記第１ＭＯＳトランジスタが前記第
    ２ＭＯＳトランジスタと逆極性のＭＯＳトランジスタで
    あることを特徴とする請求項９〜請求項１６にのいずれ
    かに記載の固体撮像装置。
19. 【請求項１９】 複数の画素を有する固体撮像装置にお
    いて、 各画素が、 フォトダイオードと、 該フォトダイオードの一方の電極に第２電極が接続され
    た第１ＭＯＳトランジスタと、 該第１ＭＯＳトランジスタの第１電極に第２電極が接続
    された第２ＭＯＳトランジスタと、 前記第２ＭＯＳトランジスタの第２電極にゲート電極が
    接続された第３ＭＯＳトランジスタと、 前記第２ＭＯＳトランジスタの第２電極に第１電極が接
    続されるとともに、第２電極に直流電圧が印加された第
    ４ＭＯＳトランジスタとを有し、 前記第１ＭＯＳトランジスタをＯＮにするとともに、第
    ４ＭＯＳトランジスタをＯＦＦにして、前記第２ＭＯＳ
    トランジスタを閾値以下のサブスレッショルド領域で動
    作させて前記各画素に撮像動作を行わせ、 前記第１ＭＯＳトランジスタをＯＦＦにするとともに、
    前記第４ＭＯＳトランジスタをＯＮにして、前記第２Ｍ
    ＯＳトランジスタに撮像時よりも大きい電流が流れ得る
    ようにすることによって前記各画素にリセット動作を行
    わせることを特徴とする固体撮像装置。
20. 【請求項２０】 前記画素が、第１電極が前記第３ＭＯ
    Ｓトランジスタの第２電極に接続され、第２電極が出力
    信号線に接続され、ゲート電極が行選択線に接続された
    第６ＭＯＳトランジスタを有することを特徴とする請求
    項１９に記載の固体撮像装置。
21. 【請求項２１】 前記画素が、第１電極が直流電圧に接
    続され、ゲート電極が前記第３ＭＯＳトランジスタの第
    ２電極に接続されるとともに、前記第３ＭＯＳトランジ
    スタの第２電極から出力される出力信号を増幅する第５
    ＭＯＳトランジスタを有することを特徴とする請求項１
    ９に記載の固体撮像装置。
22. 【請求項２２】 前記画素が、第１電極が前記第５ＭＯ
    Ｓトランジスタの第２電極に接続され、第２電極が出力
    信号線に接続され、ゲート電極が行選択線に接続された
    第６ＭＯＳトランジスタを有することを特徴とする請求
    項２１に記載の固体撮像装置。
23. 【請求項２３】 前記画素が、前記第３ＭＯＳトランジ
    スタの第２電極に一端が接続され他端が直流電圧に接続
    されるとともに、前記第３ＭＯＳトランジスタの第１電
    極にリセット電圧が与えられたときに前記第３ＭＯＳト
    ランジスタを介してリセットされるキャパシタを有する
    ことを特徴とする請求項２１又は請求項２２に記載の固
    体撮像装置。
24. 【請求項２４】 前記第３ＭＯＳトランジスタが前記第
    １及び第２ＭＯＳトランジスタと逆の極性のＭＯＳトラ
    ンジスタであることを特徴とする請求項２３に記載の固
    体撮像装置。
25. 【請求項２５】 前記第３ＭＯＳトランジスタの第１電
    極が直流電圧に接続されるとともに、 前記画素が、 前記第３ＭＯＳトランジスタの第２電極に第１電極が接
    続され第２電極に直流電圧が接続された第７ＭＯＳトラ
    ンジスタと、 前記第３ＭＯＳトランジスタの第２電極に一端が接続さ
    れ他端が直流電圧に接続されるとともに、前記第７ＭＯ
    Ｓトランジスタのゲート電極にリセット電圧が与えられ
    たときに前記第７ＭＯＳトランジスタを介してリセット
    されるキャパシタと、 を有することを特徴とする請求項２１又は請求項２２に
    記載の固体撮像装置。
26. 【請求項２６】 前記第３及び第７ＭＯＳトランジスタ
    が前記第１及び第２ＭＯＳトランジスタと逆の極性のＭ
    ＯＳトランジスタであることを特徴とする請求項２５に
    記載の固体撮像装置。