JP2008141198A - アモルファス半導体によるオープン・ベース・フォトトランジスタ・アレイ - Google Patents

アモルファス半導体によるオープン・ベース・フォトトランジスタ・アレイ Download PDF

Info

Publication number
JP2008141198A
JP2008141198A JP2007307361A JP2007307361A JP2008141198A JP 2008141198 A JP2008141198 A JP 2008141198A JP 2007307361 A JP2007307361 A JP 2007307361A JP 2007307361 A JP2007307361 A JP 2007307361A JP 2008141198 A JP2008141198 A JP 2008141198A
Authority
JP
Japan
Prior art keywords
layer
bipolar
phototransistor
base
amorphous semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007307361A
Other languages
English (en)
Inventor
Paul J Vande Voorde
ポール・ジェイ・バンド・ボーテ
Frederick A Perner
フレドリック・エー・パーナー
Dietrich W Vook
ディートリッヒ・ダブリュー・ヴック
Kao Min
ミン・カオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies General IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies General IP Singapore Pte Ltd filed Critical Avago Technologies General IP Singapore Pte Ltd
Publication of JP2008141198A publication Critical patent/JP2008141198A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14681Bipolar transistor imagers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】イメージング装置において高い利得を実現し、所望のS/N比を得る。
【解決手段】イメージング装置の光センサアレイは、シリコンのような複数アモルファス半導体から形成されるバイポーラフォトトランジスタを使用する。該トランジスタは、オープンベース素子であって、入射する光子によって発生する正孔により、ベース領域への電流注入が生じる。また、コレクタ領域は、好ましくはアモルファスシリコンの真性層で形成される。該トランジスタは、バイポーラ電流が集積される集積モードか、もしくは、光の強度に応答する電流がモニタされる静的モードで動作する。
【選択図】 図1

Description

本発明は、一般に、イメージング・アレイに関するものであり、とりわけ、入射光に対する光センサの感度向上に関するものである。
イメージング・センサの1次元アレイまたは2次元アレイを処理回路要素に接続して、アレイが向けられた領域に関するイメージ情報が生成されるようにすることが可能である。各センサは、それが受光する光に応答した信号を発生する。この信号は、センサが受光する光のカラー強度を表すことが可能である。
多くのイメージング用途において、電荷結合素子(CCD)が用いられている。CCDアレイの素子は、入射光によって発生する電荷を集積するが、この電荷は、CCDアレイが製作される半導体チップの表面に沿ったポテンシャル井戸に蓄積される。アレイの蓄積された電荷は、チップに組み込まれていない他の回路要素に信号を転送するオン・チップ回路要素に順次シフトされる。
CCDは、意図された目的についてはうまく機能するが、各素子(すなわち、ピクセル)において得られる「利得」は、1未満である。利得は、電流レベル(出力電流/光子電流)または電子レベル(出力電子/入力光子)で測定可能である。電子レベルにおける最大の利得が1の場合、特定の素子の出力におけるS/N比が制限される。
Theil他に対する米国特許第6,018,187号には、CCDテクノロジに対する代替案としてPINダイオードの利用の記載がある。ピクセル相互接続構造が、シリコン基板のような基板の上部表面に形成されている。ピクセル相互接続構造は、基板表面の選択位置から光センサ・アレイの底部電極まで延びる導電性バイアを備えた、酸化珪素または窒化珪素のような誘電体層である。好ましくは底部電極は、n型ドーパントを含むアモルファス・シリコンから形成される。底部電極の上には、連続真性層が形成される。pドープしたアモルファス・シリコンの連続層によって、真性層がカバーされ、透明導体によって、pドープ層がカバーされる。結果として、底部電極のそれぞれについて、PINダイオードが形成される。PINダイオードは、基板表面より上方に配置されるので、「高設」センサである。ピクセルの相互接続構造によって、高設PINダイオードは、基板レベルで製作された処理回路要素と電気的にリンクすることが可能になる。
Mead他に対する米国特許第5,763,909号には、CCDテクノロジとは無関係な代替案の記載がある。バイポーラ・フォトトランジスタは、シリコン基板にドーパントを導入することによって製作される。従来のドーパント注入ステップが利用される。バイポーラ・フォトトランジスタ・アレイが形成されると、特定行におけるフォトトランジスタのベースが、共通行選択線に容量結合される。特定列における全てのフォトトランジスタのエミッタが、共通列選択線に接続される。こうして、各フォトトランジスタを個別に選択することが可能になる。フォトトランジスタ・アレイによって、CCDテクノロジの利用によって得られるよりも大きい利得が得られるようになる。
本発明の目的は、フォトセンサ・アレイ内の個々のフォトセンサが、比較的高い利得レベルを実現して、所望のS/N比を得ることが可能になる、イメージング装置を提供することにある。
複数アモルファス半導体層から形成されるバイポーラ・フォトトランジスタを利用することによって、イメージング用途に関する感光性が向上する。望ましい実施態様の場合、バイポーラ・フォトトランジスタは、オープン・ベース素子である。入射光子によって発生する正孔によって、ベース正孔電流注入が生じ、光電流のバイポーラ利得が実現する。
望ましい構造の場合、各フォトトランジスタは、アモルファス・シリコンのエミッタ、ベース、及び、コレクタ層から形成されるが、他のアモルファス半導体材料(フルオレン・ビチオフェン共重合体の半導体重合体のような)を代用することも可能である。ベース及びエミッタ層は、NPNバイポーラ・トランジスタまたはPNPバイポーラ・トランジスタを形成するようにドープされ、コレクタ層は、ドープされないか、あるいは、ごくわずかしかドープされない、すなわち、コレクタ層は、真性層である。NPN実施態様の場合、エミッタ層は、n型ドーパントの濃度が高い、アモルファス・シリコンの第1の堆積層とすることが可能である。ベース層は、p型ドーパントを含むアモルファス・シリコンとして、エミッタ層の上に堆積させられる。次に、コレクタ層は、連続したアモルファス・シリコン層とすることもできるし、あるいは、誘電体によって各ピクセルが隣接ピクセルから分離された層とすることも可能である。nドープしたアモルファス・シリコンの薄層が、真性コレクタ層の上に形成される。最後に、透明上部電極が堆積させられる。そして、真性コレクタ層が形成される。エミッタ層は、底部電極として機能することができるが、バイポーラ・トランジスタを形成する層の堆積前に、独立した電極層を形成するのが望ましい。PNP応用例の場合、ベース層とエミッタ層の導電タイプが逆にされ、さらに、真性層の上の薄膜層の導電タイプも逆にされる。
各フォトトランジスタは、全バイポーラ電流が定期読み取りに備えて集積される集積モードで動作することが可能である。あるいはまた、各フォトトランジスタは、特定ノードにおける電圧をモニタすることによって検知される信号が静的モードで動作することが可能である。前述のように、フォトトランジスタは、オープン・ベース素子である。従って、ベース層は、外部からの制御を受けない。真性コレクタ層に光が入射すると、層内に正孔及び電子が発生する。NPN実施態様の場合、光子によって発生する正孔が、ベース層まで伝導され、ベース正孔電流注入の働きをする。フォトトランジスタのオープン・ベース状態の結果として、バイポーラ利得が得られる。
フォトトランジスタ・アレイは、オフ基板回路要素に転送するため、出力信号を検知及び/または増幅する処理回路要素として、同じ基板上に形成されるのが望ましい。本発明の利点は、フォトトランジスタ・レベルで得られる電流利得によって、装置の感度が向上するという点である。光の強度変化の結果として生じる出力の揺らぎと「ノイズ」との弁別がいっそう容易になる。
図1を参照すると、フォトトランジスタ・アレイ14の1対のNPNフォトトランジスタ10及び12が、いくつかの異なるアモルファス半導体層から形成されている。アモルファス半導体層は、アモルファス・シリコンから形成されていると解説される。しかし、有機半導体フルオレン・ビチオフェン共重合体のような他の材料も適合する。フォトトランジスタのそれぞれについて、エミッタ16は、n++層であり、ベース18は、p+層であり、コレクタ20は、真性層である。第4のアモルファス・シリコン層22は、真性コレクタ層の上に形成されている。この第4の層は、n+導電タイプである。
望ましい実施態様の場合、エミッタ16、ベース18、及び、コレクタ20を形成するアモルファス層が、処理回路要素が形成される、シリコン基板のような基板24上に堆積させられる。典型的な処理回路要素には、ソース/ドレイン領域28及び30と、ゲート32を備える単一トランジスタ26がある。当該技術において周知のように、ソース/ドレイン領域は、イオン注入によって形成され、ゲート32は、酸化物層の上にポリシリコン層を堆積させることによって製作される。2つの電界酸化物領域(FOX)34及び36の間に、トランジスタが形成される。
フォトトランジスタ10及び12と基板24内に埋め込まれた処理回路要素の間の接続は、Theil他に対する米国特許第6,018,187号に関連して上述のようなピクセル相互接続構造38によって施される。ピクセル相互接続構造38上の電極40及び42と、この相互接続構造を通る導電性バイア44及び46のアライメントがとられる。バイアによって、電極が基板24の表面の導電性経路48及び50に電気的に接続される。さらに詳細に後述するように、導電性経路は、基板24の下に位置する回路要素または外部回路要素に接続されている。回路接続は、フローティング・ノードとすることも可能なノード52及び54として表されている。可能性の1つとして、フォトトランジスタが、集積モードで動作して、2つのノード52及び54間における電圧変化をモニタする場合、ノード52及び54は、電気的「高」より低いレベルで選択的にリセットすることが可能である。上部電極層56は、ノード58に接続することによってVDDまたは別の高電圧定数に接続される。
図1に示す構造を製作する場合、基板24のレベルに形成されるプロセス回路要素は、既知の技法を用いて設けることが可能である。この回路要素は、CMOS(相補形金属酸化膜シリコン)、BiCMOS、または、バイポーラとすることが可能である。ピクセル相互接続構造38は、バイア44及び46がタングステンから形成された、酸化珪素または窒化珪素の層とすることが可能である。タングステン・バイアによって、細くて比較的長い相互接続部を設けることが可能になる。タングステン・バイアは、化学蒸着(CVD)プロセスを利用して形成することが可能である。しかし、他の材料及び他のプロセスを代用することも可能である。
オプションにより、電極40及び42が2つ以上の層から形成される。例えば、厚さが約500オングストロームのチタンまたはタングステンからなる下部金属層を利用して、電極のドープした上部半導体層からの集電を強化することが可能である。ドープした半導体は、n型導電性のアモルファス・シリコンとすることが可能である。ドープした半導体材料を利用する場合、動作中にバイアスがかかった場合に、材料が完全な空乏状態になるのを阻止するため、層は十分な厚さとドーパント濃度を備えていなければならない。しかし、エミッタ16を形成して、バイア44及び46に接触させることもできるし、あるいは、バイアに直接接触している薄い金属層に接触させることもできるので、電極40及び42は、全ての用途において必要とされるわけではない。
エミッタ16、ベース18、及び、コレクタ20、並びに、薄層22を形成する層は、アモルファス・シリコンが望ましい。シリコン含有ガスを用いて、プラズマ強化化学蒸着(PECVD)を利用した層の堆積を実施することが可能である。シリコンに加えて、このガスには、水素が含まれているので、4層のそれぞれが、アモルファスSi:Hになる。ドープした層の場合、適合するドーパントが含まれている。例えば、ベースの形成にはリンのガスPH3を利用することが可能であり、エミッタ16及び上部薄層22の形成にはホウ素ガスB2H6を利用することが可能である。
図1には、フォトトランジスタ10の動作を説明するため、いくつかの記号が含まれている。入射光子は、hvによって表されている。入射光子によって、電子・正孔対が発生する。電子の流れは、記号e−phに関連した矢印によって示されており、正孔の流れは、記号h+phによって表されている。同様に、フォトトランジスタにバイアスを加えた結果としての電子及び正孔の流れは、それぞれ、システムe−bipolar及びh+bipolarによって表されている。電子と正孔の再結合を無視すれば、フォトトランジスタ10の電流利得(β)は、Ibipolar/Iphotonとみなすことが可能である。
図1に示すように、正孔h+phはベース18まで流れる。これらの正孔は、ベース正孔電流注入の働きをする。ベースは、電気的に開放状態のままであるため、光電流のバイポーラ利得が得られる。図2及び3では、従来のフォトダイオード60を通る電流の流れと図1のオープン・ベース・フォトトランジスタ10を通る電流の流れが比較されている。図2の場合、フォトダイオード60は、フォトダイオードが受光する光の強度に直接応答する電流Iphotonを発生する。図3の場合、コレクタ領域20からベース領域18に同様の電流が発生する。電流の利得は、VDDノード58から電気的接地ノード52に電流が流れることによって得られる。本発明にとってクリティカルではないが、電流利得は、用途に従って、5〜100に設定することが可能である。従って、図1及び3のフォトトランジスタ10によれば、図2のフォトダイオード60を利用する場合に比べて大幅に改良されることになる。
アモルファス・シリコンによるオープン・ベース・フォトトランジスタ・アレイの製作に対する代替案の1つとして、連続ベース層及びコレクタ領域を形成する連続真性層にパターン形成して、セグメント化トランジスタが得られるようにすることも可能である。図4を参照すると、誘電体66によって、第1のフォトトランジスタ10のコレクタ62及びベース63が、第2のフォトトランジスタ12のコレクタ64及びベース65から分離される。誘電体を形成するために選択される材料はクリティカルではない。オプションにより、ベース63及び65とコレクタ62及び64は、空気によって離隔することも可能である。図4には、誘電体66によって分割されたn+層22が、示されている。代替案の1つとして、2つのフォトトランジスタ10及び12の動作に影響しないので、薄層22を連続させることも可能である。もう1つの代替案として、薄層22と電極層56は、両方とも、誘電体66によってセグメント化することも可能である。しかし、これには、フォトトランジスタのそれぞれに対する個別接続が必要になる。多数のデバイスを備えるフォトトランジスタ・アレイの場合、個別接続を必要とするのは望ましくない可能性がある。
図5には、本発明のもう1つの実施態様が例示されている。この実施態様の場合、第1及び第2のフォトトランジスタ68及び70はPNP素子である。2つのフォトトランジスタは、図示のように、電極72及び74を備えているが、図5には示されていない基板との相互接続用の接点として、p++エミッタ76を利用することによって、電極を省略することが可能である。エミッタは、PECVDのような既知の技法を利用して堆積させられるアモルファス・シリコン層である。アモルファス・シリコン層は、直接基板上に堆積させることもできるし、あるいは、図1に関連して解説したタイプのようなピクセル相互接続構造上に堆積させることも可能である。
第2のアモルファス・シリコン層は、堆積させられると、2つのフォトトランジスタ68及び70のそれぞれに対するオープン・ベース78として機能する。各ベースには、n+導電性のドーパントが含まれている。真性アモルファス・シリコン層は、フォトトランジスタのそれぞれに対するコレクタ80を形成する。真性層には、故意に導入されたドーパントが含まれていないか、あるいは、ごく低レベルのドーパントが含まれている。
真性層80の上には、p+ドーパントを含む薄層82がある。最後に、上部電極84は、導電性材料から形成される。
PNPフォトトランジスタ68及び70の働きについては、当事者には容易に明らかになるであろう。電気接続は、図1の関連して解説のものと逆である。すなわち、上部電極84は、電気的アースまたは低レベルの定電圧に接続される。底部電極72及び74は、下に位置する基板回路要素または外部回路要素のフローティング・ノードに接続される。光子が入射する結果として発生する電子及び正孔は、逆方向に伝搬し、オープン・ベース78まで伝搬すると、電流注入が生じ、バイポーラ利得が光電流に応答可能になる。
図1から5に関連して解説したオープン・ベース・フォトトランジスタは、特定ノードにおける電圧の増大をモニタすることによって信号が検知される静的モードで動作することが可能で、あるいは集積することによって信号が検知される、集積モードで動作させることが可能である。集積モードについては、図6及び7に関連して解説し、静的モードについては、図8及び9に関連して解説することにする。
図6の場合、図1のNPNフォトトランジスタ10は、そのエミッタ16が、積分コンデンサ86及びトランジスタ88によって電気的アースにリンクされた、フローティング・ノード52に接続されている。積分コンデンサは、フォトトランジスタ10を通る光電流によって決まる電位まで充電する。積分コンデンサは、故意に追加回路素子とすることもできるし、あるいは、フローティング・ノードに接続された他の寄生キャパシタンス以外の、フォトトランジスタのベースとコレクタの間の寄生キャパシタンスとすることが可能である。トランジスタ88は、集積時間の開始時に、フローティング・ノードを高電圧より低い電位に「リセット」するために利用される。リセットは、トランジスタ88を短期間にわたって「オン」状態にし、次に、「オフ」状態にして、集積期間を開始することによって実施される。集積される電荷は、ソース・フォロワの働きによってビット線90を介して読み取ることが可能である。トランジスタ92及び94は、書き込みアクセス線96が、トランジスタ94を「オン」状態にする信号を受信すると、積分コンデンサの電圧をビット線に転送する。当該技術において周知のように、フォトセンサ・アレイは、行選択線及び列選択線を選択的に起動することによって、順次操作することが可能である。トランジスタ94が、「オフ」状態にある場合、積分コンデンサ86が充電される。定期的に読み取られるのはこの電荷である。集積期間は、フローティング・ノードのリセットと書き込みアクセス線96における適正な信号の受信との間における時間である。
図1及び6を比較すると、エミッタ16、ベース18、及び、コレクタ20は、アモルファス・シリコン層によって形成される。トランジスタ88、92、及び、94は、シリコン基板4に内に形成される。例えば、基板の表面に沿った導電経路48が、トランジスタ26のゲート32に接続される場合、図6のトランジスタ92は、図1のトランジスタ26とすることが可能である。
図7には、そのコレクタ80が電気的アースに接続され、そのエミッタ76がトランジスタ98のソース/ドレイン領域に接続された、図5のPNPフォトトランジスタ68が示されている。トランジスタ98の他のソース/ドレイン領域は、VDDに接続されている。トランジスタ98は、集積時間の開始時に、フローティング・ノード100を電気的アースを超える電位にリセットするために利用される。フォトトランジスタ68のコレクタ80は、積分コンデンサ102に接続されているが、このコンデンサは、前述のように、独立した回路要素とすることもできるし、あるいは、フォトトランジスタの寄生ベース・コレクタ・キャパシタンス及びフローティング・ノードに接続された他の寄生キャパシタンスとすることも可能である。積分コンデンサの両端間における電圧は、集積時間中にフォトトランジスタを通る全電流によって決まる。この電圧は、書き込み線108によって、トランジスタ106が「オン」状態になると、トランジスタ104及び106によってビット線110に転送される。従って、ビット線110に転送される信号は、集積時間中にフォトトランジスタ68が受光する光の強度によって決まることになる。当該技術において周知のように、フォトトランジスタの2次元アレイは、トランジスタを選択的に起動することによって順次アクセスすることが可能である。
図8の場合、図1のオープン・ベース・フォトトランジスタ10が、静的モードで動作させられる。このモードにおいて、回路は、フォトトランジスタのエミッタ16に接続されたノード52における電圧の上昇をモニタする。書き込みアクセス・ライン112に沿った信号によって、トランジスタ114は選択的に「オン」状態になる。アースと出力ライン118の間には、負荷抵抗器116が接続されている。フォトトランジスタ10の読み取り動作中、負荷抵抗器の両端間における電圧降下は、下記の方程式によって示されるように、フォトトランジスタを通る電流によって決まることになる:
Figure 2008141198
図9において、PNPトランジスタ68は、静的モード動作で利用されている。書き込みアクセス・ライン122に沿った信号によって、トランジスタ120を選択的に起動することによって、出力ライン124に沿った電圧をフォトトランジスタ68の出力として読み取ることが可能である。負荷抵抗器126の両端間における電圧降下は、フォトトランジスタを通る電流によって決まる。
図6〜9に示す回路は、アモルファス・シリコンによるオープン・ベース・フォトトランジスタに関する可能性のある応用例である。しかし、本発明を逸脱することなく、他の応用例を利用することも可能である。さらに、アモルファス・シリコンの代わりに、他のアモルファス半導体を利用することも可能である。
以上の説明及び添付の図面から、当該技術者には本発明に対するさまざまな修正が明らかになるであろう。従って、本発明は、付属の特許請求の範囲によってのみ制限されるものとする。しかしながら、本発明の広汎な応用の可能性に鑑み、以下に本発明の実施態様を幾つか例示する。
(実施態様1)イメージング装置であって、基板(24)と、前記基板上のアモルファス半導体バイポーラ・フォトトランジスタ(10及び12;68及び70)からなるアレイが含まれており、前記バイポーラ・フォトトランジスタのそれぞれに、複数のアモルファス半導体層が含まれることと、前記複数のアモルファス半導体層に、少なくとも1つのp型層(18;63及び65;76)と、少なくとも1つのn型層(16;78)が含まれることと、前記バイポーラ・フォトトランジスタの出力(52および54)が前記フォトトランジスタが受光する光に応答することを特徴とする、イメージング装置。
(実施態様2)前記バイポーラ・フォトトランジスタ(10及び12;68及び70)が、オープン・ベース素子であることと、各前記バイポーラ・フォトトランジスタが、電気的に開放されたアモルファス半導体ベース層(18;63及び65;78)を備えていることを特徴とする、実施態様1に記載のイメージング装置。
(実施態様3)各前記バイポーラ・フォトトランジスタ(10及び12;68及び70)に、真性コレクタ層(20;62及び64;80)が含まれることを特徴とする、実施態様2に記載のイメージング装置。
(実施態様4)電気的に開放されたアモルファス半導体ベース層(18;63及び65;78)の少なくとも一部が、前記基板(24)と前記真性コレクタ層(20;62及び64;80)の間に位置することと、前記アモルファス半導体ベース層が、アモルファス・シリコンであることを特徴とする、実施態様3に記載のイメージング装置。
(実施態様5)さらに、少なくとも部分的に前記基板(24)内に形成されている処理回路要素(26)が含まれることを特徴とする、実施態様1に記載のイメージング装置。
(実施態様6)各前記バイポーラ・フォトトランジスタ(10及び12;68及び70)は、電極(40及び42;72及び74)によって前記処理回路要素(26)に電気的に結合されることを特徴とする、実施態様5に記載のイメージング装置。
(実施態様7)各前記バイポーラ・フォトトランジスタ(10及び12)が、p型アモルファス半導体ベース層(18;63及び65)によって、真性コレクタ層(20;62及び64)から間隔をあけて配置されたn型アモルファス半導体エミッタ層(16)を備える、オープン・ベースNPNバイポーラ・トランジスタであることを特徴とする、実施態様1に記載のイメージング装置。
(実施態様8)各前記バイポーラ・フォトトランジスタ(10及び12)に、真性コレクタ層(20;62及び64)と接触した第2のn型アモルファス半導体層が含まれており、さらに、透明上部電極(56)が含まれていることを特徴とする、実施態様7に記載のイメージング装置。
(実施態様9)各前記バイポーラ・フォトトランジスタ(68及び70)が、n型アモルファス半導体ベース層(78)によって、真性コレクタ層(80)から間隔をあけて配置されたp型アモルファス半導体エミッタ層(76)を備える、オープン・ベースPNPバイポーラ・トランジスタであることを特徴とする、請求項1に記載のイメージング装置。
本発明による2つのオープン・ベース・バイポーラ・フォトトランジスタの側断面図である。 従来のフォトダイオードの概略図である。 図1のオープン・ベース・フォトトランジスタの1つと電気的同等物に関する概略図である。 真性コレクタ層がピクセル位置に従って分割された、図1のフォトトランジスタの側断面図である。 図1のNPNフォトトランジスタに対する代替案としての、1対のPNPフォトトランジスタの側断面図である。 集積モードで動作する図1のNPNフォトトランジスタの概略図である。 集積モードで動作する図5のPNPフォトトランジスタの概略図である。 静的モードで動作する図1のNPNフォトトランジスタの概略図である。 静的モードで動作する図5のPNPフォトトランジスタの概略図である。
符号の説明
10 バイポーラ・フォトトランジスタ
12 バイポーラ・フォトトランジスタ
16 n型層
18 p型層
20 真性コレクタ層
24 基板
26 処理回路要素
40 電極
42 電極
52 バイポーラ・フォトトランジスタの出力
54 バイポーラ・フォトトランジスタの出力
56 透明上部電極
62 真性コレクタ層
63 p型層
64 真性コレクタ層
65 p型層
68 バイポーラ・フォトトランジスタ
70 バイポーラ・フォトトランジスタ
72 電極
74 電極
76 p型層
78 n型層
80 真性コレクタ層

Claims (8)

  1. イメージング装置であって、
    少なくとも1つのトランジスタ(26)を含む処理回路要素を備えている基板(24)と、
    前記基板上のアモルファス半導体バイポーラ・フォトトランジスタ(10、12;68、70)からなるアレイと、前記バイポーラ・フォトトランジスタのそれぞれが、エミッタ(16:76)、ベース(18;63、65;78)、コレクタ(20;62、64;80)を有するとともに、少なくとも1つのp型層(18;63、65;76)及び少なくとも1つのn型層(16;78)を含む複数のアモルファス半導体層を含み、各バイポーラ・フォトトランジスタが、当該フォトトランジスタに受光された光を表す信号をもたらすように構成されている出力(52、54)を有し、各バイポーラ・フォトトランジスタのコレクタが真性コレクタ層(20)を含み、
    前記バイポーラ・トランジスタを前記処理回路要素に接続するように配列されている導電性バイア(44、46)を含む、前記基板と前記アモルファス半導体層の間の相互接続構造(38)と、からなり
    前記アモルファスシリコンフォトトランジスタ(10、12;68、70)のそれぞれが、当該アモルファス半導体バイポーラ・フォトトランジスタ(10、12;68、70)のコレクタ(20;62、64;80)とベース(18;63、65;78)の間の寄生キャパシタンスを含む積分コンデンサ(102)に接続されていることを特徴とするイメージング装置。
  2. 前記バイポーラ・フォトトランジスタ(10、12;68、70)が、オープン・ベース素子であることと、各前記バイポーラ・フォトトランジスタのベースが、電気的に開放されたアモルファス半導体ベース層(18;63、65;78)であることを特徴とする請求項1に記載のイメージング装置。
  3. 前記電気的に開放されたアモルファス半導体ベース層(18;63、65;78)の少なくとも部分が、前記基板(24)と前記真性コレクタ層(20;62、64;80)の間にあり、前記アモルファス半導体ベース層がアモルファスシリコンであることを特徴とする、請求項2に記載のイメージング装置。
  4. 各前記バイポーラ・フォトトランジスタ(10、12;68、70)が、電極(40、42;72、74)及び前記導電性バイア(44、46)により前記処理回路要素(26)に電気的に結合されることを特徴とする請求項1に記載のイメージング装置。
  5. 各前記バイポーラ・フォトトランジスタ(10、12)が、p型アモルファス半導体ベース層(18;63、65)によって、前記真性コレクタ層(20;62、64)から間隔をあけて配置されたn型アモルファス半導体エミッタ層(16)を備える、オープン・ベースNPNバイポーラ・トランジスタであることを特徴とする請求項1に記載のイメージング装置。
  6. 各前記バイポーラ・フォトトランジスタ(10、12)が、前記真性コレクタ層(20;62、64)と接触した第2のn型アモルファス半導体層を含み、さらに、透明上部電極(56)が含まれていることを特徴とする請求項5に記載のイメージング装置。
  7. 各前記バイポーラ・フォトトランジスタ(68、78)が、n型アモルファス半導体ベース層(78)によって、前記真性コレクタ層(80)から間隔をあけて配置されたp型アモルファス半導体エミッタ層(76)を備える、オープン・ベースPNPバイポーラ・トランジスタであることを特徴とする請求項1に記載のイメージング装置。
  8. 前記積分コンデンサがさらに、前記アモルファス半導体バイポーラ・フォトトランジスタ(10、12;68、70)のコレクタとベースの間の前記寄生キャパシタンスから隔置されているキャパシタ(102)を含むことを特徴とする請求項1に記載のイメージング装置。
JP2007307361A 2001-02-28 2007-11-28 アモルファス半導体によるオープン・ベース・フォトトランジスタ・アレイ Pending JP2008141198A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/795,608 US7038242B2 (en) 2001-02-28 2001-02-28 Amorphous semiconductor open base phototransistor array

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002039731A Division JP2002289825A (ja) 2001-02-28 2002-02-18 アモルファス半導体によるオープン・ベース・フォトトランジスタ・アレイ

Publications (1)

Publication Number Publication Date
JP2008141198A true JP2008141198A (ja) 2008-06-19

Family

ID=25165988

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002039731A Pending JP2002289825A (ja) 2001-02-28 2002-02-18 アモルファス半導体によるオープン・ベース・フォトトランジスタ・アレイ
JP2007307361A Pending JP2008141198A (ja) 2001-02-28 2007-11-28 アモルファス半導体によるオープン・ベース・フォトトランジスタ・アレイ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002039731A Pending JP2002289825A (ja) 2001-02-28 2002-02-18 アモルファス半導体によるオープン・ベース・フォトトランジスタ・アレイ

Country Status (3)

Country Link
US (1) US7038242B2 (ja)
EP (1) EP1237197A3 (ja)
JP (2) JP2002289825A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130060151A (ko) * 2011-11-29 2013-06-07 소시에떼 프랑세즈 뒤 드테끄퇴르 인프라루즈 소프라디르 개선된 조명 범위를 갖는 방사선 검출 디바이스
JP2016040823A (ja) * 2014-08-12 2016-03-24 三星電子株式会社Samsung Electronics Co.,Ltd. イメージセンサー及びこれを含む電子装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW538504B (en) * 2002-06-20 2003-06-21 Twinhan Technology Co Ltd Current amplification of logarithmic mode CMOS image sensor
GB0224689D0 (en) * 2002-10-23 2002-12-04 Simage Oy Formation of contacts on semiconductor substrates
US7768500B2 (en) * 2003-06-16 2010-08-03 Humanscale Corporation Ergonomic pointing device
US7557799B2 (en) 2004-06-17 2009-07-07 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. System for determining pointer position, movement, and angle
KR100628238B1 (ko) * 2004-12-30 2006-09-26 동부일렉트로닉스 주식회사 시모스 이미지 센서 및 그의 제조 방법
US8487231B2 (en) * 2007-03-05 2013-07-16 Arokia Nathan Sensor pixels, arrays and array systems and methods therefor
US8587081B2 (en) * 2010-04-28 2013-11-19 Calvin Yi-Ping Chao Back side illuminated image sensor with back side pixel substrate bias
GB2481227A (en) * 2010-06-16 2011-12-21 Cambridge Display Tech Ltd An organic electroluminescent device comprising a plasticiser
US8753917B2 (en) * 2010-12-14 2014-06-17 International Business Machines Corporation Method of fabricating photoconductor-on-active pixel device
US8809897B2 (en) 2011-08-31 2014-08-19 Micron Technology, Inc. Solid state transducer devices, including devices having integrated electrostatic discharge protection, and associated systems and methods
US9490239B2 (en) * 2011-08-31 2016-11-08 Micron Technology, Inc. Solid state transducers with state detection, and associated systems and methods
JP2015159133A (ja) * 2012-06-14 2015-09-03 シャープ株式会社 受光装置
US10094988B2 (en) 2012-08-31 2018-10-09 Micron Technology, Inc. Method of forming photonics structures
JP6354221B2 (ja) * 2014-03-12 2018-07-11 株式会社リコー 撮像装置及び電子機器
WO2016010292A1 (en) * 2014-07-15 2016-01-21 Vieworks Co., Ltd. Radiation detector
DE102014115464B4 (de) 2014-10-23 2019-10-24 Infineon Technologies Austria Ag Leistungs-halbleitervorrichtung mit temperaturschutz
US9946135B2 (en) 2015-05-29 2018-04-17 Palo Alto Research Center Incorporated High voltage thin film optical switch
US10192892B2 (en) 2015-05-29 2019-01-29 Palo Alto Research Center Incorporated Active matrix backplane formed using thin film optocouplers
US10397529B2 (en) 2017-04-28 2019-08-27 Palo Alto Research Center Incorporated Transparent optical coupler active matrix array
US10388647B1 (en) * 2018-08-20 2019-08-20 Amazing Microelectronic Corp. Transient voltage suppression device
TW202018971A (zh) * 2018-11-02 2020-05-16 美祿科技股份有限公司 光電晶體及光電晶體陣列

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814569A (ja) * 1981-07-17 1983-01-27 Olympus Optical Co Ltd カラ−撮像装置
JPH02210877A (ja) * 1989-02-10 1990-08-22 Seiko Epson Corp 固体撮像装置
JPH05130510A (ja) * 1991-11-05 1993-05-25 Nippon Sheet Glass Co Ltd イメージセンサ
JPH08322826A (ja) * 1995-05-31 1996-12-10 Matsushita Electric Ind Co Ltd X線撮像装置
JPH0964402A (ja) * 1995-08-25 1997-03-07 Toshiba Corp ハイブリッド型赤外線検出器
JPH11274448A (ja) * 1998-01-20 1999-10-08 Sharp Corp 二次元画像検出器およびその製造方法
JP2001036059A (ja) * 1999-07-22 2001-02-09 Minolta Co Ltd 固体撮像装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55140266A (en) * 1979-04-20 1980-11-01 Hitachi Ltd Semiconductor device
US4341954A (en) * 1980-02-06 1982-07-27 Nippon Telegraph & Telephone Public Corp. Photo-electric converting apparatus
JPS6161457A (ja) 1984-09-01 1986-03-29 Canon Inc 光センサおよびその製造方法
US5268309A (en) 1984-09-01 1993-12-07 Canon Kabushiki Kaisha Method for manufacturing a photosensor
FR2623038B1 (fr) * 1987-11-10 1994-05-20 Thomson Csf Matrice d'elements photosensibles associant un phototransistor et une capacite de stockage
US5311047A (en) * 1988-11-16 1994-05-10 National Science Council Amorphous SI/SIC heterojunction color-sensitive phototransistor
US4996573A (en) 1989-10-27 1991-02-26 Xerox Corporation Vertical thin film transistor and optical sensor having leakage current suppression elements
US5324958A (en) 1991-02-19 1994-06-28 Synaptics, Incorporated Integrating imaging systgem having wide dynamic range with sample/hold circuits
JPH04275467A (ja) * 1991-03-04 1992-10-01 Sanyo Electric Co Ltd フォトトランジスタ
JPH0643482A (ja) * 1992-07-24 1994-02-18 Matsushita Electric Ind Co Ltd 空間光変調素子およびその製造方法
US5321294A (en) * 1992-08-31 1994-06-14 Matsushita Electric Industrial Co., Ltd. Shift register having optically bistable elements coupled by an optical waveguide layer
US6058223A (en) * 1996-06-27 2000-05-02 The Johns Hopkins University Video-centroid integrated circuit
AU6388796A (en) * 1995-09-11 1997-04-01 Analog Devices, Inc. Electrostatic discharge protection network and method
AU2990097A (en) * 1996-01-11 1997-08-20 Trustees Of Princeton University, The Organic luminescent coating for light detectors
DE19613820A1 (de) 1996-04-09 1997-10-23 Forschungszentrum Juelich Gmbh Struktur mit einer pin- oder nip-Schichtenfolge
US5734191A (en) * 1996-08-13 1998-03-31 National Semiconductor Corporation Contactless capacitor-coupled bipolar active pixel sensor with integrated electronic shutter
US5885498A (en) * 1996-12-11 1999-03-23 Matsushita Electric Industrial Co., Ltd. Organic light emitting device and method for producing the same
US6018187A (en) 1998-10-19 2000-01-25 Hewlett-Packard Cmpany Elevated pin diode active pixel sensor including a unique interconnection structure
US6455836B1 (en) * 2000-04-25 2002-09-24 Agilent Technologies, Inc. Metallic optical barrier for photo-detector array is also interconnecting electrode

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814569A (ja) * 1981-07-17 1983-01-27 Olympus Optical Co Ltd カラ−撮像装置
JPH02210877A (ja) * 1989-02-10 1990-08-22 Seiko Epson Corp 固体撮像装置
JPH05130510A (ja) * 1991-11-05 1993-05-25 Nippon Sheet Glass Co Ltd イメージセンサ
JPH08322826A (ja) * 1995-05-31 1996-12-10 Matsushita Electric Ind Co Ltd X線撮像装置
JPH0964402A (ja) * 1995-08-25 1997-03-07 Toshiba Corp ハイブリッド型赤外線検出器
JPH11274448A (ja) * 1998-01-20 1999-10-08 Sharp Corp 二次元画像検出器およびその製造方法
JP2001036059A (ja) * 1999-07-22 2001-02-09 Minolta Co Ltd 固体撮像装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130060151A (ko) * 2011-11-29 2013-06-07 소시에떼 프랑세즈 뒤 드테끄퇴르 인프라루즈 소프라디르 개선된 조명 범위를 갖는 방사선 검출 디바이스
JP2013138192A (ja) * 2011-11-29 2013-07-11 Societe Francaise De Detecteurs Infrarouges Sofradir 改善された照射範囲を有する放射線検出装置
KR102098397B1 (ko) 2011-11-29 2020-04-07 린레드 개선된 조명 범위를 갖는 방사선 검출 디바이스
JP2016040823A (ja) * 2014-08-12 2016-03-24 三星電子株式会社Samsung Electronics Co.,Ltd. イメージセンサー及びこれを含む電子装置

Also Published As

Publication number Publication date
US20020117682A1 (en) 2002-08-29
EP1237197A2 (en) 2002-09-04
US7038242B2 (en) 2006-05-02
JP2002289825A (ja) 2002-10-04
EP1237197A3 (en) 2005-06-22

Similar Documents

Publication Publication Date Title
JP2008141198A (ja) アモルファス半導体によるオープン・ベース・フォトトランジスタ・アレイ
US7812420B2 (en) Polydiode structure for photo diode
US6040592A (en) Well to substrate photodiode for use in a CMOS sensor on a salicide process
US10026763B2 (en) Solid-state image pickup device
US7993956B2 (en) Poly diode structure for photo diode
US5705846A (en) CMOS-compatible active pixel image array using vertical pnp cell
US6982183B2 (en) Method and system for manufacturing a pixel image sensor
US8368164B2 (en) Phototransistor having a buried collector
WO2005091966A2 (en) Method and apparatus for improving sensitivity in vertical color cmos image sensors
US6396118B1 (en) Conductive mesh bias connection for an array of elevated active pixel sensors
TWI470777B (zh) 包含具磊晶層之像素單元的影像感測器、具有該影像感測器的系統以及像素單元的形成方法
US6306679B1 (en) Photodiode having transparent insulating film around gate islands above P-N junction
WO1997045875A1 (en) Base capacitor coupled photosensor with emitter tunnel oxide for very wide dynamic range in a contactless imaging array
KR100262873B1 (ko) 집적 전기 셔터를 갖는 캐패시터 결합된 바이폴라 액티브픽셀 센서
JPWO2020196083A1 (ja) 光検出器
KR100291810B1 (ko) 능동화소센서로서사용하는포토트랜지스터및촬상어레이,그리고오버플로우및불루밍효과를감소시키는방법
US6163030A (en) MOS imaging device
US4673985A (en) Semiconductor image sensor
US6998659B2 (en) Large area photodiode
KR100766497B1 (ko) 이미지 센서
US6881986B1 (en) Design and fabrication method for finger n-type doped photodiodes with high sensitivity for CIS products
KR100321769B1 (ko) 음의기판전압을갖는씨모스이미지센서의단위화소
KR100736524B1 (ko) 이미지센서
JPH09289302A (ja) 増幅型固体撮像素子及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080604

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080728

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080728

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110506

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120807