JPH0643482A - 空間光変調素子およびその製造方法 - Google Patents

空間光変調素子およびその製造方法

Info

Publication number
JPH0643482A
JPH0643482A JP19859692A JP19859692A JPH0643482A JP H0643482 A JPH0643482 A JP H0643482A JP 19859692 A JP19859692 A JP 19859692A JP 19859692 A JP19859692 A JP 19859692A JP H0643482 A JPH0643482 A JP H0643482A
Authority
JP
Japan
Prior art keywords
layer
photoconductive layer
spatial light
light modulator
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19859692A
Other languages
English (en)
Inventor
Koji Akiyama
浩二 秋山
Akio Takimoto
昭雄 滝本
Kuni Ogawa
久仁 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19859692A priority Critical patent/JPH0643482A/ja
Priority to US08/096,470 priority patent/US5453860A/en
Priority to DE69326299T priority patent/DE69326299T2/de
Priority to EP93111845A priority patent/EP0584543B1/en
Publication of JPH0643482A publication Critical patent/JPH0643482A/ja
Priority to US08/445,208 priority patent/US5594567A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/135—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/135—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied
    • G02F1/1354—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied having a particular photoconducting structure or material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/135—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied
    • G02F1/1352—Light-reflecting layers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

(57)【要約】 【目的】高感度で、強い光強度で読み出すことができ、
投射型ディスプレイまたは光演算に使用できる空間光変
調素子の提供。 【構成】電界の印加により光の透過量が変化する液晶層
103と、量子効率が１を越える光電流を流し得るシリコ
ンを主成分とする非晶質半導体層105を、対向する２つ
の透明導電性電極102,106で挟み込んだ構造を持つ空間
光変調素子であり、また、その非晶質半導体層105と液
晶層103の界面に島状の複数個の反射鏡が形成され、島
状の反射鏡が形成されていない光導電層の光導電性が、
島状の反射鏡が形成されている光導電層に比べて小さ
い。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、光演算装置、プロジェ
クションディスプレイ、書換え可能ホログラムディスプ
レイ等に用いられる空間光変調素子、およびその製造方
法に関するものである。
【０００２】
【従来の技術】変調部分と光導電層からなる光アドレス
型の空間光変調素子（以下、空間光変調素子といえば、
特別にことわらない限りこの光アドレス型のものさす）
は、光のしきい値処理、波長変換、インコヒーレント／
コヒーレント変換、画像メモリなどの機能を持ち、光情
報処理のキー・デバイスとして位置づけられている。ま
た、光増幅機能も持つことからプロジェクションディス
プレイにも応用できる汎用性に優れた素子である。この
素子の構造は、一般に電界の印加により光の透過率が変
化する変調部分と光導電層を２つの透明導電性電極でサ
ンドイッチしたものである。外部から透明導電性電極間
に電圧を印加した状態で、光導電層に書き込み光を照射
し光導電層の電気抵抗を変化させることによって変調部
分に印加される電圧を変化し、それによって変調部分の
透過率を変調するのがこの素子の動作原理である。この
ような空間光変調素子の中で、最も高感度、高速応答
で、かつ動作電圧が小さく使い易いのが、光導電層とし
て水素化非晶質シリコン（以下、ａ−Ｓｉ：Ｈと略記す
る）薄膜および変調部分として強誘電性液晶（以下、Ｆ
ＬＣと略記する）を組み合わせたタイプのもので、現
在、研究開発が最も活発に行われている。この一例の断
面図を、図７に示す（参考文献：ジー．モデル 他アプ
ライド フィジックス レター ５５巻 １９８９年
５３７頁、 G.Moddelet al., Appl. Phys. Lett. 55, (1
989) p.537）。この素子は、光導電層701がａ−Ｓｉ：
Ｈ膜で構成したＰＩＮダイオードであり、これとＦＬＣ
液晶層702を透明導電性電極703,704を形成したガラス基
板705,706ではさんだ構造をしている。
【０００３】また、空間光変調素子の応用の１つである
プロジェクションディスプレイは、空間光変調素子の機
能の１つである光増幅を活用したもので、弱い光で光導
電層に書き込んだ画像を液晶層に転送し、これを強い光
で読み出し、書き込んだ画像を大画面に拡大するもので
ある。このとき、光導電層と液晶層の間には多層誘電体
からなる反射鏡を形成して強い読み出し光が光導電層に
洩れるのを防ぐ。また、図８に示すように、読み出され
る画像の解像度を上げるために反射鏡801を微小アレイ
状に加工したりするなどの工夫もなされている(USP No.
4,913,531参照)。
【０００４】
【発明が解決しようとする課題】従来例としてあげた空
間光変調素子では、光導電層は絶縁層である液晶層と電
気的に直列に接続された構造をしているため、書き込み
光が照射されて光導電層中を流れる電流は一次光電流と
なる。言い替えれば、光導電層中を流れる光電流は書き
込み光により光導電層に入射するフォトン数で制限され
ることになり、量子効率１を越える電流は流れない。ま
た、液晶層の状態を反転させる電圧を誘起する光導電層
／液晶層界面での単位面積当りの電荷量は、液晶の材料
やセル厚により決まるため、光導電層が液晶の応答速度
より十分速い応答速度で量子効率１の光電流が流せる理
想的な状態にあれば、液晶層をスイッチするために必要
な入射光強度（光感度）は光導電層の特性に依存しな
い。ＰＩＮダイオ−ド構造のａ−Ｓｉ：Ｈはこの理想的
な光導電層であることが知られており（例えば、秋山
他、ジャパニーズ ジャーナル オブ アプライド フ
ィジックス ３０巻 １９９１年 ３８８７頁、 K.Aki
yama et al., Jpn. J. Appl. Phys. 30 (1991) 3887.
参照)、光導電層がこのような状況にあるため、低電圧
駆動で高速応答の新しい液晶材料を開発しない限り、よ
り一層の高感度化はできないという問題があった。空間
光変調素子の高光感度化は、高並列性を特長としている
光演算において最も重要な問題である。なぜなら、並列
性が上がれば上がるほど書き込み光のトータル光量が大
きくなるため、大きな光量の光源が要求されるようにな
るからである。つまり、光源の光量にも限度があるとと
もに、光源で消費される電力も処理コストを増加させて
しまうからである。そこで、空間光変調素子の高光感度
化が要望されていた。
【０００５】従来例で述べたようにプロジェクター用の
空間光変調素子では、図８に示すように微小の反射鏡80
1間の光導電層802を掘り、掘った部分にもアルミニウム
などの反射鏡803を形成しているが、反射鏡801,803間で
短絡し易い問題がある。短絡を防ぐために反射鏡803を
形成せずに光導電層802を掘るだけでは、強い読み出し
光により掘った部分の光導電層802内に多数の光キャリ
ヤが生成し拡散するため、書き込み光が入射していなく
ても周囲の微小反射鏡801を形成した光導電層802の抵抗
を低下してしまい、液晶層をスイッチしてしまう問題を
生ずる。
【０００６】本発明は、以上のような従来の空間光変調
素子の課題を解決するためのものであって、第１の本発
明は、量子効率が１以上の光電流を流し得る光導電層に
よる高光感度の空間光変調素子の提供、第２、第３の本
発明は、読み出し光によるスイッチングの起こりにくい
空間光変調素子ならびにその製造方法の提供を目的とす
るものである。
【０００７】
【課題を解決するための手段】第１の本発明の空間光変
調素子は、光導電層と変調層とを対向する２つの透明導
電性電極ではさみ、その光導電層が量子効率が１を越え
る光電流を流し得るものであることを特徴とするもので
ある。
【０００８】第２の本発明の空間光変調素子は、光導電
層と液晶層とを対向する２つの透明導電性電極ではさ
み、その光導電層と液晶層の界面に島状の複数個の反射
鏡を形成し、島状の反射鏡が形成されていない光導電層
の光導電性が、島状の反射鏡を形成した光導電層に比べ
て小さいことを特徴とするものである。
【０００９】第３の本発明の空間光変調素子は、光導電
層と液晶層とを対向する２つの透明導電性電極ではさ
み、その光導電層と液晶層の界面に島状の複数個の反射
鏡を形成し、島状の反射鏡が形成されていない光導電層
においてある特定の元素が膜厚方向に不均一に分布して
いることを特徴とするものである。
【００１０】第４の本発明の空間光変調素子の製造方法
は、光導電層および島状反射鏡を形成した後、島状反射
鏡側より光導電層に光を照射し、それから液晶層を形成
して、第２の本発明の空間光変調素子を作製することを
特徴とするものである。
【００１１】第５の本発明の空間光変調素子の製造方法
は、特定の元素を光導電層にイオン注入し、それから液
晶層を形成し、第３の本発明の空間光変調素子を作製す
ることを特徴とするものである。
【００１２】
【作用】一般に電気抵抗の大きい誘電体または強誘電体
材料で構成される変調部分と光導電材料を２つの透明導
電性電極でサンドイッチした空間光変調素子では、光導
電層に対して変調部分はキャリヤ注入阻止（ブロッキン
グ）層として働く。そのため、書き込み光照射により光
導電層中に誘起される光電流は１次光電流であり、量子
効率１を越える光電流が流れることはない。従って、空
間光変調素子の光感度を高めるためには、電子雪崩によ
るキャリヤの増倍を行い、実効的に量子効率を１以上に
してやることにより実現できる。
【００１３】光導電層と光変調層の間に島状の反射鏡を
有する反射モードで動作する空間光変調素子に比較的強
い光で読み出す場合、島状の反射鏡の間隙から読み出し
光が光導電層に入射し誤動作するのを防ぐ必要がある。
そのためには、読み出し光が間隙から入射しないように
する工夫も必要であるが、それにもまして有効であるの
が間隙部分の光導電層に読み出し光が入射しても光電流
が流れにくいようにすることである。そのような状況に
するには間隙部分の光導電層にキャリヤの移動を妨げる
ような欠陥を誘起するか、不純物を導入すればよい。欠
陥を誘起する場合、光導電層に非晶質シリコン系の材料
を用いているならば、強い光を照射してやればダングリ
ングボンドと呼ばれる不対電子が生じ、容易に光導電性
は劣化する。また、イオンを電界により加速して間隙部
分から光導電層中に注入してやれば、不純物を簡単に導
入できると共に、イオンによる衝撃により原子間の結合
が切れて不対電子も同時に発生させることができる。
【００１４】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
【００１５】図１に第１の本発明の一実施例としての空
間光変調素子の断面図を示す。素子の構成は、透明絶縁
性基板101（例えばガラス板）上に透明導電性電極（例
えば、ＩＴＯ、ＺｎＯまたはＳｎＯ2などの導電性酸化
物）102を形成しており、その上に光変調層103、反射鏡
104、光導電層105、透明導電性電極106を順次積層した
ものである。
【００１６】光変調層103には、ＫＤ2ＰＯ4，Ｂｉ12Ｓ
ｉＯ20，ＰＬＺＴ，ＬｉＮｂＯ3，ＬｉＴｉＯ3，Ｂｉ4
Ｔｉ3Ｏ12等の電気光学結晶の薄膜あるいは薄板が使用
される。薄膜の場合は、スパッタ法または化学的気相成
長（ＣＶＤ）法などにより形成される。薄板の場合は結
晶の固まりをスライスし、研磨して得られるものを使用
する。従って、薄板に場合は補強材として使用している
透明絶縁性基板101を用いずに、そのまま透明導電性電
極102を形成して使用してもよい。
【００１７】外部から透明導電性電極102,106間に電圧
を印加した状態で光導電層105に書き込み光107が照射さ
れると、光導電層105の変化に応じて光が照射されてい
る部分の光変調層103にかかる電圧が大きくなり、屈折
率が変化する。この屈折率の変化は偏光子108と検光子1
09を組み合わせた光学系を用いて、書き込み光107とは
反対の方向から読み出し光110を入射することにより、
反射鏡104からの反射光として観測することができる。
【００１８】反射鏡104は、ＴａＯ2のように誘電率の大
きな薄膜とＭｇＦのように誘電率の小さな薄膜を交互に
多層に積層した誘電体ミラーで構成しても良いし、反射
率の大きなＡｌ，Ａｇ，Ｍｏ，Ｎｉ，Ｃｒ，Ｍｇなどの
金属薄膜を用いてもよい。但し、金属薄膜を用いる場合
には図２に示すように島状にする必要がある。
【００１９】光導電層105は、書き込み光107が入射する
側の透明導電性電極106側よりｐｉｎダイオ−ド構造を
形成してあり、整流性を持つ。この整流性は光導電層10
5の暗抵抗を高め、光変調層103にかかる電圧の大きな変
調を可能にしている。また、光導電層105は、透明導電
性電極間102,106間に外部から電圧が印加された状態で
書き込み光107が入射したときに、電子雪崩増倍により
光導電層105内部に量子効率が１以上の一次光電流が流
れる機能を有するものである。雪崩増倍を起こすには、
単純にｐｉｎ接合に逆バイアスの強電界を印加しキャリ
ヤを加速すればよいことであるが、この場合キャリヤの
イオン化率は接合を構成する材料により決ってしまう。
イオン化率を制御する方法が超格子を用いた方法で、具
体的な光導電層105の構造を図３に示す。ｐ層111とｎ層
112の間に超格子構造をもつｉ層113がサンドイッチされ
ている。超格子構造は禁止体幅の大きい障壁層Ａi（ｉ
＝１，２，…，ｎ）と禁止体幅の小さい井戸層Ｂi（ｉ
＝０，１，…，ｎ）を交互に積層して形成されるもので
ある。つまり、この図では障壁層Ａi／井戸層Ｂiがｎ周
期および井戸層Ｂ0からなる。超格子によるキャリヤ増
倍効果は参考文献（アール．チン他、エレクトロニクス
レターズ １６巻、１２号 １９８０年 ４６７頁，
R.Chin et al. Electron. Lett. 16(12) (1980) 467.)
に詳しいが、図４の光導電層105のバンドモデル図を用
いて簡単に説明する。井戸層Ｂiで光吸収により発生し
た電子・正孔対は電界により分離され、電子はバルク中
へ、正孔はｐ層へ移動する。ここで、図中のように障壁
層Ａiと井戸層Ｂiとには、伝導帯側でΔＥc、価電子帯
側でΔＥvの不連続があるものとする（但し、ΔＥc＞Δ
Ｅv）。障壁層Ａiから井戸層Ｂiへ電子が移る際、ΔＥc
だけの運動エネルギを得る。このようにして大きな運動
エネルギーを与えられ、十分加速された電子は他の電子
と衝突してこれを伝導帯へ励起する（イオン化）。これ
により新たな電子・正孔対が生じるために光電流は増幅
される。新たに生じた電子・正孔対は同様に加速され
て、再びイオン化を起こすのでキャリヤ数は雪崩的に増
倍する（雪崩増倍）。従って、光導電層105中を流れる
光電流は量子効率が１を大きく上回ったものになる。
光導電層105 を構成する具体的な材料としては、比較的
低温（４００℃以下）で広い面積に成膜できるものが好
ましい。例えば、水素を含んだ非晶質のＳｉ，Ｇｅ，Ｓ
ｉ1-xＣx，Ｓｉ1-xＧｅx，Ｇｅ1-xＣx，Ｓｉ1-xＮx（以
下、ａ−Ｓｉ：Ｈ，ａ−Ｇｅ：Ｈ，ａ−Ｓｉ1-xＣx：
Ｈ，ａ−Ｓｉ1-xＧｅx：Ｈ，ａ−Ｇｅ1-xＣx：Ｈ，ａ−
Ｓｉ1-xＮx：Ｈのように略す）が挙げられる。特に、こ
れらの材料は電子の移動度が正孔に比べて大きいこと、
イオン化エネルギに余り差がない（つまりΔＥvが小さ
い、０.１ｅＶ以下）ことから、禁止帯幅の大きく異な
る材料を組合わせて超格子を構成すると、禁止帯幅の差
がΔＥcに表れ、電子のイオン化率を選択的に大きくで
きる。また、これらの材料は電子の移動度が正孔に比べ
て大きいことなどから、高速化が行えるとともに増倍雑
音の低い雪崩増倍が可能になる特長がある。具体的な組
合せとしては、ａ−Ｓｉ：Ｈ（Ａ層）とａ−Ｇｅ：Ｈ
（Ｂ層）、ａ−Ｓｉ1-xＣx：Ｈ（Ａ層）とａ−Ｓｉ：Ｈ
（Ｂ層）、ａ−Ｓｉ1-xＣx：Ｈ（Ａ層）とａ−Ｓｉ1-x
Ｇｅx：Ｈ（Ｂ層）、ａ−Ｓｉ1-xＣx：Ｈ（Ａ層）とａ
−Ｇｅx：Ｈ（Ｂ層）、ａ−Ｓｉ：Ｈ（Ａ層）とａ−Ｓ
ｉ1-xＧｅx：Ｈ（Ｂ層）、ａ−Ｓｉ1-xＣx：Ｈ（Ａ層）
とａ−Ｇｅ1-xＣx：Ｈ（Ｂ層）、ａ−Ｇｅ1-xＣx：Ｈ
（Ａ層）とａ−Ｓｉ：Ｈ（Ｂ層）、ａ−Ｇｅ1-xＣx：Ｈ
（Ａ層）とａ−Ｇｅ：Ｈ（Ｂ層）、ａ−Ｓｉ1-xＮx：Ｈ
（Ａ層）とａ−Ｓｉ：Ｈ（Ｂ層）、ａ−Ｓｉ1-xＮx：Ｈ
（Ａ層）とａ−Ｓｉ1-xＧｅx：Ｈ（Ｂ層）、ａ−Ｓｉ
1-xＮx：Ｈ（Ａ層）とａ−Ｇｅx：Ｈ（Ｂ層）などが挙
げられる。また、ｐ層111およびｎ層112を形成するため
不純物として、ｐ型不純物としてはＢ，Ａｌ，Ｇａなど
の元素、ｎ型不純物としてはＮ，Ｐ，Ａｓ，Ｓｂ，Ｓｅ
などの元素を添加するのが望ましい。
【００２０】超格子を使った別の光導電層105の構造を
図５に示す。図３の光導電層では超格子部分で光キャリ
ヤ発生および雪崩増幅を行っていたものを、超格子構造
に光吸収によるキャリヤ発生層として機能するｐ層114
／単層ｉ層115を積層して機能分離したものである。こ
れによってさらに増倍係数を大きくできる特長がある。
【００２１】図６に第１の本発明における空間光変調素
子において、その光変調層に液晶を用いた場合の一実施
例の断面図を示す。これは、透明導電性電極201（例え
ば、ＩＴＯ，ＳｎＯ2，ＺｎＯなどの導電性酸化物）を
コートした透明絶縁性基板202（例えばガラス基板）上
に光導電層203および誘電体ミラーからなる反射鏡204を
形成した後、これと透明導電性電極205を形成した透明
絶縁性基板206で液晶層207をサンドイッチした構造であ
る。また、液晶層207の両側にはＳｉＯ斜法蒸着膜また
はラビング処理を施した高分子薄膜からなる配向膜208
を配置している。この素子の動作は、図１に示した空間
光変調素子と同様で、書き込み光209の照射により液晶
層207にかかる電圧が変化し、その結果液晶分子の配向
が変化する。この配向状態の変化は、偏光子210を通し
た読み出し光211を素子に入射してその反射光を検光子2
12を通すことにより観測できる。
【００２２】液晶層207に用いる材料としては、ネマテ
ィック液晶、強誘電性液晶、ポリマー中に液晶を分散さ
せた分散型液晶が挙げられる。強誘電性液晶用いた場
合、液晶層の厚みを小さくできることから電気インピー
ダンスを小さくでき、光導電層203の膜厚を薄く設定で
きるとともに、高速応答が可能で、メモリ機能ももつこ
とから有用である。また、強誘電性液晶の透過特性は電
圧に対し急峻な閾値特性を有するため、入力光に対する
閾値処理を行う上では最適な材料である。一方、分散型
液晶を用いた場合は偏光板および配向膜が不用になり、
素子および光学系が簡単になるという利点がある。
【００２３】反射鏡204を島状にした場合の一例を図７
に示す。このとき使用される反射鏡204は誘電体ミラー
だけでなく、上述の金属薄膜が使用される。素子の高解
像度化を図るため島状の反射鏡204間の距離が１０μｍ
以下となるような場合、超格子構造を有する光導電層20
3は、超格子構造部分でのキャリヤの横方向への拡散を
防止するために図３の場合は図８のように、図５の場合
は図９のように島状反射鏡204間の超格子構造の部分を
エッチングする必要がある。こうすれば、島状反射鏡20
4間でのキャリヤの拡散は抑制され、素子の高解像度化
が可能になる。
【００２４】図１、２および図６、７の空間光変調素子
は反射型で動作するが、反射鏡104、204を取り去ってし
まう、あるいは島状の反射鏡をＩＴＯ，ＳｎＯ2，Ｚｎ
Ｏなどの透明導電性電極に置き換え、偏光子と検光子を
両側に配置し、読み出し光を書き込み光と同一方向から
入射するように変更すれば透過型でも動作する。
【００２５】図１０に、第２の本発明の一実施例におけ
る空間光変調素子の断面図を示す。透明導電性電極301
を形成した透明絶縁性基板302上に上述のようなＳｉを
主成分とする非晶質半導体からなる光導電層303および
島状反射鏡304を積層し、これと透明導電性電極305を形
成した透明絶縁性基板306で液晶層307をサンドイッチし
た構造である。また、液晶層307の両側には配向膜308を
配置している。これらの各部分を構成する材料は上述の
ものが使用されるが、光導電層303は整流性を必ずしも
与えなくてもよい。この素子の動作は、図６に示した空
間光変調素子と同様で、書き込み光309の照射により液
晶層307にかかる電圧が変化し、その結果液晶分子の配
向が変化する。この配向状態の変化は、偏光子310を通
した読み出し光311を素子に入射してその反射光を検光
子312を通すことにより観測できる。また、図中で光導
電層303中に斜線でハンチングを施した部分は、島状反
射鏡304の間隙部分で光導電性が反射鏡を有する部分に
比べて劣るように加工している。
【００２６】光導電層303にｐｉｎダイオード構造を導
入している場合は、図１１に示すように解像度を低下す
る要因となりうる島状反射鏡304間のｎ層を除去するの
が望ましい。反射鏡304間隙部分の光導電層303（図１
０、図１１中で斜線のハンチングを施した部分）の光導
電性を低下させる方法としては、反射鏡304を形成した
後、図のように可視の強い光を一定の時間（例えばＡＭ
１ １００ｍＷ／ｃｍ2、１時間以上、即ち３６０Ｊ／
ｃｍ2以上）照射し、非晶質シリコン系半導体に特有な
光劣化をおこさせることにより光導電性を１桁以上低下
させることができる。こうしておいてさらにこの間隙部
分上に光吸収層313（例えば、黒色顔料を配合したポリ
マーを塗布）を形成し、素子を作製することにより、強
度の大きい読み出し光311を用いても読み出し光による
液晶層307のスイッチングを防ぐことができる。
【００２７】図１２に第３の本発明の一実施例における
空間光変調素子の断面図を示す。構造は図１０に示した
空間光変調素子と同じで、透明導電性電極401,402を形
成した２枚の透明絶縁性基板403,404上に上述のような
Ｓｉを主成分とする非晶質半導体からなる光導電層405
および島状反射鏡406および両側に配向膜407を配置した
液晶層408をサンドイッチした構造である。これらの各
部分を構成する材料は上述のものが使用されるが、光導
電層405は整流性を必ずしも与えなくてもよい。この素
子の動作も、図６に示した空間光変調素子と同様で、書
き込み光409の照射により液晶層408にかかる電圧が変化
し、その結果液晶分子の配向が変化する。この配向状態
の変化は、偏光子410を通した読み出し光411を素子に入
射してその反射光を検光子412を通すことにより観測で
きる。また、図中で光導電層405中に斜線でハンチング
を施した部分は、島状反射鏡406の間隙部分で光導電層4
05中に特定の不純物を注入により添加した領域である。
【００２８】光導電層405に ｐｉｎダイオード構造を導
入している場合は、図１３に示すように解像度を低下す
る要因となりうる島状反射鏡406間の ｎ層を除去するの
が望ましい。反射鏡406間隙部分の光導電層405（図１
２、図１３中で斜線のハンチングを施した部分）に不純
物を注入する方法としては、反射鏡406を,フォトリソグ
ラフィにより島状にパターンニングした後（図１３では
ｎ層および一部のｉ層を除去した後）,図のようにレジ
スト413を残したまま電界により不純物イオンを加速し
打ち込む。その後レジスト413を除去し、さらに,この間
隙部分上に光吸収層414（例えば、黒色顔料を配合した
ポリマーを塗布）を形成し、素子を作製することにより、
読み出し光411に強度の大きい光を用いても読み出し光
による液晶層407のスイッチングを防ぐことができる。
注入される不純物として、ヘリウム、ネオン、アルゴ
ン、キセノンなどの希ガス、弗素、塩素などのハロゲン
ガス、水素、炭素、窒素、酸素等が挙げられる。これら
のうち希ガスは、注入の際膜を構成する原子間の結合を
きるが、膜中では結合しないので不対電子密度を増やす
働きがある。そのため注入された領域の光導電性を大き
く低下することができる。また、ハロゲンまたは水素を
注入した場合、これらは１価の原子であるのでＳｉ−Ｓ
ｉ結合を切断し、例えば水素の場合Ｓｉ−Ｈ結合と−Ｓ
ｉ（＝１個の不対電子）というように不対電子密度が増
加する。炭素、窒素、酸素は非晶質シリコン中では光導
電性を低下させる不純物である。以上のように、上記の
不純物を反射鏡406間の光導電層405中に添加することに
よりこの部分での光導電性を低下し、光導電層405を不
活性にすることができるため、読み出し光411の入射に
よる液晶層408のスイッチを防ぐことができる。 またハ
ロゲン、水素、炭素、窒素、酸素は非晶質シリコン中に
多く含まれると膜の暗抵抗を増加するため、 反射鏡406
間の電荷のリークを抑制することができ、より解像度を
向上できる効果がある。これらの不純物のほかに、 図
１３のように光導電層405がｐｉｎ構造をもつ場合、ほ
う素を添加し、反射鏡406の間隙部分で ｐｉｐ構造を作
ると、これによって生じる内部電界の影響により電子が
液晶層408側に移動しにくくなる。 従って見かけ上光導
電性を低下した効果を引き出すことができる。この効果
は、ほう素の添加量を透明導電性電極401側の ｐ層より
も増加し、注入後１５０から３００℃でアニールするこ
とにより、より大きくできる。また、この場合、ｐ層は
一般にｎ層、ｉ層に比べて抵抗が高いので、 反射鏡406
間での電荷のリークを減少でき、解像度をさらに向上で
きる。
【００２９】以下に更に具体的な実施例について説明す
る。
【００３０】（実施例１）図７の断面図に示すように、
ガラス基板202上に0.05〜0.2μｍ厚のＩＴＯをスパッタ
法により成膜し、 透明導電性電極201を形成した。次
に、プラズマＣＶＤ法により0.01〜0.1μｍのｐ型ａ−
Ｓｉ：Ｈ層、50-500Åのａ−Ｓｉ：Ｈ 井戸層／50-500
Åのａ−Ｓｉ1-xＣx：Ｈ（0.2≦ｘ≦0.35） 障壁層を１
０ないし５０周期積層したｉ層、0.05〜0.5μｍのｎ型
ａ−Ｓｉ：Ｈ層を積層して光導電層203を作製した。続
いて、0.05〜0.5μｍ厚のＡｌ金属反射鏡204を形成し、
レジストを塗布し、フォトリソグラフィの技術により反
射鏡 204のパターニングならびに光導電層203のｎ層，
ｉ層をエッチングにより除去した。続いて ラビング処
理を施したポリイミド配向膜208を積層し、 図８の構成
をもつ基板を作製した。これとＩＴＯの透明導電性電極
パターン205およびポリイミド配向膜208を積層したガラ
ス基板206との間に0.5〜2μｍ厚の強誘電性液晶層207を
サンドイッチして空間光変調素子（１）を作製した。
【００３１】また、これとは別に光導電層203のｉ層を
同じ膜厚のアンドープ ａ−Ｓｉ：Ｈで構成したした素
子（２）も作製した。これらの素子に、図１６に示すよ
うな交流電圧波形（Ｖp＝１０〜５０Ｖ、Ｔp：Ｔ＝１：
１０、Ｔ＝３３３μｓ）を２つの透明導電性電極 201,2
05間に印加し、入力光 209に緑色 ＬＥＤ光（ 中心波長
565nm）、 読みだし光211にＨｅ−Ｎｅレーザ(633nm)を
用いて動作を調べた。但し、これらの光は１個の反射鏡
204に集光して、テストを行なった。ここで簡単に素子
の動作について、図５を用いて説明する。但し、印加電
圧は、透明導電性電極205が＋になるように設定した。
入力光209は 光導電層203が逆バイアスされる＋のパル
ス印加時に照射され、 これによって液晶層207にかかる
電圧が増加して液晶はＯＦＦ状態からＯＮ状態へスイッ
チし、 読みだし光211による出力光が出力される。その
後、光導電層 203が順バイアスされる−のパルスが印加
されると液晶層207には光照射いかんにかかわらず、 液
晶はＯＦＦ状態にスイッチされる。
【００３２】上記のような動作条件で、素子（１）の光
感度は１．５〜３μＷ、立ち上がり時間は３０μｓであ
るのに対し、素子（２）の方は光感度１５μＷ、立ち上
がり時間３０μｓであった。
【００３３】また、素子（１）の光導電層203の光電流
を測定したところ、量子効率が３ないし１０であること
がわかった。また、ｈν−（αｈν）1/2プロットによ
り求めた光学ギャップは、井戸層のａ−Ｓｉ：Ｈで１．
７５〜１．８ｅＶ、障壁層のａ−Ｓｉ1-xＣx：Ｈ膜で
２．０〜２．３ｅＶであった。
【００３４】（実施例２）図６の断面図に示すように、
ガラス基板202上に0.05〜0.2μｍ厚のＩＴＯをスパッタ
法により成膜し、透明導電性電極 201を形成した。次
に、プラズマＣＶＤ法により0.01〜0.1μｍのｐ型ａ−
Ｓｉ：Ｈ層、 0.2〜1μｍのｉ型ａ−Ｓｉ：Ｈ層、0.01
〜0.1μｍの ｐ型ａ−Ｓｉ：Ｈ層、 50-500Åの ａ−Ｓ
ｉ1-xＧｅx：Ｈ（0.1≦ｘ≦0.7）井戸層／50-500Åのａ
−Ｓｉ1-xＣx：Ｈ（0.05≦ｘ≦0.25）障壁層を１０ない
し５０周期積層したｉ層、0.05〜0.5μｍのｎ型 ａ−Ｓ
ｉ：Ｈ層を積層して光導電層203を作製した。続いて、
0.05〜0.5μｍ厚のＡｌ金属反射鏡204を形成し、レジス
トを塗布し、フォトリソグラフィの技術により反射鏡20
4のパターニングならびに光導電層203のｎ層および超格
子ｉ層を エッチングにより除去した。続いて、ラビン
グ処理を施したポリイミド配向膜 208を積層し、図９の
構成をもつ基板を作製した。これとＩＴＯの透明導電性
電極パターン 205およびポリイミド配向膜208を積層し
たガラス基板206との間に0.5〜2μｍ厚の強誘電性液晶
層207をサンドイッチして空間光変調素子（３）を作製
した。
【００３５】また、これとは別に光導電層203の超格子
ｉ層を同じ膜厚のアンドープ ａ−Ｓｉ：Ｈで構成したした素子（４）も作製した。こ
れらの素子に、図１６に示すような交流電圧波形（Ｖp
＝１０〜５０Ｖ、Ｔp：Ｔ＝１：１０、Ｔ＝３３３μ
ｓ）を２つの透明導電性電極201,205間に印加し、入力
光209に緑色ＬＥＤ光（中心波長565nm）、読みだし光21
1に Ｈｅ−Ｎｅレーザ(633nm)を用いて動作を調べた。
但し、これらの光は１個の反射鏡204に集光して、テス
トを行なった。
【００３６】上記のような動作条件で、素子（３）の光
感度は０．３〜１．５μＷ、立ち上がり時間は３０μｓ
であるのに対し、素子（４）の方は光感度１５μＷ、立
ち上がり時間３０μｓであった。
【００３７】また、素子（３）の光導電層203の光電流
を測定したところ、量子効率が１０ないし５０であるこ
とがわかった。
【００３８】（実施例３）図１０の断面図に示すよう
に、ガラス基板302上に0.05〜0.2μｍ厚のＩＴＯをスパ
ッタ法により成膜し、 透明導電性電極301を形成した。
次に、プラズマＣＶＤ法によりｐ（0.01〜0.3μｍ）／
ｉ（0.1〜1.2μｍ）／ｎ（0.05〜0.3μｍ）ダイオ−ド
構造のａ−Ｓｉ1-xＣx：Ｈ(0.15≦x≦0.25)膜を積層し
て光導電層303を作製した。続いて、ＭｇＦ薄膜および
ＴａＯ2薄膜を,交互に多数積層した多層誘電体鏡を形成
しパターニングして島状反射鏡304(20〜50μｍ角、23〜
55μｍピッチ、1000x2000アレイ)を形成した。続いて、
反射鏡304間の ｎ層およびｉ層の一部を除去した後、図
１１に示すように ＡＭ−１ ０．１Ｗ／ｃｍ2の光を１
時間以上（露光量として３６０ Ｊ／ｃｍ2）島状反射鏡
304側より照射して反射鏡304間の光導電層303に光劣化
を生じせしめた。 その後、黒色顔料を含むポリマーを
塗布して光吸収層313を形成し、ラビング処理を施した
ポリイミド配向膜308を積層した。これとＩＴＯの透明
導電性電極パターン305およびポリイミド配向膜308を積
層したガラス基板306との間に0.5〜2μｍ厚の強誘電性
液晶層307をサンドイッチして空間光変調素子（５）を
作製した。また、これとは別に、ＡＭ−１光の露光量が
３６Ｊ／ｃｍ2以下である、まったく同じ構造の空間光
変調素子（６）も同時に作製した。
【００３９】これらの空間光変調素子601（５）および
（６）と、書き込み光源602としてＣＲＴ（陰極線
管）、投射用光源603として反射鏡付きハロゲンラン
プ、投射用レンズ系604、偏光ビームスプリッター605、
スクリーン606を用いて図１７に示すような投射型ディ
スプレイ装置を作製した。この時、これらの素子には図
１６に示す交流電圧波形（Ｖp＝１０〜３０Ｖ、Ｔp：Ｔ
＝１：１０、Ｔ＝３３３μｓ）を２つの透明導電性電極
301,305間に印加した。この装置において、ＣＲＴ602上
に映し出された映像が、高解像度でスクリーン606上に
拡大投影されることを確認した。但し、空間光変調素子
（５）の方が（６）に比べて１０倍以上の光強度で映像
を投射できることが確認できた。
【００４０】また、空間光変調素子（５），（６）に用
いた光導電層303に誘電体ミラーの代わりにＡｌ電極を
設け、光導電層303の電流−電圧特性を評価したとこ
ろ、２ｘ１０5Ｖ／ｃｍの電界強度以上の逆バイアス印
加時に４００〜６００ｎｍの入射光に対し、量子効率が
５ないし１００の光電流が流れることが観測された。
【００４１】一方、空間光変調素子（５）に使用した光
導電層 303を２枚のシリコンウェハ上に形成し、１枚は
ＡＭ−１ １Ｗ／ｃｍ2の光を１時間以上照射し、 もう
１枚はそのままの状態で電子スピン共鳴（ＥＳＲ）によ
り不対電子密度を測定したところ、光照射した方は、５
〜１０ｘ１０17（ｃｍ-3）、していない方は、８ｘ１０
16（ｃｍ-3）以下であった。
【００４２】（実施例４）図４（ａ）の断面図に示すよ
うに、ガラス基板403上に0.05〜0.2μｍ厚のＩＴＯをス
パッタ法により成膜し、 透明導電性電極401を形成し
た。次にプラズマＣＶＤ法によりｐ（0.01〜0.1μｍ）
／ｉ（0.5〜1.6μｍ）／ｎ（0.05〜0.5μｍ）ダイオ−
ド構造のａ−Ｓｉ：Ｈ膜を積層して光導電層405を作製
した。続いて0.05〜0.5μｍ厚のＡｌ薄膜を形成し、図
１３に示すように、レジスト413を塗布し、Ａｌ薄膜を
パターニングし、島状Ａｌ反射鏡406(20〜50μｍ角、23
〜55μｍピッチ、1000x2000アレイ)を形成した。続い
て、ｎ層およびｉ層の一部をエッチングし、水素希釈し
た Ｂ2Ｈ6のグロー放電中に透明導電性電極401に負バイ
アスを印加してホウ素をイオン注入した。その後、 レ
ジスト413を除去した後、２５０℃に加熱してアニール
を行なった。続いて、黒色顔料を含むポリマーを塗布し
て光吸収層414を形成し、ラビング処理を施したポリイ
ミド配向膜407を積層した。これとＩＴＯ透明導電性電
極パターン402およびポリイミド配向膜407を積層したガ
ラス基板404との間に0.5〜2μｍ厚の強誘電性液晶層408
をサンドイッチして空間光変調素子（７）を作製した。
また、これとは別にホウ素のイオン注入を行わなかった
まったく同じ構造の空間光変調素子（８）もあわせて作
製した。
【００４３】これらの素子に図１６に示す交流電圧波形
（Ｖp＝３〜１０Ｖ、Ｔp：Ｔ＝１：１０、Ｔ＝３３３μ
ｓ）を２つの透明導電性電極401,402間に印加し、 図６
に示すような投射型ディスプレイ装置に配置した。この
装置において、 ＣＲＴ602上に映し出された映像が、高
解像度でスクリーン 606上に拡大投影されることを確認
した。但し、空間光変調素子（７）の方が（８）に比べ
て２０倍以上の光強度で映像を投射できることが確認で
きた。
【００４４】（実施例５）実施例４で作製した空間光変
調素子（７），（８）において、イオン注入した後（但
し、素子（８）の場合は、ｎ層およびｉ層の一部を除去
した後）、図１４に示すように光吸収層414と光導電層4
05の間に、Ｃｒ，ＡｌまたはＭｏからなる光反射層415
を形成した空間光変調素子（９）,（１０）をそれぞれ
作製した。但し、この場合は、ホウ素の代わりに、Ｓｉ
Ｆ4，ＳｉＨ2Ｆ2またはＣＦ4ガスのプラズマを用いて弗
素をイオン注入した(透明導電性電極401に正バイアスを
印加)。 これらの素子に図１６に示す交流電圧波形
（Ｖp＝３〜１０Ｖ、Ｔp：Ｔ＝１：１０、Ｔ＝３３３μ
ｓ）を２つの透明導電性電極 401,402間に印加し、図６
に示すような投射型ディスプレイ装置に配置した。この
装置において、 ＣＲＴ602上に映し出された映像が、高
解像度でスクリーン 606上に拡大投影されることを確認
した。また、これらの素子は実施例４の素子に比べて、
さらに１０倍以上の強度をもつ投射用光源603を用いて
画像をスクリーン606上に映し出せることを確認した。
但し、空間光変調素子（９）は、（１０）に比べてさら
に１０倍以上の光強度で映像を投射できることが確認で
きた。
【００４５】（実施例６）実施例５で作製した空間光変
調素子（９）において、光導電層405の部分を実施例２
で使用した光導電層203に置き換えて（この様子を図１
５に示す）空間光変調素子（１１）を作製した。イオン
打ち込み領域416には、実施例５と同様に弗素を添加し
た。
【００４６】空間光変調素子（１１）に図１６に示す交
流電圧波形（ Ｖp＝１０〜５０Ｖ、Ｔp：Ｔ＝１：１
０、Ｔ＝３３３μｓ）を、２つの透明導電性電極401,40
2間に印加し、図６に示すような投射型ディスプレイ装
置に配置した。この装置においてＣＲＴ602上に映し出
された映像が、高解像度でスクリーン606上に拡大投影
されることを確認した。またこの時、実施例５の素子
（９）に比べて１／１０以下の強度の書き込み光量で、
画像をスクリーン606上に映し出せることを確認した。
【００４７】作製したこれらの素子（１），（３），
（５），（７），（９）および（１１）は、動的ホログ
ラムを表示するための空間光変調素子としても機能す
る。
【００４８】なお、本発明の変調層は上記実施例のあげ
られたものに限らず、光導電層も上記実施例にあげられ
たものに限らず、透明導電性電極も上記実施例にあげら
れたものに限られないことはいうまでもない。
【００４９】
【発明の効果】以上述べたところから明らかなように、
本発明によれば、高感度で、高速動作可能な、強い光強
度で投射できる空間光変調素子を実現することが出来
る。
【図面の簡単な説明】
【図１】本発明の一実施例における空間光変調素子の断
面図である。
【図２】本発明の一実施例における空間光変調素子の断
面図である。
【図３】本発明の一実施例における空間光変調素子に使
用した光導電層の断面図である。
【図４】本発明の一実施例における空間光変調素子に使
用した光導電層のバンドモデルである。
【図５】本発明の一実施例における空間光変調素子に使
用した光導電層の断面図である。
【図６】本発明の一実施例における空間光変調素子の断
面図である。
【図７】本発明の一実施例における空間光変調素子の断
面図である。
【図８】本発明の一実施例における空間光変調素子に使
用した光導電層の断面図である。
【図９】本発明の一実施例における空間光変調素子に使
用した光導電層の断面図である。
【図１０】本発明の一実施例における空間光変調素子の
断面図である。
【図１１】本発明の一実施例における空間光変調素子に
使用した光導電層の断面図である。
【図１２】本発明の一実施例における空間光変調素子の
断面図である。
【図１３】本発明の一実施例における空間光変調素子に
使用した光導電層の断面図である。
【図１４】本発明の一実施例における空間光変調素子に
使用した光導電層の断面図である。
【図１５】本発明の一実施例における空間光変調素子に
使用した光導電層の断面図である。
【図１６】本発明における空間光変調素子の一実施例で
使用した印加電圧、入力光、出力光のタイミングの一例
である。
【図１７】本発明における空間光変調素子の一実施例で
使用した投射型表示装置の構成図である。
【図１８】従来例の空間光変調素子の断面図である。
【図１９】従来例の空間光変調素子で使用されている光
導電層の断面図である。
【符号の説明】 101 透明絶縁性基板 302,306
透明絶縁性基板 102,106 透明導電性電極 303
光導電層 103 変調層 304
島状反射鏡 104 反射鏡 307
液晶層 105 光導電層 308
配向膜 111,114 ｐ層 313
光吸収層 112 ｎ層 401,405
透明導電性電極 113 超格子真性層スペーサ 403,404
透明絶縁性基板 114 端層ｉ層 405
光導電層 201,205 透明導電性電極 406
島状反射鏡 202,206 透明絶縁性基板 407
配向膜 103 光導電層 408
液晶層 204 反射鏡 413
レジスト 207 液晶層 414
光吸収層 208 配向膜 415
光反射膜 301,305 透明導電性電極 416
イオン打込み領域

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】電界の印加により光の透過量が変化する変
    調層と、量子効率が１を越える光電流を流し得る、光導
    電性を有する光導電層と、それらの層を挟むように対向
    配置された２つの透明導電性電極とを備えたことを特徴
    とする空間光変調素子。
  2. 【請求項２】光導電層が、少なくとも超格子構造を有す
    ることを特徴とする請求項１記載の空間光変調素子。
  3. 【請求項３】変調層が液晶からなることを特徴とする請
    求項１記載の空間光変調素子。
  4. 【請求項４】光導電層と前記変調層との界面に島状の複
    数個の反射鏡が形成され、その島状反射鏡間の光導電層
    の超格子構造が掘られていることを特徴とする請求項２
    記載の空間光変調素子。
  5. 【請求項５】光導電層と、液晶層と、それらを挟むよう
    に対向配置された２つの透明導電性電極とを備え、前記
    光導電層と前記液晶層の界面に島状の複数個の反射鏡が
    形成され、前記島状の反射鏡が形成されていない光導電
    層の光導電性が、前記島状の反射鏡が形成されている光
    導電層に比べて小さいことを特徴とする空間光変調素
    子。
  6. 【請求項６】島状の反射鏡が形成されていない光導電層
    の不対電子密度が、前記島状反射鏡が形成されている光
    導電層に比べて多いことを特徴とする請求項５記載の空
    間光変調素子。
  7. 【請求項７】光導電層と、液晶層と、それらを挟むよう
    に対向配置された２つの透明導電性電極とを備え、前記
    光導電層と前記液晶層の界面に島状の複数個の反射鏡が
    形成され、前記島状の反射鏡が形成されていない光導電
    層内にある特定の元素が膜厚方向に不均一に分布してい
    ることを特徴とする空間光変調素子。
  8. 【請求項８】特定の元素が、水素、ヘリウム、ほう素、
    炭素、窒素、酸素、弗素、ネオン、アルゴン、キセノン
    のうちの少なくとも１つであることを特徴とする請求項
    ７記載の空間光変調素子。
  9. 【請求項９】光導電層は、シリコンを主成分とする非晶
    質半導体であることを特徴とする請求項１、５、又は７
    記載の空間光変調素子。
  10. 【請求項１０】光導電層および島状反射鏡を形成した
    後、前記島状反射鏡側より光を光導電層に照射し、それ
    から液晶層を形成して空間光変調素子を製造することを
    特徴とする請求項５記載の空間光変調素子の製造方法。
  11. 【請求項１１】島状反射鏡側より前記光導電層に照射す
    る光の露光量は、可視光で３６０Ｊ/ｃｍ2以上であるこ
    とを特徴とする請求項１０記載の空間光変調素子の製造
    方法。
  12. 【請求項１２】特定の元素を前記光導電層にイオン注入
    し、それから液晶層を形成して空間光変調素子を製造す
    ることを特徴とする請求項７記載の空間光変調素子の製
    造方法。
JP19859692A 1992-07-24 1992-07-24 空間光変調素子およびその製造方法 Pending JPH0643482A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP19859692A JPH0643482A (ja) 1992-07-24 1992-07-24 空間光変調素子およびその製造方法
US08/096,470 US5453860A (en) 1992-07-24 1993-07-22 Spatial light modulator having a photoconductor with grooves and a quantum efficiency greater than unity
DE69326299T DE69326299T2 (de) 1992-07-24 1993-07-23 Räumlicher Lichtmodulator und seine Herstellungsverfahren
EP93111845A EP0584543B1 (en) 1992-07-24 1993-07-23 A spatial light modulator and a method for fabricating the same
US08/445,208 US5594567A (en) 1992-07-24 1995-05-18 Spatial light modulator with a photoconductor having uneven conductivity in a lateral direction and a method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19859692A JPH0643482A (ja) 1992-07-24 1992-07-24 空間光変調素子およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0643482A true JPH0643482A (ja) 1994-02-18

Family

ID=16393825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19859692A Pending JPH0643482A (ja) 1992-07-24 1992-07-24 空間光変調素子およびその製造方法

Country Status (4)

Country Link
US (2) US5453860A (ja)
EP (1) EP0584543B1 (ja)
JP (1) JPH0643482A (ja)
DE (1) DE69326299T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105629564A (zh) * 2016-03-29 2016-06-01 电子科技大学 一种光伏型反射式液晶空间光调制器

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0642050B1 (en) * 1993-09-02 2002-01-30 Matsushita Electric Industrial Co., Ltd. Spatial light modulator, method of production thereof and projection type display
DE69714807T2 (de) * 1996-04-11 2003-04-24 Matsushita Electric Industrial Co., Ltd. Räumlicher Lichtmodulator und Projektor
US5784187A (en) * 1996-07-23 1998-07-21 Lucent Technologies Inc. Wafer level integration of an optical modulator and III-V photodetector
US7196390B1 (en) * 1999-09-26 2007-03-27 3Dv Systems Ltd. Solid state image wavelength converter
US7038242B2 (en) * 2001-02-28 2006-05-02 Agilent Technologies, Inc. Amorphous semiconductor open base phototransistor array
GB2383886B (en) * 2001-12-20 2005-07-20 Corning Inc Spatial light modulators with improved inter-pixel performance
US20060289049A1 (en) * 2003-06-26 2006-12-28 Rj Mears, Llc Semiconductor Device Having a Semiconductor-on-Insulator (SOI) Configuration and Including a Superlattice on a Thin Semiconductor Layer
US20060220118A1 (en) * 2003-06-26 2006-10-05 Rj Mears, Llc Semiconductor device including a dopant blocking superlattice
US20060231857A1 (en) * 2003-06-26 2006-10-19 Rj Mears, Llc Method for making a semiconductor device including a memory cell with a negative differential resistance (ndr) device
US20050282330A1 (en) * 2003-06-26 2005-12-22 Rj Mears, Llc Method for making a semiconductor device including a superlattice having at least one group of substantially undoped layers
US20060243964A1 (en) * 2003-06-26 2006-11-02 Rj Mears, Llc Method for making a semiconductor device having a semiconductor-on-insulator configuration and a superlattice
US7531829B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance
US20060267130A1 (en) * 2003-06-26 2006-11-30 Rj Mears, Llc Semiconductor Device Including Shallow Trench Isolation (STI) Regions with a Superlattice Therebetween
US7514328B2 (en) * 2003-06-26 2009-04-07 Mears Technologies, Inc. Method for making a semiconductor device including shallow trench isolation (STI) regions with a superlattice therebetween
US20070020860A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making Semiconductor Device Including a Strained Superlattice and Overlying Stress Layer and Related Methods
US20070010040A1 (en) * 2003-06-26 2007-01-11 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Layer Above a Stress Layer
US20060292765A1 (en) * 2003-06-26 2006-12-28 Rj Mears, Llc Method for Making a FINFET Including a Superlattice
US7202494B2 (en) * 2003-06-26 2007-04-10 Rj Mears, Llc FINFET including a superlattice
US7586165B2 (en) * 2003-06-26 2009-09-08 Mears Technologies, Inc. Microelectromechanical systems (MEMS) device including a superlattice
US7535041B2 (en) * 2003-06-26 2009-05-19 Mears Technologies, Inc. Method for making a semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance
US7659539B2 (en) 2003-06-26 2010-02-09 Mears Technologies, Inc. Semiconductor device including a floating gate memory cell with a superlattice channel
US7612366B2 (en) * 2003-06-26 2009-11-03 Mears Technologies, Inc. Semiconductor device including a strained superlattice layer above a stress layer
US7491587B2 (en) * 2003-06-26 2009-02-17 Mears Technologies, Inc. Method for making a semiconductor device having a semiconductor-on-insulator (SOI) configuration and including a superlattice on a thin semiconductor layer
US7045813B2 (en) * 2003-06-26 2006-05-16 Rj Mears, Llc Semiconductor device including a superlattice with regions defining a semiconductor junction
US7598515B2 (en) * 2003-06-26 2009-10-06 Mears Technologies, Inc. Semiconductor device including a strained superlattice and overlying stress layer and related methods
US7153763B2 (en) 2003-06-26 2006-12-26 Rj Mears, Llc Method for making a semiconductor device including band-engineered superlattice using intermediate annealing
US20050279991A1 (en) * 2003-06-26 2005-12-22 Rj Mears, Llc Semiconductor device including a superlattice having at least one group of substantially undoped layers
US6958486B2 (en) * 2003-06-26 2005-10-25 Rj Mears, Llc Semiconductor device including band-engineered superlattice
US7531850B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a memory cell with a negative differential resistance (NDR) device
US20060011905A1 (en) * 2003-06-26 2006-01-19 Rj Mears, Llc Semiconductor device comprising a superlattice dielectric interface layer
US20070015344A1 (en) * 2003-06-26 2007-01-18 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Between at Least One Pair of Spaced Apart Stress Regions
US7229902B2 (en) * 2003-06-26 2007-06-12 Rj Mears, Llc Method for making a semiconductor device including a superlattice with regions defining a semiconductor junction
US7531828B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions
US20070063186A1 (en) * 2003-06-26 2007-03-22 Rj Mears, Llc Method for making a semiconductor device including a front side strained superlattice layer and a back side stress layer
US20060273299A1 (en) * 2003-06-26 2006-12-07 Rj Mears, Llc Method for making a semiconductor device including a dopant blocking superlattice
US7446002B2 (en) * 2003-06-26 2008-11-04 Mears Technologies, Inc. Method for making a semiconductor device comprising a superlattice dielectric interface layer
US20070063185A1 (en) * 2003-06-26 2007-03-22 Rj Mears, Llc Semiconductor device including a front side strained superlattice layer and a back side stress layer
US7586116B2 (en) * 2003-06-26 2009-09-08 Mears Technologies, Inc. Semiconductor device having a semiconductor-on-insulator configuration and a superlattice
US7045377B2 (en) * 2003-06-26 2006-05-16 Rj Mears, Llc Method for making a semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
US20070020833A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making a Semiconductor Device Including a Channel with a Non-Semiconductor Layer Monolayer
US7227174B2 (en) * 2003-06-26 2007-06-05 Rj Mears, Llc Semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
DE10350643B4 (de) * 2003-10-29 2008-12-04 Infineon Technologies Ag Verfahren zur Herstellung einer antireflektierenden Oberfläche auf optischen integrierten Schaltkreisen
TWI316294B (en) * 2005-12-22 2009-10-21 Mears Technologies Inc Method for making an electronic device including a selectively polable superlattice
US7517702B2 (en) * 2005-12-22 2009-04-14 Mears Technologies, Inc. Method for making an electronic device including a poled superlattice having a net electrical dipole moment
US7718996B2 (en) * 2006-02-21 2010-05-18 Mears Technologies, Inc. Semiconductor device comprising a lattice matching layer
US7781827B2 (en) 2007-01-24 2010-08-24 Mears Technologies, Inc. Semiconductor device with a vertical MOSFET including a superlattice and related methods
US7928425B2 (en) * 2007-01-25 2011-04-19 Mears Technologies, Inc. Semiconductor device including a metal-to-semiconductor superlattice interface layer and related methods
US7880161B2 (en) 2007-02-16 2011-02-01 Mears Technologies, Inc. Multiple-wavelength opto-electronic device including a superlattice
US7863066B2 (en) * 2007-02-16 2011-01-04 Mears Technologies, Inc. Method for making a multiple-wavelength opto-electronic device including a superlattice
US7812339B2 (en) * 2007-04-23 2010-10-12 Mears Technologies, Inc. Method for making a semiconductor device including shallow trench isolation (STI) regions with maskless superlattice deposition following STI formation and related structures
US7965375B2 (en) * 2007-07-03 2011-06-21 Qimoda Ag Lithography mask, rewritable mask, process for manufacturing a mask, device for processing a substrate, lithographic system and a semiconductor device
US20130341623A1 (en) * 2012-06-20 2013-12-26 International Business Machines Corporation Photoreceptor with improved blocking layer
US9880200B2 (en) * 2013-09-04 2018-01-30 Kla-Tencor Corporation Method and apparatus for non-contact measurement of forward voltage, saturation current density, ideality factor and I-V curves in P-N junctions
CN105900241B (zh) 2013-11-22 2020-07-24 阿托梅拉公司 包括超晶格耗尽层堆叠的半导体装置和相关方法
WO2015077595A1 (en) 2013-11-22 2015-05-28 Mears Technologies, Inc. Vertical semiconductor devices including superlattice punch through stop layer and related methods
US9716147B2 (en) 2014-06-09 2017-07-25 Atomera Incorporated Semiconductor devices with enhanced deterministic doping and related methods
US9722046B2 (en) 2014-11-25 2017-08-01 Atomera Incorporated Semiconductor device including a superlattice and replacement metal gate structure and related methods
EP3281231B1 (en) 2015-05-15 2021-11-03 Atomera Incorporated Method of fabricating semiconductor devices with superlattice and punch-through stop (pts) layers at different depths
WO2016196600A1 (en) 2015-06-02 2016-12-08 Atomera Incorporated Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control
US9558939B1 (en) 2016-01-15 2017-01-31 Atomera Incorporated Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source
WO2022087139A1 (en) * 2020-10-23 2022-04-28 Seurat Technologies, Inc. Laser damage hardening of light modulator components for use with high optical fluence systems
EP4020068A1 (en) * 2020-12-23 2022-06-29 IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Slot waveguide for a phase shifter based on ferroelectric materials

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1955915A1 (de) * 1968-11-14 1970-06-18 Rca Corp Optische Einrichtung,insbesondere Bildwandler oder -verstaerker
US3958207A (en) * 1974-07-17 1976-05-18 Xerox Corporation Injection current device and method
US3976361A (en) * 1974-11-18 1976-08-24 Hughes Aircraft Company Charge storage diode with graded defect density photocapacitive layer
US4119840A (en) * 1976-03-31 1978-10-10 Xerox Corporation Fast acting gain photocurrent device
US4693561A (en) * 1985-12-23 1987-09-15 The United States Of America As Represented By The Secretary Of The Army Amorphous silicon spatial light modulator
DE3752339T2 (de) * 1986-05-19 2002-05-08 Seiko Epson Corp., Tokio/Tokyo Flüssigkristallanzeigevorrichtung
US4767192A (en) * 1986-10-31 1988-08-30 International Business Machines Corporation Light activated light valve with a silicon control element
JPH01216581A (ja) * 1988-02-25 1989-08-30 Fuji Electric Co Ltd 半導体装置
JP2757996B2 (ja) * 1988-06-17 1998-05-25 日本放送協会 空間光変調素子
US4913531A (en) * 1988-09-07 1990-04-03 Hughes Aircraft Company Liquid crystal light valve with grooved microgrid and method of forming the same
JPH02269307A (ja) * 1989-04-10 1990-11-02 Nec Corp 面型光変調器
US5132814A (en) * 1990-01-26 1992-07-21 Victor Company Of Japan, Ltd. Liquid crystal spatial light modulator with multilayer photoconductor
US5073010A (en) * 1990-05-11 1991-12-17 University Of Colorado Foundation, Inc. Optically addressable spatial light modulator having a distorted helix ferroelectric liquid crystal member
JP2762808B2 (ja) * 1991-01-09 1998-06-04 松下電器産業株式会社 空間光変調素子および投写型ディスプレイ装置
US5384649A (en) * 1991-12-26 1995-01-24 Matsushita Electric Industrial Co., Ltd. Liquid crystal spatial light modulator with electrically isolated reflecting films connected to electrically isolated pixel portions of photo conductor
JP2809543B2 (ja) * 1992-03-10 1998-10-08 シャープ株式会社 光導電型液晶ライトバルブ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105629564A (zh) * 2016-03-29 2016-06-01 电子科技大学 一种光伏型反射式液晶空间光调制器

Also Published As

Publication number Publication date
EP0584543A3 (en) 1994-09-14
EP0584543B1 (en) 1999-09-08
US5594567A (en) 1997-01-14
DE69326299T2 (de) 2000-05-11
US5453860A (en) 1995-09-26
EP0584543A2 (en) 1994-03-02
DE69326299D1 (de) 1999-10-14

Similar Documents

Publication Publication Date Title
JPH0643482A (ja) 空間光変調素子およびその製造方法
JP2762808B2 (ja) 空間光変調素子および投写型ディスプレイ装置
US5583676A (en) Spatial light modulator, method of production thereof and projection-type display
JP2000002891A (ja) 反射型液晶表示装置及びその製造方法
US5132814A (en) Liquid crystal spatial light modulator with multilayer photoconductor
EP0707304B1 (en) Driving method for spatial light modulator and projection display system
EP0475612B1 (en) Mos light valve with nematic liquid crystal operating in the surface mode
US5220445A (en) Optical image processor
JP3202574B2 (ja) 光書込み型液晶素子
JP3043956B2 (ja) 空間光変調素子、その製造方法及び投射型ディスプレイ
US5444558A (en) Spatial light modulator with photoconductor of hydrogenated amorphous silicon with 0.1-1.0 ppm boron
Fraser Sputtered films for display devices
JPH02501774A (ja) 単一ショットキーダイオード液晶光バルブおよび方法
JP3287983B2 (ja) 空間光変調素子の駆動方法及び投射型ディスプレイ
JPH08122811A (ja) 空間光変調素子及びその製造方法
JP2809540B2 (ja) 光導電型液晶ライトバルブおよびその製造方法
JPH04119330A (ja) 光導電型液晶ライトバルブ
KR940009155B1 (ko) 액정 라이트 밸브
Efron et al. Development of a silicon liquid-crystal light valve for multimode operation
JPH08286205A (ja) 空間光変調素子および投射型ディスプレイ
KR940009154B1 (ko) 액정 라이트 밸브
JPH0784282A (ja) 空間光変調素子の製造方法
JPH07191343A (ja) 空間光変調素子
JPH04261520A (ja) 液晶表示素子
JPH08201776A (ja) 空間光変調素子の駆動方法および投射型ディスプレイ