JP3202574B2 - 光書込み型液晶素子 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光書込み型液晶素
子に関するものであって、特に投射型の液晶表示装置に
用いられる光書込み型液晶素子に関するものである。

【０００２】

【従来の技術】一般的な光書込み型液晶素子の基本構造
は、例えば特開昭５６−４３６８１号公報に開示されて
いる。上記光書込み型液晶素子は、図７８に示すよう
に、対向する一対のガラス基板１０１ａ・１０１ｂが絶
縁性のスペーサシール１０７・１０７を介して対向配置
され、その間に、ハイブリッド電界効果モードを用いた
４５°にねじったネマティック液晶からなる液晶層１０
８を挟持した構造となっている。

【０００３】上記のガラス基板１０１ａ上には、ＩＴＯ
（Indium Tin Oxide）膜からなる透明電極１０２ａ、Ｃ
ｄＳ（硫化カドミウム）からなる光導電層１０３、Ｃｄ
Ｔｅ（テルル化カドミウム）からなる遮光層１０４、多
層誘導体ミラー層１０５、ＳｉＯ₂ （二酸化ケイ素）か
らなる不活性絶縁膜１０６ａが順に積層されており、ま
た、他方のガラス基板１０１ｂ上には、ＩＴＯ膜からな
る透明電極１０２ｂ、ＳｉＯ₂ からなる不活性絶縁膜１
０６ｂが順に積層されている。尚、上記不活性絶縁膜１
０６ａ・１０６ｂは、液晶層１０８内の液晶分子を所定
の方向に配向させる配向膜であり、液晶材料と化学的電
気的相互作用がないものとする。また、上記の透明電極
１０２ａ・１０２ｂ間には、光書込み型液晶素子を駆動
するための交流電源１０９が接続されている。

【０００４】一般に、上記構成の光書込み型液晶素子
は、例えば図７９に示すように、プロジェクションシス
テムのライトバルブ（ＬＶ）１１２として使用される。

【０００５】上記プロジョクションシステムの動作原理
を図７８および図７９を用いて説明する。先ず、画像形
成手段としてのＣＲＴ１１３から照射された光が、レン
ズ１１４を通って書込み光１１０となり、ライトバルブ
１１２の光書込み側に結像される。

【０００６】このとき、光書込み型液晶素子の光書込み
側では、光導電層１０３に任意の画像の書き込み光１１
０が入射されると、光が入射された領域（明状態）では
光電導層１０３のインピーダンスが減少し、交流電源１
０９によって印加されている電圧のバランスがくずれ、
液晶層１０８の方に電圧がシフトし、この領域の液晶層
１０８の液晶は電気光学効果を引き起こし偏向する。一
方、光が入射されていない領域（暗状態）では、光導電
層１０３のインピーダンスは変化せず液晶層１０８の液
晶の電気光学効果を引き起こすには不十分な電圧とな
る。このように、光の照射の有無に応じた光電導層１０
３のインピーダンスの変化を利用して、部分的に液晶に
電気光学効果を生じさせ、液晶層１０８の液晶を空間的
に偏向させる。

【０００７】また、光書込み型液晶素子の読み出し側で
は、読出光源１１５から照射される読出し光１１１ａが
偏光ビームスプリッタ１１６を通る際、読出し光１１１
ａが偏光されＳ偏光成分の読出し光１１１ｂだけが偏光
ビームスプリッタ１１６で反射されライトバルブ１１２
の読み出し側に入射される。このＳ偏光成分の読出し光
１１１ｂは、液晶層１０８が電気光学効果を起こしてい
ない領域に入射されても液晶層１０８で変調されないた
めＳ偏光のままとなるので、多層誘電体ミラー層１０５
によって反射されて偏光ビームスプリッタ１１６に再び
入射される。偏光ビームスプリッタ１１６に再入射され
た読出し光１１１ｂはＳ偏光であるため偏光ビームスプ
リッタ１１６により反射され読出光源１１５に戻され、
スクリーン１１７上では黒を表示する。液晶層１０８が
電気光学効果を起こしている領域に入射されると、読出
し光１１１ｂは偏光ビームスプリッタ１１６を透過し、
スクリーン１１７上に、書込み光１１０の画像パターン
に合致したパターンが投影される。

【０００８】ところが、上記光書込み型液晶素子の光導
電層１０３に使用されているＣｄＳは、光の入射により
キャリアが発生して電流が流れる速度、即ち光応答速度
が数ミリ秒から数十ミリ秒と遅いため、例えばテレビジ
ョンのような、高速な像の切り替えを必要とする装置に
は不向きであるという問題が生じた。また、ＣｄＳは、
暗導電率が大きいためキャリアの横方向拡散が大きくな
り高い解像度を得ることが困難であるという問題が生じ
た。

【０００９】さらに、上記構成の光書込み型液晶素子で
は、光導電層１０３と遮光層１０４と多層誘電体ミラー
層１０５とが異種の物質であるので、それぞれの層の製
造方法が異なり、各層の格子定数の不整合や熱膨張係数
の違いにより、各層の密着性の低下が起こり、層剥離が
起こり易いという問題があり、光書込み型液晶素子の信
頼性が低下した。また、ＣｄＳを使用する場合、それに
含まれる硫黄成分によって真空装置の寿命が低下すると
いう問題も生じた。

【００１０】そこで、光導電層の材料として、光応答速
度が数十マイクロ秒と早く、且つ素子の再現性に優れて
いる水素化非晶質シリコン膜を採用することが提案され
た。水素化非晶質シリコンは、ＣｄＳと同じ可視光波長
領域に最大感度を持ち、また、暗導電率はＣｄＳよりも
小さく１０^-9Ω^-1cm^-1以下であるので、光書込み型液晶
素子のコントラストを大幅に改善することができ、解像
度を高くすることができると共に、再現性を向上させる
ことができる。

【００１１】このように、光導電層に水素化非晶質シリ
コンを用いれば、光書込み型液晶素子の性能が大幅に改
善されるが、水素化非晶質シリコンの光感度の不足のた
めに実用化が困難とされていた。光感度は、明時のイン
ピーダンス（Ｚphoto ）と暗時のインピーダンス（Ｚda
rk）との比（Ｚdark／Ｚphoto ）として関係づけられ、
この比が大きいほど良い。

【００１２】ところで、伝導型が真性の水素化非晶質シ
リコン（ｉ型）を用いた光導電層では、図８０に示すよ
うに、ＩＴＯ膜に正バイアスを印加したときと負バイア
スを印加したときとでは、暗電流および光電流とも、電
圧−電流密度特性が非対称になっている。

【００１３】図８０より、暗電流の両バイアス時におけ
る電流密度の絶対値は、負バイアス時の方が正バイアス
時に比べて大きいことが分かる。これは、負バイアス時
にＩＴＯ膜からの電子の注入（キャリアインジェクショ
ン）が起こるためだと考えられる。一方、光電流の両バ
イアス時の電流密度は、負バイアス時の方が正バイアス
時に比べて小さいことが分かる。これは、ＩＴＯ膜の界
面付近に正孔が蓄積され易くなり、光励起された電子と
正孔との再結合（リコンビネーション）が、正バイアス
時よりも負バイアス時の方が起こり易くなり、水素化非
晶質シリコン中のキャリアが減少するためだと考えられ
る。

【００１４】したがって、伝導型が真性の水素化非晶質
シリコンを用いた光導電層では、暗時のインピーダンス
が本来の導電率から算出されるインピーダンスよりも小
さくなり、一方、明時のインピーダンスは本来の導電率
から算出されるインピーダンスより大きくなり、この結
果、明暗時のインピーダンス比が小さくなる。これによ
り、光導電層の光感度が不足し、良好な画像を得ること
ができないという問題が生じた。

【００１５】そこで、水素化非晶質シリコンを用いた光
導電層における光感度の向上を図った素子構造が以下の
各公報に開示されている。

【００１６】例えば、特開昭５８−３４４３５号公報に
は、光導電層における光感度の向上を図る種々の素子構
造が開示されている。即ち、上記公報には、図８１
（ａ）に示すように、透明電極膜１２１、金属薄膜１２
２、水素化非晶質シリコン膜（ｉ型）１２３ｂ、水素化
非晶質シリコン膜（ｎ型）１２３ｃ、遮光層１２４が順
に積層された素子構造が開示されている。また、上記公
報には、図８１（ｂ）に示すように、透明電極膜１２
１、水素化非晶質シリコン膜（ｐ型）１２３ａ、水素化
非晶質シリコン膜（ｉ型）１２３ｂ、水素化非晶質シリ
コン膜（ｎ型）１２３ｃ、遮光層１２４が順に積層され
た素子構造が開示されている。また、上記公報には、図
８１（ｃ）に示すように、透明電極膜１２１、透明性絶
縁層１２５、水素化非晶質シリコン膜（ｉ型）１２３
ｂ、水素化非晶質シリコン膜（ｎ型）１２３ｃ、遮光層
１２４が順に積層された素子構造が開示されている。

【００１７】したがって、図８１（ａ）の素子構造で
は、金属薄膜１２２と水素化非晶質シリコン層（ｉ型）
１２３ｂとの接合によりショットキーバリアを形成し、
図８１（ｂ）の素子構造では、水素化非晶質シリコン層
はｐｉｎ構造となり、図８１（ｃ）の素子構造では、透
明性絶縁層（Ｉ）１２５と水素化非晶質シリコン層（ｉ
ｎ型）の積層となりＩｉｎ構造となる。

【００１８】これら三つの素子の両バイアス時における
暗電流密度と明電流密度との関係を図８２に示す。これ
ら各素子構造、即ちショットキーバリア構造、ｐｉｎ構
造、Ｉｉｎ構造全てに共通して、透明電極からのキャリ
アインジェクションが阻止できるので、逆バイアスの電
圧を印加したとき、即ち透明電極にマイナス電圧を印加
したときでは、暗電流の電流密度が非常に小さくなって
いる。このことから、逆バイアスに電圧を印加した場合
の暗時のインピーダンスが大きくなっていることが分か
る。また、上述の素子構造では広義な意味でダイオード
になっているので、光電流の絶対値の対称性は良いが、
光が照射されると光導電層内に内部電位が発生し、光電
流のゼロ点が正バイアス方向に数百ｍＶ〜１Ｖ程度シフ
トしている。

【００１９】一方、透明電極に正バイアスの電圧を印加
したとき、明時のインピーダンスは、図８２に示すよう
に、単にｉ型の水素化非晶質シリコン膜を用いたときよ
りも小さくなる。また、暗時のインピーダンスは、負バ
イアス時では高抵抗状態となっているが、正バイアス時
では単にｉ型の水素化非晶質シリコンを用いたときより
も低抵抗状態となる。このため、結局、暗時のインピー
ダンスはｉ型の水素化非晶質シリコン膜よりも小さくな
る。しかしながら、明時のインピーダンスの減少が大き
く寄与しているので、明暗時のインピーダンス比は、単
にｉ型の水素化非晶質シリコン膜を用いたときよりも、
上記した素子構造、即ち広義な意味でのダイオード構造
の方が大きくなる。よって、これらの素子構造を用いた
光書込み型液晶素子は、従来のものよりも光感度、コン
トラストを改善することができる。

【００２０】また、特開平４−２６１５２０号公報に
は、別の“液晶表示素子”が開示されている。上記の液
晶表示素子は、図８３に示すように、透明導電性膜１３
２ａと配向膜１３３ａが積層されたガラス基板１３１ａ
と、透明導電性膜１３２ｂ、無機絶縁膜１３６ｂと水素
化非晶質珪素膜１３７と無機絶縁膜１３６ａ、遮光層と
しての読出光反射膜１３５、配向膜１３３ｂが積層され
たガラス基板１３１ｂとの間に、液晶層１３４を挟持し
た構造となっている。

【００２１】上記の光導電層は、水素化非晶質珪素膜１
３７が無機絶縁膜１３６ｂと無機絶縁膜１３６ａとによ
って挟持された構造となっているので、透明導電性膜１
３２ｂからの水素化非晶質珪素膜１３７へのキャリアイ
ンジェクションを阻止すると共に、読出光反射膜１３５
からの水素化非晶質珪素膜１３７へのキャリアインジェ
クションを阻止することができる。これにより、暗時の
両バイアスでのインピーダンスを大きくすることがで
き、この結果、光感度を向上させることができる。

【００２２】ところで、上記特開昭５８−３４４３５号
公報に開示されている光導電層の素子構造としての広義
な意味でのダイオードは、ダイオードの整流性と内部電
位の発生により液晶層に常時直流成分がかかることにな
る。このため、液晶層が劣化し表示特性が悪くなるとい
う問題が生じる。

【００２３】これに対して、上記の特開平４−２６１５
２０号公報の素子構造の光導電層によれば、エネルギー
構造が対称型となっているので、書込み光を照射した場
合に生じる内部電位を小さくすることができ、この結
果、液晶層１３４の劣化を防止することができる。

【００２４】

【発明が解決しようとする課題】ところが、上記のよう
に、水素化非晶質珪素膜１３７が無機絶縁膜１３６ｂと
無機絶縁膜１３６ａとによって挟持された構造となった
光導電層では、全体のインピーダンスが大きくなってい
るので、整流素子に比べると光導電層側の透明電極１３
２ｂに正バイアスを印加したときの光電流が小さくな
る。したがって、上記の素子構造では、明時のインピー
ダンスを整流素子のように小さくすることができないと
いう問題が生じている。これにより、明時のインピーダ
ンス（Ｚphoto ）と暗時のインピーダンス（Ｚdark）と
の比（Ｚdark／Ｚphoto ）が小さくなり、光感度を良好
なものとすることができないとう問題が生じる。

【００２５】そこで、例えば日本国公開特許公報である
特開平３−２２３８１４号公報（特公平７−１０４５２
２号公報）には、半導体の接合界面近傍の半導体の組成
を連続的に変化させることで、接合界面での電荷移動度
の低下を防止し得る光導電層が開示されている。

【００２６】しかしながら、上記公報の光導電層では、
接合界面での電荷移動度の低下を防止することを目的と
して、半導体の接合界面近傍の半導体の組成を連続的に
変化させており、光の屈折率を考慮して組成を連続的に
変化させていないので、組成変化した部分と透明電極と
の接合界面で光の反射が生じ、このため、光導電層に入
射される光の量が低減し、光導電層の光感度が低下する
という問題が生じる。

【００２７】本発明は、上記問題点に鑑みてなされたも
のであって、その目的は、高光感度、高解像度、高コン
トラストの光書込み型液晶素子を提供することにある。

【００２８】

【課題を解決するための手段】請求項１の光書込み型液
晶素子は、対向配置された一対の透明電極基板間に光導
電層と液晶層とが形成された光書込み型液晶素子におい
て、上記光導電層の書込み光の入射側および液晶層側に
は、光導電層の内外へのキャリアの侵入および流出を防
止または抑制すると共に、光導電層に電圧が印加された
とき、光導電層の書込み光入射側領域に液晶層側領域よ
りも多くの電圧を印加させるキャリアブロッキング層が
形成されており、上記キャリアブロッキング層となる空
乏層あるいは最大空乏層が、書込み光入射側領域に形成
される空乏層あるいは最大空乏層の幅をＷ _Ii 、液晶層側
領域に形成される空乏層あるいは最大空乏層の幅をＷ
_BIi としたとき、以下の関係式、Ｗ _Ii ＞Ｗ _BIi を満たす
ことを特徴としている。

【００２９】上記の構成によれば、光導電層の書込み光
の入射側および液晶層側に形成されているキャリアブロ
ッキング層によって、暗時には、電圧印加時に透明電極
および液晶層側からのキャリアの侵入（キャリアインジ
ェクション）や光導電層からのキャリアの流出が阻止ま
たは抑制されるので、光導電層は非常に高抵抗となり、
暗電流が流れにくく高インピーダンスとなる。また、明
時には、キャリアブロッキング層によって、電圧印加時
に光導電層の書込み光入射側領域に多くの電圧を印加さ
せるようになっているので、キャリア発生有効領域に効
率良く電界が印加され、光導電層は低抵抗となり、光電
流が流れやすく低インピーダンスとなる。

【００３０】一方、この光導電層は整流性を有していな
い。つまり、光入射側の光導電層では内部電位が発生し
ているが、液晶層側でのキャリア侵入防止層による光感
度を低下させない程度の電圧ロスもあるのでｐｉｎ型素
子のように内部電位は大きくならない。したがって、内
部電位による液晶層にかかる直流成分を抑制することが
できるので、液晶層の延命化を図ることができ、この結
果、光書込み型液晶素子の長寿命化が可能になる。

【００３１】また、上記の素子構造では、光導電層の明
時のインピーダンス（Ｚphoto ）と暗時のインピーダン
ス（Ｚdark）との比（Ｚdark／Ｚphoto ）が大きくなる
ので、従来のように暗時のインピーダンスを大きくした
場合に比べて光導電層の光感度を向上させることがで
き、この結果、解像度も向上させることができる。ま
た、光導電層のインピーダンス比（Ｚdark／Ｚphoto ）
が大きくなることで、明時の液晶層にかかる電圧を大き
くすることができ、コントラストを向上させることがで
きる。

【００３２】したがって、光導電層の光感度、解像度、
コントラストを向上させることができるので、高光感
度、高解像度、高コントラスト、長寿命の光書込み型液
晶素子を提供することができる。さらに、キャリアブロ
ッキング層により形成される空乏層あるいは最大空乏層
が、光導電層の書込み光入射側領域に形成される空乏層
あるいは最大空乏層の幅が、液晶層側領域に形成される
空乏層あるいは最大空乏層の幅よりも大きくなるように
形成されているので、光導電層の書込み入射側領域を液
晶層側領域よりも高抵抗にすることができる。これによ
り、電圧印加時に、光導電層の書込み光入射側に多くの
電圧が印加され、光電流が良く流れるようになり、明時
のインピーダンスを小さくすることができる。したがっ
て、光導電層の明時のインピーダンス（Ｚphoto ）と暗
時のインピーダンス（Ｚdark）との比（Ｚdark／Ｚphot
o ）が大きくなるので、従来のように暗時のインピーダ
ンスを大きくした場合に比べて光導電層の光感度を向上
させることができ、この結果、解像度も向上させること
ができる。

【００３３】請求項２の光書込み型液晶素子は、対向配
置された一対の透明電極基板間に光導電層と液晶層とが
形成された光書込み型液晶素子において、上記光導電層
の書込み光の入射側および液晶層側には、光導電層の内
外へのキャリアの侵入および流出を防止または抑制する
と共に、光導電層に電圧が印加されたとき、光導電層の
書込み光入射側領域に液晶層側領域よりも多くの電圧を
印加させるキャリアブロッキング層が形成されており、
上記キャリアブロッキング層と上記光導電層との接合に
よって形成される空乏層あるいは最大空乏層が、書込み
光入射側領域に形成される空乏層あるいは最大空乏層の
幅をＷ_Ii、液晶層側領域に形成される空乏層あるいは最
大空乏層の幅をＷ_BIi としたとき、次の関係式、“Ｗ_Ii
＞Ｗ_BIi”を満たすことを特徴としている。

【００３４】上記の構成によれば、キャリアブロッキン
グ層により形成される空乏層あるいは最大空乏層が、光
導電層の書込み光入射側領域に形成される空乏層あるい
は最大空乏層の幅が、液晶層側領域に形成される空乏層
あるいは最大空乏層の幅よりも大きくなるように形成さ
れているので、光導電層の書込み入射側領域を液晶層側
領域よりも高抵抗にすることができる。

【００３５】これにより、電圧印加時に、光導電層の書
込み光入射側に多くの電圧が印加され、光電流が良く流
れるようになり、明時のインピーダンスを小さくするこ
とができる。したがって、光導電層の明時のインピーダ
ンス（Ｚphoto ）と暗時のインピーダンス（Ｚdark）と
の比（Ｚdark／Ｚphoto ）が大きくなるので、従来のよ
うに暗時のインピーダンスを大きくした場合に比べて光
導電層の光感度を向上させることができ、この結果、解
像度も向上させることができる。

【００３６】請求項３の光書込み型液晶素子は、請求項
２記載の光書込み型液晶素子において、光導電層の少な
くとも書込み光の入射側領域に形成されるキャリアブロ
ッキング層が、絶縁層で構成されていることを特徴とし
ている。

【００３７】上記の構成によれば、光導電層の少なくと
も書込み光の入射側領域に形成されるキャリアブロッキ
ング層が、絶縁層で構成されていることで、電子のトン
ネル現象を除くキャリアの輸送がなくなる。これによ
り、透明電極からのキャリアインジェクションや透明電
極へのキャリアの流出をほぼ完全に阻止することができ
る。

【００３８】また、絶縁層により、透明電極と光導電層
との界面の屈折率の差を小さくすることができるので、
書込み光の界面反射を小さくすることができ、この結
果、書込み光を光導電層に有効に導入することができ
る。

【００３９】さらに、光導電層の少なくとも書込み光の
入射側領域に形成されるキャリアブロッキング層が、絶
縁層で構成されていることで、光導電層全体の膜の密着
強度が向上する。

【００４０】請求項４の光書込み型液晶素子は、請求項
１の光書込み型液晶素子において、上記光導電層の書込
み光の入射側に形成されるキャリアブロッキング層が、
超格子構造で構成されていることを特徴としている。

【００４１】上記の構成によれば、光導電層の書込み光
の入射側に超格子構造を有することによって、従来の光
導電層よりも光吸収係数が増加し、光伝導キャリアが増
大する結果、明時のインピーダンスが従来の光導電層よ
りも小さくなり、明暗時のインピーダンス比が従来より
も大きくなる。さらに、超格子構造では、光導電層（ａ
−Ｓｉ：Ｈ等）よりもワイドギャップの半導体材料（ａ
−ＳｉＣ：Ｈ等）を使用するので、その分絶縁性が高く
なることより、光導電層に電圧が印加されたとき、書込
み光入射側領域に液晶層側領域よりも多くの電圧が印加
されるようになる。これらの結果、光書込み型液晶素子
の高感度化、高コントラスト化、高解像度化が可能にな
る。

【００４２】請求項５の光書込み型液晶素子は、請求項
１の光書込み型液晶素子において、上記光導電層の少な
くとも書込み光の入射側に形成されるキャリアブロッキ
ング層が、ｐ型半導体とｎ型半導体との積層構造で構成
されていることを特徴としている。

【００４３】上記の構成によれば、ｐ型半導体とｎ型半
導体との積層構造からなるキャリアブロッキング層を構
成するｐ型半導体により、光導電層の内外への電子の侵
入および流出が抑制されると共に、このｐ型半導体に積
層されたｎ型半導体により、光導電層の内外へのホール
の侵入および流出が抑制される。これにより、暗時には
キャリアの移動がほとんど無くなるので、暗時に非常に
高抵抗にすることができ、したがって明暗時のインピー
ダンス比を従来の光導電層に比べて大きくできる。この
結果、光書込み型液晶素子の高感度化、高コントラスト
化、高解像度化が可能になる。

【００４４】請求項６の光書込み型液晶素子は、請求項
１、４または５の光書込み型液晶素子において、上記光
導電層の少なくとも液晶層側に形成されるキャリアブロ
ッキング層が、当該光導電層と同じエネルギーギャップ
のｐ型の半導体で構成されていることを特徴としてい
る。

【００４５】また、請求項７の光書込み型液晶素子は、
請求項１、４または５の光書込み型液晶素子において、
上記光導電層の少なくとも液晶層側に形成されるキャリ
アブロッキング層が、当該光導電層よりエネルギーギャ
ップが大きいワイドギャップのｉ型もしくはｐ型の半導
体で構成されていることを特徴としている。

【００４６】上記の請求項６および請求項７の構成によ
れば、光導電層の少なくとも液晶層側に形成されるキャ
リアブロッキング層が、この光導電層よりエネルギーギ
ャップが大きいワイドギャップのｉ型もしくはｐ型の半
導体、あるいは光導電層と同じエネルギーギャップのｐ
型の半導体で構成されていることで、キャリアブロッキ
ング層を光導電層の形成装置において連続成膜すること
ができるので、製造工程の簡略化を図ることができる。

【００４７】また、請求項７の素子の場合、ワイドギャ
ップの半導体（ｉ型あるいはｐ型）材料を用いることよ
り、同じエネルギーギャップのｐ型の半導体を用いた場
合よりも薄膜にすることができる。これにより、駆動時
（電圧印加時）における余分な電圧ロスを無くすことが
でき、光電流を良く流すことが可能である。

【００４８】請求項８の光書込み型液晶素子は、請求項
１、２、３、６または７の光書込み型液晶素子におい
て、上記光導電層が、書込み光の入射側の透明電極側に
形成された、当該光導電層よりエネルギーギャップが大
きいワイドギャップのｉ型もしくはｐ型の半導体とヘテ
ロ接合されている、あるいは当該光導電層と同じエネル
ギーギャップのｐ型の半導体とホモ接合されていること
を特徴としている。

【００４９】上記の構成によれば、キャリアブロッキン
グ層が光導電層よりエネルギーギャップが大きいワイド
ギャップのｉ型もしくはｐ型の半導体、または光導電層
と同じエネルギーギャップのｐ型の半導体にて構成され
ているので、絶縁層の有無に依らず透明電極からのキャ
リアインジェクションを阻止することができる。この構
成では、光導電層と半導体との接合部に空乏層が形成さ
れ、電圧印加時には液晶層側よりも高い電圧がかかる。
また、キャリアブロッキング層を光導電層の形成装置で
連続的成膜することができるので、光書込み型液晶素子
の製造工程を簡素なものとし、製造に係る費用を低減す
ることができる。

【００５０】さらに、光入射により生成されるキャリア
発生層（光導電層）が透明電極と直接接触していないの
で、透明電極との接触によって形成される界面準位の発
生による光電流の低減を無くすことができる。

【００５１】請求項９の光書込み型液晶素子は、請求項
１、６または７の光書込み型液晶素子において、上記光
導電層の書込み光の入射側に形成されるキャリアブロッ
キング層が、液晶層側に向かってエネルギーギャップが
小さくなるチャープ構造のｉ型またはｐ型の半導体であ
ることを特徴としている。

【００５２】上記の構成によれば、書込み光の入射側の
キャリアブロッキング層を上記のようなチャープ構造と
することで、透明電極あるいは絶縁層と接する界面にホ
ールが蓄積される部分を無くすことができる。これによ
り、光導電層で発生した電子がホールと再結合するのを
抑制することができ、光電流を良く流すことができる。
したがって、光導電層の光感度を向上させることができ
るので、光書込み型液晶素子の光感度およびコントラス
トを向上させることができる。

【００５３】さらに、チャープ半導体にすると、屈折率
も光導電層に向かって変化させることができるので、書
込み光の反射を抑えることができ、この結果、書込み光
の有効利用ができるようになり、光感度を向上させるこ
とができる。

【００５４】請求項１０の光書込み型液晶素子は、請求
項１、２、３、４、５、６、７、８または９の光書込み
型液晶素子において、上記光導電層の書込み光の入射側
領域のドナー密度をＮ_DI、液晶層側領域でのドナー密度
をＮ_DLC としたとき、次の関係式、“Ｎ_DI＜Ｎ_DLC ”を
満たしていることを特徴としている。

【００５５】上記の構成によれば、光導電層の書込み光
の入射側領域のドナー密度を、液晶側領域でのドナー密
度より小さくすることで、光導電層の透明電極側領域に
形成される空乏層幅あるいは最大空乏層幅が、光導電層
の液晶層側領域に形成される空乏層幅あるいは最大空乏
層幅よりも大きくなる。これにより、光導電層の書込み
光の入射側領域の方が、液晶層側領域よりも高抵抗とな
り、電圧が多く印加される。したがって、光導電層は、
光電流が多く流れるので、光導電層の光感度を向上させ
ることができる。

【００５６】請求項１１の光書込み型液晶素子は、対向
配置された一対の透明電極基板間に光導電層と液晶層と
が形成された光書込み型液晶素子において、上記光導電
層の書込み光の入射側および液晶層側には、光導電層の
内外へのキャリアの侵入および流出を防止または抑制す
るキャリアブロッキング層が設けられており、当該キャ
リアブロッキング層がｐ型半導体とｎ型半導体との積層
構造で構成されていることを特徴としている。

【００５７】上記の構成によれば、光導電層の書込み光
の入射側および液晶層側に形成された両方のキャリアブ
ロッキング層が、ｐ型半導体とｎ型半導体との積層構造
である。上記のｐ型半導体によって光導電層の内外への
電子の侵入および流出が抑制されると共に、このｐ型半
導体に積層されたｎ型半導体によって光導電層の内外へ
のホールの侵入および流出が抑制される。これにより、
暗時にはキャリアの移動がほとんど無くなるので、暗時
に非常に高抵抗にすることができ、したがって明暗時の
インピーダンス比を従来の光導電層に比べて大きくでき
る。この結果、光書込み型液晶素子の高感度化、高コン
トラスト化、高解像度化が可能になる。

【００５８】

【発明の実施の形態】

〔実施の形態１〕本発明の一実施の形態について図１な
いし図１６、図７１および図７２に基づいて説明すれ
ば、以下の通りである。尚、本実施の形態を説明する前
に、透明電極間に、光導電層と液晶層とを挟持した構造
の光書込み型液晶素子に使用されるキャリアブロッキン
グ層の設計等の一般的な説明を行なう。

【００５９】従来、光導電層の材料としてＣｄＳが用い
られていたが、本願では、ＣｄＳよりも光応答速度が速
い等の理由から、ＣｄＳの代わりに水素化非晶質シリコ
ン膜（ａ−Ｓｉ：Ｈ膜）を使用する。

【００６０】一般に、光書込み型液晶素子では、光感度
が大きい程コントラストが高くなり画像の表示品位を向
上させることができる。この光感度は、明時のインピー
ダンス（Ｚphoto ）と暗時のインピーダンス（Ｚdark）
との比（Ｚdark／Ｚphoto ）と関係づけられ、この比が
大きいほど良いことが分かっている。

【００６１】ところが、水素化非晶質シリコン膜を光導
電層として使用した場合、光感度の不足によるコントラ
ストの低下等の問題が生じる。これは、前述の通り、伝
導型が真性の水素化非晶質シリコン膜を用いた光導電層
では、透明電極に正バイアス電圧を印加したときと負バ
イアス電圧を印加したときとでは、暗電流および光電流
とも、電圧−電流密度特性が非対称になるためである。

【００６２】したがって、水素化非晶質シリコン膜を用
いた光導電層では、暗時のインピーダンスが本来の導電
率から算出されるインピーダンスよりも小さくなり、明
時のインピーダンスは本来の導電率から算出されるイン
ピーダンスより大きくなり、この結果、明暗時のインピ
ーダンス比が小さくなる。このため、光導電層の明暗時
のインピーダンス比が小さくなるので、光感度が不足
し、良好な画像を得ることができないという問題が生じ
る。

【００６３】そこで、明暗時のインピーダンス比をより
大きくするには、透明電極側からのキャリアインジェク
ションと、光導電層と液晶層との間に形成された遮光層
からのキャリアインジェクションとを阻止し、暗時にお
いても明時においても両バイアス時における電圧−電流
密度特性の対称性を得ることが必要となる。

【００６４】先ず、透明電極側からのキャリアインジェ
クションの阻止は、透明電極と光導電層との間に、絶縁
物を介在させる、光導電層よりもエネルギーギャップが
大きいヘテロ系の半導体で高抵抗のｎ型かｉ型のものを
介在させる、或いはホモやワイドヘテロ系の半導体でｐ
型のものを介在させることで行なうことができる。

【００６５】一方、遮光層からのキャリアインジェクシ
ョンの阻止は、遮光層と光導電層との間に絶縁層を入れ
るか、光導電層よりもエネルギーギャップが大きいヘテ
ロ系の半導体で低抵抗過ぎないｎ型、ｉ型またはｐ型の
ものを入れることで行なうことができる。また、光導電
層と同じ材料を用いる場合には、ｐ型半導体を入れるこ
とによって遮光層からのキャリアインジェクションを阻
止することができる。

【００６６】ここで、透明電極側からのキャリアインジ
ェクションと遮光層からのキャリアインジェクションと
を阻止するためには、それぞれ特有のブロッキング膜を
用いるが、一般に、キャリアインジェクションの絶対値
は透明電極側からと遮光層側からとでは異なり、遮光層
側からのキャリアインジェクションの方が大きい。この
ため、遮光層からのキャリアインジェクションを阻止す
るためには、ブロッキング膜と光導電層のエネルギーバ
ンド構造が対称である場合では遮光層側のブロッキング
膜を強く、即ちキャリアインジェクションを強固に阻止
する必要がある。

【００６７】ところが、上記の方法では、透明電極側と
遮光層側との両方向からのキャリアインジェクションを
阻止することで、暗時のインピーダンスが大きくなり、
光書込み型液晶素子としては好ましいが、反面、明時の
インピーダンスは広義な意味でのダイオード素子のもの
に比べて光電流が減少（特に正バイアス時の光電流の減
少が著しい）するため大きくなる。このため、上記の方
法では、結局、明暗時のインピーダンス比は広義な意味
でのダイオード素子と比べて変わらないかやや小さくな
る。

【００６８】そこで、単に両方向からのキャリアインジ
ェクションを阻止するだけでなく、明時には広義な意味
でのダイオード素子と同程度の光電流を発生させる必要
がある。

【００６９】このような理想的な光電流特性を有する光
導電層を実現させるためには、次に示す（ａ）〜（ｄ）
の何れかの構成を採用する等によって、遮光層側の高抵
抗領域よりも透明電極側の高抵抗領域の方が広範囲とな
るようにし、透明電極側に形成される高抵抗領域の方に
遮光層側よりも電圧が多く加わるようにすれば良い。

【００７０】（ａ）広義な意味でのダイオード素子より
もさらに強調（不純物ドープ量の増加、膜厚を厚くする
等）されたｐ層を作成し、これとｉ型光導電層との接合
によりデプレッションレイヤー（非常に高抵抗な領域：
空乏層領域）を透明電極側に形成する。

【００７１】（ｂ）透明電極側に絶縁層を形成する場
合、絶縁層の膜厚を従来の膜厚よりも厚くし、これと光
導電層との接合により非常に高抵抗な領域を形成する。

【００７２】（ｃ）透明電極側に光導電層のエネルギー
ギャップよりも大きいヘテロ系の材料を用いる場合に
は、高抵抗なｎ型層かｉ型層（いずれも従来のものより
も膜厚は厚くする）を用い、これと光導電層との接合を
利用し高抵抗な領域を形成する。

【００７３】（ｄ）透明電極側に光導電層のエネルギー
ギャップよりも大きいヘテロ系の材料としてｐ層を用い
る場合、従来よりも強調されたｐ層を用い、これとｉ型
の光導電層とを接合してデプレッションレイヤーを形成
する。

【００７４】上記のような構成にて光導電層に印加され
る電圧に偏りを生じさせる、即ち、透明電極側に形成さ
れる高抵抗領域の方に遮光層側よりも電圧が多く加わる
ようにすれば、明時には広義な意味でのダイオード素子
の特性に極めて近い特性を示し、明時のインピーダンス
は小さくなる。且つ、暗時にはキャリアインジェクショ
ンを阻止することができるので、暗時のインピーダンス
は従来の素子よりも大きくなる。したがって、明暗時の
インピーダンス比は、従来のどの素子よりも大きくなり
理想的な光導電層を作成することができる。

【００７５】また、理想的な光導電層を得るもう一つの
方法は、次の通りである。

【００７６】先ず、透明電極側には、上記した絶縁層を
用いるか、光導電層のエネルギーギャップよりも大きい
ヘテロ系の材料（高抵抗なｎ型層かｉ型層またはｐ型
層）を用いるか、光導電層と同じエネルギーギャップの
材料ならば高抵抗過ぎない抵抗値のｐ型層を用いるかに
よって、キャリアブロッキング層を設ける。

【００７７】一方、遮光層側には、上記では光導電層と
遮光層との間に設けていたキャリアブロッキング層（例
えば絶縁層か光導電層のエネルギーギャップよりも大き
いヘテロ系の材料を用いる場合には高抵抗なｎ型層かｉ
型層またはｐ型層、あるいは光導電層と同じエネルギー
ギャップの材料を用いる場合にはｐ型層）を、光導電層
の内部に設ける。

【００７８】これにより、理想的な光導電層を実現でき
る。上記の構成では、光導電層側のキャリアインジェク
ションは透明電極側のキャリアブロッキング層により阻
止でき、遮光層側からのキャリアインジェクションは光
導電層内のキャリアブロッキング層により阻止できるの
で、両バイアス時で高抵抗状態となる。したがって、こ
の素子の暗電流は、ほとんど流れない。また、光導電層
では、透明電極側から書込み光が入射されると、当該光
が光導電層内で指数関数的に吸収されるので、透明電極
に近い程、多くのフォトキャリアが生成される。従っ
て、光導電層内におけるフォトキャリアの生成量が多く
ない遮光層寄りの領域にキャリアブロッキング層を設け
ても、光導電層のフォトキャリア生成の点では特に問題
にならない。

【００７９】よって、光導電層内の遮光層寄りにキャリ
アブロッキング層を設けても、キャリアブロッキング層
が遮光層と光導電層との間に入っているものと同様、両
バイアス時とも光電流はよく流れる。

【００８０】また、これら上述の素子においては、光照
射による内部電位の大きさが従来の素子に比べて非常に
小さくなり、明時に液晶層に直流成分（ＤＣバイアス）
がほとんど残らず、信頼性の高い光書込み型液晶素子が
実現できる。

【００８１】ここで、理想的な光導電層を実現するため
のキャリアブロッキング層の設計について、図１６を参
照しながら以下に説明する。尚、以下の説明において、
透明電極２０１はＩＴＯ膜とＳｎＯ₂ 膜からなる積層膜
とし、光導電層２０２は透明電極２０１側からｐ型ａ−
Ｓｉ：Ｈ膜２０３ａ、ｉ型ａ−Ｓｉ：Ｈ膜２０４、ｐ型
ａ−Ｓｉ：Ｈ膜２０３ｂを順に積層した積層膜とし、遮
光層２０５としてはａ−ＳｉＧｅ：Ｈ膜とする。また、
外部印加電圧に関して、先ずは直流電圧の場合について
説明し、次に交流電圧の場合について説明する。

【００８２】先ず、キャリアブロッキング層の材料とし
て光導電層２０２と同じ材料を用いた場合について説明
する。この場合、光導電層２０２内の透明電極２０１側
と遮光層２０５側とに形成される空乏層をブロッキング
層とするものである。

【００８３】上記光導電層２０２において、透明電極２
０１とｐ型ａ−Ｓｉ：Ｈ膜２０３ａとの接合によって形
成されるａ−Ｓｉ：Ｈ膜２０３ａ側の空乏層が、透明電
極２０１側のキャリアブロッキング層としての役割を果
たすためには、以下の（１）式によって与えられる空乏
層幅の膜厚が最低必要になる。

【００８４】 Ｗｐ＝√（２ε_SnO2ε_SiＮ_D （Ｖ_bi−Ｖ）／ｑＮ_A （ε_SnO2Ｎ_D ＋ε_SiＮ_A ）） ・・・・・（１） ここで、ε_SnO2は透明電極２０１の誘電率、ε_Siはａ−
Ｓｉ：Ｈ膜の誘電率、Ｎ_D は透明電極２０１中のドナー
密度、Ｎ_A はｐ型ａ−Ｓｉ：Ｈ膜２０３ａ中のアクセプ
ター密度、Ｖ_biは透明電極２０１とｐ型ａ−Ｓｉ：Ｈ膜
２０３ａとの接合によって形成される拡散電位、Ｖは外
部印加電圧、ｑは素電荷である。また、Ｖ_biは、以下の
（２）式によって与えられる。

【００８５】 Ｖ_bi＝（ｋ_B Ｔ／ｑ）Ｉｎ（Ｎ_A Ｎ_D ／ｎ_i ² ） ・・・・・（２） ここで、ｋ_B はボルツマン定数、Ｔは絶対温度、ｎ_i は
真性キャリア密度である。したがって、（１）式で与え
られるＷｐは外部印加電圧Ｖに依存することが分かる。
特に、ＳｎＯ₂ 側を負のバイアスに印加したとき空乏層
幅が減少する。このように、空乏層幅が減少すると透明
電極２０１から光導電層２０２へのキャリアインジェク
ションが起こり易くなる。このことを防ぐために、透明
電極２０１側に、負のバイアスが印加されているときの
空乏層幅を加えることによってキャリアインジェクショ
ンを抑制する。このとき加えられる透明電極２０１側の
空乏層幅は、上記（１）式によって求められる。

【００８６】ここで拡散電位および外部印加電圧以外の
物性パラメータによる項を一つにまとめてαとし、以下
の（３）式に示す。

【００８７】 α≡２ε_Sno2ε_SiＮ_D ／ｑＮ_A ( ε_Sno2Ｎ_D ＋ε_SiＮ_A ） ・・・（３） また、外部印加電圧が無い場合の空乏層幅：Ｗｐ
_v=0 と、外部印加電圧がある場合の空乏層幅：Ｗｐ
_v=Vappの差：ΔＷｐは、上記（３）式を用いて、以下の
（４）式に示す。

【００８８】 ΔＷｐ＝Ｗｐ_v=0 −Ｗｐ_v=Vapp ＝√（αＶ_bi）−√（α（Ｖ_bi−Ｖ_app ））・・・・・・（４） したがって、透明電極２０１側からのキャリアインジェ
クションを阻止するためのｐ型ａ−Ｓｉ：Ｈ膜２０３ａ
の厚さは、ＷｐとΔＷｐを加えた厚さになる。

【００８９】さらに、透明電極２０１側のｐ型ａ−Ｓ
ｉ：Ｈ膜２０３ａは、ｉ型ａ−Ｓｉ：Ｈ膜（実際は若干
ｎ型）２０４との接合、即ちｐｉ接合によって空乏層を
形成させ、この空乏層に電圧を掛ける目的もある。ここ
では、ｐ型ａ−Ｓｉ：Ｈ膜２０３ａ（ｐ層）とｉ型ａ−
Ｓｉ：Ｈ膜２０４（ｉ層）の接合により形成されるｐ層
側の空乏層幅とｉ層側に形成される空乏層幅について説
明する。ｐｉ接合によるｐ層側の空乏層幅：Ｄｐは、以
下の（５）式の理論式によって与えられる。

【００９０】 Ｄｐ＝√（２ε_SiＮ_D （Ｖ_bi−Ｖ）／ｑＮ_A （Ｎ_A ＋Ｎ_D ））・・（５） ここで、Ｎ_D はｉ型ａ−Ｓｉ：Ｈ膜２０４中のドナー密
度、Ｖ_biはｐ型ａ−Ｓｉ：Ｈ膜２０３ａとｉ型ａ−Ｓ
ｉ：Ｈ膜２０４との接合によって形成される拡散電位で
ある。上記の（５）式から分かるように、ｐ層側の空乏
層幅Ｄｐは、外部印加電圧に依存する。しかし、透明電
極２０１とｐ型ａ−Ｓｉ：Ｈ膜２０３ａとの接合の場合
とは異なり透明電極２０１側に負のバイアスを印加した
ときにはＤｐが増加するようになっているので、特に意
図的にｐ型ａ−Ｓｉ：Ｈ膜２０３ａの膜厚を増やすよう
なことはしなくても良い。

【００９１】一方、ｉ型ａ−Ｓｉ：Ｈ膜２０４側に形成
される空乏層幅Ｄｎは、以下の（６）式によって与えら
れる。

【００９２】 Ｄｎ＝√（２ε_SiＮ_A （Ｖ_bi−Ｖ）／ｑＮ_D （Ｎ_A ＋Ｎ_D ））・・（６） 次に、光導電層２０２の遮光層２０５側に形成される空
乏層について説明する。

【００９３】先ず、遮光層２０５からのキャリアインジ
ェクションを阻止するために、ｉ型ａ−Ｓｉ：Ｈ膜２０
４と遮光層２０５（ａ−ＳｉＧｅ：Ｈ膜）との間に設け
るｐ型ａ−Ｓｉ：Ｈ膜２０３ｂの膜厚について説明す
る。ａ−ＳｉＧｅ：Ｈ膜とｐ型ａ−Ｓｉ：Ｈ膜２０３ｂ
との接合によりｐ型ａ−Ｓｉ：Ｈ膜２０３ｂ側に形成さ
れる空乏層幅：Ｗ_BSi は、以下の（７）式の理論式によ
り与えられる。

【００９４】 Ｗ_BSi ＝√（２ε_Siε_SiGeＮ_D （Ｖ_bi−Ｖ）／ｑＮ_A （ε_SiGeＮ_D ＋ε_Si Ｎ_A ）） ・・・・・（７） ここで、ε_SiGeはａ−ＳｉＧｅ：Ｈ膜の誘電率、Ｎ_D は
ａ−ＳｉＧｅ：Ｈ膜中のドナー密度である。このよう
に、上記（７）式により算出される空乏層幅Ｗ_{BS i} は、
遮光層２０５側からのキャリアインジェクションを阻止
するために最低必要な膜厚となる。

【００９５】また、ｐ型ａ−Ｓｉ：Ｈ膜２０３ｂとｉ型
ａ−Ｓｉ：Ｈ膜２０４との接合部近傍においても空乏層
が発生するので、この空乏層の幅も考慮する必要があ
る。そこで、ｐ型ａ−Ｓｉ：Ｈ膜２０３ｂとｉ型ａ−Ｓ
ｉ：Ｈ膜2 ０４との接合によって形成されるｐ型ａ−Ｓ
ｉ：Ｈ膜２０３ｂの空乏層幅：Ｄ_{B p} は、以下の（８）
式の理論式によって与えられる。

【００９６】 Ｄ_{B p} ＝√（２ε_SiＮ_D （Ｖ_bi−Ｖ）／ｑＮ_A （Ｎ_A ＋Ｎ_D ））・・（８） 一方、ｉ型ａ−Ｓｉ：Ｈ膜２０４に形成される空乏層
幅：Ｄ_{B i} は、以下の（９）式の理論式によって与えら
れる。

【００９７】 Ｄ_{B i} ＝√（２ε_SiＮ_A （Ｖ_bi−Ｖ）／ｑＮ_D （Ｎ_A ＋Ｎ_D ））・・（９） 以上のように、上記（７）式で求められる空乏層幅Ｗ
_BSi に、上記（８）式および（９）式で求められる空乏
層幅Ｄ_{B p} およびＤ_{B i} を加えた膜厚が光導電層２０２
の遮光層２０５側に形成されるキャリアブロッキング層
の膜厚となる。

【００９８】一般に、光書込み型液晶素子においては、
実際に駆動されるとき、光導電層２０２に印加される電
圧が、空乏層の領域にかかるようになっている。また、
書込み光の照射によって光導電層２０２において形成さ
れるキャリアは、透明電極２０１側から遮光層２０５側
に向かって指数関数的に減少するので、効率良く光電流
を得るには、透明電極２０１側に印加される電圧を遮光
層２０５側のそれよりも大きくする必要がある。このよ
うに光導電層２０２の透明電極２０１側に印加する電圧
をより大きくするには、光導電層２０２の透明電極２０
１側に形成される空乏層幅を、光導電層２０２の遮光層
２０５側に形成される空乏層幅よりも大きくする必要が
ある。以下に、光導電層２０２の透明電極２０１側の空
乏層幅を遮光層２０５側のそれよりも大きくする方法を
示す。

【００９９】 透明電極２０１側のｐ型ａ−Ｓｉ：Ｈ
膜２０３ａ中のアクセプター密度を大きくし、ｐｉ接合
によって生じる拡散電位を大きくする。尚、透明電極２
０１側のｐ型ａ−Ｓｉ：Ｈ膜２０３ａ中のアクセプター
密度を小さくする場合には、ｐ型ａ−Ｓｉ：Ｈ膜２０３
ａの膜厚を厚くすれば良い。

【０１００】 透明電極２０１側のｉ型ａ−Ｓｉ：Ｈ
膜２０４中のドナー密度を小さくし、ｐｉ接合によって
形成される空乏層幅を大きくする。

【０１０１】 透明電極２０１側のｐ型ａ−Ｓｉ：Ｈ
膜２０３ａの膜厚を、透明電極２０１に外部電圧が印加
されないときの空乏層幅の理論値よりも大きくする。こ
れにより、特にｐｉ接合に逆バイアスの電圧が印加され
て減少する空乏層幅が考慮される。

【０１０２】このように、上記の〜の方法によって
透明電極２０１側に設けられたｐ型ａ−Ｓｉ：Ｈ膜２０
３ａは、透明電極２０１側からのキャリアインジェクシ
ョンを阻止するだけでなく、透明電極２０１側の空乏層
を大きくすることで光導電層２０２の透明電極２０１側
の領域に重点的に電圧を印加することができる。

【０１０３】さらに、光導電層２０２の透明電極２０１
側の領域に重点的に電圧を印加させるためには、光導電
層２０２の遮光層２０５側に設けられたｐ型ａ−Ｓｉ：
Ｈ膜２０３ｂと遮光層２０５との接合によって形成され
る空乏層幅とｐ型ａ−Ｓｉ：Ｈ膜２０３ｂとｉ型ａ−Ｓ
ｉ：Ｈ膜２０４との接合によって形成される空乏層幅を
できるだけ小さくして余分な電圧ロスを防止することに
よっても可能となる。以下に、電圧ロスを最小に抑える
方法を示す。

【０１０４】’ 遮光層２０５側のｐ型ａ−Ｓｉ：Ｈ
膜２０３ｂ中のアクセプター密度を、透明電極２０１側
のｐ型ａ−Ｓｉ：Ｈ膜２０３ａ中のアクセプター密度よ
りも小さくし、ｐｉ接合によって生じる拡散電位を透明
電極２０１側のｐｉ接合によって生じる拡散電位よりも
小さくする。

【０１０５】’ 遮光層２０５側のｐ型ａ−Ｓｉ：Ｈ
膜２０３ｂの膜厚を、遮光層２０５との接合によって形
成されるｐ型ａ−Ｓｉ：Ｈ膜２０３ｂの空乏層幅とｐｉ
接合によって形成されるｐ型ａ−Ｓｉ：Ｈ膜２０３ｂの
空乏層幅とを加えたものとする。尚、上記の各空乏層
は、外部印加電圧が無い場合の理論値とする。

【０１０６】’ ｉ型ａ−Ｓｉ：Ｈ膜２０４の遮光層
２０５側でのドナー密度を、透明電極２０１側でのドナ
ー密度よりも大きくし、ｐｉ接合によって形成される空
乏層幅を、透明電極２０１側のｐｉ接合によって形成さ
れる空乏層幅よりも小さくする。

【０１０７】このように、上記’〜’の方法によっ
て遮光層２０５側のキャリアブロッキング層は、単に遮
光層２０５からのキャリアインジェクションを阻止する
だけでなく、遮光層２０５側でのキャリアブロッキング
層としての空乏層幅をできるだけ小さくして、余分な電
圧ロスを抑制している。これにより、光導電層２０２の
透明電極２０１側の領域に重点的に電圧を印加すること
ができる。

【０１０８】以上の述べた理論は、直流電圧での概念で
あるが、上記理論を交流電圧に適用しても同様の効果を
得ることができる。これは、一般に空乏層が静電容量を
有することに起因し、単に静電容量の直列接続の場合な
らば静電容量が小さい方が電圧の印加が大きくなるため
である。この空乏層の静電容量：Ｃは、以下の（１０）
式の基礎理論式によって与えられる。

【０１０９】 Ｃ＝ε_SiＳ／Ｗ ・・・・（１０） ここで、Ｓは空乏層の断面積、Ｗは空乏層幅である。ま
た、コンデンサーのインピーダンス：Ｚは、以下の（１
１）式の交流の基礎理論式によって与えられる。

【０１１０】 Ｚ＝１／ωＣ ・・・・（１１） ここで、ωは角振動数であって２πｆで与えられる。ｆ
は交流の駆動周波数である。上記（１１）式に（１０）
式を代入すると、以下の（１２）式となる。

【０１１１】 Ｚ＝Ｗ／ωε_SiＳ ・・・・（１２） 上記（１２）式によれば、空乏層幅とインピーダンスと
は比例関係となっていることが分かる。したがって、透
明電極２０１側のｐｉ接合によって形成される空乏層幅
を、遮光層２０５側に形成される空乏層幅よりも大きく
するという意味は、ここにある。

【０１１２】以下に、具体的な空乏層の静電容量につい
て説明する。光導電層２０２の透明電極２０１側のｐｉ
接合による空乏層の静電容量：Ｃ_WPi と、遮光層２０５
側のｐｉ接合による空乏層の静電容量：Ｃ_DBpiとは、以
下の（１３）式および（１４）式の理論式によって与え
られる。

【０１１３】 Ｃ_WPi ＝√（ｑε_SiＮ_A Ｎ_D ／２（Ｎ_A ＋Ｎ_D ）（Ｖ_bi−Ｖ））・・（１３） Ｃ_DBpi＝√（ｑε_SiＮ_A Ｎ_D ／２（Ｎ_A ＋Ｎ_D ）（Ｖ_bi−Ｖ））・・（１４） ここで、Ｎ_D はｉ型ａ−Ｓｉ：Ｈ膜２０４中のドナー密
度であるが、（１３）式中のＮ_D と（１４）式中のＮ_D
とでは、その絶対値は異なる。即ち、ｉ型ａ−Ｓｉ：Ｈ
膜２０４中のドナー密度は、透明電極２０１側と遮光層
２０５側とで異なっており、（１３）式中のＮ_D ＜（１
４）式中のＮ_D の関係が常に成り立つようになってい
る。また、ｐ型ａ−Ｓｉ：Ｈ膜２０３ａ・２０３ｂ中の
アクセプター密度Ｎ_A は、Ｎ_D や空乏層幅との関係によ
ってある程度自由に選択できるようになっている。さら
に、上記Ｃ_WPi とＣ_DBpiとの大小関係は、常に、Ｃ_WPi
＜Ｃ_DBpiを満足させる必要がある。

【０１１４】尚、光導電層２０２近傍の静電容量を考え
る場合、厳密には、透明電極２０１とｐ型ａ−Ｓｉ：Ｈ
膜２０３ａとの接合による空乏層（Ｗｐ）の静電容量
と、遮光層２０５とｐ型ａ−Ｓｉ：Ｈ膜２０３ｂとの接
合による空乏層（Ｗ_BSi ）の静電容量とを考慮する必要
がある。しかしながら、これらの空乏層の幅は、上記し
た光導電層２０２の透明電極２０１側のｐｉ接合による
空乏層および遮光層２０５側のｐｉ接合による空乏層の
幅と比較して、非常に小さいので、分配される電圧も極
めて小さくなることから無視しても差し支えない。

【０１１５】次に、透明電極２０１側に、ｐ型ａ−Ｓ
ｉ：Ｈ膜２０３ａの代わりにｐ型のワイドギャップ半導
体を用いた場合の空乏層幅と、この空乏層の静電容量に
ついて説明する。

【０１１６】透明電極２０１側のワイドギャップ半導体
の膜厚は、このワイドギャップ半導体とｉ型ａ−Ｓｉ：
Ｈ膜２０４との接合によって形成される空乏層幅によっ
て決まるものであり、ワイドギャップ半導体に形成され
る空乏層幅分の膜厚が必要となる。

【０１１７】例えばワイドギャップ半導体としてａ−Ｓ
ｉＣ：Ｈ膜を用いた場合について説明する。このａ−Ｓ
ｉＣ：Ｈ膜を用いたときのワイドギャップ半導体に形成
される空乏層幅：Ｗｐ_SiC は、以下の（１５）式の理論
式によって与えられる。

【０１１８】 Ｗｐ_SiC ＝√（２ε_Siε_SiC Ｎ_D （Ｖ_bi−Ｖ）／ｑＮ_A （ε_SiＮ_D ＋ε_SiC Ｎ_A ）） ・・・・（１５） ｉ型ａ−Ｓｉ：Ｈ膜２０４に形成される空乏層幅：Ｗｉ
_Siは、以下の（１６）式の理論式によって与えられる。

【０１１９】 Ｗｉ_Si＝√（２ε_Siε_SiC Ｎ_A （Ｖ_bi−Ｖ）／ｑＮ_D （ε_SiＮ_D ＋ε_SiC Ｎ_A ） ） ・・・・（１６） したがって、透明電極２０１側の光導電層２０２に電圧
が印加される領域は、上記（１５）式および（１６）式
によって求められる空乏層幅の領域となる。この空乏層
幅の静電容量：Ｃｗｐｉは、以下の（１７）式によって
与えられる。

【０１２０】 Ｃｗｐｉ＝√（ｑε_Siε_SiC Ｎ_A Ｎ_D ／２（ε_SiＮ_D ＋ε_SiC Ｎ_A ）（Ｖ_bi−Ｖ ）） ・・・・（１７） 以上のように、遮光層２０１側にキャリアブロッキング
層としてのｐ型ａ−Ｓｉ：Ｈ膜２０３ａの代わりにワイ
ドギャップ半導体を用いた場合、上記（１５）式、（１
６）式および（１７）式によって求められる空乏層幅お
よび静電容量に基づいて、ワイドギャップ半導体の膜厚
の設計ができる。このワイドギャップ半導体の膜厚の設
計にあたっては、上記と同様、光導電層２０２の透明電
極２０１側により高い電圧を印加させるため、透明電極
２０１側の静電容量Ｃｗｐｉを遮光層２０５側の静電容
量よりも小さくすることが必要である。

【０１２１】次に、キャリアブロッキング層として光導
電層２０２の透明電極２０１側および遮光層２０５側に
絶縁膜（図示せず）を用いた場合について説明する。

【０１２２】一般に、理想的な絶縁膜では、電子のトン
ネル現象を除けばキャリアの輸送は無いと考えられる。
これにより、絶縁膜と半導体との接合によって形成され
る空乏層幅（Ｗ_ISi ）や静電容量（Ｃ_ISi ）は、以下の
（１８）式および（１９）式によって与えられる。

【０１２３】 Ｗ_ISi ＝√（２ε_Siφ_S ／ｑＮ_D ） ・・・・・（１８） Ｃ_ISi ＝ε_I ／｛ｔ_I ＋（ε_I ／ε_Si）（２ε_Siφ_S ／ｑＮ_D ）^1/2 ｝ ・・・・・（１９） ここで、ε_I は絶縁膜の誘電率、ｔ_I は絶縁膜の膜厚で
ある。また、φ_S は表面ポテンシャルであり、下記の
（２０）式にて示される。

【０１２４】 φ_S ＝２ｋ_B Ｔ１ｎ（Ｎ_D ／ｎ_i ） ・・・・・（２０） この場合でも、光導電層２０２の透明電極２０１側に遮
光層２０５側より高い電圧を印加させるためには、光導
電層２０２の透明電極２０１側の空乏層幅を、遮光層２
０５側の空乏層幅よりも大きくする必要がある。そこ
で、以下にその方法を示す。

【０１２５】’’ 透明電極２０１側の絶縁膜と接合
するａ−Ｓｉ：Ｈ膜２０３ａのドナー密度を、遮光層２
０５側の絶縁膜と接合するａ−Ｓｉ：Ｈ膜２０３ｂのド
ナー密度よりも小さくする。

【０１２６】’’ 透明電極２０１側に設ける絶縁膜
の厚みを、遮光層２０５側に設ける絶縁膜の厚みよりも
大きくする。

【０１２７】’’ 透明電極２０１側に設ける絶縁膜
の誘電率を、遮光層２０５側に設ける絶縁膜の誘電率よ
りも小さくする。

【０１２８】このような上記’’〜’’の方法を用
いれば、透明電極２０１側の空乏層幅を大きくすること
や静電容量を小さくすることができ、遮光層２０５側で
の余分な電圧ロスを防ぐことができる。これにより、光
導電層２０２の透明電極２０１側に遮光層２０５側より
高い電圧を印加することができる。

【０１２９】以上のことから、光導電層２０２の両端に
絶縁膜をキャリアブロッキング層として設けた場合、遮
光層２０５側にワイドギャップ半導体や伝導型の異なる
同じ材料の半導体をキャリアブロッキング層として設け
た場合、あるいは透明電極２０１側にワイドギャップ半
導体や絶縁膜とワイドギャップ半導体との積層膜をキャ
リアブロッキング層として設けた場合であっても、光導
電層２０２の透明電極２０１側に形成される空乏層幅を
遮光層２０５側に形成される空乏層幅よりも大きくする
か、あるいは光導電層２０２の透明電極２０１側に形成
される空乏層の静電容量を遮光層２０５側に形成される
空乏層の静電容量よりも小さくすることで、光導電層２
０２の透明電極２０１側に高い電圧が印加されるように
なっている。

【０１３０】したがって、このように設計された光導電
層２０２は、明時には広義な意味でのダイオード素子の
特性に極めて近い特性を有し、明時のインピーダンスは
小さくなる。また、透明電極２０１および遮光層２０５
からのキャリアインジェクションを阻止することができ
るので、暗時のインピーダンスは、従来の素子よりも大
きくなる。この結果、明暗時のインピーダンス比は、従
来のどの素子よりも大きくすることができるので、理想
的な光導電層２０２を得ることができ、この光導電層２
０２を使用した光書込み型液晶素子の性能を大幅にアッ
プすることができる。

【０１３１】また、上記のように設計されたいずれの光
導電層２０２であっても、光照射による内部電位の大き
さは従来の素子に比べて非常に小さくなり、明時に液晶
層に直流成分（ＤＣバイアス）が余りかからない。した
がって、この光導電層２０２を使用すれば、信頼性の高
い光書込み型液晶素子が得られる。

【０１３２】以上の設計条件を満たすキャリアブロッキ
ング層を有する光導電層を備えた光書込み型液晶素子と
しては、次の２種類の構造が考えられる。即ち、一つ
は、キャリアブロッキング層を光導電層の両側に設けた
ものである。もう一つは、透明電極側のキャリアブロッ
キング層を光導電層の端部に設ける一方、遮光層側のキ
ャリアブロッキング層を光導電層の内部に設けたもので
ある。この２つの構造の光書込み型液晶素子におけるエ
ネルギーバンドダイヤグラムを、図４（ａ）ないし図４
（ｃ）、図５（ａ）ないし図５（ｃ）、図７１および図
７２に示す。

【０１３３】図４（ａ）ないし図４（ｃ）は、光導電層
７３の両側にキャリアブロッキング層７２・７４が設け
られた素子構造のエネルギーバンドダイヤグラムを示
す。尚、図７１は、成膜時におけるエネルギーバンドダ
イヤグラムであり、これが熱平衡状態に達すると図４
（ａ）に示すエネルギーバンドダイヤグラムになる。ま
た、図５（ａ）ないし図５（ｃ）は、一方のキャリアブ
ロッキング層７４が光導電層７３ａ・７３ｂ間に設けら
れた素子構造のエネルギーバンドダイヤグラムを示す。
尚、図７２は、成膜時におけるエネルギーバンドダイヤ
グラムであり、これが熱平衡状態に達すると図５（ａ）
に示すエネルギーバンドダイヤグラムになる。

【０１３４】図４（ａ）ないし図４（ｃ）に示す素子構
造では、図４（ａ）に示す熱平衡状態、図４（ｂ）に示
す正バイアス印加状態、図４（ｃ）に示す負バイアス印
加状態から、暗時の場合には、正バイアス時も負バイア
ス時もキャリアブロッキング層７２・７４によって透明
電極７１および遮光層７５からのキャリアインジェクシ
ョンが阻止されていることが分かる。これによって、光
導電層７３の暗状態の部分は、非常に高抵抗となり暗電
流が流れにくいハイインピーダンスの状態となる。一
方、明時の場合には、光導電層７３の透明電極７１側に
遮光層７５側よりも広い空乏層が形成されているので、
光導電層７３の透明電極７１側に多く電圧が印加され、
光電流を効率良く得ることができ、しかも内部電位の大
きさも小さくなっている。これによって、光導電層７３
の明状態の部分は、インピーダンスが従来の素子構造の
ものに比べて小さくなっている。また、図５（ａ）ない
し図５（ｃ）に示す素子構造においても、同様の効果を
得ることができる。

【０１３５】以上のように本発明の素子構造では明暗時
のインピーダンス比は従来開発されたもの（広義な意味
でのダイオード素子も含めて）よりも大きくなり、光感
度を大幅に改善することができる。この結果、光書込み
型液晶素子に本発明の素子を適用すると光導電層の光感
度の向上に伴い光書込み型液晶素子としても光感度が改
善できる。

【０１３６】また、光導電層の明暗時のインピーダンス
比が大きくなることで特に明時の液晶層にかかる電圧が
大きくなりコントラストが従来のものよりも大きくな
る。さらに、従来の素子に比べて内部電位の発生が小さ
くなるため液晶層にかかる直流成分を抑制することがで
き光書込み型液晶素子の長寿命化が可能になる。

【０１３７】さらに、光導電層の飛躍的な性能向上に伴
って、光導電層の光感度が良くなるので、低い駆動電圧
によっても光書込み型液晶素子の動作が可能になり、光
書込み型液晶素子の駆動電圧の低電圧化を可能にし、こ
の結果、省電力化を可能にする。また、この光導電層は
温度依存性の大きい整流性の素子ではないので、温度に
対しての性能のブレが非常に小さく、この結果、温度依
存性も小さくなる。

【０１３８】本実施の形態１では、光導電層の両側にキ
ャリアブロッキング層として絶縁膜を用いた素子構造を
有する光書込み型液晶素子についての説明を行ない、他
の素子構造については、実施の形態２以下に示す。

【０１３９】本実施の形態に係る投射型の液晶表示装置
は、図３に示すように、液晶ライトバルブ（光書込み型
液晶素子）１を備えている。この液晶ライトバルブ１
は、光の入射によりインピーダンスが変化する光導電
層、前面側から入射してくる光（読出し光Ｒ）を反射す
る光反射層、および液晶層を有しており、背面側から書
込み光Ｗを受けると、その領域が、光導電層のインピー
ダンスの変化により液晶層部分においてその配向状態、
つまり光学的特性を変えるという機能を有している。即
ち、液晶ライトバルブ１は、ＣＲＴ等の画像形成デバイ
スからの書込み光Ｗが入射されると、書込み画像に応じ
て液晶が変調される。尚、上記液晶ライトバルブ１の光
導電層についての詳細は後述する。

【０１４０】また、液晶ライトバルブ１は、表示モード
としてハイブリッドフィールドエフェクトモード（以
下、ＨＦＥモードと略記）によって駆動される。このた
め、液晶ライトバルブ１の前面には、偏光ビームスプリ
ッタ２が配されている。そして、読出し光源５から発せ
られ、レンズ６にて集光される読出し光Ｒを、偏光ビー
ムスプリッタ２で直接偏光して液晶ライトバルブ１に入
射させるようになっている。

【０１４１】この偏光ビームスプリッタ２を挟んで液晶
ライトバルブ１との対向位置には、レンズ３が配され、
さらにこのレンズ３の前方には、スクリーン４が配され
ている。

【０１４２】したがって、上記構成の投射型の液晶表示
装置では、ＣＲＴ等の画像形成デバイスからの書込み光
Ｗが、液晶ライトバルブ１の背面側に入射され、液晶ラ
イトバルブ１に画像が形成される。一方、読出し光源５
から照射される光は、レンズ６で集光された後、偏光ビ
ームスプリッタ２で直接偏光されて読出し光Ｒとして、
液晶ライトバルブ１の前面側に入射される。入射された
読出し光Ｒは、液晶ライトバルブ１内の光反射層によっ
て前面側に再び反射される。このとき、液晶ライトバル
ブ１の液晶層のうち、書込み光Ｗを受けた画素に対応す
る液晶層部分では、液晶の配向状態が変化している。し
たがって、この画素部分に入射された読出し光Ｒは、光
反射層により反射された後、入射時と偏光方向が変わっ
ており、偏光ビームスプリッタ２を透過することができ
る。この透過光は、レンズ３で拡大され、スクリーン４
に照射される。

【０１４３】つまり、上記投射型の液晶表示装置は、液
晶ライトバルブ１がＨＦＥモードによって駆動されてい
るので、液晶層内では、正の誘電異方性をもつネマティ
ック液晶が４５°にねじられた配向状態となっており、
液晶層に電圧が印加されている場合、液晶分子は電界応
答し基板法線方向にティルトして行き、入射した光は液
晶分子のティルトとツイストからくる複屈折効果と反射
により偏光方向が回転する。この回転を受けた光が偏光
ビームスプリッタ２を透過しスクリーン４は明状態にな
る。一方、電圧が印加されない場合、液晶の旋光性によ
って、液晶層に入射された光は、反射されても入射時の
偏光方向が保持されるため偏光ビームスプリッタ２を透
過できないので、画像が投射されずにスクリーン４上は
暗状態となる。以上のことから、液晶ライトバルブ１に
形成された画像が、レンズ３を介してスクリーン４に拡
大投影されるようになっている。

【０１４４】ここで、上記液晶ライトバルブ１の構造に
ついて以下に説明する。

【０１４５】液晶ライトバルブ１は、図２に示すよう
に、絶縁性透明基板としてのガラス基板１１ａ・１１ｂ
を、絶縁性の樹脂等からなるスペーサシール２０・２０
を介して対向配置し、その間に液晶層２２を挟持した構
造となっている。

【０１４６】上記ガラス基板１１ａは、光（書込み光
Ｗ）の入射面側に光の反射を防止する反射防止膜１２ａ
が形成されている。また、ガラス基板１１ａの反射防止
膜１２ａの形成面と反対面側には、ＩＴＯ膜１３ａとＳ
ｎＯ₂ 膜１４とからなる透明電極３１、キャリアブロッ
キング層１５、光導電層１６、キャリアブロッキング層
１７、遮光層１８、多層膜誘電体ミラー層１９、配向膜
２１ａが順に積層されている。

【０１４７】一方、ガラス基板１１ｂは、ガラス基板１
１ａと同様に光（読出し光Ｒ）の入射面側に光の反射を
防止する反射防止膜１２ｂが形成されている。また、ガ
ラス基板１１ｂの反射防止膜１２ｂの形成面と反対面側
には、ＩＴＯ膜１３ｂ、配向膜２１ｂが順に積層されて
いる。

【０１４８】上記ガラス基板１１ａの透明電極３１とガ
ラス基板１１ｂのＩＴＯ膜１３ｂとには、図示しない電
源が接続されており、液晶ライトバルブ１を駆動するよ
うになっている。

【０１４９】つまり、上記液晶ライトバルブ１は、電源
により透明電極３１およびＩＴＯ膜１３ｂに電圧が印加
された状態で、書込み光Ｗがガラス基板１１ａ側から入
射されると、入射された書込み光Ｗの光の強度に応じ
て、光導電層１６内にキャリアが発生する。これによっ
て、キャリアの発生した部位に対応した液晶層２２の液
晶の配向状態が変わる、即ち変調される。この状態で、
読出し光Ｒがガラス基板１１ｂ側から入射されると、液
晶層２２内で電界が印加された部位で読出し光Ｒが偏光
される。そして、偏光された読出し光Ｒは、多層膜誘電
体ミラー層１９にて反射され、再びガラス基板１１ｂか
ら出射される。

【０１５０】ここで、上記液晶ライトバルブ１の製造方
法について、以下に説明する。

【０１５１】先ず、絶縁性透明基板として、例えばコー
ニング社製７０５９研磨ガラスからなるガラス基板１１
ａ上に、スパッタリング法により、Ｉｎ₂ （Ｓｎ）Ｏ₃
からなるＩＴＯ膜１３ａを１０００Å、ＳｎＯ₂ （アン
チモン（ｓｂ）ドープ）膜１４を３００Å積層して透明
電極３１を形成し、この上に電子ビーム（ＥＢ）蒸着法
によりＴｉＯ₂ からなる無機絶縁膜としてのキャリアブ
ロッキング層１５を８５０Åの厚さに蒸着した。

【０１５２】次いで、プラズマＣＶＤ法（化学気相成長
法）により水素化非晶質シリコン層からなる光導電層１
６を次のようにして厚さ１０μｍ堆積した。即ち、光導
電層１６は、ＳｉＨ₄ ガスを反応炉に導入し、高周波電
力（１３．５６ＭＨｚ）を印加してグロー放電分解し、
ａ−Ｓｉ：Ｈ膜を堆積した。このようにして得られたａ
−Ｓｉ：Ｈ膜は、優れた光導電性を示し、電気測定した
場合、σ_dark（暗導電率）＝２．０×１０^-12 Ω^-1ｃｍ
^-1、σ_photo （明導電率、２５０μＷ／ｃｍ²照射下）
＝２．４×１０^-7Ω^-1ｃｍ^-1である。

【０１５３】次に、このａ−Ｓｉ：Ｈ膜上に、ＥＢ蒸着
法によりＴｉＯ₂ からなる無機絶縁膜としてのキャリア
ブロッキング層１７を前記のキャリアブロッキング層１
５の蒸着と同条件で３００Åの厚さに蒸着した。

【０１５４】次いで、遮光層（ａ−ＳｉＧｅ：Ｈ膜）１
８をプラズマＣＶＤ法により５０００Å堆積した。即
ち、遮光層１８は、ＳｉＨ₄ ガスとＧｅＨ₄ ガスとを反
応炉に導入し、グロー放電分解し、ａ−ＳｉＧｅ：Ｈ膜
を堆積した。こうして得られたａ−ＳｉＧｅ：Ｈ膜は優
れた遮光性を示す。即ち、ａ−ＳｉＧｅ：Ｈ膜は、光波
長６５０ｎｍに対してα（光吸収係数）＝１．９×１０
⁵ ｃｍ^-1を示す。

【０１５５】そして、遮光層１８上に、低屈折率材料の
膜と高屈折率材料の膜とを光学条件λ／４＝（ｎｄ）で
交互に積層してなる多層膜誘電体ミラー層１９を形成し
た。ここでは、ＥＢ蒸着法により、低屈折率材料の膜と
してＳｉＯ₂ （二酸化ケイ素）膜と高屈折率材料の膜と
してＴｉＯ₂ （二酸化チタン）膜とを交互に積層して１
２層に堆積した。ＳｉＯ₂ 膜の膜厚およびＴｉＯ₂ 膜の
膜厚は、読出し光Ｒの中心波長によって決定される。例
えば、読出し光Ｒの中心波長が５５０ｎｍの場合（緑領
域の波長の光）では、ＳｉＯ₂ 膜の膜厚が９４０Å、Ｔ
ｉＯ₂ 膜の膜厚が５９０Åとなる。

【０１５６】その後、多層膜誘電体ミラー層１９上に、
ポリイミド膜からなる配向膜２１ａを印刷法により７０
０Å形成する。このようにして形成された配向膜２１ａ
は、ラビング工程を通じて配向処理が施される。

【０１５７】一方、他方の絶縁性透明基板としてのガラ
ス基板１１ｂ上に、スパッタリング法により、透明電極
３１としてのＩｎ₂ （Ｓｎ）Ｏ₃ からなるＩＴＯ膜１３
ｂを１０００Å積層する。この上に、配向膜２１ｂを配
向膜２１ａと同様の方法で７００Å形成し、ラビング工
程を通じ配向処理を施す。尚、上記のガラス基板１１ｂ
は、ガラス基板１１ａと同様のコーニング社製７０５９
研磨ガラスを使用する。

【０１５８】尚、上記配向膜２１ａおよび配向膜２１ｂ
のラビング方向は、一方に対して４５°回転させたアン
チパラレル方向とする。

【０１５９】上記のように構成された書込み側の基板、
即ちガラス基板１１ａ側にスペーサを散布し、ガラス基
板１１ａとガラス基板１１ｂとをスペーサシール２０・
２０を介して貼り合わせる。こうして基板を貼り合わせ
て得られる３μｍのセル厚領域に、正の屈折率異方性を
もつ液晶を真空注入して、光書込み型液晶素子としての
液晶ライトバルブ１を得る。

【０１６０】このように製造した液晶ライトバルブ１の
光導電層１６近傍のエネルギーバンドダイヤグラムは、
図１に示すように、光導電層１６の両側に設けられたキ
ャリアブロッキング層１５およびキャリアブロッキング
層１７で伝導帯の下端のエネルギー準位が高くなってい
る。この場合、上記したように、キャリアブロッキング
層１５の厚みは８５０Å、キャリアブロッキング層１７
の厚みは３００Åとなっている。これは、遮光層１８側
のキャリアブロッキング層１７は、遮光層１８からのキ
ャリアインジェクションを阻止するだけの膜厚にしてい
るのに対し、透明電極３１側のキャリアブロッキング層
１５は、透明電極３１からのキャリアインジェクション
を阻止するだけでなく光導電層１６の透明電極３１側に
高抵抗領域を形成させるための膜厚を必要としているた
めである。

【０１６１】上記のようにして作製した光書込み型液晶
素子の光書込み側の光導電層と遮光層１８との積層膜の
明暗時のインピーダンスと、光書込み型液晶素子をプロ
ジェクションとして用いた場合の読み出し光の反射特性
について、図６ないし図９に基づいて以下に説明する。

【０１６２】先ず、光書込み型液晶素子の明暗時のイン
ピーダンスと交流電圧との関係を図６に示す。尚、光書
込み型液晶素子に対して、駆動周波数５６０Ｈｚの交流
電圧を０．２Ｖ〜８．０Ｖまで変化させて印加するもの
とする。

【０１６３】図６から、暗時のインピーダンスは印加電
圧には関わらず７×１０⁶ Ωの一定値をとり、明時のイ
ンピーダンスは印加電圧が大きくなるに伴い大きくなっ
ていることが分かる。実際に、光書込み型液晶素子とし
て、この積層膜に印加される電圧は暗時でおよそ３．０
Ｖ、明時でおよそ１．５Ｖ程度である。従って、Ｚphot
o （書込み光強度：２５０μＷ／cm² ）＝８×１０
⁵ Ω、Ｚdark＝７×１０⁶Ωとなるので、明暗時のイン
ピーダンス比は８．７５となり、従来のもの（後述の表
２に示す比較例参照）よりもインピーダンス比が大きく
なっている。

【０１６４】また、光書込み型液晶素子の両バイアス時
での電流密度を明暗時について測定した結果を、図７お
よび図８に示す。尚、図７は、光導電層１６のみの電流
密度を示し、図８は、光導電層１６と遮光層１８とを積
層した状態での電流密度を示すものとする。

【０１６５】図７および図８から、光導電層１６のみの
場合と、光導電層１６と遮光層１８とを積層した場合と
も、暗時では、両バイアスで高抵抗を示し、しかも対称
的な状態となっていることが分かる。

【０１６６】また、明時では、インピーダンスが小さく
なり、内部電位Ｉ、Ｉ’の発生も０．４Ｖと小さくなっ
ていることが分かる。これにより、内部電位による液晶
層２２にかかる直流成分を抑制することができるので、
液晶層２２の延命化を図ることができ、この結果、光書
込み型液晶素子の長寿命化が可能になる。

【０１６７】また、図９に示す印加電圧と読み出し光の
反射率との関係、即ち反射特性で示されるように、矩形
波の印加電圧５Ｖ時の暗時における反射率は最低（ボト
ム）になり、一方、明時（書込み光強度：２５０μＷ／
cm² ）の反射率は最高（ピーク）になる。光導電層の光
感度が大幅に改善されたことで、このようにある印加電
圧で暗時のボトムと明時のピークが一致する反射率特性
を示すようになり、これによって、コントラストが向上
する。実際に、上記構成の光書込み型液晶素子では、コ
ントラスト２００を実現した。

【０１６８】また、光導電層の暗時のインピーダンスが
従来のものよりも大きく、且つ明時のインピーダンスが
従来のものよりも小さいため、生成されたキャリアの横
方向の拡散が抑制され、この結果、解像度は向上する。
解像度測定では１００lp／mmが得られた。

【０１６９】尚、本実施の形態では、光導電層側の透明
電極３１としてＩｎ₂ （Ｓｎ）Ｏ₃とＳｎＯ₂ ：Ｓｂの
積層膜を用いたが、これに限定するものではなく、この
他にＺｎＯ：ＡｌやＺｎＯ：ＢやＣｄＯ：ＡｌやＣｄ
Ｏ：Ｂ等をスパッタリング法で成膜しても良い。このと
きの成膜法としては、ＥＢ法を用いても良い。更に、こ
れらの膜は、単膜でも積層膜でも良い。

【０１７０】また、本実施の形態では、透明電極３１側
に絶縁膜を形成する場合にＴｉＯ₂を８７０Å堆積した
が、材料も膜厚もこれに限定するものではなく、例えば
材料にＣｅＯ₂ 等を用いても良く、また、膜厚も３４ｎ
ｍ〜１３６ｎｍ程度の範囲であれば良い。

【０１７１】さらに、ある絶縁膜の材料（特に絶縁膜材
料の屈折率に注目する）とその膜厚との組み合わせによ
って、書込み光の反射を抑制することができ、この結
果、書込み光を有効に光導電層に導くことができること
が分かっている。したがって、光書込み型液晶素子の光
感度を良くするためには、本実施の形態における素子構
造の光書込み型液晶素子では、上記のように書込み光を
有効に利用することができる絶縁膜を使用している。

【０１７２】このように、光導電層のインピーダンス特
性を満足すると共に、書込み光を有効利用できる絶縁膜
の構造、素材、膜厚等の具体的な例を表１に示す。

【０１７３】

【表１】

【０１７４】ここで、本願の比較例として、光導電層に
ｐｉｎ型素子用い、表１に示された絶縁膜を用いない場
合、書込み光が光導電層に何％透過しているか調べた。
但し、書込み光のガラス基板との反射分のおよそ４％は
測定に含まない。このガラス基板の書込み光の反射を小
さくするには、書込み光側のガラス基板表面に空気（屈
折率１）とガラス（屈折率１．５２）の屈折率の間の材
料をλ／４条件で蒸着することで実現している。一方、
読み出し光の反射も、上記した書込み光側の反射を抑制
する光学条件を用いて小さくしている。

【０１７５】上記比較例の光導電層の書込み光の透過率
を図１１に示す。ここでは、上記実施の形態に従い透明
電極３１の膜厚は、同条件で１３００Åとした。図１１
から分かるように、比較例のｐｉｎ素子を用いた光導電
層では波長６００〜７００ｎｍの書込み光の平均透過率
は８８．５％となり、１０％以上の書込み光をロスして
いることが分かる。一方、上記の表１に示した絶縁膜を
使用した場合の光導電層の書込み光の透過率を図１０に
示す。この図１０から分かるように、表１に示す絶縁膜
を用いた光導電層では波長６００〜７００ｎｍの書込み
光のロスは１％以下に抑えられ、書込み光が有効に光導
電層に導かれていることが分かる。

【０１７６】ここで、本実施の形態の光書込み型液晶素
子の比較例として光導電層にａ−Ｓｉ：Ｈからなるｐｉ
ｎ型の素子を用いた場合の光書込み型液晶素子の反射率
特性および光導電層のインピーダンスについて、図１２
および図１３に基づいて説明する。

【０１７７】上記のｐｉｎ型素子はａ−Ｓｉ：Ｈからな
り、ｉ層の膜厚は上記実施の形態と同じ１０μｍとし、
ｐ層の膜厚は２００Å、ｎ層は１０００Å堆積してい
る。その他の製造に関する条件は本願の実施の形態に示
したように同じとした。

【０１７８】先ず、図１３において、この光導電層の明
暗時のインピーダンスを本発明の素子と比較すると、ｐ
ｉｎ型素子では暗時のインピーダンスが本発明の素子の
インピーダンス（図６）よりも小さくなっていることが
分かる。さらに、ｐｉｎ型素子では、印加電圧依存性
（印加電圧に逆比例しインピーダンスが小さくなる現
象）が観測される。一方、明時のインピーダンスは本発
明の素子と同程度となっていることが分かる。

【０１７９】次に、図１２において、本願の素子構造の
光導電層（図９）と比較した結果、以下のことが分かっ
た。

【０１８０】暗時の反射率のボトムにおける電圧変動
幅のマージンが小さい。

【０１８１】明時の反射率のピークが暗時の反射率の
ボトムと同一電圧値になっていない。

【０１８２】このため、ｐｉｎ型素子を用いた光書込み
型液晶素子は、必要な書込み光の強度（読み出し光がお
おむね最大となるような書込み光の強度）が“４５０μ
Ｗ／cm² ”と光感度が低く、また、コントラストも“１
５０”と低く、また、内部電位（０．７Ｖ）も発生す
る。

【０１８３】さらに、本実施の形態の光書込み型液晶素
子の他の比較例として、光導電層にエネルギーバンドダ
イヤグラムのエネルギー構造が対称型となるキャリアブ
ロッキング層を用いた場合の光書込み型液晶素子の反射
率特性および光導電層のインピーダンスについて、図１
４および図１５に基づいて説明する。

【０１８４】上記のキャリアブロッキング層は、無機絶
縁膜としての酸化ケイ素を使用し、その膜厚を３００Å
とした。光導電層のｉ層は、ａ−Ｓｉ：Ｈ膜を使用し、
その膜厚を１０μｍとした。その他の製造に関する条件
は実施の形態１に示したように同じとした。

【０１８５】先ず、図１５に示すインピーダンスのグラ
フから、この光導電層の明暗時のインピーダンスは、本
願の光導電層と較べて、暗時のインピーダンスはｐｉｎ
型素子のように印加電圧依存性は無いものの、本願の光
導電層（図６）のようなインピーダンスとはならず、ま
た、明時のインピーダンスは、本願の光導電層あるいは
ｐｉｎ型素子のように低インピーダンスとはならないこ
とが分かる。

【０１８６】次に、図１４に示す反射率のグラフから、
明時の反射率のピークが暗時の反射率のボトムと同一電
圧値になっていないことが分かる。このため、対称型素
子を用いた光書込み型液晶素子は、必要な書込み光の光
強度が“６００μＷ／cm² ”と光感度が低く、また、コ
ントラストも“１５０”と低い。

【０１８７】これらの結果をまとめると表２のようにな
る。

【０１８８】

【表２】

【０１８９】以上のように、表２から、比較例の素子構
造の光導電層と本願の素子構造の光導電層の明暗時のイ
ンピーダンス比を較べた場合、本願の素子構造の光導電
層の方が大きくなることが分かる。このことにより、本
願の光導電層を光書込み型液晶素子に用いれば、光感度
を大幅に改善することができ、この結果、コントラスト
や解像度も向上させることができる。また、本願の素子
構造の光導電層では、キャリアインジェクションが起こ
らないように設計されているため比較例のｐｉｎ型素子
構造の光導電層に示されるような整流性は無いので、温
度依存性と寿命も著しい改善を実現することが可能とな
る。

【０１９０】尚、本実施の形態では、光導電層としてｉ
型のａ−Ｓｉ：Ｈ膜を用いたが、これに限定するもので
はなく、例えばＰ−ＣＶＤ成膜中に少量のＢ₂ Ｈ₆ を導
入して成膜したａ−Ｓｉ：Ｈ膜やａ−Ｓｉ：Ｆ：Ｈ膜で
あっても良い。さらに、ａ−Ｓｉ：Ｈ膜やａ−Ｓｉ：
Ｆ：Ｈ膜に少量のＢを添加したものであっても良い。

【０１９１】さらに、光導電層としてａ−Ｓｉ：Ｆ：Ｈ
膜を用いる場合、そのＰ−ＣＶＤ法による成膜法として
は、ＳｉＨ₄ とＳｉＦ₄ を導入し成膜する方法やＳｉＨ
₄ とＳｉＦ₄ とＨ₂ を導入し成膜する方法あるいはＳｉ
Ｆ₄ とＨ₂ を導入し成膜する方法がある。このａ−Ｓ
ｉ：Ｆ：Ｈ膜は、本実施の形態に示したａ−Ｓｉ：Ｈ膜
よりも書込み光の波長６００〜７００ｎｍでの吸収係数
が少し大きいことが分かっている。吸収係数が大きけれ
ば、光導電膜に入射された書込み光が実施の形態で示し
たものよりも高抵抗領域での生成キャリアが増加し電界
によるエネルギー利得を受けるキャリア数が増えるの
で、光導電率が増加する。また、ａ−Ｓｉ：Ｆ：Ｈ膜
は、ａ−Ｓｉ：Ｈ膜に較べて光劣化（Ｓｔａｅｂｌｅｒ
Ｗｒｏｎｓｋｉ効果：光を照射すると明導電率、暗導
電率共に低下する現象）が抑制できる効果がある。さら
に、このａ−Ｓｉ：Ｆ：Ｈ膜は、成膜速度を上げても光
導電特性が劣化しない効果があるので、光導電層が膜厚
（数μｍ〜２０μｍ）となっても高速成膜が可能にな
る。

【０１９２】また、ａ−Ｓｉ：Ｆ：Ｈ膜にＢ等のアクセ
プタを少量添加した場合もａ−Ｓｉ：Ｈ膜に少量のＢ等
を添加した場合と同様の効果がある。

【０１９３】したがって、ａ−Ｓｉ：Ｆ：Ｈ膜や少量の
Ｂ等を添加したａ−Ｓｉ：Ｆ：Ｈ膜を光導電層として用
いた光書込み型液晶素子は、光感度やコントラストや解
像度が向上するだけでなく高品質な状態で長寿命化が可
能となる。

【０１９４】また、光導電層は、１０μｍ程度の膜厚で
あるので、光吸収層（キャリア発生層）として書込み光
のほとんどを吸収する膜、即ち透明電極３１側の絶縁層
上の光導電層に少量Ｂ添加のａ−Ｓｉ：Ｈ膜やａ−Ｓ
ｉ：Ｆ：Ｈ膜や少量Ｂ添加のａ−Ｓｉ：Ｆ：Ｈ膜を用い
ても良く、また、キャリア輸送層としては実施の形態に
示したａ−Ｓｉ：Ｈ膜を用いても良く、これらのいずれ
の組み合わせであっても良い。

【０１９５】また、遮光層１８の材料もａ−ＳｉＧｅ：
Ｈに限定するものではなく、例えば有機材料やサーメッ
トでも良い。

【０１９６】一般に、高解像度を実現するためには、高
インピーダンスの遮光材料を使用する必要がある。しか
しながら、高インピーダンスの遮光材料を使用すれば、
光導電層に電圧が印加されにくくなる。このため、従来
では、解像度を犠牲にして、遮光層には低インピーダン
スの材料を使用し、光導電層に電圧が印加され易くし、
光感度を向上させるようになっていった。ところが、本
実施の形態の光導電層の素子構造によれば、光感度が向
上しているので、遮光層１８に高インピーダンスの材料
を使用しても良いようになり、遮光層１８に、従来より
も高インピーダンスの材料を使用できるようになり、こ
の点からも高解像度が実現できるようになった。

【０１９７】また、本実施の形態の多層膜誘電体ミラー
層１９は、読み出し光が可視光の緑領域で設計している
が、これに限定するものではなく、例えば、青領域や赤
領域でも同じようにλ／４条件で設計しても良く、光学
膜厚に従って堆積する。上記多層膜誘電体ミラー層１９
は、低屈折率材料の膜としてＳｉＯ₂ 膜を用い、また、
高屈折率材料の膜としてＴｉＯ₂ 膜を用いているが、こ
れに限定するものではない。したがって、低屈折率材料
としては、例えばＢａＦ₂ 、ＮａＦ、ＭｇＦ₂、ＡｌＦ
₃ 、ＣａＦ₃ 、ＳｒＦ₂ 、ＬｉＦ、Ｎａ₃ ＡｌＦ₆ 、Ｎ
ａ₅ Ａｌ₃ Ｆ₁₄を用いることができる。また、高屈折率
材料としては、例えばＬａＦ₃ 、Ｙ₂ Ｏ₃ 、ＷＯ₃ 、Ｓ
ｃ₂ Ｏ₃ 、ＰｂＦ₂ 、ＮｄＦ₃ 、Ｓｍ₂ Ｏ₃ 、Ｐｒ₆ Ｏ
₁₁、ＭｏＯ₃ 、Ｌａ₂ Ｏ₃ 、Ｅｕ₂ Ｏ₃ 、Ｂｉ₂ Ｏ₃ 、
ＺｎＳ、ＺｎＯ、ＮｄＯ₃ 、ＣｅＦ₃ 、Ａｌ₂ Ｏ₃ 、Ｍ
ｇＯ、ＨｆＯ₂ 、Ｓｉ₃ Ｎ₄ 、ＺｒＯ₂ 、Ｓｂ₂ Ｏ₃ 、
Ｔａ₂ Ｏ₅ 、ＣｅＯ₂ を用いることができる。

【０１９８】また、これらの材料を用いて作製した多層
膜誘電体ミラー層１９は、吸湿によるインピーダンス低
下や反射率低下や反射波長が変化する等問題があるの
で、膜の充填率を高くする成膜条件を用いて堆積した
り、ＥＢ蒸着時にイオンビームおよび中和用電子ビーム
を同時に照射し膜の充填率を高くできるイオンアシスト
蒸着法（ＩＡＤ）を用いる必要がある。

【０１９９】以上、本実施の形態では、液晶層２２の表
示モードはＨＦＥモードであるが、これに限定するもの
でなく、例えば垂直配向性のＥＣＢ（電界制御型複屈
折）モード、ＰＤＬＣ（ポリマー分散型液晶）モード、
ＦＬＣ（強誘電性液晶）モード、ＦＣ（相転移型液晶）
モード、ＤＳ（動的散乱型液晶）モード、あるいはＧＨ
（ゲスト・ホスト）モードを用いても良い。

【０２００】また、本実施の形態では光書込み型液晶素
子を駆動するために５００Ｈｚの矩形波を用いたが、交
流周波数であれば、１２０Ｈｚ〜３０ｋＨｚ程度の範囲
であれば良い。また、駆動波形も矩形に限定するもので
はなく、例えば周期を持つ関数で定義できる交流の駆動
波形であれば良い。

【０２０１】上記の実施の形態１では、図１に示すよう
に、光導電層１６の両側にキャリアブロッキング層１５
・１７を設けた構造により、透明電極３１および遮光層
１８からの光導電層へのキャリアインジェクションを防
止することを特徴としており、このため、光導電層１６
は、ｉ型のａ−Ｓｉ：Ｈ膜によって構成されており、こ
のｉ型のａ−Ｓｉ：Ｈ膜中のドナー密度はほぼ均一とな
るように形成されている。

【０２０２】ところで、このｉ型のａ−Ｓｉ：Ｈ膜のド
ナー密度を、透明電極３１側よりも遮光層１８側の方が
大きくなるように形成することで、光導電層の透明電極
３１側に設けられている絶縁層と光導電層との接合によ
る最大空乏層幅が、遮光層１８側に設けられている絶縁
層と光導電層との接合による最大空乏層幅よりも大きく
なり、したがって、透明電極３１側の静電容量が、遮光
層１８側の静電容量よりも小さくなり、これによって光
導電層の透明電極３１側に高い電圧が印加される。この
ような効果を奏する素子構造について以下の実施の形態
２にて説明する。

【０２０３】〔実施の形態２〕本発明の他の実施の形態
について図１７（ａ）ないし図１９に基づいて説明すれ
ば、以下の通りである。尚、説明の便宜上、上記実施の
形態１と同一機能を有する部材には、同一番号を付記
し、その説明は省略する。以下の各実施の形態において
も同様とする。

【０２０４】本実施の形態に係る光書込み型液晶素子
は、ｉ型のａ−Ｓｉ：Ｈ膜のドナー密度を、透明電極３
１側よりも遮光層１８側の方が大きくなるように形成さ
れており、その光導電層１６のエネルギーバンドダイヤ
グラムは、図１７（ｂ）および図１７（ｃ）に示すよう
になる。尚、図１７（ａ）は、上記実施の形態１の光導
電層１６のエネルギーバンドダイヤグラムを示すもので
ある。

【０２０５】図１７（ｂ）に示すエネルギーバンドダイ
アグラムは、光導電層のドナー密度が、透明電極３１側
から遮光層１８側に向かって連続して増加するようにし
た構造の光導電層１６’を備えた素子構造のものであ
り、また、図１７（ｃ）に示すエネルギーバンドダイア
グラムは、光導電層のドナー密度が、透明電極３１側か
ら遮光層１８側に向かって段階的に増加するようにした
構造の光導電層１６’’を備えた素子構造のものであ
る。

【０２０６】先ず、図１７（ｂ）に示す素子構造の光導
電層の製造方法について説明する。このように、光導電
層１６’のドナー密度を、透明電極３１側から遮光層１
８側に連続的に増加させるための、光導電層１６’の製
造方法には、少なくとも以下に示す３つの製造方法があ
る。

【０２０７】 透明電極３１側から遮光層１８側に向
けてドナー添加量を順に増加させる方法。

【０２０８】 透明電極３１側から遮光層１８側に向
けて補償用のアクセプターを添加し、その後ドナーを添
加する方法。このとき、光導電層の所定位置までアクセ
プターの添加量を減少させて、その後、遮光層１８側に
向かってドナーの添加量を増加させる。

【０２０９】 透明電極３１側から遮光層１８側に向
けて補償用のアクセプターの添加量を減少させる方法。
このとき、透明電極３１側の絶縁層と接合する光導電層
は、非常に高抵抗な伝導型がｎ型とする。

【０２１０】先ず、上記の方法によるａ−Ｓｉ：Ｈ膜
の製造法について説明する。ａ−Ｓｉ：Ｈ膜は、プラズ
マＣＶＤ法（化学気相成長法）により成膜され、堆積し
た膜厚が１０μｍとなった。この場合、反応炉に、Ｓｉ
Ｈ₄ ガスを一貫して１０００ｓｃｃｍを導入した状態
で、ドナー添加のためにＰＨ₃ ガス（Ｈ₂ で１％に希釈
されたもの）を供給する。このとき、透明電極３１側の
キャリアブロッキング層１５上の成膜開始時にはＰＨ₃
ガスの供給量をゼロとし、成膜開始後、ａ−Ｓｉ：Ｈの
成膜と共にＰＨ₃ ガスの供給量を増加させ、最終的に
は、遮光層１８のキャリアブロッキング層１７との接合
する時点でＰＨ₃ ガスの供給量を１０ｓｃｃｍとする。

【０２１１】このようにして得られたａ−Ｓｉ：Ｈ膜中
のドナー密度は、透明電極３１側のキャリアブロッキン
グ層１５に接合する領域ではおよそ１０¹⁶ｃｍ^-3とな
り、遮光層１８のキャリアブロッキング層１７に接合す
る領域ではおよそ１０¹⁸ｃｍ^-3程度となった。

【０２１２】次に、上記の方法によるａ−Ｓｉ：Ｈ膜
の製造法について説明する。反応炉に、ＳｉＨ₄ ガスを
一貫して１０００ｓｃｃｍを導入した状態で、補償用の
アクセプター添加のためのＢ₂ Ｈ₆ ガスを添加し、その
後、ドナー添加のためのＰＨ₃ ガスを添加する。このと
き、透明電極３１側のキャリアブロッキング層１５上の
成膜開始時にはアクセプター供給量を１０ｓｃｃｍと
し、成膜時間とともに減少させ、光導電層１６の中程で
供給量をゼロとし、この地点からドナー添加のためのＰ
Ｈ₃ ガス（Ｈ₂ で１％に希釈されたもの）の供給を開始
し、徐々に増やして、最終的に遮光層１８側のキャリア
ブロッキング層１７に接合するところでＰＨ₃ ガスの供
給量を１０ｓｃｃｍとする。

【０２１３】このようにして得られたａ−Ｓｉ：Ｈ膜中
のドナー密度は、透明電極３１側のキャリアブロッキン
グ層１５に接合する領域ではおよそ１０¹⁵ｃｍ^-3とな
り、遮光層１８のキャリアブロッキング層１７に接合す
領域ではおよそ１０¹⁸ｃｍ^-3程度となった。

【０２１４】さらに、上記の方法によるａ−Ｓｉ：Ｈ
膜の製造法について説明する。反応炉に、ＳｉＨ₄ ガス
を一貫して１０００ｓｃｃｍを導入した状態で、補償用
のアクセプター添加のためのＢ₂ Ｈ₆ ガスを添加する。
このとき透明電極３１側のキャリアブロッキング層１５
上の成膜開始時にはアクセプター供給量を１０ｓｃｃｍ
とし、成膜時間とともに減少させ、最終的に遮光層１８
側のキャリアブロッキング層１７に接合するところでＢ
₂ Ｈ₆ ガスの供給量をゼロとする。

【０２１５】このようにして得られたａ−Ｓｉ：Ｈ膜中
のドナー密度は、透明電極３１側のキャリアブロッキン
グ層１５に接合する領域ではおよそ１０¹⁵ｃｍ^-3とな
り、遮光層１８のキャリアブロッキング層１７に接合す
領域ではおよそ１０¹⁶ｃｍ^-3程度となった。

【０２１６】以上の３つの方法にて成膜された光導電層
１６’の何れのａ−Ｓｉ：Ｈ膜中のドナー密度も、透明
電極３１側より遮光層１８側の方が大きくなっており、
これによって、絶縁膜からなるキャリアブロッキング層
１５・１７との接合によって形成される最大空乏層幅を
透明電極３１側の方を大きくすることができ、この結
果、光導電層の透明電極３１側に高い電圧を印加するこ
とができる。

【０２１７】次に、図１７（ｃ）に示すエネルギーバン
ドを有する素子構造の光導電層の製造方法について説明
する。

【０２１８】この素子構造を有する光導電層１６’’
は、ａ−Ｓｉ：Ｈ膜中のドナー密度が、透明電極３１側
から遮光層１８側に向かって段階的に増加するように構
成されたものである。つまり、ａ−Ｓｉ：Ｈ膜は、透明
電極３１側の絶縁膜との接合によって形成される最大空
乏層幅よりも大きい領域では、一定のドナー密度で成膜
し、遮光層１８に近い領域では、遮光層１８側の最大空
乏層にかからないような膜厚の領域でドナー密度を徐々
に大きくし、遮光層１８側の最大空乏層の領域では、一
定のドナー密度となるように形成されている。即ち、本
実施の形態では、ａ−Ｓｉ：Ｈ膜のドナー密度が一段階
で変化する構成となっている。

【０２１９】ここで、上記のような段階的に増加するド
ナー密度を有する光導電層１６’’の製造方法について
以下に説明する。尚、ａ−Ｓｉ：Ｈの膜厚は１０μｍと
する。

【０２２０】まず、反応炉に、ＳｉＨ₄ ガスを一貫して
１０００ｓｃｃｍを導入した状態で、ａ−Ｓｉ：Ｈ膜を
７μｍ成膜する。そして、ａ−Ｓｉ：Ｈ膜が７μｍから
９μｍの２μｍ間に、ＰＨ₃ ガス（Ｈ₂ で１％に希釈さ
れたもの）をドナー添加に用い、その供給量を１０ｓｃ
ｃｍまで徐々に増加させる。その後、膜厚が９μｍのと
ころでドナー密度を１０¹⁸ｃｍ^-3とし、膜厚１０μｍま
での１μｍをこのドナー添加量のまま成膜する。

【０２２１】また、透明電極３１側のドナー密度を小さ
くしたい場合には、上記したように補償用のアクセプタ
ー添加を行なえば良い。また、本実施の形態では、ａ−
Ｓｉ：Ｈ膜中のドナー密度が１段階で変化するようにな
っているが、２段階、３段階等の多段階の変化となって
も同様の効果を得ることができる。

【０２２２】以上のように、ｉ型のａ−Ｓｉ：Ｈ膜の透
明電極３１側のドナー密度（Ｎ_DI）を遮光層１８側のド
ナー密度（Ｎ_DL）より小さくすることで、透明電極３１
側に形成される空乏層幅あるいは最大空乏層幅が遮光層
１８側に形成される空乏層幅あるいは最大空乏層幅より
も大きくなる。

【０２２３】したがって、光導電層の透明電極３１側の
方が遮光層１８側よりも高電圧が印加されるようになる
ので、図１８に示すように、ａ−Ｓｉ：Ｈ膜の一定のド
ナー密度（Ｎ_D ）よりも光電流が多く流れる。但し、暗
電流は、ドナー密度の差に関わらず同じとなっている。

【０２２４】また、ａ−Ｓｉ：Ｈ膜の透明電極３１側の
ドナー密度（Ｎ_DI）を遮光層１８側のドナー密度
（Ｎ_DL）より小さくした場合（Ｎ_DI＜Ｎ_DL）、即ちドナ
ー密度を連続的に変化させる場合またはドナー密度を段
階的に変化させる場合と、ドナ密度が一定（Ｎ_D ）の場
合との、必要な書込み光の光強度（光感度）および解像
度の関係を図１９に示す。

【０２２５】図１９から、以下の表３の結果が得られ
た。

【０２２６】

【表３】

【０２２７】上記表３から、ドナー密度をＮ_DI＜Ｎ_DLと
した場合の方が、ドナー密度一定の場合よりも光感度が
高く（必要な書込み光の光強度が低く）、弱い書込み光
でも良好に画像情報を書込むことができ、解像度も良好
であることが分かる。

【０２２８】また、ａ−Ｓｉ：Ｈ膜中の透明電極３１側
のドナー密度が１０¹⁶ｃｍ^-3程度であると、絶縁層との
接合によって形成される最大空乏層幅はおよそ１０００
０Åとなる。したがって、光導電層の透明電極３１側の
ドナー密度を１０¹⁶ｃｍ^-3程度とするならば、ドナー密
度を増やすとその分だけ空乏層幅が狭くなるので、透明
電極３１側のキャリアブロッキング層１５との接合部よ
り膜厚１μｍまでの領域では、ａ−Ｓｉ：Ｈ膜中のドナ
ー密度を増やさない方が望ましい。

【０２２９】さらに、ａ−Ｓｉ：Ｈ膜中の遮光層１８側
のドナー密度が１０¹⁸ｃｍ^-3程度であると、絶縁層との
接合によって形成される最大空乏層幅はおよそ１０００
Åとなる。したがって、光導電層の透明電極３１側のド
ナー密度を１０¹⁸ｃｍ^-3程度とするならば、遮光層１８
側のキャリアブロッキング層１７との接合部より膜厚１
０００Åの領域では、ａ−Ｓｉ：Ｈ膜中のドナー密度を
減少させない方が望ましい。

【０２３０】本実施の形態では、光導電層の透明電極３
１側に遮光層１８よりも多く電圧が印加されるように、
光導電層内のドナー密度を変化させている。以下の実施
の形態３では、光導電層の透明電極３１側に遮光層１８
よりも多く電圧を印加させるために、光導電層として、
ｉ型の半導体とこのｉ型の半導体よりも大きいエネルギ
ーギャップを有するワイドエネルギーギャップの半導体
（以下、ワイドギャップ半導体と称する）とを接合した
もの、ｉ型の半導体とこのｉ型の半導体と同じエネルギ
ーギャップを有し、その伝導型が異なる半導体とを接合
したもの、あるいはｉ型の半導体とエネルギーギャップ
が遮光層１８側に向かって連続的に小さくなるチャープ
素子構造の半導体とを接合したものを使用した場合につ
いて説明する。

【０２３１】〔実施の形態３〕本発明のさらに他の実施
の形態について図２０（ａ）ないし図２７（ｃ）および
図７０に基づいて説明すれば、以下の通りである。

【０２３２】本実施の形態に係る光書込み型液晶素子に
使用される光導電層に、ワイドギャップ半導体、同じエ
ネルギーギャップを有し、その伝導型が異なる半導体、
エネルギーギャップが遮光層１８側に向かって連続的に
小さくなるチャープ素子構造の半導体を使用し、それぞ
れがドナー密度（Ｎ_D ) の均一なｉ型の半導体２６と接
合した場合のエネルギーバンドを以下に説明する。

【０２３３】先ず、ｉ型のワイドギャップ半導体にｉ型
の半導体を接合したものを光導電層に使用した場合につ
いて説明する。図２０（ａ）に示すように、ワイドギャ
ップ半導体２７は、透明電極３１側のキャリアブロッキ
ング層１５に接合するようにして設け、透明電極３１か
らのキャリアインジェクションを防止し得るエネルギー
構造となっている。このワイドギャップ半導体２７によ
って、キャリアブロッキング層１５と光導電層との接合
部分に発生する界面準位が、ｉ型の半導体２６中に形成
されるキャリア発生有効領域に影響を及ぼさなくなる。
したがって、ｉ型の半導体２６内で発生したキャリアが
界面の欠陥にトラップされることがなくなるので、多く
の光電流を流すことができる。

【０２３４】ここで、上記のｉ型のワイドギャップ半導
体２７にｉ型の半導体２６を接合した光導電層の製造方
法について、以下に説明する。

【０２３５】ｉ型のワイドギャップ半導体２７としてａ
−Ｓｉ_X Ｃ_1-X ：Ｈ（ｉ層で組成ｘ＝０．６）を用い、
膜厚は１００Åとする。尚、ｉ型のワイドギャップ半導
体２７の組成や膜厚は、上記した条件に限定するもので
はなく、多くの光電流を流すための範囲内で他の材料を
用いても良い。代表的なＰ−ＣＶＤ成膜条件として、Ｓ
ｉＨ₄ ＝５０ｓｃｃｍ、ＣＨ ₄＝２０ｓｃｃｍ、Ｈ₂ ＝
２００ｓｃｃｍを反応炉に導入し、グロー放電分解して
堆積した。この条件で堆積したｉ型ａ−Ｓｉ_XＣ_1-X ：
Ｈ膜のドナー密度は１０¹⁶ｃｍ^-3であった。

【０２３６】上記のｉ型のワイドギャップ半導体２７に
おいては、キャリアブロッキング層１５と光導電層との
接合によって形成される最大空乏層幅を考慮して、即ち
空乏層幅を拡げるためドナー密度をできるだけ小さくす
る必要がある。このときのドナー密度は、光導電層のｉ
型の半導体２６であるａ−Ｓｉ：Ｈ膜と同程度の１０¹⁵
ｃｍ^-3〜１０¹⁷ｃｍ^-3の範囲内として、ｉ型のワイドギ
ャップ半導体２７を成膜すれば良い。さらに、このｉ型
のワイドギャップ半導体２７の膜厚は、キャリア発生領
域に空乏層を形成させるため、キャリアブロッキング層
１５との接合によって形成される最大空乏層幅または空
乏層幅よりも薄くする必要がある。

【０２３７】また、上記の光導電層では、ドナー密度が
均一なｉ型の半導体２６を用いているので、エネルギー
準位は、図２０（ａ）に示すように、ｉ型の半導体２６
部分においてエネルギー準位が平衡となっている。この
ため、ｉ型の半導体２６中で発生したキャリアの移動速
度が均一となり、光電流の流れに限界がある。

【０２３８】そこで、ｉ型の半導体２６に換えて、ａ−
Ｓｉ：Ｈ膜中のドナー密度（Ｎ_D ）が透明電極３１側か
ら遮光層１８側に向かって増加するようにして形成され
たｉ型の半導体を使用することが考えられる。ａ−Ｓ
ｉ：Ｈ膜中のドナー密度（Ｎ_D）を透明電極３１側と遮
光層１８側とで異ならせるには、上記実施の形態２で述
べたように、ドナー密度（Ｎ_D ）を連続的に増加させる
方法と、段階的に増加させる方法とがある。

【０２３９】ドナー密度を透明電極３１側から遮光層１
８側に連続的に増加させた場合、そのエネルギー準位
は、図２０（ｂ）に示すように、ｉ型の半導体２６’部
分が遮光層１８に向かって連続的に低下するようになっ
ている。また、ドナー密度を透明電極３１側から遮光層
１８側に段階的に増加させた場合、そのエネルギー準位
は、図２０（ｃ）に示すように、ｉ型の半導体２６’’
部分が遮光層１８に向かって段階的に低下するようにな
っている。

【０２４０】このように、ドナー密度が透明電極３１側
よりも遮光層１８側の方を多くすることで、ｉ型の半導
体２６’・２６’’中で発生したキャリアの移動速度が
遮光層１８側で大きくなるので、光電流を良く流すこと
ができる。

【０２４１】次に、エネルギーギャップが同じであるｐ
型の半導体とｉ型の半導体との接合したものを光導電層
に使用した場合について説明する。図２１（ａ）に示す
ように、ｉ型の半導体２６とｐ型の半導体２６ａとが接
合することで、接合部近傍に空乏層が形成される。これ
により、光導電層の透明電極３１側に高い電圧が印加さ
れるようになり、光電流が多く流れる。

【０２４２】さらに、光電流を多く流すためには、ｉ型
の半導体２６のドナー密度を変化させることによって達
成される。ドナー密度を透明電極３１側から遮光層１８
側に連続的に増加させた場合、そのエネルギー準位は、
図２１（ｂ）に示すように、ｉ型の半導体２６’部分が
遮光層１８に向かって連続的に低下するようになってい
る。また、ドナー密度を透明電極３１側から遮光層１８
側に段階的に増加させた場合、そのエネルギー準位は、
図２１（ｃ）に示すように、ｉ型の半導体２６’’部分
が遮光層１８に向かって段階的に低下するようになって
いる。

【０２４３】このように、ドナー密度が透明電極３１側
よりも遮光層１８側の方を多くすることで、ｉ型の半導
体２６’・２６’’中で発生したキャリアの移動速度が
遮光層１８側で大きくなるので、光電流を良く流すこと
ができる。

【０２４４】次に、ｐ型のワイドギャップ半導体にｉ型
の半導体を接合したものを光導電層に使用した場合につ
いて説明する。図２２（ａ）に示すように、ワイドギャ
ップ半導体２８は、透明電極３１側のキャリアブロッキ
ング層１５に接合するようにして設け、透明電極３１か
らのキャリアインジェクションを防止し得るエネルギー
構造となっている。このワイドギャップ半導体２８によ
っても、図２２（ａ）のワイドギャップ半導体２７と同
様に、ｉ型の半導体２６内で発生したキャリアが界面の
欠陥にトラップされることがなくなるので、高い光電流
を流すことができる。

【０２４５】さらに、光電流を多く流すためには、ｉ型
の半導体２６のドナー密度を変化させることによって達
成される。ドナー密度を透明電極３１側から遮光層１８
側に連続的に増加させた場合、そのエネルギー準位は、
図２２（ｂ）に示すように、ｉ型の半導体２６’部分が
遮光層１８に向かって連続的に低下するようになってい
る。また、ドナー密度を透明電極３１側から遮光層１８
側に段階的に増加させた場合、そのエネルギー準位は、
図２２（ｃ）に示すように、ｉ型の半導体２６’’部分
が遮光層１８に向かって段階的に低下するようになって
いる。

【０２４６】ここで、上記のｐ型のワイドギャップ半導
体２８にｉ型の半導体２６を接合した光導電層の製造方
法について、以下に説明する。

【０２４７】ｐ型のワイドギャップ半導体としてａ−Ｓ
ｉ_X Ｃ_1-X ：Ｈ（組成ｘ＝０．６）を用い、膜厚は１０
０Åとする。尚、ｐ型のワイドギャップ半導体の組成や
膜厚は、上記した条件に限定するものではなく、多くの
光電流を流すための範囲内で他の材料を用いても良い。
上記のｐ型のワイドギャップ半導体２８としてのｐ型ａ
−Ｓｉ_X Ｃ_1-X ：Ｈ膜のアクセプター密度は１０¹⁷ｃｍ
^-3であった。その上に、ｉ型のａ−Ｓｉ：Ｈ膜を実施の
形態２と同様にして成膜し、光導電層とした。

【０２４８】上記のｐ型のワイドギャップ半導体２８の
膜厚は、キャリアブロッキング層１５とｉ型の半導体２
６との接合によって形成される最大空乏層幅よりも、ｐ
型のワイドギャップ半導体２８に形成される空乏層幅は
できるだけ小さくし、ｉ型の半導体２６中に空乏層を薄
く形成する必要がある。また、ｐ型のワイドギャップ半
導体２８中のアクセプター密度は、１０¹⁸ｃｍ^-3程度が
望ましく、１０¹⁶ｃｍ^-3〜１０²⁰ｃｍ^-3の範囲内であれ
ば良い。

【０２４９】このようにして形成された光導電層は、図
２３に示すように、光導電層に、ｉ型の半導体のみを使
用した場合、およびｉ型のワイドギャップ半導体とｉ型
の半導体とを接合した場合に比べて、光電流の電流密度
が大きくなっている。これは、ｐ型のワイドギャップ半
導体２８とｉ型の半導体２６との接合により、空乏層が
形成されるので、光導電層の透明電極３１側に高い電圧
が印加されるようになることと、発生したキャリアが界
面準位にトラップされない理由からである。

【０２５０】また、上記のｐ型のワイドギャップ半導体
を、キャリアブロッキング層１５の代わりに使用しても
良い。このことについては、後述の実施の形態にて詳細
に述べる。

【０２５１】次に、ｉ型のチャープ構造の半導体（以
下、ｉ型チャープ半導体と称する）にｉ型の半導体を接
合したものを光導電層に使用した場合について説明す
る。図２４（ａ）に示すように、ｉ型チャープ半導体２
９は、一方がｉ型の半導体２６に接合されると共に、他
方が透明電極３１側のキャリアブロッキング層１５に接
合されており、透明電極３１からのキャリアインジェク
ションを防止し得るエネルギー構造となっている。

【０２５２】一般的に、光導電層にチャープ半導体を用
いることで、書込み光によって生成されるキャリアが光
導電層内から発生し、絶縁層との接合界面において再結
合されなくなる。さらに、生成されたキャリアは、バン
ドの傾斜によりエネルギーを得て透明電極３１側に移動
し易くなるので、このことからもキャリアの再結合の確
率を低下させている。

【０２５３】また、透明電極３１側から入射される書込
み光が、透明電極３１から光導電層の屈折率のそれぞれ
異なる膜で反射し、光導電層への書込み光の入射量が少
なくなる。ところが、チャープ半導体では、光の屈折率
が連続的に、光導電層と同じ屈折率まで変化するので、
書込み光の反射は、少なくなる。つまり、チャープ半導
体では、その組成比が順次変化しているので、界面反射
が小さくなる。このため、書込み光のロスを小さくし
て、光導電層に効率良く導入することができる。

【０２５４】以上のことから、光導電層にチャープ半導
体を用いることで、上記したワイドギャップ半導体を用
いた場合よりも、明時におけるインピーダンスを若干低
くすることができる。このときの書込み光の光強度は２
００μＷ／ｃｍ² となった。ここで、書込み光強度と読
み出し光の反射率との関係を図７０に示す。図７０か
ら、チャープ半導体は、従来の対称型およびｐｉｎ型の
半導体に比べて、書込み光強度が弱くても高反射率とな
っていることが分かる。これにより、チャープ半導体を
用いることにより弱い書込み光であっても有効に利用す
ることができることが分かる。

【０２５５】ここで、上記のｉ型のチャープ半導体２９
にｉ型の半導体２６を接合した光導電層の製造方法につ
いて、以下に説明する。

【０２５６】尚、ｉ型のチャープ半導体２９として、ａ
−Ｓｉ_X Ｃ_1-X ：Ｈ（ｉ層で組成ｘ＝０．６〜１）膜を
用い、膜厚は１０００Åとする。但し、ｉ型のチャープ
半導体２９の組成や膜厚は、上記した条件に限定するも
のではなく、多くの光電流を流すための範囲内で他の材
料を用いても良い。代表的なＰ−ＣＶＤ成膜条件とし
て、成膜開始直後には、ＳｉＨ₄ ＝５０ｓｃｃｍを反応
炉に供給し、膜厚の増加と共に、ＳｉＨ₄ ガスの供給量
を増やし、最終的に供給量を１００ｓｃｃｍとする。Ｃ
Ｈ ₄ガスの供給量は、成膜開始直後には２０ｓｃｃｍと
し、最終的にはゼロにする。また、Ｈ₂ ガスの供給量
も、成膜開始直後には２００ｓｃｃｍとし、最終的には
ゼロにする。これらのガスを反応炉にてグロー放電分解
して、ベースプレッシャー（Ｐ_B ）＝０．９２Ｔｏｒ
ｒ、ＲＦパワー＝５０Ｗ、基板温度（Ｔsub ）＝３００
℃で堆積させた。この条件で堆積したｉ型のチャープ半
導体としてのｉ型ａ−Ｓｉ_X Ｃ_1-X ：Ｈ膜（組成ｘ＝
０．６〜１）のドナー密度は１０¹⁶ｃｍ^-3であった。そ
の上に、ｉ型のａ−Ｓｉ：Ｈ膜を実施の形態２と同様に
して成膜し、光導電層とした。

【０２５７】上記のｉ型のチャープ半導体は、キャリア
ブロッキング層１５と光導電層との接合によって形成さ
れる最大空乏層幅よりも薄く形成する必要がある。ま
た、ｉ型のチャープ半導体２９中のドナー密度は、ｉ型
ａ−Ｓｉ：Ｈ膜と同程度の１０¹⁵ｃｍ^-3〜１０¹⁷ｃｍ^-3
の範囲内にする必要がある。

【０２５８】また、ｉ型の半導体２６に換えて、ａ−Ｓ
ｉ：Ｈ膜中のドナー密度（Ｎ_D ）が透明電極３１側から
遮光層１８側に向かって増加するようにして形成された
ｉ型の半導体２６’・２６’’を使用することが考えら
れる。ａ−Ｓｉ：Ｈ膜中のドナー密度（Ｎ_D ）を透明電
極３１側と遮光層１８側とで異ならせるには、上記実施
の形態２で述べたように、ドナー密度（Ｎ_D ）を連続的
に増加させる方法と、段階的に増加させる方法とがあ
る。

【０２５９】ドナー密度を透明電極３１側から遮光層１
８側に連続的に増加させた場合、そのエネルギー準位
は、図２４（ｂ）に示すように、ｉ型の半導体２６’部
分が遮光層１８に向かって連続的に低下するようになっ
ている。また、ドナー密度を透明電極３１側から遮光層
１８側に段階的に増加させた場合、そのエネルギー準位
は、図２４（ｃ）に示すように、ｉ型の半導体２６’’
部分が遮光層１８に向かって段階的に低下するようにな
っている。

【０２６０】また、チャープ半導体としてｉ型のものを
使用しているが、Ｂ等のアクセプタを少量添加したｐ型
のチャープ半導体を使用しても良い。このときのチャー
プ半導体へのＢの添加量は、透明電極３１との界面から
ｉ型の半導体２６との界面に向かって連続的に減少させ
ても良い。

【０２６１】次に、ｐ型のチャープ構造の半導体（以
下、ｐ型チャープ半導体と称する）にｉ型の半導体を接
合したものを光導電層に使用した場合について説明す
る。図２５（ａ）に示すように、ｐ型チャープ半導体３
０は、一方がｉ型の半導体２６に接合されると共に、他
方が透明電極３１側のキャリアブロッキング層１５に接
合されており、透明電極３１からのキャリアインジェク
ションを防止し得るエネルギー構造となっている。

【０２６２】ここで、上記のｐ型のチャープ半導体３０
にｉ型の半導体２６を接合した光導電層の製造方法につ
いて、以下に説明する。

【０２６３】尚、ｐ型のチャープ半導体３０としてｐ型
のａ−Ｓｉ_X Ｃ_1-X ：Ｈ（ｉ層で組成ｘ＝０．６〜１）
膜を用い、膜厚は３００Åとする。但し、ｐ型のチャー
プ半導体３０の組成や膜厚は、上記した条件に限定する
ものではなく、多くの光電流を流すための範囲内で他の
材料を用いても良い。代表的なＰ−ＣＶＤ成膜条件とし
て、成膜開始直後には、ＳｉＨ₄ ＝５０ｓｃｃｍを反応
炉に供給し、膜厚の増加と共に、ＳｉＨ₄ ガスの供給量
を増やし、最終的に供給量を１００ｓｃｃｍとする。Ｃ
Ｈ ₄ガスの供給量は、成膜開始直後には２０ｓｃｃｍと
し、最終的にはゼロにする。また、Ｈ₂ ガスの供給量
も、成膜開始直後には２００ｓｃｃｍとし、最終的には
ゼロにする。アクセプター添加用のＰＨ₃ ガスの供給量
は、一貫して５０ｓｃｃｍとした。これらのガスを反応
炉にてグロー放電分解して、Ｐ_B ＝０．９２Ｔｏｒｒ、
ＲＦパワー＝５０Ｗ、Ｔsub ＝３００℃で堆積させた。
この条件で堆積したｐ型のチャープ半導体としてのｉ型
ａ−Ｓｉ_X Ｃ_1-X ：Ｈ膜（組成ｘ＝０．６〜１）のアク
セプター密度は１０¹⁷ｃｍ^-3であった。その上に、ｉ型
のａ−Ｓｉ：Ｈ膜を実施の形態２と同様にして成膜し、
光導電層とした。

【０２６４】上記のｐ型のチャープ半導体３０は、キャ
リアブロッキング層１５とｉ型の半導体２６との接合に
よって形成される最大空乏層幅よりも薄く形成する必要
がある。また、ｐ型のチャープ半導体３０中のアクセプ
ター密度は、１０¹⁸ｃｍ^-3程度が望ましく、１０¹⁶ｃｍ
^-3〜１０²⁰ｃｍ^-3の範囲内であれば良い。

【０２６５】また、ｉ型の半導体２６に換えて、ａ−Ｓ
ｉ：Ｈ膜中のドナー密度（Ｎ_D ）が透明電極３１側から
遮光層１８側に向かって増加するようにして形成された
ｉ型の半導体を使用することが考えられる。ａ−Ｓｉ：
Ｈ膜中のドナー密度（Ｎ_D ）を透明電極３１側と遮光層
１８側とで異ならせるには、上記実施の形態２で述べた
ように、ドナー密度（Ｎ_D ）を連続的に増加させる方法
と、段階的に増加させる方法とがある。

【０２６６】ドナー密度を透明電極３１側から遮光層１
８側に連続的に増加させた場合、そのエネルギー準位
は、図２５（ｂ）に示すように、ｉ型の半導体２６’部
分が遮光層１８に向かって連続的に低下するようになっ
ている。また、ドナー密度を透明電極３１側から遮光層
１８側に段階的に増加させた場合、そのエネルギー準位
は、図２５（ｃ）に示すように、ｉ型の半導体２６’’
部分が遮光層１８に向かって段階的に低下するようにな
っている。

【０２６７】上記したチャープ半導体では、遮光層１８
に向かって連続的にエネルギーギャップが減少している
が、例えば遮光層１８に向かって段階的にエネルギーギ
ャップが減少するチャープ半導体を使用しても良い。以
下に、段階的にエネルギーギャップが減少するチャープ
半導体（以下、多段階チャープ半導体と称する）につい
て説明する。

【０２６８】先ず、ｉ型の多段階チャープ半導体をｉ型
の半導体に接合したものを光導電層に使用した場合につ
いて説明する。

【０２６９】図２６（ａ）に示すように、ｉ型の多段階
チャープ半導体３２は、一方がｉ型の半導体２６に接合
されると共に、他方が透明電極３１側のキャリアブロッ
キング層１５に接合されており、透明電極３１からのキ
ャリアインジェクションを防止するエネルギー構造とな
っている。

【０２７０】ここで、上記のｉ型の多段階チャープ半導
体３２にｉ型の半導体２６を接合した光導電層の製造方
法について、以下に説明する。

【０２７１】尚、ｉ型の多段階チャープ半導体３２とし
てｉ型のａ−Ｓｉ_X Ｃ_1-X ：Ｈ（ｉ層で組成ｘ＝０．
６、０．８、１）膜を用い、膜厚は１０００Åとする。
但し、ｉ型の多段階チャープ半導体３２の組成や膜厚
は、上記した条件に限定するものではなく、多くの光電
流を流すための範囲内で他の材料を用いても良い。代表
的なＰ−ＣＶＤ成膜条件として、成膜開始直後には、Ｓ
ｉＨ₄ ガスの供給量を５０ｓｃｃｍとし、次のステップ
では７５ｓｃｃｍとし、最終ステップでは１００ｓｃｃ
ｍとする。ＣＨ ₄ガスの供給量も多段階としている。即
ち、成膜開始直後にはＣＨ ₄ガスの供給量を２０ｓｃｃ
ｍとし、次のステップでは１０ｓｃｃｍとし、最終ステ
ップではゼロとする。また、Ｈ₂ ガスの供給量も多段階
としている。即ち、成膜開始直後にはＨ₂ ガスの供給量
を２００ｓｃｃｍとし、次のステップでは１００ｓｃｃ
ｍとし、最終ステップではゼロにする。これらのガスを
反応炉にてグロー放電分解して、Ｐ_B ＝０．９２Ｔｏｒ
ｒ、ＲＦパワー＝５０Ｗ、Ｔsub ＝３００℃で堆積させ
た。この条件で堆積したｉ型の多段階チャープ半導体と
してのｉ型多段階ａ−Ｓｉ_X Ｃ_1-X ：Ｈ膜（組成ｘ＝
０．６、０．８、１）のドナー密度は１０¹⁶ｃｍ^-3であ
った。その上に、ｉ型のａ−Ｓｉ：Ｈ膜を実施の形態２
と同様にして成膜し、光導電層とした。

【０２７２】上記のｉ型の多段階チャープ半導体３２
は、キャリアブロッキング層１５とｉ型の半導体２６と
の接合によって形成される最大空乏層幅よりも薄く形成
する必要がある。また、ｉ型の多段階チャープ半導体３
２中のドナー密度は、ｉ型ａ−Ｓｉ：Ｈ膜と同程度の１
０¹⁴ｃｍ^-3〜１０¹⁶ｃｍ^-3の範囲内であれば良い。

【０２７３】また、ｉ型の半導体２６に換えて、ａ−Ｓ
ｉ：Ｈ膜中のドナー密度（Ｎ_D ）が透明電極３１側から
遮光層１８側に向かって増加するようにして形成された
ｉ型の半導体２８を使用することが考えられる。ａ−Ｓ
ｉ：Ｈ膜中のドナー密度（Ｎ_D ）を透明電極３１側と遮
光層１８側とで異ならせるには、上記実施の形態２で述
べたように、ドナー密度（Ｎ_D ）を連続的に増加させる
方法と、段階的に増加させる方法とがある。

【０２７４】ドナー密度を透明電極３１側から遮光層１
８側に連続的に増加させた場合、そのエネルギー準位
は、図２６（ｂ）に示すように、ｉ型の半導体２６’部
分が遮光層１８に向かって連続的に低下するようになっ
ている。また、ドナー密度を透明電極３１側から遮光層
１８側に段階的に増加させた場合、そのエネルギー準位
は、図２６（ｃ）に示すように、ｉ型の半導体２６’’
部分が遮光層１８に向かって段階的に低下するようにな
っている。

【０２７５】次に、ｐ型の多段階チャープ半導体をｉ型
の半導体に接合したものを光導電層に使用した場合につ
いて説明する。

【０２７６】図２７（ａ）に示すように、ｐ型の多段階
チャープ半導体３３は、一方がｉ型の半導体２６に接合
されると共に、他方が透明電極３１側のキャリアブロッ
キング層１５に接合されており、透明電極３１からのキ
ャリアインジェクションを防止し得るエネルギー構造と
なっている。

【０２７７】ここで、上記のｐ型の多段階チャープ半導
体３３にｉ型の半導体２６を接合した光導電層の製造方
法について、以下に説明する。

【０２７８】尚、ｐ型の多段階チャープ半導体３３とし
てｐ型のａ−Ｓｉ_X Ｃ_1-X ：Ｈ（ｉ層で組成ｘ＝０．
６、０．８、１）膜を用い、膜厚は３００Åとする。但
し、ｐ型の多段階チャープ半導体３３の組成や膜厚は、
上記した条件に限定するものではなく、多くの光電流を
流すための範囲内で他の材料を用いても良い。代表的な
Ｐ−ＣＶＤ成膜条件として、成膜開始直後には、ＳｉＨ
₄ ガスの供給量を５０ｓｃｃｍとし、次のステップでは
７５ｓｃｃｍとし、最終ステップでは１００ｓｃｃｍと
する。ＣＨ ₄ガスの供給量も多段階としている。即ち、
成膜開始直後にはＣＨ ₄ガスの供給量を２０ｓｃｃｍと
し、次のステップでは１０ｓｃｃｍとし、最終ステップ
ではゼロとする。また、Ｈ₂ ガスの供給量も多段階とし
ている。即ち、成膜開始直後にはＨ₂ ガスの供給量を２
００ｓｃｃｍとし、次のステップでは１００ｓｃｃｍと
し、最終ステップではゼロにする。アクセプター添加用
のＢ₂ Ｈ₆ ガスの供給量は、一貫して５０ｓｃｃｍとす
る。これらのガスを反応炉にて、Ｐ_B ＝０．９２Ｔｏｒ
ｒ、ＲＦパワー＝５０Ｗ、Ｔsub ＝２８０℃で堆積させ
た。この条件で堆積したｐ型の多段階チャープ半導体と
してのｉ型多段階ａ−Ｓｉ_X Ｃ_1-X ：Ｈ膜（組成ｘ＝
０．６、０．８、１）のアクセプター密度は１０¹⁷ｃｍ
^-3であった。その上に、ｉ型のａ−Ｓｉ：Ｈ膜を実施の
形態２と同様にして成膜し、光導電層とした。

【０２７９】上記のｐ型の多段階チャープ半導体３３
は、キャリアブロッキング層１５とｉ型の半導体２６と
の接合によって形成される最大空乏層幅よりも薄く形成
する必要がある。また、ｐ型の多段階チャープ半導体３
３中のアクセプター密度は、１０¹⁸ｃｍ^-3程度が望まし
く、１０¹⁶ｃｍ^-3〜１０²⁰ｃｍ^-3の範囲内であれば良
い。

【０２８０】また、ｉ型の半導体２６に換えて、ａ−Ｓ
ｉ：Ｈ膜中のドナー密度（Ｎ_D ）が透明電極３１側から
遮光層１８側に向かって増加するようにして形成された
ｉ型の半導体を使用することが考えられる。ａ−Ｓｉ：
Ｈ膜中のドナー密度（Ｎ_D ）を透明電極３１側と遮光層
１８側とで異ならせるには、上記実施の形態２で述べた
ように、ドナー密度（Ｎ_D ）を連続的に増加させる方法
と、段階的に増加させる方法とがある。

【０２８１】ドナー密度を透明電極３１側から遮光層１
８側に連続的に増加させた場合、そのエネルギー準位
は、図２７（ｂ）に示すように、ｉ型の半導体２６’部
分が遮光層１８に向かって連続的に低下するようになっ
ている。また、ドナー密度を透明電極３１側から遮光層
１８側に段階的に増加させた場合、そのエネルギー準位
は、図２７（ｃ）に示すように、ｉ型の半導体２６’’
部分が遮光層１８に向かって段階的に低下するようにな
っている。

【０２８２】一般に、多段階チャープ半導体は、段階的
に製造パラメータ、例えば屈折率など最適値を設定しな
がら成膜されているので、エネルギーレベルが連続して
減少するチャープ半導体に比べて、緻密で良質な膜を作
製することができる。また、多段階チャープ半導体で
は、膜厚に比べてエネルギーレベルの変化量が大きくて
も対応できるが、連続チャープ半導体では、対応しきれ
ない場合がある。以下の表４に、これら、多段階チャー
プ半導体と連続チャープ半導体との機能比較を示す。

【０２８３】

【表４】

【０２８４】上記の表４から、連続チャープ半導体で
は、対応しきれないエネルギーレベルの変化量に対して
も多段階チャープ半導体では、対応することができるこ
とが分かる。

【０２８５】一般に、２種類以上の半導体を接合した光
導電層では、接合界面において電荷移動度が低下し、こ
れによって、光導電層の応答速度が低下するという問題
が生じる。これに対して、本実施の形態では、半導体同
士の接合界面近傍の半導体の組成を連続的に、しかも光
の屈折率を考慮して組成を変化させている、即ち接合さ
れる半導体（ｉ型の半導体）と同じ屈折になるように組
成を変化させているので、光導電層の応答速度の低下を
防止すると共に、組成変化した部分で光の反射を小さく
し、光導電層に入射される光のロスの低減を図ってい
る。

【０２８６】以上のように、実施の形態１、２および３
では、何れも光導電層と透明電極３１との間、および光
導電層と遮光層１８との間に絶縁膜（キャリアブロッキ
ング層１５、キャリアブロッキング層１７）が形成され
ている。このように光導電層の両側に絶縁膜を設けるこ
とによって、キャリアインジェクションを阻止すると共
に、書込み光の光導電層での界面反射を小さくするよう
になっている。

【０２８７】ところで、キャリアブロッキング層１５あ
るいはキャリアブロッキング層１７を設ける代わりに、
ｉ型の半導体と同じエネルギーギャップを有するｐ型の
半導体又はワイドギャップのｐ型半導体をキャリアブロ
ッキングのために用いても同様の効果を得ることができ
る。光導電層の製造を考えた場合、キャリアブロッキン
グ層としてｐ型の半導体を用いる方が、絶縁膜を用いる
よりも望ましい。すなわち、キャリアブロッキング層と
して絶縁膜を形成する場合はＥＢ蒸着を行なうので、光
導電層の製造プロセスが繁雑なものとなるが、キャリア
ブロッキング層としてｐ型の半導体を用いれば、ｉ型の
半導体と同工程により製造することができる。

【０２８８】以下の実施の形態４、５、６では、キャリ
アブロッキング層としてｐ型の半導体を使用した場合に
ついて説明する。

【０２８９】〔実施の形態４〕さらに、図２８（ａ）な
いし図３５（ｃ）に基づいて説明すれば、以下の通りで
ある。尚、本実施の形態では、実施の形態１、２、３に
示した各素子構造において、遮光層１８側のキャリアブ
ロッキング層１７として光導電層を形成するｉ型の半導
体と同じエネルギーギャップを有するｐ型の半導体を使
用した光書込み型液晶素子と、遮光層１８側のキャリア
ブロッキング層１７として光導電層を形成するｉ型の半
導体よりも大きなエネルギーギャップを有するｐ型の半
導体を使用した光書込み型液晶素子とについて説明す
る。

【０２９０】先ず、光導電層を形成するｉ型の半導体と
同じエネルギーギャップを有するｐ型の半導体を使用し
た光書込み型液晶素子について説明する。この光書込み
型液晶素子に備えられた光導電層は、図２８（ａ）に示
すように、ｉ型の半導体２６が、一方がキャリアブロッ
キング層１５を介して透明電極３１に接合され、他方が
ｐ型の半導体３４を介して遮光層１８に接合されてい
る。これにより、透明電極３１からのキャリアインジェ
クションは、キャリアブロッキング層１５にて阻止する
ことができ、また、遮光層１８からのキャリアインジェ
クションは、ｉ型の半導体２６とｐ型の半導体３４とで
形成される空乏層によって阻止することができる。

【０２９１】ここで、遮光層１８側に形成されるｐ型の
半導体３４には、ａ−Ｓｉ：Ｈを用い、その成膜方法に
ついて以下に説明する。膜厚は、１５０Åとする。尚、
上記のｐ型の半導体３４は、キャリアブロッキング層１
５上にｉ型の半導体２６を成膜した後行なわれるものと
する。このきのｉ型の半導体２６の成膜は、実施の形態
１に記載の方法により成膜するものとする。尚、このｐ
型の半導体の組成や膜厚は、上記した条件に限定するも
のではなく、多くの光電流を流すための範囲内で他の材
料を用いても良い。代表的なＰ−ＣＶＤ成膜条件とし
て、ＳｉＨ₄ ＝５０ｓｃｃｍ、Ｈ₂ ＝２００ｓｃｃｍ、
アクセプター添加用のＢ₂ Ｈ₆ （Ｈ₂ 希釈１００ｐｐ
ｍ）＝５０ｓｃｃｍを供給するものとする。これらのガ
スを反応炉に導入し、Ｐ_B ＝０．９２Ｔｏｒｒ、ＲＦパ
ワー＝５０Ｗ、Ｔsub ＝２８０℃で堆積した。この条件
で堆積したｐ型の半導体３４としてのｐ型ａ−Ｓｉ：Ｈ
膜のアクセプター密度は１０¹⁷ｃｍ^-3であった。

【０２９２】また、ｉ型の半導体２６に換えて、ａ−Ｓ
ｉ：Ｈ膜中のドナー密度（Ｎ_D ）が透明電極３１側から
遮光層１８側に向かって増加するようにして形成された
ｉ型の半導体を使用することが考えられる。ａ−Ｓｉ：
Ｈ膜中のドナー密度（Ｎ_D ）を透明電極３１側と遮光層
１８側とで異ならせるには、上記実施の形態２で述べた
ように、ドナー密度（Ｎ_D ）を連続的に増加させる方法
と、段階的に増加させる方法とがある。

【０２９３】ドナー密度を透明電極３１側から遮光層１
８側に連続的に増加させた場合、そのエネルギー準位
は、図２８（ｂ）に示すように、ｉ型の半導体２６’部
分が遮光層１８に向かって連続的に低下するようになっ
ている。また、ドナー密度を透明電極３１側から遮光層
１８側に段階的に増加させた場合、そのエネルギー準位
は、図２８（ｃ）に示すように、ｉ型の半導体２６’’
部分が遮光層１８に向かって段階的に低下するようにな
っている。

【０２９４】また、上記のように、遮光層１８側のキャ
リアブロッキング層として光導電層を形成するｉ型の半
導体と同じエネルギーギャップを有するｐ型の半導体を
使用した光書込み型液晶素子として、図２８（ａ）ない
し図２８（ｃ）に示すものの他に、以下の図２９（ａ）
ないし図３５（ｃ）に示す素子構造の光書込み型液晶素
子を使用しても良い。尚、これらの素子構造は、上記し
た実施の形態３で説明した図２０（ａ）ないし図２２
（ｃ）および図２４（ａ）ないし図２７（ｃ）に対応す
るものであって、それぞれのキャリアブロッキング層１
７の代わりにｐ型の半導体３４を使用したものである。

【０２９５】次に、図２８（ａ）ないし（ｃ）の素子構
造の遮光層１８側のキャリアブロッキング層として光導
電層を形成するｉ型の半導体よりも大きなエネルギーギ
ャップを有するｐ型の半導体を用いた絶縁物／ｉ／ワイ
ドｐ型素子構造（図示せず）の成膜方法について以下に
説明する。尚、上記ｐ型のワイドギャップ半導体とし
て、実施の形態３で使用したｐ型のワイドギャップ半導
体２８を使用するものする。

【０２９６】この半導体としてａ−Ｓｉ_X Ｃ_1-X ：Ｈ
（組成ｘ＝０．８）半導体を用い、膜厚は１２０Åとす
る。尚、この半導体の組成や膜厚は、上記した条件に限
定するものではなく、多くの光電流を流すための範囲内
で他の材料を用いても良い。代表的なＰ−ＣＶＤ成膜条
件として、ＳｉＨ₄ ＝７５ｓｃｃｍ、ＣＨ₄ ＝１０ｓｃ
ｃｍ、Ｈ₂ ＝１００ｓｃｃｍ、アクセプター添加用のＢ
₂ Ｈ₆ （Ｈ₂ 希釈１００ｐｐｍ）＝５０ｓｃｃｍを供給
するものとする。これらのガスを反応炉に導入し、Ｐ_B
＝０．９２Ｔｏｒｒ、ＲＦパワー＝５０Ｗ、Ｔsub ＝２
８０℃で堆積した。この条件で堆積したｐ型の半導体３
４としてのｐ型ａ−Ｓｉ_X Ｃ_1-X ：Ｈ（組成ｘ＝０．
８）膜のアクセプター密度は１０¹⁷ｃｍ^-3であった。

【０２９７】以上のように、光導電層の遮光層１８側に
キャリアブロッキング層として絶縁膜を形成する代わり
にｐ型の半導体を形成することにより、光導電層の遮光
層１８側にキャリアブロッキング層として絶縁膜を形成
した場合と同様の効果を得ることができる。

【０２９８】さらに、ワイドギャップのｐ型半導体を用
いた場合は、後述の実施の形態６にて説明する。この場
合、光導電層の薄膜効果（１５０Å→１２０Å）があ
り、余分な電圧ロスを無くすことができる。

【０２９９】また、図２８（ａ）ないし図３５（ｃ）の
透明電極３１側のキャリアブロッキング層に絶縁物、遮
光層１８側のキャリアブロッキング層にｐ型半導体を用
いた素子では、以下の効果がある。即ち、透明電極３１
と光導電層との間には大きな屈折率の差がある。これを
チャープ半導体で対応しようとしても組成比に限界があ
る。したがって、そのワンクッションとして、透明電極
３１と光導電層との中間の屈折率を有する絶縁層を介在
させることで、書込み光の界面反射を小さくすることが
できる。さらに、光導電層が膜厚となって、残留熱歪や
残留応力を緩和させるので、膜の密着強度が向上する効
果も有する。

【０３００】しかも、ｐ型の半導体を形成するのに、ｉ
型の半導体を形成する方法と同様の方法で良いので、製
造プロセスも簡略化される。

【０３０１】〔実施の形態５〕本発明のさらに他の実施
の形態について図３６（ａ）ないし図３９（ｃ）に基づ
いて説明すれば、以下の通りである。

【０３０２】本実施の形態では、上記の実施の形態１お
よび実施の形態２、実施の形態３で示される素子構造の
透明電極３１側の絶縁膜からなるキャリアブロッキング
層１５の代わりに、ｐ型の半導体を使用した光書込み型
液晶素子について説明する。

【０３０３】図３６（ａ）ないし図３９（ｃ）に示す素
子構造は、上記実施の形態３の図２１（ａ）ないし図２
１（ｃ）、図２２（ａ）ないし図２２（ｃ）、図２５
（ａ）ないし図２５（ｃ）、図２７（ａ）ないし図２７
（ｃ）に示されるキャリアブロッキング層としてのｐ型
の半導体、即ち光導電層を形成するｉ型の半導体と同じ
エネルギーギャップあるいはそれよりも大きなエネルギ
ーギャップを有する半導体を備えている。尚、これらの
素子の製造方法は、上記各実施の形態に記載の方法と
し、また、膜厚やアクセプター密度も各実施の形態に記
載した範囲内であれば良いものとする。

【０３０４】以上のように、透明電極３１側に絶縁膜か
らなるキャリアブロッキング層の代わりにｐ型の半導体
を使用することで、光導電層の透明電極３１側にｐ型の
半導体とｉ型の半導体との接合により空乏層が形成され
る。この空乏層によって、光導電層の透明電極３１側が
遮光層１８側より高抵抗領域となるので、光導電層の遮
光層１８側の領域よりも高電圧が印加される。一方、遮
光層１８側では、絶縁膜からなるキャリアブロッキング
層１７により暗時のキャリアインジェクションを阻止す
ることができる。さらに、遮光層１８側のキャリアブロ
ッキング層１７によっても光導電層に存在する歪成分を
緩和することができる。したがって、光導電層における
光電流が増加する一方で暗電流が減少し光感度が向上す
ると共に、膜の密着強度も向上する。

【０３０５】〔実施の形態６〕本発明のさらに他の実施
の形態について図４０（ａ）ないし図４５（ｃ）、図４
６および図６９に基づいて説明すれば、以下の通りであ
る。

【０３０６】本実施の形態に係る光書込み型液晶素子の
素子構造は、図４０（ａ）に示すように、上記実施の形
態５（図３６（ａ））に示した素子構造の遮光層１８側
のキャリアブロッキング層１７の代わりにｐ型の半導体
３４を使用した構造となっている。尚、上記の素子構造
の光書込み型液晶素子の製造方法は、上記の各実施の形
態に示す通りであり、反応条件等の製造条件に関しては
各実施の形態中に示された範囲内であれば特に問題とし
ない。

【０３０７】上記ｐ型の半導体３４は、ｉ型の半導体２
６と同じエネルギーギャップを有するものである。ま
た、遮光層１８側のキャリアブロッキング層として、ｉ
型の半導体２６よりも大きなエネルギーギャップを有す
るｐ型の半導体を使用しても良い。

【０３０８】ｉ型の半導体２６と同じエネルギーギャッ
プを有するｐ型の半導体３４を遮光層１８側のキャリア
ブロッキング層として使用した場合、その膜厚は、光導
電層のｉ型の半導体２６のドナー密度が１０¹⁸ｃｍ^-3、
ｐ型の半導体３４のアクセプター密度が１０¹⁹ｃｍ^-3の
とき、８５Åと設定される。

【０３０９】また、ｉ型の半導体２６よりも大きなエネ
ルギーギャップを有するｐ型の半導体（ａ−Ｓｉ_X Ｃ
_1-X ：Ｈ、組成ｘ＝０．８）を遮光層１８側のキャリア
ブロッキング層として使用した場合、その膜厚は、光導
電層のｉ型の半導体２６のドナー密度が１０¹⁸ｃｍ^-3、
ｐ型の半導体３４のアクセプター密度が１０¹⁹ｃｍ^-3の
とき、６５Åと設定される。

【０３１０】上記膜厚は、上記ｐ型の半導体が、暗時の
遮光層１８からのキャリアインジェクションを阻止し得
るエネルギー構造をとり得るための理論値である。この
ことは、理論値は、実施の形態１の理論式によって導か
れたものである。

【０３１１】しかしながら、キャリアブロッキング層と
してｐ型の半導体を使用する場合には、その膜厚は、光
導電層を構成する半導体のドナー密度およびアクセプタ
ー密度によって左右される。つまり、ドナー密度が大き
くなれば、ｐ型の半導体の膜厚を大きくしなければなら
ないが、アクセプター密度が大きくなればｐ型の半導体
の膜厚を小さくすることができる。

【０３１２】特に、光導電層を構成する半導体のエネル
ギーギャップと同じｐ型の半導体をキャリアブロッキン
グ層として使用した場合、ＰーＣＶＤ法による成膜にお
いてドーパントガスだけの増加だけで成膜することがで
きるので、ワイドギャップ半導体を用いた場合に比べて
製造方法を簡略化できる。また、遮光層１８側に絶縁膜
をキャリアブロッキング層として用いる場合に比べて
も、ｐ型の半導体であれば、ｉ型の半導体の成膜から連
続してキャリアブロッキング層を成膜することができる
ので、製造時間を短縮することができる。

【０３１３】ここで、遮光層１８側のキャリアブロッキ
ング層の膜厚と光感度と解像度との関係を図４６に示
す。尚、ここでは、キャリアブロッキング層としてｐ型
の半導体を用いた一般的な例として、図４０（ａ）に示
す素子構造の透明電極３１側のキャリアブロッキング層
としてのｐ型の半導体の膜厚を３００Åに設定した時、
遮光層１８側のキャリアブロッキング層の膜厚と、光感
度（必要な書込み光の光強度）および解像度との関係を
示す。

【０３１４】図４６から、光感度は、遮光層１８側のキ
ャリアブロッキング層が８５Åよりも大きくなると急激
に低下していることが分かる。これは、前述した光導電
層の設計法から導かれる理論値と一致しており、理論値
以上の膜厚では、遮光層１８側に余分な空乏層が形成さ
れ、この空乏層により電圧をロスするためである。

【０３１５】一方、解像度は、遮光層１８側のキャリア
ブロッキング層が８５Åの時最高になっていることが分
かる。このことも、設計法から導かれる結果と一致して
おり、理論値以下の膜厚では、遮光層１８側からのキャ
リアインジェクションが起こり易くなり、キャリアが横
方向に拡散するためである。また、理論値以上の膜厚で
は、遮光層１８側に余分な空乏層が形成されることによ
る電圧ロスによって、透明電極３１側の書込み光によっ
てキャリアが生成される光導電層に十分な電圧が印加さ
れないからである。

【０３１６】以上のことから、次のことが分かる。遮光
層１８側のキャリアブロッキング層の膜厚を上記のよう
に設計することで、遮光層１８からのキャリア流入防止
と、光導電層の書込み光入射領域に、液晶層側よりも高
い電圧がかかるようにすることができる。即ち、最適理
論値においては、キャリア流入による横方向拡散が防止
される。そして、遮光層１８側に発生する空乏層による
電圧ロスを最低限に抑え、書込み光入射領域に発生する
空乏層に効率良く電圧がかかって、光電流を増大させる
ことができる。

【０３１７】尚、上記の光書込み型液晶素子の素子構造
は、図４０（ａ）に示したように、ｉ型の半導体２６の
ドナー密度が均一な場合について説明したが、光電流の
流れを良くするために、ｉ型の半導体２６のドナー密度
が透明電極３１側よりも遮光層１８側に大きくなるよう
に構成しても良い。

【０３１８】例えば、ｉ型の半導体２６としてのａ−Ｓ
ｉ：Ｈ膜中のドナー密度を透明電極３１側と遮光層１８
側とで異ならせるには、上記実施の形態２で述べたよう
に、ドナー密度を連続的に増加させる方法と、段階的に
増加させる方法とがある。

【０３１９】ドナー密度を透明電極３１側から遮光層１
８側に連続的に増加させた場合、そのエネルギーバンド
ダイヤグラムは、図４０（ｂ）に示すように、ｉ型の半
導体２６’部分が遮光層１８に向かって連続的に低下す
るようになっている。また、ドナー密度を透明電極３１
側から遮光層１８側に段階的に増加させた場合、そのエ
ネルギーバンドダイヤグラムは、図４０（ｃ）に示すよ
うに、ｉ型の半導体２６’’部分が遮光層１８に向かっ
て段階的に低下するようになっている。

【０３２０】また、本実施の形態では、図４０に示すよ
うに、光導電層として、透明電極３１側からｐ型の半導
体２６ａ、ｉ型の半導体２６、ｐ型の半導体２８と積層
された素子構造、即ちｐｉｐ型の素子構造となっている
が、この他の図４１（ａ）ないし図４５（ｃ）に示す素
子構造であっても良い。

【０３２１】即ち、図４１（ａ）ないし図４１（ｃ）に
は、ｐ型の半導体２６ａ、ｉ型の半導体２６、ｐ型のワ
イドギャップ半導体２８が積層されたｐ／ｉ／ワイドｐ
型の素子構造を示し、また、図４２（ａ）ないし図４２
（ｃ）には、ｐ型のワイドギャップ半導体２８、ｉ型の
半導体２６、ｐ型の半導体２６ａが積層れたワイドｐ／
ｉ／ｐ型の素子構造を示す。また、図４３（ａ）ないし
図４３（ｃ）には、ｐ型のワイドギャップ半導体２８、
ｉ型の半導体２６、ｐ型のワイドギャップ半導体２８が
積層されたワイドｐ／ｉ／ワイドｐ型の素子構造を示
し、また、図４４（ａ）ないし図４４（ｃ）には、ｐ型
のチャープ半導体３０、ｉ型の半導体２６、ｐ型の半導
体２６ａが積層されたチャープｐ／ｉ／ｐ型の素子構造
を示し、さらに、図４５（ａ）ないし図４５（ｃ）に
は、ｐ型のチャープ半導体３０、ｉ型の半導体２６、ｐ
型のワイドギャップ半導体２８が積層されたチャープｐ
／ｉ／ワイドｐ型の素子構造を示す。

【０３２２】尚、図４１（ａ）、図４２（ａ）、…図４
５（ａ）には、ｉ型の半導体２６のドナー密度が均一な
状態を示し、図４１（ｂ）、図４２（ｂ）、…図４５
（ｂ）には、ｉ型の半導体２６のドナー密度を透明電極
３１側から遮光層１８側に連続的に増加させた状態を示
し、図４１（ｃ）、図４２（ｃ）、…図４５（ｃ）に
は、ｉ型の半導体２６のドナー密度を透明電極３１側か
ら遮光層１８側に段階的に増加させた状態を示すもので
ある。

【０３２３】ここで、遮光層１８側のキャリアブロッキ
ング層として、ｐ型のワイドギャップ半導体とｐ型の半
導体とを使用した場合の遮光層１８側のキャリアブロッ
キング層の膜厚と光感度との関係を図６９に示す。

【０３２４】図６９から、ｐ型のワイドギャップ半導体
を遮光層１８側のキャリアブロッキング層として用いた
場合の方が、ｐ型の半導体を遮光層１８側のキャリアブ
ロッキング層として用いた場合よりもキャリアブロッキ
ング層の膜厚を薄くすることができる（８５Åから６５
Å）。これにより、遮光層１８側のキャリアブロッキン
グ層によって形成される空乏層をさらに狭くすることが
できるので、電圧ロスが低減し、光感度および解像度を
向上させることができる。

【０３２５】特に、図４０ないし図４５のｐｉｐ系の素
子構造では、一つの製造装置でガス系を変化させるだけ
で成膜できるので、製造方法における簡略化の効果が大
きい。

【０３２６】尚、図示しないが、例えばｐ型の半導体に
換えて、ｐ型の多段階チャープ半導体、ワイドギャップ
のｐ型の連続チャープ半導体、またはワイドギャップの
ｐ型の多段階チャープ半導体を使用した場合について
も、上記した図４０（ａ）ないし図４５（ｃ）の素子構
造における効果と全く同一の効果を得ることができる。

【０３２７】以上の実施の形態１ないし実施の形態６で
は、キャリアブロッキング層として絶縁膜あるいはｐ型
の半導体の何れかを使用する場合に、キャリアブロッキ
ング層をｉ型の半導体の両端側に設けた素子構造につい
て説明しているが、以下の実施の形態７ないし実施の形
態１０では、遮光層側のキャリアブロッキング層を光導
電層中に設けた素子構造の光書込み型液晶素子について
説明する。

【０３２８】〔実施の形態７〕本発明のさらに他の実施
の形態について図４７（ａ）ないし図５２（ｃ）に基づ
いて説明すれば、以下の通りである。

【０３２９】本実施の形態の光書込み型液晶素子の光導
電層の素子構造は、図４７（ａ）に示すように、実施の
形態１の図１に示した素子構造の遮光層１８側のキャリ
アブロッキング層１７が、光導電層１６の途中に形成さ
れた構造となっている。

【０３３０】ここで、上記の素子構造の光書込み型液晶
素子の製造方法について以下に説明する。

【０３３１】先ず、絶縁性透明基板としてのガラス基板
上に、スパッタリング法により、Ｉｎ₂ （Ｓｎ）Ｏ₃ 膜
を１０００Å、ＳｎＯ₂ ：Ｓｂ膜を３００Å順に積層し
て透明電極５１を形成し、この上にＥＢ蒸着法によりＴ
ｉＯ₂ 膜からなるキャリアブロッキング層５２をベース
プレッシャー（Ｐ_B ）＝１×１０^-6Ｔｏｒｒ、蒸着レイ
ト（Ｒ）＝５Å／ｓ、基板温度（Ｔ_S ）＝３００℃で８
５０Åの厚さに蒸着した。

【０３３２】次いで、プラズマＣＶＤ法（化学気相成長
法）により水素化非晶質シリコン層からなるａ−Ｓｉ：
Ｈ膜５３を次のようにして厚さ６．０μｍ堆積した。即
ち、ａ−Ｓｉ：Ｈ膜５３は、ＳｉＨ₄ ガスを反応炉に導
入し、グロー放電分解し、ａ−Ｓｉ：Ｈ層を６．０μｍ
堆積した。

【０３３３】次に、このａ−Ｓｉ：Ｈ膜５３上に、ＥＢ
蒸着法によりＴｉＯ₂ 膜からなるキャリアブロッキング
層５４を前記のキャリアブロッキング層５２の蒸着と同
条件で３５０Åの厚さに蒸着した。

【０３３４】次いで、このキャリアブロッキング層５４
上に、プラズマＣＶＤ法（化学気相成長法）により水素
化非晶質シリコン層からなるａ−Ｓｉ：Ｈ膜５５を上記
のａ−Ｓｉ：Ｈ膜５３と同様にして厚さ４．０μｍ堆積
した。

【０３３５】さらに、このａ−Ｓｉ：Ｈ膜５５上に、遮
光層（ａ−ＳｉＧｅ：Ｈ膜）５６をプラズマＣＶＤ法に
より５０００Å堆積した。この遮光層５６の成膜方法
は、実施の形態１と同様とする。

【０３３６】このように、本実施の形態では、遮光層５
６側のキャリアブロッキング層５４が光導電層を構成す
るａ−Ｓｉ：Ｈ膜中に形成された素子構造となり、上記
した各実施の形態と同様に、暗時の遮光層５６からのキ
ャリアインジェクションを阻止し得るエネルギー構造と
なっている。

【０３３７】したがって、このキャリアブロッキング層
５４は、ａ−Ｓｉ：Ｈ膜中の透明電極５１側に形成され
る空乏層にかかることなく、且つ、透明電極５１側から
入射された書込み光により生成されるキャリアの量が十
分に小さくなる位置に設ける必要がある。

【０３３８】また、キャリアブロッキング層５４を形成
する領域のａ−Ｓｉ：Ｈ膜中のドナー密度は、透明電極
５１側に形成される空乏層領域のドナー密度よりも大き
くすることが望ましい。これにより、電圧ロスが少なく
なるので、光感度が良好なものとなり、光電流が良く流
れる。

【０３３９】尚、上記の光書込み型液晶素子の素子構造
は、図４７（ａ）に示したように、ｉ型の半導体５３お
よびｉ型の半導体５５のドナー密度が均一な状態につい
て説明したが、光電流の流れを良くするために、ｉ型の
半導体５３およびｉ型の半導体５５のドナー密度が透明
電極５１側よりも遮光層５６側に大きくなるように構成
しても良い。

【０３４０】したがって、ｉ型の半導体５３およびｉ型
の半導体５５としてのａ−Ｓｉ：Ｈ膜中のドナー密度を
透明電極５１側と遮光層５６側とで異ならせるには、上
記実施の形態２で述べたように、ドナー密度を連続的に
増加させる方法と、段階的に増加させる方法とがある。

【０３４１】ドナー密度を透明電極５１側から遮光層５
６側に連続的に増加させた場合、そのエネルギー準位
は、図４７（ｂ）に示すように、ｉ型の半導体５３’・
５５’部分が遮光層５６に向かって連続的に低下するよ
うになっている。また、ドナー密度を透明電極５１側か
ら遮光層５６側に段階的に増加させた場合、そのエネル
ギー準位は、図４７（ｃ）に示すように、ｉ型の半導体
５３’’・５５’’部分が遮光層５６に向かって段階的
に低下するようになっている。

【０３４２】また、本実施の形態では、図４７に示すよ
うに、光導電層として、透明電極５１側から絶縁膜から
キャリアブロッキング層（Ｉ）５２、ｉ型の半導体５
３、キャリアブロッキング層（Ｉ）５４、ｉ型の半導体
５５と積層された素子構造、即ちＩ／ｉ／中間Ｉ／ｉ型
の素子構造となっているが、この他の図４８（ａ）ない
し図５２（ｃ）に示す素子構造であっても良い。

【０３４３】即ち、図４８（ａ）なしい図４８（ｃ）に
は、キャリアブロッキング層（Ｉ）５２、ｉ型のワイド
ギャップ半導体５７、ｉ型の半導体５３、キャリアブロ
ッキング層（Ｉ）５４、ｉ型の半導体５５が順に積層さ
れたＩ／ワイドｉ／ｉ／中間Ｉ／ｉ型の素子構造を示
し、また、図４９（ａ）なしい図４９（ｃ）には、キャ
リアブロッキング層（Ｉ）５２、ｐ型の半導体５８、ｉ
型の半導体５３、キャリアブロッキング層（Ｉ）５４、
ｉ型の半導体５５が順に積層されたＩ／ｐ／ｉ／中間Ｉ
／ｉ型の素子構造を示している。また、図５０（ａ）な
しい図５０（ｃ）には、キャリアブロッキング層（Ｉ）
５２、ｐ型のワイドギャップ半導体５９、ｉ型の半導体
５３、キャリアブロッキング層（Ｉ）５４、ｉ型の半導
体５５が順に積層されたＩ／ワイドｐ／ｉ／中間Ｉ／ｉ
型の素子構造を示し、また、図５１（ａ）なしい図５１
（ｃ）には、キャリアブロッキング層（Ｉ）５２、ｉ型
のチャープ半導体６０、ｉ型の半導体５３、キャリアブ
ロッキング層（Ｉ）５４、ｉ型の半導体５５が順に積層
されたＩ／チャープｉ／ｉ／Ｉ／ｉ型の素子構造を示
し、さらに、図５２（ａ）なしい図５２（ｃ）には、キ
ャリアブロッキング層（Ｉ）５２、ｐ型のチャープ半導
体６１、ｉ型の半導体５３、キャリアブロッキング層
（Ｉ）５４、ｉ型の半導体５５が順に積層されたＩ／チ
ャープｐ／ｉ／Ｉ／ｉ型の素子構造を示している。

【０３４４】尚、図４８（ａ）、図４９（ａ）、…図５
２（ａ）は、ｉ型の半導体５３およびｉ型の半導体５５
のドナー密度が均一な状態のエネルギー構造を示し、図
４８（ｂ）、図４９（ｂ）、…図５２（ｂ）は、ｉ型の
半導体５３およびｉ型の半導体５５のドナー密度を透明
電極５１側から遮光層５６側に連続的に増加させた状態
のエネルギー構造を示し、図４８（ｃ）、図４９
（ｃ）、…図５２（ｃ）は、ｉ型の半導体５３およびｉ
型の半導体５５のドナー密度を透明電極５１側から遮光
層５６側に段階的に増加させた状態のエネルギー構造を
示すものである。

【０３４５】また、キャリアブロッキング層（Ｉ）５２
に接合されるチャープ半導体の代わりに、段階的にエネ
ルギー準位を低下させる多段階チャープ半導体を使用し
ても良い。

【０３４６】〔実施の形態８〕本発明のさらに他の実施
の形態について図５３（ａ）ないし図５８（ｃ）に基づ
いて説明すれば、以下の通りである。尚、説明の便宜
上、上記の実施の形態７と同一の機能を有する部材に
は、同一の番号を付記し、その説明は省略する。

【０３４７】本実施の形態の光書込み型液晶素子の光導
電層の素子構造は、図５３（ａ）に示すように、実施の
形態７に示した素子構造の遮光層５６側のキャリアブロ
ッキング層５４に換えて光導電層と同じエネルギーギャ
ップを有するｐ型の半導体６２が、光導電層の途中に形
成された構造となっている。これにより、上記素子構造
は、光導電層の遮光層５６側に空乏層が形成されるの
で、遮光層５６側からのキャリアインジェクションを阻
止し得るエネルギー構造となっている。

【０３４８】上記のｐ型の半導体６２の膜厚は、光導電
層の周辺ドナー密度が１０¹⁸cm^-3、ｐ型の半導体６２の
アクセプター密度が１０¹⁹cm^-3のとき、１７０Åとな
る。上記ｐ型の半導体６２が、暗時の遮光層５６からの
キャリアインジェクションを阻止し得るエネルギー構造
をとり得るための理論値である。この理論値は、実施の
形態１の理論式によって導かれたものである。

【０３４９】このように、光導電層内に設けられるｐ型
の半導体６２の膜厚は、光導電層を構成する半導体のド
ナー密度およびアクセプター密度によって左右される。
つまり、ドナー密度が大きくなれば、ｐ型の半導体の膜
厚を大きくしなければならないが、アクセプター密度が
大きくなればｐ型の半導体の膜厚を小さくできる。

【０３５０】ここで、上記の素子構造の光書込み型液晶
素子の製造方法について以下に説明する。

【０３５１】先ず、絶縁性透明基板としてのガラス基板
上に、スパッタリング法により、Ｉｎ₂ （Ｓｎ）Ｏ₃ 膜
を１０００Å、ＳｎＯ₂ ：Ｓｂ膜を３００Å順に積層し
て透明電極５１を形成し、この上にＥＢ蒸着法によりＴ
ｉＯ₂ 膜からなるキャリアブロッキング層５２をベース
プレッシャー（Ｐ_B ）＝１×１０^-6Ｔｏｒｒ、蒸着レイ
ト（Ｒ）＝５Å／ｓ、基板温度（Ｔ_S ）＝３００℃で８
５０Åの厚さに蒸着した。

【０３５２】次いで、プラズマＣＶＤ法（化学気相成長
法）により水素化非晶質シリコン層からなるａ−Ｓｉ：
Ｈ膜５３を次のようにして厚さ６．０μｍ堆積した。即
ち、ａ−Ｓｉ：Ｈ膜５３は、ＳｉＨ₄ ガスを反応炉に導
入し、放電分解し、ａ−Ｓｉ：Ｈ層を６．０μｍ堆積し
た。

【０３５３】次に、このａ−Ｓｉ：Ｈ膜５３上に、ｐ型
の半導体６２としてａ−Ｓｉ：Ｈ半導体を用い、代表的
なＰ−ＣＶＤ成膜条件として、ＳｉＨ₄ 、Ｈ₂ 、アクセ
プター添加用のＢ₂ Ｈ₆ を供給するものとする。これら
のガスを反応炉に導入し、堆積した。この条件で堆積し
たｐ型の半導体６２としてのｐ型のａ−Ｓｉ：Ｈ膜のア
クセプター密度は１０¹⁷ｃｍ^-3であった。尚、このｐ型
の半導体の組成や膜厚は、上記した条件に限定するもの
ではなく、多くの光電流を流すための範囲内で他の材料
を用いても良い。

【０３５４】次いで、このｐ型の半導体６２上に、プラ
ズマＣＶＤ法（化学気相成長法）により水素化非晶質シ
リコン層からなるａ−Ｓｉ：Ｈ膜５５を上記のａ−Ｓ
ｉ：Ｈ膜５３と同様にして厚さ４．０μｍ堆積した。

【０３５５】さらに、このａ−Ｓｉ：Ｈ膜５５上に、遮
光層（ａ−ＳｉＧｅ：Ｈ膜）５６をプラズマＣＶＤ法に
より５０００Å堆積した。この遮光層５６の成膜方法
は、実施の形態１と同様とする。

【０３５６】このように、本実施の形態では、遮光層５
６側のキャリアブロッキング層（ｐ型の半導体６２）が
光導電層を構成するａ−Ｓｉ：Ｈ膜中に形成された素子
構造となり、上記した各実施の形態と同様に、暗時の遮
光層５６からのキャリアインジェクションを阻止し得る
エネルギー構造となっている。

【０３５７】したがって、このキャリアブロッキング層
（ｐ型の半導体６２）は、ａ−Ｓｉ：Ｈ膜中の透明電極
５１側に形成される空乏層にかかることなく、且つ、透
明電極５１側から入射された書込み光により生成される
キャリアの量が十分に小さくなる位置に設ける必要があ
る。

【０３５８】また、キャリアブロッキング層（ｐ型の半
導体６２）を形成する領域のａ−Ｓｉ：Ｈ膜中のドナー
密度は、透明電極５１側に形成される空乏層領域のドナ
ー密度よりも大きくすることが望ましい。これにより、
電圧ロスが少なくなるので、光感度が良好なものとな
り、光電流が良く流れる。

【０３５９】尚、上記の光書込み型液晶素子の素子構造
は、図５３（ａ）に示したように、ｉ型の半導体５３お
よびｉ型の半導体５５のドナー密度が均一な状態につい
て説明したが、光電流の流れを良くするために、ｉ型の
半導体５３およびｉ型の半導体５５のドナー密度が透明
電極５１側よりも遮光層５６側に大きくなるように構成
する必要がある。

【０３６０】例えば、ｉ型の半導体５３およびｉ型の半
導体５５としてのａ−Ｓｉ：Ｈ膜中のドナー密度を透明
電極５１側と遮光層５６側とで異ならせるには、上記実
施の形態２で述べたように、ドナー密度を連続的に増加
させる方法と、段階的に増加させる方法とがある。

【０３６１】ドナー密度を透明電極５１側から遮光層５
６側に連続的に増加させた場合、そのエネルギー準位
は、図５３（ｂ）に示すように、ｉ型の半導体５３’・
５５’部分が遮光層５６に向かって連続的に低下するよ
うになっている。また、ドナー密度を透明電極５１側か
ら遮光層５６側に段階的に増加させた場合、そのエネル
ギー準位は、図５３（ｃ）に示すように、ｉ型の半導体
５３’’・５５’’部分が遮光層５６に向かって段階的
に低下するようになっている。

【０３６２】また、本実施の形態では、図５３（ａ）な
しい図５３（ｃ）に示すように、光導電層として、透明
電極５１側から絶縁膜からキャリアブロッキング層
（Ｉ）５２、ｉ型の半導体５３、ｐ型の半導体６２、ｉ
型の半導体５５と積層された素子構造、即ちＩ／ｉ／中
間ｐ／ｉ型の素子構造となっているが、この他の図５４
（ａ）ないし図５８（ｃ）に示す素子構造であっても良
い。

【０３６３】即ち、図５４（ａ）ないし図５４（ｃ）に
は、キャリアブロッキング層（Ｉ）５２、ｉ型のワイド
ギャップ半導体５７、ｉ型の半導体５３、ｐ型の半導体
６２、ｉ型の半導体５５が順に積層されたＩ／ワイドｉ
／ｉ／中間ｐ／ｉ型の素子構造を示し、また、図５５
（ａ）ないし図５５（ｃ）には、キャリアブロッキング
層（Ｉ）５２、ｐ型の半導体５８、ｉ型の半導体５３、
ｐ型の半導体６２、ｉ型の半導体５５が順に積層された
Ｉ／ｐ／ｉ／中間ｐ／ｉ型の素子構造を示している。ま
た、図５６（ａ）ないし図５６（ｃ）には、キャリアブ
ロッキング層（Ｉ）５２、ｐ型のワイドギャップ半導体
５９、ｉ型の半導体５３、ｐ型の半導体６２、ｉ型の半
導体５５が順に積層されたＩ／ワイドｐ／ｉ／中間ｐ／
ｉ型の素子構造を示し、また、図５７（ａ）ないし図５
７（ｃ）には、キャリアブロッキング層（Ｉ）５２、ｉ
型のチャープ半導体６０、ｉ型の半導体５３、ｐ型の半
導体６２、ｉ型の半導体５５が順に積層されたＩ／チャ
ープｉ／ｉ／中間ｐ／ｉ型の素子構造を示し、さらに、
図５８（ａ）ないし図５８（ｃ）には、キャリアブロッ
キング層（Ｉ）５２、ｐ型のチャープ半導体６１、ｉ型
の半導体５３、ｐ型の半導体６２、ｉ型の半導体５５が
順に積層されたＩ／チャープｐ／ｉ／中間ｐ／ｉ型の素
子構造を示している。

【０３６４】尚、図５４（ａ）、図５５（ａ）、…図５
８（ａ）は、ｉ型の半導体５３およびｉ型の半導体５５
のドナー密度が均一な状態のエネルギー構造を示し、図
５４（ｂ）、図５５（ｂ）、…図５８（ｂ）は、ｉ型の
半導体５３およびｉ型の半導体５５のドナー密度を透明
電極５１側から遮光層５６側に連続的に増加させた状態
のエネルギー構造を示し、図５４（ｃ）、図５５
（ｃ）、…図５８（ｃ）は、ｉ型の半導体５３およびｉ
型の半導体５５のドナー密度を透明電極５１側から遮光
層５６側に段階的に増加させた状態のエネルギー構造を
示すものである。

【０３６５】また、キャリアブロッキング層（Ｉ）５２
に接合されるチャープ半導体の代わりに、段階的にエネ
ルギー準位を低下させる多段階チャープ半導体を使用し
ても良い。

【０３６６】〔実施の形態９〕本発明のさらに他の実施
の形態について図５９（ａ）ないし図６４（ｃ）に基づ
いて説明すれば、以下の通りである。尚、説明の便宜
上、上記の各実施の形態と同一の機能を有する部材に
は、同一の番号を付記し、その説明は省略する。

【０３６７】本実施の形態の光書込み型液晶素子の光導
電層の素子構造は、図５９（ａ）ないし図６４（ｃ）に
示すように、実施の形態８の図５３（ａ）ないし図５８
（ｃ）に示した各素子構造において、ｐ型の半導体６２
の代わりにｉ型の半導体５３よりもエネルギーギャップ
の大きいｐ型のワイドギャップ半導体６３を使用したも
のである。これにより、各素子構造は、光導電層の遮光
層５６側に空乏層が形成されるので、遮光層５６側から
のキャリアインジェクションを阻止し得るエネルギー構
造となっている。

【０３６８】上記のｐ型のワイドギャップ半導体６３
は、ａ−Ｓｉ_X Ｃ_1-X ：Ｈ（組成ｘ＝０．８）を用い、
その膜厚は、光導電層の周辺ドナー密度が１０¹⁸cm^-3、
ｐ型のワイドギャップ半導体６３のアクセプター密度が
１０¹⁹cm^-3のとき、１３０Åとなる。この膜厚は、上記
ｐ型のワイドギャップ半導体６３が、暗時の遮光層５６
からのキャリアインジェクションを阻止し得るエネルギ
ー構造をとり得るための理論値である。

【０３６９】このように、光導電層内に設けられるｐ型
の半導体６２の膜厚は、光導電層を構成する半導体のド
ナー密度およびアクセプター密度によって左右される。
つまり、ドナー密度が大きくなれば、ｐ型の半導体の膜
厚を大きくしなければならないが、アクセプター密度が
大きくなればｐ型の半導体の膜厚を小さくすることがで
きる。

【０３７０】ここで、上記の素子構造の光書込み型液晶
素子の製造方法について以下に説明する。

【０３７１】先ず、絶縁性透明基板としてのガラス基板
上に、スパッタリング法により、Ｉｎ₂ （Ｓｎ）Ｏ₃ 膜
を１０００Å、ＳｎＯ₂ ：Ｓｂ膜を３００Å順に積層し
て透明電極５１を形成し、この上にＥＢ蒸着法によりＴ
ｉＯ₂ 膜からなるキャリアブロッキング層５２をベース
プレッシャー（Ｐ_B ）＝１×１０^-6Ｔｏｒｒ、蒸着レイ
ト（Ｒ）＝５Å／ｓ、基板温度（Ｔ_S ）＝３００℃で８
５０Åの厚さに蒸着した。

【０３７２】次いで、プラズマＣＶＤ法（化学気相成長
法）により水素化非晶質シリコン層からなるａ−Ｓｉ：
Ｈ膜５３を次のようにして厚さ６．０μｍ堆積した。即
ち、ａ−Ｓｉ：Ｈ膜５３は、ＳｉＨ₄ ガスを反応炉に導
入し、グロー放電分解し、ａ−Ｓｉ：Ｈ層を６．０μｍ
堆積した。

【０３７３】次に、このａ−Ｓｉ：Ｈ膜５３上に、ｐ型
のワイドギャップ半導体６３としてａ−Ｓｉ_X Ｃ_1-X ：
Ｈ（組成ｘ＝０．８）半導体を用い、代表的なＰ−ＣＶ
Ｄ成膜条件として、ＳｉＨ₄ 、ＣＨ₄ 、Ｈ₂ 、アクセプ
ター添加用のＢ₂ Ｈ₆ を供給するものとする。これらの
ガスを反応炉に導入し、グロー放電分解し、３５０Å堆
積した。この条件で堆積したｐ型のワイドギャップ半導
体６３としてのｐ型のａ−Ｓｉ_X Ｃ_1-X ：Ｈ（組成ｘ＝
０．８）のアクセプター密度は１０¹⁶ｃｍ^-3であった。
尚、このｐ型の半導体の組成や膜厚は、上記した条件に
限定するものではなく、多くの光電流を流すための範囲
内で他の材料を用いても良い。

【０３７４】次いで、このｐ型のワイドギャップ半導体
６３上に、プラズマＣＶＤ法（化学気相成長法）により
水素化非晶質シリコン層からなるａ−Ｓｉ：Ｈ膜５５を
上記のａ−Ｓｉ：Ｈ膜５３と同様にして厚さ４．０μｍ
堆積した。

【０３７５】さらに、このａ−Ｓｉ：Ｈ膜５５上に、遮
光層（ａ−ＳｉＧｅ：Ｈ膜）５６をプラズマＣＶＤ法に
より５０００Å堆積した。この遮光層５６の成膜方法
は、実施の形態１と同様とする。

【０３７６】このように、本実施の形態では、遮光層５
６側のキャリアブロッキング層としてｐ型のワイドギャ
ップ半導体６３が光導電層を構成するａ−Ｓｉ：Ｈ膜中
に形成された素子構造となり、上記した各実施の形態と
同様に、暗時の遮光層５６からのキャリアインジェクシ
ョンを阻止し得るエネルギー構造となっている。

【０３７７】尚、上記の光書込み型液晶素子の素子構造
は、図５９（ａ）に示したように、ｉ型の半導体５３お
よびｉ型の半導体５５のドナー密度が均一な状態につい
て説明したが、光電流の流れを良くするために、ｉ型の
半導体５３およびｉ型の半導体５５のドナー密度が透明
電極５１側よりも遮光層５６側に大きくなるように構成
することが望ましい。

【０３７８】例えば、ｉ型の半導体５３およびｉ型の半
導体５５としてのａ−Ｓｉ：Ｈ膜中のドナー密度を透明
電極５１側と遮光層５６側とで異ならせるには、上記実
施の形態２で述べたように、ドナー密度を連続的に増加
させる方法と、段階的に増加させる方法とがある。

【０３７９】ドナー密度を透明電極５１側から遮光層５
６側に連続的に増加させた場合、そのエネルギー準位
は、図５９（ｂ）に示すように、ｉ型の半導体５３’・
５５’部分が遮光層５６に向かって連続的に低下するよ
うになっている。また、ドナー密度を透明電極５１側か
ら遮光層５６側に段階的に増加させた場合、そのエネル
ギー準位は、図５９（ｃ）に示すように、ｉ型の半導体
５３’’・５５’’部分が遮光層５６に向かって段階的
に低下するようになっている。

【０３８０】また、本実施の形態では、図５９（ａ）な
いし図５９（ｃ）に示すように、光導電層として、透明
電極５１側から絶縁膜からなるキャリアブロッキング層
（Ｉ）５２、ｉ型の半導体５３、ｐ型のワイドギャップ
半導体６３、ｉ型の半導体５５と積層された素子構造、
即ちＩ／ｉ／（中間）ワイドｐ／ｉ型の素子構造となっ
ているが、この他の図６０（ａ）ないし図６４（ｃ）に
示す素子構造であっても良い。

【０３８１】即ち、図６０（ａ）ないし図６０（ｃ）に
は、キャリアブロッキング層（Ｉ）５２、ｉ型のワイド
ギャップ半導体５７、ｉ型の半導体５３、ｐ型のワイド
ギャップ半導体６３、ｉ型の半導体５５が順に積層され
たＩ／ワイドｉ／ｉ／（中間）ワイドｐ／ｉ型の素子構
造を示し、また、図６１（ａ）ないし図６１（ｃ）に
は、キャリアブロッキング層（Ｉ）５２、ｐ型の半導体
５８、ｉ型の半導体５３、ｐ型のワイドギャップ半導体
６３、ｉ型の半導体５５が順に積層されたＩ／ｐ／ｉ／
（中間）ワイドｐ／ｉ型の素子構造を示している。ま
た、図６２（ａ）ないし図６２（ｃ）には、キャリアブ
ロッキング層（Ｉ）５２、ｐ型のワイドギャップ半導体
５９、ｉ型の半導体５３、ｐ型のワイドギャップ半導体
６３、ｉ型の半導体５５が順に積層されたＩ／ワイドｐ
／ｉ／（中間）ワイドｐ／ｉ型の素子構造を示し、ま
た、図６３（ａ）ないし図６３（ｃ）には、キャリアブ
ロッキング層（Ｉ）５２、ｉ型のチャープ半導体６０、
ｉ型の半導体５３、ｐ型のワイドギャップ半導体６３、
ｉ型の半導体５５が順に積層されたＩ／チャープｉ／ｉ
／（中間）ワイドｐ／ｉ型の素子構造を示し、さらに、
図６４（ａ）ないし図６４（ｃ）には、キャリアブロッ
キング層（Ｉ）５２、ｐ型のチャープ半導体６１、ｉ型
の半導体５３、ｐ型のワイドギャップ半導体６３、ｉ型
の半導体５５が順に積層されたＩ／チャープｐ／ｉ／
（中間）ワイドｐ／ｉ型の素子構造を示している。

【０３８２】尚、図６０（ａ）、図６１（ａ）、…図６
４（ａ）は、ｉ型の半導体５３およびｉ型の半導体５５
のドナー密度が均一な状態のエネルギー構造を示し、図
６０（ｂ）、図６１（ｂ）、…図６４（ｂ）は、ｉ型の
半導体５３およびｉ型の半導体５５のドナー密度を透明
電極５１側から遮光層５６側に連続的に増加させた状態
のエネルギー構造を示し、図６０（ｃ）、図６１
（ｃ）、…図６４（ｃ）は、ｉ型の半導体５３およびｉ
型の半導体５５のドナー密度を透明電極５１側から遮光
層５６側に段階的に増加させた状態のエネルギー構造を
示すものである。

【０３８３】また、キャリアブロッキング層（Ｉ）５２
に接合されるチャープ半導体の代わりに、段階的にエネ
ルギー準位を低下させる多段階チャープ半導体を使用し
ても良い。

【０３８４】〔実施の形態１０〕本発明のさらに他の実
施の形態について図６５（ａ）ないし図６８（ｃ）に基
づいて説明すれば、以下の通りである。尚、説明の便宜
上、上記の各実施の形態と同一の機能を有する部材に
は、同一の番号を付記し、その説明は省略する。

【０３８５】本実施の形態に係る光書込み型液晶素子の
素子構造は、図６５（ａ）ないし図６８（ｃ）に示すよ
うに、上記の実施の形態８および実施の形態９に示した
素子構造の透明電極５１側に設けられた絶縁膜からなる
キャリアブロッキング層（Ｉ）５２を無くして、キャリ
アブロッキング層としてｐ型の半導体５８、あるいはｐ
型のワイドギャップ半導体５９を使用した構成となって
いる。

【０３８６】図６５（ａ）ないし図６６（ｃ）に示す素
子構造は、上記実施の形態８の図５５（ａ）ないし図５
６（ｃ）に示される透明電極５１側に設けられたキャリ
アブロッキング層（Ｉ）５２を無くし、ｐ型の半導体６
２を遮光層５６側のキャリアブロッキング層とする構成
である。また、このｐ型の半導体６２は、光導電層を形
成するｉ型の半導体５３と同じエネルギーギャップを有
するものとなっている。尚、これらの素子の製造方法
は、上記各実施の形態に記載の方法とし、また、膜厚や
アクセプター密度も各実施の形態に記載した範囲内であ
れば良いものとする。

【０３８７】また、図６７（ａ）ないし図６８（ｃ）に
示す素子構造は、上記実施の形態９の図６１（ａ）ない
し図６２（ｃ）に示される透明電極５１側に設けられた
キャリアブロッキング層（Ｉ）５２を無くし、ｐ型のワ
イドギャップ半導体６３を遮光層５６側のキャリアブロ
ッキング層とする構成である。また、このｐ型のワイド
ギャップ半導体６３は、光導電層を形成するｉ型の半導
体５３よりもエネルギーギャップが大きいものとする。

【０３８８】以上のように、透明電極５１側に絶縁膜か
らなるキャリアブロッキング層の代わりにｐ型の半導体
あるいはｐ型のワイドギャップ半導体を使用すること
で、光導電層の透明電極５１側にｐ型の半導体とｉ型の
半導体との接合により空乏層が形成される。この空乏層
によって、光導電層の透明電極５１側が高抵抗領域とな
るので、光導電層の遮光層５６側の領域よりも高電圧が
印加される。一方、遮光層５６側では、絶縁膜からなる
キャリアブロッキング層の代わりに、ｐ型の半導体６２
あるいはｐ型のワイドギャップ半導体６３がキャリアブ
ロッキング層として設けられているので、暗時のキャリ
アインジェクションを阻止することができる。したがっ
て、光導電層に光電流が多く、暗電流は少なくなり、光
感度が向上する。

【０３８９】尚、図６５（ａ）、図６６（ａ）、…図６
８（ａ）は、ｉ型の半導体５３およびｉ型の半導体５５
のドナー密度が均一な状態のエネルギー構造を示し、図
６５（ｂ）、図６６（ｂ）、…図６８（ｂ）は、ｉ型の
半導体５３およびｉ型の半導体５５のドナー密度を透明
電極５１側から遮光層５６側に連続的に増加させた状態
のエネルギー構造を示し、図６５（ｃ）、図６６
（ｃ）、…図６８（ｃ）は、ｉ型の半導体５３およびｉ
型の半導体５５のドナー密度を透明電極５１側から遮光
層５６側に段階的に増加させた状態のエネルギー構造を
示すものである。

【０３９０】また、他の素子構造として、図示しない
が、ｐ型の半導体／ｉ型の半導体／キャリアブロッキン
グ層（Ｉ）／ｉ型の半導体（所謂ｐ／ｉ／中間Ｉ／ｉ型
の素子構造）、ｐ型のワイドギャップ半導体／ｉ型の半
導体／キャリアブロッキング層（Ｉ）／ｉ型の半導体
（所謂ワイドｐ／ｉ／中間Ｉ／ｉ型の素子構造）、ｐ型
のチャープ半導体／ｉ型の半導体／キャリアブロッキン
グ層（Ｉ）／ｉ型の半導体（所謂チャープｐ／ｉ／中間
Ｉ／ｉ型の素子構造）、ｐ型の多段階チャープ半導体／
ｉ型の半導体／キャリアブロッキング層（Ｉ）／ｉ型の
半導体（所謂多段階ｐ／ｉ／中間Ｉ／ｉ型の素子構
造）、ｐ型のチャープ半導体／ｉ型の半導体／ｐ型の半
導体／ｉ型の半導体（所謂チャープｐ／ｉ／中間ｐ／ｉ
型の素子構造）、ｐ型のチャープ半導体／ｉ型の半導体
／ｐ型のワイドギャップ半導体／ｉ型の半導体（所謂チ
ャープｐ／ｉ／ワイド（中間）ｐ／ｉ型の素子構造）、
またはｐ型の多段階チャープ半導体／ｉ型の半導体／ｐ
型のワイドギャップ半導体／ｉ型の半導体（所謂多段階
ｐ／ｉ／ワイド（中間）ｐ／ｉ型の素子構造）であって
も良い。これらの製造方法は、上記の各実施の形態に記
載された方法を採用するものとする。

【０３９１】以上のように、透明電極５１側に設けられ
た絶縁膜からなるキャリアブロッキング層１５を設けな
い素子構造では、半導体の接合によって空乏層を形成
し、キャリアブロッキング層として使用するようになっ
ているので、光書込み型液晶素子の製造工程において、
絶縁膜を形成する工程を無くす（または少なくする）こ
とができ、この結果、製造工程を簡略化でき、製造時間
を短縮することができる。

【０３９２】〔実施の形態１１〕本発明のその他の実施
の形態について、図７３および図７４に基づいて説明す
る。

【０３９３】本実施の形態に係る光書込み型液晶素子に
使用される光導電層の書込み光の入射側に形成されるキ
ャリアブロッキング層は、超格子構造を有する。図７３
には、この光書込み型液晶素子における透明電極３１か
ら遮光層１８までのエネルギーバンドダイヤグラムを示
す。

【０３９４】尚、図示していないが、前述の各実施の形
態で記述したように、キャリア密度が透明電極３１側か
ら遮光層１８側に向かって連続的または段階的に変化す
る構成（図１７（ｂ）、図１７（ｃ）等参照）を、本実
施の形態にも適用することができる。

【０３９５】次に、透明電極３１側に形成された超格子
構造のキャリアブロッキング層７６の一構成例を説明す
る。この超格子構造は、ａ−ＳｉＣ：Ｈとａ−Ｓｉ：Ｈ
の極薄膜の周期的積層膜からなっている。周期的積層膜
の組成と膜厚は次のようにした。ワイドエネルギーギャ
ップのａ−ＳｉＣ：Ｈは、ａ−Ｓｉ_0.5 Ｃ_0.5 ：Ｈと
し、その膜厚は２００Åとした。また、上記ａ−Ｓｉ：
Ｈの膜厚は１００Åとした。そして、これらの極薄膜を
１００周期積層し、超格子構造の膜厚を約３μｍとし
た。

【０３９６】そして、上記の超格子構造のキャリアブロ
ッキング層７６の上に、光導電層２６としてａ−Ｓｉ：
Ｈを７μｍ積層し、さらに遮光層１８側のキャリアブロ
ッキング層７７としてワイドエネルギーギャップのａ−
ＳｉＣ：Ｈを１５０Å積層した。また、上記のキャリア
ブロッキング層７７の上に、遮光層１８としてａ−Ｓｉ
Ｇｅ：Ｈを積層した。

【０３９７】図７４は、この超格子構造を有する光導電
層（以下、超格子光導電層と称する）と従来の光導電層
との光吸収係数を測定した結果を示す。この図から超格
子光導電層の方が、書込み光領域（波長６０００〜７０
００Å）における光吸収係数が大きいことが分かる。

【０３９８】次に、上記の光書込み型液晶素子の作製方
法について説明する。

【０３９９】先ず、ガラス基板（絶縁性透明基板）上
に、ＩＴＯ膜をスパッタリング法で１０００Å積層し、
その上にＳｎＯ₂ 膜を３００Å積層することによって透
明電極３１を形成した。さらにその上に、ａ−ＳｉＣ：
Ｈとａ−Ｓｉ：Ｈとの周期的積層膜からなる上記の超格
子構造のキャリアブロッキング層７６を、ａ−ＳｉＣ：
Ｈから成膜を始めて１００周期、膜厚にして約３μｍ積
層した。次に、その上に光導電層２６としてａ−Ｓｉ：
Ｈを７μｍ積層した。次に、その上にキャリアブロッキ
ング層７７としてａ−ＳｉＣ：Ｈを１５０Å積層し、さ
らにその上に遮光層１８としてａ−ＳｉＧｅ：Ｈを１μ
ｍ積層した。そして、その上に多層誘電体反射膜を積層
し、さらにその上に液晶配向膜を塗布し配向処理をし
た。

【０４００】また、別のガラス基板上には透明電極とし
てＩＴＯ膜を１０００Å積層し、その上に液晶配向膜を
塗布し配向処理をした。

【０４０１】次に、上記のようにして得られた２枚の積
層基板を、両基板の液晶配向膜同士が向かい合うように
対向配置し、両基板間にスペーサーおよびシール部材を
介在させて液晶層の注入スペースを確保し、両基板間に
ツイストネマティック液晶を注入封止した。

【０４０２】上記のようにして得られた超格子光導電層
を用いた光書込み型液晶素子の駆動は、両基板上に形成
された透明電極間に交流電圧を印加することによって行
った。

【０４０３】この超格子光導電層を用いた光書込み型液
晶素子を従来の光書込み型液晶素子と同じ駆動条件で評
価したところ、４００μＷ／ｃｍ² （従来値）から２０
０μＷ／ｃｍ² へと光感度が大幅に向上した。さらに本
光書込み型液晶素子のコントラストは２００を達成し、
高コントラストを実現できた。また、超格子構造によっ
てキャリアブロッキングされているため、信頼性の高い
長寿命光書込み型液晶素子を実現できた。

【０４０４】尚、超格子構造を形成する材料としては、
ａ−ＳｉＣ：Ｈに限らず、超格子構造にしたときに光導
電層よりも光吸収係数が大きくなるようなワイドギャッ
プの性質を有するものであれば、上記と同様の効果が得
られる。

【０４０５】また、本実施の形態では、遮光層１８側
（液晶層側）のキャリアブロッキング層７７としてワイ
ドエネルギーギャップの半導体を用いたが、これに限定
されるものではなく、前述の各実施の形態に示した構成
のキャリアブロッキング層を液晶層側に設けることがで
きる。

【０４０６】以上のように、本実施の形態に係る光書込
み型液晶素子は、光導電層２６の書込み光の入射側に形
成されるキャリアブロッキング層７６が超格子構造であ
るため、従来の光導電層よりも光吸収係数が増加し、光
伝導キャリアが増大する結果、明時のインピーダンスが
従来の光導電層よりも小さくなり、明暗時のインピーダ
ンス比が従来よりも大きくなる。さらに、ａ−Ｓｉ：Ｈ
などの光導電層２６よりもワイドギャップの材料（上記
ではａ−ＳｉＣ：Ｈ）を使用しているので、ａ−Ｓｉ：
Ｈなどよりも絶縁性が高くなることより、光導電層に電
圧が印加されたとき、書込み光入射側領域に液晶層側領
域よりも多くの電圧が印加されるようになる。これらの
結果、光書込み型液晶素子の高感度化、高コントラスト
化、高解像度化が可能になる。

【０４０７】ところで、超格子構造とは、一般的に、半
導体の中に人工的に１次元の周期ポテンシャル（格子定
数ａ（＝数Å）の数十倍の周期を持つ）を導入した構造
であり、異なったエネルギーギャップの半導体が周期的
に積層されたものである。本発明に適用される超格子構
造には、このような一般的な構成のものは勿論のこと、
異なったエネルギーギャップの半導体の積層膜厚が場所
によって相対的に薄くなったり厚くなったりするような
超格子構造、或いはエネルギーギャップが大きい方の半
導体のエネルギーギャップが透明電極３１から遮光層１
８へ向かうに連れて段々小さくなるような超格子構造も
含まれる。

【０４０８】〔実施の形態１２〕本発明のその他の実施
の形態について、図７５ないし図７７に基づいて説明す
る。

【０４０９】本実施の形態に係る光書込み型液晶素子に
使用されるキャリアブロッキング層は、ｐ型半導体とｎ
型半導体との積層構造を有する。図７５および図７６に
は、この光書込み型液晶素子における透明電極３１から
遮光層１８までのエネルギーバンドダイヤグラムを示
す。図７５は成膜時におけるエネルギーバンドダイヤグ
ラムであり、これが熱平衡状態に達すると図７６に示す
エネルギーバンドダイヤグラムになる。

【０４１０】尚、図示していないが、前述の各実施の形
態で記述したように、キャリア密度が透明電極３１側か
ら遮光層１８側に向かって連続的または段階的に変化す
る構成（図１７（ｂ）、図１７（ｃ）等参照）を、本実
施の形態にも適用することができる。

【０４１１】上記のエネルギーバンドダイヤグラムを参
照して説明すると、光導電層２６から透明電極３１への
ホールの流出を抑制するために、透明電極３１上に膜厚
１００Åのｎ型半導体７８ａ（ｎ型ａ−Ｓｉ：Ｈ膜）を
積層する。さらに、光導電層２６から透明電極３１へ電
子が流出するのを抑制するために、ｎ型半導体７８ａ上
に膜厚１００Åのｐ型半導体７８ｂ（ｐ型ａ−Ｓｉ：Ｈ
膜）を積層する。書込み光の入射側に形成されるキャリ
アブロッキング層７８は、上記のｎ型半導体７８ａとｐ
型半導体７８ｂとの積層構造である。

【０４１２】また、上記のキャリアブロッキング層７８
の上に、光導電層２６としてａ−Ｓｉ：Ｈを１０μｍ積
層する。この光導電層２６は、通常のＰ−ＣＶＤ製膜を
行うとややｎ型の伝導になるので、ドナー性のキャリア
を補償するためにジボラン等のＰ型ドーピングガスを用
いることにより、真性半導体にするとよい。この場合の
ドーピングの目安としては、電子の流出抑制膜（上記ｐ
型半導体７８ｂ）に用いたアクセプター濃度よりも小さ
いことが望まれる。

【０４１３】また、遮光層１８に流出する電子を抑制す
るために、光導電層２６上に膜厚１００Åのｐ型半導体
７９ｂ（ｐ型ａ−Ｓｉ：Ｈ膜）を積層する。さらに、ホ
ールの遮光層１８への流出を抑制するために、上記のｐ
型半導体７９ｂ上に、膜厚１００Åのｎ型半導体７９ａ
（ｎ型ａ−Ｓｉ：Ｈ膜）を積層する。遮光層１８側のキ
ャリアブロッキング層７９は、上記のｎ型半導体７９ａ
とｐ型半導体７９ｂとの積層構造である。

【０４１４】そして、上記キャリアブロッキング層７９
の上に、遮光層１８としてａ−ＳｉＧｅ：Ｈ膜を１μｍ
積層する。

【０４１５】このキャリア流出抑制効果を有する光導電
層の特徴は、キャリアブロッキング層７８・７９にホモ
材料（ａ−Ｓｉ：Ｈ等）を用い、その伝導型を巧みにコ
ントロールすることでキャリアの流出を抑制したことで
ある。このようにすることでコストの削減や製膜条件管
理項目の削減が可能である。

【０４１６】また、上述のエネルギーバンド構造の光導
電層を用いると、透明電極３１や遮光層１８へのキャリ
アの移動がほとんど無いので暗時に非常に高抵抗にする
ことができる。即ち、ｐ型半導体とｎ型半導体との積層
構造によるキャリアブロッキング層７８・７９には、電
子およびホールの何れの動きも抑制する作用があり、光
導電層２６からはキャリア再結合を除いては外部にキャ
リアが流出しない。したがって明暗時のインピーダンス
比を従来の光導電層に比べて大きくできる。

【０４１７】このキャリア流出抑制構造を有する光導電
層の光書込み型液晶素子を、従来の光書込み型液晶素子
と同じ駆動条件でし評価したところ、４００μＷ／ｃｍ
² （従来値）から２００μＷ／ｃｍ² へと光感度が大幅
に向上した。さらに本光書込み型液晶素子のコントラス
トは２００を達成し、高コントラストを実現できた。ま
た、キャリアブロッキング層７８・７９によりキャリア
ブロッキングされているため、信頼性の高い光書込み型
液晶素子を実現できた。

【０４１８】尚、上記では、ｎ型半導体７８ａ・７９ａ
が透明電極３１側または遮光層１８側に、ｐ型半導体７
８ｂ・７９ｂが光導電層２６側に設けられているが、こ
れに限定されるものではなく、ｎ型とｐ型とを逆に配置
した構成でも上記と同様の効果を奏する。

【０４１９】また、上記では、透明電極３１側のキャリ
アブロッキング層７８と、遮光層１８側のキャリアブロ
ッキング層７９との膜厚を略同じに設定しているが、こ
れに限定されるものではない。むしろ、図７７（成膜時
におけるエネルギーバンドダイヤグラム）に示すよう
に、キャリアブロッキング層７８の膜厚をキャリアブロ
ッキング層７９の膜厚よりも厚くしてエネルギー構造を
非対称とすることが望ましい。

【０４２０】すなわち、図７５に示すように、キャリア
ブロッキング層７８・７９の膜厚を略同じにした構成
（光導電層のエネルギー構造が非対称でない）の場合で
も、上記のように明暗時のインピーダンス比を従来より
も大きくすることが可能である。しかしながら、図７７
に示すような非対称のエネルギー構造とすることによ
り、上述のように光導電層の書込み光入射側領域に遮光
層１８側よりも高い電圧が印加されるので、書込み光を
より有効利用することができ、光書込み型液晶素子の性
能がより向上する。

【０４２１】また、光導電層の書込み光入射側領域に遮
光層１８側よりも高い電圧が印加されるような非対称の
エネルギー構造において、ｎ型半導体とｐ型半導体との
積層構造のキャリアブロッキング層を、書込み光の入射
側と液晶層側の何れか一方に設けてもよい。特に、書込
み光入射側のキャリアブロッキング層をｎ型半導体とｐ
型半導体との積層構造にすることが望ましい。

【０４２２】尚、上記の説明では、積層されたｎ型半導
体およびｐ型半導体の各膜厚を１００Åとしたが、これ
に限定されるものではない。これらの膜厚の好ましい範
囲は５０Å〜２０００Å、より好ましくは１００Å〜１
０００Åである。これらの膜厚が極端に薄い場合（５０
Åよりも薄い場合）、薄膜として形成されず島状になる
ためにリークが発生し、キャリアブロッキング層として
機能しないという不都合が生じる。逆にこれらの膜厚が
厚すぎる場合（２０００Åよりも厚い場合）では、ドー
ピング層が低抵抗であるため、面方向への電荷の広がり
が発生し、解像度が低下する原因ともなる。

【０４２３】また、ｐｎ積層構造のｎ型半導体として
は、不純物ドープしていないａ−Ｓｉ：Ｈ膜でも通常ｎ
型を示すのでこれを使用してもよいし、リン（Ｐ）等の
Ｖ属の不純物を添加したａ−Ｓｉ：Ｈ膜を使用してもよ
い。また、ｐｎ積層構造のｐ型半導体としては、ボロン
（Ｂ）等のIII 属の不純物を添加したａ−Ｓｉ：Ｈ膜を
使用することができる。

【０４２４】以上の実施の形態１ないし実施の形態１２
の素子構造は、それぞれ、光導電層へのキャリアの侵入
および光導電層からのキャリアの流出を、阻止または抑
制する構造となっている。

【０４２５】キャリアの侵入・流出を完全に阻止するに
は、前述のように光導電層の両端に絶縁膜を配置し、ト
ンネル電流を無くすことによって実現可能である。

【０４２６】また、光導電層の両端の伝導型をコントロ
ールしたキャリアブロッキング層を用いた場合は、キャ
リアのドリフト電流を無くすことができるので（再結合
電流を完全に無くすことはできないが、これはドリフト
電流に比べると非常に少ない）、キャリアの侵入・流出
を、おおむね阻止（厳密な表現は抑制）できる。

【０４２７】さらに、上記の各実施の形態の素子構造
は、透明電極側の光導電層に重点的に電圧が印加できる
構造としている。即ち、各実施の形態の光書込み型液晶
素子は、対向配置された一対の透明電極基板間に光導電
層と液晶層とが形成された光書込み型液晶素子におい
て、上記光導電層の書込み光の入射側および液晶層側に
は、光導電層内へのキャリアの侵入を防止すると共に、
光導電層に電圧が印加されたとき、光導電層の書込み光
入射側領域に液晶層側領域よりも高い電圧を印加させる
キャリア侵入防止層が形成されている構成である。

【０４２８】これにより、従来の光導電層に較べて明暗
時のインピーダンス比が大きく取れるようになり、この
光導電層を光書込み型液晶素子に用いることにより表２
に示すように、従来の光書込み型液晶素子に較べて光感
度が良くなり、コントラストおよび解像度が高くなり、
温度依存性が小さくなり、寿命は長くなるという性能の
大幅な改善を可能としている。したがって、光書込み型
液晶素子を用いた超大型で超高輝度で超高精細の特徴を
もつ液晶プロジェクションの実使用が可能となる。

【０４２９】

【発明の効果】請求項１の発明の光書込み型液晶素子
は、以上のように、光導電層の書込み光の入射側および
液晶層側には、光導電層の内外へのキャリアの侵入およ
び流出を防止または抑制すると共に、光導電層に電圧が
印加されたとき、光導電層の書込み光入射側領域に液晶
層側領域よりも多くの電圧を印加させるキャリアブロッ
キング層が形成されており、上記キャリアブロッキング
層となる空乏層あるいは最大空乏層が、書込み光入射側
領域に形成される空乏層あるいは最大空乏層の幅を
Ｗ _Ii 、液晶層側領域に形成される空乏層あるいは最大空
乏層の幅をＷ _BIi としたとき、以下の関係式、Ｗ _Ii ＞Ｗ
_BIi を満たす構成である。

【０４３０】これにより、光導電層の明時のインピーダ
ンス（Ｚphoto ）と暗時のインピーダンス（Ｚdark）と
の比（Ｚdark／Ｚphoto ）が大きくなるので、従来のよ
うに暗時のインピーダンスを大きくした場合に比べて光
導電層の光感度を向上させることができ、この結果、解
像度も向上させることができる。また、光導電層のイン
ピーダンス比（Ｚdark／Ｚphoto ）が大きくなること
で、明時の液晶層にかかる電圧を大きくすることがで
き、コントラストを向上させることができる。

【０４３１】一方、この光導電層は整流性を有していな
い。つまり、光入射側の光導電層では内部電位が発生し
ているが、液晶層側でのキャリアブロッキング層による
光感度を低下させない程度の電圧ロスもあるのでｐｉｎ
型素子のように内部電位は大きくならない。また、内部
電位による液晶層にかかる直流成分を抑制することがで
きるので、液晶層の延命化を図ることができ、この結
果、光書込み型液晶素子の長寿命化が可能になる。

【０４３２】したがって、光導電層の光感度、解像度、
コントラストを向上させることができるので、高光感
度、高解像度、高コントラスト、長寿命の光書込み型液
晶素子を提供することができるという効果を奏する。さ
らに、電圧印加時に、光導電層の書込み光入射側に多く
の電圧が印加され、光電流が良く流れるようになり、明
時のインピーダンスを小さくすることができる。したが
って、光導電層の明時のインピーダンス（Ｚphoto ）と
暗時のインピーダンス（Ｚdark）との比（Ｚdark／Ｚph
oto ）が大きくなるので、従来のように暗時のインピー
ダンスを大きくした場合に比べて光導電層の光感度を向
上させることができ、この結果、解像度も向上させるこ
とができるという効果を奏する。

【０４３３】請求項２の発明の光書込み型液晶素子は、
以上のように、光導電層の書込み光の入射側および液晶
層側には、光導電層の内外へのキャリアの侵入および流
出を防止または抑制すると共に、光導電層に電圧が印加
されたとき、光導電層の書込み光入射側領域に液晶層側
領域よりも多くの電圧を印加させるキャリアブロッキン
グ層が形成されており、上記キャリアブロッキング層と
上記光導電層との接合によって形成される空乏層あるい
は最大空乏層が、書込み光入射側領域に形成される空乏
層あるいは最大空乏層の幅をＷ_Ii、液晶層側領域に形成
される空乏層あるいは最大空乏層の幅をＷ_BIi としたと
き、次の関係式、“Ｗ_Ii＞Ｗ_BIi ”を満たしている構成
である。

【０４３４】これにより、電圧印加時に、光導電層の書
込み光入射側に多くの電圧が印加され、光電流が良く流
れるようになり、明時のインピーダンスを小さくするこ
とができる。したがって、光導電層の明時のインピーダ
ンス（Ｚphoto ）と暗時のインピーダンス（Ｚdark）と
の比（Ｚdark／Ｚphoto ）が大きくなるので、従来のよ
うに暗時のインピーダンスを大きくした場合に比べて光
導電層の光感度を向上させることができ、この結果、解
像度も向上させることができるという効果を奏する。

【０４３５】請求項３の発明の光書込み型液晶素子は、
以上のように、請求項２の構成において、光導電層の少
なくとも書込み光の入射側領域に形成されるキャリアブ
ロッキング層が、絶縁層で構成されているものである。

【０４３６】これにより、請求項２の発明の効果に加え
て、書込み光の界面反射を小さくすることができ、この
結果、書込み光を光導電層に有効に導入することができ
ると共に、光導電層とキャリアブロッキング層との密着
強度を向上させることができるという効果を併せて奏す
る。

【０４３７】請求項４の発明の光書込み型液晶素子は、
以上のように、請求項１の構成において、上記光導電層
の書込み光の入射側に形成されるキャリアブロッキング
層が、超格子構造で構成されているものである。

【０４３８】これにより、請求項１の発明の効果に加え
て、従来の光導電層よりも光吸収係数が増加し、光伝導
キャリアが増大する結果、明時のインピーダンスが従来
の光導電層よりも小さくなり、明暗時のインピーダンス
比が従来よりも大きくなり、光書込み型液晶素子の感
度、コントラスト、解像度がより向上するという効果を
奏する。

【０４３９】請求項５の発明の光書込み型液晶素子は、
以上のように、請求項１の構成において、上記光導電層
の少なくとも書込み光の入射側に形成されるキャリアブ
ロッキング層が、ｐ型半導体とｎ型半導体との積層構造
で構成されているものである。

【０４４０】これにより、請求項１の発明の効果に加え
て、暗時にはキャリアの移動がほとんど無くなるので、
暗時に非常に高抵抗にすることができ、したがって明暗
時のインピーダンス比を従来の光導電層に比べて大きく
できる。この結果、光書込み型液晶素子の感度、コント
ラスト、解像度がより向上するという効果を奏する。

【０４４１】請求項６の発明の光書込み型液晶素子は、
以上のように、請求項１、４または５の構成において、
上記光導電層の少なくとも液晶層側に形成されるキャリ
アブロッキング層が、当該光導電層と同じエネルギーギ
ャップのｐ型の半導体で構成されているものである。

【０４４２】これにより、請求項１、４または５の効果
に加えて、キャリアブロッキング層を光導電層の形成装
置において連続成膜することができるので、製造工程の
簡略化を図ることができるという効果を併せて奏する。

【０４４３】請求項７の発明の光書込み型液晶素子は、
以上のように、請求項１、４または５の構成において、
上記光導電層の少なくとも液晶層側に形成されるキャリ
アブロッキング層が、当該光導電層よりエネルギーギャ
ップが大きいワイドギャップのｉ型もしくはｐ型の半導
体で構成されているものである。

【０４４４】これにより、請求項１、４または５の発明
の効果に加えて、キャリアブロッキング層を光導電層の
形成装置において連続成膜することができるので、製造
工程の簡略化を図ることができるという効果を併せて奏
する。さらに、同じエネルギーギャップのｐ型の半導体
を用いた場合よりも薄膜にすることができるので、余分
な電圧ロスを無くすことができ、この結果、光電流を良
く流すことができるという効果も併せて奏する。

【０４４５】請求項８の発明の光書込み型液晶素子は、
以上のように、請求項１、２、３、６または７の構成に
おいて、上記光導電層が、書込み光の入射側の透明電極
側に形成された、当該光導電層よりエネルギーギャップ
が大きいワイドギャップのｉ型もしくはｐ型の半導体と
ヘテロ接合されている、あるいは当該光導電層と同じエ
ネルギーギャップのｐ型の半導体とホモ接合されている
構成である。

【０４４６】これにより、絶縁層の有無に関わらず透明
電極からのキャリアインジェクションや光導電層からの
キャリアの流出を阻止または抑制することができる。そ
して、光導電層の形成装置でキャリアブロッキング層を
連続的に成膜することができる。したがって、請求項
１、２、３、４または５の発明の効果に加えて、光書込
み型液晶素子の製造工程を簡素なものとし、製造に係る
費用を低減することができるという効果を併せて奏す
る。

【０４４７】請求項９の発明の光書込み型液晶素子は、
以上のように、請求項１、６または７の構成において、
上記光導電層の書込み光の入射側に形成されるキャリア
ブロッキング層が、液晶層側に向かってエネルギーギャ
ップが小さくなるチャープ構造のｉ型またはｐ型の半導
体である構成となっている。

【０４４８】これにより、請求項１、６または７の発明
の効果に加えて、光導電層で発生した電子のホールとの
再結合を抑制することができ、光電流を良く流すことが
できる。したがって、光導電層の光感度を向上させるこ
とができるので、光書込み型液晶素子の光感度およびコ
ントラストを向上させることができるという効果を奏す
る。

【０４４９】請求項１０の発明の光書込み型液晶素子
は、以上のように、請求項１、２、３、４、５、６、
７、８または９の構成において、上記光導電層の書込み
光の入射側領域のドナー密度をＮ_DI、液晶層側領域での
ドナー密度をＮ_DLC としたとき、次の関係式、“Ｎ_DI＜
Ｎ_DLC ”を満たしている構成である。

【０４５０】これにより、請求項１、２、３、４、５、
６、７、８または９の発明の効果に加えて、光導電層の
書込み光の入射側領域の方が、液晶層側領域よりも高抵
抗となり、電圧が多く印加されるので、光導電層に光電
流が多く流れるようになり、光導電層の光感度をより向
上させることができるという効果を併せて奏する。

【０４５１】請求項１１の発明の光書込み型液晶素子
は、以上のように、光導電層の書込み光の入射側および
液晶層側には、光導電層の内外へのキャリアの侵入およ
び流出を防止または抑制するキャリアブロッキング層が
設けられており、当該キャリアブロッキング層がｐ型半
導体とｎ型半導体との積層構造で構成されているもので
ある。

【０４５２】これにより、光導電層に対する電子および
ホールの侵入および流出が抑制され、暗時にはキャリア
の移動がほとんど無くなるので、暗時に非常に高抵抗に
することができ、したがって明暗時のインピーダンス比
を従来の光導電層に比べて大きくできる。この結果、光
書込み型液晶素子の高感度化、高コントラスト化、高解
像度化が可能になるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施の形態の光書込み型液晶素子の
エネルギーバンドダイヤグラムである。

【図２】上記光書込み型液晶素子の概略構成断面図であ
る。

【図３】図２に示す光書込み型液晶素子を備えた投射型
の液晶表示装置の概略構成図である。

【図４】本発明の原理を示すバンドダイヤグラムを示す
説明図である。

【図５】本発明の原理を示すバンドダイヤグラムを示す
説明図である。

【図６】図１に示す光書込み型液晶素子に備えられた光
導電層の印加電圧とインピーダンスとの関係を示すグラ
フである。

【図７】図１に示す光書込み型液晶素子に備えられた光
導電層の印加電圧と電流密度との関係を示すグラフであ
る。

【図８】図１に示す光書込み型液晶素子に備えられた光
導電層の印加電圧と電流密度との関係を示すグラフであ
る。

【図９】図１に示す光書込み型液晶素子に備えられた光
導電層の印加電圧と反射率との関係を示すグラフであ
る。

【図１０】図１に示す光書込み型液晶素子に備えられた
光導電層の書込み波長と書込み透過率との関係を示すグ
ラフである。

【図１１】図１に示す光書込み型液晶素子の比較例の光
導電層の書込み波長と書込み透過率との関係を示すグラ
フである。

【図１２】図１に示す光書込み型液晶素子の比較例の光
導電層の印加電圧と反射率との関係を示すグラフであ
る。

【図１３】図１２に示す光書込み型液晶素子の光導電層
の印加電圧とインピーダンスとの関係を示すグラフであ
る。

【図１４】図１に示す光書込み型液晶素子の比較例の光
導電層の印加電圧と反射率との関係を示すグラフであ
る。

【図１５】図１４に示す光書込み型液晶素子の光導電層
の印加電圧とインピーダンスとの関係を示すグラフであ
る。

【図１６】本発明の光書込み型液晶素子に形成されるキ
ャリアブロッキング層の設計についての説明図である。

【図１７】本発明の他の実施の形態の光書込み型液晶素
子のエネルギーバンドダイヤグラムである。

【図１８】図１７に示す光書込み型液晶素子に備えられ
た光導電層の印加電圧と電流密度との関係を示すグラフ
である。

【図１９】図１７に示す光書込み型液晶素子に備えられ
た光導電層の書込み光側のドナー密度と光感度との関係
を示すグラフである。

【図２０】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図２１】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図２２】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図２３】図２０ないし図２２に示す光書込み型液晶素
子に備えられた光導電層の印加電圧と電流密度との関係
を示すグラフである。

【図２４】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図２５】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図２６】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図２７】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図２８】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図２９】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図３０】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図３１】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図３２】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図３３】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図３４】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図３５】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図３６】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図３７】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図３８】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図３９】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図４０】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図４１】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図４２】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図４３】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図４４】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図４５】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図４６】図４０に示す光書込み型液晶素子に備えられ
た光導電層の遮光層側のキャリアブロッキング層の膜厚
と光感度との関係を示すグラフである。

【図４７】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図４８】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図４９】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図５０】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図５１】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図５２】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図５３】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図５４】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図５５】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図５６】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図５７】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図５８】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図５９】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図６０】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図６１】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図６２】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図６３】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図６４】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図６５】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図６６】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図６７】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図６８】本発明のさらに他の実施の形態の光書込み型
液晶素子のエネルギーバンドダイヤグラムである。

【図６９】図４０に示す光書込み型液晶素子と図４２に
示す光書込み型液晶素子とに備えられた光導電層の遮光
層側のキャリアブロッキング層の膜厚と光感度との関係
を示すグラフである。

【図７０】本発明の光書込み型液晶素子のチャープ半導
体を用いた光導電層の書込み光強度と反射率との関係を
示すグラフである。

【図７１】図４に示す素子の成膜時のバンドダイヤグラ
ムである。

【図７２】図５に示す素子の成膜時のバンドダイヤグラ
ムである。

【図７３】本発明のさらに他の実施の形態を示すもので
あり、超格子構造のキャリアブロッキング層を有する光
書込み型液晶素子のバンドダイヤグラムである。

【図７４】図７３に示す素子および従来の素子のそれぞ
れについて、光子エネルギーと光吸収係数との関係を示
したグラフである。

【図７５】本発明のさらに他の実施の形態を示すもので
あり、ｐ型半導体とｎ型半導体との積層構造のキャリア
ブロッキング層を有する光書込み型液晶素子の成膜時に
おけるバンドダイヤグラムである。

【図７６】図７５に示す素子の熱平衡状態時のバンドダ
イヤグラムである。

【図７７】図７５に示す素子の一変形例を示すバンドダ
イヤグラムである。

【図７８】従来の光書込み型液晶素子の概略構成図であ
る。

【図７９】図７１に示す光書込み型液晶素子を備えた投
射型の液晶表示装置の概略構成図である。

【図８０】従来のｉ型の半導体を光導電層に使用した場
合の光導電層の印加電圧と電流密度との関係を示すグラ
フである。

【図８１】従来の光書込み型液晶素子のエネルギーバン
ドダイヤグラムである。

【図８２】図７４に示す光書込み型液晶素子に備えられ
た光導電層の印加電圧と電流密度との関係を示すグラフ
である。

【図８３】従来の光書込み型液晶素子の概略構成図であ
る。

【符号の説明】

１ 液晶ライトバルブ（光書込み型液晶素子） １１ａ・ｂ ガラス基板（透明電極基板） １３ａ・ｂ ＩＴＯ膜（透明電極基板） １４ ＳｎＯ₂ 膜（透明電極基板） １５ キャリアブロッキング層 １６ 光導電層 １７ キャリアブロッキング層 ２２ 液晶層 ２６ ｉ型の半導体（光導電層） ３１ 透明電極 ５１ 透明電極

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−301818（ＪＰ，Ａ) 特開 平５−232502（ＪＰ，Ａ) 特開 昭64−18130（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/135

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】対向配置された一対の透明電極基板間に光
   導電層と液晶層とが形成された光書込み型液晶素子にお
   いて、 上記光導電層の書込み光の入射側および液晶層側には、
   光導電層の内外へのキャリアの侵入および流出を防止ま
   たは抑制すると共に、光導電層に電圧が印加されたと
   き、光導電層の書込み光入射側領域に液晶層側領域より
   も多くの電圧を印加させるキャリアブロッキング層が形
   成されており、 上記キャリアブロッキング層となる空乏層あるいは最大
   空乏層が、書込み光入射側領域に形成される空乏層ある
   いは最大空乏層の幅をＷ _Ii 、液晶層側領域に形成される
   空乏層あるいは最大空乏層の幅をＷ _BIi としたとき、以
   下の関係式、 Ｗ _Ii ＞Ｗ _BIi を満たすことを特徴とする光書込み型液晶素子。
2. 【請求項２】対向配置された一対の透明電極基板間に光
   導電層と液晶層とが形成された光書込み型液晶素子にお
   いて、 上記光導電層の書込み光の入射側および液晶層側には、
   光導電層の内外へのキャリアの侵入および流出を防止ま
   たは抑制すると共に、光導電層に電圧が印加されたと
   き、光導電層の書込み光入射側領域に液晶層側領域より
   も多くの電圧を印加させるキャリアブロッキング層が形
   成されており、 上記キャリアブロッキング層と上記光導電層との接合に
   よって形成される空乏層あるいは最大空乏層が、書込み
   光入射側領域に形成される空乏層あるいは最大空乏層の
   幅をＷ_Ii、液晶層側領域に形成される空乏層あるいは最
   大空乏層の幅をＷ_BIi としたとき、以下の関係式、 Ｗ_Ii＞Ｗ_BIi を満たすことを特徴とする光書込み型液晶素子。
3. 【請求項３】上記光導電層の少なくとも書込み光の入射
   側に形成されるキャリアブロッキング層が、絶縁層で構
   成されていることを特徴とする請求項２記載の光書込み
   型液晶素子。
4. 【請求項４】上記光導電層の書込み光の入射側に形成さ
   れるキャリアブロッキング層が、超格子構造で構成され
   ていることを特徴とする請求項１記載の光書込み型液晶
   素子。
5. 【請求項５】上記光導電層の少なくとも書込み光の入射
   側に形成されるキャリアブロッキング層が、ｐ型半導体
   とｎ型半導体との積層構造で構成されていることを特徴
   とする請求項１記載の光書込み型液晶素子。
6. 【請求項６】上記光導電層の少なくとも液晶層側に形成
   されるキャリアブロッキング層が、当該光導電層と同じ
   エネルギーギャップのｐ型の半導体で構成されているこ
   とを特徴とする請求項１、４または５記載の光書込み型
   液晶素子。
7. 【請求項７】上記光導電層の少なくとも液晶層側に形成
   されるキャリアブロッキング層が、当該光導電層よりエ
   ネルギーギャップが大きいワイドギャップのｉ型もしく
   はｐ型の半導体で構成されていることを特徴とする請求
   項１、４または５記載の光書込み型液晶素子。
8. 【請求項８】上記光導電層が、書込み光の入射側の透明
   電極側に形成された、当該光導電層よりエネルギーギャ
   ップが大きいワイドギャップのｉ型もしくはｐ型の半導
   体とヘテロ接合されている、あるいは当該光導電層と同
   じエネルギーギャップのｐ型の半導体とホモ接合されて
   いることを特徴とする請求項１、２、３、６または７記
   載の光書込み型液晶素子。
9. 【請求項９】上記光導電層の書込み光の入射側に形成さ
   れるキャリアブロッキング層が、液晶層側に向かってエ
   ネルギーギャップが小さくなるチャープ構造のｉ型また
   はｐ型の半導体であることを特徴とする請求項１、６ま
   たは７記載の光書込み型液晶素子。
10. 【請求項１０】上記光導電層の書込み光の入射側領域の
    ドナー密度をＮ_DI、液晶層側領域でのドナー密度をＮ
    _DLC としたとき、以下の関係式、 Ｎ_DI＜Ｎ_DLC を満たしていることを特徴とする請求項１、２、３、
    ４、５、６、７、８または９記載の光書込み型液晶素
    子。
11. 【請求項１１】対向配置された一対の透明電極基板間に
    光導電層と液晶層とが形成された光書込み型液晶素子に
    おいて、 上記光導電層の書込み光の入射側および液晶層側には、
    光導電層の内外へのキャリアの侵入および流出を防止ま
    たは抑制するキャリアブロッキング層が設けられてお
    り、当該キャリアブロッキング層がｐ型半導体とｎ型半
    導体との積層構造で構成されていることを特徴とする光
    書込み型液晶素子。