JP6889571B2

JP6889571B2 - 撮像装置および撮像システム

Info

Publication number: JP6889571B2
Application number: JP2017033698A
Authority: JP
Inventors: 秀央小林
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2017-02-24
Filing date: 2017-02-24
Publication date: 2021-06-18
Anticipated expiration: 2037-02-24
Also published as: US20180249110A1; CN108513083A; JP2018139374A; CN108513083B; US10609316B2

Description

本発明は、撮像装置および撮像システムに関する。

従来、画像生成用の信号と焦点検出用の信号とを読み出し可能な撮像装置が知られている。特許文献１には、一対の光電変換部を有する画素と、画像生成用の信号を出力する第１出力部と、焦点検出信号を出力する第２出力部とを備えた撮像装置が開示されている。この撮像装置は、第１出力部による画像信号の出力または第２出力部による焦点検出信号の出力を、動作状況に応じて停止させる停止制御部をさらに備えている。

特開２０１６−１０２８３８号公報

しかしながら、特許文献１に記載の撮像装置は、画像信号の読み出しおよび焦点検出信号の読み出しをすべての列において同様に行なっている。このため、各列において最適な読み出し動作を行なうことができなかった。

本発明の一開示における撮像装置は、複数の光電変換部をそれぞれが備え、行列状に配列された複数の画素と、前記複数の画素の各列に設けられた１または複数の信号線と、前記各列に対して設けられ、前記信号線を介して前記光電変換部の電荷に基づく信号を読み出す複数の読み出し回路と、１つの列に対応する前記複数の読み出し回路を個別に制御可能な制御回路とを備え、前記複数の光電変換部は対をなす第１の光電変換部および第２の光電変換部を含み、前記複数の読み出し回路は、前記第１の光電変換部および前記第２の光電変換部の加算信号を読み出し可能な第１の読み出し回路と、前記第１の光電変換部または前記第２の光電変換部のいずれかの一の信号を読出し可能な第２の読み出し回路とを備え、前記第２の読み出し回路は、さらに前記加算信号を読み出し可能である。

本発明によれば、回路規模を増大させることなく列毎に最適な読み出し動作を実現することが可能となる。

本発明の第１実施形態における撮像装置のブロック図である。本発明の第１実施形態における撮像装置のタイミングチャートである。本発明の第２実施形態における撮像装置のブロック図である。本発明の第２実施形態における焦点検出信号を得る画素列の例を示す図である。本発明の第３実施形態における撮像装置のブロック図である。本発明の第４実施形態における撮像装置のブロック図である。本発明の第５実施形態における撮像装置のブロック図である。本発明の第５実施形態における撮像装置のタイミングチャートである。本発明の第６実施形態における撮像装置のブロック図である。本発明の第６実施形態における撮像装置のタイミングチャートである。本発明の第６実施形態における撮像装置のタイミングチャートである。本発明の第７実施形態における撮像装置のブロック図である。本発明の第８実施形態における撮像装置のブロック図である。本発明の第９実施形態における撮像装置のブロック図である。本発明の第９実施形態における撮像装置のタイミングチャートである。本発明の第９実施形態における撮像装置の比較例としてのタイミングチャートである。本発明の第１０実施形態における撮像装置のブロック図である。本発明の第１０実施形態における撮像装置のタイミングチャートである。本発明の第１１実施形態における撮像装置のブロック図である。本発明の第１２実施形態における撮像システムのブロック図である。本発明の第１３実施形態における車載カメラにおける撮像システムのブロック図である。

以下、本発明の実施形態を説明する。後述する第１〜第１３実施形態における撮像装置は、複数の光電変換部を備えるとともに行列状に配列された複数の画素と、各列に設けられた信号線を介して光電変換部の電荷に基づく信号を読み出す複数の読み出し回路とを備える。それぞれの読み出し回路は、複数の光電変換部の信号に基づき、画像信号および焦点検出信号を読み出し可能である。また、読み出し回路のそれぞれは制御回路によって個別に制御可能であるため、撮像装置の動作モードに応じて最適な制御を実現することが可能となる。

本発明の第１〜第５実施形態における撮像装置において、画素は、第１、第２の光電変換部、第１、第２の増幅トランジスタ、第１、第２の選択トランジスタを含み得る。第１の増幅トランジスタは第１の光電変換部の電荷に基づく第１の信号を第１の信号線に出力し、第２の増幅トランジスタは第２の光電変換部の電荷に基づく第２の信号を第２の信号線に出力可能である。第１の読み出し回路は、第１の信号線に出力された第１の信号と第２の信号線に出力された第２の信号の加算信号である画像信号を読み出すことができる。また、第２の読み出し回路は、第１の信号または第２の信号のいずれかの信号である焦点検出信号を読み出し可能であるとともに、画像信号を読み出し可能である。

また、本発明の第６〜第９実施形態における撮像装置において、画素は、第１、第２の光電変換部に共通の増幅トランジスタと、増幅トランジスタおよび第１の信号線の間に設けられた第１の選択トランジスタと、増幅トランジスタおよび第２の信号線の間に設けられた第２の選択トランジスタとを備える。増幅トランジスタは、第１の光電変換部の電荷または第２の光電変換部の電荷のいずれかに基づく焦点検出信号、または第１の光電変換部の電荷および第２の光電変換部の電荷を加算して得られる画像信号を第１の信号線および第２の信号線に出力可能である。すなわち、画素内において画像信号および焦点検出信号が得られる。画像信号および焦点検出信号を第１の信号線および第２の信号線を用いて読み出すことにより、多様な読み出しモードを実現することができる。

さらに、本発明の第１０実施形態における撮像装置において、画素は、第１の光電変換部および第２の光電変換部に共通の増幅トランジスタおよび選択トランジスタとを備える。増幅トランジスタは、第１の光電変換部の電荷または第２の光電変換部の電荷のいずれかに基づく焦点検出信号、または第１の光電変換部の電荷および第２の光電変換部の電荷を加算して得られる画像信号を出力可能である。それぞれの画素は１本の信号線に焦点検出信号または画像信号を出力可能である。

いずれの実施形態においても、デジタル加算器を用いることなく、画像信号および焦点検出信号の様々な読み出しモードを実現することができる。従って、回路規模を増大させることなく、最適な読み出しを行なうことが可能となる。また、それぞれの読み出し回路は制御回路によって動作状態、非動作状態に遷移可能であって、読み出しモード毎に最適なパワーマネージメントを実現できる。

以下、本発明の実施形態について図面を用いて説明する。本発明は、以下に説明される実施形態に限定されない。例えば、以下のいずれかの実施形態の一部の構成を、他の実施形態に追加し、あるいは他の実施形態の一部の構成と置換してもよい。

［第１実施形態］
図１は本実施形態における撮像装置のブロック図である。撮像装置は、例えばＣＭＯＳイメージセンサであって、画素部１、垂直走査回路２、列回路３、制御回路４、水平走査回路５、ＲＡＭＰ信号生成回路４０１、リセット信号生成回路４０２、４０３、カウンタ４１０、信号処理回路６１、６２、電流源１６０、１６１を備える。

画素部１は行列状に配列された複数の画素１０を備え、それぞれの画素１０は照射光に基づき電荷を生成および蓄積する一対の光電変換部１１Ａ、１１Ｂを備える。なお、本明細書において、行方向とは図面における水平方向を示し、列方向とは図面において垂直方向を示すものとする。画素１０上にはマイクロレンズ、カラーフィルタが配置され得る。カラーフィルタは例えば赤、青、緑の原色フィルタであって、ベイヤー配列に従って各画素１０に設けられている。一部の画素１０はＯＢ画素（オプティカル・ブラック画素）として遮光されている。

画素１０は、第１、第２の光電変換部１１Ａ、１１Ｂ、第１および第２の転送トランジスタＭ１Ａ、Ｍ１Ｂ、第１および第２の浮遊拡散領域１２Ａ、１２Ｂ、第１および第２のリセットトランジスタＭ２Ａ、Ｍ２Ｂ、第１および第２の増幅トランジスタＭ３Ａ、Ｍ３Ｂ、第１および第２の選択トランジスタＭ４Ａ、Ｍ４Ｂを含む。以下の説明は、画素１０を構成するトランジスタがＮチャネルＭＯＳトランジスタである例を示している。第１の光電変換部１１Ａ、第２の光電変換部１１Ｂは例えばフォトダイオードから構成されており、入射光による光電変換および電荷の蓄積を行なう。なお、光電変換部１１Ａ、１１Ｂはフォトダイオードに限定されず、光電効果を生じさせる材料であれば良い。光電変換部１１Ａ、１１Ｂには共通のマイクロレンズが設けられており、マイクロレンズにより集光された光が光電変換部１１Ａ、１１Ｂに入射する。平面視においては、１つの共通のマイクロレンズに光電変換部１１Ａ、１１Ｂが重なって配置される。このように、２つの光電変換部１１Ａ、１１Ｂは瞳分割されている。なお、画素１０を構成する光電変換部の個数は２個に限定されず、それ以上の個数であっても良い。

転送トランジスタＭ１Ａ、Ｍ１Ｂは光電変換部１１Ａ、１１Ｂに対応して設けられ、それぞれのゲートには駆動パルスＲＥＡＤが印加される。駆動パルスＲＥＡＤがハイレベルとなると、転送トランジスタＭ１１Ａ、Ｍ１１Ｂがオン状態（導通状態）となり、光電変換部１１Ａ、１１Ｂの信号が増幅トランジスタＭ３Ａ、Ｍ３Ｂの入力ノードである浮遊拡散領域１２Ａ、１２Ｂに転送される。また、駆動パルスＲＥＡＤがローレベルとなると、転送トランジスタＭ１Ａ、Ｍ１Ｂはオフ状態（非導通状態）となる。転送トランジスタＭ１Ａ、Ｍ１Ｂをオンまたはオフすることにより、光電変換部１１Ａ、１１Ｂの電荷を浮遊拡散領域１２Ａ、１２Ｂに転送することができる。増幅トランジスタＭ３Ａ、Ｍ３Ｂは、浮遊拡散領域１２Ａ、１２Ｂに転送された電荷に基づく信号を列信号線Ｌ１、Ｌ２へそれぞれ出力する。増幅トランジスタＭ３Ａ、Ｍ３Ｂは、ソースフォロア回路、ソース接地回路、差動増幅回路、コンパレータなどの増幅回路を構成しうる。

リセットトランジスタＭ２Ａ、Ｍ２Ｂのソースは浮遊拡散領域１２Ａ、１２Ｂに接続され、ゲートには駆動パルスＲＥＳが印加される。駆動パルスＲＥＳがハイレベルとなると、リセットトランジスタＭ２Ａ、Ｍ２Ｂはオン状態となり、浮遊拡散領域１２Ａ、１２Ｂにリセット電圧が供給される。選択トランジスタＭ４Ａ、Ｍ４Ｂは増幅トランジスタＭ３Ａ、Ｍ３Ｂと列信号線Ｌ１、Ｌ２との間に設けられており、選択トランジスタＭ４Ａ、Ｍ４Ｂのゲートには駆動パルスＳＥＬが印加される。駆動パルスＳＥＬがハイレベルとなると、増幅トランジスタＭ３Ａと列信号線Ｌ１とが電気的に導通し、また、増幅トランジスタＭ３Ｂと列信号線Ｌ２とが電気的に導通する。

列信号線Ｌ１、Ｌ２は画素１０の列毎に設けられている。列信号線Ｌ１には電流源１６１が電気的に接続され、列信号線Ｌ２には電流源１６０が電気的に接続されている。電流源１６０、１６１は列信号線Ｌ１、Ｌ２を介して増幅トランジスタＭ３Ａ、Ｍ３Ｂのソースにバイアス電流を供給する。つまり、本実施形態では、増幅トランジスタＭ３Ａ、Ｍ３Ｂはソースフォロア回路を構成する。

垂直走査回路２はシフトレジスタ、ゲート回路、バッファ回路などから構成され、垂直同期信号、水平同期信号、クロック信号などに基づき行毎に駆動パルスを出力する。駆動パルスは各行の転送トランジスタＭ１Ａ、Ｍ１Ｂ、リセットトランジスタＭ２Ａ、Ｍ２Ｂ、選択トランジスタＭ４Ａ、Ｍ４Ｂのそれぞれのゲートに供給される。駆動パルスは、行ごと、順次、もしくはランダムに供給され得る。

列回路３は、画素１０から画素信号を読み出すとともに、画素信号に対してアナログ・デジタル（ＡＤ）変換を行なう。列回路３は２つの読み出し回路を含んで構成されている。第１の読み出し回路はコンパレータＡ１、リセットスイッチＭ１０、Ｍ１１、入力容量Ｃ１０、Ｃ１１、Ｃ１３、パルス生成回路３１０，デジタルメモリ３１１を備える。第１の読み出し回路は、光電変換部１１Ａの電荷に基づく第１の信号、光電変換部１１Ｂの電荷に基づく第２の信号を加算した画像信号を読み出し、ＡＤ変換を行なう。第２の読み出し回路はコンパレータＡ２、リセットスイッチＭ２０、Ｍ２１、入力容量Ｃ２０、Ｃ２３、パルス生成回路３２０、デジタルメモリ３２１を備える。第２の読み出し回路は、光電変換部１１Ａの電荷に対応する画素信号、すなわち焦点検出信号を読み出し、ＡＤ変換を行なう。

コンパレータＡ１、Ａ２は差動増幅回路から構成され、入力信号とＲＡＭＰ信号との比較結果に応じて、ハイレベルまたはローレベルの信号を出力する。コンパレータＡ１において、反転入力端子（第１入力端子）は、入力容量Ｃ１０を介して列信号線Ｌ２に接続されるとともに、入力容量Ｃ１１を介して列信号線Ｌ１に接続される。すなわち、コンパレータＡ１の反転入力端子には、列信号線Ｌ１からの信号と列信号線Ｌ２からの信号との加算信号が入力される。コンパレータＡ１の非反転入力端子（第２入力端子）には、入力容量Ｃ１３を介してＲＡＭＰ信号が入力される。コンパレータＡ１は加算信号とＲＡＭＰ信号とを比較し、ハイレベルまたはローレベルの比較信号を出力する。リセットスイッチＭ１０はコンパレータＡ１の反転入力端子と非反転出力端子との間に設けられ、リセットスイッチＭ１１はコンパレータＡ１の非反転入力端子と反転出力端子との間に設けられている。リセットスイッチＭ１０、Ｍ１１のゲートにはリセット信号生成回路４０２からのリセット信号が印加される。

コンパレータＡ２において、反転入力端子は入力容量Ｃ２０を介して列信号線Ｌ１に接続され、非反転入力端子は入力容量Ｃ２３を介してＲＡＭＰ信号生成回路４０１に接続される。リセットスイッチＭ２０は反転入力端子と非反転出力端子との間に設けられ、リセットスイッチＭ２１は非反転入力端子と反転出力端子との間に設けられている。リセットスイッチＭ２０、Ｍ２１のゲートにはリセット信号生成回路４０３からのリセット信号が印加される。

コンパレータＡ１、Ａ２の動作状態は制御信号ＰＷＲ１、ＰＷＲ２によってそれぞれ制御される。制御信号ＰＷＲ１は例えばコンパレータＡ１を構成する電流源のゲートに印加され、制御信号ＰＷＲ１がハイレベルとなると、コンパレータＡ１に駆動電流が流れ、コンパレータＡ１は動作状態となる。制御信号ＰＷＲ１がローレベルとなると、駆動電流が遮断あるいは所定の閾値以下まで低減され、コンパレータＡ１は非動作状態となる。以下の説明において、非動作状態は、駆動電流を遮断する状態のみならず、駆動電流を制限する状態を含み得る。コンパレータＡ２の動作状態は制御信号ＰＷＲ１とは異なる制御信号ＰＷＲ２によって制御され、コンパレータＡ１とは独立に制御され得る。例えば、画像信号のみを読み出す場合には、制御信号ＰＷＲ１をハイレベルにし、かつ、制御信号ＰＷＲ２をローレベルにすることにより、消費電流を低減させることができる。コンパレータＡ１、Ａ２を独立に制御するための構成として、例えば、制御信号ＰＷＲ１を供給する配線と、制御信号ＰＷＲ２を供給する配線とが、電気的に分離される。具体的には、２つの異なるバッファが、制御信号ＰＷＲ１を供給する配線と、制御信号ＰＷＲ２を供給する配線とを駆動する。

パルス生成回路３１０、３２０は、コンパレータＡ１、Ａ２の出力が反転した際に１ショットのパルスを出力する。デジタルメモリ３１１、３２１は１ショットのパルスを検出すると、カウンタ４１０のカウント値を保持する。コンパレータＡ１、Ａ２に入力された画素信号の電位に応じて、ＲＡＭＰ信号の電位が低下し始めてから、コンパレータＡ１、Ａ２の出力が反転するまでの時間が変化する。デジタルメモリ３１１、３２１に保持されたカウント値は、画素信号の電位の振幅を表している。

制御回路４は、クロック、同期信号などに基づき様々な制御信号、駆動信号を生成するタイミングジェネレータとして機能する。制御回路４は、ＲＡＭＰ信号生成回路４０１、リセット信号生成回路４０２、４０３、カウンタ４１０を制御するとともに、制御信号ＰＷＲ１、ＰＷＲ２を出力する。ＲＡＭＰ信号生成回路４０１は制御回路４からのトリガ信号に基づき、時間とともに低下するＲＡＭＰ信号（参照信号）を生成する。カウンタ４１０はトリガ信号によってカウントアップまたはカウントダウンを行なう。リセット信号生成回路４０２、４０３は、リセットスイッチＭ１０、Ｍ１１、Ｍ２０、Ｍ２１のそれぞれのゲートに制御線を介して制御信号を供給する。リセット信号生成回路４０２、４０３は制御線および各列のリセットスイッチＭ１０、Ｍ１１、Ｍ２０、Ｍ２１のゲートを駆動する駆動回路を含み得る。

水平走査回路５はシフトレジスタ、ゲート回路などから構成され、複数の列回路３を順次走査する。すなわち、水平走査回路５は各列の駆動パルスＣＳＥＬ、ＣＳＥＬ＿Ａを順次、ハイレベルにすることによって、列回路３のデジタルメモリ３１１、３２１からデジタルの信号を読み出す。信号処理回路６１、６２は差動増幅回路、バッファ回路、クランプ回路を備え、列回路３から読み出された信号を撮像装置の外部へ出力する。外部の画像処理回路において、画像信号と焦点検出信号の差分を演算し、光電変換部１１Ａの電荷に基づく信号、光電変換部１１Ｂの電荷に基づく信号を生成することができる。

上述のように構成された撮像装置の概略の動作として、画像信号とともに焦点検出信号を出力する動作を説明する。まず、垂直走査回路２は駆動パルスＳＥＬ（４）をハイレベルとし、駆動パルスＲＥＳ（４）をハイレベルとすることで、浮遊拡散領域１２Ａ、１２Ｂの電荷をリセットする。垂直走査回路２は駆動パルスＲＥＳ（４）をローレベルとし、リセット動作を終了する。列信号線Ｌ１、Ｌ２には、画素１０のリセット状態における信号（以下、「信号Ｎ」と称する）が出力され、列回路３の入力容量Ｃ１０、Ｃ１１、Ｃ２０に入力される。駆動パルスＲＥＳ（４）がローレベルになった後、つまり、画素１０のリセットトランジスタＭ２Ａ、Ｍ２Ｂがオフした後は、浮遊拡散領域１２Ａ、１２Ｂの電圧にはリセットノイズが含まれる。したがって、信号Ｎは、このリセットノイズを含んでいる。

制御回路４はリセット信号生成回路４０２、４０３から出力されるリセット信号をハイレベルとした後にローレベルとすることで、リセットスイッチＭ１０、Ｍ１１、Ｍ２０、Ｍ２１がオンからオフとなる。これにより、浮遊拡散領域１２Ｂの信号Ｎが入力容量Ｃ１０においてクランプされ、浮遊拡散領域１２Ａの信号Ｎが入力容量Ｃ１１、Ｃ２０においてクランプされる。換言すると、このときの列信号線Ｌ２の信号Ｎのレベル（電位）と、コンパレータＡ１の非反転入力端子のリセット時の電位との差分が、入力容量Ｃ１０の両端に保持される。同様に、このときの列信号線Ｌ１の信号Ｎのレベルと、コンパレータＡ１の非反転入力端子のリセット時の電位との差分が、入力容量Ｃ１１の両端に保持される。また、この時にＲＡＭＰ信号生成回路４０１の出力しているＲＡＭＰ信号のレベル（電位）と、コンパレータＡ１の非反転入力端子のリセット時の電位との差分が、入力容量Ｃ１３においてクランプされる。同様に、この時のＲＡＭＰ信号のレベルと、コンパレータＡ２の非反転入力端子のリセット時の電位との差分が、入力容量Ｃ２０においてクランプされる。

次に、垂直走査回路２は駆動パルスＲＥＡＤをハイレベルとし、光電変換部１１Ａ、１０Ｂに蓄積された光電荷をそれぞれ浮遊拡散領域１２Ａ、１２Ｂに転送する。浮遊拡散領域１２Ａ、１２Ｂの電位は、電荷量に応じて所定電位だけ変化する。光電荷が電子の場合、電位は低下する。増幅トランジスタＭ３Ａからは、光電変換部１１Ａの電荷に基づく第１の信号が列信号線Ｌ１に出力される。増幅トランジスタＭ３Ｂからは、光電変換部１１Ｂの電荷に基づく第２の信号が列信号線Ｌ２に出力される。コンパレータＡ１の反転入力端子において、第２の信号と信号Ｎとの差分信号が入力容量Ｃ１０を介して入力される。加えて、コンパレータＡ１の反転入力端子には、入力容量Ｃ１１を介して、第１の信号および信号Ｎの差分信号が入力される。ここで、入力容量Ｃ１０、Ｃ１１を介した入力とは、入力容量Ｃ１０、Ｃ１１の一端の電位変化が、入力容量Ｃ１０、Ｃ１１の容量結合によって、入力容量Ｃ１０、Ｃ１１の一端の他端に電位変化を生じさせることを意味する。従って、コンパレータＡ１の反転入力端子において、第１の信号および信号Ｎの差分信号と第２の信号と信号Ｎの差分信号が加算される。コンパレータＡ２の反転入力端子には第１の信号および信号Ｎの差分信号が入力される。これにより、画素１０で発生するリセットノイズ、増幅トランジスタＭ３Ａ、Ｍ３Ｂの閾値ばらつき等の成分が第１の信号、第２の信号から除去される。コンパレータＡ１、Ａ２は反転入力端子における信号とＲＡＭＰ信号との比較結果を出力する。

ＲＡＭＰ信号生成回路４０１はＲＡＭＰ信号の電圧を時間とともに低下させ、カウンタ４１０はカウントアップまたはカウントダウンを行なう。コンパレータＡ１、Ａ２の出力が反転すると、デジタルメモリ３１１、３２１はカウント値を保持する。カウント値は水平走査回路５によって順次読み出され、信号処理回路６１、６２に出力される。このようにして、画像信号と焦点検出信号のＡＤ変換動作が行われる。デジタルメモリ３１１、３２１に保持された信号は、水平走査回路５によって順次選択され、信号処理回路６１、６２を介して出力される。

図２は本実施形態における読出動作の他の例を表すタイミングチャートである。以下のタイミングチャートは、リセット時の信号と光電変換時の信号のそれぞれをＡＤ変換し、２つの信号の差分を演算する動作を表している。

時刻ｔ１において、垂直走査回路２は駆動パルスＳＥＬ（４）をハイレベルとすることで、選択トランジスタＭ４Ａ、Ｍ４Ｂをオンとし、一行分の画素１０の信号を読み出し可能な状態とする。この状態において、駆動パルスＲＥＳ（４）がハイレベルとなり、リセットトランジスタＭ２Ａ、Ｍ２Ｂがオンとなる。浮遊拡散領域１２Ａ、１２Ｂは電源電圧にリセットされる。時刻ｔ２において、駆動パルスＲＥＳ（４）がローレベルとなり、リセットトランジスタＭ２Ａ、Ｍ２Ｂがオフとなることで、リセット動作が完了する。その後、リセット状態における信号Ｎが列信号線Ｌ１、Ｌ２にそれぞれ出力される。浮遊拡散領域１２Ａのリセット時の信号Ｎは入力容量Ｃ１１、Ｃ２０に入力され、浮遊拡散領域１２Ｂのリセット時の信号Ｎは入力容量Ｃ１０に入力される。

時刻ｔ１からｔ３まで、リセットスイッチＭ１０、Ｍ１１、Ｍ２０、Ｍ２１はオンとなっていることから、コンパレータＡ１、Ａ２のそれぞれにおいて、反転入力端子の入力電圧ＶＩＮ（−）と非反転入力端子の入力電圧ＶＩＮ（＋）はほぼ等しい。このとき、ＲＡＭＰ信号は所定の中間レベルとなっている。このときのＲＡＭＰ信号のレベルは、コンパレータＡ１、Ａ２の出力が反転するレベルを示している。すなわち、この後にＲＡＭＰ信号を初期値にすると、コンパレータＡ１、Ａ２の出力は電源電圧あるいは接地電圧に近い値となる。そして、再びＲＡＭＰ信号が所定の中間レベルに達した時に、コンパレータＡ１、Ａ２の出力が反転する。

時刻ｔ３において、リセットスイッチＭ１０、Ｍ１１、Ｍ２０、Ｍ２１がオフとなる。これにより、浮遊拡散領域１２Ａのリセット時の信号Ｎが入力容量Ｃ１１、Ｃ２０においてクランプされ、浮遊拡散領域１２Ｂのリセット時の信号Ｎが入力容量Ｃ１０においてクランプされる。また、入力容量Ｃ１３とＣ２３には、ＲＡＭＰ信号の所定の中間レベルと、コンパレータの非反転入力端子の電圧との差がクランプされる。コンパレータＡ１、Ａ２の反転入力端子における入力電圧ＶＩＮ（−）は図２に示されたように変化する。すなわち、信号Ｎが出力された後は、入力電圧ＶＩＮ（−）は第１の信号（光電変換部１１Ａの電荷に基づく信号）または第２の信号（光電変換部１１Ｂの電荷に基づく信号）が出力されるまでほぼ一定である。一方、コンパレータＡ１、Ａ２の非反転入力端子における入力電圧ＶＩＮ（＋）は、信号ＲＡＭＰに応じて変化する。

時刻ｔ４において、ＲＡMＰ信号生成回路４０１はＲＡＭＰ信号の電圧を初期値に上昇させる。コンパレータＡ１、Ａ２の非反転入力端子における入力電圧ＶＩＮ（＋）も同様に上昇する。時刻ｔ５において、ＲＡＭＰ信号生成回路４０１はＲＡＭＰ信号の電圧を時間とともに変化させる。同時に、カウンタ４１０はクロックパルスのカウントを開始する。ＲＡＭＰ信号の入力電圧ＶＩＮ（＋）が入力電圧ＶＩＮ（−）よりも高い場合には、コンパレータＡ１の出力は例えばローレベルとなる。時刻ｔ６において、ＲＡＭＰ信号の入力電圧ＶＩＮ（＋）が入力電圧ＶＩＮ（−）よりも低くなると、コンパレータＡ１、Ａ２の出力はローレベルからハイレベルに反転する。デジタルメモリ３１１、３２１はカウンタ４１０のカウント値をリセット時の信号Ｎとして保持する。信号Ｎは、画素１０のリセット時のノイズ、増幅トランジスタＭ３Ａ、Ｍ３Ｂの閾値のばらつきなどのノイズ成分に加えて、リセットスイッチＭ１０、Ｍ１１、Ｍ２０、Ｍ２１のリセット時のノイズ成分を含んでいる。時刻ｔ７において、ＲＡＭＰ信号生成回路４０１はＲＡＭＰ信号の電圧変化を停止し、ＲＡＭＰ信号の電圧を初期値に戻す。

時刻ｔ８において、駆動パルスＲＥＡＤ（４）がハイレベルとなり、転送トランジスタＭ１Ａ、Ｍ１Ｂがオンとなる。光電変換部１１Ａ、１１Ｂの電荷が浮遊拡散領域１２Ａ、１２Ｂにそれぞれ転送され、それぞれの電荷に応じた電圧が増幅トランジスタＭ３Ａ、Ｍ３Ｂから出力される。時刻ｔ９において、駆動パルスＲＥＡＤ（４）がローレベルとなり、転送トランジスタＭ１Ａ、Ｍ１Ｂがオフとなる。これにより、光電変換部１１Ａ、１１Ｂからの電荷の転送が終了し、コンパレータＡ１には光電変換部１１Ａ、１１Ｂの電荷に基づく信号が入力され、コンパレータＡ２には光電変換部１１Ａの電荷に基づく信号が入力される。

時刻ｔ１０において、ＲＡＭＰ信号生成回路４０１はＲＡＭＰ信号の電圧変化を開始し、カウンタ４１０はクロックパルスのカウントを開始する。時刻ｔ１１において、ＲＡＭＰ信号の入力電圧ＶＩＮ（＋）が入力電圧ＶＩＮ（−）よりも低くなると、コンパレータＡ１、Ａ２の出力はローレベルからハイレベルに反転する。なお、コンパレータＡ１、Ａ２の出力が反転するタイミングは必ずしも一致しない。デジタルメモリ３１１、３２１はカウンタ４１０のカウント値を光電変換時の画像信号、焦点検出信号としてそれぞれ取り込む。ここで得られた画像信号、焦点検出信号は、光電変換時の電荷に基づく信号に加えて、リセット時のノイズ成分を含んでいる。時刻ｔ１２において、ＲＡＭＰ信号の電圧は初期値に戻る。この後、画像信号、焦点検出信号のそれぞれから信号Ｎを減算することにより、ノイズ成分が除去された画像信号、焦点検出信号を求めることができる。このように、図２に示された動作によれば、リセットスイッチＭ１０、Ｍ１１、Ｍ２１、Ｍ２２のリセットノイズ、コンパレータＡ１、Ａ２における入力オフセットのばらつきなどの成分をさらに除去することが可能である。なお、後述の実施形態においては、説明の便宜上、光電変換時の信号のみをＡＤ変換する例が示されているが、第１実施形態と同様にリセット時の信号、光電変換時の信号をそれぞれＡＤ変換し、相関二重サンプリングを行っても良い。

本実施形態においては、画像信号のためのコンパレータＡ１および焦点検出信号のためのコンパレータＡ２のそれぞれの動作状態は制御信号ＰＷＲ１、ＰＷＲ２によって個別に制御され得る。例えば、画像信号のみを読み出す場合、コンパレータＡ２を非動作状態とすることによって消費電流を低減することが可能となる。すなわち、画像信号を読み出す場合、画像信号および焦点検出信号を読み出す場合のそれぞれにおいて、第１、第２の読み出し回路を個別に制御することができる。さらに、本実施形態における撮像装置はデジタル加算器を使用しないため、回路規模を小さくすることができる。

［第２実施形態］
図３は本実施形態における撮像装置のブロック図である。本実施形態においては、焦点検出信号のためのコンパレータＡ２は複数の制御信号によって制御され得る。以下、第１実施形態と異なる構成を中心に本実施形態を説明する。図３において、第１実施形態と同様の機能を有する部材には同じ参照符号が付されている。

制御回路４は制御信号ＰＷＲ１、ＰＷＲ２に加えて制御信号ＰＷＲ３を出力可能である。制御信号ＰＷＲ２は第１、第２列のコンパレータＡ２に供給され、制御信号ＰＷＲ３は第３列、第４列のコンパレータＡ２に供給されている。すなわち、第１列、第２列のコンパレータＡ２の動作状態は制御信号ＰＷＲ２によって制御され、第３列、第４列のコンパレータＡ２の動作状態は制御信号ＰＷＲ３によって制御される。例えば、第１列、第２列の画素１０において焦点検出信号を得る場合には、制御回路４は制御信号ＰＷＲ２をハイレベルとし、制御信号ＰＷＲ３をローレベルとする。これにより、焦点検出信号を得る画素列のコンパレータＡ２を動作状態とし、他の画素列のコンパレータＡ２を非動作状態とすることができる。必ずしも全画素列において焦点検出信号を得る必要がない場合に、消費電流を低減することが可能となる。

なお、焦点検出信号を得る画素列は任意に定められ得る。図４は焦点検出信号を得る領域の例を示している。図４（Ａ）に示されるように、画素部１を左右の領域に２分割し、それぞれの領域において焦点検出信号のためのコンパレータＡ２を独立に制御し得る。例えば、被写体光が画素部１の右側に入射し、右側の領域において焦点検出信号を得る場合には、左側の領域におけるコンパレータＡ２を非動作状態とすることで、消費電流を低減することができる。また、動作を要しないコンパレータＡ２を非動作状態とすることで、コンパレータＡ２の反転動作によるノイズを低減することも可能となる。

画素部１をさらに多くの数の領域に分割しても良い。図４（Ｂ）は、画素部１を４つの領域に分割した例を示している。それぞれの領域の大きさ、すなわち列数は必ずしも等しいことを要しない。例えば、画素部１の中央においては領域を細分化しても良い。なお、領域毎にコンパレータＡ２を独立に制御するためには、領域の数に応じてコンパレータＡ２の制御信号ＰＷＲを用意することが好ましい。図４（Ｂ）の例においては、制御回路４から４つの制御信号ＰＷＲを各領域のコンパレータＡ２に供給しても良い。また、制御回路４から２つの制御信号ＰＷＲ２、ＰＷＲ３を出力し、それぞれの領域において制御信号ＰＷＲ２、ＰＷＲ３の論理演算を行なうことで４つの論理値を求めても良い。

図４（Ｃ）は焦点検出信号を得る画素列が間引かれて配置された例を示している。焦点検出信号を得る画素列１０１は所定の列数毎に配置されており、複数の画素列１０１の間には画像信号のみを得る画素列１０２が配置されている。画素列１０２においては、焦点検出信号のためのコンパレータＡ２を非動作状態とすることができる。画素列１０１は画素部１に全体に分布しているため、画素部１の広い範囲において焦点検出信号を得ることができる。また、画素列１０１は間引かれて配置されているため、動作状態とするコンパレータＡ２の数を最小限に抑え、消費電流をさらに低減することが可能となる。

［第３実施形態］
図５は本実施形態における撮像装置のブロック図である。以下、第２実施形態と異なる構成を中心に本実施形態を説明する。図５において、第２実施形態と同様の機能を有する部材には同じ参照符号が付されている。

本実施形態における列回路３はさらにトランジスタスイッチＭ３０、Ｍ３１、入力容量Ｃ２１を備えている。トランジスタスイッチＭ３０、入力容量Ｃ２１は列信号線Ｌ２とコンパレータＡ２の非反転入力端子との間に直列に接続されている。トランジスタスイッチＭ３１は、トランジスタスイッチＭ３０と入力容量Ｃ２１の接続ノードと接地線との間に接続されている。トランジスタスイッチＭ３０のゲートには制御信号ＡＤＤが印加され、トランジスタスイッチＭ３１のゲートには制御信号ＡＤＤＢが印加される。制御信号ＡＤＤ、ＡＤＤＢは制御回路４から供給される。

制御信号ＡＤＤがハイレベル、制御信号ＡＤＤＢがローレベルとなると、トランジスタスイッチＭ３０がオン状態となり、トランジスタスイッチＭ３１がオフ状態となる。これにより、列信号線Ｌ２からの信号が入力容量Ｃ２１に入力される。コンパレータＡ２の反転入力端子には、列信号線Ｌ１からの信号と列信号線Ｌ２からの信号とを加算した画像信号が入力される。コンパレータＡ２は加算信号とＲＡＭＰ信号とを比較し、ハイレベルまたはローレベルの比較信号を出力することができる。パルス生成回路３２０、デジタルメモリ３２１は比較信号およびカウンタ値に基づき画像信号のＡＤ変換を行なう。従って、コンパレータＡ２の比較信号を用いて、光電変換部１１Ａ、１１Ｂの信号を加算した画像信号をＡＤ変換することができる。すなわち、コンパレータＡ１の比較結果に基づく画像信号と、コンパレータＡ２の比較結果に基づく画像信号とを同時に得ることもできる。例えば、信号処理回路６１、６２によって２つの画像信号の平均化処理を行うことにより、画像信号のノイズを低減することが可能となる。

制御信号ＡＤＤがローレベル、制御信号ＡＤＤＢがハイレベルとなると、トランジスタスイッチＭ３０がオフ状態となり、トランジスタスイッチＭ３１がオン状態となる。これにより、列信号線Ｌ２と入力容量Ｃ２１とは電気的に遮断され、コンパレータＡ２の反転入力端子には列信号線Ｌ１からの信号のみが入力される。なお、トランジスタスイッチＭ３１がオンとなることで、入力容量Ｃ２１の入力側の電極には接地電位が印加される。これにより、入力容量Ｃ２１の入力側の電極にノイズが混入するのを防ぐことができる。

本実施形態によれば、１つの画素１０から２つの画像信号を読み出すモードと、１つの画素１０から画像信号および焦点検出信号を読み出すモードとを切り換えることができる。従って、撮像装置の利用状況に応じて読み出しモードを適宜変更することが可能となる。また、デジタル加算器を用いることなく、画像信号、焦点検出信号の最適な読み出しを行なうことができ、回路規模を小さくすることができる。

［第４実施形態］
図６は本実施形態における撮像装置のブロック図である。以下、第３実施形態と異なる構成を中心に本実施形態を説明する。図６において、第３実施形態と同様の機能を有する要素には同じ参照符号が付されている。

本実施形態における列回路３は、さらに反転増幅回路Ａ１１、Ａ１２、可変容量Ｃ３４、Ｃ３５を備える。反転増幅回路Ａ１１、Ａ１２はコンパレータＡ１、Ａ２の前段にそれぞれ設けられている。反転増幅回路Ａ１１の入力端子は入力容量Ｃ３０、Ｃ３１を介して列信号線Ｌ１、Ｌ２にそれぞれ接続されている。反転増幅回路Ａ１１の出力端子は入力容量Ｃ１０を介してコンパレータＡ１の反転入力端子に接続されている。反転増幅回路Ａ１２の入力端子は、入力容量Ｃ３３を介して列信号線Ｌ１に接続されるとともに、トランジスタスイッチＭ３０、入力容量Ｃ３２を介して列信号線Ｌ２に接続されている。反転増幅回路Ａ１２の出力端子は、入力容量Ｃ２０を介してコンパレータＡ２の反転入力端子に接続されている。可変容量Ｃ３４、Ｃ３５は、反転増幅回路Ａ１１、Ａ１２のフィードバック回路をそれぞれ構成している。可変容量Ｃ３４、Ｃ３５の容量は制御信号ＧＡＩＮ１、ＧＡＩＮ２によって変更され得る。このため、反転増幅回路Ａ１１、Ａ１２のゲインを独立に変更することができる。

本実施形態において、１つの画素１０から２つの画像信号を読み出す場合において、それぞれの画像信号のゲインを異ならせることができる。例えば、高輝度画像に適した低ゲインの画像信号と、低輝度画像に適した高ゲインの画像信号と合成することにより、ワイドダイナミックレンジの読み出しを行うことが可能となる。

また、反転増幅回路Ａ１１はコンパレータＡ１と共通の制御信号ＰＷＲ１によって制御され、反転増幅回路Ａ１２はコンパレータＡ２と共通の制御信号ＰＷＲ２または制御信号ＰＷＲ３によって制御され得る。従って、画像信号のためのコンパレータＡ１および反転増幅回路Ａ１１と、焦点検出信号のためのコンパレータＡ２および反転増幅回路Ａ１２のそれぞれの動作状態を個別に制御することができる。例えば、画像信号のみを読み出す場合には、コンパレータＡ２を非動作状態とすることによって消費電流を低減することが可能となる。従って、本実施形態においても、画像信号を読み出す場合、画像信号および焦点検出信号を読み出す場合のそれぞれにおいて、読み出し回路を個別に制御することができる。

［第５実施形態］
図７は本実施形態における撮像装置のブロック図である。以下、第４実施形態と異なる構成を中心に本実施形態を説明する。図７において、第４実施形態と同様の機能を有する部材には同じ参照符号が付されている。

列回路３はさらに、ソースフォロワ（ボルテージフォロワ）Ａ２１、Ａ２２を備える。ソースフォロワＡ２１、Ａ２２はＲＡＭＰ信号生成回路４０１の信号線とコンパレータＡ１、Ａ２の非反転入力端子との間に設けられたバッファ回路として機能する。また、本実施形態においては、第１のリセット信号生成回路４０２ａ〜４０５ａに加えて、第２のリセット信号生成回路４０２ｂ〜４０５ｂが設けられている。第１のリセット信号生成回路４０２ａ〜４０５ａと第２のリセット信号生成回路４０２ｂ〜４０５ｂは信号線の両端に接続されている。すなわち、第１のリセット信号生成回路４０２ａ〜４０５ａと第２のリセット信号生成回路４０２ｂ〜４０５ｂは複数の列回路３を挟むように配置されている。さらに、本実施形態においては、リセット信号の信号線の数を増やし、一本の信号線に接続される列回路３の数を少なくしている。以上の構成によれば、ノイズ、浮遊容量などに起因する画質の低下を抑制することができる。以下、その理由を詳細に説明する。

コンパレータＡ２は、焦点検出信号のＡＤ変換、画像信号のＡＤ変換、動作状態および非動作状態の遷移、一部の列回路３のみによる焦点検出信号のＡＤ変換などのように様々な動作モードを有する。また、コンパレータＡ１、Ａ２に入力される信号は反転増幅回路Ａ１１、Ａ１２によって異なるゲインによって増幅され得る。このように、動作モードを切り替えた際に、画質の差が問題となり得る。例えば、焦点検出信号をＡＤ変換する動作モードにおいて、焦点検出信号のためのコンパレータＡ２は、画像信号のためのコンパレータＡ１よりも早く比較信号を反転させる。このとき、コンパレータＡ２の比較信号が反転することによって、電源線、ＧＮＤ線、列回路３に共通の信号線などの電位が変動し得る。このような電位変動は、コンパレータＡ１の比較信号の反転タイミングに影響を与え、ＡＤ変換された画像信号においてオフセットまたはゲインの変化となって現れることがある。特に、暗い被写体または低照度の撮影時においては、コンパレータＡ１、Ａ２のそれぞれの比較信号が反転するタイミングが近くなることから、コンパレータＡ１による画像信号のＡＤ変換動作は電位変動の影響を受け易くなる。また、焦点検出信号のＡＤ変換のオンまたはオフを１フレーム毎に切り替えるなど、動作モードを切り替えた際において、画像の変化は目立ち易い。従って、上述の問題を回避するために、焦点検出信号のコンパレータＡ２の反転動作によるコンパレータＡ１への影響を抑えることが重要となる。

本件発明者は、コンパレータＡ２の比較信号が反転し、電源またはＧＮＤが変動すると、寄生容量によるカップリングなどによりコンパレータＡ１の入力端子に電位変動が生じ得ることを見出した。そこで、本実施形態においては、ソースフォロワＡ２１、Ａ２２がＲＡＭＰ信号生成回路４０１の信号線とコンパレータＡ１、Ａ２の非反転入力端子との間に設けられている。ソースフォロワＡ２１、Ａ２２を設けることにより、各列のコンパレータＡ２の正転端子入力からＲＡＭＰ信号の配線へ電位変動が伝わるのを抑え、コンパレータＡ１の電位変動を防いでいる。

また、コンパレータＡ２の比較信号が反転する際に、リセットスイッチＭ２１のゲート−ドレイン間の寄生容量を介して、ゲートに接続された制御線に電位変動が生じ得る。本実施形態においては、コンパレータＡ１のリセットスイッチＭ１０、Ｍ１１の制御線とコンパレータＡ２のリセットスイッチＭ２１、Ｍ２２の制御線とが別に設けられている。これにより、制御線を介したコンパレータＡ１の電位変動を低減することが可能となる。

さらに、本実施形態においては、第１のリセット信号生成回路４０２ａ〜４０５ａに加えて、第２のリセット信号生成回路４０２ｂ〜４０５ｂが設けられている。すなわち、それぞれの制御線を両側から駆動することで、制御線の電位変動を低減することが可能となる。さらに、本実施形態においては、リセット信号生成回路４０５ａ、４０５ｂによって駆動される制御線が追加されている。このため、一本の信号線に接続される列回路３の数を少なくすることができ、制御線の電位変動を抑えることが可能となる。従って、制御線間の寄生容量に起因する電位変動を回避することも可能となる。

以上の構成により、コンパレータＡ２の動作に起因したコンパレータＡ１の影響を抑え、画質の低下を回避することが可能となる。なお、リセットスイッチの制御線をシールドし、制御線間のカップリングを低減して良い。また、コンパレータＡ２の動作モードに応じて、画像信号のオフセットおよびゲインを補正しても良い。

続いて、本実施形態における駆動方法の一例を説明する。図８は、本実施形態における撮像装置のタイミングチャートを示している。ここでは、説明の簡略化のために４行４列の画素１０の読み出し動作が示されている。

時刻ｔ１において、制御回路４は制御信号ＰＷＲ１をハイレベルとし、制御信号ＰＷＲ２、ＰＷＲ３をローレベルとする。すべての列回路３において、コンパレータＡ１は動作状態となり、コンパレータＡ２は非動作状態なる。また、制御回路４は制御信号ＡＤＤをローレベルとし、制御信号ＡＤＤＢをハイレベルとする。トランジスタスイッチＭ３０がオフ状態となり、トランジスタスイッチＭ３１がオン状態となる。これにより、入力容量Ｃ３２の一端はＧＮＤに接続される。

時刻ｔ１〜ｔ２において、垂直走査回路２は第１行〜第４行を順次選択し、列回路３は各行の信号を読み出す。列回路３のコンパレータＡ１は光電変換部１１Ａ、１１Ｂの加算信号とＲＡＭＰ信号との比較信号を出力し、デジタルメモリ３１１は比較信号が反転した際におけるカウント値を画像信号として保持する。水平走査回路５は列回路３を走査し、デジタルメモリ３１１から画像信号を順次出力する。時刻ｔ２において、第１フレームのすべての行の読み出しが終了した後、時刻ｔ３において、制御信号ＰＷＲ２、ＰＷＲ３がローレベルからハイレベルになり、各列のコンパレータＡ２が動作状態となる。

時刻ｔ４において、第２フレームにおける読出しが開始する。このとき、各列回路３のコンパレータＡ２が動作状態であるため、列回路３は画像信号に加えて、焦点検出信号を読み出す。なお、読出し開始前の時刻ｔ３において制御回路４は制御信号ＰＷＲ２、ＰＷＲ３をローレベルからハイレベルとしているため、読出しを開始する時刻ｔ４においてコンパレータＡ２の動作を安定させることができる。時刻ｔ５において、第２フレームのすべての行の読出しが終了する。

時刻ｔ６において、制御回路４は制御信号ＰＷＲ２をハイレベルからローレベルにすることで、第１列および第２列のコンパレータＡ２が非動作状態となる。第３列および第４列のコンパレータＡ２は動作状態を維持し、画素部１の右側の領域における焦点検出信号が読み出し可能となる。時刻ｔ７〜ｔ８において、第３フレームにおける各行の読出しが行われる。すなわち、画素部１の全体の画像信号と、画素部１の右側領域の焦点検出信号とが読み出される。時刻ｔ８において第３フレームのすべての行の読出しが終了する。

時刻ｔ９において、制御回路４は制御信号ＰＷＲ２、ＰＷＲ３のレベルを反転させる。すなわち、第１列および第２列のコンパレータＡ２が動作状態となり、第３列および第４列のコンパレータＡ２が非動作状態となる。これにより、画素部１の左側領域における焦点検出信号が読出し可能となる。時刻ｔ１０〜１１において、第４フレームにおける各行の読出しが行われる。ここでは、画素部１の全体の画像信号と、画素部１の左側領域の焦点検出信号とが読み出される。第３フレームおよび第４フレームの読出しによって、２フレーム分の全画素１０の画像信号と、画素部１の右側領域の焦点検出信号、左側領域の焦点検出信号を得ることが可能となる。このような動作により、全画素の画像信号と必要な領域の焦点検出信号を得ながら、低消費電力化を行うことができる。なお、本実施形態の上述の構成によれば、動作状態のコンパレータＡ２の数がフレーム毎に変化したとしても、コンパレータＡ１、Ａ２の反転動作の影響が他の列回路３に及ぼさないようにすることができる。

時刻ｔ１２において、制御回路４は制御信号ＰＷＲ１、ＰＷＲ２、ＰＷＲ３をすべてハイレベルとし、各列のコンパレータＡ１、Ａ２を動作状態とする。また、制御回路４は制御信号ＡＤＤ、ＡＤＤＢのレベルを反転させ、トランジスタスイッチＭ３０をオンとし、トランジスタスイッチＭ３１をオフとする。これにより、コンパレータＡ１、Ａ２の両方に光電変換部１１Ａ、１１Ｂの加算信号が入力され、各列回路３は２つの画像信号をＡＤ変換するモードに遷移する。２つの画像信号を加算または合成することにより、ノイズ低減およびワイドダイナミックレンジを実現することが可能となる。

［第６実施形態］
図９は本実施形態における撮像装置のブロック図である。本実施形態においては、画素１０の光電変換部１１Ａ、１１Ｂは浮遊拡散領域１２、リセットトランジスタＭ２、増幅トランジスタＭ３を共有している。以下、第１実施形態と異なる構成を中心に本実施形態を説明する。

画素１０は一対の光電変換部１１Ａ、１１Ｂ、第１および第２の転送トランジスタＭ１Ａ、Ｍ１Ｂ、浮遊拡散領域１２、リセットトランジスタＭ２、増幅トランジスタＭ３、第１および第２の選択トランジスタＭ４Ａ、Ｍ４Ｂを含む。光電変換部１１Ａ、１１Ｂの電荷は共通の浮遊拡散領域１２において加算され得る。第１の選択トランジスタＭ４Ａは列信号線Ｌ１に接続され、第２の選択トランジスタＭ４Ｂは列信号線Ｌ２に接続されている。また、電流源１６０、１６１は制御信号ＰＷＲ１、ＰＷＲ２によって個別に制御され得る。

図１０は本実施形態における撮像装置のタイミングチャートであり、画像信号とともに焦点検出信号を出力する第１の動作モードを表している。

時刻ｔ０において、垂直走査回路２は駆動パルスＳＥＬ２（３）、ＳＥＬ（４）をハイレベルとし、２行を同時に選択状態とする。第４行の画素１０は選択トランジスタＭ４Ａを介して列信号線Ｌ１に接続され、第３行の画素１０は選択トランジスタＭ４Ｂを介して列信号線Ｌ２に接続される。

時刻ｔ１〜ｔ２において、垂直走査回路２は駆動パルスＲＥＡＤ１（３）、ＲＥＡＤ１（４）をハイレベルとすることにより、第３行および第４行の画素１０の転送トランジスタＭ１Ａをオン状態とする。これにより、光電変換部１１Ａに蓄積された電荷が浮遊拡散領域１２へ転送される。列信号線Ｌ１には第４行の画素１０の信号が出力され、列信号線Ｌ２には第３行の画素１０の信号が出力される。従って、コンパレータＡ１には第４行の光電変換部１１Ａの信号が入力され、コンパレータＡ２には第３行の光電変換部１１Ａの信号が入力される。時刻ｔ２〜ｔ３において、第３行の画素１０の焦点検出信号および第４行の画素１０の焦点検出信号がＡＤ変換され、デジタル信号としてそれぞれデジタルメモリ３１１、３２１に保持される。それぞれの焦点検出信号は信号処理回路６１、６２から出力される。

時刻ｔ３〜ｔ４において、垂直走査回路２は駆動パルスＲＥＡＤ１（４）、ＲＥＡＤ２（４）、ＲＥＡＤ１（３）、ＲＥＡＤ２（３）をハイレベルとする。第３行および第４行の画素１０において、転送トランジスタＭ１Ａ、Ｍ１Ｂがオンとなり、光電変換部１１Ａ、１１Ｂのそれぞれの電荷が浮遊拡散領域１２において加算される。列信号線Ｌ１には第４行の画素１０の信号が出力され、列信号線Ｌ２には第３行の画素１０の信号が出力される。列信号線Ｌ１、Ｌ２の電位が静定し、かつ、焦点検出信号の出力が終了すると、列回路３は画像信号のＡＤ変換を開始する。すなわち、コンパレータＡ１は第４行の画素１０の画像信号をＡＤ変換し、コンパレータＡ２は第３行の画素１０の画像信号をＡＤ変換する。ＡＤ変換後の画像信号はそれぞれデジタルメモリ３１１、３２１に保持され、信号処理回路６１、６２を介して出力される。以上の動作により、２行分の画素１０の焦点検出信号および画像信号を得ることができる。時刻ｔ５〜ｔ１０において、時刻ｔ０〜ｔ５と同様の動作を行うことにより、第１行および第２行の２行分の画素１０の焦点検出信号および画像信号が得られる。

図１１は本実施形態における撮像装置のタイミングチャートであり、画像信号のみを出力する第２の動作モードを表している。図１０と異なる点は、駆動パルスＳＥＬ２（１）〜ＳＥＬ２（４）は常にローレベルであり、選択トランジスタＭ４Ｂおよび列信号線Ｌ２は使用されない。すなわち、２行同時の読み出しはなされず、１行順次の読み出しがなされる。

時刻ｔ０において、垂直走査回路２は駆動パルスＳＥＬ（４）をハイレベルとし、第４行の画素１０の選択トランジスタＭ４Ａをオン状態とする。これにより、増幅トランジスタＭ３は選択トランジスタＭ４Ａを介して列信号線Ｌ１に接続される。

時刻ｔ１〜２において、垂直走査回路２は駆動パルスＲＥＡＤ１（４）、ＲＥＡＤ２（４）を同時にオン状態とする。第４行の画素１０の転送トランジスタＭ１Ａ、Ｍ１Ｂがオンとなり、光電変換部１１Ａ、１１Ｂに蓄積された電荷が浮遊拡散領域１２に転送され、加算される。ここでは焦点検出信号を読み出す必要がないため、図１０と異なり、転送トランジスタＭ１Ａ、Ｍ１Ｂを同時オンすることで、読み出しに要する時間を短縮することができる。列信号線Ｌ１には第４行の画素１０の画像信号が出力され、コンパレータＡ１にてＡＤ変換される。ＡＤ変換後の画像信号はデジタルメモリ３１１に保持され、信号処理回路６１，６２を介して出力される。

時刻ｔ３〜ｔ６において、駆動パルスＳＥＬ（３）がハイレベルとなり、第３行の画素１０が選択される。時刻ｔ４〜ｔ５において、駆動パルスＲＥＡＤ１（３）、ＲＥＡＤ２（３）がハイレベルとなり、第３行の画素１０の画像信号が読み出される。同様に、時刻ｔ６〜９においては、第２行の画素１０の画像信号が読み出され、時刻ｔ９〜１２においては第１行の画素１０の画像信号が読み出される。以上により、全画素１０の画像信号が得られる。なお、図１１の第２の動作モードにおいて、制御信号ＰＷＲ２をローレベルとし、コンパレータＡ２、電流源１６１を非動作状態することにより、消費電力の低減を行うことが可能である。

以上のように、短縮した時間にて画像信号のみの読み出しを行う場合には、すべての行の画素信号を列信号線Ｌ１から出力できる。また、動作モードに応じて消費電力を低減することが可能である。また、本実施形態においても、回路規模を減らしつつ、画像信号のみを読み出す動作モードと画像信号および焦点検出信号を読み出す動作モードを切り替えることが可能となる。

［第７実施形態］
図１２は本実施形態における撮像装置のブロック図である。以下、第６実施形態と異なる構成を中心に説明する。図１２において、第６実施形態と同様の機能を有する要素には同じ参照符号が付されている。

本実施形態において、電流源１６０、１６１の動作状態は制御信号ＰＷＲ１、ＰＷＲ３によりそれぞれ個別に制御可能である。画像信号のみを読み出す第２の動作モードにおいて、制御信号ＰＷＲ３をローレベルとし、電流源１６１を非動作状態とすることができる。

また、列回路３はさらにトランジスタスイッチＭ３０、Ｍ３２を備えている。トランジスタスイッチＭ３０は列信号線Ｌ１とコンパレータＡ２の反転入力端子との間に直列に接続されている。トランジスタスイッチＭ３２は列信号線Ｌ２とコンパレータの反転入力端子との間に直接に接続されている。トランジスタスイッチＭ３０は制御信号ＡＤＤによって駆動され、トランジスタスイッチＭ３２は制御信号ＡＤＤＢによって駆動される。トランジスタスイッチＭ３０がオフ状態であり、トランジスタスイッチＭ３２がオン状態である場合には、第６実施形態と同様の動作モードを実現することができる。すなわち、２行単位で画像信号および焦点検出信号を読み出す第１の動作モードと、１行単位で画像信号のみを読み出す第２の動作モードとを切り替えて実行可能である。画像信号のみを読み出す第２の動作モードにおいては、コンパレータＡ２は非動作状態となるように制御される。

トランジスタスイッチＭ３０がオン状態であり、トランジスタスイッチＭ３２がオフ状態である場合には、列信号線Ｌ１からの信号がコンパレータＡ１、Ａ２に入力され得る。例えば、コンパレータＡ１、Ａ２の両方において画像信号を読み出し、２つの画像信号を平均化処理することにより、ノイズ低減を実現することが可能となる。なお、この動作モードにおいては、選択トランジスタＭ４Ａのみがオン状態となり、列信号線Ｌ１から信号が読み出される。従って、制御信号ＰＷＲ３をローレベルとし、列信号線Ｌ２における電流源１６１を非動作状態とすることで、さらに低消費電力化を図ることができる。

本実施形態においても、１つの画像信号のみを読み出す動作モード、２つの画像信号を読み出す動作モード、画像信号および焦点検出信号を読み出す動作モードを切り換えることができる。また、動作モードに応じて読み出し回路の動作状態、非動作状態を制御することにより、最適なパワーマネージメントを実現することが可能となる。

［第８実施形態］
図１３は本実施形態における撮像装置のブロック図である。以下、第７実施形態と異なる点を中心に説明する。本実施形態における列回路３は、さらに反転増幅回路Ａ１１、Ａ１２、可変容量Ｃ３４、Ｃ３５を備える。反転増幅回路Ａ１１、Ａ１２はコンパレータＡ１、Ａ２の前段にそれぞれ設けられている。反転増幅回路Ａ１１の入力端子は入力容量Ｃ３０を介して列信号線Ｌ１に接続され、反転増幅回路Ａ１１の出力端子は入力容量Ｃ１０を介してコンパレータＡ１の反転入力端子に接続されている。反転増幅回路Ａ１２の入力端子は、入力容量Ｃ３３を介して列信号線Ｌ２に接続されるとともに、トランジスタスイッチＭ３０を介して列信号線Ｌ１に接続されている。反転増幅回路Ａ１２の出力端子は、入力容量Ｃ２０を介してコンパレータＡ２の反転入力端子に接続されている。可変容量Ｃ３４、Ｃ３５は、反転増幅回路Ａ１１、Ａ１２のフィードバック回路をそれぞれ構成している。可変容量Ｃ３４、Ｃ３５の容量は制御信号ＧＡＩＮ１、ＧＡＩＮ２の電圧によって変更可能である。このため、反転増幅回路Ａ１１、Ａ１２のゲインを独立に変更することができる。

本実施形態において、１つの画素１０から２つの画像信号を読み出す場合において、それぞれの画像信号のゲインを異ならせることができる。例えば、高輝度画像に適した低ゲインの画像信号と、低輝度画像に適した高ゲインの画像信号と合成することにより、ワイドダイナミックレンジの読み出しを行うことが可能となる。また、制御信号ＰＷＲ３をローベルとし、電流源１６１を非動作状態とすることで、さらに低消費電力化を図ることができる。

［第９実施形態］
図１４は本実施形態における撮像装置のブロック図である。以下、第５実施形態、第８実施形態と異なる点を中心に説明する。

本実施形態における列回路３は、第５実施形態と同様に、ソースフォロワＡ２１、Ａ２２を備える。ソースフォロワＡ２１、Ａ２２はＲＡＭＰ信号生成回路４０１の信号線とコンパレータＡ１、Ａ２の非反転入力端子との間に設けられている。これにより、各列のコンパレータＡ２の正転入力端子から、ＲＡＭＰ信号の配線を介してコンパレータＡ１に電位変動が伝わるのを抑えることができる。また、本実施形態においては、リセットトランジスタの信号線は、両側に接続された第１のリセット信号生成回路４０２ａ〜４０５ａ、第２のリセット信号生成回路４０２ｂ〜４０５ｂによって駆動される。さらに、本実施形態においては、リセット信号の信号線の数を増やし、一本の信号線に接続される列回路３の数を少なくすることで、信号線の電位変動を抑えることができる。

図１５は本実施形態における撮像装置のタイミングチャートであり、動作モードをフレーム単位で切り替える例を示している。ここでは、説明の簡略化のために４行４列の画素１０の読み出し動作が示されている。

時刻ｔ１において、制御回路４は制御信号ＰＷＲ１をハイレベルとし、制御信号ＰＷＲ２、ＰＷＲ３をローレベルとする。すべての列回路３において、コンパレータＡ１、電流源１６０は動作状態となり、コンパレータＡ２、電流源１６１は非動作状態となる。また、制御回路４は、制御信号ＡＤＤをローレベルとし、制御信号ＡＤＤＢをハイレベルとする。これにより、列信号線Ｌ１からの信号はコンパレータＡ１にのみ入力され、コンパレータＡ２には入力されなくなる。従って、列信号線Ｌ１からの信号が反転増幅回路Ａ１１を介してコンパレータＡ１に入力され、画像信号のＡＤ変換のみが行われる。

時刻ｔ１〜ｔ２において、垂直走査回路２は第１行〜第４行を順次走査し、コンパレータＡ１は１行単位で画像信号を読み出す第２動作モードを実行する（図１１参照）。すなわち、画素１０において、転送トランジスタＭ１Ａ、Ｍ１Ｂが同時にオン状態となり、光電変換部１１Ａ、１１Ｂの電荷が浮遊拡散領域１２において加算される。列信号線Ｌ１には加算された電荷に基づく画像信号が出力され、コンパレータＡ１によってＡＤ変換される。ここで、１行の読み出しに要する時間をΔｔとすると、第１フレームの読み出しに要する時間は４×Δｔとなる。時刻ｔ２において、すべての行の読み出しが終了した後、時刻ｔ３において、制御信号ＰＷＲ２、ＰＷＲ３がハイレベルに切り替わり、各列のコンパレータＡ２、制御信号ＰＷＲ２、ＰＷＲ３がハイレベルとなり、コンパレータＡ２、電流源１６１が動作状態となる。これにより、列回路３は２行単位で読み出す第１の動作モードに移行する（図１０参照）。

時刻ｔ４において、第２フレームの読み出しが開始する。先ず、垂直走査回路２は第１行の選択トランジスタＭ４Ａをオン状態とし、第２行の選択トランジスタＭ４Ｂをオン状態とする。続いて、第1行および第２行の転送トランジスタＭ１Ａがそれぞれオンとなる。第１行の光電変換部１１Ａの電荷に基づく信号が列信号線Ｌ１に出力され、第２行の光電変換部１１Ａの電荷に基づく信号が列信号線Ｌ２に出力される。これにより、第１行の信号はコンパレータＡ１によってＡＤ変換され、第２行の信号はコンパレータＡ２によってＡＤ変換される。ＡＤ変換後のデジタル信号は焦点検出信号としてそれぞれ出力され、時刻ｔ５において第１行および第２行の焦点検出信号の読み出しが完了する。第１行および第２行の焦点検出信号の読み出しに要する時間はΔｔとなる。

時刻ｔ５において、第１行および第２行の選択トランジスタＭ４Ａ、Ｍ４Ｂがともにオン状態となり、光電変換部１１Ａ、１１Ｂの電荷が浮遊拡散領域１２において加算され、画像信号としてそれぞれ読み出される。コンパレータＡ１は第１行の画像信号をＡＤ変換し、コンパレータＡ２は第２行の画像信号をＡＤ変換する。第１行および第２行の画像信号の読み出しに要する時間はΔｔとなる。

時刻ｔ６〜ｔ７において、第３行および第４行の焦点検出信号の読み出しが行われ、時刻ｔ７〜ｔ８において、第３行および第４行の画像信号の読み出しが行われる。それぞれの読み出しに要する時間は同様にΔｔとなる。従って、第２フレームの読み出しに要する時間は４×Δｔであり、第１フレームの読み出しに要する時間と等しい。第２フレームにおいて、画像信号に加えて焦点検出信号が読み出されるため、各行の読み出しに要する時間は焦点検出信号の読み出しに要する時間の２倍となる。ところが、第２フレームにおいて、２行が同時に読み出されため、各フレームの読み出しに要する時間をそれぞれ等しくすることが可能となる。

時刻ｔ９において、制御信号ＰＷＲ３はハイレベルからローレベルとなり、電流源１６１は再び非動作状態となることで、画素１０から列信号線Ｌ２には信号が出力されなくなる。また、制御信号ＡＤＤ、ＡＤＤＢのレベルは反転し、列信号線Ｌ１からの画像信号はコンパレータＡ１、Ａ２の両方においてＡＤ変換可能となる。

時刻ｔ１０〜ｔ１１において、垂直走査回路２は第１行〜第４行を順次走査し、コンパレータＡ１、Ａ２は１行単位で画像信号をＡＤ変換する。第３フレームの読み出しに要する時間は４×Δｔであり、第１、第２フレームにおける読出し時間と等しくなる。

次に、本実施形態におけるシャッター動作について説明する。図１５において、時刻ｔ５〜ｔ６の第１行および第２行の画像信号の読み出しに先立って、時刻ｔ２の直前に第１行および第２行のシャッター動作が行われる。すなわち、時刻ｔ２の直前に、転送トランジスタＭ１Ａ、Ｍ１Ｂ、リセットトランジスタＭ２がオンとなり、光電変換部１１Ａ、１１Ｂの電荷がリセットされる。続いて、転送トランジスタＭ１Ａ、Ｍ１Ｂがオンからオフとなることで、光電変換部１１Ａ、１１Ｂの露光が開始する。時刻ｔ５〜ｔ６において、第１行および第２行の画像信号が読み出され、露光が終了する。従って、第１行および第２行の露光時間は４×Δｔとなる。また、時刻ｔ７〜ｔ８の第３行および第４行の画像信号の読み出しに先立って、時刻ｔ３〜４で第３行および第４行のシャッター動作が行われる。第３行および第４行の露光時間も４×Δｔとなり、１フレームの各行の露光時間はそれぞれ等しくなる。

同様に、１行順次の画像信号の読み出しにおいても、露光時間を等しくすることできる。時刻ｔ１０〜ｔ１１の１行順次の画像信号の読み出しに先立って、時刻ｔ６〜ｔ１０において１行順次でシャッター動作が行われる。各行の露光時間は４×Δｔとなる。このように、１行順次の読み出しモード、２行順次の読み出しモードをフレーム単位で切り替えた場合においても、露光期間を一定とすることができる。

本実施形態において、２行順次の読み出しに要する単位時間は２×Δｔであり、１行順次読み出しに要する単位時間Δｔの整数倍である。このように、２行順次の読み出しの単位時間を、１行順次の読み出しの単位時間の整数倍とすることで、各行の露光時間を等しくすることができる。ここで、比較例を挙げて説明する。図１６は、２行順次の読出し時間が１行順次の読み出し時間の非整数倍であるタイミングチャートを示している。図１６において、時刻ｔ４〜ｔ８の２行順次の読み出しの単位時間が１．５×Δｔとなっている。この場合は、時刻ｔ１０〜ｔ１１の読み出しにおいて、第１行から第４行にいくほど露光時間が長くなってしまい、１フレームの画像にシェーディングを生じてしまう。したがって、時刻ｔ４〜ｔ８の２行順次の読み出しに要する単位時間は、１行順次読み出しに要する単位時間の整数倍であることが好ましい。

本実施形態においても、回路規模を増大させることなく、画像信号および焦点検出信号の読み出しを最適に制御することが可能である。また、動作モードを切り替えた場合においても良好な画質を得ることができる。さらに、シャッター動作を行なう場合においても、露光期間を一定とすることができ、画像にシェーディングなどが生じるのを回避することが可能となる。

［第１０実施形態］
図１７は本実施形態における撮像装置のブロック図である。以下、第６実施形態と異なる構成を中心に説明する。

本実施形態における列回路３は、トランジスタスイッチＭ４０、Ｍ４１、Ｍ４２を備える。トランジスタスイッチＭ４１は列信号線Ｌ１とコンパレータＡ１の反転入力端子との間に設けられ、トランジスタスイッチＭ４０は列信号線Ｌ１、Ｌ２の間に設けられている。トランジスタスイッチＭ４２は、列信号線Ｌ２とコンパレータＡ２の反転入力端子との間に設けられている。トランジスタスイッチＭ４０は制御信号ＶＬＯＮ１Ｂによって駆動され、トランジスタスイッチＭ４１は制御信号ＶＬＯＮ１によって駆動される。また、トランジスタスイッチＭ４２は制御信号ＶＬＯＮ２によって駆動される。トランジスタスイッチＭ４０、Ｍ４１、Ｍ４２は、列信号線Ｌ１、Ｌ２とコンパレータＡ１、Ａ２との接続を切り替えるスイッチ回路を構成している。

電流源１６０は制御信号ＰＷＲ３によって制御され、電流源１６１は制御信号ＰＷＲ４によって制御される。従って、電流源１６０、１６１はコンパレータＡ１、Ａ２とは独立に制御可能である。さらに、画素１０は１つの選択トランジスタＭ４を備え、偶数行の画素１０は列信号線Ｌ１に接続され、奇数行の画素１０は列信号線Ｌ２に接続される。

先ず、画像信号とともに焦点検出信号を読み出す第１の動作モードを説明する。制御回路４は制御信号ＰＷＲ１、ＰＷＲ２、ＰＷＲ３、ＰＷＲ４をすべてハイレベルとし、コンパレータＡ１、Ａ２、電流源１６０、１６１はすべて動作状態となる。また、制御回路４は制御信号ＶＬＯＮ１、ＶＬＯＮ２をハイレベルとし、制御信号ＶＬＯＮ１Ｂをローレベルとする。これにより、トランジスタスイッチＭ４１、Ｍ４２はオン状態となり、トランジスタスイッチＭ４０はオフ状態となる。列信号線Ｌ１からの信号はコンパレータＡ１に入力され、列信号線Ｌ２からの信号はコンパレータＡ２に入力される。そして、第６実施形態の図１０に示されたように、２行分の画素１０の信号が同時にコンパレータＡ１、Ａ２によってＡＤ変換される。すなわち、垂直走査回路２は駆動パルスＳＥＬ（３）、ＳＥＬ（４）を同時にハイレベルとし、第３行および第４行の画素１０の選択トランジスタＭ４をオン状態とする。コンパレータＡ１、Ａ２は、第３行および第４行の焦点検出信号をそれぞれＡＤ変換した後、画像信号をそれぞれＡＤ変換する。続いて、垂直走査回路２は駆動パルスＳＥＬ（１）、ＳＥＬ（２）を同時にハイレベルとし、第１行および第２行の選択トランジスタＭ４をオン状態とする。コンパレータＡ１、Ａ２は第１行および第２行の焦点検出信号をそれぞれＡＤ変換した後、画像信号をそれぞれＡＤ変換する。以上により、１フレームの第１行〜第４行において画像信号および焦点検出信号が読み出される。

続いて、画像信号のみを読み出す第２の動作モードを説明する。制御回路４は制御信号ＰＷＲ１、ＰＷＲ３、ＰＷＲ４をハイレベルとし、制御信号ＰＷＲ２をローレベルとする。コンパレータＡ２は非動作状態となり、コンパレータＡ１は１行分の画像信号を順次ＡＤ変換可能な状態となる。また、コンパレータＡ２は使用されないため、制御回路４は制御信号ＶＬＯＮ２をローレベルとし、トランジスタスイッチＭ４２をオフ状態とする。制御回路４は制御信号ＶＬＯＮ１、ＶＬＯＮ１Ｂは１行順次の読み出し毎に切り替える。以下、第２の動作モードを図１８を用いて説明する。

図１８は本実施形態における撮像装置のタイミングチャートであって、画像信号のみを読み出すモードを表している。時刻ｔ０において、垂直走査回路２は駆動パルスＳＥＬ（４）をハイレベルとし、第４行の画素１０を選択する。また、制御回路４は制御信号ＶＬＯＮ１をハイレベルとし、制御信号ＶＬＯＮ１Ｂをローレベルとする。トランジスタスイッチＭ４０はオフ状態となり、トランジスタスイッチＭ４１はオン状態となる。よって、第４行の画素１０の画像信号が列信号線Ｌ１およびトランジスタスイッチＭ４１を介してコンパレータＡ１に入力され、ＡＤ変換される。

時刻ｔ１において、制御回路４は制御信号ＰＷＲ４をローレベルからハイレベルとし、電流源１６１を動作状態とする。時刻ｔ２において、垂直走査回路２は駆動パルスＳＥＬ（４）をローレベルとし、駆動パルスＳＥＬ（３）をハイレベルとすることで、第３行の画素１０が選択される。また、制御信号ＰＷＲ３がローレベルとなり、電流源１６０は非動作状態となる。制御信号ＶＬＯＮ１、ＶＬＯＮ１Ｂのレベルが反転し、トランジスタスイッチＭ４０はオン状態となり、トランジスタスイッチＭ４１はオフ状態となる。これにより、第３行の画素１０の画像信号が列信号線Ｌ２およびトランジスタスイッチＭ４０を介してコンパレータＡ１に入力され、ＡＤ変換される

時刻ｔ３において、制御信号ＰＷＲ３がハイレベルとなり、電流源１６０は動作状態となる。時刻ｔ４において、第２行の画素１０が選択され、画像信号を出力可能な状態となる。制御信号ＶＬＯＮ１、ＶＯＬ１Ｂのレベルが反転し、第２行の画素１０の画像信号が列信号線Ｌ１およびトランジスタスイッチＭ４１を介してコンパレータＡ１に入力され、ＡＤ変換される。以下同様に、時刻ｔ５において、電流源１６１が動作状態となり、時刻ｔ６以降において第１行の画像信号が列信号線Ｌ２およびトランジスタスイッチＭ４０を介してコンパレータＡ１に読み出され、ＡＤ変換される。

上述したように、時刻ｔ０〜ｔ２、ｔ４〜６においては列信号線Ｌ１から画像信号が読み出され、時刻ｔ２〜ｔ４、ｔ６以降では列信号線Ｌ２から画像信号が読み出される。よって、時刻ｔ０〜ｔ２、ｔ４〜６では電流源１６０を非動作状態とし、時刻ｔ２〜ｔ４、ｔ６以降では電流源１６１を非動作状態とすることで、電力を低減することが可能となる。また、時刻ｔ２より前の時刻ｔ０、時刻ｔ６よりも前の時刻ｔ４において、制御回路４は制御信号ＰＷＲ４をローレベルからハイレベルに切り替えている。同様に、制御回路４は制御信号ＰＷＲ３を読み出し動作よりも先だってローレベルからハイレベルに切り替えている。これにより、電流源１６０、１６１の動作が安定した後に、読み出しを行うことができる。

以上のように、焦点検出信号の読み出しを行わずに、短縮した時間にて画像信号のみの読み出しを行う場合、コンパレータＡ１はすべての行の画像信号をＡＤ変換可能に構成されている。このとき、コンパレータＡ２のみを非動作状態とすることで消費電力を低減することができる。また、本実施形態においても、回路規模を減らしつつ、画像信号のみを読みだす場合と焦点検出信号も読みだす場合の動作を切り替えることが可能である。

本実施形態は、第６実施形態と比較して、画素１０の選択トランジスタＭ４Ｂおよび駆動パルスＳＥＬ２の制御線を削減でき、画素特性において有利である。一方、画像信号の読み出しにおいて、本実施形態は列信号線Ｌ１、Ｌ２の両方を用いるが、第６実施形態は列信号線Ｌ１のみを用いている。この点においては、第６実施形態は本実施形態よりも低消費電力を図りやすい。但し、上述の説明のように、本実施形態は、動作状態とする電流源１６０、１６１を１行単位で切り替えることにより、消費電力を列信号線の１本相当の電力に近づけることができる。

なお、本実施形態においても、第４、第５、第８実施形態と同様に反転増幅回路をコンパレータＡ１、Ａ２の前段に設けても良い。また、ＲＡＭＰ信号生成回路４０１の信号線とコンパレータＡ１、Ａ２の反転入力端子との間にソースフォロワを設けても良い。

［第１１実施形態］
図１９は本実施形態における撮像装置のブロック図である。第１乃至第１０実施形態における撮像装置は、１列あたりに２本の列信号線Ｌ１、Ｌ２を備えているが、列信号線の本数は限定されない。例えば、図１９に示すように、１列あたりに４本の列信号線を設け、画素部１の上下にそれぞれ対をなす列回路部３０Ａ、３０Ｂ、水平走査回路５Ａ、５Ｂ、信号処理回路６１Ａ、６２Ａ、６１Ｂ、６２Ｂを設けても良い。さらに、１列あたりの列信号線を８本としても良い。このように、１列あたりの列信号線の本数を増やすことにより、高速に信号を読み出すことが可能となる。なお、この場合においても、画像信号、焦点検出信号の読み出しモードに応じて、列回路を個別に制御することができる。

［第１２実施形態］
上述の実施形態における撮像装置は種々の撮像システムに適用可能である。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星、監視カメラなどがあげられる。図２０に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。

図２０に示す撮像システムは、バリア１００１、レンズ１００２、絞り１００３、撮像装置１００４、信号処理部１００７、タイミング発生部１００８、全体制御・演算部１００９、メモリ部１０１０、記録媒体制御Ｉ／Ｆ部１０１１、記録媒体１０１２、外部Ｉ／Ｆ部１０１３を含む。バリア１００１はレンズを保護し、レンズ１００２は被写体の光学像を撮像装置１００４に結像させる。絞り１００３はレンズ１００２を通った光量を可変する。撮像装置１００４は上述の実施形態の撮像装置を含み、レンズ１００２により結像された光学像を画像データに変換する。ここで、撮像装置１００４の半導体基板にはＡＤ変換部が形成されているものとする。信号処理部１００７は撮像装置１００４より出力された撮像データに各種の補正やデータを圧縮する。タイミング発生部１００８は撮像装置１００４および信号処理部１００７に、各種タイミング信号を出力する。全体制御・演算部１００９はデジタルスチルカメラ全体を制御し、メモリ部１０１０は画像データを一時的に記憶する。記録媒体制御Ｉ／Ｆ部１０１１は記録媒体１０１２に画像データの記録または読み出しを行うためのインターフェースであり、記録媒体１０１２は撮像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。外部Ｉ／Ｆ部１０１３は外部コンピュータ等と通信するためのインターフェースである。タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された撮像信号を処理する信号処理部１００７とを有すればよい。

本実施形態では、撮像装置１００４とＡＤ変換部とが別の半導体基板に設けられた構成を説明した。しかし、撮像装置１００４とＡＤ変換部とが同一の半導体基板に形成されていてもよい。また、撮像装置１００４と信号処理部１００７とが同一の半導体基板に形成されていてもよい。

また、それぞれの画素が第１の光電変換部と、第２の光電変換部を含んでもよい。信号処理部１００７は、第１の光電変換部で生じた電荷に基づく画素信号と、第２の光電変換部で生じた電荷に基づく画素信号とを処理し、撮像装置１００４から被写体までの距離情報を取得するように構成されてもよい。

［第１３実施形態］
図２１（ａ）、図２１（ｂ）は、本発明の第１３実施形態における車戴カメラに関する撮像システムの一例を示したものである。撮像システム２０００は、上述した実施形態の撮像装置１００４を有する。撮像システム２０００は、撮像装置１００４により取得された複数の画像データに対し、画像処理を行う画像処理部２０３０と、撮像システム２０００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部２０４０を有する。また、撮像システム２０００は、算出された視差に基づいて対象物までの距離を算出する距離計測部２０５０と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部２０６０とを有する。ここで、視差算出部２０４０、距離計測部２０５０は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部２０６０はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム２０００は車両情報取得装置２３１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム２０００は、衝突判定部２０６０での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ２４１０が接続されている。また、撮像システム２０００は、衝突判定部２０６０での判定結果に基づいて、ドライバーへ警報を発する警報装置２４２０とも接続されている。例えば、衝突判定部２０６０の判定結果として衝突可能性が高い場合、制御ＥＣＵ２４１０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置２４２０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。撮像システム２０００は上述のように車両を制御する動作の制御を行う制御手段として機能する。

本実施形態では車両の周囲、例えば前方または後方を撮像システム２０００で撮像する。図２１（ｂ）に、車両前方（撮像範囲２５１０）を撮像する場合の撮像システムを示した。撮像制御手段としての車両情報取得装置２３１０が、上述の第１乃至第３の実施形態に記載した動作を行うように撮像システム２０００ないしは撮像装置１００４に指示を送る。撮像装置１００４の動作は、第１乃至第３の実施形態と同じなので、ここでは説明を省略する。このような構成により、測距の精度をより向上させることができる。

上述では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［他の実施形態］
本発明は、上述の実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

上述の実施形態においては、１つの画素が１対の光電変換部に対して２つの浮遊拡散領域を備えた構成、および１つの画素が１対の光電変換部に対して１つの浮遊拡散領域を備えた構成を説明したが、本発明はこれらの構成に限定されない。例えば、１つの画素が２対あるいは４対の光電変換部に対して１つの浮遊拡散領域を備えていても良い。また、垂直方向または水平方向の複数の画素信号を加算しても良い。さらに、第４、第５、第８、第９実施形態においては、コンパレータＡ１、Ａ２の前段にシングルエンド入力の反転増幅回路Ａ１１、Ａ１２を用いたが、差動増幅回路または正転増幅回路を用いても良い。

上述の実施形態では、トランジスタをＮ型トランジスタにより構成する場合を想定して説明を行ったが、トランジスタをＰ型トランジスタにより構成するようにしてもよい。この場合、上述した各駆動信号のレベルは逆になる。

なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

１画素部
２垂直走査回路
３列回路
４制御回路
５水平走査回路
１６０、１６１電流源
Ａ１、Ａ２コンパレータ
Ａ１１、Ａ１２反転増幅回路
Ａ２１、Ａ２２ソースフォロワ
Ｌ１、Ｌ２列信号線

Claims

複数の光電変換部をそれぞれが備え、行列状に配列された複数の画素と、
前記複数の画素の各列に設けられた１または複数の信号線と、
前記各列に対して設けられ、前記信号線を介して前記光電変換部の電荷に基づく信号を読み出す複数の読み出し回路と、
１つの列に対応する前記複数の読み出し回路を個別に制御可能な制御回路とを備え、
前記複数の光電変換部は対をなす第１の光電変換部および第２の光電変換部を含み、
前記複数の読み出し回路は、前記第１の光電変換部および前記第２の光電変換部の加算信号を読み出し可能な第１の読み出し回路と、前記第１の光電変換部または前記第２の光電変換部のいずれかの一の信号を読出し可能な第２の読み出し回路とを備え、
前記第２の読み出し回路は、さらに前記加算信号を読み出し可能であることを特徴とする撮像装置。
前記複数の信号線は第１の信号線および第２の信号線を備え、
前記画素は、前記第１の光電変換部の電荷に基づく第１の信号を前記第１の信号線に出力する第１の増幅トランジスタと、前記第２の光電変換部の電荷に基づく第２の信号を前記第２の信号線に出力する第２の増幅トランジスタとを備えることを特徴とする請求項１に記載の撮像装置。
複数の光電変換部をそれぞれが備え、行列状に配列された複数の画素と、
前記複数の画素の各列に設けられた１または複数の信号線と、
前記各列に対して設けられ、前記信号線を介して前記光電変換部の電荷に基づく信号を読み出す複数の読み出し回路と、
１つの列に対応する前記複数の読み出し回路を個別に制御可能な制御回路とを備え、
前記複数の光電変換部は対をなす第１の光電変換部および第２の光電変換部を含み、
前記複数の読み出し回路は、前記第１の光電変換部および前記第２の光電変換部の加算信号を読み出し可能な第１の読み出し回路と、前記第１の光電変換部または前記第２の光電変換部のいずれかの一の信号を読出し可能な第２の読み出し回路とを備え、
前記複数の信号線は第１の信号線および第２の信号線を備え、
前記画素は、前記第１の光電変換部の電荷に基づく第１の信号を前記第１の信号線に出力する第１の増幅トランジスタと、前記第２の光電変換部の電荷に基づく第２の信号を前記第２の信号線に出力する第２の増幅トランジスタとを備え、
前記第１の読み出し回路および前記第２の読み出し回路は、前記第１の信号線に出力された前記第１の信号と前記第２の信号線に出力された前記第２の信号とを加算することを特徴とする撮像装置。
前記第１の読み出し回路および前記第２の読み出し回路のそれぞれは、同一の前記画素から出力された前記第１の信号と前記第２の信号とを加算することを特徴とする請求項３に記載の撮像装置。
前記複数の画素は複数の領域に分かれて配置され、前記制御回路は前記領域毎に前記第２の読み出し回路の動作状態および非動作状態を制御可能であることを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
複数の光電変換部をそれぞれが備え、行列状に配列された複数の画素と、
前記複数の画素の各列に設けられた１または複数の信号線と、
前記各列に対して設けられ、前記信号線を介して前記光電変換部の電荷に基づく信号を読み出す複数の読み出し回路と、
１つの列に対応する前記複数の読み出し回路を個別に制御可能な制御回路とを備え、
前記複数の光電変換部は対をなす第１の光電変換部および第２の光電変換部を含み、
前記複数の読み出し回路は、前記第１の光電変換部および前記第２の光電変換部の加算信号を読み出し可能な第１の読み出し回路と、前記第１の光電変換部または前記第２の光電変換部のいずれかの一の信号を読出し可能な第２の読み出し回路とを備え、
前記複数の信号線は第１の信号線および第２の信号線を備え、
前記画素は、前記第１の光電変換部および前記第２の光電変換部に共通の増幅トランジスタと、前記増幅トランジスタおよび前記第１の信号線の間に設けられた第１の選択トランジスタと、前記増幅トランジスタおよび前記第２の信号線の間に設けられた第２の選択トランジスタとを備えることを特徴とする撮像装置。
前記増幅トランジスタは、前記第１の光電変換部の電荷若しくは前記第２の光電変換部の電荷のいずれかに基づく一の信号、または、前記第１の光電変換部の電荷および前記第２の光電変換部の電荷を加算することにより得られた加算信号を出力することを特徴とする請求項６に記載の撮像装置。
複数の光電変換部をそれぞれが備え、行列状に配列された複数の画素と、
前記複数の画素の各列に設けられた１または複数の信号線と、
前記各列に対して設けられ、前記信号線を介して前記光電変換部の電荷に基づく信号を読み出す複数の読み出し回路と、
１つの列に対応する前記複数の読み出し回路を個別に制御可能な制御回路とを備え、
前記複数の光電変換部は対をなす第１の光電変換部および第２の光電変換部を含み、
前記複数の読み出し回路は、前記第１の光電変換部および前記第２の光電変換部の加算信号を読み出し可能な第１の読み出し回路と、前記第１の光電変換部または前記第２の光電変換部のいずれかの一の信号を読出し可能な第２の読み出し回路とを備え、
前記複数の信号線は第１の信号線および第２の信号線を備え、
前記画素は、前記第１の光電変換部および前記第２の光電変換部に共通の増幅トランジスタと、前記増幅トランジスタと前記第１の信号線または前記第２の信号線のいずれかとの間に設けられた選択トランジスタとを備えることを特徴とする撮像装置。
前記増幅トランジスタは、前記第１の光電変換部の電荷若しくは前記第２の光電変換部の電荷のいずれかに基づく一の信号、または前記第１の光電変換部の電荷および前記第２の光電変換部の電荷を加算することにより得られた加算信号を出力可能である請求項８に記載の撮像装置。
第１の行の前記画素は前記第１の信号線に接続され、第２の行の前記画素は前記第２の信号線に接続される請求項８または９に記載の撮像装置。
前記第１の信号線および前記第２の信号線と、前記第１の読み出し回路および前記第２の読み出し回路との接続を行単位で切り替えるスイッチ回路を備える請求項８または９に記載の撮像装置。
前記第１の読み出し回路は、第１の行の前記画素から前記第１の信号線を介して、前記一の信号を読み出した後に前記加算信号を読み出し、かつ、前記第２の読み出し回路は、前記第１の行とは異なる第２の行の前記画素から前記第２の信号線を介して、前記一の信号を読み出した後に前記加算信号を読み出す第１の動作モードと、
前記第１の読み出し回路は、１行単位で前記画素から前記第１の信号線を介して前記加算信号を読み出す第２の動作モードとを切り替えて実行可能である請求項７または９に記載の撮像装置。
前記第２の動作モードにおいて、前記制御回路は前記第２の読み出し回路を非動作状態に制御可能である請求項１２に記載の撮像装置。
前記第１の動作モードにおける１行単位の読み出し時間は、前記第２の動作モードにおける１行単位の読み出し時間の整数倍である請求項１２または１３に記載の撮像装置。
前記第１の動作モードおよび前記第２の動作モードとをフレーム単位で切り替え可能であることを特徴とする請求項１２〜１４のいずれか１項に記載の撮像装置。
複数の光電変換部をそれぞれが備え、行列状に配列された複数の画素と、
前記複数の画素の各列に設けられた１または複数の信号線と、
前記各列に対して設けられ、前記信号線を介して前記光電変換部の電荷に基づく信号を読み出す複数の読み出し回路と、
１つの列に対応する前記複数の読み出し回路を個別に制御可能な制御回路とを備え、
前記複数の光電変換部は対をなす第１の光電変換部および第２の光電変換部を含み、
前記複数の読み出し回路は、前記第１の光電変換部および前記第２の光電変換部の加算信号を読み出し可能な第１の読み出し回路と、前記第１の光電変換部または前記第２の光電変換部のいずれかの一の信号を読出し可能な第２の読み出し回路とを備え、
前記第１の読み出し回路は第１の増幅回路を備え、
前記第２の読み出し回路は第２の増幅回路を備え、
前記制御回路は前記第１の増幅回路のゲインおよび前記第２の増幅回路のゲインを個別に制御することを特徴とする撮像装置。
前記読み出し回路は、前記信号が入力される第１入力端子、参照信号が入力される第２入力端子、比較結果を出力する出力端子を備えるコンパレータを含む請求項１〜１６のいずれか１項に記載の撮像装置。
前記参照信号はボルテージフォロワを介して前記コンパレータに入力されることを特徴とする請求項１７に記載の撮像装置。
複数の光電変換部をそれぞれが備え、行列状に配列された複数の画素と、
前記複数の画素の各列に設けられた１または複数の信号線と、
前記各列に対して設けられ、前記信号線を介して前記光電変換部の電荷に基づく信号を読み出す複数の読み出し回路と、
１つの列に対応する前記複数の読み出し回路を個別に制御可能な制御回路とを備え、
前記読み出し回路は、前記信号が入力される第１入力端子、参照信号が入力される第２入力端子、比較結果を出力する出力端子を備えるコンパレータを含み、
前記コンパレータの前記第１入力端子には入力容量を介して前記信号が入力され、前記コンパレータの出力端子と前記第１入力端子との間にはリセットスイッチが設けられており、
前記リセットスイッチのゲートには制御線を介して制御信号が供給され、前記制御線の両端には前記制御線を駆動する駆動回路がそれぞれ設けられていることを特徴とする撮像装置。
前記複数の読み出し回路は、それぞれ、電流源を含み、
前記制御回路は前記複数の読み出し回路の前記電流源を個別に制御することを特徴とする請求項１〜１９のいずれか１項に記載の撮像装置。
前記複数の読み出し回路の前記電流源にそれぞれ接続された複数の配線を備え、
前記複数の配線は電気的に分離されていることを特徴とする請求項２０に記載の撮像装置。
前記信号線には電流源が接続されており、前記電流源は前記制御回路によって動作状態または非動作状態に制御されることを特徴とする請求項１〜２１のいずれか１項に記載の撮像装置。
前記読み出し回路または前記電流源は、前記読み出し回路の読み出し動作の開始前に動作状態となることを特徴とする請求項２２に記載の撮像装置。
請求項１〜２３のいずれか１項に記載の撮像装置と、
前記撮像装置から出力された画像信号を処理する信号処理装置と
を有することを特徴とする撮像システム。
前記撮像装置は行列状に配列された複数の画素を有し、
前記複数の画素のそれぞれが２つの前記光電変換部を含み、
前記信号処理装置は、２つの前記光電変換部にて生成された前記画像信号をそれぞれ処理し、前記撮像装置から被写体までの距離情報を取得することを特徴とする請求項２４に記載の撮像システム。