JP4745876B2 - 画像処理装置及び画像処理方法 - Google Patents

画像処理装置及び画像処理方法 Download PDF

Info

Publication number
JP4745876B2
JP4745876B2 JP2006091708A JP2006091708A JP4745876B2 JP 4745876 B2 JP4745876 B2 JP 4745876B2 JP 2006091708 A JP2006091708 A JP 2006091708A JP 2006091708 A JP2006091708 A JP 2006091708A JP 4745876 B2 JP4745876 B2 JP 4745876B2
Authority
JP
Japan
Prior art keywords
signal
light receiving
charge
floating diffusion
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006091708A
Other languages
English (en)
Other versions
JP2007267228A (ja
JP2007267228A5 (ja
Inventor
邦宏 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006091708A priority Critical patent/JP4745876B2/ja
Priority to US11/683,557 priority patent/US7583296B2/en
Priority to CNB2007100869835A priority patent/CN100477748C/zh
Publication of JP2007267228A publication Critical patent/JP2007267228A/ja
Publication of JP2007267228A5 publication Critical patent/JP2007267228A5/ja
Application granted granted Critical
Publication of JP4745876B2 publication Critical patent/JP4745876B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80Camera processing pipelines; Components thereof
    • H04N23/84Camera processing pipelines; Components thereof for processing colour signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)

Description

本発明は、混色の発生を抑制しながらダイナミックレンジの拡大を図った画像処理装置及び画像処理方法に関する。
デジタルカメラ等の画像入力装置に用いられるCMOS等の固体撮像素子は、一般の銀塩写真と比較してダイナミックレンジが狭いとされており、これを補う為の様々なダイナミックレンジの拡大手法が従来から模索されてきている。そして、この問題を解決できるダイナミックレンジの拡大方法が、例えば特許文献1に記載されている。特許文献1に記載された方法では、受光素子の飽和光量を超えた光量が入射した場合、飽和電荷が撮像素子の読み出し部のような電荷保持領域に流れ込む構成をもつ撮像素子を用いて、流れ込んだ電荷を読み取るようにしている。
特開2003−18471号公報
しかしながら、実際に使用されている撮像素子における読み出し部は、特許文献1に記載されたような使用方法を想定して構成されていない。このため、特許文献1に記載された方法を実行すると、読み出し部において受光素子部に比べて非常に大きな混色が発生してしまうという問題がある。
本発明は、混色の発生を抑制しながら広いダイナミックレンジを得ることができる画像処理装置及び画像処理方法を提供することを目的とする。
本願発明者は、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
本発明画像処理装置は、入力した光を電荷に変換する光電変換手段と、前記光電変換手段から溢れ出た電荷を蓄積する浮遊拡散手段とを各々が備えた複数の画素と、前記浮遊拡散手段に蓄積された電荷を飽和光量信号として読み出す飽和光量信号読出手段と、前記飽和光量信号読出手段により読み出された飽和光量信号における混色を補正する混色補正手段と、前記光電変換手段で光電変換された電荷を受光信号として読み出す受光信号読出手段とを有し、前記混色補正手段により補正された前記飽和光量信号と前記受光信号読出手段により読み出された前記受光信号とを加算することを特徴とする。
本発明画像処理方法は、入力してきた光信号を電荷に変換する光電変換手段と、前記光電変換手段から溢れ出た電荷を蓄積する浮遊拡散手段とを各々が備えた複数の画素を有する画像処理装置を用いた画像処理方法であって、前記浮遊拡散手段に蓄積された電荷を飽和光量信号として読み出す飽和光量信号読出ステップと、前記飽和光量信号読出ステップにおいて読み出した飽和光量信号における混色を補正する混色補正ステップと、前記光電変換手段で光電変換された電荷を受光信号として読み出す受光信号読出ステップと、前記混色補正ステップにおいて補正された前記飽和光量信号と前記受光信号読出ステップにおいて読み出した前記受光信号とを加算する加算ステップと、を有することを特徴とする。
本発明によれば、受光素子等の光電変換手段において飽和が生じてもそれを電荷蓄積手段により蓄積することができる。また、この蓄積した電荷をそのまま用いたのでは混色を含んだまま処理することとなるが、本発明では、受光信号と合成する前に補正を行うため、混色を抑制することができる。従って、混色の発生を抑制しながら広いダイナミックレンジを得ることができる。
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。
(第1の実施形態)
先ず、本発明の第1の実施形態について説明する。図1は、本発明の第1の実施形態に係る画像入力装置(画像処理装置)の構成を示すブロック図である。
図1に示すように、レンズ及び絞りからなる光学系101、メカニカルシャッター102、撮像素子103、アナログ信号処理を行うCDS回路104、並びに、アナログ信号をデジタル信号に変換するA/D変換器105が設けられている。更に、撮像素子103、CDS回路104及びA/D変換器105を動作させる信号を発生するタイミング信号発生回路106、並びに、光学系101、メカニカルシャッター102及び撮像素子103を駆動する駆動回路107が設けられている。更に、撮影した画像データに必要な信号処理を行う信号処理回路108、及び、信号処理回路108により信号処理された画像データを記憶する画像メモリ109が設けられている。更に、信号処理回路108により信号処理された画像データを画像入力装置から取り外し可能な画像記録媒体110に記録する記録回路111が設けられている。更に、信号処理回路108により信号処理された画像データを表示する画像表示装置112、画像表示装置112に画像を表示する表示回路113、及び、画像入力装置全体を制御するシステム制御部114が設けられている。更に、システム制御部114により実行されるプログラム、プログラムを実行する際に使用されるパラメータ及びテーブル等の制御データ、並びに、キズアドレス等の補正データを記憶した不揮発性メモリ(ROM)115が設けられている。更に、不揮発性メモリ115に記憶されたプログラム、制御データ及び補正データが転送されるとこれらを記憶し、システム制御部1014が画像入力装置を制御する際にワークエリアとして使用する揮発性メモリ(RAM)116も設けられている。
次に、上述のように構成された画像入力装置におけるメカニカルシャッター1002を使用した撮影動作について説明する。
撮影動作に先立ち、画像入力装置の電源投入時等のシステム制御部114の動作開始時において、不揮発性メモリ115から必要なプログラム、制御データ及び補正データを揮発性メモリ116に転送して記憶しておく。また、これらのプログラムやデータは、システム制御部114が画像入力装置を制御する際に使用するが、必要に応じて、追加のプログラムやデータを不揮発性メモリ115から揮発性メモリ116に転送することがある。また、システム制御部114が直接不揮発性メモリ115内のデータを読み出して使用することもある。
まず、光学系101は、システム制御部114からの制御信号により、絞りとレンズを駆動して、適切な明るさに設定された被写体像を撮像素子103上に結像させる。次に、メカニカルシャッター102は、システム制御部114からの制御信号により、必要な露光時間となるように撮像素子103の動作に合わせて撮像素子103を遮光するように駆動される。この時、撮像素子103が電子シャッター機能を有する場合は、メカニカルシャッター102と併用して、必要な露光時間を確保してもよい。撮像素子103は、システム制御部114により制御されるタイミング信号発生回路106が発生する動作パルスをもとにした駆動パルスで駆動され、被写体像を光電変換により電気信号に変換してアナログ画像信号として出力する。撮像素子103から出力されたアナログの画像信号は、システム制御部114により制御されるタイミング信号発生回路106が発生する動作パルスにより、CDS回路104でクロック同期性ノイズを除去し、A/D変換器105でデジタル画像信号に変換される。次に、システム制御部114により制御される信号処理回路108により、デジタル画像信号に対して、色変換、ホワイトバランス、ガンマ補正等の画像処理、解像度変換処理、画像圧縮処理等が行われる。画像メモリ109は、信号処理中のデジタル画像信号を一時的に記憶したり、信号処理されたデジタル画像信号である画像データを記憶したりするために用いられる。信号処理回路108により信号処理された画像データや画像メモリ109に記憶されている画像データは、例えば、記録回路111において画像記録媒体110に適したデータに変換されて画像記録媒体110に記録される。なお、画像記録媒体110に適したデータは、例えば階層構造を持つファイルシステムデータ等である。また、信号処理回路108により信号処理された画像データや画像メモリ109に記憶されている画像データは、信号処理回路108により解像度変換処理が実施された後、表示回路113により画像表示装置112に適した信号に変換されることもある。この場合、変換後の信号が画像表示装置112に表示される。なお、画像表示装置112に適した信号は、例えばNTSC方式のアナログ信号等である。
ここで、信号処理回路108においては、システム制御部114からの制御信号により信号処理をせずにデジタル画像信号をそのまま画像データとして、画像メモリ109や記録回路111に出力してもよい。また、信号処理回路108は、システム制御部114から要求があった場合に、信号処理の過程で生じたデジタル画像信号や画像データの情報をシステム制御部1014に出力する。このような情報としては、例えば、画像の空間周波数、指定領域の平均値、圧縮画像のデータ量等の情報、並びにこれらから抽出された情報等が挙げられる。更に、記録回路111は、システム制御部114から要求があった場合に、画像記録媒体110の種類や空き容量等の情報をシステム制御部114に出力する。
図2は、図1の撮像素子1003としてCMOS型固体撮像素子を用いた場合の素子内の構成を示すブロック図である。上記固体撮像素子を構成する各回路素子は半導体集積回路の製造技術によって、特に制限されないが、例えば、単結晶シリコンのような1個の半導体基板1上において形成される。また、図2では、簡単のため3行3列の画素アレイとしているが、このサイズに限定したものではない。以下、図2を参照しながら、第1の実施形態の撮像素子の構成について説明する。
光信号電荷を発生する受光素子D11〜D33は、この例ではアノード側が接地されている。受光素子D11〜D33のカソード側は、受光素子に蓄積された光信号電荷を転送するための転送MOSトランジスタM111〜M133のソースに接続されている。転送MOSトランジスタM111のゲートは、横方向に延長して配置される第1の行選択線(垂直走査線)PTX1に接続されている。同じ画素行に配置された他の画素セルの同様の転送MOSトランジスタM121及びM131のゲートも第1の行選択線PTX1に共通に接続されている。また、転送MOSトランジスタM111〜M133のドレインに増幅MOSトランジスタM311〜M333のゲートが接続されている。増幅MOSトランジスタM311〜M333のゲートには、これをリセットするためのリセットMOSトランジスタM211〜M233のソースが接続され、リセットMOSトランジスタM211〜M233のドレインは、リセット電源に接続されている。更に、増幅MOSトランジスタM311〜M333のドレインは、電源電圧を供給するための選択MOSトランジスタM411〜M433に接続されている。リセットMOSトランジスタM211のゲートは、横方向に延長して配置される第2の行選択線(垂直走査線)PRES1に接続されている。同じ画素行に配置された他の画素セルの同様なリセットMOSトランジスタM221及びM231のゲートも第2の行選択線PRES1に共通に接続されている。選択MOSトランジスタM411のゲートは、横方向に延長して配置される第3の行選択線(垂直走査線)PSEL1に接続されている。同じ画素行に配置された他の画素セルの同様な選択MOSトランジスタM421及びM431のゲートも第3の行選択線PSEL1に共通に接続されている。
これら第1の行選択線PTX1、第2の行選択線PRES1及び第3の行選択線PSEL1は、垂直走査回路ブロック2に接続され、後述する動作タイミングに基づいて垂直走査回路ブロック2から信号電圧が供給される。
図2に示されている他の画素行においても、同様な構成の画素セル及び行選択線が設けられている。例えば、第2行目の画素行に行選択線PTX2、PRES2及びPSEL2が設けられ、第3行目の画素行に行選択線PTX3、PRES3及びPSEL3が設けられている。そして、これらの行選択線にも走査回路ブロック2から信号電圧が供給される。
増幅MOSトランジスタM311のソースは、縦方向に延長して配置される垂直信号線V1に接続されている。同じ画素列に配置された他の画素セルの同様な増幅MOSトランジスタM312及びM313のソースも垂直信号線V1に接続されている。垂直信号線V1は、定電圧手段3であるゲート接地MOSトランジスタM71を介して負荷素子である負荷MOSトランジスタM51に接続されている。ゲート接地MOSトランジスタM71のゲートはゲート電圧を供給する電圧入力端子6に接続されている。図2に示されている他の垂直信号線V2〜V3においても同様に増幅MOSトランジスタ、ゲート接地MOSトランジスタ、負荷MOSトランジスタが接続されている。例えば、第2列目の画素列に、増幅MOSトランジスタM321〜M323のソース、ゲート接地トランジスタM72及び負荷MOSトランジスタM52が接続されている。また、第3列目の画素列に、増幅MOSトランジスタM331〜M333のソース、ゲート接地トランジスタM73及び負荷MOSトランジスタM53が接続されている。
更に、負荷MOSトランジスタM51〜M53のソースは共通のGNDライン4に接続されている。また、負荷MOSトランジスタM51〜M53のゲートは入力MOSトランジスタM50のゲートに接続されると共に、電圧入力端子5に接続されている。更に、垂直信号線V1は、ノイズ信号転送スイッチM11を介してノイズ信号を一時保持するための容量CTN1に接続され、また、光信号転送スイッチM21を介して光信号を一時保持するための容量CTS1に接続されている。ノイズ信号保持容量CTN1及び光信号保持容量CTS1の逆側の端子は接地されている。ノイズ信号転送スイッチM11とノイズ信号保持容量CTN1との接続点は、保持容量リセットスイッチM31を介して接地され、水平転送スイッチM41を介して、光信号とノイズ信号との差をとるための差動回路ブロック8に接続されている。同様に、光信号転送スイッチM21と光信号保持容量CTS1との接続点は、保持容量リセットスイッチM32を介して接地され、水平転送スイッチM42を介して、光信号とノイズ信号との差をとるための差動回路ブロック8に接続されている。
水平転送スイッチM41及びM42のゲートは列選択線H1に共通に接続され、水平走査回路ブロック7に接続されている。図2に示されている他の画素列の垂直信号線V2〜V3においても同様な構成の読み出し回路が設けられている。また、各画素列に接続されたノイズ信号転送スイッチM11〜M13、光信号転送スイッチM21〜M23のゲートは、信号線PTN、PTSに夫々共通に接続され、後述する動作タイミングに基づいて夫々に信号電圧が供給される。
図3は、本発明の実施形態の一画素分の構造を示す断面図である。光電変換素子では、n型基板301上にp型ウェル302が形成され、その上に受光素子のn層304が形成され、その上に受光素子のp層305がその表面を濃くして形成されている。また、転送MOSトランジスタ303のゲート領域が絶縁層を介して受光素子の側面に形成され、転送MOSトランジスタ303のゲート領域と受光素子の側面との間には、受光素子のn層から連続するバイパス領域306が形成されている。また、転送MOSトランジスタ303のゲート領域の側面の下部に浮遊拡散層(フローティングディフュージョン:FD)307が形成されており、浮遊拡散層307は出力回路の増幅用MOSトランジスタ310のゲートに接続されている。また、浮遊拡散層307には、浮遊拡散層307のリセット用のリセットMOSトランジスタ308のソースが接続され、そのドレインはリセット電源309に接続されている。また、増幅用MOSトランジスタ310により増幅された信号は画素選択用MOSトランジスタ311を経て取り出される。また、これらの素子の上部にはアルミ遮光版313が備えられ、受光素子部以外には光が入射しないように構成されている。
次に、図2及び図4を参照しながら、一般的な信号の読み取り動作について説明する。受光素子D11〜D33からの光信号電荷の読み出しに先立って、リセットMOSトランジスタM211〜M231のゲートPRES1がハイレベルとなる。これによって、増幅MOSトランジスタM311〜M331のゲートがリセット電源にリセットされる。リセットMOSトランジスタM211〜M231のゲートPRES1がロウレベルに復帰した後に、選択MOSトランジスタM411〜M431のゲートPSEL1、及びノイズ信号転送スイッチM11〜M13のゲートPTNがハイレベルとなる。これによって、リセットノイズが重畳されたリセット信号(ノイズ信号)がノイズ信号保持容量CTN1〜CTN3に読み出される。
次に、ノイズ信号転送スイッチM11〜M13のゲートPTNがロウレベルに復帰する。次に、転送MOSトランジスタM111〜M131のゲートPTX1がハイレベルとなり、受光素子D11〜D33の光信号電荷が、増幅MOSトランジスタM311〜M331のゲートに転送される。転送MOSトランジスタM111〜M131のゲートPTX1がロウレベルに復帰した後に、光信号転送スイッチM21〜M23のゲートPTSがハイレベルとなる。これによって、光信号が光信号保持容量CTS1〜CTS3に読み出される。次に、光信号転送スイッチM21〜M23のゲートPTSがロウレベルに復帰する。ここまでの動作で、第1行目に接続された画素セルのノイズ信号及び光信号が、夫々の画素列に接続されたノイズ信号保持容量CTN1〜CTN3及び光信号保持容量CTS1〜CTS3に保持される。
次に、リセットMOSトランジスタM211〜M231のゲートPRES1及び転送MOSトランジスタM111〜M131のゲートPTX1がハイレベルとなり、受光素子D11〜D33の光信号電荷がリセットされる。この後、水平走査回路ブロックからの信号H1〜H3によって、各列の水平転送スイッチM41〜M46のゲートが順次ハイレベルとなる。この結果、ノイズ保持容量CTN1〜CTN3及び光信号保持容量CTS1〜CTS3に保持されていた電圧が、差動回路ブロック8に順次読み出される。差動回路ブロック8では、光信号とノイズ信号との差がとられ、出力端子OUTに順次出力される。以上で、第1行目に接続された画素セルの読み出しが完了する。
その後、第2行目の読み出しに先立って、ノイズ信号保持容量CTN1〜CTN3及び光信号保持容量CTS1〜CTS3のリセットスイッチM31〜M36のゲートPCTRがハイレベルとなり、GNDにリセットされる。以下同様に、垂直走査回路ブロック2からの信号によって第2行目以降に接続された画素セルの信号が順次読み出され、全画素セルの読み出しが完了する。
次に、飽和光量信号の読み出し動作について、図5に示すタイミングチャ−トを参照しながら説明する。
読み出しに先立って光電荷の蓄積を行う。但し、通常読みでは受光素子に光を照射して光電荷を蓄積している期間では常に浮遊拡散層をリセットしておくが、浮遊拡散層307に溢れた電荷を読み出す場合は、蓄積期間中にはリセットをかけない。その後、受光素子を遮光して、読み出し期間に入る。
先ず、光信号転送スイッチM21〜M23のゲートPTSがハイレベルとなり、これにより浮遊拡散層307に溜まっている飽和光量信号が光信号保持容量CTS1〜CTS3に読み出される。次に、光信号転送スイッチM21〜M23のゲートPTSがロウレベルに復帰する。その後、リセットMOSトランジスタM211〜M331のゲートPRES1がハイレベルとなり、浮遊拡散層307がリセット電源にリセットされる。リセットMOSトランジスタM211〜M331のゲートがロウレベルに復帰した後に、ノイズ信号転送スイッチM11〜M13のゲートPTNがハイレベルとなる。これにより、ノイズ信号がノイズ信号保持容量CTN1〜CTN3に読み出される。
ここまでの動作で、第1行目に接続された画素セルのノイズ信号及び飽和光量信号が、夫々の画素列に接続されたノイズ信号保持容量CTN1〜CTN3及び光信号保持容量CTS1〜CTS3に保持される。
そして、ノイズ信号転送スイッチM11〜M13のゲートPTNがロウレベルになった後、リセットMOSトランジスタM211〜M331のゲートPRES1がハイレベルとなり、リセットされる。その後、水平走査回路ブロックからの信号H1〜H3によって、各列の水平転送スイッチM41〜M46のゲートが順次ハイレベルとなる。この結果、ノイズ保持容量CTN1〜CTN3及び光信号保持容量CTS1〜CTS3に保持されていた電圧が、差動回路ブロック8に順次読み出される。差動回路ブロック8では、飽和光量信号とノイズ信号との差がとられ、出力端子OUTに順次出力される。出力された信号はA/D変換105によりA/D変換された後、画像メモリ109に保存される。
その後、ノイズ信号保持容量CTN1〜CTN3及び光信号保持容量CTS1〜CTS3のリセットスイッチM31〜M36のゲートPCTRがハイレベルとなり、GNDにリセットされる。そして、その後から受光素子部に残った受光素子信号を読み出し、A/D変換して画像メモリ109に保存する。その動作は前述の通常読みと同様である。
このようにして飽和光量信号及び受光素子信号の読み出しが行われる。但し、通常の撮像素子では、飽和光量信号を読み取ることは想定されていない。通常の読み出し時では、図4に示すように、電荷保持領域である浮遊拡散層307は読み出し直前に一度リセットされ、その後、転送スイッチであるPTX1がハイレベルになり、受光素子信号が転送される。つまり、通常読み出しの場合は浮遊拡散層307において混色が発生していても、大きな問題にはならない。ところが、浮遊拡散層307に漏れ込んだ飽和光量信号を用いてダイナミックレンジを拡大する場合には、上述のように図5に示すような読み出しシーケンスになり、読み出し直前にリセットをすることができない。つまり、浮遊拡散層307において混色が発生している場合にはその影響を直接受けてしまう。
混色を防ぐ為には素子構造を変えて浮遊拡散層307に混色が起こらないように素子構造を変更することも考えられるが、現実には大きな時間とコストが掛かってしまう。また、混色を防ぐように素子を変更することにより受光部の面積を狭くせざるを得ないような可能性もある。
そこで、本実施形態では、上述のようなて飽和光量信号及び受光素子信号の読み出しを行いつつも、画像処理によって混色を補正する。これにより、時間及びコストを掛けずに混色を補正し、色混じりの少ない広ダイナミックレンジの画像を取得することが可能となる。
次に、混色を防ぐアルゴリズムについて具体的に説明する。図6は、撮像素子の一画素を上から見たときの様子を簡潔に示す図である。受光素子601の一側面に転送ゲート602を介して浮遊拡散層部603が隣接している。但し、受光素子601と浮遊拡散層部603との位置関係はこの限りではなく、浮遊拡散層部603は受光素子601のどちらの側に存在してもよい。
図7は、混色の発生機構を示す図である。ここでは、中心の画素の座標を(x,y)とし、中心の受光素子の画素をPD(x,y)と、その浮遊拡散層の画素をFD(x,y)と表すこととする。その中心の受光素子が飽和した時、図7に示すような方向に電荷がこぼれる。FD(x,y)にこぼれる量をa(x,y)とすると、FD(x-1,y)にはαa(x,y)がこぼれ、FD(x-1,y-1)及びFD(x-1,y+1)にはβa(x,y)がこぼれ、FD(x,y-1)及びFD(x,y-2)にはγa(x,y)がこぼれる。これらの係数α、β、γは事前に測定しておくことができる。ここでは、簡単のために対称性を利用して、FD(x-1,y-1)及びFD(x-1,y+1)へこぼれる量を互いに同一とし、FD(x,y-1)及びFD(x,y-2)へこぼれる量をも互いに同一としている。但し、素子の構造上対称性が存在しない場合等には別途係数を設けてもよい。
また、PD(x,y)の周りの受光素子が飽和している時、FD(x,y)に流れ込む電荷は図8に示すようになる。即ち、図8に示すように、FD(x,y)には自画素PD(x,y)からの信号だけでなく、混色要因となる近接PDからも信号が漏れ込んでくる。つまり、得られる信号FD(x,y)は次の式(1)(数1)で表される。
Figure 0004745876
数1において本来得られるべき信号は右辺第1項のa(x,y)のみであり、他の成分はすべて混色成分になる。つまり、混色成分を除去する為にはa(x,y)を求めればよい。
次に、上記のような条件で混色を起こす撮像素子全体について検討する。図9は、撮像素子全体像を示す図である。図9に示すように、水平方向の画素の座標が0からXまでであり、垂直方向の画素の座標が0からYまでであるとき、x<0,x>X,y<0,y>Yの領域では、画素が存在しないか、OB(optical black)領域のどちらかである。つまり、x=Xの画素の浮遊拡散層にはx=X+1からの混色信号を考慮しなくてよい。図10は、x=Xの部分を拡大した拡大図である。
図10に示す関係が成り立つため、x=Xにおいてy=0〜YのFD信号は次式(2)〜式(7)(数2)のようになる。
Figure 0004745876
ここで、式(7)は未知数a(X,Y)及びa(X,Y-1)の関数で表される。この式(7)は、次式(8)(数3)のように書き換えることができる。
Figure 0004745876
ここで、式(8)を式(6)に代入してa(X,Y)を消去すると、式(6)はa(X,Y-1)及びa(X,Y-2)の関数として表される。そして、更にこの式を変形してa(X,Y-1)を求め、式(5)に代入し、このような書き換え及び代入を繰り返すと、式(3)がa(X,0)及びa(X,1)の関数で表される。そして、式(2)との連立一次方程式によりa(X,0)及びa(X,1)が夫々求められる。
逆に、a(X,0)及びa(X,1)が求まると、式(3)よりa(X,2)が求まり、a(X,2)が求まると、式(4)よりa(X,3)が求まる。そして、最終的にはa(X,Y)が求まり、画素アレイの最右列のa(X,0)からa(X,Y)までの全てが求められる。
次に、右から2番目の列、即ちx=X−1の画素列における混色について検討する。図11は、x=X、X−1の部分を拡大した拡大図である。第「x=X−1」列目のFD信号は、最右列であるx=XのFD信号とは異なり、右隣の列のPDからの混色を考慮しなければならない。例えば、FD(X-1,0)の信号は次式(9)(数4)のようになる。
Figure 0004745876
右辺第1項のa(X-1,0)は自画素PDから自画素FDにこぼれる量で、これを求める必要がある。また、右辺第2項のαa(X,0)はPD(X,0)から漏れ込んでくる量、第3項βa(X,1)はPD(X,1)から漏れ込んでくる量、第4項γa(X-1,1)はPD(X-1,1)から漏れ込んでくる量である。式(9)においてa(X,0)及びa(X,1)は最右列の漏れ量として既に求められているため、未知数はa(X-1,Y)及びa(X-1,1)のみである。従って、x=Xの場合と同様に、式の書き換え及び代入を繰り返すことにより、第「x=X−1」列目のa(X-1,0)からa(X-1,Y)までの全てが求められる。
同様に、X=0まで順に演算を行えば、全ての画素において自画素PDから自画素FDにこぼれた量が求まる。そして、このこぼれた量を用いれば、受光素子部と浮遊拡散層との間に発生した混色を補正することができる。即ち、求められた補正後の飽和光量信号と受光素子信号とを加算することにより、より色混ざりの少ない画像を得ることができる。また、この時に必要に応じて補正後の飽和光量信号に適切なゲインを掛けてから加算してもよい。
このような画像処理は、図1に示す画像入力装置において次のように実行される。事前に不揮発性メモリ115に各補正係数α、β及びγを保存しておき、撮像装置の電源が入ると同時に揮発性メモリ116に保存するようにする。その後、撮影を行い前記読み出し方法に基づいて読み出したFD信号を画像メモリ109に保存し、補正を行う画素を画像メモリ109から読み出し、システム制御部114が適当な補正係数を揮発性メモリ116から読み出す。そして、信号処理回路108が上記の演算を行う。
なお、第1の実施形態では、図6等に示すように、浮遊拡散層603が受光素子部601の右側に位置しているが、右側に位置している必要はない。例えば、浮遊拡散層603が受光素子601の左側に位置していてもよく、この場合は、前記の演算を左端(x=0)から行えばよい。また、上側又は下側に位置していてもよく、この場合は、前記の演算を上端(x=0)又は下端(x=Y)から行えばよい。
また、これらの処理をカメラ等の撮像装置内で行わずに、専用のアプリケーションを用いてパーソナルコンピュータ等により実行してもよい。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。第1の実施形態は、受光素子が飽和した場合に自画素FDも含めて6方向に信号がこぼれるという前提に構成されているが、現実には漏れる方向によって漏れる量に差があることもある。そして、素子構造にもよるが、自画素FDと隣接画素(第1の実施形態においては左隣)のFDにこぼれる量のみを考慮すればよいことが多い。そこで、第2の実施形態では、飽和した受光素子の両側の浮遊拡散層のみを考慮して処理を行う。この場合には、より速い処理で補正を行うことができる。
飽和光量信号及び受光素子信号を読み出す動作は第1の実施形態と同様である。本実施形態では、飽和した受光素子の両側の浮遊拡散層のみを考慮するため、図12に示すような混色モデルに基づいて演算を行えばよい。即ち、図12に示すように、FD(x,y)は式(10)(数5)で表される。
Figure 0004745876
そして、x=Xの画素列では、隣接PDからの漏れ込みを考えなくてよいので、式(10)は式(11)(数6)のようになる。
Figure 0004745876
つまり、求める値が直接求まる。これによってa(X-1,y)が求まり、a(X-1,y)が求まるとa(X-2,y)が求まり、最終的にa(0,y)が求まる。この演算を全ての画素行(y=0〜Y)に対して行えば、全ての画素において混色が補正されたFD値が求まる。
このような第2の実施形態によれば、第1の実施形態のように2次元的な演算を行う必要がないため、迅速な処理が可能となる。従って、第2の実施形態は、特にカメラ等の撮像装置内の信号処理回路108が演算する場合に、負荷が少なくなり効果的である。
(第3の実施形態)
次に、本発明の第3の実施形態について説明する。第2の実施形態では、飽和した受光素子の両側の浮遊拡散層のみを考慮するという近似を用いた補正を行っているが、更なる近似も可能である。この近似では、「隣の同色画素の信号値は等しい」と仮定する。この場合には、より演算が簡略化される。本実施形態では、単位マトリックスが2×2のベイヤ配列を持つ撮像素子に基づいて説明する。このベイヤ配列は、例えば図13のようになっている。本実施形態では、次式(12)(数7)で表される。
Figure 0004745876
つまり、FD(x-1,y)及びFD(x,y)の間には次の連立一次方程式(13)(数8)が成り立ち。a(x,y)及びa(x-1,y)が夫々求まる。
Figure 0004745876
本実施形態では、この近似を用いることにより、自画素及び隣接画素のみを考慮し、画素一列のすべてを考慮することはしない。このため、明らかに受光素子が飽和していない等の補正の不要な部分を無視する等して、更に効率的に処理速度を向上させることができる。
例えば、受光素子が飽和していない部分を判定しつつ、上述の近似を行う場合には、次のようなアルゴリズムで処理を実行すればよい。図14は、第3の実施形態における画像処理のアルゴリズムを示すフローチャートである。ここで、PDnはn番目のPD画素を、FDnはn番目のFD画素を表す。また、補正後のFDn信号をFD´nとする。更に、PDsatはPDが飽和した時に出力される値を示す。
先ず、PD画像及びFD画像を前記読み出し方法により取得し、共に画像メモリ109に保存しておく(ステップS1及びS2)。次に、PD画像を先頭(n=0)から順にスキャンし、読み出したPDn信号をPDsatと比較する(ステップS3)。そして、PDn信号がPDsat以下の場合は、そのPDn信号は飽和していないものと判断し、FD´nに0の値を代入する(ステップS4)。一方、PDn信号がPDsatより大きい場合は、ステップS5に進む。
ステップS5では、隣接PD画素のPDn+1信号をPDsatと比較する。そして、PDn+1信号がPDsat以下の場合は、PDn+1の画素が飽和しておらず、混色は生じないと判断し、FD´nにFDnの値をそのまま代入する(ステップS6)。一方、PDn+1信号もPDsatより大きい場合は、式(13)の方程式を解き(ステップS7)、その結果をFD´nに代入する(ステップS8)。
この処理を全ての画素(n=総画素数)になるまで繰り返し(ステップS9及びS10)、全ての画素の補正が終了すると、補正後のFD信号としてFD´画像が取得される(ステップS11)。このFD´画像をPD画像と加算することにより、高輝度部の混色を抑えた広Dレンジの画像を得ることができる。
このアルゴリズムを用いることにより、無駄に全画素方程式を計算する手間を省略することができ、更に、自画素PDが飽和していないときに強制的にFD信号を0にすることによって、FD信号にある迷光や暗電流等による暗部のノイズをカットできる。暗部ノイズをカットするという目的ならば、第1及び第2の実施形態においてもこのアルゴリズムは有効である。
(第4の実施形態)
次に、本発明の第4の実施形態について説明する。第1〜第3の実施形態では、電荷保持領域として浮遊拡散層(FD)領域が用いられているが、本発明は電荷保持領域に浮遊拡散層を用いたものには限定されない。第4の実施形態では、浮遊拡散層以外の電荷保持領域が用いられている。但し、第4の実施形態に係る画像入力装置のブロック構成は、第1〜第3の実施形態と同様である(図1参照)。
図15は、本発明の第4の実施形態に係る固体撮像装置の構成を示す図である。この固体撮像装置では、複数の画素が2次元配列されている。1個の画素には、転送用MOSFETa1502、転送用MOSFETb1503、リセット用MOSFET1506、増幅用MOSFET1507及び画素選択用MOSFE1508が含まれている。転送用MOSFETa1502のソース及びドレインは夫々受光素子部1501、浮遊拡散層部1505に対応する。また、転送用MOSFETb1503のソース及びドレインは夫々電荷保持領域1504、浮遊拡散層部1505に対応する。図15では、電荷保持領域1504が受光素子部1501の下部に配置されているが、特に下部でなければならないことはない。第1の実施形態の固体撮像素子との大きな相違点は、浮遊拡散層部1505とは別に電荷保持領域1504が同一画素内に設けられているという点である。
図16は、第4の実施形態における撮像素子内の構成を示す回路図であり、図17は、第4の実施形態の動作を示すタイミングチャートである。なお、図16は図15の等価回路を示している。
受光素子部1603により光電変換された電荷は、受光素子部1603内の電荷蓄積領域1602に蓄積される。電荷保持領域1602は受光素子部1603とは別に遮光された領域である。受光素子部1603の飽和電荷量を超えたとき、該飽和電荷量を超えた過剰電荷の一部を電荷保持領域1602に排出する経路が設けられている。受光素子部1603は、第1の転送部(転送MOSFETa1604)を介して、ソースフォロワアンプを構成する増幅用MOSFET1607のゲートに接続されている。電荷保持領域1602は、第2の転送部(転送MOSFETb1605)を介して、増幅用MOSFET1607のゲートに接続されている。更に増幅用MOSFET1607のゲートは、浮遊拡散層1601にも接続されている。増幅用MOSFET1607は、受光素子部1603及び電荷保持領域1602の信号電荷を増幅する。更に増幅用MOSFET1607のゲートにはリセット用MOSFET1606が接続されており、リセット用MOSFET1606がオンすると浮遊拡散層1601は電源電圧VDDの電位にリセットされる。
画素選択用MOSFET1608をオンすることにより、増幅用MOSFET1607はアクティブになり、各信号を増幅できるようになる。増幅された信号は信号別に夫々、飽和光量信号用容量1612、受光素子信号用容量1613、又はオフセットノイズ用容量1614のいずれかに、夫々の転送用MOSFET1609〜1611を介して転送される。
ここで、読み出し処理の一例について図17に示すタイミングチャートを参照しながら説明する。
先ず、タイミングT1より前では、電位φresは正電位であり、電位φtx、φty、φsel、φCtsFD、φCtsPD及びφCtnは0Vである。従って、リセット用MOSFET1606がオンしており、浮遊拡散層1601に電源電位VDDが供給されている。
次に、タイミングT1において、電位φtx及びφtyとして正パルスを印加する。この結果、転送用MOSFETa1604及び転送用MOSFETb1605がオンし、浮遊拡散層1601、電荷保持領域1602及び受光素子部1603に電源電位VDDが印加されてリセットされる。リセット後、電位φresを0Vに下げ、リセット用MOSFET1606をオフにする。そして、電位φtx及びφtyを、例えば1.3Vにし、受光素子部1603、電荷保持領域1602及び浮遊拡散層1601をフローティング状態にする。但し、このとき、外部のメカニカルシャッター1002はまだ開いておらず、受光素子部1603において光電荷の蓄積は始まっていない。
次に、タイミングT2において、メカニカルシャッター1002が開き、受光素子部1603に光が照射され、受光素子部1603による光電荷の発生及び蓄積を開始する。受光素子部1603に弱い光が照射されている時には、受光素子部1603は飽和せず、受光素子部1603から電荷保持領域1602に電荷が流入することはない。これに対し、受光素子部1603に強い光が照射されると、受光素子部1603が飽和し、受光素子部1603から電荷保持領域1602に電荷の一部が流入する。
次に、タイミングT3において、メカニカルシャッター1002が閉じ、受光素子部1603は遮光され、光電変換部1603による光電荷の生成が終了する。
次に、タイミングT4において、電位φtyとして正パルスを印加する。この結果、転送用MOSFETb1605がオンし、電荷保持領域1602に蓄積された電荷が浮遊拡散層1601に読み出される。図17中の浮遊拡散層1601の電位FDの実線は、弱い光が照射され、受光素子部1603から電荷保持領域1602に電荷があふれ出なかった場合の電位の変化を示す。一方、浮遊拡散層1601の電位の点線は、強い光が照射され、受光素子部1603から電荷保持領域1602に電荷が溢れ出た場合の電位の変化を示す。電荷保持領域1602から浮遊拡散層1601に電荷が読み出されると、浮遊拡散層1601の電位が下がる。
次に、タイミングT5において、電位φselを0Vから正電位にする。この結果、選択用MOSFET1608がオンし、信号出力線1617をアクティブ状態にする。増幅用MOSFET1607は、ソースフォロアアンプを構成し、浮遊拡散層1601の電位に応じて、信号出力線1617に出力電圧を出力する。
次に、タイミングT6において、電位φCtsFDとして正パルスを印加する。この結果、転送用MOSFET1609がオンし、容量1612に浮遊拡散層1601の電位に応じた信号出力線1617の電位が蓄積される。受光素子部1603が飽和していない画素では、電荷保持領域1602に電荷が溢れ出ることはないので、浮遊拡散層1601のリセット電圧VDDに応じた出力が容量1612に蓄積される。一方、受光素子部1603に強い光が照射され、受光素子部1603が飽和した場合は、浮遊拡散層1601のリセット電圧VDDより低い出力が容量1612に蓄積される。
次に、タイミングT7において、電位φresとして正パルスを印加する。この結果、リセットMOSFET1606がオンし、浮遊拡散層1601は再度電源電位VDDにリセットされる。
次に、タイミングT8において、電位φCtnとして正パルスを印加する。この結果、転送用MOSFET1611がオンし、浮遊拡散層1601がリセットされた状態での信号出力線1617のオフセットノイズ電圧が容量1614に蓄積される。
次に、タイミングT9において、電位φtxとして正パルスを印加する。この結果、転送用MOSFETa1604がオンし、受光素子部1603に蓄積された電荷が浮遊拡散層1601に読み出される。
次に、タイミングT10において、電位φCtsPDとして正パルスを印加する。この結果、転送用MOSFET1610がオンし、受光素子部1603から浮遊拡散層1601に読み出された電荷に応じた信号出力線1617の電圧が容量1613に蓄積される。
次に、タイミングT11において、電位φselを0Vにする。この結果、選択用MOSFET1608がオフし、信号出力線1617は非アクティブ状態になる。
次に、タイミングT12において、電位φresを正電位にする。この結果、リセット用MOSFET1606がオンし、浮遊拡散層1601の電位が電源電位VDDに固定される。
以上の処理により、容量1614にオフセットノイズに対応する電荷が蓄積され、容量1612に受光素子部1603から電荷保持領域1602に溢れ出た電荷に対応する電荷が蓄積され、容量1613に受光素子部1603の蓄積電荷に対応する電荷が蓄積される。
また、差動アンプ1615は、容量1612の信号電圧から容量1614のノイズ電圧を引いた電圧を出力し、差動アンプ1616は、容量1613の信号電圧から容量1614のノイズ電圧を引いた電圧を出力する。そして、差動アンプ1615から出力された信号が飽和光量信号として、差動アンプ1616から出力された信号が受光素子信号として取り出される。これらの信号は、例えば画像メモリ109に記録される(図1参照)。
電荷保持領域から読み出した飽和光量信号に対する混色の補正処理は、第1〜第3の実施形態と同様に行う。但し、第1又は第2の実施形態と同様の処理を行う場合には、電荷保持領域と受光素子部との位置関係に応じて、最初に補正を行う箇所(画素行、画素列)を適宜選択する必要がある。例えば、図15に示すように、電荷保持領域1504が受光素子部1501の下方に位置しているときは、画素アレイの下端(図9におけるy=Y)から演算を始めることになる。また、補正の近似についても第2又は第3の実施形態と同様の処理を行うことができる。この場合も、図15に示すように、電荷保持領域1504が受光素子部1501の下方に位置しているときは、縦方向(Y方向)のみの近似となる。
なお、本発明の実施形態は、例えばコンピュータがプログラムを実行することによって実現することができる。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したCD−ROM等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインタネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記のプログラムも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びプログラムプロダクトは、本発明の範疇に含まれる。
本発明の第1の実施形態に係る画像入力装置(画像処理装置)の構成を示すブロック図である。 図1の撮像素子1003としてCMOS型固体撮像素子を用いた場合の素子内の構成を示すブロック図である。 本発明の実施形態の一画素分の構造を示す断面図である。 一般的な信号の読み取り動作を示すタイミングチャートである。 飽和光量信号の読み出し動作を示すタイミングチャートである。 撮像素子の一画素を上から見たときの様子を簡潔に示す図である。 混色の発生機構を示す図である。 第1の実施形態おいて考慮する浮遊拡散層に流れ込む電荷を示す図である。 撮像素子全体像を示す図である。 x=Xの部分を拡大した拡大図である。 x=X、X−1の部分を拡大した拡大図である。 第2の実施形態おいて考慮する浮遊拡散層に流れ込む電荷を示す図である。 第3の実施形態おいて考慮する浮遊拡散層に流れ込む電荷を示す図である。 第3の実施形態における画像処理のアルゴリズムを示すフローチャートである。 本発明の第4の実施形態に係る固体撮像装置の構成を示す図である。 第4の実施形態における撮像素子内の構成を示す回路図である。 第4の実施形態の動作を示すタイミングチャートである。
符号の説明
D11〜D13:受光素子
M111〜M133:転送MOSトランジスタ
M211〜M233:リセットMOSトランジスタ
M311〜M333:増幅MOSトランジスタ
M411〜M433:選択MOSトランジスタ
M11〜M13:ノイズ信号転送スイッチ
M21〜M23:光信号転送スイッチ
M31〜M36:保持容量リセットスイッチ
M41〜M46:水平転送スイッチ
M50:入力MOSトランジスタ
M51〜M53:負荷MOSトランジスタ
M71〜M73:ゲート接地MOSトランジスタ
V1〜V3:垂直出力線
PTX1〜PTX3:第1の行選択線
PRES1〜PRES3:第2の行選択線
PSEL1〜PSEL3:第3の行選択線
1601:浮遊拡散層部
1602:電荷保持領域
1603:受光素子部
1604:転送用MOSFETa
1605:転送用MOSFETb
1606:リセット用MOSFET
1607:増幅用MOSFET
1608:画素選択用MOSFET
1609:飽和光量信号転送用MOSFET
1610:受光素子信号転送用MOSFET
1611:オフセットノイズ信号転送用MOSFET
1612:飽和光量信号保持容量
1613:受光素子信号保持容量
1614:オフセットノイズ信号保持容量
1615:飽和光量信号用差動アンプ
1616:受光素子信号用差動アンプ
1617:垂直信号線

Claims (4)

  1. 入力した光を電荷に変換する光電変換手段と、前記光電変換手段から溢れ出た電荷を蓄積する浮遊拡散手段とを各々が備えた複数の画素と、
    前記浮遊拡散手段に蓄積された電荷を飽和光量信号として読み出す飽和光量信号読出手段と、
    前記飽和光量信号読出手段により読み出された飽和光量信号における混色を補正する混色補正手段と、
    前記光電変換手段で光電変換された電荷を受光信号として読み出す受光信号読出手段とを有し
    前記混色補正手段により補正された前記飽和光量信号と前記受光信号読出手段により読み出された前記受光信号とを加算することを特徴とする画像処理装置。
  2. 前記混色補正手段は、自画素の前記浮遊拡散手段に蓄積された電荷信号量と、隣接画素の光電変換手段から漏れ込む電荷信号量とに基づいて、前記飽和光量信号における混色を補正することを特徴とする請求項1に記載の画像処理装置。
  3. 入力してきた光信号を電荷に変換する光電変換手段と、前記光電変換手段から溢れ出た電荷を蓄積する浮遊拡散手段とを各々が備えた複数の画素を有する画像処理装置を用いた画像処理方法であって、
    前記浮遊拡散手段に蓄積された電荷を飽和光量信号として読み出す飽和光量信号読出ステップと、
    前記飽和光量信号読出ステップにおいて読み出した飽和光量信号における混色を補正する混色補正ステップと、
    前記光電変換手段で光電変換された電荷を受光信号として読み出す受光信号読出ステップと、
    前記混色補正ステップにおいて補正された前記飽和光量信号と前記受光信号読出ステップにおいて読み出した前記受光信号とを加算する加算ステップと、
    を有することを特徴とする画像処理方法。
  4. 前記混色補正ステップでは、自画素の前記浮遊拡散手段に蓄積された電荷信号量と、隣接画素の光電変換手段から漏れ込む電荷信号量とに基づいて、前記飽和光量信号における混色を補正することを特徴とする請求項3に記載の画像処理方法。
JP2006091708A 2006-03-29 2006-03-29 画像処理装置及び画像処理方法 Expired - Fee Related JP4745876B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006091708A JP4745876B2 (ja) 2006-03-29 2006-03-29 画像処理装置及び画像処理方法
US11/683,557 US7583296B2 (en) 2006-03-29 2007-03-08 Imaging apparatus
CNB2007100869835A CN100477748C (zh) 2006-03-29 2007-03-29 成像设备和用于该成像设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006091708A JP4745876B2 (ja) 2006-03-29 2006-03-29 画像処理装置及び画像処理方法

Publications (3)

Publication Number Publication Date
JP2007267228A JP2007267228A (ja) 2007-10-11
JP2007267228A5 JP2007267228A5 (ja) 2009-05-07
JP4745876B2 true JP4745876B2 (ja) 2011-08-10

Family

ID=38639738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006091708A Expired - Fee Related JP4745876B2 (ja) 2006-03-29 2006-03-29 画像処理装置及び画像処理方法

Country Status (3)

Country Link
US (1) US7583296B2 (ja)
JP (1) JP4745876B2 (ja)
CN (1) CN100477748C (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4325703B2 (ja) * 2007-05-24 2009-09-02 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理装置および信号処理方法、ならびに撮像装置
DE102007030985B4 (de) * 2007-07-04 2009-04-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bildsensor, Verfahren zum Betreiben eines Bildsensors und Computerprogramm
CN101796822A (zh) * 2007-09-05 2010-08-04 国立大学法人东北大学 固体摄像元件
JP5163068B2 (ja) * 2007-11-16 2013-03-13 株式会社ニコン 撮像装置
JP5262180B2 (ja) * 2008-02-26 2013-08-14 ソニー株式会社 固体撮像装置及びカメラ
JP5254762B2 (ja) * 2008-11-28 2013-08-07 キヤノン株式会社 撮像装置、撮像システム、及び撮像装置における信号の補正方法
JP5471117B2 (ja) 2009-07-24 2014-04-16 ソニー株式会社 固体撮像装置とその製造方法並びにカメラ
US8619163B2 (en) 2009-09-18 2013-12-31 Canon Kabushiki Kaisha Solid state imaging using a correction parameter for correcting a cross talk between adjacent pixels
JP5436114B2 (ja) * 2009-09-18 2014-03-05 キヤノン株式会社 撮像システム
JP5152260B2 (ja) * 2010-06-28 2013-02-27 株式会社ニコン 撮像装置
GB2510372B (en) * 2013-01-31 2018-10-03 Res & Innovation Uk Imaging sensor
JP6395627B2 (ja) * 2015-02-03 2018-09-26 オリンパス株式会社 撮像装置、撮像装置の制御方法
JP6889571B2 (ja) * 2017-02-24 2021-06-18 キヤノン株式会社 撮像装置および撮像システム
JP6907060B2 (ja) * 2017-07-21 2021-07-21 キヤノン株式会社 撮像素子および撮像装置
JP7034742B2 (ja) * 2018-01-29 2022-03-14 キヤノン株式会社 画像形成装置、その方法およびプログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03135184A (ja) * 1989-10-19 1991-06-10 Sanyo Electric Co Ltd カラー固体撮像素子
CN1222029A (zh) * 1997-11-11 1999-07-07 日本电气株式会社 输出量高的以cmos为基础的图像传感器
JP3403062B2 (ja) * 1998-03-31 2003-05-06 株式会社東芝 固体撮像装置
US6307195B1 (en) * 1999-10-26 2001-10-23 Eastman Kodak Company Variable collection of blooming charge to extend dynamic range
US6710804B1 (en) * 2000-01-18 2004-03-23 Eastman Kodak Company CMOS active pixel image sensor with extended dynamic range and sensitivity
JP3827145B2 (ja) * 2001-07-03 2006-09-27 ソニー株式会社 固体撮像装置
JP4229689B2 (ja) * 2002-12-19 2009-02-25 株式会社ルネサステクノロジ 固体撮像装置
JP4317115B2 (ja) * 2004-04-12 2009-08-19 国立大学法人東北大学 固体撮像装置、光センサおよび固体撮像装置の動作方法
JP2005327858A (ja) * 2004-05-13 2005-11-24 Matsushita Electric Ind Co Ltd 固体撮像装置
US7800675B2 (en) * 2004-08-25 2010-09-21 Aptina Imaging Corporation Method of operating a storage gate pixel

Also Published As

Publication number Publication date
US7583296B2 (en) 2009-09-01
CN100477748C (zh) 2009-04-08
JP2007267228A (ja) 2007-10-11
US20070273772A1 (en) 2007-11-29
CN101047796A (zh) 2007-10-03

Similar Documents

Publication Publication Date Title
JP4745876B2 (ja) 画像処理装置及び画像処理方法
JP5568880B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
US8456546B2 (en) Solid-state imaging device, signal processing device and signal processing method for solid-state imaging device, and imaging apparatus
KR101340112B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치
JP4794877B2 (ja) 固体撮像装置及びカメラ
JP5516960B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
CN101998066B (zh) 固体摄像装置、其驱动方法以及电子设备
JP5891451B2 (ja) 撮像装置
US7205523B2 (en) Solid state image pickup device, method of manufacturing the same, and camera
JP4745735B2 (ja) 画像入力装置及びその制御方法
US20120086843A1 (en) Solid-state image pickup device and control method thereof, and camera
US9794497B2 (en) Solid-state imaging device controlling read-out of signals from pixels in first and second areas
JP5780025B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP2011040976A (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2016167773A (ja) 撮像装置及び撮像装置の処理方法
JP2005311736A (ja) 固体撮像装置および固体撮像装置の駆動方法
JP2005012007A (ja) 固体撮像素子、固体撮像装置及びカメラ
JP2010206719A (ja) 撮像装置、その制御方法及びカメラ
JP2011155306A (ja) 固体撮像装置及びカメラ
JP2009218738A (ja) 固体撮像装置、固体撮像装置の駆動方法および電子情報機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110512

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees