JP4931160B2 - 固体撮像素子 - Google Patents

Description

本発明は固体撮像素子に関し、さらに詳しくは、破壊、爆発、燃焼などの高速の現象を撮影するために好適な高速動作可能な固体撮像素子に関する。

例えば爆発、破壊、燃焼、衝突、放電などの高速の現象を、短時間だけ連続的に撮影するための高速撮影装置（高速ビデオカメラ）が従来より開発されている（非特許文献１など参照）。こうした高速撮影装置では、１００万枚／秒程度以上もの、きわめて高速度の撮影が必要である。そのため、従来一般的にビデオカメラやデジタルカメラなどに利用されている撮像素子とは異なる、特殊な構造を有する高速動作可能な固体撮像素子が利用されている。

こうした固体撮像素子として、従来、特許文献１などに記載のものが利用されている。これは画素周辺記録型撮像素子と呼ばれるものである。この撮像素子について概略的に説明する。即ち、受光部であるフォトダイオード毎にそれぞれ記録枚数（フレーム数）分の転送を兼ねた蓄積用ＣＣＤを備え、撮影中には、フォトダイオードで光電変換された画素信号を蓄積用ＣＣＤに順次転送する。そして、撮影終了後に蓄積用ＣＣＤに記憶してある記録枚数分の画素信号をまとめて読み出し、撮像素子の外部で記録枚数分の画像を再現する。撮影中に記録枚数分を越えた画素信号は古い順に廃棄され、常に最新の所定記録枚数分の画素信号が蓄積用ＣＣＤに保持される。そのため、撮影の終了時に蓄積用ＣＣＤへの画素信号の転送を中止すれば、その時点から記録枚数分だけ時間的に遡った時点以降の最新の画像が得られることになる。

このように画素周辺記録型撮像素子では、１フレーム分の画像信号が得られる毎にそれを外部に取り出す必要がある一般的な撮像素子とは異なり、非常に高速に複数枚の連続画像を得ることができるという特徴を有している。しかしながら、上記画素周辺記録型撮像素子では次のような課題がある。

（１）上記画素周辺記録型撮像素子では、ＣＣＤに信号電荷を転送する際に、大きな容量性負荷を持つゲート電極と信号線とを一斉に駆動しなければならないため、及びゲート駆動信号の電圧振幅が大きいために、もともと消費電力が大きい。撮影速度を上げるために駆動速度を上げようとすると消費電力は一層大きくなり、発熱が大きくなって放熱の限界を超えるおそれがある。また、大きな容量性負荷のために駆動信号の波形の鈍り等の波形歪みが大きくなり、速度を上げようとすると電荷転送自体ができなくなる場合もある。

（２）上記画素周辺記録型撮像素子では、半導体チップ上で、隣接するフォトダイオードの間に蓄積用ＣＣＤが配置されているため、強い光がフォトダイオードに入射して多量の光電荷が生成されるとこれが蓄積用ＣＣＤに流れ込む場合がある。この結果、例えば画像のＳ／Ｎが劣化したり、酷い場合には画像が二重写りになったりすることがある。
（３）蓄積用ＣＣＤでは信号読み出しのために待機している期間中にも暗電荷による偽信号が混入するため、これによって画像のＳ／Ｎが劣化するおそれがある。

一方、ＣＭＯＳ型の撮像素子においては、例えば特許文献２に記載のものが従来知られている。この撮像素子では、各画素内に複数の記憶用のコンデンサを設け、フレーム毎に、フォトダイオードで生成した光電荷を異なる記憶用コンデンサに連続的に記憶させることができるようになっている。しかしながら、このような構成では、数フレーム程度の連続記録には対応できるものの、上述のような高速撮影装置で意図しているような多数の連続コマ撮り撮影は行えない。連続撮影フレーム数を増やすために記憶用コンデンサの数を増やすと、フォトダイオードで生成した電荷を蓄積する検出ノードからの信号線の容量性負荷が増大し、速度を上げることが困難になる。また、１画素内のフォトダイオードの面積を小さくせざるをえず、開口率が小さくなり、ひいては感度低下が避けられない。

特開２００１−３４５４４１号公報 特表２００２−５１２４６１号公報 近藤ほか５名、「高速度ビデオカメラHyperVision HPV-1の開発」、島津評論、島津評論編集部、２００５年９月３０日発行、第６２巻、第１・２号、ｐ．７９−８６

本発明は上記課題に鑑みて成されたものであり、その主な目的とするところは、消費電力を抑えながらきわめて高速の連続撮影を行うことができる固体撮像素子を提供することにある。また本発明の他の目的は、高速連続撮影に際して画素信号のＳ／Ｎやダイナミックレンジを向上させることで、画質を向上させることができる固体撮像素子を提供することにある。

上記課題を解決するために成された本発明に係る固体撮像素子は、
a)光を受光して光電荷を生成する光電変換素子、該光電変換素子で生成された光電荷を電荷信号から電圧信号に変換する検出ノード、前記光電変換素子を前記検出ノードへ転送する転送素子、前記検出ノードから後記複数本の画素出力線のうちの１本の画素出力線に出力信号を送出するバッファ素子、及び、少なくとも前記光電変換素子及び前記検出ノードをリセットするリセット素子、を含む画素が、二次元アレイ状に複数配列された画素領域と、
b)前記画素領域内の各画素からそれぞれ独立に後記記憶領域まで延設された複数本の画素出力線と、
c)前記画素領域とは分離された領域であって、該画素領域内の各画素に対応して前記複数本の画素出力線のうちの１本の画素出力線を通して同一バッファ素子から送られる出力信号を保持するための複数の記憶部が集約して配設された記憶領域と、
を有し、前記複数本の画素出力線にはそれぞれ各画素に対応付けられた前記複数の記憶部が接続され、該複数の記憶部はそれぞれ少なくとも１個の記憶素子を含み、各記憶素子と該記憶素子が含まれる記憶部に接続された１本の画素出力線との間にはゲート手段が設けられることを特徴としている。

本発明に係る固体撮像素子はＣＭＯＳ構造であり、上記光電変換素子は例えばフォトダイオード、好ましくは埋め込み型フォトダイオードとすることができる。また、記憶部は各画素からの出力信号を保持するためにキャパシタを用いるものとすることができる。

この発明に係る固体撮像素子では、画素領域内の各画素からそれぞれ独立に画素出力線が記憶領域まで延設され、各画素出力線にそれぞれ上記複数の記憶部が接続される構成としている。そのため、各画素の光電変換素子で得られた光電荷を蓄積することにより得た電荷に応じた信号を、画素毎に１本ずつ設けられた画素出力線を通して複数の記憶部に順番に保持させることができる。

従って、記憶部の数の分だけ、連続的にアナログの信号を取り込んで、その取り込み終了の後に各記憶部から順番に信号を外部に読み出して処理することができる。

即ち、本発明に係る固体撮像素子では、素子内に各画素に対応した複数の記憶部を備えるが、従来の蓄積用ＣＣＤを用いた画素周辺記録型撮像素子のように新たな信号電荷を保持する際に全ゲート負荷を一斉に駆動する必要はない。そのため、電力消費が少なくて済み、高速駆動の場合でも発熱を抑えることができる。また、容量性負荷が小さいので、高速駆動の際にも駆動波形の歪みが小さくて済み、各画素から記憶部への信号の出力を確実に行うことができる。

また、画素領域と記憶領域とが分離されているため、画素領域内の画素数、光電変換素子の受光面の面積、画素領域全体のサイズなどに影響を与えることなく、１画素に対応する記憶部の数を増やすことができる。これにより、高速度で連続撮影可能なフレーム数を十分に確保することができる。

また、画素領域と記憶領域とが分離されているため、光電変換素子に強い光が入射して過剰な量の光電荷が発生しても、それが記憶部にまで到達することを防止することができる。さらに、記憶部において例えばダブルポリシリコン構造やスタック構造などのキャパシタにより信号を保持する構成とすることにより、信号読み出しまでの待機時間中に暗電荷が発生することもない。これにより、信号のＳ／Ｎを向上させることができ、例えば読み出した信号により再現される画像の質を向上させることができる。

また本発明に係る固体撮像素子では、複数の記憶部はそれぞれ少なくとも１個の記憶素子を含み、各記憶素子と前記画素出力線との間にゲート手段を有する構成であるので、各画素から画素出力線に出力された信号を任意の１つの記憶素子に選択的に記憶させることができる。

本発明に係る固体撮像素子において、検出ノードは例えば拡散層によるフローティング領域（フローティングディフュージョン）とすることができる。また、転送素子、リセット素子はそれぞれトランジスタ、バッファ素子は１乃至複数のトランジスタで構成されるソースフォロアアンプとすることができる。

本発明に係る固体撮像素子では、画素毎に設けられたバッファ素子により画素出力線と検出ノードとが切り離されるので、連続撮影フレーム数を増やすために同一の画素出力線に接続される記憶部の数を増やしても、光電荷蓄積動作が影響を受けずに済む。従って、１画素に対応する記憶部の数を増やすことができ、連続撮影可能フレーム数を十分に確保することができる。

また本発明に係る固体撮像素子において、画素領域内の各画素は、光電荷を蓄積する光電荷蓄積動作時に前記光電変換素子から前記転送素子を通して溢れた又は前記検出ノードから溢れた光電荷を蓄積する電荷蓄積素子を少なくとも１つ有する構成とすると好ましい。ここで電荷蓄積素子はキャパシタとすることができる。

光電変換素子で生成された光電荷は光電変換素子内の容量にて保持され、信号読み出し時に転送素子を介して例えばフローティングディフュージョンなどの検出ノードで電圧信号に変換される。光電変換ゲインを上げて光感度を高める場合、フローティングディフュージョンの変換容量は小さいほうが望ましい。しかしながら、小さな変換容量のフローティングディフュージョンは大きな信号電荷を扱うことができない。また光電変換素子から溢れた光電荷は廃棄されてしまい利用されないので、結果的にダイナミックレンジを低下させることになる。これに対し、光電変換素子から転送素子を通して溢れた光電荷、又は検出ノードから溢れた光電荷を蓄積する電荷蓄積素子を設けることにより、強い光の入射により過剰に発生した光電荷を廃棄することなく、一旦電荷蓄積素子に溜めて信号に反映させることが可能となる。

また検出ノードと電荷蓄積素子との間に蓄積トランジスタを介在させることで、オーバーフロー後の信号読み出し時には検出ノードの一部となる電荷蓄積素子を、オーバーフロー前信号読み出し時には切り離すことができる。そのため、小信号電荷時の検出ノード（フローティングディフュージョン）の変換容量を小さくし、光電変換ゲインを上げることができる。一方、信号電荷が大きいときにはオーバーフロー後信号を電荷蓄積素子とフローティングディフュージョンとの合成容量で以て検出する。これにより、強い光が入射したときに多量に生成された光電荷も廃棄することなく利用し、広いダイナミックレンジを実現することができる。

また、画素毎にそれぞれ独立した画素出力線を有するので、全画素同時に信号を記憶部に移す読み出し動作を実行することができる。そこで、本発明に係る固体撮像素子では、各画素における光電荷蓄積動作と各画素出力線を通しての各画素からの信号の読み出し動作とが、全画素で同時に実行されるように各画素に供給される制御信号が共通化されている構成とするとよい。

これにより、各画素から記憶部に信号を出力する動作を短時間で行えるので、光電荷蓄積動作と読み出し動作とのサイクルを高速で繰り返すことができる。また、１サイクルの中で光を受光してそれにより生成した光電荷を蓄積する動作期間を相対的に長くすることができるので、感度の向上に有利である。

また本発明に係る固体撮像素子では、各画素における光電荷蓄積動作と各画素出力線を通しての各画素からの信号の読み出し動作とが全画素で同時に繰り返され、且つ、信号の読み出し動作毎に各画素出力線を通して送られる信号が前記複数の記憶部に順番に保持されるように、各画素及び記憶部に対して制御信号を供給する構成とするとよい。

これにより、或る時点で撮影により各画素で取得した信号（画素信号）を一斉に記憶部に移し、速やかに次の撮影を実行することができる。これにより、高速に連続的な撮影を行うことができる。

また本発明に係る固体撮像素子では、１画素に対応した複数の記憶部のそれぞれが、独立に各画素からの出力信号を保持可能な複数の記憶素子を有し、１回の光電荷蓄積動作のサイクルの中で、各画素内で光電変換素子及び検出ノードがリセットされた際に残るノイズ成分と、光電荷の蓄積による電荷に応じた信号とが、同一の記憶部で異なる記憶素子に保持されるように、各画素及び記憶部に対して制御信号を供給する構成とすることが好ましい。

この構成では、例えば外部で（又は内蔵した演算手段により）信号からノイズ成分を差し引くような演算を行うことにより、各種素子に由来する固有のノイズの影響を軽減して、より純度の高い（つまりＳ／Ｎの高い）画素信号を得ることができる。これにより、撮影画像の高画質化に有利である。

また本発明に係る固体撮像素子では、１画素に対応した複数の記憶部のそれぞれが、独立に各画素からの出力信号を保持可能な複数の記憶素子を有し、１回の光電荷蓄積動作のサイクルの中で、各画素内で光電変換素子及び検出ノードがリセットされた際に残るノイズ成分、光電荷を蓄積する際に電荷蓄積素子に溢れ出る前の電荷に応じた信号、及び光電荷を蓄積する際に電荷蓄積素子に溢れ出た後の電荷に応じた信号が、同一の記憶部で異なる記憶素子に保持されるように、各画素及び記憶部に対して制御信号を供給する構成とするとさらに好ましい。

この構成によれば、強い光の入射により過剰に発生した光電荷を無駄にせずに信号に反映させることでダイナミックレンジの拡大を図りつつ、各種素子に由来する固有のノイズの影響も軽減することができる。これにより、撮影画像の高画質化に一層有利であり、例えば高速の現象の物理的解析などに有益な情報を提供することができる。

また本発明に係る固体撮像素子では、同一の列又は行に属する複数の画素からの画素出力線を列毎又は行毎に集約して垂直方向又は水平方向に配設した構成とすることができる。

また、画素領域を垂直方向及び／又は水平方向に複数に区画し、それぞれの区画画素領域の中で同一の列又は行に属する複数の画素からの画素出力線を列毎又は行毎に集約して垂直方向又は水平方向に配設した構成としてもよい。

このように各画素から信号を取り出す画素出力線を列毎又は行毎に集約して配設することにより、画素領域内で複数の画素を片寄らずにバランスよく配置することができ、二次元画像を再現するための画像処理が容易で画質の向上も期待できる。また、本固体撮像素子を製造する際にパターンニングが容易である。

また本発明に係る固体撮像素子では、画素領域は平面視で矩形状であり、記憶領域は画素領域の四辺の中の１乃至複数の外側に配置される構成とするとよい。また、上記区画画素領域に対応して記憶領域を分割し、その分割記憶領域をそれぞれ画素領域の四辺の中の異なる辺の外側に配置した構成としてもよい。これにより、画素出力線の配線のための領域をできるだけ小さくすることができる。また、例えば半導体チップ全体でのレイアウトが効率的に行える。そのために、同じ画素数、同じ連続撮影フレーム数の条件の下で、半導体チップ面積を小さくすることができ、コスト的に有利になる。

また、本発明に係る固体撮像素子では、前記複数の画素出力線を前記光電変換素子上に配置した構成としてもよい。さらに、集光率を向上するために、前記複数の画素出力線の上に、概略球面の一部又は概略円柱の一部の形状を有する複数のオンチップマイクロレンズを画素出力線間に結像するように配置した構成としてもよい。このように、前記複数の画素出力線を前記光電変換素子上に配置して複数のオンチップマイクロレンズを画素出力線間に結像するように配置することで、実効開口率の劣化を抑制して、画素ピッチを縮小することができる。そのため、多画素化やチップサイズ縮小の点で有利である。

また本発明に係る固体撮像素子では、同一半導体チップ上の同一面に画素領域と記憶領域とを設ける構成としてもよいのは当然であるが、それ以外の各種の態様を採ることができる。一態様として、各画素の少なくとも光電変換素子を、半導体基板の記憶領域が形成された素子形成面とは反対側の裏面に配置し、この裏面を光入射面とした構成としてもよい。

このように光電変換素子の配置面と記憶領域とを異なる面とすることにより、各光電変換素子の受光面を広く確保することができ、特に量子効率と開口率と高め、感度を高くすることができる。従って、光電荷蓄積時間を短くすることができ、連続撮影の高速化を図るのに有利である。また、画素領域と記憶領域とを明確に分離することができ、画素信号のＳ／Ｎの向上の点でも有利である。

また本発明に係る固体撮像素子の別の態様として、絶縁物層で分離された複数の半導体層を有する３次元集積回路として構成され、前記画素領域と前記記憶領域とが異なる半導体層に形成されているものとしてもよい。さらに別の態様として、複数の半導体集積回路素子から構成され、前記画素領域と前記記憶領域とが異なる半導体集積回路素子に形成されているものとしてもよい。

即ち、本発明に係る固体撮像素子は単一の半導体チップから構成される素子である必要はなく、複数の半導体チップを用いてこれらを横方向（半導体チップの延展方向）に並べた又は半導体チップの厚さ方向に積層させた構造としてもよい。複数の半導体チップ間の結線を行うためにワイヤボンディングを用いてもよいが、周知のフリップチップ技術を利用するとチップ間の配線を短くすることができ、また素子全体を小型化するのにも有利である。

また、本発明に係る固体撮像素子では、前記記憶部は、キャパシタと、画素出力線を通して送られる各画素からの出力信号を前記キャパシタに送り込むスイッチ素子と、を含む構成としてもよい。

本発明に係る固体撮像素子によれば、消費電力を抑えながら高速動作を達成することができ、例えば１００万フレーム／秒以上もの高速度での連続的な撮影可能フレーム数も十分に確保することができる。これにより、従来の固体撮像素子を利用する場合に比べて撮影のさらなる高速化が実現でき、高速の現象の解析に有益な情報を得ることができるようになる。また、暗電荷や過剰な光電荷の流れ込みなどによる信号の劣化が軽減されるので、Ｓ／Ｎが改善され、高速撮影時の画質の向上を図ることができる。

本発明の一実施例である固体撮像素子の半導体チップ上の概略レイアウトを示す平面図。 本実施例の固体撮像素子において画素領域内の１個の画素の概略レイアウトを示す平面図。 本実施例の固体撮像素子における要部のブロック構成図。 本実施例の固体撮像素子における１個の画素の回路構成図。 本実施例の固体撮像素子において１個の画素における光電変換部の概略レイアウトを示す平面図。 図５中のＡ−Ａ’矢視線縦断面における概略ポテンシャル図。 本実施例の固体撮像素子において垂直方向に配列された１３２個の画素に対応する１個の記憶部ユニットの概略構成図。 本実施例の固体撮像素子における１個の記憶部の回路構成図。 本実施例の固体撮像素子における１個の記憶素子部の概略レイアウトを示す平面図。 本実施例の固体撮像素子において各記憶部に保持されている信号を逐次読み出しする概略構成を示すブロック図。 本実施例の固体撮像素子において光電荷蓄積時間が短い場合の動作モードのタイミング図。 図１１の動作における各画素内の概略ポテンシャル図。 本実施例の固体撮像素子において光電荷蓄積時間が相対的に長い場合の動作モードのタイミング図。 図１３の動作における各画素内の概略ポテンシャル図。 本実施例の固体撮像素子における画素信号の逐次読み出し時の動作タイミング図。 本実施例の固体撮像素子における水平シフトレジスタの要部の動作タイミング図。 本実施例の固体撮像素子における垂直シフトレジスタの要部の動作タイミング図。

符号の説明

１…半導体基板
２、２ａ、２ｂ…画素領域
３ａ、３ｂ…記憶領域
４ａ、４ｂ…垂直走査回路領域
５ａ、５ｂ…水平走査回路領域
６ａ、６ｂ…電流源領域
１０…画素
１１…光電変換領域
１２…画素回路領域
１３…配線領域
１４、１４１…画素出力線
１５…駆動ライン
２０…記憶部ユニット
２２…記憶部
２３、２３ａ〜２３ｄ…信号出力線
２４、２４ａ〜２４ｄ…記憶素子
２５、２５ａ〜２５ｄ…キャパシタ
２６、２６ａ〜２６ｄ…サンプリングトランジスタ
２７、２７ａ〜２７ｄ…読み出しトランジスタ
３１…フォトダイオード
３２…転送トランジスタ
３３、３３１、３３２…フローティングディフュージョン
３３３…金属配線
３４…蓄積トランジスタ
３５…リセットトランジスタ
３６…蓄積キャパシタ
３７、４０…トランジスタ
３８、４１…選択トランジスタ
３９…電流源
４３…ソースフォロアアンプ
５０…記憶部ユニットブロック
ＶＳＲ１〜１０４…垂直シフトレジスタ
ＨＳＲ１〜ＨＳＲ３２０…水平シフトレジスタ

以下、本発明の一実施例である固体撮像素子について、添付図面を参照して説明する。

まず本実施例による固体撮像素子の全体の構成及び構造について説明する。図１は本実施例の固体撮像素子の半導体チップ上の概略レイアウトを示す平面図、図３は本実施例の固体撮像素子における要部のブロック構成図である。

図１に示すように、この固体撮像素子においては、光を受光して画素毎の信号を生成するための画素領域２（２ａ、２ｂ）と、前記信号を所定フレーム（コマ）数分保持するための記憶領域３ａ、３ｂとが、半導体基板１上で混在せずに完全に分離され、それぞれまとまった領域として設けられている。略矩形状の画素領域２内には、Ｎ行、Ｍ列の合計Ｎ×Ｍ個の画素１０が二次元アレイ状に配置され、この画素領域２はそれぞれ（Ｎ／２）×Ｍ個の画素１０が配置された第１画素領域２ａ、第２画素領域２ｂの２つに分割されている。この第１画素領域２ａ、第２画素領域２ｂがそれぞれ本発明における区画画素領域に相当する。

第１画素領域２ａの下側には、小面積の第１電流源領域６ａを挟んで第１記憶領域３ａが配置され、第２画素領域２ｂの上側には、同じく小面積の第２電流源領域６ｂを挟んで第２記憶領域３ｂが配置されている。この第１記憶領域３ａ、第２記憶領域３ｂがそれぞれ本発明における分割記憶領域に相当する。第１及び第２記憶領域３ａ、３ｂにはそれぞれ、記憶領域３ａ、３ｂからの信号の読み出しを制御するためのシフトレジスタやデコーダなどの回路を設けた、第１及び第２垂直走査回路領域４ａ、４ｂと、第１及び第２水平走査回路領域５ａ、５ｂとが設けられている。つまり、画素領域２を上下に区画する水平線を境界として、上下対称の構造となっている。この上下の構造や動作は同じであるため、以下の説明では、下方の第１画素領域２ａ、第１記憶領域３ａ、第１垂直走査回路領域４ａ、第１水平走査回路領域５ａの構造及び動作を中心に述べることとする。

画素数、つまり上記Ｎ、Ｍの値はそれぞれ任意に決めることができ、これらの値を大きくすれば画像の解像度は上がるが、その反面、全体のチップ面積が大きくなるか、或いは１画素当たりのチップ面積が小さくなる。ここでは、高速度撮影を目的とした固体撮像素子として、Ｎ＝２６４、Ｍ＝３２０としている。従って、第１、第２画素領域２ａ、２ｂにそれぞれ配置される画素数は、図３中に記載したように、１３２×３２０である。

図２は、画素領域２（２ａ、２ｂ）中の１個の画素１０の概略レイアウトを示す平面図である。１個の画素１０が占める領域はほぼ正方形であり、この内部は３つの領域、即ち、光電変換領域１１、画素回路領域１２、及び配線領域１３に大別される。配線領域１３には、（Ｎ／２）＋α本の画素出力線１４が縦方向に延伸するように配設されている。ここでαは０でもよく、その場合、本例では配線本数は１３２本となる。但し、一般に、このように平行に延伸する配線（例えばＡｌ等の金属配線）を多数形成する場合に、両端の配線の幅や寄生容量が異なり易いため、両端に１本ずつダミーの配線を設ける。その場合には、α＝２であって、配線総数は１３４本となる。

図４は図２に示した１個の画素１０の回路構成図である。図４に示すように、各画素１０は、光を受光して光電荷を生成するフォトダイオード（本発明における光電変換素子に相当）３１と、フォトダイオード３１に近接して設けられた光電荷を転送するための転送トランジスタ（本発明における転送素子に相当）３２と、転送トランジスタ３２を介してフォトダイオード３１に接続され、光電荷を一時的に蓄積するとともに電圧信号に変換するフローティングディフュージョンＦＤ（本発明における検出ノードに相当）３３と、光電荷蓄積動作時にフォトダイオード３１から転送トランジスタ３２を介して溢れる電荷を蓄積するための蓄積トランジスタ３４及び蓄積キャパシタ（本発明における電荷蓄積素子に相当）３６と、フローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積された電荷を排出するためのリセットトランジスタ（本発明におけるリセット素子に相当）３５と、フローティングディフュージョン３３に蓄積された電荷又はフローティングディフュージョン３３及び蓄積キャパシタ３６の両方に蓄積された電荷を電圧信号として出力するための、従属接続された２個のＰＭＯＳ型のトランジスタ３７、３８、同じく従属接続された２個のＮＭＯＳ型のトランジスタ４０、４１の２段構成であるソースフォロアアンプ（本発明におけるバッファ素子に相当）と、を含んで構成される。

なお、図４では、ソースフォロアアンプ４３の初段の２個のトランジスタ３７、３８に電流を供給するための電流源３９を画素１０内に記述してあるが、実際には各画素１０内ではなく第１電流源領域６ａ又は第２電流源領域６ｂに配置されている。

転送トランジスタ３２、蓄積トランジスタ３４、リセットトランジスタ３５、及び、ソースフォロアアンプ４３の選択トランジスタ３８、４１のゲート端子には、それぞれφＴ、φＣ、φＲ、φＸなる制御信号を供給するための駆動ライン１５が接続される。図３に示すように、これら駆動ラインは全ての画素（第２画素領域２ｂ内の画素も含めて）に共通である。

ソースフォロアアンプ４３の２段目のトランジスタ４１の出力４２が、上述の配線領域１３に配設される１３２本の画素出力線１４のうちの１本（図４では符号１４１で示す画素出力線）に接続される。この画素出力線１４１は各画素１０毎に１本ずつ設けられているため、１本の画素出力線１４１には画素１０（つまりはソースフォロアアンプ４３）は１個しか接続されない。

ソースフォロアアンプ４３は、画素出力線１４１を高速で駆動するための電流バッファの機能を持つ。各画素出力線１４１は、図３に示したように、画素領域２ａから記憶領域３ａまで延伸されているため、或る程度大きな容量性負荷となり、これを高速で駆動するためには大きな電流を流すことが可能な、大きなサイズのトランジスタが必要である。しかしながら、検出感度を高めるべく光電変換ゲインを上げるためには、光電荷を電圧に変換するためのフローティングディフュージョン３３の容量はできるだけ小さいほうがよい。フローティングディフュージョン３３に接続されるトランジスタのゲート端子の寄生容量はフローティングディフュージョン３３の容量を実効的に増加させるため、上記理由により、このトランジスタはゲート入力容量が小さな小型のトランジスタであることが望ましい。そこで、出力側での大電流の供給と入力側での低容量とを満たすために、ソースフォロアアンプ４３を二段構成とし、初段のトランジスタ３７を小型のトランジスタとすることにより入力ゲート容量を抑え、後段のトランジスタ４０、４１は大きなトランジスタを使用して大きな出力電流を確保できるようにしている。

また、ソースフォロアアンプ４３において、初段の選択トランジスタ３８はなくても構わないが、後段の選択トランジスタ４１がオフ状態であるときに同時に選択トランジスタ３８もオフすることにより、電流源３９からトランジスタ３７に電流が流れないようにしてその分だけ電流消費を抑えることができる。

図５は１個の画素１０における光電変換領域１１の概略レイアウトを示す平面図、図６は図５中のＡ−Ａ’矢視線縦断面における概略ポテンシャル図である。略矩形状の受光面を有するフォトダイオード３１は埋め込みフォトダイオード構造である。高速撮影では露光時間が極端に短いため、適切な露出を確保するには各画素のフォトダイオードの受光面の面積をできるだけ広くして、入射（受光）する光量をできるだけ増やす必要がある。しかしながら、一般的に、フォトダイオードの受光面の面積を広くすると、特にその周辺側で生成された光電荷が検出ノードであるフローティングディフュージョンに移動するまでの所要時間が問題となり、高速撮影の短い１サイクル期間中に転送できない電荷は無駄になったり、残像現象を起こす原因となったりする。そこで、本実施例の固体撮像素子では、次のような特殊な構造を採用することで電荷転送の速度向上を図っている。

通常、フローティングディフュージョンはフォトダイオードの側方に配置されるが、この固体撮像素子では、図５に示すように、フォトダイオード３１のほぼ中央部に小面積のフローティングディフュージョン３３１が形成され、そのフローティングディフュージョン３３１を取り囲むように環状に転送トランジスタ３２のゲートが設けられている。これにより、フォトダイオード３１の周辺部からフローティングディフュージョン３３１までの光電荷の移動距離ができるだけ短くなるようにしている。

さらに、フォトダイオード３１を形成する際に、複数のフォトマスクを使用することにより、フォトダイオード３１の周辺部から中央（つまりフローティングディフュージョン３３１）に向かって不純物ドープ量又は不純物打ち込み深さの勾配を設けている。それにより、フォトダイオード３１のＰＮ接合に適宜のバイアス電圧が印加された状態で、図６（ａ）に示すように、外側から内側に向かって下傾するポテンシャル勾配が形成されるようにしている。この作り込みの、つまりプロセス上形成されるポテンシャル勾配により、光の受光により生成された光電荷は周辺部で生成したものほど大きく加速され中央側に進行する。従って、転送トランジスタ３２がオフ状態であれば、図６（ａ）に示したように転送トランジスタ３２の環状のゲートの周囲に光電荷が集積され、転送トランジスタ３２がオン状態であれば、図６（ｂ）に示したように、光電荷は転送トランジスタ３２を経てフローティングディフュージョン３３１に落ち込む。いずれにしても、フォトダイオード３１で生成された光電荷を高い確率で且つ迅速にフローティングディフュージョン３３１に転送することができる。

フォトダイオード３１の中央部にフローティングディフュージョン３３１を設けることで上述のような大きな利点があるものの、オーバーフローした光電荷を蓄積する蓄積キャパシタ３６などはフローティングディフュージョン３３１に近接して配置すると開口率が低下するという問題が生じる。そこで、上記フローティングディフュージョン（以下、第１フローティングディフュージョンという）３３１とは別に画素回路領域１２中に第２フローティングディフュージョン３３２を拡散層として形成し、第１フローティングディフュージョン３３１と第２フローティングディフュージョン３３２との間をアルミニウム（Ａｌ）等による金属配線３３３で接続することにより同電位となるようにしている。つまり、第１フローティングディフュージョン３３１及び第２フローティングディフュージョン３３２が一体となって、図４で示した、電荷信号を電圧信号に変換する検出ノードとしてのフローティングディフュージョン３３として機能する。

次に、第１及び第２記憶領域３ａ、３ｂ内の構成の詳細について説明する。図３に示すように第１及び第２記憶領域３ａ、３ｂ内には、垂直方向に並べられた１３２個の画素１０に対してそれぞれ接続された１３２本の画素出力線１４の延伸方向に沿って、蓄積フレーム数Ｌ分の記憶部ユニット２０が配列されている。この例では、蓄積フレーム数Ｌつまり連続撮影フレーム数は１０４であり、垂直方向に１０４個の記憶部ユニット２０が配列され、さらにこれが水平方向に３２０個並んでいる。従って、第１記憶領域３ａには１０４×３２０個の記憶部ユニット２０が配設されている。第２記憶領域３ｂにも同数の記憶部ユニット２０が配設されている。

図７は１個の記憶部ユニット２０の内部構成を示す概略図である。１個の記憶部ユニット２０内には、水平方向に１１個、垂直方向に１２個の、合計１３２個の記憶部２２が配設されており、各記憶部２２はそれぞれ異なる１本ずつの画素出力線１４１に接続されている。画素出力線１４１を介して、各記憶部２２はそれぞれ画素１０に一対一に対応しており、１個の記憶部ユニット２０内の１３２個の記憶部２２には、画素領域２ａ内の垂直方向の１３２個の画素１０の出力信号がそれぞれ保持される。従って、水平方向に並べられた３２０個の記憶部ユニット２０（図３中で符号２１で示した記憶部ユニット行）に、３２０×１３２画素（ピクセル）から成る１フレームの画素信号が保持されることになり、これが垂直方向に１０４個配列されていることで１０４フレーム分の画素信号の保持が可能となっている。

また、各記憶部ユニット２０において、１３２個の記憶部２２の全ての信号出力線は接続されて１本の信号出力線２３となっており、さらに図３に示すように水平方向に並べられた記憶部ユニット２０は隣接する１０個ずつが１組とされ、各組毎に１０個の記憶部ユニット２０の出力線は接続されて１本の信号出力線２３となっており、垂直方向の１０４個の記憶部ユニット２０の信号出力線２３も接続されている。従って、全部で信号出力線２３の数は上記組の数だけ、つまり３２本であり、これが並列に出力される。また、第２記憶領域３ｂからも同数の信号出力線が取り出されるから、全部で６４本の出力信号線を通して並列に信号読み出しが行われる。

図８は１個の記憶部２２の回路構成を示す図、図９は１個の記憶部２２の概略レイアウトを示す平面図である。１本の画素出力線１４１に接続されたサンプリングトランジスタ２６（２６ａ〜２６ｄ）と、サンプリングトランジスタ２６を介して画素出力線１４１に接続されるキャパシタ２５（２５ａ〜２５ｄ）と、キャパシタ２５に保持されたアナログ電圧信号を読み出すための読み出しトランジスタ２７（２７ａ〜２７ｄ）と、から最小記憶単位である記憶素子２４（２４ａ〜２４ｄ）が構成され、１個の記憶部２２は、４個の記憶素子２４ａ〜２４ｄが１組になって構成される。従って、１個の記憶部２２には、同一の画素から送られる４つの異なるアナログ電圧信号を保持することが可能である。４個の読み出しトランジスタ２７ａ〜２７ｄを通した信号出力線２３ａ、２３ｂ、２３ｃ、２４ｄは図８、図９に示すようにそれぞれ独立に設けられているから、図７に示した信号出力線２３は実際には４本（信号出力線２３ａ、２３ｂ、２３ｃ、２３ｄ）存在する。

これは、後述するようなダイナミックレンジ拡大処理を行うために、オーバーフロー前の電荷に応じた信号、オーバーフロー後の電荷に応じた信号、オーバーフロー前の電荷に応じた信号に含まれるノイズ信号、オーバーフロー後の電荷に応じた信号に含まれるノイズ信号、の４つのアナログ電圧信号を独立に保持するためである。しかしながら、必ずしもそうした目的に拘泥することなく、他の動作態様で各記憶素子２４ａ〜２４ｄを利用することもできる。例えば、各画素１０の蓄積キャパシタ３６を利用しないのであれば、オーバーフロー後の信号やオーバーフロー後の信号に含まれるノイズ信号は考慮する必要がなく、その分だけ連続撮影のフレーム数を増やすのに記憶素子２４を利用することができる。これにより、２倍の２０８フレームの連続撮影が可能となる。また、ノイズ除去も行わないのであれば、さらに２倍の４１６フレームの連続撮影が可能となる。

キャパシタ２５ａ〜２５ｄは各画素１０内の蓄積キャパシタ３６と同様に、例えばダブルポリシリコンゲート構造やスタック構造により形成することができる。ＣＣＤ構造を利用した電荷保持を行う場合、熱励起等による暗電荷に由来する偽信号が光信号に加算されるという問題があるが、ダブルポリシリコンゲート構造やスタック構造のキャパシタ２５ａ〜２５ｄではそうした暗電荷の発生がないので偽信号が加算されることがなく、外部に読み出す信号のＳ／Ｎを高くすることができる。

なお、キャパシタ２５ａ〜２５ｄは単位面積当たりの容量が大きいことが望ましいから、高誘電率の絶縁膜を用いるとよい。これにより、記憶領域３ａ、３ｂの面積を抑えることができ、この固体撮像素子のチップ面積も抑えることができる。また、単位面積当たりの容量をより大きくするために、キャパシタ２５ａ〜２５ｄの絶縁膜をトレンチ構造などの非平面構造としてもよい。

図１０は、記憶領域３ａ内の各記憶部に保持されている信号を、上述したような信号出力線２３を通して読み出すための概略構成を示すブロック図である。２次元アレイ状に配置された記憶部ユニット２０（２０−０１〜２０−１０）の垂直方向の１列毎に水平シフトレジスタＨＳＲ１〜ＨＳＲ３２０が配置され、水平方向の１行毎に垂直シフトレジスタＶＳＲ１〜ＶＳＲ１０４が配置されている。逐次読み出しの際には、水平シフトレジスタＨＳＲ１〜ＨＳＲ３２０と垂直シフトレジスタＶＳＲ１〜ＶＳＲ１０４との組み合わせにより記憶部ユニット２０が選択され、選択された記憶部ユニット２０の中で順番に記憶部２２が選択されて画素信号が読み出されるようになっている。

続いて、本実施例の固体撮像素子を用いて高速連続撮影を行う際の動作について説明する。まず各画素１０における光電変換動作とこれにより生成される信号を１個の記憶部２２に格納するまでの動作について、図１１〜図１４により説明する。

本実施例の固体撮像素子では、光電荷蓄積時間が短い場合と光電荷蓄積時間が相対的に長い場合とで異なる２つの動作モードを選択し得る。目安として、前者は光電荷蓄積時間が１０μｓ程度以下の、フローティングディフュージョンで発生する暗電荷量が無視できると考えられる場合であり、１００万フレーム／秒以上の高速撮影を行う場合にはこの動作モードを採用することが好ましい。

（Ａ）光電荷蓄積時間が短い場合の動作モード
図１１は光電荷蓄積時間が短い場合の動作モードの駆動タイミング図、図１２はこの動作における各画素１０内の概略ポテンシャル図である。なお、図１２（後述の図１４も同様）でＣ_ＰＤ、Ｃ_ＦＤ、Ｃ_ＣＳはそれぞれフォトダイオード３１、フローティングディフュージョン３３、蓄積キャパシタ３６の容量を示し、Ｃ_ＦＤ＋Ｃ_ＣＳはフローティングディフュージョン３３と蓄積キャパシタ３６の合成容量を示す。

この場合、各画素１０に供給する共通の制御信号であるφＸをハイレベルとして、ソースフォロアアンプ４３内の選択トランジスタ３８、４１をともにオン状態に維持する。そして、光電荷蓄積を行う前に、同じく共通の制御信号であるφＴ、φＣ、φＲをハイレベルとし、転送トランジスタ３２、蓄積トランジスタ３４、及びリセットトランジスタ３５を共にオンする（時刻ｔ０）。これにより、フローティングディフュージョン３３及び蓄積キャパシタ３６はリセット（初期化）される。またこのとき、フォトダイオード３１は完全に空乏化された状態にある。このときのポテンシャルの状態が図１２（ａ）である。

次にφＲをローレベルにしてリセットトランジスタ３５をオフすると、フローティングディフュージョン３３にはこのフローティングディフュージョン３３と蓄積キャパシタ３６で発生するランダムノイズと、ソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズを等価的に含むノイズ信号Ｎ２が生じ（図１２（ｂ）参照）、このノイズ信号Ｎ２に対応した出力電流が画素出力線１４１に流れる。そこで、このタイミング（時刻ｔ１）で記憶部２２にサンプリングパルスφＮ２を与えてサンプリングトランジスタ２６ｄをオンすることにより、画素出力線１４１を通して出力されたノイズ信号Ｎ２をキャパシタ２５ｄに保持する。

次に、φＣをローレベルにして蓄積トランジスタ３４をオフすると、その時点でフローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた信号電荷は、フローティングディフュージョン３３と蓄積キャパシタ３６とのそれぞれの容量Ｃ_ＦＤ、Ｃ_ＣＳの比に応じて配分される（図１２（ｃ）参照）。このときフローティングディフュージョン３３には、φＣをオフしたときに発生するランダムノイズとソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズを等価的に含むノイズ信号Ｎ１が生じ、このノイズ信号Ｎ１に対応した出力電流が画素出力線１４１に流れる。そこで、このタイミング（時刻ｔ２）で記憶部２２にサンプリングパルスφＮ１を与えてサンプリングトランジスタ２６ｃをオンすることにより、画素出力線１４１を通して出力されたノイズ信号Ｎ１をキャパシタ２５ｃに保持する。

転送トランジスタ３２はオン状態に維持されるので、フォトダイオード３１に入射した光により発生した光電荷は転送トランジスタ３２を通して（図６（ｂ）に示した状態）フローティングディフュージョン３３に流れ込んできて、先のノイズ信号Ｎ１に重畳してフローティングディフュージョン３３に蓄積される（時刻ｔ３）。強い光が入射してフォトダイオード３１で多量の光電荷が発生しフローティングディフュージョン３３が飽和した場合には、オーバーフローした電荷が蓄積トランジスタ３４を介して蓄積キャパシタ３６に蓄積される（図１２（ｄ）参照）。蓄積トランジスタ３４の閾値電圧を適宜に低く設定しておくことにより、フローティングディフュージョン３３から蓄積キャパシタ３６に効率良く電荷を転送することができる。これにより、フローティングディフュージョン３３の容量Ｃ_ＦＤが小さく、蓄積可能な最大飽和電荷量が少なくても、飽和した電荷を廃棄することなく有効に利用することができる。このようにして、フローティングディフュージョン３３での電荷飽和（オーバーフロー）前及び電荷飽和（オーバーフロー）後のいずれに発生した電荷も、出力信号として利用することができる。

所定の光電荷蓄積時間が経過したならば、蓄積トランジスタ３４をオフした状態で記憶部２２にサンプリングパルスφＳ１を与えることでサンプリングトランジスタ２６ａをオンすることにより、その時点（時刻ｔ４）でフローティングディフュージョン３３に蓄積されている電荷に応じた信号を画素出力線１４１を通して出力してキャパシタ２５ａに保持する（図１２（ｅ）参照）。このときにフローティングディフュージョン３３に蓄積されている信号はノイズ信号Ｎ１にオーバーフロー前の電荷に応じた信号Ｓ１が重畳されたものであるから、キャパシタ２５ａに保持されるのは、蓄積キャパシタ３６に蓄積されている電荷の量を反映しないＳ１＋Ｎ１である。

その直後に、φＣをハイレベルにして蓄積トランジスタ３４をオンすると、その時点でフローティングディフュージョン３３に保持されていた電荷と蓄積キャパシタ３６に保持されていた電荷は混合される（図１２（ｆ）参照）。その状態で記憶部２２にサンプリングパルスφＳ２を与えることでサンプリングトランジスタ２６ｂをオンすることにより（時刻ｔ５）、フローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた電荷に応じた信号、つまりノイズ信号Ｎ２にオーバーフロー後の信号Ｓ２が重畳された信号を画素出力線１４１を通して出力してキャパシタ２５ｂに保持する。従って、キャパシタ２５ｂに保持されるのは、蓄積キャパシタ３６に蓄積されている電荷の量を反映したＳ２＋Ｎ２である。

以上のようにして、１個の記憶部２２に含まれる４個のキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄにそれぞれ、信号Ｓ１＋Ｎ１、Ｓ２＋Ｎ２、Ｎ１、Ｎ２を保持し、これを以て１サイクルの画像信号の取り込みを終了する。上述のようにランダムノイズや固定パターンノイズを含むノイズ信号Ｎ１、Ｎ２が、これらノイズ信号を含む信号とは別に求まる。従って、それぞれの信号をキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄから読み出した後に減算処理することで、ノイズ信号Ｎ１、Ｎ２の影響を除去した高いＳ／Ｎの画像信号を得ることができる。また、フローティングディフュージョン３３からオーバーフローした電荷も廃棄せずに利用することができるので、強い光が入射した際にも飽和が起こりにくく、その光を反映した信号を得ることができ、広いダイナミックレンジを確保することができる。なお、こうしたダイナミックレンジの拡大が可能であることについての詳しい説明は例えば特開２００６−２４５５２２号公報などの文献に記載されているので、ここでは説明を省略する。

（Ｂ）光電荷蓄積時間が相対的に長い場合の動作モード
次に、光電荷蓄積時間が相対的に長い場合の動作について説明する。図１３は光電荷蓄積時間が相対的に長い場合の駆動タイミング図、図１４はこの動作における各画素内の概略ポテンシャル図である。

光電荷蓄積時間が短い場合と最も大きく異なる点は、光電荷蓄積期間中に転送トランジスタ３２をオフしフォトダイオード３１で発生した光電荷を空乏層に蓄積すること、光電荷蓄積期間中において転送トランジスタ３２をオフにすること、ノイズ信号Ｎ１のサンプリングを光電荷蓄積期間の最後に行うことによりフローティングディフュージョン３３で発生する暗電荷（及び光電荷）をＳ１信号に含めないこと、などである。転送トランジスタ３２をオフにするのは、そのゲート直下のシリコン−絶縁膜界面をアキュムレーション状態として、シリコン表面をホールで満たしシリコン−絶縁膜界面からの暗電荷の侵入を防止するためである。さらにまた光電荷蓄積時間が長いため、消費電力を抑えるべくソースフォロアアンプ４３の選択トランジスタ３８、４１を所定時間オフするようにしている。

光電荷蓄積を行う前にはφＴ、φＣ、φＲをハイレベルとし、転送トランジスタ３２、蓄積トランジスタ３４、リセットトランジスタ３５を共にオンする（時刻ｔ１０）。これにより、フローティングディフュージョン３３及び蓄積キャパシタ３６はリセット（初期化）される。またこのとき、フォトダイオード３１は完全に空乏化された状態にある。このときのポテンシャルの状態が図１４（ａ）である。

次にφＲをローレベルにしてリセットトランジスタ３５をオフすると、フローティングディフュージョン３３にはこのフローティングディフュージョン３３と蓄積キャパシタ３６で発生するランダムノイズと、ソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズを等価的に含むノイズ信号Ｎ２が生じ（図１４（ｂ）参照）、このノイズ信号Ｎ２に対応した出力電流が画素出力線１４１に流れる。そこで、このタイミング（時刻ｔ１１）で記憶部２２にサンプリングパルスφＮ２を与えてサンプリングトランジスタ２６ｄをオンすることにより、画素出力線１４１を通して出力されたノイズ信号Ｎ２をキャパシタ２５ｄに保持する。ここまでの動作は光電荷蓄積時間が短い場合の動作モードと同じである。

次に、φＣをローレベルにして蓄積トランジスタ３４をオフすると、その時点でフローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた信号電荷は、フローティングディフュージョン３３と蓄積キャパシタ３６とのそれぞれの容量Ｃ_ＦＤ、Ｃ_ＣＳの比に応じて配分される。さらにφＴをローレベルにして転送トランジスタ３２をオフし、φＸもローレベルにしてソースフォロアアンプ４３の２個の選択トランジスタ３８、４１もオフにする（時刻ｔ１２）。これにより、フォトダイオード３１とフローティングディフュージョン３３との間にはポテンシャル障壁が形成され、フォトダイオード３１での光電荷の蓄積が可能な状態となる（図１４（ｃ）参照）。

フォトダイオード３１に入射した光により発生した光電荷はフォトダイオード３１の容量Ｃ_ＰＤに蓄積されるが、フォトダイオード３１で飽和が生じるとそれ以上の過剰な電荷は転送トランジスタ３２を介して、上述のように容量比により配分されたノイズ信号に重畳してフローティングディフュージョン３３に蓄積する。さらに強い光が入射してフローティングディフュージョン３３が飽和すると、蓄積トランジスタ３４を介して蓄積キャパシタ３６に電荷が蓄積されるようになる（図１４（ｄ）参照）。

蓄積トランジスタ３４の閾値電圧を転送トランジスタ３２の閾値電圧よりも適宜に低く設定しておくことにより、フローティングディフュージョン３３で飽和した電荷をフォトダイオード３１側に戻すことなく蓄積キャパシタ３６に効率良く転送することができる。これにより、フローティングディフュージョン３３の容量Ｃ_ＦＤが小さく、蓄積可能な電荷量が少なくても、オーバーフローした電荷を廃棄することなく有効に利用することができる。このようにして、フローティングディフュージョン３３でのオーバーフロー前及びオーバーフロー後のいずれに発生した電荷も出力信号として利用することができる。

所定の光電荷蓄積時間が経過したならば、φＸをハイレベルにして選択トランジスタ３８、４１をオンした後に、記憶部２２にサンプリングパルスφＮ１を与えることでサンプリングトランジスタ２６ｃをオンすることにより、その時点（時刻ｔ１３）でフローティングディフュージョン３３に蓄積されている信号電荷に対応したノイズ信号Ｎ１を画素出力線１４１を通して出力してキャパシタ２５ｃに保持する。このときのノイズ信号Ｎ１にはソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズが含まれる。

次に、φＴをハイレベルにして転送トランジスタ３２をオンさせ、フォトダイオード３１に蓄積されていた光電荷をフローティングディフュージョン３３に完全に転送する（図１４（ｅ）参照）。その直後（時刻ｔ１４）に、記憶部２２にサンプリングパルスφＳ１を与えることでサンプリングトランジスタ２６ａをオンすることにより、フローティングディフュージョン３３に蓄積されている電荷に応じた信号を画素出力線１４１を通して出力してキャパシタ２５ａに保持する。このときの信号は先のノイズ信号Ｎ１にフォトダイオード３１に蓄積されていた電荷による信号、つまりオーバーフロー前の信号Ｓ１が重畳したものであるから、Ｓ１＋Ｎ１である。

続いて、φＣをハイレベルにして蓄積トランジスタ３４をオンすると、その時点でフローティングディフュージョン３３に保持されていた電荷と蓄積キャパシタ３６に保持されていた電荷は混合される（図１４（ｆ）参照）。その状態（時刻ｔ１５）で記憶部２２にサンプリングパルスφＳ２を与えることでサンプリングトランジスタ２６ｂをオンすることにより、フローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた電荷に応じた信号を画素出力線１４１を通して出力してキャパシタ２５ｂに保持する。このときの信号はＳ２＋Ｎ２となる。

以上のようにして、１個の記憶部２２に含まれる４個のキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄにそれぞれ、信号Ｓ１＋Ｎ１、Ｓ２＋Ｎ２、Ｎ１、Ｎ２を保持し、これを以て１サイクルの画像信号の取り込みを終了する。光電荷蓄積時間が短い場合の動作モードと同様に、ランダムノイズや固定パターンノイズを含むノイズ信号Ｎ１、Ｎ２が、これらノイズ信号を含む信号とは別に求まるから、それぞれの信号をキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄから読み出した後に減算処理することで、ノイズ信号Ｎ１、Ｎ２の影響を除去した高いＳ／Ｎの画素信号を得ることができる。また、フローティングディフュージョン３３からオーバーフローした電荷も廃棄せずに利用することができるので、強い光が入射した際にも飽和が起こりにくく、その光を反映した信号を得ることができ、広いダイナミックレンジを確保することができる。

上述の如く各画素１０に供給される制御信号φＸ、φＴ、φＲ、φＣは共通であるため、全ての画素１０で同時に上記のような光電荷蓄積動作及び各画素１０から記憶部２２への信号の転送動作が行われる。つまり、上記１サイクルで１フレーム分の画像信号が、図３中の記憶領域３ａの水平方向に並ぶ３２０個の記憶部ユニット２０内の記憶部２２に保持される。この動作が１０４回繰り返されることで、全ての記憶部ユニット２０内の記憶部２２に画素信号が保持される。１０５回目以降は再び１番上の記憶部ユニット２０に画素信号が書き込まれるというように、循環的に保持動作が実行される。このような動作を、外部から撮影停止指示信号が与えられるまで繰り返す。撮影停止指示信号が与えられ撮影が中止されると、その時点では、最新の１０４フレーム分の画素信号が記憶領域３ａ、３ｂに保持されている。

なお、各記憶部２２において上述のように既に何らかの信号が保持されているキャパシタ２５に新たな信号を保持する際には、それ以前の信号を廃棄するべくリセットを実行する必要がある。そのため、図示しないものの、各画素出力線１４１にはそれぞれリセット用のトランジスタが接続されており、或る記憶部２２のキャパシタ２５をリセットする際にはその記憶部２２のサンプリングトランジスタ２６がオンされるとともに対応する画素出力線１４１に接続されているリセット用トランジスタがオンされ、キャパシタ２５に蓄積されている信号はサンプリングトランジスタ２６、画素出力線１４１を通してリセットされる。こうしたリセットが実行された後に、新たな信号がキャパシタ２５に保持される。

各記憶部２２のキャパシタ２５に保持された信号は、同一の信号出力線２３に接続された読み出しトランジスタ２７を順番にオンすることにより読み出す。同一記憶部２２の４個の読み出しトランジスタ２７ａ〜２７ｄはそれぞれ異なる信号出力線２３ａ〜２３ｄに接続されているから、同一記憶部２２内の４個のキャパシタ２５ａ〜２５ｄにそれぞれ保持されている信号は同時に読み出すことができる。そして、図示しない減算回路で（Ｓ１＋Ｎ１）−Ｎ１、（Ｓ２＋Ｎ２）−Ｎ２の減算処理を行うことにより、ランダムノイズや固定パターンノイズを除去したＳ１信号、Ｓ２信号をそれぞれ取り出すことができる。なお、画素信号としてＳ１、Ｓ２のいずれを採用するかは、Ｓ１の飽和信号量以下の適当な信号レベルを基準（閾値）として、それ以上かそれ未満かでそれぞれＳ１、Ｓ２を選択するようにする。飽和信号量以下でこうした切り替えを実施することにより、信号Ｓ１の飽和ばらつきの影響を回避することができる。

次に、記憶領域３ａ、３ｂからの信号の逐次読み出しの動作について図１５〜図１７により説明する。図１５は記憶領域３ａ、３ｂからの信号の逐次読み出し時の動作タイミング図、図１６は水平シフトレジスタＨＳＲの要部の動作タイミング図、図１７は垂直シフトレジスタＶＳＲの要部の動作タイミング図である。

一例として、図１０に示した１フレーム目の３２０個の記憶部ユニット２０の中で、左端側の記憶部ユニットブロック５０における読み出し順序を説明する。まず左端の記憶部ユニット２０−０１において、図７に示す水平方向の１行目の記憶部２２の画素信号を左から右に向かって順に１１画素分読み出す。この記憶部ユニット２０−０１は、水平シフトレジスタＨＳＲ１と垂直シフトレジスタＶＳＲ１とが能動化されることで選択され、水平方向の読み出しクロックＨ−ＣＬＫにより、水平方向の左から右方向へ１個ずつ記憶部２２の読み出しトランジスタ２７をオンするパルス信号が移動する。このパルス信号の一例が図１６に示したｙ１、ｙ２、ｙ３である。こうして１行分の読み出しが終わると、垂直方向への読み出しを進めるクロックＶ−ＣＬＫが与えられ、これにより次の２行目の記憶部２２に移り、同様にこれを左から右に向かって１１画素分読み出す。この繰り返しにより、１２行目の終わりまで画素信号の読み出しを行う。この垂直方向における各行の読み出しトランジスタ２７を能動化する信号の一例が図１７に示したｖ１、ｖ２、ｖ３である。

その後に、今度は水平シフトレジスタＨＳＲ２と垂直シフトレジスタＶＳＲ１とが能動化されることで、右隣の記憶部ユニット２０−０２が選択され、図１６に示すように、読み出し対象がこの記憶部ユニット２０−０２へ移る。そうして先と同様に、行→列の順に１画素分ずつ各記憶部２２の読み出しトランジスタ２７をオンすることにより信号を読み出す。こうして順に記憶部ユニット２０の選択を記憶部ユニット２０−１０まで進め、前記記憶部ユニット２０−１０の１２行目の記憶部２２の読み出しを終了すると、１フレーム分の読み出しが完了する。別の記憶部ユニットブロック５０でも上記と並行して対応する記憶部ユニットの記憶部からの信号の読み出しが実行される。

上述のようにして１フレーム目の全ての画素信号の読み出しが終了した後に、引き続き、２フレーム目の画素信号の読み出しが開始される。即ち、図１６に示すように、水平シフトレジスタＨＳＲ１と垂直シフトレジスタＶＳＲ２とが能動化されることで、図１０に示した２行目の記憶部ユニットの中の左端のものが選択されるから、１フレーム目と同様の順序で読み出しが実行され、これを繰り返すことで１０４フレームまでの読み出しが完了する。但し、こうした、読み出しの手順は特にこれに限定されるものではなく、適宜に変更することができる。

上記実施例の固体撮像素子では、画素出力線１４を光電変換領域１１上に配置した構成とすることもできる。さらに、集光率を向上するために、画素出力線１４の上に、概略球面の一部又は概略円柱の一部の形状を有する複数のオンチップマイクロレンズを画素出力線１４間に結像するように配置した構成としてもよい。

上記実施例の固体撮像素子では、画素領域２（２ａ、２ｂ）と記憶領域３ａ、３ｂとをそれぞれ独立した領域とし、半導体基板１上の同一面上に分離して設けていたが、裏面光入射型の構造とすることもできる。即ち、例えばフォトダイオード３１を二次元アレイ状に配置した光入射面を、トランジスタ等を形成したパターン面とは反対側とすることにより、画素領域２（２ａ、２ｂ）と記憶領域３ａ、３ｂとを分離してもよい。

また画素領域２（２ａ、２ｂ）と記憶領域３ａ、３ｂとを同一の半導体チップ上に形成せずにそれぞれ別の半導体チップ上に形成し、既知の手法で両者を接続する構成としてもよい。具体的には、別々の半導体チップを別の基板上に搭載し、ワイヤボンディングにより両者の間の信号のやり取りを行う構成とすることができる。また、水平方向に並べずに、例えばフリップチップ実装により複数の半導体チップ間の信号のやり取りを可能として積層するようにしてもよい。

また、画素領域２（２ａ、２ｂ）と記憶領域３ａ、３ｂとを別の半導体チップ上に設けるのではなく、二次元アレイ状のフォトダイオード３１を１つの半導体チップに、フォトダイオード３１を除く画素領域２（２ａ、２ｂ）と記憶領域３ａ、３ｂとを別の半導体チップ上に形成し、それらをワイヤボンディング又はフリップチップ実装により接続するようにしてもよい。

また上記実施例は本発明に係る固体撮像素子の一例であり、本発明の趣旨の範囲で適宜変形や修正、追加を行っても本願請求の範囲に包含されることは当然である。

Claims (15)

1. a)光を受光して光電荷を生成する光電変換素子、該光電変換素子で生成された光電荷を電荷信号から電圧信号に変換する検出ノード、前記光電変換素子を前記検出ノードへ転送する転送素子、前記検出ノードから後記複数本の画素出力線のうちの１本の画素出力線に出力信号を送出するバッファ素子、及び、少なくとも前記光電変換素子及び前記検出ノードをリセットするリセット素子、を含む画素が、二次元アレイ状に複数配列された画素領域と、
   b)前記画素領域内の各画素からそれぞれ独立に後記記憶領域まで延設された複数本の画素出力線と、
   c)前記画素領域とは分離された領域であって、該画素領域内の各画素に対応して前記複数本の画素出力線のうちの１本の画素出力線を通して同一バッファ素子から送られる出力信号を保持するための複数の記憶部が集約して配設された記憶領域と、
   を有し、前記複数本の画素出力線にはそれぞれ各画素に対応付けられた前記複数の記憶部が接続され、該複数の記憶部はそれぞれ少なくとも１個の記憶素子を含み、各記憶素子と該記憶素子が含まれる記憶部に接続された１本の画素出力線との間にはゲート手段が設けられることを特徴とする固体撮像素子。
2. 請求項１に記載の固体撮像素子において、
   各画素における光電荷蓄積動作と各画素出力線を通しての各画素からの信号の読み出し動作とが、全画素で同時に実行されるように各画素に供給される制御信号が共通化されていることを特徴とする固体撮像素子。
3. 請求項２に記載の固体撮像素子において、
   各画素における光電荷蓄積動作と各画素出力線を通しての各画素からの信号の読み出し動作とが全画素で同時に繰り返され、且つ、信号の読み出し動作毎に各画素出力線を通して送られる信号が前記複数の記憶部に順番に保持されるように、各画素及び記憶部に対して制御信号を供給することを特徴とする固体撮像素子。
4. 請求項３に記載の固体撮像素子において、
   同一の列又は行に属する複数の画素からの画素出力線を列毎又は行毎に集約して垂直方向又は垂直方向に配設したことを特徴とする固体撮像素子。
5. 請求項４に記載の固体撮像素子において、
   前記画素領域を垂直方向及び／又は水平方向に複数に区画し、それぞれの区画画素領域の中で同一の列又は行に属する複数の画素からの画素出力線を列毎又は行毎に集約して垂直方向又は水平方向に配設したことを特徴とする固体撮像素子。
6. 請求項４又は５に記載の固体撮像素子において、
   前記画素領域は平面視で矩形状であり、前記記憶領域は前記画素領域の四辺の中の１乃至複数の外側に配置されることを特徴とする固体撮像素子。
7. 請求項５に記載の固体撮像素子において、
   前記区画画素領域に対応して前記記憶領域を分割し、その分割記憶領域をそれぞれ前記画素領域の四辺の中の異なる辺の外側に配置したことを特徴とする固体撮像素子。
8. 請求項１に記載の固体撮像素子において、
   前記画素領域内の各画素は、光電荷を蓄積する光電荷蓄積動作時に前記光電変換素子から前記転送素子を通して溢れた又は前記検出ノードから溢れた光電荷を蓄積する電荷蓄積素子を少なくとも１つ有することを特徴とする固体撮像素子。
9. 請求項８に記載の固体撮像素子において、
   １画素に対応した複数の記憶部のそれぞれが、独立に各画素からの出力信号を保持可能な複数の記憶素子を有し、１回の光電荷蓄積動作のサイクルの中で、各画素内で光電変換素子及び検出ノードがリセットされた際に残るノイズ成分、光電荷を蓄積する際に前記電荷蓄積素子に溢れ出る前の電荷に応じた信号、及び光電荷を蓄積する際に前記電荷蓄積素子に溢れ出た後の電荷に応じた信号が、同一の記憶部で異なる記憶素子に保持されるように、各画素及び記憶部に対して制御信号を供給することを特徴とする固体撮像素子。
10. 請求項１に記載の固体撮像素子において、
    １画素に対応した複数の記憶部のそれぞれが、独立に各画素からの出力信号を保持可能な複数の記憶素子を有し、１回の光電荷蓄積動作のサイクルの中で、各画素内で光電変換素子及び検出ノードがリセットされた際に残るノイズ成分と、光電荷の蓄積による電荷に応じた信号とが、同一の記憶部で異なる記憶素子に保持されるように、各画素及び記憶部に対して制御信号を供給することを特徴とする固体撮像素子。
11. 請求項１に記載の固体撮像素子において、
    前記複数本の画素出力線を前記光電変換素子の上に配設し、該複数本の画素出力線の上に、概略球面の一部又は概略円柱の一部の形状を有する複数のオンチップマイクロレンズを前記画素出力線の間に結像するように配置したことを特徴とする固体撮像素子。
12. 請求項１に記載の固体撮像素子において、
    各画素の少なくとも前記光電変換素子を、半導体基板の前記記憶領域が形成された素子形成面とは反対側の裏面に配置し、この裏面を光入射面としたことを特徴とする固体撮像素子。
13. 請求項１に記載の固体撮像素子において、
    絶縁物層で分離された複数の半導体層を有する３次元集積回路として構成され、前記画素領域と前記記憶領域とが異なる半導体層に形成されていることを特徴とする固体撮像素子。
14. 請求項１に記載の固体撮像素子において、
    複数の半導体集積回路素子から構成され、前記画素領域と前記記憶領域とが異なる半導体集積回路素子に形成されていることを特徴とする固体撮像素子。
15. 請求項１に記載の固体撮像素子において、
    前記記憶部は、キャパシタと、前記画素出力線を通して送られる各画素からの出力信号を前記キャパシタに送り込むスイッチ素子と、を含むことを特徴とする固体撮像素子。

Images