KR20100038446A - 고체촬상소자 - Google Patents

고체촬상소자 Download PDF

Info

Publication number
KR20100038446A
KR20100038446A KR1020107003063A KR20107003063A KR20100038446A KR 20100038446 A KR20100038446 A KR 20100038446A KR 1020107003063 A KR1020107003063 A KR 1020107003063A KR 20107003063 A KR20107003063 A KR 20107003063A KR 20100038446 A KR20100038446 A KR 20100038446A
Authority
KR
South Korea
Prior art keywords
pixel
signal
storage
photoelectric conversion
area
Prior art date
Application number
KR1020107003063A
Other languages
English (en)
Other versions
KR101126322B1 (ko
Inventor
시게토시 스가와
야스시 곤도
히데키 도미나가
Original Assignee
고쿠리츠다이가쿠호진 도호쿠다이가쿠
가부시키가이샤 시마쓰세사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠다이가쿠호진 도호쿠다이가쿠, 가부시키가이샤 시마쓰세사쿠쇼 filed Critical 고쿠리츠다이가쿠호진 도호쿠다이가쿠
Publication of KR20100038446A publication Critical patent/KR20100038446A/ko
Application granted granted Critical
Publication of KR101126322B1 publication Critical patent/KR101126322B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/575—Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

포토다이오드를 포함하는 화소(10)를 2차원 어레이 형상으로 배열한 화소영역(2a)과, 각 화소에서 생성된 신호를 연속촬영의 프레임수분만큼 유지하는 기억부를 배치한 기억영역(3a)을 반도체기판 상에서 분리해서 마련한다. 전체 화소는 동시에 광전하 축적을 실행하고, 광전하의 축적에 의해 생성한 신호를 각각 독립된 화소출력선(14)을 통해서 병행하여 출력한다. 그리고, 1개의 화소출력선에 접속된 복수의 기억부에 있어서, 1회의 노광마다 다른 기억부의 샘플링 트랜지스터를 차례로 ON시킴으로써 각 기억부의 커패시터에 신호를 차례대로 유지하고, 연속촬영 종료 후에 모든 화소신호를 축차 읽어낸다. CCD와 같이 전체 게이트 부하가 일제히 구동되지 않으므로 소비전력을 억제하여, 고속구동이 가능하게 된다. 또한, 기억영역이 화소영역과 분리되어 있으므로, 과잉된 광전하의 유입에 따른 신호의 열화도 방지할 수 있다. 이로써, 종래보다도 고속의 연속촬영을 가능하게 하면서, 촬영화상의 화질을 향상시킬 수 있다.

Description

고체촬상소자 {Solid state imaging element}
본 발명은 고체촬상소자에 관하며, 더욱 자세하게는, 파괴, 폭발, 연소 등의 고속의 현상을 촬영하기 위해서 적합한 고속동작 가능한 고체촬상소자에 관한 것이다.
예컨대 폭발, 파괴, 연소, 충돌, 방전 등의 고속의 현상을, 단시간만큼 연속적으로 촬영하기 위한 고속촬영장치(고속 비디오 카메라)가 종래부터 개발되고 있다(비특허문헌 1 등 참조). 이러한 고속촬영장치에서는, 100만 장/초 정도 이상이나 되는, 극히 고속도의 촬영이 필요하다. 그로 인해, 종래 일반적으로 비디오 카메라나 디지털 카메라 등에 이용되고 있는 촬상소자와는 다른, 특수한 구조를 가지는 고속동작 가능한 고체촬상소자가 이용되고 있다.
이러한 고체촬상소자로서, 종래, 특허문헌 1 등에 기재된 것이 이용되고 있다. 이것은 화소 주변 기록형 촬상소자라고 불리는 것이다. 이 촬상소자에 대해서 개략적으로 설명한다. 즉, 수광부인 포토다이오드마다 각각 기록 매수(프레임수)분의 전송을 겸한 축적용 CCD를 구비하고, 촬영 중에는, 포토다이오드에서 광전변환된 화소신호를 축적용 CCD에 순차 전송한다. 그리고, 촬영종료 후에 축적용 CCD에 기억되어 있는 기록 매수분의 화소신호를 한데 모아서 읽어내고, 촬상소자의 외부에서 기록 매수분의 화상을 재현한다. 촬영 중에 기록 매수분을 넘은 화소신호는 오래된 순으로 폐기되고, 항상 최신의 소정 기록 매수분의 화소신호가 축적용 CCD에 유지된다. 그로 인해서, 촬영의 종료시에 축적용 CCD로의 화소신호의 전송을 중지하면, 그 시점부터 기록 매수분만큼 시간적으로 거슬러 올라간 시점 이후로 최신의 화상이 얻어진다.
이와 같이 화소 주변 기록형 촬상소자에서는, 1 프레임분의 화상신호가 얻어질 때마다 그것을 외부에 인출할 필요가 있는 일반적인 촬상소자와는 달리, 매우 고속으로 복수 매(枚)의 연속화상을 얻을 수 있다고 하는 특징이 있다. 그러나, 상기 화소 주변 기록형 촬상소자에서는 다음과 같은 과제가 있다.
⑴ 상기 화소 주변 기록형 촬상소자에서는, CCD에 신호 전하를 전송할 때에, 큰 용량성 부하를 가지는 게이트 전극과 신호선을 일제히 구동해야만 하기 때문에, 그리고 게이트 구동신호의 전압진폭이 크기 때문에, 원래 소비전력이 크다. 촬영속도를 올리기 위해서 구동속도를 올리려고 하면 소비전력은 더욱 커지고, 발열이 커져서 방열의 한계를 넘을 우려가 있다. 또한, 큰 용량성 부하 때문에 구동신호 파형의 둔해짐 등의 파형 변형이 커지고, 속도를 올리려고 하면 전하전송 자체를 할 수 없게 되는 경우도 있다.
⑵ 상기 화소 주변 기록형 촬상소자에서는, 반도체칩 상에서, 인접하는 포토다이오드의 사이에 축적용 CCD가 배치되어 있기 때문에, 강한 광이 포토다이오드에 입사해서 다량의 광전하가 생성되면 이것이 축적용 CCD에 흘러들어가는 경우가 있다. 이 결과, 예컨대 화상의 S/N이 열화되거나, 심한 경우에는 화상에 고스트현상이 발생하거나 하는 경우가 있다.
⑶ 축적용 CCD에서는 신호 읽기를 위해 대기하고 있는 기간 중에도 암(暗)전하에 의한 위(僞)신호가 혼입되므로, 이것에 의해 화상의 S/N이 열화될 우려가 있다.
한편, CMOS형 촬상소자에 있어서는, 예컨대 특허문헌 2에 기재된 것이 종래 알려져 있다. 이 촬상소자에서는, 각 화소 내에 복수의 기억용 콘덴서를 마련하고, 프레임마다, 포토다이오드에서 생성한 광전하를 다른 기억용 콘덴서에 연속적으로 기억시킬 수 있도록 되어 있다. 그러나, 이러한 구성에서는, 수 프레임 정도의 연속기록에는 대응할 수 있지만, 상술한 바와 같은 고속촬영장치에서 의도하고 있는 바와 같은 다수의 연속 스탑모션 촬영은 행할 수 없다. 연속촬영 프레임수를 늘리기 위해서 기억용 콘덴서의 수를 늘리면, 포토다이오드에서 생성한 전하를 축적하는 검출 노드로부터의 신호선의 용량성 부하가 증대하여, 속도를 올리는 것이 곤란해진다. 또한, 1 화소 내의 포토다이오드의 면적을 작게 하지 않을 수 없고, 개구율이 작아지며, 나아가서는 감도 저하를 피할 수 없다.
일본국특허공개제2001-345441호공보 일본국특허공표제2002－512461호공보
곤도(近藤) 이외 5명, 「고속도 비디오 카메라 HyperVision HPV-1의 개발」, 시마즈(島津) 평론, 시마즈(島津) 평론 편집부, 2005년 9월 30일 발행, 제62권, 제1ㆍ2호, p.79-86
본 발명은 상기 과제를 감안하여 이루어진 것이며, 그 주된 목적으로 하는 바는, 소비전력을 억제하면서 극히 고속의 연속촬영을 행할 수 있는 고체촬상소자를 제공하는 것에 있다. 또한 본 발명의 다른 목적은, 고속 연속촬영시에 화소신호의 S/N이나 다이내믹 레인지(dynamic range)를 향상시킴으로써, 화질을 향상시킬 수 있는 고체촬상소자를 제공하는 것에 있다.
상기 과제를 해결하기 위해서 이루어진 제1 발명에 관련된 고체촬상소자는,
⒜ 광을 수광해서 광전하를 생성하는 광전변환소자를 포함하는 화소를 복수 배열한 화소영역과,
⒝ 상기 화소영역과는 분리된 영역으로서, 상기 화소영역 내의 각 화소에 대응해서 출력된 신호를 유지하기 위한 복수의 기억부가 설치된 기억영역
을 가지고,
상기 화소영역 내의 각 화소로부터 각각 독립적으로 화소출력선이 상기 기억영역까지 연장 설치되고, 상기 화소출력선에 각각 상기 복수의 기억부가 접속되는 것을 특징으로 하고 있다.
제1 발명에 관련된 고체촬상소자는 CMOS 구조이며, 상기 광전변환소자는 예컨대 포토다이오드, 바람직하게는 매립형 포토다이오드로 할 수 있다. 또한, 기억부는 각 화소로부터의 출력신호를 유지하기 위해서 커패시터를 이용하는 것으로 할 수 있다.
이 발명에 관련된 고체촬상소자에서는, 화소영역 내의 각 화소로부터 각각 독립적으로 화소출력선이 기억영역까지 연장 설치되고, 각 화소출력선에 각각 상기 복수의 기억부가 접속되는 구성으로 하고 있다. 따라서, 각 화소의 광전변환소자에서 얻어진 광전하를 축적함으로써 얻은 전하에 따른 신호를, 화소마다 1개씩 마련된 화소출력선을 통해서 복수의 기억부에 차례대로 유지시킬 수 있다.
따라서, 기억부의 수만큼, 연속적으로 아날로그의 신호를 획득하여, 그 획득 종료의 후에 각 기억부로부터 차례대로 신호를 외부로 읽어내어 처리할 수 있다.
즉, 제1 발명에 관련된 고체촬상소자에서는, 소자 내에 각 화소에 대응한 복수의 기억부를 구비하지만, 종래의 축적용 CCD를 이용한 화소 주변 기록형 촬상소자와 같이 새로운 신호 전하를 유지할 때에 전체 게이트 부하를 일제히 구동할 필요는 없다. 따라서, 전력소비가 작으며, 고속구동의 경우라도 발열을 억제할 수 있다. 또한, 용량성 부하가 작으므로, 고속구동시에도 구동 파형의 변형이 작고, 각 화소로부터 기억부로의 신호 출력을 확실하게 행할 수 있다.
또한, 화소영역과 기억영역이 분리되어 있으므로, 화소영역 내의 화소수, 광전변환소자의 수광면의 면적, 화소영역 전체의 사이즈 등에 영향을 주지 않고, 1 화소에 대응하는 기억부의 수를 늘릴 수 있다. 이로써, 고속도로 연속촬영 가능한 프레임수를 충분히 확보할 수 있다.
또한, 화소영역과 기억영역이 분리되어 있으므로, 광전변환소자에 강한 광이 입사해서 과잉한 양의 광전하가 발생해도, 그것이 기억부까지 도달하는 것을 방지할 수 있다. 또한, 기억부에 있어서 예컨대 더블 폴리 실리콘 구조나 스택 구조 등의 커패시터에 의해 신호를 유지하는 구성으로 함으로써, 신호 읽기까지의 대기시간 중에 암전하가 발생하지도 않는다. 이로써, 신호의 S/N을 향상시킬 수 있으며, 예컨대 읽어낸 신호에 의해 재현되는 화상의 질을 향상시킬 수 있다.
상기 제1 발명에 관련된 고체촬상소자에 있어서, 상기 복수의 기억부는 각각 적어도 1개의 기억소자를 포함하고, 각 기억소자와 상기 화소출력선의 사이에 게이트 수단을 가지는 구성으로 할 수 있다. 이로써, 각 화소로부터 화소출력선에 출력된 신호를 임의의 하나의 기억소자에 선택적으로 기억시킬 수 있다.
상기 제1 발명에 관련된 고체촬상소자에 있어서, 화소영역 내의 각 화소는, 광전변환소자에서 생성된 광전하를 전하신호로부터 전압신호로 변환하는 검출 노드로 전송하는 전송소자와, 검출 노드와 각 화소의 화소출력선의 사이에 개재하여, 상기 검출 노드로부터 상기 화소출력선에 신호를 송출하는 버퍼 소자와, 적어도 광전변환소자 및 검출 노드를 리셋하는 리셋 소자를 가지는 구성으로 할 수 있다.
또한 상기 과제를 해결하기 위해서 이루어진 제2 발명에 관련된 고체촬상소자는,
⒜ 광을 수광해서 광전하를 생성하는 광전변환소자와,
⒝ 상기 광전변환소자에서 생성된 광전하를 전하신호로부터 전압신호로 변환하는 검출 노드에 전송하는 전송소자와,
⒞ 상기 검출 노드로부터 화소출력선에 출력신호를 송출하는 버퍼 소자와,
⒟ 적어도 상기 광전변환소자 및 상기 검출 노드를 리셋하는 리셋 소자와,
⒠ 상기 화소출력선을 통해서 동일 버퍼 소자로부터 보내지는 출력신호를 유지하는 복수의 기억부
를 가지고,
상기 광전변환소자, 상기 전송소자, 상기 버퍼 소자 및 상기 리셋 소자를 1 화소로 해서, 복수의 화소를 2차원 어레이 형상으로 화소영역 내에 설치하고, 각 화소에 각각 대응하는 상기 복수의 기억부를 집약해서, 상기 화소영역과는 분리된 기억영역 내에 설치한 것을 특징으로 한다.
상기 제1 발명 및 제2 발명에 관련된 고체촬상소자에 있어서, 검출 노드는 예컨대 확산층에 의한 플로팅 영역(플로팅 디퓨전)으로 할 수 있다. 또한, 전송소자, 리셋 소자는 각각 트랜지스터, 버퍼 소자는 1 내지 복수의 트랜지스터로 구성되는 소스 폴로어 앰프(source-follower amp)로 할 수 있다.
제2 발명에 관련된 고체촬상소자에서는, 화소마다 마련된 버퍼 소자에 의해 화소출력선과 검출 노드가 분리되므로, 연속촬영 프레임수를 늘리기 위해서 동일한 화소출력선에 접속되는 기억부의 수를 늘려도, 광전하 축적동작이 영향을 받지 않는다. 따라서, 1 화소에 대응하는 기억부의 수를 늘릴 수 있으며, 연속촬영 가능 프레임수를 충분히 확보할 수 있다.
이 제2 발명에 관련된 고체촬상소자에서는, 광전변환소자, 전송소자, 버퍼 소자 및 리셋 소자를 1 화소로 해서, 복수의 화소를 화소영역 내에 설치하고, 각 화소에 각각 대응하는 복수의 기억부를 집약하고 있다. 따라서, 이들 기억부를, 화소영역과는 분리된 기억영역 내에 설치한 구성으로 할 수 있다. 이로써, 상기 제1 발명에 관련된 고체촬상소자와 마찬가지로, 화소영역과 기억영역을 분리한 효과를 얻을 수 있다.
또한 제1 발명 및 제2 발명에 관련된 고체촬상소자에 있어서, 화소영역 내의 각 화소는, 광전하를 축적하는 광전하 축적동작시에 상기 광전변환소자로부터 상기 전송소자를 통해서 넘친 또는 상기 검출 노드로부터 넘친 광전하를 축적하는 전하축적소자를 적어도 1개 가지는 구성으로 하면 바람직하다. 여기서 전하축적소자는 커패시터로 할 수 있다.
광전변환소자에서 생성된 광전하는 광전변환소자 내의 용량으로 유지되고, 신호 읽기시에 전송소자를 통하여 예컨대 플로팅 디퓨전 등의 검출 노드에서 전압신호로 변환된다. 광전변환 게인을 올려서 광감도를 높일 경우, 플로팅 디퓨전의 변환용량은 작은 쪽이 바람직하다. 그러나, 작은 변환용량의 플로팅 디퓨전은 큰 신호 전하를 취급할 수 없다. 또한 광전변환소자로부터 넘친 광전하는 폐기되어 버려 이용되지 않으므로, 결과적으로 다이내믹 레인지를 저하시키게 된다. 이에 대하여, 광전변환소자로부터 전송소자를 통해서 넘친 광전하, 또는 검출 노드로부터 넘친 광전하를 축적하는 전하축적소자를 마련함으로써, 강한 광의 입사에 의해 과잉으로 발생한 광전하를 폐기하지 않고, 일단 전하축적소자에 모아서 신호에 반영시키는 것이 가능하게 된다.
또한 검출 노드와 전하축적소자의 사이에 축적 트랜지스터를 개재시킴으로써, 오버플로 후의 신호 읽기시에는 검출 노드의 일부가 되는 전하축적소자를, 오버플로 전(前) 신호 읽기시에는 분리할 수 있다. 따라서, 소(小)신호 전하시의 검출 노드(플로팅 디퓨전)의 변환용량을 작게 해서, 광전변환 게인을 올릴 수 있다. 한편, 신호 전하가 클 때에는 오버플로 후(後) 신호를 전하축적소자와 플로팅 디퓨전의 합성용량으로써 검출한다. 이로써, 강한 광이 입사했을 때에 다량으로 생성된 광전하도 폐기하지 않고 이용하여, 넓은 다이내믹 레인지를 실현할 수 있다.
제1 발명에 관련된 고체촬상소자에 있어서, 화소영역 내에서 상기 복수의 화소는 일차원적으로 배열되어 있어도 좋지만, 특히, 2차원 어레이 형상으로 배치되어 있는 구성으로 할 수 있다. 즉, 화소영역 내에서 N행×M열(N, M은 2 이상의 정수(整數))로 화소가 배열된 구성으로 하면 좋다.
또한, 화소마다 각각 독립된 화소출력선을 가지므로, 전체 화소 동시에 신호를 기억부에 옮기는 읽기 동작을 실행할 수 있다. 따라서, 제1 발명 및 제2 발명에 관련된 고체촬상소자에서는, 각 화소에 있어서의 광전하 축적동작과 각 화소출력선을 통한 각 화소로부터의 신호의 읽기 동작이, 전체 화소에서 동시에 실행되도록 각 화소에 공급되는 제어신호가 공통화되어 있는 구성으로 하면 좋다.
이로써, 각 화소로부터 기억부에 신호를 출력하는 동작을 단시간에 행할 수 있으므로, 광전하 축적동작과 읽기 동작의 사이클을 고속으로 반복할 수 있다. 또한, 1 사이클 중에서 광을 수광해서 그에 따라 생성한 광전하를 축적하는 동작기간을 상대적으로 길게 할 수 있으므로, 감도의 향상에 유리하다.
또한 제1 발명 및 제2 발명에 관련된 고체촬상소자에서는, 각 화소에 있어서의 광전하 축적동작과 각 화소출력선을 통한 각 화소로부터의 신호의 읽기 동작이 전체 화소에서 동시에 반복되며, 또한, 신호의 읽기 동작마다 각 화소출력선을 통해서 보내지는 신호가 상기 복수의 기억부에 차례대로 유지되도록, 각 화소 및 기억부에 대하여 제어신호를 공급하는 구성으로 하면 좋다.
이로써, 어느 시점에서 촬영에 의해 각 화소에서 취득한 신호(화소신호)를 일제히 기억부에 옮기고, 신속하게 다음 촬영을 실행할 수 있다. 이로써, 고속으로 연속적인 촬영을 행할 수 있다.
또한 제1 발명 및 제2 발명에 관련된 고체촬상소자에서는, 1 화소에 대응한 복수의 기억부 각각이, 독립적으로 각 화소로부터의 출력신호를 유지 가능한 복수의 기억소자를 가지고, 1회의 광전하 축적동작의 사이클 중에서, 각 화소 내에서 광전변환소자 및 검출 노드가 리셋 되었을 때에 남는 노이즈 성분과, 광전하의 축적에 의한 전하에 따른 신호가, 동일한 기억부에서 다른 기억소자에 유지되도록, 각 화소 및 기억부에 대하여 제어신호를 공급하는 구성으로 하는 것이 바람직하다.
이 구성에서는, 예컨대 외부에서 (또는 내장한 연산수단에 의해) 신호로부터 노이즈 성분을 빼도록 하는 연산을 행함으로써, 각종 소자에 유래하는 고유 노이즈의 영향을 경감하여, 더욱 순도가 높은 (즉 S/N이 높은) 화소신호를 얻을 수 있다. 이로써, 촬영화상의 고화질화에 유리하다.
또한 제1 발명 및 제2 발명에 관련된 고체촬상소자에서는, 1 화소에 대응한 복수의 기억부 각각이, 독립적으로 각 화소로부터의 출력신호를 유지 가능한 복수의 기억소자를 가지고, 1회의 광전하 축적동작의 사이클 중에서, 각 화소 내에서 광전변환소자 및 검출 노드가 리셋 되었을 때에 남는 노이즈 성분, 광전하를 축적할 때에 전하축적소자에 넘쳐 나오기 전의 전하에 따른 신호, 및 광전하를 축적할 때에 전하축적소자에 넘쳐 나온 후의 전하에 따른 신호가, 동일한 기억부에서 다른 기억소자에 유지되도록, 각 화소 및 기억부에 대하여 제어신호를 공급하는 구성으로 하면 더욱 바람직하다.
이 구성에 의하면, 강한 광의 입사에 의해 과잉으로 발생한 광전하를 낭비하지 않고 신호에 반영시킴으로써 다이내믹 레인지의 확대를 도모하면서, 각종 소자에 유래하는 고유 노이즈의 영향도 경감할 수 있다. 이로써, 촬영화상의 고화질화에 한층 유리하며, 예컨대 고속 현상의 물리적 해석 등에 유익한 정보를 제공할 수 있다.
또한 제1 발명 및 제2 발명에 관련된 고체촬상소자에서는, 동일한 열 또는 행에 속하는 복수의 화소로부터의 화소출력선을 열마다 또는 행마다 집약해서 수직방향 또는 수평방향으로 설치한 구성으로 할 수 있다.
또한, 화소영역을 수직방향 및/또는 수평방향으로 복수로 구획하고, 각각의 구획 화소영역 중에서 동일한 열 또는 행에 속하는 복수의 화소로부터의 화소출력선을 열마다 또는 행마다 집약해서 수직방향 또는 수평방향으로 설치한 구성으로 해도 좋다.
이와 같이 각 화소로부터 신호를 인출하는 화소출력선을 열마다 또는 행마다 집약해서 설치함으로써, 화소영역 내에서 복수의 화소를 편중되지 않고 밸런스 좋게 설치할 수 있으며, 2차원 화상을 재현하기 위한 화상처리가 용이해서 화질의 향상도 기대할 수 있다. 또한, 본 고체촬상소자를 제조할 때에 패터닝이 용이하다.
또한 제1 발명 및 제2 발명에 관련된 고체촬상소자에서는, 화소영역은 평면에서 볼 때 직사각형상이며, 기억영역은 화소영역의 4변 중의 1 내지 복수의 외측에 배치되는 구성으로 하면 좋다. 또한, 상기 구획 화소영역에 대응해서 기억영역을 분할하고, 그 분할 기억영역을 각각 화소영역의 4변 중 다른 변의 외측에 배치한 구성으로 해도 좋다. 이로써, 화소출력선의 배선을 위한 영역을 가능한 한 작게 할 수 있다. 또한, 예컨대 반도체칩 전체에서의 레이아웃을 효율적으로 행할 수 있다. 그 때문에, 같은 화소수, 같은 연속촬영 프레임수의 조건 하에서, 반도체칩 면적을 작게 할 수 있고, 비용적으로 유리하게 된다.
또한, 제1 발명 및 제2 발명에 관련된 고체촬상소자에서는, 상기 복수의 화소출력선을 상기 광전변환소자 상에 배치한 구성으로 해도 좋다. 또한, 집광율을 향상시키기 위해서, 상기 복수의 화소출력선 상에, 개략 구면(球面)의 일부 또는 개략 원주(圓柱)의 일부의 형상을 가지는 복수의 온칩 마이크로 렌즈를 화소출력선 간에 결상하도록 배치한 구성으로 해도 좋다. 이와 같이, 상기 복수의 화소출력선을 상기 광전변환소자 상에 배치해서 복수의 온칩 마이크로 렌즈를 화소출력선 간에 결상하도록 배치함으로써, 실효 개구율의 열화를 억제하여, 화소 피치를 축소할 수 있다. 따라서, 다(多)화소화나 칩 사이즈 축소의 점에서 유리하다.
또한, 제1 발명 및 제2 발명에 관련된 고체촬상소자에서는, 동일 반도체칩 상의 동일 면에 화소영역과 기억영역을 마련하는 구성으로 해도 좋은 것은 당연하지만, 그 이외의 각종 태양을 채택할 수 있다. 일태양으로서, 각 화소의 적어도 광전변환소자를, 반도체기판의 기억영역이 형성된 소자형성면과는 반대측의 이면(裏面)에 배치하고, 이 이면을 광입사면으로 한 구성으로 해도 좋다.
이와 같이 광전변환소자의 배치면과 기억영역을 다른 면으로 함으로써, 각 광전변환소자의 수광면을 넓게 확보할 수 있으며, 특히 양자 효율과 개구율을 높이고, 감도를 높게 할 수 있다. 따라서, 광전하 축적시간을 짧게 할 수 있고, 연속촬영의 고속화를 도모하는데 유리하다. 또한, 화소영역과 기억영역을 명확히 분리할 수 있으며, 화소신호의 S/N 향상의 점에서도 유리하다.
또한 제1 발명 및 제2 발명에 관련된 고체촬상소자의 다른 태양으로서, 절연물층으로 분리된 복수의 반도체층을 가지는 3차원 집적회로로 하여 구성되고, 상기 화소영역과 상기 기억영역이 다른 반도체층에 형성되어 있는 것으로 해도 좋다. 또 다른 태양으로서, 복수의 반도체 집적회로 소자로 구성되고, 상기 화소영역과 상기 기억영역이 다른 반도체 집적회로 소자에 형성되어 있는 것으로 해도 좋다.
즉, 제1 발명 및 제2 발명에 관련된 고체촬상소자는 단일의 반도체칩으로 구성되는 소자일 필요는 없고, 복수의 반도체칩을 이용해서 이들을 가로방향(반도체칩의 연전(延展)방향)으로 나열된 또는 반도체칩의 두께방향으로 적층시킨 구조로 해도 좋다. 복수의 반도체칩 간의 결선을 행하기 위해서 와이어 본딩을 이용해도 좋지만, 주지(周知)의 플립 칩 기술을 이용하면 칩 간의 배선을 짧게 할 수 있으며, 또한 소자 전체를 소형화하는 것에도 유리하다.
또한, 제1 발명 및 제2 발명에 관련된 고체촬상소자에서는, 상기 기억부는, 커패시터와, 화소출력선을 통해서 보내지는 각 화소로부터의 출력신호를 상기 커패시터에 보내는 스위치 소자를 포함하는 구성으로 해도 좋다.
제1 발명 및 제2 발명에 관련된 고체촬상소자에 의하면, 소비전력을 억제하면서 고속동작을 달성할 수 있으며, 예컨대 100만 프레임/초 이상이나 되는 고속도에서의 연속적인 촬영 가능 프레임수도 충분히 확보할 수 있다. 이로써, 종래의 고체촬상소자를 이용하는 경우에 비해서 더욱더 촬영의 고속화를 실현할 수 있으며, 고속 현상의 해석에 유익한 정보를 얻을 수 있게 된다. 또한, 암전하나 과잉한 광전하의 유입 등에 의한 신호의 열화가 경감되므로, S/N이 개선되어, 고속촬영시의 화질의 향상을 도모할 수 있다.
도 1은, 본 발명의 일실시예인 고체촬상소자의 반도체칩 상의 개략 레이아웃을 나타낸 평면도.
도 2는, 본 실시예의 고체촬상소자에 있어서 화소영역 내의 1개의 화소의 개략 레이아웃을 나타낸 평면도.
도 3은, 본 실시예의 고체촬상소자에 있어서의 요부의 블럭 구성도.
도 4는, 본 실시예의 고체촬상소자에 있어서의 1개의 화소의 회로 구성도.
도 5는, 본 실시예의 고체촬상소자에 있어서 1개의 화소에 있어서의 광전변환부의 개략 레이아웃을 나타낸 평면도.
도 6은, 도 5 중의 A-A'선 종단면에 있어서의 개략 포텐셜 도면.
도 7은, 본 실시예의 고체촬상소자에 있어서 수직방향으로 배열된 132개의 화소에 대응하는 1개의 기억부 유닛의 개략구성도.
도 8은, 본 실시예의 고체촬상소자에 있어서의 1개의 기억부의 회로구성도.
도 9는, 본 실시예의 고체촬상소자에 있어서의 1개의 기억소자부의 개략 레이아웃을 나타낸 평면도.
도 10은, 본 실시예의 고체촬상소자에 있어서 각 기억부에 유지되어 있는 신호를 축차 읽어내는 개략 구성을 나타낸 블럭도.
도 11은, 본 실시예의 고체촬상소자에 있어서 광전하 축적시간이 짧을 경우의 동작 모드의 타이밍 도면.
도 12는, 도 11의 동작에 있어서의 각 화소 내의 개략 포텐셜 도면.
도 13은, 본 실시예의 고체촬상소자에 있어서 광전하 축적시간이 상대적으로 길 경우의 동작 모드의 타이밍 도면.
도 14는, 도 13의 동작에 있어서의 각 화소 내의 개략 포텐셜 도면.
도 15는, 본 실시예의 고체촬상소자에 있어서의 화소신호의 축차 읽어낼 때의 동작 타이밍 도면.
도 16은, 본 실시예의 고체촬상소자에 있어서의 수평 시프트 레지스터의 요부의 동작 타이밍 도면.
도 17은, 본 실시예의 고체촬상소자에 있어서의 수직 시프트 레지스터의 요부의 동작 타이밍 도면.
이하, 본 발명의 일실시예인 고체촬상소자에 대해서, 첨부 도면을 참조하여 설명한다.
우선 본 실시예에 의한 고체촬상소자의 전체의 구성 및 구조에 대해서 설명한다. 도 1은 본 실시예의 고체촬상소자의 반도체칩 상의 개략 레이아웃을 나타낸 평면도, 도 3은 본 실시예의 고체촬상소자에 있어서의 요부의 블럭 구성도이다.
도 1에 나타낸 바와 같이, 이 고체촬상소자에 있어서는, 광을 수광해서 화소마다의 신호를 생성하기 위한 화소영역(2(2a, 2b))과, 상기 신호를 소정 프레임(코마)수분 유지하기 위한 기억영역(3a, 3b)이, 반도체기판(1) 상에서 혼재하지 않고 완전히 분리되어, 각각 한데 모인 영역으로서 마련되어 있다. 대략 직사각형상의 화소영역(2) 내에는, N행, M열의 합계 N×M개의 화소(10)가 2차원 어레이 형상으로 배치되고, 이 화소영역(2)은 각각 (N/2)×M개의 화소(10)가 배치된 제1 화소영역(2a), 제2 화소영역(2b)의 2개로 분할되어 있다. 이 제1 화소영역(2a), 제2 화소영역(2b)이 각각 본 발명에 있어서의 구획 화소영역에 상당한다.
제1 화소영역(2a)의 하측에는, 소면적의 제1 전류원영역(6a)을 끼워 제1 기억영역(3a)이 배치되고, 제2 화소영역(2b)의 상측에는, 동일하게 소면적의 제2 전류원영역(6b)을 끼워 제2 기억영역(3b)이 배치되어 있다. 이 제1 기억영역(3a), 제2 기억영역(3b)이 각각 본 발명에 있어서의 분할 기억영역에 상당한다. 제1 및 제2 기억영역(3a, 3b)에는 각각, 기억영역(3a, 3b)으로부터의 신호의 읽기를 제어하기 위한 시프트 레지스터나 디코더 등의 회로를 마련한, 제1 및 제2 수직주사 회로영역(4a, 4b)과, 제1 및 제2 수평주사 회로영역(5a, 5b)이 마련되어 있다. 즉, 화소영역(2)을 상하로 구획하는 수평선을 경계로 해서, 상하 대칭의 구조로 되어 있다. 이 상하의 구조나 동작은 같으므로, 이하의 설명에서는, 아래쪽의 제1 화소영역(2a), 제1 기억영역(3a), 제1 수직주사 회로영역(4a), 제1 수평주사 회로영역(5a)의 구조 및 동작을 중심으로 서술하는 것으로 한다.
화소수, 즉 상기 N, M의 값은 각각 임의로 정할 수 있으며, 이들의 값을 크게 하면 화상의 해상도는 올라가지만, 그 반면, 전체의 칩 면적이 커지든가, 혹은 1 화소당 칩 면적이 작아진다. 여기서는, 고속도 촬영을 목적으로 한 고체촬상소자로서, N＝264, M＝320으로 하고 있다. 따라서, 제1, 제2 화소영역(2a, 2b)에 각각 배치되는 화소수는, 도 3 중에 기재한 바와 같이, 132×320이다.
도 2는, 화소영역(2(2a, 2b)) 중 1개의 화소(10)의 개략 레이아웃을 나타낸 평면도이다. 1개의 화소(10)가 차지하는 영역은 거의 정사각형이며, 이 내부는 3개의 영역, 즉, 광전변환영역(11), 화소회로영역(12), 및 배선영역(13)으로 크게 구별된다. 배선영역(13)에는, (N/2)＋α개의 화소출력선(14)이 세로방향으로 연신(延伸)하도록 설치되어 있다. 여기서 α는 0이어도 좋고, 그 경우, 본 예에서는 배선 개수는 132개가 된다. 단, 일반적으로, 이와 같이 평행하게 연신하는 배선(예컨대 Al 등의 금속배선)을 다수 형성하는 경우에, 양단(兩端)의 배선의 폭이나 기생(寄生) 용량이 달라지기 쉬우므로, 양단에 1개씩 더미의 배선을 마련한다. 그 경우에는, α＝2로, 배선 총수는 134개가 된다.
도 4는 도 2에 나타낸 1개의 화소(10)의 회로구성도이다. 도 4에 나타낸 바와 같이, 각 화소(10)는, 광을 수광해서 광전하를 생성하는 포토다이오드(본 발명에 있어서의 광전변환소자에 상당)(31)와, 포토다이오드(31)에 근접해서 마련된 광전하를 전송하기 위한 전송 트랜지스터(본 발명에 있어서의 전송소자에 상당)(32)와, 전송 트랜지스터(32)를 통하여 포토다이오드(31)에 접속되어, 광전하를 일시적으로 축적함과 함께 전압신호로 변환하는 플로팅 디퓨전(FD)(본 발명에 있어서의 검출 노드에 상당)(33)과, 광전하 축적 동작시에 포토다이오드(31)로부터 전송 트랜지스터(32)를 통해서 넘치는 전하를 축적하기 위한 축적 트랜지스터(34) 및 축적 커패시터(본 발명에 있어서의 전하축적소자에 상당)(36)와, 플로팅 디퓨전(33) 및 축적 커패시터(36)에 축적된 전하를 배출하기 위한 리셋 트랜지스터(본 발명에 있어서의 리셋 소자에 상당)(35)와, 플로팅 디퓨전(33)에 축적된 전하 또는 플로팅 디퓨전(33) 및 축적 커패시터(36)의 양쪽에 축적된 전하를 전압신호로서 출력하기 위한, 종속 접속된 2개의 PMOS형 트랜지스터(37, 38), 동일하게 종속 접속된 2개의 NMOS형 트랜지스터(40, 41)의 2단 구성인 소스 폴로어 앰프(본 발명에 있어서의 버퍼 소자에 상당)를 포함해서 구성된다.
다만, 도 4에서는, 소스 폴로어 앰프(43) 초단(初段)의 2개의 트랜지스터(37, 38)에 전류를 공급하기 위한 전류원(39)을 화소(10) 내에 기술하고 있으나, 실제로는 각 화소(10) 내가 아니고 제1 전류원영역(6a) 또는 제2 전류원영역(6b)에 배치되어 있다.
전송 트랜지스터(32), 축적 트랜지스터(34), 리셋 트랜지스터(35), 및, 소스 폴로어 앰프(43)의 선택 트랜지스터(38, 41)의 게이트 단자에는, 각각 φT, φC, φR, φX인 제어신호를 공급하기 위한 구동 라인(15)이 접속된다. 도 3에 나타낸 바와 같이, 이들 구동 라인은 모든 화소(제2 화소영역(2b) 내의 화소도 포함해서)에 공통이다.
소스 폴로어 앰프(43)의 2단째 트랜지스터(41)의 출력(42)이, 상술한 배선영역(13)에 설치되는 132개의 화소출력선(14) 중 1개(도 4에서는 부호 141로 나타낸 화소출력선)에 접속된다. 이 화소출력선(141)은 각 화소(10)마다 1개씩 마련되어 있으므로, 1개의 화소출력선(141)에는 화소(10)(즉 소스 폴로어 앰프(43))는 1개밖에 접속되지 않는다.
소스 폴로어 앰프(43)는, 화소출력선(141)을 고속으로 구동하기 위한 전류 버퍼의 기능을 가진다. 각 화소출력선(141)은, 도 3에 나타낸 바와 같이, 화소영역(2a)으로부터 기억영역(3a)까지 연신되어 있으므로, 어느 정도 큰 용량성 부하가 되고, 이것을 고속으로 구동하기 위해서는 큰 전류를 흐르게 하는 것이 가능한, 큰 사이즈의 트랜지스터가 필요하다. 그러나, 검출 감도를 높이기 위해 광전변환 게인을 올리기 위해서는, 광전하를 전압으로 변환하기 위한 플로팅 디퓨전(33)의 용량은 가능한 한 작은 쪽이 좋다. 플로팅 디퓨전(33)에 접속되는 트랜지스터의 게이트 단자의 기생 용량은 플로팅 디퓨전(33)의 용량을 실효적으로 증가시키므로, 상기 이유에 의해, 이 트랜지스터는 게이트 입력용량이 작은 소형 트랜지스터인 것이 바람직하다. 따라서, 출력측에서의 대전류의 공급과 입력측에서의 저용량을 충족시키기 위해서, 소스 폴로어 앰프(43)를 2단 구성으로 하고, 초단의 트랜지스터(37)를 소형 트랜지스터로 함으로써 입력 게이트 용량을 억제하고, 후단의 트랜지스터(40, 41)는 큰 트랜지스터를 사용해서 큰 출력전류를 확보할 수 있도록 하고 있다.
또한, 소스 폴로어 앰프(43)에 있어서, 초단의 선택 트랜지스터(38)는 없어도 상관없지만, 후단의 선택 트랜지스터(41)가 OFF상태일 때에 동시에 선택 트랜지스터(38)도 OFF함으로써, 전류원(39)으로부터 트랜지스터(37)로 전류가 흐르지 않도록 하여 그만큼 전류소비를 억제할 수 있다.
도 5는 1개의 화소(10)에 있어서의 광전변환영역(11)의 개략 레이아웃을 나타낸 평면도, 도 6은 도 5 중의 A-A'선 종단면에 있어서의 개략 포텐셜 도면이다. 대략 직사각형상의 수광면을 가지는 포토다이오드(31)는 매립 포토다이오드 구조이다. 고속촬영에서는 노광시간이 극단적으로 짧기 때문에, 적절한 노출을 확보하기 위해서는 각 화소의 포토다이오드 수광면의 면적을 가능한 한 넓게 해서, 입사(수광)하는 광량을 가능한 한 늘릴 필요가 있다. 그러나, 일반적으로, 포토다이오드 수광면의 면적을 넓게 하면, 특히 그 주변측에서 생성된 광전하가 검출 노드인 플로팅 디퓨전으로 이동할 때까지의 소요 시간이 문제가 되고, 고속촬영이 짧은 1 사이클 기간 중에 전송할 수 없는 전하는 낭비가 되거나, 잔상현상을 일으키는 원인이 되거나 한다. 따라서, 본 실시예의 고체촬상소자에서는, 다음과 같은 특수한 구조를 채용함으로써 전하전송의 속도향상을 도모하고 있다.
통상, 플로팅 디퓨전은 포토다이오드의 측방에 배치되지만, 이 고체촬상소자에서는, 도 5에 나타낸 바와 같이, 포토다이오드(31)의 거의 중앙부에 소면적의 플로팅 디퓨전(331)이 형성되고, 그 플로팅 디퓨전(331)을 둘러싸도록 환상(環狀)으로 전송 트랜지스터(32)의 게이트가 마련되어 있다. 이로써, 포토다이오드(31)의 주변부로부터 플로팅 디퓨전(331)까지의 광전하의 이동거리가 가능한 한 짧아지도록 하고 있다.
또한, 포토다이오드(31)를 형성할 때에, 복수의 포토마스크를 사용함으로써, 포토다이오드(31)의 주변부로부터 중앙(즉 플로팅 디퓨전(331))을 향해서 불순물 도프(dope)량 또는 불순물 도프 깊이의 구배(句配)를 마련하고 있다. 그에 따라, 포토다이오드(31)의 PN 접합에 적절한 바이어스 전압이 인가된 상태에서, 도 6⒜에 나타낸 바와 같이, 외측으로부터 내측을 향해서 아래쪽으로 경사지는 포텐셜 구배가 형성되도록 하고 있다. 이 제조의, 즉 프로세스상 형성되는 포텐셜 구배에 의해, 광의 수광에 의해 생성된 광전하는 주변부에서 생성한 것만큼 크게 가속화되어 중앙측으로 진행한다. 따라서, 전송 트랜지스터(32)가 OFF상태이면, 도 6⒜에 나타낸 바와 같이 전송 트랜지스터(32)의 환상(環狀) 게이트의 주위에 광전하가 집적되고, 전송 트랜지스터(32)가 ON상태이면, 도 6⒝에 나타낸 바와 같이, 광전하는 전송 트랜지스터(32)를 경유해서 플로팅 디퓨전(331)에 떨어진다. 어느 쪽이든, 포토다이오드(31)에서 생성된 광전하를 높은 확률로 또한 신속하게 플로팅 디퓨전(331)에 전송할 수 있다.
포토다이오드(31)의 중앙부에 플로팅 디퓨전(331)을 마련함으로써 상술한 바와 같은 큰 이점이 있기는 하지만, 오버플로한 광전하를 축적하는 축적 커패시터(36) 등은 플로팅 디퓨전(331)에 근접해서 배치하면 개구율이 저하된다고 하는 문제가 발생한다. 그런 이유로, 상기 플로팅 디퓨전(이하, 제1 플로팅 디퓨전이라 한다)(331)과는 별도로 화소회로영역(12) 중에 제2 플로팅 디퓨전(332)을 확산층으로서 형성하고, 제1 플로팅 디퓨전(331)과 제2 플로팅 디퓨전(332)의 사이를 알루미늄(Al) 등에 의한 금속배선(333)으로 접속함으로써 동(同)전위가 되도록 하고 있다. 즉, 제1 플로팅 디퓨전(331) 및 제2 플로팅 디퓨전(332)이 일체가 되어, 도 4에서 나타낸, 전하신호를 전압신호로 변환하는 검출 노드로서의 플로팅 디퓨전(33)으로서 기능한다.
다음으로, 제1 및 제2 기억영역(3a, 3b) 내의 구성의 상세에 대해서 설명한다. 도 3에 나타낸 바와 같이 제1 및 제2 기억영역(3a, 3b) 내에는, 수직방향으로 나열된 132개의 화소(10)에 대하여 각각 접속된 132개의 화소출력선(14)의 연신방향을 따라, 축적 프레임수(L)분의 기억부 유닛(20)이 배열되어 있다. 이 예에서는, 축적 프레임수(L) 즉 연속촬영 프레임수는 104이며, 수직방향으로 104개의 기억부 유닛(20)이 배열되고, 또한 이것이 수평방향으로 320개 나열되어 있다. 따라서, 제1 기억영역(3a)에는 104×320개의 기억부 유닛(20)이 설치되어 있다. 제2 기억영역(3b)에도 같은 수의 기억부 유닛(20)이 설치되어 있다.
도 7은 1개의 기억부 유닛(20)의 내부구성을 나타낸 개략도이다. 1개의 기억부 유닛(20) 내에는, 수평방향으로 11개, 수직방향으로 12개의, 합계 132개의 기억부(22)가 설치되어 있고, 각 기억부(22)는 각각 다른 1개씩의 화소출력선(141)에 접속되어 있다. 화소출력선(141)을 통하여, 각 기억부(22)는 각각 화소(10)에 1대 1로 대응하고 있으며, 1개의 기억부 유닛(20) 내의 132개의 기억부(22)에는, 화소영역(2a) 내의 수직방향의 132개의 화소(10)의 출력신호가 각각 유지된다. 따라서, 수평방향으로 나열된 320개의 기억부 유닛(20)(도 3 중에서 부호 21로 나타낸 기억부 유닛행)에, 320×132 화소(픽셀)로 이루어지는 1 프레임의 화소신호가 유지되게 되어, 이것이 수직방향으로 104개 배열되어 있음으로써 104 프레임분의 화소신호의 유지가 가능하게 되어 있다.
또한, 각 기억부 유닛(20)에 있어서, 132개의 기억부(22)의 모든 신호출력선은 접속되어서 1개의 신호출력선(23)으로 되어 있고, 또한 도 3에 나타낸 바와 같이 수평방향으로 나열된 기억부 유닛(20)은 인접하는 10개씩 1세트가 되어, 각 세트마다 10개의 기억부 유닛(20)의 출력선은 접속되어서 1개의 신호출력선(23)으로 되어 있고, 수직방향의 104개의 기억부 유닛(20)의 신호출력선(23)도 접속되어 있다. 따라서, 전부해서 신호출력선(23)의 수는 상기 세트의 수만큼, 즉 32개이며, 이것이 병렬로 출력된다. 또한, 제2 기억영역(3b)으로부터도 같은 수의 신호출력선이 인출되므로, 전부해서 64개의 출력신호선을 통해서 병렬로 신호 읽기가 행하여진다.
도 8은 1개의 기억부(22)의 회로구성을 나타낸 도면, 도 9는 1개의 기억부(22)의 개략 레이아웃을 나타낸 평면도이다. 1개의 화소출력선(141)에 접속된 샘플링 트랜지스터(26(26a∼26d))와, 샘플링 트랜지스터(26)를 통하여 화소출력선(141)에 접속되는 커패시터(25(25a∼25d))와, 커패시터(25)에 유지된 아날로그 전압신호를 읽어내기 위한 읽기 트랜지스터(27(27a∼27d))로 최소 기억단위인 기억소자(24(24a∼24d))가 구성되고, 1개의 기억부(22)는, 4개의 기억소자(24a∼24d)가 1세트로 되어 구성된다. 따라서, 1개의 기억부(22)에는, 동일한 화소로부터 보내지는 4개의 다른 아날로그 전압신호를 유지하는 것이 가능하다. 4개의 읽기 트랜지스터(27a∼27d)를 통한 신호출력선(23a, 23b, 23c, 23d)은 도 8, 도 9에 나타낸 바와 같이 각각 독립적으로 마련되어 있으므로, 도 7에 나타낸 신호출력선(23)은 실제로는 4개(신호출력선(23a, 23b, 23c, 23d)) 존재한다.
이것은, 후술하는 바와 같은 다이내믹 레인지 확대처리를 행하기 위해서, 오버플로 전의 전하에 따른 신호, 오버플로 후의 전하에 따른 신호, 오버플로 전의 전하에 따른 신호에 포함되는 노이즈 신호, 오버플로 후의 전하에 따른 신호에 포함되는 노이즈 신호의 4개의 아날로그 전압신호를 독립적으로 유지하기 때문이다. 그러나, 반드시 그러한 목적에 구애되지 않고, 다른 동작 태양으로 각 기억소자(24a∼24d)를 이용할 수도 있다. 예컨대, 각 화소(10)의 축적 커패시터(36)를 이용하지 않는 것이면, 오버플로 후의 신호나 오버플로 후의 신호에 포함되는 노이즈 신호는 고려할 필요가 없으며, 그만큼 연속촬영의 프레임수를 늘리는 것에 기억소자(24)를 이용할 수 있다. 이로써, 2배의 208 프레임의 연속촬영이 가능하게 된다. 또한, 노이즈 제거도 행하지 않는 것이면, 더욱 2배인 416 프레임의 연속촬영이 가능하게 된다.
커패시터(25a∼25d)는 각 화소(10) 내의 축적 커패시터(36)와 마찬가지로, 예컨대 더블 폴리 실리콘 게이트 구조나 스택 구조에 의해 형성할 수 있다. CCD 구조를 이용한 전하유지를 행하는 경우, 열여기 등에 의한 암전하에 유래하는 위(僞)신호가 광신호에 가산된다는 문제가 있지만, 더블 폴리 실리콘 게이트 구조나 스택 구조의 커패시터(25a∼25d)에서는 그러한 암전하의 발생이 없으므로 위신호가 가산되지 않고, 외부에 읽어내는 신호의 S/N을 높게 할 수 있다.
다만, 커패시터(25a∼25d)는 단위면적당 용량이 큰 것이 바람직하기 때문에, 고유전율의 절연막을 이용하면 좋다. 이로써, 기억영역(3a, 3b)의 면적을 억제할 수 있고, 이 고체촬상소자의 칩 면적도 억제할 수 있다. 또한, 단위면적당 용량을 더욱 크게 하기 위해서, 커패시터(25a∼25d)의 절연막을 트렌치 구조 등의 비평면구조로 해도 좋다.
도 10은, 기억영역(3a) 내의 각 기억부에 유지되어 있는 신호를, 상술한 바와 같은 신호출력선(23)을 통해서 읽어내기 위한 개략 구성을 나타낸 블럭도이다. 2차원 어레이 형상으로 배치된 기억부 유닛(20(20-01∼20-10))의 수직방향의 1열마다 수평 시프트 레지스터(HSR1∼HSR320)가 배치되고, 수평방향의 1행마다 수직 시프트 레지스터(VSR1∼VSR104)가 배치되어 있다. 축차 읽기시에는, 수평 시프트 레지스터(HSR1∼HSR320)와 수직 시프트 레지스터(VSR1∼VSR104)의 조합에 의해 기억부 유닛(20)이 선택되고, 선택된 기억부 유닛(20) 중에서 차례대로 기억부(22)가 선택되어서 화소신호를 읽어내도록 되어 있다.
계속해서, 본 실시예의 고체촬상소자를 이용해서 고속연속촬영을 행할 때의 동작에 대해서 설명한다. 우선 각 화소(10)에 있어서의 광전변환 동작과 이로써 생성되는 신호를 1개의 기억부(22)에 격납할 때까지의 동작에 대해서, 도 11∼도 14에 의해 설명한다.
본 실시예의 고체촬상소자에서는, 광전하 축적시간이 짧은 경우와 광전하 축적시간이 상대적으로 긴 경우로 다른 2개의 동작 모드를 선택할 수 있다. 목표로서, 전자는 광전하 축적시간이 10㎲정도 이하의, 플로팅 디퓨전에서 발생하는 암전하량을 무시 가능하다고 생각되는 경우이며, 100만 프레임/초 이상의 고속촬영을 행할 경우에는 이 동작 모드를 채용하는 것이 바람직하다.
(A) 광전하 축적시간이 짧은 경우의 동작 모드
도 11은 광전하 축적시간이 짧은 경우의 동작 모드의 구동 타이밍 도면, 도 12는 이 동작에 있어서의 각 화소(10) 내의 개략 포텐셜 도면이다. 여기서, 도 12(후술의 도 14도 마찬가지)에서 CPD, CFD, CCS는 각각 포토다이오드(31), 플로팅 디퓨전(33), 축적 커패시터(36)의 용량을 나타내고, CFD＋CCS는 플로팅 디퓨전(33)과 축적 커패시터(36)의 합성용량을 나타낸다.
이 경우, 각 화소(10)에 공급하는 공통의 제어신호인 φX를 하이 레벨로 해서, 소스 폴로어 앰프(43) 내의 선택 트랜지스터(38, 41)를 함께 ON상태로 유지한다. 그리고, 광전하 축적을 행하기 전에, 동일하게 공통의 제어신호인 φT, φC, φR을 하이 레벨로 하여, 전송 트랜지스터(32), 축적 트랜지스터(34), 및 리셋 트랜지스터(35)를 함께 ON한다(시각 t0). 이로써, 플로팅 디퓨전(33) 및 축적 커패시터(36)는 리셋(초기화) 된다. 또한 이때, 포토다이오드(31)는 완전히 공핍화된 상태에 있다. 이때의 포텐셜의 상태가 도 12⒜이다.
다음으로 φR을 로우 레벨로 해서 리셋 트랜지스터(35)를 OFF하면, 플로팅 디퓨전(33)에는 이 플로팅 디퓨전(33)과 축적 커패시터(36)에서 발생하는 랜덤 노이즈와, 소스 폴로어 앰프(43)의 트랜지스터(37)의 역치전압의 편차에 기인하는 고정 패턴 노이즈를 등가적으로 포함하는 노이즈 신호(N2)가 발생하여(도 12⒝ 참조), 이 노이즈 신호(N2)에 대응한 출력 전류가 화소출력선(141)에 흐른다. 따라서, 이 타이밍(시각 t1)에서 기억부(22)에 샘플링 펄스(φN)를 부여해서 샘플링 트랜지스터(26d)를 ON함으로써, 화소출력선(141)을 통해서 출력된 노이즈 신호(N2)를 커패시터(25d)에 유지한다.
다음으로, φC를 로우 레벨로 해서 축적 트랜지스터(34)를 OFF하면, 그 시점에서 플로팅 디퓨전(33) 및 축적 커패시터(36)에 축적되어 있던 신호 전하는, 플로팅 디퓨전(33)과 축적 커패시터(36)의 각각의 용량CFD, CCS의 비에 따라서 배분된다(도 12⒞ 참조). 이때 플로팅 디퓨전(33)에는, φC를 OFF했을 때에 발생하는 랜덤 노이즈와 소스 폴로어 앰프(43)의 트랜지스터(37)의 역치전압의 편차에 기인하는 고정 패턴 노이즈를 등가적으로 포함하는 노이즈 신호(N1)가 발생하고, 이 노이즈 신호(N1)에 대응한 출력 전류가 화소출력선(141)에 흐른다. 따라서, 이 타이밍(시각 t2)에서 기억부(22)에 샘플링 펄스(φN1)를 부여해서 샘플링 트랜지스터(26c)를 ON함으로써, 화소출력선(141)을 통해서 출력된 노이즈 신호(N1)를 커패시터(25c)에 유지한다.
전송 트랜지스터(32)는 ON상태로 유지되므로, 포토다이오드(31)에 입사한 광에 의해 발생한 광전하는 전송 트랜지스터(32)를 통해서 (도 6⒝에 나타낸 상태) 플로팅 디퓨전(33)에 흘러들어 와서, 앞선 노이즈 신호(N1)에 중첩해서 플로팅 디퓨전(33)에 축적된다(시각 t3). 강한 광이 입사해서 포토다이오드(31)에서 다량의 광전하가 발생하여 플로팅 디퓨전(33)이 포화된 경우에는, 오버플로한 전하가 축적 트랜지스터(34)를 통하여 축적 커패시터(36)에 축적된다(도 12⒟ 참조). 축적 트랜지스터(34)의 역치전압을 적절하게 낮게 설정해 놓음으로써, 플로팅 디퓨전(33)으로부터 축적 커패시터(36)에 효율 좋게 전하를 전송할 수 있다. 이로써, 플로팅 디퓨전(33)의 용량(CFD)이 작고, 축적 가능한 최대 포화 전하량이 적어도, 포화한 전하를 폐기하지 않고 효율적으로 이용할 수 있다. 이와 같이 하여, 플로팅 디퓨전(33)에서의 전하포화(오버플로) 전 및 전하포화(오버플로) 후의 어느 것에 발생한 전하도, 출력신호로서 이용할 수 있다.
소정의 광전하 축적시간이 경과하면, 축적 트랜지스터(34)를 OFF한 상태에서 기억부(22)에 샘플링 펄스(φS1)를 부여함으로써 샘플링 트랜지스터(26a)를 ON함으로써, 그 시점(시각 t4)에서 플로팅 디퓨전(33)에 축적되어 있는 전하에 따른 신호를 화소출력선(141)을 통해서 출력해서 커패시터(25a)에 유지한다(도 12⒠ 참조. 이때에 플로팅 디퓨전(33)에 축적되어 있는 신호는 노이즈 신호(N1)에 오버플로 전의 전하에 따른 신호(S1)가 중첩된 것이기 때문에, 커패시터(25a)에 유지되는 것은, 축적 커패시터(36)에 축적되어 있는 전하의 양을 반영하지 않은 S1＋N1이다.
그 직후에, φC를 하이 레벨로 해서 축적 트랜지스터(34)를 ON하면, 그 시점에서 플로팅 디퓨전(33)에 유지되어 있던 전하와 축적 커패시터(36)에 유지되어 있던 전하는 혼합된다(도 12⒡ 참조). 그 상태에서 기억부(22)에 샘플링 펄스(φS2)를 부여함으로써 샘플링 트랜지스터(26b)를 ON함으로써(시각 t5), 플로팅 디퓨전(33) 및 축적 커패시터(36)에 축적되어 있던 전하에 따른 신호, 즉 노이즈 신호(N2)에 오버플로 후의 신호(S2)가 중첩된 신호를 화소출력선(141)을 통해 출력해서 커패시터(25b)에 유지한다. 따라서, 커패시터(25b)에 유지되는 것은, 축적 커패시터(36)에 축적되어 있는 전하의 양을 반영한 S2＋N2이다.
이상과 같이 해서, 1개의 기억부(22)에 포함되는 4개의 커패시터(25a, 25b, 25c, 25d)에 각각, 신호(S1＋N1, S2＋N2, N1, N2)를 유지하고, 이로써 1 사이클의 화상신호의 받아들임을 종료한다. 상술한 바와 같이 랜덤 노이즈나 고정 패턴 노이즈를 포함하는 노이즈 신호(N1, N2)가, 이들 노이즈 신호를 포함하는 신호와는 별도로 구해진다. 따라서, 각각의 신호를 커패시터(25a, 25b, 25c, 25d)로부터 읽어낸 후에 감산처리함으로써, 노이즈 신호(N1, N2)의 영향을 제거한 높은 S/N의 화상신호를 얻을 수 있다. 또한, 플로팅 디퓨전(33)으로부터 오버플로한 전하도 폐기하지 않고 이용할 수 있으므로, 강한 광이 입사했을 때에도 포화가 일어나기 어렵고, 그 광을 반영한 신호를 얻을 수 있으며, 넓은 다이내믹 레인지를 확보할 수 있다. 다만, 이러한 다이내믹 레인지의 확대가 가능한 것에 관한 자세한 설명은 예컨대 일본국 특허공개 제2006－245522호 공보 등의 문헌에 기재되어 있으므로, 여기서는 설명을 생략한다.
(B) 광전하 축적시간이 상대적으로 길 경우의 동작 모드
다음으로, 광전하 축적시간이 상대적으로 길 경우의 동작에 대해서 설명한다. 도 13은 광전하 축적시간이 상대적으로 길 경우의 구동 타이밍 도면, 도 14는 이 동작에 있어서의 각 화소 내의 개략 포텐셜 도면이다.
광전하 축적시간이 짧을 경우와 가장 크게 다른 점은, 광전하 축적 기간 중에 전송 트랜지스터(32)를 OFF해서 포토다이오드(31)에서 발생한 광전하를 공핍층에 축적하는 것, 광전하 축적 기간 중에 있어서 전송 트랜지스터(32)를 OFF하는 것, 노이즈 신호(N1)의 샘플링을 광전하 축적 기간의 최후에 행함으로써 플로팅 디퓨전(33)에서 발생하는 암전하(및 광전하)를 S1신호에 포함시키지 않는 것 등이다. 전송 트랜지스터(32)를 OFF하는 것은, 그 게이트 바로 아래의 실리콘－절연막계면을 축적(accumulation) 상태로 해서, 실리콘 표면을 홀로 채워 실리콘－절연막계면으로부터의 암전하의 침입을 방지하기 위함이다. 그리고 또한 광전하 축적시간이 길기 때문에, 소비전력을 억제하기 위해 소스 폴로어 앰프(43)의 선택 트랜지스터(38, 41)를 소정 시간 OFF하도록 하고 있다.
광전하 축적을 행하기 전에는 φT, φC, φR을 하이 레벨로 해서, 전송 트랜지스터(32), 축적 트랜지스터(34), 리셋 트랜지스터(35)를 함께 ON한다(시각 t10). 이로써, 플로팅 디퓨전(33) 및 축적 커패시터(36)는 리셋(초기화)된다. 또한 이때, 포토다이오드(31)는 완전히 공핍화된 상태에 있다. 이때의 포텐셜의 상태가 도 14⒜이다.
다음으로 φR을 로우 레벨로 해서 리셋 트랜지스터(35)를 OFF하면, 플로팅 디퓨전(33)에는 이 플로팅 디퓨전(33)과 축적 커패시터(36)에서 발생하는 랜덤 노이즈와, 소스 폴로어 앰프(43)의 트랜지스터(37)의 역치전압의 편차에 기인하는 고정 패턴 노이즈를 등가적으로 포함하는 노이즈 신호(N2)가 발생하고(도 14⒝ 참조), 이 노이즈 신호(N2)에 대응한 출력 전류가 화소출력선(141)에 흐른다. 따라서, 이 타이밍(시각 t11)에서 기억부(22)에 샘플링 펄스(φN2)를 부여해서 샘플링 트랜지스터(26d)를 ON함으로써, 화소출력선(141)을 통해서 출력된 노이즈 신호(N2)를 커패시터(25d)에 유지한다. 여기까지의 동작은 광전하 축적시간이 짧을 경우의 동작 모드와 같다.
다음으로, φC를 로우 레벨로 해서 축적 트랜지스터(34)를 OFF하면, 그 시점에서 플로팅 디퓨전(33) 및 축적 커패시터(36)에 축적되어 있던 신호 전하는, 플로팅 디퓨전(33)과 축적 커패시터(36)의 각각의 용량(CFD, CCS)의 비에 따라서 배분된다. 또한 φT를 로우 레벨로 해서 전송 트랜지스터(32)를 OFF하고, φX도 로우 레벨로 해서 소스 폴로어 앰프(43)의 2개의 선택 트랜지스터(38, 41)도 OFF로 한다(시각 t12). 이로써, 포토다이오드(31)와 플로팅 디퓨전(33)의 사이에는 포텐셜 장벽이 형성되고, 포토다이오드(31)에서의 광전하의 축적이 가능한 상태가 된다(도 14⒞ 참조).
포토다이오드(31)에 입사한 광에 의해 발생한 광전하는 포토다이오드(31)의 용량(CPD)에 축적되지만, 포토다이오드(31)에서 포화가 발생하면 그 이상의 과잉한 전하는 전송 트랜지스터(32)를 통하여, 상술한 바와 같이 용량비에 의해 배분된 노이즈 신호에 중첩해서 플로팅 디퓨전(33)에 축적한다. 또한 강한 광이 입사해서 플로팅 디퓨전(33)이 포화하면, 축적 트랜지스터(34)를 통하여 축적 커패시터(36)에 전하가 축적되게 된다(도 14⒟ 참조).
축적 트랜지스터(34)의 역치전압을 전송 트랜지스터(32)의 역치전압보다도 적절하게 낮게 설정해 놓음으로써, 플로팅 디퓨전(33)에서 포화한 전하를 포토다이오드(31)측으로 되돌리지 않고 축적 커패시터(36)에 효율 좋게 전송할 수 있다. 이로써, 플로팅 디퓨전(33)의 용량(CFD)이 작고, 축적 가능한 전하량이 적어도, 오버플로한 전하를 폐기하지 않고 효율적으로 이용할 수 있다. 이와 같이 해서, 플로팅 디퓨전(33)에서의 오버플로 전 및 오버플로 후의 어느 것에 발생한 전하도 출력신호로서 이용할 수 있다.
소정의 광전하 축적시간이 경과하면, φX를 하이 레벨로 해서 선택 트랜지스터(38, 41)를 ON한 후에, 기억부(22)에 샘플링 펄스(φN1)를 부여함으로써 샘플링 트랜지스터(26c)를 ON함으로써, 그 시점(시각 t13)에서 플로팅 디퓨전(33)에 축적되어 있는 신호 전하에 대응한 노이즈 신호(N1)를 화소출력선(141)을 통해 출력해서 커패시터(25c)에 유지한다. 이때의 노이즈 신호(N1)에는 소스 폴로어 앰프(43)의 트랜지스터(37)의 역치전압의 편차에 기인하는 고정 패턴 노이즈가 포함된다.
다음으로, φT를 하이 레벨로 해서 전송 트랜지스터(32)를 ON시키고, 포토다이오드(31)에 축적되어 있던 광전하를 플로팅 디퓨전(33)에 완전히 전송한다(도 14⒠ 참조). 그 직후(시각 t14)에, 기억부(22)에 샘플링 펄스(φS1)를 부여함으로써 샘플링 트랜지스터(26a)를 ON함으로써, 플로팅 디퓨전(33)에 축적되어 있는 전하에 따른 신호를 화소출력선(141)을 통해서 출력해서 커패시터(25a)에 유지한다. 이때의 신호는 앞선 노이즈 신호(N1)에 포토다이오드(31)에 축적되어 있던 전하에 의한 신호, 즉 오버플로 전의 신호(S1)가 중첩한 것이기 때문에, S1＋N1이다.
계속해서, φC를 하이 레벨로 해서 축적 트랜지스터(34)를 ON하면, 그 시점에서 플로팅 디퓨전(33)에 유지되어 있던 전하와 축적 커패시터(36)에 유지되어 있던 전하는 혼합된다(도 14⒡ 참조). 그 상태(시각 t15)에서 기억부(22)에 샘플링 펄스(φS2)를 부여함으로써 샘플링 트랜지스터(26b)를 ON함으로써, 플로팅 디퓨전(33) 및 축적 커패시터(36)에 축적되어 있던 전하에 따른 신호를 화소출력선(141)을 통해 출력해서 커패시터(25b)에 유지한다. 이때의 신호는 S2＋N2가 된다.
이상과 같이 해서, 1개의 기억부(22)에 포함되는 4개의 커패시터(25a, 25b, 25c, 25d)에 각각, 신호(S1＋N1, S2＋N2, N1, N2)를 유지하고, 이로써 1 사이클의 화상신호의 받아들임을 종료한다. 광전하 축적시간이 짧을 경우의 동작 모드와 마찬가지로, 랜덤 노이즈나 고정 패턴 노이즈를 포함하는 노이즈 신호(N1, N2)가, 이들 노이즈 신호를 포함하는 신호와는 별도로 구해지므로, 각각의 신호를 커패시터(25a, 25b, 25c, 25d)로부터 읽어낸 후에 감산처리함으로써, 노이즈 신호(N1, N2)의 영향을 제거한 높은 S/N의 화소신호를 얻을 수 있다. 또한, 플로팅 디퓨전(33)으로부터 오버플로한 전하도 폐기하지 않고 이용할 수 있으므로, 강한 광이 입사했을 때에도 포화가 일어나기 어렵고, 그 광을 반영한 신호를 얻을 수 있으며, 넓은 다이내믹 레인지를 확보할 수 있다.
상술한 바와 같이 각 화소(10)에 공급되는 제어신호(φX, φT, φR, φC)는 공통이므로, 모든 화소(10)에서 동시에 상기와 같은 광전하 축적동작 및 각 화소(10)로부터 기억부(22)로의 신호의 전송동작이 행하여진다. 즉, 상기 1 사이클에서 1 프레임분의 화상신호가, 도 3 중의 기억영역(3a)의 수평방향으로 나열되는 320개의 기억부 유닛(20) 내의 기억부(22)에 유지된다. 이 동작이 104회 반복됨으로써, 모든 기억부 유닛(20) 내의 기억부(22)에 화소신호가 유지된다. 105회째 이후는 다시 1번 상의 기억부 유닛(20)에 화소신호가 써넣어지는 것과 같이, 순환적으로 유지동작이 실행된다. 이와 같은 동작을, 외부로부터 촬영정지 지시신호가 부여될 때까지 반복한다. 촬영정지 지시신호가 부여되어 촬영이 중지되면, 그 시점에서는, 최신의 104 프레임분의 화소신호가 기억영역(3a, 3b)에 유지되어 있다.
다만, 각 기억부(22)에 있어서 상술한 바와 같이 이미 어떠한 신호가 유지되어 있는 커패시터(25)에 새로운 신호를 유지할 때는, 그 이전의 신호를 폐기하기 위해 리셋을 실행할 필요가 있다. 따라서, 도시하지 않았지만, 각 화소출력선(141)에는 각각 리셋용 트랜지스터가 접속되어 있고, 어느 기억부(22)의 커패시터(25)를 리셋할 때에는 그 기억부(22)의 샘플링 트랜지스터(26)가 ON됨과 함께 대응하는 화소출력선(141)에 접속되어 있는 리셋용 트랜지스터가 ON되고, 커패시터(25)에 축적되어 있는 신호는 샘플링 트랜지스터(26), 화소출력선(141)을 통해서 리셋된다. 이러한 리셋이 실행된 후에, 새로운 신호가 커패시터(25)에 유지된다.
각 기억부(22)의 커패시터(25)에 유지된 신호는, 동일한 신호출력선(23)에 접속된 읽기 트랜지스터(27)를 차례대로 ON함으로써 읽어낸다. 동일 기억부(22)의 4개의 읽기 트랜지스터(27a∼27d)는 각각 다른 신호출력선(23a∼23d)에 접속되어 있기 때문에, 동일 기억부(22) 내의 4개의 커패시터(25a∼25d)에 각각 유지되어 있는 신호는 동시에 읽어낼 수 있다. 그리고, 도시하지 않은 감산회로에서 (S1＋N1)－N1, (S2＋N2)－N2의 감산처리를 행함으로써, 랜덤 노이즈나 고정 패턴 노이즈를 제거한 S1신호, S2신호를 각각 인출할 수 있다. 다만, 화소신호로서 S1, S2의 어느 것을 채용할지는, S1의 포화 신호량 이하의 적당한 신호레벨을 기준(역치)으로 해서, 그 이상인지 그 미만인지로 각각 S1, S2를 선택하도록 한다. 포화 신호량 이하에서 이러한 스위칭을 실시함으로써, 신호(S1)의 포화 편차의 영향을 회피할 수 있다.
다음으로, 기억영역(3a, 3b)으로부터의 신호의 축차 읽기의 동작에 대해서 도 15∼도 17에 의해 설명한다. 도 15는 기억영역(3a, 3b)으로부터의 신호의 축차 읽기시의 동작 타이밍 도면, 도 16은 수평 시프트 레지스터(HSR)의 요부의 동작 타이밍 도면, 도 17은 수직 시프트 레지스터(VSR)의 요부의 동작 타이밍 도면이다.
일례로서, 도 10에 나타낸 1 프레임째의 320개의 기억부 유닛(20) 중에서, 좌단측의 기억부 유닛 블럭(50)에 있어서의 읽기 순서를 설명한다. 우선 좌단의 기억부 유닛(20－01)에 있어서, 도 7에 나타낸 수평방향의 1행째의 기억부(22)의 화소신호를 왼쪽으로부터 오른쪽을 향해서 차례로 11 화소분 읽어낸다. 이 기억부 유닛(20－01)은, 수평 시프트 레지스터(HSR1)와 수직 시프트 레지스터(VSR1)가 능동화되는 것으로 선택되고, 수평방향의 읽기 클록(H－CLK)에 의해, 수평방향의 왼쪽으로부터 오른쪽방향으로 1개씩 기억부(22)의 읽기 트랜지스터(27)를 ON하는 펄스 신호가 이동한다. 이 펄스 신호의 일례가 도 16에 나타낸 y1, y2, y3이다. 이렇게 해서 1행분의 읽기가 끝나면, 수직방향으로의 읽기를 진행하는 클록(V－CLK)이 부여되고, 이로써 다음의 2행째의 기억부(22)로 옮겨가고, 마찬가지로 이것을 왼쪽으로부터 오른쪽을 향해서 11 화소분 읽어낸다. 이 반복에 의해, 12행째의 끝까지 화소신호의 읽기를 행한다. 이 수직방향에 있어서의 각 행의 읽기 트랜지스터(27)를 능동화하는 신호의 일례가 도 17에 나타낸 v1, v2, v3이다.
그 후에, 이번에는 수평 시프트 레지스터(HSR2)와 수직 시프트 레지스터(VSR1)가 능동화됨으로써, 오른쪽 옆의 기억부 유닛(20－02)이 선택되고, 도 16에 나타낸 바와 같이, 읽기 대상이 이 기억부 유닛(20－02)으로 옮겨진다. 그렇게 해서 앞서와 마찬가지로, 행→열의 순서로 1 화소분씩 각 기억부(22)의 읽기 트랜지스터(27)를 ON함으로써 신호를 읽어낸다. 이렇게 해서 차례로 기억부 유닛(20)의 선택을 기억부 유닛(20－10)까지 진행하고, 상기 기억부 유닛(20－10)의 12행째의 기억부(22)의 읽기를 종료하면, 1 프레임분의 읽기가 완료된다. 다른 기억부 유닛 블럭(50)에서도 상기와 병행해서 대응하는 기억부 유닛의 기억부로부터의 신호의 읽기가 실행된다.
상술한 바와 같이 해서 1 프레임째의 모든 화소신호의 읽기가 종료된 후에, 이어서, 2 프레임째의 화소신호의 읽기가 개시된다. 즉, 도 16에 나타낸 바와 같이, 수평 시프트 레지스터(HSR1)와 수직 시프트 레지스터(VSR2)가 능동화됨으로써, 도 10에 나타낸 2행째의 기억부 유닛 중 좌단의 것이 선택되기 때문에, 1 프레임째와 마찬가지의 순서로 읽기가 실행되고, 이를 반복함으로써 104 프레임까지의 읽기가 완료된다. 단지, 이러한, 읽기의 순서는 특히 이에 한정되는 것이 아니고, 적절하게 변경할 수 있다.
상기 실시예의 고체촬상소자에서는, 화소출력선(14)을 광전변환영역(11) 상에 배치한 구성으로 할 수도 있다. 또한, 집광율을 향상시키기 위해서, 화소출력선(14) 상에, 개략 구면(球面)의 일부 또는 개략 원주(圓柱)의 일부의 형상을 가지는 복수의 온칩 마이크로 렌즈를 화소출력선(14) 사이에 결상하도록 배치한 구성으로 해도 좋다.
상기 실시예의 고체촬상소자에서는, 화소영역(2(2a, 2b))과 기억영역(3a, 3b)을 각각 독립된 영역으로 하고, 반도체기판(1) 상의 동일 면 상에 분리해서 마련하였지만, 이면(裏面) 광입사형 구조로 할 수도 있다. 즉, 예컨대 포토다이오드(31)를 2차원 어레이 형상으로 배치한 광입사면을, 트랜지스터 등을 형성한 패턴면과는 반대측으로 함으로써, 화소영역(2(2a, 2b))과 기억영역(3a, 3b)을 분리해도 좋다.
또한 화소영역(2(2a, 2b))과 기억영역(3a, 3b)을 동일한 반도체칩 상에 형성하지 않고 각각 다른 반도체칩 상에 형성하고, 기지(旣知)의 수법으로 양자를 접속하는 구성으로 해도 좋다. 구체적으로는, 각각의 반도체칩을 다른 기판 상에 탑재하고, 와이어 본딩에 의해 양자 간의 신호의 교환을 행하는 구성으로 할 수 있다. 또한, 수평방향으로 나열하지 않고, 예컨대 플립 칩 실장에 의해 복수의 반도체칩 간의 신호의 교환을 가능하게 해서 적층하도록 해도 좋다.
또한, 화소영역(2(2a, 2b))과 기억영역(3a, 3b)을 다른 반도체칩 상에 마련하는 것이 아니고, 2차원 어레이 형상의 포토다이오드(31)를 1개의 반도체칩에, 포토다이오드(31)를 제외하는 화소영역(2(2a, 2b))과 기억영역(3a, 3b)을 다른 반도체칩 상에 형성하고, 그들을 와이어 본딩 또는 플립 칩 실장에 의해 접속하도록 해도 좋다.
또한 상기 실시예는 본 발명에 관련된 고체촬상소자의 일례이며, 본 발명의 취지의 범위에서 적절하게 변형이나 수정, 추가를 행해도 본원 청구의 범위에 포함되는 것은 당연하다.
1 : 반도체기판
2, 2a, 2b : 화소영역
3a, 3b : 기억영역
4a, 4b : 수직주사 회로영역
5a, 5b : 수평주사 회로영역
6a, 6b : 전류원영역
10 : 화소
11 : 광전변환영역
12 : 화소회로영역
13 : 배선영역
14, 141 : 화소출력선
15 : 구동 라인
20 : 기억부 유닛
22 : 기억부
23, 23a∼23d : 신호출력선
24, 24a∼24d : 기억소자
25, 25a∼25d : 커패시터
26, 26a∼26d : 샘플링 트랜지스터
27, 27a∼27d : 읽기 트랜지스터
31 : 포토다이오드
32 : 전송 트랜지스터
33, 331, 332 : 플로팅 디퓨전
333 : 금속배선
34 : 축적 트랜지스터
35 : 리셋 트랜지스터
36 : 축적 커패시터
37, 40 : 트랜지스터
38, 41 : 선택 트랜지스터
39 : 전류원
43 : 소스 폴로어 앰프(source-follower amp)
50 : 기억부 유닛 블럭
VSR1∼104 : 수직 시프트 레지스터
HSR1∼HSR320 : 수평 시프트 레지스터

Claims (18)

  1. ⒜ 광을 수광해서 광전하를 생성하는 광전변환소자를 포함하는 화소를 복수 배열한 화소영역과,
    ⒝ 상기 화소영역과는 분리된 영역으로서, 상기 화소영역 내의 각 화소에 대응해서 출력된 신호를 유지하기 위한 복수의 기억부가 설치된 기억영역
    을 가지고,
    상기 화소영역 내의 각 화소로부터 각각 독립적으로 화소출력선이 상기 기억영역까지 연장 설치되고, 상기 화소출력선에 각각 상기 복수의 기억부가 접속되는 것을 특징으로 하는 고체촬상소자.
  2. 청구항 1에 있어서,
    상기 복수의 기억부는 각각 적어도 1개의 기억소자를 포함하고, 각 기억소자와 상기 화소출력선의 사이에 게이트 수단을 가지는 것을 특징으로 하는 고체촬상소자.
  3. 청구항 1에 있어서,
    상기 화소영역 내의 각 화소는, 상기 광전변환소자에서 생성된 광전하를 전하신호로부터 전압신호로 변환하는 검출 노드에 전송하는 전송소자와, 상기 검출 노드와 각 화소의 화소출력선의 사이에 개재되어, 상기 검출 노드로부터 상기 화소출력선에 신호를 송출하는 버퍼 소자와, 적어도 상기 광전변환소자 및 상기 검출 노드를 리셋하는 리셋 소자를 가지는 것을 특징으로 하는 고체촬상소자.
  4. ⒜ 광을 수광해서 광전하를 생성하는 광전변환소자와,
    ⒝ 상기 광전변환소자에서 생성된 광전하를 전하신호로부터 전압신호로 변환하는 검출 노드에 전송하는 전송소자와,
    ⒞ 상기 검출 노드로부터 화소출력선에 출력신호를 송출하는 버퍼 소자와,
    ⒟ 적어도 상기 광전변환소자 및 상기 검출 노드를 리셋하는 리셋 소자와,
    ⒠ 상기 화소출력선을 통해서 동일 버퍼 소자로부터 보내지는 출력신호를 유지하는 복수의 기억부
    를 가지고,
    상기 광전변환소자, 상기 전송소자, 상기 버퍼 소자 및 상기 리셋 소자를 1 화소로 해서, 복수의 화소를 2차원 어레이 형상으로 화소영역 내에 설치하고, 각 화소에 각각 대응하는 상기 복수의 기억부를 집약해서, 상기 화소영역과는 분리된 기억영역 내에 설치한 것을 특징으로 하는 고체촬상소자.
  5. 청구항 3 또는 청구항 4에 있어서,
    상기 화소영역 내의 각 화소는, 광전하를 축적하는 광전하 축적 동작시에 상기 광전변환소자로부터 상기 전송소자를 통해서 넘친 또는 상기 검출 노드로부터 넘친 광전하를 축적하는 전하축적소자를 적어도 1개 가지는 것을 특징으로 하는 고체촬상소자.
  6. 청구항 4에 있어서,
    각 화소에 있어서의 광전하 축적동작과 각 화소출력선을 통한 각 화소로부터의 신호의 읽기 동작이, 전체 화소에서 동시에 실행되도록 각 화소에 공급되는 제어신호가 공통화되어 있는 것을 특징으로 하는 고체촬상소자.
  7. 청구항 4에 있어서,
    각 화소에 있어서의 광전하 축적동작과 각 화소출력선을 통한 각 화소로부터의 신호의 읽기 동작이 전체 화소에서 동시에 반복되며, 또한, 신호의 읽기 동작마다 각 화소출력선을 통해서 보내지는 신호가 상기 복수의 기억부에 차례대로 유지되도록, 각 화소 및 기억부에 대하여 제어신호를 공급하는 것을 특징으로 하는 고체촬상소자.
  8. 청구항 3 또는 청구항 4에 있어서,
    1 화소에 대응한 복수의 기억부 각각이, 독립적으로 각 화소로부터의 출력신호를 유지 가능한 복수의 기억소자를 가지고, 1회의 광전하 축적동작의 사이클 중에서, 각 화소 내에서 광전변환소자 및 검출 노드가 리셋 되었을 때에 남는 노이즈 성분과, 광전하의 축적에 의한 전하에 따른 신호가, 동일한 기억부에서 다른 기억소자에 유지되도록, 각 화소 및 기억부에 대하여 제어신호를 공급하는 것을 특징으로 하는 고체촬상소자.
  9. 청구항 4에 있어서,
    1 화소에 대응한 복수의 기억부 각각이, 독립적으로 각 화소로부터의 출력신호를 유지 가능한 복수의 기억소자를 가지고, 1회의 광전하 축적동작의 사이클 중에서, 각 화소 내에서 광전변환소자 및 검출 노드가 리셋 되었을 때에 남는 노이즈 성분, 광전하를 축적할 때에 상기 전하축적소자에 넘쳐나오기 전의 전하에 따른 신호, 및 광전하를 축적할 때에 상기 전하축적소자에 넘쳐나온 후의 전하에 따른 신호가, 동일한 기억부에서 다른 기억소자에 유지되도록, 각 화소 및 기억부에 대하여 제어신호를 공급하는 것을 특징으로 하는 고체촬상소자.
  10. 청구항 4에 있어서,
    동일한 열 또는 행에 속하는 복수의 화소로부터의 화소출력선을 열마다 또는 행마다 집약해서 수직방향 또는 수평방향으로 설치한 것을 특징으로 하는 고체촬상소자.
  11. 청구항 4에 있어서,
    상기 화소영역을 수직방향 및/또는 수평방향으로 복수로 구획하고, 각각의 구획 화소영역 중에서 동일한 열 또는 행에 속하는 복수의 화소로부터의 화소출력선을 열마다 또는 행마다 집약해서 수직방향 또는 수평방향으로 설치한 것을 특징으로 하는 고체촬상소자.
  12. 청구항 3 또는 청구항 4에 있어서,
    상기 화소영역은 평면에서 볼 때 직사각형상이며, 상기 기억영역은 상기 화소영역의 4변(邊) 중 1 내지 복수의 외측에 배치되는 것을 특징으로 하는 고체촬상소자.
  13. 청구항 11에 있어서,
    상기 구획 화소영역에 대응해서 상기 기억영역을 분할하고, 그 분할 기억영역을 각각 상기 화소영역의 4변 중 다른 변의 외측에 배치한 것을 특징으로 하는 고체촬상소자.
  14. 청구항 3 또는 청구항 4에 있어서,
    상기 복수의 화소출력선을 상기 광전변환소자 상에 배치하고, 상기 복수의 화소출력선 상에, 개략 구면(球面)의 일부 또는 개략 원주(圓柱)의 일부의 형상을 가지는 복수의 온칩 마이크로 렌즈를 상기 화소출력선 간에 결상하도록 배치한 것을 특징으로 하는 고체촬상소자.
  15. 청구항 3 또는 청구항 4에 있어서,
    각 화소의 적어도 상기 광전변환소자를, 반도체기판의 상기 기억영역이 형성된 소자형성면과는 반대측의 이면(裏面)에 배치하고, 이 이면을 광입사면으로 한 것을 특징으로 하는 고체촬상소자.
  16. 청구항 3 또는 청구항 4에 있어서,
    절연물층으로 분리된 복수의 반도체층을 가지는 3차원 집적회로로 하여 구성되고, 상기 화소영역과 상기 기억영역이 다른 반도체층에 형성되어 있는 것을 특징으로 하는 고체촬상소자.
  17. 청구항 3 또는 청구항 4에 있어서,
    복수의 반도체 집적회로 소자로 구성되고, 상기 화소영역과 상기 기억영역이 다른 반도체 집적회로 소자에 형성되어 있는 것을 특징으로 하는 고체촬상소자.
  18. 청구항 3 또는 청구항 4에 있어서,
    상기 기억부는, 커패시터와, 화소출력선을 통해서 보내지는 각 화소로부터의 출력신호를 상기 커패시터에 보내는 스위치 소자를 포함하는 것을 특징으로 하는 고체촬상소자.
KR1020107003063A 2007-09-05 2008-09-04 고체촬상소자 KR101126322B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007230178 2007-09-05
JPJP-P-2007-230178 2007-09-05
PCT/JP2008/002425 WO2009031301A1 (ja) 2007-09-05 2008-09-04 固体撮像素子

Publications (2)

Publication Number Publication Date
KR20100038446A true KR20100038446A (ko) 2010-04-14
KR101126322B1 KR101126322B1 (ko) 2012-07-12

Family

ID=40428625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107003063A KR101126322B1 (ko) 2007-09-05 2008-09-04 고체촬상소자

Country Status (7)

Country Link
US (1) US8988571B2 (ko)
EP (1) EP2190185B1 (ko)
JP (1) JP4931160B2 (ko)
KR (1) KR101126322B1 (ko)
CN (1) CN101796822A (ko)
TW (1) TW200922308A (ko)
WO (1) WO2009031301A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101796643B (zh) * 2007-09-05 2013-04-10 国立大学法人东北大学 固体摄像元件及其制造方法
TWI444040B (zh) 2008-06-10 2014-07-01 Univ Tohoku Solid-state imaging element
WO2011004708A1 (ja) 2009-07-10 2011-01-13 株式会社島津製作所 固体撮像素子
JP2011233949A (ja) * 2010-04-23 2011-11-17 Olympus Corp 撮像装置
JP5709404B2 (ja) * 2010-05-10 2015-04-30 キヤノン株式会社 固体撮像装置およびその駆動方法
JP4657379B1 (ja) * 2010-09-01 2011-03-23 株式会社ナックイメージテクノロジー 高速度ビデオカメラ
WO2012107995A1 (ja) 2011-02-08 2012-08-16 国立大学法人東北大学 固体撮像素子及びその駆動方法
KR101251744B1 (ko) * 2011-04-13 2013-04-05 엘지이노텍 주식회사 Ｗｄｒ 픽셀 어레이, 이를 포함하는 ｗｄｒ 이미징 장치 및 그 구동방법
JP2013015357A (ja) * 2011-07-01 2013-01-24 Shimadzu Corp フローサイトメータ
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP5959187B2 (ja) * 2011-12-02 2016-08-02 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
US9007504B2 (en) * 2012-04-06 2015-04-14 Omnivision Technologies, Inc. Method, apparatus and system for reducing pixel cell noise
JP6042636B2 (ja) * 2012-05-28 2016-12-14 オリンパス株式会社 固体撮像素子および固体撮像装置
EP2890117B1 (en) 2013-12-26 2020-11-18 IMEC vzw Improvements in or relating to imaging sensors
TWI648986B (zh) * 2014-04-15 2019-01-21 日商新力股份有限公司 攝像元件、電子機器
JP6218799B2 (ja) 2015-01-05 2017-10-25 キヤノン株式会社 撮像素子及び撮像装置
US10070088B2 (en) * 2015-01-05 2018-09-04 Canon Kabushiki Kaisha Image sensor and image capturing apparatus for simultaneously performing focus detection and image generation
JP6512291B2 (ja) * 2015-07-06 2019-05-15 株式会社島津製作所 固体撮像素子の信号処理方法及び駆動方法
GB2544333B (en) * 2015-11-13 2018-02-21 Advanced Risc Mach Ltd Display controller
JP6842240B2 (ja) 2016-03-07 2021-03-17 株式会社リコー 画素ユニット、及び撮像素子
CN113225497A (zh) * 2016-03-24 2021-08-06 株式会社尼康 摄像元件和摄像装置
JP6789678B2 (ja) * 2016-06-06 2020-11-25 キヤノン株式会社 撮像装置、撮像システム
DE102016212765A1 (de) * 2016-07-13 2018-01-18 Robert Bosch Gmbh Pixeleinheit für einen Bildsensor, Bildsensor, Verfahren zum Sensieren eines Lichtsignals, Verfahren zum Ansteuern einer Pixeleinheit und Verfahren zum Generieren eines Bildes unter Verwendung einer Pixeleinheit
TWI754696B (zh) * 2016-12-14 2022-02-11 日商索尼半導體解決方案公司 固體攝像元件及電子機器
KR102427832B1 (ko) 2017-04-12 2022-08-02 삼성전자주식회사 이미지 센서
WO2019149619A1 (de) 2018-02-05 2019-08-08 pmdtechnologies ag Pixelarray für eine kamera, kamera und lichtlaufzeitkamerasystem mit einer derartigen kamera
US11871134B2 (en) * 2019-03-29 2024-01-09 Toppan Inc. Solid-state imaging device, imaging system, and imaging method
DE102019113597B3 (de) 2019-05-22 2020-08-06 pmdtechnologies ag Pixelarray für eine Kamera, Kamera und Lichtlaufzeitkamerasystem mit einer derartigen Kamera
KR20210059469A (ko) * 2019-11-15 2021-05-25 삼성전자주식회사 픽셀 어레이 및 이를 포함하는 이미지 센서
JP7330124B2 (ja) * 2020-03-19 2023-08-21 株式会社東芝 固体撮像装置
JP7030929B2 (ja) * 2020-11-04 2022-03-07 キヤノン株式会社 撮像装置、撮像システム

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63174356A (ja) 1987-01-14 1988-07-18 Agency Of Ind Science & Technol 画像処理用半導体装置
JP3351503B2 (ja) * 1996-10-09 2002-11-25 シャープ株式会社 固体撮像装置
US6787749B1 (en) * 1996-11-12 2004-09-07 California Institute Of Technology Integrated sensor with frame memory and programmable resolution for light adaptive imaging
US5872484A (en) * 1997-07-11 1999-02-16 Texas Instruments Incorporated High performance current output amplifier for CCD image sensors
US6078037A (en) * 1998-04-16 2000-06-20 Intel Corporation Active pixel CMOS sensor with multiple storage capacitors
US7139025B1 (en) * 1998-10-29 2006-11-21 Micron Technology, Inc. Active pixel sensor with mixed analog and digital signal integration
US6429036B1 (en) * 1999-01-14 2002-08-06 Micron Technology, Inc. Backside illumination of CMOS image sensor
US6307243B1 (en) * 1999-07-19 2001-10-23 Micron Technology, Inc. Microlens array with improved fill factor
JP3704052B2 (ja) 2000-03-28 2005-10-05 リンク・リサーチ株式会社 高速撮像素子及び高速撮影装置
US6985181B2 (en) * 2000-05-09 2006-01-10 Pixim, Inc. CMOS sensor array with a memory interface
US7027092B2 (en) * 2001-09-17 2006-04-11 Hewlett-Packard Development Company, L.P. Image capture and storage device
JP4466612B2 (ja) 2001-09-20 2010-05-26 ソニー株式会社 固体撮像装置及びその制御方法
JP3846572B2 (ja) * 2001-09-20 2006-11-15 ソニー株式会社 固体撮像装置
US7071982B2 (en) * 2001-10-24 2006-07-04 Texas Instruments Incorporated Adaptive relative and absolute address coding CMOS imager technique and system architecture
US20030206236A1 (en) * 2002-05-06 2003-11-06 Agfa Corporation CMOS digital image sensor system and method
JP4601897B2 (ja) * 2002-11-13 2010-12-22 ソニー株式会社 固体撮像装置及びその駆動方法
US20040125093A1 (en) * 2002-12-30 2004-07-01 Serge Rutman Micro-controller with integrated light modulator
JP2005303621A (ja) * 2004-04-09 2005-10-27 Link Research Kk 高速撮像装置
JP2006101479A (ja) * 2004-09-02 2006-04-13 Canon Inc 固体撮像装置及びそれを用いたカメラ
US7817193B2 (en) 2004-11-25 2010-10-19 Sony Corporation Image pickup apparatus and image pickup method to display or record images picked up at high rate in real time
JP5066704B2 (ja) 2005-02-04 2012-11-07 国立大学法人東北大学 固体撮像装置、および固体撮像装置の動作方法
JP4561439B2 (ja) * 2005-03-30 2010-10-13 株式会社デンソー 撮像装置
KR100682829B1 (ko) 2005-05-18 2007-02-15 삼성전자주식회사 씨모스 이미지 센서의 단위 픽셀, 픽셀 어레이 및 이를포함한 씨모스 이미지 센서
JP2007166581A (ja) 2005-11-16 2007-06-28 Matsushita Electric Ind Co Ltd 高速撮影用固体撮像装置
JP4745876B2 (ja) * 2006-03-29 2011-08-10 キヤノン株式会社 画像処理装置及び画像処理方法
JP4293210B2 (ja) * 2006-08-18 2009-07-08 ソニー株式会社 物理量検出装置、物理量検出装置の駆動方法、固体撮像装置、固体撮像装置の駆動方法、及び撮像装置

Also Published As

Publication number Publication date
EP2190185A1 (en) 2010-05-26
WO2009031301A1 (ja) 2009-03-12
US20100208115A1 (en) 2010-08-19
JPWO2009031301A1 (ja) 2010-12-09
EP2190185A4 (en) 2010-08-18
EP2190185B1 (en) 2013-11-06
TW200922308A (en) 2009-05-16
KR101126322B1 (ko) 2012-07-12
JP4931160B2 (ja) 2012-05-16
US8988571B2 (en) 2015-03-24
CN101796822A (zh) 2010-08-04

Similar Documents

Publication Publication Date Title
KR101126322B1 (ko) 고체촬상소자
KR101213451B1 (ko) 고체촬상소자
KR101036596B1 (ko) 고체촬상소자 및 그 구동방법
JP5115937B2 (ja) 固体撮像素子及びその製造方法
KR101090149B1 (ko) 고체촬상소자 및 촬영장치
JP5821315B2 (ja) 電子機器、電子機器の駆動方法
KR101257526B1 (ko) 광 센서, 고체 촬상 장치, 및 고체 촬상 장치의 동작 방법
JP4978818B2 (ja) 固体撮像素子及びその駆動方法
TWI422221B (zh) 固體攝像裝置、固體攝像裝置之驅動方法及攝像裝置
JP2008099073A (ja) 固体撮像装置および撮像装置
JP2013005396A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP7468594B2 (ja) 撮像素子及び撮像装置
JP2024074850A (ja) 撮像素子及び撮像装置
JP2013247137A (ja) 固体撮像素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190219

Year of fee payment: 8