WO2012107995A1 - 固体撮像素子及びその駆動方法 - Google Patents

固体撮像素子及びその駆動方法 Download PDF

Info

Publication number
WO2012107995A1
WO2012107995A1 PCT/JP2011/052602 JP2011052602W WO2012107995A1 WO 2012107995 A1 WO2012107995 A1 WO 2012107995A1 JP 2011052602 W JP2011052602 W JP 2011052602W WO 2012107995 A1 WO2012107995 A1 WO 2012107995A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
pixels
solid
state imaging
imaging device
Prior art date
Application number
PCT/JP2011/052602
Other languages
English (en)
French (fr)
Inventor
須川　成利
秀樹 冨永
田窪　健二
近藤　泰志
Original Assignee
国立大学法人東北大学
株式会社島津製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人東北大学, 株式会社島津製作所 filed Critical 国立大学法人東北大学
Priority to JP2012556679A priority Critical patent/JP5733536B2/ja
Priority to US13/983,975 priority patent/US9030582B2/en
Priority to PCT/JP2011/052602 priority patent/WO2012107995A1/ja
Publication of WO2012107995A1 publication Critical patent/WO2012107995A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Definitions

  • the present invention relates to a solid-state imaging device and a driving method thereof, and more particularly to a solid-state imaging device capable of high-speed operation suitable for photographing extremely high-speed phenomena such as destruction, explosion, and combustion, and a driving method thereof.
  • a high-speed imaging device for continuously capturing high-speed phenomena such as explosion, destruction, combustion, collision, and discharge for a short time is known (see Non-Patent Document 1, etc.).
  • Such a high-speed imaging device requires extremely high-speed imaging at about 1 million frames / second or more. Therefore, a solid-state image sensor having a special structure and capable of high-speed operation is used, which is different from a normal image sensor used for a general video camera or a digital camera.
  • a CCD-type solid-state imaging device called a pixel peripheral recording type imaging device described in Patent Document 1 and a MOS-type solid-state imaging described in Patent Documents 2 and 3 Devices are known.
  • the latter is proposed by the present inventors in order to solve the problems in the former, and includes a pixel including a photodiode and a memory cell (1 to 1 corresponding to each pixel and for storing an image signal).
  • a memory type solid-state imaging device having a structure in which a memory array unit having a large number of capacitors is two-dimensionally arranged in two spatially separated regions (pixel region and storage region).
  • the total number of pixels is equal to the total number of memory array units, and one pixel and one memory array unit are connected by independent column lines. Yes. Therefore, it is possible to transfer a signal from each pixel to the memory array unit through the column line all at once.
  • the number of column lines equal to the total number of pixels is required, and the ratio of the column line to the wiring area on the element chip increases, so it is difficult to increase the aperture ratio of the light receiving portion (photodiode).
  • the solid-state imaging device described in Patent Document 3 has a structure in which N pixels (where N is an integer of 2 or more) and N memory array units are connected by a common column line. ing. Therefore, the total number of column lines is only the total number of pixels / N, and the area of the column line wiring region can be reduced, which is advantageous in increasing the aperture ratio of the light receiving portion. Instead, it is not possible to transfer pixel signals from each pixel to the memory array unit through the column line at the same time for all pixels. Instead, the pixel signals are transferred to the memory array unit in a time division manner in N pixels that share the column line. There is a need to.
  • a source is provided inside each pixel in order to write a voltage signal from the pixel to the memory cell in the memory array unit by driving the column line.
  • load current sources of the source follower amplifier are collectively arranged in a current source region provided between the pixel region and the storage region. This is mainly for reducing the pixel size and effectively using the area on the element chip.
  • the line width of the column line which is a part of the load to be driven, is on the order of submicrons (for example, 0.28 ⁇ m), and the length is such that the pixel area and the storage area are separated.
  • the maximum length is as long as several millimeters. Therefore, the column line has a large parasitic resistance (for example, about 1 k ⁇ for Al wiring), and a large parasitic capacitance is also generated because a plurality of column lines are extended in parallel on the element chip (for example, 1 pF).
  • the bias current of the source follower amplifier that drives the column line is, for example, 100 ⁇ A (an example only because it depends on the size of the source follower amplifier). It is necessary to.
  • the bias current flows through the column line itself, so that a voltage drop occurs due to the parasitic resistance described above, and the load current source side output terminal of the column line An offset voltage is generated between the pixel side input terminal. Since there is a large difference in the distance to the current source region between the pixel near the center of the pixel region and the pixel located near the lower end of the pixel region (region close to the current source region), the pixel signal voltages in these pixels have different offset voltages. Will have. Further, since a high resistance column line is interposed between the drive transistor of the source follower amplifier in the pixel and the load current source, the gain characteristic of the source follower amplifier is deteriorated. The degree of deterioration of the gain characteristic is also greatly different between the pixel near the center of the pixel area and the pixel located near the lower end of the pixel area, and therefore has a different gain characteristic for each pixel.
  • the increase in ground potential as described above is greater at the center than at the left and right ends of the element chip, and this also occurs for each pixel. This is a major factor that causes different gain characteristics.
  • the above-described offset voltage and gain characteristics that differ for each pixel are noise factors that degrade the quality of the pixel signal.
  • the exposure time (charge accumulation time) at the time of shooting is extremely short, so that the signal level itself at each pixel is considerably low. It is very important to reduce the noise and improve the S / N of the pixel signal as much as possible.
  • the present invention has been made in view of the above problems, and the object of the present invention is to reduce the noise applied to the pixel signal by reducing the difference in offset voltage and gain characteristics between the pixels, thereby improving the image quality.
  • Another object of the present invention is to provide a solid-state imaging device capable of increasing the shooting speed while maintaining the same image quality, and a driving method thereof.
  • the solid-state imaging device made to solve the above-described problems is a) a photodiode, a detection node for converting the photocharge generated by the photodiode from a charge signal to a voltage signal, a transfer gate for controlling transfer of the photocharge from the photodiode to the detection node, and A pixel region in which a plurality of pixels including a buffer circuit that sends a voltage signal from the detection node to a pixel output line described later is disposed; b) An area separated from the pixel area, in which a memory unit corresponding to each pixel is provided, and a plurality of memory cells are provided therein, and the same number of memory units are arranged.
  • the buffer circuit includes at least one current driver that drives the pixel output line, and the current driver includes a current source serving as a load disposed inside the pixel.
  • a solid-state imaging device made to solve the above problems is a) a photodiode, a detection node for converting the photocharge generated by the photodiode from a charge signal to a voltage signal, a transfer gate for controlling transfer of the photocharge from the photodiode to the detection node, and A pixel region including a plurality of pixels including a buffer circuit that sends a voltage signal from the detection node to the pixel output line; b) a region separated from the pixel region, and a storage region in which a storage unit corresponding to each pixel and having a plurality of storage cells provided therein is disposed; c) N pixels (N is an integer of 2 or more) in the pixel area and N storage units in the storage area associated with the N pixels for each of N pixels and storage units.
  • the buffer circuit selectively connects at least one current driver that drives the pixel output line and one of N pixels connected to the same pixel output line to the pixel output line.
  • the selection switch is characterized in that N pixel selection signal lines are wired independently of each other.
  • the current driver is typically a source follower amplifier.
  • the current source serving as the load of the current driving unit is concentrated in the current source region, whereas the solid-state imaging according to the first and second inventions.
  • a current source serving as a load of the current driver is arranged inside each pixel. For this reason, for example, since the bias current of the current driving unit which is a source follower amplifier does not flow through the pixel output line, a voltage drop due to the resistance of the pixel output line itself and a signal voltage offset due to it do not occur. The variation of the offset voltage is also eliminated.
  • the pixel output line having high resistance and capacitance is substantially included in the circuit of the current driver, whereas in the solid-state imaging device according to the first and second inventions, Since the output line is separated from the circuit of the current driver, the gain characteristic in the current driver of each pixel is improved, and no gain error between the pixels occurs.
  • the load current source of each pixel is distributed in the pixel region without being intensively arranged in the element chip.
  • the current feedback path is distributed.
  • the pixel signal can be sent to the storage unit through the pixel output line all at once.
  • the solid-state imaging device according to the second invention since one pixel output line is shared by N pixels, a set of N pixels is turned on / off by a pixel selection switch included in each pixel. Among these, a pixel that outputs a signal to one pixel output line is selected. When a signal is sent from a certain pixel in a set of N pixels to the pixel output line, the current driver of the other N ⁇ 1 pixels does not actually function.
  • the buffer circuit includes a changeover switch for turning on / off the operation of the current driver.
  • the changeover switch can be a transistor that cuts off a connection path between an amplifying transistor of the current driver and a transistor constituting a current source serving as a load thereof.
  • a relay amplifier is inserted in the middle of each of the pixel output lines, and a plurality of the pixel outputs are provided in the storage area in order to arrange the relay amplifier. It is preferable that a plurality of relay amplifier regions be prepared along the line extending direction.
  • one pixel output line is not driven only by the current driving unit arranged in the pixel, but is shared by the current driving unit and the relay amplifier arranged in the middle of the pixel output line. Can be driven.
  • the drive load per amplifier is reduced, so that it is possible to drive at higher speed.
  • the gain characteristic is further improved because less bias current is required.
  • the current consumption in the pixel area is reduced by reducing the bias current generated by the current drive unit in the pixel, and the current consumption in the relay amplifier area distributed in the storage area is increased accordingly. As a result, it is possible to further alleviate the power concentration that causes the above-described increase in ground potential.
  • one pixel output line is shared by N pixels, so that one image signal is transferred from each pixel to a memory cell in the memory unit. It takes about N times as long as the solid-state imaging device according to the first invention. This is a restriction for increasing the photographing speed in the solid-state imaging device according to the second invention.
  • a driving method of the solid-state imaging device is a driving method for driving the solid-state imaging device according to the second invention, A first drive mode in which the N pixel selection switches are sequentially selected by a control signal passing through the N pixel selection signal lines, and the N pixels are sequentially connected to a common pixel output line; Second driving for selecting only a part of the N pixel selection switches using only a part of the N pixel selection signal lines and connecting a part of the N pixels to a common pixel output line. Mode, Is selectable.
  • the first drive mode uses all pixels for shooting, whereas the second drive mode uses only some pixels for each set of N pixels without using all pixels. It is for shooting. That is, in the second drive mode, one image becomes a coarse image with some pixel signals thinned out, but there are few pixel signals to be sent from the pixel area to the storage area through one pixel output line. Therefore, the shooting speed can be increased accordingly. In other words, in the second drive mode, the shooting speed can be increased although the image quality is lower than in the first drive mode.
  • the N pixels connected to the same pixel output line are an even number of pixels adjacent in the vertical direction, and in the second driving mode, Of the N pixels, only every other N / 2 pixels in the vertical direction are used, and every other pixel used in the pixel region even in the adjacent pixels in the horizontal direction.
  • the pixel that has not been selected is selected.
  • Corresponding storage units may also be assigned to increase the storage capacity for some of the selected pixels.
  • noise factors such as an offset voltage between pixels and an error in gain characteristics are removed, and variations in ground potential are reduced.
  • the quality of the pixel signal in each pixel that is, the SN ratio is improved, and the image quality can be improved.
  • the solid-state imaging device driving method it is possible to increase the photographing speed while reducing the area of the region occupied by the pixel output line on the device.
  • FIG. 1 is a schematic plan view showing a layout on a semiconductor chip of a solid-state imaging device that is a first embodiment of the present invention;
  • storage unit in the solid-state image sensor of 1st Example. 4 is a schematic time chart of the operation in one pixel in the solid-state image sensor of the first embodiment.
  • FIG. 10 is a schematic time chart of the operation in one pixel in the solid-state image sensor of the second embodiment.
  • FIG. 6 is a schematic time chart of each drive mode in the solid-state image sensor of the second embodiment.
  • FIG. 6 is a schematic time chart of each drive mode in the solid-state image sensor of the second embodiment.
  • FIG. The conceptual diagram which shows the pixel position driven in the pixel half drive mode in the solid-state image sensor of 2nd Example.
  • the figure which shows the connection state of the pixel in the solid-state image sensor of 3rd Example of this invention, a relay amplifier, and a memory
  • FIG. 1 is a schematic plan view showing a layout on a semiconductor chip of a solid-state imaging device of this embodiment
  • FIG. 2 is a diagram showing a connection state between a pixel and a storage unit
  • FIG. 3 is a circuit of one pixel in a pixel region.
  • FIG. 4 is a circuit diagram of one storage unit.
  • this solid-state imaging device has one large pixel region 2 for receiving incident light and generating a pixel signal for each pixel, and two for holding the pixel signal until it is read out to the outside.
  • the storage areas (first storage area 3 a and second storage area 3 b) divided into two are provided on the semiconductor substrate 1.
  • the pixel area 2 and the storage areas 3a and 3b are areas separated from each other and gathered together.
  • a total of N ⁇ M pixels 10 of N rows and M columns are arranged in a two-dimensional array in the substantially rectangular pixel region 2, and each of the pixel regions 2 has (N / 2) ⁇ M pixels 10. Is divided into two, a first pixel region 2a and a second pixel region 2b.
  • (N / 2) ⁇ M storage units 30 are arranged in a two-dimensional array in each of the first and second storage areas 3a and 3b.
  • the first storage area 3a is provided with a first vertical scanning circuit area 4a and a first horizontal scanning circuit area 5a
  • the second storage area 3b is similarly provided with a second vertical scanning circuit area 4b and a second horizontal scanning circuit.
  • a region 5b is attached.
  • circuits such as a shift register and a decoder for controlling reading of signals from the storage cells included in the storage unit 30 in the first storage region 3a are disposed in the second vertical scanning circuit region 4b and the second horizontal scanning circuit region 5b.
  • the solid-state imaging device of this embodiment is centered on a line (a straight line indicated by a dotted line in FIG. 1) that divides the pixel region 2 into two parts, a first pixel region 2a and a second pixel region 2b.
  • a line a straight line indicated by a dotted line in FIG. 1
  • the first pixel region 2a, the first storage region 3a, the first vertical scanning circuit region 4a, and the first horizontal scanning circuit region 5a The structure and operation will be described mainly.
  • the number of pixels arranged in the pixel area 2 that is, the values of N and M can be determined arbitrarily. Increasing these values increases the resolution of the image, but on the other hand, the area of the entire chip increases, or if the chip area is the same, the chip area per pixel decreases, which is disadvantageous in terms of sensitivity. is there.
  • the number of pixels arranged in each of the first pixel region 2a and the second pixel region 2b is 400 in the horizontal direction (horizontal direction) and 128 in the vertical direction (vertical direction).
  • one pixel 10 in the pixel area 2a and one storage unit 30 in the storage area 3a are connected by one pixel output line 40, respectively. Therefore, the pixel area 2a and the storage area 3a are connected by the same number (in this example, 128 ⁇ 400) of pixel output lines 40 as the pixels 10 or the storage units 30 included in the areas 2a and 3a. Note that the outputs of all the storage units 30 arranged in the vertical direction in the storage area 3a are connected to a common vertical output line 41, and further connected to a common output line 43 via a vertical transfer gate 42. It is connected to the outside through 44.
  • one pixel 10 includes a photodiode (PD) 11, a transfer transistor 12, a reset transistor 13, a floating diffusion (FD) 14, a first stage buffer transistor 15, and a first stage bias.
  • the photodiode 11 generates light charges upon receiving light.
  • the floating diffusion 14 temporarily accumulates photoelectric charges and converts them into voltage signals, and corresponds to a detection node in the present invention.
  • the transfer transistor 12 is for transferring photocharge from the photodiode 11 to the floating diffusion 14 and corresponds to a transfer gate in the present invention.
  • the reset transistor 13 is for discharging the charge accumulated in the floating diffusion 14, and corresponds to a reset element in the present invention.
  • the first capacitor 18, the second capacitor 21, the first sampling transistor 19, and the second sampling transistor 20 constitute a correlated double sampling (CDS) circuit.
  • the first stage buffer transistor 15 and the first stage bias transistor 17 are buffers that serve as an interface between the floating diffusion 14 and the correlated double sampling circuit.
  • the source follower amplification transistor 22, the load current source transistor 24, and the output control transistor 25 are for outputting the charge signal accumulated in the floating diffusion 14 as a voltage signal to the pixel output line 40 through the CDS circuit. Yes, which corresponds to the buffer circuit in the present invention.
  • Drive pulse signals ⁇ T, ⁇ R, ⁇ NS, ⁇ SS, and ⁇ X2 are respectively supplied to gate terminals of the transfer transistor 12, the reset transistor 13, the first sampling transistor 19, the second sampling transistor 20, and the output control transistor 25.
  • a drive line for supplying (control signal) is connected. These drive lines are common to all the pixels 10 in the pixel region 2. As a result, simultaneous driving for charge accumulation operation or the like is performed in all the pixels 10 included in the pixel regions 2a and 2b.
  • FIG. 5 is a schematic time chart of the operation from photoelectric conversion to signal transmission in one pixel 10. The operation in the pixel 10 will be described with reference to this.
  • the floating diffusion 14 Before the signal charge is transferred from the photodiode 11 to the floating diffusion 14, the floating diffusion 14 is reset to the power supply voltage VR by turning on the reset transistor 13. However, after that, when the reset transistor 13 is turned off and the floating diffusion 14 is brought into a floating state, thermal noise is taken into the capacitor of the floating diffusion 14, so that the voltage of the floating diffusion 14 fluctuates, and the power supply voltage (reset voltage) It is not VR.
  • reset noise When signal charges are transferred from the photodiode 11 to the floating diffusion 14 in the presence of this fluctuation component called reset noise, a signal in which the noise is superimposed on the signal charge is output as a voltage signal. . Therefore, the pixel signal is output while removing noise in the following procedure.
  • the transfer transistor 12 is turned off, the photodiode 11 is in a floating state, and accumulation (exposure) of charges generated by photoelectric conversion is started.
  • the floating diffusion 14 is reset to the reset voltage VR.
  • the reset transistor is turned off at a time t2 ( ⁇ R: on ⁇ off) with a slight delay, the floating diffusion 14 enters a floating state.
  • the voltage of the floating diffusion 14 at this time is the reset voltage VR + the reset noise voltage.
  • the voltage applied to the gate terminal of the source follower amplification transistor 22 is determined.
  • the voltage at this time is a voltage of [net signal voltage] ⁇ [gain of CDS circuit] from which the reset noise voltage is removed.
  • the output control transistor 25 is turned on at time t7 ( ⁇ X2; off ⁇ on)
  • the signal voltage not including reset noise in the floating diffusion 14 is output to the pixel via the source follower amplification transistor 22 as described above. Output to line 40.
  • reset noise in the CDS circuit is not considered, but in reality, when the first capacitor 18 and the second capacitor 21 are in a floating state, reset noise can be generated as in the floating diffusion 14. . However, if the capacitances of the first capacitor 18 and the second capacitor 21 are made larger than the capacitance of the floating diffusion 14, the effect of the reset noise becomes relatively small and can be ignored in practice.
  • the capacitor 37 is formed by, for example, a double polysilicon gate structure or a stack structure.
  • a driving line for supplying a driving pulse signal of ⁇ WS that is common to all the storage units 30 is connected to the gate terminal of the writing transistor 31.
  • a driving line for supplying a driving pulse signal of ⁇ VSR which is common to the vertical row units and is different for each row is connected to the gate terminal of the reading transistor 35. Further, the gate terminal of the sampling transistor 36 is different for each of the L sampling transistors included in one storage unit 30 and is common to the sampling transistors in the same order in all the storage units 30.
  • a drive line for supplying a drive pulse signal is connected.
  • the reading transistor 35 when a signal is output from the corresponding pixel 10 to the pixel output line 40, the reading transistor 35 is turned off to turn on the writing transistor 31, and further 128 sampling samples are output.
  • any one of the transistors 36 is selectively turned on, a signal present on the signal line 32 in the storage unit can be written to the capacitor 37 connected to the turned-on sampling transistor.
  • the sampling transistors 36 that are turned on by the drive pulse signal ⁇ VSR1 are sequentially scanned, whereby pixel signals corresponding to a continuous image of a maximum of 128 frames can be held in the capacitors 37, respectively.
  • the read transistor 35 is turned on while the write transistor 31 is in the off state, and any one of the 128 sampling transistors 36 is selectively turned on, the sampling is performed.
  • the pixel signal held in the capacitor 37 connected to the transistor for reading 36 can be read out on the signal line 32 in the storage unit and output to the outside through the reading buffer transistor 33 and the reading transistor 35.
  • the sampling transistors 36 that are turned on by the drive pulse signal ⁇ VSR1 are sequentially scanned, so that pixel signals corresponding to continuous images of up to 128 frames respectively held in the capacitors 37 are sequentially That is, it can be read serially.
  • a load current source transistor 24 that is a load current source of the source follower amplification transistor 22 is arranged inside each pixel 10. Therefore, even when the output control transistor 25 is turned on in the pixel 10 and the writing transistor 31 is turned on in the storage unit 30, the source follower amplification transistor 22 is connected to the pixel output line 40 connecting the pixel 10 and the storage unit 30. No bias current flows. Further, immediately after the output control transistor 25 is turned on, a current for charging / discharging the capacity of the pixel output line 40 and the capacity of the capacitor 37 of the write destination flows in the pixel output line 40. Does not flow at all. Therefore, no voltage drop occurs even if the resistance of the pixel output line 40 is somewhat large.
  • the high-resistance pixel output line 40 is not arranged inside the source follower amplifier circuit, there is no reduction in gain characteristics caused by it, and the load current source transistors 24 are arranged in a distributed manner so that the ground potential can be reduced. Since the rise and fluctuation can be suppressed, the deterioration of the gain characteristic caused by the rise is negligible.
  • FIG. 6 shows the input voltage-output voltage characteristics of a 12 pixel source follower amplifier.
  • FIG. 6A shows the conventional configuration
  • FIG. 6B shows the configuration of the above embodiment.
  • the output voltage varies greatly due to the voltage drop due to the resistance of the pixel output line and the fluctuation of the bias current due to the potential rise of the feedback current path in the current source region.
  • the potential drop due to the resistance of the pixel output line is very small, and the bias current fluctuation due to the potential rise of the feedback current path in the pixel area becomes the main factor of variation. Since the current is not concentrated locally, the potential rise is small. Therefore, the variation in output voltage is also reduced.
  • FIG. 7 simulates the differential gain characteristic of the source follower amplifier of four pixels located farthest from the lower end in the pixel region 2a.
  • the gain is less than 0.8, and the gain curve has almost no flat portion, resulting in a large gain error for each pixel.
  • the gain remains almost flat and the gain value exceeds 0.8 when the input voltage is in the range of 1.0 to 3.5V. From these results, it can be confirmed that in the configuration of this embodiment, there is almost no gain error for each pixel and a high gain can be achieved.
  • FIG. 8 is a schematic diagram illustrating a connection state between a pixel and a storage unit in the solid-state image sensor of the present embodiment.
  • FIG. 9 is a circuit configuration diagram of one pixel in a pixel region in the solid-state image sensor of the present embodiment. These are schematic time charts of the operation from photoelectric conversion to signal transmission in one pixel 10. Since the circuit configuration of one storage unit 30 in the storage area is the same as that described with reference to FIG. 4 of the first embodiment, description thereof is omitted.
  • each of the four pixels 10 arranged in the vertical direction and the same four storage units 30 are set as a set, and both are connected by one pixel output line 40 for each set.
  • the number of pixel output lines 40 disposed between the pixel area 2a and the storage area 3a is reduced from 128 in the first embodiment to 32, that is, 1/4 of the number in the vertical direction. Become.
  • the aperture ratio is improved, which is effective for improving sensitivity and SN ratio.
  • the signal to the pixel output line 40 is selectively selected from the four pixels 10 sharing one pixel output line 40, that is, the signals are not output from the plurality of pixels 10 at the same time. It is necessary to adjust the output timing.
  • the first current blocking transistor is connected in series with the first-stage buffer transistor 15.
  • a transistor 16 is connected, and a second current cutoff transistor 23 is connected in series with the source follower amplification transistor 22.
  • a drive line for supplying a drive pulse signal of ⁇ X1 is connected to the gate terminal of the first current cutoff transistor 16.
  • a drive line for supplying the same drive pulse signal ⁇ X2 as that of the gate terminal of the output control transistor 25 is connected to the gate terminal of the second current cutoff transistor 23.
  • the first current cut-off transistor 16 is turned on at the time t3, that is, almost at the same time as the sampling transistors 19 and 20 are turned on, and the output of the signal through the output control transistor 25 is started at the time t7, that is, the output control transistor 25. It is turned off immediately before. That is, the first current cut-off transistor 16 is turned on only during a period in which the voltage of the floating diffusion 14 needs to be applied to the first capacitor 18 or the second capacitor 21 at the subsequent stage, thereby operating the first-stage buffer transistor 15. Let In other words, during a period when the first stage buffer transistor 15 does not need to be operated, the first current cutoff transistor 16 is turned off and no bias current is supplied to the first stage buffer transistor 15. Power consumption is reduced.
  • the second current cutoff transistor 23 is turned on / off simultaneously with the output control transistor 25. In other words, during the period when the voltage signal is not output to the pixel output line 40, the second current cutoff transistor 23 is turned off so that the bias current is not supplied to the source follower amplification transistor 22. This suppresses power consumption.
  • the output control transistors 25 of the four pixels 10 Drive pulse signals ⁇ X2 ⁇ 0 ⁇ , ⁇ X2 ⁇ 1 ⁇ , ⁇ X2 ⁇ 2 ⁇ , and ⁇ X2 ⁇ 3 ⁇ are supplied to the gate terminals, respectively.
  • a drive pulse signal of ⁇ X2 ⁇ 0 ⁇ is input to the gate terminal of the output control transistor 25 of the first pixel 10 among the four pixels 10 sharing one pixel output line 40, and this ⁇ X2 During a period when ⁇ 0 ⁇ is at a high level, the output control transistor 25 is turned on, and a pixel signal is output from the pixel 10 to the pixel output line 40.
  • the writing transistor 31 of the corresponding storage unit 30 is turned on in synchronization with the signal transmission from each pixel 10, and the signal is sent to the capacitor 37 connected to the sampling transistor 36 that is turned on. Is retained.
  • a burst / full pixel use mode in which all pixels are used to obtain a high resolution image (corresponding to the first drive mode in the present invention).
  • the burst half pixel use mode (second in the present invention) is capable of acquiring an image at a higher speed than the burst full pixel use mode.
  • Drive mode and the solid-state imaging device can be driven in two modes.
  • FIG. 11 and FIG. 12A are timing charts of driving pulse signals of main parts in the burst / full pixel use mode.
  • FIG. 12A is a continuation of FIG.
  • the drive pulse signal ⁇ X1 is omitted.
  • drive pulse signals ( ⁇ R, ⁇ T, ⁇ NS, ⁇ SS) for all the pixels 10 operate at the same timing for all the pixels, and perform a global shutter operation.
  • the pixel signals from the four pixels 10 are sequentially connected to one pixel output line 40. This is as described above.
  • One pixel output line 40 is connected to each of the four storage units 30 via a write transistor 31 that is turned on / off by a drive pulse signal ⁇ WS.
  • the drive pulse signals ⁇ X2 ⁇ 1 ⁇ and ⁇ X2 ⁇ 3 ⁇ are always at a low level, and two of the four pixels are substantially equal. You can see that it was not used (ie it was skipped).
  • the storage unit 30 side there are timings at which the drive pulse signals ⁇ VSR1 ⁇ 0 ⁇ to ⁇ VSR1 ⁇ 3 ⁇ each become high level, and the storage unit 30 corresponding to the pixel skipped as described above is also used. It can be seen that a signal is written to the memory cell in the memory unit 30. As a result, the number of frames that can be continuously shot without reading a signal to the outside is 256 frames, which is twice the normal number, so that twice the shooting time can be secured.
  • the driving pulse signals ⁇ X2 ⁇ 0 ⁇ and ⁇ X2 ⁇ 1 ⁇ , ⁇ X2 ⁇ 2 ⁇ and ⁇ X2 ⁇ 3 ⁇ are wired in a staggered manner in the even-numbered columns and the odd-numbered columns, respectively.
  • the thinning can be a checkered pattern as shown in FIG. Thereby, substantial deterioration of the resolution in the vertical direction and the horizontal direction can be suppressed.
  • the pixel output line 40 directly connects the pixel 10 in the pixel region 2a and the storage unit 30 in the storage region 3a.
  • the area of the element chip is increased in order to increase the number of pixels.
  • the pixel output line 40 becomes longer, and the drive capability of the source follower amplification transistor 22 in the pixel 10 may be insufficient.
  • a signal follower source follower amplifier 60 may be inserted in the middle of the pixel output line 40 (40a, 40b).
  • the signal relay source follower amplifier 60 includes two transistors 61 and 62, but the configuration is not limited thereto.
  • the signal relay source follower amplifiers 60 inserted into the pixel output lines 40 are not concentrated in one place, but are stored from the viewpoint of equalization of power distribution and load sharing between the source follower amplifiers in the pixels 10.
  • a plurality of strip-like relay source follower amplifier regions 6 extending in the horizontal direction are provided on the region 3a, and the number of signal relay source follower amplifiers 60 included in each of the plurality of regions 6 is substantially the same.
  • the relay source follower amplifiers 60 are distributed.
  • one pixel output line 40 is not driven only by the source follower amplifier in the pixel 10, but is driven by sharing with the relay source follower amplifier arranged in the storage area 3 (3a, 3b). Since the load per amplifier is reduced, it can be driven at higher speed. Alternatively, it is possible to select to reduce the bias current without increasing the speed. In this case, the gain characteristic is further improved, and the current consumption of the pixel region is also reduced.
  • the current consumption in the memory area where the source follower amplifier is arranged increases as the current consumption in the pixel area decreases, but this means that the total power is distributed over the entire element chip, and the ground potential is increased. It is preferable in that power concentration that causes an increase in power can be improved.
  • the various numerical values used in the above description are merely examples, and do not limit the configuration / structure of the solid-state imaging device according to the present invention.
  • the circuit configuration in one pixel as long as it has only basic components such as a photodiode, a detection node, a transfer gate, and a buffer circuit, other components such as the above-described CDS circuit are provided. Of course, it is not always necessary.
  • SYMBOLS 1 Semiconductor substrate 2, 2a, 2b ... Pixel region 3, 3a, 3b ... Memory region 4a, 4b ... Vertical scanning circuit region 5a, 5b ... Horizontal scanning circuit region 6 ... Relay source follower amplifier region 10 ... Pixel 11 ... Photo Diode 12 ... Transfer transistor 13 ... Reset transistor 14 ... Floating diffusion (FD) DESCRIPTION OF SYMBOLS 15 ... 1st stage buffer transistor 16 ... 1st electric current cutoff transistor 17 ... 1st stage bias transistor 18 ... 1st capacitor
  • Source follower amplification transistor 23 ... second current cutoff transistor 24 ... load current source transistor 25 ... output control transistor 30 ... storage unit 31 ... write transistor 32 ... in-storage unit signal line 33 ... read buffer transistor 34 ... Biasing transistor 36 ... Sampling transistor 37 ... Capacitor 40 ... Pixel output line 41 ... Vertical output line 42 ... Vertical transfer gate 43 ... Output line 44 ... Output buffer 60 ... Signal follower source follower amplifier

Abstract

　画素信号を画素出力線（４０）に出力するためのソースフォロア増幅用トランジスタ（２２）の負荷電流源となるトランジスタ（２４）を各画素（１０）内に設けることにより、大きなバイアス電流が高抵抗である画素出力線（４０）に流れることを回避し、画素毎のオフセット電圧のばらつきを抑える。また、高抵抗の画素出力線（４０）がソースフォロア増幅回路内に配置されることを回避し、ゲイン特性の低下を防止する。これにより、画素信号のＳＮ比を改善して画質向上を図る。さらに、出力制御用トランジスタ（２５）と同一タイミングでオン・オフする電流遮断用トランジスタ（２３）をソースフォロア増幅用トランジスタ（２２）と直列に接続し、画素信号を画素出力線に出力する期間以外ではトランジスタ（２２）に電流を流さないようにすることで消費電力を抑える。

Description

固体撮像素子及びその駆動方法
　本発明は固体撮像素子及びその駆動方法に関し、さらに詳しくは、破壊、爆発、燃焼といった極めて高速である現象を撮影するために好適な高速動作可能である固体撮像素子とその駆動方法に関する。
　爆発、破壊、燃焼、衝突、放電等の高速の現象を短時間だけ連続的に撮影するための高速撮影装置（高速ビデオカメラ）が従来知られている（非特許文献１など参照）。こうした高速撮影装置では、１００万フレーム／秒程度以上の、きわめて高速度の撮影が必要である。そのため、一般的なビデオカメラやデジタルカメラなどに利用されている通常の撮像素子とは異なる、特殊な構造の高速動作可能な固体撮像素子が利用されている。
　上記のような用途に適した固体撮像素子として、特許文献１などに記載の画素周辺記録型撮像素子と呼ばれるＣＣＤ型の固体撮像素子や、特許文献２、３などに記載のＭＯＳ型の固体撮像素子とが知られている。後者は前者における諸問題を解決するために本願発明者らが提案しているものであり、フォトダイオードを含む画素と、各画素と一対一に対応し且つ画像信号を記憶するためのメモリセル（コンデンサ）を多数有するメモリアレイユニットとが、空間的に分離された２つの領域（画素領域及び記憶領域）の中にそれぞれ２次元的に配列された構造を持つＭＯＳ型の固体撮像素子である。
　特許文献２に記載の固体撮像素子では、画素の総数とメモリアレイユニットの総数とが等しく、１個の画素と１個のメモリアレイユニットとがそれぞれ独立したカラム線によって接続される構造となっている。そのため、全画素で一斉に各画素からカラム線を通してメモリアレイユニットに信号を転送することが可能である。その反面、総画素数と等しい本数のカラム線が必要であり、素子チップ上でカラム線の配線領域の占める割合が大きくなるために、受光部（フォトダイオード）の開口率を上げるのが難しい。
　一方、特許文献３に記載の固体撮像素子では、Ｎ個（但し、Ｎは２以上の整数）の画素とＮ個のメモリアレイユニットとが共通の１本のカラム線で接続される構造となっている。そのため、カラム線の総数が総画素数／Ｎで済み、カラム線の配線領域の面積を減らすことができるために、受光部の開口率を上げる上で有利である。その代わりに、全画素で一斉に各画素からカラム線を通してメモリアレイユニットに画素信号を転送することはできず、カラム線を共有するＮ個の画素において時分割で画素信号をメモリアレイユニットへ転送する必要がある。
　上述したように、一般的な固体撮像素子では１画素列あたり１本のみ設けられるカラム線が、上記高速撮影用のＭＯＳ型固体撮像素子では、１画素列あたりの画素数と同数本、又は１画素列あたりの画素数／Ｎ本設けられている。これは、比較的遅いフレームレートで使用される一般的な固体撮像素子の場合には画素から信号を読み出すのに十分長い信号読出し時間をかけることができるのに対し、高速撮影用の固体撮像素子においては桁違いに短い時間（１００万フレーム／秒以上の高速撮影の場合にはおおよそ数ns～数十nsのオーダー）で信号読出しを行う必要があるために、全画素で一斉に信号読出し→メモリセルへの書き込み、又は、全画素中のＮ分の１の画素で一斉に信号読出し→メモリセルへの書き込み、という読出し動作及び記憶動作が必要となるからである。
　上述の従来の高速撮影用ＭＯＳ型固体撮像素子は高速動作を行うために様々な工夫がなされたものではあるが、次のような問題がある。
　即ち、上記特許文献２、３に記載の高速撮影用固体撮像素子ではいずれも、カラム線を駆動して画素からメモリアレイユニット内のメモリセルへ電圧信号を書き込むために、各画素の内部にソースフォロア増幅器が設けられているが、このソースフォロア増幅器の負荷電流源は画素領域と記憶領域との間に設けられた電流源領域にまとめて配置されている。これは主として、画素サイズを小さくするとともに素子チップ上の領域を有効に利用するためである。
　上記高速撮影用固体撮像素子において、駆動すべき負荷の一部であるカラム線の線幅はサブミクロンオーダー（例えば０．２８μm）であり、その長さは画素領域と記憶領域とが分離されているために最長で数mm程度とかなり長くなる。そのため、カラム線は大きな寄生抵抗をもち（例えばＡｌ配線では１kΩ程度）、また素子チップ上には複数本のカラム線が近接して平行に延設されているために大きな寄生容量も生じる（例えば１pF）。このような抵抗及び容量の大きな負荷を例えば２０ns以内という短時間で充放電するには、カラム線を駆動するソースフォロア増幅器のバイアス電流を例えば１００μA（ソースフォロワ増幅器のサイズに依存するためあくまで一例）とする必要がある。
　上述のように負荷電流源を画素から離して配置した場合、上記バイアス電流はカラム線そのものを流れることになるため、上述した寄生抵抗によって電圧降下を生じ、カラム線の負荷電流源側出力端と画素側入力端との間でオフセット電圧を生じる。画素領域中央付近の画素と画素領域下端付近（電流源領域に近い領域）に位置する画素とでは電流源領域までの距離に大きな差異があるため、それら画素における画素信号電圧はそれぞれ異なるオフセット電圧を持つことになる。また、画素内のソースフォロワ増幅器の駆動トランジスタと負荷電流源との間には高抵抗のカラム線が介在するので、ソースフォロワ増幅器のゲイン特性は劣化する。このゲイン特性の劣化の程度も、画素領域中央付近の画素と画素領域下端付近に位置する画素とでは大きく相違するため、画素毎に異なるゲイン特性を持つことになる。
　さらには、画素毎のゲイン特性は、次のような理由によっても異なるものとなる。即ち、画素数と同じ数の負荷電流源を狭い電流源領域にまとめて配置した場合、ソースフォロワ増幅器のバイアス電流帰還パスが電流源領域という狭い箇所に集中することになる。例えば特許文献２、３に記載の固体撮像素子では、全画素を半分に分割してそれぞれ異なる電流源領域及び記憶領域に対応付けているため、例えば総画素数を４００×２５６とした場合、その半分の画素数による、４００×１２８×１００μm＝５．１２Ａもの電流が瞬間的に一つの電流源領域に集中することになる。
　低電圧側電源線の配線幅を拡げることで配線の抵抗を下げようとしても抵抗をゼロとすることは不可能であるので、配線による電圧降下は常に存在し、それにより電流源領域付近での低電圧側電位（通常は接地電位）は上昇する（例えば配線抵抗が０．１Ωである場合には約５００mV）。その結果、電流源トランジスタのゲートバイアス電圧が変動し、それによって各画素内部のソースフォロワ増幅器の動作点を決めるバイアス電流そのものが変化してゲイン特性の不安定要因となる。例えば電流源領域への低電圧側電源配線を素子チップの左右両側から行う構成とした場合、上述したような接地電位の上昇は素子チップの左右端よりも中央部で大きくなり、これも画素毎に異なるゲイン特性を生じる大きな要因となる。
特開２００１－３４５４４１号公報 国際公開第２００９／０３１３０１号パンフレット 国際公開第２００９／１５０８２８号パンフレット
近藤ほか５名、「高速度ビデオカメラHyperVision HPV-1の開発」、島津評論、島津評論編集部、２００５年９月３０日発行、第６２巻、第１・２号、ｐ．７９－８６
　上述した画素毎に相違するオフセット電圧やゲイン特性はいずれも画素信号の品質を劣化させるノイズ要因である。特に高速撮影用の固体撮像素子では、撮影時の露光時間（電荷蓄積時間）がきわめて短いために各画素における信号のレベル自体がかなり低く、十分な画質を得るためには上記のような要因によるノイズを低減して少しでも画素信号のＳ／Ｎを改善することが非常に重要である。
　本発明は上記課題に鑑みて成されたものであり、その目的とするところは、画素間のオフセット電圧やゲイン特性の差異を縮小することにより画素信号に乗るノイズを低減し、画質を向上させたり、或いは画質を同一程度に維持したまま撮影速度を上げたりすることができる固体撮像素子及びその駆動方法を提供することにある。
　上記課題を解決するために成された第１発明に係る固体撮像素子は、
　a)フォトダイオード、該フォトダイオードで生成された光電荷を電荷信号から電圧信号に変換するための検出ノード、前記フォトダイオードから前記検出ノードへの光電荷の転送を制御する転送ゲート、及び、前記検出ノードによる電圧信号を後記画素出力線に送出するバッファ回路、を含む画素が複数個配置された画素領域と、
　b)前記画素領域とは分離された領域であって、各画素に一対一に対応し且つその内部に複数の記憶セルがそれぞれ設けられた、画素数と同数である記憶ユニットが配置された記憶領域と、
　c)前記画素領域内の１個の画素と前記記憶領域内の１個の記憶ユニットとをそれぞれ独立に接続する画素数及び記憶ユニット数と同数である画素出力線と、
　を備え、前記バッファ回路は前記画素出力線を駆動する少なくとも１個の電流駆動部を含み、該電流駆動部は当該画素の内部に配置された負荷となる電流源を含むことを特徴としている。
　また上記課題を解決するために成された第２発明に係る固体撮像素子は、
　a)フォトダイオード、該フォトダイオードで生成された光電荷を電荷信号から電圧信号に変換するための検出ノード、前記フォトダイオードから前記検出ノードへの光電荷の転送を制御する転送ゲート、及び、前記検出ノードによる電圧信号を画素出力線に送出するバッファ回路、を含む画素が複数個配置された画素領域と、
　b)前記画素領域とは分離された領域であって、各画素に一対一に対応し且つその内部に複数の記憶セルがそれぞれ設けられた記憶ユニットが配置された記憶領域と、
　c)前記画素領域内のＮ個（Ｎは２以上の整数）の画素とそのＮ個の画素に対応付けられた前記記憶領域内のＮ個の記憶ユニットとをＮ個の画素及び記憶ユニット毎にそれぞれ独立に接続する画素数／Ｎ本の画素出力線と、を備え、
　前記バッファ回路は、前記画素出力線を駆動する少なくとも１個の電流駆動部と、同一の画素出力線に接続されたＮ個の画素のうちの１個を選択的に該画素出力線に接続するための少なくとも１個の画素選択スイッチとを含み、前記電流駆動部は当該画素の内部に配置された負荷となる電流源を含み、同一の前記画素出力線に接続されるＮ個の画素の画素選択スイッチにはそれぞれ独立にＮ本の画素選択信号線が配線されてなることを特徴としている。
　第１及び第２発明に係る固体撮像素子において、上記電流駆動部は典型的にはソースフォロア増幅器である。
　上述したように、従来のこの種の固体撮像素子では、電流駆動部の負荷となる電流源は電流源領域に集中的に配置されていたのに対し、第１及び第２発明に係る固体撮像素子では、電流駆動部の負荷となる電流源が各画素の内部にそれぞれ配置されている。このため、例えばソースフォロア増幅器である電流駆動部のバイアス電流は画素出力線を流れないので、その画素出力線自体の抵抗による電圧降下とそれによる信号電圧オフセットは発生せず、それに起因する画素毎のオフセット電圧のばらつきもなくなる。また、従来の構成では、高抵抗で且つ容量性である画素出力線が実質的に電流駆動部の回路に含まれていたのに対し、第１及び第２発明に係る固体撮像素子では、画素出力線が電流駆動部の回路とは分離されるので、各画素の電流駆動部におけるゲイン特性が改善され、且つ画素間のゲイン誤差も発生しなくなる。
　さらに第１及び第２発明に係る固体撮像素子では、各画素の負荷電流源が素子チップ内で集中的に配置されることなく画素領域内に分散して配置されるため、負荷電流源を流れた電流の帰還電流パスが分散される。これにより、電流集中による素子チップ上の特定部位での接地電位の上昇を抑えることができ、画素毎の接地電位のばらつきも改善される。それにより、そうした接地電位の上昇変動に起因する画素間のゲイン特性の誤差も抑制される。
　第１発明に係る固体撮像素子では画素毎に画素出力線が独立しているため、全画素で一斉に、画素出力線を通して画素信号を記憶ユニットへ送り出すことができる。一方、第２発明に係る固体撮像素子ではＮ個の画素で１本の画素出力線を共用しているため、各画素に含まれる画素選択スイッチのオン・オフにより、１組のＮ個の画素の中で１本の画素出力線に信号を出す画素が選択される。１組のＮ個の画素の中の或る１個の画素から画素出力線に信号が送出されているとき、他のＮ－１個の画素の電流駆動部は実際には機能していない。
　そこで、第２発明に係る固体撮像素子において、好ましくは、前記バッファ回路は前記電流駆動部の動作をオン・オフする切替スイッチを含む構成とするとよい。具体的には、該切替スイッチは、電流駆動部の増幅用トランジスタとその負荷となる電流源を構成するトランジスタとの接続経路を遮断するトランジスタとすることができる。
　この構成によれば、上述のように１組のＮ個の画素の中の或る１個の画素から画素出力線に信号が送出されているとき、他のＮ－１個の画素の電流駆動部を切替スイッチによりオフすることができる。オフされた電流駆動部では負荷電流が流れなくなるので消費電流が減少し、素子全体で消費電力を削減するのに有効である。
　また第１及び第２発明に係る固体撮像素子では、前記画素出力線のそれぞれの途中に中継増幅器が挿入され、該中継増幅器を配置するために、前記記憶領域内であって複数の前記画素出力線の延伸方向に沿って複数の中継増幅器領域が用意される構成とするとよい。
　この構成によれば、１本の画素出力線を画素内に配置された電流駆動部のみで駆動するのでなく、この電流駆動部と画素出力線の途中に配置された中継増幅器とで分担して駆動することができる。それによって、１個の増幅器あたりの駆動負荷が減じるので、より高速に駆動することができる。また、同一の速度で駆動する場合には、より少ないバイアス電流で済むためゲイン特性はさらに改善する。画素内の電流駆動部によるバイアス電流が減ることで画素領域における消費電流が減り、その分、記憶領域内に分散された中継増幅器領域の消費電流が増えるが、これは電流消費が素子全体に分散されたかたちとなり、前述した接地電位上昇などの原因となる電力集中を一層緩和することができる。
　前述のように第２発明に係る固体撮像素子ではＮ個の画素で１本の画素出力線を共用するため、１枚分の画像信号を各画素から記憶ユニット中の記憶セルに転送するために第１発明に係る固体撮像素子の約Ｎ倍の時間を要する。これが第２発明に係る固体撮像素子において撮影速度を上げるための制約になる。
　そこで、第３発明に係る固体撮像素子の駆動方法は、上記第２発明に係る固体撮像素子を駆動する駆動方法であって、
　前記Ｎ本の画素選択信号線を通した制御信号によって前記Ｎ個の画素選択スイッチを順番に選択して前記Ｎ個の画素を順次、共通の画素出力線に接続させる第１駆動モードと、
　前記Ｎ本の画素選択信号線の一部のみを用いて前記Ｎ個の画素選択スイッチの一部のみを選択し、前記Ｎ個の画素の一部を共通の画素出力線に接続させる第２駆動モードと、
　が選択可能であることを特徴としている。
　第１駆動モードは撮影に全画素を使用するものであり、これに対し第２駆動モードは、全画素を使用せずにＮ個の画素からなる１組毎に一部の画素のみを使用した撮影を行うものである。即ち、第２駆動モードでは、１枚の画像は一部の画素信号が間引かれた状態の粗い画像となるものの、１本の画素出力線を通して画素領域から記憶領域に送るべき画素信号が少なくて済むので、その分、撮影速度を上げることが可能となる。即ち、第２駆動モードでは第１駆動モードと比較して、画質は下がるものの撮影速度を上げることができる。
　また第３発明に係る固体撮像素子の駆動方法では、好ましくは、同一の画素出力線に接続される前記Ｎ個の画素は垂直方向に隣接する偶数個の画素であり、第２駆動モードにおいては、前記Ｎ個の画素のうち垂直方向に１個おきの全部でＮ／２個の画素のみを使用し、且つ、画素領域内において、水平方向に隣接する画素でも使用される画素が１個おきとなるようにして、画素領域全体で市松模様の一色（例えば白色）部分の画素が選択されるような駆動を行うとよい。これによれば、間引きされる画素がかたまらずに分散されるので、画質の劣化をできるだけ抑えながら撮影速度を上げることができる。
　また第３発明に係る固体撮像素子の駆動方法では、第２駆動モードにおいて、選択された一部の画素に対して元々該画素に対応付けられていた記憶ユニットに加え、選択されなかった画素に対応する記憶ユニットをも割り当て、選択された一部の画素に対する記憶容量を拡大するようにするとよい。これにより、画質を落として撮影速度を上げた際に、連続撮影可能なフレーム数を増やす、つまり撮影可能時間を延ばすことができる。
　第１及び第２発明に係る固体撮像素子によれば、画素間のオフセット電圧やゲイン特性の誤差などのノイズ要因が除去されるとともに接地電位のばらつきも軽減される。これにより、各画素における画素信号の質、つまりはＳＮ比が向上し、画質を改善することができる。
　また第３発明に係る固体撮像素子の駆動方法によれば、素子上で画素出力線の占める領域の面積を減らしながらも撮影速度を上げることができる。
本発明の第１実施例である固体撮像素子の半導体チップ上のレイアウトを示す概略平面図。 第１実施例の固体撮像素子における画素と記憶ユニットとの接続状態を示す図。 第１実施例の固体撮像素子における画素領域中の１個の画素の回路構成図。 第１実施例の固体撮像素子における１個の記憶ユニットの回路構成図。 第１実施例の固体撮像素子における１個の画素内の動作の概略タイムチャート。 従来構成と第１実施例の構成とについて回路シミュレーションにより１２個の画素のソースフォロア増幅器の入力電圧－出力電圧特性を計算した結果を示す図。 従来構成と第１実施例の構成とについて回路シミュレーションにより画素領域内で画素領域下端から最も遠い位置にある４個の画素のソースフォロア増幅器のゲイン特性を計算した結果を示す図。 本発明の第２実施例の固体撮像素子における画素と記憶ユニットとの接続状態を示す図。 第２実施例の固体撮像素子における画素領域中の１個の画素の回路構成図。 第２実施例の固体撮像素子における１個の画素内の動作の概略タイムチャート。 第２実施例の固体撮像素子における各駆動モードの概略タイムチャート。 第２実施例の固体撮像素子における各駆動モードの概略タイムチャート。 第２実施例の固体撮像素子において画素ハーフ駆動モードの際に駆動される画素位置を示す概念図。 本発明の第３実施例の固体撮像素子における画素、中継増幅器、及び記憶ユニットの接続状態を示す図。
　［第１実施例］
　以下、本発明の第１実施例である固体撮像素子及びその駆動方法について、添付図面を参照して説明する。
　本実施例による固体撮像素子の全体の回路構成及び構造について、図１～図４により説明する。図１は本実施例の固体撮像素子の半導体チップ上のレイアウトを示す概略平面図、図２は画素と記憶ユニットとの接続状態を示す図、図３は画素領域中の１個の画素の回路構成図、図４は１個の記憶ユニットの回路構成図である。
　図１に示すように、この固体撮像素子は、入射光を受けて画素毎に画素信号を生成するための一つの大きな画素領域２と、画素信号が外部に読み出されるまで保持するための２つに分割された記憶領域（第１記憶領域３ａ、第２記憶領域３ｂ）とを、半導体基板１上に備える。画素領域２と記憶領域３ａ、３ｂとは、互いに分離され、それぞれまとまった領域である。略矩形状の画素領域２内にはＮ行、Ｍ列の合計Ｎ×Ｍ個の画素１０が二次元アレイ状に配置され、この画素領域２はそれぞれ（Ｎ／２）×Ｍ個の画素１０が配置された第１画素領域２ａと第２画素領域２ｂとの２つに分割されている。また、第１、第２記憶領域３ａ、３ｂにはそれぞれ、（Ｎ／２）×Ｍ個の記憶ユニット３０が二次元アレイ状に配置されている。
　第１記憶領域３ａには第１垂直走査回路領域４ａと第１水平走査回路領域５ａとが付設され、第２記憶領域３ｂにも同様に、第２垂直走査回路領域４ｂと第２水平走査回路領域５ｂとが付設されている。第１垂直走査回路領域４ａ及び第１水平走査回路領域５ａには、第１記憶領域３ａ中の記憶ユニット３０に含まれる記憶セルからの信号の読み出しを制御するためのシフトレジスタやデコーダなどの回路が配設され、第２垂直走査回路領域４ｂ及び第２水平走査回路領域５ｂにも同様の構成の回路が配設されている。
　図１に示すように、本実施例の固体撮像素子は、画素領域２を第１画素領域２ａ、第２画素領域２ｂの２つに区画する線（図１中に点線で示す直線）を中心として、ほぼ線対称の構造である。この線を挟んだ両部分の構造及び動作は同じであるため、以下の説明では、第１画素領域２ａ、第１記憶領域３ａ、第１垂直走査回路領域４ａ、及び第１水平走査回路領域５ａの構造及び動作を中心に述べる。
　画素領域２に配設される画素の数、つまりＮ及びＭの値はそれぞれ任意に決めることができる。これらの値を大きくすれば画像の解像度は上がるが、その反面、チップ全体の面積が大きくなる、或いは、チップ面積が同一であるとすると１画素当たりのチップ面積が小さくなり感度の点では不利である。ここで説明する例では、Ｎ＝２５６、Ｍ＝４００である。この場合、第１画素領域２ａ及び第２画素領域２ｂにそれぞれ配置される画素の数は、水平方向（横方向）が４００、垂直方向（縦方向）が１２８である。
　図２に示すように、画素領域２ａ中の１個の画素１０と、記憶領域３ａ中の１個の記憶ユニット３０とはそれぞれ１本の画素出力線４０で接続されている。したがって、画素領域２ａと記憶領域３ａとは、各領域２ａ、３ａに含まれる画素１０又は記憶ユニット３０と同数の（この例では１２８×４００）画素出力線４０で接続されている。なお、記憶領域３ａにおいて垂直方向に配列されている全ての記憶ユニット３０の出力は共通の垂直出力線４１に接続され、さらに垂直転送ゲート４２を介して共通の出力線４３に接続され、出力バッファ４４を経て外部に接続されている。
　図３に示すように、１個の画素１０は、フォトダイオード（ＰＤ）１１、転送用トランジスタ１２、リセット用トランジスタ１３、フローティングディフュージョン（ＦＤ）１４、第１段バッファ用トランジスタ１５、第１段バイアス用トランジスタ１７、第１コンデンサ１８、第１サンプリング用トランジスタ１９、第２サンプリング用トランジスタ２０、第２コンデンサ２１、ソースフォロア増幅用トランジスタ２２、負荷電流源用トランジスタ２４、及び、出力制御用トランジスタ２５、を含む。
　フォトダイオード１１は光を受けて光電荷を生成するものである。フローティングディフュージョン１４は光電荷を一時的に蓄積するとともにこれを電圧信号に変換するものであり、本発明における検出ノードに相当する。転送用トランジスタ１２は光電荷をフォトダイオード１１からフローティングディフュージョン１４へ転送するためのものであり、本発明における転送ゲートに相当する。リセット用トランジスタ１３はフローティングディフュージョン１４に蓄積された電荷を排出するためのものであり、本発明におけるリセット素子に相当する。第１コンデンサ１８、第２コンデンサ２１、第１サンプリング用トランジスタ１９、及び第２サンプリング用トランジスタ２０は相関２重サンプリング（ＣＤＳ）回路を構成するものである。第１段バッファ用トランジスタ１５及び第１段バイアス用トランジスタ１７は、フローティングディフュージョン１４と相関２重サンプリング回路とのインターフェイスの機能を果たすバッファである。ソースフォロア増幅用トランジスタ２２、負荷電流源用トランジスタ２４、及び出力制御用トランジスタ２５、は、フローティングディフュージョン１４に蓄積された電荷信号をＣＤＳ回路を通して画素出力線４０に電圧信号として出力するためのものであり、本発明におけるバッファ回路に相当する。
　転送用トランジスタ１２、リセット用トランジスタ１３、第１サンプリング用トランジスタ１９、第２サンプリング用トランジスタ２０、及び出力制御用トランジスタ２５のゲート端子には、それぞれφＴ、φＲ、φＮＳ、φＳＳ、φＸ２なる駆動パルス信号（制御信号）を供給するための駆動ラインが接続される。これら駆動ラインは画素領域２内の全ての画素１０に共通である。これにより、画素領域２ａ、２ｂに含まれる全ての画素１０において電荷蓄積動作等のための同時駆動が行われる。
　図５は１個の画素１０における光電変換から信号送出までの動作の概略タイムチャートである。これを参照しつつ、画素１０における動作を説明する。
　フォトダイオード１１からフローティングディフュージョン１４へ信号電荷を転送する前に、リセット用トランジスタ１３をオンさせることによりフローティングディフュージョン１４は電源電圧ＶＲにリセットされる。しかしながら、そのあとにリセット用トランジスタ１３をオフにしてフローティングディフュージョン１４をフローティング状態にする際に、フローティングディフュージョン１４のキャパシタに熱ノイズが取り込まれるためフローティングディフュージョン１４の電圧は揺らぎ、電源電圧（リセット電圧）ＶＲそのものとはならない。リセットノイズと呼ばれるこの揺らぎ成分が存在する状態でフォトダイオード１１からフローティングディフュージョン１４へ信号電荷の転送を始めると、その信号電荷にノイズが重畳したものが電圧信号となって出力されてしまうことになる。そこで、以下のような手順でノイズを取り除きつつ画素信号を出力する。
　図５中のｔ１の時点（φＴ：オン→オフ）で転送用トランジスタ１２はオフとなり、フォトダイオード１１がフローティング状態となって光電変換で発生した電荷の蓄積（露光）が開始される。このとき、フローティングディフュージョン１４はリセット電圧ＶＲにリセットされている。少し遅れてｔ２の時点（φＲ：オン→オフ）でリセット用トランジスタがオフとなるとフローティングディフュージョン１４がフローティング状態となる。上述したように、このときフローティングディフュージョン１４の電圧はリセット電圧ＶＲ＋リセットノイズ電圧となる。ｔ３の時点（φＮＳ、φＳＳ：オフ→オン）で第１、第２サンプリング用トランジスタ１９、２０が共にオンすると、第１コンデンサ１８の第２サンプリング用トランジスタ２０側の端子電圧と第２コンデンサ２１の第２サンプリング用トランジスタ２０側の端子電圧とはいずれもリセット電圧ＶＲにリセットされる。
　ｔ４の時点（φＮＳ：オン→オフ）で第１サンプリング用トランジスタ１９のみがオフされると、第１コンデンサ１８の第２サンプリング用トランジスタ２０側の端子と第２コンデンサ２１の第２サンプリング用トランジスタ２０側の端子とはいずれもフローティング状態となる。このとき、第１段バッファ用トランジスタ１５を通して第１コンデンサ１８に与えられる電圧がリセット電圧＋リセットノイズ電圧であれば、ソースフォロア増幅用トランジスタ２２のゲート端子に印加される電圧はリセット電圧ＶＲとなるから、リセットノイズは除去されることになる。ｔ５の時点（φＴ：オフ→オン）で転送用トランジスタ１２をオンさせて、フォトダイオード１１からフローティングディフュージョン１４へ信号電荷の転送を行う。これにより、ソースフォロア増幅用トランジスタ２２のゲート端子に印加される電圧は、リセット電圧ＶＲから［正味の信号電圧］×［ＣＤＳ回路のゲイン］だけ下がる。
　ｔ６の時点（φＳＳ：オン→オフ）で第２サンプリング用トランジスタ２０もオフされると、ソースフォロア増幅用トランジスタ２２のゲート端子に印加される電圧が確定する。このときの電圧はリセットノイズ電圧が除かれた［正味の信号電圧］×［ＣＤＳ回路のゲイン］なる電圧である。その後、ｔ７の時点（φＸ２；オフ→オン）で出力制御用トランジスタ２５をオンすれば、上記のようにフローティングディフュージョン１４におけるリセットノイズを含まない信号電圧がソースフォロア増幅用トランジスタ２２を介して画素出力線４０に出力される。
　なお、上記説明では、ＣＤＳ回路におけるリセットノイズを考慮していないが、実際には、第１コンデンサ１８、第２コンデンサ２１がフローティング状態になるとき、フローティングディフュージョン１４と同様にリセットノイズは発生し得る。しかしながら、これはフローティングディフュージョン１４の容量に比べて第１コンデンサ１８、第２コンデンサ２１の容量を大きくしておけば、リセットノイズの影響は相対的に小さくなるため、実用上無視することができる。
　図４に示すように、１個の記憶ユニット３０は、画素領域２ａから延伸する画素出力線４０に接続された書き込み用トランジスタ３１、読み出しバッファ用トランジスタ３３、バイアス用トランジスタ３４、読み出し用トランジスタ３５、書き込み用トランジスタ３１と読み出しバッファ用トランジスタ３３との間の記憶ユニット内信号線３２に接続された蓄積フレーム数Ｌ（この例ではＬ＝１２８）分のサンプリング用トランジスタ３６及びコンデンサ３７と、を含む。コンデンサ３７は例えばダブルポリシリコンゲート構造やスタック構造などにより形成される。書き込み用トランジスタ３１のゲート端子には、全記憶ユニット３０に共通であるφＷＳなる駆動パルス信号を供給するための駆動ラインが接続される。読み出し用トランジスタ３５のゲート端子には垂直方向の行単位に共通で行毎に異なるφＶＳＲなる駆動パルス信号を供給するための駆動ラインが接続される。さらにサンプリング用トランジスタ３６のゲート端子には、１個の記憶ユニット３０に含まれるＬ個のサンプリング用トランジスタ毎に相違し、且つ全ての記憶ユニット３０で同じ順番のサンプリング用トランジスタには共通であるφＶＳＲ１なる駆動パルス信号を供給するための駆動ラインが接続される。
　この記憶ユニット３０では、対応する画素１０から画素出力線４０に信号が出力された状態であるときに、読み出し用トランジスタ３５をオフ状態にして書き込み用トランジスタ３１をオンし、さらに１２８個のサンプリング用トランジスタ３６のうちの任意の１つを選択的にオンすると、記憶ユニット内信号線３２上に存在する信号を、オンされたサンプリング用トランジスタに接続されたコンデンサ３７に書き込むことができる。この書き込み動作の際に、駆動パルス信号φＶＳＲ１によりオンさせるサンプリング用トランジスタ３６を順に走査することにより、最大１２８フレームの連続画像に対応した画素信号を各コンデンサ３７にそれぞれ保持することができる。
　一方、これとは逆に、 書き込み用トランジスタ３１をオフ状態にしたまま読み出し用トランジスタ３５をオンし、さらに１２８個のサンプリング用トランジスタ３６のうちの任意の１個を選択的にオンすると、そのサンプリング用トランジスタ３６に接続されたコンデンサ３７に保持されている画素信号を記憶ユニット内信号線３２上に読み出し、読み出しバッファ用トランジスタ３３及び読み出し用トランジスタ３５を通して外部に出力することができる。この読み出し動作の際に、駆動パルス信号φＶＳＲ１によりオンさせるサンプリング用トランジスタ３６を順に走査することにより、各コンデンサ３７にそれぞれ保持されている最大１２８フレーム分の連続画像に対応した画素信号を順番に、つまりシリアルで読み出すことができる。
　本実施例の固体撮像素子の特徴の一つは、各画素１０の内部にソースフォロア増幅用トランジスタ２２の負荷電流源である負荷電流源用トランジスタ２４が配置されていることである。したがって、画素１０内で出力制御用トランジスタ２５がオン、記憶ユニット３０で書き込み用トランジスタ３１がオンした状態でも、画素１０と記憶ユニット３０とを接続する画素出力線４０にはソースフォロア増幅用トランジスタ２２のバイアス電流は流れない。また画素出力線４０には、出力制御用トランジスタ２５がオンした直後にその画素出力線４０の容量と書き込み先のコンデンサ３７の容量を充放電するための電流が流れるが、充放電完了後には電流は全く流れない。そのため、画素出力線４０の抵抗が或る程度大きくても電圧降下は一切生じない。また、ソースフォロア増幅回路の内部に高抵抗の画素出力線４０が配置されないことで、それに起因するゲイン特性の低下もなく、また、負荷電流源用トランジスタ２４が分散配置されることで接地電位の上昇や変動も抑えられるので、それによるゲイン特性の低下も無視できる程度である。
　それ故に、本実施例の固体撮像素子では、各画素１０においてオフセット電圧のばらつきやゲイン特性のばらつきが従来のこの種の固体撮像素子に比べて小さくて済み、画素信号のＳＮ比が向上するので、画質を高めることができる。
　本実施例の固体撮像素子を従来の固体撮像素子と比較した効果を検証するために、シミュレーションソフトウエア「SPICE」を用いて計算した結果を説明する。ここでは、第１画素領域２ａの１／２の領域に略均等に分散配置されている１２個の画素に着目し、それら各画素についてシミュレーション計算を行った。
　図６は１２個の画素のソースフォロア増幅器の入力電圧－出力電圧特性を示すものであり、（ａ）は従来構成、（ｂ）は上記実施例の構成である。従来の構成では、画素出力線の抵抗による電圧降下と電流源領域の帰還電流パスの電位上昇によるバイアス電流の変動とにより出力電圧のばらつきが大きい。これに対して本実施例の構成においては、画素出力線の抵抗による電位降下は非常に小さく、画素領域の帰還電流パスの電位上昇によるバイアス電流変動がばらつきの主要因となるが、電流源領域ほど局所的に電流が集中することはないので電位上昇は小さい。そのため、出力電圧のばらつきも小さくなっている。
　図７は、画素領域２ａ内で下端から最も遠い位置にある４個の画素のソースフォロア増幅器の微分ゲイン特性をシミュレートしたものである。（ａ）に示すように、従来構成ではゲインは０．８を下回っており、しかもゲインカーブにフラットな部分が殆どなく画素毎のゲイン誤差が大きい。これに対して（ｂ）に示すように本実施例の構成では、入力電圧が１．０～３．５Ｖの範囲でゲインはほぼフラットを保ち、且つゲイン値も０．８を超えている。こうした結果から、本実施例の構成においては画素毎のゲイン誤差は殆どなく、且つ高いゲインを達成できることが確認できる。
　［第２実施例］
　次に、本発明に係る第２実施例による固体撮像素子の構成及び動作を説明する。
　上記第１実施例の固体撮像素子では、画素毎に独立した画素出力線で画素と記憶ユニットとを接続していたため、全画素一斉に信号転送が可能であるものの、半導体基板１上で画素出力線の占める領域の割合が多く、フォトダイオード１１の面積を広く確保するのが難しい。これに対し、この第２実施例の固体撮像素子では、撮影速度を若干犠牲にしながら画素出力線の占める領域を減らし、それによってフォトダイオードの面積、つまりは開口率を上げるようにしたものである。
　図８は本実施例の固体撮像素子における画素と記憶ユニットとの接続状態を示す概略図、図９は本実施例の固体撮像素子における画素領域中の１個の画素の回路構成図、図１０は１個の画素１０における光電変換から信号送出までの動作の概略タイムチャートである。記憶領域内の１個の記憶ユニット３０の回路構成は第１実施例の図４で説明したものと同じであるので説明を略す。
　図８に示すように、第２実施例の固体撮像素子では、画素領域２ａにおいて垂直方向、つまり画素出力線４０の延伸方向に隣接する４個の画素１０（図８中の点線１００で示す部分）と記憶領域３ａにおいて垂直方向に隣接する４個の記憶ユニット３０（図８中の点線３００で示す部分）とを１本の画素出力線４０で接続している。即ち、垂直方向に並ぶ４個ずつの画素１０と同じく４個ずつの記憶ユニット３０とをそれぞれ組として、その組毎に１本の画素出力線４０により両者を接続している。これによって、画素領域２ａと記憶領域３ａとの間に配設される画素出力線４０の本数は垂直方向の列あたり、第１実施例の１２８本からその１／４の３２本へ減ることになる。その結果、開口率が向上し、感度やＳＮ比の向上に有効である。ただし、この場合には、１本の画素出力線４０を共用している４個の画素１０から選択的に、つまり同時に複数の画素１０から信号が出力されないように、画素出力線４０への信号の出力タイミングを調整する必要がある。
　また図９に示した本実施例の画素構成を図３に示した画素構成と比較すれば分かるように、１個の画素１０において、第１段バッファ用トランジスタ１５に直列に第１電流遮断用トランジスタ１６が接続され、ソースフォロア増幅用トランジスタ２２に直列に第２電流遮断用トランジスタ２３が接続されている。第１電流遮断用トランジスタ１６のゲート端子にはφＸ１なる駆動パルス信号を供給するための駆動ラインが接続される。他方、第２電流遮断用トランジスタ２３のゲート端子には、出力制御用トランジスタ２５のゲート端子と同じφＸ２なる駆動パルス信号を供給するための駆動ラインが接続される。
　第２実施例の固体撮像素子における１個の画素内の光電変換動作及びリセットノイズ除去動作は第１実施例と同じであるので、特に相違する点のみについて図１０を参照して説明する。第１電流遮断用トランジスタ１６はｔ３の時点、つまりサンプリング用トランジスタ１９、２０がオンされるのとほぼ同時にオンされ、ｔ７の時点、つまり出力制御用トランジスタ２５を介した信号の出力が開始される直前にオフされる。即ち、フローティングディフュージョン１４の電圧を第１コンデンサ１８やその後段の第２コンデンサ２１に与える必要がある期間だけ、第１電流遮断用トランジスタ１６はオンされ、それによって第１段バッファ用トランジスタ１５を動作させる。換言すれば、第１段バッファ用トランジスタ１５が動作している必要のない期間には、第１電流遮断用トランジスタ１６をオフ状態とし、第１段バッファ用トランジスタ１５にバイアス電流を供給しないことによって消費電力を抑えている。
　第２電流遮断用トランジスタ２３は出力制御用トランジスタ２５と同時にオン・オフされる。換言すれば、電圧信号を画素出力線４０に出力していない期間には、第２電流遮断用トランジスタ２３をオフ状態とし、ソースフォロア増幅用トランジスタ２２にバイアス電流を供給しないようにしている。これによって消費電力を抑えている。
　上述したように、１本の画素出力線４０を共用する４個の画素１０から順番に時分割で信号を画素出力線４０に出力するため、その４個の画素１０の出力制御用トランジスタ２５のゲート端子には、φＸ２{０}、φＸ２{１}、φＸ２{２}、φＸ２{３}なる駆動パルス信号がそれぞれ供給される。即ち、１本の画素出力線４０を共用する４個の画素１０のうちの１番目の画素１０の出力制御用トランジスタ２５のゲート端子にはφＸ２{０}の駆動パルス信号が入力され、このφＸ２{０}がハイレベルである期間には、出力制御用トランジスタ２５がオンし、その画素１０から画素出力線４０に画素信号が出力される。また、記憶ユニット３０では、こうした各画素１０からの信号送出に同期して、対応する記憶ユニット３０の書き込み用トランジスタ３１がオンされ、さらにオンしたサンプリング用トランジスタ３６に接続されているコンデンサ３７に信号が保持される。
　また第２実施例の固体撮像素子では、第１実施例と同様に、全ての画素を利用して高解像度の画像を取得するバースト・フル画素使用モード（本発明における第１駆動モードに相当）と、全体の１／２の画素のみを利用して解像度は劣るものの、バースト・フル画素使用モードよりも高速度で画像を取得することが可能なバースト・ハーフ画素使用モード（本発明における第２駆動モード）と、の２つのモードで固体撮像素子を駆動することができる。
　図１１及び図１２の（ａ）はバースト・フル画素使用モードにおける要部の駆動パルス信号のタイミングチャートである。図１１（ａ）の続きが図１２（ａ）である。なお、ここでは、駆動パルス信号φＸ１は省略している。
　このモードでは、全ての画素１０に対する駆動パルス信号（φＲ、φＴ、φＮＳ、φＳＳ）は全画素一斉に同一のタイミングで動作し、グローバルシャッタ動作をする。一方、出力制御用トランジスタ２５をオン・オフする駆動パルス信号φＸ２は画素出力線４０を共にする４個の画素１０にそれぞれ対応してφＸ２{０}～φＸ２{３}の４つあり、それぞれ異なるタイミングで４個の画素１０による画素信号を１本の画素出力線４０へ順番に接続する。これは上述した通りである。
　１本の画素出力線４０は４個の記憶ユニット３０にそれぞれ、駆動パルス信号φＷＳによりオン・オフされる書き込み用トランジスタ３１を経由して接続されている。１個の記憶ユニット３０中に１２８個存在する記憶セル（サンプリング用トランジスタ３６＋コンデンサ３７）の中の１個の記憶セルを選択する駆動パルス信号は、φＶＳＲ１｛０｝～φＶＳＲ１｛３｝の４つあり、図１１、図１２に示すように、それぞれ異なるタイミングでもって４個の記憶ユニットの中の１個のユニットを画素出力線４０へ接続する。
　以上述べた駆動方法によって、画素出力線４０を共用していても４系統の画素信号が混交することなく、画素１０と一対一で対応する記憶ユニット３０の中の１つの記憶セルへと画素信号を書き込むことができる。ただし、このバースト・フル画素使用モードにおいては１本の画素出力線４０を時分割で使用して４画素分の信号をサンプリングするので、サンプリング時間が第１実施例の構成の約４倍かかることになる。例えば１個のサンプリングパルス幅は数ns～数十nsであるのでフレームレートが遅ければ特に問題にならないが、最大フレームレート（数～１０Mfps以上を想定）を確実に制限する要因となる。そこで、バースト・ハーフ画素使用モードでは、１本の画素出力線４０を共用している４個の画素の中の２画素のみ或いは１画素のみから画素信号を取り出し、他の画素は読み飛ばすことによって、最大フレームレートを上げることができるようにしている。
　図１１（ｂ）及び図１２（ｂ）に示すように、駆動パルス信号φＸ２{１}及びφＸ２{３}は常にローレベルであり、４個の画素の中で２個の画素が実質的に使用されていない（つまり読み飛ばされた）ことが分かる。これに対し、記憶ユニット３０側では、駆動パルス信号φＶＳＲ１｛０｝～φＶＳＲ１｛３｝がそれぞれハイレベルとなるタイミングが存在し、上記のように読み飛ばされた画素に対応する記憶ユニット３０も使用し、該記憶ユニット３０中の記憶セルに信号を書き込んでいることが分かる。これによって、外部へ信号を読み出しことなく連続的に撮影可能なフレーム数は通常の２倍の２５６フレームとなり、それだけ２倍の撮影時間を確保することができる。
　また、駆動パルス信号φＸ２｛０｝とφＸ２｛１｝、φＸ２｛２｝とφＸ２｛３｝を偶数列と奇数列とでそれぞれ千鳥状に配線することにより、バースト・ハーフ画素使用モードにおける画素の間引きを、図１３に示すように市松模様状にすることができる。これによって、垂直方向及び水平方向の解像度の実質的な劣化を抑えることができる。
　上記実施例ではいずれも、画素領域２ａ中の画素１０と記憶領域３ａ中の記憶ユニット３０との間を画素出力線４０で直結していたが、例えば画素数を増やそうとして素子チップの面積が大きくなる場合には、画素出力線４０が長くなり、画素１０内のソースフォロア増幅用トランジスタ２２では駆動能力が不足する場合がある。こうした場合には、例えば図１４に示すように、画素出力線４０（４０ａ、４０ｂ）の途中に信号中継用のソースフォロア増幅器６０を挿入してもよい。図１４の構成では、信号中継用ソースフォロア増幅器６０は２個のトランジスタ６１、６２からなるが、構成はこれに限らない。また、各画素出力線４０に挿入される信号中継用ソースフォロア増幅器６０を１箇所に集中配置するのではなく、電力分散と画素１０内ソースフォロア増幅器との負荷分担の均等化の観点から、記憶領域３ａ上に水平方向に延伸する複数の帯状の中継用ソースフォロア増幅器領域６を設け、その複数の各領域６に含まれる信号中継用ソースフォロア増幅器６０の数がほぼ同数となるように、信号中継用ソースフォロア増幅器６０を分散配置している。
　このように１本の画素出力線４０を画素１０内のソースフォロア増幅器のみで駆動するのでなく、記憶領域３（３ａ、３ｂ）内に配置した中継用ソースフォロア増幅器と分担して駆動することによって、１個の増幅器あたりの負荷が減るのでより高速に駆動することができる。或いは、速度を上げずにバイアス電流を減らすという選択も可能であり、この場合には、ゲイン特性はさらに改善し、また画素領域の消費電流も減る。もちろん、画素領域の消費電流が減った分だけ、ソースフォロア増幅器が配置された記憶領域の消費電流が増えることになるが、これは素子チップ全体に総電力を分散されたことになり、接地電位の上昇などの原因となる電力集中を改善できるという点では好ましい。
　なお、上記実施例は本発明に係る固体撮像素子及びその駆動方法の一例であり、本発明の趣旨の範囲で適宜変形や修正、追加を行っても本願請求の範囲に包含されることは明らかである。
　具体的には、上記説明で用いた各種の数値は単に一例であり、本発明に係る固体撮像素子の構成・構造を制約するものではない。また、例えば１個の画素内の回路構成についても、フォトダイオード、検出ノード、転送ゲート、バッファ回路といった本願発明に基本的な構成要素さえ備えていれば、それ以外の要素、例えば上述したＣＤＳ回路などは必ずしも必要でないことは当然である。
１…半導体基板
２、２ａ、２ｂ…画素領域
３、３ａ、３ｂ…記憶領域
４ａ、４ｂ…垂直走査回路領域
５ａ、５ｂ…水平走査回路領域
６…中継用ソースフォロア増幅器領域
１０…画素
１１…フォトダイオード
１２…転送用トランジスタ
１３…リセット用トランジスタ
１４…フローティングディフュージョン（ＦＤ）
１５…第１段バッファ用トランジスタ
１６…第１電流遮断用トランジスタ
１７…第１段バイアス用トランジスタ
１８…第１コンデンサ
１９…第１サンプリング用トランジスタ
２０…第２サンプリング用トランジスタ
２１…第２コンデンサ
２２…ソースフォロア増幅用トランジスタ
２３…第２電流遮断用トランジスタ
２４…負荷電流源用トランジスタ
２５…出力制御用トランジスタ
３０…記憶ユニット
３１…書き込み用トランジスタ
３２…記憶ユニット内信号線
３３…読み出しバッファ用トランジスタ
３４…バイアス用トランジスタ
３６…サンプリング用トランジスタ
３７…コンデンサ
４０…画素出力線
４１…垂直出力線
４２…垂直転送ゲート
４３…出力線
４４…出力バッファ
６０…信号中継用ソースフォロア増幅器

Claims (8)

  1. 　a)フォトダイオード、該フォトダイオードで生成された光電荷を電荷信号から電圧信号に変換するための検出ノード、前記フォトダイオードから前記検出ノードへの光電荷の転送を制御する転送ゲート、及び、前記検出ノードによる電圧信号を後記画素出力線に送出するバッファ回路、を含む画素が複数個配置された画素領域と、
    　b)前記画素領域とは分離された領域であって、各画素に一対一に対応し且つその内部に複数の記憶セルがそれぞれ設けられた、画素数と同数である記憶ユニットが配置された記憶領域と、
    　c)前記画素領域内の１個の画素と前記記憶領域内の１個の記憶ユニットとをそれぞれ独立に接続する画素数及び記憶ユニット数と同数である画素出力線と、
    　を備え、前記バッファ回路は前記画素出力線を駆動する少なくとも１個の電流駆動部を含み、該電流駆動部は当該画素の内部に配置された負荷となる電流源を含むことを特徴とする固体撮像素子。
  2. 　a)フォトダイオード、該フォトダイオードで生成された光電荷を電荷信号から電圧信号に変換するための検出ノード、前記フォトダイオードから前記検出ノードへの光電荷の転送を制御する転送ゲート、及び、前記検出ノードによる電圧信号を画素出力線に送出するバッファ回路、を含む画素が複数個配置された画素領域と、
    　b)前記画素領域とは分離された領域であって、各画素に一対一に対応し且つその内部に複数の記憶セルがそれぞれ設けられた記憶ユニットが配置された記憶領域と、
    　c)前記画素領域内のＮ個（Ｎは２以上の整数）の画素とそのＮ個の画素に対応付けられた前記記憶領域内のＮ個の記憶ユニットとをＮ個の画素及び記憶ユニット毎にそれぞれ独立に接続する画素数／Ｎ本の画素出力線と、を備え、
    　前記バッファ回路は、前記画素出力線を駆動する少なくとも１個の電流駆動部と、同一の画素出力線に接続されたＮ個の画素のうちの１個を選択的に該画素出力線に接続するための少なくとも１個の画素選択スイッチとを含み、前記電流駆動部は当該画素の内部に配置された負荷となる電流源を含み、同一の前記画素出力線に接続されるＮ個の画素の画素選択スイッチにはそれぞれ独立にＮ本の画素選択信号線が配線されてなることを特徴とする固体撮像素子。
  3. 　請求項２に記載の固体撮像素子であって、
    　前記バッファ回路は前記電流駆動部の動作をオン・オフする切替スイッチを含むことを特徴とする固体撮像素子。
  4. 　請求項１に記載の固体撮像素子であって、
    　前記画素出力線のそれぞれの途中に中継増幅器が挿入され、該中継増幅器を配置するために、前記記憶領域内であって複数の前記画素出力線の延伸方向に沿って複数の中継増幅器領域が用意されることを特徴とする固体撮像素子。
  5. 　請求項２又は３に記載の固体撮像素子であって、
    　前記画素出力線のそれぞれの途中に中継増幅器が挿入され、該中継増幅器を配置するために、前記記憶領域内であって複数の前記画素出力線の延伸方向に沿って複数の中継増幅器領域が用意されることを特徴とする固体撮像素子。
  6. 　請求項２、３又は５のいずれかに記載の固体撮像素子の駆動方法であって、
    　前記Ｎ本の画素選択信号線を通した制御信号によって前記Ｎ個の画素選択スイッチを順番に選択して前記Ｎ個の画素を順次、共通の画素出力線に接続させる第１駆動モードと、
    　前記Ｎ本の画素選択信号線の一部のみを用いて前記Ｎ個の画素選択スイッチの一部のみを選択し、前記Ｎ個の画素の一部を共通の画素出力線に接続させる第２駆動モードと、
    　が選択可能であることを特徴とする固体撮像素子の駆動方法。
  7. 　請求項６に記載の固体撮像素子の駆動方法であって、
    　同一の画素出力線に接続される前記Ｎ個の画素は垂直方向に隣接する偶数個の画素であり、第２駆動モードにおいては、前記Ｎ個の画素のうち垂直方向に１個おきの全部でＮ／２個の画素のみを使用し、且つ、画素領域内において、水平方向に隣接する画素でも使用される画素が１個おきとなるようにして、画素領域全体で市松模様の一色の部分の画素が選択されるように駆動することを特徴とする固体撮像素子の駆動方法。
  8. 　請求項６又は７に記載の固体撮像素子の駆動方法であって、
    　第２駆動モードにおいて、選択された一部の画素に対して元々該画素に対応付けられていた記憶ユニットに加え、選択されなかった画素に対応する記憶ユニットをも割り当て、選択された一部の画素に対する記憶容量を拡大したことを特徴とする固体撮像素子の駆動方法。
PCT/JP2011/052602 2011-02-08 2011-02-08 固体撮像素子及びその駆動方法 WO2012107995A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012556679A JP5733536B2 (ja) 2011-02-08 2011-02-08 固体撮像素子及びその駆動方法
US13/983,975 US9030582B2 (en) 2011-02-08 2011-02-08 Solid state image sensor and method for driving the same
PCT/JP2011/052602 WO2012107995A1 (ja) 2011-02-08 2011-02-08 固体撮像素子及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/052602 WO2012107995A1 (ja) 2011-02-08 2011-02-08 固体撮像素子及びその駆動方法

Publications (1)

Publication Number Publication Date
WO2012107995A1 true WO2012107995A1 (ja) 2012-08-16

Family

ID=46638238

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/052602 WO2012107995A1 (ja) 2011-02-08 2011-02-08 固体撮像素子及びその駆動方法

Country Status (3)

Country Link
US (1) US9030582B2 (ja)
JP (1) JP5733536B2 (ja)
WO (1) WO2012107995A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017169484A1 (ja) * 2016-03-30 2017-10-05 株式会社ニコン 撮像素子、撮像装置および半導体メモリ
JP2019016908A (ja) * 2017-07-06 2019-01-31 株式会社リコー 固体撮像素子および撮像装置
CN109801932A (zh) * 2017-11-16 2019-05-24 三星电子株式会社 图像传感器和包括其的电子装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5930651B2 (ja) * 2011-10-07 2016-06-08 キヤノン株式会社 固体撮像装置
JP5959187B2 (ja) * 2011-12-02 2016-08-02 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
US8923041B2 (en) * 2012-04-11 2014-12-30 Everspin Technologies, Inc. Self-referenced sense amplifier for spin torque MRAM
JP6188433B2 (ja) * 2013-06-07 2017-08-30 浜松ホトニクス株式会社 固体撮像装置
US9402041B2 (en) * 2013-07-11 2016-07-26 Canon Kabushiki Kaisha Solid-state image sensor and imaging apparatus using same
JP6668728B2 (ja) * 2015-12-14 2020-03-18 株式会社リコー 光電変換素子、画像読取装置及び画像形成装置
CN110099229B (zh) 2018-01-30 2023-04-28 松下知识产权经营株式会社 摄像装置
CN112399103B (zh) * 2019-08-12 2022-07-05 天津大学青岛海洋技术研究院 一种用于tof图像传感器的复位噪声抑制方法
CN113014837B (zh) * 2021-02-20 2023-04-18 北京大学深圳研究生院 一种光电式的传感像素电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001245209A (ja) * 2000-02-25 2001-09-07 Minolta Co Ltd 固体撮像装置
JP2002057947A (ja) * 2000-08-10 2002-02-22 Konica Corp 撮影装置
WO2009031302A1 (ja) * 2007-09-05 2009-03-12 Tohoku University 固体撮像素子及びその駆動方法
WO2009150828A1 (ja) * 2008-06-10 2009-12-17 国立大学法人東北大学 固体撮像素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3704052B2 (ja) 2000-03-28 2005-10-05 リンク・リサーチ株式会社 高速撮像素子及び高速撮影装置
US8988571B2 (en) 2007-09-05 2015-03-24 Tohoku University Solid-state image sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001245209A (ja) * 2000-02-25 2001-09-07 Minolta Co Ltd 固体撮像装置
JP2002057947A (ja) * 2000-08-10 2002-02-22 Konica Corp 撮影装置
WO2009031302A1 (ja) * 2007-09-05 2009-03-12 Tohoku University 固体撮像素子及びその駆動方法
WO2009150828A1 (ja) * 2008-06-10 2009-12-17 国立大学法人東北大学 固体撮像素子

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017169484A1 (ja) * 2016-03-30 2017-10-05 株式会社ニコン 撮像素子、撮像装置および半導体メモリ
CN108781264A (zh) * 2016-03-30 2018-11-09 株式会社尼康 拍摄元件、拍摄装置以及半导体存储器
JPWO2017169484A1 (ja) * 2016-03-30 2019-02-07 株式会社ニコン 撮像素子、撮像装置および半導体メモリ
JP7083749B2 (ja) 2016-03-30 2022-06-13 株式会社ニコン 撮像素子
US11706541B2 (en) 2016-03-30 2023-07-18 Nikon Corporation Image sensor, image-capturing apparatus, and semiconductor memory
JP2019016908A (ja) * 2017-07-06 2019-01-31 株式会社リコー 固体撮像素子および撮像装置
CN109801932A (zh) * 2017-11-16 2019-05-24 三星电子株式会社 图像传感器和包括其的电子装置
CN109801932B (zh) * 2017-11-16 2024-03-05 三星电子株式会社 图像传感器和包括其的电子装置

Also Published As

Publication number Publication date
JP5733536B2 (ja) 2015-06-10
JPWO2012107995A1 (ja) 2014-07-03
US9030582B2 (en) 2015-05-12
US20130308023A1 (en) 2013-11-21

Similar Documents

Publication Publication Date Title
JP5733536B2 (ja) 固体撮像素子及びその駆動方法
JP4340660B2 (ja) 増幅型固体撮像装置
JP4792934B2 (ja) 物理情報取得方法および物理情報取得装置
JP5355079B2 (ja) 選択的ビニング機構を備えたｃｍｏｓイメージセンサの画素
JP5176215B2 (ja) 固体撮像素子
JP4638097B2 (ja) 画像センサ
JP4978818B2 (ja) 固体撮像素子及びその駆動方法
JP4110193B1 (ja) 固体撮像装置および撮像システム
US20160165162A1 (en) Solid-state imaging device and drive control method for the same
JP2008042239A (ja) 光電変換装置及びそれを用いた撮像システム
JPWO2009031301A1 (ja) 固体撮像素子
JP2009141631A (ja) 光電変換装置及び撮像装置
CN101213829A (zh) 具有可选择装仓的cmos图像传感器像素
US11658200B2 (en) Imaging device
JP5058090B2 (ja) 固体撮像装置
JP4661212B2 (ja) 物理情報取得方法および物理情報取得装置並びに半導体装置
US9762839B2 (en) Image capturing apparatus, image capturing system, and method for driving image capturing apparatus
JP5177198B2 (ja) 物理情報取得方法および物理情報取得装置
JP6602407B2 (ja) 固体撮像装置及び撮像システム
JP2004274229A (ja) 撮像装置
JP2007096791A (ja) 増幅型固体撮像装置
JP2008042347A (ja) 撮像素子及びその制御方法、及び撮像装置
WO2023080180A1 (ja) 撮像素子および撮像装置
JP7160129B2 (ja) 撮像素子および撮像装置
JP4551936B2 (ja) 固体撮像装置および撮像システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11858455

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012556679

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13983975

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11858455

Country of ref document: EP

Kind code of ref document: A1