JP5115937B2 - 固体撮像素子及びその製造方法 - Google Patents

固体撮像素子及びその製造方法 Download PDF

Info

Publication number
JP5115937B2
JP5115937B2 JP2009531126A JP2009531126A JP5115937B2 JP 5115937 B2 JP5115937 B2 JP 5115937B2 JP 2009531126 A JP2009531126 A JP 2009531126A JP 2009531126 A JP2009531126 A JP 2009531126A JP 5115937 B2 JP5115937 B2 JP 5115937B2
Authority
JP
Japan
Prior art keywords
solid
photodiode
imaging device
state imaging
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009531126A
Other languages
English (en)
Other versions
JPWO2009031304A1 (ja
Inventor
成利 須川
泰志 近藤
秀樹 冨永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Shimadzu Corp
Original Assignee
Tohoku University NUC
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Shimadzu Corp filed Critical Tohoku University NUC
Priority to JP2009531126A priority Critical patent/JP5115937B2/ja
Publication of JPWO2009031304A1 publication Critical patent/JPWO2009031304A1/ja
Application granted granted Critical
Publication of JP5115937B2 publication Critical patent/JP5115937B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は固体撮像素子及びその製造方法に関し、さらに詳しくは、破壊、爆発、燃焼などの高速の現象を撮影するために好適な高速動作可能な固体撮像素子とその製造方法に関する。
例えば爆発、破壊、燃焼、衝突、放電などの高速の現象を、短時間だけ連続的に撮影するための高速撮影装置（高速ビデオカメラ）が従来より開発されている（非特許文献１など参照）。こうした高速撮影装置では、１００万フレーム／秒程度以上もの、きわめて高速度の撮影が必要である。そのため、従来一般的にビデオカメラやデジタルカメラなどに利用されている撮像素子とは異なる、特殊な構造を有する高速動作可能な固体撮像素子が利用されている。
こうした固体撮像素子として、従来、特許文献１などに記載のものが利用されている。これは画素周辺記録型撮像素子（ＩＳ−ＣＣＤ）と呼ばれるものである。この撮像素子について概略的に説明する。即ち、受光部であるフォトダイオード毎にそれぞれ記録枚数（フレーム数）分の転送を兼ねた蓄積用ＣＣＤを備え、撮影中には、フォトダイオードで光電変換された画素信号を蓄積用ＣＣＤに順次転送する。そして、撮影終了後に蓄積用ＣＣＤに記憶してある記録フレーム数分の画素信号をまとめて読み出し、撮像素子の外部で記録フレーム数分の画像を再現する。撮影中に記録フレーム数分を越えた画素信号は古い順に廃棄され、常に最新の所定フレーム数分の画素信号が蓄積用ＣＣＤに保持される。そのため、撮影の終了時に蓄積用ＣＣＤへの画素信号の転送を中止すれば、その時点から記録フレーム数分だけ時間的に遡った時点以降の最新の画像が得られる。
ところで、上記のような高速撮影では、１フレームの画素信号を得るためにフォトダイオードが露光される時間が一般の撮影に比べて非常に短い。例えば１００万フレーム／秒の高速撮影の場合、１フレーム分の画像の露光時間は１μ秒以下である。このため、検出感度を確保するには各画素におけるフォトダイオードへの光の入射量をできるだけ増やす必要があり、フォトダイオードの受光面のサイズをできるだけ大きくすることが望ましい。ところが、フォトダイオードの受光面のサイズを大きくすると、次のような不都合が生じる。
図２１は一般的な埋め込みフォトダイオードを用いた画素構造を示す平面図である。フォトダイオードＰＤの側方にフローティングディフュージョンＦＤが配置され、その間に設けられた転送トランジスタＴＸがオンされると、フォトダイオードＰＤからフローティングディフュージョンＦＤに光電荷が流れ込んで蓄積される構造となっている。ＲＧはフローティングディフュージョンＦＤをリセットするためのトランジスタである。
しかしながら、こうした構造においてフォトダイオードＰＤの受光面のサイズを大きくすると、フォトダイオードＰＤで生起された光電荷がフローティングディフュージョンＦＤに到達するまでに要する時間が無視できなくなり、一部の電荷は、決められた短い光電変換時間内にフローティングディフュージョンＦＤにまで到達し得ない。そのために光電荷の利用効率が下がり、フォトダイオードＰＤの受光面のサイズを大きくしてもそれほど検出感度が上がらず、画質劣化の大きな要因となる。
特開２００１−３４５４４１号公報 近藤ほか５名、「高速度ビデオカメラHyperVision HPV-1の開発」、島津評論、島津評論編集部、２００５年９月３０日発行、第６２巻、第１・２号、ｐ．７９−８６
本発明は上記課題に鑑みて成されたものであり、その目的とするところは、高速撮影のために１フレームの画像取得のための光電荷蓄積時間が短い場合であっても、フォトダイオードで生起された光電荷を有効に利用して検出感度を改善することができる固体撮像素子及びその製造方法を提供することにある。
上記課題を解決するために成された本発明に係る固体撮像素子は、複数の画素が配置された固体撮像素子であって、各画素は、
光を受光して光電荷を生成するフォトダイオードと、
前記フォトダイオードの受光面の中央部に形成された第１領域、及び、該第１領域と電気的に接続され、前記フォトダイオードの受光面の外側に形成された第２領域から成るフローティング領域と、
前記フローティング領域の第１領域を取り囲むようにゲートが配設された転送トランジスタと、
を備えることを特徴としている。
この発明に係る固体撮像素子において、望ましくは、前記フォトダイオードで生成された光電荷が受光面の中央側に集まるように、前記受光面の周辺部から中央部に向かってポテンシャルを変化させるようにするとよい。
本発明に係る固体撮像素子の一態様として、前記フォトダイオードの受光面の周辺部から中央側に向かって、基板に注入する不純物の濃度及び／又は深さを傾斜状に変化させた構成とすることができる。
また本発明に係る固体撮像素子の別の態様として、前記フォトダイオードの受光面の周辺部から中央側に向かって、基板に注入する不純物の濃度及び／又は深さを階段状に変化させた構成としてもよい。
実際には、例えばイオン打ち込みなどによって半導体基板上に積層形成した基体（例えばｐ型ウエル）に不純物（例えばリンＰ、ヒ素Ａｓ、ホウ素Ｂなど）を導入する際に、不純物の濃度及び／又は深さを階段状に形成し、その後に熱などによるアニール処理を行うと、不純物が拡散して不純物層の角が丸められて傾斜状に近づく。従って、傾斜状と階段状との相違は明確でないこともある。
また本発明に係る固体撮像素子を製造する製造方法の一態様として、複数のフォトマスクを用いて基板への不純物イオンの打ち込み深さを変えることにより、フォトダイオードの受光面の周辺部から中央に向かってポテンシャルを変化させるようにすることができる。
また本発明に係る固体撮像素子を製造する製造方法の別の態様として、複数のフォトマスクを用いて基板への不純物イオンの打ち込み量を変えることにより、フォトダイオードの受光面の周辺部から中央に向かってポテンシャルを変化させるようにすることができる。
本発明に係る固体撮像素子では、フォトダイオードの受光面の略中央にフローティングディフュージョンなどのフローティング領域が形成されているので、フォトダイオードの受光面の一方の端部にフローティング領域が形成されている場合に比べて、受光面上の或る位置からフローティング領域までの最大距離がかなり短くなる。このため、フォトダイオードで生成された光電荷がフローティング領域に到達するまでに要する時間が短くなり、光電荷蓄積時間が限られている場合でも、或いは、フォトダイオードの受光面のサイズを大きくした場合でも、フローティング領域に到達し得ずに廃棄される、つまり光信号に反映されない電荷の量を少なくすることができる。それによって、検出感度やＳ／Ｎを向上させることができる。
また、受光面の周辺部から中央部に向かってポテンシャルを変化させた構成においては、フォトダイオードで生起された光電荷は、不純物の濃度や深さの相違により傾斜状又は階段状に変化するように形成されたポテンシャルに従って、受光面の周辺側から中央側に向かってその移動が促進される。このため、転送トランジスタの周囲に光電荷が集積し易く、転送トランジスタがオン状態であるときに、効率良く且つ迅速にフローティング領域に光電荷が転送される。これにより、フォトダイオードの受光面のサイズが大きく、且つ光電荷蓄積時間が短い場合であっても、フォトダイオードで生起された光電荷を効率良く収集して信号に反映させることができる。それにより、検出感度やＳ／Ｎを向上させることができ、高速撮影における画質を改善することができる。
本発明の一実施例である固体撮像素子の半導体チップ上のレイアウトを示す概略平面図。 本実施例の固体撮像素子において画素領域内の１個の画素のレイアウトを示す概略平面図。 本実施例の固体撮像素子における画素領域及び記憶領域の概略構成を示す平面図。 本実施例の固体撮像素子における半導体チップの略半分の要部のブロック構成図。 本実施例の固体撮像素子における１個の画素の回路構成図。 本実施例の固体撮像素子において１個の画素における光電変換領域のレイアウトを示す概略平面図。 本実施例の固体撮像素子における光電変換領域を中心とする要部の概略縦断面図。 図６中のＡ−Ａ’矢視線縦断面における概略ポテンシャル図。 本実施例の固体撮像素子において垂直方向に配列された１３２個の画素に対応する１個の記憶部ユニットの概略構成図。 本実施例の固体撮像素子における１個の記憶部の回路構成図。 本実施例の固体撮像素子において各記憶部に保持されている信号を出力線を通して読み出すための概略構成を示すブロック図。 本実施例の固体撮像素子において光電荷蓄積時間が短い場合の動作モードのタイミング図。 図１２に示した動作における各画素内の概略ポテンシャル図。 本実施例の固体撮像素子において光電荷蓄積時間が相対的に長い場合の動作モードのタイミング図。 図１４に示した動作における各画素内の概略ポテンシャル図。 本実施例の固体撮像素子における画素信号の逐次読み出し時の動作タイミング図。 本実施例の固体撮像素子における水平シフトレジスタの要部の動作タイミング図。 本実施例の固体撮像素子における垂直シフトレジスタの要部の動作タイミング図。 本実施例の固体撮像素子においてフォトダイオードを形成する際に使用するフォトマスクの概略を示す図。 本発明の他の実施例による固体撮像素子におけるフォトダイオードの概略ポテンシャル図。 一般的な埋め込みフォトダイオードを用いた画素構造を示す平面図。
符号の説明
１…半導体基板
２、２ａ、２ｂ…画素領域
１０…画素
１１…光電変換領域
１２…画素回路領域
１３…配線領域
１４、１４１…画素出力線
１５…駆動ライン
３１…フォトダイオード
３２…転送トランジスタ
３３、３３１、３３２…フローティングディフュージョン
３３３…金属配線
３４…蓄積トランジスタ
３５…リセットトランジスタ
３６…蓄積キャパシタ
３７、４０…トランジスタ
３８、４１…選択トランジスタ
３９…電流源
４３…ソースフォロアアンプ
６０…ｎ型シリコン半導体基板
６１…ｐ型ウエル領域
６２…ｎ型半導体領域
６３…ｐ＋型半導体領域
以下、本発明の一実施例である固体撮像素子とその製造方法について、添付図面を参照して説明する。
まず本実施例による固体撮像素子の全体の構成及び構造について説明する。図１は本実施例の固体撮像素子の半導体チップ上の全体のレイアウトを示す概略平面図、図３は本実施例の固体撮像素子における画素領域及び記憶領域の概略構成を示す平面図、図４は本実施例の固体撮像素子における半導体チップの略半分の要部のブロック構成図である。
図１に示すように、この固体撮像素子においては、光を受光して画素毎の信号を生成するための画素領域２（２ａ、２ｂ）と、前記信号を所定フレーム数分保持するための記憶領域３ａ、３ｂとが、半導体基板１上で混在せずに完全に分離され、それぞれまとまった領域として設けられている。略矩形状の画素領域２内には、Ｎ行、Ｍ列の合計Ｎ×Ｍ個の画素１０が二次元アレイ状に配置され、この画素領域２はそれぞれ（Ｎ／２）×Ｍ個の画素１０が配置された第１画素領域２ａ、第２画素領域２ｂの２つに分割されている。
第１画素領域２ａの下側には、小面積の第１電流源領域６ａを挟んで第１記憶領域３ａが配置され、第２画素領域２ｂの上側には、同じく小面積の第２電流源領域６ｂを挟んで第２記憶領域３ｂが配置されている。第１及び第２記憶領域３ａ、３ｂにはそれぞれ、記憶領域３ａ、３ｂからの信号の読み出しを制御するためのシフトレジスタやデコーダなどの回路を設けた、第１及び第２垂直走査回路領域４ａ、４ｂと、第１及び第２水平走査回路領域５ａ、５ｂとが設けられている。図３に示すように、各記憶領域３ａ、３ｂからは、素子の外部に信号を読み出すための出力束線ＳＳ０１〜ＳＳ６４が上下に３２組ずつ、合計６４組配設されている。
本実施例の固体撮像素子は、画素領域２の略中央を上下の２つに区画する水平線を境界として、ほぼ上下対称の構造となっている。この上半分及び下半分の構造や動作は同じであるため、以下の説明では、下方の第１画素領域２ａ、第１記憶領域３ａ、第１垂直走査回路領域４ａ、第１水平走査回路領域５ａの構造及び動作を中心に述べることとする。
画素数、つまり上記Ｎ、Ｍの値はそれぞれ任意に決めることができ、これらの値を大きくすれば画像の解像度は上がるが、その反面、全体のチップ面積が大きくなるか、或いは１画素当たりのチップ面積が小さくなる。この例では、Ｎ＝２６４、Ｍ＝３２０としている。従って、第１、第２画素領域２ａ、２ｂにそれぞれ配置される画素数は、図３、図４中に記載したように、水平方向が３２０画素、垂直方向が１３２画素の、合計４２２４０画素である。
図２は、画素領域２（２ａ、２ｂ）中の１個の画素１０のレイアウトを示す概略平面図である。１個の画素１０が占める領域はほぼ正方形であり、この内部は３つの領域、即ち、光電変換領域１１、画素回路領域１２、及び配線領域１３に大別される。配線領域１３には、（Ｎ／２）＋α本の画素出力線１４が垂直方向に延伸するようにかためて配設されている。ここでαは０でもよく、その場合、本例では１つの配線領域１３を通る画素出力線の本数は１３２本となる。但し、一般に、このように平行に延伸する配線（例えばアルミニウム等の金属配線）を多数形成する場合に、両端の配線の幅や寄生容量が異なるものとなり易い。そこで、実際に信号を通す１３２本の画素出力線を挟んで両端に、１本ずつダミーの配線を設ける。その場合、α＝２であって、１つの配線領域１３を通る配線の本数は１３４本となる。
図５は図２に示した１個の画素１０の回路構成図である。各画素１０は、光を受光して光電荷を生成するフォトダイオード３１と、フォトダイオード３１に近接して設けられた光電荷を転送するための転送トランジスタ３２と、転送トランジスタ３２を介してフォトダイオード３１に接続され、光電荷を一時的に蓄積するとともに電圧信号に変換するフローティングディフュージョン３３と、光電荷の蓄積動作時にフォトダイオード３１から転送トランジスタ３２を介して溢れ出る、つまりオーバーフローする電荷を蓄積するための蓄積トランジスタ３４及び蓄積キャパシタ３６と、フローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積された電荷を排出するためのリセットトランジスタ３５と、フローティングディフュージョン３３に蓄積された電荷又はフローティングディフュージョン３３及び蓄積キャパシタ３６の両方に蓄積された電荷を電圧信号として出力するための、従属接続された２個のＰＭＯＳ型のトランジスタ３７、３８、同じく従属接続された２個のＮＭＯＳ型のトランジスタ４０、４１の２段構成であるソースフォロアアンプ（本発明におけるバッファ素子に相当）４３、ソースフォロアアンプ４３の初段の２個のトランジスタ３７、３８に電流を供給するための定電流トランジスタなどによる電流源３９と、を含む。
転送トランジスタ３２、蓄積トランジスタ３４、リセットトランジスタ３５、及び、ソースフォロアアンプ４３の選択トランジスタ３８、４１のゲート端子には、それぞれφＴ、φＣ、φＲ、φＸなる制御信号を供給するための駆動ライン１５が接続される。図４に示すように、これら駆動ラインは画素領域２内の全ての画素に共通である。これにより、全ての画素での同時駆動が可能となっている。
ソースフォロアアンプ４３の２段目の選択トランジスタ４１の出力４２が、上述した配線領域１３に配設される１３２本の画素出力線１４のうちの１本（図５では符号１４１で示す画素出力線）に接続される。この画素出力線１４１は画素１０毎にそれぞれ１本ずつ、つまり各画素１０に対応して独立に設けられている。それ故に、この固体撮像素子では、画素数と同数の、つまり８４４８０本の画素出力線が設けられている。
ソースフォロアアンプ４３は、画素出力線１４１を高速で駆動するための電流バッファの機能を持つ。各画素出力線１４１は、図４に示したように、画素領域２ａから記憶領域３ａまで延伸されているため、或る程度大きな容量性負荷となり、これを高速で駆動するためには大きな電流を流すことが可能な、大きなサイズのトランジスタが必要である。しかしながら、各画素１０における光電変換ゲインを上げるためには、光電荷を電圧に変換するためのフローティングディフュージョン３３の容量はできるだけ小さいほうがよい。フローティングディフュージョン３３に接続されるトランジスタのゲート端子の寄生容量はフローティングディフュージョン３３の容量を実効的に増加させるため、上記理由により、このトランジスタ３７はゲート入力容量が小さな小型のトランジスタであることが望ましい。そこで、出力側での大電流の供給と入力側での低容量とを共に満たすために、ここではソースフォロアアンプ４３を２段構成とし、初段のトランジスタ３７を小型のトランジスタとすることにより入力ゲート容量を抑え、後段のトランジスタ４０、４１は大きなトランジスタを使用して大きな出力電流を確保できるようにしている。
また、ソースフォロアアンプ４３において、初段の選択トランジスタ３８は基本的な動作を行う上で無くても構わないものであるが、後段の選択トランジスタ４１がオフ状態であるときに同時に選択トランジスタ３８もオフすることにより、電流源３９からトランジスタ３７に電流が流れないようにして、その分だけ電流消費を抑えることができる。
図６は１個の画素１０における光電変換領域１１のレイアウトを示す概略平面図、図７は光電変換領域１１を中心とする要部の概略縦断面図、図８は図６中のＡ−Ａ’矢視線縦断面における概略ポテンシャル図である。
上面視で略矩形状の受光面を有するフォトダイオード３１は埋め込みフォトダイオード構造である。高速撮影では露光時間が極端に短いため、適切な露出を確保するには各画素１０のフォトダイオードの受光面の面積をできるだけ広くして、入射（受光）する光量をできるだけ増やす必要がある。しかしながら、一般的に、フォトダイオードの受光面の面積を広くすると、特にその周囲で生成された光電荷がフローティングディフュージョンに到達するまでに掛かる時間が問題となり、高速撮影の短い１サイクル期間中に転送できない光電荷が無駄になったり残像現象を引き起こす原因となったりする。そこで、本実施例の固体撮像素子では、次のような特徴的な構造を採用することで電荷転送の速度向上を図っている。
上述の如く一般にフローティングディフュージョンはフォトダイオードの側方に配置されるが、この固体撮像素子では、図６に示すように、フォトダイオード３１のほぼ中央部に小面積のフローティングディフュージョン３３１が形成され、そのフローティングディフュージョン３３１を取り囲むように環状に転送トランジスタ３２のゲートが設けられている。図７に示すように、例えばｎ型シリコン半導体基板（ｎ−ｓｕｂ）６０上に所定厚さのｐ型ウエル（ｐ−ｗｅｌｌ）領域６１が形成され、ｐ型ウエル領域６１中にｎ型半導体領域６２が形成される。このｎ型半導体領域６２の表層にｐ＋型半導体領域６３が形成され、このｐｎ接合により埋め込み型のフォトダイオード３１が構成される。
フォトダイオード３１の中央にはｎ型半導体領域６２が形成されておらず、その内側に、ｐ型ウエル領域６１の表層にｎ＋型半導体領域が形成され、これがフローティングディフュージョン領域３３１となる。このｎ＋型半導体領域であるフローティングディフュージョン領域３３１と周囲のｎ型半導体領域６２との間に、表層の絶縁膜を介してポリシリコンなどから成る環状のゲート電極が形成され、転送トランジスタ３２を構成している。このようにフォトダイオード３１の中央にフローティングディフュージョン３３１を配置することにより、フォトダイオードのいずれかの端部に隣接してフローティングディフュージョンを配置する場合に比べて、フォトダイオード３１の周辺部からフローティングディフュージョン３３１までの光電荷の最大移動距離が１／２程度に短くなる。これによって、フォトダイオード３１の周辺部のどの位置で発生した光電荷についてもフローティングディフュージョン３３１に到達するまでの時間が短くなり、光電荷の蓄積動作に割り当てられる時間が短い場合でも、フローティングディフュージョン３１に到達できない光電荷を少なくすることができる。
また、ｐ＋型半導体領域６３、ｎ型半導体領域６２又はｐ型ウエル領域６１を形成する際に、図１９に示すように、遮蔽領域７１と通過領域７２との位置が相違する複数のフォトマスク７０ａ〜７０ｄを使用して、不純物の打ち込み（ドープ）量（又は打ち込み深さ）を複数段階に変化させる。さらにアニール処理を施して、打ち込んだ不純物を適度に拡散させることにより、フォトダイオード３１の周辺部から中央（つまりフローティングディフュージョン３３１）に向かって不純物ドープ量（又は打ち込み深さ）が徐々に増加するようにしている。そのため、フォトダイオード３１のｐｎ接合に適宜のバイアス電圧が印加されると、図８（ａ）に示すように、フォトダイオード３１の周辺部から中央側に向かって下傾するポテンシャル勾配が形成される。
このポテンシャル勾配の大きさは、次のようにして決めればよい。即ち、フォトダイオード３１の中を光電荷が移動する際の許容時間ｔ、最大移動距離Ｗ、電荷の移動度μ、ポテンシャル勾配によりフォトダイオード３１の中に生成される平均的な内部電界Ｅ、に対して、ｔ≦ Ｗ／（ μ・Ｅ）、が成り立つようにする。この作り込みの、つまりプロセス上の工夫で形成されるポテンシャル勾配によって、受光によりフォトダイオード３１で生成された光電荷はその周辺部で生成したものほど大きく加速されて中央に向かって進行する。
このとき、転送トランジスタ３２がオフ状態であれば、図８（ａ）に示したように転送トランジスタ３２の環状のゲート電極直下に形成されるポテンシャル障壁の周囲に光電荷が集積され、転送トランジスタ３２がオンすればすぐに、図８（ｂ）に示したように、集積されていた光電荷は転送トランジスタ３２を経てフローティングディフュージョン３３１に落ち込む。一方、光が入射している期間中に転送トランジスタ３２がオン状態を維持する場合には、ポテンシャル勾配に沿って中央に集まってきた光電荷はそのまま転送トランジスタ３２を経てフローティングディフュージョン３３１に落ち込む。いずれにしても、フォトダイオード３１で生成された光電荷を高い確率で且つ迅速にフローティングディフュージョン３３１に転送することができる。
フォトダイオード３１の中央部にフローティングディフュージョン３３１を設けることで上述のような大きな利点がある。しかしながら、オーバーフローした光電荷を蓄積する蓄積キャパシタ３６などをフローティングディフュージョン３３１に近接して配置すると、開口率が低下するという問題が生じる。そこでここでは、上記のように光電荷が直接流れ込むフローティングディフュージョン（以下、第１フローティングディフュージョンという）３３１とは別に、画素回路領域１２中に第２フローティングディフュージョン３３２をｎ＋半導体領域として形成し、第１フローティングディフュージョン３３１と第２フローティングディフュージョン３３２との間をアルミニウム等による金属配線３３３で接続することにより両者が同電位となるようにしている。つまり、ここでは、第１フローティングディフュージョン３３１及び第２フローティングディフュージョン３３２が一体となって、電荷信号を電圧信号に変換する検出ノードとしてのフローティングディフュージョン３３として機能する。
なお、ここではフォトダイオード３１のポテンシャルが傾斜状になるようにしているが、例えば図２０に示したように、ポテンシャルは階段状に形成されていてもよい。この場合には、フォトダイオード３１で発生した光電荷はドリフトと拡散とを交互に繰り返しながら、中央側に向かって進行する。これにより、光電荷を効率良くフローティングディフュージョン３３１に送り込むことができる。
次に、第１及び第２記憶領域３ａ、３ｂの内部の構成の詳細について説明する。図４に示すように第１及び第２記憶領域３ａ、３ｂ内には、画素領域２ａ、２ｂ内の垂直方向に並べられた１３２個の画素１０に対してそれぞれ接続された１３２本の画素出力線１４の延伸方向に沿って、蓄積フレーム数Ｌ分の記憶部ユニット２０が配列されている。この例では、蓄積フレーム数Ｌつまり連続撮影フレーム数は１０４であり、垂直方向に１０４個の記憶部ユニット２０が配列され、さらにこれが水平方向に３２０個並んでいる。従って、第１記憶領域３ａには１０４×３２０個＝３３２８０個の記憶部ユニット２０が配設されている。第２記憶領域３ｂにも同数の記憶部ユニット２０が配設されている。
図９は１個の記憶部ユニット２０の内部構成を示す概略図である。１個の記憶部ユニット２０内には、水平方向に１１個、垂直方向に１２個の、合計１３２個の記憶部２２が配設されており、各記憶部２２はそれぞれ異なる１本ずつの画素出力線１４１に接続されている。画素出力線１４１を介して、各記憶部２２はそれぞれ画素領域２ａ内の画素１０に一対一に対応しており、１個の記憶部ユニット２０内の１３２個の記憶部２２には、画素領域２ａ内の垂直方向の１３２個の画素１０の出力信号がそれぞれ保持される。従って、図４において水平方向の１行に並べられた３２０個の記憶部ユニット２０（図４中で符号２１で示した記憶部ユニット行）に、３２０×１３２画素（ピクセル）から成る１フレームの下半分の画素信号が保持されることになり、図３に示した上側の第２記憶領域３ｂでも同様に、水平方向の１行に並べられた３２０個の記憶部ユニットに３２０×１３２画素から成る１フレームの上半分の画素信号が保持され、両方で１フレームの画像となる。記憶部ユニット行２１が垂直方向に１０４個配列されていることで、１０４フレーム分の画素信号の保持が可能である。
図９に示すように、各記憶部ユニット２０において１３２個の記憶部２２の全ての出力は接続されて１本の信号出力線２３となっている。さらに図４に示すように、水平方向に並べられた記憶部ユニット２０は隣接する１０個ずつがまとめられて１組となっており、水平方向に３２組の記憶部ユニット２０の組が存在し、組毎に１０個の記憶部ユニット２０の信号出力線２３が接続されて１本となっている。さらにまた、垂直方向に配列された１０４個の記憶部ユニット２０の信号出力線２３も接続されて１本になっている。従って、記憶領域３ａにおいて、水平方向に１０個、垂直方向に１０４個の合計１０４０個の記憶部ユニット２０、さらに各記憶部ユニット２０に含まれる記憶部２２の数で言うと、１３７２８０個の記憶部２２の出力が接続されて１本の信号出力線２３となっている。図３では、同一の信号出力線２３を有する記憶部ユニット２０のかたまりである記憶部ユニットブロックを符号５０で示している。上記構成により、第１記憶領域３ａからの信号出力線２３の数は３２本であり、第２記憶領域３ｂからも同数の信号出力線が取り出される。これらの信号出力線上の信号をＳＳ０１〜ＳＳ６４として示している。
図１０は１個の記憶部２２の回路構成を示す図である。１本の画素出力線１４１に接続されたサンプリングトランジスタ２６（２６ａ〜２６ｄ）と、サンプリングトランジスタ２６を介して画素出力線１４１に接続されるキャパシタ２５（２５ａ〜２５ｄ）と、キャパシタ２５に保持されたアナログ電圧信号を読み出すための読み出しトランジスタ２７（２７ａ〜２７ｄ）と、から最小記憶単位である記憶素子２４（２４ａ〜２４ｄ）が構成される。１個の記憶部２２は４個の記憶素子２４ａ〜２４ｄが１組になって構成される。従って、１個の記憶部２２には、同一の画素から送られる４つの異なるアナログ電圧信号を保持することが可能である。４個の読み出しトランジスタ２７ａ〜２７ｄを通した信号出力線２３ａ、２３ｂ、２３ｃ、２３ｄはそれぞれ独立に設けられているから、図９に示した信号出力線２３は実際には４本存在する。
これは、後述するようなダイナミックレンジ拡大処理を行うために、オーバーフロー前の電荷に応じた信号、オーバーフロー後の電荷に応じた信号、オーバーフロー前の電荷に応じた信号に含まれるノイズ信号、オーバーフロー後の電荷に応じた信号に含まれるノイズ信号、の４つのアナログ電圧信号を独立に保持するためである。但し、必ずしもそうした目的に拘泥することなく、他の動作態様で各記憶素子２４ａ〜２４ｄを利用することもできる。例えば、各画素１０の蓄積キャパシタ３６を利用しないのであれば、オーバーフロー後の信号やオーバーフロー後の信号に含まれるノイズ信号は考慮する必要がなく、その分だけ連続撮影のフレーム数を増やすのに記憶素子２４を利用することができる。これにより、２倍の２０８フレームの連続撮影が可能となる。また、ノイズ除去も行わないのであれば、さらに２倍の４１６フレームの連続撮影が可能となる。
キャパシタ２５ａ〜２５ｄは各画素１０内の蓄積キャパシタ３６と同様に、例えばダブルポリシリコンゲート構造やスタック構造により形成することができる。ＣＣＤ構造を利用した電荷保持を行う場合、熱励起等による暗電荷に由来する偽信号が光信号に加算されるという問題があるが、ダブルポリシリコンゲート構造やスタック構造のキャパシタ２５ａ〜２５ｄではそうした暗電荷の発生がないので偽信号が加算されることがなく、外部に読み出す信号のＳ／Ｎを高くすることができる。
図１１は、記憶領域３ａ内の各記憶部に保持されている信号を上述したような信号出力線２３を通して読み出すための概略構成を示すブロック図である。二次元アレイ状に配置された記憶部ユニット２０（２０−０１〜２０−１０）の垂直方向の１列毎に水平シフトレジスタＨＳＲ１〜ＨＳＲ３２０が配置され、水平方向の１行毎に垂直シフトレジスタＶＳＲ１〜ＶＳＲ１０４が配置されている。逐次読み出しの際には、水平シフトレジスタＨＳＲ１〜ＨＳＲ３２０と垂直シフトレジスタＶＳＲ１〜ＶＳＲ１０４との組み合わせにより記憶部ユニット２０が選択され、選択された記憶部ユニット２０の中で順番に記憶部２２が選択されて画素信号が読み出されるようになっている。
続いて、本実施例の固体撮像素子を用いて高速連続撮影を行う際の動作について説明する。まず各画素１０における光電変換動作とこれにより生成される信号を１個の記憶部２２に格納するまでの動作について、図１２〜図１５により説明する。
本実施例の固体撮像素子では、光電荷蓄積時間が短い場合と光電荷蓄積時間が相対的に長い場合とで異なる２つの動作モードを選択し得る。目安として、前者は光電荷蓄積時間が１０μｓ乃至は１００μｓ程度以下の、転送トランジスタ３２で発生する暗電荷量が無視できると考えられる場合であり、１００万フレーム／秒以上の高速撮影を行う場合にはこの動作モードを採用することが好ましい。
（Ａ）光電荷蓄積時間が短い場合の動作モード
図１２は光電荷蓄積時間が短い場合の動作モードの駆動タイミング図、図１３はこの動作における各画素１０内の概略ポテンシャル図である。なお、図１３（後述の図１５も同様）でＣＰＤ、ＣＦＤ、ＣＣＳはそれぞれフォトダイオード３１、フローティングディフュージョン３３、蓄積キャパシタ３６の容量を示し、ＣＦＤ＋ＣＣＳはフローティングディフュージョン３３と蓄積キャパシタ３６との合成容量を示す。
この場合、各画素１０に供給する共通の制御信号であるφＸをハイレベルとしてソースフォロアアンプ４３内の選択トランジスタ３８、４１を共にオン状態に維持する。そして、光電荷蓄積を行う前に、同じく共通の制御信号であるφＴ、φＣ、φＲをハイレベルとし、転送トランジスタ３２、蓄積トランジスタ３４、及びリセットトランジスタ３５を共にオンする（時刻ｔ０）。これにより、フローティングディフュージョン３３及び蓄積キャパシタ３６はリセット（初期化）される。またこのとき、フォトダイオード３１は完全に空乏化された状態にある。このときのポテンシャルの状態が図１３（ａ）である。
次にφＲをローレベルにしてリセットトランジスタ３５をオフすると、フローティングディフュージョン３３にはこのフローティングディフュージョン３３と蓄積キャパシタ３６で発生するランダムノイズと、ソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズを等価的に含むノイズ信号Ｎ２が生じ（図１３（ｂ）参照）、このノイズ信号Ｎ２に対応した出力電流が画素出力線１４１に流れる。そこで、このタイミング（時刻ｔ１）で記憶部２２にサンプリングパルスφＮ２を与えてサンプリングトランジスタ２６ｄをオンすることにより、画素出力線１４１を通して出力されたノイズ信号Ｎ２をキャパシタ２５ｄに保持する。
次に、φＣをローレベルにして蓄積トランジスタ３４をオフすると、その時点でフローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた信号電荷は、フローティングディフュージョン３３と蓄積キャパシタ３６とのそれぞれの容量ＣＦＤ、ＣＣＳの比に応じて配分される（図１３（ｃ）参照）。このときフローティングディフュージョン３３にはφＣをオフしたときに発生するランダムノイズとソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズを等価的に含むノイズ信号Ｎ１が生じ、このノイズ信号Ｎ１に対応した出力電流が画素出力線１４１に流れる。そこで、このタイミング（時刻ｔ２）で記憶部２２にサンプリングパルスφＮ１を与えてサンプリングトランジスタ２６ｃをオンすることにより、画素出力線１４１を通して出力されたノイズ信号Ｎ１をキャパシタ２５ｃに保持する。
転送トランジスタ３２はオン状態に維持されるので、フォトダイオード３１に入射した光により発生した光電荷は転送トランジスタ３２を通して（図８（ｂ）に示した状態）フローティングディフュージョン３３に流れ込んできて、先のノイズ信号Ｎ１に重畳してフローティングディフュージョン３３に蓄積される（時刻ｔ３）。強い光が入射してフォトダイオード３１で多量の光電荷が発生しフローティングディフュージョン３３が飽和した場合には、オーバーフローした電荷が蓄積トランジスタ３４を介して蓄積キャパシタ３６に蓄積される（図１３（ｄ）参照）。蓄積トランジスタ３４の閾値電圧を適宜に低く設定しておくことにより、フローティングディフュージョン３３から蓄積キャパシタ３６に効率良く電荷を転送することができる。これにより、フローティングディフュージョン３３の容量ＣＦＤが小さく、蓄積可能な最大飽和電荷量が少なくても、飽和した電荷を廃棄することなく有効に利用できる。このようにして、フローティングディフュージョン３３での電荷飽和（オーバーフロー）前及び電荷飽和（オーバーフロー）後のいずれに発生した電荷も、出力信号として利用することができる。
所定の光電荷蓄積時間が経過したならば、蓄積トランジスタ３４をオフした状態で記憶部２２にサンプリングパルスφＳ１を与えることでサンプリングトランジスタ２６ａをオンすることにより、その時点（時刻ｔ４）でフローティングディフュージョン３３に蓄積されている電荷に応じた信号を画素出力線１４１を通して出力してキャパシタ２５ａに保持する（図１３（ｅ）参照）。このときにフローティングディフュージョン３３に蓄積されている信号はノイズ信号Ｎ１にオーバーフロー前の電荷に応じた信号Ｓ１が重畳されたものであるから、キャパシタ２５ａに保持されるのは、蓄積キャパシタ３６に蓄積されている電荷の量を反映しないＳ１＋Ｎ１である。
その直後に、φＣをハイレベルにして蓄積トランジスタ３４をオンすると、その時点でフローティングディフュージョン３３に保持されていた電荷と蓄積キャパシタ３６に保持されていた電荷は混合される（図１３（ｆ）参照）。その状態で記憶部２２にサンプリングパルスφＳ２を与えることでサンプリングトランジスタ２６ｂをオンすることにより（時刻ｔ５）、フローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた電荷に応じた信号、つまりノイズ信号Ｎ２にオーバーフロー後の信号Ｓ２が重畳された信号を画素出力線１４１を通して出力してキャパシタ２５ｂに保持する。従って、キャパシタ２５ｂに保持されるのは、蓄積キャパシタ３６に蓄積されている電荷の量を反映したＳ２＋Ｎ２である。
以上のようにして、１個の記憶部２２に含まれる４個のキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄにそれぞれ、信号Ｓ１＋Ｎ１、Ｓ２＋Ｎ２、Ｎ１、Ｎ２を保持し、これを以て１サイクルの画像信号の取り込みを終了する。上述のようにランダムノイズや固定パターンノイズを含むノイズ信号Ｎ１、Ｎ２が、これらノイズ信号を含む信号とは別に求まる。そこで、それぞれの信号をキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄから読み出した後に減算処理することで、ノイズ信号Ｎ１、Ｎ２の影響を除去した高いＳ／Ｎの画像信号を得ることができる。また、フローティングディフュージョン３３からオーバーフローした電荷も廃棄することなく利用できるので、強い光が入射した際にも飽和が起こりにくく、その光を反映した信号を得ることができ、広いダイナミックレンジを確保することができる。なお、こうしたダイナミックレンジの拡大が可能であることについての詳しい説明は、例えば特開２００６−２４５５２２号公報などの文献に記載されているので、ここでは説明を省略する。
（Ｂ）光電荷蓄積時間が相対的に長い場合の動作モード
次に、光電荷蓄積時間が相対的に長い場合の動作について説明する。図１４は光電荷蓄積時間が相対的に長い場合の駆動タイミング図、図１５はこの動作における各画素内の概略ポテンシャル図である。
光電荷蓄積時間が短い場合と最も大きく異なる点は、光電荷蓄積期間中に転送トランジスタ３２をオフしフォトダイオード３１で発生した光電荷を空乏層に蓄積すること、光電荷蓄積期間中において転送トランジスタ３２をオフにすること、ノイズ信号Ｎ１のサンプリングを光電荷蓄積期間の最後に行うことによりフローティングディフュージョン３３で発生する暗電荷（及び光電荷）をＳ１信号に含めないこと、などである。転送トランジスタ３２をオフにするのは、そのゲート直下のシリコン−絶縁膜界面をアキュムレーション状態として、シリコン表面をホールで満たしシリコン−絶縁膜界面からの暗電荷の侵入を防止するためである。さらにまた光電荷蓄積時間が長いため、消費電力を抑えるべくソースフォロアアンプ４３の選択トランジスタ３８、４１を所定時間オフする。
光電荷蓄積を行う前にはφＴ、φＣ、φＲをハイレベルとし、転送トランジスタ３２、蓄積トランジスタ３４、リセットトランジスタ３５を共にオンする（時刻ｔ１０）。これにより、フローティングディフュージョン３３及び蓄積キャパシタ３６はリセット（初期化）される。またこのとき、フォトダイオード３１は完全に空乏化された状態にある。このときのポテンシャルの状態が図１５（ａ）である。
次にφＲをローレベルにしてリセットトランジスタ３５をオフすると、フローティングディフュージョン３３にはこのフローティングディフュージョン３３と蓄積キャパシタ３６で発生するランダムノイズと、ソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズを等価的に含むノイズ信号Ｎ２が生じ（図１５（ｂ）参照）、このノイズ信号Ｎ２に対応した出力電流が画素出力線１４１に流れる。そこで、このタイミング（時刻ｔ１１）で記憶部２２にサンプリングパルスφＮ２を与えてサンプリングトランジスタ２６ｄをオンすることにより、画素出力線１４１を通して出力されたノイズ信号Ｎ２をキャパシタ２５ｄに保持する。ここまでの動作は光電荷蓄積時間が短い場合の動作モードと同じである。
次に、φＣをローレベルにして蓄積トランジスタ３４をオフすると、その時点でフローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた信号電荷は、フローティングディフュージョン３３と蓄積キャパシタ３６とのそれぞれの容量ＣＦＤ、ＣＣＳの比に応じて配分される。さらにφＴをローレベルにして転送トランジスタ３２をオフし、φＸもローレベルにしてソースフォロアアンプ４３の２個の選択トランジスタ３８、４１もオフにする（時刻ｔ１２）。これにより、フォトダイオード３１とフローティングディフュージョン３３との間にはポテンシャル障壁が形成され、フォトダイオード３１での光電荷の蓄積が可能な状態となる（図１５（ｃ）参照）。
フォトダイオード３１に入射した光により発生した光電荷はフォトダイオード３１の容量ＣＰＤに蓄積されるが、フォトダイオード３１で飽和が生じるとそれ以上の過剰な電荷は転送トランジスタ３２を介して、上述のように容量比により配分されたノイズ信号に重畳してフローティングディフュージョン３３に蓄積する。さらに強い光が入射してフローティングディフュージョン３３が飽和すると、蓄積トランジスタ３４を介して蓄積キャパシタ３６に電荷が蓄積されるようになる（図１５（ｄ）参照）。
蓄積トランジスタ３４の閾値電圧を転送トランジスタ３２の閾値電圧よりも適宜に低く設定しておくことにより、フローティングディフュージョン３３で飽和した電荷をフォトダイオード３１側に戻すことなく蓄積キャパシタ３６に効率良く転送することができる。これにより、フローティングディフュージョン３３の容量ＣＦＤが小さく、蓄積可能な電荷量が少なくても、オーバーフローした電荷を廃棄することなく有効に利用できる。このようにして、フローティングディフュージョン３３でのオーバーフロー前及びオーバーフロー後のいずれに発生した電荷も出力信号として利用することができる。
所定の光電荷蓄積時間が経過したならば、φＸをハイレベルにして選択トランジスタ３８、４１をオンした後に、記憶部２２にサンプリングパルスφＮ１を与えることでサンプリングトランジスタ２６ｃをオンすることにより、その時点（時刻ｔ１３）でフローティングディフュージョン３３に蓄積されている信号電荷に対応したノイズ信号Ｎ１を画素出力線１４１を通して出力してキャパシタ２５ｃに保持する。このときのノイズ信号Ｎ１にはソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズが含まれる。
次に、φＴをハイレベルにして転送トランジスタ３２をオンさせ、フォトダイオード３１に蓄積されていた光電荷をフローティングディフュージョン３３に完全に転送する（図１５（ｅ）参照）。その直後（時刻ｔ１４）に、記憶部２２にサンプリングパルスφＳ１を与えることでサンプリングトランジスタ２６ａをオンすることにより、フローティングディフュージョン３３に蓄積されている電荷に応じた信号を画素出力線１４１を通して出力してキャパシタ２５ａに保持する。このときの信号は先のノイズ信号Ｎ１にフォトダイオード３１に蓄積されていた電荷による信号、つまりオーバーフロー前の信号Ｓ１が重畳したものであるから、Ｓ１＋Ｎ１である。
続いて、φＣをハイレベルにして蓄積トランジスタ３４をオンすると、その時点でフローティングディフュージョン３３に保持されていた電荷と蓄積キャパシタ３６に保持されていた電荷は混合される（図１５（ｆ）参照）。その状態（時刻ｔ１５）で記憶部２２にサンプリングパルスφＳ２を与えることでサンプリングトランジスタ２６ｂをオンすることにより、フローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた電荷に応じた信号を画素出力線１４１を通して出力してキャパシタ２５ｂに保持する。このときの信号はＳ２＋Ｎ２となる。
以上のようにして、１個の記憶部２２に含まれる４個のキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄにそれぞれ、信号Ｓ１＋Ｎ１、Ｓ２＋Ｎ２、Ｎ１、Ｎ２を保持し、これを以て１サイクルの画像信号の取り込みを終了する。光電荷蓄積時間が短い場合の動作モードと同様に、ランダムノイズや固定パターンノイズを含むノイズ信号Ｎ１、Ｎ２が、これらノイズ信号を含む信号とは別に求まる。そこで、それぞれの信号をキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄから読み出した後に減算処理することで、ノイズ信号Ｎ１、Ｎ２の影響を除去した高いＳ／Ｎの画素信号を得ることができる。また、フローティングディフュージョン３３からオーバーフローした電荷も廃棄することなく利用できるので、強い光が入射した際にも飽和が起こりにくく、その光を反映した信号を得ることができ、広いダイナミックレンジを確保することができる。
上述の如く各画素１０に供給される制御信号φＸ、φＴ、φＲ、φＣは共通であるため、全ての画素１０で同時に上記のような光電荷蓄積動作及び各画素１０から記憶部２２への信号の転送動作が行われる。つまり、上記１サイクルで１フレーム分の画像信号が、図３中の記憶領域３ａの水平方向に並ぶ３２０個の記憶部ユニット２０内の記憶部２２に保持される。この動作が１０４回繰り返されることで、全ての記憶部ユニット２０内の記憶部２２に画素信号が保持される。１０５回目以降は再び１番上の記憶部ユニット２０に画素信号が書き込まれるというように循環的に保持動作が実行される。このような動作を外部から撮影停止の指示信号が与えられるまで繰り返す。撮影停止の指示信号が与えられて撮影が中止されると、その時点で最新の１０４フレーム分の画素信号が記憶領域３ａ、３ｂに保持されている。
なお、各記憶部２２において上述のように既に何らかの信号が保持されているキャパシタ２５に新たな信号を保持する際には、それ以前の信号を廃棄するべくリセットを実行する必要がある。そのため、図示しないものの、各画素出力線１４１にはそれぞれリセット用のトランジスタが接続されており、或る記憶部２２のキャパシタ２５をリセットする際にはその記憶部２２のサンプリングトランジスタ２６がオンされるとともに対応する画素出力線１４１に接続されているリセット用トランジスタがオンされ、キャパシタ２５に蓄積されている信号はサンプリングトランジスタ２６、画素出力線１４１を通してリセットされる。こうしたリセットが実行された後に、新たな信号がキャパシタ２５に保持される。
各記憶部２２のキャパシタ２５に保持された信号は、同一の信号出力線２３に接続された読み出しトランジスタ２７を順番にオンすることにより読み出される。同一記憶部２２の４個の読み出しトランジスタ２７ａ〜２７ｄはそれぞれ異なる信号出力線２３ａ〜２３ｄに接続されているから、同一記憶部２２内の４個のキャパシタ２５ａ〜２５ｄにそれぞれ保持されている信号を同時に読み出すことができる。そして、図示しない減算回路で（Ｓ１＋Ｎ１）−Ｎ１、（Ｓ２＋Ｎ２）−Ｎ２の減算処理を行うことにより、ランダムノイズや固定パターンノイズを除去したＳ１信号、Ｓ２信号をそれぞれ取り出すことができる。なお、画素信号としてＳ１、Ｓ２のいずれを採用するかは、Ｓ１の飽和信号量以下の適当な信号レベルを基準（閾値）として、それ以上かそれ未満かによってそれぞれＳ１、Ｓ２を選択する。飽和信号量以下でこうした切り替えを実施することにより、信号Ｓ１の飽和ばらつきの影響を回避することができる。
次に、記憶領域３ａ、３ｂからの信号の逐次読み出しの動作について図１６〜図１８により説明する。図１６は記憶領域３ａ、３ｂからの信号の逐次読み出し時の動作タイミング図、図１７は水平シフトレジスタＨＳＲの要部の動作タイミング図、図１８は垂直シフトレジスタＶＳＲの要部の動作タイミング図である。
一例として、図１１に示した１フレーム目の３２０個の記憶部ユニット２０の中で、左端側の記憶部ユニットブロック５０における読み出し順序を説明する。まず左端の記憶部ユニット２０−０１において、図９に示す水平方向の１行目の記憶部２２の画素信号を左から右に向かって順に１１画素分読み出す。この記憶部ユニット２０−０１は、水平シフトレジスタＨＳＲ１と垂直シフトレジスタＶＳＲ１とが能動化されることで選択され、水平方向の読み出しクロックＨ−ＣＬＫにより、水平方向の左から右方向へ１個ずつ記憶部２２の読み出しトランジスタ２７をオンするパルス信号が移動する。このパルス信号の一例が図１７に示したｙ１、ｙ２、ｙ３である。こうして１行分の読み出しが終わると、垂直方向への読み出しを進めるクロックＶ−ＣＬＫが与えられ、これにより次の２行目の記憶部２２に移り、同様にこれを左から右に向かって１１画素分読み出す。この繰り返しにより、１２行目の終わりまで画素信号の読み出しを行う。この垂直方向における各行の読み出しトランジスタ２７を能動化する信号の一例が図１８に示したｖ１、ｖ２、ｖ３である。
その後に、今度は水平シフトレジスタＨＳＲ２と垂直シフトレジスタＶＳＲ１とが能動化されることで、右隣の記憶部ユニット２０−０２が選択され、図１６に示すように、読み出し対象がこの記憶部ユニット２０−０２へ移る。そうして先と同様に、行→列の順に１画素分ずつ各記憶部２２の読み出しトランジスタ２７をオンすることにより信号を読み出す。こうして順に記憶部ユニット２０の選択を記憶部ユニット２０−１０まで進め、前記記憶部ユニット２０−１０の１２行目の記憶部２２の読み出しを終了すると、１フレーム分の読み出しが完了する。別の記憶部ユニットブロック５０でも上記と並行して対応する記憶部ユニットの記憶部からの信号の読み出しが実行される。
上述のようにして１フレーム目の全ての画素信号の読み出しが終了した後に、引き続き、２フレーム目の画素信号の読み出しが開始される。即ち、水平シフトレジスタＨＳＲ１と垂直シフトレジスタＶＳＲ２とが能動化されることで、図１１に示した２行目の記憶部ユニットの中の左端のものが選択されるから、１フレーム目と同様の順序で読み出しが実行され、これを繰り返すことで１０４フレームまでの読み出しが完了する。但し、こうした、読み出しの手順はこれに限定されるものではなく、適宜に変更することができる。
以上のように、本実施例の固体撮像素子では、受光量を増やすためにフォトダイオード３１のサイズを大きくしながら、光電荷を迅速に且つ高い効率で以てフローティングディフュージョン３３に転送することができる。このため、高速の連続撮影のようにフレーム当たりの露光時間が短い場合でも、検出感度やＳ／Ｎを高め、画質を改善することができる。
なお、上記実施例は本発明に係る固体撮像素子及びその製造方法の一例であり、本発明の趣旨の範囲で適宜変形や修正、追加を行っても本願請求の範囲に包含されることは当然である。

Claims (6)

  1. 複数の画素が配置された固体撮像素子であって、各画素は、
    光を受光して光電荷を生成するフォトダイオードと、
    前記フォトダイオードの受光面の中央部に形成された第１領域、及び、該第１領域と電気的に接続され、前記フォトダイオードの受光面の外側に形成された第２領域から成るフローティング領域と、
    前記フローティング領域の第１領域を取り囲むようにゲートが配設された転送トランジスタと、
    を備えることを特徴とする固体撮像素子。
  2. 請求項１に記載の固体撮像素子であって、前記フォトダイオードで生成された光電荷が受光面の中央側に集まるように、前記受光面の周辺部から中央部に向かってポテンシャルを変化させるようにしたことを特徴とする固体撮像素子。
  3. 請求項２に記載の固体撮像素子であって、前記フォトダイオードの受光面の周辺部から中央側に向かって、基板に注入する不純物の濃度及び／又は深さを傾斜状に変化させたことを特徴とする固体撮像素子。
  4. 請求項２に記載の固体撮像素子であって、前記フォトダイオードの受光面の周辺部から中央側に向かって、基板に注入する不純物の濃度及び／又は深さを階段状に変化させたことを特徴とする固体撮像素子。
  5. 請求項２〜４のいずれかに記載の固体撮像素子を製造する製造方法であって、複数のフォトマスクを用いて不純物イオンの打ち込み深さを変えることにより、フォトダイオードの受光面の周辺部から中央に向かってポテンシャルを変化させることを特徴とする固体撮像素子の製造方法。
  6. 請求項２〜４のいずれかに記載の固体撮像素子を製造する製造方法であって、複数のフォトマスクを用いて不純物イオンの打ち込み量を変えることにより、フォトダイオードの受光面の周辺部から中央に向かってポテンシャルを変化させることを特徴とする固体撮像素子の製造方法。
JP2009531126A 2007-09-05 2008-09-04 固体撮像素子及びその製造方法 Active JP5115937B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009531126A JP5115937B2 (ja) 2007-09-05 2008-09-04 固体撮像素子及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007230181 2007-09-05
JP2007230181 2007-09-05
JP2009531126A JP5115937B2 (ja) 2007-09-05 2008-09-04 固体撮像素子及びその製造方法
PCT/JP2008/002428 WO2009031304A1 (ja) 2007-09-05 2008-09-04 固体撮像素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009031304A1 JPWO2009031304A1 (ja) 2010-12-09
JP5115937B2 true JP5115937B2 (ja) 2013-01-09

Family

ID=40428628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009531126A Active JP5115937B2 (ja) 2007-09-05 2008-09-04 固体撮像素子及びその製造方法

Country Status (7)

Country Link
US (1) US8569805B2 (ja)
EP (1) EP2192615A4 (ja)
JP (1) JP5115937B2 (ja)
KR (1) KR101105635B1 (ja)
CN (1) CN101796643B (ja)
TW (1) TW200921907A (ja)
WO (1) WO2009031304A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5001970B2 (ja) * 2009-03-30 2012-08-15 浜松ホトニクス株式会社 固体撮像装置
CN102473714B (zh) 2009-07-10 2016-06-22 株式会社岛津制作所 固体摄像元件
JP5471174B2 (ja) * 2009-08-28 2014-04-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US20110267505A1 (en) * 2010-04-29 2011-11-03 Bart Dierickx Pixel with reduced 1/f noise
JP5697371B2 (ja) * 2010-07-07 2015-04-08 キヤノン株式会社 固体撮像装置および撮像システム
JP5885401B2 (ja) 2010-07-07 2016-03-15 キヤノン株式会社 固体撮像装置および撮像システム
JP5643555B2 (ja) 2010-07-07 2014-12-17 キヤノン株式会社 固体撮像装置及び撮像システム
JP5751766B2 (ja) 2010-07-07 2015-07-22 キヤノン株式会社 固体撮像装置および撮像システム
US20120261730A1 (en) * 2011-04-15 2012-10-18 Omnivision Technologies, Inc. Floating diffusion structure for an image sensor
FR2971622A1 (fr) * 2011-07-13 2012-08-17 Commissariat Energie Atomique Pixel de capteur d'image dote d'un noeud de lecture ayant un agencement ameliore
JP5959187B2 (ja) * 2011-12-02 2016-08-02 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP6141160B2 (ja) * 2013-09-25 2017-06-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその動作方法、並びに電子機器およびその動作方法
EP3097685B1 (en) * 2014-01-24 2021-11-17 Université Catholique de Louvain Image sensor
TWI648986B (zh) * 2014-04-15 2019-01-21 日商新力股份有限公司 攝像元件、電子機器
US10014332B2 (en) * 2014-07-31 2018-07-03 Sony Semiconductor Solutions Corporation Pixel circuit, semiconductor photodetection device, and radiation counting device
CN114339036A (zh) * 2017-03-30 2022-04-12 株式会社尼康 摄像元件及摄像装置
WO2020037455A1 (zh) * 2018-08-20 2020-02-27 西安飞芯电子科技有限公司 光电二极管以及制造方法、传感器、传感阵列
CN112602194A (zh) * 2018-08-23 2021-04-02 国立大学法人东北大学 光传感器及其信号读出方法、以及区域式光传感器及其信号读出方法
JP7005459B2 (ja) * 2018-09-13 2022-01-21 株式会社東芝 固体撮像素子
KR20210000600A (ko) 2019-06-25 2021-01-05 에스케이하이닉스 주식회사 이미지 센서
KR20210002880A (ko) 2019-07-01 2021-01-11 에스케이하이닉스 주식회사 픽셀 및 이를 포함하는 이미지 센서
KR102668562B1 (ko) 2019-07-24 2024-05-24 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
CN110676279A (zh) * 2019-10-10 2020-01-10 中国电子科技集团公司第四十四研究所 一种高量子效率ccd结构
KR20210114786A (ko) * 2020-03-11 2021-09-24 에스케이하이닉스 주식회사 이미지 센서
JP7330124B2 (ja) * 2020-03-19 2023-08-21 株式会社東芝 固体撮像装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218332A (ja) * 2002-01-22 2003-07-31 Sony Corp 固体撮像素子
JP2007073864A (ja) * 2005-09-09 2007-03-22 Seiko Epson Corp ラインセンサ及び画像情報読取装置
JP2007081083A (ja) * 2005-09-14 2007-03-29 Seiko Epson Corp ラインセンサ及び画像情報読取装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977684B1 (en) * 1998-04-30 2005-12-20 Canon Kabushiki Kaisha Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus
JP3704052B2 (ja) 2000-03-28 2005-10-05 リンク・リサーチ株式会社 高速撮像素子及び高速撮影装置
US7176972B2 (en) * 2000-03-28 2007-02-13 Link Research Corporation Fast imaging device and fast photographing device
JP2004349430A (ja) * 2003-05-21 2004-12-09 Sharp Corp 固体撮像素子とその駆動方法
US7145122B2 (en) * 2004-06-14 2006-12-05 Omnivision Technologies, Inc. Imaging sensor using asymmetric transfer transistor
JP5066704B2 (ja) 2005-02-04 2012-11-07 国立大学法人東北大学 固体撮像装置、および固体撮像装置の動作方法
WO2006109683A1 (ja) * 2005-04-07 2006-10-19 Tohoku University 光センサ、固体撮像装置、および固体撮像装置の動作方法
KR100638260B1 (ko) * 2005-06-24 2006-10-25 한국과학기술원 씨모스 이미지 센서
KR100778854B1 (ko) * 2005-12-29 2007-11-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
EP2663071B1 (en) * 2007-09-05 2015-11-18 Tohoku University Solid-state image sensor and drive method for the same
US8988571B2 (en) * 2007-09-05 2015-03-24 Tohoku University Solid-state image sensor
CN101796823B (zh) * 2007-09-05 2012-05-23 国立大学法人东北大学 固体摄像元件以及摄影装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218332A (ja) * 2002-01-22 2003-07-31 Sony Corp 固体撮像素子
JP2007073864A (ja) * 2005-09-09 2007-03-22 Seiko Epson Corp ラインセンサ及び画像情報読取装置
JP2007081083A (ja) * 2005-09-14 2007-03-29 Seiko Epson Corp ラインセンサ及び画像情報読取装置

Also Published As

Publication number Publication date
WO2009031304A1 (ja) 2009-03-12
CN101796643B (zh) 2013-04-10
KR20100039885A (ko) 2010-04-16
EP2192615A4 (en) 2011-07-27
US8569805B2 (en) 2013-10-29
CN101796643A (zh) 2010-08-04
TW200921907A (en) 2009-05-16
KR101105635B1 (ko) 2012-01-18
JPWO2009031304A1 (ja) 2010-12-09
EP2192615A1 (en) 2010-06-02
US20100176423A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
JP5115937B2 (ja) 固体撮像素子及びその製造方法
JP4931160B2 (ja) 固体撮像素子
JP6541523B2 (ja) 撮像装置、撮像システム、および、撮像装置の制御方法
KR101036596B1 (ko) 고체촬상소자 및 그 구동방법
KR101257526B1 (ko) 광 센서, 고체 촬상 장치, 및 고체 촬상 장치의 동작 방법
JP5066704B2 (ja) 固体撮像装置、および固体撮像装置の動作方法
KR101945051B1 (ko) 전자 기기 및 전자 기기의 구동 방법
JP4844854B2 (ja) 固体撮像素子及び撮影装置
TWI466541B (zh) 光感測器及固態攝影裝置
TWI433307B (zh) 固態影像感測器、其驅動方法、成像裝置及電子器件
JP5176215B2 (ja) 固体撮像素子
KR101945052B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및 전자 기기
CN108337459B (zh) 图像拾取装置和图像拾取系统
JP2009278241A (ja) 固体撮像装置の駆動方法および固体撮像装置
JP2005217302A (ja) 固体撮像装置
JP4135594B2 (ja) 固体撮像装置
JP6525694B2 (ja) 撮像装置、撮像システム、および、撮像装置の駆動方法
JP6541513B2 (ja) 撮像装置、および、撮像システム
JP2017108275A (ja) 固体撮像装置、固体撮像装置の制御方法、および撮像システム
JP6289554B2 (ja) 撮像装置、および、撮像システム
JP5539562B2 (ja) 固体撮像装置の駆動方法および固体撮像装置
JP2013187872A (ja) 撮像装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121009

R150 Certificate of patent or registration of utility model

Ref document number: 5115937

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250