JP6525694B2 - 撮像装置、撮像システム、および、撮像装置の駆動方法 - Google Patents

撮像装置、撮像システム、および、撮像装置の駆動方法 Download PDF

Info

Publication number
JP6525694B2
JP6525694B2 JP2015079476A JP2015079476A JP6525694B2 JP 6525694 B2 JP6525694 B2 JP 6525694B2 JP 2015079476 A JP2015079476 A JP 2015079476A JP 2015079476 A JP2015079476 A JP 2015079476A JP 6525694 B2 JP6525694 B2 JP 6525694B2
Authority
JP
Japan
Prior art keywords
time
charge
period
pixels
transfer switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015079476A
Other languages
English (en)
Other versions
JP2016201639A (ja
JP2016201639A5 (ja
Inventor
市川　武史
武史 市川
小林　昌弘
昌弘 小林
裕介 大貫
裕介 大貫
小泉　徹
徹 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015079476A priority Critical patent/JP6525694B2/ja
Priority to US15/091,314 priority patent/US9743021B2/en
Publication of JP2016201639A publication Critical patent/JP2016201639A/ja
Publication of JP2016201639A5 publication Critical patent/JP2016201639A5/ja
Application granted granted Critical
Publication of JP6525694B2 publication Critical patent/JP6525694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Description

本発明は、撮像装置、撮像システム、および、撮像装置の駆動方法に関する。
近年、ＣＭＯＳイメージセンサにおいて、グローバル電子シャッタを行うことが提案されている。特許文献１に記載された撮像装置には、動きの速い被写体を撮影する場合でも被写体像がゆがまないという利点がある。
特開２００４−１１１５９０号公報
特許文献１に記載の撮像装置は、１つの画像、あるいは、１フレームを得るための光電変換によって生じた電荷の全部を光電変換部に蓄積している。その後、全画素同時に、光電変換部から保持部に電荷を転送し、次の画像、あるいは、次のフレームを得るための光電変換を開始している。そのため、画素の飽和電荷量を増やすためには、光電変換部の飽和電荷量と保持部の飽和電荷量との両方をほぼ同じ大きさで確保しなければならない。光電変換部の飽和電荷量を大きくするとその面積が増加する。したがって、画素サイズが大きくなるという課題がある。
以上に説明した通り、従来の技術では、画素の飽和電荷量を大きくすることが困難であった。上記の課題に鑑み、本発明は、グローバル電子シャッタを行うことができる撮像装置において、画素の飽和電荷量を向上させることを目的とする。
本発明の１つの側面に係る実施形態は、撮像装置の駆動方法である。撮像装置は、入射光に基づいて電荷を生成し、かつ、前記電荷を蓄積する光電変換部と、前記電荷を保持する保持部と、前記電荷に基づく信号を出力する増幅部と、前記光電変換部から前記保持部へ前記電荷を転送する第１の転送スイッチと、前記保持部から前記増幅部へ前記電荷を転送する第２の転送スイッチと、をそれぞれが有する複数の画素と、前記複数の画素からの複数の信号が出力される出力線と、を有する。実施形態の撮像装置の駆動方法は、前記複数の信号を前記出力線に出力するための動作を複数回行い、複数回行われる前記動作のそれぞれにおいて、前記第１の転送スイッチおよび前記第２の転送スイッチの両方がオンしている状態にすることにより、前記保持部を介して前記光電変換部の電荷を排出する排出動作を行い、前記排出動作の後の第１の時刻において、前記複数の画素の前記第１の転送スイッチをオンからオフに制御することで、前記複数の画素の前記光電変換部において前記電荷の蓄積を開始し、前記第１の時刻よりも後に、前記状態においてオンしている前記複数の画素の前記第２の転送スイッチをオンからオフに制御し、前記第１の時刻から第２の時刻まで、前記複数の画素の少なくとも１つの画素の前記第１の転送スイッチをオフに維持し、かつ、前記少なくとも１つの画素の前記光電変換部において前記第１の時刻から前記第２の時刻までの第１の期間に生じた電荷を蓄積し、前記第２の時刻から第３の時刻まで、前記複数の画素の前記保持部において、前記第１の期間に生じた電荷、および、前記第２の時刻から前記第３の時刻までの第２の期間に生じた電荷を保持し、前記第３の時刻に、前記複数の画素の前記第１の転送スイッチをオンからオフに制御し、前記第３の時刻から第４の時刻までの第３の期間に、前記複数の画素の前記第２の転送スイッチを順にオンし、かつ、前記複数の信号を前記出力線へ順に出力する出力動作を行い、複数回行われる前記動作は、第１の動作および前記第１の動作の次に行われる第２の動作を含み、前記第２の動作での前記排出動作は、前記第１の動作での前記出力動作が終わった後に行われる、ことを特徴とする。
本発明の別の側面に係る実施形態は、入射光に基づいて電荷を生成し、かつ、前記電荷を蓄積する光電変換部と、前記電荷を保持する保持部と、前記電荷に基づく信号を出力する増幅部と、前記光電変換部から前記保持部へ前記電荷を転送する第１の転送スイッチと、前記保持部から前記増幅部へ前記電荷を転送する第２の転送スイッチと、をそれぞれが有する複数の画素と、前記複数の画素からの複数の信号が出力される出力線と、を有する撮像装置であって、前記複数の信号を前記出力線に出力するための動作を複数回行い、複数回行われる前記動作のそれぞれにおいて、前記第１の転送スイッチおよび前記第２の転送スイッチの両方がオンしている状態にすることにより、前記保持部を介して前記光電変換部の電荷を排出する排出動作を行い、前記排出動作の後の第１の時刻において、前記複数の画素の前記第１の転送スイッチをオンからオフに制御することで、前記複数の画素の前記光電変換部において前記電荷の蓄積を開始し、前記第１の時刻よりも後に、前記状態においてオンしている前記複数の画素の前記第２の転送スイッチをオンからオフに制御し、前記第１の時刻から第２の時刻まで、前記複数の画素の少なくとも１つの画素の前記第１の転送スイッチをオフに維持し、かつ、前記少なくとも１つの画素の前記光電変換部において前記第１の時刻から前記第２の時刻までの第１の期間に生じた電荷を蓄積し、前記第２の時刻から第３の時刻まで、前記複数の画素の前記保持部において、前記第１の期間に生じた電荷、および、前記第２の時刻から前記第３の時刻までの第２の期間に生じた電荷を保持し、前記第３の時刻に、前記複数の画素の前記第１の転送スイッチをオンからオフに制御し、前記第３の時刻から第４の時刻までの第３の期間に、前記複数の画素の前記第２の転送スイッチを順にオンし、かつ、前記複数の信号を前記出力線へ順に出力する出力動作を行い、複数回行われる前記動作は、第１の動作および前記第１の動作の次に行われる第２の動作を含み、前記第２の動作での前記排出動作は、前記第１の動作での前記出力動作が終わった後に行われる、ことを特徴とする。
本発明によれば、飽和電荷量を向上しつつ、グローバル電子シャッタを行うことができる。
撮像装置の等価回路を表す図である。 撮像装置の断面構造を模式的に表す図である。 撮像装置の駆動パルスを示す図である。 撮像装置の駆動パルスを示す図である。 撮像装置の動作を模式的に示す図である。 撮像装置の断面構造を模式的に表す図である。 撮像装置の等価回路を表す図である。 撮像装置の断面構造を模式的に表す図である。 撮像システムの構成を示すブロック図である。
本発明に係る１つの実施形態は、複数の画素と、複数の画素からの複数の信号が出力される出力線とを備える撮像装置である。複数の画素のそれぞれが、光電変換部と、電荷を保持する保持部と、電荷に基づく信号を出力する増幅部とを有する。さらに、光電変換部から保持部へ電荷を転送する第１の転送スイッチと、保持部から増幅部へ電荷を転送する第２の転送スイッチとが配される。このような構成により、複数の画素の間で光電変換の期間が一致するような撮像動作、いわゆる、グローバル電子シャッタを行うことができる。電子シャッタとは、入射光によって生じた電荷の蓄積を電気的に制御することである。
撮像装置は、複数の信号を出力線に出力するための動作を複数回行う。本明細書においては、当該動作の１回を、１フレームの読出し動作、あるいは、単に１フレームの動作などと呼ぶ。１フレームの読出し動作は、以下に説明する動作を少なくとも含む。
まず、光電変換部の電荷を排出する排出動作を行う。具体的には、第１の転送スイッチおよび第２の転送スイッチの両方がオンしている状態になるように、第１の転送スイッチおよび第２の転送スイッチを制御する。この制御により、光電変換部の電荷が保持部を介して排出される。
排出動作の後の第１の時刻において、複数の画素の第１の転送スイッチをオンからオフに制御する。この制御により、複数の画素の光電変換部が電荷の蓄積を開始する。好ましくは、複数の画素の第１の転送スイッチをオンからオフに同時に制御する。これにより、複数の画素の光電変換部が電荷の蓄積を同時に開始することができる。結果として、複数の画素の間で蓄積時間を揃えられるため、画質を向上させることができる。
第１の時刻から第２の時刻まで、少なくとも１つの画素において、第１の転送スイッチがオフに維持される。当該少なくとも１つの画素については、この期間に生じた電荷が光電変換部に蓄積される。第１の時刻から第２の時刻までの期間が第１の期間である。つまり、第１の期間は第１に時刻に開始し、第２の時刻に終了する。
続いて、第２の時刻から第３の時刻までの第２の期間に、複数の画素の保持部が電荷を保持する。このとき、保持部は、第１の期間で生じた電荷と第２の期間で生じた電荷とを保持する。第３の時刻に、複数の画素の第１の転送スイッチがオンからオフに制御される。好ましくは、第３の時刻に、複数の画素の第１の転送スイッチがオンからオフに同時に制御される。
その後、第３の時刻から第４の時刻までの第３の期間に、出力動作を行う。出力動作は、複数の画素の保持部に保持された電荷に基づく信号を、順に、出力線へ出力する動作である。言い換えると、当該第３の期間に、各画素が少なくとも１回ずつ信号を出力する。具体的な動作としては、当該第３の期間に、複数の画素の第１２の転送スイッチが、順に、オンする。各画素において、保持部の電荷が増幅部へ転送された状態で、増幅部が信号を出力する。
なお、１回の出力動作において出力される信号の数は、画像のフォーマットによって変更されうる。例えば動画の撮影であれば、１フレームの画像に用いられる水平ラインの数だけ信号が出力されればよい。このような実施形態では、撮像装置が備える画素の全部から信号が出力される前に、出力動作が終了する。
上述の排出動作から出力動作までが、１フレームの読出し動作に含まれる。なお、１フレームの読出し動作が、ここで説明した動作以外の動作を含んでもよい。
光電変換部は、少なくとも第１の期間に生じる電荷を蓄積できればよいため、光電変換部の飽和電荷量が小さくても、画素の飽和電荷量を維持することができる。したがって、このような構成により、飽和電荷量を維持しつつ、グローバル電子シャッタを行うことができる。なお、いくつかの実施例では、複数の画素の保持部が電荷を保持している第２の期間は、第１の期間よりも長い。第２の期間が第１の期間より長いことにより、光電変換部の飽和電荷量をより小さくできるためである。
なお、複数回行われるフレームの読出し動作を通じて、出力動作が行われている間には、排出動作を行わないことが好ましい。このような動作を行うことにより、光電変換部からの電荷排出の機能を、第１の転送スイッチが担うことができる。したがって、画素に用いられる素子の数を低減することができ、光電変換部あるいは保持部のサイズを大きくすることができる。結果として、飽和電荷量の向上が可能である。
また、第１の転送スイッチおよび第２の転送スイッチの両方がオンしている状態から、第１の時刻において第１の転送スイッチをオンからオフに制御し、その後に、第２の転送スイッチをオンからオフへ制御することが好ましい。このような構成によれば、第１の転送スイッチにある電荷を電荷保持部の方へ転送することができる。そのため、光電変換部および保持部に残留する電荷を低減することができる。結果として、残像などのノイズを低減することが可能である。
第２の転送スイッチは、遅くとも第２の時刻までにはオンからオフに制御されうる。このような構成に寄れば、第１の期間において光電変換部からあふれ出した電荷を、保持部が保持することができる。
また、画素は増幅部の入力ノードの電圧をリセットするリセットスイッチを含んでもよい。排出動作において、第１の転送スイッチおよび第２の転送スイッチの両方がオンしているときに、リセットスイッチがオンの状態とすることが好ましい。このような構成によれば、光電変換部と電荷の排出されるノードとの間に高い電圧を印加することが可能になる。結果として、光電変換部に残留する電荷を低減することができる。結果として、残像などのノイズを低減することが可能である。
以下、本発明の実施例について図面を用いて説明する。もちろん、本発明に係る実施例は、以下に説明される実施例のみに限定されない。例えば、以下のいずれかの実施例の一部の構成を、他の実施例に追加した例、あるいは他の実施例の一部の構成と置換した例も本発明の実施例である。また、以下の実施例では、第１導電型がＮ型であり、第２導電型がＰ型である。しかし、第１導電型がＰ型であり、第２導電型がＮ型であってもよい。
実施例１について説明する。図１は、撮像装置の画素の等価回路を示している。図１には４個の画素２０が示されているが、撮像装置はさらに多くの画素を有している。
各画素２０は、光電変換部１、保持部２、増幅部１０、第１の転送スイッチ４、および、第２の転送スイッチ５を含む。さらに、画素２０は、リセットトランジスタ９、選択トランジスタ７を含む。
光電変換部１は、入射光に基づいて電荷を生成し、かつ、入射光によって生じた電荷を蓄積する。光電変換部１には、半導体基板に形成されたフォトダイオードや、半導体基板の上に配された、有機材料または無機材料の光電変換膜が用いられる。第１の転送スイッチ４は、光電変換部１の電荷を保持部２に転送する。保持部２は、入射光によって生成された電荷を、光電変換部１とは別の場所で保持する。第２の転送スイッチ５は、保持部２の電荷を増幅部１０の入力ノード３に転送する。リセットトランジスタ９は、増幅部１０の入力ノード３の電圧をリセットする。リセットトランジスタ９がリセットスイッチを構成する。選択トランジスタ７は、出力線８に信号を出力する画素２０を選択する。増幅部１０は、入射光によって生成された電荷に基づく信号を出力線８に出力する。増幅部１０は、例えばソースフォロアである。また、第１の転送スイッチ４、および、第２の転送スイッチ５は、それぞれ、ＭＯＳトランジスタである。
第１の転送スイッチ４には、制御線Ｔｘ１が接続される。第２の転送スイッチ５には、制御線Ｔｘ２が接続される。リセットトランジスタ９には、制御線Ｒｅｓが接続される。本実施例では、複数の画素が行列状に配される。１つの行に含まれる画素には共通の制御線が接続される。そこで、例えばｎ行目の画素については、制御線Ｔｘ１（ｎ）、制御線Ｒｅｓ（ｎ）などと表記する。
このような構成により、保持部２が電荷を保持している間に生じた電荷を、光電変換部１が蓄積することができる。そのため、複数の画素の間で光電変換の期間が一致するような撮像動作、いわゆる、グローバル電子シャッタを行うことができる。
図２は、撮像装置の断面構造を模式的に示している。図２には１つの画素の断面が示されている。図１と同じ機能を有する部分には同様の符号を付してある。図２は表面照射型の撮像装置を示しているが、裏面照射型としてもよい。
図２において、光電変換部１には、埋め込み型のフォトダイオードが用いられる。光電変換部１は、Ｎ型の半導体領域１１、および、Ｐ型の半導体領域１２を含む。Ｎ型の半導体領域１１、および、Ｐ型の半導体領域１２がＰＮ接合を構成する。Ｎ型の半導体領域１１は信号電荷（電子）を蓄積するように構成される。Ｐ型の半導体領域１２により界面のノイズを抑制することが可能となる。
Ｐ型の半導体領域１４はウェルである。Ｎ型の半導体領域１１の下に、Ｎ型の半導体領域１３が配される。Ｎ型の半導体領域１３の不純物濃度は、Ｎ型の半導体領域１１の不純物濃度より低い。これにより、深い位置で生じた電荷がＮ型の半導体領域１１に収集される。ここでは、Ｎ型の半導体領域１３はＰ型でもよい。Ｎ型の半導体領域１３の下には、電荷に対するポテンシャルバリアとなるＰ型の半導体領域１７が配される。
保持部２は、Ｎ型の半導体領域２０１を含む。Ｎ型の半導体領域２０１に、信号となる電荷が保持される。Ｎ型の半導体領域２０１の不純物濃度は、Ｎ型の半導体領域１１の不純物濃度より高い。
ゲート電極４０は、第１の転送スイッチ４のゲートを構成する。また、ゲート電極５０は、第２の転送スイッチ５のゲートを構成する。Ｎ型の半導体領域２０１の上に、ゲート絶縁膜を介して、ゲート電極４０の一部が配される。ゲート電極４０に負の電圧を与えることにより、Ｎ型の半導体領域２０１の表面にホールを誘起することができる。これにより、界面で発生するノイズを抑制することができる。
保持部２は、遮光部２０３によって遮光される。遮光部２０３は、タングステンやアルミニウム等の可視光にとって光を通しにくい金属で形成される。遮光部２０３の開口の上に、カラーフィルタ１００、マイクロレンズ１０１が配される。
光電変換部１および保持部２は半導体基板に配される。この実施例では、半導体基板の表面と平行な面への光電変換部１の正射影の面積が、当該面への保持部２の正射影の面積より小さい。このような構成によれば、ノイズを低減しつつ、画素の飽和電荷量を増やすことができるという効果が得られる。
画素の飽和電荷量を向上させるためには、保持部２が大きな飽和電荷量を持つことが好ましい。保持部２のＮ型の半導体領域２０１の不純物濃度を高くすること、あるいは、平面視におけるＮ型の半導体領域２０１の面積を大きくすることにより、保持部２の飽和電荷量を増やすことができる。しかし、Ｎ型の半導体領域２０１の不純物濃度が高いと、リーク電流などが大きくなりやすく、ノイズが大きくなる可能性がある。そのため、平面視におけるＮ型の半導体領域２０１の面積を大きくすることで、Ｎ型の半導体領域２０１の不純物濃度を抑えつつ、飽和電荷量を増やすことができる。
このように、平面視における保持部２の面積、つまり、保持部２の正射影の面積を大きくすることで、ノイズを低減しつつ、画素の飽和電荷量を増やすことができる。そうすると、相対的に、平面視における光電変換部１の面積が小さくなりやすく、光電変換部１の飽和電荷量を増やすことが困難になる。したがって、光電変換部１の飽和電荷量が小さくても、画素の飽和電荷量を維持できるという効果がより顕著になる。
実施例の撮像装置の駆動方法について説明する。図３は、本実施例で用いられる駆動パルスを模式的に示している。図３では、ｎ行目〜（ｎ＋２）行目の画素の、第１の転送スイッチ４の制御線Ｔｘ１、第２の転送スイッチ５の制御線Ｔｘ２およびリセットトランジスタ９の制御線Ｒｅｓに、それぞれ供給される駆動パルスが実線で示されている。一点鎖線は変形例の駆動パルスを示している。駆動パルスがハイレベルの時に、対応するトランジスタまたはスイッチがオンする。駆動パルスがローレベルの時に、対応するトランジスタまたはスイッチがオフする。ハイレベルとローレベルはトランジスタおよびスイッチの導電型に応じて決められる。撮像装置に配された制御部がこれらの駆動パルスを供給する。制御部には、シフトレジスタやアドレスデコーダなどの論理回路が用いられる。
図３において、時刻Ｔ１から時刻Ｔ５までの動作が、第ｎフレームの読出し動作である。まず、時刻Ｔ０から時刻Ｔ１までの期間に、前フレームである第（ｎ−１）フレームの出力動作が行われている。出力動作においては、複数の画素２０からの複数の信号が、順に、出力線８へ出力される。
時刻Ｔ１において、第１の転送スイッチ４、第２の転送スイッチ５およびリセットトランジスタ９がオンする。第１の転送スイッチ４、および、第２の転送スイッチ５の両方がオンしている状態となり、光電変換部１の電荷が保持部２を介して排出される。つまり、排出動作が行われる。
なお、第１の転送スイッチ４、第２の転送スイッチ５およびリセットトランジスタ９が互いに異なるタイミングでオフからオンに遷移してもよい。例えば、第２の転送スイッチ５がオフからオンに遷移するのより先に、第１の転送スイッチ４をオフからオンに制御してもよい。また、第１の転送スイッチ４がオフからオンに遷移するのより先に、第２の転送スイッチ５をオフからオンに制御してもよい。図３において、リセットトランジスタ９に供給される駆動パルスの変形例が一点鎖線で示されている。リセットトランジスタ９は少なくとも信号を出力線８に出力する時にだけオフしていればよい。第１の転送スイッチ４および第２の転送スイッチ５がオンの状態のときに、リセットトランジスタ９がオフしていてもよい。いずれの構成においても、第１の転送スイッチ４および第２の転送スイッチ５の両方がオンの状態とすることにより、光電変換部１の電荷が保持部２を介して排出される。
時刻Ｔ２において、第１の転送スイッチ４がオンからオフに遷移する。これにより、露光が開始される。露光とは、光電変換によって生じた電荷が信号として蓄積または保持されることを意味する。ここでは、第１の転送スイッチ４がオンからオフに制御されることにより、光電変換部１が電荷の蓄積を開始する。
時刻Ｔ２において第１の転送スイッチ４がオンからオフに制御された後、第２の転送スイッチ５がオンからオフに制御される。このように第１の転送スイッチ４および第２の転送スイッチ５を順にオフすることにより、保持部に残留する電荷を低減できる。その後、リセットトランジスタ９がオンからオフに制御される。
時刻Ｔ２から第１の期間が経過する時刻Ｔ３までは、第１の転送スイッチ４がオフに維持される。この実施例では、全ての画素の第１の転送スイッチ４がオフに維持される。しかし、少なくとも１つの画素において、時刻Ｔ１から時刻Ｔ２まで、第１の転送スイッチ４がオフに維持されていればよい。
時刻Ｔ２から第１の期間が経過した時が時刻Ｔ３である。すなわち、時刻Ｔ２から時刻Ｔ３までの期間が第１の期間である。第１の期間においては、当該第１の期間に生じる電荷が光電変換部１に蓄積される。
時刻Ｔ３に、第１の転送スイッチ４をオフからオンに制御する。これにより、光電変換部１の電荷が保持部２に転送される。つまり、時刻Ｔ３以降は、第１の期間に生じた電荷が、保持部２によって保持される。この実施例では、全ての画素の第１の転送スイッチ４が同時にオフからオンに遷移する。しかし、時刻Ｔ３までに、複数の画素の第１の転送スイッチ４がオンしていればよく、遷移のタイミングは互いに異なっていてもよい。
その後、時刻Ｔ３から第２の期間が経過する時刻Ｔ４まで、保持部２が、第１の期間に生じた電荷と、第２の期間に生じた電荷との両方を保持する。具体的には、時刻Ｔ３から時刻Ｔ４まで、複数の画素２０の第２の転送スイッチ５がオフに維持される。
この実施例では、第２の期間が、第１の転送スイッチ４のオンしている期間と第２の転送スイッチ４のオフしている期間とを含む。第２の期間の一部において第１の転送スイッチ４がオフしていることにより、ノイズを低減することができる。
また、第１の転送スイッチ４は、第２の期間において、オフからオンに複数回制御される。第１の転送スイッチ４が第２の期間においてオフからオンに遷移する回数は、光電変換部１の飽和電荷量に対する保持部２の飽和電荷量の比よりも大きいことが好ましい。これにより、画素の飽和電荷量を向上させることができる。
光電変換部１から保持部２に電荷を転送する期間、つまり、第１の転送スイッチ４がオンしている期間は自由に設定することができる。第２の期間において第１の転送スイッチ４が常にオンに維持されてもよい。例えば、図３において、一点鎖線で示された駆動パルスが制御線Ｔｘ１を介して第１の転送スイッチ４に供給される。この場合、第２の期間に生じた電荷は、即座に保持部２に転送される。
時刻Ｔ４において、全ての行の画素の第１の転送スイッチ４がオンからオフに同時に制御される。これにより、１フレームの読出し動作における露光期間が終了する。図３が示す通り、全ての画素の間で、露光期間が互いに一致している。つまり、全ての画素において、時刻Ｔ２に露光が開始し、時刻Ｔ４に露光が終了する。
次に、時刻Ｔ４から時刻Ｔ５までの第３の期間に、保持部２の電荷が増幅部１０の入力ノード３に順次読み出される。また、時刻Ｔ４から時刻Ｔ５までの第３の期間に、複数の画素２０からの複数の信号を出力線８へ順に出力する出力動作が行われる。具体的には、ｎ行目の第２の転送スイッチ５をオンとすることで、ｎ行目の画素の保持部２の電荷を入力ノード３に転送する。入力ノード３の容量と転送された電荷の量に応じて、入力ノード３の電圧が変化する。増幅部１０によって、入力ノードの電圧に基づく信号が出力線８に出力される。次にｎ＋１行目の画素について同様の動作が行われる。この動作が、１行目の画素から最後の行の画素までのそれぞれにおいて行われる。
１画素からの信号の読み出しの動作を簡単に説明する。図４は、撮像装置に用いられる駆動パルスを模式的に示している。図４には、選択トランジスタ７に供給される駆動パルスＳＥＬ、リセットトランジスタ９に供給される駆動パルスＲＥＳ、及び、第２の転送スイッチ５に供給される駆動パルスＴｘ２が示される。駆動パルスがハイレベルの時に、対応するトランジスタまたはスイッチがオンする。駆動パルスがローレベルの時に、対応するトランジスタまたはスイッチがオフする。
図４に示される駆動パルスにしたがって、画素の選択、リセット、ノイズ信号の読み出し（Ｎ読み）、電荷の転送、光信号の読み出し（Ｓ読み）が行われる。出力された信号は、撮像装置の外部でＡＤ変換されてもよい。撮像装置の内部でＡＤ変換されてもよい。
時刻Ｔ５において、第１の転送スイッチ４、第２の転送スイッチ５およびリセットトランジスタ９がオンする。第１の転送スイッチ４、および、第２の転送スイッチ５の両方がオンしている状態となり、光電変換部１の電荷が保持部２を介して排出される。つまり、排出動作が行われる。
ここで、時刻Ｔ５以降の動作は、次のフレームである第（ｎ＋１）フレームの読出し動作である。つまり、時刻Ｔ５以降は、時刻Ｔ１から時刻Ｔ５までの動作を繰り返す。このようにして、複数の画素２０からの複数の信号を出力線８に出力するための動作を複数回行う。
本実施例では、第（ｎ＋１）フレームの読出し動作における排出動作が、第ｎフレームの読出し動作における出力動作が終わった後に行われる。このような構成によれば、前のフレームの信号を失うことなく、光電変換部１に残留する電荷を低減することができる。したがって、ノイズを低減することが可能である。
続いて本実施例の効果を説明する。図５は、撮像装置の動作を模式的に示している。図５には、第ｎフレームから第ｎ＋１フレームまでの読出し動作が示されている。第ｎフレームの読出し動作は実線で、第ｎ＋１フレームの読出し動作は点線で示されている。
図５には、各フレームでの露光期間、光電変換部１が電荷を蓄積している期間、および、保持部２が電荷を保持している期間が示されている。また、図５は、第３の期間において、複数の画素からの複数の信号を出力する出力動作が行われていることを示している。
図５が示すように、光電変換部１が電荷を蓄積している第１の期間と、保持部２が電荷を保持している第２の期間とがある。このため、光電変換部１の飽和電荷量が小さくても、画素の飽和電荷量を増加させることができる。
画素の飽和電荷量は、１回の露光で生じる電荷のうち、信号として扱うことができる電荷量の最大値である。光電変換部１の飽和電荷量、および、保持部２の飽和電荷量は、それぞれ、光電変換部１が蓄積できる電荷量の最大値、および、保持部２が保持できる電荷量の最大値である。
１回の露光期間は、第１の期間と第２の期間の合計である。ここで、光電変換部１は、少なくとも第１の期間に生じる電荷を蓄積できればよい。通常は、第１の期間に生じる電荷の量は、１回の露光期間に生じる電荷の量より少ないため、光電変換部１の飽和電荷量を小さくすることができるのである。
図５が示すように、本実施例では、保持部２が電荷を保持している第２の期間の方が、第１の期間よりも長い。そのため、光電変換部１の飽和電荷量をより小さくできる。しかし、第１の期間が第２の期間と等しくてもよいし、第１の期間が第２の期間より長くてもよい。
図５では、１行目から順に読み出し動作を行う例を示している。しかし、読み出し動作を行う順序はこの例に限られない。第１の期間に、１フレームを構成する画素のそれぞれに対して少なくとも１回ずつ読み出しが行われればよい。また、少なくとも一部の画素においては、あるフレームで保持部２が電荷の保持を開始してから、次のフレームで当該保持部２が電荷の保持を開始するまでの期間が、露光期間に等しい。
第１の期間と第２の期間との合計に対する第１の期間の比と、保持部２の飽和電荷量に対する光電変換部１の飽和電荷量の比が、ほぼ等しいことが好ましい。より詳細には、光電変換部１の飽和電荷量Ａ１、保持部２の飽和電荷量Ａ２、第１の期間Ｐ１、および、第２の期間Ｐ２が、次の式（１）の関係を満たす。ここで、第１の期間Ｐ１と第２の期間Ｐ２との合計は、１回の露光期間Ｐ１＋Ｐ２のことである。
より好適には、第１の期間と第２の期間との合計に対する第１の期間の比と、保持部２の飽和電荷量Ａ２に対する光電変換部１の飽和電荷量Ａ１の比が等しい。すなわち、Ａ１、Ａ２、Ｐ１、Ｐ２が次の式（２）の関係を満たす。
この実施例では、第１の期間に対する１回の露光期間の比は４である。つまり、第１の期間は、１回の露光期間の１／４である。例えば、毎秒６０フレームの動画を撮影する場合、露光期間は１／６０秒であり、第１の期間は１／２４０秒である。
そのため、保持部２の飽和電荷量に対する、光電変換部１の飽和電荷量の比は１／４に近いことが好ましい。これは、保持部２は１回の露光期間で生じた電荷の全部を保持するのに対し、光電変換部１はその１／４の量の電荷を保持すればよいからである。具体的には、保持部２の飽和電荷量が４００００電子の場合、光電変換部１の飽和電荷量は、５０００電子以上、２５０００電子以下の範囲であるとよい。好適には、光電変換部１の飽和電荷量は１００００電子である。
このように上述の式（１）で表される飽和電荷量の比とすることで、光電変換部１と保持部２のサイズを最適化することができる。
また、保持部２が光電変換部１から溢れた電荷を保持するように構成する場合は、Ａ１、Ａ２、Ｐ１、Ｐ２が次の式（３）を満足するとよい。
具体的に、保持部２の飽和電荷量が４００００電子の場合、光電変換部１の飽和電荷量が、５０００電子以上、１００００電子未満での範囲である。このような構成により、光電変換部１から溢れた電荷を保持部２が保持することができるため、電荷の混入を低減できる。
一方、Ａ１、Ａ２、Ｐ１、Ｐ２が次の式（４）を満足する場合、光電変換部１の飽和電荷量に余裕を持たせることができるため、電荷の溢れ出しを低減できる。
なお、本実施例の撮像装置は、ローリングシャッタを行う動作モードを有していてもよい。ローリングシャッタの動作モードでは、複数の画素の光電変換部１による電荷の蓄積を、順次、開始する。その後、複数の画素の第１の転送スイッチ４を、順次、オンに制御する。また、別の方式のグローバル電子シャッタを行う動作モードを有していてもよい。別の方式のグローバル電子シャッタとは、光電変換部１が電荷を蓄積している期間が露光期間と等しくなるような動作である。
以上に説明した通り、本実施例の撮像装置によれば、飽和電荷量を向上しつつ、グローバル電子シャッタを行うことができる。
別の実施例を説明する。本実施例では、保持部の構造が実施例１と異なる。そこで、実施例１と異なる点のみを説明し、実施例１と同様の部分についての説明は省略する。
本実施例の等価回路は、実施例１と同じである。すなわち、図１は、本実施例の撮像装置の画素の等価回路を示している。図１についての説明は、実施例１と同様なので、省略する。
本実施例の駆動方法は、実施例１と同じである。すなわち、図３および図４は、それぞれ、本実施例で用いられる駆動パルスを模式的に示している。また、図５は、本実施例の撮像装置の動作を模式的に示している。図３〜５についての説明は、実施例１と同様なので、省略する。
図６は、撮像装置の断面構造を模式的に示している。図６には１つの画素の断面が示されている。図１〜５と同じ機能を有する部分には同様の符号を付してある。
保持部２は、Ｎ型の半導体領域２０１と、Ｐ型の半導体領域２０２を含む。Ｐ型の半導体領域２０２は、Ｎ型の半導体領域２０１の上に配される。Ｐ型の半導体領域２０２により界面のノイズを抑制することが可能となる。
また、第１の転送スイッチ４のゲート電極４０は、Ｎ型の半導体領域２０１の上に延在していない。このため、レイアウトの制約が少なくなるため、設計の自由度を高めることができる。
以上に説明した通り、本実施例によれば、実施例１の効果に加え、ノイズを低減することができる。
別の実施例を説明する。本実施例は、画素が排出スイッチを有する点で実施例１および実施例２と異なる。また、本実施例は、光電変換部の上に導波路が配された点で、実施例１および実施例２と異なる。そこで、実施例１および実施例２と異なる点のみを説明し、実施例１あるいは実施例２と同様の部分についての説明は省略する。
図７は、撮像装置の画素の等価回路を示している。図１と同様の部分には同じ符号を付してある。なお、図面の簡略化のため、制御線Ｔｘ１、制御線Ｔｘ２、および、制御線Ｒｅｓの符号は省略してある。制御線Ｔｘ１、制御線Ｔｘ２、および、制御線Ｒｅｓは実施例１と同様の構成である。
各画素は、排出スイッチ１８を有している。排出スイッチ１８は、光電変換部１の電荷をオーバーフロードレインなどの電源ノードに排出する。排出スイッチ１８には、制御線ＯＦＧが接続される。排出スイッチ１８は、例えば、ＭＯＳトランジスタである。
本実施例では、複数の画素２０からの複数の信号を出力線８へ出力する出力動作が行われている第３の期間の少なくとも一部において、排出スイッチをオンの状態にする。このとき、排出スイッチ１８は、第１の転送スイッチ４による電荷の排出の経路とは別の経路で、光電変換部１の電荷を排出することができる。したがって、第３の期間に生じた電荷が保持部２へ混入することで生じるノイズを低減できる。結果として、画質を向上させることが可能である。
図８は、撮像装置の断面構造を模式的に示している。図１および図２と同様の機能を有する部分には同じ符号を付してある。図８は、実施例２と同様に、保持部２がＰ型の半導体領域２０２を含む例を示している。図１のように、保持部２にＰ型の半導体領域２０２が含まれなくてもよい。
排出スイッチ１８は、オーバーフロー制御電極１６とオーバーフロードレイン１５とを有する。オーバーフロー制御電極１６に供給される電圧に応じて、光電変換部１の電荷がオーバーフロードレイン１５に排出される。オーバーフロードレイン１５には、所定の電圧が供給される。オーバーフロー制御電極１６とオーバーフロードレイン１５は、遮光部２０３によって遮光される。
本実施例では、光電変換部１に対応して導波路３０１が配される。導波路３０１は、入射した光を光電変換部１に導く。これにより、感度を向上させることができる。特に、斜めに入射する光に対しての感度低下を低減することができる。
導波路３０１には、公知の構造が用いられる。本実施例では、導波路３０１は、周囲の絶縁膜よりも高い屈折率を有する材料で構成される。例えば、周囲の絶縁膜としては、シリコン酸化膜で構成された層間絶縁膜が用いられ、導波路３０１にはシリコン窒化膜が用いられる。あるいは、導波路３０１の周囲に反射層が設けられる。導波路３０１は、全ての画素の光電変換部１に対応して配されてもよいし、一部の画素の光電変換部１にのみ配されてもよい。
カラーフィルタ１００と導波路３０１との間に、層内レンズ３０２が配されてもよい。層内レンズ３０２は、カラーフィルタ１００を通過した光を導波路３０１に集光する。層内レンズ３０２により、感度を向上させることができる。特に、斜めに入射する光に対しての感度低下を低減することができる。
以上に説明した通り、本実施例によれば、実施例１の効果に加え、ノイズを低減することができる。また、本実施例によれば、実施例１の効果に加えて、感度を向上させることができる。特に、平面視における保持部２の面積を大きくするため、平面視における光電変換部１の面積を小さくした場合に、感度を向上の効果が顕著である。
なお、本実施例の撮像装置は、排出スイッチ１８および導波路３０１の両方を備えている。しかし、排出スイッチ１８および導波路３０１のいずれか一方のみを備えていてもよい。
本発明に係る撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図９に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。
図９において、１００１はレンズの保護のためのバリア、１００２は被写体の光学像を撮像装置１００４に結像させるレンズ、１００３はレンズ１００２を通った光量を可変するための絞りである。１００４は上述の各実施例で説明した撮像装置であって、レンズ１００２により結像された光学像を画像データとして変換する。ここで、撮像装置１００４の半導体基板にはＡＤ変換部が形成されているものとする。１００７は撮像装置１００４より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図９において、１００８は撮像装置１００４および信号処理部１００７に、各種タイミング信号を出力するタイミング発生部、１００９はデジタルスチルカメラ全体を制御する全体制御部である。１０１０は画像データを一時的に記憶する為のフレームメモリ部、１０１１は記録媒体に記録または読み出しを行うためのインターフェース部、１０１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、１０１３は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された撮像信号を処理する信号処理部１００７とを有すればよい。
本実施例では、撮像装置１００４とＡＤ変換部とが同一の半導体基板に形成された構成を説明した。しかし、撮像装置１００４とＡＤ変換部とが別の半導体基板に設けられていてもよい。また、撮像装置１００４と信号処理部１００７とが同一の半導体基板に形成されていてもよい。
１ 光電変換部
２ 保持部
４ 第１の転送スイッチ
５ 第２の転送スイッチ
８ 出力線
１０ 増幅部

Claims (20)

  1. 入射光に基づいて電荷を生成し、かつ、前記電荷を蓄積する光電変換部と、前記電荷を保持する保持部と、前記電荷に基づく信号を出力する増幅部と、前記光電変換部から前記保持部へ前記電荷を転送する第１の転送スイッチと、前記保持部から前記増幅部へ前記電荷を転送する第２の転送スイッチと、をそれぞれが有する複数の画素と、
    前記複数の画素からの複数の信号が出力される出力線と、を有する撮像装置の駆動方法であって、
    前記複数の信号を前記出力線に出力するための動作を複数回行い、
    複数回行われる前記動作のそれぞれにおいて、
    前記第１の転送スイッチおよび前記第２の転送スイッチの両方がオンしている状態にすることにより、前記保持部を介して前記光電変換部の電荷を排出する排出動作を行い、
    前記排出動作の後の第１の時刻において、前記複数の画素の前記第１の転送スイッチをオンからオフに制御することで、前記複数の画素の前記光電変換部において前記電荷の蓄積を開始し、
    前記第１の時刻よりも後に、前記状態においてオンしている前記複数の画素の前記第２の転送スイッチをオンからオフに制御し、
    前記第１の時刻から第２の時刻まで、前記複数の画素の少なくとも１つの画素の前記第１の転送スイッチをオフに維持し、かつ、前記少なくとも１つの画素の前記光電変換部において前記第１の時刻から前記第２の時刻までの第１の期間に生じた電荷を蓄積し、
    前記第２の時刻から第３の時刻まで、前記複数の画素の前記保持部において、前記第１の期間に生じた電荷、および、前記第２の時刻から前記第３の時刻までの第２の期間に生じた電荷を保持し、
    前記第３の時刻に、前記複数の画素の前記第１の転送スイッチをオンからオフに制御し、
    前記第３の時刻から第４の時刻までの第３の期間に、前記複数の画素の前記第２の転送スイッチを順にオンし、かつ、前記複数の信号を前記出力線へ順に出力する出力動作を行い、
    複数回行われる前記動作は、第１の動作および前記第１の動作の次に行われる第２の動作を含み、
    前記第２の動作での前記排出動作は、前記第１の動作での前記出力動作が終わった後に行われる、
    ことを特徴とする撮像装置の駆動方法。
  2. 前記第１の転送スイッチおよび前記第２の転送スイッチの両方がオンしている状態から、前記第１の時刻において前記第１の転送スイッチをオンからオフに制御した後に、前記第２の転送スイッチをオンからオフへ制御する、
    ことを特徴とする請求項１に記載の撮像装置の駆動方法。
  3. 複数回行われる前記動作を通して、前記出力動作が行われている前記第３の期間には前記排出動作を行わない、
    ことを特徴とする請求項１または請求項２に記載の撮像装置の駆動方法。
  4. 複数回行われる前記動作を通して、前記第２の期間には前記排出動作を行わない、
    ことを特徴とする請求項１乃至請求項３のいずれか一項に記載の撮像装置の駆動方法。
  5. 前記複数の画素のそれぞれが前記増幅部の入力ノードの電圧をリセットするリセットスイッチを含み、
    前記排出動作において、前記第１の転送スイッチおよび前記第２の転送スイッチの両方がオンしているときに前記リセットスイッチがオンの状態である、
    ことを特徴とする請求項１乃至請求項４のいずれか一項に記載の撮像装置の駆動方法。
  6. 遅くとも前記第２の時刻までに、前記複数の画素の前記第１の転送スイッチをオンに制御し、
    前記第２の期間の一部において、前記第１の転送スイッチをオフに制御する、
    ことを特徴とする請求項１乃至請求項５のいずれか一項に記載の撮像装置の駆動方法。
  7. 前記第２の期間において、前記第１の転送スイッチをオフからオンへ遷移させる制御を行い、
    前記第２の期間において前記第１の転送スイッチがオフからオンへ遷移する回数が、前記光電変換部の飽和電荷量に対する前記保持部の飽和電荷量の比よりも大きい、
    ことを特徴とする請求項６に記載の撮像装置の駆動方法。
  8. 前記第１の時刻から前記第２の時刻まで、前記複数の画素の前記第１の転送スイッチをオフに維持され、かつ、前記複数の画素の前記光電変換部において前記第１の期間に生じた電荷を蓄積し、
    前記第２の時刻に、前記複数の画素の前記第１の転送スイッチをオフからオンへ制御する、
    ことを特徴とする請求項１乃至請求項７のいずれか一項に記載の撮像装置の駆動方法。
  9. 前記複数の画素のそれぞれが、前記光電変換部の電荷を排出する排出スイッチを有し、
    前記第３の期間の少なくとも一部において、前記排出スイッチをオンの状態にする、
    ことを特徴とする請求項１乃至請求項８のいずれか一項に記載の撮像装置の駆動方法。
  10. 前記排出スイッチは、前記第１の転送スイッチによる電荷の排出の経路とは別の経路で、前記光電変換部の電荷を排出する、
    ことを特徴とする請求項９に記載の撮像装置の駆動方法。
  11. 前記第２の期間が、前記第１の期間より長い、
    ことを特徴とする請求項１乃至請求項１０のいずれか一項に記載の撮像装置の駆動方法。
  12. 前記光電変換部の飽和電荷量Ａ１、前記保持部の飽和電荷量Ａ２、前記第１の期間Ｐ１、前記第２の期間Ｐ２が、次の関係を満たす、

    ことを特徴とする請求項１乃至請求項１１のいずれか一項に記載の撮像装置の駆動方法。
  13. 前記光電変換部の飽和電荷量Ａ１、前記保持部の飽和電荷量Ａ２、前記第１の期間Ｐ１、前記第２の期間Ｐ２が、次の関係を満たす、

    ことを特徴とする請求項１乃至請求項１１のいずれか一項に記載の撮像装置の駆動方法。
  14. 前記第１の時刻から第２の時刻まで、前記複数の画素の前記第２の転送スイッチをオフに維持する、
    ことを特徴とする請求項１乃至請求項１３のいずれか一項に記載の撮像装置の駆動方法。
  15. 入射光に基づいて電荷を生成し、かつ、前記電荷を蓄積する光電変換部と、前記電荷を保持する保持部と、前記電荷に基づく信号を出力する増幅部と、前記光電変換部から前記保持部へ前記電荷を転送する第１の転送スイッチと、前記保持部から前記増幅部へ前記電荷を転送する第２の転送スイッチと、をそれぞれが有する複数の画素と、
    前記複数の画素からの複数の信号が出力される出力線と、を有する撮像装置であって、
    前記複数の信号を前記出力線に出力するための動作を複数回行い、
    複数回行われる前記動作のそれぞれにおいて、
    前記第１の転送スイッチおよび前記第２の転送スイッチの両方がオンしている状態にすることにより、前記保持部を介して前記光電変換部の電荷を排出する排出動作を行い、
    前記排出動作の後の第１の時刻において、前記複数の画素の前記第１の転送スイッチをオンからオフに制御することで、前記複数の画素の前記光電変換部において前記電荷の蓄積を開始し、
    前記第１の時刻よりも後に、前記状態においてオンしている前記複数の画素の前記第２の転送スイッチをオンからオフに制御し、
    前記第１の時刻から第２の時刻まで、前記複数の画素の少なくとも１つの画素の前記第１の転送スイッチをオフに維持し、かつ、前記少なくとも１つの画素の前記光電変換部において前記第１の時刻から前記第２の時刻までの第１の期間に生じた電荷を蓄積し、
    前記第２の時刻から第３の時刻まで、前記複数の画素の前記保持部において、前記第１の期間に生じた電荷、および、前記第２の時刻から前記第３の時刻までの第２の期間に生じた電荷を保持し、
    前記第３の時刻に、前記複数の画素の前記第１の転送スイッチをオンからオフに制御し、
    前記第３の時刻から第４の時刻までの第３の期間に、前記複数の画素の前記第２の転送スイッチを順にオンし、かつ、前記複数の信号を前記出力線へ順に出力する出力動作を行い、
    複数回行われる前記動作は、第１の動作および前記第１の動作の次に行われる第２の動作を含み、
    前記第２の動作での前記排出動作は、前記第１の動作での前記出力動作が終わった後に行われる、
    ことを特徴とする撮像装置。
  16. 前記保持部は、前記電荷を保持する第１導電型の第１の半導体領域と、前記第１の半導体領域の上に配された第２導電型の第２の半導体領域とを含む、
    ことを特徴とする請求項１５に記載の撮像装置。
  17. 前記光電変換部の上に配された導波路を有する、
    ことを特徴とする請求項１５または請求項１６に記載の撮像装置。
  18. 前記光電変換部および前記保持部が配された半導体基板を有し、
    前記半導体基板の表面と平行な面への前記光電変換部の正射影の面積が、前記面への前記保持部の正射影の面積より小さい、
    ことを特徴とする請求項１５乃至請求項１７のいずれか一項に記載の撮像装置。
  19. 前記光電変換部の飽和電荷量Ａ１、前記保持部の飽和電荷量Ａ２、前記第１の期間Ｐ１、前記第２の期間Ｐ２が、次の関係を満たす、

    ことを特徴とする請求項１５乃至請求項１８のいずれか一項に記載の撮像装置。
  20. 請求項１５乃至請求項１９のいずれか一項に記載の撮像装置と、
    前記撮像装置からの信号を処理する信号処理装置と、を備える、
    ことを特徴とする撮像システム。
JP2015079476A 2015-04-08 2015-04-08 撮像装置、撮像システム、および、撮像装置の駆動方法 Active JP6525694B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015079476A JP6525694B2 (ja) 2015-04-08 2015-04-08 撮像装置、撮像システム、および、撮像装置の駆動方法
US15/091,314 US9743021B2 (en) 2015-04-08 2016-04-05 Imaging apparatus, imaging system, and method for driving imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015079476A JP6525694B2 (ja) 2015-04-08 2015-04-08 撮像装置、撮像システム、および、撮像装置の駆動方法

Publications (3)

Publication Number Publication Date
JP2016201639A JP2016201639A (ja) 2016-12-01
JP2016201639A5 JP2016201639A5 (ja) 2018-04-26
JP6525694B2 true JP6525694B2 (ja) 2019-06-05

Family

ID=57112075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015079476A Active JP6525694B2 (ja) 2015-04-08 2015-04-08 撮像装置、撮像システム、および、撮像装置の駆動方法

Country Status (2)

Country Link
US (1) US9743021B2 (ja)
JP (1) JP6525694B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11805324B2 (en) * 2018-04-05 2023-10-31 Sony Semiconductor Solutions Corporation Imaging device and image-capturing apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
CN100388764C (zh) * 2002-11-07 2008-05-14 罗姆股份有限公司 平面图像传感器
JP4288346B2 (ja) * 2003-08-19 2009-07-01 国立大学法人静岡大学 撮像装置及び画素回路
JP5063234B2 (ja) * 2007-07-20 2012-10-31 キヤノン株式会社 撮像装置、撮像システム、及び、撮像装置の動作方法
JP5258551B2 (ja) * 2008-12-26 2013-08-07 キヤノン株式会社 固体撮像装置、その駆動方法及び撮像システム
US8184188B2 (en) * 2009-03-12 2012-05-22 Micron Technology, Inc. Methods and apparatus for high dynamic operation of a pixel cell
JP5673063B2 (ja) * 2010-12-15 2015-02-18 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
JP5780025B2 (ja) * 2011-07-11 2015-09-16 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP2013168546A (ja) * 2012-02-16 2013-08-29 Sony Corp 撮像素子および製造方法、並びに電子機器
JP2015053411A (ja) * 2013-09-09 2015-03-19 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器

Also Published As

Publication number Publication date
JP2016201639A (ja) 2016-12-01
US9743021B2 (en) 2017-08-22
US20160301887A1 (en) 2016-10-13

Similar Documents

Publication Publication Date Title
US10356333B2 (en) Image pickup apparatus and image pickup system with increased saturation charge quantity of pixels
JP6541523B2 (ja) 撮像装置、撮像システム、および、撮像装置の制御方法
JP6688165B2 (ja) 撮像装置及び撮像システム
JP4931160B2 (ja) 固体撮像素子
US9054009B2 (en) Solid-state image pickup device in which charges overflowing a memory during a charge transfer period are directed to a floating diffusion and method of driving same
JP5115937B2 (ja) 固体撮像素子及びその製造方法
JP5637384B2 (ja) 固体撮像素子および駆動方法、並びに電子機器
JP6376785B2 (ja) 撮像装置、および、撮像システム
JP2017220896A (ja) 撮像装置、撮像装置の制御方法、及び撮像システム
JP6676317B2 (ja) 撮像装置、および、撮像システム
JP6525694B2 (ja) 撮像装置、撮像システム、および、撮像装置の駆動方法
JP6598941B2 (ja) 撮像装置、および、撮像システム
JP6494814B2 (ja) 撮像装置、および、撮像システム
JP6541513B2 (ja) 撮像装置、および、撮像システム
JP6289554B2 (ja) 撮像装置、および、撮像システム
JP5539562B2 (ja) 固体撮像装置の駆動方法および固体撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190507

R151 Written notification of patent or utility model registration

Ref document number: 6525694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151