JP6676317B2 - 撮像装置、および、撮像システム - Google Patents

撮像装置、および、撮像システム Download PDF

Info

Publication number
JP6676317B2
JP6676317B2 JP2015180064A JP2015180064A JP6676317B2 JP 6676317 B2 JP6676317 B2 JP 6676317B2 JP 2015180064 A JP2015180064 A JP 2015180064A JP 2015180064 A JP2015180064 A JP 2015180064A JP 6676317 B2 JP6676317 B2 JP 6676317B2
Authority
JP
Japan
Prior art keywords
pixels
period
photoelectric conversion
time
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015180064A
Other languages
English (en)
Other versions
JP2017055359A5 (ja
JP2017055359A (ja
Inventor
小林 昌弘
昌弘 小林
市川 武史
武史 市川
裕介 大貫
裕介 大貫
雅章 箕輪
雅章 箕輪
一成 川端
一成 川端
関根 寛
関根  寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015180064A priority Critical patent/JP6676317B2/ja
Priority to US15/254,853 priority patent/US10091449B2/en
Publication of JP2017055359A publication Critical patent/JP2017055359A/ja
Publication of JP2017055359A5 publication Critical patent/JP2017055359A5/ja
Application granted granted Critical
Publication of JP6676317B2 publication Critical patent/JP6676317B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14641Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • H04N23/67Focus control based on electronic image sensor signals
    • H04N23/672Focus control based on electronic image sensor signals based on the phase difference signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • H04N25/58Control of the dynamic range involving two or more exposures
    • H04N25/581Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • H04N25/58Control of the dynamic range involving two or more exposures
    • H04N25/587Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/702SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/703SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704Pixels specially adapted for focusing, e.g. phase difference pixel sets

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、撮像装置、および、撮像システムに関する。
近年、CMOSイメージセンサにおいて、グローバル電子シャッタを行うことが提案されている。特許文献1、および、特許文献2に記載された撮像装置には、動きの速い被写体を撮影する場合でも被写体像がゆがまないという利点がある。また、特許文献3には、瞳分割位相差方式の焦点検出を行う撮像装置が記載されている。
特開2004−111590号公報 特開2006−246450号公報 特開2007−325139号公報
特許文献1に記載の撮像装置および特許文献3に記載の撮像装置は、1つの画像、あるいは、1フレームを得るための光電変換によって生じた電荷の全部を光電変換部に蓄積している。その後、全画素同時に、光電変換部から保持部に電荷を転送し、次の画像、あるいは、次のフレームを得るための光電変換を開始している。そのため、画素の飽和電荷量を増やすためには、光電変換部の飽和電荷量と保持部の飽和電荷量との両方をほぼ同じ大きさで確保しなければならない。光電変換部の飽和電荷量を大きくするとその面積が増加する。したがって、画素サイズが大きくなるという課題がある。
特許文献2に記載の撮像装置は、光電変換部では電荷をほとんど蓄積せずに、ほぼすべての電荷を保持部で保持する。そのため、光電変換部の飽和電荷量を増やすことなく、画素の飽和電荷量を増やすことが可能である。しかしながら、この方法では、生じた電荷を蓄積できない期間が生じるため、画質が低下する可能性がある。
以上に説明した通り、従来の技術では、画素の飽和電荷量を大きくすることが困難であった。上記の課題に鑑み、本発明は、グローバル電子シャッタを行うことができる撮像装置において、画素の飽和電荷量を向上させることを目的とする。
本発明の1つの側面に係る実施形態の撮像装置は、入射光によって生じた電荷の蓄積を行う光電変換部と、前記電荷を保持する保持部と、前記電荷に基づく信号を出力する増幅部と、前記光電変換部から前記保持部へ前記電荷を転送する第1の転送スイッチと、前記保持部から前記増幅部へ前記電荷を転送する第2の転送スイッチと、をそれぞれが有する複数の画素と、前記複数の画素の前記増幅部からの信号が出力される出力線と、を有し、前記複数の画素の少なくとも一部の画素の光電変換部は、互いに電気的に分離された複数の蓄積領域を含み、第1の時刻において、前記複数の画素の前記光電変換部が前記電荷の蓄積を開始し、前記第1の時刻から第2の時刻まで、前記複数の画素の少なくとも1つの画素の前記第1の転送スイッチがオフに維持され、かつ、前記少なくとも1つの画素の前記光電変換部が前記第1の時刻から前記第2の時刻までの第1の期間に生じた電荷を蓄積し、前記第1の期間に、前記複数の画素の前記第2の転送スイッチが順にオンし、かつ、前記複数の画素の前記増幅部が順に信号を出力し、前記第2の時刻から第3の時刻までの第2の期間の少なくとも一部に、前記複数の画素の前記保持部が前記第1の期間に生じた電荷を保持し前記第2の期間の少なくとも一部に、前記複数の画素の前記光電変換部または前記保持部が前記第2の期間に生じた電荷を保持し、前記第3の時刻に、前記複数の画素の前記第1の転送スイッチがオンからオフに制御される、ことを特徴とする。
本発明の別の側面に係る実施形態の撮像装置は、入射光によって生じた電荷の蓄積を行う光電変換部と、前記電荷を保持する保持部と、前記電荷に基づく信号を出力する増幅部と、前記光電変換部から前記保持部へ前記電荷を転送する第1の転送スイッチと、前記保持部から前記増幅部へ前記電荷を転送する第2の転送スイッチと、をそれぞれが有する複数の画素と、前記複数の画素の前記増幅部からの信号が出力される出力線と、前記複数の画素に含まれる一対の画素の前記光電変換部が瞳の互いに異なる位置を通過した光を受けるように、前記一対の画素に含まれる前記光電変換部を遮光する遮光部と、を有し、第1の時刻において、前記複数の画素の前記光電変換部が前記電荷の蓄積を開始し、前記第1の時刻から第2の時刻まで、前記複数の画素の少なくとも1つの画素の前記第1の転送スイッチがオフに維持され、かつ、前記少なくとも1つの画素の前記光電変換部が前記第1の時刻から前記第2の時刻までの第1の期間に生じた電荷を蓄積し、前記第1の期間に、前記複数の画素の前記第2の転送スイッチが順にオンし、かつ、前記複数の画素の前記増幅部が信号を順に出力し、前記第2の時刻から第3の時刻までの第2の期間の少なくとも一部に、前記複数の画素の前記保持部が前記第1の期間に生じた電荷を保持し前記第2の期間の少なくとも一部に、前記複数の画素の前記光電変換部または前記保持部が前記第2の期間に生じた電荷を保持し、前記第3の時刻に、前記複数の画素の前記第1の転送スイッチがオンからオフに制御される、ことを特徴とする。
本発明のさらに別の側面に係る実施形態の撮像装置は、入射光によって生じた電荷の蓄積を行う光電変換部と、前記電荷を保持する保持部と、前記電荷に基づく信号を出力する増幅部と、前記光電変換部から前記保持部へ前記電荷を転送する第1の転送スイッチと、前記保持部から前記増幅部へ前記電荷を転送する第2の転送スイッチと、をそれぞれが有する複数の画素と、前記複数の画素の前記増幅部からの信号が出力される出力線と、を有し、第1の時刻において、前記複数の画素の前記光電変換部が前記電荷の蓄積を開始し、前記第1の時刻から第2の時刻まで、前記複数の画素の少なくとも1つの画素の前記第1の転送スイッチがオフに維持され、かつ、前記少なくとも1つの画素の前記光電変換部が前記第1の時刻から前記第2の時刻までの第1の期間に生じた電荷を蓄積し、前記第1の期間に、前記複数の画素の前記第2の転送スイッチがオンし、かつ、前記複数の画素の前記増幅部が信号を出力し、前記第2の時刻から第3の時刻までの第2の期間の少なくとも一部に、前記複数の画素の前記保持部が前記第1の期間に生じた電荷を保持し前記第2の期間の少なくとも一部に、前記複数の画素の前記光電変換部または前記保持部が前記第2の期間に生じた電荷を保持し、前記第3の時刻に、前記複数の画素の前記第1の転送スイッチがオンからオフに制御され、前記複数の画素の少なくとも一部の画素は、像面位相差方式による焦点検出のための信号を出力する、ことを特徴とする。
本発明によれば、飽和電荷量を向上しつつ、グローバル電子シャッタを行うことができる。さらには撮像面において、像面位相差オートフォーカスを実施することが可能となる。
撮像装置の等価回路を表す図である。 撮像装置の断面構造を模式的に表す図である。 撮像装置の上面構造を模式的に表す図である。 撮像装置の駆動パルスを示す図である。 撮像装置の駆動パルスを示す図である。 撮像装置の動作を模式的に示す図である。 撮像装置の等価回路を表す図である。 撮像装置の駆動パルスを示す図である。 撮像装置の動作を模式的に示す図である。 撮像装置の等価回路を表す図である。 撮像装置の断面構造を模式的に表す図である。 撮像装置の上面構造を模式的に表す図である。 撮像装置の駆動パルスを示す図である。 撮像装置の駆動パルスを示す図である。 撮像装置の等価回路を表す図である。 撮像装置の上面構造を模式的に表す図である。 撮像装置の駆動パルスを示す図である。 撮像装置の等価回路を表す図である。 撮像装置の上面構造を模式的に表す図である。 撮像装置の動作を模式的に示す図である。 撮像システムの構成を示す図である。
本発明に係る1つの実施形態は、複数の画素と、複数の画素からの信号が出力される出力線とを備える撮像装置である。複数の画素のそれぞれが、光電変換部と、電荷を保持する保持部と、電荷に基づく信号を出力する増幅部とを有する。さらに、光電変換部から保持部へ電荷を転送する第1の転送スイッチと、保持部から増幅部へ電荷を転送する第2の転送スイッチとが配される。このような構成により、複数の画素の間で光電変換の期間が一致するような撮像動作、いわゆる、グローバル電子シャッタを行うことができる。電子シャッタとは、入射光によって生じた電荷の蓄積を電気的に制御することである。
また、少なくとも一部の画素は、像面位相差方式による焦点検出のための信号を出力する。そのため、グローバル電子シャッタを行うことができるとともに、撮像面における位相差オートフォーカスを実現することができる。いくつかの実施例においては、画素の光電変換部が、互いに電気的に分離された複数の蓄積領域を含む。このような構成により、当該画素は像面位相差方式による焦点検出のための信号を出力することができる。また、いくつかの実施例においては、一対の画素の光電変換部が瞳の互いに異なる位置を通過した光を受けるように、当該一対の画素に含まれる前記光電変換部を遮光する遮光部を有する。このような構成により、当該一対の画素は、それぞれ、像面位相差方式による焦点検出のための信号を出力することができる。
本発明に係るいくつかの実施例では、第1の時刻において、複数の画素の光電変換部が同時に電荷の蓄積を開始する。第1の時刻から第2の時刻まで、少なくとも1つの画素において、第1の転送スイッチがオフに維持される。当該少なくとも1つの画素については、この期間に生じた電荷が光電変換部に蓄積される。第1の時刻から第2の時刻までの期間が第1の期間である。
第1の期間に、複数の画素の保持部に保持された電荷に基づく信号を、増幅部が、順次、出力線へ出力する。言い換えると、当該第1の期間に、各画素が少なくとも1回ずつ信号を出力する。具体的な動作としては、当該第1の期間に、複数の画素の第2の転送スイッチが、順次、オンする。第1の期間に生じた電荷は光電変換部に蓄積されるので、保持部は第1の時刻より前に生じた電荷を、この第1の期間の間、保持することができる。
第1の期間に出力する信号の数は、出力する画像のフォーマットによって変更されうる。例えば動画の撮影であれば、1フレームに用いられる水平ラインの数だけ信号が出力されればよい。このような実施形態では、撮像装置が備える画素の全部から信号が出力されなくてもよい。
複数の画素からの信号の出力が終わった後、第2の時刻から第3の時刻までの第2の期間の少なくとも一部において、複数の画素の保持部が電荷を保持する。このとき、保持部は、第1の期間で生じた電荷と第2の期間で生じた電荷とを保持する。第3の時刻に、複数の画素の第1の転送スイッチが同時にオンからオフに制御される。
光電変換部は、少なくとも第1の期間に生じる電荷を蓄積できればよいため、光電変換部の飽和電荷量が小さくても、画素の飽和電荷量を維持することができる。したがって、このような構成により、飽和電荷量を維持しつつ、グローバル電子シャッタを行うことができる。なお、いくつかの実施例では、複数の画素の保持部が電荷を保持している第2の期間は、第1の期間よりも長い。第2の期間が第1の期間より長いことにより、光電変換部の飽和電荷量をより小さくできるためである。
以下、本発明の実施例について図面を用いて説明する。もちろん、本発明に係る実施例は、以下に説明される実施例のみに限定されない。例えば、以下のいずれかの実施例の一部の構成を、他の実施例に追加した例、あるいは他の実施例の一部の構成と置換した例も本発明の実施例である。また、以下の実施例では、第1導電型がN型であり、第2導電型がP型である。しかし、第1導電型がP型であり、第2導電型がN型であってもよい。
実施例1について説明する。図1は、撮像装置の画素の等価回路を示している。図1には9個の画素20が示されているが、撮像装置はさらに多くの画素を有している。
各画素20は、光電変換部1、保持部2、増幅部10、第1の転送スイッチ4、および、第2の転送スイッチ5を含む。さらに、画素20は、リセットトランジスタ9、選択トランジスタ7を含む。
光電変換部1は、入射光によって生じた電荷を蓄積する。第1の転送スイッチ4は、光電変換部1の電荷を保持部2に転送する。保持部2は、入射光によって生じた電荷を、光電変換部1とは別の場所で保持する。第2の転送スイッチ5は、保持部2の電荷を増幅部10の入力ノード3に転送する。リセットトランジスタ9は、増幅部10の入力ノード3の電圧をリセットする。選択トランジスタ7は、出力線8に信号を出力する画素20を選択する。増幅部10は、入射光によって生じた電荷に基づく信号を出力線8に出力する。増幅部10は、例えばソースフォロアを構成する増幅トランジスタを含む。また、第1の転送スイッチ4、および、第2の転送スイッチ5は、それぞれ、MOSトランジスタである。
第1の転送スイッチ4には、制御線Tx1が接続される。第2の転送スイッチ5には、制御線Tx2が接続される。本実施例では、複数の画素が行列状に配される。1つの行に含まれる画素には共通の制御線が接続される。そこで、例えばm行目の画素については、制御線Tx1(m)と表記する。
このような構成により、保持部2が電荷を保持している間に生じた電荷を、光電変換部1が蓄積することができる。そのため、複数の画素の間で光電変換の期間が一致するような撮像動作、いわゆる、グローバル電子シャッタを行うことができる。
図2は、撮像装置の断面構造を模式的に示している。図2(a)、(b)、および、(c)のそれぞれに1の画素の断面が示されている。便宜的に、図2(a)に示された画素を画素20aと呼ぶ。同様に、図2(b)に示された画素を画素20b、図2(c)に示された画素を画素20cと呼ぶ。図1と同じ機能を有する部分には同様の符号を付してある。図2は表面照射型の撮像装置を示しているが、裏面照射型としてもよい。
図2(a)〜(c)において、光電変換部1は埋め込み型のフォトダイオード構造を有する。光電変換部1は、N型の半導体領域11、および、P型の半導体領域12を含む。N型の半導体領域11、および、P型の半導体領域12がPN接合を構成する。P型の半導体領域12により界面のノイズを抑制することが可能となる。
P型の半導体領域14はウェルである。N型の半導体領域11の下に、N型の半導体領域13が配される。N型の半導体領域13の不純物濃度は、N型の半導体領域11の不純物濃度より低い。これにより、深い位置で生じた電荷がN型の半導体領域に収集される。ここでは、N型の半導体領域13はP型でもよい。N型の半導体領域13の下には、電荷に対するポテンシャルバリアとなるP型の半導体領域17が配される。
保持部2は、N型の半導体領域201、および、P型の半導体領域202を含む。N型の半導体領域201に、信号となる電荷が保持される。N型の半導体領域201の不純物濃度は、N型の半導体領域11の不純物濃度より高い。P型の半導体領域202は、N型の半導体領域201の上に配される。P型の半導体領域202により界面のノイズを抑制することが可能となる。
ゲート電極40は、第1の転送スイッチ4のゲートを構成する。また、ゲート電極50は、第2の転送スイッチ5のゲートを構成する。いくつかの変形例においては、N型の半導体領域201の上に、ゲート絶縁膜を介して、ゲート電極40の一部が配される。そして、ゲート電極40とN型の半導体領域201との間には、P型の半導体領域202が配されない。ゲート電極40に負の電圧を与えることにより、N型の半導体領域201の表面にホールを誘起することができる。これにより、界面で発生するノイズを抑制することができる。
保持部2は、遮光部203によって遮光される。遮光部203は、タングステンやアルミニウム等の可視光にとって光を通しにくい金属で形成される。遮光部203の開口の上に、カラーフィルタ100、マイクロレンズ101が配される。
図2(a)に示された画素20aは、焦点検出のための信号を出力せず、撮像用信号を出力する。図2(b)に示された画素20bおよび図2(c)に示された画素20cは、焦点検出のための信号を出力する。図2(a)に示された画素20aにおける遮光部203の開口A01は、図2(b)に示された画素20bにおける遮光部203の開口A02より大きい。また、図2(a)に示された画素20aにおける遮光部203の開口A01は、図2(c)に示された画素20bにおける遮光部203の開口A03より大きい。画素20bにおける遮光部203の開口A02と、画素20cにおける遮光部203の開口A03とは、それぞれの光電変換部1が瞳の互いに異なる位置を通過した光を受けるように配置される。例えば、図2(b)が示す通り、画素20bの遮光部203の開口A02は、光電変換部1の中心に対して右側にずれている。画素20aと画素20bとを対比すると、画素20bの遮光部203の開口A02は、画素20aにおける遮光部203の開口A01の右半分に相当する。また、図2(c)が示す通り、画素20cの遮光部203の開口A03は、光電変換部1の中心に対して左側にずれている。画素20aと画素20cとを対比すると、画素20cの遮光部203の開口A03は、画素20aにおける遮光部203の開口A01の左半分に相当する。このような構成によって、画素20bおよび画素20cは、それぞれ焦点検出のための信号を出力することができる。画素20bおよび画素20cから出力される一対の信号を処理することにより、撮像面位相差方式の焦点検出を行うことが可能である。
なお、本実施例では遮光部203の保持部2の上に配された部分と、光電変換部1の上に配された部分とが連続した金属層で形成されている。
光電変換部1および保持部2は半導体基板に配される。この実施例では、半導体基板の表面と平行な面への光電変換部1の正射影の面積が、当該面への保持部2の正射影の面積より小さい。このような構成によれば、ノイズを低減しつつ、画素の飽和電荷量を増やすことができるという効果が得られる。
図3は、撮像装置の上面構造を模式的に示している。図1および図2と同じ機能を有する部分には同様の符号を付してある。なお、その他の部材は回路領域Cirに配される。また、図2(a)〜(c)は、それぞれ画素20a、20b、20cにおける線A−Bにそった断面を模式的に示している。
図3には5つの画素20a〜20eの上面図が示されている。5つの画素で異なる点は遮光部203の形状である。具体的に画素20b〜20eの遮光部203は、それぞれ、光電変換部1の一部の上に配された部分203b〜203eを含む。画素20bと画素20cとにより、光電変換部1の上下がそれぞれ遮光部203により覆われた画素の対を構成することができる。この組み合わせにより、上下の位相差を検出することが可能となる。また、画素20dと画素20eとにより、光電変換部1の左右がそれぞれ遮光部203により覆われた画素の対を構成することができる。この組み合わせにより、左右の位相差を検出することが可能となる。
なお、焦点検出用画素の遮光部は必ずしも上下左右に対称に配置されなくとも良い、また光電変換部1の中央部に開口の端が来ていなくとも良い。例えば、画素領域の中央から離れた箇所の焦点検出用画素では入射光の角度が異なるため、画素領域内の位置に応じて上下左右の遮光部材が被覆されている割合を適宜変更することも可能である。
また、図3では焦点検出用画素で追加となる遮光部を上下左右の遮光部と接する形状としているが、異なる層の遮光部材とし、いずれか一方と重なるような形状としても良い。
さらには、上下左右の焦点検出用画素は必ずしも4つのセットで用いられていなくとも良い。例えば、入射光の角度に応じて画素領域の左右方向には左右の焦点検出用画素のみ、上下方向には上下の焦点検出用画素のみを配置するような構成としても良い。
画素の飽和電荷量を向上させるためには、保持部2が大きな飽和電荷量を持つことが好ましい。保持部2のN型の半導体領域201の不純物濃度を高くすること、あるいは、平面視におけるN型の半導体領域201の面積を大きくすることにより、保持部2の飽和電荷量を増やすことができる。しかし、N型の半導体領域201の不純物濃度が高いと、リーク電流などが大きくなりやすく、ノイズが大きくなる可能性がある。そのため、平面視におけるN型の半導体領域201の面積を大きくすることで、N型の半導体領域201の不純物濃度を抑えつつ、飽和電荷量を増やすことができる。
このように、平面視における保持部2の面積、つまり、保持部2の正射影の面積を大きくすることで、ノイズを低減しつつ、画素の飽和電荷量を増やすことができる。そうすると、相対的に、平面視における光電変換部1の面積が小さくなりやすく、光電変換部1の飽和電荷量を増やすことが困難になる。したがって、光電変換部1の飽和電荷量が小さくても、画素の飽和電荷量を維持できるという効果がより顕著になる。
実施例の撮像装置の駆動方法について説明する。駆動方法に関しては、特に指定がない場合は、撮像用信号を出力する画素および焦点検出のための信号を出力する画素は同様の駆動である。図4は、本実施例で用いられる駆動パルスを模式的に示している。図4では、m−1〜m+1行目の画素の、第1の転送スイッチ4の制御線Tx1と第2の転送スイッチ5の制御線Tx2に供給される駆動パルスが示されている。駆動パルスがハイレベルの時に、対応するトランジスタまたはスイッチがオンする。駆動パルスがローレベルの時に、対応するトランジスタまたはスイッチがオフする。これらの駆動パルスは、撮像装置に配された制御部が供給する。制御部には、シフトレジスタやアドレスデコーダなどの論理回路が用いられる。
まず、時刻T1より前に、前フレームの露光が行われている。露光とは、光電変換によって生じた電荷が信号として蓄積または保持されることを意味する。時刻T1より前に生じた電荷は、保持部2に保持されている。前フレームの露光の終了は、光電変換部1から保持部2への電荷の第1の転送スイッチ4を全画素同時にオンからオフへ制御することである(図1の時刻T1)。
また、時刻T1においては、光電変換部1の電荷が全て保持部に転送される。つまり、光電変換部1が初期状態になる。そのため、時刻T1において、3行の画素の光電変換部1が同時に電荷の蓄積を開始する。このように、本実施例では、第1の転送スイッチ4がオフすることで、光電変換部1による電荷の蓄積が開始される。
時刻T1から第1の期間が経過する時刻T2までは、第1の転送スイッチ4がオフに維持される。この実施例では、全ての画素の第1の転送スイッチ4がオフに維持される。しかし、少なくとも1つの画素において、時刻T1から時刻T2まで、第1の転送スイッチ4がオフに維持されていればよい。ただし、先に説明した位相差検出用の画素の組み合わせにおいては、同時刻での位相差を検出する用途を考えると、同じ動作をすることが望ましい。
時刻T1から第1の期間が経過した時が時刻T2である。すなわち、時刻T1から時刻T2までの期間が第1の期間である。第1の期間においては、当該第1の期間に生じる電荷が光電変換部1に蓄積される。一方、第1の期間には、保持部2は前フレームで生じた電荷を保持している。
そして、第1の期間に、保持部2の電荷が増幅部10の入力ノード3に順次読み出される。具体的には、m行目の第2の転送スイッチ5をオンとすることで、m行目の画素の保持部2の電荷を入力ノード3に転送する。入力ノード3の容量と転送された電荷の量に応じて、入力ノード3の電圧が変化する。増幅部10によって、入力ノードの電圧に基づく信号が出力線8に出力される。次にm+1行目の画素について同様の動作が行われる。この動作が、1行目の画素から最後の行の画素までのそれぞれにおいて行われる。最後の画素で読み出しが行われた後には、全ての画素の第1の転送スイッチ4および第2の転送スイッチ5がオフしている。
時刻T2に、第1の転送スイッチ4をオンにする。これにより、光電変換部1の電荷が保持部2に転送される。つまり、時刻T2以降は、第1の期間に生じた電荷が、保持部2によって保持される。この実施例では、全ての画素の第1の転送スイッチ4が同時にオフからオンに遷移する。しかし、時刻T2までに、複数の画素の第1の転送スイッチ4がオンしていればよく、遷移のタイミングは互いに異なっていてもよい。たとえば、上述の読み出し動作が終わった画素から順に、第1の転送スイッチ4をオンにしてもよい。
その後、時刻T2から第2の期間が経過する時刻T3まで、保持部が、第1の期間に生じた電荷と、第2の期間に生じた電荷との両方を保持する。この実施例では、第2の期間において第1の転送スイッチ4がオンに維持される。そのため、第2の期間に生じた電荷は、即座に保持部2に転送される。なお、光電変換部1から保持部2に電荷を転送する期間は自由に設定することができる。第2の期間の一部で、第1の転送スイッチ4がオフしていてもよい。例えば、複数の画素の第1の転送スイッチ4が時刻T2でオンし、その後、すぐにオフしてもよい。そして、時刻T3の直前まで複数の画素の第1の転送スイッチ4がオフに維持されてもよい。図4において、第2の期間の一部に第1の転送スイッチ4がオフする駆動に用いられる制御信号が点線で示されている。
時刻T3において、全ての行の画素の第1の転送スイッチ4がオンからオフに同時に制御される。これにより、1フレームの露光期間が終了する。このように、全ての画素の間で、露光期間が互いに一致している。つまり、全ての画素において、時刻T1に露光が開始し、時刻T3に露光が終了する。また、時刻T3において、次フレームの露光が開始され、以降、時刻T1から時刻T3までの動作が繰り返される。
次に、1画素からの信号の読み出しの動作を簡単に説明する。図5は、撮像装置に用いられる駆動パルスを模式的に示している。図5には、選択トランジスタ7に供給される駆動パルスSEL、リセットトランジスタ9に供給される駆動パルスRES、及び、第2の転送スイッチ5に供給される駆動パルスTx2が示される。駆動パルスがハイレベルの時に、対応するトランジスタまたはスイッチがオンする。駆動パルスがローレベルの時に、対応するトランジスタまたはスイッチがオフする。
図5に示される駆動パルスにしたがって、画素の選択、リセット、ノイズ信号の読み出し(N読み)、電荷の転送、光信号の読み出し(S読み)が行われる。出力された信号は、撮像装置の外部でAD変換されてもよい。撮像装置の内部でAD変換されてもよい。
続いて本実施例の効果を説明する。図6は、撮像装置の動作を模式的に示している。図6には、第nフレームから第n+1フレームまでの撮像動作が示されている。第nフレームに関する動作は実線で、第n+1フレームに関する動作は点線で示されている。
図6には、各フレームでの露光期間、光電変換部1が電荷を蓄積している期間、および、保持部2が電荷を保持している期間が示されている。また、図6は、第1の期間において、複数の画素の読み出し動作が行われていることを示している。図6における読み出し動作とは、図4および図5で説明した、第2の転送スイッチ5による電荷の転送と、増幅部10による信号の出力とを含む動作である。
図6が示すように、1フレームの露光が終了してからすぐに、次の露光を開始することができる。したがって、情報が欠落する期間をほとんどなくすことができるため、画質を向上させることができる。
また、図6が示すように、光電変換部1が電荷を蓄積している第1の期間に、複数の画素のそれぞれに対して読み出し動作が行われる。このため、光電変換部1の飽和電荷量が小さくても、画素の飽和電荷量を増加させることができる。画素の飽和電荷量は、1回の露光で生じる電荷のうち、信号として扱うことができる電荷量の最大値である。光電変換部1の飽和電荷量、および、保持部2の飽和電荷量は、それぞれ、光電変換部1が蓄積できる電荷量の最大値、および、保持部2が保持できる電荷量の最大値である。なお、保持部2の飽和電荷量は、光電変換部1の空乏化電圧と保持部2の空乏化電圧との差によって規定される。
1回の露光期間は、第1の期間と第2の期間の合計である。ここで、保持部2に保持された前フレームの電荷は、第1の期間に読み出される。そのため、第1の期間が終われば、保持部2が電荷を保持することができる。したがって、光電変換部1は、少なくとも第1の期間に生じる電荷を蓄積できればよい。通常は、第1の期間に生じる電荷の量は、1回の露光期間に生じる電荷の量より少ないため、光電変換部1の飽和電荷量を小さくすることができるのである。
図6が示すように、本実施例では、光電変換部1が電荷を蓄積している第1の期間と、保持部2が電荷を保持している第2の期間とがほぼ等しい。しかし、保持部2が電荷を保持している第2の期間の方が、第1の期間よりも長くてもよい。あるいは、第1の期間が第2の期間より長くてもよい。
図6では、1行目から順に読み出し動作を行う例を示している。しかし、読み出し動作を行う順序はこの例に限られない。第1の期間に、1フレームを構成する画素のそれぞれに対して少なくとも1回ずつ読み出しが行われればよい。また、少なくとも一部の画素においては、あるフレームで保持部2が電荷の保持を開始してから、次のフレームで当該保持部2が電荷の保持を開始するまでの期間が、露光期間に等しい。
第1の期間に対する、第1の期間と第2の期間との合計の比と、光電変換部1の飽和電荷量に対する保持部2の飽和電荷量の比が、ほぼ等しいことが好ましい。ここで、第1の期間と第2の期間との合計は、1回の露光期間のことである。
この実施例では、第1の期間に対する1回の露光期間の比は2である。つまり、第1の期間は、1回の露光期間の1/2である。例えば、毎秒60フレームの動画を撮影する場合、第1の期間は1/120秒である。
そのため、光電変換部1の飽和電荷量に対する、保持部2の飽和電荷量の比は2に近いことが好ましい。これは、保持部2は1回の露光期間で生じた電荷の全部を保持するのに対し、光電変換部1はその1/2の量の電荷を保持すればよいからである。このような飽和電荷量の比とすることで、光電変換部1と保持部2のサイズを最適化することができる。
なお、本実施例の撮像装置は、ローリングシャッタを行う動作モードを有していてもよい。ローリングシャッタの動作モードでは、複数の画素の光電変換部1による電荷の蓄積を、順次、開始する。その後、複数の画素の第1の転送スイッチ4を、順次、オンに制御する。また、別の方式のグローバル電子シャッタを行う動作モードを有していてもよい。別の方式のグローバル電子シャッタとは、光電変換部1が電荷を蓄積している期間が露光期間と等しくなるような動作である。
以上に説明した通り、本実施例の撮像装置によれば、飽和電荷量を向上しつつ、グローバル電子シャッタを行うことができる。また、同時に蓄積時間を揃えた位相差検出用の信号も出力することが可能となる。
別の実施例を説明する。本実施例では、画素が排出スイッチを有する点が実施例1と異なる。そこで、実施例1と異なる点のみを説明し、実施例1と同様の部分についての説明は省略する。
図7は、撮像装置の画素の等価回路を示している。図1と同様の部分には同じ符号を付してある。
各画素は、排出スイッチ18を有している。排出スイッチ18は、光電変換部1の電荷をオーバーフロードレインなどの電源ノード15に排出する。排出スイッチ18には、制御線OFGが接続される。排出スイッチ18は、例えば、MOSトランジスタである。
実施例1では、光電変換部1による電荷の蓄積が、第1の転送スイッチ4をオンからオフへ制御することによって開始される。本実施例では、図8で示すように、排出スイッチ18を制御して、露光開始を制御することも可能である。具体的には、排出スイッチ18をオンからオフへ制御することで、光電変換部1による電荷の蓄積が開始される。これにより、露光時間を自由に設定することが可能である。
また、第2の期間の一部で、第1の転送スイッチ4がオフしている構成となっているとともに、3回の第1の転送スイッチの駆動を行っている。これにより、光電変換部1の3倍に相当する電荷を最大で扱うことが可能となる。
撮像装置の断面構造および上面図は実施例1と同様である。すなわち、図2および図3は、本実施例の撮像装置の画素の断面構造と上面図とを示している。図2および図3についての説明は、実施例1と同様なので、省略する。
排出スイッチ18は、制御線OFGにより供給される電圧に応じて、光電変換部1の電荷が所定の電圧が供給されたオーバーフロードレイン15に排出される。
実施例の撮像装置の駆動方法について説明する。図8は、本実施例で用いられる駆動パルスを模式的に示している。図8では、m−1〜m+1行目の画素の、制御線Tx1、制御線Tx2、および、制御線OFGに供給される駆動パルスが示されている。制御線Tx2に供給される駆動パルスは、実施例1と同じである。
駆動パルスがハイレベルの時に、対応するトランジスタまたはスイッチがオンする。駆動パルスがローレベルの時に、対応するトランジスタまたはスイッチがオフする。これらの駆動パルスは、撮像装置に配された制御部が供給する。制御部には、シフトレジスタやアドレスデコーダなどの論理回路が用いられる。
図8は、時刻T4に排出スイッチ18をオンからオフに制御している。排出スイッチ18がオンしている間は生じた電荷が排出される。そのため、図8の駆動によれば、露光期間は時刻T4から時刻T3である。この露光期間の中で制御線Tx1を複数回駆動することで、光電変換部1から保持部2への電荷の転送を複数回行っている。1回の露光期間は、時刻T4から時刻TA1までの期間(1回の転送分の露光期間)、時刻TA1から時刻TA2までの期間、および、時刻TA2から時刻TA3までの期間の合計である。なお、時刻T4から時刻TA1までの期間が、図4の第1の期間に対応する。また、時刻TA1から時刻TA3までの期間が、図4の第2の期間に対応する。時刻TA3と時刻T3は同時刻である。それぞれの露光期間による蓄積のムラを低減するために、略等しい期間を設定することが望ましい。なお、さらに露光期間を短くするために、時刻T4を例えば、先の実施例1で説明した第2の期間に設定しても良い。
本実施例によれば、被写体の明るさに応じて、駆動方法を変えることができる。例えば、通常は図4の駆動パルスを用い、明るい時は図8の駆動パルスを用い、さらに明るい時は図8の時刻T4をさらに後に設定した駆動パルスを用いることができる。
なお、図8においては、時刻T4に光電変換部1による電荷の蓄積が開始される。そして、時刻T4から時刻T3までの間、排出スイッチ18はオフに維持される。また、読み出し動作は、図5に示された駆動パルスに基づいて行われる。
続いて本実施例の効果を説明する。図9は、撮像装置の動作を模式的に示している。図9には、第nフレームから第n+1フレームまでの撮像動作が示されている。第nフレームに関する動作は実線で、第n+1フレームに関する動作は点線で示されている。
図9には、各フレームでの露光期間、光電変換部1が電荷を蓄積している期間、および、保持部2が電荷を保持している期間が示されている。また、図9は、第1の期間において、複数の画素の読み出し動作が行われていることを示している。図9における読み出し動作とは、図5で説明した、第2の転送スイッチ5による電荷の転送と、増幅部10による信号の出力とを含む動作である。
図9が示すように、光電変換部1が電荷を蓄積している第1の期間には、撮像装置の備える一部の画素のそれぞれに対してのみ読み出し動作が行われる。この場合でも、光電変換部1の飽和電荷量が小さくても、画素の飽和電荷量を増加させることができる。1回の露光期間は、第1の期間と第2の期間の合計である。ここで、保持部2に保持された前フレームの電荷は、第1の期間またはその前に読み出される。そのため、第1の期間が終われば、保持部2が電荷を保持することができる。したがって、光電変換部1は、少なくとも第1の期間に生じる電荷を蓄積できればよい。通常は、第1の期間に生じる電荷の量は、1回の露光期間に生じる電荷の量より少ないため、光電変換部1の飽和電荷量を小さくすることができる。
第1の期間に対する、第1の期間と第2の期間との合計の比と、光電変換部1の飽和電荷量に対する保持部2の飽和電荷量の比が、ほぼ等しいことが好ましい。ここで、第1の期間と第2の期間との合計は、1回の露光期間のことである。
この実施例では、第1の期間に対する1回の露光期間の比は3である。つまり、第1の期間は、1回の露光期間の1/3である。また、排出スイッチ18がオンしている排出期間は、第1の期間とほぼ等しい。例えば、毎秒60フレームの動画を撮影する場合、第1の期間は1/240秒である。
そのため、光電変換部1の飽和電荷量に対する、保持部2の飽和電荷量の比は3に近いことが好ましい。これは、保持部2は1回の露光期間で生じた電荷の全部を保持するのに対し、光電変換部1はその1/3の量の電荷を保持すればよいからである。このような飽和電荷量の比とすることで、光電変換部1と保持部2のサイズを最適化することができる。
このように、本実施例によれば、実施例1の効果に加えて、露光期間を自由に設定することができる。
別の実施例を説明する。本実施例では、撮像面で位相差を検出するための画素の構成が実施例1および実施例2と異なる。そこで、実施例1および実施例2と異なる点のみを説明し、実施例1あるいは実施例2と同様の部分についての説明は省略する。
図10は、撮像装置の画素の等価回路を示している。図1と同様の部分には同じ符号を付してある。図1と異なる点は、光電変換部1が複数の蓄積領域を含むことである。図10の回路図においては、便宜的に、光電変換部1a、1bとして示されている。複数の蓄積領域に対応して、保持部2、第1の転送スイッチ4および第2の転送スイッチ5がそれぞれ2つずつになっていてもよい。具体的には、保持部2は、複数の蓄積領域に対応した複数の保持領域を含む。図10の回路図においては、便宜的に、保持部2a、2bとして示されている。第1の転送スイッチ4は、複数の蓄積領域に対応した複数の第1の転送トランジスタ4a、4bを含む。また、第2の転送スイッチ5は、複数の保持領域に対応した複数の第2の転送トランジスタ5a、5bを含む。このような構成を用いることで、画素は像面位相差方式による焦点検出のための信号を出力することができる。例えば光電変換部1aと光電変換部1bとをそれぞれ左右に並ぶように配置した場合には、左右方向の位相差を検出するための信号を出力することが可能となる。
増幅部10の入力ノード3以降に関しては、図1と同様の部材および動作であるため説明を省略する。
このような構成により、保持部2が電荷を保持している間に生じた電荷を、光電変換部1aおよび光電変換部1bが蓄積することができる。そのため、複数の画素の間で光電変換の期間が一致するような撮像動作、いわゆる、グローバル電子シャッタと位相差検出とを合わせて行うことができる。
図11は、撮像装置の断面構造を模式的に示している。図10と同じ機能を有する部分には同様の符号を付してある。また、図2と同様の機能を有する部分については、同じ符号を付してある。ただし、光電変換部1、保持部2、第1の転送スイッチ4、および、第2の転送スイッチ5が、それぞれ2つずつ配されている。そのため、数字のあとにアルファベットを付すことでそれらを区別している。
画素20は、蓄積領域11aを含む光電変換部1aと、蓄積領域11bを含む光電変換部1bとを含む。便宜的に画素20が2つの光電変換部を含むと説明しているが、換言すると、画素20が1つの光電変換部を含み、当該1つの光電変換部が蓄積領域11aおよび蓄積領域11bを含んでいる。図11が示す通り、蓄積領域11aおよび蓄積領域11bは1つのマイクロレンズ101の下に配されている。蓄積領域11aと蓄積領域11bとの間には、分離領域19が設けられている。この分離領域19はP型の半導体領域により構成される。分離領域19は、必ずしも均一な不純物濃度で構成されていなくとも良い。例えば、一部分が薄い濃度で形成されていたり、N型の半導体領域となっていたりしても良い。分離領域19によって、蓄積領域12aと蓄積領域12bとは互いに電気的に分離される。なお、図11は表面照射型の撮像装置を示しているが、裏面照射型としてもよい。これ以外の部材に関しては図2と同様であるため、説明を省略する。
図12は、撮像装置の上面構造を模式的に示している。図10および図11と同じ機能を有する部分には同様の符号を付してある。また、図3と同様の機能を有する部分については、同じ符号を付してある。ただし、光電変換部1、保持部2、第1の転送スイッチ4、および、第2の転送スイッチ5が、それぞれ2つずつ配されている。そのため、数字のあとにアルファベットを付すことでそれらを区別している。図12の線A−Bに沿った断面が図11に示されている。
画素20は、光電変換部1aおよび光電変換部1bを含む。画素20は、保持部2aおよび保持部2bを含む。画素20は、第1の転送トランジスタ4aおよび第1の転送トランジスタ4bを含む。画素20は、第2の転送トランジスタ5aおよび第2の転送トランジスタ5bを含む。また、画素20は、増幅部の入力ノードを構成する2つのFD領域3を含む。2つのFD領域3は不図示の配線により互いに接続されている。
このような構成を用いることで、左右方向の位相差検出用画素として用いることが可能となる。これ以外の部材に関しては、図3と同様であるため、説明を省略する。なお、配置や遮光部の形状はこれに限ったものではなく、各部材は適宜配置される。例えば、図12では全画素が焦点検出用の画素となっている。変形例では、複数の画素のうち一部のみが複数の光電変換部1a、1bを含んでいる。それ以外の画素は1つの光電変換部1のみを含む。一部の画素からの信号のみを焦点検出に用いる場合に、当該変形例は好適である。また、光電変換部が左右に分割された構成を示しているが、上下の位相差を検出するために光電変換部も上下に分割された構成であっても良い。または、その両者が含まれていてもよい。具体的には、第1の画素においては、複数の光電変換部1a、1bが第1の方向に沿って並び、第2の画素においては、複数の光電変換部1a、1bが第1の方向と交差する第2の方向に沿って並ぶ。さらには、位相差の検出をより正確に行うために3つ以上に分割される構成や、画素領域内の配置箇所に合わせてそれぞれの光電変換部の大きさを変化させる構成であっても良い。
画素の飽和電荷量を向上させるためには、保持部2aおよび保持部2bを合わせた飽和電荷量として大きな飽和電荷量を持つことが好ましい。保持部2aおよび保持部2bのN型の半導体領域201の不純物濃度を高くすること、あるいは、平面視におけるN型の半導体領域201の面積を大きくすることにより、保持部2aおよび保持部2bの飽和電荷量を増やすことができる。しかし、N型の半導体領域201の不純物濃度が高いと、リーク電流などが大きくなりやすく、ノイズが大きくなる可能性がある。そのため、平面視におけるN型の半導体領域201の面積を大きくすることで、N型の半導体領域201の不純物濃度を抑えつつ、飽和電荷量を増やすことができる。
このように、平面視における保持部2aおよび保持部2bの面積、つまり、保持部2aおよび保持部2bの正射影の面積を大きくすることで、ノイズを低減しつつ、画素の飽和電荷量を増やすことができる。そうすると、相対的に、平面視における光電変換部1aおよび光電変換部1bの面積が小さくなりやすく、光電変換部1aおよび光電変換部1bの飽和電荷量を増やすことが困難になる。したがって、光電変換部1aおよび光電変換部1bの飽和電荷量が小さくても、画素の飽和電荷量を維持できるという効果がより顕著になる。
本実施例の撮像装置の駆動方法について説明する。図13は、本実施例で用いられる駆動パルスを模式的に示している。図13は、第1の転送トランジスタ4aに供給される駆動パルス、第1の転送トランジスタ4bに供給される駆動パルス、第2の転送トランジスタ5aに供給される駆動パルス、および、第2の転送トランジスタ5bに供給される駆動パルスを示している。駆動パルスがハイレベルの時に、対応するトランジスタまたはスイッチがオンする。駆動パルスがローレベルの時に、対応するトランジスタまたはスイッチがオフする。これらの駆動パルスは、撮像装置に配された制御部が供給する。制御部には、シフトレジスタやアドレスデコーダなどの論理回路が用いられる。
本実施例では第1の転送トランジスタ4aと第1の転送トランジスタ4bとが互いに同相で動作する。そのため、トランジスタ4aに供給される駆動パルス、および、第1の転送トランジスタ4bに供給される駆動パルスをまとめて記述している。このような構成によれば、2つの光電変換部の蓄積時間を揃えることができるため、位相差を検出する精度を向上させることができる。必ずしも蓄積時間を揃えなくとも良い場合は、適宜2つの第1の転送トランジスタの動作タイミングを変更することも可能である。また、第2の転送トランジスタ5aおよび第2の転送トランジスタ5bとは互いに独立して制御される。
本実施例の駆動方法は、各画素において信号を読み出す時に、第2の転送トランジスタ5aおよび第2の転送トランジスタ5bを順次オンすることを除き、図4と同様である。そのため、図4と同様の部分の説明を省略する。
1つの画素からの信号の読み出しの動作を説明する。図14は、撮像装置に用いられる駆動パルスを模式的に示している。図5と異なる点は、第2の転送トランジスタ5aに供給される駆動パルスTx2aおよび第2の転送トランジスタ5bに供給される駆動パルスTTx2bが示されている点である。選択トランジスタ7に供給される駆動パルスSEL、リセットトランジスタ9に供給される駆動パルスRESは図5と同様である。駆動パルスがハイレベルの時に、対応するトランジスタまたはスイッチがオンする。駆動パルスがローレベルの時に、対応するトランジスタまたはスイッチがオフする。
図14に示される駆動パルスに応じて、1回目のリセット、1回目のノイズ信号の読み出し、保持部2aの電荷の転送、光信号の読み出し、2回目のリセット、2回目のノイズ信号の読み出し、保持部2bの電荷の転送、光信号の読み出しが行われる。1回目に読み出されるノイズ信号がN(a)で表される。2回目に読み出される信号がN(b)で表される。光信号は、それぞれ、S(a)、S(b)で表される。出力された信号は、撮像装置の外部でAD変換されてもよい。撮像装置の内部でAD変換されてもよい。また、2つの保持部の読出し順序が逆であっても良い。さらには、例えばノイズ信号の2回目の読出しを省いて、動作を高速化することも可能である。
続いて本実施例の効果を説明する。撮像装置の動作を実施例1と同様の図6に模式的に示している。図6には、第nフレームから第n+1フレームまでの撮像動作が示されている。第nフレームに関する動作は実線で、第n+1フレームに関する動作は点線で示されている。
図6には、各フレームでの露光期間、光電変換部1(光電変換部1aおよび光電変換部1bを同様の動作としてまとめて示す。)が電荷を蓄積している期間、および、保持部2(保持部2aおよび保持部2bを同様の動作としてまとめて示す。)が電荷を保持している期間が示されている。また、図6は、第1の期間において、複数の画素の読み出し動作が行われていることを示している。図6における読み出し動作とは、図13および図14で説明した、第2の転送トランジスタ5aおよび第2の転送トランジスタ5bによる電荷の転送と、増幅部10による信号の出力とを含む動作である。
図6が示すように、1フレームの露光が終了してからすぐに、次の露光を開始することができる。したがって、情報が欠落する期間をほとんどなくすことができるため、画質を向上させることができる。
また、図6が示すように、光電変換部1が電荷を蓄積している第1の期間に、複数の画素のそれぞれに対して読み出し動作が行われる。このため、光電変換部1の飽和電荷量が小さくても、画素の飽和電荷量を増加させることができる。画素の飽和電荷量は、1回の露光で生じる電荷のうち、信号として扱うことができる電荷量の最大値である。光電変換部1の飽和電荷量、および、保持部2の飽和電荷量は、それぞれ、光電変換部1aおよび光電変換部1bを合わせた場合に蓄積できる電荷量の最大値、および、保持部2aおよび保持部2bを合わせた場合に保持できる電荷量の最大値である。なお、保持部2aの飽和電荷量は、光電変換部1aの空乏化電圧と保持部2aの空乏化電圧との差によって規定される。保持部2bの飽和電荷量は、光電変換部1bの空乏化電圧と保持部2bの空乏化電圧との差によって規定される。
1回の露光期間は、第1の期間と第2の期間の合計である。ここで、保持部2に保持された前フレームの電荷は、第1の期間に読み出される。そのため、第1の期間が終われば、保持部2が電荷を保持することができる。したがって、光電変換部1は、少なくとも第1の期間に生じる電荷を蓄積できればよい。通常は、第1の期間に生じる電荷の量は、1回の露光期間に生じる電荷の量より少ないため、光電変換部1の飽和電荷量を小さくすることができるのである。
図6が示すように、本実施例では、光電変換部1が電荷を蓄積している第1の期間と、保持部2が電荷を保持している第2の期間とがほぼ等しい。しかし、保持部2が電荷を保持している第2の期間の方が、第1の期間よりも長くてもよい。あるいは、第1の期間が第2の期間より長くてもよい。
図6では、1行目から順に読み出し動作を行う例を示している。しかし、読み出し動作を行う順序はこの例に限られない。第1の期間に、1フレームを構成する画素のそれぞれに対して少なくとも1回ずつ読み出しが行われればよい。また、少なくとも一部の画素においては、あるフレームで保持部2が電荷の保持を開始してから、次のフレームで当該保持部2が電荷の保持を開始するまでの期間が、露光期間に等しい。
第1の期間に対する、第1の期間と第2の期間との合計の比と、光電変換部1の飽和電荷量に対する保持部2の飽和電荷量の比が、ほぼ等しいことが好ましい。ここで、第1の期間と第2の期間との合計は、1回の露光期間のことである。
この実施例では、第1の期間に対する1回の露光期間の比は2である。つまり、第1の期間は、1回の露光期間の1/2である。例えば、毎秒60フレームの動画を撮影する場合、第1の期間は1/120秒である。
そのため、光電変換部1の飽和電荷量に対する、保持部2の飽和電荷量の比は2に近いことが好ましい。これは、保持部2は1回の露光期間で生じた電荷の全部を保持するのに対し、光電変換部1はその1/2の量の電荷を保持すればよいからである。このような飽和電荷量の比とすることで、光電変換部1と保持部2のサイズを最適化することができる。
なお、本実施例の撮像装置は、ローリングシャッタを行う動作モードを有していてもよい。ローリングシャッタの動作モードでは、複数の画素の光電変換部1による電荷の蓄積を、順次、開始する。その後、複数の画素の第1の転送スイッチ4を、順次、オンに制御する。また、別の方式のグローバル電子シャッタを行う動作モードを有していてもよい。別の方式のグローバル電子シャッタとは、光電変換部1が電荷を蓄積している期間が露光期間と等しくなるような動作である。
以上に説明した通り、本実施例の撮像装置によれば、飽和電荷量を向上しつつ、グローバル電子シャッタを行うことができる。また、同時に蓄積時間を揃えた位相差検出用の信号も出力することが可能となる。
別の実施例を説明する。本実施例では、画素が排出スイッチを有する点が実施例3と異なる。そこで、実施例3と異なる点のみを説明し、実施例3と同様の部分についての説明は省略する。
図15は、撮像装置の画素の等価回路を示している。図10と同様の部分には同じ符号を付してある。
各光電変換部1aおよび光電変換部1bは、それぞれ排出スイッチ18aおよび排出スイッチ18bとを有している。排出スイッチ18aおよび排出スイッチ18bは、光電変換部1aおよび光電変換部1bの電荷をオーバーフロードレインなどの電源ノード15aおよび15bに排出する。排出スイッチ18aおよび排出スイッチ18bには、制御線OFGが接続される。排出スイッチ18aおよび排出スイッチ18bは、例えば、MOSトランジスタである。
実施例3では、光電変換部1aおよび光電変換部1bによる電荷の蓄積が、第1の転送トランジスタ4aおよび第1の転送トランジスタ4bをオンからオフへ制御することによって開始される。本実施例では、図15で示すように、排出スイッチ18aおよび排出スイッチ18bを制御して、露光開始を制御することも可能である。具体的には、排出スイッチ18aおよび排出スイッチ18bをオンからオフへ制御することで、光電変換部1aおよび光電変換部1bによる電荷の蓄積が開始される。これにより、露光時間を自由に設定することが可能である。ここで、排出スイッチ18aおよび排出スイッチ18bで制御線OFGを共通化しているが、それぞれに異なる制御線を設定し、露光時間を変更することも可能である。
また、第2の期間の一部で、第1の転送トランジスタ4aおよび第1の転送トランジスタ4bがオフしている構成となっている。そして、光電変換部1aから保持部2aへの電荷の転送、および、光電変換部1bから保持部2bへの電荷の転送を、それぞれ3回ずつ行っている。これにより、光電変換部1aおよび光電変換部1bの3倍に相当する電荷を最大で扱うことが可能となる。
撮像装置の断面構造は実施例3と同様である。すなわち、図11は、本実施例の撮像装置の画素の断面構造を示している。図11についての説明は、実施例3と同様なので、省略する。
撮像装置の上面図を図16に示している。実施例3の図12と異なる点は、排出スイッチ18aおよび排出スイッチ18bが光電変換部1aおよび光電変換部1bの間に追加されている点である。その他の部材に関しては実施例3と同様であるため、省略する。図11には、図16の線A−Bに沿った断面が示されている。
排出スイッチ18aおよび排出スイッチ18bは、制御線OFGにより供給される電圧に応じて、光電変換部1aおよび光電変換部1bの電荷が所定の電圧が供給されたオーバーフロードレイン15aおよび15bに排出される。
実施例の撮像装置の駆動方法について説明する。図17は、本実施例で用いられる駆動パルスを模式的に示している。図17では、m−1〜m+1行目の画素の、制御線Tx1aおよび制御線Tx1b、制御線Tx2aおよび制御線Tx2b、さらに、制御線OFGに供給される駆動パルスが示されている。制御線Tx2aおよび制御線Tx2bに供給される駆動パルスは、図14に示すように実施例3と同じである。
駆動パルスがハイレベルの時に、対応するトランジスタまたはスイッチがオンする。駆動パルスがローレベルの時に、対応するトランジスタまたはスイッチがオフする。これらの駆動パルスは、撮像装置に配された制御部が供給する。制御部には、シフトレジスタやアドレスデコーダなどの論理回路が用いられる。
図17は、時刻T4に排出スイッチ18aおよび排出スイッチ18bをオンからオフに制御している。排出スイッチ18aおよび排出スイッチ18bがオンしている間は生じた電荷が排出される。そのため、図8の駆動によれば、露光期間は時刻T4から時刻T3である。この露光期間の中で制御線Tx1を複数回駆動することで、光電変換部1aおよび光電変換部1bの電荷を逐次保持部2aおよび保持部2bへ転送している。それぞれの露光期間は時刻T4から時刻TA1、時刻TA1から時刻TA2、時刻TA2から時刻TA3である。時刻TA3と時刻T3は同時刻である。それぞれの露光期間による蓄積のムラを低減するために、略等しい期間を設定することが望ましい。なお、さらに露光期間を短くするために、時刻T4を例えば、先の実施例3で説明した第2の期間に設定しても良い。
本実施例によれば、被写体の明るさに応じて、駆動方法を変えることができる。例えば、通常は図13の駆動パルスを用い、明るい時は図17の駆動パルスを用い、さらに明るい時は図17の時刻T4をさらに後に設定した駆動パルスを用いることができる。
なお、図17においては、時刻T4に光電変換部1aおよび光電変換部1bによる電荷の蓄積が開始される。そして、時刻T4から時刻T3までの間、排出スイッチ18aおよび排出スイッチ18bはオフに維持される。また、読み出し動作は、図5に示された駆動パルスに基づいて行われる。
このように、本実施例によれば、実施例3の効果に加えて、露光期間を自由に設定することができる。
別の実施例を説明する。本実施例では、画素の回路構成が実施例4と異なる。そこで、実施例4と異なる点のみを説明し、実施例4と同様の部分についての説明は省略する。
本実施例の等価回路を図18に示している。実施例4の図15では増幅部10の入力ノード3以降の部材が2つの第2の転送トランジスタ5aおよび第2の転送トランジスタ5bとで共有されている。すなわち、1つの増幅部10が複数の蓄積領域からの電荷を受ける。これに対し、本実施例では、増幅部10が、複数の蓄積領域に対応した複数の増幅トランジスタを含む。
図15の構成では、増幅部10の入力ノード3が共有されているため、保持部2aおよび保持部2bの蓄積電荷を図14に示すように順次読み出す必要がある。そこで図18の構成をとることで、入力ノード3以降が個別の構成となるため、保持部2aおよび保持部2bの蓄積電荷を実施例1の図5に示すように個別に読み出すことが可能となる。結果、読み出し期間すなわち第1の期間を短縮することが可能となる。なお、第1の期間が短くなることで、光電変換部1aおよび光電変換部1bのみで電荷を蓄積しておく必要がある期間が短くなる。したがって、光電変換部1aおよび光電変換部1bの飽和電荷量を小さくでき、光電変換部と保持部の面積を最適化することが可能となる。
本実施例の上面図を図19に示している。実施例4の図16と異なる点は、排出スイッチ18aおよび排出スイッチ18bが光電変換部1aおよび光電変換部1bの間ではなく、それぞれ分離領域に対して対称に配置されている点である。オーバーフロードレイン15がそれぞれ離れて形成されているため、排出の制御を独立に行いやすいという利点がある。もちろん図16と同様の構成としても本実施例に示す動作は同様に行えるので、適宜選択可能である。
本実施例の駆動方法は、実施例3および実施例4と同じである。すなわち、排出スイッチがない場合には、図13および図6に示される駆動パルスと動作が用いられる。排出スイッチを有する場合には、図17および図9に示される駆動パルスと動作が用いられる。詳細な説明は、それぞれ、実施例3および実施例4と同様なので、省略する。
以上に説明した通り、本実施例によれば、実施例4の効果に加えて、さらに固体撮像装置の駆動を高速化できる。また、光電変換部と保持部の面積の最適化をはかることができる。
別の実施例を説明する。本実施例では、駆動方法が実施例1乃至実施例5と異なる。そこで、実施例1乃至実施例5と異なる点のみを説明し、実施例1乃至実施例5のいずれかと同様の部分についての説明は省略する。
本実施例の等価回路は、実施例1乃至実施例5のいずれかと同じである。すなわち、図1、図7、図10、図15、図18のいずれかが、本実施例の撮像装置の画素の等価回路を示している。これらの図面についての説明は、それぞれ、実施例1乃至実施例5のいずれかと同様なので省略する。
本実施例の画素の断面構造も、実施例1乃至実施例5のいずれかと同じである。すなわち、図2、図11のいずれかが、本実施例の画素の断面構造を模式的に示している。これらの図面についての説明は、それぞれ、実施例1乃至実施例5のいずれかと同様なので省略する。
実施例の撮像装置の動作について説明する。図20は、本実施例で用いられる動作を模式的に示している。実施例1乃至実施例5の図6および図9と異なるところは、読み出し行の動作、すなわち第1の期間における動作である。図20では任意の行、ここでは位相差検出のための画素信号が含まれている行を先に読み出し、その後それ以外の行の画素信号を読み出す動作としている。このような動作を行うことで、すべての行の画素信号を読み終わるよりも前に、位相差検出用の画素信号が出力されるため、位相差検出の処理をより前倒しで行うことが可能となる。結果、位相差検出をより高速に行うことが可能となる。
図20では、先に読み出した位相差検出のための行はその後の他の行の読み出しでは飛ばしているが、もう一度順次読み出しを行っても良い。その場合には画素信号が行順次で出力されるため、先に読まれた信号を後段で保持しておくためのメモリを不要とできる。
詳細な駆動パルスに関しては、実施例1乃至実施例5のいずれかと同様なので省略する。なお、画素が排出スイッチ18を有していない場合は、制御線OFGに供給する駆動パルスは不要である。
以上に説明した通り、本実施例によれば、実施例1乃至実施例5の効果に加えて、位相差検出をより高速に行うことが可能となる。
本発明に係る撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図13に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。
図13において、1001はレンズの保護のためのバリア、1002は被写体の光学像を撮像装置1004に結像させるレンズ、1003はレンズ1002を通った光量を可変するための絞りである。1004は上述の各実施例で説明した撮像装置であって、レンズ1002により結像された光学像を画像データとして変換する。ここで、撮像装置1004の半導体基板にはAD変換部が形成されているものとする。1007は撮像装置1004より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図13において、1008は撮像装置1004および信号処理部1007に、各種タイミング信号を出力するタイミング発生部、009はデジタルスチルカメラ全体を制御する全体制御部である。1010は画像データを一時的に記憶する為のフレームメモリ部、1011は記録媒体に記録または読み出しを行うためのインターフェース部、1012は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、1013は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置1004と、撮像装置1004から出力された撮像信号を処理する信号処理部1007とを有すればよい。
本実施例では、撮像装置1004とAD変換部とが同一の半導体基板に形成された構成を説明した。しかし、撮像装置1004とAD変換部とが別の半導体基板に設けられていてもよい。また、撮像装置1004と信号処理部1007とが同一の半導体基板に形成されていてもよい。
1 光電変換部
2 保持部
4 第1の転送スイッチ
5 第2の転送スイッチ
8 出力線
10 増幅部

Claims (24)

  1. 入射光によって生じた電荷の蓄積を行う光電変換部と、前記電荷を保持する保持部と、
    前記電荷に基づく信号を出力する増幅部と、前記光電変換部から前記保持部へ前記電荷を転送する第1の転送スイッチと、前記保持部から前記増幅部へ前記電荷を転送する第2の転送スイッチと、をそれぞれが有する複数の画素と、
    前記複数の画素の前記増幅部からの信号が出力される出力線と、を有し、
    前記複数の画素の少なくとも一部の画素の光電変換部は、互いに電気的に分離された複数の蓄積領域を含み、
    第1の時刻において、前記複数の画素の前記光電変換部が前記電荷の蓄積を開始し、
    前記第1の時刻から第2の時刻まで、前記複数の画素の少なくとも1つの画素の前記第1の転送スイッチがオフに維持され、かつ、前記少なくとも1つの画素の前記光電変換部が前記第1の時刻から前記第2の時刻までの第1の期間に生じた電荷を蓄積し、
    前記第1の期間に、前記複数の画素の前記第2の転送スイッチが順にオンし、かつ、前記複数の画素の前記増幅部が順に信号を出力し、
    前記第2の時刻から第3の時刻までの第2の期間の少なくとも一部に、前記第2の転送スイッチがオフの状態で前記第1の転送スイッチをオンして前記複数の画素の前記保持部が前記第1の期間に生じた電荷を保持し、
    前記第2の期間の少なくとも一部に、前記複数の画素の前記光電変換部および前記保持部の少なくとも一方が前記第2の期間に生じた電荷を保持し、
    前記第3の時刻に、前記複数の画素の前記第1の転送スイッチがオンからオフに制御される、
    ことを特徴とする撮像装置。
  2. 前記少なくとも一部の画素の前記第1の転送スイッチは、前記複数の蓄積領域に対応して配された複数の第1転送トランジスタを含む、
    ことを特徴とする請求項1に記載の撮像装置。
  3. 前記複数の第1転送トランジスタは、互いに同相で動作する、
    ことを特徴とする請求項2に記載の撮像装置。
  4. 前記少なくとも一部の画素の保持部は、前記複数の蓄積領域に対応して配され、かつ、互いに電気的に分離された複数の保持領域を含む、
    ことを特徴とする請求項1乃至請求項3のいずれか一項に記載の撮像装置。
  5. 前記少なくとも一部の画素の前記第2の転送スイッチは、前記複数の保持領域に対応して配された複数の第2転送トランジスタを含む、
    ことを特徴とする請求項4に記載の撮像装置。
  6. 前記複数の第2転送トランジスタは、互いに独立に制御される、
    ことを特徴とする請求項5に記載の撮像装置。
  7. 前記少なくとも一部の画素の前記増幅部は、前記複数の蓄積領域からの電荷を受ける増幅トランジスタを含む、
    ことを特徴とする請求項1乃至請求項6のいずれか一項に記載の撮像装置。
  8. 前記少なくとも一部の画素の前記増幅部は、それぞれが前記複数の蓄積領域の対応する1つからの電荷を受ける複数の増幅トランジスタを含む、
    ことを特徴とする請求項1乃至請求項6のいずれか一項に記載の撮像装置。
  9. 前記少なくとも一部の画素は、第1の画素と第2の画素とを含み、
    前記第1の画素の前記複数の蓄積領域は第1の方向に沿って並び、
    前記第2の画素の前記複数の蓄積領域は前記第1の方向と交差する第2の方向に沿って並ぶ、
    ことを特徴する請求項1乃至請求項8のいずれか一項に記載の撮像装置。
  10. 前記保持部の飽和電荷量は、前記光電変換部の飽和電荷量より大きい、
    ことを特徴とする請求項1乃至請求項9のいずれか一項に記載の撮像装置。
  11. 前記第2の期間の少なくとも一部で、前記第1の転送スイッチがオフに制御され、前記複数の画素の前記光電変換部が前記第2の期間に生じた電荷を保持する、
    ことを特徴とする請求項1乃至請求項10のいずれか一項に記載の撮像装置。
  12. 前記第2の期間において、前記複数の画素の前記第2の転送スイッチがオフに維持される、
    ことを特徴とする請求項1乃至請求項11のいずれか一項に記載の撮像装置。
  13. 入射光によって生じた電荷の蓄積を行う光電変換部と、前記電荷を保持する保持部と、前記電荷に基づく信号を出力する増幅部と、前記光電変換部から前記保持部へ前記電荷を転送する第1の転送スイッチと、前記保持部から前記増幅部へ前記電荷を転送する第2の転送スイッチと、をそれぞれが有する複数の画素と、
    前記複数の画素の前記増幅部からの信号が出力される出力線と、
    前記複数の画素に含まれる一対の画素の前記光電変換部が瞳の互いに異なる位置を通過した光を受けるように、前記一対の画素に含まれる前記光電変換部を遮光する遮光部と、を有し、
    第1の時刻において、前記複数の画素の前記光電変換部が前記電荷の蓄積を開始し、
    前記第1の時刻から第2の時刻まで、前記複数の画素の少なくとも1つの画素の前記第1の転送スイッチがオフに維持され、かつ、前記少なくとも1つの画素の前記光電変換部が前記第1の時刻から前記第2の時刻までの第1の期間に生じた電荷を蓄積し、
    前記第1の期間に、前記複数の画素の前記第2の転送スイッチが順にオンし、かつ、前記複数の画素の前記増幅部が信号を順に出力し、
    前記第2の時刻から第3の時刻までの第2の期間の少なくとも一部に、前記第2の転送スイッチがオフの状態で前記第1の転送スイッチをオンして前記複数の画素の前記保持部が前記第1の期間に生じた電荷を保持し、
    前記第2の期間の少なくとも一部に、前記複数の画素の前記光電変換部および前記保持部の少なくとも一方が前記第2の期間に生じた電荷を保持し、
    前記第3の時刻に、前記複数の画素の前記第1の転送スイッチがオンからオフに制御される、
    ことを特徴とする撮像装置。
  14. 前記遮光部は前記保持部を遮光する、
    ことを特徴とする請求項13に記載の撮像装置。
  15. 前記遮光部の前記光電変換部を遮光する部分と、前記遮光部の前記保持部を遮光する部分とが同じ金属層により形成された、
    ことを特徴とする請求項14に記載の撮像装置。
  16. 前記保持部の飽和電荷量は、前記光電変換部の飽和電荷量より大きい、
    ことを特徴とする請求項13乃至請求項15のいずれか一項に記載の撮像装置。
  17. 前記第2の期間の少なくとも一部で、前記第1の転送スイッチがオフに制御され、前記複数の画素の前記光電変換部が前記第2の期間に生じた電荷を保持する、
    ことを特徴とする請求項13乃至請求項16のいずれか一項に記載の撮像装置。
  18. 前記第2の期間において、前記複数の画素の前記第2の転送スイッチがオフに維持される、
    ことを特徴とする請求項13乃至請求項17のいずれか一項に記載の撮像装置。
  19. 入射光によって生じた電荷の蓄積を行う光電変換部と、前記電荷を保持する保持部と、前記電荷に基づく信号を出力する増幅部と、前記光電変換部から前記保持部へ前記電荷を転送する第1の転送スイッチと、前記保持部から前記増幅部へ前記電荷を転送する第2の転送スイッチと、をそれぞれが有する複数の画素と、
    前記複数の画素の前記増幅部からの信号が出力される出力線と、を有し、
    第1の時刻において、前記複数の画素の前記光電変換部が前記電荷の蓄積を開始し、前記第1の時刻から第2の時刻まで、前記複数の画素の少なくとも1つの画素の前記第1の転送スイッチがオフに維持され、かつ、前記少なくとも1つの画素の前記光電変換部が前記第1の時刻から前記第2の時刻までの第1の期間に生じた電荷を蓄積し、
    前記第1の期間に、前記複数の画素の前記第2の転送スイッチがオンし、かつ、前記複数の画素の前記増幅部が信号を出力し、
    前記第2の時刻から第3の時刻までの第2の期間の少なくとも一部に、前記第2の転送スイッチがオフの状態で前記第1の転送スイッチをオンして前記複数の画素の前記保持部が前記第1の期間に生じた電荷を保持し、
    前記第2の期間の少なくとも一部に、前記複数の画素の前記光電変換部および前記保持部の少なくとも一方が前記第2の期間に生じた電荷を保持し、
    前記第3の時刻に、前記複数の画素の前記第1の転送スイッチがオンからオフに制御され、
    前記複数の画素の少なくとも一部の画素は、像面位相差方式による焦点検出のための信号を出力する、
    ことを特徴とする撮像装置。
  20. 前記保持部の飽和電荷量は、前記光電変換部の飽和電荷量より大きい、
    ことを特徴とする請求項19に記載の撮像装置。
  21. 前記第2の期間の少なくとも一部で、前記第1の転送スイッチがオフに制御される、
    ことを特徴とする請求項19または請求項20に記載の撮像装置。
  22. 前記第2の期間において、前記複数の画素の前記第2の転送スイッチがオフに維持される、
    ことを特徴とする請求項19乃至請求項21のいずれか一項に記載の撮像装置。
  23. 請求項1乃至請求項22のいずれか一項に記載された撮像装置と、
    前記撮像装置からの信号を処理する信号処理装置と、を備える、
    ことを特徴とする撮像システム。
  24. 光学系を備え、
    前記撮像装置からの信号に基づいて前記光学系の焦点の制御を行う、
    ことを特徴とする請求項23に記載の撮像システム。
JP2015180064A 2015-09-11 2015-09-11 撮像装置、および、撮像システム Active JP6676317B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015180064A JP6676317B2 (ja) 2015-09-11 2015-09-11 撮像装置、および、撮像システム
US15/254,853 US10091449B2 (en) 2015-09-11 2016-09-01 Imaging device and imaging system capable of performing a global electronic shutter operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015180064A JP6676317B2 (ja) 2015-09-11 2015-09-11 撮像装置、および、撮像システム

Publications (3)

Publication Number Publication Date
JP2017055359A JP2017055359A (ja) 2017-03-16
JP2017055359A5 JP2017055359A5 (ja) 2018-10-18
JP6676317B2 true JP6676317B2 (ja) 2020-04-08

Family

ID=58257793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015180064A Active JP6676317B2 (ja) 2015-09-11 2015-09-11 撮像装置、および、撮像システム

Country Status (2)

Country Link
US (1) US10091449B2 (ja)
JP (1) JP6676317B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6728268B2 (ja) 2018-04-26 2020-07-22 キヤノン株式会社 撮像装置、撮像システム、および、移動体
JP2021068758A (ja) * 2019-10-18 2021-04-30 ブリルニクス インク 固体撮像装置、固体撮像装置の製造方法、および電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
JP4273124B2 (ja) 2005-02-04 2009-06-03 キヤノン株式会社 撮像装置及び撮像システム
JP4835270B2 (ja) 2006-06-03 2011-12-14 株式会社ニコン 固体撮像素子及びこれを用いた撮像装置
JP5258551B2 (ja) * 2008-12-26 2013-08-07 キヤノン株式会社 固体撮像装置、その駆動方法及び撮像システム
JP2013172210A (ja) * 2012-02-17 2013-09-02 Canon Inc 撮像装置
JP2013211615A (ja) * 2012-03-30 2013-10-10 Sony Corp 固体撮像素子、固体撮像素子の駆動方法、および電子機器
JP6149369B2 (ja) * 2012-09-27 2017-06-21 株式会社ニコン 撮像素子

Also Published As

Publication number Publication date
US10091449B2 (en) 2018-10-02
JP2017055359A (ja) 2017-03-16
US20170078605A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
JP6541523B2 (ja) 撮像装置、撮像システム、および、撮像装置の制御方法
JP6688165B2 (ja) 撮像装置及び撮像システム
JP5968350B2 (ja) 撮像装置、および、撮像システム
US9894295B2 (en) Imaging device and imaging system
JP6776011B2 (ja) 撮像装置及び撮像システム
TWI663877B (zh) 固體攝像元件及其驅動方法、及電子機器
JP6727938B2 (ja) 撮像装置、撮像装置の制御方法、及び撮像システム
JP2014060519A (ja) 固体撮像素子及びその制御方法、並びに電子機器
JP6376785B2 (ja) 撮像装置、および、撮像システム
JP6734649B2 (ja) 撮像装置、撮像システム、及び、撮像装置の制御方法
JP6676317B2 (ja) 撮像装置、および、撮像システム
JP6525694B2 (ja) 撮像装置、撮像システム、および、撮像装置の駆動方法
JP6494814B2 (ja) 撮像装置、および、撮像システム
JP6598941B2 (ja) 撮像装置、および、撮像システム
JP6289554B2 (ja) 撮像装置、および、撮像システム
JP6541513B2 (ja) 撮像装置、および、撮像システム
JP5539562B2 (ja) 固体撮像装置の駆動方法および固体撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200312

R151 Written notification of patent or utility model registration

Ref document number: 6676317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151