JP6727938B2 - 撮像装置、撮像装置の制御方法、及び撮像システム - Google Patents

撮像装置、撮像装置の制御方法、及び撮像システム Download PDF

Info

Publication number
JP6727938B2
JP6727938B2 JP2016116352A JP2016116352A JP6727938B2 JP 6727938 B2 JP6727938 B2 JP 6727938B2 JP 2016116352 A JP2016116352 A JP 2016116352A JP 2016116352 A JP2016116352 A JP 2016116352A JP 6727938 B2 JP6727938 B2 JP 6727938B2
Authority
JP
Japan
Prior art keywords
period
transfer transistor
photoelectric conversion
holding unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016116352A
Other languages
English (en)
Other versions
JP2017220896A (ja
JP2017220896A5 (ja
Inventor
小林　昌弘
昌弘 小林
裕介 大貫
裕介 大貫
靖司 松野
靖司 松野
一成 川端
一成 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2016116352A priority Critical patent/JP6727938B2/ja
Priority to US15/584,718 priority patent/US10498979B2/en
Publication of JP2017220896A publication Critical patent/JP2017220896A/ja
Publication of JP2017220896A5 publication Critical patent/JP2017220896A5/ja
Application granted granted Critical
Publication of JP6727938B2 publication Critical patent/JP6727938B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、画素の光電変換部に生じる信号電荷を保持するための保持部を有する撮像装置、撮像装置の制御方法、及び撮像システムに関する。
近年、ＣＭＯＳイメージセンサにおいて、複数の画素間で信号電荷の蓄積期間（露光期間）を一致させるいわゆるグローバル電子シャッタが提案されている。例えば、特許文献１及び特許文献２に記載された撮像装置は、グローバル電子シャッタを用いることによって、動きの速い被写体像に歪みが生じることを回避している。
特開２００４−１１１５９０号公報 特開２０１５−１７７３４９号公報
特許文献１に記載の撮像装置では、光電変換によって生じた１フレーム分の信号電荷を、複数の画素で同時に光電変換部から保持部へ転送している。これにより複数の画素間で信号電荷の蓄積期間が一致するため、グローバル電子シャッタが実現できる。しかし、特許文献１では、光電変換によって生じた１フレーム分の信号電荷をまず光電変換部に蓄積している。このため、光電変換部の蓄積容量（飽和電荷量）を大きくする必要がある。光電変換部の蓄積容量を大きくすると、光電変換部の面積が増加して画素サイズが大きくなってしまう。
特許文献２に記載の撮像装置では、上記の課題に鑑み、光電変換によって生じた信号電荷を光電変換部に蓄積しつつ、１フレーム分の信号電荷を複数回に分けて光電変換部から保持部へ転送している。これにより、光電変換部が１フレーム分の信号電荷を蓄積する必要がなくなるので、光電変換部の蓄積容量を小さくすることができる。
しかし、特許文献２に記載の撮像装置であっても、保持部が保持する信号電荷に基づく画素信号を読み出している期間中は、光電変換部に新たに生じる信号電荷を保持部へ転送することができない。特に、グローバル電子シャッタ動作においては、複数の画素間で蓄積期間を一致させる必要があるため、複数の画素のうちの一つでも保持部を読み出している間は、他の複数の画素で蓄積期間を開始して保持部へ信号電荷を転送することができなくなってしまう。
この結果、読み出し速度が速くないと信号電荷の蓄積時間が短くなって、信号電荷による映像情報が失われて画質が低下したり、ジャーキネス等の現象が発生したりするといった課題があった。読み出し期間中に生じる信号電荷を光電変換部に蓄積することも可能であるが、光電変換部の蓄積容量を大きくする必要があるため、やはり画素サイズが大きくなってしまう。
本発明に係る撮像装置は、照射された光を光電変換して生じた信号電荷を蓄積する光電変換部と、前記光電変換部から転送される前記信号電荷を保持する第１保持部及び第２保持部と、前記第１保持部又は前記第２保持部が保持する前記信号電荷の電荷量に基づく信号を列信号線に出力する出力部と、前記光電変換部から前記第１保持部へ前記信号電荷を転送する第１転送トランジスタと、前記光電変換部から前記第２保持部へ前記信号電荷を転送する第２転送トランジスタと、前記第１保持部から前記出力部へ前記信号電荷を転送する第３転送トランジスタと、前記第２保持部から前記出力部へ前記信号電荷を転送する第４転送トランジスタと、を有する行列状に配された複数の画素と、前記第１転送トランジスタ、前記第２転送トランジスタ、前記第３転送トランジスタ、及び前記第４転送トランジスタを制御する垂直走査回路と、を備え、前記光電変換部の蓄積容量は、前記第１保持部の蓄積容量及び前記第２保持部の蓄積容量よりも小さく、前記第１保持部は、第１フレーム期間の間に生じた前記信号電荷を保持し、前記第２保持部は、前記第１フレーム期間よりも前の期間であって、前記第１フレーム期間と重ならない第２フレーム期間の間に生じた前記信号電荷を保持し、前記垂直走査回路は、前記第１フレーム期間の間に、前記第１転送トランジスタを複数回、オン及びオフに制御することにより、前記第１フレーム期間の間に生じた前記信号電荷を、前記複数回の転送動作によって前記第１保持部へと転送するように構成されており、前記第１フレーム期間は、前記第１転送トランジスタ及び前記第２転送トランジスタがオフの状態で前記光電変換部が前記信号電荷の蓄積を開始する第１時刻から、前記第１時刻の後に前記第１転送トランジスタが最初にオンになる第２時刻までの期間であって、前記信号電荷が前記光電変換部のみにおいて保持される第１期間と、前記第２時刻から、前記第１期間の後に前記第１転送トランジスタが最初にオンになる第３時刻までの期間であって、前記信号電荷が前記光電変換部及び前記第１保持部において保持される第２期間と、を含み、前記垂直走査回路は、少なくとも１つの行において、前記第１フレーム期間の前記第１期間の間に前記第４転送トランジスタをオンにすることにより、前記第２フレーム期間の間に生じた前記信号電荷を前記第２保持部から前記出力部へ出力するように構成されていることを特徴とする。
また、本発明に係る撮像装置の制御方法は、照射された光を光電変換して生じた信号電荷を蓄積する光電変換部と、前記光電変換部から転送される前記信号電荷を保持する第１保持部及び第２保持部と、前記第１保持部又は前記第２保持部が保持する前記信号電荷の電荷量に基づく信号を列信号線に出力する出力部と、前記光電変換部から前記第１保持部へ前記信号電荷を転送する第１転送トランジスタと、前記光電変換部から前記第２保持部へ前記信号電荷を転送する第２転送トランジスタと、前記第１保持部から前記出力部へ前記信号電荷を転送する第３転送トランジスタと、前記第２保持部から前記出力部へ前記信号電荷を転送する第４転送トランジスタと、を有する行列状に配された複数の画素を備え、前記光電変換部の蓄積容量が前記第１保持部の蓄積容量及び前記第２保持部の蓄積容量よりも小さい撮像装置の制御方法であって、第１フレーム期間の間に生じた前記信号電荷を前記第１保持部が保持するステップであって、前記第１フレーム期間の間に、前記第１転送トランジスタを複数回、オン及びオフに制御することにより、前記第１フレーム期間の間に生じた前記信号電荷を、前記複数回の転送動作によって前記第１保持部へと転送するように構成されており、前記第１フレーム期間が、前記第１転送トランジスタ及び前記第２転送トランジスタがオフの状態で前記光電変換部が前記信号電荷の蓄積を開始する第１時刻から、前記第１時刻の後に前記第１転送トランジスタが最初にオンになる第２時刻までの期間であって、前記信号電荷が前記光電変換部のみにおいて保持される第１期間と、前記第２時刻から、前記第１期間の後に前記第１転送トランジスタが最初にオンになる第３時刻までの期間であって、前記信号電荷が前記光電変換部及び前記第１保持部において保持される第２期間と、を含む、ステップと、前記第１フレーム期間よりも前の期間であって、前記第１フレーム期間と重ならない第２フレーム期間の間に生じた前記信号電荷を前記第２保持部が保持するステップと、少なくとも１つの行において、前記第１フレーム期間の前記第１期間の間に前記第４転送トランジスタをオンに制御することにより、前記第２フレーム期間の間に生じた前記信号電荷を前記第２保持部から前記出力部へ出力するステップと、を有することを特徴とする。
本発明によれば、画素サイズを大きくすることなく、蓄積期間の長い高画質な映像を撮像できる撮像装置、撮像装置の制御方法を得ることができる。
本発明の第１実施形態に係る撮像装置の概略構成を表すブロック図である。 本発明の第１実施形態に係る撮像装置における画素の等価回路を表す図である。 本発明の第１実施形態に係る撮像装置の画素の断面構造を模式的に表す図である。 本発明の第１実施形態に係る撮像装置の動作を模式的に示す図である。 本発明の第１実施形態に係る撮像装置の制御信号のタイミングチャートである。 本発明の第１実施形態に係る撮像装置の画素信号の読み出し動作のタイミングチャートである。 本発明の第２実施形態に係る撮像装置の動作を模式的に示す図である。 本発明の第２実施形態に係る撮像装置の制御信号のタイミングチャートである。 本発明の第３実施形態に係る撮像装置の制御信号のタイミングチャートである。 本発明の第４実施形態に係る撮像システムのブロック図である。
前述のように、特にグローバル電子シャッタ動作を行う撮像装置においては、光電変換部の蓄積容量を大きくして画素サイズを大きくするか、光電変換部の蓄積期間を短くして映像の画質を低下させるか、のいずれかを受け入れる必要があった。しかしながら、一層の高画素化が求められる現在の撮像装置の状況において、画素サイズを大きくすることは受け入れ難い。一方で、光電変換部の蓄積期間が短くなると、画質が低下するだけでなく、ジャーキネスと呼ばれるコマ送り動画のような滑らかさに欠けた映像となってしまう。
そこで、本発明の一つの実施形態に係る撮像装置では、このような課題を解決するために、１つの画素に２つの保持部を有している。そして、光電変換部に生じた信号電荷を２つの保持部がフレーム期間毎に交互に保持するようにしている。この構成により、光電変換部に生じた信号電荷を一方の保持部へ転送して保持しつつ、他方の保持部から信号電荷を読み出すことができる。すなわち、信号電荷の保持と信号電荷の読み出しとを並行して行うことができる。この結果、光電変換部の蓄積容量を大きくすることなく、信号電荷の蓄積が行われずに情報が欠落する期間をなくすことができる。
また、本発明の別の実施形態に係る撮像装置では、光電変換部に蓄積された信号電荷を排出するオーバーフロートランジスタを有し、１フレーム内に分散して設けた複数の蓄積期間の長さを、オーバーフロートランジスタを制御して調整している。これにより、疑似的に光電変換部の感度を調整するのと同じ効果を得ることができる。
以下、本発明の具体的な実施形態について図面を用いて説明する。本発明は、以下に説明される実施形態に限定されず、例えば、以下のいずれか実施形態の一部又は全部の構成を、他の実施形態一部又は全部の構成と組み合わせたり置換したりしてもよい。
（第１実施形態）
図１は、本実施形態に係る撮像装置の概略構成を表すブロック図である。撮像装置は画素部１００、垂直走査回路１０１、列増幅回路１０２、水平走査回路１０３、出力回路１０４、制御回路１０５を備える。画素部１００は、行列状に配置された複数の画素１０を備える。垂直走査回路１０１は、画素１０に含まれる複数のトランジスタをオン（導通状態）又はオフ（非導通状態）に制御するための制御信号を供給する。画素１０の各列には列信号線５が設けられており、画素１０からの信号が列ごとに列信号線５に読み出される。列増幅回路１０２は、列信号線５に出力された画素信号を増幅し、画素１０のリセット時の信号及び光電変換時の信号に基づく相関二重サンプリング処理などの処理を行う。水平走査回路１０３は、列増幅回路１０２の増幅器に接続されたスイッチと、該スイッチをオン又はオフに制御するための制御信号を供給する。出力回路１０４は、バッファアンプ、差動増幅器などから構成され、列増幅回路１０２からの画素信号を撮像装置の外部の信号処理部に出力する。なお、撮像装置の内部の列増幅回路１０２は、偽信号成分の補正などの信号処理を行う信号処理回路の機能を含んでもよい。また、ＡＤ変換部を更に撮像装置に設けることにより、撮像装置がデジタルの画素信号を出力する構成であってもよい。
図２は、本実施形態に係る撮像装置における画素１０の等価回路を示す。図２には、行方向及び列方向に２次元配列された複数の画素１０のうち、３行×３列の９個の画素１０が示されている。しかしながら、これは複数の画素１０の一部を示す例示であり撮像装置は更に多くの画素を有し得る。各画素１０は、光電変換部１、第１保持部２Ａ、第２保持部２Ｂ、浮遊拡散部３、第１転送トランジスタＭ１Ａ、第２転送トランジスタＭ１Ｂ、第３転送トランジスタＭ２Ａ、第４転送トランジスタＭ２Ｂを備える。更に、各画素１０は、増幅トランジスタＭ３、選択トランジスタＭ４、リセットトランジスタＭ５、オーバーフロートランジスタＭ６を備える。
光電変換部１は、入射光を光電変換するとともに、光電変換により生成された信号電荷を蓄積する。第１転送トランジスタＭ１Ａ（第１転送スイッチ）は、オンとなることにより光電変換部１の信号電荷を第１保持部２Ａに転送する。第２転送トランジスタＭ１Ｂ（第２転送スイッチ）は、オンとなることにより光電変換部１の信号電荷を第２保持部２Ｂに転送する。第１保持部２Ａ及び第２保持部２Ｂは、光電変換部１から転送された信号電荷を保持する。第３転送トランジスタＭ２Ａ（第３転送スイッチ）及び第４転送トランジスタＭ２Ｂ（第４転送スイッチ）は、オンとなることにより第１保持部２Ａ及び第２保持部２Ｂの電荷を増幅トランジスタＭ３の浮遊拡散部３にそれぞれ転送する。増幅トランジスタＭ３のドレインは電源電圧線４に接続され、ソースは選択トランジスタＭ４を介して列信号線５に接続されている。列信号線５には定電流源１６が接続されている。出力信号Ｖｏｕｔは、各列の列信号線５を介して列増幅回路１０２に出力される。リセットトランジスタＭ５（リセットスイッチ）は、オンとなることにより浮遊拡散部３の電圧をリセットする。オーバーフロートランジスタＭ６（排出スイッチ）のソースは光電変換部１、ドレインは電源ノードに接続されており、ゲートには制御信号ＯＦＧが印加される。オーバーフロートランジスタＭ６がオンとなることにより、光電変換部１の電荷を電源ノードなどのオーバーフロードレインに排出することができる。オーバーフロートランジスタＭ６をオンからオフへ制御することで、光電変換部１による電荷の蓄積が開始される。これにより、蓄積期間の長さを自由に設定することが可能となる。
以下の説明において、浮遊拡散部３、増幅トランジスタＭ３、選択トランジスタＭ４、リセットトランジスタＭ５を併せて出力部と称することがある。また、浮遊拡散部３及び増幅トランジスタＭ３は、転送された電荷に基づく電圧を出力する増幅部として機能する。入射光により光電変換部１での光電変換で得られる信号電荷を実信号電荷と称する。これに対し、光電変換部１以外の部分、例えば第１保持部２Ａ、第２保持部２Ｂで光電変換が起こることにより生じる電荷、電荷のリークで生じる電荷等のノイズ成分の電荷を偽信号電荷と称し、上述の実信号電荷と区別して説明する。第１保持部２Ａで生じる偽信号電荷を第１の偽信号電荷と呼び、第２保持部２Ｂで生じる偽信号電荷を第２の偽信号電荷と呼ぶこともある。
なお、選択トランジスタＭ４を設けずに浮遊拡散部３の信号を読み出してもよい。また、オーバーフロートランジスタＭ６を設けることは必須ではなく、オーバーフロートランジスタＭ６を省略してもよい。オーバーフロートランジスタＭ６を省略する場合、例えば、第１転送トランジスタＭ１Ａをオンからオフへ制御することで、光電変換部１による電荷の蓄積が開始され、蓄積期間の長さを設定することが可能である。この構成では、蓄積期間の長さを設定するための各トランジスタの動作方法に制約が生じるが、素子数が削減されるため、レイアウトの自由度が向上する。
また、別の変形例として、光電変換部からの電荷排出先を半導体基板とするバーティカルオーバーフローと呼ばれる構成を採用してもよい。この構成では、基板表面に配置される素子数が削減されるため、レイアウトの自由度が向上する。
同一行に配置された画素１０に対しては共通の制御信号が垂直走査回路１０１から供給される。すなわち、第ｍ行に配置された複数の画素１０の各々に含まれる第１転送トランジスタＭ１Ａのゲートには、制御信号ＴＸ１Ａ（ｍ）が供給される。同様に、第ｍ行の第２転送トランジスタＭ１Ｂのゲートには、制御信号ＴＸ１Ｂ（ｍ）が供給される。第ｍ行の第３転送トランジスタＭ２Ａのゲートには、制御信号ＴＸ２Ａ（ｍ）が供給される。第ｍ行の第４転送トランジスタＭ２Ｂのゲートには、制御信号ＴＸ２Ｂ（ｍ）が供給される。第ｍ行の選択トランジスタＭ４のゲートには、制御信号ＳＥＬ（ｍ）が供給される。第ｍ行のリセットトランジスタＭ５のゲートには、制御信号ＲＥＳ（ｍ）が供給される。第ｍ行のオーバーフロートランジスタＭ６のゲートには、制御信号ＯＦＧ（ｍ）が供給される。なお、各制御信号の添字ｍは行番号を示している。本明細書では特定の行に係る制御信号であることを明示する必要がある場合に添字を付すものとし、その必要がない場合には添字を省略することもある。
これらのトランジスタは、各制御信号がハイレベルのときにオンとなり、ローレベルのときにオフとなる。各行の制御信号を同時にオン又はオフに制御することにより、複数の画素１０における蓄積期間が実質的に同一となるように撮像装置を制御することができる。このような構成により、複数の画素における光電変換の期間を実質的に一致させるグローバル電子シャッタ動作を行うことができる。
なお、本実施形態において、蓄積期間が同一あるいは一致するというときの同時性は、実用上問題のない程度であればよい。複数の画素１０を完全に同時に駆動するとドライバーに負荷がかかるため、この負荷を軽減するために一部の画素１０で小さな時間差を設ける構成としてもよい。また、図２の回路では複数の画素１０の各々が増幅部を有しているが、複数の画素１０に１つの増幅部が共有されていてもよい。また、画素部１００には、図２に示す画素１０のような有効画素の他に、光電変換部１が遮光された遮光画素、光電変換部１を有さないダミー画素などのように画像を構成するための信号を出力しない画素も含まれ得る。
図３は、本実施形態に係る撮像装置における画素１０の断面構造を模式的に示す図である。
光電変換部１は、Ｐ型のウェル領域１４に配され、Ｎ型の半導体領域１１とＰ型の半導体領域１２を有している。半導体領域１１と半導体領域１２はＰＮ接合を形成し、埋め込み型のフォトダイオード構造を構成している。入射光はＰＮ接合において光電変換され、光電変換により生じた電荷がＮ型の半導体領域１１に蓄積される。このとき、Ｐ型の半導体領域１２によってＰＮ接合界面が基板内に埋め込まれているため、ノイズが抑制される。
光電変換部１の下面には、Ｎ型の半導体領域１３が配される。半導体領域１３の不純物濃度は、同じＮ型の半導体領域１１の不純物濃度より低い。これにより、半導体基板内の深い位置で生じた電荷は半導体領域１３に捉えられるため、ノイズが抑制される。半導体領域１３はＰ型であってもよい。更に、半導体領域１３の下面には、電荷に対するポテンシャルバリアとなるＰ型の半導体領域１５が配される。
第１保持部２Ａ及び第２保持部２Ｂは、Ｐ型のウェル領域１４に配されたＮ型の半導体領域２１Ａ及び２１Ｂをそれぞれ有する。光電変換部１から転送された電荷は半導体領域２１Ａ又は２１Ｂに保持される。本実施形態では、半導体領域２１Ａ及び２１Ｂの不純物濃度は同じＮ型の半導体領域１１の不純物濃度よりも高い。
ゲート電極４０Ａは、半導体領域１２と半導体領域２１Ａとの間のウェル領域１４の上側にゲート絶縁膜を介して配され、第１転送トランジスタＭ１Ａのゲートを構成する。ゲート電極４０Ｂは、半導体領域１２と半導体領域２１Ｂとの間のウェル領域１４の上側にゲート絶縁膜を介して配され、第２転送トランジスタＭ１Ｂのゲートを構成する。第１転送トランジスタＭ１Ａ及び第２転送トランジスタＭ１Ｂは、各々のゲート電極４０Ａ及び４０Ｂの電圧が所定の閾値以上である場合にオン状態となる。このとき、第１転送トランジスタＭ１Ａは、光電変換部１に蓄積された電荷を第１保持部２Ａに転送させ、第２転送トランジスタＭ１Ｂは、光電変換部１に蓄積された電荷を第２保持部２Ｂに転送させる。一方、第１転送トランジスタＭ１Ａ及び第２転送トランジスタＭ１Ｂは、ゲート電極４０Ａ及び４０Ｂの電圧が所定の閾値未満である場合にはオフ状態となる。
ゲート電極５０Ａは、半導体領域２１Ａと浮遊拡散部３との間のウェル領域１４の上側にゲート絶縁膜を介して配され、第３転送トランジスタＭ２Ａのゲートを構成する。ゲート電極５０Ｂは、半導体領域２１Ｂと浮遊拡散部３との間のウェル領域１４の上側にゲート絶縁膜を介して配され、第４転送トランジスタＭ２Ｂのゲートを構成する。第３転送トランジスタＭ２Ａ及び第４転送トランジスタＭ２Ｂは、各々のゲート電極５０Ａ及び５０Ｂの電圧が所定の閾値以上である場合にオン状態となる。このとき、第３転送トランジスタＭ２Ａは、第１保持部２Ａの電荷を浮遊拡散部３に転送させ、第４転送トランジスタＭ２Ｂは、第２保持部２Ｂの電荷を浮遊拡散部３に転送させる。一方、第３転送トランジスタＭ２Ａ及び第４転送トランジスタＭ２Ｂは、ゲート電極５０Ａ及び５０Ｂの電圧が所定の閾値以下である場合にはオフ状態となる。また、ゲート電極４０Ａ、４０Ｂ、５０Ａ及び５０Ｂに負の電圧を与えることにより、ゲート電極下部の表面近傍にホールを誘起させることができる。これにより、界面で発生するノイズを抑制することができる。
ここで、第１転送トランジスタＭ１Ａ及び第２転送トランジスタＭ１Ｂがオンである場合、半導体領域２１Ａ及び半導体領域２１Ｂからそれぞれ電荷がリークすることによって微小なノイズが生じ得る。一方、第１転送トランジスタＭ１Ａ及び第２転送トランジスタＭ１Ｂがオフである場合には、半導体領域２１Ａ及び半導体領域２１Ｂの表面にそれぞれホールが誘起されるので、このようなノイズは抑制される。したがって、第１転送トランジスタＭ１Ａ及び第２転送トランジスタＭ１Ｂは、オンの期間がなるべく短くなるように制御されることが好ましい。
遮光部２０３は、例えばタングステン、アルミニウム等のように可視光を通し難い金属で形成され、第１保持部２Ａ及び第２保持部２Ｂを含む半導体領域を遮光する。遮光部２０３は、光電変換部１の上に開口部２０４を有している。開口部２０４の上には、可視光のうち特定の波長域を通過させるカラーフィルタ１０ａと、入射光を集光するマイクロレンズ１０ｂとが配される。
なお、浮遊拡散部３は、図３では左右の２つの領域に分かれて描かれているが、実際には１つの領域、あるいは相互に電気的に接続された領域となっており、図２に示すように等価回路上は１つの領域となっている。また、リセットトランジスタＭ５、オーバーフロートランジスタＭ６等は図示されていないが、光電変換部１等と同一基板上に配され得る。例えば、リセットトランジスタＭ５、オーバーフロートランジスタＭ６等は、図３の奥行き方向等に配され得る。また、図３は画素１０の構造の一例として、表面照射型の画素１０を示しているが、画素１０は裏面照射型であってもよい。また、第１保持部２Ａ及び第２保持部２ＢはＰ型のウェル領域１４上に形成されているが、Ｎ型のウェル領域上に形成されてもよい。この場合、Ｎ型とＰ型は逆となり、第１保持部２Ａ及び第２保持部２Ｂには、電子の代わりにホールが保持される。また、画素１０に供給される制御信号のハイレベルとローレベルが逆になる。
図４は、本実施形態に係る撮像装置の動作を模式的に示す図であって、第ｎフレームから第ｎ＋１フレームまでの撮像動作を示している。カッコ内の数字はフレーム番号を表し、例えば（ｎ）は、第ｎフレーム期間に生じた信号電荷に関する動作であることを意味している。
図４には、各フレーム期間に発生した信号電荷を光電変換部１に蓄積する蓄積期間、第１保持部２Ａに保持する保持期間、第２保持部２Ｂに保持する保持期間、第１保持部２Ａから読み出す期間ＴＲＡ、第２保持部２Ｂから読み出す期間ＴＲＢ、を示している。ここで、読み出し期間ＴＲＡ、ＴＲＢは、それぞれ、複数の画素１０の第１保持部２Ａ、第２保持部２Ｂに対する読み出し動作が順次行われる期間である。読み出し期間ＴＲＡ、ＴＲＢには、第３転送トランジスタＭ２Ａ及び第４転送トランジスタＭ２Ｂを用いた信号電荷の転送期間や、増幅トランジスタＭ３を用いた信号の出力期間が含まれる。これらのトランジスタの動作は、垂直走査回路１０１が出力する制御信号により制御される。以下、本実施形態の撮像装置における画素１０の動作について、図４を参照しながら説明する。
本実施形態では、光電変換部１に生じる１フレーム分の信号電荷を、ｋ回に分けて光電変換部１から第１保持部２Ａ又は第２保持部２Ｂへ転送する。蓄積期間のフレーム番号の下側には、フレーム期間内における各蓄積期間の順を示す番号１〜ｋを示している。オーバーフロートランジスタＭ６が時刻ＴＡ０にオフされると、光電変換部１は、第ｎフレームにおける第１回の蓄積期間を開始する。これにより、第１回の信号電荷の蓄積期間ＴＡ０〜ＴＡ１に発生した信号電荷が、各画素１０の光電変換部１に蓄積される。続いて、第１転送トランジスタＭ１Ａが、複数の画素１０で同時に時刻ＴＡ１にオンされてオフされると、光電変換部１が蓄積している信号電荷が、待機状態となっている第１保持部２Ａへ転送される。
その後の時刻ＴＡ２、…、ＴＡｋにおいても同様に、それぞれの蓄積期間に生じた信号電荷が、複数の画素１０で同時に第１保持部２Ａへ転送される。図４には各転送タイミングを矢印で示している。第ｎフレームにおける第ｋ回の蓄積期間ＴＡｋ−１〜ＴＡｋに生じた信号電荷が第１保持部２Ａへ転送されると、第ｎフレームが終了する。図４では、ｋ回の蓄積期間の長さを等しくしたが、これに限定されるものではなく、蓄積期間毎に長さを異ならせてもよい。
他方、時刻ＴＡ０における第２保持部２Ｂには、前の第ｎ−１フレーム期間中において光電変換部１に発生した信号電荷が保持されている。各行の画素１０の第４転送トランジスタＭ２Ｂが順次オンされると、各行の第２保持部２Ｂが保持する信号電荷が、浮遊拡散部３へ順次転送される。これと並行して、列増幅回路１０２は、浮遊拡散部３に転送された信号電荷に基づく画素信号を、画素１０の出力部を介して順次読み出す。各行の第２保持部２Ｂは、保持する信号電荷が読み出されると順次待機状態となる。このように、第ｎ−１フレーム期間に発生して第２保持部２Ｂに保持されている信号電荷が、図４に示す第ｎフレーム期間の読み出し期間ＴＲＢにおいて読み出される。
その後、オーバーフロートランジスタＭ６が時刻ＴＢ０にオフされると、光電変換部１は、次の第ｎ＋１フレームにおける第１回の蓄積期間を開始する。そして、第ｎフレームと同様の撮像動作が、第ｎ＋１フレーム期間、第ｎ＋２フレーム期間、…と、フレーム期間毎に第１保持部２Ａと第２保持部２Ｂを交互に用いながら繰り返して行われる。例えば、第ｎフレーム期間に発生して第１保持部２Ａに保持される信号電荷は、図４に示す第ｎ＋１フレーム期間の読み出し期間ＴＲＡにおいて読み出される。
本実施形態では、このように、光電変換によって生じた信号電荷を光電変換部１に蓄積しつつ、１フレーム分の信号電荷を複数回に分けて光電変換部１から第１保持部２Ａ又は第２保持部２Ｂへ転送する。これにより、光電変換部の蓄積容量を、第１保持部２Ａ及び第２保持部２Ｂの保持容量よりも小さくすることができる。光電変換部の蓄積容量と第１保持部２Ａ及び第２保持部２Ｂの保持容量の比は、１：ｋである場合に最も効率よく信号電荷を蓄積及び保持することができる。
また、本実施形態では、光電変換部に生じた信号電荷を、第１保持部２Ａと第２保持部２Ｂでフレーム期間毎に交互に保持している。これにより、光電変換部１に生じた信号電荷を一方の保持部へ転送しつつ、他方の保持部から信号電荷を読み出すことができる。すなわち、信号電荷の保持と信号電荷の読み出しとを並行して行うことができる。この結果、光電変換部の蓄積容量を大きくすることなく、信号電荷の蓄積が行われずに情報が欠落する期間をなくすことができる。
なお、図４には、第１行の画素１０から順に読み出しを行う動作例を示したが、これに限定されるものではなく、読み出しはそれぞれの画素１０に対して少なくとも１回行われればよく、読み出しの順序は問わない。
図５は、本実施形態に係る撮像装置のタイミングチャートであって、垂直走査回路１０１が出力する制御信号のタイミングチャートを示す。図５には、特に、第ｍ−１〜第ｍ＋１行の画素１０を制御する制御信号ＯＦＧ、ＴＸ１Ａ、ＴＸ１Ｂ、ＴＸ２Ａ、ＴＸ２Ｂを示しているが、第ｍ−１〜第ｍ＋１行以外の制御信号も同様である。図４と同様に、カッコ内の数字はフレーム番号を表し、例えば（ｎ）は、第ｎフレーム期間に生じた信号電荷に関する動作であることを意味している。また、フレーム期間の下側にはフレーム期間内における各蓄積期間の順を示す番号１〜ｋを示している。
前述のように、制御信号ＯＦＧは、オーバーフロートランジスタＭ６のゲートに印加される。また、制御信号ＴＸ１Ａ、ＴＸ１Ｂ、ＴＸ２Ａ、ＴＸ２Ｂは、第１転送トランジスタＭ１Ａ、第２転送トランジスタＭ１Ｂ、第３転送トランジスタＭ２Ａ、第４転送トランジスタＭ２Ｂのそれぞれのゲートに印加される。垂直走査回路１０１が制御信号をハイレベルとすると対応するトランジスタがオンとなり、垂直走査回路１０１が制御信号をローレベルとすると対応するトランジスタがオフとなる。
オーバーフロートランジスタＭ６が、制御信号ＯＦＧによって時刻ＴＡ０前に所定の期間オンされて時刻ＴＡ０にオフされると、光電変換部１が蓄積する信号電荷と残存する電荷が排出されて、第ｎフレームにおける第１回の蓄積期間が開始する。続いて、第１転送トランジスタＭ１Ａが、制御信号ＴＸ１Ａによって時刻ＴＡ１、ＴＡ２、…、ＴＡｋの所定の転送回数ｋ回に渡ってオン及びオフされると、第ｎフレームのそれぞれの蓄積期間に生じた信号電荷が第１保持部２Ａへ転送される。
他方、時刻ＴＡ０から時刻ＴＡＫまでの第ｎフレーム期間において、制御信号ＴＸ２Ｂによって各行の画素１０の第４転送トランジスタＭ２Ｂが順次オンされると、各行の第２保持部２Ｂが保持する信号電荷が、浮遊拡散部３へ順次転送されて読み出される。図５には、第ｍ行の画素１０の第４転送トランジスタＭ２Ｂがオンされた後にオフされるタイミングＴＢｔｘ（ｍ）を示している。各行の第２保持部２Ｂからの読み出しは順番に行われるので、第ｍ行と第ｍ＋１行とでは、第４転送トランジスタＭ２Ｂがオフされるタイミングが異なっている。
第ｎフレーム期間における各行の第２保持部２Ｂに対する読み出しが終了すると、オーバーフロートランジスタＭ６が、制御信号ＯＦＧによって時刻ＴＢ０前に所定の期間オンされて時刻ＴＢ０にオフされる。これにより、光電変換部１が蓄積している信号電荷と残存する電荷が排出され、次の第ｎ＋１フレームにおける第１回の蓄積期間が開始する。その後、第ｎフレームと同様の撮像動作が、第ｎ＋１フレーム期間、第ｎ＋２フレーム期間、…と、フレーム期間毎に第１保持部２Ａと第２保持部２Ｂを交互に用いながら繰り返して行われる。
図６は、本実施形態に係る制御信号のタイミングチャートであって、画素信号の読み出しの動作を表している。以下、第１保持部２Ａに対して行われる１行分の読み出し動作を説明する。第２保持部２Ｂに対して行われる読み出しは、第３転送トランジスタＭ２Ａ、制御信号ＴＸ２Ａ、第１保持部２Ａをそれぞれ第４転送トランジスタＭ２Ｂ、制御信号ＴＸ２Ｂ、第２保持部２Ｂと読み替えることにより理解され得るので、説明を省略する。
図６には、選択トランジスタＭ４に供給される制御信号ＳＥＬ、リセットトランジスタＭ５に供給される制御信号ＲＥＳ、第３転送トランジスタＭ２Ａに供給される制御信号ＴＸ２Ａが示されている。第３転送トランジスタＭ２Ａ、選択トランジスタＭ４、リセットトランジスタＭ５はそれぞれに対応する制御信号がハイレベルのときにオンになり、ローレベルのときにオフになる。
以下、図１及び図６を参照しながら、画素信号の読み出しの動作を説明する。まず、垂直走査回路１０１は、制御信号ＳＥＬをハイレベルとすることで、選択トランジスタＭ４をオンとし、信号を読み出す画素１０を選択する。次に、垂直走査回路１０１は、制御信号ＲＥＳをハイレベルとし、リセットトランジスタＭ５をオンにする。リセットトランジスタＭ５がオンとなることで、浮遊拡散部３の電圧が電源電圧にリセットされる。リセットトランジスタＭ５がオフとなった後、列増幅回路１０２は列信号線５から、リセット時の画素信号の読み出し（Ｎ読み）を行う。垂直走査回路１０１は制御信号ＴＸ２Ａをハイレベルとすることで、第３転送トランジスタＭ２Ａをオンとし、第１保持部２Ａの信号電荷を浮遊拡散部３へ転送する。列増幅回路１０２は列信号線５から画素信号の読み出し（Ｓ読み）を行う。このようにして読み出された画素信号は列増幅回路１０２あるいは出力回路１０４において相関二重サンプリング処理され、出力回路１０４から出力される。なお、画素信号をＡＤ変換した後に相関二重サンプリング処理を行ってもよい。
以上のように、本実施形態では、光電変換部に生じた信号電荷を、フレーム期間毎に第１保持部又は第２保持部において交互に保持するとともに、光電変換部から信号電荷が転送されない期間において信号電荷を出力部へ出力する。これにより、画素サイズを大きくすることなく、蓄積期間の長い高画質な映像を撮像できる撮像装置、撮像装置の制御方法を得ることができる。
本実施形態の撮像装置は、特にグローバル電子シャッタ動作において優れた効果が得られるが、これに限定されるものではない。例えばローリングシャッタの動作モードであってもよい。ローリングシャッタとは、画素の光電変換部１による電荷の蓄積を、行毎あるいは複数行毎に順次開始する動作モードである。その後、画素１０の第１転送トランジスタＭ１Ａ、第２転送トランジスタＭ１Ｂを、行毎あるいは複数行毎に順次、オンに制御する。
（第２実施形態）
以下、第２実施形態に係る撮像装置について説明する。先の第１実施形態では、１フレーム期間が開始してから終了するまでオーバーフロートランジスタＭ６をオフのままとした。これに対し、本実施形態では、オーバーフロートランジスタＭ６を１フレーム期間に複数回オン及びオフすることによって、光電変換部１の蓄積期間の長さを調整する。以下、第１実施形態と異なる構成を中心に説明し、第１実施形態と同様の構成の説明に関しては省略する。
図７は、本実施形態に係る撮像装置の動作を模式的に示す図である。また、図８は、本実施形態に係る撮像装置のタイミングチャートである。図７及び図８に示す本実施形態のタイミングチャートは、オーバーフロートランジスタＭ６を１フレーム期間に複数回オン及びオフしている点が、図４及び図５に示した第１実施形態のタイミングチャートと異なる。具体的には、第ｎフレーム期間の第１回の蓄積期間において、オーバーフロートランジスタＭ６を、時刻ＴＯ１前にオンして時刻ＴＯ１にオフしている。オーバーフロートランジスタＭ６がオンしている時刻ＴＯ１前〜時刻ＴＯ１の間は、光電変換部１に生じた信号電荷がオーバーフロードレインへ排出されるので、第１回の蓄積期間が開始するタイミングを時刻ＴＡ０から時刻ＴＯ１へ遅らせることができる。第２回以降の蓄積期間についても同様である。これにより、蓄積期間の長さを調整することができる。
本実施形態では、複数回の蓄積期間が１フレーム期間内に分散して配置された上で、蓄積期間の長さが調整されるので、１つの蓄積期間において瞬間的な強いノイズが発生した場合でも、他の蓄積期間にその影響が波及することを防ぐことができる。例えば、フリッカーと呼ばれる入射光のちらつきや、フラッシュの閃光などの瞬間的な強い光によって、１つの蓄積期間において光電変換部１の蓄積容量がオーバーフローしても、その他の蓄積期間においては信号電荷を正常に蓄積することができる。このように、本実施形態では、瞬間的な強いノイズに対する耐性を向上させることができる。
以上のように、本実施形態では、光電変換部に蓄積されている電荷を排出するオーバーフロートランジスタを有している。そして、蓄積期間を、オーバーフロートランジスタをオフしてから第１転送トランジスタ又は第２転送トランジスタをオンするまでの期間として制御している。これにより、光電変換部の蓄積期間の長さを動的に調整することができる。
（第３実施形態）
以下、第３実施形態に係る撮像装置について説明する。本実施形態では、第２実施形態とは別の、オーバーフロートランジスタＭ６を制御して光電変換部１の蓄積期間の長さを調整する方法について説明する。以下、第２実施形態と異なる構成を中心に説明し、第２実施形態と同様の構成の説明については省略する。
図９は、本実施形態に係る撮像装置のタイミングチャートである。図９に示す本実施形態のタイミングチャートは、オーバーフロートランジスタＭ６をオンしている期間をより長くしている点が、図８に示した第２実施形態のタイミングチャートと異なる。具体的には、第ｎフレーム期間の第１回の蓄積期間において、オーバーフロートランジスタＭ６を、時刻ＴＡ０前にオンして時刻ＴＯ１にオフしている。オーバーフロートランジスタＭ６がオンしている時刻ＴＡ０前〜時刻ＴＯ１の間は、光電変換部１に生じた信号電荷がオーバーフロードレインへ排出されるので、第１回の蓄積期間が開始するタイミングを時刻ＴＡ０から時刻ＴＯ１へ遅らせることができる。第２回以降の蓄積期間についても同様である。
また、図９では、時刻ＴＡ１にオーバーフロートランジスタＭ６をオンして、第１回の蓄積期間を時刻ＴＡ１に終了させている。この際、オーバーフロートランジスタＭ６を時刻ＴＡ１より前にオンすることで、第１回の蓄積期間が終了するタイミングを時刻ＴＡ１より早めることもできる。第２回以降の蓄積期間についても同様である。これにより、蓄積期間の長さを調整することができる。
例えば太陽光などの非常に強い光が、オーバーフロートランジスタＭ６をオフしている間において生じると、光電変換部１に多量の電荷が発生して溢れ、第１保持部２Ａ又は２Ｂに漏れ込んで偽信号となり画質を低下させる。本実施形態ではオーバーフロートランジスタＭ６をオンしている期間を第２実施形態よりも長くしているため、このような偽信号による画質の低下を抑制することができる。
また、本実施形態では、１フレーム期間内に複数回の蓄積期間が分散して配置されるので、複数回の蓄積期間の長さを一様に増減させることにより、１フレーム期間内に蓄積される電荷量を概ね時間的に一様に増減させることができる。すなわち、疑似的に光電変換部の感度を調整したのと同じ効果を得ることができる。
これにより、例えば、蓄積期間の長さをフレーム毎に変化させて感度が異なる複数の画像を生成し、これらの画像を合成することによって、ＨＤＲ画像（Ｈｉｇｈ Ｄｙｎａｍｉｃ Ｒａｎｇｅ）を得ることができる。また、この際、例えばフレーム間の蓄積期間の長さの変化幅に上限を設けて、蓄積期間の長さをフレーム毎に徐々に変化させることにより、光電変換部の疑似的な感度が急激に変化するのを緩和することもできる。
光電変換部の感度は、撮像装置にＮＤフィルタ等を設けて調整することも可能であるが、必要なＮＤフィルタの数だけコストが増大してしまう。また、ＮＤフィルタを設ける代わりに、絞りにより光量を調整することも可能であるが、絞りで調整した場合は被写界深度が変化してしまうために映像に違和感が生じる懸念がある。本実施形態では、オーバーフロートランジスタを制御するだけで光電変換部の感度を調整することができるので、新たにＮＤフィルタ等を追加する必要がなく撮像装置を低コスト化できる。
以上のように、本実施形態では、オーバーフロートランジスタをオフしてからオンするまでの期間として蓄積期間を制御している。これにより、光電変換部の蓄積期間の長さを動的に調整することができる。
（第４実施形態）
以下、第４実施形態に係る撮像システムについて、図１０を用いて説明する。本実施形態の撮像システムは、第１〜第３実施形態の撮像装置を備えるものであり、例えば、デジタルスチルカメラ、デジタルカムコーダ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、撮像システムには、レンズなどの光学系と撮像装置とを備えるカメラモジュールも含まれる。図１０には、撮像システムの一例としてデジタルスチルカメラのブロック図を示す。図１０に示す撮像システムは、レンズ保護バリア１００１、レンズ１００２、絞り１００３、撮像装置１００４、信号処理部１００７を備える。また、タイミング発生部１００８、制御部１００９、メモリ部１０１０、記録媒体Ｉ／Ｆ部１０１１、記録媒体１０１２、外部Ｉ／Ｆ部１０１３を備える。
レンズ保護バリア１００１は、レンズ１００２を保護する。レンズ１００２は、被写体の光学像を撮像装置１００４に結像させる。絞り１００３は、レンズ１００２を通った光量を可変する。撮像装置１００４は、第１〜第３実施形態で説明した撮像装置であって、レンズ１００２により結像された光学像を画像データに変換する。信号処理部１００７は、撮像装置１００４から出力された撮像データに対して、各種の補正やデータ圧縮を行う。タイミング発生部１００８は、撮像装置１００４及び信号処理部１００７に対して各種タイミング信号を出力する。制御部１００９は、デジタルスチルカメラ全体を制御する。メモリ部１０１０は、画像データを一時的に記憶する。記録媒体Ｉ／Ｆ部１０１１は、記録媒体１０１２の記録又は読み出しを行う。記録媒体１０１２は、撮像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。外部Ｉ／Ｆ部１０１３は、外部コンピュータ等と通信する。
なお、タイミング信号は撮像システムの外部から供給されてもよく、本実施形態の撮像システムは、少なくとも撮像装置１００４と、撮像装置１００４から出力された撮像信号を処理する信号処理部１００７とを備えていればよい。ＡＤ変換部は、撮像装置１００４の半導体基板に設けられていてもよく、撮像装置１００４の半導体基板とは別の半導体基板に設けられていてもよい。また、撮像装置１００４と信号処理部１００７とは、同一の半導体基板に形成されていてもよい。
（その他の実施形態）
上述の実施形態は本発明の例示に過ぎず、本発明の趣旨を逸脱しない範囲で変更実施が可能である。上述の実施形態においては、光電変換部１に生じた電子−ホール対のうちの電子の電荷量を測定する構成を示したが、ホールの電荷量を測定する構成としてもよい。この場合、画素１０を構成するトランジスタの導電型は、上述の実施形態の説明とは逆の導電型になる。また、トランジスタのソースとドレインは、トランジスタの導電型等に応じて置換され得ることもある。
１ ：光電変換部
２Ａ ：第１保持部
２Ｂ ：第２保持部
３ ：浮遊拡散部
４ ：電源電圧線
５ ：列信号線
１０ ：画素
１０１ ：垂直走査回路
１０３ ：水平走査回路
Ｍ１Ａ ：第１転送トランジスタ
Ｍ１Ｂ ：第２転送トランジスタ
Ｍ２Ａ ：第３転送トランジスタ
Ｍ２Ｂ ：第４転送トランジスタ
Ｍ３ ：増幅トランジスタ
Ｍ４ ：選択トランジスタ
Ｍ５ ：リセットトランジスタ
Ｍ６ ：オーバーフロートランジスタ

Claims (14)

  1. 照射された光を光電変換して生じた信号電荷を蓄積する光電変換部と、前記光電変換部から転送される前記信号電荷を保持する第１保持部及び第２保持部と、前記第１保持部又は前記第２保持部が保持する前記信号電荷の電荷量に基づく信号を列信号線に出力する出力部と、前記光電変換部から前記第１保持部へ前記信号電荷を転送する第１転送トランジスタと、前記光電変換部から前記第２保持部へ前記信号電荷を転送する第２転送トランジスタと、前記第１保持部から前記出力部へ前記信号電荷を転送する第３転送トランジスタと、前記第２保持部から前記出力部へ前記信号電荷を転送する第４転送トランジスタと、を有する行列状に配された複数の画素と、
    前記第１転送トランジスタ、前記第２転送トランジスタ、前記第３転送トランジスタ、及び前記第４転送トランジスタを制御する垂直走査回路と、を備え、
    前記光電変換部の蓄積容量は、前記第１保持部の蓄積容量及び前記第２保持部の蓄積容量よりも小さく、
    前記第１保持部は、第１フレーム期間の間に生じた前記信号電荷を保持し、
    前記第２保持部は、前記第１フレーム期間よりも前の期間であって、前記第１フレーム期間と重ならない第２フレーム期間の間に生じた前記信号電荷を保持し、
    前記垂直走査回路は、前記第１フレーム期間の間に、前記第１転送トランジスタを複数回、オン及びオフに制御することにより、前記第１フレーム期間の間に生じた前記信号電荷を、前記複数回の転送動作によって前記第１保持部へと転送するように構成されており、
    前記第１フレーム期間は、
    前記第１転送トランジスタ及び前記第２転送トランジスタがオフの状態で前記光電変換部が前記信号電荷の蓄積を開始する第１時刻から、前記第１時刻の後に前記第１転送トランジスタが最初にオンになる第２時刻までの期間であって、前記信号電荷が前記光電変換部のみにおいて保持される第１期間と、
    前記第２時刻から、前記第１期間の後に前記第１転送トランジスタが最初にオンになる第３時刻までの期間であって、前記信号電荷が前記光電変換部及び前記第１保持部において保持される第２期間と、を含み、
    前記垂直走査回路は、少なくとも１つの行において、前記第１フレーム期間の前記第１期間の間に前記第４転送トランジスタをオンにすることにより、前記第２フレーム期間の間に生じた前記信号電荷を前記第２保持部から前記出力部へ出力するように構成されている
    ことを特徴とする撮像装置。
  2. 前記第１保持部及び前記第２保持部は、前記光電変換部から転送される前記信号電荷を保持するフレーム期間の次のフレーム期間において、保持している前記信号電荷を前記出力部へ出力する
    ことを特徴とする請求項１に記載の撮像装置。
  3. 前記垂直走査回路は、前記第１転送トランジスタ及び前記第２転送トランジスタを制御して、前記光電変換部が前記信号電荷を蓄積する蓄積期間を、前記複数の画素間で一致させる
    ことを特徴とする請求項１又は２に記載の撮像装置。
  4. 前記垂直走査回路は、前記第１転送トランジスタ及び前記第２転送トランジスタを制御して、１フレーム期間に前記光電変換部に発生する前記信号電荷を、複数回に分けて前記光電変換部から前記第１保持部又は前記第２保持部へ転送する
    ことを特徴とする請求項３に記載の撮像装置。
  5. 前記画素は、前記光電変換部が蓄積する前記信号電荷を排出するオーバーフロートランジスタを更に有し、
    前記垂直走査回路は、前記オーバーフロートランジスタを制御して、前記複数回の前記蓄積期間の長さを調整する
    ことを特徴とする請求項４に記載の撮像装置。
  6. 前記蓄積期間を、前記オーバーフロートランジスタをオフしてから前記第１転送トランジスタ又は前記第２転送トランジスタをオンするまでの期間として制御する
    ことを特徴とする請求項５に記載の撮像装置。
  7. 前記蓄積期間を、前記オーバーフロートランジスタをオフしてからオンするまでの期間として制御する
    ことを特徴とする請求項５に記載の撮像装置。
  8. 前記蓄積期間の長さをフレーム毎に変化させる
    ことを特徴とする請求項５から７のいずれか１項に記載の撮像装置。
  9. 前記蓄積期間の長さをフレーム毎に変化させて得られた複数の画像からＨＤＲ画像を合成する
    ことを特徴とする請求項８に記載の撮像装置。
  10. 前記第１保持部又は前記第２保持部に前記信号電荷を保持している保持期間が、前記蓄積期間よりも長い
    ことを特徴とする請求項３から９のいずれか１項に記載の撮像装置。
  11. 前記第１フレーム期間と前記第２フレーム期間とが交互に行われる
    ことを特徴とする請求項１から１０のいずれか１項に記載の撮像装置。
  12. 前記垂直走査回路は、前記第２フレーム期間の間に、前記第２転送トランジスタを複数回、オン及びオフに制御することにより、前記第２フレーム期間の間に生じた前記信号電荷を、前記複数回の転送動作によって前記第２保持部へと転送するように構成されており、
    前記第２フレーム期間は、
    前記第１転送トランジスタ及び前記第２転送トランジスタがオフの状態で前記光電変換部が前記信号電荷の蓄積を開始する第４時刻から、前記第４時刻の後に前記第２転送トランジスタが最初にオンになる第５時刻までの期間であって、前記信号電荷が前記光電変換部のみにおいて保持される第３期間と、
    前記第５時刻から、前記第３期間の後に前記第２転送トランジスタが最初にオンになる第６時刻までの期間であって、前記信号電荷が前記光電変換部及び前記第２保持部において保持される第４期間と、を含み、
    前記垂直走査回路は、前記第２フレーム期間の前記第３期間の間に前記第３転送トランジスタをオンにすることにより、前記第１フレーム期間の間に生じた前記信号電荷を前記第１保持部から前記出力部へ出力するように構成されている
    ことを特徴とする請求項１１に記載の撮像装置。
  13. 照射された光を光電変換して生じた信号電荷を蓄積する光電変換部と、前記光電変換部から転送される前記信号電荷を保持する第１保持部及び第２保持部と、前記第１保持部又は前記第２保持部が保持する前記信号電荷の電荷量に基づく信号を列信号線に出力する出力部と、前記光電変換部から前記第１保持部へ前記信号電荷を転送する第１転送トランジスタと、前記光電変換部から前記第２保持部へ前記信号電荷を転送する第２転送トランジスタと、前記第１保持部から前記出力部へ前記信号電荷を転送する第３転送トランジスタと、前記第２保持部から前記出力部へ前記信号電荷を転送する第４転送トランジスタと、を有する行列状に配された複数の画素を備え、前記光電変換部の蓄積容量が前記第１保持部の蓄積容量及び前記第２保持部の蓄積容量よりも小さい撮像装置の制御方法であって、
    第１フレーム期間の間に生じた前記信号電荷を前記第１保持部が保持するステップであって、前記第１フレーム期間の間に、前記第１転送トランジスタを複数回、オン及びオフに制御することにより、前記第１フレーム期間の間に生じた前記信号電荷を、前記複数回の転送動作によって前記第１保持部へと転送するように構成されており、前記第１フレーム期間が、
    前記第１転送トランジスタ及び前記第２転送トランジスタがオフの状態で前記光電変換部が前記信号電荷の蓄積を開始する第１時刻から、前記第１時刻の後に前記第１転送トランジスタが最初にオンになる第２時刻までの期間であって、前記信号電荷が前記光電変換部のみにおいて保持される第１期間と、
    前記第２時刻から、前記第１期間の後に前記第１転送トランジスタが最初にオンになる第３時刻までの期間であって、前記信号電荷が前記光電変換部及び前記第１保持部において保持される第２期間と、を含む、ステップと、
    前記第１フレーム期間よりも前の期間であって、前記第１フレーム期間と重ならない第２フレーム期間の間に生じた前記信号電荷を前記第２保持部が保持するステップと、
    少なくとも１つの行において、前記第１フレーム期間の前記第１期間の間に前記第４転送トランジスタをオンに制御することにより、前記第２フレーム期間の間に生じた前記信号電荷を前記第２保持部から前記出力部へ出力するステップと、
    を有することを特徴とする撮像装置の制御方法。
  14. 請求項１から１２のいずれか１項に記載の撮像装置と、
    前記撮像装置から出力される信号を処理する信号処理装置と、
    を備えることを特徴とする撮像システム。
JP2016116352A 2016-06-10 2016-06-10 撮像装置、撮像装置の制御方法、及び撮像システム Active JP6727938B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016116352A JP6727938B2 (ja) 2016-06-10 2016-06-10 撮像装置、撮像装置の制御方法、及び撮像システム
US15/584,718 US10498979B2 (en) 2016-06-10 2017-05-02 Image pickup apparatus, method for controlling image pickup apparatus, and image pickup system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016116352A JP6727938B2 (ja) 2016-06-10 2016-06-10 撮像装置、撮像装置の制御方法、及び撮像システム

Publications (3)

Publication Number Publication Date
JP2017220896A JP2017220896A (ja) 2017-12-14
JP2017220896A5 JP2017220896A5 (ja) 2019-09-12
JP6727938B2 true JP6727938B2 (ja) 2020-07-22

Family

ID=60573239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016116352A Active JP6727938B2 (ja) 2016-06-10 2016-06-10 撮像装置、撮像装置の制御方法、及び撮像システム

Country Status (2)

Country Link
US (1) US10498979B2 (ja)
JP (1) JP6727938B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7193907B2 (ja) 2017-01-23 2022-12-21 キヤノン株式会社 固体撮像装置
JP6957157B2 (ja) 2017-01-26 2021-11-02 キヤノン株式会社 固体撮像装置、撮像システム、および固体撮像装置の製造方法
JP6701108B2 (ja) 2017-03-21 2020-05-27 キヤノン株式会社 固体撮像装置及び撮像システム
JP6929114B2 (ja) 2017-04-24 2021-09-01 キヤノン株式会社 光電変換装置及び撮像システム
US10818715B2 (en) 2017-06-26 2020-10-27 Canon Kabushiki Kaisha Solid state imaging device and manufacturing method thereof
JP6987562B2 (ja) 2017-07-28 2022-01-05 キヤノン株式会社 固体撮像素子
WO2019065866A1 (ja) * 2017-09-29 2019-04-04 株式会社ニコン 撮像素子
JP7091080B2 (ja) 2018-02-05 2022-06-27 キヤノン株式会社 装置、システム、および移動体
JP7108421B2 (ja) 2018-02-15 2022-07-28 キヤノン株式会社 撮像装置及び撮像システム
JP7161317B2 (ja) 2018-06-14 2022-10-26 キヤノン株式会社 撮像装置、撮像システム及び移動体
JP7356214B2 (ja) 2018-09-04 2023-10-04 キヤノン株式会社 撮像装置、その製造方法及びカメラ
JP7292868B2 (ja) 2018-12-18 2023-06-19 キヤノン株式会社 検出器
FR3091116A1 (fr) 2018-12-19 2020-06-26 Stmicroelectronics (Grenoble 2) Sas Procédé et architecture de lecture de capteur d’images
JP7237622B2 (ja) 2019-02-05 2023-03-13 キヤノン株式会社 光電変換装置
WO2020241287A1 (ja) 2019-05-31 2020-12-03 パナソニックセミコンダクターソリューションズ株式会社 固体撮像装置、撮像装置および撮像方法
JP7531272B2 (ja) 2019-11-15 2024-08-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP2022119066A (ja) 2021-02-03 2022-08-16 キヤノン株式会社 撮像装置、撮像システムおよび移動体
JP2024115946A (ja) 2023-02-15 2024-08-27 キヤノン株式会社 撮像装置及びその制御方法、画像処理装置、プログラム及び記憶媒体
JP2024115947A (ja) 2023-02-15 2024-08-27 キヤノン株式会社 撮像装置及びその制御方法、画像処理装置、プログラム及び記憶媒体

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078037A (en) * 1998-04-16 2000-06-20 Intel Corporation Active pixel CMOS sensor with multiple storage capacitors
US7286174B1 (en) * 2001-06-05 2007-10-23 Dalsa, Inc. Dual storage node pixel for CMOS sensor
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
US20050157194A1 (en) * 2004-01-06 2005-07-21 Altice Peter P.Jr. Imager device with dual storage nodes
JP2008028678A (ja) * 2006-07-20 2008-02-07 Pentax Corp 撮像素子
JP4818018B2 (ja) 2006-08-01 2011-11-16 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP5132102B2 (ja) 2006-08-01 2013-01-30 キヤノン株式会社 光電変換装置および光電変換装置を用いた撮像システム
JP5127536B2 (ja) 2008-03-31 2013-01-23 キヤノン株式会社 固体撮像装置の駆動方法及び撮像システム
JP4494492B2 (ja) 2008-04-09 2010-06-30 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP5213501B2 (ja) 2008-04-09 2013-06-19 キヤノン株式会社 固体撮像装置
JP4759590B2 (ja) 2008-05-09 2011-08-31 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP2009278241A (ja) 2008-05-13 2009-11-26 Canon Inc 固体撮像装置の駆動方法および固体撮像装置
US8730382B2 (en) * 2008-06-04 2014-05-20 Honda Motor Co., Ltd. Charge accumulating and splitting imaging device
JP5279352B2 (ja) 2008-06-06 2013-09-04 キヤノン株式会社 固体撮像装置
KR101094246B1 (ko) * 2009-03-16 2011-12-19 이재웅 넓은 동적범위를 갖는 씨모스 이미지 센서
JP2010268080A (ja) 2009-05-12 2010-11-25 Canon Inc 固体撮像装置
KR20120112778A (ko) 2010-02-05 2012-10-11 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 고체 촬상 장치, 화소 신호를 독출하는 방법, 화소
KR101241471B1 (ko) * 2011-04-11 2013-03-11 엘지이노텍 주식회사 픽셀, 픽셀 어레이, 픽셀 어레이를 포함하는 이미지센서 및 이미지센서의 구동방법
JP5808162B2 (ja) 2011-06-23 2015-11-10 キヤノン株式会社 撮像素子、撮像装置及び撮像素子の駆動方法
JP2013093553A (ja) 2011-10-04 2013-05-16 Canon Inc 光電変換装置及びその製造方法、並びに光電変換システム
JP5967944B2 (ja) 2012-01-18 2016-08-10 キヤノン株式会社 固体撮像装置およびカメラ
JP6053505B2 (ja) 2012-01-18 2016-12-27 キヤノン株式会社 固体撮像装置
JP5893573B2 (ja) 2012-02-09 2016-03-23 キヤノン株式会社 固体撮像装置
JP5893550B2 (ja) 2012-04-12 2016-03-23 キヤノン株式会社 撮像装置及び撮像システム
JP2014049727A (ja) 2012-09-04 2014-03-17 Canon Inc 固体撮像装置
DE102013217278B4 (de) * 2012-09-12 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung
KR20150000250A (ko) * 2013-06-24 2015-01-02 삼성전자주식회사 단위 픽셀 및 그것을 포함하는 이미지 센서
US9182490B2 (en) * 2013-11-27 2015-11-10 Semiconductor Components Industries, Llc Video and 3D time-of-flight image sensors
JP6245997B2 (ja) 2014-01-16 2017-12-13 キヤノン株式会社 固体撮像装置及び撮像システム
JP6261361B2 (ja) 2014-02-04 2018-01-17 キヤノン株式会社 固体撮像装置およびカメラ
JP5968350B2 (ja) 2014-03-14 2016-08-10 キヤノン株式会社 撮像装置、および、撮像システム
JP6595750B2 (ja) 2014-03-14 2019-10-23 キヤノン株式会社 固体撮像装置及び撮像システム
JP6274567B2 (ja) 2014-03-14 2018-02-07 キヤノン株式会社 固体撮像装置及び撮像システム
JP6541347B2 (ja) 2014-03-27 2019-07-10 キヤノン株式会社 固体撮像装置および撮像システム
JP6548391B2 (ja) 2014-03-31 2019-07-24 キヤノン株式会社 光電変換装置および撮像システム
JP2016058538A (ja) 2014-09-09 2016-04-21 キヤノン株式会社 固体撮像装置およびカメラ
JP6452381B2 (ja) * 2014-10-23 2019-01-16 キヤノン株式会社 撮像装置
JP6417197B2 (ja) 2014-11-27 2018-10-31 キヤノン株式会社 固体撮像装置
US9591247B2 (en) * 2014-12-22 2017-03-07 Google Inc. Image sensor having an extended dynamic range upper limit
JP6506614B2 (ja) 2015-05-14 2019-04-24 キヤノン株式会社 固体撮像装置およびカメラ
JP2016218115A (ja) 2015-05-14 2016-12-22 キヤノン株式会社 光学素子の設計方法、光学素子アレイ、センサアレイおよび撮像装置
US9768213B2 (en) 2015-06-03 2017-09-19 Canon Kabushiki Kaisha Solid-state image sensor and camera
US9578265B2 (en) * 2015-06-11 2017-02-21 Stmicroelectronics (Grenoble 2) Sas Double charge storage area image capture device pixel structure
JP6541523B2 (ja) 2015-09-11 2019-07-10 キヤノン株式会社 撮像装置、撮像システム、および、撮像装置の制御方法
JP6570384B2 (ja) 2015-09-11 2019-09-04 キヤノン株式会社 撮像装置及び撮像システム
US10205894B2 (en) 2015-09-11 2019-02-12 Canon Kabushiki Kaisha Imaging device and imaging system
JP2017059589A (ja) 2015-09-14 2017-03-23 キヤノン株式会社 固体撮像素子及び撮像装置
US9838637B2 (en) 2015-10-21 2017-12-05 Canon Kabushiki Kaisha Solid-state image sensor, method of controlling the same, image sensing system, and camera

Also Published As

Publication number Publication date
JP2017220896A (ja) 2017-12-14
US10498979B2 (en) 2019-12-03
US20170359538A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
JP6727938B2 (ja) 撮像装置、撮像装置の制御方法、及び撮像システム
JP6541523B2 (ja) 撮像装置、撮像システム、および、撮像装置の制御方法
JP6776011B2 (ja) 撮像装置及び撮像システム
JP6688165B2 (ja) 撮像装置及び撮像システム
US9894295B2 (en) Imaging device and imaging system
JP5516960B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
US7787037B2 (en) Imaging method that continuously outputs a signal based on electric charges generated by a selected pixel unit without performing an operation of deselecting the selected pixel unit
US9924106B2 (en) Image pickup apparatus and image pickup system with increased saturation charge quantity of pixels
US9794497B2 (en) Solid-state imaging device controlling read-out of signals from pixels in first and second areas
JP6734649B2 (ja) 撮像装置、撮像システム、及び、撮像装置の制御方法
KR20140136445A (ko) 고체 촬상 소자, 고체 촬상 소자의 구동 방법, 및 전자 기기
JP2016005068A (ja) 固体撮像装置および電子機器
JP2013005396A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP6376785B2 (ja) 撮像装置、および、撮像システム
JP5780025B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP5885431B2 (ja) 撮像素子及び撮像装置
JP6012196B2 (ja) 光電変換装置の駆動方法
JP2018082295A (ja) 撮像装置及び撮像システム
JP2016167773A (ja) 撮像装置及び撮像装置の処理方法
WO2014196176A1 (ja) 固体撮像素子および撮像装置
JP3977342B2 (ja) 固体撮像装置の設計方法及び撮像システム
JP6676317B2 (ja) 撮像装置、および、撮像システム
JP2011055345A (ja) 撮像装置
JP5672363B2 (ja) 固体撮像素子およびカメラシステム
JP4542063B2 (ja) 固体撮像装置およびそれを用いた撮像システム

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20171214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200701

R151 Written notification of patent or utility model registration

Ref document number: 6727938

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151