JP4403687B2 - 固体撮像装置およびその駆動制御方法 - Google Patents
固体撮像装置およびその駆動制御方法 Download PDFInfo
- Publication number
- JP4403687B2 JP4403687B2 JP2002271025A JP2002271025A JP4403687B2 JP 4403687 B2 JP4403687 B2 JP 4403687B2 JP 2002271025 A JP2002271025 A JP 2002271025A JP 2002271025 A JP2002271025 A JP 2002271025A JP 4403687 B2 JP4403687 B2 JP 4403687B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- unit
- unnecessary
- signal
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 62
- 238000000034 method Methods 0.000 title claims description 25
- 238000009825 accumulation Methods 0.000 claims description 101
- 238000003860 storage Methods 0.000 claims description 100
- 230000004888 barrier function Effects 0.000 claims description 38
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000007599 discharging Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 description 53
- 230000037433 frameshift Effects 0.000 description 33
- 238000012545 processing Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 25
- 239000010410 layer Substances 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 13
- 230000000875 corresponding effect Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 8
- 230000003213 activating effect Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 101000836649 Homo sapiens Selenoprotein V Proteins 0.000 description 2
- 102100027056 Selenoprotein V Human genes 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 238000010408 sweeping Methods 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 101100256578 Homo sapiens SELENOH gene Proteins 0.000 description 1
- 102100023840 Selenoprotein H Human genes 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
- H04N25/623—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by evacuation via the output or reset lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
Description
【０００１】
【発明の属する技術分野】
本発明は、単位画素が複数配置された撮像素子を有して成る固体撮像装置およびその駆動制御方法に関する。より詳細には、ＭＯＳ型やＣＭＯＳ型など、単位画素からの画素信号をアドレス制御にて読み出す方式の固体撮像装置における不要電荷の排出処理技術に関する。
【０００２】
【従来の技術】
撮像部内に複数の光電変換素子（フォトダイオードなど）から成る電荷生成部から画素信号を読み出す際、画素位置をアドレス制御によりコントロールして読み出す方式の固体撮像装置として、ＭＯＳ型やＣＭＯＳ型（以下特に断りのない限り、ＭＯＳ型で代表して説明する）のものがある。たとえば、単位画素が２次元マトリクス状に配設されたものを、Ｘ−Ｙアドレス型固体撮像装置と称している。
【０００３】
アドレス型固体撮像装置は、たとえば画素を選択するスイッチング素子や、信号電荷を読み出すスイッチング素子にＭＯＳトランジスタが用いられている。また、水平走査回路や垂直走査回路にＭＯＳトランジスタが用いられ、スイッチング素子と一連の構成で製造を行なうことができる利点を有している。
【０００４】
そして、たとえばＭＯＳ型固体撮像装置では、各単位画素がＭＯＳトランジスタを有して構成され、光電変換により画素に蓄積された信号電荷を画素信号生成部に読み出して、信号電荷を電流信号や電圧信号に変換して出力する構成となっている。
【０００５】
画素信号生成部からは、光電変換によって単位画素に蓄積される電荷量に対してほぼ線形な出力信号が得られ、単位画素に蓄積できる電荷量によって撮像素子のダイナミックレンジが決定され、この撮像素子のダイナミックレンジは、画素の飽和信号量とノイズレベルで決まる。
【０００６】
従来の単位画素が行列状に２次配列されたＸ−Ｙアドレス型のＭＯＳ型の撮像装置においては、電子シャッタを行なうために、たとえば信号電荷の読み出しが行なわれない水平ブランキング期間に、１行分の画素から不要な信号電荷を信号線にリセット（排出）するものがある。
【０００７】
ところで、電子シャッタのシャッタ速度、すなわち画素の蓄積時間に相当する時間は、信号電荷の排出時点から信号電荷の読み出し時点までで決まるため、水平方向の右と左で蓄積時間が異なってしまうという問題がある。すなわち、水平走査パルスで出力される画素の蓄積時間はそれが出力されるタイミングに比例して蓄積時間が変わってくる。
【０００８】
シャッタ速度が遅くて画素の蓄積時間が充分長く設定されている際には蓄積時間の差は無視できるが、シャッタ速度がシャッタ速度が水平走査期間とさして変わらないほど速く設定されると、蓄積時間差がライン方向（行方向）のシェーディングとなって画像に現れ問題となってくる。
【０００９】
この問題を解決するには、電子シャッタ動作を行なったときの各画素の露光蓄積時間が一定となるようにする（同時刻露光する）グローバルシャッタという機能を実現する構成が提案されている。たとえば、画素ごとに、電荷生成部と画素信号生成部との間に電荷蓄積部を設け、全画素を同時に露光した後、電荷生成部にて生成された信号電荷を同時に電荷蓄積部に転送させる構造のものが提案されている（たとえば米国特許第５，９８６，２９７号参照）。
【００１０】
この方式では、電荷生成部の光電変換素子に光が入射することで発生した信号電荷を全画素同時に一旦電荷蓄積部に転送して蓄積させておき、所定の読出タイミングで順次画素信号に変換するようにしている。また、この方式では、転送後に光電変換素子に光が入射することで、電荷生成部に蓄積される電荷を、次の露光蓄積に先立って排出させる。
【００１１】
これにより、電荷蓄積部に蓄積された信号電荷量に応じた画素信号が得られ、露光後の電荷蓄積部への転送タイミングを調整することで、露光蓄積時間差を生じることのない電子シャッタ機能を実現することができる。
【００１２】
【発明が解決しようとする課題】
しかしながら、電荷生成部の光電変換素子に強い光が入射すると、光電変換素子で蓄積できる最大電荷量以上の電荷が生成されることで、その電荷が光電変換素子から溢れ出し、転送ゲートやチャネルストップ領域を通って、画素信号生成部や隣接画素内の電荷生成部などへ流出してしまう、いわゆる「ブルーミング現象」が問題となる。光電変換素子で得た信号電荷を全画素同時に一旦電荷蓄積部に転送させるなどによりグローバルシャッタ機能を実現する構造においても同様に「ブルーミング現象」が生じる。
【００１３】
「ブルーミング現象」が生じると、撮像画像に白い帯状または白い円状パターンが観察され、画質が劣化する。特に、電荷蓄積部を設けてグローバルシャッタ機能を実現する構造のものでは、電荷生成部で生成された過剰電荷が自身の画素内の電荷蓄積部にも溢れ出す。前述のように、電荷蓄積部に蓄積された信号電荷量に応じて画素信号を得るので、ブルーミング現象が自身の画素そのものの信号成分を変化させることになる。また、信号電荷を電荷蓄積部に転送した後に光電変換素子に光が入射することで生じる電荷が電荷蓄積部に漏れると、「ブルーミング現象」と同様の問題（疑似ブルーミング現象）が生じる。
【００１４】
本発明は、上記事情に鑑みてなされたものであり、簡単な構造や制御方法にてブルーミング現象や疑似ブルーミング現象を抑制することのできる固体撮像装置およびその駆動制御方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
すなわち、本発明に係る固体撮像装置は、それぞれ画素に対応して、電荷を生成する電荷生成部、電荷生成部により生成された電荷を蓄積する電荷蓄積部、電荷生成部と電荷蓄積部との間に配設され電荷生成部により生成された電荷を電荷蓄積部に転送する転送ゲート部、および電荷蓄積部に蓄積した電荷に応じた画素信号を生成する画素信号生成部を含む単位画素を複数備えて成る固体撮像装置であって、単位画素ごとに、電荷生成部に対して隣接して配され、電荷生成部で生成された電荷であって画像形成に寄与しない不要電荷の流れを電気的障壁の高さに応じて遮断切替可能な不要電荷排出ゲート部と、不要電荷排出ゲート部に対して電荷生成部とは反対側に配設され、電荷生成部から不要電荷排出ゲート部を経由して掃き出された不要電荷を受け取る不要電荷ドレイン部とを備えた。不要電荷ドレイン部としては、たとえば電源供給部を使用すればよい。
【００１６】
本発明に係る固体撮像装置の駆動制御方法は、本発明に係る固体撮像装置を駆動制御する方法であって、電荷生成部が露光されることで生成された電荷を電荷生成部に蓄積する期間である露光蓄積時には電気的障壁が高くなるように不要電荷排出ゲート部をオフさせ、露光蓄積時を除く期間には電気的障壁が低くなるように不要電荷排出ゲート部をオンさせるようにした。
【００２１】
また本発明に係る固体撮像装置は、単位画素の不要電荷ゲート部を駆動制御する駆動制御部を単位画素と一体的に備えた構成のものとする。なお、駆動制御部は、不要電荷排出ゲート部に印加する電圧の大きさを所定のタイミングで切替駆動することで、不要電荷排出ゲート部における電気的障壁の高さを制御する。
【００２２】
また、駆動制御部は、電荷生成部が露光されることで生成された電荷を電荷生成部に蓄積する期間である露光蓄積時には電気的障壁が高くなるように不要電荷排出ゲート部をオフさせ、露光蓄積時を除く期間には電気的障壁が低くなるように不要電荷排出ゲート部をオンさせる。
【００３３】
また、駆動制御部は、不要電荷排出ゲート部がオンした状態では、電荷生成部を中心として電荷井戸が形成されるように制御する。
【００３４】
【作用】
上記構成の固体撮像装置やその駆動制御方法においては、先ず、アドレス制御にて読み出す方式の固体撮像装置の基本構成に加えて、単位画素ごとに、画像形成に寄与しない不要電荷の流れを電気的障壁の高さに応じて遮断切替可能な不要電荷排出ゲート部と、不要電荷排出ゲート部を経由して掃き出された不要電荷を受け取る不要電荷ドレイン部とを設けた。
【００３５】
そして、電荷生成部への露光蓄積期間には不要電荷排出ゲート部の電気的障壁が高くなり、露光蓄積時を除く期間にはその電気的障壁が低くなるように、不要電荷排出ゲート部へ印加する電圧の大きさを切替制御することで、不要電荷排出ゲート部をオンオフ制御（パルス駆動）する。
【００３６】
そして、露光蓄積期間には不要電荷排出ゲート部をオフさせることで電荷生成部を中心として電荷井戸を形成させる。この期間に過剰光が電荷生成部に照射されることで生成された電荷は、転送ゲート部を超えて電荷蓄積部へ、あるいは不要電荷排出ゲート部を超えて不要電荷ドレイン部に排出させることができる。
【００３７】
一方、露光蓄積期間を除く期間には不要電荷排出ゲート部をオンさせることで、この期間に電荷生成部にて生成された不要電荷の電荷蓄積部への漏れ込みを防止する。この不要電荷排出ゲート部をオンさせた状態では、電荷生成部をリセットしなくてもよい。つまり、電荷生成部を中心として電荷井戸が形成されるように制御してもかまわない。
【００３８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。なお、以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例である、ＣＭＯＳ撮像素子に適用した場合を例に説明する。
【００３９】
図１は、本発明の一実施形態に係る固体撮像装置の概略構成図である。固体撮像装置１は、画素が行および列状に配列され、この画素からの信号出力が電圧信号であって、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理機能部が各列ごとに設けられたカラム型のものである。
【００４０】
すなわち、図１に示すように、固体撮像装置１は、複数の単位画素３が行および列状に配列された撮像部１０と、撮像部１０の外側に設けられた駆動制御部７と、ＣＤＳ処理部２６とを備えている。駆動制御部７としては、たとえば、水平走査回路１２と垂直走査回路１４とを備える。図１では、簡単のため行および列の一部を省略して示しているが、現実には、各行や各列には、数十から数千の画素が配置される。
【００４１】
また、駆動制御部７の他の構成要素として、水平走査回路１２、垂直走査回路１４、およびＣＤＳ処理部２６に所定タイミングのパルス信号を供給するタイミングジェネレータ２０が設けられている。
【００４２】
これらの駆動制御部７の各要素は、撮像部１０とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成される。
【００４３】
単位画素３は、垂直列選択のための垂直制御線１５を介して垂直走査回路１４と、垂直信号線１９を介してＣＤＳ処理部２６と、それぞれ接続されている。
【００４４】
水平走査回路１２や垂直走査回路１４は、たとえばシフトレジスタによって構成され、タイミングジェネレータ２０から与えられる駆動パルスに応答してシフト動作（走査）を開始するようになっている。このため、垂直制御線１５には、単位画素３を駆動するための種々のパルス信号が含まれる。後でも述べるが、それぞれのパルス信号を単位画素３に対して行方向および列方向の何れに配するか（パルス信号の配線方法）は自由である。
【００４５】
ＣＤＳ処理部２６は各列ごとに設けられており、タイミングジェネレータ２０から与えられるサンプルパルスＳＨＰとサンプルパルスＳＨＤといった２つのサンプルパルスに基づいて、垂直信号線１９を介して入力された電圧モードの画素信号に対して、画素リセット直後の信号レベル（ノイズレベル）と信号レベルとの差分をとる処理を行なうことで、固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise ）やリセットノイズといわれるノイズ信号成分を取り除く。なお、ＣＤＳ処理部２６の後段には、必要に応じてＡＧＣ(Auto Gain Control) 回路やＡＤＣ(Analog Digital Converter)回路などを設けることも可能である。
【００４６】
ＣＤＳ処理部２６により処理された電圧信号は、水平信号線１８に伝達され、その後、水平走査回路１２からの水平選択信号により駆動される図示しない水平選択スイッチを介して出力バッファ２４に入力され、撮像信号として図示しない外部回路に供給される。
【００４７】
つまり、カラム型の固体撮像装置１においては、単位画素３からの出力信号（電圧信号）が、垂直信号線１９→ＣＤＳ処理部２６→水平信号線１８→出力バッファ２４の順で出力される。その駆動は、１行分の画素出力信号を垂直信号線１９を介してパラレルにＣＤＳ処理部２６に送り、ＣＤＳ処理後の信号を水平信号線１８を介してシリアルに出力するようにする。垂直制御線１５は、各行の選択を制御するものである。
【００４８】
図２は、図１に示した固体撮像装置１の撮像部１０における単位画素３の第１実施形態の詳細例を示した図である。ここで図２（Ａ）は単位画素３（一部周辺部を含む）の基本的な等価回路図、図２（Ｂ）は断面図、図２（Ｃ）は単位画素３の一部分を変形した等価回路図である。
【００４９】
第１実施形態の単位画素３は、図２（Ａ）に示すように、光を電荷に変換する光電変換機能とともに、その電荷を蓄積する電荷蓄積機能の各機能を兼ね備えた電荷生成部３２と、電荷生成部３２に対して、電荷読出部（読出ゲート部）の一例である読出選択用トランジスタ３４、リセットゲート部の一例であるリセットトランジスタ３６、垂直選択用トランジスタ４０、およびフローティングディフュージョン３８の電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタ４２の４つのＭＯＳトランジスタを有する。
【００５０】
また、単位画素３は、電荷蓄積部の機能を備えた電荷注入部の一例であるフローティングディフュージョン３８とから成るＦＤＡ（Floating Diffusion Amp）構成の画素信号生成部５を有するものとなっている。なお、このような単位画素３の構成は、汎用的な４トランジスタ画素のＣＭＯＳセンサであって、従来からよく知られた構成である。
【００５１】
電荷生成部３２を構成するフォトダイオードＰＤのカソードには転送ゲート部４６のソースが接続されている。読出選択用トランジスタ３４は、ドレインが蓄積部であるフローティングディフュージョン３８に接続されている。
【００５２】
たとえば、単位画素３は、その断面図を図２（Ｂ）に示すように、シリコンからなる半導体基板ＮＳＵＢ（ｎ型のＳｉ基板）上にオーバーフローバリアを形成するｐ型層であるｐ型ウェル（Ｐ−Ｗｅｌｌ）が形成されている。そして、このｐ型ウェル上にｎ型層（Ｎ＋）が形成されることで、ｐｎ接合のフォトダイオードＰＤによる電荷生成部３２が構成されている。
【００５３】
なお、図２（Ｂ）では割愛しているが、単位画素３の最終的な構造としては、たとえば電荷生成部３２上に開口部を設け、この開口部を除く部分を遮光膜で覆うことで、電荷生成部３２以外の部分への外部光の入射を阻止する構造を採る。また、電荷生成部３２上には、カラーフィルタやマイクロレンズなどをオンチップにて形成する。
【００５４】
電荷生成部３２を構成するフォトダイオードＰＤは、界面準位によって発生する電荷の湧き出し（暗電流）を抑制するようにＳｉ界面をピニングさせるｐ型高濃度（ｐ++）層を正孔蓄積層として感光領域の基板表面側に付加形成した構造となっている。そして、この電荷生成部３２は、入射光をその光量に応じた電荷量の信号電荷に光電変換し、かつその信号電荷をｎ型層（Ｎ＋）に蓄積する。
【００５５】
そして、このフォトダイオードＰＤに対して図２（Ｂ）中左側に、読出選択用トランジスタ３４、フローティングディフュージョン３８を形成するＮ++層、リセットトランジスタ３６、電源ＶＤＤに接続されリセットドレインＲＤを形成するＮ++層、およびチャネルストップＣＳａを形成するＰ＋層およびＳｉＯ２層がこの順に水平方向（図の左方向）に形成されている。これらの構造は従来のＣＭＯＳ型固体撮像装置のそれと同じである。
【００５６】
読出選択用トランジスタ３４およびリセットトランジスタ３６の基板表面側には、たとえばポリシリコンによって単層もしくは２層構造にて形成された転送電極（ゲート電極）が配設されている。そして、読出選択用トランジスタ３４のゲート電極（特に読出ゲートＲＯＧという）には読出パルスが入力され、リセットトランジスタ３６のゲート電極（特にリセットゲートＲＧという）にはリセットパルスが入力される。
【００５７】
また、第１実施形態の単位画素３は、蓄積時間差を生じることのない電子シャッタ機能であるグローバルシャッタ機能を実現するために、単位画素３ごとに、電荷生成部３２の読出選択用トランジスタ３４と画素信号生成部５との間に電荷蓄積部４４と、全画素についての電荷生成部３２（フォトダイオードＰＤ）を露光した後その電荷生成部３２にて生成された信号電荷を同時に電荷蓄積部４４に転送させる転送ゲート部４６とを備えた構造となっている。電荷蓄積部４４は、１Ｈ（Ｈ：水平走査期間）以上の期間電荷を蓄積する部分である。
【００５８】
たとえば、単位画素３の断面図を図２（Ｂ）に示すように、フォトダイオードＰＤと読出選択用トランジスタ３４との間に、転送ゲート部４６および電荷蓄積部４４がこの順に水平方向（図の左方向）に形成されている。そして、読出選択用トランジスタ３４、電荷蓄積部４４、および転送ゲート部４６は、ソースおよびドレイン端子を共通とするマルチゲート構造となっている。そして、これらの３つの中間に配置される電荷蓄積部４４は、事実上、ゲートを持つＭＯＳダイオードとして構成されている。
【００５９】
転送ゲート部４６および電荷蓄積部４４の部分の基板表面側には、たとえばポリシリコンによって単層もしくは２層構造で形成された転送電極（ゲート電極）が配設されている。そして、転送ゲート部４６のゲート電極（特にフレームシフトゲートＦＳＧという）にはフレームシフトパルスが入力され、電荷蓄積部４４のゲート電極（特にストレージゲートＳＴＧという）にはストレージパルスが入力される。
【００６０】
なお、図２（Ｂ）に示した第１実施形態の単位画素３の素子構造では、電荷蓄積部４４がゲートを持つＭＯＳダイオードであり、電荷蓄積部４４のゲート電極下には電荷を蓄積する部分が形成される。
【００６１】
この場合、フォトダイオードＰＤと電荷蓄積部４４との間に配される転送ゲート部４６のゲート電極を、電荷蓄積部４４のゲート電極と共通にし、このゲート電極を電荷生成部３２の際まで延在するように形成した１枚ゲート構成にしている。この場合、当然に、フレームシフトパルスとストレージパルスとが共通に使用される。
【００６２】
この構造の転送ゲート部４６としての働きは、ｎ−またはｐ−によるイオンインプランテーションにて転送ゲート部４６と電荷蓄積部４４との不純物濃度差を付ける、あるいは、転送ゲート部４６と電荷蓄積部４４との酸化膜厚差を付ける、などによる障壁（ポテンシャル差）を付けることで行なうとよい。
【００６３】
なお、図２（Ｂ）に示すように、読出選択用トランジスタ３４やリセットトランジスタ３６の部分にも、ｎ−またはｐ−によるイオンインプランテーションをしておく。
【００６４】
１枚ゲート構成とした場合の電荷蓄積部４４および転送ゲート部４６近傍の等価回路図を図２（Ｃ）に示す。この１枚ゲート構成に限らず、電荷蓄積部４４と転送ゲート部４６の各ゲートを別々に設けた２枚ゲート構成としてもよい。ただし、２枚ゲート構成とすると、２つのゲート電極の加工位置ズレの問題や、電極間にギャップがあることにより、電荷生成部３２から電荷蓄積部４４に信号電荷を転送させ難い部分が生じる。
【００６５】
これに対して１枚ゲート構成とすると、単位画素３への配線を１つ減らすことやゲートと配線コンタクトを減らすことができる（図２（Ｃ）参照）。加えて、イオンインプランテーション量や酸化膜厚差を制御することでポテンシャル差を制御することができるので、素子の加工精度が高まる。また、ゲート電極間にギャップが生じないので、電荷生成部３２から電荷蓄積部４４への信号電荷の転送効率が高まる。
【００６６】
なお、１枚ゲート構成であるのか２枚ゲート構成であるのかに関わらず、電荷生成部３２のフォトダイオードＰＤと電荷蓄積部４４との間に配される転送ゲート部４６は、オフ状態でチャネルの表面が信号電荷とは反対の導電形の電荷を蓄積した状態を形成可能にする。また、読出選択用トランジスタ３４やリセットトランジスタ３６についても同様である。なお、このような状態を形成させるためにオフ時にゲート電極に印加する電圧は、各素子の不純物のイオン濃度（ドーズ量）やゲート電極の膜厚に依存する。
【００６７】
このようにゲート電極下のチャネル領域表面が反転状態になるよう所定の電位を印加してオフさせると界面準位が正孔で埋められる（ピニング；pinning という）。このため、電荷転送路としての転送ゲート部４６や読出選択用トランジスタ３４やリセットトランジスタ３６では、オフ時に所定の電位を印加することで界面準位が原因となって発生する暗電流を抑制することができる。
【００６８】
さらに、第１実施形態の単位画素３は、図２（Ａ）に示すように、電圧ポテンシャル（電気的障壁の高さ）に応じて電荷生成部３２で生成された画像形成に寄与しない不要電荷の流れを遮断切替可能な不要電荷排出ゲート部の一例である制御スイッチ４８を備えている。この制御スイッチ４８としては、たとえばＭＯＳトランジスタＰＤＳが使用される。第１実施形態においては、制御スイッチ４８の電荷生成部３２とは反対側に配設され、電荷生成部３２から制御スイッチ４８を経由して掃き出された不要電荷を受け取るアンチブルーミングドレインＡＢＤの機能を電源ＶＤＤがなすように構成されている。
【００６９】
つまり、制御スイッチ４８を構成するＭＯＳトランジスタＰＤＳは、ソースが電荷生成部３２を構成するフォトダイオードＰＤのカソードに接続され、ドレインが電源ＶＤＤに接続される。この構造は、ＣＣＤ型固体撮像装置の横型あるいは縦型オーバーフローコントロールに類似するものである。第１実施形態においては、アンチブルーミングドレイン（オーバーフロードレイン）ＡＢＤが電源ＶＤＤそののものとして使用されている。
【００７０】
ＭＯＳトランジスタＰＤＳのゲート電極（特にアンチブルーミングゲートＡＢＧという）には、このＭＯＳトランジスタＰＤＳをオンオフ（ｏｎ／ｏｆｆ）させるためのパルス信号（特にアンチブルーミングパルスという）が給電される。
【００７１】
たとえば、単位画素３の断面図を図２（Ｂ）に示すように、フォトダイオードＰＤに対して図２（Ｂ）中右側に、制御スイッチ４８としてのＭＯＳトランジスタＰＤＳと、電源ＶＤＤに接続されアンチブルーミングドレインＡＢＤを形成するＮ++層と、チャネルストップＣＳｂを形成するＰ＋層およびＳｉＯ２層がこの順に水平方向（図の右方向）に形成されている。チャネルストップＣＳｂは、当該単位画素３に隣接する他の単位画素３のチャネルストップＣＳａを意味する。
【００７２】
なお図２（Ｂ）に示すように、制御スイッチ４８用のＭＯＳトランジスタＰＤＳの部分には、ｎ−またはｐ−によるイオンインプランテーションをしておく。こうすることで、制御スイッチ４８を所定の電圧にてオフ状態とすることで、チャネルの表面が信号電荷とは反対の導電形の電荷（対向電荷）を蓄積した状態にすることができる。なお、このような状態を形成させるためにオフ時にゲート電極に印加する電圧は、素子の不純物のイオン濃度（ドーズ量）やゲート膜厚に依存する。
【００７３】
このようにゲート電極下のチャネル領域表面が反転状態になるよう所定の電位を印加して制御スイッチ４８をオフさせると、界面準位が正孔で埋められる（ピニング）。このため、電荷転送路としての制御スイッチ４８では、オフ時に界面準位が原因となって発生する暗電流を抑制することができる。
【００７４】
また、画素信号生成部５におけるリセットトランジスタ３６は、ソースがフローティングディフュージョン３８に、ドレインが電源ＶＤＤにそれぞれ接続され、ゲート（リセットゲートＲＧ）にはリセットパルスが入力される。このリセットトランジスタ３６は、フローティングディフュージョン３８を電源ＶＤＤにリセットするためにデプレッション型である。
【００７５】
垂直選択用トランジスタ４０は、ドレインが電源ＶＤＤに、ソースが増幅用トランジスタ４２のドレインにそれぞれ接続され、ゲート（特に垂直選択ゲートＳＥＬＶという）は垂直選択線５２に接続されている。この垂直選択線５２には、垂直選択信号が印加される。
【００７６】
増幅用トランジスタ４２は、ゲートがフローティングディフュージョン３８に接続され、ドレインが垂直選択用トランジスタ４０のソースに、ソースは画素線５１に接続されている。
【００７７】
各単位画素３の画素線５１は、他の単位画素３の画素線５１と共通に垂直線１９に接続され、列ごとに設けられたＣＤＳ処理部２６のうちの対応する列のものに接続されている。ＣＤＳ処理部２６の後段には、図示しない水平走査回路１２からの水平選択信号が入力される水平選択用トランジスタ５０が接続されている。
【００７８】
フレームシフトゲートＦＳＧに入力されるフレームシフトパルス、ストレージゲートＳＴＧに入力されるストレージパルス、読出ゲートＲＯＧに入力される読出パルス、リセットゲートＲＧに入力されるリセットパルス、垂直選択ゲートＳＥＬＶに入力される垂直選択信号、水平選択ゲートＳＥＬＨに入力される水平選択信号、およびアンチブルーミングゲートＡＢＧに入力されるアンチブルーミングパルスは、単位画素３に対して行方向もしくは列方向に配線される。
【００７９】
この構成において、電荷生成部３２のフォトダイオードＰＤに光が入射することで発生した信号電荷を転送ゲート部４６を介して全画素同時に一旦電荷蓄積部４４に転送して蓄積させておく。そして、読出選択用トランジスタ３４を介して所定の読出タイミングでフローティングディフュージョン３８に転送する。すなわち、フォトダイオードＰＤで光電変換によって発生し蓄積された信号電荷が、読出選択用トランジスタ３４を通してフローティングディフュージョン３８に注入される（読み出される）。
【００８０】
読出パルスが消滅すると、読出選択用トランジスタ３４がオフ状態となる。そして、垂直選択用トランジスタ４０がオンしている単位画素３では、フローティングディフュージョン３８に読み出された信号電荷は、その電荷量に応じて増幅用トランジスタ４２で増幅されて信号電圧に変換され画素線５１および垂直信号線１９を介してＣＤＳ処理部２６に伝達され、このＣＤＳ処理部２６を介して水平信号線１８に出力される。
【００８１】
また、リセットトランジスタ３６が電気的に導通すると、それまでフローティングディフュージョン３８に保持されていた電荷はリセットトランジスタ３６を介して電源ＶＤＤに流出する。その結果、フローティングディフュージョン３８の電位状態は初期のレベルに復帰させられる。
【００８２】
また、この構成では、電荷蓄積部４４への転送後にフォトダイオードＰＤに光が入射することで、電荷生成部３２に蓄積される電荷を、次の露光蓄積に先立って排出させる。これにより、電荷蓄積部４４に蓄積された信号電荷量に応じた画素信号が増幅用トランジスタ４２から得られ、露光後の電荷蓄積部４４への転送タイミングを調整することで、露光蓄積時間差を生じることのないグローバル電子シャッタ機能を実現することができる。
【００８３】
さらに、この構成においては、電荷生成部３２のフォトダイオードＰＤを露光して信号電荷をそのフォトダイオードＰＤに蓄積する露光蓄積期間には制御スイッチ４８を構成するＭＯＳトランジスタＰＤＳをと転送ゲート部４６とをオフさせておく。そして、この露光蓄積期間では、フォトダイオードＰＤ周辺の電気的障壁は、制御スイッチ４８により形成されるゲート部よりも転送ゲート部４６の方が浅くなるようにすればよい。
【００８４】
つまり、露光蓄積期間における電荷生成部３２の蓄積飽和電荷量を規定する要因である電気的障壁は、転送ゲート部４６の方が制御スイッチ４８により形成されるゲート部よりも優先的となるようにする。換言すれば、少なくとも電荷生成部３２の飽和電荷量を決定するのは制御スイッチ４８により形成されるゲート部単体ではなく、露光蓄積期間における電荷蓄積部４４へのブルーミング現象により決定されるということである。
【００８５】
そして、電荷生成部３２にて得た信号電荷を電荷蓄積部４４に全画素同時に転送させた後には、制御スイッチ４８のＭＯＳトランジスタＰＤＳをオンさせる。このとき、電気的障壁が、転送ゲート部４６よりも、制御スイッチ４８（ＭＯＳトランジスタＰＤＳ）により形成されるアンチブルーミングゲートＡＢＧ（不要電荷排出ゲート部）の方が浅くなるようにすればよい。
【００８６】
全画素同時に一旦電荷蓄積部４４に信号電荷を転送させた後に電荷生成部３２のフォトダイオードＰＤに光が入射すると、その時点の電圧ポテンシャル分布に応じてフォトダイオードＰＤで蓄積できる電荷量以上の電荷が生成されフォトダイオードＰＤから溢れ出すことになる。つまり、信号電荷の露光蓄積期間を除く期間においても「ブルーミング現象」に類した現象（疑似ブルーミング現象）が生じる。この疑似ブルーミング現象によりフォトダイオードＰＤから溢れ出した電荷（過剰電荷）は、画像形成に寄与しない不要な電荷であり、フォトダイオードＰＤ周辺の各部に漏れ込む。
【００８７】
しかし、前述の構成により、その不要電荷は、電気的障壁の浅い制御スイッチ４８を介してアンチブルーミングドレインＡＢＤとしての電源ＶＤＤに掃き出され、電荷蓄積部４４側に溢れ出すことはない。つまり、信号電荷の露光蓄積期間を除く期間において光がフォトダイオードＰＤに入射しても、疑似ブルーミング現象を防止することができる。
【００８８】
なお前述のように、疑似ブルーミング現象を防止するための電気的障壁は、制御スイッチ４８により形成される不要電荷排出ゲート部の方が転送ゲート部４６よりも優先的となるようにすればよい。つまり、電荷生成部３２（フォトダイオードＰＤ）が信号電荷を生成し蓄積している露光蓄積期間では、電荷生成部３２から電荷蓄積部４４側に過剰電荷が溢れ出さない程度にすればよい。この点は、ＣＣＤ型固体撮像装置にて利用されているオーバーフロードレイン構造のものと異なる。
【００８９】
次に、上記構成の一実施形態に係るＣＭＯＳ撮像素子におけるブルーミングの防止動作について詳細に説明する。
【００９０】
図３は、第１実施形態の単位画素３を備えた固体撮像装置１における走査のタイミングチャートの一例である。なお、第１実施形態では、フレームシフトゲートＦＳＧに入力されるフレームシフトパルスを、ストレージゲートＳＴＧに入力されるストレージパルスと共通に使用する。
【００９１】
先ず、電荷生成部３２のフォトダイオードＰＤを露光して信号電荷をそのフォトダイオードＰＤに蓄積するのに先立って、アンチブルーミングパルスをインアクティブ（Ｌ；ロー）にして制御スイッチ４８をオフさせるとともにフレームシフトパルスをアクティブ（Ｈ；ハイ）にして転送ゲート部４６をオンさせることで、この時点においてフォトダイオードＰＤに蓄積されている不要な電荷（不要電間）を電荷蓄積部４４側に掃き捨てる（ｔ０〜ｔ２）。
【００９２】
その後、フォトダイオードＰＤと電荷蓄積部４４との間のゲート機能部分である転送ゲート部４６を閉じて、露光蓄積開始となる。これらの処理は、全画素について略同時に行なう。なお、この時点では、アンチブルーミングパルスをアクティブにしたままでもよい。つまり、制御スイッチ４８をオフさせるタイミングは、露光蓄積開始の前（直前もしくはその近傍）に行なう。
【００９３】
次に、アンチブルーミングパルスをインアクティブにして制御スイッチ４８をオフさせるとともにフレームシフトパルスもインアクティブにして、フォトダイオードＰＤが露光されることで生成される信号電荷を、そのフォトダイオードＰＤに蓄積する動作を開始する（ｔ２）。そして、アンチブルーミングパルスをインアクティブにしたままでの信号電荷の露光蓄積状態をｔ１２まで継続する。
【００９４】
また、露光蓄積状態と並行して、読出パルスをアクティブにして読出選択用トランジスタ３４をオンさせることで、電荷蓄積部４４に掃き出した不要電荷をフローティングディフュージョン３８に転送する。そして読出選択用トランジスタ３４をオフさせ、さらにリセットパルスをアクティブにしてリセットトランジスタ３６をオンさせることで、フローティングディフュージョン３８をリセットトランジスタ３６を通して電源ＶＤＤにリセットする。これにより、電荷生成部３２から、転送ゲート部４６、電荷蓄積部４４、読出選択用トランジスタ３４を順に経由してフローティングディフュージョン３８に転送された不要電荷が電源ＶＤＤに掃き出される。
【００９５】
これらの処理は、信号電荷蓄積の完了前に完結していればよい。図では、ｔ２〜ｔ４にて読出パルスをアクティブにし、ｔ４〜ｔ６にてリセットパルスをアクティブにしているが、この例に限らず、図中において、多少右側にシフトした位置にてこれらの処理を行なってもよい。
【００９６】
次に、電荷生成部３２にて得た信号電荷を全画素同時に電荷蓄積部４４に転送させる（フレームシフトさせる）のに先立って、電荷蓄積部４４をクリアにしておく。このため、露光蓄積完了時にフレームシフトパルスをアクティブにするのに先立って、読出パルスをアクティブにして読出選択用トランジスタ３４をオンさせることで、電荷蓄積部４４に蓄積されている不要電荷をフローティングディフュージョン３８に転送する（ｔ８〜ｔ１０）。
【００９７】
そして、読出選択用トランジスタ３４をオフさせ、さらにリセットパルスをアクティブにしてリセットトランジスタ３６をオンさせて、フローティングディフュージョン３８をリセットトランジスタ３６を通して電源ＶＤＤにリセットすることで、電荷蓄積部４４からフローティングディフュージョン３８に転送された不要電荷を電源ＶＤＤに掃き出す（ｔ１０〜ｔ１２）。なお、前述のｔ２〜ｔ４，ｔ４〜ｔ６の処理を割愛し、ｔ８〜ｔ１０，ｔ１０〜ｔ１２の処理にて兼用するようにしてもかまわない。
【００９８】
次に、電荷生成部３２にて得た信号電荷を全画素同時に電荷蓄積部４４に転送させるため、アンチブルーミングパルスをインアクティブにして制御スイッチ４８をオフさせた状態を維持したままで、全画素について略同時に、フレームシフトパルスをアクティブにして、フォトダイオードＰＤが露光されることで生成された信号電荷を電荷蓄積部４４に転送させる（ｔ１０〜ｔ１２）。この後、全画素について略同時に、アンチブルーミングパルスをアクティブにして制御スイッチ４８をオンさせる（ｔ１２）。
【００９９】
なお、制御スイッチ４８をオンさせるタイミングは、少なくとも電荷蓄積部４４に信号電荷を転送開始後であればよい。たとえば、電荷生成部３２（フォトダイオードＰＤ）から電荷蓄積部４４への電荷転送が完了後、すなわち図中のｔ１２よりも少し後（図中右側）にてアンチブルーミングパルスをアクティブにしてもよい。また、転送途中、すなわち、図中のｔ１０〜ｔ１２の間において、フレームシフトパルスをアクティブにするのに少し遅れてアンチブルーミングパルスをアクティブにしてもよい。
【０１００】
次に、信号電荷を電荷生成部３２から電荷蓄積部４４に転送させた後の所定の時点において、画素信号生成部５は、電荷蓄積部４４から信号電荷を読み出して（ラインシフトして）画素信号を得る。このため、先ず制御スイッチ４８をオンさせた状態を維持したままで、読出対象画素である、任意の水平ラインにおける所定位置の画素について、水平選択信号をアクティブにすることで、水平選択用トランジスタ５０をオンさせる（ｔ１４）。
【０１０１】
この後、リセットパルスをアクティブにしてリセットトランジスタ３６をオンさせて、フローティングディフュージョン３８をリセットトランジスタ３６を通して電源ＶＤＤにリセットすることで、フローティングディフュージョン３８をクリアにする（ｔ１６〜ｔ１８）。こうすることで、リセットレベルに応じた電圧が画素線５１に現れ、さらに垂直信号線１９、ＣＤＳ処理部２６、水平選択用トランジスタ５０を介して出力バッファ２４に伝達される。
【０１０２】
そして、この直後に、サンプルパルスＳＨＰをアクティブにすることで、ＣＤＳ処理部２６においては、クリアにされた時点の画素信号レベル（リセットレベル）を保持する（ｔ２０〜ｔ２２）。たとえば、その時点の電圧値を予め定められている所定電圧にクランプする。
【０１０３】
次に、読出パルスをアクティブにして読出選択用トランジスタ３４をオンさせることで、電荷蓄積部４４に蓄積されている不要電荷をフローティングディフュージョン３８に読み出す（ｔ２４〜ｔ２６）。この後、読出パルスをインアクティブにすることで（ｔ２６）、読出対象画素について、フローティングディフュージョン３８に読み出された信号電荷は、その電荷量に応じて増幅用トランジスタ４２で増幅されて信号電圧となり垂直信号線１９に現れ、さらにＣＤＳ処理部２６、水平信号線１８、および水平選択用トランジスタ５０を介して出力バッファ２４に伝達される。
【０１０４】
そして、この直後に、サンプルパルスＳＨＤをアクティブにすることで、ＣＤＳ処理部２６においては、信号電荷量に応じた画素信号レベルを保持する（ｔ２８〜ｔ３０）。この後、水平選択信号をインアクティブにする（ｔ３２）。ＣＤＳ処理部２６は、サンプルパルスＳＨＰにて取得したリセットレベルとサンプルパルスＳＨＤにて取得した画素信号レベルとの差を取ることで、固定パターンノイズＦＰＮやリセットノイズを取り除く。
【０１０５】
上述した一連の動作の繰り返しにより、単位画素３が２次元マトリクス状に配設された撮像部１０から画素信号が順次出力され、最終的にＣＤＳ処理部２６から撮像信号が得られる。
【０１０６】
図４は、図３に示したタイミングチャートにおけるｔ０〜ｔ２期間の動作状態の詳細を説明する図である。この期間は、電荷生成部３２を構成するフォトダイオードＰＤの不要電荷を排出するリセットモードである。このリセットモードでは、アンチブルーミングゲートとして作用する制御スイッチ４８の一例であるＭＯＳトランジスタＰＤＳがオフ状態にあり、フレームシフトゲートＦＳＧとして作用する転送ゲート部４６がオン状態にある。このため、電位ポテンシャルは、ＭＯＳトランジスタＰＤＳ側より転送ゲート部４６側の方が高い。
【０１０７】
また、転送ゲート部４６をオンさせたときの電圧ポテンシャルが、フォトダイオードＰＤよりも転送ゲート部４６の方が高くなるように、転送ゲート部４６のゲートに印加する電圧を規定する。また、フレームシフトゲートＦＳＧとしての転送ゲート部４６に入力されるフレームシフトパルスを、ストレージゲートＳＴＧに入力されるストレージパルスと共通に使用しているので、転送ゲート部４６のオンに伴って電荷蓄積部４４の電位ポテンシャルが転送ゲート部４６よりさらに高くなる。
【０１０８】
これにより、図４（Ａ）の電位ポテンシャル図に示すように、単位画素３の電圧ポテンシャルが、制御スイッチ４８→フォトダイオードＰＤ→転送ゲート部４６→電荷蓄積部４４というように階段構造となり、フォトダイオードＰＤに蓄積されている電荷（不要電荷）は、電気的障壁の浅い方向である電荷蓄積部４４側に移動する。つまり、この時点においてフォトダイオードＰＤに蓄積されている不要電荷は蓄積ゲートとして作用する電荷蓄積部４４に転送される。
【０１０９】
なお、このモードにおいては、制御スイッチ４８をオフさせるタイミングは、電荷蓄積開始の前（直前もしくはその近傍）に行なうものであればよく、前例に限らず、アンチブルーミングパルスをアクティブにして制御スイッチ４８をオンさせたままで、転送ゲート部４６をオンさせてもよい。この場合、転送ゲート部４６と制御スイッチ４８の両者がフォトダイオードＰＤを挟んでオン状態となるが、電圧ポテンシャルとしては、図４（Ｂ）に示すように、制御スイッチ４８側は必ずしもフォトダイオードＰＤよりも高くなるとは限らない（詳細は後述する）。
【０１１０】
このため、フォトダイオードＰＤの不要電荷の大部分は電荷蓄積部４４側に掃き出される。しかしながら、不要電荷量が多ければ、不要電荷の一部が制御スイッチ４８の障壁を乗り越えてアンチブルーミングドレインＡＢＤとして機能する電源ＶＤＤに掃き出され得る。換言すれば、この時点における制御スイッチ４８のオン状態は、浅いオン状態でもかまわないと言うことである。
【０１１１】
図５は、図３に示したタイミングチャートにおけるｔ２〜ｔ４期間並びにｔ４〜ｔ６期間の動作状態の詳細を説明する図である。これらの期間は、リセットモードの後処理期間である。なお、ｔ２〜ｔ４期間の動作はｔ８〜ｔ１０期間の動作と同じであり、ｔ４〜ｔ６期間の動作はｔ１０〜ｔ１２期間の動作と事実上同じである。
【０１１２】
図５（Ａ）に示すｔ２〜ｔ４期間は、電荷蓄積部４４に掃き出した不要電荷をフローティングディフュージョン３８側へ排出するモードである。このモードでは、アンチブルーミングゲートとして作用する制御スイッチ４８の一例であるＭＯＳトランジスタＰＤＳとフレームシフトゲートＦＳＧとして作用する転送ゲート部４６とがオフ状態にあり、読出選択用トランジスタ３４がオン状態にある。
【０１１３】
このため、図５（Ａ）の電位ポテンシャル図に示すように、単位画素３におけるフォトダイオードＰＤの図中右側においては、その電圧ポテンシャルが、転送ゲート部４６→電荷蓄積部４４→読出選択用トランジスタ３４というように階段構造となり、電荷蓄積部４４に掃き出された不要電荷は、電気的障壁の浅い方向であるフローティングディフュージョン３８側にさらに転送される。
【０１１４】
図５（Ｂ）に示すｔ４〜ｔ６期間は、フローティングディフュージョンＦＤに掃き出した不要電荷をリセットドレインＲＤとして機能する電源ＶＤＤに排出するモードである。このモードでは、読出選択用トランジスタ３４をオフさせ、さらにリセットパルスをアクティブにしてリセットトランジスタ３６をオンさせて、フローティングディフュージョン３８をリセットトランジスタ３６を通して電源ＶＤＤにリセットすることで、電荷蓄積部４４からフローティングディフュージョン３８に転送された不要電荷を電源ＶＤＤに掃き出す。これにより、電荷蓄積期間を除く期間に疑似ブルーミング現象によって電荷蓄積部４４などに漏れ込んだ不要電荷や電荷蓄積部４４内に発生した暗電流を排出することができ、疑似ブルーミング現象や暗電流に伴う画質劣化を抑制することができる。
【０１１５】
なお、図５（Ａ）および図５（Ｂ）から分かるように、ｔ２〜ｔ６期間には、転送ゲート部４６および制御スイッチ４８がフォトダイオードＰＤを挟んでともにオフ状態にあるので、フォトダイオードＰＤの周囲は電位が低く、フォトダイオードＰＤでは電位が高くなり、フォトダイオードＰＤを中心として電荷の井戸が形成される。
【０１１６】
このため、フォトダイオードＰＤが光により露光させることで生成された信号電荷が、このフォトダイオードＰＤ自身に蓄積され、フォトダイオードＰＤの信号電荷は検出部５から独立した状態にある。そして、この露光蓄積動作は、読出選択用トランジスタ３４やリセットトランジスタ３６の動作の影響を受けない。したがって、不要電荷のフローティングディフュージョン３８や電源ＶＤＤへの掃出処理は、露光蓄積動作が完了する前に行なわれていればよい。
【０１１７】
なお、ｔ８〜ｔ１０期間においても、ｔ２〜ｔ４期間と同じ動作をする（図５（Ａ）参照）。またｔ１０〜ｔ１２期間においては、図５（Ｃ）に示すように、転送ゲート部４６がオンしているので、電荷生成部３２に蓄積された信号電荷が電荷蓄積部４４に転送されている点でｔ４〜ｔ６期間の動作とは異なるが（図５（Ｂ）参照）、フローティングディフュージョン３８側の状態はｔ４〜ｔ６期間と同じである。
【０１１８】
そしてこれにより、図６の説明にて示す過剰露光に伴って生じた過剰電荷や暗電流に伴う電荷などの不要電荷を、フローティングディフュージョン３８を介してリセットドレインＲＤとしての電源ＶＤＤに掃き出すことで、電荷蓄積部４４やフローティングディフュージョン３８をリセットする。これにより、電荷蓄積期間にブルーミング現象によって電荷蓄積部４４に漏れ込んだ不要電荷を排出することができ、ブルーミング現象に伴う画質劣化を軽減することができる。
【０１１９】
図６は、図３に示したタイミングチャートにおけるｔ２〜ｔ１２期間の動作状態の詳細を説明する図である。この期間は、フォトダイオードＰＤが光により露光されることで生成された信号電荷を、このフォトダイオードＰＤ自身に蓄積する露光蓄積モードである。なお、ｔ１０〜ｔ１２期間は、転送ゲート部４６がオンされており、フォトダイオードＰＤに蓄積される信号電荷が直ちに電荷蓄積部４４に転送される期間である。
【０１２０】
この露光蓄積モードでは、概ね（たとえばｔ１０〜ｔ１２期間を除いて）、転送ゲート部４６および制御スイッチ４８がフォトダイオードＰＤを挟んでともにオフ状態にあるので、図６（Ａ）に示すように、フォトダイオードＰＤの周囲は電位が低くなり、フォトダイオードＰＤでは電位が高くなっている。このため、フォトダイオードＰＤにて生成された信号電荷にとっては、転送ゲート部４６および制御スイッチ４８の双方の電気的障壁が高く（深く）なっていて、フォトダイオードＰＤを中心として電荷の井戸が形成される。
【０１２１】
また、フレームシフト時（ｔ２４〜ｔ２６）における信号電荷の電荷蓄積部４４への転送効率の観点から、転送ゲート部４６をオンさせたときの電圧ポテンシャルが、フォトダイオードＰＤより転送ゲート部４６の方が高くなるように、転送ゲート部４６のゲート電極に印加する電圧を規定する（図４の説明を参照）。
【０１２２】
一方、このようにすると、オンオフ制御の電圧ダイナミックレンジには限度があるので、逆に転送ゲート部４６をオフさせたときの電圧ポテンシャルは、実際には、図６（Ｂ）に示すように、制御スイッチ４８のオフ状態の電圧ポテンシャルよりも高くなる傾向となる。換言すれば、転送ゲート部４６をオフさせても、フレームシフトゲートＦＳＧは閉まりきらない状態となるのに対して、制御スイッチ４８をオフさせると、アンチブルーミングゲートＡＢＧは十分に閉じた状態を形成可能である。
【０１２３】
したがって、露光蓄積モード時のフォトダイオードＰＤに蓄積された信号電荷にとっての電気的障壁は、制御スイッチ４８により形成されるゲート部（アンチブルーミングゲートＡＢＧ）よりも転送ゲート部４６（フレームシフトゲートＦＳＧ）の方が浅くなる。
【０１２４】
このような状況下における露光蓄積モードにおいては、電荷生成部３２としてのフォトダイオードＰＤにて露光量に応じた信号電荷が生成され、この信号電荷をフォトダイオードＰＤに漸次蓄積する。そして、フォトダイオードＰＤに強い光が入射すると、図６（Ｃ）に示すように、フォトダイオードＰＤで蓄積できる最大電荷量以上の電荷が生成されることで、その電荷がフォトダイオードＰＤから溢れ出す。
【０１２５】
このとき、図６（Ｂ）にて説明したように、転送ゲート部４６（フレームシフトゲートＦＳＧ）をオフさせたときの電圧ポテンシャルは、制御スイッチ４８（アンチブルーミングゲートＡＢＧ）のオフ状態の電圧ポテンシャルよりも高くなる傾向となり、フォトダイオードＰＤに蓄積された信号電荷にとっての電気的障壁は、アンチブルーミングゲートＡＢＧよりもフレームシフトゲートＦＳＧの方が浅くなるので、この過剰露光時に生成された過剰電荷はオフ状態の転送ゲート部４６を通って、電荷蓄積部４４へ流出する（事実上ブルーミング状態が生じる）。
【０１２６】
つまり、電荷生成部３２としてのフォトダイオードＰＤの蓄積飽和電荷量を規定する要因である電気的障壁は、転送ゲート部４６（フレームシフトゲートＦＳＧ）の方が制御スイッチ４８により形成されるゲート部よりも優先的となるようにする。換言すれば、ＣＣＤ型固体撮像装置にて利用されているオーバーフロードレイン構造のものと異なり、電荷生成部３２の飽和電荷量を決定するのは、少なくとも制御スイッチ４８により形成されるアンチブルーミングゲートＡＢＧ単体ではなく、電荷蓄積部４４へのブルーミングにより決定されるということである。
【０１２７】
なお、図５で説明したように、電荷蓄積部４４に溢れた過剰電荷は、ｔ８〜ｔ１２にて、フローティングディフュージョン３８を介してリセットドレインＲＤとしての電源ＶＤＤに掃き出されるので、画像として現れることはない。
【０１２８】
また、両者のポテンシャル差が少ないので、過剰電荷量が非常に多いケースや、制御スイッチ４８が完全にオフでないケースでは、過剰電荷の一部が制御スイッチ４８の障壁を乗り越えてアンチブルーミングドレインＡＢＤとして機能する電源ＶＤＤにも掃き出され得る。
【０１２９】
この場合においても、過剰電荷の大部分は転送ゲート部４６の障壁を乗り越えて電荷蓄積部４４に掃き出される。つまり、ブルーミング量の総計は、フレームシフトゲートＦＳＧ（転送ゲート部４６）を介した電荷蓄積部４４へのブルーミング量とアンチブルーミングゲートＡＢＧ（制御スイッチ４８）を介したアンチブルーミングドレインＡＢＤへのブルーミング量の合成により決定される。しかしながら、蓄積飽和電荷量（フォトダイオードＰＤに蓄積し得る最大信号電荷量）は、制御スイッチ４８よりも転送ゲート部４６の方により優先的に規定されることに変わりはない。
【０１３０】
以上のことから分かるように、第１実施形態においては、蓄積飽和電荷量が、転送ゲート部４６よりも制御スイッチ４８の方により優先的に規定される状態にはしない。つまり、露光蓄積モード時には、フレームシフトゲートＦＳＧよりもアンチブルーミングゲートＡＢＧの方が少し電位障壁が高くなればよい。アンチブルーミングゲートＡＢＧを設けると、ＡＢＧポテンシャルで飽和量を規定しがちだが、本実施形態の構成ではその必要はない。
【０１３１】
このことは、ＣＣＤ固体撮像装置におけるオーバーフローコントロールとは異なり、フォトダイオードＰＤの飽和電荷量を制御スイッチ４８により正確に決定する必要がないということである。したがって、制御スイッチ４８を構成するＭＯＳトランジスタＰＤＳは、ラフに電圧ポテンシャルが決定されるものであればよく、そのためチャネル幅Ｗの狭いトランジスタでよいことになる。
【０１３２】
図７は、図３に示したタイミングチャートにおけるｔ１０〜ｔ１２期間の動作状態の詳細を説明する図である。ここで図７（Ａ）は、制御スイッチ４８をオンさせるタイミングと、フレームシフト完了のタイミング（フレームシフトパルスをオンさせた後にオフさせたタイミング）とを、同時とした例で示している。
【０１３３】
この期間は、電荷生成部３２に露光蓄積された信号電荷を電荷蓄積部４４に全画素同時に転送させるフレームシフトモード（電荷転送モード）である。このモードでは、図４（Ａ）に示したリセットモードと同じように、制御スイッチ４８としてのＭＯＳトランジスタＰＤＳがオフ状態にあり、かつ、転送ゲート部４６がオン状態にある。また、転送ゲート部４６をオンさせたときの電圧ポテンシャルが、フォトダイオードＰＤよりも転送ゲート部４６の方が高くなるようにしている。このため、図７（Ａ）の電位ポテンシャル図に示すように、単位画素３の電圧ポテンシャルが、制御スイッチ４８→フォトダイオードＰＤ→転送ゲート部４６→電荷蓄積部４４というように階段構造となり、フォトダイオードＰＤに露光蓄積された信号電荷は、電気的障壁の浅い方向である電荷蓄積部４４側に転送される。
【０１３４】
なお、制御スイッチ４８をオンさせるタイミングと、フレームシフト完了のタイミングは、必ずしも同時である必要はない。制御スイッチ４８をオンさせるタイミングは、少なくとも転送ゲート部４６をオンさせた電荷蓄積部４４への信号電荷の転送開始後であればよい。
【０１３５】
たとえば、フォトダイオードＰＤの電荷が制御スイッチ４８を超えてアンチブルーミングドレインとしての電源ＶＤＤへ流れない状態まで、信号電荷が電荷蓄積部４４へ転送された後で制御スイッチ４８をオンさせるとよい。たとえば、図７（Ｂ）に示すように、信号電荷のフォトダイオードＰＤから電荷蓄積部４４への転送途中（ｔ１１）で制御スイッチ４８をオンしてもよい。このｔ１１時点では、制御スイッチ４８をオンさせたときの電圧ポテンシャルは、図７（Ｂ）に示すように、その時点のフォトダイオードＰＤの信号電荷が制御スイッチ４８を超えることのない程度のものとすればよい。
【０１３６】
ただし、図６（Ｃ）に示したように、フォトダイオードＰＤに過剰な光が露光されているようなケースでは、露光蓄積モード時に過剰電荷を制御スイッチ４８を超えてアンチブルーミングドレインとしての電源ＶＤＤに掃き出している。このようなケースでは、図７（Ｃ）に示すように、ｔ１１時点で制御スイッチ４８をオンさせたとき、フォトダイオードＰＤにて生成された信号電荷が制御スイッチ４８を超えてアンチブルーミングドレインとしての電源ＶＤＤに掃き出されてもかまわない。
【０１３７】
また、図７（Ｄ）に示すように、フォトダイオードＰＤから電荷蓄積部４４に信号電荷を完全に転送させた後（ｔ１２）の所定時（ｔ１３）に制御スイッチ４８をオンしてもよい。この場合、蓄積露光モードは、事実上、ｔ２〜ｔ１２までとなる。ｔ１２〜ｔ１３の期間にフォトダイオードＰＤにて生成蓄積された信号電荷は、次のフレームにおけるリセット処理（ｔ０〜ｔ６）にてリセットドレインＲＤとしての電源ＶＤＤに掃き出されたり、あるいは制御スイッチ４８がオンされることでアンチブルーミングドレインＡＢＤとしての電源ＶＤＤに掃き出されたりするので、画素信号として寄与しないからである。
【０１３８】
図８は、図３に示したタイミングチャートにおけるｔ１２〜ｔ２４期間の動作状態の詳細を説明する図である。この期間は、電荷蓄積部４４に転送された信号電荷を読出前まで蓄積しておくフレーム蓄積モードである。
【０１３９】
このフレーム蓄積モードでは、転送ゲート部４６および読出選択用トランジスタ３４が電荷蓄積部４４を挟んでともにオフ状態にあるので、図８（Ａ）に示すように、電荷蓄積部４４の周囲は電位が低く、電荷蓄積部４４では電位が高くなり、電荷蓄積部４４を中心として電荷の井戸が形成される。このため、フォトダイオードＰＤから電荷蓄積部４４に転送された信号電荷が、この電荷蓄積部４４に保持されたままとなる。
【０１４０】
また、フレーム蓄積モードでは、制御スイッチ４８はオン状態にあるので、この間にフォトダイオードＰＤが露光され生成された電荷は制御スイッチ４８を介してアンチブルーミングドレインＡＢＤとしての電源ＶＤＤに掃き出され得る。しかし、蓄積飽和電荷量（フォトダイオードＰＤに蓄積し得る最大信号電荷量）が、制御スイッチ４８よりも転送ゲート部４６の方により優先的に規定されるように、転送ゲート部４６のオフ時の閉まり具合よりも制御スイッチ４８のオフ時の閉まり具合の方が確実となるようにすると、オンオフ制御の電圧ダイナミックレンジには限度があるので、逆に転送ゲート部４６をオンさせたときの電圧ポテンシャルは、実際には、図８（Ａ）に示すように、オフ時の転送ゲート部４６の電位よりは高いがフォトダイオードＰＤの電圧ポテンシャルよりも低くなる傾向となる。
【０１４１】
このため、このフレーム蓄積モードにおいてフォトダイオードＰＤが露光され生成された電荷量が少なければ、電荷が制御スイッチ４８を介してアンチブルーミングドレインＡＢＤとしての電源ＶＤＤに掃き出されることはない。一方において、転送ゲート部４６がオフ状態にあり、このオフ時の転送ゲート部４６の電位よりオン時の制御スイッチ４８の電位の方が高いので、電荷蓄積部４４側に電荷が掃き出されることもない。よって、このフレーム蓄積モード時に生成された電荷はフォトダイオードＰＤに蓄積されたままとなる。
【０１４２】
これに対して、フォトダイオードＰＤに強い光が入射した場合には、図８（Ｂ）に示すように、制御スイッチ４８がオン時の電位障壁にて蓄積できる電荷量以上の電荷が生成されることで、その電荷がフォトダイオードＰＤからオン時の制御スイッチ４８（アンチブルーミングゲートＡＢＧ）を通って、アンチブルーミングドレインＡＢＤとしての電源ＶＤＤに掃き出される。これにより、フレーム蓄積モード時には、疑似ブルーミングを防止することができる。
【０１４３】
このように、フレーム蓄積モード時に疑似ブルーミングを防止するという観点では、制御スイッチ４８をオンさせた際にフォトダイオードＰＤ内の電荷は空になる必要はなく、フォトダイオードＰＤから電荷蓄積部４４側に電荷が溢れ出さない程度に、制御スイッチ４８をオンさせたときの電圧ポテンシャルを設定すればよい。つまり、このフレーム蓄積モード時には、制御スイッチ４８の電気的障壁の高さが転送ゲート部４６の電気的障壁の高さよりも低くなるように電圧ポテンシャルを設定すればよい。よって、制御スイッチ４８のチャネルポテンシャルをフォトダイオードＰＤを空乏化させる場合よりも浅く設定することができる。
【０１４４】
このことは、狭チャンネル効果の許容度を大きくすることができ、制御スイッチ４８を構成するＭＯＳトランジスタＰＤＳのチャネル幅を狭くすることができることを意味する。そしてこれにより、ＭＯＳトランジスタＰＤＳの加工精度や不純物ドーズ量がラフでよいことを意味する。
【０１４５】
図９は、図３に示したタイミングチャートにおけるｔ２４〜ｔ２６期間の動作状態の詳細を説明する図である。この期間は、電荷蓄積部４４に蓄積されている信号電荷をフローティングディフュージョン３８に転送させるラインシフトモードである。このラインシフトモードでは、転送ゲート部４６がオフ状態で読出選択用トランジスタ３４がオン状態にあるので、図５（Ａ）にても示したように、電位ポテンシャルは、転送ゲート部４６→電荷蓄積部４４→読出選択用トランジスタ３４というように階段構造となり、電荷蓄積部４４に蓄積されていた信号電荷は、電気的障壁の浅い方向であるフローティングディフュージョン３８側に転送され、画素信号生成部５にて画素信号に変換される。
【０１４６】
また、ラインシフトモード時にも、制御スイッチ４８はオン状態にあるので、この間にフォトダイオードＰＤが露光され生成された電荷はフレーム蓄積モード時と同様に、制御スイッチ４８を介してアンチブルーミングドレインＡＢＤとしての電源ＶＤＤに掃き出され得る。そして、フォトダイオードＰＤに強い光が入射した場合には、図９（Ｂ）に示すように、制御スイッチ４８がオン時の電位障壁にて蓄積できる電荷量以上の電荷が生成されることで、その電荷がフォトダイオードＰＤからオン時の制御スイッチ４８（アンチブルーミングゲートＡＢＧ）を通って、アンチブルーミングドレインＡＢＤとしての電源ＶＤＤに掃き出される。これにより、ラインシフトモード時にも、疑似ブルーミングを防止することができる。
【０１４７】
なお、このラインシフトモード完了後は、制御スイッチ４８、フォトダイオードＰＤ、および転送ゲート部４６の電圧ポテンシャルが、フレーム蓄積モード時と同様になる。このため、画素信号取得後、次のフレームについての信号電荷の露光蓄積動作が開始されるまでにおいて、フォトダイオードＰＤに強い光が入射した場合には、図８（Ｂ）や図９（Ｂ）に示したように、制御スイッチ４８がオン時の電位障壁にて蓄積できる電荷量以上の電荷がフォトダイオードＰＤで生成されることで、その電荷がフォトダイオードＰＤからオン時の制御スイッチ４８（アンチブルーミングゲートＡＢＧ）を通って、アンチブルーミングドレインＡＢＤとしての電源ＶＤＤに掃き出される。これにより、画素信号取得後次のフレームについての信号電荷の露光蓄積動作が開始されるまでにおいても、疑似ブルーミングを防止することができる。
【０１４８】
以上説明したように、上記実施形態の固体撮像装置１においては、撮像部１０を構成する単位画素３として、汎用的な４トランジスタ画素のＣＭＯＳセンサに対して、電荷蓄積部４４、電荷蓄積部４４への転送ゲート（フレームシフトゲートＦＳＧ）としての転送ゲート部４６、およびアンチブルーミングゲートＡＢＧとしての制御スイッチ４８を加えた構造とした。そして、フォトダイオードＰＤの露光蓄積期間（ｔ２〜ｔ１２）を除く期間では制御スイッチ４８をオンさせておくことで、グローバルシャッタ機能を実現しつつ、フォトダイオードＰＤに光が入射した場合に生成される電荷が画素信号として現れることを防止することができる。つまり、グローバルシャッタ機能と疑似ブルーミング防止機能とを両立させることができる。
【０１４９】
また、アンチブルーミングゲートＡＢＧとしての制御スイッチ４８は、ＣＣＤ型固体撮像装置におけるオーバーフローコントロール構造に類似するが、制御手法の点で異なる。すなわち、ＣＣＤ型固体撮像装置ではオーバーフローコントロールにより、飽和電荷量を制御している。これに対して、電子的なグローバルシャッタ機能を持つＣＭＯＳセンサとして、フォトダイオードＰＤとフローティングディフュージョン３８との間に電荷蓄積部４４を持つ場合、電荷蓄積部４４に電荷蓄積中の電荷やフォトダイオードＰＤで生成される信号電荷の転送をコントロールする必要が出てくるが、このコントロールに連動して制御スイッチ４８をスイッチングによる制御とする。そして、このコントロール下においても、飽和電荷量は、制御スイッチ４８のコントロールが優先的となることがないようにする。
【０１５０】
図１０は、図１に示した固体撮像装置１の撮像部１０における単位画素３の第２実施形態の詳細例を示した図である。ここで図１０（Ａ）は単位画素３（一部周辺部を含む）の基本的な等価回路図、図１０（Ｂ）は断面図である。
【０１５１】
第１実施形態の単位画素３は、グローバルシャッタ機能を実現するために、電荷生成部３２（フォトダイオードＰＤ）にて生成された信号電荷を全画素同時に転送させた後一定期間保持する電荷蓄積部として、電荷蓄積部４４とフローティングディフュージョン３８とを備えた点に特徴を有していたが、第２実施形態の単位画素３は、フローティングディフュージョン３８のみでこの電荷蓄積部４４の機能を果たすようにした点に特徴を有する。この場合、読出ゲートＲＯＧが、フレームシフトゲートＦＳＧの機能を果たす。
【０１５２】
第２実施形態の単位画素３は、図１０（Ａ）に示すように、光を電荷に変換する光電変換機能とともに、その電荷を蓄積する電荷蓄積機能の各機能を兼ね備えた電荷生成部３２と、電荷生成部３２に対して、読出選択用トランジスタ３４、リセットトランジスタ３６、垂直選択用トランジスタ４０、および増幅用トランジスタ４２の４つのＭＯＳトランジスタと、フローティングディフュージョン３８とから成るＦＤＡ構成の画素信号生成部５を有する。
【０１５３】
さらに、第１実施形態の単位画素３と同様に、電圧ポテンシャル（電気的障壁の高さ）に応じて電荷生成部３２で生成された信号電荷の流れを遮断切替可能なゲート部の一例である制御スイッチ４８を備えている。そして、制御スイッチ４８の電荷生成部３２とは反対側に配設され、電荷生成部３２から制御スイッチ４８を経由して掃き出された信号電荷を受け取るドレイン部の機能を電源ＶＤＤがなすように構成されている。
【０１５４】
図１１は、第２実施形態の単位画素３を備えた固体撮像装置１における走査のタイミングチャートの一例である。
【０１５５】
先ず、電荷生成部３２のフォトダイオードＰＤを露光して信号電荷をそのフォトダイオードＰＤに蓄積するのに先立って、アンチブルーミングパルスをインアクティブ（Ｌ；ロー）にして制御スイッチ４８をオフさせるとともに読出パルスをアクティブ（Ｈ；ハイ）にして読出選択用トランジスタ３４をオンさせることで、この時点においてフォトダイオードＰＤに蓄積されている不要な電荷（不要電間）をフローティングディフュージョン３８側に掃き捨てる（ｔ０〜ｔ２）。その後、フォトダイオードＰＤとフローティングディフュージョン３８との間のゲート機能部分である読出選択用トランジスタ３４を閉じて、露光蓄積開始となる。これらの処理は、全画素について略同時に行なう。
【０１５６】
この露光蓄積状態と並行して、リセットパルスをアクティブにしてリセットトランジスタ３６をオンさせることで、フローティングディフュージョン３８をリセットトランジスタ３６を通して電源ＶＤＤにリセットする。これにより、電荷生成部３２から読出選択用トランジスタ３４を経由してフローティングディフュージョン３８に転送された不要電荷が電源ＶＤＤに掃き出される。この処理は、信号電荷蓄積の完了前に完結していればよい。図では、ｔ２〜ｔ４にてリセットパルスをアクティブにしているが、この例に限らず、図中において、多少右側にシフトした位置にてこの処理を行なってもよい。
【０１５７】
次に、電荷生成部３２にて得た信号電荷を全画素同時にフローティングディフュージョン３８に転送させる（フレームシフトさせる）のに先立って、再度フローティングディフュージョンＦＤをクリアにしておく。このため、露光蓄積完了時にフレームシフトパルスをアクティブにするのに先立って、リセットパルスをアクティブにしてリセットトランジスタ３６をオンさせる（ｔ６〜ｔ８）。
【０１５８】
次に、電荷生成部３２にて得た信号電荷を全画素同時にフローティングディフュージョン３８に転送させるため、アンチブルーミングパルスをインアクティブにして制御スイッチ４８をオフさせた状態を維持したままで、全画素について略同時に、読出パルスをアクティブにして、フォトダイオードＰＤが露光されることで生成された信号電荷をフローティングディフュージョンＦＤに転送させる（ｔ１０〜ｔ１２）。この後、全画素について略同時に、アンチブルーミングパルスをアクティブにして制御スイッチ４８をオンさせる（ｔ１２）。
【０１５９】
こうすることで、信号電荷がフローティングディフュージョンＦＤに注入され、フローティングディフュージョンＦＤでは、その電荷量に応じた電位変化が現れる。
【０１６０】
次に、信号電荷を電荷生成部３２からフローティングディフュージョン３８に転送させた後の所定の時点において、制御スイッチ４８をオンさせた状態を維持したままで、読出対象画素である、任意の水平ラインにおける所定位置の画素について、水平選択信号をアクティブにすることで、水平選択用トランジスタ５０をオンさせる（ｔ１４）。
【０１６１】
次に、サンプルパルスＳＨＤをアクティブにすることで、ＣＤＳ処理部２６においては、信号電荷量に応じた画素信号レベルを保持する（ｔ１６〜ｔ１８）。この後、リセットゲートパルスをアクティブにしてリセットトランジスタ３６をオンさせ、フローティングディフュージョンＦＤをクリアにしてからリセットゲートパルスをインアクティブにする（ｔ２０〜ｔ２２）。この状態にてサンプルパルスＳＨＰをアクティブにすることで、ＣＤＳ処理部２６においては、クリアにされた時点の画素信号レベル（リセットレベル）を保持する（ｔ２８〜ｔ３０）。この後、水平選択信号をインアクティブにする（ｔ３２）。ＣＤＳ処理部２６は、サンプルパルスＳＨＰにて取得したリセットレベルとサンプルパルスＳＨＤにて取得した画素信号レベルとの差を取ることで、固定パターンノイズＦＰＮやリセットノイズを取り除く。
【０１６２】
このように、第２実施形態の単位画素３の構成でも、グローバルシャッタ機能を実現することができる。また、フォトダイオードＰＤの露光蓄積期間（ｔ２〜ｔ１２）を除く以外では、第１実施形態と同様に、制御スイッチ４８をオンさせておく。このため、第２実施形態の構成においても、グローバルシャッタ機能を実現しつつ、フォトダイオードＰＤに強い光が入射した場合に生成される電荷が画素信号として現れることを防止することができる。つまり、グローバルシャッタ機能とブルーミング防止機能とを両立させることができる。
【０１６３】
なお、第２実施形態の単位画素３の構成においては、通常の駆動制御方法のようにして、フローティングディフュージョン３８に信号電荷を転送させるタイミングは、画素ごとに異なるものとしてもよい。つまり、第２実施形態の単位画素３のような構造の場合、グローバルシャッタ機能を使わないこともできる。しかしながらこの場合においても、制御スイッチ４８による効果、すなわちフォトダイオードＰＤに強い光が入射した場合に生成される電荷が画素信号として現れることを防止するブルーミング防止機能を実現することはできる。
【０１６４】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０１６５】
また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０１６６】
たとえば、上記実施形態では、電荷注入部の一例であるフローティングディフュージョンを利用したＦＤＡ構成の画素信号生成部５を一例に説明したが、画素信号生成部５は、必ずしもＦＤＡ構成のものでなくてもよい。たとえば、転送電極の下の基板に電荷注入部の一例であるフローティングゲートＦＧ（Floating Gate ）を設け、フローティングゲートＦＧ下のチャネルを通過する信号電荷の量でフローティングゲートＦＧの電位変化が生じることを利用した検出方式の構成としてもよい。
【０１６７】
また、電荷蓄積部４４は、転送電極を備えた構成のものとして説明したが、転送電極を持たないバーチャルゲートＶＧ（Virtual Gate）構造のものとしてもよい。
【０１６８】
また、上記実施形態では、行および列状に配列された画素からの信号出力が電圧信号であって、ＣＤＳ処理機能部が各列ごとに設けられたカラム型の固体撮像装置を一例として説明したが、固体撮像装置は、カラム型のものに限らない。たとえば、画素からの信号出力が電流信号である固体撮像装置に、不要電荷排出ゲート部を設けることも可能である。
【０１６９】
また、上記実施形態の固体撮像装置は、水平走査回路１２や垂直走査回路１４などの駆動制御部７の各要素を撮像部１０とともに単結晶シリコンなどの半導体領域に一体的に形成されているものとして説明したが、撮像部１０と駆動制御部７とは別体のものであってもよい。あるいは、上記実施形態で示した駆動制御部７の一部のみが撮像部１０と一体的に形成されたものであってもよい。この場合、水平走査回路１２、垂直走査回路１４、垂直列選択駆動部１６の部分を撮像部１０と一体化するのが好ましい。
【０１７０】
【発明の効果】
以上のように、本発明によれば、電荷生成部に対して、画素信号生成部とは反対側に、電圧ポテンシャル（電気的障壁の高さ）に応じて電荷生成部で生成された不要電荷の流れを遮断切替可能な不要電荷排出ゲート部を単位画素ごとに設けた。
【０１７１】
これにより、電荷生成部の露光蓄積期間には不要電荷排出ゲート部をオフさせておくことで信号電荷の蓄積に影響を与えるこのないようにしつつ、この露光蓄積期間に過剰光が電荷生成部に照射されることで生成された過剰電荷を、不要電荷排出ゲート部を超えて不要電荷ドレイン部に排出させることができるようにした。このため、過剰電荷による画像劣化を軽減することができる。つまり、露光蓄積期間におけるブルーミング現象を軽減することができる。
【０１７２】
一方、露光蓄積期間を除く期間には不要電荷排出ゲート部をオンさせることで、この期間に電荷生成部にて生成された不要電荷の電荷蓄積部への漏れ込みを防止することができる。つまり、露光蓄積期間を除く期間における疑似ブルーミング現象を抑制することができる。
【０１７３】
このように、本発明によれば、不要電荷排出ゲート部を画素ごとに設けた簡単な構成により、ブルーミング現象や疑似ブルーミング現象により生じる不要電荷の影響を抑制することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態に係る固体撮像装置の概略構成図である。
【図２】 図１に示した固体撮像装置の撮像部における単位画素の第１実施形態の詳細例を示した図である。
【図３】 第１実施形態の単位画素を備えた固体撮像装置における走査のタイミングチャートの一例である。
【図４】 図３に示したタイミングチャートにおけるｔ０〜ｔ２期間（リセットモード）の動作状態の詳細を説明する図である。
【図５】 図３に示したタイミングチャートにおけるｔ２〜ｔ４期間並びにｔ４〜ｔ６期間（リセットモードの後処理期間）の動作状態の詳細を説明する図である。
【図６】 図３に示したタイミングチャートにおけるｔ２〜ｔ１２期間（露光蓄積モード）の動作状態の詳細を説明する図である。
【図７】 図３に示したタイミングチャートにおけるｔ１０〜ｔ１２期間（フレームシフトモード）の動作状態の詳細を説明する図である。
【図８】 図３に示したタイミングチャートにおけるｔ１２〜ｔ２４期間（フレーム蓄積モード）の動作状態の詳細を説明する図である。
【図９】 図３に示したタイミングチャートにおけるｔ２４〜ｔ２６期間（ラインシフトモード）の動作状態の詳細を説明する図である。
【図１０】 図１に示した固体撮像装置の撮像部における単位画素の第２実施形態の詳細例を示した図である。
【図１１】 第２実施形態の単位画素を備えた固体撮像装置における走査のタイミングチャートの一例である。
【符号の説明】
１…固体撮像装置、３…単位画素、５…画素信号生成部、７…駆動制御部、１０…撮像部、１２…水平走査回路、１４…垂直走査回路、１６…垂直列選択駆動部、２０…タイミングジェネレータ、２４…出力バッファ、２６…ＣＤＳ処理部、３２…電荷生成部、３４…読出選択用トランジスタ、３６…リセットトランジスタ、３８…フローティングディフュージョン、４０…垂直選択用トランジスタ、４２…増幅用トランジスタ、４４…電荷蓄積部、４６…転送ゲート部、４８…制御スイッチ、５０…水平選択用トランジスタ
【発明の属する技術分野】
本発明は、単位画素が複数配置された撮像素子を有して成る固体撮像装置およびその駆動制御方法に関する。より詳細には、ＭＯＳ型やＣＭＯＳ型など、単位画素からの画素信号をアドレス制御にて読み出す方式の固体撮像装置における不要電荷の排出処理技術に関する。
【０００２】
【従来の技術】
撮像部内に複数の光電変換素子（フォトダイオードなど）から成る電荷生成部から画素信号を読み出す際、画素位置をアドレス制御によりコントロールして読み出す方式の固体撮像装置として、ＭＯＳ型やＣＭＯＳ型（以下特に断りのない限り、ＭＯＳ型で代表して説明する）のものがある。たとえば、単位画素が２次元マトリクス状に配設されたものを、Ｘ−Ｙアドレス型固体撮像装置と称している。
【０００３】
アドレス型固体撮像装置は、たとえば画素を選択するスイッチング素子や、信号電荷を読み出すスイッチング素子にＭＯＳトランジスタが用いられている。また、水平走査回路や垂直走査回路にＭＯＳトランジスタが用いられ、スイッチング素子と一連の構成で製造を行なうことができる利点を有している。
【０００４】
そして、たとえばＭＯＳ型固体撮像装置では、各単位画素がＭＯＳトランジスタを有して構成され、光電変換により画素に蓄積された信号電荷を画素信号生成部に読み出して、信号電荷を電流信号や電圧信号に変換して出力する構成となっている。
【０００５】
画素信号生成部からは、光電変換によって単位画素に蓄積される電荷量に対してほぼ線形な出力信号が得られ、単位画素に蓄積できる電荷量によって撮像素子のダイナミックレンジが決定され、この撮像素子のダイナミックレンジは、画素の飽和信号量とノイズレベルで決まる。
【０００６】
従来の単位画素が行列状に２次配列されたＸ−Ｙアドレス型のＭＯＳ型の撮像装置においては、電子シャッタを行なうために、たとえば信号電荷の読み出しが行なわれない水平ブランキング期間に、１行分の画素から不要な信号電荷を信号線にリセット（排出）するものがある。
【０００７】
ところで、電子シャッタのシャッタ速度、すなわち画素の蓄積時間に相当する時間は、信号電荷の排出時点から信号電荷の読み出し時点までで決まるため、水平方向の右と左で蓄積時間が異なってしまうという問題がある。すなわち、水平走査パルスで出力される画素の蓄積時間はそれが出力されるタイミングに比例して蓄積時間が変わってくる。
【０００８】
シャッタ速度が遅くて画素の蓄積時間が充分長く設定されている際には蓄積時間の差は無視できるが、シャッタ速度がシャッタ速度が水平走査期間とさして変わらないほど速く設定されると、蓄積時間差がライン方向（行方向）のシェーディングとなって画像に現れ問題となってくる。
【０００９】
この問題を解決するには、電子シャッタ動作を行なったときの各画素の露光蓄積時間が一定となるようにする（同時刻露光する）グローバルシャッタという機能を実現する構成が提案されている。たとえば、画素ごとに、電荷生成部と画素信号生成部との間に電荷蓄積部を設け、全画素を同時に露光した後、電荷生成部にて生成された信号電荷を同時に電荷蓄積部に転送させる構造のものが提案されている（たとえば米国特許第５，９８６，２９７号参照）。
【００１０】
この方式では、電荷生成部の光電変換素子に光が入射することで発生した信号電荷を全画素同時に一旦電荷蓄積部に転送して蓄積させておき、所定の読出タイミングで順次画素信号に変換するようにしている。また、この方式では、転送後に光電変換素子に光が入射することで、電荷生成部に蓄積される電荷を、次の露光蓄積に先立って排出させる。
【００１１】
これにより、電荷蓄積部に蓄積された信号電荷量に応じた画素信号が得られ、露光後の電荷蓄積部への転送タイミングを調整することで、露光蓄積時間差を生じることのない電子シャッタ機能を実現することができる。
【００１２】
【発明が解決しようとする課題】
しかしながら、電荷生成部の光電変換素子に強い光が入射すると、光電変換素子で蓄積できる最大電荷量以上の電荷が生成されることで、その電荷が光電変換素子から溢れ出し、転送ゲートやチャネルストップ領域を通って、画素信号生成部や隣接画素内の電荷生成部などへ流出してしまう、いわゆる「ブルーミング現象」が問題となる。光電変換素子で得た信号電荷を全画素同時に一旦電荷蓄積部に転送させるなどによりグローバルシャッタ機能を実現する構造においても同様に「ブルーミング現象」が生じる。
【００１３】
「ブルーミング現象」が生じると、撮像画像に白い帯状または白い円状パターンが観察され、画質が劣化する。特に、電荷蓄積部を設けてグローバルシャッタ機能を実現する構造のものでは、電荷生成部で生成された過剰電荷が自身の画素内の電荷蓄積部にも溢れ出す。前述のように、電荷蓄積部に蓄積された信号電荷量に応じて画素信号を得るので、ブルーミング現象が自身の画素そのものの信号成分を変化させることになる。また、信号電荷を電荷蓄積部に転送した後に光電変換素子に光が入射することで生じる電荷が電荷蓄積部に漏れると、「ブルーミング現象」と同様の問題（疑似ブルーミング現象）が生じる。
【００１４】
本発明は、上記事情に鑑みてなされたものであり、簡単な構造や制御方法にてブルーミング現象や疑似ブルーミング現象を抑制することのできる固体撮像装置およびその駆動制御方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
すなわち、本発明に係る固体撮像装置は、それぞれ画素に対応して、電荷を生成する電荷生成部、電荷生成部により生成された電荷を蓄積する電荷蓄積部、電荷生成部と電荷蓄積部との間に配設され電荷生成部により生成された電荷を電荷蓄積部に転送する転送ゲート部、および電荷蓄積部に蓄積した電荷に応じた画素信号を生成する画素信号生成部を含む単位画素を複数備えて成る固体撮像装置であって、単位画素ごとに、電荷生成部に対して隣接して配され、電荷生成部で生成された電荷であって画像形成に寄与しない不要電荷の流れを電気的障壁の高さに応じて遮断切替可能な不要電荷排出ゲート部と、不要電荷排出ゲート部に対して電荷生成部とは反対側に配設され、電荷生成部から不要電荷排出ゲート部を経由して掃き出された不要電荷を受け取る不要電荷ドレイン部とを備えた。不要電荷ドレイン部としては、たとえば電源供給部を使用すればよい。
【００１６】
本発明に係る固体撮像装置の駆動制御方法は、本発明に係る固体撮像装置を駆動制御する方法であって、電荷生成部が露光されることで生成された電荷を電荷生成部に蓄積する期間である露光蓄積時には電気的障壁が高くなるように不要電荷排出ゲート部をオフさせ、露光蓄積時を除く期間には電気的障壁が低くなるように不要電荷排出ゲート部をオンさせるようにした。
【００２１】
また本発明に係る固体撮像装置は、単位画素の不要電荷ゲート部を駆動制御する駆動制御部を単位画素と一体的に備えた構成のものとする。なお、駆動制御部は、不要電荷排出ゲート部に印加する電圧の大きさを所定のタイミングで切替駆動することで、不要電荷排出ゲート部における電気的障壁の高さを制御する。
【００２２】
また、駆動制御部は、電荷生成部が露光されることで生成された電荷を電荷生成部に蓄積する期間である露光蓄積時には電気的障壁が高くなるように不要電荷排出ゲート部をオフさせ、露光蓄積時を除く期間には電気的障壁が低くなるように不要電荷排出ゲート部をオンさせる。
【００３３】
また、駆動制御部は、不要電荷排出ゲート部がオンした状態では、電荷生成部を中心として電荷井戸が形成されるように制御する。
【００３４】
【作用】
上記構成の固体撮像装置やその駆動制御方法においては、先ず、アドレス制御にて読み出す方式の固体撮像装置の基本構成に加えて、単位画素ごとに、画像形成に寄与しない不要電荷の流れを電気的障壁の高さに応じて遮断切替可能な不要電荷排出ゲート部と、不要電荷排出ゲート部を経由して掃き出された不要電荷を受け取る不要電荷ドレイン部とを設けた。
【００３５】
そして、電荷生成部への露光蓄積期間には不要電荷排出ゲート部の電気的障壁が高くなり、露光蓄積時を除く期間にはその電気的障壁が低くなるように、不要電荷排出ゲート部へ印加する電圧の大きさを切替制御することで、不要電荷排出ゲート部をオンオフ制御（パルス駆動）する。
【００３６】
そして、露光蓄積期間には不要電荷排出ゲート部をオフさせることで電荷生成部を中心として電荷井戸を形成させる。この期間に過剰光が電荷生成部に照射されることで生成された電荷は、転送ゲート部を超えて電荷蓄積部へ、あるいは不要電荷排出ゲート部を超えて不要電荷ドレイン部に排出させることができる。
【００３７】
一方、露光蓄積期間を除く期間には不要電荷排出ゲート部をオンさせることで、この期間に電荷生成部にて生成された不要電荷の電荷蓄積部への漏れ込みを防止する。この不要電荷排出ゲート部をオンさせた状態では、電荷生成部をリセットしなくてもよい。つまり、電荷生成部を中心として電荷井戸が形成されるように制御してもかまわない。
【００３８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。なお、以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例である、ＣＭＯＳ撮像素子に適用した場合を例に説明する。
【００３９】
図１は、本発明の一実施形態に係る固体撮像装置の概略構成図である。固体撮像装置１は、画素が行および列状に配列され、この画素からの信号出力が電圧信号であって、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理機能部が各列ごとに設けられたカラム型のものである。
【００４０】
すなわち、図１に示すように、固体撮像装置１は、複数の単位画素３が行および列状に配列された撮像部１０と、撮像部１０の外側に設けられた駆動制御部７と、ＣＤＳ処理部２６とを備えている。駆動制御部７としては、たとえば、水平走査回路１２と垂直走査回路１４とを備える。図１では、簡単のため行および列の一部を省略して示しているが、現実には、各行や各列には、数十から数千の画素が配置される。
【００４１】
また、駆動制御部７の他の構成要素として、水平走査回路１２、垂直走査回路１４、およびＣＤＳ処理部２６に所定タイミングのパルス信号を供給するタイミングジェネレータ２０が設けられている。
【００４２】
これらの駆動制御部７の各要素は、撮像部１０とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成される。
【００４３】
単位画素３は、垂直列選択のための垂直制御線１５を介して垂直走査回路１４と、垂直信号線１９を介してＣＤＳ処理部２６と、それぞれ接続されている。
【００４４】
水平走査回路１２や垂直走査回路１４は、たとえばシフトレジスタによって構成され、タイミングジェネレータ２０から与えられる駆動パルスに応答してシフト動作（走査）を開始するようになっている。このため、垂直制御線１５には、単位画素３を駆動するための種々のパルス信号が含まれる。後でも述べるが、それぞれのパルス信号を単位画素３に対して行方向および列方向の何れに配するか（パルス信号の配線方法）は自由である。
【００４５】
ＣＤＳ処理部２６は各列ごとに設けられており、タイミングジェネレータ２０から与えられるサンプルパルスＳＨＰとサンプルパルスＳＨＤといった２つのサンプルパルスに基づいて、垂直信号線１９を介して入力された電圧モードの画素信号に対して、画素リセット直後の信号レベル（ノイズレベル）と信号レベルとの差分をとる処理を行なうことで、固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise ）やリセットノイズといわれるノイズ信号成分を取り除く。なお、ＣＤＳ処理部２６の後段には、必要に応じてＡＧＣ(Auto Gain Control) 回路やＡＤＣ(Analog Digital Converter)回路などを設けることも可能である。
【００４６】
ＣＤＳ処理部２６により処理された電圧信号は、水平信号線１８に伝達され、その後、水平走査回路１２からの水平選択信号により駆動される図示しない水平選択スイッチを介して出力バッファ２４に入力され、撮像信号として図示しない外部回路に供給される。
【００４７】
つまり、カラム型の固体撮像装置１においては、単位画素３からの出力信号（電圧信号）が、垂直信号線１９→ＣＤＳ処理部２６→水平信号線１８→出力バッファ２４の順で出力される。その駆動は、１行分の画素出力信号を垂直信号線１９を介してパラレルにＣＤＳ処理部２６に送り、ＣＤＳ処理後の信号を水平信号線１８を介してシリアルに出力するようにする。垂直制御線１５は、各行の選択を制御するものである。
【００４８】
図２は、図１に示した固体撮像装置１の撮像部１０における単位画素３の第１実施形態の詳細例を示した図である。ここで図２（Ａ）は単位画素３（一部周辺部を含む）の基本的な等価回路図、図２（Ｂ）は断面図、図２（Ｃ）は単位画素３の一部分を変形した等価回路図である。
【００４９】
第１実施形態の単位画素３は、図２（Ａ）に示すように、光を電荷に変換する光電変換機能とともに、その電荷を蓄積する電荷蓄積機能の各機能を兼ね備えた電荷生成部３２と、電荷生成部３２に対して、電荷読出部（読出ゲート部）の一例である読出選択用トランジスタ３４、リセットゲート部の一例であるリセットトランジスタ３６、垂直選択用トランジスタ４０、およびフローティングディフュージョン３８の電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタ４２の４つのＭＯＳトランジスタを有する。
【００５０】
また、単位画素３は、電荷蓄積部の機能を備えた電荷注入部の一例であるフローティングディフュージョン３８とから成るＦＤＡ（Floating Diffusion Amp）構成の画素信号生成部５を有するものとなっている。なお、このような単位画素３の構成は、汎用的な４トランジスタ画素のＣＭＯＳセンサであって、従来からよく知られた構成である。
【００５１】
電荷生成部３２を構成するフォトダイオードＰＤのカソードには転送ゲート部４６のソースが接続されている。読出選択用トランジスタ３４は、ドレインが蓄積部であるフローティングディフュージョン３８に接続されている。
【００５２】
たとえば、単位画素３は、その断面図を図２（Ｂ）に示すように、シリコンからなる半導体基板ＮＳＵＢ（ｎ型のＳｉ基板）上にオーバーフローバリアを形成するｐ型層であるｐ型ウェル（Ｐ−Ｗｅｌｌ）が形成されている。そして、このｐ型ウェル上にｎ型層（Ｎ＋）が形成されることで、ｐｎ接合のフォトダイオードＰＤによる電荷生成部３２が構成されている。
【００５３】
なお、図２（Ｂ）では割愛しているが、単位画素３の最終的な構造としては、たとえば電荷生成部３２上に開口部を設け、この開口部を除く部分を遮光膜で覆うことで、電荷生成部３２以外の部分への外部光の入射を阻止する構造を採る。また、電荷生成部３２上には、カラーフィルタやマイクロレンズなどをオンチップにて形成する。
【００５４】
電荷生成部３２を構成するフォトダイオードＰＤは、界面準位によって発生する電荷の湧き出し（暗電流）を抑制するようにＳｉ界面をピニングさせるｐ型高濃度（ｐ++）層を正孔蓄積層として感光領域の基板表面側に付加形成した構造となっている。そして、この電荷生成部３２は、入射光をその光量に応じた電荷量の信号電荷に光電変換し、かつその信号電荷をｎ型層（Ｎ＋）に蓄積する。
【００５５】
そして、このフォトダイオードＰＤに対して図２（Ｂ）中左側に、読出選択用トランジスタ３４、フローティングディフュージョン３８を形成するＮ++層、リセットトランジスタ３６、電源ＶＤＤに接続されリセットドレインＲＤを形成するＮ++層、およびチャネルストップＣＳａを形成するＰ＋層およびＳｉＯ２層がこの順に水平方向（図の左方向）に形成されている。これらの構造は従来のＣＭＯＳ型固体撮像装置のそれと同じである。
【００５６】
読出選択用トランジスタ３４およびリセットトランジスタ３６の基板表面側には、たとえばポリシリコンによって単層もしくは２層構造にて形成された転送電極（ゲート電極）が配設されている。そして、読出選択用トランジスタ３４のゲート電極（特に読出ゲートＲＯＧという）には読出パルスが入力され、リセットトランジスタ３６のゲート電極（特にリセットゲートＲＧという）にはリセットパルスが入力される。
【００５７】
また、第１実施形態の単位画素３は、蓄積時間差を生じることのない電子シャッタ機能であるグローバルシャッタ機能を実現するために、単位画素３ごとに、電荷生成部３２の読出選択用トランジスタ３４と画素信号生成部５との間に電荷蓄積部４４と、全画素についての電荷生成部３２（フォトダイオードＰＤ）を露光した後その電荷生成部３２にて生成された信号電荷を同時に電荷蓄積部４４に転送させる転送ゲート部４６とを備えた構造となっている。電荷蓄積部４４は、１Ｈ（Ｈ：水平走査期間）以上の期間電荷を蓄積する部分である。
【００５８】
たとえば、単位画素３の断面図を図２（Ｂ）に示すように、フォトダイオードＰＤと読出選択用トランジスタ３４との間に、転送ゲート部４６および電荷蓄積部４４がこの順に水平方向（図の左方向）に形成されている。そして、読出選択用トランジスタ３４、電荷蓄積部４４、および転送ゲート部４６は、ソースおよびドレイン端子を共通とするマルチゲート構造となっている。そして、これらの３つの中間に配置される電荷蓄積部４４は、事実上、ゲートを持つＭＯＳダイオードとして構成されている。
【００５９】
転送ゲート部４６および電荷蓄積部４４の部分の基板表面側には、たとえばポリシリコンによって単層もしくは２層構造で形成された転送電極（ゲート電極）が配設されている。そして、転送ゲート部４６のゲート電極（特にフレームシフトゲートＦＳＧという）にはフレームシフトパルスが入力され、電荷蓄積部４４のゲート電極（特にストレージゲートＳＴＧという）にはストレージパルスが入力される。
【００６０】
なお、図２（Ｂ）に示した第１実施形態の単位画素３の素子構造では、電荷蓄積部４４がゲートを持つＭＯＳダイオードであり、電荷蓄積部４４のゲート電極下には電荷を蓄積する部分が形成される。
【００６１】
この場合、フォトダイオードＰＤと電荷蓄積部４４との間に配される転送ゲート部４６のゲート電極を、電荷蓄積部４４のゲート電極と共通にし、このゲート電極を電荷生成部３２の際まで延在するように形成した１枚ゲート構成にしている。この場合、当然に、フレームシフトパルスとストレージパルスとが共通に使用される。
【００６２】
この構造の転送ゲート部４６としての働きは、ｎ−またはｐ−によるイオンインプランテーションにて転送ゲート部４６と電荷蓄積部４４との不純物濃度差を付ける、あるいは、転送ゲート部４６と電荷蓄積部４４との酸化膜厚差を付ける、などによる障壁（ポテンシャル差）を付けることで行なうとよい。
【００６３】
なお、図２（Ｂ）に示すように、読出選択用トランジスタ３４やリセットトランジスタ３６の部分にも、ｎ−またはｐ−によるイオンインプランテーションをしておく。
【００６４】
１枚ゲート構成とした場合の電荷蓄積部４４および転送ゲート部４６近傍の等価回路図を図２（Ｃ）に示す。この１枚ゲート構成に限らず、電荷蓄積部４４と転送ゲート部４６の各ゲートを別々に設けた２枚ゲート構成としてもよい。ただし、２枚ゲート構成とすると、２つのゲート電極の加工位置ズレの問題や、電極間にギャップがあることにより、電荷生成部３２から電荷蓄積部４４に信号電荷を転送させ難い部分が生じる。
【００６５】
これに対して１枚ゲート構成とすると、単位画素３への配線を１つ減らすことやゲートと配線コンタクトを減らすことができる（図２（Ｃ）参照）。加えて、イオンインプランテーション量や酸化膜厚差を制御することでポテンシャル差を制御することができるので、素子の加工精度が高まる。また、ゲート電極間にギャップが生じないので、電荷生成部３２から電荷蓄積部４４への信号電荷の転送効率が高まる。
【００６６】
なお、１枚ゲート構成であるのか２枚ゲート構成であるのかに関わらず、電荷生成部３２のフォトダイオードＰＤと電荷蓄積部４４との間に配される転送ゲート部４６は、オフ状態でチャネルの表面が信号電荷とは反対の導電形の電荷を蓄積した状態を形成可能にする。また、読出選択用トランジスタ３４やリセットトランジスタ３６についても同様である。なお、このような状態を形成させるためにオフ時にゲート電極に印加する電圧は、各素子の不純物のイオン濃度（ドーズ量）やゲート電極の膜厚に依存する。
【００６７】
このようにゲート電極下のチャネル領域表面が反転状態になるよう所定の電位を印加してオフさせると界面準位が正孔で埋められる（ピニング；pinning という）。このため、電荷転送路としての転送ゲート部４６や読出選択用トランジスタ３４やリセットトランジスタ３６では、オフ時に所定の電位を印加することで界面準位が原因となって発生する暗電流を抑制することができる。
【００６８】
さらに、第１実施形態の単位画素３は、図２（Ａ）に示すように、電圧ポテンシャル（電気的障壁の高さ）に応じて電荷生成部３２で生成された画像形成に寄与しない不要電荷の流れを遮断切替可能な不要電荷排出ゲート部の一例である制御スイッチ４８を備えている。この制御スイッチ４８としては、たとえばＭＯＳトランジスタＰＤＳが使用される。第１実施形態においては、制御スイッチ４８の電荷生成部３２とは反対側に配設され、電荷生成部３２から制御スイッチ４８を経由して掃き出された不要電荷を受け取るアンチブルーミングドレインＡＢＤの機能を電源ＶＤＤがなすように構成されている。
【００６９】
つまり、制御スイッチ４８を構成するＭＯＳトランジスタＰＤＳは、ソースが電荷生成部３２を構成するフォトダイオードＰＤのカソードに接続され、ドレインが電源ＶＤＤに接続される。この構造は、ＣＣＤ型固体撮像装置の横型あるいは縦型オーバーフローコントロールに類似するものである。第１実施形態においては、アンチブルーミングドレイン（オーバーフロードレイン）ＡＢＤが電源ＶＤＤそののものとして使用されている。
【００７０】
ＭＯＳトランジスタＰＤＳのゲート電極（特にアンチブルーミングゲートＡＢＧという）には、このＭＯＳトランジスタＰＤＳをオンオフ（ｏｎ／ｏｆｆ）させるためのパルス信号（特にアンチブルーミングパルスという）が給電される。
【００７１】
たとえば、単位画素３の断面図を図２（Ｂ）に示すように、フォトダイオードＰＤに対して図２（Ｂ）中右側に、制御スイッチ４８としてのＭＯＳトランジスタＰＤＳと、電源ＶＤＤに接続されアンチブルーミングドレインＡＢＤを形成するＮ++層と、チャネルストップＣＳｂを形成するＰ＋層およびＳｉＯ２層がこの順に水平方向（図の右方向）に形成されている。チャネルストップＣＳｂは、当該単位画素３に隣接する他の単位画素３のチャネルストップＣＳａを意味する。
【００７２】
なお図２（Ｂ）に示すように、制御スイッチ４８用のＭＯＳトランジスタＰＤＳの部分には、ｎ−またはｐ−によるイオンインプランテーションをしておく。こうすることで、制御スイッチ４８を所定の電圧にてオフ状態とすることで、チャネルの表面が信号電荷とは反対の導電形の電荷（対向電荷）を蓄積した状態にすることができる。なお、このような状態を形成させるためにオフ時にゲート電極に印加する電圧は、素子の不純物のイオン濃度（ドーズ量）やゲート膜厚に依存する。
【００７３】
このようにゲート電極下のチャネル領域表面が反転状態になるよう所定の電位を印加して制御スイッチ４８をオフさせると、界面準位が正孔で埋められる（ピニング）。このため、電荷転送路としての制御スイッチ４８では、オフ時に界面準位が原因となって発生する暗電流を抑制することができる。
【００７４】
また、画素信号生成部５におけるリセットトランジスタ３６は、ソースがフローティングディフュージョン３８に、ドレインが電源ＶＤＤにそれぞれ接続され、ゲート（リセットゲートＲＧ）にはリセットパルスが入力される。このリセットトランジスタ３６は、フローティングディフュージョン３８を電源ＶＤＤにリセットするためにデプレッション型である。
【００７５】
垂直選択用トランジスタ４０は、ドレインが電源ＶＤＤに、ソースが増幅用トランジスタ４２のドレインにそれぞれ接続され、ゲート（特に垂直選択ゲートＳＥＬＶという）は垂直選択線５２に接続されている。この垂直選択線５２には、垂直選択信号が印加される。
【００７６】
増幅用トランジスタ４２は、ゲートがフローティングディフュージョン３８に接続され、ドレインが垂直選択用トランジスタ４０のソースに、ソースは画素線５１に接続されている。
【００７７】
各単位画素３の画素線５１は、他の単位画素３の画素線５１と共通に垂直線１９に接続され、列ごとに設けられたＣＤＳ処理部２６のうちの対応する列のものに接続されている。ＣＤＳ処理部２６の後段には、図示しない水平走査回路１２からの水平選択信号が入力される水平選択用トランジスタ５０が接続されている。
【００７８】
フレームシフトゲートＦＳＧに入力されるフレームシフトパルス、ストレージゲートＳＴＧに入力されるストレージパルス、読出ゲートＲＯＧに入力される読出パルス、リセットゲートＲＧに入力されるリセットパルス、垂直選択ゲートＳＥＬＶに入力される垂直選択信号、水平選択ゲートＳＥＬＨに入力される水平選択信号、およびアンチブルーミングゲートＡＢＧに入力されるアンチブルーミングパルスは、単位画素３に対して行方向もしくは列方向に配線される。
【００７９】
この構成において、電荷生成部３２のフォトダイオードＰＤに光が入射することで発生した信号電荷を転送ゲート部４６を介して全画素同時に一旦電荷蓄積部４４に転送して蓄積させておく。そして、読出選択用トランジスタ３４を介して所定の読出タイミングでフローティングディフュージョン３８に転送する。すなわち、フォトダイオードＰＤで光電変換によって発生し蓄積された信号電荷が、読出選択用トランジスタ３４を通してフローティングディフュージョン３８に注入される（読み出される）。
【００８０】
読出パルスが消滅すると、読出選択用トランジスタ３４がオフ状態となる。そして、垂直選択用トランジスタ４０がオンしている単位画素３では、フローティングディフュージョン３８に読み出された信号電荷は、その電荷量に応じて増幅用トランジスタ４２で増幅されて信号電圧に変換され画素線５１および垂直信号線１９を介してＣＤＳ処理部２６に伝達され、このＣＤＳ処理部２６を介して水平信号線１８に出力される。
【００８１】
また、リセットトランジスタ３６が電気的に導通すると、それまでフローティングディフュージョン３８に保持されていた電荷はリセットトランジスタ３６を介して電源ＶＤＤに流出する。その結果、フローティングディフュージョン３８の電位状態は初期のレベルに復帰させられる。
【００８２】
また、この構成では、電荷蓄積部４４への転送後にフォトダイオードＰＤに光が入射することで、電荷生成部３２に蓄積される電荷を、次の露光蓄積に先立って排出させる。これにより、電荷蓄積部４４に蓄積された信号電荷量に応じた画素信号が増幅用トランジスタ４２から得られ、露光後の電荷蓄積部４４への転送タイミングを調整することで、露光蓄積時間差を生じることのないグローバル電子シャッタ機能を実現することができる。
【００８３】
さらに、この構成においては、電荷生成部３２のフォトダイオードＰＤを露光して信号電荷をそのフォトダイオードＰＤに蓄積する露光蓄積期間には制御スイッチ４８を構成するＭＯＳトランジスタＰＤＳをと転送ゲート部４６とをオフさせておく。そして、この露光蓄積期間では、フォトダイオードＰＤ周辺の電気的障壁は、制御スイッチ４８により形成されるゲート部よりも転送ゲート部４６の方が浅くなるようにすればよい。
【００８４】
つまり、露光蓄積期間における電荷生成部３２の蓄積飽和電荷量を規定する要因である電気的障壁は、転送ゲート部４６の方が制御スイッチ４８により形成されるゲート部よりも優先的となるようにする。換言すれば、少なくとも電荷生成部３２の飽和電荷量を決定するのは制御スイッチ４８により形成されるゲート部単体ではなく、露光蓄積期間における電荷蓄積部４４へのブルーミング現象により決定されるということである。
【００８５】
そして、電荷生成部３２にて得た信号電荷を電荷蓄積部４４に全画素同時に転送させた後には、制御スイッチ４８のＭＯＳトランジスタＰＤＳをオンさせる。このとき、電気的障壁が、転送ゲート部４６よりも、制御スイッチ４８（ＭＯＳトランジスタＰＤＳ）により形成されるアンチブルーミングゲートＡＢＧ（不要電荷排出ゲート部）の方が浅くなるようにすればよい。
【００８６】
全画素同時に一旦電荷蓄積部４４に信号電荷を転送させた後に電荷生成部３２のフォトダイオードＰＤに光が入射すると、その時点の電圧ポテンシャル分布に応じてフォトダイオードＰＤで蓄積できる電荷量以上の電荷が生成されフォトダイオードＰＤから溢れ出すことになる。つまり、信号電荷の露光蓄積期間を除く期間においても「ブルーミング現象」に類した現象（疑似ブルーミング現象）が生じる。この疑似ブルーミング現象によりフォトダイオードＰＤから溢れ出した電荷（過剰電荷）は、画像形成に寄与しない不要な電荷であり、フォトダイオードＰＤ周辺の各部に漏れ込む。
【００８７】
しかし、前述の構成により、その不要電荷は、電気的障壁の浅い制御スイッチ４８を介してアンチブルーミングドレインＡＢＤとしての電源ＶＤＤに掃き出され、電荷蓄積部４４側に溢れ出すことはない。つまり、信号電荷の露光蓄積期間を除く期間において光がフォトダイオードＰＤに入射しても、疑似ブルーミング現象を防止することができる。
【００８８】
なお前述のように、疑似ブルーミング現象を防止するための電気的障壁は、制御スイッチ４８により形成される不要電荷排出ゲート部の方が転送ゲート部４６よりも優先的となるようにすればよい。つまり、電荷生成部３２（フォトダイオードＰＤ）が信号電荷を生成し蓄積している露光蓄積期間では、電荷生成部３２から電荷蓄積部４４側に過剰電荷が溢れ出さない程度にすればよい。この点は、ＣＣＤ型固体撮像装置にて利用されているオーバーフロードレイン構造のものと異なる。
【００８９】
次に、上記構成の一実施形態に係るＣＭＯＳ撮像素子におけるブルーミングの防止動作について詳細に説明する。
【００９０】
図３は、第１実施形態の単位画素３を備えた固体撮像装置１における走査のタイミングチャートの一例である。なお、第１実施形態では、フレームシフトゲートＦＳＧに入力されるフレームシフトパルスを、ストレージゲートＳＴＧに入力されるストレージパルスと共通に使用する。
【００９１】
先ず、電荷生成部３２のフォトダイオードＰＤを露光して信号電荷をそのフォトダイオードＰＤに蓄積するのに先立って、アンチブルーミングパルスをインアクティブ（Ｌ；ロー）にして制御スイッチ４８をオフさせるとともにフレームシフトパルスをアクティブ（Ｈ；ハイ）にして転送ゲート部４６をオンさせることで、この時点においてフォトダイオードＰＤに蓄積されている不要な電荷（不要電間）を電荷蓄積部４４側に掃き捨てる（ｔ０〜ｔ２）。
【００９２】
その後、フォトダイオードＰＤと電荷蓄積部４４との間のゲート機能部分である転送ゲート部４６を閉じて、露光蓄積開始となる。これらの処理は、全画素について略同時に行なう。なお、この時点では、アンチブルーミングパルスをアクティブにしたままでもよい。つまり、制御スイッチ４８をオフさせるタイミングは、露光蓄積開始の前（直前もしくはその近傍）に行なう。
【００９３】
次に、アンチブルーミングパルスをインアクティブにして制御スイッチ４８をオフさせるとともにフレームシフトパルスもインアクティブにして、フォトダイオードＰＤが露光されることで生成される信号電荷を、そのフォトダイオードＰＤに蓄積する動作を開始する（ｔ２）。そして、アンチブルーミングパルスをインアクティブにしたままでの信号電荷の露光蓄積状態をｔ１２まで継続する。
【００９４】
また、露光蓄積状態と並行して、読出パルスをアクティブにして読出選択用トランジスタ３４をオンさせることで、電荷蓄積部４４に掃き出した不要電荷をフローティングディフュージョン３８に転送する。そして読出選択用トランジスタ３４をオフさせ、さらにリセットパルスをアクティブにしてリセットトランジスタ３６をオンさせることで、フローティングディフュージョン３８をリセットトランジスタ３６を通して電源ＶＤＤにリセットする。これにより、電荷生成部３２から、転送ゲート部４６、電荷蓄積部４４、読出選択用トランジスタ３４を順に経由してフローティングディフュージョン３８に転送された不要電荷が電源ＶＤＤに掃き出される。
【００９５】
これらの処理は、信号電荷蓄積の完了前に完結していればよい。図では、ｔ２〜ｔ４にて読出パルスをアクティブにし、ｔ４〜ｔ６にてリセットパルスをアクティブにしているが、この例に限らず、図中において、多少右側にシフトした位置にてこれらの処理を行なってもよい。
【００９６】
次に、電荷生成部３２にて得た信号電荷を全画素同時に電荷蓄積部４４に転送させる（フレームシフトさせる）のに先立って、電荷蓄積部４４をクリアにしておく。このため、露光蓄積完了時にフレームシフトパルスをアクティブにするのに先立って、読出パルスをアクティブにして読出選択用トランジスタ３４をオンさせることで、電荷蓄積部４４に蓄積されている不要電荷をフローティングディフュージョン３８に転送する（ｔ８〜ｔ１０）。
【００９７】
そして、読出選択用トランジスタ３４をオフさせ、さらにリセットパルスをアクティブにしてリセットトランジスタ３６をオンさせて、フローティングディフュージョン３８をリセットトランジスタ３６を通して電源ＶＤＤにリセットすることで、電荷蓄積部４４からフローティングディフュージョン３８に転送された不要電荷を電源ＶＤＤに掃き出す（ｔ１０〜ｔ１２）。なお、前述のｔ２〜ｔ４，ｔ４〜ｔ６の処理を割愛し、ｔ８〜ｔ１０，ｔ１０〜ｔ１２の処理にて兼用するようにしてもかまわない。
【００９８】
次に、電荷生成部３２にて得た信号電荷を全画素同時に電荷蓄積部４４に転送させるため、アンチブルーミングパルスをインアクティブにして制御スイッチ４８をオフさせた状態を維持したままで、全画素について略同時に、フレームシフトパルスをアクティブにして、フォトダイオードＰＤが露光されることで生成された信号電荷を電荷蓄積部４４に転送させる（ｔ１０〜ｔ１２）。この後、全画素について略同時に、アンチブルーミングパルスをアクティブにして制御スイッチ４８をオンさせる（ｔ１２）。
【００９９】
なお、制御スイッチ４８をオンさせるタイミングは、少なくとも電荷蓄積部４４に信号電荷を転送開始後であればよい。たとえば、電荷生成部３２（フォトダイオードＰＤ）から電荷蓄積部４４への電荷転送が完了後、すなわち図中のｔ１２よりも少し後（図中右側）にてアンチブルーミングパルスをアクティブにしてもよい。また、転送途中、すなわち、図中のｔ１０〜ｔ１２の間において、フレームシフトパルスをアクティブにするのに少し遅れてアンチブルーミングパルスをアクティブにしてもよい。
【０１００】
次に、信号電荷を電荷生成部３２から電荷蓄積部４４に転送させた後の所定の時点において、画素信号生成部５は、電荷蓄積部４４から信号電荷を読み出して（ラインシフトして）画素信号を得る。このため、先ず制御スイッチ４８をオンさせた状態を維持したままで、読出対象画素である、任意の水平ラインにおける所定位置の画素について、水平選択信号をアクティブにすることで、水平選択用トランジスタ５０をオンさせる（ｔ１４）。
【０１０１】
この後、リセットパルスをアクティブにしてリセットトランジスタ３６をオンさせて、フローティングディフュージョン３８をリセットトランジスタ３６を通して電源ＶＤＤにリセットすることで、フローティングディフュージョン３８をクリアにする（ｔ１６〜ｔ１８）。こうすることで、リセットレベルに応じた電圧が画素線５１に現れ、さらに垂直信号線１９、ＣＤＳ処理部２６、水平選択用トランジスタ５０を介して出力バッファ２４に伝達される。
【０１０２】
そして、この直後に、サンプルパルスＳＨＰをアクティブにすることで、ＣＤＳ処理部２６においては、クリアにされた時点の画素信号レベル（リセットレベル）を保持する（ｔ２０〜ｔ２２）。たとえば、その時点の電圧値を予め定められている所定電圧にクランプする。
【０１０３】
次に、読出パルスをアクティブにして読出選択用トランジスタ３４をオンさせることで、電荷蓄積部４４に蓄積されている不要電荷をフローティングディフュージョン３８に読み出す（ｔ２４〜ｔ２６）。この後、読出パルスをインアクティブにすることで（ｔ２６）、読出対象画素について、フローティングディフュージョン３８に読み出された信号電荷は、その電荷量に応じて増幅用トランジスタ４２で増幅されて信号電圧となり垂直信号線１９に現れ、さらにＣＤＳ処理部２６、水平信号線１８、および水平選択用トランジスタ５０を介して出力バッファ２４に伝達される。
【０１０４】
そして、この直後に、サンプルパルスＳＨＤをアクティブにすることで、ＣＤＳ処理部２６においては、信号電荷量に応じた画素信号レベルを保持する（ｔ２８〜ｔ３０）。この後、水平選択信号をインアクティブにする（ｔ３２）。ＣＤＳ処理部２６は、サンプルパルスＳＨＰにて取得したリセットレベルとサンプルパルスＳＨＤにて取得した画素信号レベルとの差を取ることで、固定パターンノイズＦＰＮやリセットノイズを取り除く。
【０１０５】
上述した一連の動作の繰り返しにより、単位画素３が２次元マトリクス状に配設された撮像部１０から画素信号が順次出力され、最終的にＣＤＳ処理部２６から撮像信号が得られる。
【０１０６】
図４は、図３に示したタイミングチャートにおけるｔ０〜ｔ２期間の動作状態の詳細を説明する図である。この期間は、電荷生成部３２を構成するフォトダイオードＰＤの不要電荷を排出するリセットモードである。このリセットモードでは、アンチブルーミングゲートとして作用する制御スイッチ４８の一例であるＭＯＳトランジスタＰＤＳがオフ状態にあり、フレームシフトゲートＦＳＧとして作用する転送ゲート部４６がオン状態にある。このため、電位ポテンシャルは、ＭＯＳトランジスタＰＤＳ側より転送ゲート部４６側の方が高い。
【０１０７】
また、転送ゲート部４６をオンさせたときの電圧ポテンシャルが、フォトダイオードＰＤよりも転送ゲート部４６の方が高くなるように、転送ゲート部４６のゲートに印加する電圧を規定する。また、フレームシフトゲートＦＳＧとしての転送ゲート部４６に入力されるフレームシフトパルスを、ストレージゲートＳＴＧに入力されるストレージパルスと共通に使用しているので、転送ゲート部４６のオンに伴って電荷蓄積部４４の電位ポテンシャルが転送ゲート部４６よりさらに高くなる。
【０１０８】
これにより、図４（Ａ）の電位ポテンシャル図に示すように、単位画素３の電圧ポテンシャルが、制御スイッチ４８→フォトダイオードＰＤ→転送ゲート部４６→電荷蓄積部４４というように階段構造となり、フォトダイオードＰＤに蓄積されている電荷（不要電荷）は、電気的障壁の浅い方向である電荷蓄積部４４側に移動する。つまり、この時点においてフォトダイオードＰＤに蓄積されている不要電荷は蓄積ゲートとして作用する電荷蓄積部４４に転送される。
【０１０９】
なお、このモードにおいては、制御スイッチ４８をオフさせるタイミングは、電荷蓄積開始の前（直前もしくはその近傍）に行なうものであればよく、前例に限らず、アンチブルーミングパルスをアクティブにして制御スイッチ４８をオンさせたままで、転送ゲート部４６をオンさせてもよい。この場合、転送ゲート部４６と制御スイッチ４８の両者がフォトダイオードＰＤを挟んでオン状態となるが、電圧ポテンシャルとしては、図４（Ｂ）に示すように、制御スイッチ４８側は必ずしもフォトダイオードＰＤよりも高くなるとは限らない（詳細は後述する）。
【０１１０】
このため、フォトダイオードＰＤの不要電荷の大部分は電荷蓄積部４４側に掃き出される。しかしながら、不要電荷量が多ければ、不要電荷の一部が制御スイッチ４８の障壁を乗り越えてアンチブルーミングドレインＡＢＤとして機能する電源ＶＤＤに掃き出され得る。換言すれば、この時点における制御スイッチ４８のオン状態は、浅いオン状態でもかまわないと言うことである。
【０１１１】
図５は、図３に示したタイミングチャートにおけるｔ２〜ｔ４期間並びにｔ４〜ｔ６期間の動作状態の詳細を説明する図である。これらの期間は、リセットモードの後処理期間である。なお、ｔ２〜ｔ４期間の動作はｔ８〜ｔ１０期間の動作と同じであり、ｔ４〜ｔ６期間の動作はｔ１０〜ｔ１２期間の動作と事実上同じである。
【０１１２】
図５（Ａ）に示すｔ２〜ｔ４期間は、電荷蓄積部４４に掃き出した不要電荷をフローティングディフュージョン３８側へ排出するモードである。このモードでは、アンチブルーミングゲートとして作用する制御スイッチ４８の一例であるＭＯＳトランジスタＰＤＳとフレームシフトゲートＦＳＧとして作用する転送ゲート部４６とがオフ状態にあり、読出選択用トランジスタ３４がオン状態にある。
【０１１３】
このため、図５（Ａ）の電位ポテンシャル図に示すように、単位画素３におけるフォトダイオードＰＤの図中右側においては、その電圧ポテンシャルが、転送ゲート部４６→電荷蓄積部４４→読出選択用トランジスタ３４というように階段構造となり、電荷蓄積部４４に掃き出された不要電荷は、電気的障壁の浅い方向であるフローティングディフュージョン３８側にさらに転送される。
【０１１４】
図５（Ｂ）に示すｔ４〜ｔ６期間は、フローティングディフュージョンＦＤに掃き出した不要電荷をリセットドレインＲＤとして機能する電源ＶＤＤに排出するモードである。このモードでは、読出選択用トランジスタ３４をオフさせ、さらにリセットパルスをアクティブにしてリセットトランジスタ３６をオンさせて、フローティングディフュージョン３８をリセットトランジスタ３６を通して電源ＶＤＤにリセットすることで、電荷蓄積部４４からフローティングディフュージョン３８に転送された不要電荷を電源ＶＤＤに掃き出す。これにより、電荷蓄積期間を除く期間に疑似ブルーミング現象によって電荷蓄積部４４などに漏れ込んだ不要電荷や電荷蓄積部４４内に発生した暗電流を排出することができ、疑似ブルーミング現象や暗電流に伴う画質劣化を抑制することができる。
【０１１５】
なお、図５（Ａ）および図５（Ｂ）から分かるように、ｔ２〜ｔ６期間には、転送ゲート部４６および制御スイッチ４８がフォトダイオードＰＤを挟んでともにオフ状態にあるので、フォトダイオードＰＤの周囲は電位が低く、フォトダイオードＰＤでは電位が高くなり、フォトダイオードＰＤを中心として電荷の井戸が形成される。
【０１１６】
このため、フォトダイオードＰＤが光により露光させることで生成された信号電荷が、このフォトダイオードＰＤ自身に蓄積され、フォトダイオードＰＤの信号電荷は検出部５から独立した状態にある。そして、この露光蓄積動作は、読出選択用トランジスタ３４やリセットトランジスタ３６の動作の影響を受けない。したがって、不要電荷のフローティングディフュージョン３８や電源ＶＤＤへの掃出処理は、露光蓄積動作が完了する前に行なわれていればよい。
【０１１７】
なお、ｔ８〜ｔ１０期間においても、ｔ２〜ｔ４期間と同じ動作をする（図５（Ａ）参照）。またｔ１０〜ｔ１２期間においては、図５（Ｃ）に示すように、転送ゲート部４６がオンしているので、電荷生成部３２に蓄積された信号電荷が電荷蓄積部４４に転送されている点でｔ４〜ｔ６期間の動作とは異なるが（図５（Ｂ）参照）、フローティングディフュージョン３８側の状態はｔ４〜ｔ６期間と同じである。
【０１１８】
そしてこれにより、図６の説明にて示す過剰露光に伴って生じた過剰電荷や暗電流に伴う電荷などの不要電荷を、フローティングディフュージョン３８を介してリセットドレインＲＤとしての電源ＶＤＤに掃き出すことで、電荷蓄積部４４やフローティングディフュージョン３８をリセットする。これにより、電荷蓄積期間にブルーミング現象によって電荷蓄積部４４に漏れ込んだ不要電荷を排出することができ、ブルーミング現象に伴う画質劣化を軽減することができる。
【０１１９】
図６は、図３に示したタイミングチャートにおけるｔ２〜ｔ１２期間の動作状態の詳細を説明する図である。この期間は、フォトダイオードＰＤが光により露光されることで生成された信号電荷を、このフォトダイオードＰＤ自身に蓄積する露光蓄積モードである。なお、ｔ１０〜ｔ１２期間は、転送ゲート部４６がオンされており、フォトダイオードＰＤに蓄積される信号電荷が直ちに電荷蓄積部４４に転送される期間である。
【０１２０】
この露光蓄積モードでは、概ね（たとえばｔ１０〜ｔ１２期間を除いて）、転送ゲート部４６および制御スイッチ４８がフォトダイオードＰＤを挟んでともにオフ状態にあるので、図６（Ａ）に示すように、フォトダイオードＰＤの周囲は電位が低くなり、フォトダイオードＰＤでは電位が高くなっている。このため、フォトダイオードＰＤにて生成された信号電荷にとっては、転送ゲート部４６および制御スイッチ４８の双方の電気的障壁が高く（深く）なっていて、フォトダイオードＰＤを中心として電荷の井戸が形成される。
【０１２１】
また、フレームシフト時（ｔ２４〜ｔ２６）における信号電荷の電荷蓄積部４４への転送効率の観点から、転送ゲート部４６をオンさせたときの電圧ポテンシャルが、フォトダイオードＰＤより転送ゲート部４６の方が高くなるように、転送ゲート部４６のゲート電極に印加する電圧を規定する（図４の説明を参照）。
【０１２２】
一方、このようにすると、オンオフ制御の電圧ダイナミックレンジには限度があるので、逆に転送ゲート部４６をオフさせたときの電圧ポテンシャルは、実際には、図６（Ｂ）に示すように、制御スイッチ４８のオフ状態の電圧ポテンシャルよりも高くなる傾向となる。換言すれば、転送ゲート部４６をオフさせても、フレームシフトゲートＦＳＧは閉まりきらない状態となるのに対して、制御スイッチ４８をオフさせると、アンチブルーミングゲートＡＢＧは十分に閉じた状態を形成可能である。
【０１２３】
したがって、露光蓄積モード時のフォトダイオードＰＤに蓄積された信号電荷にとっての電気的障壁は、制御スイッチ４８により形成されるゲート部（アンチブルーミングゲートＡＢＧ）よりも転送ゲート部４６（フレームシフトゲートＦＳＧ）の方が浅くなる。
【０１２４】
このような状況下における露光蓄積モードにおいては、電荷生成部３２としてのフォトダイオードＰＤにて露光量に応じた信号電荷が生成され、この信号電荷をフォトダイオードＰＤに漸次蓄積する。そして、フォトダイオードＰＤに強い光が入射すると、図６（Ｃ）に示すように、フォトダイオードＰＤで蓄積できる最大電荷量以上の電荷が生成されることで、その電荷がフォトダイオードＰＤから溢れ出す。
【０１２５】
このとき、図６（Ｂ）にて説明したように、転送ゲート部４６（フレームシフトゲートＦＳＧ）をオフさせたときの電圧ポテンシャルは、制御スイッチ４８（アンチブルーミングゲートＡＢＧ）のオフ状態の電圧ポテンシャルよりも高くなる傾向となり、フォトダイオードＰＤに蓄積された信号電荷にとっての電気的障壁は、アンチブルーミングゲートＡＢＧよりもフレームシフトゲートＦＳＧの方が浅くなるので、この過剰露光時に生成された過剰電荷はオフ状態の転送ゲート部４６を通って、電荷蓄積部４４へ流出する（事実上ブルーミング状態が生じる）。
【０１２６】
つまり、電荷生成部３２としてのフォトダイオードＰＤの蓄積飽和電荷量を規定する要因である電気的障壁は、転送ゲート部４６（フレームシフトゲートＦＳＧ）の方が制御スイッチ４８により形成されるゲート部よりも優先的となるようにする。換言すれば、ＣＣＤ型固体撮像装置にて利用されているオーバーフロードレイン構造のものと異なり、電荷生成部３２の飽和電荷量を決定するのは、少なくとも制御スイッチ４８により形成されるアンチブルーミングゲートＡＢＧ単体ではなく、電荷蓄積部４４へのブルーミングにより決定されるということである。
【０１２７】
なお、図５で説明したように、電荷蓄積部４４に溢れた過剰電荷は、ｔ８〜ｔ１２にて、フローティングディフュージョン３８を介してリセットドレインＲＤとしての電源ＶＤＤに掃き出されるので、画像として現れることはない。
【０１２８】
また、両者のポテンシャル差が少ないので、過剰電荷量が非常に多いケースや、制御スイッチ４８が完全にオフでないケースでは、過剰電荷の一部が制御スイッチ４８の障壁を乗り越えてアンチブルーミングドレインＡＢＤとして機能する電源ＶＤＤにも掃き出され得る。
【０１２９】
この場合においても、過剰電荷の大部分は転送ゲート部４６の障壁を乗り越えて電荷蓄積部４４に掃き出される。つまり、ブルーミング量の総計は、フレームシフトゲートＦＳＧ（転送ゲート部４６）を介した電荷蓄積部４４へのブルーミング量とアンチブルーミングゲートＡＢＧ（制御スイッチ４８）を介したアンチブルーミングドレインＡＢＤへのブルーミング量の合成により決定される。しかしながら、蓄積飽和電荷量（フォトダイオードＰＤに蓄積し得る最大信号電荷量）は、制御スイッチ４８よりも転送ゲート部４６の方により優先的に規定されることに変わりはない。
【０１３０】
以上のことから分かるように、第１実施形態においては、蓄積飽和電荷量が、転送ゲート部４６よりも制御スイッチ４８の方により優先的に規定される状態にはしない。つまり、露光蓄積モード時には、フレームシフトゲートＦＳＧよりもアンチブルーミングゲートＡＢＧの方が少し電位障壁が高くなればよい。アンチブルーミングゲートＡＢＧを設けると、ＡＢＧポテンシャルで飽和量を規定しがちだが、本実施形態の構成ではその必要はない。
【０１３１】
このことは、ＣＣＤ固体撮像装置におけるオーバーフローコントロールとは異なり、フォトダイオードＰＤの飽和電荷量を制御スイッチ４８により正確に決定する必要がないということである。したがって、制御スイッチ４８を構成するＭＯＳトランジスタＰＤＳは、ラフに電圧ポテンシャルが決定されるものであればよく、そのためチャネル幅Ｗの狭いトランジスタでよいことになる。
【０１３２】
図７は、図３に示したタイミングチャートにおけるｔ１０〜ｔ１２期間の動作状態の詳細を説明する図である。ここで図７（Ａ）は、制御スイッチ４８をオンさせるタイミングと、フレームシフト完了のタイミング（フレームシフトパルスをオンさせた後にオフさせたタイミング）とを、同時とした例で示している。
【０１３３】
この期間は、電荷生成部３２に露光蓄積された信号電荷を電荷蓄積部４４に全画素同時に転送させるフレームシフトモード（電荷転送モード）である。このモードでは、図４（Ａ）に示したリセットモードと同じように、制御スイッチ４８としてのＭＯＳトランジスタＰＤＳがオフ状態にあり、かつ、転送ゲート部４６がオン状態にある。また、転送ゲート部４６をオンさせたときの電圧ポテンシャルが、フォトダイオードＰＤよりも転送ゲート部４６の方が高くなるようにしている。このため、図７（Ａ）の電位ポテンシャル図に示すように、単位画素３の電圧ポテンシャルが、制御スイッチ４８→フォトダイオードＰＤ→転送ゲート部４６→電荷蓄積部４４というように階段構造となり、フォトダイオードＰＤに露光蓄積された信号電荷は、電気的障壁の浅い方向である電荷蓄積部４４側に転送される。
【０１３４】
なお、制御スイッチ４８をオンさせるタイミングと、フレームシフト完了のタイミングは、必ずしも同時である必要はない。制御スイッチ４８をオンさせるタイミングは、少なくとも転送ゲート部４６をオンさせた電荷蓄積部４４への信号電荷の転送開始後であればよい。
【０１３５】
たとえば、フォトダイオードＰＤの電荷が制御スイッチ４８を超えてアンチブルーミングドレインとしての電源ＶＤＤへ流れない状態まで、信号電荷が電荷蓄積部４４へ転送された後で制御スイッチ４８をオンさせるとよい。たとえば、図７（Ｂ）に示すように、信号電荷のフォトダイオードＰＤから電荷蓄積部４４への転送途中（ｔ１１）で制御スイッチ４８をオンしてもよい。このｔ１１時点では、制御スイッチ４８をオンさせたときの電圧ポテンシャルは、図７（Ｂ）に示すように、その時点のフォトダイオードＰＤの信号電荷が制御スイッチ４８を超えることのない程度のものとすればよい。
【０１３６】
ただし、図６（Ｃ）に示したように、フォトダイオードＰＤに過剰な光が露光されているようなケースでは、露光蓄積モード時に過剰電荷を制御スイッチ４８を超えてアンチブルーミングドレインとしての電源ＶＤＤに掃き出している。このようなケースでは、図７（Ｃ）に示すように、ｔ１１時点で制御スイッチ４８をオンさせたとき、フォトダイオードＰＤにて生成された信号電荷が制御スイッチ４８を超えてアンチブルーミングドレインとしての電源ＶＤＤに掃き出されてもかまわない。
【０１３７】
また、図７（Ｄ）に示すように、フォトダイオードＰＤから電荷蓄積部４４に信号電荷を完全に転送させた後（ｔ１２）の所定時（ｔ１３）に制御スイッチ４８をオンしてもよい。この場合、蓄積露光モードは、事実上、ｔ２〜ｔ１２までとなる。ｔ１２〜ｔ１３の期間にフォトダイオードＰＤにて生成蓄積された信号電荷は、次のフレームにおけるリセット処理（ｔ０〜ｔ６）にてリセットドレインＲＤとしての電源ＶＤＤに掃き出されたり、あるいは制御スイッチ４８がオンされることでアンチブルーミングドレインＡＢＤとしての電源ＶＤＤに掃き出されたりするので、画素信号として寄与しないからである。
【０１３８】
図８は、図３に示したタイミングチャートにおけるｔ１２〜ｔ２４期間の動作状態の詳細を説明する図である。この期間は、電荷蓄積部４４に転送された信号電荷を読出前まで蓄積しておくフレーム蓄積モードである。
【０１３９】
このフレーム蓄積モードでは、転送ゲート部４６および読出選択用トランジスタ３４が電荷蓄積部４４を挟んでともにオフ状態にあるので、図８（Ａ）に示すように、電荷蓄積部４４の周囲は電位が低く、電荷蓄積部４４では電位が高くなり、電荷蓄積部４４を中心として電荷の井戸が形成される。このため、フォトダイオードＰＤから電荷蓄積部４４に転送された信号電荷が、この電荷蓄積部４４に保持されたままとなる。
【０１４０】
また、フレーム蓄積モードでは、制御スイッチ４８はオン状態にあるので、この間にフォトダイオードＰＤが露光され生成された電荷は制御スイッチ４８を介してアンチブルーミングドレインＡＢＤとしての電源ＶＤＤに掃き出され得る。しかし、蓄積飽和電荷量（フォトダイオードＰＤに蓄積し得る最大信号電荷量）が、制御スイッチ４８よりも転送ゲート部４６の方により優先的に規定されるように、転送ゲート部４６のオフ時の閉まり具合よりも制御スイッチ４８のオフ時の閉まり具合の方が確実となるようにすると、オンオフ制御の電圧ダイナミックレンジには限度があるので、逆に転送ゲート部４６をオンさせたときの電圧ポテンシャルは、実際には、図８（Ａ）に示すように、オフ時の転送ゲート部４６の電位よりは高いがフォトダイオードＰＤの電圧ポテンシャルよりも低くなる傾向となる。
【０１４１】
このため、このフレーム蓄積モードにおいてフォトダイオードＰＤが露光され生成された電荷量が少なければ、電荷が制御スイッチ４８を介してアンチブルーミングドレインＡＢＤとしての電源ＶＤＤに掃き出されることはない。一方において、転送ゲート部４６がオフ状態にあり、このオフ時の転送ゲート部４６の電位よりオン時の制御スイッチ４８の電位の方が高いので、電荷蓄積部４４側に電荷が掃き出されることもない。よって、このフレーム蓄積モード時に生成された電荷はフォトダイオードＰＤに蓄積されたままとなる。
【０１４２】
これに対して、フォトダイオードＰＤに強い光が入射した場合には、図８（Ｂ）に示すように、制御スイッチ４８がオン時の電位障壁にて蓄積できる電荷量以上の電荷が生成されることで、その電荷がフォトダイオードＰＤからオン時の制御スイッチ４８（アンチブルーミングゲートＡＢＧ）を通って、アンチブルーミングドレインＡＢＤとしての電源ＶＤＤに掃き出される。これにより、フレーム蓄積モード時には、疑似ブルーミングを防止することができる。
【０１４３】
このように、フレーム蓄積モード時に疑似ブルーミングを防止するという観点では、制御スイッチ４８をオンさせた際にフォトダイオードＰＤ内の電荷は空になる必要はなく、フォトダイオードＰＤから電荷蓄積部４４側に電荷が溢れ出さない程度に、制御スイッチ４８をオンさせたときの電圧ポテンシャルを設定すればよい。つまり、このフレーム蓄積モード時には、制御スイッチ４８の電気的障壁の高さが転送ゲート部４６の電気的障壁の高さよりも低くなるように電圧ポテンシャルを設定すればよい。よって、制御スイッチ４８のチャネルポテンシャルをフォトダイオードＰＤを空乏化させる場合よりも浅く設定することができる。
【０１４４】
このことは、狭チャンネル効果の許容度を大きくすることができ、制御スイッチ４８を構成するＭＯＳトランジスタＰＤＳのチャネル幅を狭くすることができることを意味する。そしてこれにより、ＭＯＳトランジスタＰＤＳの加工精度や不純物ドーズ量がラフでよいことを意味する。
【０１４５】
図９は、図３に示したタイミングチャートにおけるｔ２４〜ｔ２６期間の動作状態の詳細を説明する図である。この期間は、電荷蓄積部４４に蓄積されている信号電荷をフローティングディフュージョン３８に転送させるラインシフトモードである。このラインシフトモードでは、転送ゲート部４６がオフ状態で読出選択用トランジスタ３４がオン状態にあるので、図５（Ａ）にても示したように、電位ポテンシャルは、転送ゲート部４６→電荷蓄積部４４→読出選択用トランジスタ３４というように階段構造となり、電荷蓄積部４４に蓄積されていた信号電荷は、電気的障壁の浅い方向であるフローティングディフュージョン３８側に転送され、画素信号生成部５にて画素信号に変換される。
【０１４６】
また、ラインシフトモード時にも、制御スイッチ４８はオン状態にあるので、この間にフォトダイオードＰＤが露光され生成された電荷はフレーム蓄積モード時と同様に、制御スイッチ４８を介してアンチブルーミングドレインＡＢＤとしての電源ＶＤＤに掃き出され得る。そして、フォトダイオードＰＤに強い光が入射した場合には、図９（Ｂ）に示すように、制御スイッチ４８がオン時の電位障壁にて蓄積できる電荷量以上の電荷が生成されることで、その電荷がフォトダイオードＰＤからオン時の制御スイッチ４８（アンチブルーミングゲートＡＢＧ）を通って、アンチブルーミングドレインＡＢＤとしての電源ＶＤＤに掃き出される。これにより、ラインシフトモード時にも、疑似ブルーミングを防止することができる。
【０１４７】
なお、このラインシフトモード完了後は、制御スイッチ４８、フォトダイオードＰＤ、および転送ゲート部４６の電圧ポテンシャルが、フレーム蓄積モード時と同様になる。このため、画素信号取得後、次のフレームについての信号電荷の露光蓄積動作が開始されるまでにおいて、フォトダイオードＰＤに強い光が入射した場合には、図８（Ｂ）や図９（Ｂ）に示したように、制御スイッチ４８がオン時の電位障壁にて蓄積できる電荷量以上の電荷がフォトダイオードＰＤで生成されることで、その電荷がフォトダイオードＰＤからオン時の制御スイッチ４８（アンチブルーミングゲートＡＢＧ）を通って、アンチブルーミングドレインＡＢＤとしての電源ＶＤＤに掃き出される。これにより、画素信号取得後次のフレームについての信号電荷の露光蓄積動作が開始されるまでにおいても、疑似ブルーミングを防止することができる。
【０１４８】
以上説明したように、上記実施形態の固体撮像装置１においては、撮像部１０を構成する単位画素３として、汎用的な４トランジスタ画素のＣＭＯＳセンサに対して、電荷蓄積部４４、電荷蓄積部４４への転送ゲート（フレームシフトゲートＦＳＧ）としての転送ゲート部４６、およびアンチブルーミングゲートＡＢＧとしての制御スイッチ４８を加えた構造とした。そして、フォトダイオードＰＤの露光蓄積期間（ｔ２〜ｔ１２）を除く期間では制御スイッチ４８をオンさせておくことで、グローバルシャッタ機能を実現しつつ、フォトダイオードＰＤに光が入射した場合に生成される電荷が画素信号として現れることを防止することができる。つまり、グローバルシャッタ機能と疑似ブルーミング防止機能とを両立させることができる。
【０１４９】
また、アンチブルーミングゲートＡＢＧとしての制御スイッチ４８は、ＣＣＤ型固体撮像装置におけるオーバーフローコントロール構造に類似するが、制御手法の点で異なる。すなわち、ＣＣＤ型固体撮像装置ではオーバーフローコントロールにより、飽和電荷量を制御している。これに対して、電子的なグローバルシャッタ機能を持つＣＭＯＳセンサとして、フォトダイオードＰＤとフローティングディフュージョン３８との間に電荷蓄積部４４を持つ場合、電荷蓄積部４４に電荷蓄積中の電荷やフォトダイオードＰＤで生成される信号電荷の転送をコントロールする必要が出てくるが、このコントロールに連動して制御スイッチ４８をスイッチングによる制御とする。そして、このコントロール下においても、飽和電荷量は、制御スイッチ４８のコントロールが優先的となることがないようにする。
【０１５０】
図１０は、図１に示した固体撮像装置１の撮像部１０における単位画素３の第２実施形態の詳細例を示した図である。ここで図１０（Ａ）は単位画素３（一部周辺部を含む）の基本的な等価回路図、図１０（Ｂ）は断面図である。
【０１５１】
第１実施形態の単位画素３は、グローバルシャッタ機能を実現するために、電荷生成部３２（フォトダイオードＰＤ）にて生成された信号電荷を全画素同時に転送させた後一定期間保持する電荷蓄積部として、電荷蓄積部４４とフローティングディフュージョン３８とを備えた点に特徴を有していたが、第２実施形態の単位画素３は、フローティングディフュージョン３８のみでこの電荷蓄積部４４の機能を果たすようにした点に特徴を有する。この場合、読出ゲートＲＯＧが、フレームシフトゲートＦＳＧの機能を果たす。
【０１５２】
第２実施形態の単位画素３は、図１０（Ａ）に示すように、光を電荷に変換する光電変換機能とともに、その電荷を蓄積する電荷蓄積機能の各機能を兼ね備えた電荷生成部３２と、電荷生成部３２に対して、読出選択用トランジスタ３４、リセットトランジスタ３６、垂直選択用トランジスタ４０、および増幅用トランジスタ４２の４つのＭＯＳトランジスタと、フローティングディフュージョン３８とから成るＦＤＡ構成の画素信号生成部５を有する。
【０１５３】
さらに、第１実施形態の単位画素３と同様に、電圧ポテンシャル（電気的障壁の高さ）に応じて電荷生成部３２で生成された信号電荷の流れを遮断切替可能なゲート部の一例である制御スイッチ４８を備えている。そして、制御スイッチ４８の電荷生成部３２とは反対側に配設され、電荷生成部３２から制御スイッチ４８を経由して掃き出された信号電荷を受け取るドレイン部の機能を電源ＶＤＤがなすように構成されている。
【０１５４】
図１１は、第２実施形態の単位画素３を備えた固体撮像装置１における走査のタイミングチャートの一例である。
【０１５５】
先ず、電荷生成部３２のフォトダイオードＰＤを露光して信号電荷をそのフォトダイオードＰＤに蓄積するのに先立って、アンチブルーミングパルスをインアクティブ（Ｌ；ロー）にして制御スイッチ４８をオフさせるとともに読出パルスをアクティブ（Ｈ；ハイ）にして読出選択用トランジスタ３４をオンさせることで、この時点においてフォトダイオードＰＤに蓄積されている不要な電荷（不要電間）をフローティングディフュージョン３８側に掃き捨てる（ｔ０〜ｔ２）。その後、フォトダイオードＰＤとフローティングディフュージョン３８との間のゲート機能部分である読出選択用トランジスタ３４を閉じて、露光蓄積開始となる。これらの処理は、全画素について略同時に行なう。
【０１５６】
この露光蓄積状態と並行して、リセットパルスをアクティブにしてリセットトランジスタ３６をオンさせることで、フローティングディフュージョン３８をリセットトランジスタ３６を通して電源ＶＤＤにリセットする。これにより、電荷生成部３２から読出選択用トランジスタ３４を経由してフローティングディフュージョン３８に転送された不要電荷が電源ＶＤＤに掃き出される。この処理は、信号電荷蓄積の完了前に完結していればよい。図では、ｔ２〜ｔ４にてリセットパルスをアクティブにしているが、この例に限らず、図中において、多少右側にシフトした位置にてこの処理を行なってもよい。
【０１５７】
次に、電荷生成部３２にて得た信号電荷を全画素同時にフローティングディフュージョン３８に転送させる（フレームシフトさせる）のに先立って、再度フローティングディフュージョンＦＤをクリアにしておく。このため、露光蓄積完了時にフレームシフトパルスをアクティブにするのに先立って、リセットパルスをアクティブにしてリセットトランジスタ３６をオンさせる（ｔ６〜ｔ８）。
【０１５８】
次に、電荷生成部３２にて得た信号電荷を全画素同時にフローティングディフュージョン３８に転送させるため、アンチブルーミングパルスをインアクティブにして制御スイッチ４８をオフさせた状態を維持したままで、全画素について略同時に、読出パルスをアクティブにして、フォトダイオードＰＤが露光されることで生成された信号電荷をフローティングディフュージョンＦＤに転送させる（ｔ１０〜ｔ１２）。この後、全画素について略同時に、アンチブルーミングパルスをアクティブにして制御スイッチ４８をオンさせる（ｔ１２）。
【０１５９】
こうすることで、信号電荷がフローティングディフュージョンＦＤに注入され、フローティングディフュージョンＦＤでは、その電荷量に応じた電位変化が現れる。
【０１６０】
次に、信号電荷を電荷生成部３２からフローティングディフュージョン３８に転送させた後の所定の時点において、制御スイッチ４８をオンさせた状態を維持したままで、読出対象画素である、任意の水平ラインにおける所定位置の画素について、水平選択信号をアクティブにすることで、水平選択用トランジスタ５０をオンさせる（ｔ１４）。
【０１６１】
次に、サンプルパルスＳＨＤをアクティブにすることで、ＣＤＳ処理部２６においては、信号電荷量に応じた画素信号レベルを保持する（ｔ１６〜ｔ１８）。この後、リセットゲートパルスをアクティブにしてリセットトランジスタ３６をオンさせ、フローティングディフュージョンＦＤをクリアにしてからリセットゲートパルスをインアクティブにする（ｔ２０〜ｔ２２）。この状態にてサンプルパルスＳＨＰをアクティブにすることで、ＣＤＳ処理部２６においては、クリアにされた時点の画素信号レベル（リセットレベル）を保持する（ｔ２８〜ｔ３０）。この後、水平選択信号をインアクティブにする（ｔ３２）。ＣＤＳ処理部２６は、サンプルパルスＳＨＰにて取得したリセットレベルとサンプルパルスＳＨＤにて取得した画素信号レベルとの差を取ることで、固定パターンノイズＦＰＮやリセットノイズを取り除く。
【０１６２】
このように、第２実施形態の単位画素３の構成でも、グローバルシャッタ機能を実現することができる。また、フォトダイオードＰＤの露光蓄積期間（ｔ２〜ｔ１２）を除く以外では、第１実施形態と同様に、制御スイッチ４８をオンさせておく。このため、第２実施形態の構成においても、グローバルシャッタ機能を実現しつつ、フォトダイオードＰＤに強い光が入射した場合に生成される電荷が画素信号として現れることを防止することができる。つまり、グローバルシャッタ機能とブルーミング防止機能とを両立させることができる。
【０１６３】
なお、第２実施形態の単位画素３の構成においては、通常の駆動制御方法のようにして、フローティングディフュージョン３８に信号電荷を転送させるタイミングは、画素ごとに異なるものとしてもよい。つまり、第２実施形態の単位画素３のような構造の場合、グローバルシャッタ機能を使わないこともできる。しかしながらこの場合においても、制御スイッチ４８による効果、すなわちフォトダイオードＰＤに強い光が入射した場合に生成される電荷が画素信号として現れることを防止するブルーミング防止機能を実現することはできる。
【０１６４】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０１６５】
また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０１６６】
たとえば、上記実施形態では、電荷注入部の一例であるフローティングディフュージョンを利用したＦＤＡ構成の画素信号生成部５を一例に説明したが、画素信号生成部５は、必ずしもＦＤＡ構成のものでなくてもよい。たとえば、転送電極の下の基板に電荷注入部の一例であるフローティングゲートＦＧ（Floating Gate ）を設け、フローティングゲートＦＧ下のチャネルを通過する信号電荷の量でフローティングゲートＦＧの電位変化が生じることを利用した検出方式の構成としてもよい。
【０１６７】
また、電荷蓄積部４４は、転送電極を備えた構成のものとして説明したが、転送電極を持たないバーチャルゲートＶＧ（Virtual Gate）構造のものとしてもよい。
【０１６８】
また、上記実施形態では、行および列状に配列された画素からの信号出力が電圧信号であって、ＣＤＳ処理機能部が各列ごとに設けられたカラム型の固体撮像装置を一例として説明したが、固体撮像装置は、カラム型のものに限らない。たとえば、画素からの信号出力が電流信号である固体撮像装置に、不要電荷排出ゲート部を設けることも可能である。
【０１６９】
また、上記実施形態の固体撮像装置は、水平走査回路１２や垂直走査回路１４などの駆動制御部７の各要素を撮像部１０とともに単結晶シリコンなどの半導体領域に一体的に形成されているものとして説明したが、撮像部１０と駆動制御部７とは別体のものであってもよい。あるいは、上記実施形態で示した駆動制御部７の一部のみが撮像部１０と一体的に形成されたものであってもよい。この場合、水平走査回路１２、垂直走査回路１４、垂直列選択駆動部１６の部分を撮像部１０と一体化するのが好ましい。
【０１７０】
【発明の効果】
以上のように、本発明によれば、電荷生成部に対して、画素信号生成部とは反対側に、電圧ポテンシャル（電気的障壁の高さ）に応じて電荷生成部で生成された不要電荷の流れを遮断切替可能な不要電荷排出ゲート部を単位画素ごとに設けた。
【０１７１】
これにより、電荷生成部の露光蓄積期間には不要電荷排出ゲート部をオフさせておくことで信号電荷の蓄積に影響を与えるこのないようにしつつ、この露光蓄積期間に過剰光が電荷生成部に照射されることで生成された過剰電荷を、不要電荷排出ゲート部を超えて不要電荷ドレイン部に排出させることができるようにした。このため、過剰電荷による画像劣化を軽減することができる。つまり、露光蓄積期間におけるブルーミング現象を軽減することができる。
【０１７２】
一方、露光蓄積期間を除く期間には不要電荷排出ゲート部をオンさせることで、この期間に電荷生成部にて生成された不要電荷の電荷蓄積部への漏れ込みを防止することができる。つまり、露光蓄積期間を除く期間における疑似ブルーミング現象を抑制することができる。
【０１７３】
このように、本発明によれば、不要電荷排出ゲート部を画素ごとに設けた簡単な構成により、ブルーミング現象や疑似ブルーミング現象により生じる不要電荷の影響を抑制することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態に係る固体撮像装置の概略構成図である。
【図２】 図１に示した固体撮像装置の撮像部における単位画素の第１実施形態の詳細例を示した図である。
【図３】 第１実施形態の単位画素を備えた固体撮像装置における走査のタイミングチャートの一例である。
【図４】 図３に示したタイミングチャートにおけるｔ０〜ｔ２期間（リセットモード）の動作状態の詳細を説明する図である。
【図５】 図３に示したタイミングチャートにおけるｔ２〜ｔ４期間並びにｔ４〜ｔ６期間（リセットモードの後処理期間）の動作状態の詳細を説明する図である。
【図６】 図３に示したタイミングチャートにおけるｔ２〜ｔ１２期間（露光蓄積モード）の動作状態の詳細を説明する図である。
【図７】 図３に示したタイミングチャートにおけるｔ１０〜ｔ１２期間（フレームシフトモード）の動作状態の詳細を説明する図である。
【図８】 図３に示したタイミングチャートにおけるｔ１２〜ｔ２４期間（フレーム蓄積モード）の動作状態の詳細を説明する図である。
【図９】 図３に示したタイミングチャートにおけるｔ２４〜ｔ２６期間（ラインシフトモード）の動作状態の詳細を説明する図である。
【図１０】 図１に示した固体撮像装置の撮像部における単位画素の第２実施形態の詳細例を示した図である。
【図１１】 第２実施形態の単位画素を備えた固体撮像装置における走査のタイミングチャートの一例である。
【符号の説明】
１…固体撮像装置、３…単位画素、５…画素信号生成部、７…駆動制御部、１０…撮像部、１２…水平走査回路、１４…垂直走査回路、１６…垂直列選択駆動部、２０…タイミングジェネレータ、２４…出力バッファ、２６…ＣＤＳ処理部、３２…電荷生成部、３４…読出選択用トランジスタ、３６…リセットトランジスタ、３８…フローティングディフュージョン、４０…垂直選択用トランジスタ、４２…増幅用トランジスタ、４４…電荷蓄積部、４６…転送ゲート部、４８…制御スイッチ、５０…水平選択用トランジスタ
Claims (2)
- それぞれ画素に対応して、電荷を生成する電荷生成部、前記電荷生成部により生成された前記電荷を蓄積する電荷蓄積部、前記電荷生成部と前記電荷蓄積部との間に配設され前記電荷生成部により生成された前記電荷を前記電荷蓄積部に転送する転送ゲート部、および前記電荷蓄積部に蓄積した前記電荷に応じた画素信号を生成する画素信号生成部を含む単位画素を複数備えるとともに、前記単位画素ごとに、前記電荷生成部で生成された電荷であって画像形成に寄与しない不要電荷の流れを電気的障壁の高さに応じて遮断切替可能な不要電荷排出ゲート部と、前記不要電荷排出ゲート部に対して前記電荷生成部とは反対側に配設され、前記電荷生成部から前記不要電荷排出ゲート部を経由して掃き出された前記不要電荷を受け取る不要電荷ドレイン部とを備え、さらに、
前記電荷生成部が露光されることで生成された前記電荷を当該電荷生成部に蓄積する期間である露光蓄積時には前記電気的障壁が高くなるように前記不要電荷排出ゲート部をオフさせ、前記露光蓄積時を除く期間には前記電気的障壁が低くなるように前記不要電荷排出ゲート部をオンさせるとともに、前記不要電荷排出ゲート部がオンした状態では前記電荷生成部を中心として電荷井戸が形成されるように制御する駆動制御部を備えた
固体撮像装置。 - それぞれ画素に対応して、電荷を生成する電荷生成部、前記電荷生成部により生成された前記電荷を蓄積する電荷蓄積部、前記電荷生成部と前記電荷蓄積部との間に配設され前記電荷生成部により生成された前記電荷を前記電荷蓄積部に転送する転送ゲート部、および前記電荷蓄積部に蓄積した前記電荷に応じた画素信号を生成する画素信号生成部を含む単位画素を複数備えるとともに、前記単位画素ごとに、前記電荷生成部で生成された電荷であって画像形成に寄与しない不要電荷の流れを電気的障壁の高さに応じて遮断切替可能な不要電荷排出ゲート部と、前記不要電荷排出ゲート部に対して前記電荷生成部とは反対側に配設され、前記電荷生成部から前記不要電荷排出ゲート部を経由して掃き出された前記不要電荷を受け取る不要電荷ドレイン部とを備えた固体撮像装置の駆動制御方法であって、
前記電荷生成部が露光されることで生成された前記電荷を当該電荷生成部に蓄積する期間である露光蓄積時には前記電気的障壁が高くなるように前記不要電荷排出ゲート部をオフさせ、前記露光蓄積時を除く期間には前記電気的障壁が低くなるように前記不要電荷排出ゲート部をオンさせるとともに、
前記不要電荷排出ゲート部がオンした状態では、前記電荷生成部を中心として電荷井戸が形成されるように制御する
駆動制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002271025A JP4403687B2 (ja) | 2002-09-18 | 2002-09-18 | 固体撮像装置およびその駆動制御方法 |
| US10/655,156 US7271835B2 (en) | 2002-09-18 | 2003-09-04 | Solid-state image pickup device and device driving control method for solid-state image pickup |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002271025A JP4403687B2 (ja) | 2002-09-18 | 2002-09-18 | 固体撮像装置およびその駆動制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004111590A JP2004111590A (ja) | 2004-04-08 |
| JP4403687B2 true JP4403687B2 (ja) | 2010-01-27 |
Family
ID=31986867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002271025A Expired - Lifetime JP4403687B2 (ja) | 2002-09-18 | 2002-09-18 | 固体撮像装置およびその駆動制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7271835B2 (ja) |
| JP (1) | JP4403687B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8766338B2 (en) | 2010-03-12 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including photosensor and transistor having oxide semiconductor |
| US9473714B2 (en) | 2010-07-01 | 2016-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Solid-state imaging device and semiconductor display device |
| US10431622B2 (en) | 2015-03-23 | 2019-10-01 | Sony Semiconductor Solutions Corporation | Solid-state imaging apparatus, and electronic apparatus |
Families Citing this family (199)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3667214B2 (ja) * | 2000-08-25 | 2005-07-06 | キヤノン株式会社 | 固体撮像装置およびその駆動方法 |
| US7057256B2 (en) | 2001-05-25 | 2006-06-06 | President & Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| JP4499348B2 (ja) * | 2002-11-28 | 2010-07-07 | ソニー株式会社 | 固体撮像装置及びその信号読み出し方法 |
| TW200531539A (en) * | 2003-07-30 | 2005-09-16 | Matsushita Electric Ind Co Ltd | Solid-state imaging device, camera, power supply device and method thereof |
| JP4161855B2 (ja) * | 2003-09-10 | 2008-10-08 | ソニー株式会社 | 固体撮像装置、駆動制御方法及び駆動制御装置 |
| JP4317115B2 (ja) * | 2004-04-12 | 2009-08-19 | 国立大学法人東北大学 | 固体撮像装置、光センサおよび固体撮像装置の動作方法 |
| US7633539B2 (en) * | 2004-06-07 | 2009-12-15 | Canon Kabushiki Kaisha | Image pickup device with analog-to-digital converter |
| US7825973B2 (en) * | 2004-07-16 | 2010-11-02 | Micron Technology, Inc. | Exposure control for image sensors |
| JP4455215B2 (ja) * | 2004-08-06 | 2010-04-21 | キヤノン株式会社 | 撮像装置 |
| JP4525235B2 (ja) * | 2004-08-09 | 2010-08-18 | セイコーエプソン株式会社 | 固体撮像装置及びその駆動方法 |
| US7800675B2 (en) * | 2004-08-25 | 2010-09-21 | Aptina Imaging Corporation | Method of operating a storage gate pixel |
| KR100614653B1 (ko) * | 2004-11-18 | 2006-08-22 | 삼성전자주식회사 | 백점 및 오버플로우의 문제없이 글로벌 노출이 가능한씨모스 이미지 센서 및 그 제조 방법 |
| KR100755970B1 (ko) * | 2004-11-25 | 2007-09-06 | 삼성전자주식회사 | 씨모스 이미지 센서 |
| WO2006073120A1 (ja) * | 2005-01-05 | 2006-07-13 | Matsushita Electric Works, Ltd. | 光検出器、同光検出器を用いた空間情報検出装置、および光検出方法 |
| JP5122728B2 (ja) * | 2005-01-05 | 2013-01-16 | パナソニック株式会社 | 光検出素子、光検出素子の制御方法、空間情報検出装置 |
| JP2006196536A (ja) * | 2005-01-11 | 2006-07-27 | Sony Corp | 撮像素子 |
| JP4459064B2 (ja) | 2005-01-14 | 2010-04-28 | キヤノン株式会社 | 固体撮像装置、その制御方法及びカメラ |
| JP2009153167A (ja) * | 2005-02-04 | 2009-07-09 | Canon Inc | 撮像装置 |
| US20060186315A1 (en) * | 2005-02-22 | 2006-08-24 | Kany-Bok Lee | Active pixel image sensors |
| US7568628B2 (en) | 2005-03-11 | 2009-08-04 | Hand Held Products, Inc. | Bar code reading device with global electronic shutter control |
| US7770799B2 (en) | 2005-06-03 | 2010-08-10 | Hand Held Products, Inc. | Optical reader having reduced specular reflection read failures |
| JP4648777B2 (ja) * | 2005-07-05 | 2011-03-09 | 本田技研工業株式会社 | 光センサ回路およびイメージセンサ |
| US7411168B2 (en) * | 2005-07-28 | 2008-08-12 | Imagerlaes, Inc. | CMOS imager with wide dynamic range pixel |
| US7432540B2 (en) | 2005-08-01 | 2008-10-07 | Micron Technology, Inc. | Dual conversion gain gate and capacitor combination |
| US20070040922A1 (en) * | 2005-08-22 | 2007-02-22 | Micron Technology, Inc. | HDR/AB on multi-way shared pixels |
| JP4862129B2 (ja) * | 2005-12-02 | 2012-01-25 | 株式会社Ｊｖｃケンウッド | 車載カメラ装置を用いた運転支援装置 |
| JP4802688B2 (ja) * | 2005-12-06 | 2011-10-26 | コニカミノルタホールディングス株式会社 | 撮像素子および撮像装置 |
| EP1796373A1 (fr) * | 2005-12-12 | 2007-06-13 | The Swatch Group Research and Development Ltd. | Pocédé d'obtention d'une image à l'aide d'un capteur d'images à gamme dynamique etendue |
| JP4710660B2 (ja) * | 2006-03-10 | 2011-06-29 | 株式会社ニコン | 固体撮像素子及びこれを用いた電子カメラ |
| US7427736B2 (en) * | 2006-03-23 | 2008-09-23 | Micron Technology, Inc. | Method and apparatus for providing a rolling double reset timing for global storage in image sensors |
| JP2007294531A (ja) * | 2006-04-21 | 2007-11-08 | Nikon Corp | 固体撮像装置 |
| JP4835270B2 (ja) | 2006-06-03 | 2011-12-14 | 株式会社ニコン | 固体撮像素子及びこれを用いた撮像装置 |
| US20080007622A1 (en) * | 2006-06-08 | 2008-01-10 | Eastman Kodak Company | Method of improving solid-state image sensor sensitivity |
| JP2008004692A (ja) * | 2006-06-21 | 2008-01-10 | Nikon Corp | 固体撮像装置 |
| JP4873385B2 (ja) * | 2006-07-19 | 2012-02-08 | オリンパス株式会社 | 固体撮像装置 |
| JP5076416B2 (ja) * | 2006-09-14 | 2012-11-21 | 株式会社ニコン | 撮像素子および撮像装置 |
| JP4710017B2 (ja) * | 2006-10-20 | 2011-06-29 | 国立大学法人静岡大学 | Ｃｍｏｓイメージセンサ |
| US8169010B2 (en) * | 2006-11-15 | 2012-05-01 | Electronics And Telecommunications Research Institute | Low-voltage image sensor with sensing control unit formed within |
| JP5076528B2 (ja) | 2007-02-06 | 2012-11-21 | 株式会社ニコン | 光電変換部の連結／分離構造、固体撮像素子及び撮像装置 |
| JP2008217630A (ja) * | 2007-03-07 | 2008-09-18 | Oki Data Corp | 情報処理装置及び情報処理方法 |
| US8102443B2 (en) * | 2007-03-13 | 2012-01-24 | Renesas Electronics Corporation | CCD image sensor having charge storage section between photodiode section and charge transfer section |
| JP5040458B2 (ja) | 2007-06-16 | 2012-10-03 | 株式会社ニコン | 固体撮像素子及びこれを用いた撮像装置 |
| US8063350B2 (en) * | 2007-08-03 | 2011-11-22 | Cognex Corporation | Circuits and methods allowing for pixel array exposure pattern control |
| US8063964B2 (en) * | 2007-11-20 | 2011-11-22 | Altasens, Inc. | Dual sensitivity image sensor |
| US8570393B2 (en) * | 2007-11-30 | 2013-10-29 | Cognex Corporation | System and method for processing image data relative to a focus of attention within the overall image |
| US9451142B2 (en) * | 2007-11-30 | 2016-09-20 | Cognex Corporation | Vision sensors, systems, and methods |
| JP5183184B2 (ja) * | 2007-12-13 | 2013-04-17 | 富士フイルム株式会社 | 撮像装置 |
| KR100922924B1 (ko) * | 2007-12-28 | 2009-10-22 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| KR101468546B1 (ko) * | 2008-02-11 | 2014-12-03 | 삼성전자 주식회사 | 이미지 센서의 구동 방법 |
| JP5127536B2 (ja) * | 2008-03-31 | 2013-01-23 | キヤノン株式会社 | 固体撮像装置の駆動方法及び撮像システム |
| JP5568880B2 (ja) | 2008-04-03 | 2014-08-13 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
| JP4494492B2 (ja) * | 2008-04-09 | 2010-06-30 | キヤノン株式会社 | 固体撮像装置及び固体撮像装置の駆動方法 |
| CN102017150B (zh) * | 2008-05-02 | 2016-08-03 | 佳能株式会社 | 固态成像装置 |
| JP5283965B2 (ja) | 2008-05-09 | 2013-09-04 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| JP2009278241A (ja) * | 2008-05-13 | 2009-11-26 | Canon Inc | 固体撮像装置の駆動方法および固体撮像装置 |
| US7781718B2 (en) * | 2008-05-30 | 2010-08-24 | Omnivision Technologies, Inc. | Globally reset image sensor pixels |
| US8093541B2 (en) | 2008-06-05 | 2012-01-10 | Aptina Imaging Corporation | Anti-blooming protection of pixels in a pixel array for multiple scaling modes |
| WO2010018677A1 (ja) * | 2008-08-11 | 2010-02-18 | 本田技研工業株式会社 | 画素、画素の製造方法、撮像装置および画像形成方法 |
| JP5219724B2 (ja) | 2008-10-09 | 2013-06-26 | キヤノン株式会社 | 固体撮像装置 |
| JP5355026B2 (ja) * | 2008-10-09 | 2013-11-27 | キヤノン株式会社 | 撮像装置 |
| JP5422985B2 (ja) * | 2008-12-08 | 2014-02-19 | ソニー株式会社 | 画素回路、固体撮像素子、およびカメラシステム |
| JP5210833B2 (ja) | 2008-12-08 | 2013-06-12 | オリンパス株式会社 | 固体撮像装置 |
| US9270912B2 (en) | 2008-12-08 | 2016-02-23 | Sony Corporation | Pixel circuit, solid-state image pickup device, and camera system |
| JP5258551B2 (ja) | 2008-12-26 | 2013-08-07 | キヤノン株式会社 | 固体撮像装置、その駆動方法及び撮像システム |
| JP5458582B2 (ja) * | 2009-01-28 | 2014-04-02 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
| JP4752926B2 (ja) | 2009-02-05 | 2011-08-17 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器 |
| US9189670B2 (en) * | 2009-02-11 | 2015-11-17 | Cognex Corporation | System and method for capturing and detecting symbology features and parameters |
| JP4835710B2 (ja) | 2009-03-17 | 2011-12-14 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器 |
| EP2234387B8 (en) | 2009-03-24 | 2012-05-23 | Sony Corporation | Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus |
| JP5359611B2 (ja) * | 2009-06-29 | 2013-12-04 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
| US8089036B2 (en) * | 2009-04-30 | 2012-01-03 | Omnivision Technologies, Inc. | Image sensor with global shutter and in pixel storage transistor |
| JP5402349B2 (ja) | 2009-07-23 | 2014-01-29 | ソニー株式会社 | 固体撮像装置とその駆動方法、及び電子機器 |
| US20110019045A1 (en) * | 2009-07-26 | 2011-01-27 | Chi-Shao Lin | Method and apparatus for simultaneous electronic shutter action frame storage and correlated double sampling in image sensor |
| KR101605046B1 (ko) * | 2009-07-29 | 2016-03-21 | 삼성전자주식회사 | 싱글 게이트 픽셀 및 싱글 게이트 픽셀 동작 방법 |
| JP5625284B2 (ja) * | 2009-08-10 | 2014-11-19 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
| TWI405461B (zh) * | 2009-09-15 | 2013-08-11 | Himax Imagimg Inc | 影像感測器、對影像感測器進行相關雙取樣的方法、對影像感測器進行相關雙取樣以及同步電子快門的方法以及具有影像感測器的影像系統 |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| CN102036022B (zh) * | 2009-09-30 | 2013-04-24 | 英属开曼群岛商恒景科技股份有限公司 | 影像传感器、对其进行相关双取样及同步电子快门的方法 |
| CN103354603A (zh) * | 2009-09-30 | 2013-10-16 | 英属开曼群岛商恒景科技股份有限公司 | 影像传感器、对其进行相关双取样及同步电子快门的方法 |
| JP4785963B2 (ja) * | 2009-10-09 | 2011-10-05 | キヤノン株式会社 | 固体撮像装置 |
| EP2487714B1 (en) | 2009-10-09 | 2018-12-05 | National University Corporation Shizuoka University | Semiconductor element and solid-state image pickup device |
| JP5436173B2 (ja) * | 2009-12-02 | 2014-03-05 | キヤノン株式会社 | 固体撮像装置 |
| US8698061B2 (en) * | 2009-12-10 | 2014-04-15 | Luxima Technology LLC | Image sensors, methods, and pixels with storage and transfer gates |
| JP5614993B2 (ja) * | 2010-01-19 | 2014-10-29 | キヤノン株式会社 | 撮像装置及び固体撮像素子の駆動方法 |
| JP5493934B2 (ja) | 2010-02-03 | 2014-05-14 | ソニー株式会社 | デューティ補正回路、遅延同期ループ回路、カラムａ／ｄ変換器、固体撮像素子およびカメラシステム |
| WO2011096340A1 (ja) | 2010-02-05 | 2011-08-11 | 国立大学法人静岡大学 | 固体撮像装置、画素信号を読み出す方法、画素 |
| JP5535685B2 (ja) * | 2010-02-26 | 2014-07-02 | パナソニック株式会社 | 固体撮像装置及び駆動方法 |
| WO2011111490A1 (en) | 2010-03-08 | 2011-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| KR101874784B1 (ko) | 2010-03-08 | 2018-07-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP5641287B2 (ja) * | 2010-03-31 | 2014-12-17 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法、および、電子機器 |
| JP5601001B2 (ja) * | 2010-03-31 | 2014-10-08 | ソニー株式会社 | 固体撮像素子および駆動方法、並びに電子機器 |
| US8692198B2 (en) * | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| JP5749975B2 (ja) | 2010-05-28 | 2015-07-15 | 株式会社半導体エネルギー研究所 | 光検出装置、及び、タッチパネル |
| JP5797471B2 (ja) | 2010-06-16 | 2015-10-21 | 株式会社半導体エネルギー研究所 | 入出力装置 |
| JP5823740B2 (ja) | 2010-06-16 | 2015-11-25 | 株式会社半導体エネルギー研究所 | 入出力装置 |
| JP5766519B2 (ja) | 2010-06-16 | 2015-08-19 | 株式会社半導体エネルギー研究所 | 入出力装置 |
| US20120146172A1 (en) | 2010-06-18 | 2012-06-14 | Sionyx, Inc. | High Speed Photosensitive Devices and Associated Methods |
| JP2012010293A (ja) * | 2010-06-28 | 2012-01-12 | Panasonic Corp | 固体撮像素子 |
| JP5792524B2 (ja) | 2010-07-02 | 2015-10-14 | 株式会社半導体エネルギー研究所 | 装置 |
| JP2012256819A (ja) | 2010-09-08 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP6081694B2 (ja) | 2010-10-07 | 2017-02-15 | 株式会社半導体エネルギー研究所 | 光検出装置 |
| JP5774974B2 (ja) | 2010-12-22 | 2015-09-09 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
| GB2487740A (en) * | 2011-02-01 | 2012-08-08 | Cmosis Nv | High Dynamic Range Pixel Structure |
| US8946795B2 (en) * | 2011-03-17 | 2015-02-03 | Omnivision Technologies, Inc. | Backside-illuminated (BSI) image sensor with reduced blooming and electrical shutter |
| JP5312511B2 (ja) * | 2011-04-01 | 2013-10-09 | キヤノン株式会社 | 固体撮像装置 |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| JP2013005396A (ja) * | 2011-06-21 | 2013-01-07 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法、及び電子機器 |
| JP5377590B2 (ja) * | 2011-07-08 | 2013-12-25 | キヤノン株式会社 | 固体撮像装置 |
| JP5623349B2 (ja) * | 2011-07-08 | 2014-11-12 | キヤノン株式会社 | 固体撮像装置 |
| TWI505453B (zh) * | 2011-07-12 | 2015-10-21 | Sony Corp | 固態成像裝置，用於驅動其之方法，用於製造其之方法，及電子裝置 |
| US20130016203A1 (en) | 2011-07-13 | 2013-01-17 | Saylor Stephen D | Biometric imaging devices and associated methods |
| US9200952B2 (en) | 2011-07-15 | 2015-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a photodetector and an analog arithmetic circuit |
| US8836626B2 (en) * | 2011-07-15 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
| TWI575494B (zh) | 2011-08-19 | 2017-03-21 | 半導體能源研究所股份有限公司 | 半導體裝置的驅動方法 |
| WO2013099537A1 (en) | 2011-12-26 | 2013-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Motion recognition device |
| JP6012196B2 (ja) | 2012-02-17 | 2016-10-25 | キヤノン株式会社 | 光電変換装置の駆動方法 |
| JP6012197B2 (ja) | 2012-02-17 | 2016-10-25 | キヤノン株式会社 | 撮像装置及び撮像装置の駆動方法 |
| CN107340509B (zh) | 2012-03-09 | 2020-04-14 | 株式会社半导体能源研究所 | 半导体装置的驱动方法 |
| US9541386B2 (en) | 2012-03-21 | 2017-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Distance measurement device and distance measurement system |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| JP2014029984A (ja) | 2012-06-29 | 2014-02-13 | Canon Inc | 固体撮像素子及び撮像装置 |
| US8872120B2 (en) | 2012-08-23 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device and method for driving the same |
| KR102069683B1 (ko) | 2012-08-24 | 2020-01-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 방사선 검출 패널, 방사선 촬상 장치, 및 화상 진단 장치 |
| JP6103859B2 (ja) * | 2012-09-05 | 2017-03-29 | キヤノン株式会社 | 光電変換装置 |
| DE102013217278B4 (de) | 2012-09-12 | 2017-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung |
| JP2014060519A (ja) | 2012-09-14 | 2014-04-03 | Sony Corp | 固体撮像素子及びその制御方法、並びに電子機器 |
| JP2014063889A (ja) | 2012-09-21 | 2014-04-10 | Sony Corp | 固体撮像素子および方法、並びに、電子機器 |
| JP6099373B2 (ja) | 2012-11-29 | 2017-03-22 | オリンパス株式会社 | 固体撮像装置および電子カメラ |
| GB201302664D0 (en) | 2013-02-15 | 2013-04-03 | Cmosis Nv | A pixel structure |
| KR20150130303A (ko) | 2013-02-15 | 2015-11-23 | 사이오닉스, 아이엔씨. | 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서 |
| US9293500B2 (en) | 2013-03-01 | 2016-03-22 | Apple Inc. | Exposure control for image sensors |
| US9276031B2 (en) | 2013-03-04 | 2016-03-01 | Apple Inc. | Photodiode with different electric potential regions for image sensors |
| US9741754B2 (en) * | 2013-03-06 | 2017-08-22 | Apple Inc. | Charge transfer circuit with storage nodes in image sensors |
| US9549099B2 (en) | 2013-03-12 | 2017-01-17 | Apple Inc. | Hybrid image sensor |
| US9319611B2 (en) | 2013-03-14 | 2016-04-19 | Apple Inc. | Image sensor with flexible pixel summing |
| WO2014151093A1 (en) | 2013-03-15 | 2014-09-25 | Sionyx, Inc. | Three dimensional imaging utilizing stacked imager devices and associated methods |
| JP5539562B2 (ja) * | 2013-03-22 | 2014-07-02 | キヤノン株式会社 | 固体撮像装置の駆動方法および固体撮像装置 |
| US9369648B2 (en) | 2013-06-18 | 2016-06-14 | Alexander Krymski | Image sensors, methods, and pixels with tri-level biased transfer gates |
| WO2014209421A1 (en) | 2013-06-29 | 2014-12-31 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
| JP2015023250A (ja) * | 2013-07-23 | 2015-02-02 | ソニー株式会社 | 固体撮像素子及びその駆動方法、並びに電子機器 |
| US10134788B2 (en) * | 2013-09-17 | 2018-11-20 | Omnivision Technologies, Inc. | Dual VPIN HDR image sensor pixel |
| US9596423B1 (en) | 2013-11-21 | 2017-03-14 | Apple Inc. | Charge summing in an image sensor |
| US9596420B2 (en) | 2013-12-05 | 2017-03-14 | Apple Inc. | Image sensor having pixels with different integration periods |
| US9473706B2 (en) | 2013-12-09 | 2016-10-18 | Apple Inc. | Image sensor flicker detection |
| US10285626B1 (en) | 2014-02-14 | 2019-05-14 | Apple Inc. | Activity identification using an optical heart rate monitor |
| US9232150B2 (en) | 2014-03-12 | 2016-01-05 | Apple Inc. | System and method for estimating an ambient light condition using an image sensor |
| US9277144B2 (en) | 2014-03-12 | 2016-03-01 | Apple Inc. | System and method for estimating an ambient light condition using an image sensor and field-of-view compensation |
| US9584743B1 (en) | 2014-03-13 | 2017-02-28 | Apple Inc. | Image sensor with auto-focus and pixel cross-talk compensation |
| JP5968350B2 (ja) | 2014-03-14 | 2016-08-10 | キヤノン株式会社 | 撮像装置、および、撮像システム |
| JP6376785B2 (ja) | 2014-03-14 | 2018-08-22 | キヤノン株式会社 | 撮像装置、および、撮像システム |
| US9497397B1 (en) | 2014-04-08 | 2016-11-15 | Apple Inc. | Image sensor with auto-focus and color ratio cross-talk comparison |
| US9538106B2 (en) | 2014-04-25 | 2017-01-03 | Apple Inc. | Image sensor having a uniform digital power signature |
| KR102418666B1 (ko) * | 2014-05-29 | 2022-07-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법 |
| JP6553406B2 (ja) | 2014-05-29 | 2019-07-31 | 株式会社半導体エネルギー研究所 | プログラム、及び情報処理装置 |
| US9686485B2 (en) | 2014-05-30 | 2017-06-20 | Apple Inc. | Pixel binning in an image sensor |
| KR102234041B1 (ko) | 2014-06-18 | 2021-04-01 | 삼성전자주식회사 | 이미지 센서와 이를 포함하는 이미지 처리 시스템 |
| US9729809B2 (en) | 2014-07-11 | 2017-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of semiconductor device or electronic device |
| JP2016021504A (ja) * | 2014-07-15 | 2016-02-04 | ソニー株式会社 | 増幅装置、半導体装置、製造方法、電子機器 |
| KR102197480B1 (ko) * | 2014-09-29 | 2020-12-31 | 에스케이하이닉스 주식회사 | 이미지 센서 및 그 구동방법 |
| WO2016129410A1 (ja) * | 2015-02-13 | 2016-08-18 | ソニー株式会社 | 撮像素子、駆動方法、および電子機器 |
| CN107431772B (zh) | 2015-03-25 | 2020-06-16 | 索尼公司 | 固态成像装置和用于驱动固态成像装置的方法 |
| JP2016187018A (ja) * | 2015-03-27 | 2016-10-27 | キヤノン株式会社 | 光電変換装置およびカメラ |
| JP6525694B2 (ja) | 2015-04-08 | 2019-06-05 | キヤノン株式会社 | 撮像装置、撮像システム、および、撮像装置の駆動方法 |
| JPWO2016204225A1 (ja) * | 2015-06-19 | 2018-04-05 | ブリルニクス インク | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| US10602084B2 (en) * | 2015-07-16 | 2020-03-24 | Sony Corporation | Imaging apparatus which performs compressive sensing reading data for a partitioned block output from an image sensor |
| JP6676317B2 (ja) | 2015-09-11 | 2020-04-08 | キヤノン株式会社 | 撮像装置、および、撮像システム |
| US10205894B2 (en) | 2015-09-11 | 2019-02-12 | Canon Kabushiki Kaisha | Imaging device and imaging system |
| JP6570384B2 (ja) | 2015-09-11 | 2019-09-04 | キヤノン株式会社 | 撮像装置及び撮像システム |
| JP6541523B2 (ja) | 2015-09-11 | 2019-07-10 | キヤノン株式会社 | 撮像装置、撮像システム、および、撮像装置の制御方法 |
| JP6734649B2 (ja) | 2015-12-28 | 2020-08-05 | キヤノン株式会社 | 撮像装置、撮像システム、及び、撮像装置の制御方法 |
| JP2017183563A (ja) * | 2016-03-31 | 2017-10-05 | ソニー株式会社 | 撮像装置、駆動方法、および、電子機器 |
| US9843745B2 (en) * | 2016-05-03 | 2017-12-12 | Semiconductor Components Industries, Llc | Image sensor pixels having separated charge storage regions |
| US9912883B1 (en) | 2016-05-10 | 2018-03-06 | Apple Inc. | Image sensor with calibrated column analog-to-digital converters |
| JP6776011B2 (ja) | 2016-06-10 | 2020-10-28 | キヤノン株式会社 | 撮像装置及び撮像システム |
| JP6727938B2 (ja) | 2016-06-10 | 2020-07-22 | キヤノン株式会社 | 撮像装置、撮像装置の制御方法、及び撮像システム |
| EP3516692B1 (en) | 2016-09-23 | 2022-02-16 | Apple Inc. | Stacked backside illuminated spad array |
| JP7002893B2 (ja) * | 2016-12-13 | 2022-01-20 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および電子機器 |
| WO2018140522A2 (en) | 2017-01-25 | 2018-08-02 | Apple Inc. | Spad detector having modulated sensitivity |
| US10656251B1 (en) | 2017-01-25 | 2020-05-19 | Apple Inc. | Signal acquisition in a SPAD detector |
| US10962628B1 (en) | 2017-01-26 | 2021-03-30 | Apple Inc. | Spatial temporal weighting in a SPAD detector |
| JP6957157B2 (ja) * | 2017-01-26 | 2021-11-02 | キヤノン株式会社 | 固体撮像装置、撮像システム、および固体撮像装置の製造方法 |
| WO2018220920A1 (ja) * | 2017-06-02 | 2018-12-06 | シャープ株式会社 | 固体撮像装置、および、固体撮像装置の製造方法 |
| US10622538B2 (en) | 2017-07-18 | 2020-04-14 | Apple Inc. | Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body |
| JP6987562B2 (ja) | 2017-07-28 | 2022-01-05 | キヤノン株式会社 | 固体撮像素子 |
| US10440301B2 (en) | 2017-09-08 | 2019-10-08 | Apple Inc. | Image capture device, pixel, and method providing improved phase detection auto-focus performance |
| CA3083227A1 (en) | 2017-12-13 | 2019-06-20 | Magic Leap, Inc. | Global shutter pixel circuit and method for computer vision applications |
| WO2019186837A1 (ja) * | 2018-03-28 | 2019-10-03 | パナソニックＩｐマネジメント株式会社 | 固体撮像装置、固体撮像システム、固体撮像装置の駆動方法 |
| US10560646B2 (en) | 2018-04-19 | 2020-02-11 | Teledyne Scientific & Imaging, Llc | Global-shutter vertically integrated pixel with high dynamic range |
| US11019294B2 (en) | 2018-07-18 | 2021-05-25 | Apple Inc. | Seamless readout mode transitions in image sensors |
| US10848693B2 (en) | 2018-07-18 | 2020-11-24 | Apple Inc. | Image flare detection using asymmetric pixels |
| US10805567B2 (en) * | 2018-09-13 | 2020-10-13 | Semiconductor Components Industries, Llc | Imaging pixels with non-destructive readout capabilities |
| CN114747203B (zh) * | 2019-11-21 | 2024-04-16 | 华为技术有限公司 | 成像元件、成像传感器、摄像机系统以及包括摄像机系统的设备 |
| CN114731376A (zh) * | 2019-12-02 | 2022-07-08 | 索尼半导体解决方案公司 | 固体摄像装置和电子设备 |
| JP2022006880A (ja) | 2020-06-25 | 2022-01-13 | キヤノン株式会社 | 光電変換装置、撮像システムおよび移動体 |
| US11563910B2 (en) | 2020-08-04 | 2023-01-24 | Apple Inc. | Image capture devices having phase detection auto-focus pixels |
| CN114078889A (zh) * | 2020-08-18 | 2022-02-22 | 上海华力微电子有限公司 | 全局快门cmos图像传感器及其制造方法 |
| US11546532B1 (en) | 2021-03-16 | 2023-01-03 | Apple Inc. | Dynamic correlated double sampling for noise rejection in image sensors |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4839735A (en) * | 1986-12-22 | 1989-06-13 | Hamamatsu Photonics K.K. | Solid state image sensor having variable charge accumulation time period |
| JP3097121B2 (ja) * | 1990-09-27 | 2000-10-10 | ソニー株式会社 | 電荷／電圧変換効率の測定方法 |
| JP2747410B2 (ja) * | 1993-05-21 | 1998-05-06 | 富士通株式会社 | 固体撮像素子 |
| US6166768A (en) * | 1994-01-28 | 2000-12-26 | California Institute Of Technology | Active pixel sensor array with simple floating gate pixels |
| US5986297A (en) * | 1996-05-22 | 1999-11-16 | Eastman Kodak Company | Color active pixel sensor with electronic shuttering, anti-blooming and low cross-talk |
| US6667768B1 (en) * | 1998-02-17 | 2003-12-23 | Micron Technology, Inc. | Photodiode-type pixel for global electronic shutter and reduced lag |
| US6326230B1 (en) * | 1999-01-06 | 2001-12-04 | California Institute Of Technology | High speed CMOS imager with motion artifact supression and anti-blooming |
-
2002
- 2002-09-18 JP JP2002271025A patent/JP4403687B2/ja not_active Expired - Lifetime
-
2003
- 2003-09-04 US US10/655,156 patent/US7271835B2/en active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8766338B2 (en) | 2010-03-12 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including photosensor and transistor having oxide semiconductor |
| US9066035B2 (en) | 2010-03-12 | 2015-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including photosensor and transistor having oxide semiconductor active layer |
| US9985069B2 (en) | 2010-03-12 | 2018-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9473714B2 (en) | 2010-07-01 | 2016-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Solid-state imaging device and semiconductor display device |
| US10431622B2 (en) | 2015-03-23 | 2019-10-01 | Sony Semiconductor Solutions Corporation | Solid-state imaging apparatus, and electronic apparatus |
| US10784304B2 (en) | 2015-03-23 | 2020-09-22 | Sony Semiconductor Solutions Corporation | Solid-state imaging apparatus, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040051801A1 (en) | 2004-03-18 |
| US7271835B2 (en) | 2007-09-18 |
| JP2004111590A (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4403687B2 (ja) | 固体撮像装置およびその駆動制御方法 | |
| JP5568880B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および電子機器 | |
| JP4455435B2 (ja) | 固体撮像装置及び同固体撮像装置を用いたカメラ | |
| JP5282543B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| US8513710B2 (en) | Solid-state imaging device and control method for same | |
| US8629484B2 (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus | |
| JP5258551B2 (ja) | 固体撮像装置、その駆動方法及び撮像システム | |
| US8810703B2 (en) | Solid-state image pickup device, driving method of solid-state image pickup device, and electronic device | |
| JP4752926B2 (ja) | 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器 | |
| US9654713B2 (en) | Image sensors, methods, and pixels with tri-level biased transfer gates | |
| US7864238B2 (en) | Solid-state imaging device, driving method thereof, camera, and driving method thereof | |
| JP2011222708A (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
| JP2012084644A (ja) | 裏面照射型固体撮像装置 | |
| US8355067B2 (en) | Solid state imaging device and imaging apparatus | |
| US20210136299A1 (en) | Backside illuminated image sensors with pixels that have high dynamic range, dynamic charge overflow, and global shutter scanning | |
| JP4155568B2 (ja) | 固体撮像装置及びカメラ | |
| JP3833027B2 (ja) | 固体撮像装置及び画像入力装置 | |
| JP4604751B2 (ja) | 固体撮像素子 | |
| US9406816B2 (en) | Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus and electronic device | |
| JP2008177593A (ja) | 固体撮像素子及びカメラ装置 | |
| JP2008098255A (ja) | 固体撮像装置 | |
| JP5299496B2 (ja) | 固体撮像素子及びカメラ装置 | |
| JP5523598B2 (ja) | 撮像装置 | |
| JP4921345B2 (ja) | 固体撮像装置及びカメラ | |
| JP2013187872A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050804 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090731 |
|
| TRDD | Decision of grant or rejection written | ||
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4403687 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |