本発明を説明するための実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。
なお、各実施の形態の内容を互いに適宜組み合わせることができる。また、各実施の形態の内容を互いに置き換えることができる。
(実施の形態1)
本実施の形態では、情報の出力が可能であり、且つ入射する光により情報の入力が可能な入出力装置について説明する。
本実施の形態における入出力装置の例について、図1を用いて説明する。図1は、本実施の形態における入出力装置の例を説明するための図である。
まず、本実施の形態における入出力装置の構成例について、図1(A)を用いて説明する。図1(A)は、本実施の形態における入出力装置の構成例を示す模式図である。
図1(A)に示す入出力装置は、表示選択信号出力回路(DSELOUTともいう)101と、表示データ信号出力回路(DDOUTともいう)102と、光検出リセット信号出力回路(PRSTOUTともいう)103aと、光検出制御信号出力回路(PCTLOUTともいう)103bと、出力選択信号出力回路(OSELOUTともいう)103cと、ライトユニット(LIGHTともいう)104aと、ライトユニット104bと、X個(Xは自然数)の表示回路(DISPともいう)105dと、Y個(Yは2以上の自然数)の光検出回路(PSともいう)105pと、読み出し回路(READともいう)106と、を具備する。
表示選択信号出力回路101は、パルス信号である複数の表示選択信号(信号DSELともいう)を出力する機能を有する。
表示選択信号出力回路101は、例えばシフトレジスタを備える。表示選択信号出力回路101は、シフトレジスタからパルス信号を出力させることにより、表示選択信号を出力することができる。
表示データ信号出力回路102には、画像を電気信号で表した画像信号が入力される。表示データ信号出力回路102は、入力された画像信号を元に電圧信号である表示データ信号(信号DDともいう)を生成し、生成した表示データ信号を出力する機能を有する。
表示データ信号出力回路102は、例えばトランジスタを備える。
なお、入出力装置において、トランジスタは、2つの端子と、印加される電圧により該2つの端子の間に流れる電流を制御する電流制御端子と、を有する。なお、トランジスタに限らず、互いの間に流れる電流が制御される端子を電流端子ともいい、2つの電流端子のそれぞれを第1の電流端子及び第2の電流端子ともいう。
また、入出力装置において、トランジスタとしては、例えば電界効果トランジスタを用いることができる。電界効果トランジスタの場合、第1の電流端子は、ソース及びドレインの一方であり、第2の電流端子は、ソース及びドレインの他方であり、電流制御端子は、ゲートである。
また、一般的に電圧とは、ある二点間における電位の差(電位差ともいう)のことをいう。しかし、電圧及び電位の値は、回路図などにおいていずれもボルト(V)で表されることがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、ある一点の電位と基準となる電位(基準電位ともいう)との電位差を、該一点の電圧として用いる場合がある。
表示データ信号出力回路102は、上記トランジスタがオン状態のときに画像信号のデータを表示データ信号として出力することができる。上記トランジスタは、電流制御端子にパルス信号である制御信号を入力することにより制御することができる。なお、表示回路105dの数が複数である場合には、複数のトランジスタを選択的にオン状態又はオフ状態にすることにより、画像信号のデータを複数の表示データ信号として出力してもよい。
光検出リセット信号出力回路103aは、パルス信号である光検出リセット信号(信号PRSTともいう)を出力する機能を有する。
光検出リセット信号出力回路103aは、例えばシフトレジスタを備える。光検出リセット信号出力回路103aは、シフトレジスタからパルス信号を出力させることにより、光検出リセット信号を出力することができる。
光検出制御信号出力回路103bは、パルス信号である光検出制御信号(信号PCTLともいう)を出力する機能を有する。
光検出制御信号出力回路103bは、例えばシフトレジスタを備える。光検出制御信号出力回路103bは、シフトレジスタからパルス信号を出力させることにより、光検出制御信号を出力することができる。
出力選択信号出力回路103cは、パルス信号である出力選択信号(信号OSELともいう)を出力する機能を有する。
出力選択信号出力回路103cは、例えばシフトレジスタを備える。出力選択信号出力回路103cは、シフトレジスタからパルス信号を出力させることにより、出力選択信号を出力することができる。
ライトユニット104a及びライトユニット104bは、光源を備えた発光ユニットである。
ライトユニット104aは、光源としてZ個(Zは3以上の自然数)の発光ダイオード(LEDともいう)Aを備える。Z個の発光ダイオードAは、可視光領域(例えば波長が360nm以上830nm以下である領域)の波長である光を発する発光ダイオードである。Z個の発光ダイオードAとしては、例えば赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードを用いることができる。なお、それぞれの色の発光ダイオードの数は、複数でもよい。また、Z個の発光ダイオードAとしては、上記赤色、緑色、及び青色の発光ダイオードに加え、他の色の発光ダイオード(例えば白色発光ダイオード)を用いてもよい。
なお、例えば電圧を印加する発光ダイオードAを選択する制御信号を用いて発光ダイオードAの発光を制御してもよい。また、電圧を印加する発光ダイオードAを選択するか否かを制御する制御信号を出力する光制御回路をライトユニット104aに設けてもよい。
ライトユニット104bは、光源として発光ダイオードBを備え、且つ導光板を備える。発光ダイオードBは、可視光領域の波長を有する光を発する発光ダイオードである。発光ダイオードとしては、例えば白色発光ダイオードを用いることができる。なお、白色発光ダイオードの数は、複数でもよい。また、導光板には、発光ダイオードBの光が入射する。
ライトユニット104bを上記構成にすることにより、例えば、ライトユニット104bが点灯状態の場合に、導光板に被読み取り物が接するとき、光源からの光は、被読み取り物と導光板との接触部において散乱し、光検出回路105pに入射する。
なお、例えば電圧を印加する発光ダイオードBを選択する制御信号を用いて発光ダイオードBの発光を制御してもよい。また、電圧を印加する発光ダイオードBを選択するか否かを制御する制御信号を出力する光制御回路をライトユニット104bに設けてもよい。
表示回路105dは、ライトユニット104a及びライトユニット104bの間に設けられる。また、表示回路105dには、パルス信号である表示選択信号が入力され、且つ入力された表示選択信号に従って表示データ信号が入力される。表示回路105dは、入力された表示データ信号のデータに応じた表示状態になる機能を有する。
表示回路105dは、例えば表示選択トランジスタ及び表示素子を備える。
表示選択トランジスタは、表示素子に表示データ信号のデータを入力させるか否かを選択する機能を有する。
表示素子は、表示選択トランジスタに従って表示データ信号のデータが入力されることにより、表示データ信号のデータに応じた表示状態になる機能を有する。
表示素子としては、例えば液晶素子などを用いることができる。
また、液晶素子を備える入出力装置の表示方式としては、TN(Twisted Nematic)モード、IPS(In Plane Switching)モード、STN(Super Twisted Nematic)モード、VA(Vertical Alignment)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASV(Advanced Super View)モード、又はFFS(Fringe Field Switching)モードなどを用いてもよい。
光検出回路105pは、ライトユニット104a及びライトユニット104bの間に設けられる。光検出回路105pには、光検出リセット信号、光検出制御信号、及び出力選択信号が入力される。
光検出回路105pは、光検出リセット信号に従ってリセット状態になる機能を有する。
また、光検出回路105pは、光検出制御信号に従って、入射する光の照度に応じた電圧であるデータ(光データともいう)を生成する機能を有する。
また、光検出回路105pは、出力選択信号に従って、生成した光データを光データ信号として出力する機能を有する。
光検出回路105pは、例えば、光電変換素子(PCEともいう)、光検出リセット選択トランジスタ、光検出制御トランジスタ、増幅トランジスタ、及び出力選択トランジスタを備える。
光電変換素子は、光が入射することにより、入射した光の照度に応じて電流(光電流ともいう)が流れる機能を有する。
光検出リセット選択トランジスタの電流制御端子には、光検出リセット信号が入力される。光検出リセット選択トランジスタは、増幅トランジスタの電流制御端子の電圧を、基準値に設定するか否かを選択する機能を有する。
光検出制御トランジスタの電流制御端子には、光検出制御信号が入力される。光検出制御トランジスタは、増幅トランジスタの電流制御端子の電圧を、光電変換素子に流れる光電流に応じた値に設定するか否かを制御する機能を有する。
出力選択トランジスタの電流制御端子には、出力選択信号が入力される。出力選択トランジスタは、光データ信号として光データを光検出回路105pから出力するか否かを選択する機能を有する。
なお、光検出回路105pは、増幅トランジスタの第1の電流端子又は第2の電流端子から、光データを光データ信号として出力する。
なお、表示回路105d及び光検出回路105pは、画素部105に設けられる。画素部105は、情報の表示及び読み取りを行う領域である。なお、1個以上の表示回路105dにより画素が構成される。また、画素に1個以上の光検出回路105pが含まれてもよい。また、表示回路105dの数が複数である場合、表示回路105dを例えば画素部105において行列方向に配置してもよい。また、光検出回路105pの数が複数である場合、光検出回路105pを例えば画素部105において行列方向に配置してもよい。
読み出し回路106は、光データを読み出す光検出回路105pを選択し、選択した光検出回路105pから光データを読み出す機能を有する。
読み出し回路106は、例えば選択回路を用いて構成される。例えば、選択回路は、トランジスタを備える。選択回路は、例えば上記トランジスタに従って光検出回路105pから光データ信号が入力されることにより光データを読み出すことができる。
次に、本実施の形態における入出力装置の駆動方法例として、図1(A)に示す入出力装置の駆動方法例について、図1(B)及び図1(C)を用いて説明する。図1(B)及び図1(C)は、図1(A)に示す入出力装置の駆動方法例を説明するためのタイミングチャートである。
図1(A)に示す入出力装置の駆動方法例では、Y個の光検出回路105pに同じ光検出制御信号を入力する。また、表示選択信号に応じて設定されるフレーム期間(例えば図1(B)及び図1(C)に示すフレーム期間f1乃至フレーム期間fn)において、ライトユニット104aにおけるZ個の発光ダイオードを順に切り替えて発光させ、ライトユニット104aを、点灯状態C1(第1の発光ダイオードAが発光する状態)乃至点灯状態Ck(第Zの発光ダイオードAが発光する状態)に順次切り替える。なお、図1(B)及び図1(C)において、ライトユニット104aの連続する2つの点灯状態の期間の間の期間は、消灯状態になる。
また、表示選択信号に従って表示回路105dに表示データ信号が入力され、ライトユニット104aが点灯状態のときに、表示回路105dは、表示データ信号のデータに応じた表示状態になる。例えば、ライトユニット104aが点灯状態C1のときに、表示回路105dの表示状態は、表示状態dc1(点灯状態C1に基づく表示状態)になり、ライトユニット104aが点灯状態C2のときに、表示回路105dは、表示状態dc2(点灯状態C2に基づく表示状態)になり、ライトユニット104aが点灯状態Ckのときに、表示回路105dは、表示状態dck(点灯状態Ckに基づく表示状態)になる。
また、ライトユニット104aが消灯状態のときに、発光ダイオードBを発光させてライトユニット104bを点灯状態LTにする。なお、ライトユニット104bが消灯状態から点灯状態に切り替わる周期は、0秒より大きく60分の1秒以下であることが好ましい。これにより、ライトユニット104bの点滅による表示画像のちらつきを抑制することができる。
ライトユニット104bが点灯状態LTのとき、光検出制御信号のパルス(plsともいう)がY個の光検出回路105pに入力される。このとき、Y個の光検出回路105pのそれぞれは、光データを生成する。なお、光検出制御信号のパルスの周期を、ライトユニット104aの点灯状態が切り替わる周期より長くすることにより、例えばライトユニット104aが消灯状態のときに光データの出力を行わない期間を設けることができる。よって、光データを生成する際に、ライトユニット104aが消灯状態である期間を十分に利用することができるため、光データを生成する際に光検出回路毎に光が入射する時間を長く設定することができる。また、ライトユニットの点灯状態に関係なく、光データの出力が行えるため、光検出回路の動作周波数を低減することができ、消費電力を小さくすることができる。
さらに、出力選択信号に従ってY個の光検出回路105pは、生成した光データを光データ信号として出力し、読み出し回路106において光データ信号を入力させることにより光データを読み出す。
なお、ライトユニット104bを点灯させるタイミングは、フレーム期間毎に同じであっても異なってもよい。
例えば、図1(B)に示すタイミングチャートでは、フレーム期間毎に、ライトユニット104aが点灯状態C1及び点灯状態C2の間の消灯状態である期間に光検出回路105pにより光データを生成している。
また、例えば図1(C)に示すタイミングチャートでは、フレーム期間毎に、異なるライトユニット104aが消灯状態である期間に光検出回路105pにより光データを生成している。
図1を用いて説明したように、本実施の形態における入出力装置の一例は、表示回路、複数の光検出回路、第1のライトユニット、及び第2のライトユニットを具備し、第2のライトユニットが光源の光が入射する導光板を備える構成である。上記構成にすることにより、第2のライトユニットにおける導光板に被読み取り物が接した場合にのみ被読み取り物からの反射光を光検出回路に入射することができるため、光の検出精度を向上させることができる。
さらに、本実施の形態における入出力装置の一例は、Y個の光検出回路に同じ光検出制御信号を入力する構成である。上記構成にすることにより、全ての光検出回路が光データを生成するために必要な時間を短くすることができ、光データを生成する際に光検出回路毎に光が入射する時間を長く設定することができ、また、光検出回路の動作周波数を低減することができ、消費電力を小さくすることができる。なお、複数の光検出回路に同じ光検出制御信号を入力する方式をグローバルシャッター方式ともいう。
さらに、本実施の形態における入出力装置の一例は、各フレーム期間において、複数の発光ダイオードを順次切り替えて発光させて第1のライトユニットを点灯させる構成である。上記構成にすることにより、入出力装置において、フルカラー画像を表示することができる。
さらに、本実施の形態における入出力装置の一例は、Y個の光検出回路に同じ光検出制御信号を入力することにより、第1のライトユニットが消灯状態のときに第2のライトユニットを点灯させ、第2のライトユニットが点灯状態のときに複数の光検出回路において光データを生成することができる構成である。上記構成にすることにより、第1のライトユニット及び第2のライトユニットによる表示画像への影響を抑制することができる。また、表示画像による光データへの影響を抑制することができる。
よって、上記構成にすることにより、光の検出精度を向上させることができる。
(実施の形態2)
本実施の形態では、上記実施の形態1の入出力装置の他の例について説明する。なお、上記実施の形態1と同じ部分については、実施の形態1の説明を適宜援用する。
本実施の形態における入出力装置の例について、図2を用いて説明する。図2は、本実施の形態における入出力装置の例を説明するための図である。
まず、本実施の形態における入出力装置の構成例について、図2(A)を用いて説明する。図2(A)は、本実施の形態における入出力装置の構成例を示す模式図である。
図2(A)に示す入出力装置は、表示選択信号出力回路101と、表示データ信号出力回路102と、光検出リセット信号出力回路103aと、光検出制御信号出力回路103bと、出力選択信号出力回路103cと、ライトユニット104aと、ライトユニット104bと、X個の表示回路105dと、Y個の光検出回路105pと、読み出し回路106と、データ処理回路(DataPともいう)107と、を具備する。
表示選択信号出力回路101、表示データ信号出力回路102、光検出リセット信号出力回路103a、光検出制御信号出力回路103b、出力選択信号出力回路103c、ライトユニット104a、ライトユニット104b、表示回路105d、光検出回路105p、及び読み出し回路106については、図1(A)に示す入出力装置と同じであるため、図1(A)に示す入出力装置の各構成要素の説明を適宜援用する。
データ処理回路107は、入力されたデータ信号のデータの演算処理を行う回路である。データ処理回路107は、記憶回路及び演算回路を備える。記憶回路は、データ信号のデータを記憶する機能を有し、演算回路は、演算処理により複数のデータ信号のデータの差分データを生成する機能を有する。
なお、データ処理回路107は、入出力装置に備えられてもよく、また、別途設けられたデータ処理回路と同等の機能を有するデータ処理手段(パーソナルコンピュータなど)に入出力装置が電気的に接続された構成としてもよい。データ処理回路107を入出力装置に設けることにより、データ処理回路107と読み出し回路106の接続部における配線数などを低減することができる。
次に、本実施の形態における入出力装置の駆動方法例として、図2(A)に示す入出力装置の駆動方法例について、図2(B)を用いて説明する。図2(B)は、図2(A)に示す入出力装置の駆動方法例を説明するためのタイミングチャートである。
図2(A)に示す入出力装置の駆動方法例では、Y個の光検出回路105pに同じ光検出制御信号を入力する。また、表示選択信号に応じて設定されるフレーム期間(例えば図2(B)に示すフレーム期間f1乃至フレーム期間fn)において、ライトユニット104aにおける第1の発光ダイオードA乃至第Zの発光ダイオードAを順に切り替えて発光させることで、図2(B)に示すように、ライトユニット104aを、点灯状態C1(第1の発光ダイオードAが発光する状態)乃至点灯状態Ck(第Zの発光ダイオードAが発光する状態)に順次切り替える。また、ライトユニット104aにおいて、各点灯状態の間は消灯状態になる。
また、表示選択信号に従って表示回路105dに表示データ信号が入力され、ライトユニット104aが点灯状態のときに表示回路105dは表示データ信号のデータに応じた表示状態になる。例えば、ライトユニット104aが点灯状態C1のときに表示回路105dの表示状態は、表示状態dc1(点灯状態C1に基づく表示状態)になり、ライトユニット104aが点灯状態C2のときに表示回路105dは、表示状態dc2(点灯状態C2に基づく表示状態)になり、ライトユニット104aが点灯状態Ckのときに表示回路105dは、表示状態dck(点灯状態Ckに基づく表示状態)になる。
また、ライトユニット104aが消灯状態のときに、発光ダイオードBを発光させてライトユニット104bを点灯状態LTにする。
ライトユニット104bが点灯状態のとき、光検出制御信号のパルスがY個の光検出回路105pに入力される。このとき、Y個の光検出回路105pのそれぞれは、光データを生成する。
さらに、出力選択信号に従ってY個の光検出回路105pは、生成した光データを光データ信号として出力し、読み出し回路106において光データ信号を入力させることにより光データを読み出す。読み出した光データは、データ処理回路107における記憶回路に記憶される。
さらに、上記フレーム期間とは別のフレーム期間(図2(B)ではフレーム期間fn)において、ライトユニット104a及びライトユニット104bが消灯状態のときに、光検出制御信号のパルスがY個の光検出回路105pに入力される。このとき、Y個の光検出回路105pのそれぞれは、光データを生成する。
さらに、出力選択信号に従ってY個の光検出回路105pは、生成した光データを光データ信号として出力し、読み出し回路106において光データ信号を入力させることにより光データを読み出す。読み出した光データは、データ処理回路107における記憶回路に記憶される。
さらに、データ処理回路107における演算回路により、ライトユニット104bが点灯状態のときの光データ及びライトユニット104a及びライトユニット104bが消灯状態のときの光データの差分データを生成する。上記差分データは、所定の処理を実行するためのデータとして用いられる。
図2を用いて説明したように、本実施の形態における入出力装置の一例は、上記実施の形態1に示す構成に加え、第2のライトユニットが点灯状態のときの光データ及び第1のライトユニット及び第2のライトユニットが消灯状態のときの光データを生成し、2つの光データ信号の差分データを生成するものである。差分データを生成することにより、上記実施の形態1に示す効果に加え、入出力装置が置かれる環境下の光の情報を光データから除去することができるため、光の検出精度をさらに向上させることができる。
(実施の形態3)
本実施の形態では、上記実施の形態の入出力装置における光検出回路の例について説明する。
本実施の形態における光検出回路の例について、図3を用いて説明する。図3は、本実施の形態における光検出回路の例を説明するための図である。
まず、本実施の形態における光検出回路の構成例について、図3(A)及び図3(B)を用いて説明する。図3(A)及び図3(B)は、本実施の形態における光検出回路の構成例を示す図である。
図3(A)に示す光検出回路は、光電変換素子131aと、トランジスタ132aと、トランジスタ133aと、トランジスタ134aと、を備える。
なお、図3(A)に示す光検出回路において、トランジスタ132a、トランジスタ133a、及びトランジスタ134aは、電界効果トランジスタである。
光電変換素子131aは、第1の電流端子及び第2の電流端子を有し、光電変換素子131aの第1の電流端子には、リセット信号が入力される。
トランジスタ134aのソース及びドレインの一方は、光電変換素子131aの第2の電流端子に電気的に接続され、トランジスタ134aのゲートには、光検出制御信号が入力される。
トランジスタ132aのゲートは、トランジスタ134aのソース及びドレインの他方に電気的に接続される。
トランジスタ133aのソース及びドレインの一方は、トランジスタ132aのソース及びドレインの一方に電気的に接続され、トランジスタ133aのゲートには、出力選択信号が入力される。
なお、トランジスタ132aのソース及びドレインの他方、並びにトランジスタ133aのソース及びドレインの他方のうちの一方には、電圧Vaが入力される。
また、図3(A)に示す光検出回路は、トランジスタ132aのソース及びドレインの他方、並びにトランジスタ133aのソース及びドレインの他方のうちの他方から光データを光データ信号として出力する。
図3(B)に示す光検出回路は、光電変換素子131bと、トランジスタ132bと、トランジスタ133bと、トランジスタ134bと、トランジスタ135と、を備える。
なお、図3(B)に示す光検出回路において、トランジスタ132b、トランジスタ133b、トランジスタ134b、及びトランジスタ135は、電界効果トランジスタである。
光電変換素子131bは、第1の電流端子及び第2の電流端子を有し、光電変換素子131bの第1の電流端子には、電圧Vbが入力される。
なお、電圧Va及び電圧Vbの一方は、高電源電圧Vddであり、電圧Va及び電圧Vbの他方は、低電源電圧Vssである。高電源電圧Vddは、相対的に低電源電圧Vssより高い値の電圧であり、低電源電圧Vssは、相対的に高電源電圧Vddより低い値の電圧である。電圧Va及び電圧Vbの値は、例えばトランジスタの極性などにより互いに入れ替わる場合がある。また、電圧Va及び電圧Vbの差が電源電圧となる。
トランジスタ134bのソース及びドレインの一方は、光電変換素子131bの第2の電流端子に電気的に接続され、トランジスタ134bのゲートには、光検出制御信号が入力される。
トランジスタ132bのゲートは、トランジスタ134bのソース及びドレインの他方に電気的に接続される。
トランジスタ135のゲートには、光検出リセット信号が入力され、トランジスタ135のソース及びドレインの一方には、電圧Vaが入力され、トランジスタ135のソース及びドレインの他方は、トランジスタ134bのソース及びドレインの他方に電気的に接続される。
トランジスタ133bのゲートには、出力選択信号が入力され、トランジスタ133bのソース及びドレインの一方は、トランジスタ132bのソース及びドレインの一方に電気的に接続される。
なお、トランジスタ132bのソース及びドレインの他方、並びにトランジスタ133bのソース及びドレインの他方のいずれか一方には、電圧Vaが入力される。
また、図3(B)に示す光検出回路は、トランジスタ132bのソース及びドレインの他方、並びにトランジスタ133bのソース及びドレインの他方のうちの他方から光データを光データ信号として出力する。
さらに、図3(A)及び図3(B)に示す光検出回路の各構成要素について説明する。
光電変換素子131a及び光電変換素子131bとしては、例えばフォトダイオード又はフォトトランジスタなどを用いることができる。フォトダイオードの場合、フォトダイオードのアノード及びカソードの一方が光電変換素子の第1の電流端子に相当し、フォトダイオードのアノード及びカソードの他方が光電変換素子の第2の電流端子に相当し、フォトトランジスタの場合、フォトトランジスタのソース及びドレインの一方が光電変換素子の第1の電流端子に相当し、フォトトランジスタのソース及びドレインの他方が光電変換素子の第2の電流端子に相当する。
トランジスタ132a及びトランジスタ132bは、増幅トランジスタとしての機能を有する。
トランジスタ134a及びトランジスタ134bは、光検出制御トランジスタとしての機能を有する。
トランジスタ135は、光検出リセット選択トランジスタとしての機能を有する。なお、本実施の形態における光検出回路では、トランジスタ135を必ずしも設けなくてもよいが、トランジスタ135を設けることにより、トランジスタ132bのゲートの電圧を所望の電圧にリセットすることができる。
トランジスタ133a及びトランジスタ133bは、出力選択トランジスタとしての機能を有する。
なお、トランジスタ132a、トランジスタ132b、トランジスタ133a、トランジスタ133b、トランジスタ134a、トランジスタ134b、及びトランジスタ135としては、例えばチャネルが形成され、元素周期表における第14族の半導体(シリコンなど)を含有する半導体層又は酸化物半導体層を含むトランジスタを用いることができる。例えば、上記酸化物半導体層を含むトランジスタを用いることにより、トランジスタ132a、トランジスタ132b、トランジスタ133a、トランジスタ133b、トランジスタ134a、トランジスタ134b、及びトランジスタ135のリーク電流によるゲートの電圧の変動を抑制することができる。
次に、図3(A)及び図3(B)に示す光検出回路の駆動方法例について説明する。
まず、図3(A)に示す光検出回路の駆動方法例について、図3(C)を用いて説明する。図3(C)は、図3(A)に示す光検出回路の駆動方法例を説明するためのタイミングチャートであり、光検出リセット信号、出力選択信号、光電変換素子131a、トランジスタ133a、及びトランジスタ134aのそれぞれの状態を示す。なお、ここでは、一例として光電変換素子131aがフォトダイオードである場合について説明する。
図3(A)に示す光検出回路の駆動方法例では、まず期間T31において、光検出リセット信号のパルスが入力される。また、期間T31から期間T32にかけて光検出制御信号のパルスが入力される。なお、期間T31において、光検出リセット信号のパルスの入力開始のタイミングは、光検出制御信号のパルスの入力開始のタイミングより早くてもよい。
このとき、期間T31において、光電変換素子131aは、順方向に電流が流れる状態(状態ST51ともいう)になり、トランジスタ134aがオン状態になり、トランジスタ133aがオフ状態になる。
このとき、トランジスタ132aのゲートの電圧は、一定の値にリセットされる。
次に、光検出リセット信号のパルスが入力された後の期間T32において、光電変換素子131aは、逆方向に電圧が印加された状態(状態ST52ともいう)になり、トランジスタ133aはオフ状態のままである。
このとき、光電変換素子131aに入射した光の照度に応じて、光電変換素子131aの第1の電流端子及び第2の電流端子の間に光電流が流れる。さらに光電流に応じてトランジスタ132aのゲートの電圧の値が変化する。このとき、トランジスタ132aのソース及びドレインの間のチャネル抵抗の値が変化する。
さらに、光検出制御信号のパルスが入力された後の期間T33において、トランジスタ134aがオフ状態になる。
このとき、トランジスタ132aのゲートの電圧は、期間T32における光電変換素子131aの光電流に応じた値に保持される。なお、期間T33を必ずしも設けなくてもよいが、期間T33を設けることにより、光検出回路において、光データ信号を出力するタイミングを適宜設定することができ、例えば複数の光検出回路において、それぞれ光データ信号を出力するタイミングを適宜設定することができる。
次に、期間T34において、出力選択信号のパルスが入力される。
このとき、光電変換素子131aは状態ST52のままであり、トランジスタ133aがオン状態になり、トランジスタ132aのソース及びドレイン、並びにトランジスタ133aのソース及びドレインを介して電流が流れる。トランジスタ132aのソース及びドレイン、並びにトランジスタ133aのソース及びドレインを介して流れる電流は、トランジスタ132aのゲート電圧の値に依存する。よって、光データは、光電変換素子131aに入射する光の照度に応じた値となる。さらに、図3(A)に示す光検出回路は、トランジスタ132aのソース及びドレインの他方、並びにトランジスタ133aのソース及びドレインの他方のうちの他方から光データ信号を出力する。以上が図3(A)に示す光検出回路の駆動方法例である。
次に、図3(B)に示す光検出回路の駆動方法例について、図3(D)を用いて説明する。図3(D)は、図3(B)に示す光検出回路の駆動方法例を説明するための図である。
図3(B)に示す光検出回路の駆動方法例では、まず期間T41において、光検出リセット信号のパルスが入力され、また、期間T41から期間T42にかけて光検出制御信号のパルスが入力される。なお、期間T41において、光検出リセット信号のパルスの入力開始のタイミングは、光検出制御信号のパルスの入力開始のタイミングより早くてもよい。
このとき、期間T41において、光電変換素子131bが状態ST51になり、トランジスタ134bがオン状態になることにより、トランジスタ132bのゲートの電圧は、電圧Vaと同等の値にリセットされる。
さらに、光検出リセット信号のパルスが入力された後の期間T42において、光電変換素子131bが状態ST52になり、トランジスタ134bがオン状態のままであり、トランジスタ135がオフ状態になる。
このとき、光電変換素子131bに入射した光の照度に応じて、光電変換素子131bの第1の電流端子及び第2の電流端子の間に光電流が流れる。さらに、光電流に応じてトランジスタ132bのゲートの電圧の値が変化する。このとき、トランジスタ132bのソース及びドレインの間のチャネル抵抗の値が変化する。
さらに、光検出制御信号のパルスが入力された後の期間T43において、トランジスタ134bがオフ状態になる。
このとき、トランジスタ132bのゲートの電圧は、期間T42における光電変換素子131bの光電流に応じた値に保持される。なお、期間T43を必ずしも設けなくてもよいが、期間T43を設けることにより、光検出回路において、光データ信号を出力するタイミングを適宜設定することができ、例えば複数の光検出回路において、それぞれ光データ信号を出力するタイミングを適宜設定することができる。
さらに、期間T44において、出力選択信号のパルスが入力される。
このとき、光電変換素子131bが状態ST52のままであり、トランジスタ133bがオン状態になる。
トランジスタ133bがオン状態になると、図3(B)に示す光検出回路は、トランジスタ132bのソース及びドレインの他方、並びにトランジスタ133bのソース及びドレインの他方のうちの他方から光データ信号を出力する。トランジスタ132bのソース及びドレイン、並びにトランジスタ133bのソース及びドレインを介して流れる電流は、トランジスタ132bのゲート電圧の値に依存する。よって、光データは、光電変換素子131bに入射する光の照度に応じた値となる。以上が図3(B)に示す光検出回路の駆動方法例である。
図3(A)乃至図3(D)を用いて説明したように、本実施の形態における光検出回路の一例は、光電変換素子、光検出制御トランジスタ、及び増幅トランジスタを備え、光検出制御信号に従って光データを生成し、出力選択信号に従って光データをデータ信号として出力する構成である。上記構成にすることにより、光検出回路により光データを生成して出力することができる。
(実施の形態4)
本実施の形態では、上記実施の形態の入出力装置における表示回路の例について説明する。
本実施の形態における表示回路の例について、図4を用いて説明する。図4は、本実施の形態における表示回路の例を説明するための図である。
まず、本実施の形態における表示回路の構成例について、図4(A)及び図4(B)を用いて説明する。図4(A)及び図4(B)は、本実施の形態における表示回路の構成例を示す図である。
図4(A)に示す表示回路は、トランジスタ151aと、液晶素子152aと、容量素子153aと、を備える。
なお、図4(A)に示す表示回路において、トランジスタ151aは、電界効果トランジスタである。
また、入出力装置において、液晶素子は、第1の表示電極、第2の表示電極、及び液晶層により構成される。液晶層は、第1の表示電極及び第2の表示電極の間に印加される電圧に応じて光の透過率が変化する。
また、入出力装置において、容量素子は、第1の容量電極、第2の容量電極、並びに第1の容量電極及び第2の容量電極に重畳する誘電体層を含む。容量素子は、第1の容量電極及び第2の容量電極の間に印加される電圧に応じて電荷が蓄積される。
トランジスタ151aのソース及びドレインの一方には、表示データ信号が入力され、トランジスタ151aのゲートには、表示選択信号が入力される。
液晶素子152aの第1の表示電極は、トランジスタ151aのソース及びドレインの他方に電気的に接続され、液晶素子152aの第2の表示電極には、電圧Vcが入力される。電圧Vcの値は、適宜設定することができる。
容量素子153aの第1の容量電極は、トランジスタ151aのソース及びドレインの他方に電気的に接続され、容量素子153aの第2の容量電極には、電圧Vcが入力される。
図4(B)に示す表示回路は、トランジスタ151bと、液晶素子152bと、容量素子153bと、容量素子154と、トランジスタ155と、トランジスタ156と、を備える。
なお、図4(B)に示す表示回路において、トランジスタ151b、トランジスタ155、及びトランジスタ156は、電界効果トランジスタである。
トランジスタ155のソース及びドレインの一方には、表示データ信号が入力され、トランジスタ155のゲートには、パルス信号である書き込み選択信号(信号WSELともいう)が入力される。書き込み選択信号は、例えばシフトレジスタを備えた回路により、シフトレジスタからパルス信号を出力させることにより生成することができる。
容量素子154の第1の容量電極は、トランジスタ155のソース及びドレインの他方に電気的に接続され、容量素子154の第2の容量電極には、電圧Vcが入力される。
トランジスタ151bのソース及びドレインの一方は、トランジスタ155のソース及びドレインの他方に電気的に接続され、トランジスタ151bのゲートには、表示選択信号が入力される。
液晶素子152bの第1の表示電極は、トランジスタ151bのソース及びドレインの他方に電気的に接続され、液晶素子152bの第2の表示電極には、電圧Vcが入力される。
容量素子153bの第1の容量電極は、トランジスタ151bのソース及びドレインの他方に電気的に接続され、容量素子153bの第2の容量電極には、電圧Vcが入力される。電圧Vcの値は、表示回路の仕様に応じて適宜設定される。
トランジスタ156のソース及びドレインの一方には、基準となる電圧が入力され、トランジスタ156のソース及びドレインの他方は、トランジスタ151bのソース及びドレインの他方に電気的に接続され、トランジスタ156のゲートには、パルス信号である表示リセット信号(信号DRSTともいう)が入力される。
さらに、図4(A)及び図4(B)に示す表示回路の各構成要素について説明する。
トランジスタ151a及びトランジスタ151bは、表示選択トランジスタとしての機能を有する。
液晶素子152a及び液晶素子152bにおける液晶層としては、第1の表示電極及び第2の表示電極に印加される電圧が0Vのときに光を透過する液晶層を用いることができ、例えば電気制御複屈折型液晶(ECB型液晶ともいう)、二色性色素を添加した液晶(GH液晶ともいう)、高分子分散型液晶、又はディスコチック液晶を含む液晶層などを用いることができる。また、液晶層としては、ブルー相を示す液晶層を用いてもよい。ブルー相を示す液晶層は、例えばブルー相を示す液晶とカイラル剤とを含む液晶組成物により構成される。ブルー相を示す液晶は、応答速度が1msec以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。よって、ブルー相を示す液晶を用いることにより、動作速度を向上させることができる。例えば、上記実施の形態におけるフィールドシーケンシャル方式の入出力装置では、カラーフィルタを用いた表示装置に比べて速い動作速度が要求されるため、上記実施の形態におけるフィールドシーケンシャル型の入出力装置における液晶素子に上記ブルー相を示す液晶を用いることが好ましい。
容量素子153a及び容量素子153bは、トランジスタ151a又はトランジスタ151bに従って第1の容量電極及び第2の容量電極の間に表示データ信号に応じた値の電圧が印加される保持容量としての機能を有する。容量素子153a及び容量素子153bを必ずしも設けなくてもよいが、容量素子153a及び容量素子153bを設けることにより、表示選択トランジスタのリーク電流に起因する液晶素子に印加された電圧の変動を抑制することができる。
容量素子154は、トランジスタ155に従って第1の容量電極及び第2の容量電極の間に表示データ信号に応じた値の電圧が印加される保持容量としての機能を有する。
トランジスタ155は、容量素子154に表示データ信号を入力させるか否かを選択する書き込み選択トランジスタとしての機能を有する。
トランジスタ156は、液晶素子152bに印加される電圧をリセットさせるか否かを選択する表示リセット選択トランジスタとしての機能を有する。
なお、トランジスタ151a、トランジスタ151b、トランジスタ155、及びトランジスタ156としては、例えばチャネルが形成され、元素周期表における第14族の半導体(シリコンなど)を含有する半導体層又は酸化物半導体層を含むトランジスタを用いることができる。
次に、図4(A)及び図4(B)に示す表示回路の駆動方法例について説明する。
まず、図4(A)に示す表示回路の駆動方法例について、図4(C)を用いて説明する。図4(C)は、図4(A)に示す表示回路の駆動方法例を説明するためのタイミングチャートであり、表示データ信号及び表示選択信号のそれぞれの状態を示す。
図4(A)に示す表示回路の駆動方法例では、表示選択信号のパルスが入力されると、トランジスタ151aがオン状態になる。
トランジスタ151aがオン状態になると、表示回路に表示データ信号が入力され、液晶素子152aの第1の表示電極及び容量素子153aの第1の容量電極の電圧が表示データ信号の電圧と同等の値になる。
このとき、液晶素子152aは、書き込み状態(状態wtともいう)になり、表示データ信号に応じた光の透過率になることにより、表示データ信号のデータ(データD11乃至データDXのそれぞれ)に応じた表示状態になる。
その後、トランジスタ151aがオフ状態になり、液晶素子152aは、保持状態(状態hldともいう)になり、第1の表示電極及び第2の表示電極の間に印加される電圧を、次に表示選択信号のパルスが入力されるまで、初期値からの変動量が基準値より大きくならないように保持する。また、液晶素子152aが保持状態のとき、上記実施の形態の入出力装置におけるライトユニットは、点灯状態になる。
次に、図4(B)に示す表示回路の駆動方法例について、図4(D)を用いて説明する。図4(D)は、図4(B)に示す表示回路の駆動方法例を説明するためのタイミングチャートである。
図4(B)に示す表示回路の駆動方法例では、表示リセット信号のパルスが入力されると、トランジスタ156がオン状態になり、液晶素子152bの第1の表示電極及び容量素子153bの第1の容量電極の電圧が基準となる電圧にリセットされる。
また、書き込み選択信号のパルスが入力されると、トランジスタ155がオン状態になり、表示データ信号が表示回路に入力され、容量素子154の第1の容量電極の電圧が表示データ信号の電圧と同等の値になる。
その後、表示選択信号のパルスが入力されると、トランジスタ151bがオン状態になり、液晶素子152bの第1の表示電極及び容量素子153bの第1の容量電極の電圧が容量素子154の第1の容量電極の電圧と同等の値になる。
このとき、液晶素子152bは、書き込み状態になり、表示データ信号に応じた光の透過率になることにより、表示回路が表示データ信号のデータ(データD11乃至データDXのそれぞれ)に応じた表示状態になる。
その後、トランジスタ151bがオフ状態になり、液晶素子152bは、保持状態になり、第1の表示電極及び第2の表示電極の間に印加される電圧を、次に表示選択信号のパルスが入力されるまで、初期値からの変動量が基準値より大きくならないように保持する。また、液晶素子152bが保持状態のとき、上記実施の形態の入出力装置におけるライトユニットは、点灯状態になる。
図4(A)及び図4(B)を用いて説明したように、本実施の形態における表示回路の一例は、表示選択トランジスタ及び液晶素子を備える構成である。上記構成にすることにより、表示回路を表示データ信号に応じた表示状態にすることができる。
また、図4(B)を用いて説明したように、本実施の形態における表示回路の一例は、表示選択トランジスタ及び液晶素子に加え、書き込み選択トランジスタ及び容量素子を備える構成である。上記構成にすることにより、液晶素子をある表示データ信号のデータに応じた表示状態に設定している間に、容量素子に次の表示データ信号のデータを書き込むことができる。よって、表示回路の動作速度を向上させることができる。
(実施の形態5)
本実施の形態では、上記実施の形態1の入出力装置における第2のライトユニットの例について説明する。
本実施の形態におけるライトユニットの構成例について、図5を用いて説明する。図5は、本実施の形態におけるライトユニットの構成例を示す模式図である。
図5に示すライトユニットは、光源201と、導光板202と、固定材203と、を備える。また、図5に示すライトユニットは、画素部(PXともいう)205の光検出回路に重畳する。
光源201としては、上記実施の形態1に示すように、可視光領域で発光する発光ダイオードを用いることができる。
固定材203は、光源201と導光板202を固定する機能を有する。固定材203としては、遮光性を有する材料を用いることが好ましい。固定材203として遮光性を有する材料を用いることにより、光源201から射出する光が外部へ漏れることを抑制することができる。なお、固定材203は、必ずしも設けなくてもよい。
図5に示すライトユニットは、光源201からの光を導光板202に入射する。例えば、導光板202に被読み取り物が接していない場合、光源201からの光は、導光板202の中で全反射する。また、導光板202に指204などの被読み取り物が接する場合、光源201からの光は、指204と導光板202との接触部において散乱し、光検出回路に入射する。
また、図5に示すライトユニットは、光制御回路を備えることにより点灯状態又は消灯状態を切り替えてもよい。
図5を用いて説明したように、本実施の形態におけるライトユニットの一例は、光源及び導光板を備え、導光板の中で光源からの光を全反射させ、被読み取り物が導光板に接触したときに、接触部において被読み取り物の反射光が光検出回路に入射する構成である。上記構成とすることにより、入出力装置の置かれる環境下の光の影響を抑制することができる。
(実施の形態6)
本実施の形態では、上記実施の形態を用いて説明した入出力装置におけるトランジスタに適用可能なトランジスタについて説明する。
上記実施の形態を用いて説明した入出力装置において、トランジスタとしては、例えばチャネルが形成され、元素周期表における第14族の半導体(シリコンなど)を含有する半導体層又は酸化物半導体層を含むトランジスタを用いることができる。なお、チャネルが形成される層をチャネル形成層ともいう。
なお、上記半導体層は、単結晶半導体層、多結晶半導体層、微結晶半導体層、又は非晶質半導体層でもよい。
さらに、上記実施の形態を用いて説明した入出力装置において、トランジスタとして適用可能な酸化物半導体層を含むトランジスタとしては、例えば高純度化することにより、真性(I型ともいう)、又は実質的に真性にさせた酸化物半導体層を有するトランジスタを用いることができる。高純度化とは、酸化物半導体層中の水素を極力排除すること、及び酸化物半導体層に酸素を供給して酸化物半導体層中の酸素欠乏に起因する欠陥を低減することを含む概念である。
上記酸化物半導体層を含むトランジスタの構造例について、図6を用いて説明する。図6は、本実施の形態におけるトランジスタの構造例を示す断面模式図である。
図6(A)に示すトランジスタは、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。
図6(A)に示すトランジスタは、導電層401aと、絶縁層402aと、酸化物半導体層403aと、導電層405aと、導電層406aと、を含む。
導電層401aは、基板400aの上に設けられ、絶縁層402aは、導電層401aの上に設けられ、酸化物半導体層403aは、絶縁層402aを介して導電層401aに重畳し、導電層405a及び導電層406aは、酸化物半導体層403aの一部の上にそれぞれ設けられる。
さらに、図6(A)において、トランジスタの酸化物半導体層403aの上面の一部(上面に導電層405a及び導電層406aが設けられていない部分)は、酸化物絶縁層407aに接する。
図6(B)に示すトランジスタは、ボトムゲート構造の一つであるチャネル保護型(チャネルストップ型ともいう)トランジスタであり、逆スタガ型トランジスタともいう。
図6(B)に示すトランジスタは、導電層401bと、絶縁層402bと、酸化物半導体層403bと、導電層405bと、導電層406bと、酸化物絶縁層407bを含む。
導電層401bは、基板400bの上に設けられ、絶縁層402bは、導電層401bの上に設けられ、酸化物半導体層403bは、絶縁層402bを介して導電層401bに重畳し、酸化物絶縁層407bは、酸化物半導体層403bの上に設けられ、導電層405b及び導電層406bは、酸化物絶縁層407bを介して酸化物半導体層403bの一部の上にそれぞれ設けられる。
図6(C)に示すトランジスタは、ボトムゲート構造のトランジスタの一つである。
図6(C)に示すトランジスタは、導電層401cと、絶縁層402cと、酸化物半導体層403cと、導電層405cと、導電層406cと、を含む。
導電層401cは、基板400cの上に設けられ、絶縁層402cは、導電層401cの上に設けられ、導電層405c及び導電層406cは、絶縁層402cの一部の上に設けられ、酸化物半導体層403cは、絶縁層402cを介して導電層401cに重畳する。
さらに、図6(C)において、トランジスタにおける酸化物半導体層403cの上面及び側面は、酸化物絶縁層407cに接する。
なお、図6(A)乃至図6(C)において、酸化物絶縁層の上に保護絶縁層が設けてもよい。
図6(D)に示すトランジスタは、トップゲート構造のトランジスタの一つである。
図6(D)に示すトランジスタは、導電層401dと、絶縁層402dと、酸化物半導体層403dと、導電層405d及び導電層406dと、を含む。
酸化物半導体層403dは、絶縁層447を介して基板400dの上に設けられ、導電層405d及び導電層406dは、それぞれ酸化物半導体層403dの上に設けられ、絶縁層402dは、酸化物半導体層403d、導電層405d、及び導電層406dの上に設けられ、導電層401dは、絶縁層402dを介して酸化物半導体層403dに重畳する。
さらに、図6(A)乃至図6(D)に示す各構成要素について説明する。
基板400a乃至基板400dとしては、例えば透光性を有する基板を用いることができ、透光性を有する基板としては、例えばガラス基板又はプラスチック基板を用いることができる。
絶縁層447は、基板400dからの不純物元素の拡散を防止する下地層としての機能を有する。
絶縁層447としては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用いることができる。また、絶縁層447に適用可能な材料の積層により絶縁層447を構成することもできる。
導電層401a乃至導電層401dのそれぞれは、トランジスタのゲートとしての機能を有する。なお、トランジスタのゲートとしての機能を有する層をゲート電極又はゲート配線ともいう。
なお、本実施の形態におけるトランジスタを、図6(A)乃至図6(D)に示すトランジスタの構成要素に加え、酸化物半導体層を介してゲートとなる導電層に重畳する導電層を含む構造にしてもよい。上記導電層もトランジスタのゲートとしての機能を有する。上記構造にすることにより、トランジスタの閾値電圧を制御することができ、また、酸化物半導体層への光の入射を抑制することができる。
導電層401a乃至導電層401dとしては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層401a乃至導電層401dの形成に適用可能な材料の積層により、導電層401a乃至導電層401dを構成することもできる。
絶縁層402a乃至絶縁層402dのそれぞれは、トランジスタのゲート絶縁層としての機能を有する。なお、トランジスタのゲート絶縁層としての機能を有する層をゲート絶縁層ともいう。
絶縁層402a乃至絶縁層402cとしては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。また、絶縁層402a乃至絶縁層402cに適用可能な材料の積層により絶縁層402a乃至絶縁層402cを構成することもできる。また、絶縁層402dとしては、酸化物絶縁層を用いることができ、例えば酸化シリコン層などを用いることができる。
酸化物半導体層403a乃至酸化物半導体層403dのそれぞれは、トランジスタのチャネルが形成される層としての機能を有する。酸化物半導体層403a乃至酸化物半導体層403dに適用可能な酸化物半導体としては、少なくともIn、Ga、Sn、Zn、Al、Mg、Hf及びランタノイドから選ばれた一種以上の元素を含有する。例えば四元系金属酸化物、三元系金属酸化物、又は二元系金属酸化物などを用いることができる。四元系金属酸化物としては、例えばIn−Sn−Ga−Zn−O系金属酸化物などを用いることができる。三元系金属酸化物としては、例えばIn−Ga−Zn−O系金属酸化物、In−Sn−Zn−O系金属酸化物、In−Al−Zn−O系金属酸化物、Sn−Ga−Zn−O系金属酸化物、Al−Ga−Zn−O系金属酸化物、Sn−Al−Zn−O系金属酸化物、In−Hf−Zn−O系金属酸化物、In−La−Zn−O系金属酸化物、In−Ce−Zn−O系金属酸化物、In−Pr−Zn−O系金属酸化物、In−Nd−Zn−O系金属酸化物、In−Pm−Zn−O系金属酸化物、In−Sm−Zn−O系金属酸化物、In−Eu−Zn−O系金属酸化物、In−Gd−Zn−O系金属酸化物、In−Tb−Zn−O系金属酸化物、In−Dy−Zn−O系金属酸化物、In−Ho−Zn−O系金属酸化物、In−Er−Zn−O系金属酸化物、In−Tm−Zn−O系金属酸化物、In−Yb−Zn−O系金属酸化物、又はIn−Lu−Zn−O系金属酸化物などを用いることができる。二元系金属酸化物としては、例えばIn−Zn−O系金属酸化物、Sn−Zn−O系金属酸化物、Al−Zn−O系金属酸化物、Zn−Mg−O系金属酸化物、Sn−Mg−O系金属酸化物、In−Mg−O系金属酸化物、In−Sn−O系金属酸化物、又はIn−Ga−O系金属酸化物などを用いることができる。また、酸化物半導体としては、例えばIn−O系金属酸化物、Sn−O系金属酸化物、又はZn−O系金属酸化物などを用いることもできる。また、上記酸化物半導体として適用可能な金属酸化物は、酸化シリコンを含んでいてもよい。
In−Zn−O系金属酸化物を用いる場合、例えば、In:Zn=50:1乃至In:Zn=1:2(モル数比に換算するとIn2O3:ZnO=25:1乃至In2O3:ZnO=1:4)、好ましくはIn:Zn=20:1乃至In:Zn=1:1(モル数比に換算するとIn2O3:ZnO=10:1乃至In2O3:ZnO=1:2)、さらに好ましくはIn:Zn=15:1乃至In:Zn=1.5:1(モル数比に換算するとIn2O3:ZnO=15:2乃至In2O3:ZnO=3:4)の組成比である酸化物ターゲットを用いてIn−Zn−O系金属酸化物の半導体層を形成することができる。例えば、In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=P:Q:Rのとき、R>1.5P+Qとする。Inの量を多くすることにより、トランジスタの移動度を向上させることができる。
また、酸化物半導体としては、InMO3(ZnO)m(mは0より大きい数)で表記される材料を用いることもできる。InMO3(ZnO)mのMは、Ga、Al、Mn、及びCoから選ばれた一つ又は複数の金属元素を示す。
導電層405a乃至導電層405d及び導電層406a乃至導電層406dのそれぞれは、トランジスタのソース又はドレインとしての機能を有する。なお、トランジスタのソースとしての機能を有する層をソース電極又はソース配線ともいい、トランジスタのドレインとしての機能を有する層をドレイン電極又はドレイン配線ともいう。
導電層405a乃至導電層405d及び導電層406a乃至導電層406dとしては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。また、導電層405a乃至導電層405d、及び導電層406a乃至導電層406dに適用可能な材料の積層により導電層405a乃至導電層405d、及び導電層406a乃至導電層406dのそれぞれを構成することもできる。
また、導電層405a乃至導電層405d及び導電層406a乃至導電層406dとしては、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、又は酸化インジウム酸化亜鉛合金を用いることができる。なお、導電層405a乃至導電層405d及び導電層406a乃至導電層406dに適用可能な導電性の金属酸化物は、酸化シリコンを含んでいてもよい。
酸化物絶縁層407a乃至酸化物絶縁層407cとしては、例えば酸化シリコン層などを用いることができる。なお、酸化物絶縁層407bは、トランジスタのチャネル形成層を保護する層(チャネル保護層ともいう)としての機能を有する。
なお、図6(A)乃至図6(D)に示すように、本実施の形態におけるトランジスタを、必ずしも酸化物半導体層の全てがゲート電極としての機能を有する導電層に重畳する構造にしなくてもよいが、酸化物半導体層の全てがゲート電極としての機能を有する導電層に重畳する構造にすることにより、酸化物半導体層への光の入射を抑制することができる。
さらに、本実施の形態におけるトランジスタの作製方法の例として、図6(A)に示すトランジスタの作製方法例について、図7(A)乃至図7(E)を用いて説明する。図7(A)乃至図7(E)は、図6(A)に示すトランジスタの作製方法例を説明するための断面模式図である。
まず、図7(A)に示すように、基板400aを準備し、基板400aの上に第1の導電膜を形成し、第1の導電膜の一部をエッチングすることにより導電層401aを形成する。
例えば、スパッタリング法を用いて導電層401aに適用可能な材料の膜を形成することにより第1の導電膜を形成することができる。また、導電層401aに適用可能な材料の膜を積層させ、第1の導電膜を形成することもできる。
なお、スパッタリングガスとして、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることにより、形成される膜の上記不純物濃度を低減することができる。
なお、スパッタリング法を用いて膜を形成する前に、スパッタリング装置の予備加熱室にて予備加熱処理を行ってもよい。上記予備加熱処理を行うことにより、水素、水分などの不純物を脱離することができる。
また、スパッタリング法を用いて膜を形成する前に、例えばアルゴン、窒素、ヘリウム、又は酸素雰囲気下で、ターゲット側に電圧を印加せずに、基板側にRF電源を用いて電圧を印加し、プラズマを形成して被形成面を改質する処理(逆スパッタともいう)を行ってもよい。逆スパッタを行うことにより、被形成面に付着している粉状物質(パーティクル、ごみともいう)を除去することができる。
また、スパッタリング法を用いて膜を形成する場合、吸着型の真空ポンプなどを用いて膜を形成する成膜室内の残留水分を除去することができる。吸着型の真空ポンプとしては、例えばクライオポンプ、イオンポンプ、又はチタンサブリメーションポンプなどを用いることができる。また、コールドトラップを設けたターボポンプを用いて成膜室内の残留水分を除去することもできる。
さらに、例えば、フォトリソグラフィ工程により第1の導電膜の一部の上にレジストマスクを形成し、レジストマスクを用いて第1の導電膜をエッチングすることにより導電層401aを形成することができる。なお、この場合、導電層401aの形成後にレジストマスクを除去する。
また、インクジェット法を用いてレジストマスクを形成してもよい。インクジェット法を用いることにより、フォトマスクが不要になるため、製造コストを低減することができる。また、透過率の異なる複数の領域を有する露光マスク(多階調マスクともいう)を用いてレジストマスクを形成してもよい。多階調マスクを用いることにより、異なる厚さの領域を有するレジストマスクを形成することができ、トランジスタの作製に使用するレジストマスクの数を低減することができる。
次に、図7(B)に示すように、導電層401aの上に第1の絶縁膜を形成することにより絶縁層402aを形成する。
例えば、スパッタリング法やプラズマCVD法などを用いて絶縁層402aに適用可能な材料の膜を形成することにより第1の絶縁膜を形成することができる。また、絶縁層402aに適用可能な材料の膜を積層させることにより第1の絶縁膜を形成することもできる。また、高密度プラズマCVD法(例えばμ波(例えば、周波数2.45GHzのμ波)を用いた高密度プラズマCVD法)を用いて絶縁層402aに適用可能な材料の膜を形成することにより、絶縁層402aを緻密にすることができ、絶縁層402aの絶縁耐圧を向上させることができる。
次に、図7(C)に示すように、絶縁層402aの上に酸化物半導体膜を形成し、その後酸化物半導体膜の一部をエッチングすることにより酸化物半導体層403aを形成する。
例えば、スパッタリング法を用いて酸化物半導体層403aに適用可能な酸化物半導体材料の膜を形成することにより酸化物半導体膜を形成することができる。なお、希ガス雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で酸化物半導体膜を形成してもよい。
また、スパッタリングターゲットとして、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の組成比である酸化物ターゲットを用いて酸化物半導体膜を形成することができる。また、例えば、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の組成比である酸化物ターゲットを用いて酸化物半導体膜を形成してもよい。
また、スパッタリング法を用いて酸化物半導体膜を形成する際に、基板400aを減圧状態にし、基板400aを100℃以上600℃以下、好ましくは200℃以上400℃以下に加熱してもよい。基板400aを加熱することにより、酸化物半導体膜の上記不純物濃度を低減することができ、また、スパッタリング法による酸化物半導体膜の損傷を軽減することができる。
さらに、例えば、フォトリソグラフィ工程により酸化物半導体膜の一部の上にレジストマスクを形成し、レジストマスクを用いて酸化物半導体膜をエッチングすることにより、酸化物半導体層403aを形成することができる。なお、この場合、酸化物半導体膜のエッチング後にレジストマスクを除去する。
次に、図7(D)に示すように、絶縁層402a及び酸化物半導体層403aの上に第2の導電膜を形成し、第2の導電膜の一部をエッチングすることにより導電層405a及び導電層406aを形成する。
例えば、スパッタリング法などを用いて導電層405a及び導電層406aに適用可能な材料の膜を形成することにより第2の導電膜を形成することができる。また、導電層405a及び導電層406aに適用可能な材料の膜を積層させることにより第2の導電膜を形成することもできる。
さらに、例えば、フォトリソグラフィ工程により第2の導電膜の一部の上にレジストマスクを形成し、レジストマスクを用いて第2の導電膜をエッチングすることにより導電層405a及び導電層406aを形成することができる。なお、この場合導電層405a及び導電層406aの形成後にレジストマスクを除去する。
次に、図7(E)に示すように、酸化物半導体層403aに接するように酸化物絶縁層407aを形成する。
例えば、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で、スパッタリング法を用いて酸化物絶縁層407aに適用可能な膜を形成することにより、酸化物絶縁層407aを形成することができる。スパッタリング法を用いて酸化物絶縁層407aを形成することにより、トランジスタのバックチャネルとしての機能を有する酸化物半導体層403aの部分の抵抗の低下を抑制することができる。また、酸化物絶縁層407aを形成する際の基板温度は、室温以上300℃以下であることが好ましい。
また、酸化物絶縁層407aを形成する前にN2O、N2、又はArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層403aの表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、その後、大気に触れることなく、酸化物絶縁層407aを形成することが好ましい。
さらに、図6(A)に示すトランジスタの作製方法の一例では、例えば400℃以上750℃以下、又は400℃以上基板の歪み点未満の温度で加熱処理を行う。例えば、酸化物半導体膜を形成した後、酸化物半導体膜の一部をエッチングした後、第2の導電膜を形成した後、第2の導電膜の一部をエッチングした後、又は酸化物絶縁層407aを形成した後に上記加熱処理を行う。
なお、上記加熱処理を行う加熱処理装置としては、電気炉、又は抵抗発熱体などの発熱体からの熱伝導又は熱輻射により被処理物を加熱する装置を用いることができ、例えばGRTA(Gas Rapid Thermal Annealing)装置又はLRTA(Lamp Rapid Thermal Annealing)装置などのRTA(Rapid Thermal Annealing)装置を用いることができる。LRTA装置は、例えばハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。また、GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスとしては、例えば希ガス、又は加熱処理によって被処理物と反応しない不活性気体(例えば窒素)を用いることができる。
また、上記加熱処理を行った後、その加熱温度を維持しながら又はその加熱温度から降温する過程で、該加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のN2Oガス、又は超乾燥エア(露点が−40℃以下、好ましくは−60℃以下の雰囲気)を導入してもよい。このとき、酸素ガス又はN2Oガスは、水、水素などを含まないことが好ましい。また、加熱処理装置に導入する酸素ガス又はN2Oガスの純度を、6N以上、好ましくは7N以上、すなわち、酸素ガス又はN2Oガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。酸素ガス又はN2Oガスの作用により、酸化物半導体層403aに酸素が供給され、酸化物半導体層403aを高純度化させることができる。
さらに、上記加熱処理とは別に、酸化物絶縁層407aを形成した後に、不活性ガス雰囲気下、又は酸素ガス雰囲気下で加熱処理(好ましくは200℃以上400℃以下、例えば250℃以上350℃以下)を行ってもよい。
また、絶縁層402a形成後、酸化物半導体膜形成後、ソース電極又はドレイン電極となる導電層形成後、酸化物絶縁層形成後、又は加熱処理後に酸素プラズマによる酸素ドーピング処理を行ってもよい。例えば2.45GHzの高密度プラズマにより酸素ドーピング処理を行ってもよい。酸素ドーピング処理を行うことにより、作製されるトランジスタの電気特性のばらつきを低減することができる。
以上の工程により、酸化物半導体層403aから、水素、水分、水酸基、又は水素化物(水素化合物ともいう)などの不純物を排除し、且つ酸化物半導体層403aに酸素を供給することにより、酸素ガス又はN2Oガスの作用により、酸化物半導体層403a中の酸素欠乏に起因する欠陥を低減することができる。
なお、図6(A)に示すトランジスタの作製方法例を示したが、これに限定されず、例えば図6(B)乃至図6(D)に示す各構成要素において、名称が図6(A)に示す各構成要素と同じであり且つ機能の少なくとも一部が図6(A)に示す各構成要素と同じであれば、図6(A)に示すトランジスタの作製方法例の説明を適宜援用することができる。
図6及び図7を用いて説明したように、本実施の形態におけるトランジスタの一例は、ゲートとしての機能を有する導電層と、ゲート絶縁層としての機能を有する絶縁層と、ゲート絶縁層としての機能を有する絶縁層を介してゲートとしての機能を有する導電層に重畳し、チャネルが形成される酸化物半導体層と、酸化物半導体層に電気的に接続され、ソース及びドレインの一方としての機能を有する導電層と、酸化物半導体層に電気的に接続され、ソース及びドレインの他方としての機能を有する導電層と、を含む構造である。
また、チャネルが形成される酸化物半導体層は、高純度化させることによりI型又は実質的にI型となった酸化物半導体層である。酸化物半導体層を高純度化させることにより、酸化物半導体層のキャリア濃度を1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満にすることができ、温度変化による特性変化を抑制することができる。また、上記構造にすることにより、チャネル幅1μmあたりのオフ電流を10aA(1×10−17A)以下にすること、さらにはチャネル幅1μmあたりのオフ電流を1aA(1×10−18A)以下、さらにはチャネル幅1μmあたりのオフ電流を10zA(1×10−20A)以下、さらにはチャネル幅1μmあたりのオフ電流を1zA(1×10−21A)以下、さらにはチャネル幅1μmあたりのオフ電流を100yA(1×10−22A)以下にすることができる。トランジスタのオフ電流は、低ければ低いほどよいが、本実施の形態におけるトランジスタのオフ電流の下限値は、約10−30A/μmであると見積もられる。
さらに、特性評価用回路によるリーク電流測定を用いた、本実施の形態における酸化物半導体層を含むトランジスタの一例におけるオフ電流の値の算出例について以下に説明する。
特性評価用回路によるリーク電流測定について、図8を用いて説明する。図8は、特性評価用回路を説明するための図である。
まず、特性評価用回路の回路構成について図8(A)を用いて説明する。図8(A)は、特性評価用回路の回路構成を示す回路図である。
図8(A)に示す特性評価用回路は、複数の測定系801を備える。複数の測定系801は、互いに並列に接続される。ここでは、一例として8個の測定系801が並列に接続される構成とする。複数の測定系801を用いることにより、同時に複数の測定を行うことができる。
測定系801は、トランジスタ811と、トランジスタ812と、容量素子813と、トランジスタ814と、トランジスタ815と、を含む。
トランジスタ811のソース及びドレインの一方には、電圧V1が入力され、トランジスタ811のゲートには、電圧Vext_aが入力される。トランジスタ811は、電荷注入用のトランジスタである。
トランジスタ812のソース及びドレインの一方は、トランジスタ811のソース及びドレインの他方に接続され、トランジスタ812のソース及びドレインの他方には、電圧V2が入力され、トランジスタ812のゲートには、電圧Vext_bが入力される。トランジスタ812は、リーク電流評価用のトランジスタである。なお、ここでのリーク電流とは、トランジスタのオフ電流を含むリーク電流である。
容量素子813の第1の容量電極は、トランジスタ811のソース及びドレインの他方に接続され、容量素子813の第2の容量電極には、電圧V2が入力される。なお、ここでは、電圧V2は、0Vである。
トランジスタ814のソース及びドレインの一方には、電圧V3が入力され、トランジスタ814のゲートは、トランジスタ811のソース及びドレインの他方に接続される。なお、トランジスタ814のゲートと、トランジスタ811のソース及びドレインの他方、トランジスタ812のソース及びドレインの一方、並びに容量素子813の第1の容量電極との接続箇所をノードAともいう。なお、ここでは、電圧V3は、5Vである。
トランジスタ815のソース及びドレインの一方は、トランジスタ814のソース及びドレインの他方に接続され、トランジスタ815のソース及びドレインの他方には、電圧V4が入力され、トランジスタ815のゲートには、電圧Vext_cが入力される。なお、ここでは、電圧Vext_cは、0.5Vである。
さらに、測定系801は、トランジスタ814のソース及びドレインの他方と、トランジスタ815のソース及びドレインの一方との接続箇所の電圧を出力電圧Voutとして出力する。
ここでは、トランジスタ811の一例として、酸化物半導体層を含み、チャネル長L=10μm、チャネル幅W=10μmのトランジスタを用いる。また、トランジスタ814及びトランジスタ815の一例として、酸化物半導体層を含み、チャネル長L=3μm、チャネル幅W=100μmのトランジスタを用いる。また、トランジスタ812の一例として、酸化物半導体層を含み、酸化物半導体層の上部にソース電極及びドレイン電極が接し、ソース電極及びドレイン電極と、ゲート電極とのオーバーラップ領域を設けず、幅1μmのオフセット領域を有するボトムゲート構造のトランジスタを用いる。オフセット領域を設けることにより、寄生容量を低減することができる。さらに、トランジスタ812としては、チャネル長L及びチャネル幅Wの異なる6つのトランジスタのサンプル(SMPともいう)を用いる(表1参照)。
図8(A)に示すように、電荷注入用のトランジスタと、リーク電流評価用のトランジスタとを別々に設けることにより、電荷注入の際に、リーク電流評価用のトランジスタを常にオフ状態に保つことができる。電荷注入用のトランジスタを設けない場合には、電荷注入の際に、リーク電流評価用トランジスタを一度オン状態にする必要があるが、オン状態からオフ状態の定常状態に到るまでに時間を要するような素子では、測定に時間を要してしまう。
また、電荷注入用のトランジスタと、リーク電流評価用のトランジスタとを別々に設けることにより、それぞれのトランジスタを適切なサイズとすることができる。また、リーク電流評価用トランジスタのチャネル幅Wを、電荷注入用のトランジスタのチャネル幅Wよりも大きくすることにより、リーク電流評価用トランジスタのリーク電流以外の特性評価回路のリーク電流成分を相対的に小さくすることができる。その結果、リーク電流評価用トランジスタのリーク電流を高い精度で測定することができる。同時に、電荷注入の際に、リーク電流評価用トランジスタを一度オン状態とする必要がないため、チャネル形成領域の電荷の一部がノードAに流れ込むことによるノードAの電圧変動の影響もない。
一方、電荷注入用トランジスタのチャネル幅Wを、リーク電流評価用トランジスタのチャネル幅Wよりも小さくすることにより、電荷注入用トランジスタのリーク電流を相対的に小さくすることができる。また、電荷注入の際に、チャネル形成領域の電荷の一部がノードAに流れ込むことによるノードAの電圧変動の影響も小さい。
次に、図8(A)に示す特性評価回路のリーク電流測定方法について、図8(B)を用いて説明する。図8(B)は、図8(A)に示す特性評価回路を用いたリーク電流測定方法を説明するためのタイミングチャートである。
図8(A)に示す特性評価回路を用いたリーク電流測定方法は、書き込み期間及び保持期間に分けられる。それぞれの期間における動作について、以下に説明する。
書き込み期間では、電圧Vext_bとして、トランジスタ812がオフ状態となるような電圧VL(−3V)を入力する。また、電圧V1として、書き込み電圧Vwを入力した後、電圧Vext_aとして、一定期間トランジスタ811がオン状態となるような電圧VH(5V)を入力する。これによって、ノードAに電荷が蓄積され、ノードAの電圧は、書き込み電圧Vwと同等の値になる。その後、電圧Vext_aとして、トランジスタ811がオフ状態となるような電圧VLを入力する。その後、電圧V1として、電圧VSS(0V)を入力する。
また、保持期間では、ノードAが保持する電荷量の変化に起因して生じるノードAの電圧の変化量の測定を行う。電圧の変化量から、トランジスタ812のソース電極とドレイン電極との間を流れる電流値を算出することができる。以上により、ノードAの電荷の蓄積とノードAの電圧の変化量の測定とを行うことができる。
このとき、ノードAの電荷の蓄積及びノードAの電圧の変化量の測定(蓄積及び測定動作ともいう)を繰り返し行う。まず、第1の蓄積及び測定動作を15回繰り返し行う。第1の蓄積及び測定動作では、書き込み期間に書き込み電圧Vwとして5Vの電圧を入力し、保持期間に1時間の保持を行う。次に、第2の蓄積及び測定動作を2回繰り返し行う。第2の蓄積及び測定動作では、書き込み期間に書き込み電圧Vwとして3.5Vの電圧を入力し、保持期間に50時間の保持を行う。次に、第3の蓄積及び測定動作を1回行う。第3の蓄積及び測定動作では、書き込み期間に書き込み電圧Vwとして4.5Vの電圧を入力し、保持期間に10時間の保持を行う。蓄積及び測定動作を繰り返し行うことにより、測定した電流値が、定常状態における値であることを確認することができる。言い換えると、ノードAを流れる電流IAのうち、過渡電流(測定開始後から時間経過とともに減少していく電流成分)を除くことができる。その結果、より高い精度でリーク電流を測定することができる。
一般に、ノードAの電圧VAは、出力電圧Voutの関数として式(1)のように表される。
また、ノードAの電荷QAは、ノードAの電圧VA、ノードAに接続される容量CA、定数(const)を用いて、式(2)のように表される。ここで、ノードAに接続される容量CAは、容量素子813の容量と容量素子813以外の容量成分の和である。
ノードAの電流IAは、ノードAに流れ込む電荷(またはノードAから流れ出る電荷)の時間微分であるから、ノードAの電流IAは、式(3)のように表される。
なお、ここでは、一例として、Δtを約54000secとする。このように、ノードAに接続される容量CAと、出力電圧Voutから、リーク電流であるノードAの電流IAを求めることができるため、特性評価回路のリーク電流を求めることができる。
次に、上記特性評価回路を用いた測定方法による出力電圧の測定結果及び該測定結果より算出した特性評価回路のリーク電流の値について、図9を用いて説明する。
図9(A)に、一例として、SMP4、SMP5、及びSMP6におけるトランジスタの上記測定(第1の蓄積及び測定動作)に係る経過時間Timeと、出力電圧Voutとの関係を示し、図9(B)に、上記測定に係る経過時間Timeと、該測定によって算出された電流IAとの関係を示す。測定開始後から出力電圧Voutが変動しており、定常状態に到るためには10時間以上必要であることがわかる。
また、図10に、上記測定により得られた値から見積もられたSMP1乃至SMP6におけるノードAの電圧とリーク電流の関係を示す。図10では、例えばSMP4において、ノードAの電圧が3.0Vの場合、リーク電流は28yA/μmである。リーク電流にはトランジスタ812のオフ電流も含まれるため、トランジスタ812のオフ電流も28yA/μm以下とみなすことができる。
また、図11、図12、及び図13に、85℃、125℃、及び150℃における上記測定により見積もられたSMP1乃至SMP6におけるノードAの電圧とリーク電流の関係を示す。図11乃至図13に示すように、150℃の場合であっても、リーク電流は、100zA/μm以下であることがわかる。
以上のように、チャネル形成層としての機能を有し、高純度化された酸化物半導体層を含むトランジスタを用いた特性評価用回路において、リーク電流が十分に低いため、該トランジスタのオフ電流が十分に小さいことがわかる。また、上記トランジスタのオフ電流は、温度が上昇した場合であっても十分に低いことがわかる。
(実施の形態7)
本実施の形態では、上記実施の形態における入出力装置の構造例について説明する。
本実施の形態における入出力装置は、トランジスタなどの半導体素子が設けられた第1の基板(アクティブマトリクス基板)と、第2の基板と、第1の基板及び第2の基板の間に設けられた液晶層と、を含む。
まず、本実施の形態におけるアクティブマトリクス基板の構造例について、図14及び図15を用いて説明する。図14及び図15は、本実施の形態の入出力装置におけるアクティブマトリクス基板の構造例を示す図であり、図14(A)は、平面模式図であり、図14(B)は、図14(A)における線分A−Bの断面模式図であり、図15(A)は、平面模式図であり、図15(B)は、図15(A)における線分C−Dの断面模式図である。なお、図15では、光検出回路の一例として、図3(A)に示す構成の光検出回路を用いる場合を示す。また、図14及び図15では、トランジスタの一例として図6(A)を用いて説明した構造のトランジスタを用いる場合を示す。
図14及び図15に示すアクティブマトリクス基板は、基板500と、導電層501a乃至導電層501hと、絶縁層502と、半導体層503a乃至半導体層503dと、導電層504a乃至導電層504kと、絶縁層505と、半導体層506と、半導体層507と、半導体層508と、絶縁層509と、導電層510a乃至導電層510cと、を含む。
導電層501a乃至導電層501hのそれぞれは、基板500の一平面に設けられる。
導電層501aは、表示回路における表示選択トランジスタのゲートとしての機能を有する。
導電層501bは、表示回路における保持容量の第1の容量電極としての機能を有する。なお、容量素子(保持容量)の第1の容量電極としての機能を有する層を第1の容量電極ともいう。
導電層501cは、電圧Vbが入力される配線としての機能を有する。なお、配線としての機能を有する層を配線ともいう。
導電層501dは、光検出回路における光検出制御トランジスタのゲートとしての機能を有する。
導電層501eは、光検出制御信号が入力される信号線としての機能を有する。なお、信号線としての機能を有する層を信号線ともいう。
導電層501fは、光検出回路における出力選択トランジスタのゲートとしての機能を有する。
導電層501gは、光検出回路における増幅トランジスタのゲートとしての機能を有する。
絶縁層502は、導電層501a乃至導電層501hを介して基板500の一平面に設けられる。
絶縁層502は、表示回路における表示選択トランジスタのゲート絶縁層、表示回路における保持容量の誘電体層、光検出回路における光検出制御トランジスタのゲート絶縁層、光検出回路における増幅トランジスタのゲート絶縁層、及び光検出回路における出力選択トランジスタのゲート絶縁層としての機能を有する。
半導体層503aは、絶縁層502を介して導電層501aに重畳する。半導体層503aは、表示回路における表示選択トランジスタのチャネル形成層としての機能を有する。
半導体層503bは、絶縁層502を介して導電層501dに重畳する。半導体層503bは、光検出回路における光検出制御トランジスタのチャネル形成層としての機能を有する。
半導体層503cは、絶縁層502を介して導電層501fに重畳する。半導体層503cは、光検出回路における出力選択トランジスタのチャネル形成層としての機能を有する。
半導体層503dは、絶縁層502を介して導電層501gに重畳する。半導体層503dは、光検出回路における増幅トランジスタのチャネル形成層としての機能を有する。
導電層504aは、半導体層503aに電気的に接続される。導電層504aは、表示回路における表示選択トランジスタのソース及びドレインの一方としての機能を有する。
導電層504bは、導電層501b及び半導体層503aに電気的に接続される。導電層504bは、表示回路における表示選択トランジスタのソース及びドレインの他方としての機能を有する。
導電層504cは、絶縁層502を介して導電層501bに重畳する。導電層504cは、表示回路における保持容量の第2の容量電極としての機能を有する。
導電層504dは、絶縁層502を貫通する開口部において導電層501cに電気的に接続される。導電層504dは、光検出回路における光電変換素子の第1の電流端子及び第2の電流端子の一方としての機能を有する。
導電層504eは、半導体層503bに電気的に接続される。導電層504eは、光検出回路における光検出制御トランジスタのソース及びドレインの一方としての機能を有する。
導電層504fは、半導体層503bに電気的に接続され、且つ絶縁層502を貫通する開口部において導電層501gに電気的に接続される。導電層504fは、光検出回路における光検出制御トランジスタのソース及びドレインの他方としての機能を有する。
導電層504gは、絶縁層502を貫通する開口部において導電層501d及び導電層501eに電気的に接続される。導電層504gは、光検出制御信号が入力される信号線としての機能を有する。
導電層504hは、半導体層503cに電気的に接続される。導電層504hは、光検出回路における出力選択トランジスタのソース及びドレインの一方としての機能を有する。
導電層504iは、半導体層503c及び半導体層503dに電気的に接続される。導電層504iは、光検出回路における出力選択トランジスタのソース及びドレインの他方、並びに光検出回路における増幅トランジスタのソース及びドレインの一方としての機能を有する。
導電層504jは、半導体層503dに電気的に接続され、絶縁層502を貫通する開口部において導電層501hに電気的に接続される。導電層504jは、光検出回路における増幅トランジスタのソース及びドレインの他方としての機能を有する。
導電層504kは、絶縁層502を貫通する開口部において導電層501hに電気的に接続される。導電層504kは、電圧Va又は電圧Vbが入力される配線としての機能を有する。
絶縁層505は、導電層504a乃至導電層504kを介して半導体層503a乃至半導体層503dに接する。
半導体層506は、絶縁層505を貫通して設けられた開口部において導電層504dに電気的に接続される。
半導体層507は、半導体層506に接する。
半導体層508は、半導体層507に接する。
絶縁層509は、絶縁層505、半導体層506、半導体層507、及び半導体層508に重畳する。絶縁層509は、表示回路及び光検出回路における平坦化絶縁層としての機能を有する。なお、必ずしも絶縁層509を設けなくてもよい。
導電層510aは、絶縁層505及び絶縁層509を貫通する開口部において導電層504bに電気的に接続される。導電層510aは、表示回路における表示素子の画素電極としての機能を有する。なお、画素電極としての機能を有する層を画素電極ともいう。
導電層510bは、絶縁層505及び絶縁層509を貫通する開口部において導電層504cに電気的に接続される。導電層510bは、電圧Vcが入力される配線としての機能を有する。
導電層510cは、絶縁層505及び絶縁層509を貫通する開口部において導電層504eに電気的に接続され、絶縁層505及び絶縁層509を貫通する開口部において半導体層508に電気的に接続される。
さらに、本実施の形態における入出力装置の構造例について、図16を用いて説明する。図16は、本実施の形態における入出力装置の構造例を示す断面模式図であり、図16(A)は、表示回路の断面模式図であり、図16(B)は、光検出回路の断面模式図である。なお、一例として表示素子を液晶素子とする。
図16に示す入出力装置は、図14及び図15に示すアクティブマトリクス基板に加え、基板512と、導電層513と、液晶層514と、を含む。
導電層513は、基板512の一平面に設けられる。導電層513は、表示回路における共通電極としての機能を有する。なお、光検出回路において、必ずしも導電層513が設けられなくてもよい。
液晶層514は、導電層510a及び導電層513の間に設けられ、絶縁層509を介して半導体層508に重畳する。
なお、導電層510a、液晶層514、及び導電層513は、表示回路における表示素子としての機能を有する。
さらに、図16に示す入出力装置の各構成要素について説明する。
基板500及び基板512としては、図6(A)における基板400aに適用可能な基板を用いることができる。
導電層501a乃至導電層501hとしては、図6(A)における導電層401aに適用可能な材料の層を用いることができる。また、導電層401aに適用可能な材料の層を積層して導電層501a乃至導電層501hを構成してもよい。
絶縁層502としては、図6(A)における絶縁層402aに適用可能な材料の層を用いることができる。また、絶縁層402aに適用可能な材料の層を積層して絶縁層502を構成してもよい。
半導体層503a乃至半導体層503dとしては、図6(A)に示す酸化物半導体層403aに適用可能な材料の層を用いることができる。なお、半導体層503a乃至半導体層503dとして、元素周期表における第14族の半導体(シリコンなど)を用いた半導体層を用いてもよい。
導電層504a乃至導電層504kとしては、図6(A)における導電層405a又は導電層406aに適用可能な材料の層を用いることができる。また、導電層405a又は導電層406aに適用可能な材料の層を積層して導電層504a乃至導電層504kを構成してもよい。
絶縁層505としては、図6(A)における酸化物絶縁層407aに適用可能な材料の層を用いることができる。また、酸化物絶縁層407aに適用可能な層を積層して絶縁層505を構成してもよい。
半導体層506は、一導電型(P型及びN型の一方)の半導体層である。半導体層506としては、例えばシリコンを含有する半導体層を用いることができる。
半導体層507は、半導体層506より抵抗の高い半導体層である。半導体層507としては、例えばシリコンを含有する半導体層を用いることができる。
半導体層508は、半導体層506とは異なる導電型(P型及びN型の他方)の半導体層である。半導体層508としては、例えばシリコンを含有する半導体層を用いることができる。
絶縁層509としては、例えばポリイミド、アクリル、ベンゾシクロブテン、などの有機材料の層を用いることができる。また絶縁層509としては、低誘電率材料(low−k材料ともいう)の層を用いることもできる。
導電層510a乃至導電層510c及び導電層513としては、例えば透光性を有する導電材料の層を用いることができ、透光性を有する導電材料としては、例えばインジウム錫酸化物、酸化インジウムに酸化亜鉛を混合した金属酸化物(IZO:indium zinc oxideともいう)、酸化インジウムに酸化珪素(SiO2)を混合した導電材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、又は酸化チタンを含むインジウム錫酸化物などを用いることができる。
また、導電層510a乃至導電層510c及び導電層513は、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて形成することもできる。導電性組成物を用いて形成した導電層は、シート抵抗が10000Ω/□以下、波長550nmにおける透光率が70%以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率は、0.1Ω・cm以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。π電子共役系導電性高分子としては、例えばポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又はアニリン、ピロール及びチオフェンの2種以上の共重合体若しくはその誘導体などがあげられる。
液晶層514としては、例えばTN液晶、OCB液晶、STN液晶、VA液晶、ECB型液晶、GH液晶、高分子分散型液晶、又はディスコチック液晶などを含む層を用いることができる。なお、液晶層514として、導電層510c及び導電層513に印加される電圧が0Vのときに光を透過する液晶を用いることが好ましい。
図14乃至図16を用いて説明したように、本実施の形態における入出力装置の構造例は、トランジスタ、画素電極、及び光電変換素子を含むアクティブマトリクス基板と、対向基板と、アクティブマトリクス基板及び対向基板の間に液晶を有する液晶層と、を含む構造である。上記構造にすることにより、同一工程により同一基板上に表示回路及び光検出回路を作製することができるため、製造コストを低減することができる。
(実施の形態8)
本実施の形態では、上記実施の形態における入出力装置を備えた電子機器について説明する。
本実施の形態における電子機器の構成例について、図17(A)乃至図17(F)を用いて説明する。図17(A)乃至図17(F)は、本実施の形態における電子機器の構成例を示す図である。
図17(A)に示す電子機器は、携帯型情報通信端末である。図17(A)に示す携帯型情報通信端末は、少なくとも入出力部1001を具備する。また、図17(A)に示す携帯型情報通信端末は、例えば入出力部1001に操作部1002を設けることができる。例えば、上記実施の形態の入出力装置を入出力部1001に用いることにより、例えば指又はペンにより携帯型情報通信端末の操作又は携帯型情報通信端末への情報の入力を行うことができる。
図17(B)に示す電子機器は、例えばカーナビゲーションを含む情報案内端末である。図17(B)に示す情報案内端末は、入出力部1101、操作ボタン1102、及び外部入力端子1103を具備する。例えば、上記実施の形態の入出力装置を入出力部1101に用いることにより、例えば指又はペンにより情報案内端末の操作又は情報案内端末への情報の入力を行うことができる。
図17(C)に示す電子機器は、ノート型パーソナルコンピュータである。図17(C)に示すノート型パーソナルコンピュータは、筐体1201と、入出力部1202と、スピーカ1203と、LEDランプ1204と、ポインティングデバイス1205と、接続端子1206と、キーボード1207と、を具備する。例えば、上記実施の形態の入出力装置を、入出力部1202に用いることにより、例えば指又はペンによりノート型パーソナルコンピュータの操作又はノート型パーソナルコンピュータへの情報の入力を行うことができる。また、上記実施の形態の入出力装置をポインティングデバイス1205に用いてもよい。
図17(D)に示す電子機器は、携帯型遊技機である。図17(D)に示す携帯型遊技機は、入出力部1301と、入出力部1302と、スピーカ1303と、接続端子1304と、LEDランプ1305と、マイクロフォン1306と、記録媒体読込部1307と、操作ボタン1308と、センサ1309と、を有する。例えば、上記実施の形態の入出力装置を、入出力部1301及び入出力部1302、又は入出力部1301若しくは入出力部1302に用いることにより、例えば指又はペンにより携帯型遊技機の操作又は携帯型遊技機への情報の入力を行うことができる。
図17(E)に示す電子機器は、電子書籍である。図17(E)に示す電子書籍は、少なくとも筐体1401と、筐体1403と、入出力部1405と、入出力部1407と、軸部1411と、を有する。
筐体1401及び筐体1403は、軸部1411により接続され、図17(E)に示す電子書籍は、該軸部1411を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことができる。また、入出力部1405は、筐体1401に組み込まれ、入出力部1407は、筐体1403に組み込まれる。また、入出力部1405及び入出力部1407の構成を互いに異なる画像を表示する構成としてもよく、例えば両方の入出力部で一続きの画像を表示する構成としてもよい。入出力部1405及び入出力部1407を異なる画像を表示する構成にすることにより、例えば右側の入出力部(図17(E)では入出力部1405)に文章画像を表示し、左側の入出力部(図17(E)では入出力部1407)に画像を表示することができる。
また、図17(E)に示す電子書籍は、筐体1401又は筐体1403に操作部などを備えてもよい。例えば、図17(E)に示す電子書籍の構成を電源ボタン1421と、操作キー1423と、スピーカ1425と、を有する構成にすることもできる。図17(E)に示す電子書籍は、操作キー1423を用いることにより、複数の頁がある画像の頁を送ることができる。また、図17(E)に示す電子書籍の入出力部1405及び入出力部1407、又は入出力部1405又は入出力部1407にキーボードやポインティングデバイスなどを設けた構成としてもよい。また、図17(E)に示す電子書籍の筐体1401及び筐体1403の裏面や側面に、外部接続用端子(イヤホン端子、USB端子、又はACアダプタ又はUSBケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを設けてもよい。さらに、図17(E)に示す電子書籍に電子辞書としての機能を持たせてもよい。
例えば、上記実施の形態の入出力装置を入出力部1405及び入出力部1407、又は入出力部1405若しくは入出力部1407に用いることにより、例えば指又はペンにより電子書籍の操作又は電子書籍への情報の入力を行うことができる。
図17(F)に示す電子機器は、ディスプレイである。図17(F)に示すディスプレイは、筐体1501と、入出力部1502と、スピーカ1503と、LEDランプ1504と、操作ボタン1505と、接続端子1506と、センサ1507と、マイクロフォン1508と、支持台1509と、を有する。例えば、上記実施の形態の入出力装置を入出力部1502に用いることにより、例えば指又はペンによりディスプレイの操作又はディスプレイへの情報の入力を行うことができる。
図17を用いて説明したように、本実施の形態における電子機器は、上記実施の形態の入出力装置を用いた入出力部を具備する構成である。上記構成にすることにより、電子機器の置かれる環境下の光の影響を抑制することができ、入出力部の光の検出精度を向上させることができる。