JP5283965B2 - 光電変換装置及びそれを用いた撮像システム - Google Patents

Description

本件は光電変換装置に関し、特に光電変換素子からの信号電荷の転送構造に関する。

従来、光電変換素子の電荷を転送ＭＯＳトランジスタによりフローティングディフュージョン領域へ転送し、電圧に変換して読み出す光電変換装置が知られている。

このような光電変換装置に関して、特許文献１には低電圧で信号電荷の読み出しを行い、かつ信号電荷の取り残しをなくする構成の開示がある。具体的には、フォトダイオード領域の一端と略隣接する第１のゲート電極と、第１のゲート電極に隣接した第２のゲート電極と、第２のゲート電極の一端に略隣接したドレイン領域とを有する光電変換装置である。
特開２００４−０６３４９８号公報

しかし、特許文献１に記載の構成においては、第１のゲート電極の下部の深くまでフォトダイオードが形成されているため、画素を微細化していた場合に、フォトダイオードとドレイン領域とが近接し、バルクパンチスルーによって導通してしまう可能性がある。

本発明は、光電変換素子とドレイン領域との導通の制御が容易で、光電変換素子からの電荷の転送効率が向上した光電変換装置を提供することを目的とする。

本発明の光電変換装置は、主表面を有する半導体基板と、光電変換素子の一部を構成する第１導電型の第１の半導体領域と、前記第１の半導体領域に積層され、前記光電変換素子の一部を構成する、前記第１導電型と反対導電型の第２導電型の第２の半導体領域と、
前記光電変換素子の信号電荷が転送される第１導電型の第３の半導体領域と、前記第１の半導体領域の不純物濃度よりも高い不純物濃度を有し、前記第１の半導体領域及び前記第２の半導体領域と前記第３の半導体領域との間であって前記第１の半導体領域よりも前記主表面側に配され、前記第１の半導体領域と電気的に接続された第１導電型の第４の半導体領域と、前記第４の半導体領域の上部に絶縁膜を介して配された、第１のゲート電極と、前記第３の半導体領域と前記第４の半導体領域との間であって前記主表面の上部に絶縁膜を介して配された第２のゲート電極と、を有することを特徴とする。

本発明の光電変換装置によって、光電変換素子とドレイン領域との導通の制御が容易で、信号電荷の転送効率を向上させることが可能となる。

本発明の光電変換装置は、第１導電型の第１の半導体領域と、第２導電型の第２の半導体領域とを含む光電変換素子と、第２の半導体領域と電気的に接続された第２導電型の第４の半導体領域を有する。この第４の半導体領域は、第２の半導体領域の不純物濃度よりも高い不純物濃度を有し、第２の半導体領域よりも前記主表面側に配されている。そして、第４の半導体領域を覆う第１のゲート電極と、第４の半導体領域と第３の半導体領域との導通を制御するための第２のゲート電極とを有する。このような構成によって、光電変換素子とドレイン領域との分離を容易にしつつ、信号電荷の転送効率が向上させることが可能となる。

また、少なくとも光電変換素子に信号電荷が蓄積されている期間中は、第１のゲート電極の下部には信号電荷と逆極性を有する電荷が蓄積している。このような構成によって、半導体基板の界面の欠陥による暗電流の混入を低減することが可能となる。

なお、半導体領域の外縁は次のように判断することが可能である。例えば、周囲の半導体領域が自身の導電型と反対導電型の場合には、それぞれのｎｅｔ不純物濃度が略ゼロとなる点を外縁とする。この外縁は走査型容量顕微鏡（ＳＣＭ）等にて測定することによって確認することが可能である。ｎｅｔ不純物濃度とは、Ｎ型不純物とＰ型不純物の濃度の差である。ここで、半導体領域の深さはその不純物濃度のピーク値の深さを持って考える物とする。また、受光面を含む半導体基板の主表面から半導体基板に向かった方向を下方向あるいは深い方向とする。

以下、図面を用いて実施形態について説明を行う。各実施形態の構成は適宜組み合わせ可能である。なお、実施形態では信号電荷を電子とし、ＭＯＳトランジスタはＮ型としているが、もちろん、信号電荷を正孔とし、導電型を反対にしてもよい。

（第１の実施形態）
まず、本発明が適用されうる画素について、図１を用いて説明する。図１は素子をブロックとして示した平面模式図である。１００は画素であり、１０１は光電変換素子、１０２は電荷保持部、１０３は浮遊拡散部、１０４は電荷転送部である。その他の素子については、簡単に１０５としてまとめて示す。その他の素子とは、例えば増幅用のＭＯＳトランジスタやリセット用のＭＯＳトランジスタなどであり、詳細な構成は任意である。また、素子分離領域については無視している。画素とは少なくとも光電変換素子を１つ含む最小の繰り返し単位であり、この画素１００が１次元もしくは２次元状に配列して撮像領域を構成する。図１では３つの画素１００の配列を示している。このような画素１００のＡＢ線の断面図を図２に示す。

図２は図１のＡＢ線の断面模式図である。２０１はウエル、２０２は第１導電型の第１の半導体領域、２０３は第２導電型の第２の半導体領域、２０４は第１のゲート電極、２０５は第１導電型の第４の半導体領域である。２０６は第２のゲート電極、２０７は第１導電型の第３の半導体領域、２０８はコンタクトを構成する導電体、２０９は素子を覆う絶縁膜である。２１０はゲート絶縁膜、２１１はＳＴＩなどの素子分離領域である。２００は光電変換素子が配される半導体基板であり、２１２は光電変換素子１０１の受光面を含む半導体基板の主表面である。点線は主表面２１２を含む面の位置を示している。ここで、主表面２１２から半導体基板２００に向かってを下方向あるいは深い方向とする。２０１は第１導電型でも第２導電型であってもよく、半導体基板２００であってもよい。

第１の半導体領域２０２と第２の半導体領域２０３は、積層しており、ＰＮ接合界面を有し光電変換素子１０１の一部を構成する。第３の半導体領域２０７は、浮遊拡散部として機能し、第１の半導体領域２０２の信号電荷が第４の半導体領域２０５から第２のゲート電極２０６によって転送される。ここで、第４の半導体領域２０５は、第１の半導体領域２０２よりも不純物濃度が高く、また第１の半導体領域２０２よりも主表面２１２側に配置され、第１の半導体領域２０２と電気的に接続している。第４の半導体領域２０５と第１の半導体領域２０２とは一体、または半導体領域が連続して配されているとも言える。その上部を第１のゲート電極２０４が覆っている。このような構成によって、第４の半導体領域２０５の深さ方向の厚みを薄くすることが可能になり、ゲートでコントロールできない深さにおける空乏層の近接を防ぐことができる。つまり、画素微細化によって第４の半導体領域２０５と第３の半導体領域２０７とのの間隔が狭くなった場合においても、お互いの分離を可能とし、導通の制御が容易となる。また、第１の半導体領域２０２の信号電荷を効率よく第３の半導体領域２０７へと転送することが可能となる。更には、不純物濃度の高い第４の半導体領域を第２の半導体領域よりも主表面２１２近くに配置することで、比較的低い空乏化電圧で、ｎ＋領域に数多くの電荷を貯めることができるため、飽和電荷数の向上が期待できる。

次に、このような光電変換装置の駆動を、図３の動作タイミング図を用いて説明する。φ２０４は第１のゲート電極２０４を制御する制御信号であり、第１のゲート電極２０４に供給される電圧を示す。φ２０６は第２のゲート電極２０６を制御する制御信号であり、第２のゲート電極２０６に供給される電圧を示す。本実施形態では、制御信号φ２０４と制御信号φ２０７が取りうるローレベルを−１Ｖ、ハイレベルを５Ｖとする。電圧（２０７）は、第３の半導体領域２０７の電圧変化を模式的に示したものである。状態（２０７）は第３の半導体領域にて行われる動作を示しており、状態（１０１）とは光電変換素子１０１の状態を示しており、ここでは蓄積の期間を示すものである。ｔ１からｔ９はタイミングを示している。以下、駆動について説明する。

ｔ１では、光電変換素子１０１では信号電荷の蓄積動作がなされている。第３の半導体領域２０７は所望の電圧（リセット電圧）が供給され５Ｖとなっている。第３の半導体領域２０７に所望の電圧を供給することをリセット動作とし、所望の電圧を５Ｖとする。次にｔ２において、リセット後の第３の半導体領域２０７の電位を読み出す。このリセット後の第３の半導体領域２０７からの信号は、リセット時のノイズ成分を含むノイズ信号として用いることができる。信号電荷に基づく信号にはノイズ信号が重畳している。そこで、信号電荷に基づく信号とノイズ信号との差をとることで、ノイズ成分を除去することが可能となる。制御信号φ２０４と制御信号φ２０６はｔ１からローレベルとなっている。蓄積動作時に制御信号φ２０４がローレベルであることによって、第１のゲート電極２０４の下部に信号電荷と反対極性の電荷（正孔）が蓄積され、第４の半導体領域２０５における主表面、即ち半導体基板からの暗電流を低減することが可能となる。本実施形態においては、制御信号φ２０４は常にローレベルに設定されており、常に暗電流を低減することが可能である。また、制御信号φ２０６がローレベルであることによって、第４の半導体領域２０５と第３の半導体領域２０７とを十分に分離し、かつ第二のゲート電極下の半導体基板の表面から生成される暗電流も抑制している。

次にｔ３からｔ４において、制御信号φ２０６がハイレベルとなり、第４の半導体領域２０５と第３の半導体領域２０７とが電気的に接続し、光電変換素子１０１にて生じた信号電荷が第３の半導体領域２０７へ転送される。そして制御信号φ２０６がローレベルに戻ることで光電変換素子１０１から第３の半導体領域２０７への信号電荷の転送が止まる。つまり光電変換素子１０１はｔ４にて１つの蓄積期間を終え、次の蓄積期間に入る。

この制御信号φ２０６がハイレベルである間、第３の半導体領域２０７の電圧は光電変換素子１０１から転送された信号電荷の電圧ΔＶｓｉｇだけ電圧が下がる。そして、ｔ４からｔ５までの間において、この電圧ΔＶｓｉｇに基づく信号が画像信号として出力される。具体的には、第３の半導体領域２０７が増幅用ＭＯＳトランジスタのゲート電極に接続されている場合、電圧ΔＶｓｉｇを含む第３の半導体領域２０７の電位に基づく信号が増幅用ＭＯＳトランジスタのソース電位として出力される。そして、ｔ５にて第３の半導体領域２０７がリセットされ、ｔ１の状態に戻る。ｔ６以降も同様の駆動となる。

次に、このような駆動における半導体領域のポテンシャル状態を、図４を用いて説明する。図４（ａ）から図４（ｄ）は、あるタイミングにおける各半導体領域の信号電荷に対するポテンシャルを模式的に示したものである。２０２は第１の半導体領域２０２、２０４は第１のゲート電極２０４の下部の第４の半導体領域２０５、２０６は第２のゲート電極２０６の下部のウエル、２０７は第３の半導体領域２０７に対応するポテンシャルであることを示す。図４（ａ）は初期状態であり、光電変換素子１０１にて信号電荷が生じていない状態である。図４（ｂ）は図３のｔ１からｔ３に相当する状態を示し、図４（ｃ）は図３のｔ３からｔ４の間の状態を示し、図４（ｄ）は図３のｔ４からｔ５の状態を示す。ハッチングにて信号電荷を示す。Ｌ４１からＬ４８は各状態における各半導体領域のポテンシャルを示している。

図４（ａ）において、第４の半導体領域２０５は、第１の半導体領域２０２よりも不純物濃度が高いため、第１の半導体領域２０２のポテンシャルＬ４２よりも低いポテンシャルＬ４３を有する。ここで、第２のゲート電極下のポテンシャルはＬ４１となっているが、より高いポテンシャルを有していてもよい。図４（ｂ）において、光電変換素子１０１にて生じた信号電荷が蓄積される。第４の半導体領域２０５は第１の半導体領域よりも不純物濃度が高いため、同じ不純物濃度であった場合よりもＬ４２にて保持する信号電荷とＬ４３にて保持する信号電荷との差分だけ多く保持することが可能となる。図４（ｃ）において第２のゲート電極２０６にハイレベルの電圧が供給され、第２のゲート電極２０６の下のウエルのポテンシャルはＬ４７まで下がる。ここで、第１の半導体領域２０２から第３の半導体領域２０７までの間に階段状のポテンシャルが形成され、信号電荷はスムーズに第３の半導体領域２０７へ転送される。図４（ｄ）において第２のゲート電極２０６にローレベルの電圧が供給されるため、第２のゲート電極２０６の下部のウエルのポテンシャルがＬ４１となり、信号電荷の転送が終了する。そして、光電変換素子１０１での信号電荷の蓄積が再度始まる。この図４（ｃ）から図４（ｄ）の間で、第４の半導体領域２０５のポテンシャルが第２のゲート電極２０６の下部のウエルのポテンシャルよりも高くなっている。このようなポテンシャル関係によって、第４の半導体領域２０５に信号電荷が残ることを低減することが可能となる。

以上、本実施形態のような構成によって、光電変換素子を構成する第２の半導体領域と第３の半導体領域とが望まない期間に導通してしまうことを抑制しつつ、転送効率を向上することが可能となる。第４の半導体領域が主表面に近く、即ち浅く形成できるので、信号電荷の転送時に第２のゲート電極下にできる電荷の通り道と容易に接続される。つまり転送効率が高いため、本構成を適用していない構成に比べて低い電圧で駆動することが可能となる。

また、第１のゲート電極２０４を第１のゲート電極２０４の下部の第４の半導体領域に正孔が蓄積されるような電位に設定していることで、主表面からの暗電流を低減することが可能となる。

また、本実施形態においては、第１のゲート電極を常に一定の電位に設定しており、第１のゲート電極は全画素において共通の駆動を行うことが可能である。従って、全画素のゲート電極を同一の制御線に接続させることが可能であり、制御線の数や制御回路が削減可能である。また、第１のゲート電極を複数の画素に渡って連続して設けることも可能となる。このような構成よって、画素の微細化を行うことが可能となる。

（第２の実施形態）
本実施形態は、第１の実施形態とは制御信号φ２０４が異なる。また、第１の実施形態の構成において、第１の半導体領域と第４の半導体領域とのポテンシャル関係が異なる。図５は動作タイミング図を、図６は図５の駆動を行った場合の各半導体領域の信号電荷に対するポテンシャルを模式的に示したものである。図５は図３に、図６は図４に対応し、同様の機能の場合には同一の符号を付し、説明を省略する。

まず、図５において、制御信号φ２０４は常にローレベルではなくｔ３（及びｔ７）においてハイレベルになる。光電変換素子１０１から信号電荷を転送する際に制御信号φ２０４がハイレベルになることで、電荷転送時に障壁となるようなポテンシャルの形成を抑制し、転送効率を向上させることが可能となる。その他の図３と同様な駆動については説明を省略する。

次に、図６を用いてこの転送動作について詳細に説明を行う。図４と同様な状態については説明を省略する。図６（ａ）は初期状態であり、光電変換素子１０１にて信号電荷が生じていない状態である。図６（ｂ）は図５のｔ１からｔ３に相当する状態を示し、図６（ｃ）は図５のｔ３からｔ１１の間の状態を示し、図６（ｄ）は図５のｔ４からｔ５の状態を示す。ハッチングにて信号電荷を示す。Ｌ６１からＬ６９は各状態における各半導体領域のポテンシャルを示している。

図６（ａ）において、第４の半導体領域２０５のポテンシャルはＬ６２となり、第１の半導体領域２０２のポテンシャルＬ６３よりも高い。第１のゲート電極２０４の電圧と、第４の半導体領域２０５の不純物濃度とその深さによって、このようなポテンシャル関係になる場合がある。もちろん、第１の実施形態のようなポテンシャル関係であっても良い。図６（ｂ）において、信号電荷が蓄積される。本実施形態のポテンシャル関係の場合には、第１の実施形態よりも保持できる信号電荷の量が減少する。図６（ｃ）において、制御信号φ２０６がハイレベルであるため、第２のゲート電極２０６の下部のウエルのポテンシャルはＬ６１からＬ６８へと変化する。制御信号φ２０４もハイレベルとなり、第４の半導体領域２０５のポテンシャルがＬ６２からＬ６３よりも低いＬ６６となる。このような動作によって、第１の半導体領域２０２から第３の半導体領域２０７までが階段状のポテンシャルとなり、効率よく信号電荷を転送することが可能となる。図６（ｄ）にて制御信号φ２０６がローレベルとなり、信号電荷の転送が終了する。

ここで、図６（ｃ）から図６（ｄ）の間の動作、つまり図５のｔ３からｔ４の間のｔ１１について説明する。図５のｔ３において制御信号φ２０４と制御信号φ２０６とは共にハイレベルである。そして、図５のｔ１１において制御信号φ２０４がローレベルとなり、その後、制御信号φ２０６がローレベルとなる。つまり、第４の半導体領域２０５のポテンシャルをＬ６６からポテンシャルＬ６２に戻した後に第２のゲート電極２０６の下部のウエルのポテンシャルをＬ６８からＬ６１にする。このような動作によって、信号電荷が第４の半導体領域２０５に残ることなく、第３の半導体領域２０７へ転送することが可能となる。なお、制御信号φ２０４よりも先に制御信号φ２０６をローレベルにすると、第４の半導体領域２０５のポテンシャルＬ６６と第３の半導体領域２０７との間に障壁となるポテンシャルＬ６１ができてしまう場合がある。このような場合は、信号電荷が第４の半導体領域に残り易くなってしまうため、望ましくない。

以上、信号電荷転送時に制御信号φ２０４をハイレベルとすることで、第１の実施形態に比べてより転送効率を向上させることが可能となる。もちろん、図４（ａ）のような第１の半導体領域２０２と第４の半導体領域２０５のポテンシャル関係を有する構成に対しても、本実施形態の駆動方法を適用することは可能である。

（第３の実施形態）
本実施形態は、制御信号φ２０４と制御信号φ２０６とのローレベルが異なる点が、第２の実施形態と異なる。本実施形態では、制御信号φ２０４のローレベルを−３Ｖとし、制御信号φ２０６のローレベルを−１Ｖとした。つまり、第１のゲート電極に供給される電圧のローレベルより第２のゲート電極に供給される電圧のローレベルが高い。このような電圧関係にすることで、第２のゲート電極２０６と第３の半導体領域２０７との間の耐圧を向上させることが可能となる。それは、次のような理由による。第３の半導体領域２０７にはリセット時に高い電位に設定される。この時、第１のゲート電極２０４と第２のゲート電極２０６にローレベルの電圧が供給されると、隣接する第２のゲート電極２０６と第３の半導体領域２０７との電界が大きくなる場合がある。そこで、第１のゲート電極２０４よりも第２のゲート電極２０６のローレベルの電圧を高くすることで、隣接する第２のゲート電極２０６と第３の半導体領域２０７との電圧を小さくすることができる。よって、絶縁耐圧を保ちつつ暗電流の混入を低減することが可能となる。

次に、図７の動作タイミング図を用いて詳細に説明をする。光電変換素子での蓄積期間において、制御信号φ２０４と制御信号φ２０６とはローレベルとなっている。この時の制御信号φ２０４の値は制御信号φ２０７の値よりも低い電圧（負側に大きい）である。言い換えると、第２のゲート電極に供給されるローレベルの制御信号の値は、第１のゲート電極に供給されるローレベルの制御信号の値と第２のゲート電極に供給されるハイレベルの制御信号の値との間を取る。このような電圧を供給することにより、暗電流の混入を低減し、第２のゲート電極の耐圧を維持することが可能となる。もちろん、図４（ａ）のような第１の半導体領域２０２と第４の半導体領域２０５のポテンシャル関係を有する構成に対しても、本実施形態の駆動方法を適用することは可能である。

（第４の実施形態）
本実施形態では、第１の実施形態とは画素の構成が異なる。図８は素子をブロックとして示した平面模式図である。８０１、８０４、８１３、８１６は光電変換素子、８０２、８０５、８１２、８１５は電荷保持部、８０３、８０６、８１２、８１５は電荷転送部、８０７は浮遊拡散部である。その他の素子は８０８としてまとめて示す。その他の素子とは、例えば増幅用のＭＯＳトランジスタやリセット用のＭＯＳトランジスタなどであり、詳細な構成は任意である。８００は画素ユニットであり、４つの光電変換素子８０１、８０４、８１３、８１６を含み、読み出し回路８０８を４つの光電変換素子で共有化している。つまり、画素ユニット８００は４つの画素を含むと言える。各画素は、光電変換素子と電荷保持部と電荷転送部とを有する。例えば、第１の画素は光電変換素子８０１と電荷保持部８０２と電荷転送部８０３とを有する。第２の画素は光電変換素子８０４と電荷保持部８０５と電荷転送部８０６とを有する。第３の画素は光電変換素子８１３と電荷保持部８１２と電荷転送部８１１とを有する。第４の画素は光電変換素子８１６と電荷保持部８１５と電荷転送部８１４とを有する。画素ユニット８００は光電変換素子８０１と８０４との組と光電変換素子８１３、８１６との組に分けることが可能である。そして、電荷転送部８０６、８１１及び電荷保持部８０５、８１２はそれぞれ２つの光電変換素子に共有化されている。このような画素ユニット８００のＡＢ線の断面図、すなわち１つの組の断面図を図９に示す。

図９は図８のＡＢ線の断面模式図である。９０１はウエル、９０２は第１導電型の第１の半導体領域、９０３は第２導電型の第２の半導体領域、９０４は第１のゲート電極、９０５は第１導電型の第４の半導体領域、９０６は第２のゲート電極、９１０は第３の半導体領域である。更に、９０７は第３のゲート電極、９０８は第１導電型の第５の半導体領域、９０９は第４のゲート電極である。９１１はコンタクトを構成する導電体、９１２は素子を覆う絶縁膜である。２１３はゲート絶縁膜、２１４はＳＴＩなどの素子分離領域である。ここでは図示されていないが、光電変換素子８０４の第１導電型の半導体領域も第１の半導体領域９０２と同様である。９００は光電変換素子が配される半導体基板であり、９１５は光電変換素子８０１の受光面を含む半導体基板の主表面である。点線は主表面９１５を含む面の位置を示している。この主表面９１５から半導体基板９００に向かってを下方向あるいは深い方向とする。

第１の半導体領域９０２と第２の半導体領域９０３は、ＰＮ接合界面を有し光電変換素子１０１の一部を構成する。第３の半導体領域９１０は浮遊拡散部として機能する。第４の半導体領域９０５と第３の半導体領域９１０との間に第５の半導体領域９０８が配されている。そして、第１の半導体領域９０２の信号電荷は第４の半導体領域９０５から第２のゲート電極９０６によって第５の半導体領域９０８に転送され、更に第４のゲート電極９０９によって第３の半導体領域９１０へ転送される。ここで、第４の半導体領域９０５と第５の半導体領域９０８とは第１の半導体領域９０２よりも不純物濃度が高く、また第１の半導体領域９０２よりも主表面２１２側に配置される。第４の半導体領域９０５及び第５の半導体領域９０８と、光電変換素子８０４の第１導電型の半導体領域との配置関係も同様である。そして、第１の半導体領域９０２と第４の半導体領域９０５とは電気的に接続し、第５の半導体領域９０８と光電変換素子８０４の第１導電型の半導体領域とは電気的に接続している。言い換えると、一体となっている、または連続して配されている。第４の半導体領域９０５の上部を第１のゲート電極９０４が、第５の半導体領域の上部を第３のゲート電極９０７が覆っている。このような構成によって、第１の実施形態の構成に比べて１つの光電変換素子あたりの素子の数を削減することが可能となる。また、不純物濃度の高い第４の半導体領域９０５と第５の半導体領域９０８とを第２の半導体領域９０２よりも主表面９１５近くに配置している。このような構成によって、第５の半導体領域９０８と第３の半導体領域９１０との間の導通及び非導通の制御を容易にしつつ、信号電荷を効率よく転送することが可能となる。また、比較的低い空乏化電圧で、ｎ＋領域に数多くの信号電荷を貯めることができるため、飽和電荷数の向上が期待できる。また、浮遊拡散部と同一ノードの部分の総面積は実施形態１の場合と同等にすることが可能となる。例えば、増幅用のＭＯＳトランジスタの入力部となる場合には、信号電荷１つあたりの電圧感度も従来通りに保つことができる。

次に、このような光電変換装置の駆動の一例を、図１０の動作タイミング図を用いて説明する。φ９０４は第１のゲート電極９０４を制御する制御信号であり、第１のゲート電極９０４に供給される電圧を示す。φ９０６は第２のゲート電極９０６を制御する制御信号であり、第２のゲート電極９０６に供給される電圧を示す。φ９０７は第３のゲート電極９０７を制御する制御信号であり、第３のゲート電極９０７に供給される電圧を示す。φ９０９は第４のゲート電極９０９を制御する制御信号であり、第４のゲート電極９０９に供給される電圧を示す。本実施形態では、制御信号φ９０４と制御信号φ９０７のローレベルを−３Ｖ、ハイレベルを５Ｖとし、制御信号φ９０６と制御信号φ９０９のローレベルを−１Ｖ、ハイレベルを５Ｖとする。電圧（９１０）は、第３の半導体領域９１０の電圧の変化を模式的に示したものである。状態（９１０）は第３の半導体領域にて行われる動作を示しており、状態（シャッター）とは撮像システムのメカニカルシャッターの状態を示しており、露光や遮光を示すものである。ｔ１からｔ１４はタイミングを示している。以下、駆動を説明する。第１の実施形態と同様の動作については、説明を省略する。

まずｔ１では、光電変換素子８０１及び光電変換素子８０４にて信号電荷の蓄積がなされた状態である。第３の半導体領域９１０は所望の電圧（リセット電圧）が供給され５Ｖとなっている。次にｔ２において、メカニカルシャッターが閉じて遮光される。ｔ３において、リセット後の第３の半導体領域９１０の電位を読み出す。この読み出された信号は、光電変換素子８０４からの信号におけるノイズ信号として用いることが可能である。ここで、ｔ１からｔ３の期間中は、制御信号φ９０４、制御信号φ９０６、制御信号φ９０７、制御信号φ９０７はローレベルである。制御信号φ９０４がローレベルであることによって、第１のゲート電極９０４の下部に信号電荷と反対極性の電荷（正孔）が蓄積され、第４の半導体領域９０５における主表面からの暗電流を低減することが可能となる。また、制御信号φ９０７とがローレベルであることによって、第３のゲート電極９０７の下部に信号電荷と反対極性の電荷（正孔）が蓄積され、第５の半導体領域９０８における主表面からの暗電流を低減することが可能となる。本実施形態においては、制御信号φ９０４は常にローレベルに設定されており、常に暗電流を低減することが可能である。また、制御信号φ９０６と制御信号φ９０９とをローレベルにすることによって、第４の半導体領域９０５と第５の半導体領域９０８と、第５の半導体領域９０８と第３の半導体領域９１０とを十分に分離している。ｔ４において、制御信号φ９０７と制御信号φ９０９とがハイレベルとなる。ここで、光電変換素子８０４からの信号電荷が第３の半導体領域９１０へと転送され、第３の半導体領域９１０の電圧が電圧ΔＶｓｉｇだけ変化する。ｔ６にて、光電変換素子８０４の信号電荷の転送が終了し、第３の半導体領域９１０から光電変換素子８０４の信号電荷ΔＶｓｉｇを含む信号が読み出される。ｔ５及びｔ６において、制御信号φ９０７と制御信号φ９０９とがこの順にローレベルとなることで、信号電荷の転送残りを低減することができる。

次に、ｔ７にて第３の半導体領域９１０がリセットされ、第３の半導体領域９１０の電圧が５Ｖとなる。そして、光電変換素子８０１の信号電荷の読み出しが始まる。ｔ８にて、制御信号φ９０６がハイレベルとなり第１の半導体領域９０２と第４の半導体領域９０５から信号電荷が第５の半導体領域９０８へと転送される。ｔ１からｔ７までの期間、制御信号φ９０４は暗電流を低減するようなローレベルであるため、信号電荷への暗電流の影響は小さい。また、第４の半導体領域９０５を有することで、転送効率が向上し、制御信号φ９０６のハイレベルとして供給する電圧を低くすることが可能となる。ｔ９において、リセット後の第３の半導体領域９１０の電位を読み出す。この読み出された信号は、光電変換素子８０１からの信号におけるノイズ信号として用いることが可能である。また、制御信号φ９０７がハイレベルとなり、信号電荷が第５の半導体領域９０８へと転送されて保持される。光電変換素子８０４と電荷保持部８０５との間にはポテンシャル障壁が存在しないため、信号電荷の保持の際に光電変換素子８０４も併せて電荷保持に用いることができる。信号電荷が多い場合においても、十分に信号電荷を保持することが可能である。ｔ１０において、制御信号φ９０９がハイレベルとなり、第５の半導体領域９０８から第３の半導体領域９１０へと信号電荷が転送される。ここで、制御信号φ９０６、制御信号φ９０７、制御信号φ９０９がハイレベル状態であることで、第２の半導体領域から第３の半導体領域までが導通し、階段状のポテンシャル関係となるため、信号電荷を効率よく転送することが可能となる。ｔ１１からｔ１３において、制御信号φ９０６、制御信号φ９０７、制御信号φ９０９が順次ローレベルとなることで、信号電荷の転送残りを低減し、第３の半導体領域９１０への転送効率を向上することが可能となる。もちろん、制御信号φ９０６、制御信号φ９０７、制御信号φ９０９が同時にローレベルになってもよい。ここで、第３の半導体領域９１０の電圧は、第３の半導体領域９１０への信号電荷の転送が始まるｔ１０からｔ１３までの間に、電圧ΔＶｓｉｇ２だけ変化する。ｔ１３にて、第３の半導体領域９１０の電位に基づく信号が出力され、電圧ΔＶｓｉｇ２を含む信号が読み出される。ｔ１４にて、第３の半導体領域９１０がリセットされ、露光前の状態に戻り、メカニカルシャッターが開くことで（露光）ｔ１の状態となる。ここで、ｔ１０において制御信号φ９０７と制御信号φ９０９とが同時にハイレベルになっても転送可能である。また、ノイズ信号の読み出し期間に重複しなければ、ｔ８以降の制御信号φ９０６、制御信号φ９０７、制御信号φ９０９とが同時にハイレベルになってもよい。

次に、このような駆動における半導体領域のポテンシャル状態を、図１１を用いて説明する。図１１（ａ）から図１１（ｆ）は、あるタイミングにおける各半導体領域の信号電荷に対するポテンシャルを模式的に示したものである。９０２は第１の半導体領域９０２、９０４は第１のゲート電極９０４の下部の第４の半導体領域９０５、９０６は第２のゲート電極９０６の下部のウエルに対応したポテンシャルであることを示す。９０７で第３のゲート電極９０７の下部の第５の半導体領域９０８、９０９で第４のゲート電極９０９の下部のウエル、９１０で第３の半導体領域９１０に対応するポテンシャルであることを示す。図１１（ａ）は初期状態であり、光電変換素子８０１及び光電変換素子８０４にて信号電荷が生じていない状態である。図１１（ｂ）は図１０のｔ１からｔ３に相当する状態を示し、図１１（ｃ）は図１０のｔ６の状態を示し、図１１（ｄ）は図１０のｔ９の状態を示す。図１１（ｅ）は図１０のｔ１２の状態を示し、図１１（ｆ）はｔ１３の状態を示す。ハッチングにて信号電荷を示す。Ｌ１０１からＬ１１２は各状態における各半導体領域のポテンシャルを示している。

図１１（ａ）において、第４の半導体領域９０５と第５の半導体領域９０８は、第１の半導体領域９０２よりも不純物濃度が高いため、第１の半導体領域９０２のポテンシャルＬ１０２よりも低いポテンシャルＬ１０３を有する。ここで、第２のゲート電極９０６と第４のゲート電極９０７の下のポテンシャルはＬ１０１となっているが、より高いポテンシャルを有していてもよい。ここで、各ゲート電極にはローレベルの電圧が供給されている。図１１（ｂ）において、光電変換素子８０１にて生じた信号電荷が第２の半導体領域９０２と第４の半導体領域９０５とに蓄積される。同時に、光電変換素子８０４にて生じた信号電荷が第５の半導体領域９０８と光電変換素子８０４を構成する第１導電型の半導体領域（不図示）に蓄積される。ここで簡単のため、光電変換素子８０１と光電変換素子８０４とで信号電荷は同じ量Ｌ１０５であるとする。この後、光電変換素子８０４からの信号電荷の読み出し動作がなされる。図１１（ｂ）と図１１（ｃ）の間で、第４のゲート電極９０９にハイレベルの電圧が供給され、第４のゲート電極９０９の下のウエルのポテンシャルが下がり、第５の半導体領域９０８から第３の半導体領域９１０へと信号電荷が転送される。図１１（ｃ）では、第４のゲート電極９０９にローレベルの電圧が供給された状態を示している。第５の半導体領域９０８に保持されていた光電変換素子８０４の信号電荷が第４の半導体領域に保持される。ここで、第５の半導体領域９０８に保持されていた信号電荷は完全に第３の半導体領域９１０へ転送することも可能である。以降、光電変換素子８０１の信号電荷を読み出す動作が始まる。

図１１（ｄ）では、第２のゲート電極９０６と第３のゲート電極９０７にハイレベルの電圧が供給されている。そして、第２のゲート電極９０６の下部のウエルのポテンシャルはＬ１０１からＬ１０７に、第５の半導体領域９０８のポテンシャルはＬ１０３からＬ１０９に変わっている。この時、第４の半導体領域９０５から第５の半導体領域９０８までのポテンシャルが階段状となっており、第２の半導体領域９０２及び第４の半導体領域９０５に保持されていた光電変換素子８０１の信号電荷が第５の半導体領域９０５へ効率よく転送される。図１１（ｅ）にて、第４のゲート電極９０９にハイレベルの電圧が供給され、第４のゲート電極９０９の下部のウエルのポテンシャルがＬ１０１からＬ１１１へと下がる。ここで、第５の半導体領域９０８から第３の半導体領域９１０へ階段状のポテンシャルが形成されるため、第５の半導体領域９０８から第３の半導体領域９１０へと信号電荷が効率よく転送される。図１１（ｆ）において第４のゲート電極９０９にローレベルの電圧が供給され、第４のゲート電極９０９の下部のウエルのポテンシャルがＬ１０１となり、信号電荷の転送が終了する。

以上、本実施形態の構成によって、第１の実施形態の構成に比べて素子の数を削減することが可能となる。更には、不純物濃度の高い第４の半導体領域９０５を第２の半導体領域９０２よりも主表面９１５近くに配置した。この構成によって、第４の半導体領域９０５と第５の半導体領域９０８との間の導通及び非導通の制御を容易にしつつ、信号電荷を効率よく転送することが可能となる。また、不純物濃度の高い第５の半導体領域９０８を光電変換素子８０４を構成する第１導電型の半導体領域（不図示）よりも主表面９１５近くに配置した。この構成によって、第５の半導体領域９０８と第３の半導体領域９１０との間の導通及び非導通の制御を容易にしつつ、信号電荷を効率よく転送することが可能となる。従って、第１の半導体領域９０２から第３の半導体領域９１０までの信号電荷の転送効率を向上させることが可能となる。また、比較的低い空乏化電圧で、ｎ＋領域に数多くの信号電荷を貯めることができるため、飽和電荷数の向上が期待できる。

また、第１のゲート電極９０４と第３のゲート電極９０７とをそれぞれのゲート電極の下部に正孔が蓄積されるような電位に設定していることで、第４の半導体領域９０５と第５の半導体領域９０８とにおける主表面からの暗電流を低減することが可能となる。ここで、第１のゲート電極９０４については、常に一定の電位に設定すればよいため、全画素に対して共通に接続されたゲート電極を用いることが可能となる。全画素において共通でよいため、制御線の数や制御回路が削減可能であり、またゲート電極を共通に設けることも可能となるため、画素の微細化を行うことが可能となる。もちろん、第１のゲート電極９０４にて第２の実施形態のような駆動を行ってもよい。

ここで、本実施形態においては、メカニカルシャッターを用いた場合の駆動を説明した。メカニカルシャッターがあることで、図１０の駆動における光電変換素子８０１の信号電荷を読み出す場合に、光電変換素子８０４にて生じる信号電荷の影響を無くすることができる。しかし、メカニカルシャッターの使用は任意である。

また、本実施形態においては、画素ユニットが４つの光電変換素子を含む構成について説明を行ったが、光電変換素子８０１と光電変換素子８０４の２つとその他の回路８０８とを有するような構成であってもよい。画素ユニットが含む光電変換素子の数は任意である。

（撮像システムへの応用）
本実施形態では、第１の実施形態から第４の実施形態までで説明してきた光電変換装置を撮像システムに適用した場合について、図１２を用いて説明する。撮像システムとは、デジタルスチルカメラやデジタルビデオカメラや携帯電話用デジタルカメラである。

図１２はデジタルスチルカメラの構成図である。被写体の光学像は、レンズ１２０２等を含む光学系によって光電変換装置１２０４の撮像面に結像される。レンズ１２０２の外側には、レンズ１２０２のプロテクト機能とメインスイッチを兼ねるバリア１２０１が設けられうる。レンズ１２０２には、それから出射される光の光量を調節するための絞り１２０３が設けられうる。光電変換装置１２０４から複数チャンネルで出力される撮像信号は、撮像信号処理回路１２０５によって、各種の補正、クランプ等の処理が施される。撮像信号処理回路１２０５から複数チャンネルで出力される撮像信号は、Ａ／Ｄ変換器１２０６でアナログ−ディジタル変換される。Ａ／Ｄ変換器１２０６から出力される画像データは、信号処理部（画像処理部）１２０７によって各種の補正、データ圧縮などがなされる。光電変換装置１２０４、撮像信号処理回路１２０５、Ａ／Ｄ変換器１２０６及び信号処理部１２０７は、タイミング発生部１２０８が発生するタイミング信号にしたがって動作する。各ブロックは、全体制御・演算部１２０９によって制御される。その他、画像データを一時的に記憶するためのメモリ部１２１０、記録媒体への画像の記録又は読み出しのための記録媒体制御インターフェース部１２１１を備える。記録媒体１２１２は、半導体メモリ等を含んで構成され、着脱が可能である。さらに、外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部１２１３を備えてもよい。ここで、１２０５から１２０８は、光電変換装置１２０４と同一チップ上に形成されてもよい。

次に、図９の動作について説明する。バリア１２０１のオープンに応じて、メイン電源、コントロール系の電源、Ａ／Ｄ変換器１２０６等の撮像系回路の電源が順にオンする。その後、露光量を制御するために、全体制御・演算部１２０９が絞り１２０３を開放にする。光電変換装置１２０４から出力された信号は、撮像信号処理回路１２０５をスルーしてＡ／Ｄ変換器１２０６へ提供される。Ａ／Ｄ変換器１２０６は、その信号をＡ／Ｄ変換して信号処理部１２０７に出力する。信号処理部１２０７は、そのデータを処理して全体制御・演算部１２０９に提供し、全体制御・演算部１２０９において露出量を決定する演算を行う。全体制御・演算部１２０９は、決定した露出量に基づいて絞りを制御する。

次に、全体制御・演算部１２０９は、光電変換装置１２０４から出力され信号処理部１２０７で処理された信号にから高周波成分を取り出して、高周波成分に基づいて被写体までの距離を演算する。その後、レンズ１２０２を駆動して、合焦か否かを判断する。合焦していないと判断したときは、再びレンズ１２０２を駆動し、距離を演算する。

そして、合焦が確認された後に本露光が始まる。露光が終了すると、光電変換装置１２０４から出力された撮像信号は、撮像信号処理回路１２０５において補正等がされ、Ａ／Ｄ変換器１２０６でＡ／Ｄ変換され、信号処理部１２０７で処理される。信号処理部１２０７で処理された画像データは、全体制御・演算部１２０９によりメモリ部１２１０に蓄積される。その後、メモリ部１２１０に蓄積された画像データは、全体制御・演算部１２０９の制御により記録媒体制御Ｉ／Ｆ部を介して記録媒体１２１２に記録される。また、画像データは、外部Ｉ／Ｆ部１２１３を通してコンピュータ等に提供されて処理される。

このようにして、本発明の光電変換装置は撮像システムに適用される。本発明の光電変換装置を用いることによって、低電圧での駆動が可能となるため、撮像システムでの消費電力を低減することが可能となる。また、信号電荷の転送効率が向上するため、良好な画像信号を得ることが可能となる。

本発明によって、第１のゲート電極２０４下の大部分に高濃度の第１導電型の第４の半導体領域２０５を、光電変換素子１０１を構成する第２の半導体領域２０２よりも主表面２１２に近い深さに配することにより転送効率を向上させることが可能となる。また、光電変換素子１０１表面の第２導電型の第２の半導体領域２０３の代わりに第１のゲート電極２０４の電圧値を制御することにより暗電流を抑制する。また、転送効率が高いため、電荷転送時に第２のゲート電極に与える、電荷転送のための電圧が小さくてもすむことから、第４の半導体領域２０５の濃度を濃くしても、駆動電圧をＣＭＯＳプロセスで用いる電圧範囲内で治めることができる。結果として、飽和電荷数を増やすことも可能となる。

以下、本発明に関して具体的な実施形態を挙げて説明したが、本発明はこれら実施形態に限定されるものではない。発明の要旨を逸脱しない限り、適宜変更、組み合わせは可能である。例えば実施形態においては、信号電荷を電子として説明したが、ホールとすることも可能である。この場合には各半導体領域の導電型が逆導電型となり、供給する電圧の極性が逆になるのみである。更には、第１のゲート電極や第２のゲート電極に供給する電圧スのローレベルを負電圧としたが、これを正電圧にすればよい。

また、制御信号φ２０４のローレベルは−１Ｖに限定するものでなく、第１のゲート電極２０４の下部に正孔が蓄積されればよい。制御信号φ２０４と制御信号φ２０６のローレベルは、光電変換素子１０１と第３の半導体領域２０７とを電気的に分離（非導通状態に）できればよいが、−１Ｖなどに設定することで十分に分離を行うことが可能となる。また、第１の半導体領域及び第２の半導体領域は第１のゲート電極２０４の下部（領域１０２）に配されていてもよい。

第１の実施形態を説明する平面模式図 第１の実施形態を説明する断面模式図 第１の実施形態を説明する動作タイミング図 第１の実施形態を説明するポテンシャル図 第２の実施形態を説明する動作タイミング図 第２の実施形態を説明するポテンシャル図 第３の実施形態を説明する動作タイミング図 第４の実施形態を説明する平面模式図 第４の実施形態を説明する断面模式図 第４の実施形態を説明する動作タイミング図 第４の実施形態を説明するポテンシャル図 撮像システムを説明するブロック図

符号の説明

２００ 半導体基板
２０１ 第２導電型のウエル
２０２ 第１導電型の第１の半導体領域
２０３ 第２導電型の第２の半導体領域
２０４ 第１のゲート電極
２０５ 第１導電型の第４の半導体領域
２０６ 第２のゲート電極
２０７ 第１導電型の第３の半導体領域
２１２ 主表面

Claims (8)

1. 主表面を有する半導体基板と、
   光電変換素子の一部を構成する第１導電型の第１の半導体領域と、
   前記第１の半導体領域に積層され、前記光電変換素子の一部を構成する、前記第１導電型と反対導電型の第２導電型の第２の半導体領域と、
   前記光電変換素子の信号電荷が転送される第１導電型の第３の半導体領域と、
   前記第１の半導体領域の不純物濃度よりも高い不純物濃度を有し、前記第１の半導体領域及び前記第２の半導体領域と前記第３の半導体領域との間であって前記第１の半導体領域よりも前記主表面側に配され、前記第１の半導体領域と電気的に接続された第１導電型の第４の半導体領域と、
   前記第４の半導体領域の上部に絶縁膜を介して配された、第１のゲート電極と、
   前記第３の半導体領域と前記第４の半導体領域との間であって前記主表面の上部に絶縁膜を介して配された第２のゲート電極と、を有することを特徴とする光電変換装置。
2. それぞれ前記第１の半導体領域と前記第２の半導体領域とを含む、複数の前記光電変換素子が配され、
   前記複数の光電変換素子それぞれに前記第１のゲート電極が配され、
   前記複数の第１のゲート電極に共通の制御線を有することを特徴とする請求項１に記載の光電変換装置。
3. それぞれ前記第１の半導体領域と前記第２の半導体領域とを含む、複数の前記光電変換素子が配され、
   前記複数の光電変換素子に前記第１のゲート電極が連続して配されていることを特徴とする請求項１に記載の光電変換装置。
4. 前記第１の半導体領域と、前記第２の半導体領域と、前記第４の半導体領域と、前記第１のゲート電極と、前記第２のゲート電極とをそれそれ１つずつ有する第１の画素と第２の画素とを有し、
   前記第１の画素の第４の半導体領域と前記第３の半導体領域との間に、前記第２の画素の第４の半導体領域が配され、
   複数の前記画素は前記第３の半導体領域を共有することを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
5. 前記第１の画素の信号電荷は前記第２の画素の第４の半導体領域を介して前記第３の半導体領域へ転送されることを特徴とする請求項４に記載の光電変換装置。
6. 請求項１乃至５のいずれか１項に記載の光電変換装置と、
   前記光電変換装置から出力される信号を処理する信号処理回路とを有する撮像システム。
7. 請求項１乃至５のいずれか１項に記載の光電変換装置の駆動方法であって、少なくとも前記光電変換素子に信号電荷を蓄積する期間中は、前記第１のゲート電極に、前記第４の半導体領域に前記信号電荷と反対の極性を有する電荷が蓄積するような電圧を供給することを特徴とする光電変換装置の駆動方法。
8. 前記第２のゲート電極に供給される前記第３の半導体領域と前記第４の半導体領域とを非導通状態にするための電圧は、前記第１のゲート電極に供給される前記第４の半導体領域に前記信号電荷と反対の極性を有する電荷を蓄積させるための電圧と、前記第２のゲート電極に供給される前記第３の半導体領域と前記第４の半導体領域とを導通状態にするための電圧との間の値であることを特徴とする請求項７に記載の光電変換装置の駆動方法。

Images