KR20030096659A - 이미지 센서의 화소 어레이 영역, 그 구조체 및 그 제조방법 - Google Patents

이미지 센서의 화소 어레이 영역, 그 구조체 및 그 제조방법 Download PDF

Info

Publication number
KR20030096659A
KR20030096659A KR1020020033639A KR20020033639A KR20030096659A KR 20030096659 A KR20030096659 A KR 20030096659A KR 1020020033639 A KR1020020033639 A KR 1020020033639A KR 20020033639 A KR20020033639 A KR 20020033639A KR 20030096659 A KR20030096659 A KR 20030096659A
Authority
KR
South Korea
Prior art keywords
active region
region
transistor
gate electrode
reset
Prior art date
Application number
KR1020020033639A
Other languages
English (en)
Inventor
이석하
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020033639A priority Critical patent/KR20030096659A/ko
Priority to TW092106134A priority patent/TW579591B/zh
Priority to JP2003144027A priority patent/JP2004023097A/ja
Priority to US10/442,418 priority patent/US6963092B2/en
Priority to CNB031382460A priority patent/CN100428483C/zh
Publication of KR20030096659A publication Critical patent/KR20030096659A/ko
Priority to US11/095,385 priority patent/US7026185B2/en
Priority to US11/348,642 priority patent/US7186583B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Abstract

이미지 센서의 화소 어레이 영역, 그 구조체 및 그 제조방법을 제공한다. 이 화소 어레이 영역은 행들 및 열들을 따라 2차원적으로 배열된 복수개의 화소들을 갖는다. 상기 화소들의 각각은 광소자, 상기 광소자에 직렬연결된 적어도 하나의 스위칭 소자 및 상기 광소자 및 전원 사이에 개재된 바이패스 소자를 구비한다. 상기 광소자 및 상기 바이패스 소자 사이의 포텐샬 장벽은 상기 광소자 및 상기 적어도 하나의 스위칭소자 사이의 포텐샬 장벽보다 낮다. 이에 따라, 상기 광소자 내에 과잉전하들이 생성될지라도, 상기 과잉 전하들은 상기 바이패스 소자를 통하여 상기 전원으로 흐른다. 결과적으로, 상기 광소자 내의 과잉전하들이 상기 스위칭 소자를 통하여 출력단(output port)으로 흐르거나 상기 광소자와 인접한 다른 화소들 내로 주입되는 것을 방지할 수 있다. 따라서, 이미지 센서의 블루밍 현상 및 오동작을 억제시킬 수 있다.

Description

이미지 센서의 화소 어레이 영역, 그 구조체 및 그 제조방법{Pixel array region of an image sensor, structure thereof and fabrication method thereof}
본 발명은 반도체소자, 그 구조체 및 그 제조방법에 관한 것으로, 특히 이미지 센서의 화소 어레이 영역, 그 구조체 및 그 제조방법에 관한 것이다.
고체 이미지 센서(solid-state image sensor)는 카메라 등에 널리 사용된다. 상기 고체 이미지 센서는 2차원적으로 배열된 복수개의 화소들(pixels)을 구비하고, 상기 화소들의 각각은 광 다이오드(photo diode) 또는 모스형 전하결합소자(MOS-type charge coupled device)를 채택한다. 이러한 고체 이미지 센서들은 블루밍(blooming)이라고 알려진 문제에 취약하다. 상기 블루밍은 적어도 하나의 화소 내에서 입사광(incident light)에 의해 생성된 전하들의 수가 상기 화소의 전하 저장 능력(charge storage capacity)을 초과할 때 발생하는 문제점이다. 이러한 과잉 전하들은 인접한 화소 또는 인접한 활성영역으로 주입되어 상기 이미지 센서의 성능(performance)을 저하시킨다.
상기 블루밍을 방지하기 위한 고체 이미지 센서가 미국특허 제5,349,215호에 "고체 이미지 센서의 블루밍 방지 구조(antiblooming structure for solid-state image sensor)"라는 제목으로 개시되어 있다. 상기 미국특허 제5,349,215호에 따르면, 상기 이미지 센서의 각 화소들은 한 쌍의 전하결합소자들, 즉 제1 및 제2 전하결합소자들을 포함한다. 상기 제1 및 제2 전하결합소자들 사이에 제1 장벽이 개재되고, 상기 제1 및 제2 전하결합소자들의 일 측에 수평 오버플로우 드레인이 배치된다. 또한, 상기 제2 전하결합소자 및 이와 인접한 또 다른 화소 사이에 제2 장벽이 개재된다. 상기 제2 전하결합소자 및 상기 수평 오버플로우 드레인 사이에 상기 제2 장벽보다 깊은 포텐샬을 갖는 오버플로우 장벽이 배치되는 반면에, 상기 제1전하결합소자 및 상기 수평 오버플로우 드레인 사이에는 어떠한 오버플로우 장벽도 개재되지 않는다. 여기서, 상기 제1 장벽은 상기 오버플로우 장벽처럼 상기 제2 장벽보다 깊은 포텐샬을 갖는다. 따라서, 상기 제1 전하결합소자 내에서 생성된 과잉전하들은 상기 제2 전하결합소자로 주입되어 블루밍을 방지할 수 있다. 그러나, 상기 제2 전하결합소자의 전하저장층이 전기적으로 플로팅된 경우에, 상기 블루밍을 방지하는 데 한계가 있을 수 있다.
본 발명이 이루고자 하는 기술적 과제는 블루밍을 방지하기에 적합한 고성능 이미지 센서의 화소 어레이 영역을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 블루밍을 방지하기에 적합한 고성능 이미지 센서의 화소 어레이 영역의 구조체를 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 블루밍을 방지하기에 적합한 고성능 이미지 센서의 화소 어레이 영역의 제조방법을 제공하는 데 있다.
도 1은 본 발명에 따른 화소 어레이 영역의 등가회로도이다.
도 2는 본 발명에 따른 화소 어레이 영역의 일 부분을 보여주는 평면도이다.
도 3a는 도 2의 Ⅰ-Ⅰ에 따라 취해진 단면도이다.
도 3b는 도 2의 Ⅱ-Ⅱ에 따라 취해진 단면도이다.
도 4a는 도 2의 Ⅰ-Ⅰ에 따라 취해진 전자들에 대한 포텐샬 준위(potential level)를 보여주는 다이아그램이다.
도 4b는 도 2의 Ⅱ-Ⅱ에 따라 취해진 전자들에 대한 포텐샬 준위를 보여주는 다이아그램이다.
도 5a 내지 도 7a는 도 2의 Ⅰ-Ⅰ에 따라 본 발명에 따른 화소들의 제조방법을 설명하기 위한 단면도들이다.
도 5b 내지 도 7b는 도 2의 Ⅱ-Ⅱ에 따라 본 발명에 따른 화소들의 제조방법을 설명하기 위한 단면도들이다.
상기 기술적 과제들을 달성하기 위하여 본 발명은 이미지 센서의 화소 어레이 영역들, 그 구조체들 및 그 제조방법들을 제공한다.
본 발명의 일 양태에 따르면, 화소 어레이 영역이 제공된다. 이 화소 어레이 영역은 행들 및 열들을 따라 2차원적으로 배열된 복수개의 화소들을 포함한다. 상기 화소들의 각각은 광소자, 상기 광소자에 직렬접속된 적어도 하나의 스위칭 소자 및 상기 광소자와 접속된 일 단자(one terminal)를 갖는 바이패스 소자를 포함한다. 상기 바이패스 소자의 타 단자(the other terminal)는 전원(power supply)에 접속된다.
상기 광소자는 광 다이오드인 것이 바람직하다.
상기 적어도 하나의 스위칭 소자는 상기 광소자에 직렬접속된 전송 트랜지스터, 리셋 트랜지스터, 센싱 트랜지스터 및 풀업 트랜지스터를 포함하는 것이 바람직하다. 상기 전송 트랜지스터 및 상기 리셋 트랜지스터 사이의 제1 노드는 상기 센싱 트랜지스터의 게이트 전극에 전기적으로 접속되고, 상기 리셋 트랜지스터 및 상기 센싱 트랜지스터 사이의 제2 노드는 상기 전원에 전기적으로 접속된다. 이에 더하여, 상기 각 행들 내에 배열된 상기 리셋 트랜지스터들의 게이트 전극들은 리셋 라인에 전기적으로 접속된다. 또한, 상기 각 행들 내에 배열된 상기 전송 트랜지스터들의 게이트 전극들은 상기 리셋 라인과 평행한 전송 라인에 전기적으로 접속된다. 더 나아가서, 상기 각 행들 내에 배열된 상기 풀업 트랜지스터들의 게이트 전극들은 상기 리셋 라인과 평행한 워드 라인에 전기적으로 접속된다.
상기 바이패스 소자는 저항체일 수 있다. 상기 광소자 및 상기 저항체 사이의 포텐샬 장벽은 상기 광소자 및 상기 스위칭 소자 사이의 포텐샬 장벽보다 낮은 것이 바람직하다.
이와는 달리, 상기 바이패스 소자는 더미 게이트 전극을 갖는 모스 트랜지스터일 수도 있다. 상기 모스 트랜지스터의 소오스 영역 및 드레인 영역은 각각 상기 광소자 및 상기 전원에 접속된다. 상기 더미 게이트 전극은 플로팅되거나 접지단자(ground terminal)에 접속될 수 있다.
본 발명의 다른 양태에 따르면, 화소 어레이 영역의 구조체가 제공된다. 이 구조체는 반도체기판에 행들 및 열들을 따라 2차원적으로 배열된 복수개의 화소들을 포함한다. 상기 화소들의 각각은 상기 반도체기판의 소정영역에 형성되어 활성영역을 한정하는 소자분리막을 포함한다. 상기 활성영역은 제1 활성영역, 상기 제1 활성영역으로부터 연장된 제2 활성영역 및 상기 제1 활성영역으로부터 연장된 제3 활성영역을 포함한다. 상기 제3 활성영역은 상기 제1 활성영역에 인접한 또 하나의(another) 화소 내의 상기 제2 활성영역에 연결된다. 상기 제1 활성영역에 광소자가 배치된다. 상기 제2 활성영역에 적어도 하나의 스위칭 소자가 배치된다. 또한, 상기 제3 활성영역에 바이패스 소자가 배치된다.
상기 광소자는 상기 제1 활성영역의 표면에 형성된 제1 도전형의 불순물 영역과 상기 제1 도전형의 불순물 영역의 바닥 및 측벽을 둘러싸는 제2 도전형의 웰 영역을 구비하는 광 다이오드인 것이 바람직하다. 상기 제1 도전형 및 제2 도전형은 각각 P형 및 N형일 수 있다. 이와는 반대로, 상기 제1 도전형 및 제2 도전형은 각각 N형 및 P형일 수도 있다.
상기 적어도 하나의 스위칭 소자는 상기 제2 활성영역에 직렬로 형성된 전송 트랜지스터, 리셋 트랜지스터, 센싱 트랜지스터 및 풀업 트랜지스터를 포함할 수 있다. 이 경우에, 상기 풀업 트랜지스터는 상기 제2 활성영역의 상부를 가로지르는 풀업 게이트 전극을 갖고, 상기 전송 트랜지스터는 상기 풀업 게이트 전극 및 상기 제1 활성영역 사이의 상기 제2 활성영역의 상부를 가로지르는 전송 게이트 전극을 갖는다. 상기 전송 게이트 전극은 상기 제1 활성영역에 인접하도록 배치된다. 또한, 상기 리셋 트랜지스터는 상기 전송 게이트 전극 및 상기 풀업 게이트 전극 사이의 상기 제2 활성영역의 상부를 가로지르는 리셋 게이트 전극을 갖고, 상기 센싱 트랜지스터는 상기 풀업 게이트 전극 및 상기 리셋 게이트 전극 사이의 상기 제2 활성영역의 상부를 가로지르는 센싱 게이트 전극을 갖는다. 상기 센싱 게이트 전극은 상기 전송 게이트 전극 및 상기 리셋 게이트 전극 사이의 상기 제2 활성영역과 제1 국부배선을 통하여 전기적으로 접속된다. 이에 더하여, 상기 제3 활성영역은 상기 제3 활성영역에 인접한 화소 내에 형성된 상기 리셋 게이트 전극 및 상기 센싱 게이트 전극 사이의 제2 활성영역에 연결된다.
상기 바이패스 소자는 상기 제3 활성영역에 형성된 저항체일 수 있다. 이 경우에, 상기 광소자 및 상기 저항체 사이의 포텐샬 장벽은 상기 광소자 및 상기 전송 트랜지스터 사이의 포텐샬 장벽보다 낮은 것이 바람직하다.
이와는 달리, 상기 바이패스 소자는 모스 트랜지스터일 수도 있다. 상기 모스 트랜지스터는 상기 제3 활성영역의 상부를 가로지르는 더미 게이트 전극을 포함한다. 상기 더미 게이트 전극은 플로팅되거나 접지단자에 접속될 수 있다.
본 발명의 또 다른 양태에 따르면, 제1 도전형의 반도체기판에 행들 및 열들을 따라 2차원적으로 배열된 복수개의 화소들을 갖는 이미지 센서의 화소 어레이 영역의 제조방법이 제공된다. 이 방법은 상기 반도체기판의 소정영역에 소자분리막을 형성하는 것을 포함한다. 상기 소자분리막은 상기 각 화소들 내에 제1 활성영역, 상기 제1 활성영역으로부터 연장된 제2 활성영역, 및 상기 제1 활성영역으로부터 연장되어 상기 제1 활성영역에 인접한 다른 하나의(another) 화소 내의 상기제2 활성영역에 연결된 제3 활성영역을 한정한다. 상기 제1 활성영역에 제2 도전형의 웰 영역을 형성한다. 상기 제1 활성영역의 표면에 상기 웰 영역에 의해 둘러싸여진 제1 도전형의 불순물 영역을 형성한다. 상기 제2 활성영역에 상기 웰 영역에 직렬접속된 전송 트랜지스터, 리셋 트랜지스터, 센싱 트랜지스터 및 풀업 트랜지스터를 형성한다. 상기 전송 트랜지스터는 상기 제1 활성영역에 인접하도록 형성한다. 상기 전송 트랜지스터, 상기 리셋 트랜지스터, 상기 센싱 트랜지스터 및 상기 풀업 트랜지스터는 각각 상기 제2 활성영역의 상부를 가로지르는 전송 게이트 전극, 리셋 게이트 전극, 센싱 게이트 전극 및 풀업 게이트 전극을 갖도록 형성한다. 상기 제3 활성영역은 상기 다른(the other) 화소 내에 형성된 상기 리셋 게이트 전극 및 상기 센싱 게이트 전극 사이의 제2 활성영역에 연결된다. 상기 전송 트랜지스터, 상기 리셋 트랜지스터, 상기 센싱 트랜지스터 및 상기 풀업 트랜지스터를 갖는 반도체기판의 전면 상에 층간 절연막을 형성한다. 상기 층간절연막을 패터닝하여 상기 전송 게이트 전극 및 상기 리셋 게이트 전극 사이의 상기 제2 활성영역과 상기 센싱 게이트 전극을 노출시키는 콘택홀들을 형성한다. 상기 층간 절연막 상에 제1 국부배선을 형성한다. 상기 제1 국부배선은 상기 콘택홀들을 통하여 상기 센싱 게이트 전극을 상기 전송 게이트 전극 및 상기 리셋 게이트 전극 사이의 상기 제2 활성영역에 전기적으로 연결시킨다.
상기 제1 및 제2 도전형들은 각각 P형 및 N형인 것이 바람직하다. 이 경우에, 상기 전송 트랜지스터, 상기 리셋 트랜지스터, 상기 센싱 트랜지스터 및 상기 풀업 트랜지스터는 N채널 모스 트랜지스터인 것이 바람직하다.
상기 전송 트랜지스터, 상기 리셋 트랜지스터, 상기 센싱 트랜지스터 및 상기 풀업 트랜지스터의 형성 전에, 상기 제2 활성영역의 표면 및 상기 제3 활성영역의 표면에 각각 제1 이온주입 공정 및 제2 이온주입 공정을 추가로 실시할 수 있다. 상기 제1 이온주입 공정이 실시된 상기 제2 활성영역은 상기 제2 이온주입 공정이 실시된 상기 제3 활성영역의 포텐샬 장벽보다 더 높은 포텐샬 장벽을 갖는 것이 바람직하다.
상기 전송 게이트 전극, 상기 리셋 게이트 전극, 상기 센싱 게이트 전극 및 상기 풀업 게이트 전극을 형성하는 동안, 상기 제3 활성영역의 상부를 가로지르는 더미 게이트 전극이 형성될 수도 있다. 이에 더하여, 상기 소자분리막을 형성하는 동안 상기 제1 내지 제3 활성영역들과 이격된 제4 활성영역이 추가로 한정될 수 있다. 상기 제4 활성영역은 P형 불순물로 도우핑되어 접지단자에 접속된 픽업 영역의 역할을 한다. 상기 더미 게이트 전극 및 상기 제4 활성영역은 상기 콘택홀들을 형성하는 동안 노출된다. 상기 노출된 더미 게이트 전극 및 상기 노출된 제4 활성영역은 상기 제1 국부배선을 형성하는 동안 상기 층간 절연막 상에 형성되는 제2 국부배선을 통하여 서로 전기적으로 접속된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다.
도 1은 본 발명에 따른 화소 어레이 영역의 등가회로도이다.
도 1을 참조하면, 화소 어레이 영역(50)은 행들 및 열들을 따라 2차원적으로 배열된 복수개의 화소들(P11, P12, ..., P1n, ..., Pm1, ..., 및 Pmn)을 포함한다.상기 화소들의 각각은 광소자(PD; photo device)를 구비한다. 상기 광소자로서 광 다이오드(photo diode)가 널리 채택된다. 상기 광 다이오드는 P형 불순물 영역 및 N형 불순물 영역을 갖는다. 상기 광 다이오드에 입사광(incident light)이 조사되면, 상기 광 다이오드의 P형 불순물 영역 및 N형 불순물 영역 내에 각각 홀들 및 전자들이 생성된다.
상기 광소자(PD)는 적어도 하나의 스위칭 소자에 접속된다. 상기 적어도 하나의 스위칭 소자는 상기 광소자에 직렬 접속된 전송 트랜지스터(TTF; transfer transistor), 리셋 트랜지스터(TR; reset transistor), 센싱 트랜지스터(TS; sensing transistor) 및 풀업 트랜지스터(TPU; pull-up transistor)를 포함할 수 있다. 상기 전송 트랜지스터(TTF)및 상기 리셋 트랜지스터(TR) 사이의 제1 노드(N1)는 상기 센싱 트랜지스터(TS)의 게이트 전극에 접속된다. 또한, 상기 리셋 트랜지스터(TR) 및 상기 센싱 트랜지스터(TS) 사이의 제2 노드(N2)는 전원(power supply; VDD)에 접속된다. 상기 광소자(PD)가 P형 불순물 영역 및 N형 불순물 영역을 갖는 광 다이오드라면, 상기 전송 트랜지스터, 상기 리셋 트랜지스터, 상기 센싱 트랜지스터 및 상기 풀업 트랜지스터는 모두 엔모스 트랜지스터인 것이 바람직하다. 이 경우에, 상기 전송 트랜지스터는 상기 광 다이오드의 N형 불순물 영역에 접속된다. 즉, 상기 광 다이오드의 N형 불순물 영역은 상기 전송 엔모스 트랜지스터의 소오스 영역에 해당한다.
이에 더하여, 상기 광소자(PD)는 바이패스 소자(DBP; by-pass device)의 일 단자(one terminal)와 접속된다. 상기 바이패스 소자(DBP)의 타 단자(the other terminal)는 상기 전원(VDD)에 전기적으로 접속된다. 결과적으로, 도 1에 도시된 바와 같이, 상기 각 행들 내에서 서로 인접한 두개의 화소들은 상기 바이패스 소자(DBP)를 통하여 서로 접속된다. 예를 들면, 상기 제1 화소(P11)의 광소자(PD)는 상기 바이패스 소자(DBP)를 통하여 상기 제1 화소(P11)에 인접한 상기 제2 화소(P12)의 제2 노드(N2)와 접속된다.
상기 바이패스 소자(DBP)는 저항체일 수 있다. 상기 저항체는 P형 불순물로 도우핑된 것이 바람직하다. 이 경우에, 상기 저항체의 일 단은 상기 광 다이오드의 N형 불순물 영역에 접속되고 상기 저항체의 타 단은 상기 전원에 접속되는 것이 바람직하다. 상기 N형 불순물 영역 및 상기 P형 저항체 사이의 포텐샬 장벽은 상기 N형 불순물 영역 및 상기 전송 트랜지스터(TTF)의 채널 영역 사이의 포텐샬 장벽보다 낮은 것이 바람직하다. 이는, 상기 광소자(PD) 내에서 생성된 과잉 전하들(excess charges)이 상기 전송 트랜지스터(TTF)의 채널을 통하여 상기 제1 노드(N1)로 주입되는 것을 방지하기 위함이다. 다시 말해서, 입사광선에 기인하여 상기 광 다이오드의 N형 불순물 영역 내에서 생성된 과잉 전자들이 상기 전송 엔모스 트랜지스터의 채널 영역을 통하여 상기 제1 노드(N1)로 흘러들어가는 것을 방지하기 위함이다.
이와는 달리, 상기 바이패스 소자(DBP)는 더미 게이트 전극을 갖는 바이패스 엔모스 트랜지스터(by-pass NMOS transistor)일 수도 있다. 이 경우에, 상기 바이패스 엔모스 트랜지스터의 소오스 영역은 상기 광 다이오드의 N형 불순물 영역에 접속되고, 상기 바이패스 엔모스 트랜지스터의 드레인 영역은 상기 전원에 접속된다. 또한, 상기 더미 게이트 전극은 플로팅되거나 접지될 수 있다. 상기 광 다이오드의 N형 불순물 영역 및 상기 바이패스 엔모스 트랜지스터의 채널 영역 사이의 포텐샬 장벽은 상기 광 다이오드의 N형 불순물 영역 및 상기 전송 엔모스 트랜지스터의 채널영역 사이의 포텐샬 장벽보다 낮은 것이 바람직하다. 다시 말해서, 상기 바이패스 엔모스 트랜지스터의 문턱전압은 상기 전송 엔모스 트랜지스터의 문턱전압보다 낮은 것이 바람직하다. 이에 따라, 상기 광 다이오드에 입사광선이 조사되어 상기 광 다이오드의 N형 불순물 영역 내에 과잉 전자들이 생성될지라도, 상기 과잉전자들은 상기 바이패스 엔모스 트랜지스터를 통하여 상기 전원으로 흐른다. 결과적으로, 상기 광 다이오드의 과잉전자들이 상기 제1 노드(N1)로 주입되는 것을 방지할 수 있으므로 상기 센싱 엔모스 트랜지스터(TS)가 턴온되지 않는다. 따라서, 상기 과잉 전자들에 기인하는 블루밍 현상 및/또는 오동작을 억제시킬 수 있다.
상기 제1 행(first row) 내에 배열된 n개의 화소들(n-number of pixels; P11, P12, ... , P1n)은 상기 제1 행과 평행한 제1 리셋 라인(first reset line; RL1), 제1 전송 라인(first transfer line; TL1) 및 제1 워드라인(first word line; WL1)에 접속된다. 구체적으로, 상기 제1 행 내의 상기 전송트랜지스터들(TTF)의 게이트 전극들은 상기 제1 전송 라인(TL1)에 접속되고, 상기 제1 행 내의 상기 리셋 트랜지스터들(TR)의 게이트 전극들은 상기 제1 리셋 라인(RL1)에 접속된다. 또한, 상기 제1 행 내의 상기 풀업 트랜지스터들(TPU)의 게이트 전극들은 상기 제1 워드라인(WL1)에 접속된다. 이와 마찬가지로, 상기 제2 행 내에 배열된 n개의 화소들(P21, ... , P2n)은 제2 리셋 라인(RL2), 제2 전송 라인(TL2) 및 제2 워드라인(WL2)에 접속되고, 상기 m번째 행(the Mthrow) 내에 배열된 n개의 화소들(Pm1, ... , Pmn)은 m번째 리셋 라인(Mthreset line; RLm), m번째 전송 라인(Mthtransfer line; TLm) 및 m번째 워드라인(Mthword line; WLm)에 접속된다.
이에 더하여, 상기 제1 열(the first column) 내에 배열된 m개의 화소들(m-number of pixels; P11, P21, ... , Pm1)은 제1 풀다운 트랜지스터(first pull down transistor; TPD1)에 접속된다. 구체적으로, 상기 제1 열 내의 상기 풀업 트랜지스터들(TPU)의 소오스 영역들은 상기 제1 풀다운 트랜지스터(TPD1)의 드레인 영역에 접속된다. 이와 마찬가지로, 상기 제2 열 내의 상기 풀업 트랜지스터들(TPU)의 소오스 영역들은 제2 풀다운 트랜지스터(TPD2)의 드레인 영역에 접속되고, 상기 n번째 열(the Nthcolumn) 내의 풀업 트랜지스터(TPU)들의 소오스 영역들은 n번째 풀다운 트랜지스터(Nthpull down transistor; TPDn)의 드레인 영역에 접속된다. 상기 풀다운 트랜지스터들(TPD1, TPD2, ... , TPDn)의 소오스 영역들 및 게이트 전극들은 각각 접지단자 및 선택라인(selection line; SL)에 접속된다.
이제, 도 1에 보여진 화소 어레이 영역의 모든 화소들의 데이타들을 출력시키는 방법을 설명하기로 한다.
도 1을 다시 참조하면, 상기 복수개의 리셋 라인들(RL1, ... RLm)에 논리 "1"에 해당하는 전압을 인가하여 상기 모든 리셋 트랜지스터들(TR)을 턴온시킨다. 그 결과, 상기 제1 노드들(N1) 내에 잔존하는 전하들이 모두 제거된다. 따라서, 상기 모든 화소들이 초기화된다. 이어서, 상기 리셋 트랜지스터들(TR)을 턴오프시킨다. 상기 초기화된 화소들에 입사광선이 조사되면, 상기 광소자들(PD) 내에 상기 입사광선에 의해 전하들이 생성된다. 상기 광소자들(PD)이 광 다이오드이고 상기 전송 트랜지스터들(TTF), 리셋 트랜지스터들(TR), 센싱 트랜지스터들(TS) 및 풀업 트랜지스터들(TPU)이 상기 광 다이오드의 N형 불순물 영역에 직렬접속된 엔모스 트랜지스터인 경우에, 상기 광 다이오드들의 N형 불순물 영역들 내에 전자들이 생성된다.
상기 제1 행 내의 화소들(P11, ... , P1n)의 데이타들을 출력시키기 위해서는, 상기 제1 전송 라인(TL1), 상기 제1 워드라인(WL1) 및 상기 선택라인(SL)에 논리 "1"에 해당하는 전압을 인가한다. 그 결과, 상기 제1 행 내의 상기 전송 트랜지스터들(TTF) 및 상기 풀업 트랜지스터들(TPU)과 아울러서 상기 n개의 풀다운 트랜지스터들(TPD1, ..., TPDn)이 턴온된다. 이에 따라, 상기 제1 행 내의 광 다이오드들의 N형 불순물 영역 내의 전자들은 그에 인접한 제1 노드들(N1)로 주입되고, 상기 제1 노드들(N1) 내에 주입된 전자들의 양에 따라 상기 센싱 트랜지스터들(TS)의 구동능력들(drivabilities)이 결정된다. 결과적으로, 상기 제1 행 내의 상기 센싱 트랜지스터들(TS)을 통하여 흐르는 제1 내지 n번째 전류들(I1, ..., In)은 각각 상기 제1 내지 n번째 풀다운 트랜지스터들(TPD1, ..., TPDn)을 통하여 접지단자로 흐른다. 상기 제1 내지 n번째 전류들(I1, ,,, , In)의 크기들(magnitudes)에 따라 상기 풀다운 트랜지스터들(TPD1, ... , TPDn)의 드레인 영역들에 각각 제1 내지 n번째 출력전압들(VO1, ... , VOn)이 유기된다. 상기 제1 내지 n번째 출력전압들(VO1, ... , VOn)은 각각 상기 제1 행 내의 상기 제1 내지 n번째 화소들(P11, ... , P1n)의 데이타들에 해당한다.
이와 마찬가지로, 상기 제2 행 내의 화소들(P21, ... , P2n)의 데이타들을 출력시키기 위하여 상기 제2 전송 라인(TL2), 상기 제2 워드라인(WL2) 및 상기 선택라인(SL)에 논리 "1"에 해당하는 전압을 인가하여야 함은 자명하다.
상술한 방법을 사용하여 상기 화소 어레이 영역(50) 내의 모든 화소들의 데이타들을 출력시킬 수 있다.
한편, 상기 광 다이오드들중 적어도 하나의 광 다이오드에 과잉 전자들이 생성될지라도, 블루밍 및/또는 오동작이 일어나는 현상을 방지할 수 있다. 예를 들면, 상기 제1 화소(P11)의 광 다이오드 내에 과잉전자들이 생성된 경우에, 상기 과잉전자들은 상기 제1 화소(P11) 내의 상기 바이패스 소자(DBP)를 통하여 상기 전원으로 흐른다. 이에 따라, 상기 제1 화소(P11)의 광 다이오드 내의 과잉전자들이 상기 제1 화소(P11) 내의 제1 노드(N1) 또는 상기 제1 화소(P11)와 인접한 다른 화소들(P12 또는 P21)의 광 다이오드 및 제1 노드(N1)로 흐르는 것을 방지할 수 있다.
도 2는 본 발명의 바람직한 실시예에 따른 화소 어레이 영역의 일 부분을 보여주는 평면도이다. 또한, 도 3a는 도 2의 Ⅰ-Ⅰ에 따라 취해진 단면도이고, 도 3b는 도 2의 Ⅱ-Ⅱ에 따라 취해진 단면도이다. 여기서, 도 2는 도 1에 보여진 한 쌍의 화소들(P11, P12)에 대한 평면도를 보여준다.
도 2, 도 3a 및 도 3b를 참조하여 본 발명에 따른 화소 어레이 영역의 구조체를 설명하기로 한다.
도 2, 도 3a 및 도 3b를 참조하면, 제1 도전형의 반도체기판(1), 예컨대 P형 반도체기판의 소정영역에 소자분리막(3)이 배치되어 각 화소 영역들 내에 제1 내지 제3 활성영역들(3a, 3b, 3c)를 한정한다. 상기 제2 활성영역(3b)은 상기 제1 활성영역(3a)으로부터 연장되도록 한정되고, 상기 제3 활성영역(3c) 또한 상기 제1 활성영역(3a)으로부터 연장되도록 한정된다.
상기 제1 활성영역(3a)에 광 다이오드와 같은 광소자(PD)가 형성된다. 구체적으로, 상기 제1 활성영역(3a)에 제2 도전형의 웰 영역(7), 예컨대 N웰 영역이 형성된다. 이에 더하여, 상기 제1 활성영역(3a)의 표면에 상기 웰 영역(7)에 의해 둘러싸여진 제1 도전형의 불순물 영역(5), 즉 P형 불순물 영역이 형성된다. 결과적으로, 상기 불순물 영역(5)의 측벽 및 바닥은 상기 웰 영역(7)에 의해 둘러싸여진다. 상기 불순물 영역(5) 및 상기 웰 영역(7)은 상기 광 다이오드를 구성한다. 상기 제2 활성영역(3b)에 적어도 하나의 스위칭 소자가 배치된다. 상기 적어도 하나의 스위칭 소자는 상기 제2 활성영역(3b)에 형성된 전송 트랜지스터(도 1의 TTF), 리셋 트랜지스터(도 1의 TR), 센싱 트랜지스터(도 1의 TS) 및 풀업 트랜지스터(도 1의 TPU)를 포함한다.
상기 전송 트랜지스터는 상기 제2 활성영역(3b)의 상부를 가로지르는 전송 게이트 전극(TG)을 포함하고, 상기 전송 게이트 전극(TG)은 상기 제1 활성영역(3a)에 인접하도록 배치된다. 상기 풀업 트랜지스터 역시 상기 제2 활성영역(3b)의 상부를 가로지르는 풀업 게이트 전극(PUG)을 포함한다. 상기 리셋 트랜지스터는 상기 전송 게이트 전극(TG) 및 상기 풀업 게이트 전극(PUG) 사이의 상기 제2 활성영역(3b)의 상부를 가로지르는 리셋 게이트 전극(RG)을 포함하고, 상기 센싱 트랜지스터는 상기 리셋 게이트 전극(RG) 및 상기 풀업 게이트 전극(PUG) 사이의 상기 제2 활성영역(3b)의 상부를 가로지르는 센싱 게이트 전극(SG)을 포함한다.
상기 N웰 영역(7)은 상기 전송 트랜지스터의 소오스 영역의 역할을 한다. 또한, 상기 게이트 전극들(TG, RG, SG, PUG) 사이의 제2 활성영역(3b)은 N형 불순물로 도우핑된다. 결과적으로, 상기 전송 트랜지스터, 리셋 트랜지스터, 센싱 트랜지스터 및 풀업 트랜지스터는 엔모스 트랜지스터에 해당한다. 그러나, 상기 제1 도전형 및 제2 도전형은 각각 N형 및 P형일 수도 있다. 이 경우에, 상기 광 다이오드는 상기 제2 활성영역(3b)에 형성된 P웰 영역 및 상기 P웰 영역에 의해 둘러싸여진 N형 불순물 영역으로 구성되고, 상기 전송 트랜지스터, 리셋 트랜지스터, 센싱 트랜지스터 및 풀업 트랜지스터는 피모스(PMOS) 트랜지스터에 해당한다. 이하에서 설명되는 실시예들은 복잡성을 피하기 위하여 상기 제1 도전형 및 제2 도전형이 각각 P형 및 N형인 경우에 대해서만 기재하기로 한다.
상기 전송 게이트 전극(TG) 및 상기 리셋 게이트 전극(RG) 사이의 상기 제2 활성영역(3b)은 플로팅 확산영역(floating diffusion region; FD, 도 1의 N1)에 해당한다. 또한, 상기 리셋 게이트 전극(RG) 및 상기 센싱 게이트 전극(SG) 사이의 상기 제2 활성영역(3b)은 리셋 확산영역(reset diffusion region; RD, 도 1의 N2)에 해당한다. 상기 리셋 확산영역(RD)은 전원(VDD)에 접속된다. 상기 제1 화소(P11) 내의 상기 제3 활성영역(3c)은 상기 제1 화소(P11)에 인접한 상기 제2 화소(P12) 내의 제2 활성영역(3b)에 연결되는 것이 바람직하다. 좀 더 구체적으로, 상기 제1 화소(P11) 내의 상기 제3 활성영역(3c)은 상기 제2 화소(P12) 내의 상기 리셋 확산영역(RD)에 연결되는 것이 바람직하다.
상기 제3 활성영역(3c)에 바이패스 소자(도 1의 DBP)가 형성된다. 상기 바이패스 소자(DBP)는 도 2, 도 3a 및 도 3b에 도시된 바와 같이 엔모스 트랜지스터일 수 있다. 이와는 달리, 상기 바이패스 소자는 상기 제3 활성영역(3c)에 형성된 저항체일 수도 있다. 상기 바이패스 소자가 엔모스 트랜지스터인 경우에는, 상기 제3 활성영역(3c)의 상부를 가로질러 더미 게이트 전극(DG)이 배치된다. 이에 따라, 상기 광 다이오드의 N웰 영역(7)이 상기 바이패스 엔모스 트랜지스터의 소오스 영역 역할을 하고, 상기 제3 활성영역(3c)에 연결된 상기 리셋 확산영역(RD)이 상기 바이패스 엔모스 트랜지스터의 드레인 영역 역할을 한다. 상기 더미 게이트 전극(DG)은 플로팅되거나 접지될 수 있다. 상기 더미 게이트 전극(DG)을 접지시키기 위해서는, 상기 화소들의 각각은 상기 제1 내지 제3 활성영역들(3a, 3b, 3c)과 이격된(separated) 제4 활성영역(3d)을 더 포함할 수 있다. 상기 제4 활성영역(3d)은 P형 불순물로 도우핑되고, 접지단자에 접속된다. 결과적으로, 상기 제4 활성영역(3d)은 P형 픽업 영역(p-type pick-up region)의 역할을 한다.
한편, 적어도 상기 전송 트랜지스터의 채널영역의 불순물 농도는 제1 이온주입 공정(IM1)을 사용하여 적절히 조절할 수 있다. 이에 더하여, 상기 제3 활성영역(3c) 내의 불순물 농도는 제2 이온주입 공정(IM2)을 사용하여 적절히 조절할 수 있다. 여기서, 상기 제1 및 제2 이온주입 공정들(IM1, IM2)은 상기 N웰 영역(7) 및 상기 제3 활성영역(3c) 사이의 포텐샬 장벽이 상기 N웰 영역(7) 및 상기 전송 채널 영역(transfer channel region) 사이의 포텐샬 장벽보다 낮도록 실시되는 것이 바람직하다.
상기 트랜지스터들이 형성된 반도체기판은 층간 절연막(9)에 의해 덮여진다. 상기 플로팅 확산영역(FD) 및 상기 센싱 게이트 전극(SG)은 상기 층간 절연막(9)을 관통하는 콘택홀들(CT)에 의해 노출된다. 상기 화소들의 각각이 상기 픽업영역(3d) 및 상기 더미 게이트 전극(DG)을 포함하는 경우에는, 상기 더미 게이트 전극(DG) 및 상기 픽업 영역(3d) 역시 상기 층간 절연막(9)을 관통하는 콘택홀들(CT)에 의해 노출될 수 있다. 상기 층간 절연막(9) 상에 제1 및 제2 국부배선들(LI', LI")이 배치된다. 상기 제1 국부배선(LI')은 상기 콘택홀들(CT)을 통하여 상기 센싱 게이트 전극(SG)을 상기 플로팅 확산영역(FD)에 전기적으로 접속시키고, 상기 제2 국부배선(LI")은 상기 콘택홀들(CT)을 통하여 상기 더미 게이트 전극(DG)을 상기 픽업 영역(3d)에 전기적으로 접속시킨다. 상기 더미 게이트 전극(DG)이 접지되는 경우에, 상기 더미 게이트 전극(DG)은 항상 접지전위를 갖는다. 따라서, 상기 바이패스 엔모스 트랜지스터의 동작을 안정화시킬 수 있다.
도 4a 도 2의 Ⅰ-Ⅰ에 따라 취해진 전자들(electrons)에 대한 포텐샬 준위(potential level)를 보여주는 다이아그램이고, 도 4b는 도 2의 Ⅱ-Ⅱ에 따라 취해진 전자들에 대한 포텐샬 준위를 보여주는 다이아그램이다. 도 4a에 있어서, 실선들(solid lines)은 평형 상태(equilibrium state)에서의 포텐샬 준위를 보여주고, 점선들(dashed lines)은 리셋 확산영역에 전원전압(VDD)이 인가된 경우에 대한 포텐샬 준위를 보여준다.
도 4a 및 도 4b를 참조하면, 상기 광 다이오드(PD)에 입사광선(11)이 조사되면, 상기 광 다이오드(PD)의 N웰 영역(도 3a의 7)에 전자들이 생성된다. 평형상태에서 상기 전송 채널 영역(CTG)은 상기 N웰 영역(7)에 대하여 제1 포텐샬 장벽 높이(H1)를 갖는다. 또한, 상기 제3 활성영역(3c)은 상기 N웰 영역(7)에 대하여제2, 제3 또는 제4 포텐샬 장벽 높이(H2, H3 또는 H4)를 갖는다. 상기 전송 채널 영역(CTG)의 포텐샬 준위, 즉 제1 포텐샬 준위(21)는 상기 전송 채널 영역(CTG)의 불순물 농도와 관련이 있다. 이와 마찬가지로, 상기 제3 활성영역(3c)의 포텐샬 준위들, 즉 제2 내지 제4 포텐샬 준위들(23, 25 및 27)은 상기 제3 활성영역(3c)의 불순물 농도와 관련이 있다(도 4a 참조). 이에 더하여, 상기 제3 활성영역(3c)의 포텐샬 준위들(31a, 31b 및 31c)은 상기 제3 활성영역(3c)의 폭들(W1, W2, W3)에 지배를 받을 수 있다(도 4b 참조). 즉, 상기 제3 활성영역(3c)의 불순물 농도(P형 불순물 농도)가 증가하면, 상기 제3 활성영역(3c)의 포텐샬 장벽 높이는 증가한다. 또한, 상기 제3 활성영역(3c)의 폭(도 2의 W)이 감소하면, 상기 제3 활성영역(3c)의 포텐샬 장벽 높이는 증가한다. 따라서, 상기 제3 활성영역(3c)의 불순물 농도 및 폭을 적절히 설계함으로써 상기 제3 활성영역(3c), 즉 상기 바이패스 소자(DBP)의 최종 포텐샬 장벽 높이를 원하는 값으로 조절할 수 있다.
도 4a에 있어서, 상기 제2 포텐샬 준위(23)는 상기 제1 포텐샬 준위(21)보다 높고, 상기 제3 포텐샬 준위(25)는 상기 제1 포텐샬 준위(21)와 동일하다. 또한, 상기 제4 포텐샬 준위(27)는 상기 제1 포텐샬 준위(21)보다 낮다. 상기 제3 활성영역(3c)의 포텐샬 준위는 상기 제1 포텐샬 준위(21)보다 낮은 것이 바람직하다. 이에 따라, 상기 N웰 영역(7) 내에 과잉 전자들이 생성된 경우에, 상기 과잉 전자들은 상기 N웰 영역(7)에 연결된 상기 제3 활성영역(3c)을 통하여 전원으로 바이패스된다. 결과적으로, 블루밍 현상을 방지할 수 있다.
도 5a 내지 도 7a는 도 2의 Ⅰ-Ⅰ에 따라 본 발명의 바람직한 실시예에 따른 화소 어레이 영역의 제조방법을 설명하기 위한 단면도들이고, 도 5b 내지 도 7b는 도 2의 Ⅱ-Ⅱ에 따라 본 발명의 바람직한 실시예에 따른 화소 어레이 영역의 제조방법을 설명하기 위한 단면도들이다.
도 2, 도 5a 및 도 5b를 참조하면, 제1 도전형의 반도체기판(1), 즉 P형 반도체기판의 소정영역에 소자분리막(3)을 형성하여 각 화소 영역들 내에 제1 내지 제3 활성영역들(도 2의 3a, 3b, 3c)을 한정한다. 이에 더하여, 상기 각 화소 영역들 내에 상기 제1 내지 제3 활성영역들과 이격된 제4 활성영역(도 2의 3d)이 추가로 한정될 수도 있다. 상기 제2 활성영역(3b)은 상기 제1 활성영역(3a)으로부터 연장되도록 한정된다. 상기 제3 활성영역(3c) 역시 상기 제1 활성영역(3a)으로부터 연장되도록 한정된다.
상기 제1 활성영역(3a)에 제2 도전형의 불순물, 즉 N형의 불순물 이온들을 선택적으로 주입하여 N웰 영역(7)을 형성한다. 상기 제2 활성영역(3b)에 제1 이온주입 공정(IM1)을 사용하여 제1 불순물 이온들을 주입할 수 있다. 상기 제1 이온주입 공정(IM1)은 후속공정에서 상기 제2 활성영역(3b)에 형성되는 모스 트랜지스터들의 문턱전압을 조절하기 위하여 실시된다. 이에 더하여, 적어도 상기 제3 활성영역(3c)에 제2 이온주입 공정(IM2)을 사용하여 제2 불순물 이온들을 주입할 수도 있다. 상기 제1 및 제2 불순물 이온들은 P형 불순물 이온들일 수 있다. 또한, 상기 제2 블순물 이온들의 도우즈는 상기 제1 불순물 이온들의 도우즈보다 높은 것이 바람직하다. 상기 제1 내지 제4 활성영역들(3a, 3b, 3c, 3d)의 표면에 게이트절연막(4)을 형성한다.
도 2, 도 6a 및 도 6b를 참조하면, 상기 게이트 절연막(4)을 갖는 반도체기판의 전면 상에 게이트 도전막을 형성한다. 상기 게이트 도전막을 패터닝하여 상기 제2 활성영역을 가로지르는 전송 게이트 전극(TG), 리셋 게이트 전극(RG), 센싱 게이트 전극(SG) 및 풀업 게이트 전극(PUG)을 형성한다. 상기 전송 게이트 전극(TG)은 상기 제1 활성영역(3a)에 인접하도록 형성된다. 좀 더 구체적으로, 상기 전송 게이트 전극(TG)의 일 측은 상기 N웰 영역(7)의 가장자리와 중첩되도록 형성되는 것이 바람직하다. 또한, 상기 리셋 게이트 전극(RG)은 상기 전송 게이트 전극(TG) 및 상기 풀업 게이트 전극(PUG) 사이의 상기 제2 활성영역(3b)의 상부를 가로지르도록 형성되고, 상기 센싱 게이트 전극(SG)은 상기 리셋 게이트 전극(RG) 및 상기 풀업 게이트 전극(PUG) 사이의 상기 제2 활성영역(3b)의 상부를 가로지르도록 형성된다. 상기 전송 게이트 전극(TG), 상기 리셋 게이트 전극(RG), 상기 센싱 게이트 전극(SG) 및 상기 풀업 게이트 전극(PUG)을 형성하는 동안 상기 제3 활성영역(3c)의 상부를 가로지르는 더미 게이트 전극(DG)이 추가로 형성될 수도 있다.
상기 제3 활성영역(3c)은 이와 인접한 화소 내에 형성된 제2 활성영역(3b)에 연결된다. 구체적으로, 상기 제3 활성영역(3c)은 이와 인접한 화소 내의 상기 리셋 게이트 전극(RG) 및 센싱 게이트 전극(SG) 사이의 제2 활성영역(3b)에 연결되도록 한정된다. 상기 게이트 전극들(TG, RG, SG, PUG, DG) 및 상기 소자분리막(3)을 이온주입 마스크로 사용하여 상기 제2 및 제3 활성영역들(3b, 3c)에 선택적으로 제2 도전형의 불순물 이온들을 주입하여 제2 도전형의 소오스/드레인 영역들, 즉 N형소오스/드레인 영역들을 형성한다. 상기 전송 게이트 전극(TG) 및 상기 리셋 게이트 전극(RG) 사이의 상기 소오스/드레인 영역은 플로팅 확산영역(FD)에 해당하고, 상기 리셋 게이트 전극(RG) 및 상기 센싱 게이트 전극(SG) 사이의 상기 소오스/드레인 영역은 리셋 확산영역(RD)에 해당한다.
상기 제1 활성영역(3a) 및 상기 제4 활성영역(3d)에 선택적으로 제1 도전형의 불순물 이온들을 주입한다. 그 결과, 상기 제1 활성영역(3a)의 표면에 상기 N웰 영역(7)에 의해 둘러싸여진 P형 불순물 영역(5)이 형성되고, 상기 제4 활성영역(3d)의 표면에 P형 픽업 영역(15)이 형성된다. 상기 N웰 영역(7) 및 상기 P형 불순물 영역(5)은 광 다이오드(PD)를 구성한다. 상기 P형 불순물 영역(5) 및 상기 P형 픽업 영역(15)은 상기 N형 소오스/드레인 영역들을 형성하기 전에 형성할 수도 있다.
상기 전송 게이트 전극(TG), 상기 N웰 영역(7) 및 상기 플로팅 확산영역(FD)은 전송 엔모스 트랜지스터를 구성하고, 상기 리셋 게이트 전극(RG), 상기 플로팅 확산영역(FD) 및 상기 리셋 확산영역(RD)은 리셋 엔모스 트랜지스터를 구성한다. 이와 마찬가지로, 상기 센싱 게이트 전극(SG) 및 그 양 옆의 소오스/드레인 영역들은 센싱 엔모스 트랜지스터를 구성하고, 상기 풀업 게이트 전극(PUG) 및 그 양 옆의 소오스/드레인 영역들은 풀업 엔모스 트랜지스터를 구성한다. 또한, 상기 N웰 영역(7), 상기 더미 게이트 전극(DG) 및 상기 더미 게이트 전극(DG)에 인접한 상기 리셋 확산영역(RD)은 바이패스 엔모스 트랜지스터를 구성한다. 상기 더미 게이트 전극(DG)이 형성되지 않는 경우에는, 상기 N형 소오스/드레인 영역들, 상기 P형 불순물 영역(5) 및 상기 P형 픽업 영역(15)을 형성하는 동안 어떠한 불순물 이온들도 상기 제3 활성영역(3c)에 주입되지 않는다. 상기 소오스/드레인 영역들, 상기 불순물 영역(5) 및 픽업 영역(15)을 갖는 반도체기판의 전면 상에 층간 절연막(9)을 형성한다.
도 2, 도 7a 및 도 7b를 참조하면, 상기 층간 절연막(9)을 패터닝하여 상기 센싱 게이트 전극(SG) 및 상기 플로팅 확산영역(FD)을 노출시키는 콘택홀들(CT)을 형성한다. 이때, 상기 더미 게이트 전극(DG) 및 상기 픽업 영역(15)을 노출시키는 콘택홀들(CT)이 추가로 형성될 수도 있다. 상기 콘택홀들(CT)을 갖는 반도체기판의 전면 상에 도전막을 형성한다. 상기 도전막을 패터닝하여 상기 층간 절연막(9) 상에 제1 국부배선(LI')을 형성한다. 상기 제1 국부배선(LI')은 상기 콘택홀들(CT)을 통하여 상기 센싱 게이트 전극(SG)을 상기 플로팅 확산영역(FD)에 전기적으로 연결시킨다. 이에 더하여, 상기 제1 국부배선(LI')을 형성하는 동안 상기 층간 절연막(9) 상에 제2 국부배선(LI")이 추가로 형성될 수도 있다. 상기 제2 국부배선(LI")은 상기 콘택홀들(CT)을 통하여 상기 더미 게이트 전극(DG)을 상기 픽업 영역(15)에 전기적으로 연결시킨다.
상술한 바와 같이 본 발명의 실시예들에 따르면, 각 화소들 내의 광소자들은 바이패스 소자에 접속된다. 따라서, 상기 광소자들 내에 생성된 과잉전하들은 상기 바이패스 소자를 통하여 전원으로 흐른다. 이에 따라, 이미지 센서의 블루밍 현상 및 오동작을 억제시킬 수 있다.

Claims (32)

  1. 행들 및 열들을 따라 2차원적으로 배열된 복수개의 화소들을 갖는 이미지 센서의 화소 어레이 영역에 있어서, 상기 화소들의 각각은
    광소자;
    상기 광소자에 직렬접속된 적어도 하나의 스위칭 소자; 및
    상기 광소자와 접속된 일 단자(one terminal)를 갖는 바이패스 소자를 포함하되, 상기 바이패스 소자의 타 단자(the other terminal)는 전원(power supply)에 접속되는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역.
  2. 제 1 항에 있어서,
    상기 광소자는 광 다이오드인 것을 특징으로 하는 이미지 센서의 화소 어레이 영역.
  3. 제 1 항에 있어서,
    상기 적어도 하나의 스위칭 소자는 상기 광소자에 직렬접속된 전송 트랜지스터, 리셋 트랜지스터, 센싱 트랜지스터 및 풀업 트랜지스터를 포함하되, 상기 전송 트랜지스터 및 상기 리셋 트랜지스터 사이의 제1 노드는 상기 센싱 트랜지스터의 게이트 전극에 전기적으로 접속되고, 상기 리셋 트랜지스터 및 상기 센싱 트랜지스터 사이의 제2 노드는 상기 전원에 전기적으로 접속되는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역.
  4. 제 1 항에 있어서,
    상기 바이패스 소자는 저항체이되, 상기 저항체 및 상기 광소자 사이의 포텐샬 장벽은 상기 광소자 및 상기 스위칭 소자 사이의 포텐샬 장벽보다 낮은 것을 특징으로 하는 이미지 센서의 화소 어레이 영역.
  5. 제 1 항에 있어서,
    상기 바이패스 소자는 더미 게이트 전극을 갖는 모스 트랜지스터이되, 상기 모스 트랜지스터의 소오스 영역 및 드레인 영역은 각각 상기 광소자 및 상기 전원에 접속된 것을 특징으로 하는 이미지 센서의 화소 어레이 영역.
  6. 제 5 항에 있어서,
    상기 더미 게이트 전극은 플로팅되거나 접지단자(ground terminal)에 접속된 것을 특징으로 하는 이미지 센서의 화소 어레이 영역.
  7. 제 3 항에 있어서,
    상기 각 행들 내에 배열된 상기 리셋 트랜지스터들의 게이트 전극들에 전기적으로 접속되고 상기 행들과 평행한 복수개의 리셋 라인들;
    상기 각 행들 내에 배열된 상기 전송 트랜지스터들의 게이트 전극들에 전기적으로 접속되고 상기 리셋 라인들과 평행한 복수개의 전송 라인들; 및
    상기 각 행들 내에 배열된 상기 풀업 트랜지스터들의 게이트 전극들에 전기적으로 접속되고 상기 리셋 라인들과 평행한 복수개의 워드 라인들을 더 포함하는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역.
  8. 행들 및 열들을 따라 2차원적으로 배열된 복수개의 화소들을 갖는 이미지 센서의 화소 어레이 영역에 있어서, 상기 화소들의 각각은
    P형 영역 및 N형 영역을 갖는 광 다이오드;
    상기 광 다이오우드의 상기 N형 영역에 직렬접속된 전송 엔모스(NMOS) 트랜지스터, 리셋 엔모스 트랜지스터, 센싱 엔모스 트랜지스터 및 풀업 엔모스 트랜지스터; 및
    상기 광 다이오드의 상기 N형 영역에 접속된 일 단자를 갖는 바이패스 소자를 포함하되, 상기 바이패스 소자의 타 단자는 전원에 접속되고, 상기 전송 엔모스 트랜지스터 및 상기 리셋 엔모스 트랜지스터 사이의 제1 노드는 상기 센싱 엔모스 트랜지스터의 게이트 전극에 전기적으로 접속되고, 상기 리셋 엔모스 트랜지스터 및 상기 센싱 엔모스 트랜지스터 사이의 제2 노드는 상기 전원에 접속되는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역.
  9. 제 8 항에 있어서,
    상기 바이패스 소자는 전자들에 대하여 상기 전송 엔모스 트랜지스터의 채널영역의 포텐샬 준위보다 낮은 포텐샬 준위를 갖는 P형 저항체인 것을 특징으로 하는 이미지 센서의 화소 어레이 영역.
  10. 제 8 항에 있어서,
    상기 바이패스 소자는 더미 게이트 전극을 갖는 엔모스 트랜지스터이되, 상기 엔모스 트랜지스터의 채널영역은 전자들에 대하여 상기 전송 엔모스 트랜지스터의 채널영역의 포텐샬 준위보다 낮은 포텐샬 준위를 갖고, 상기 엔모스 트랜지스터의 소오스 영역 및 드레인 영역은 각각 상기 광 다이오드의 상기 N형 영역 및 상기 전원에 접속되는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역.
  11. 제 10 항에 있어서,
    상기 엔모스 트랜지스터의 상기 더미 게이트 전극은 플로팅되거나 접지되는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역.
  12. 제 8 항에 있어서,
    상기 각 행들 내에 배열된 상기 리셋 엔모스 트랜지스터들의 게이트 전극들에 전기적으로 접속되고 상기 행들과 평행한 복수개의 리셋 라인들;
    상기 각 행들 내에 배열된 상기 전송 엔모스 트랜지스터들의 게이트 전극들에 전기적으로 접속되고 상기 리셋 라인들과 평행한 복수개의 전송 라인들; 및
    상기 각 행들 내에 배열된 상기 풀업 엔모스 트랜지스터들의 게이트 전극들에 전기적으로 접속되고 상기 리셋 라인들과 평행한 복수개의 워드 라인들을 더 포함하는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역.
  13. 반도체기판에 행들 및 열들을 따라 2차원적으로 배열된 복수개의 화소들을 갖는 이미지 센서의 화소 어레이 영역의 구조체에 있어서, 상기 화소들의 각각은
    상기 반도체기판의 소정영역에 형성되어 제1 활성영역, 상기 제1 활성영역으로부터 연장된 제2 활성영역, 및 상기 제1 활성영역으로부터 연장되어 상기 제1 활성영역에 인접한 또 하나의 화소 내의 상기 제2 활성영역에 연결된 제3 활성영역을 한정하는 소자분리막;
    상기 제1 활성영역에 형성된 광소자;
    상기 제2 활성영역에 형성된 적어도 하나의 스위칭 소자; 및
    상기 제3 활성영역에 형성된 바이패스 소자를 포함하는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역의 구조체.
  14. 제 13 항에 있어서,
    상기 광소자는 상기 제1 활성영역의 표면에 형성된 제1 도전형의 불순물 영역과 상기 제1 도전형의 불순물 영역의 바닥 및 측벽을 둘러싸는 제2 도전형의 웰 영역을 구비하는 광 다이오드인 것을 특징으로 하는 이미지 센서의 화소 어레이 영역의 구조체.
  15. 제 14 항에 있어서,
    상기 제1 도전형은 P형이고 상기 제2 도전형은 N형인 것을 특징으로 하는 이미지 센서의 화소 어레이 영역의 구조체.
  16. 제 14 항에 있어서,
    상기 제1 도전형은 N형이고 상기 제2 도전형은 P형인 것을 특징으로 하는 이미지 센서의 화소 어레이 영역의 구조체.
  17. 제 13 항에 있어서,
    상기 적어도 하나의 스위칭 소자는 상기 제2 활성영역에 직렬로 형성된 전송 트랜지스터, 리셋 트랜지스터, 센싱 트랜지스터 및 풀업 트랜지스터를 포함하되, 상기 풀업 트랜지스터는 상기 제2 활성영역의 상부를 가로지르는 풀업 게이트 전극을 갖고, 상기 전송 트랜지스터는 상기 풀업 게이트 전극 및 상기 제1 활성영역 사이의 상기 제2 활성영역의 상부를 가로지르고 상기 제1 활성영역에 인접하도록 배치된 전송 게이트 전극을 갖고, 상기 리셋 트랜지스터는 상기 전송 게이트 전극 및 상기 풀업 게이트 전극 사이의 상기 제2 활성영역의 상부를 가로지르는 리셋 게이트 전극을 갖고, 상기 센싱 트랜지스터는 상기 풀업 게이트 전극 및 상기 리셋 게이트 전극 사이의 상기 제2 활성영역의 상부를 가로지르는 센싱 게이트 전극을 갖고, 상기 센싱 게이트 전극은 상기 전송 게이트 전극 및 상기 리셋 게이트 전극 사이의 상기 제2 활성영역과 제1 국부배선을 통하여 전기적으로 접속되고, 상기 제3활성영역은 상기 제3 활성영역에 인접한 화소의 상기 리셋 게이트 전극 및 상기 센싱 게이트 전극 사이의 제2 활성영역에 연결되는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역의 구조체.
  18. 제 17 항에 있어서,
    상기 바이패스 소자는 상기 제3 활성영역에 형성된 저항체를 포함하되, 상기 광소자 및 상기 저항체 사이의 포텐샬 장벽은 상기 광소자 및 상기 전송 트랜지스터 사이의 포텐샬 장벽보다 낮은 것을 특징으로 하는 이미지 센서의 화소 어레이 영역의 구조체.
  19. 제 17 항에 있어서,
    상기 바이패스 소자는 모스 트랜지스터이되, 상기 모스 트랜지스터는 상기 제3 활성영역의 상부를 가로지르는 더미 게이트 전극을 포함하는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역의 구조체.
  20. 제 19 항에 있어서,
    상기 더미 게이트 전극은 플로팅되거나 접지단자에 접속되는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역의 구조체.
  21. P형 반도체기판에 행들 및 열들을 따라 2차원적으로 배열된 복수개의 화소들을 갖는 이미지 센서의 화소 어레이 영역의 구조체에 있어서, 상기 화소들의 각각은
    상기 반도체기판의 소정영역에 형성되어 제1 활성영역, 상기 제1 활성영역으로부터 연장된 제2 활성영역, 및 상기 제1 활성영역으로부터 연장되어 상기 제1 활성영역에 인접한 다른 하나의(another) 화소 내의 상기 제2 활성영역에 연결된 제3 활성영역을 한정하는 소자분리막;
    상기 제1 활성영역의 표면에 형성된 P형 불순물 영역 및 상기 P형 불순물 영역의 측벽 및 바닥을 둘러싸는 N웰 영역으로 구성된 광 다이오드;
    상기 제2 활성영역에 직렬로 형성된 전송 엔모스 트랜지스터, 리셋 엔모스 트랜지스터, 센싱 엔모스 트랜지스터 및 풀업 엔모스 트랜지스터; 및
    상기 제3 활성영역에 형성된 바이패스 소자를 포함하되, 상기 제3 활성영역은 상기 제3 활성영역에 인접한 상기 다른(the other) 화소 내의 상기 리셋 엔모스 트랜지스터 및 상기 센싱 엔모스 트랜지스터 사이의 제2 활성영역에 연결되고, 상기 전송 엔모스 트랜지스터 및 상기 리셋 엔모스 트랜지스터의 공통 소오스/드레인 영역은 상기 센싱 엔모스 트랜지스터의 게이트 전극에 전기적으로 접속되는 것을 특징으로 이미지 센서의 화소 어레이 영역의 구조체.
  22. 제 21 항에 있어서,
    상기 전송 엔모스 트랜지스터는 상기 제1 활성영역에 인접한 상기 제2 활성영역의 상부를 가로지르는 전송 게이트 전극을 포함하되, 상기 광 다이오드의 상기N웰 영역은 상기 전송 엔모스 트랜지스터의 소오스 영역에 해당하는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역의 구조체.
  23. 제 21 항에 있어서,
    상기 리셋 엔모스 트랜지스터 및 상기 센싱 엔모스 트랜지스터의 공통 소오스/드레인 영역은 전원에 접속되는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역의 구조체.
  24. 제 21 항에 있어서,
    상기 바이패스 소자는 상기 제3 활성영역에 형성된 저항체를 포함하되, 상기 N웰 영역에 대한 상기 저항체의 포텐샬 장벽 높이는 상기 N웰 영역에 대한 상기 전송 엔모스 트랜지스터의 채널영역의 포텐샬 장벽 높이보다 낮은 것을 특징으로 하는 이미지 센서의 화소 어레이 영역의 구조체.
  25. 제 21 항에 있어서,
    상기 바이패스 소자는 상기 제3 활성영역의 상부를 가로지르는 더미 게이트 전극을 갖는 바이패스 엔모스 트랜지스터를 포함하되, 상기 N웰 영역은 상기 바이패스 엔모스 트랜지스터의 소오스 영역에 해당하는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역의 구조체.
  26. 제 25 항에 있어서,
    상기 더미 게이트 전극은 플로팅되거나 접지되는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역의 구조체.
  27. 제 26 항에 있어서,
    상기 제1 내지 제3 활성영역들과 이격된(separated) 제4 활성영역을 더 포함하되, 상기 접지된 더미 게이트 전극은 상기 제4 활성영역의 표면에 형성된 P형 픽업 영역을 통하여 접지단자에 전기적으로 접속되는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역의 구조체.
  28. 제1 도전형의 반도체기판에 행들 및 열들을 따라 2차원적으로 배열된 복수개의 화소들을 갖는 이미지 센서의 화소 어레이 영역의 제조방법에 있어서,
    상기 반도체기판의 소정영역에 소자분리막을 형성하여 상기 각 화소들 내에 제1 활성영역, 상기 제1 활성영역으로부터 연장된 제2 활성영역, 및 상기 제1 활성영역으로부터 연장되어 상기 제1 활성영역에 인접한 다른 하나의(another) 화소 내의 상기 제2 활성영역에 연결된 제3 활성영역을 한정하고,
    상기 제1 활성영역에 제2 도전형의 웰 영역을 형성하고,
    상기 제1 활성영역의 표면에 상기 웰 영역에 의해 둘러싸여진 제1 도전형의 불순물 영역을 형성하고,
    상기 제2 활성영역에 상기 웰 영역에 직렬접속된 전송 트랜지스터, 리셋 트랜지스터, 센싱 트랜지스터 및 풀업 트랜지스터를 형성하되, 상기 전송 트랜지스터는 상기 제1 활성영역에 인접하도록 형성하고, 상기 전송 트랜지스터, 상기 리셋 트랜지스터, 상기 센싱 트랜지스터 및 상기 풀업 트랜지스터는 각각 상기 제2 활성영역의 상부를 가로지르는 전송 게이트 전극, 리셋 게이트 전극, 센싱 게이트 전극 및 풀업 게이트 전극을 갖도록 형성하고, 상기 제3 활성영역은 상기 다른(the other) 화소 내에 형성된 상기 리셋 게이트 전극 및 상기 센싱 게이트 전극 사이의 제2 활성영역에 연결되고,
    상기 전송 트랜지스터, 상기 리셋 트랜지스터, 상기 센싱 트랜지스터 및 상기 풀업 트랜지스터를 갖는 반도체기판의 전면 상에 층간 절연막을 형성하고,
    상기 층간절연막을 패터닝하여 상기 전송 게이트 전극 및 상기 리셋 게이트 전극 사이의 상기 제2 활성영역과 상기 센싱 게이트 전극을 노출시키는 콘택홀들을 형성하고,
    상기 층간 절연막 상에 제1 국부배선을 형성하는 것을 포함하되, 상기 제1 국부배선은 상기 콘택홀들을 통하여 상기 센싱 게이트 전극을 상기 전송 게이트 전극 및 상기 리셋 게이트 전극 사이의 상기 제2 활성영역에 전기적으로 연결시키는 것을 포함하는 이미지 센서의 화소 어레이 영역의 제조방법.
  29. 제 28 항에 있어서,
    상기 제1 및 제2 도전형은 각각 P형 및 N형이고, 상기 전송 트랜지스터, 상기 리셋 트랜지스터, 상기 센싱 트랜지스터 및 상기 풀업 트랜지스터는 N채널 모스트랜지스터인 것을 특징으로 하는 이미지 센서의 화소 어레이 영역의 제조방법.
  30. 제 28 항에 있어서,
    상기 전송 트랜지스터, 상기 리셋 트랜지스터, 상기 센싱 트랜지스터 및 상기 풀업 트랜지스터의 형성 전에, 상기 제2 활성영역의 표면 및 상기 제3 활성영역의 표면에 각각 제1 이온주입 공정 및 제2 이온주입 공정을 실시하는 것을 더 포함하되, 상기 제1 이온주입 공정이 실시된 상기 제2 활성영역은 상기 제2 이온주입 공정이 실시된 상기 제3 활성영역의 포텐샬 장벽보다 더 높은 포텐샬 장벽을 갖는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역의 제조방법.
  31. 제 28 항에 있어서,
    상기 전송 게이트 전극, 상기 리셋 게이트 전극, 상기 센싱 게이트 전극 및 상기 풀업 게이트 전극을 형성하는 동안, 상기 제3 활성영역의 상부를 가로지르는 더미 게이트 전극을 형성하는 것을 더 포함하는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역의 제조방법.
  32. 제 31 항에 있어서,
    상기 소자분리막을 형성하는 동안 상기 제1 내지 제3 활성영역들과 이격된 제4 활성영역을 한정하는 것을 더 포함하되, 상기 제4 활성영역은 P형 불순물로 도우핑되어 접지단자에 접속된 픽업 영역의 역할을 하고, 상기 더미 게이트 전극 및상기 제4 활성영역은 상기 콘택홀들을 형성하는 동안 노출되고, 상기 노출된 더미 게이트 전극 및 상기 노출된 제4 활성영역은 상기 제1 국부배선을 형성하는 동안 상기 층간 절연막 상에 형성되는 제2 국부배선에 의해 전기적으로 접속되는 것을 특징으로 하는 이미지 센서의 화소 어레이 영역의 제조방법.
KR1020020033639A 2002-06-17 2002-06-17 이미지 센서의 화소 어레이 영역, 그 구조체 및 그 제조방법 KR20030096659A (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020020033639A KR20030096659A (ko) 2002-06-17 2002-06-17 이미지 센서의 화소 어레이 영역, 그 구조체 및 그 제조방법
TW092106134A TW579591B (en) 2002-06-17 2003-03-20 Image sensors including photodetector and bypass device connected to a power supply voltage, and methods of fabricating same
JP2003144027A JP2004023097A (ja) 2002-06-17 2003-05-21 イメージセンサの画素アレイ領域、その構造体及びその製造方法
US10/442,418 US6963092B2 (en) 2002-06-17 2003-05-21 Image sensors including photodetector and bypass device connected to a power supply voltage
CNB031382460A CN100428483C (zh) 2002-06-17 2003-05-28 含光探测器和旁路装置的图像传感器及其制法
US11/095,385 US7026185B2 (en) 2002-06-17 2005-03-31 Methods of fabricating image sensors including local interconnections
US11/348,642 US7186583B2 (en) 2002-06-17 2006-02-07 Methods of fabricating image sensors including local interconnections

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020033639A KR20030096659A (ko) 2002-06-17 2002-06-17 이미지 센서의 화소 어레이 영역, 그 구조체 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020050012342A Division KR100822797B1 (ko) 2005-02-15 2005-02-15 이미지 센서의 화소 어레이 영역, 그 구조체 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20030096659A true KR20030096659A (ko) 2003-12-31

Family

ID=29728680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020033639A KR20030096659A (ko) 2002-06-17 2002-06-17 이미지 센서의 화소 어레이 영역, 그 구조체 및 그 제조방법

Country Status (5)

Country Link
US (3) US6963092B2 (ko)
JP (1) JP2004023097A (ko)
KR (1) KR20030096659A (ko)
CN (1) CN100428483C (ko)
TW (1) TW579591B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541571B2 (en) 2005-02-11 2009-06-02 Samsung Electronics., Co., Ltd. Image sensor having first and second charge transmitters
US7586140B2 (en) 2005-07-26 2009-09-08 Samsung Electronics Co., Ltd. CMOS image sensors including pickup regions

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690880B1 (ko) * 2004-12-16 2007-03-09 삼성전자주식회사 픽셀별 광감도가 균일한 이미지 센서 및 그 제조 방법
KR100649009B1 (ko) * 2004-12-30 2006-11-27 동부일렉트로닉스 주식회사 시모스 이미지 센서의 광감지 소자 및 그의 제조방법
KR100775058B1 (ko) 2005-09-29 2007-11-08 삼성전자주식회사 픽셀 및 이를 이용한 이미지 센서, 그리고 상기 이미지센서를 포함하는 이미지 처리 시스템
KR100688024B1 (ko) * 2005-12-28 2007-02-27 동부일렉트로닉스 주식회사 반도체 소자
KR100716911B1 (ko) * 2005-12-28 2007-05-10 동부일렉트로닉스 주식회사 이미지 센서 및 그 제조 방법
KR100776146B1 (ko) * 2006-05-04 2007-11-15 매그나칩 반도체 유한회사 화소를 버스트 리셋 동작과 통합하여 개선된 성능을 갖는ｃｍｏｓ이미지 센서
US7901976B1 (en) * 2006-05-18 2011-03-08 Cypress Semiconductor Corporation Method of forming borderless contacts
US7964929B2 (en) * 2007-08-23 2011-06-21 Aptina Imaging Corporation Method and apparatus providing imager pixels with shared pixel components
JP5057340B2 (ja) * 2008-03-31 2012-10-24 株式会社ジャパンディスプレイウェスト 光検出装置、電気光学装置及び電子機器
JP5283965B2 (ja) * 2008-05-09 2013-09-04 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
EP2133918B1 (en) * 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
JP5458869B2 (ja) * 2009-12-21 2014-04-02 ソニー株式会社 固体撮像装置およびその駆動方法、カメラ
US9053974B2 (en) * 2012-08-24 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cells with dummy insertions
US9462202B2 (en) 2013-06-06 2016-10-04 Samsung Electronics Co., Ltd. Pixel arrays and imaging devices with reduced blooming, controllers and methods
JP6987562B2 (ja) 2017-07-28 2022-01-05 キヤノン株式会社 固体撮像素子
JP7234568B2 (ja) 2018-10-23 2023-03-08 ユナイテッド・セミコンダクター・ジャパン株式会社 半導体装置及びその製造方法
WO2021046728A1 (zh) * 2019-09-10 2021-03-18 华为技术有限公司 图像传感器像素电路及控制方法、图像传感器、终端设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047862A (en) * 1989-10-12 1991-09-10 Eastman Kodak Company Solid-state imager
US6259124B1 (en) * 1998-08-07 2001-07-10 Eastman Kodak Company Active pixel sensor with high fill factor blooming protection
KR20020026044A (ko) * 2000-09-30 2002-04-06 박용 씨모스 이미지 센서 및 그의 제조방법
US6369413B1 (en) * 1999-11-05 2002-04-09 Isetex, Inc. Split-gate virtual-phase CCD image sensor with a diffused lateral overflow anti-blooming drain structure and process of making

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US618405A (en) * 1899-01-31 Territory
US4839735A (en) * 1986-12-22 1989-06-13 Hamamatsu Photonics K.K. Solid state image sensor having variable charge accumulation time period
US5172249A (en) * 1989-05-31 1992-12-15 Canon Kabushiki Kaisha Photoelectric converting apparatus with improved switching to reduce sensor noises
JP2500428B2 (ja) * 1993-04-06 1996-05-29 日本電気株式会社 イメ―ジセンサおよびその駆動方法
JP2747410B2 (ja) * 1993-05-21 1998-05-06 富士通株式会社 固体撮像素子
US5349215A (en) 1993-07-23 1994-09-20 Eastman Kodak Company Antiblooming structure for solid-state image sensor
JP3697769B2 (ja) * 1995-02-24 2005-09-21 株式会社ニコン 光電変換素子及び光電変換装置
JPH08264747A (ja) 1995-03-16 1996-10-11 Eastman Kodak Co コンテナ側方オーバーフロードレインインプラントを有する固体画像化器及びその製造方法
US5585298A (en) 1995-03-31 1996-12-17 Eastman Kodak Company Self aligned antiblooming structure for solid state image sensors
US5702971A (en) 1995-03-31 1997-12-30 Eastman Kodak Company Self-aligned LOD antiblooming structure for solid-state imagers
US5867215A (en) 1995-04-11 1999-02-02 Eastman Kodak Company Image sensor having multiple storage wells per pixel
US5618405A (en) * 1995-06-07 1997-04-08 Georgia Tech Research Corporation Removal and recovery of hydrogen halides using an electrochemical membrane
US5608243A (en) * 1995-10-19 1997-03-04 National Semiconductor Corporation Single split-gate MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range
US6320617B1 (en) * 1995-11-07 2001-11-20 Eastman Kodak Company CMOS active pixel sensor using a pinned photo diode
JPH09246514A (ja) * 1996-03-12 1997-09-19 Sharp Corp 増幅型固体撮像装置
US5710446A (en) * 1996-05-13 1998-01-20 National Semiconductor Corporation Active pixel sensor cell that utilizes a parasitic transistor to reset the photodiode of the cell
US5886659A (en) * 1996-08-21 1999-03-23 California Institute Of Technology On-focal-plane analog-to-digital conversion for current-mode imaging devices
JPH1098176A (ja) * 1996-09-19 1998-04-14 Toshiba Corp 固体撮像装置
US5903021A (en) * 1997-01-17 1999-05-11 Eastman Kodak Company Partially pinned photodiode for solid state image sensors
US6201270B1 (en) * 1997-04-07 2001-03-13 Pao-Jung Chen High speed CMOS photodetectors with wide range operating region and fixed pattern noise reduction
US6188093B1 (en) * 1997-09-02 2001-02-13 Nikon Corporation Photoelectric conversion devices and photoelectric conversion apparatus employing the same
US6606122B1 (en) * 1997-09-29 2003-08-12 California Institute Of Technology Single chip camera active pixel sensor
US5952686A (en) * 1997-12-03 1999-09-14 Hewlett-Packard Company Salient integration mode active pixel sensor
US6169318B1 (en) * 1998-02-23 2001-01-02 Polaroid Corporation CMOS imager with improved sensitivity
JP2921567B1 (ja) * 1998-04-22 1999-07-19 松下電子工業株式会社 固体撮像装置およびその製造方法
US6587142B1 (en) * 1998-09-09 2003-07-01 Pictos Technologies, Inc. Low-noise active-pixel sensor for imaging arrays with high speed row reset
US6323479B1 (en) * 1998-09-16 2001-11-27 Dalsa, Inc. Sensor pixel with linear and logarithmic response
JP3031367B1 (ja) * 1998-12-02 2000-04-10 日本電気株式会社 イメージセンサ
US6326230B1 (en) * 1999-01-06 2001-12-04 California Institute Of Technology High speed CMOS imager with motion artifact supression and anti-blooming
JP3621844B2 (ja) * 1999-02-24 2005-02-16 シャープ株式会社 増幅型固体撮像装置
US6704050B1 (en) * 1999-04-23 2004-03-09 Polaroid Corporation Active-pixel image sensing device with linear mode voltage to current conversion
US6292874B1 (en) 1999-10-19 2001-09-18 Advanced Technology Materials, Inc. Memory management method and apparatus for partitioning homogeneous memory and restricting access of installed applications to predetermined memory ranges
US6710804B1 (en) * 2000-01-18 2004-03-23 Eastman Kodak Company CMOS active pixel image sensor with extended dynamic range and sensitivity
JP2003524345A (ja) * 2000-02-23 2003-08-12 フォトビット コーポレーション 分離記憶ノードを備えたフレームシャッターピクセル
KR100386609B1 (ko) * 2000-04-28 2003-06-02 주식회사 하이닉스반도체 씨모스 이미지 센서 및 그의 제조 방법
US6303421B1 (en) * 2000-07-17 2001-10-16 United Microelectronics Corp. Method of manufacturing CMOS sensor
US6611037B1 (en) * 2000-08-28 2003-08-26 Micron Technology, Inc. Multi-trench region for accumulation of photo-generated charge in a CMOS imager
US6566697B1 (en) * 2000-11-28 2003-05-20 Dalsa, Inc. Pinned photodiode five transistor pixel
US6756616B2 (en) * 2001-08-30 2004-06-29 Micron Technology, Inc. CMOS imager and method of formation
US6826026B2 (en) * 2001-09-07 2004-11-30 Texas Instruments Incorporated Output buffer and I/O protection circuit for CMOS technology
US6762441B1 (en) * 2001-10-15 2004-07-13 Ess Technology, Inc. Imager cell with pinned transfer gate
US6730914B2 (en) * 2002-02-05 2004-05-04 E-Phocus, Inc. Photoconductor-on-active-pixel (POAP) sensor utilizing equal-potential pixel electrodes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047862A (en) * 1989-10-12 1991-09-10 Eastman Kodak Company Solid-state imager
US6259124B1 (en) * 1998-08-07 2001-07-10 Eastman Kodak Company Active pixel sensor with high fill factor blooming protection
US6369413B1 (en) * 1999-11-05 2002-04-09 Isetex, Inc. Split-gate virtual-phase CCD image sensor with a diffused lateral overflow anti-blooming drain structure and process of making
KR20020026044A (ko) * 2000-09-30 2002-04-06 박용 씨모스 이미지 센서 및 그의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541571B2 (en) 2005-02-11 2009-06-02 Samsung Electronics., Co., Ltd. Image sensor having first and second charge transmitters
US7586140B2 (en) 2005-07-26 2009-09-08 Samsung Electronics Co., Ltd. CMOS image sensors including pickup regions

Also Published As

Publication number Publication date
CN100428483C (zh) 2008-10-22
US7026185B2 (en) 2006-04-11
CN1467857A (zh) 2004-01-14
US20050196889A1 (en) 2005-09-08
US20060128050A1 (en) 2006-06-15
TW579591B (en) 2004-03-11
US20030230771A1 (en) 2003-12-18
US7186583B2 (en) 2007-03-06
JP2004023097A (ja) 2004-01-22
TW200400619A (en) 2004-01-01
US6963092B2 (en) 2005-11-08

Similar Documents

Publication Publication Date Title
US7026185B2 (en) Methods of fabricating image sensors including local interconnections
US7227199B2 (en) Image sensor and method of manufacturing the same
JP5334356B2 (ja) イメージセンサおよびその形成方法
US7161130B2 (en) Low voltage active CMOS pixel on an N-type substrate with complete reset
US8354292B2 (en) CMOS image sensor having a crosstalk prevention structure and method of manufacturing the same
US7385272B2 (en) Method and apparatus for removing electrons from CMOS sensor photodetectors
US7242042B2 (en) Solid state image sensing device and manufacturing and driving methods thereof
US20100118173A1 (en) Method and apparatus for controlling charge transfer in CMOS sensors with an implant by the transfer gate
CN102082152A (zh) 用于增加的像素填充因子的沟槽传输栅
US7800145B2 (en) Method and apparatus for controlling charge transfer in CMOS sensors with a transfer gate work function
KR20070007666A (ko) 이미지 센서 및 그 제조방법들
KR100723485B1 (ko) 씨모스 이미지센서 및 그 제조 방법
KR20060058584A (ko) 베리드 채널 모스 트랜지스터를 구비한 씨모스 이미지 센서
US7652343B2 (en) Solid-state imaging device and method for manufacturing same
KR100822797B1 (ko) 이미지 센서의 화소 어레이 영역, 그 구조체 및 그 제조방법
US4721989A (en) CCD with transfer channel at lower potential than supply channel
KR100986447B1 (ko) 씨모스 이미지 센서의 단위 화소
KR20080016067A (ko) ｎ웰을 구비한 포토다이오드를 갖는 이미지 센서 및 그제조방법
JP4779575B2 (ja) 固体撮像素子
JP2005150564A (ja) 固体撮像素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050119

Effective date: 20060622