JP2747410B2 - 固体撮像素子 - Google Patents

固体撮像素子

Info

Publication number
JP2747410B2
JP2747410B2 JP5120191A JP12019193A JP2747410B2 JP 2747410 B2 JP2747410 B2 JP 2747410B2 JP 5120191 A JP5120191 A JP 5120191A JP 12019193 A JP12019193 A JP 12019193A JP 2747410 B2 JP2747410 B2 JP 2747410B2
Authority
JP
Japan
Prior art keywords
electrode
photodiode
gate electrode
insulating film
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5120191A
Other languages
English (en)
Other versions
JPH06334165A (ja
Inventor
信之 梶原
元 須藤
健児 有永
康治 藤原
裕子 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5120191A priority Critical patent/JP2747410B2/ja
Publication of JPH06334165A publication Critical patent/JPH06334165A/ja
Priority to US08/494,758 priority patent/US5623306A/en
Application granted granted Critical
Publication of JP2747410B2 publication Critical patent/JP2747410B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14856—Time-delay and integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/711—Time delay and integration [TDI] registers; TDI shift registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は固体撮像素子に係り、特
に、フォトダイオードで生じた光電荷を蓄積し、電子走
査によって読み出す固体撮像素子に関する。
【０００２】近年、固体撮像素子の多画素化や高感度化
等に伴い、個々のフォトダイオードの特性の均一化が要
求されており、製造プロセス上の改良が進められてい
る。一方、化合物半導体のように個々のフォトダイオー
ドの特性の均一化が難しいものもあり、撮像素子からの
信号を外部回路で複雑な演算処理をして補正することが
行われている。
【０００３】この固体撮像素子では、各フォトダイオー
ドの特性の差を外部での複雑な処理なしに補正できるこ
とが必要とされている。
【０００４】
【従来の技術】従来のフォトダイオードを用いた固体撮
像素子では、素子内の各フォトダイオードに同一のバイ
アス電圧を印加し、個々のフォトダイオードの暗電流の
バラツキを含めて入射光に対する電荷を蓄積して読み出
している。
【０００５】このため、固体撮像素子の外部回路では、
個々のフォトダイオードの暗電流特性を半導体メモリに
記憶させておき、読み出された信号を各フォトダイオー
ドの暗電流特性に基づいて補正している。
【０００６】
【発明が解決しようとする課題】従来の固体撮像素子を
用いる場合、前記のように、各フォトダイオードの暗電
流の差を外部回路で補正する必要があるために、外部回
路が複雑化し、また、演算時間が掛かるという問題があ
る。
【０００７】また、暗電流の少ないフォトダイオードに
合わせてバイアス電圧を設定すると、暗電流の多いフォ
トダイオードでは、電荷の蓄積容量が不足して、固体撮
像素子の出力信号が飽和して欠陥画素になり、暗電流の
多いフォトダイオードを欠陥画素としないために、フォ
トダイオード全体のバイアス電圧を低くすると、全体的
に感度が低下してしまうという問題点があった。
【０００８】本発明は上記の点に鑑みてなされたもの
で、外部回路での演算を行わないで、暗電流についての
補正をできる固体撮像素子を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】請求項１の発明は、光を
検知する複数個のフォトダイオードと、基板上に絶縁膜
を介して形成された、少なくとも、入力ゲート電極、蓄
積電極、転送ゲート電極を含む複数の電極を有し、各フ
ォトダイオードで生じた光電荷を上記蓄積電極の下に蓄
積した後、電子走査によって読み出す固体撮像素子にお
いて、上記基板上に絶縁膜を介して形成され、上記フォ
トダイオードのバイアス電圧の調整用電圧が印加される
バイアス電圧調整用電極と、上記バイアス電圧調整用電
極の下部に設けられ、上記フォトダイオードの暗電流特
性又は感度特性に応じた電荷が蓄積されて、上記蓄積さ
れた電荷により上記フォトダイオードのバイアス電圧を
補正するバイアス電圧補正手段とを有する構成とする。
【００１０】請求項８の発明は、光を検知する複数個の
フォトダイオードと、基板上に絶縁膜を介して形成され
た、少なくとも、入力ゲート電極、蓄積電極、転送ゲー
ト電極を含む複数の電極を有し、各フォトダイオードで
生じた光電荷を上記蓄積電極の下に蓄積した後、電子走
査によって読み出す固体撮像素子において、上記基板上
に絶縁膜を介して形成され、信号電荷の読み出しの際に
信号電荷の通過を制御する読み出し用ゲート電極と、上
記読み出し用ゲート電極の下部に設けられ、フォトダイ
オードの暗電流特性又は感度特性に応じた電荷が蓄積さ
れて、上記蓄積された電荷により、読み出される信号電
荷量を補正する信号電荷補正手段を有する構成とする。
【００１１】
【作用】請求項１の発明では、フォトダイオードの暗電
流特性又は感度特性に応じて、フォトダイオードのバイ
アス電圧を補正する。このため、外部回路での演算を行
うことなく、フォトダイオードの暗電流特性又は感度特
性のバラツキを補正することを可能とし、また、電荷の
蓄積容量の不足による画素の欠陥や、感度の低下を無く
すことを可能とする。
【００１２】請求項８の発明では、フォトダイオードの
暗電流特性又は感度特性に応じて、読み出される信号電
荷量を補正する。このため、外部回路での演算を行うこ
となく、フォトダイオードの暗電流特性又は感度特性の
バラツキを補正することを可能とする。
【００１３】
【実施例】図１，図２は、本発明を適用した固体撮像素
子における、各画素の２次元配置の一例を示す。図１
は、２×２画素のＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅ
ｄＤｅｖｉｃｅ）型固体撮像素子の例である。各画素に
対応して、フォトダイオード３２、基板上に絶縁膜を介
して形成された、入力ゲート電極３８，３９、蓄積電極
４１、及び転送ゲート電極４２からなる入力回路が設け
られている。後述するように、この入力回路では、フォ
トダイオード３２の暗電流のバラツキが補正される。
【００１４】各フォトダイオード３２が受光して蓄積電
極４１の下の基板中に蓄積された電荷は、垂直ＣＣＤ１
２により垂直転送されて、トランジスタ１４，１５がオ
ンのときに、水平ＣＣＤに送られる。水平ＣＣＤ１３
は、各水平ラインの画素信号を水平転送して、増幅器１
６を介して出力する。
【００１５】また、図２は、２×２画素のＭＯＳ型固体
撮像素子の例である。図１の固体撮像素子と同様に、各
画素に対応して、フォトダイオード３２、入力ゲート電
極３８，３９、蓄積電極４１、及び転送ゲート電極４２
からなる入力回路が設けられている。
【００１６】図２に示すように、垂直シフトレジスタ２
２により選択された水平ラインの転送ゲート電極４２が
オンとなり、その水平ラインの各画素の信号が、トラン
ジスタ２４，２５がオンのときに、水平ＣＣＤ２３に転
送される。水平ＣＣＤ２３は、各水平ラインの画素信号
を水平転送して、増幅器２６を介して出力する。
【００１７】図３〜図５は本発明の第１実施例の動作説
明用断面図を示す。図３〜図５は、固体撮像素子の入力
回路の部分の断面図を示している。Ｐ型基板３３の表面
付近に、入力ダイオードを構成するｎ型領域３６、絶縁
膜３４が形成されている。このｎ型領域３６は、ダイオ
ード接続電極３７を介して、１画素に相当するフォトダ
イオード３２のカソードに接続されている。フォトダイ
オード３２のアノードは、接地されている。なお、フォ
トダイオード３２が赤外線検出用のものである場合で説
明する。
【００１８】基板３３の表面には、ＳｉＯ２の絶縁膜３
５を介して、入力ゲート電極３８、蓄積電極４１、転送
ゲート電極４２、垂直ＣＣＤ１２の転送部電極４３が形
成されている。また、フォトダイオード３２のバイアス
電圧調整用の、入力ゲート電極３９が形成されている。
この入力ゲート電極３９の下部の絶縁膜３５内に、フォ
トダイオード３２のバイアス電圧を補正する機能を持つ
浮遊電極４０が形成されている。なお、基板３３は、接
地されている。
【００１９】次に、第１実施例の入力回路の動作につい
て説明する。第１実施例では、浮遊電極４０に、フォト
ダイオード３２の暗電流値に応じた電子を注入して保持
させることにより、フォトダイオード３２のバイアス電
圧を補正する。これにより、フォトダイオード３２の暗
電流を補正する。
【００２０】先ず、下記のように、フォトダイオード３
２の暗電流に対応する電子を入力ゲート３９の下に形成
した電位の井戸５１に蓄積させる。この場合、フォトダ
イオード３２には光を入射させないようにしておく。図
３に示すように、入力ゲート電極３８の電圧を、フォト
ダイオード３２のバイアス電圧に合わせて、例えば１Ｖ
程度に調整して入力ゲートを開く。また、入力ゲート電
極３９を１０Ｖ程度の所定の電圧として、入力ゲート電
極３８の下に電位の井戸５１を形成する。
【００２１】なお、電位の井戸５１に蓄積された電子が
溢れ出さないように、蓄積電極４１の電圧は低い値とし
ておく。また、転送ゲート電極４２は、電圧を０Ｖとし
て、遮断しておく。
【００２２】上記の状態で、フォトダイオード３２の暗
電流による電子を、電位の井戸５１に所定時間蓄積させ
る。
【００２３】この後、図４に示すように、入力電極３８
の電圧を０Ｖとして遮断した状態で、入力電極３９の電
圧を５０Ｖ程度の更に高い値とし、電位の井戸５１に蓄
積された電子を、浮遊電極４０に注入する。
【００２４】図６は、図４中、Ｘ1 −Ｘ2 断面のポテン
シャル図を示す。図６に示すように、基板３３内の電位
の井戸５１中に蓄積された電子が、絶縁膜４５をトンネ
ルして、浮遊電極４０に注入されて、浮遊電極４０に保
持される。このとき注入される電子の電荷Ｑは、電位の
井戸５１に蓄積されたフォトダイオード３２の暗電流に
よる電子の量に比例する。
【００２５】なお、浮遊電極４０へ電荷を注入する方法
としては、電位の井戸５１に暗電流に対応する電荷を蓄
積した状態で、絶縁膜４５の障壁を越えるエネルギーを
持った光を照射して行う方法もある。
【００２６】上記のようにして、浮遊電極４０に暗電流
に対応する電荷を注入した後、フォトダイオード３２に
光を入射させて、撮像の動作を行う。図５は、撮像動作
時に、蓄積電極４１の下に形成した電位の井戸５２に信
号電荷を蓄積させているときの断面図を示す。蓄積電極
４１の電圧は１０Ｖ程度として、電位の井戸５２を形成
する。
【００２７】撮像動作時には、入力ゲート電極３９によ
り、フォトダイオード３２のバイアス電圧が制御される
ようにする。このため、入力ゲート電極３９の電圧を予
め定めた値とし、入力ゲート電極３８の電圧は、入力ゲ
ート電極３９の電圧よりも少し高い値にする。
【００２８】撮像動作時には、浮遊電極４０に保持され
ている電荷量に応じて、フォトダイオード３２の動作点
が変化して、暗電流量のバラツキが補正された信号電荷
が電位の井戸５２に蓄積される。
【００２９】次に、この撮像動作時の、暗電流のバラツ
キの補正について説明する。図７は、フォトダイオード
３２の特性と、入力回路の仮想トランジスタ特性の説明
図を示す。図７（Ａ）はフォトダイオード３２の電流−
電圧特性の例を示す。フォトダイオード３２は、逆バイ
アスのバイアス電圧が印加された状態で使用される。入
射光を遮断して、所定のバイアス電圧ＶP0を印加した動
作点ａ0 において流れる電流Ｉｂ0 が、暗電流である。
【００３０】図７（Ｂ）は、ｎ型領域３６を仮想のソー
ス、蓄積電極４１を仮想のドレイン、入力ゲート電極３
９を仮想のゲートとしたときの、仮想トランジスタのド
レイン電流ＩD −ゲート電圧ＶG 特性の例を示す。この
仮想トランジスタ特性の閾値電圧をＶthとする。
【００３１】実際の入力回路では、フォトダイオード３
２と仮想トランジスタが直列構成であり、フォトダイオ
ード３２の動作点は、フォトダイオード３２の電流−電
圧特性と入力回路の仮想トランジスタのドレイン電流Ｉ
D −ゲート電圧ＶG 特性とから決まる。
【００３２】図８は、仮想トランジスタの閾値Ｖthのシ
フトによるフォトダイオードの動作点の移動の説明図を
示す。図８では、暗電流の少ないフォトダイオードＰＶ
１の特性をＰF1とし、暗電流の多いフォトダイオードＰ
Ｖ２の特性をＰF2とする。また、入力回路の仮想トラン
ジスタの初期のドレイン電流−ゲート電圧特性を実線の
ＴF0とする。
【００３３】フォトダイオードＰＶ１の動作点はａ１
で、暗電流はＩｂ１となり、フォトダイオードＰＶ２の
動作点はｂ１で、暗電流はＩｂ２となる。フォトダイオ
ードＰＶ２の暗電流Ｉｂ２は、フォトダイオードＰＶ１
の暗電流Ｉｂ１の約２．５倍である。
【００３４】しかし、暗電流に対応する電荷Ｑが浮遊電
極４０に注入された後では、仮想トランジスタの閾値電
圧Ｖthがシフトする。図６に示すように、絶縁膜４４の
膜厚をｄ2 、誘電率をε2 としたとき、閾値電圧Ｖthの
シフト量ΔＶthは、下記の式で表せる。
【００３５】ΔＶth＝−Ｑ／（ε2 ／ｄ2 ） 従って、暗電流の多いフォトダイオードに接続されてい
る入力回路程、閾値電圧Ｖthが大きくシフトする。図８
では、フォトダイオードＰＶ１に接続された入力回路
で、閾値電圧がΔＶth1 シフトし、フォトダイオードＰ
Ｖ２に接続された入力回路で、閾値電圧がΔＶth2 シフ
トしている。フォトダイオードＰＶ２のシフト量ΔＶ
th2 は、フォトダイオードＰＶ１のシフト量ΔＶth1 の
約２．５倍となっている。
【００３６】この閾値電圧Ｖthのシフトにより、フォト
ダイオードＰＶ１の動作点は、ａ１からａ２に変化し、
フォトダイオードＰＶ２の動作点は、ｂ１からｂ２に変
化している。
【００３７】上記の動作点の移動に伴い、フォトダイオ
ードＰＶ１の暗電流は、Ｉｂ１からＩｂ１S になってい
るが、ほとんど変化していない。これに対して、フォト
ダイオードＰＶ２の暗電流は、Ｉｂ２からＩｂ２S に減
少している。
【００３８】上記のように、暗電流の多いフォトダイオ
ード３２程、フォトダイオード３２にかかる逆バイアス
の電圧値が低くなる方に動作点が移動して、暗電流が減
少する。従って、電荷を注入した浮遊電極４０により、
フォトダイオード３２のバイアス電圧を補正して、各フ
ォトダイオード３２の暗電流のバラツキを補正すること
ができる。
【００３９】また、フォトダイオード３２のバイアス電
圧を補正して暗電流を補正するため、蓄積電極４１下の
電荷の蓄積容量の不足による画素の欠陥や、感度の低下
を無くすことができる。
【００４０】図５に示す撮像時には、蓄積電極４１下の
電位の井戸５２には、暗電流のばらつきが補正された信
号電荷が蓄積される。
【００４１】電位の井戸５２への信号電荷の蓄積が終了
した後、転送ゲート電極４２及び転送部電極４３に蓄積
電極４１よりも高い電圧を印加して、蓄積された信号電
荷を、転送部電極４３の下の基板３３内の転送部に移
す。この後、転送ゲート電極４２を０Ｖとして転送ゲー
トを閉じ、上記転送部の電荷を、紙面と垂直方向に順次
転送する。この信号電荷の転送により、固体撮像素子の
出力信号が得られる。
【００４２】図９は固体撮像素子の出力信号の平坦化の
説明図を示す。図９（Ａ）は、浮遊電極４０に暗電流に
応じた電荷を蓄積していない場合の固体撮像素子の出力
信号を示しており、各フォトダイオードＰＶ１，ＰＶ
２，ＰＶ３，ＰＶ４・・夫々の暗電流のバラツキがその
まま出力信号に含まれている。
【００４３】これに対して、図９（Ｂ）は、浮遊電極４
０に暗電流に応じた電荷を蓄積した場合の固体撮像素子
の出力信号を示している。この場合、各フォトダイオー
ドＰＶ１，ＰＶ２，ＰＶ３，ＰＶ４・・夫々の暗電流の
バラツキが補正されている。従って、固体撮像素子の外
部回路では、暗電流のバラツキを補正する必要がなく、
従来の固体撮像素子に比べて、外部回路を簡略化でき
る。
【００４４】なお、浮遊電極４０が、他の電極から絶縁
された構造であるので、浮遊電極４０に注入された電荷
は、固体撮像素子の電源を切っても保持される。このた
め、長期に渡って暗電流の補正機能を働かせることがで
きる。
【００４５】また、必要に応じて、浮遊電極４０への電
荷の注入をやり直すこともできる。この場合、入力ゲー
ト電極３９を負の電位にして逆バイアスした状態で、更
に大きな負の電圧を印加する。又は、逆バイアスの状態
で、紫外線を照射する。これにより、浮遊電極４０に蓄
積されていた電荷を基板３３に逃がす。この後、新た
に、電荷の注入を行う。
【００４６】上記の説明では、フォトダイオード３２に
入射する光を遮断した状態で暗電流による電荷を、入力
ゲート電極３９下の電位の井戸５１に蓄積させて、蓄積
された電荷量に応じた電荷を浮遊電極４０に注入してい
る。
【００４７】別の方法としては、電流値が暗電流より少
しだけ大きくなるような光を各フォトダイオード３２に
一様に照射した状態で電荷を電位の井戸５１に蓄積させ
て、蓄積された電荷量に応じた電荷を浮遊電極４０に注
入する方法もある。この場合は、入射光量に対応する分
だけ、浮遊電極４０に注入される電荷量が多くなる。こ
のため、撮像時には、入力ゲート電極３９の電圧を、そ
の分高めに調整することで、入射光を遮断した場合と同
様に暗電流のバラツキを補正することができる。
【００４８】また、暗電流の補正と同様にして、フォト
ダイオード３２の感度のバラツキを補正することもでき
る。感度のバラツキを補正する場合は、弱い光を各フォ
トダイオード３２に一様に照射した状態で、各フォトダ
イオード３２の感度に対応する電荷を電位の井戸５１に
蓄積させる。この蓄積された電荷量に応じた電荷を浮遊
電極４０に注入する。この場合、フォトダイオード３２
の感度が高い程、浮遊電極４０に注入される電荷量が多
くなる。
【００４９】撮像時には、浮遊電極４０に注入された電
荷量に応じて、フォトダイオード３２のバイアス電圧が
補正されるため、感度のバラツキが補正される。
【００５０】なお、暗電流による電荷を蓄積電極４１の
下に形成した電位の井戸に蓄積した後、この電荷を浮遊
電極４０に注入してもよい。
【００５１】図１０は本発明の第２実施例の動作説明用
断面図を示す。図１０において、図３の第１実施例と同
一構成部分には、同一符号を付し、適宜説明を省略す
る。第２実施例では、フォトダイオード３２のバイアス
電圧印加用の入力ゲート電極３９の下に、Ｓｉ3 Ｎ4 の
絶縁膜４６とＳｉＯ2 の絶縁膜４７からなる多層の絶縁
膜が形成されている。
【００５２】第２実施例では、暗電流による電荷を電位
の井戸５１に蓄積した後、絶縁膜４６と絶縁膜４７の界
面や絶縁膜４６中の電荷のトラップに、上記蓄積された
電荷を注入して保持させる。
【００５３】図１１は、図１０中、Ｘ3 −Ｘ4 断面のポ
テンシャル図を示す。図１１に示すように、絶縁膜４６
と絶縁膜４７の界面や絶縁膜４６中の電荷のトラップ
に、基板３３内の電位の井戸５１中に蓄積された電子
が、絶縁膜４７をトンネルして注入されて、保持され
る。このとき注入される電子の電荷は、電位の井戸５１
に蓄積されたフォトダイオード３２の暗電流による電子
の量に比例する。
【００５４】絶縁膜４６と絶縁膜４７の界面及び絶縁膜
４６中の電荷のトラップに注入された電荷量に応じて、
第１実施例と同様に、フォトダイオード３２の動作点が
移動する。従って、第２実施例では、暗電流に対応した
電荷を蓄積された絶縁膜４６，４７の働きにより、第１
実施例と同様にして、撮像時に、暗電流のバラツキを補
正することができる。
【００５５】なお、暗電流による電荷を蓄積電極４１の
下に形成した電位の井戸に蓄積した後、この電荷を絶縁
膜４６，４７中のトラップに注入してもよい。
【００５６】図１２〜図１４は本発明の第３実施例の動
作説明用断面図を示す。図１２〜図１４において、図３
の第１実施例と同一構成部分には、同一符号を付し、適
宜説明を省略する。
【００５７】基板３３の表面には、ＳｉＯ２の絶縁膜３
５を介して、フォトダイオード３２のバイアス電圧調整
用の入力ゲート電極６１、蓄積電極４１、転送ゲート電
極４２、垂直ＣＣＤ１２の転送部電極４３が形成されて
いる。また、入力ゲート電極６１の下部の絶縁膜３５内
に、フォトダイオード３２のバイアス電圧を補正する機
能を持つ浮遊電極６２が形成されている。なお、基板３
３は、接地されている。
【００５８】次に、第３実施例の入力回路の動作につい
て説明する。第３実施例では、浮遊電極６２に、フォト
ダイオード３２の暗電流値に応じた電子を注入して保持
させて、これにより、フォトダイオード３２の暗電流を
補正する。
【００５９】先ず、下記のように、フォトダイオード３
２の暗電流に対応する電子を蓄積電極４１の下に形成し
た電位の井戸６５に蓄積させる。この場合、フォトダイ
オード３２には光を入射させないようにしておく。図１
２に示すように、入力ゲート電極６１の電圧を、フォト
ダイオード３２のバイアス電圧に合わせて、例えば１Ｖ
程度に調整して入力ゲートを開く。また、蓄積電極４１
の電圧を１０Ｖ程度の所定の電圧として、蓄積電極４１
の下に電位の井戸６５を形成する。なお、転送ゲート電
極４２は、電圧を０Ｖとして、遮断しておく。
【００６０】上記の状態で、フォトダイオード３２の暗
電流による電子を、電位の井戸６５に所定時間蓄積させ
る。
【００６１】この後、図１３に示すように、入力ゲート
電極６１の電圧を５０Ｖ程度の高い値とし、電位の井戸
６５に蓄積された電子を、浮遊電極６２に注入する。こ
のとき注入される電子の電荷Ｑは、電位の井戸６５に蓄
積されたフォトダイオード３２の暗電流による電子の量
に比例する。
【００６２】なお、フォトダイオード３２の耐圧が小さ
い場合には、上記の電荷の注入時に、フォトダイオード
３２のアノード側を接地から切り離しておく。
【００６３】上記のようにして、浮遊電極６２に暗電流
に対応する電荷を注入した後、フォトダイオード３２に
光を入射させて、撮像の動作を行う。図１４は、撮像動
作時に、蓄積電極４１の下に形成した電位の井戸６６に
信号電荷を蓄積させているときの断面図を示す。蓄積電
極４１の電圧は１０Ｖ程度として、電位の井戸６６を形
成する。
【００６４】撮像動作時には、入力ゲート電極６１によ
り、フォトダイオード３２のバイアス電圧が制御され
る。このとき、浮遊電極６２に注入された電荷量に応じ
て、第１実施例と同様に、フォトダイオード３２の動作
点が移動してバイアス電圧が変化する。従って、暗電流
量のバラツキが補正された信号電荷が電位の井戸６６に
蓄積される。
【００６５】上記のように、第３実施例では、暗電流に
対応した電荷を蓄積された浮遊電極６２の働きにより、
第１実施例と同様にして、撮像時に、暗電流のバラツキ
を補正することができる。
【００６６】図１５は本発明の第４実施例の動作説明用
断面図を示す。図１５において、図１２の第３実施例と
同一構成部分には、同一符号を付し、適宜説明を省略す
る。第３実施例では、フォトダイオード３２のバイアス
電圧印加用の入力ゲート電極６１の下に、Ｓｉ3 Ｎ4 の
絶縁膜６３とＳｉＯ2 の絶縁膜６４からなる多層の絶縁
膜が形成されている。
【００６７】第４実施例では、暗電流による電荷を電位
の井戸６５に蓄積した後、絶縁膜６３と絶縁膜６４の界
面や絶縁膜６３中の電荷のトラップに、上記蓄積された
電荷を注入して保持させる。
【００６８】このとき注入される電子の電荷は、電位の
井戸６５に蓄積されたフォトダイオード３２の暗電流に
よる電子の量に比例する。
【００６９】絶縁膜６３と絶縁膜６４の界面及び絶縁膜
６３中の電荷のトラップに注入された電荷量に応じて、
第３実施例と同様に、フォトダイオード３２の動作点が
移動する。従って、第４実施例では、暗電流に対応した
電荷を蓄積された絶縁膜６３，６４の働きにより、第３
実施例と同様にして、撮像時に、暗電流のバラツキを補
正することができる。
【００７０】図１６〜図１９は本発明の第５実施例の動
作説明用断面図を示す。図１６〜図１９において、図３
の第１実施例と同一構成部分には、同一符号を付し、適
宜説明を省略する。
【００７１】基板３３の表面には、ＳｉＯ２の絶縁膜３
５を介して、フォトダイオード３２のバイアス電圧調整
用の入力ゲート電極３８、蓄積電極４１、転送ゲート電
極７１、垂直ＣＣＤ１２の転送部電極４３が形成されて
いる。また、転送ゲート電極７１の下部の絶縁膜３５内
に、取り出す信号電荷の量をフォトダイオード３２の特
性に応じて補正する機能を持つ浮遊電極７２が形成され
ている。なお、基板３３は、接地されている。
【００７２】次に、第５実施例の入力回路の動作につい
て説明する。第５実施例では、浮遊電極７２に、フォト
ダイオード３２の暗電流値に応じた電子を注入して保持
させて、これにより、垂直ＣＣＤ１２の転送部に転送す
る信号電荷の量を補正する。
【００７３】先ず、下記のように、フォトダイオード３
２の暗電流に対応する電子を転送ゲート電極７１の下に
形成した電位の井戸７５に蓄積させる。この場合、フォ
トダイオード３２には光を入射させないようにしてお
く。図１６に示すように、入力ゲート電極３８の電圧
を、フォトダイオード３２のバイアス電圧に合わせて、
例えば１Ｖ程度に調整して入力ゲートを開く。また、転
送ゲート電極７１の電圧を１０Ｖ程度の所定の電圧とし
て、転送ゲート電極７１の下に電位の井戸７５を形成す
る。なお、転送部電極４３は、電圧を０Ｖとして、遮断
しておく。
【００７４】上記の状態で、フォトダイオード３２の暗
電流による電子を、電位の井戸７５に所定時間蓄積させ
る。
【００７５】この後、図１７に示すように、入力ゲート
電極３８を０Ｖとして入力ゲートを遮断した状態で、転
送ゲート電極７１の電圧を５０Ｖ程度の高い値とし、電
位の井戸７５に蓄積された電子を、浮遊電極７２に注入
する。このとき注入される電子の電荷は、電位の井戸７
５に蓄積されたフォトダイオード３２の暗電流による電
子の量に比例する。
【００７６】上記のようにして、浮遊電極７２に暗電流
に対応する電荷を注入した後、フォトダイオード３２に
光を入射させて、撮像の動作を行う。図１８、図１９
は、撮像動作時、及び蓄積した信号電荷の転送時の説明
図を示す。
【００７７】撮像時には、入力ゲート電極３８の電圧調
整により、フォトダイオード３２のバイアス電圧を所定
値にしておき、蓄積電極４１に１０Ｖ程度の所定の電圧
を印加し、転送ゲート電極７１を０Ｖとして遮断して、
信号電荷を蓄積電極４１の下の電位の井戸７６に蓄積さ
せる。
【００７８】この信号電荷の蓄積が終了した後、図１
８、図１９に示すように、各入力回路の転送ゲート電極
７１の電圧を、蓄積電極４１とほぼ同一の所定電圧にし
て、転送ゲートを開き、転送部電極４３の電圧を転送ゲ
ート電極７１よりも高い電圧とする。このとき、フォト
ダイオード３２の暗電流が仮に０であるとすると、転送
ゲート電極７１の下のポテンシャルは、蓄積電極４１の
下の電位の井戸７６の底のポテンシャルと同一になり、
電位の井戸７６に蓄積された信号電荷が、全て、転送ゲ
ートを介して、転送部に転送される。
【００７９】実際には、フォトダイオード３２の暗電流
が０でないので、暗電流の値に応じた電荷が浮遊電極７
２に注入されており、注入されている電荷量に対応する
分だけ、転送ゲート電極７１の下のポテンシャル障壁が
高くなる。このため、信号電荷の転送時に、フォトダイ
オード３２の暗電流に相当する分の電荷が、蓄積電極４
１下の電位の井戸７６に取り残されて、入射光に対応す
る信号電荷だけが、転送ゲートを介して、垂直ＣＣＤ１
２の転送部に転送される。
【００８０】図１８は、フォトダイオード３２の暗電流
が少ない場合であり、浮遊電極７２に注入されている電
荷が少なく、転送ゲート電極７１下のポテンシャル障壁
７７ａが低い。この場合、蓄積電極４１下の電位の井戸
７６に取り残される暗電流分に相当する電荷量も少な
い。
【００８１】一方、図１９は、フォトダイオード３２の
暗電流が多い場合であり、浮遊電極７２に注入されてい
る電荷が多く、転送ゲート電極７１下のポテンシャル障
壁７７ｂが高い。この場合、蓄積電極４１下の電位の井
戸７６に取り残される暗電流分に相当する電荷量も多
い。
【００８２】図２０は、第５実施例の動作説明用平面図
を示す。電位の井戸７６に取り残された電荷は、信号電
荷の転送が終わった後で、図２０中、矢印ｍ１に示すよ
うに、排出用ゲート電極７９の下の排出用ゲートを通っ
て、排出用ドレイン電極７８から排出される。
【００８３】上記のように、第５実施例では、暗電流に
対応した電荷を蓄積された浮遊電極７２の働きにより、
撮像時には、暗電流分を補正した信号電荷を転送部に転
送することができる。従って、固体撮像素子は、暗電流
分を補正した出力信号を生成することができる。また、
転送部で、暗電流により電荷が飽和して次段へ電荷が溢
れることを防ぐことができる。
【００８４】なお、暗電流による電荷を、蓄積電極４１
の下に形成した電位の井戸に蓄積した後、この電荷を浮
遊電極７２に注入してもよい。
【００８５】図２１は本発明の第６実施例の動作説明用
断面図を示す。図２１において、図１６の第５実施例と
同一構成部分には、同一符号を付し、適宜説明を省略す
る。第６実施例では、転送ゲート電極７１の下に、Ｓｉ
3 Ｎ4 の絶縁膜７３とＳｉＯ 2 の絶縁膜７４からなる多
層の絶縁膜が形成されている。
【００８６】第６実施例では、暗電流による電荷を電位
の井戸７５に蓄積した後、絶縁膜７３と絶縁膜７４の界
面や絶縁膜７３中の電荷のトラップに、上記蓄積された
電荷を注入して保持させる。
【００８７】このとき注入される電子の電荷は、電位の
井戸７５に蓄積されたフォトダイオード３２の暗電流に
よる電子の量に比例する。
【００８８】絶縁膜７３と絶縁膜７４の界面及び絶縁膜
７３中の電荷のトラップに注入された電荷量に応じて、
第５実施例と同様に、撮像時の転送ゲートのポテンシャ
ル障壁の高さが変化する。従って、第６実施例では、暗
電流に対応した電荷を蓄積された絶縁膜７３，７４の働
きにより、第５実施例と同様にして、撮像時に、暗電流
分を補正した信号電荷を転送部に転送することができ
る。
【００８９】図２２〜図２４は本発明の第７実施例の動
作説明用断面図を示す。図２２〜図２４において、図１
６の第５実施例と同一構成部分には、同一符号を付し、
適宜説明を省略する。
【００９０】第７実施例では、蓄積電極４１と転送ゲー
ト電極４２の間に、スキミングゲート電極８１を設けて
いる。また、スキミングゲート電極８１の下部の絶縁膜
３５内に、取り出す信号電荷の量をフォトダイオード３
２の特性に応じて補正する機能を持つ浮遊電極８２が形
成されている。なお、基板３３は、接地されている。
【００９１】次に、第７実施例の入力回路の動作につい
て説明する。第７実施例では、浮遊電極８２に、フォト
ダイオード３２の暗電流値に応じた電子を注入して保持
させて、これにより、垂直ＣＣＤ１２の転送部に転送す
る信号電荷の量を補正する。
【００９２】先ず、下記のように、フォトダイオード３
２の暗電流に対応する電子をスキミングゲート電極８１
の下に形成した電位の井戸８５に蓄積させる。図２２に
示すように、入力ゲート電極３８の電圧を、フォトダイ
オード３２のバイアス電圧に合わせて、調整して入力ゲ
ートを開く。蓄積電極４１は、入力ゲート電極３８とほ
ぼ同じ電圧にしておく。また、スキミングゲート電極８
１の電圧を１０Ｖ程度の所定の電圧として、スキミング
ゲート電極８１の下に電位の井戸８５を形成する。な
お、転送ゲート電極４２は、電圧を０Ｖとして、遮断し
ておく。
【００９３】上記の状態で、フォトダイオード３２の暗
電流による電子を、電位の井戸８５に所定時間蓄積させ
る。
【００９４】この後、図２３に示すように、入力ゲート
電極３８を０Ｖとして入力ゲートを遮断した状態で、ス
キミングゲート電極８１の電圧を５０Ｖ程度の高い値と
し、電位の井戸８５に蓄積された電子を、浮遊電極８２
に注入する。このとき注入される電子の電荷は、電位の
井戸８５に蓄積されたフォトダイオード３２の暗電流に
よる電子の量に比例する。
【００９５】上記のようにして、浮遊電極８２に暗電流
に対応する電荷を注入した後、フォトダイオード３２に
光を入射させて、撮像の動作を行う。図２４は、撮像動
作時、及び蓄積した信号電荷の転送時の説明図を示す。
【００９６】撮像時には、入力ゲート電極３８の電圧調
整により、フォトダイオード３２のバイアス電圧を所定
値にしておき、蓄積電極４１に１０Ｖ程度の所定の電圧
を印加し、転送ゲート電極４２を０Ｖとして遮断して、
信号電荷を蓄積電極４１の下の電位の井戸８６に蓄積さ
せる。
【００９７】この信号電荷の蓄積が終了した後、図２４
に示すように、各入力回路のスキミングゲート電極８１
の電圧を、蓄積電極４１より少し低い所定電圧にして、
スキミングゲートを開く。また、転送ゲート電極４２、
転送部電極４３の電圧をスキミングゲート電極８１より
も高い電圧とする。このとき、暗電流の値に応じた電荷
が浮遊電極８２に注入されており、注入されている電荷
量に対応する分だけ、スキミングゲート電極８１の下の
ポテンシャル障壁８７が高くなる。このため、信号電荷
の転送時に、フォトダイオード３２暗電流に相当する分
の電荷が、蓄積電極４１下の電位の井戸８６に取り残さ
れて、入射光に対応する信号電荷が、転送ゲートを介し
て、垂直ＣＣＤ１２の転送部に転送される。
【００９８】なお、電位の井戸８６に取り残された電荷
は、信号電荷の転送が終わった後で、第６実施例と同様
に排出用ドレイン電極から排出される。
【００９９】上記のように、第７実施例では、暗電流に
対応した電荷を蓄積された浮遊電極８２の働きにより、
撮像時には、暗電流分を補正した信号電荷を転送部に転
送することができる。また、撮像時に、スキミングゲー
ト電極８１を、一定の電圧とすることができるので、第
５実施例のように、パルス制御が必要な転送ゲート電極
７１の下に暗電流の補正用電極を設ける場合に比べて、
ノイズの影響を受けにくくすることができる。
【０１００】なお、暗電流による電荷を、蓄積電極４１
の下に形成した電位の井戸に蓄積した後、この電荷を浮
遊電極８２に注入してもよい。
【０１０１】図２５は本発明の第８実施例の動作説明用
断面図を示す。図２５において、図２２の第７実施例と
同一構成部分には、同一符号を付し、適宜説明を省略す
る。第８実施例では、スキミングゲート電極８１の下
に、Ｓｉ3 Ｎ4 の絶縁膜８３とＳｉＯ2 の絶縁膜８４か
らなる多層の絶縁膜が形成されている。
【０１０２】第８実施例では、暗電流による電荷を電位
の井戸８５に蓄積した後、絶縁膜８３と絶縁膜８４の界
面や絶縁膜８３中の電荷のトラップに、上記蓄積された
電荷を注入して保持させる。
【０１０３】このとき注入される電子の電荷は、電位の
井戸８５に蓄積されたフォトダイオード３２の暗電流に
よる電子の量に比例する。
【０１０４】絶縁膜８３と絶縁膜８４の界面及び絶縁膜
８３中の電荷のトラップに注入された電荷量に応じて、
第７実施例と同様に、撮像時のスキミングゲートのポテ
ンシャル障壁の高さが変化する。従って、第８実施例で
は、暗電流に対応した電荷を蓄積された絶縁膜８３，８
４の働きにより、第７実施例と同様にして、撮像時に、
暗電流分を補正した信号電荷を転送部に転送することが
できる。
【０１０５】図２６〜図２８は本発明の第９実施例の動
作説明用断面図を示す。図２６〜図２８において、図２
２の第７実施例と同一構成部分には、同一符号を付し、
適宜説明を省略する。
【０１０６】第９実施例では、蓄積電極９１と蓄積電極
９２の間に、２つの蓄積電極９１，９２を区分するよう
に、スキミングゲート電極９３を設けている。また、ス
キミングゲート電極９３の下部の絶縁膜３５内に、取り
出す信号電荷の量をフォトダイオード３２の特性に応じ
て補正する機能を持つ浮遊電極９４が形成されている。
なお、基板３３は接地されている。
【０１０７】次に、第９実施例の入力回路の動作につい
て説明する。第９実施例では、浮遊電極９４に、フォト
ダイオード３２の暗電流値に応じた電子を注入して保持
させて、これにより、垂直ＣＣＤ１２の転送部に転送す
る信号電荷の量を補正する。
【０１０８】先ず、下記のように、フォトダイオード３
２の暗電流に対応する電子をスキミングゲート電極９３
の下に形成した電位の井戸９７に蓄積させる。図２６に
示すように、入力ゲート電極３８の電圧を、フォトダイ
オード３２のバイアス電圧に合わせて、調整して入力ゲ
ートを開く。蓄積電極９１は、入力ゲート電極３８とほ
ぼ同じ電圧にしておく。また、スキミングゲート電極９
３の電圧を１０Ｖ程度の所定の電圧として、スキミング
ゲート電極９３の下に電位の井戸９７を形成する。な
お、転送ゲート電極４２は、電圧を０Ｖとして、遮断し
ておく。
【０１０９】上記の状態で、フォトダイオード３２の暗
電流による電子を、電位の井戸９７に所定時間蓄積させ
る。
【０１１０】この後、図２７に示すように、入力ゲート
電極３８を０Ｖとして入力ゲートを遮断した状態で、ス
キミングゲート電極９３の電圧を５０Ｖ程度の高い値と
し、電位の井戸９７に蓄積された電子を、浮遊電極９４
に注入する。このとき注入される電子の電荷は、電位の
井戸９７に蓄積されたフォトダイオード３２の暗電流に
よる電子の量に比例する。
【０１１１】上記のようにして、浮遊電極９４に暗電流
に対応する電荷を注入した後、フォトダイオード３２に
光を入射させて、撮像の動作を行う。図２８は、撮像動
作時の、信号電荷の蓄積の説明図を示す。
【０１１２】撮像時には、入力ゲート電極３８の電圧調
整により、フォトダイオード３２のバイアス電圧を所定
値にしておく。蓄積電極９１，９２には１０Ｖ程度の所
定の電圧を印加する。また、スキミングゲート電極９３
には、蓄積電極９１よりも所定値だけ低い電圧を印加す
る。転送ゲート電極４２は０Ｖとして遮断する。上記の
ように、各電極の電圧を設定した状態で、信号電荷を、
蓄積電極９１の下の電位の井戸９８、及び蓄積電極９２
の下の電位の井戸１００に蓄積させる。
【０１１３】この信号電荷の蓄積が終了した後、転送ゲ
ート電極４２の電圧を、蓄積電極９２より高い電圧にし
て、転送ゲートを開く。このとき、暗電流の値に応じた
電荷が浮遊電極９４に注入されており、注入されている
電荷量に対応する分だけ、スキミングゲート電極９３の
下のポテンシャル障壁９９が高くなる。このため、信号
電荷の転送時に、フォトダイオード３２の暗電流に相当
する分の電荷が、蓄積電極９１下の電位の井戸９８に取
り残されて、入射光に対応する信号電荷が、蓄積電極９
２の下の電位の井戸１００から、転送ゲートを介して、
垂直ＣＣＤ１２の転送部に転送される。
【０１１４】図２９は、第９実施例の動作説明用平面図
を示す。電位の井戸９８に取り残された電荷は、信号電
荷の転送が終わった後で、図２９中、矢印ｍ２に示すよ
うに、排出用ゲート電極７９の下の排出用ゲートを通っ
て、排出用ドレイン電極７８から排出される。
【０１１５】上記のように、第９実施例では、暗電流に
対応した電荷を蓄積された浮遊電極９４の働きにより、
撮像時には、暗電流分を補正した信号電荷を転送部に転
送することができる。
【０１１６】なお、暗電流による電荷を、蓄積電極９１
の下に形成した電位の井戸に蓄積した後、この電荷を浮
遊電極９４に注入してもよい。
【０１１７】図３０は本発明の第１０実施例の動作説明
用断面図を示す。図３０において、図２６の第９実施例
と同一構成部分には、同一符号を付し、適宜説明を省略
する。第１０実施例では、スキミングゲート電極９３の
下に、Ｓｉ3 Ｎ4 の絶縁膜９５とＳｉＯ2 の絶縁膜９６
からなる多層の絶縁膜が形成されている。
【０１１８】第１０実施例では、暗電流による電荷を電
位の井戸９７に蓄積した後、絶縁膜９５と絶縁膜９６の
界面や絶縁膜９５中の電荷のトラップに、上記蓄積され
た電荷を注入して保持させる。
【０１１９】このとき注入される電子の電荷は、電位の
井戸９７に蓄積されたフォトダイオード３２の暗電流に
よる電子の量に比例する。
【０１２０】絶縁膜９５と絶縁膜９６の界面及び絶縁膜
９５中の電荷のトラップに注入された電荷量に応じて、
第９実施例と同様に、撮像時のスキミングゲートのポテ
ンシャル障壁の高さが変化する。従って、第１０実施例
では、暗電流に対応した電荷を蓄積された絶縁膜９５，
９６の働きにより、第９実施例と同様にして、撮像時
に、暗電流分を補正した信号電荷を転送部に転送するこ
とができる。
【０１２１】図３１〜図３３は本発明の第１１実施例の
動作説明用断面図を示す。ｎ型基板１１４の表面付近
に、Ｐ型領域１１７，１１８が形成されている。Ｐ型領
域１１７は、接続電極１１５を介して接地されている。
２つのＰ型領域１１７，１１８の間に、絶縁膜１２６を
介して、ゲート電極１２０が形成されており、ゲート電
極１２０の下の絶縁膜１２６中に、浮遊電極１２１が形
成されている。
【０１２２】ゲート電極１２０は、フォトダイオード１
０２のバイアス電圧を調整するための電極であり、浮遊
電極１２１は、フォトダイオード１０２の特性に応じて
バイアス電圧を補正するための電極である。
【０１２３】Ｐ型基板１０３の表面付近に、入力ダイオ
ードを構成するｎ型領域１０６、絶縁膜１０４が形成さ
れている。このｎ型領域１０６は、ダイオード接続電極
１０７を介して、１画素に相当するフォトダイオード１
０２のカソードに接続されている。フォトダイオード１
０２のアノードは、ダイオード接続電極１１６を介し
て、Ｐ型領域１１８に接続されている。
【０１２４】基板１０３の表面には、ＳｉＯ２の絶縁膜
１０５を介して、フォトダイオード１０２のバイアス電
圧の元になる電圧を印加する入力ゲート電極１０８、蓄
積電極１１１、転送ゲート電極１１２、垂直ＣＣＤ１２
の転送部電極１１３が形成されている。
【０１２５】次に、第１１実施例の入力回路の動作につ
いて説明する。第１１実施例では、浮遊電極１２１に、
フォトダイオード１０２の暗電流値に応じた正孔を注入
して保持させて、これにより、フォトダイオード１０２
の暗電流を補正する。
【０１２６】先ず、下記のように、フォトダイオード１
０２の暗電流に対応する正孔をゲート電極１２０の下に
形成した電位の井戸１３１に蓄積させる。この場合、フ
ォトダイオード１０２には光を入射させないようにして
おく。図３１に示すように、入力ゲート電極１０８の電
圧を、フォトダイオード１０２のバイアス電圧に合わせ
て調整する。また、ゲート電極１２０の電圧を−１０Ｖ
程度の所定の電圧として、ゲート電極１２０の下に電位
の井戸１３１を形成する。
【０１２７】また、蓄積電極１１１の電圧を１０Ｖ程度
の電圧として、蓄積電極１１１の下に電位の井戸１３２
を形成する。なお、転送ゲート電極１１２は、電圧を０
Ｖとして、遮断しておく。
【０１２８】上記の状態で、フォトダイオード１０２の
暗電流による正孔を、電位の井戸１３１に所定時間蓄積
させる。
【０１２９】この後、図３２に示すように、ゲート電極
１２０の電圧を−５０Ｖ程度の高い値とし、電位の井戸
６５に蓄積された正孔を、浮遊電極１２１に注入する。
【０１３０】図３４は、図３２中、Ｘ5 −Ｘ6 断面のポ
テンシャル図を示す。図３４に示すように、基板１１４
内の電位の井戸１３１中に蓄積された正孔が、絶縁膜１
２３をトンネルして、浮遊電極１２１に注入されて、浮
遊電極１２１に保持される。このとき注入される正孔の
電荷Ｑは、電位の井戸１３１に蓄積されたフォトダイオ
ード１０２の暗電流による正孔の量に比例する。
【０１３１】なお、浮遊電極１２１への電荷の注入する
方法としては、電位の井戸１３１に暗電流に対応する電
荷を蓄積した状態で、絶縁膜１２３の障壁を越えるエネ
ルギーを持った光を照射して行う方法もある。
【０１３２】上記のようにして、浮遊電極１２１に暗電
流に対応する電荷を注入した後、フォトダイオード１０
２に光を入射させて、撮像の動作を行う。撮像動作時に
は、図３３に示すように、蓄積電極１１１を１０Ｖ程度
として、蓄積電極１１１の下に電位の井戸１３３を形成
する。この電位の井戸１３３に、信号電荷を蓄積させ
る。また、入力ゲート電極１０８は、所定の電圧とし、
ゲート電極１２０の電圧は、−１Ｖ程度の所定電圧にす
る。
【０１３３】撮像時には、浮遊電極１２１に注入された
電荷量に応じて、Ｐ型領域１１７，１１８を夫々仮想ド
レイン、仮想ソースとする仮想トランジスタの閾値電圧
が、シフトする。この仮想トランジスタの閾値電圧のシ
フトは、前記の第１実施例における閾値Ｖthのシフトと
同様のものである。
【０１３４】上記仮想トランジスタの閾値電圧のシフト
により、第１実施例と同様に、フォトダイオード１０２
の動作点が移動してバイアス電圧が変化する。従って、
暗電流量のバラツキが補正された信号電荷が電位の井戸
１３３に蓄積される。
【０１３５】上記のように、第１１実施例では、暗電流
に対応した電荷を蓄積された浮遊電極１２１の働きによ
り、第１実施例と同様にして、撮像時に、暗電流のバラ
ツキを補正することができる。
【０１３６】図３５は本発明の第１２実施例の動作説明
用断面図を示す。図３５において、図３１の第１１実施
例と同一構成部分には、同一符号を付し、適宜説明を省
略する。第１２実施例では、ゲート電極１２０の下に、
Ｓｉ3 Ｎ4 の絶縁膜１２４とＳｉＯ2 の絶縁膜１２５か
らなる多層の絶縁膜が形成されている。
【０１３７】第１２実施例では、暗電流による電荷を電
位の井戸１３１に蓄積した後、絶縁膜１２４と絶縁膜１
２５の界面や絶縁膜１２４中の電荷のトラップに、上記
蓄積された電荷を注入して保持させる。
【０１３８】このとき注入される正孔の電荷は、電位の
井戸１３１に蓄積されたフォトダイオード１０２の暗電
流による正孔の量に比例する。
【０１３９】絶縁膜１２４と絶縁膜１２５の界面及び絶
縁膜１２４中の電荷のトラップに注入された電荷量に応
じて、第１１実施例と同様に、撮像時のフォトダイオー
ドのバイアス電圧が変化する。従って、第１２実施例で
は、暗電流に対応した電荷を蓄積された絶縁膜１２４，
１２５の働きにより、第１１実施例と同様にして、撮像
時に、暗電流のバラツキを補正することができる。
【０１４０】図３６は本発明の第１３実施例の説明図を
示す。図３６は、ＴＤＩ（ＴｉｍｅＤｅｌａｙ Ａｎｄ
Ｉｎｔｅｇｒａｔｉｏｎ）機能を持つ固体撮像素子の
入力回路に、前記の各実施例で説明した暗電流の補正機
能付の入力回路を用いた例である。ＴＤＩ機能を持つ固
体撮像素子では、信号対雑音比を向上させるために、複
数のフォトダイオードから得られる同一画素についての
信号電荷を、蓄積電極で時間遅延して加算する。
【０１４１】図３６では、１画素に対して４個のフォト
ダイオード１４１1 〜１４１4 が設けられている例であ
る。入力回路には、暗電流を補正した信号電荷を出力で
きる補正機能付入力回路１４２1 〜１４２4 を設けてい
る。蓄積電極１４３では、各フォトダイオード１４１1
〜１４１4 で生成されて、各補正機能付入力回路１４２
1 〜１４２4 を介して出力された信号電荷を、時間遅延
して加算し、加算結果の信号を読出回路に供給する。
【０１４２】このＴＤＩ機能を持つ撮像素子では、フォ
トダイオード１４１1 〜１４１4 に暗電流の多いものが
含まれていると、電荷の加算途中で蓄積電極１４３の下
の電位の井戸が溢れてしまう。図３６の例では、補正機
能付入力回路１４２1 〜１４２4 を用いており、各入力
回路１４２1 〜１４２4 から出力される信号電荷は、暗
電流が補正されている。このため、蓄積電極１４３の下
の電位の井戸が溢れることが無く、ＴＤＩの段数の多い
撮像素子を実現することができる。
【０１４３】なお、上記第１実施例〜第１１実施例で
は、電子をフォトダイオードから読み出す場合について
説明したが、ホール（正孔）を読み出す構成とした場合
も、同様にして、浮遊電極に正孔を注入して保持するこ
とによって上記各実施例と同様の効果を得ることができ
る。
【０１４４】
【発明の効果】上述の如く、請求項１の発明によれば、
フォトダイオードの暗電流特性又は感度特性に応じて、
フォトダイオードのバイアス電圧を補正するため、外部
回路での演算を行うことなく、フォトダイオードの暗電
流特性又は感度特性のバラツキを補正することができ、
また、電荷の蓄積容量の不足による画素の欠陥や、感度
の低下を無くすことができる等の特長を有する。
【０１４５】請求項８の発明によれば、フォトダイオー
ドの暗電流特性又は感度特性に応じて、読み出される信
号電荷量を補正するため、外部回路での演算を行うこと
なく、フォトダイオードの暗電流特性又は感度特性のバ
ラツキを補正することができる。
【図面の簡単な説明】
【図１】本発明を適用した固体撮像素子の２次元配置例
を示す図である。
【図２】本発明を適用した固体撮像素子の２次元配置例
を示す図である。
【図３】本発明の第１実施例の動作説明用断面図であ
る。
【図４】本発明の第１実施例の動作説明用断面図であ
る。
【図５】本発明の第１実施例の動作説明用断面図であ
る。
【図６】図４中、Ｘ1 −Ｘ2 断面のポテンシャル図であ
る。
【図７】フォトダイオード特性と仮想トランジスタ特性
の説明図である。
【図８】Ｖthのシフトによる動作点の移動の説明図であ
る。
【図９】固体撮像素子の出力信号の平坦化の説明図であ
る。
【図１０】本発明の第２実施例の動作説明用断面図であ
る。
【図１１】図１０中、Ｘ3 −Ｘ4 断面のポテンシャル図
である。
【図１２】本発明の第３実施例の動作説明用断面図であ
る。
【図１３】本発明の第３実施例の動作説明用断面図であ
る。
【図１４】本発明の第３実施例の動作説明用断面図であ
る。
【図１５】本発明の第４実施例の動作説明用断面図であ
る。
【図１６】本発明の第５実施例の動作説明用断面図であ
る。
【図１７】本発明の第５実施例の動作説明用断面図であ
る。
【図１８】本発明の第５実施例の動作説明用断面図であ
る。
【図１９】本発明の第５実施例の動作説明用断面図であ
る。
【図２０】本発明の第５実施例の動作説明用平面図であ
る。
【図２１】本発明の第６実施例の動作説明用断面図であ
る。
【図２２】本発明の第７実施例の動作説明用断面図であ
る。
【図２３】本発明の第７実施例の動作説明用断面図であ
る。
【図２４】本発明の第７実施例の動作説明用断面図であ
る。
【図２５】本発明の第８実施例の動作説明用断面図であ
る。
【図２６】本発明の第９実施例の動作説明用断面図であ
る。
【図２７】本発明の第９実施例の動作説明用断面図であ
る。
【図２８】本発明の第９実施例の動作説明用断面図であ
る。
【図２９】本発明の第９実施例の動作説明用平面図であ
る。
【図３０】本発明の第１０実施例の動作説明用断面図で
ある。
【図３１】本発明の第１１実施例の動作説明用断面図で
ある。
【図３２】本発明の第１１実施例の動作説明用断面図で
ある。
【図３３】本発明の第１１実施例の動作説明用断面図で
ある。
【図３４】図３２中、Ｘ5 −Ｘ6 断面のポテンシャル図
である。
【図３５】本発明の第１２実施例の動作説明用断面図で
ある。
【図３６】本発明の第１３実施例の説明図である。
【符号の説明】
１２ 垂直ＣＣＤ １３ 水平ＣＣＤ ２２ 垂直シフトレジスタ ２３ 水平ＣＣＤ ３２ フォトダイオード ３３ Ｐ型基板 ３４，３５ 絶縁膜 ３６ ｎ型領域 ３７ ダイオード接続電極 ３８ 入力ゲート電極 ３９ 入力ゲート電極 ４０ 浮遊電極 ４１ 蓄積電極 ４２ 転送ゲート電極 ４３ 転送部電極 ４４，４５ 絶縁膜 ４６，４７ 絶縁膜 ５１，５２ 電位の井戸 ６１ 入力ゲート電極 ６２ 浮遊電極 ６３，６４ 絶縁膜 ６５，６６ 電位の井戸 ７１ 転送ゲート電極 ７２ 浮遊電極 ７３，７４ 絶縁膜 ７５，７６ 電位の井戸 ７７ａ，７７ｂ ポテンシャル障壁 ７８ 排出用ドレイン電極 ７９ 排出用ゲート電極 ８１ スキミングゲート電極 ８２ 浮遊電極 ８３，８４ 絶縁膜 ８５ 電位の井戸 ８６ 電位の井戸 ８７ ポテンシャル障壁 ９１，９２ 蓄積電極 ９３ スキミングゲート電極 ９４ 浮遊電極 ９５，９６ 絶縁膜 ９７ 電位の井戸 ９８ 電位の井戸 ９９ ポテンシャル障壁 １００ 電位の井戸 符号の名称 １０３ Ｐ型基板 １０４，１０５ 絶縁膜 １０６ ｎ型領域 １０７ ダイオード接続電極 １０８ 入力ゲート電極 １１１ 蓄積電極 １１２ 転送ゲート電極 １１３ 転送部電極 １１４ ｎ型基板 １１６ ダイオード接続電極 １１７，１１８ ｐ型領域 １２０ ゲート電極 １２１ 浮遊電極 １２２，１２３ 絶縁膜 １２４，１２５ 絶縁膜 １２６ 絶縁膜 １３１，１３２，１３３ 電位の井戸 １４１1 〜１４１4 フォトダイオード １４２1 〜１４２4 補正機能付入力回路 １４３ 蓄積電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤原 康治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 中村 裕子 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平３−290958（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/14 - 27/148 H01L 29/762 - 29/768 H04N 5/335

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 光を検知する複数個のフォトダイオード
    （３２；１０２；１４１1 〜１４１4 ）と、基板（３
    ３；１０３，１１４）上に絶縁膜（３５；１０５）を介
    して形成された、少なくとも、入力ゲート電極（３８；
    １０８）、蓄積電極（４１；１１１）、転送ゲート電極
    （４２；１１２）を含む複数の電極を有し、各フォトダ
    イオード（３２；１０２）で生じた光電荷を上記蓄積電
    極（４１；１１１）の下に蓄積した後、電子走査によっ
    て読み出す固体撮像素子において、 上記基板（３３；１１４）上に絶縁膜（３５；１２６）
    を介して形成され、上記フォトダイオード（３２；１０
    ２）のバイアス電圧の調整用電圧が印加されるバイアス
    電圧調整用電極（３９；１２０）と、 上記バイアス電圧調整用電極（３９；１２０）の下部に
    設けられ、上記フォトダイオード（３２；１０２）の暗
    電流特性又は感度特性に応じた電荷が蓄積されて、上記
    蓄積された電荷により上記フォトダイオード（３２；１
    ０２）のバイアス電圧を補正するバイアス電圧補正手段
    （４０；１２１）とを有する構成としたことを特徴とす
    る固体撮像素子。
  2. 【請求項２】 前記バイアス電圧調整用電極（３９）と
    前記バイアス電圧補正手段（４０）は、前記フォトダイ
    オード（３２）のカソード側に設けられたことを特徴と
    する請求項１記載の固体撮像素子。
  3. 【請求項３】 前記バイアス電圧調整用電極（１２０）
    と前記バイアス電圧補正手段（１２１）は、前記フォト
    ダイオード（１０２）のアノード側に設けられたことを
    特徴とする請求項１記載の固体撮像素子。
  4. 【請求項４】 前記バイアス電圧補正手段は、前記バイ
    アス電圧調整用電極（３９；１２０）下の絶縁膜（３
    ５；１２６）中に設けた浮遊電極（４０；１２１）であ
    ること特徴とする請求項２又は請求項３記載の固体撮像
    素子。
  5. 【請求項５】 前記バイアス電圧補正手段は、前記バイ
    アス電圧調整用電極（３９）下の複数の異なる絶縁膜
    （４６，４７；１２４，１２５）からなることを特徴と
    する請求項２又は請求項３記載の固体撮像素子。
  6. 【請求項６】 前記バイアス電圧調整用電極（３９）
    は、前記基板（３３）上に絶縁膜（３５）を介して形成
    された入力ゲート電極（３８）に隣接し、前記フォトダ
    イオード（３２）から離れた側に設けたことを特徴とす
    る請求項４又は請求項５記載の固体撮像素子。
  7. 【請求項７】 前記バイアス電圧調整用電極は、前記基
    板（３３）上に絶縁膜（３５）を介して形成された入力
    ゲート電極（６１）であることを特徴とする請求項４又
    は請求項５記載の固体撮像素子。
  8. 【請求項８】 光を検知する複数個のフォトダイオード
    （３２）と、基板（３３）上に絶縁膜（３５）を介して
    形成された、少なくとも、入力ゲート電極（３８）、蓄
    積電極（４１）、転送ゲート電極（７１）を含む複数の
    電極を有し、各フォトダイオード（３２）で生じた光電
    荷を上記蓄積電極（４１）に蓄積した後、電子走査によ
    って読み出す固体撮像素子において、 上記基板（３３）上に絶縁膜（３５）を介して形成さ
    れ、信号電荷の読み出しの際に信号電荷の通過を制御す
    る読み出し用ゲート電極（７１）と、 上記読み出し用ゲート電極（７１）の下部に設けられ、
    上記フォトダイオード（３２）の暗電流特性又は感度特
    性に応じた電荷が蓄積されて、上記蓄積された電荷によ
    り、読み出される信号電荷量を補正する信号電荷補正手
    段（７２）とを有する構成としたことを特徴とする固体
    撮像素子。
  9. 【請求項９】 前記信号電荷補正手段は、前記読み出し
    用ゲート電極（７１）の下の絶縁膜（３５）中に設けた
    浮遊電極（７２）であること特徴とする請求項８記載の
    固体撮像素子。
  10. 【請求項１０】 前記バイアス電圧補正手段は、前記読
    み出し用ゲート電極の下の複数の異なる絶縁膜（７３，
    ７４）からなることを特徴とする請求項８記載の固体撮
    像素子。
  11. 【請求項１１】 前記読み出し用ゲート電極は、前記基
    板（３３）上に絶縁膜（３５）を介して形成された転送
    ゲート電極（７１）であることを特徴とする請求項９又
    は請求項１０記載の固体撮像素子。
  12. 【請求項１２】 前記読み出し用ゲート電極は、前記基
    板（３３）上に絶縁膜（３５）を介して形成された蓄積
    電極（４１）と転送ゲート電極（４２）の間に、上記絶
    縁膜（３５）を介して形成されたスキミングゲート電極
    （８１）であることを特徴とする請求項９又は請求項１
    ０記載の固体撮像素子。
  13. 【請求項１３】 前記読み出し用ゲート電極は、前記基
    板（３３）上に絶縁膜（３５）を介して形成された入力
    ゲート電極（３８）に隣接して上記絶縁膜（３５）を介
    して形成された第１の蓄積電極（９１）と、上記第１の
    蓄積電極（９１）よりも出力側に上記絶縁膜（３５）を
    介して形成された第２の蓄積電極（９２）との間に設け
    たスキミングゲート電極（９３）であることを特徴とす
    る請求項９又は請求項１０記載の固体撮像素子。
  14. 【請求項１４】 複数のフォトダイオード（３２；１０
    ２；１４１1 〜１４１4 ）からの同一画素についての信
    号電荷を時間遅延して加算する手段を有することを特徴
    とする請求項１又は請求項８記載の固体撮像素子。
JP5120191A 1993-05-21 1993-05-21 固体撮像素子 Expired - Fee Related JP2747410B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5120191A JP2747410B2 (ja) 1993-05-21 1993-05-21 固体撮像素子
US08/494,758 US5623306A (en) 1993-05-21 1995-06-26 Dark current suppression for solid state image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5120191A JP2747410B2 (ja) 1993-05-21 1993-05-21 固体撮像素子

Publications (2)

Publication Number Publication Date
JPH06334165A JPH06334165A (ja) 1994-12-02
JP2747410B2 true JP2747410B2 (ja) 1998-05-06

Family

ID=14780167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5120191A Expired - Fee Related JP2747410B2 (ja) 1993-05-21 1993-05-21 固体撮像素子

Country Status (2)

Country Link
US (1) US5623306A (ja)
JP (1) JP2747410B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2318473B (en) * 1996-10-17 2000-11-29 Sony Corp Solid state imaging device,signal processing method and camera
US7397506B2 (en) * 1998-08-06 2008-07-08 Intel Corporation Reducing the effect of noise in an imaging system
US6525769B1 (en) 1998-12-30 2003-02-25 Intel Corporation Method and apparatus to compensate for dark current in an imaging device
JP4300635B2 (ja) * 1999-07-22 2009-07-22 コニカミノルタホールディングス株式会社 固体撮像装置
FR2798994A1 (fr) * 1999-09-24 2001-03-30 Commissariat Energie Atomique Dispositif et procede de lecture de circuit detecteur de rayonnement
JP2003209665A (ja) * 2002-01-16 2003-07-25 Fuji Photo Film Co Ltd 画像読取方法および画像記録読取装置
KR20030096659A (ko) * 2002-06-17 2003-12-31 삼성전자주식회사 이미지 센서의 화소 어레이 영역, 그 구조체 및 그 제조방법
JP4403687B2 (ja) * 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
US7973836B2 (en) * 2004-10-28 2011-07-05 Omnivision Technologies, Inc. Camera, image sensor, and method for decreasing undesirable dark current
KR100614653B1 (ko) * 2004-11-18 2006-08-22 삼성전자주식회사 백점 및 오버플로우의 문제없이 글로벌 노출이 가능한씨모스 이미지 센서 및 그 제조 방법
JP4944579B2 (ja) * 2005-11-14 2012-06-06 パナソニック株式会社 空間情報の検出装置
US7813586B2 (en) * 2006-08-07 2010-10-12 Mela Sciences, Inc. Reducing noise in digital images
US20080136945A1 (en) * 2006-12-06 2008-06-12 Altasens, Inc. Apparatus and method for reducing dark current
KR101468546B1 (ko) * 2008-02-11 2014-12-03 삼성전자 주식회사 이미지 센서의 구동 방법
FR3071103B1 (fr) * 2017-09-11 2019-10-04 Continental Automotive France Pixel photosensible et capteur d'image associe

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5750177A (en) * 1980-09-10 1982-03-24 Toshiba Corp Drive system for solid-state image sensor
US4496982A (en) * 1982-05-27 1985-01-29 Rca Corporation Compensation against field shading in video from field-transfer CCD imagers
FR2557372B1 (fr) * 1983-12-27 1986-04-11 Thomson Csf Procede d'ebasage d'un dispositif photosensible a l'etat solide
US4995061A (en) * 1987-12-17 1991-02-19 Texas Instruments Incorporated Two-phase CCD imager cell for TV interlace operation
JPH02194667A (ja) * 1989-01-24 1990-08-01 Fujitsu Ltd 超伝導トランジスタおよびその製造方法
US4959701A (en) * 1989-05-01 1990-09-25 Westinghouse Electric Corp. Variable sensitivity floating gate photosensor
DE4020007C2 (de) * 1989-06-22 1994-09-29 Nippon Telegraph & Telephone Nichtflüchtiger Speicher
US5262871A (en) * 1989-11-13 1993-11-16 Rutgers, The State University Multiple resolution image sensor
US5270559A (en) * 1990-10-15 1993-12-14 California Institute Of Technology Method and apparatus for making highly accurate potential well adjustments in CCD's

Also Published As

Publication number Publication date
US5623306A (en) 1997-04-22
JPH06334165A (ja) 1994-12-02

Similar Documents

Publication Publication Date Title
US9819882B2 (en) Global shutter high dynamic range sensor
JP2747410B2 (ja) 固体撮像素子
US7105371B2 (en) Method of acquiring an image from an optical structure having pixels with dedicated readout circuits
US7271835B2 (en) Solid-state image pickup device and device driving control method for solid-state image pickup
US8031250B2 (en) Solid-state imaging device and method of driving the same
US7696597B2 (en) Split transfer gate for dark current suppression in an imager pixel
US8183604B2 (en) Solid state image pickup device inducing an amplifying MOS transistor having particular conductivity type semiconductor layers, and camera using the same device
TWI478331B (zh) 具有減少暈光及電遮光器之背側照射式影像感測器
CN107180844B (zh) 一种复合介质栅电容耦合变增益光敏探测器及其工作方法
CN102544039B (zh) 基于复合介质栅mosfet光敏探测器源漏浮空编程方法
WO2014083730A1 (ja) 固体撮像装置およびその駆動方法
US9905608B1 (en) EMCCD image sensor with stable charge multiplication gain
JP2001345440A (ja) 電磁波検出装置
US20190281238A1 (en) Double source follower hdr pixel
US20130063631A1 (en) Solid-state imaging apparatus and camera
US9780138B2 (en) Three level transfer gate
US20130193307A1 (en) System, method, and device for suppression of dark current
US9184192B2 (en) Radiation detector and method having a source follower arrangement formed by a source follower input transistor and a bias current portion via a bias line select transistor
TWI708923B (zh) 在三個部分具有儲存節點的高動態範圍影像感測器
US6972995B1 (en) Imaging cell with a non-volatile memory that provides a long integration period and method of operating the imaging cell
JP3246034B2 (ja) フォトセンサ及びフォトセンサの駆動方法
Stefanov et al. Electron multiplying low-voltage CCD with increased gain
JP3246062B2 (ja) フォトセンサシステム
JP2017103429A (ja) 撮像装置、および、撮像システム
CN117716502A (zh) 摄像装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980203

LAPS Cancellation because of no payment of annual fees