JP3246034B2 - フォトセンサ及びフォトセンサの駆動方法 - Google Patents
フォトセンサ及びフォトセンサの駆動方法Info
- Publication number
- JP3246034B2 JP3246034B2 JP04212493A JP4212493A JP3246034B2 JP 3246034 B2 JP3246034 B2 JP 3246034B2 JP 04212493 A JP04212493 A JP 04212493A JP 4212493 A JP4212493 A JP 4212493A JP 3246034 B2 JP3246034 B2 JP 3246034B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- region
- photosensor
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、フォトセンサ及びフォ
トセンサの駆動方法に関し、詳しくは、電荷トラップに
よるヒステリシス特性を有し照射光の照度を正確に検出
するフォトセンサ及びそのフォトセンサの駆動方法に関
する。
トセンサの駆動方法に関し、詳しくは、電荷トラップに
よるヒステリシス特性を有し照射光の照度を正確に検出
するフォトセンサ及びそのフォトセンサの駆動方法に関
する。
【０００２】
【従来の技術】従来、フォトセンサシステムは、通常、
フォトダイオードやＴＦＴ（Thin Film Transistor）
をその受光素子（フォトセンサ）として使用し、複数の
フォトセンサをマトリックス状に配列している。各フォ
トセンサは、照射された光の量に応じた電荷を発生し、
この電荷量を見ることにより輝度を検出している。そし
て、従来のフォトセンサシステムは、このマトリックス
状に配列されたフォトセンサに、水平走査回路及び垂直
走査回路から走査電圧を印加して、各フォトセンサの電
荷量を検出している。
フォトダイオードやＴＦＴ（Thin Film Transistor）
をその受光素子（フォトセンサ）として使用し、複数の
フォトセンサをマトリックス状に配列している。各フォ
トセンサは、照射された光の量に応じた電荷を発生し、
この電荷量を見ることにより輝度を検出している。そし
て、従来のフォトセンサシステムは、このマトリックス
状に配列されたフォトセンサに、水平走査回路及び垂直
走査回路から走査電圧を印加して、各フォトセンサの電
荷量を検出している。
【０００３】ところが、このような従来のフォトセンサ
は、閉回路が形成されていると、発生した電荷が電流と
して放出されるため、従来、各フォトセンサ毎にフォト
センサとは別に選択トランジスタを形成して接続し、こ
の選択トランジスタを上記水平走査回路及び垂直走査回
路で駆動することにより、各フォトセンサ毎の電荷量を
検出している。
は、閉回路が形成されていると、発生した電荷が電流と
して放出されるため、従来、各フォトセンサ毎にフォト
センサとは別に選択トランジスタを形成して接続し、こ
の選択トランジスタを上記水平走査回路及び垂直走査回
路で駆動することにより、各フォトセンサ毎の電荷量を
検出している。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のフォトセンサにあっては、各フォトセンサに
蓄積された電荷を搬送して、増幅した後、Ａ／Ｄ変換し
ていたため、電荷の搬送時にノイズが重畳され、このノ
イズの影響を除去するために周辺回路が複雑になり、フ
ォトセンサシステム自体が大型化するとともに、Ｓ／Ｎ
比が小さく、照射光の照度を正確に検出することができ
ず、諧調表示が不正確になるという問題があった。
うな従来のフォトセンサにあっては、各フォトセンサに
蓄積された電荷を搬送して、増幅した後、Ａ／Ｄ変換し
ていたため、電荷の搬送時にノイズが重畳され、このノ
イズの影響を除去するために周辺回路が複雑になり、フ
ォトセンサシステム自体が大型化するとともに、Ｓ／Ｎ
比が小さく、照射光の照度を正確に検出することができ
ず、諧調表示が不正確になるという問題があった。
【０００５】そこで、本発明は、フォトセンサをヒステ
リシス特性を有するトランジスタ薄膜により形成するこ
とにより、増幅機能を有し、高精度で、小型化すること
ができるとともに、画素を高密度化させることのできる
フォトセンサを提供するとともに、このフォトセンサの
駆動方法を提供することを目的としている。
リシス特性を有するトランジスタ薄膜により形成するこ
とにより、増幅機能を有し、高精度で、小型化すること
ができるとともに、画素を高密度化させることのできる
フォトセンサを提供するとともに、このフォトセンサの
駆動方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】本発明のフォトセンサ
は、チャネル領域、ソース領域及びドレイン領域を有す
るシリコン層と、前記チャネル領域上に形成され電荷ト
ラップによるヒステリシス特性を有する電荷トラップ層
と、前記チャネル領域の略中央部上に形成された透明な
ゲート電極と、前記ゲート電極を挟んで前記チャネル領
域の両側を覆うように形成され、前記ソース領域及び前
記ドレイン領域に対して前記ゲート電極を負電位にした
状態にして光強度に応じて電荷トラップ層中に正孔をト
ラップする際に、前記ソース領域及び前記ドレイン領域
に対して同電位となる制御電極と、を備えることによ
り、上記目的を達成している。
は、チャネル領域、ソース領域及びドレイン領域を有す
るシリコン層と、前記チャネル領域上に形成され電荷ト
ラップによるヒステリシス特性を有する電荷トラップ層
と、前記チャネル領域の略中央部上に形成された透明な
ゲート電極と、前記ゲート電極を挟んで前記チャネル領
域の両側を覆うように形成され、前記ソース領域及び前
記ドレイン領域に対して前記ゲート電極を負電位にした
状態にして光強度に応じて電荷トラップ層中に正孔をト
ラップする際に、前記ソース領域及び前記ドレイン領域
に対して同電位となる制御電極と、を備えることによ
り、上記目的を達成している。
【０００７】この場合、前記一対の制御電極は、例え
ば、請求項２に記載するように、透明材料により一体的
に形成されていてもよい。
ば、請求項２に記載するように、透明材料により一体的
に形成されていてもよい。
【０００８】また、前記シリコン層は、例えば、請求項
３に記載するように、多結晶シリコンで形成されていて
もよい。
３に記載するように、多結晶シリコンで形成されていて
もよい。
【０００９】さらに、このフォトセンサは、例えば、請
求項４に記載するように、前記シリコン層上にアモルフ
ァスシリコン層をさらに積層し、該アモルファスシリコ
ン層上に前記電荷トラップ層を形成してもよい。
求項４に記載するように、前記シリコン層上にアモルフ
ァスシリコン層をさらに積層し、該アモルファスシリコ
ン層上に前記電荷トラップ層を形成してもよい。
【００１０】前記電荷トラップ層は、例えば、請求項５
に記載するように、その組成比においてシリコンが化学
量論比よりも大きい窒化シリコンで形成された層を有し
ていてもよい。
に記載するように、その組成比においてシリコンが化学
量論比よりも大きい窒化シリコンで形成された層を有し
ていてもよい。
【００１１】本発明のフォトセンサの駆動方法は、チャ
ネル領域、ソース領域及びドレイン領域を有するシリコ
ン層と、前記チャネル領域上に形成された電荷トラップ
層と、前記チャネル領域の略中央部上に形成された透明
なゲート電極と、前記ゲート電極を挟んで前記チャネル
領域の両側を覆うように形成された一対の制御電極と、
を備えたフォトセンサの駆動方法であって、前記ソース
領域及び前記ドレイン領域に対して前記ゲート電極及び
前記制御電極を正電位にして前記電荷トラップ層に電子
をトラップする第１ステップと、前記ソース領域及び前
記ドレイン領域に対して前記制御電極を同電位にし、前
記ゲート電極を負電位にした状態で、前記ゲート電極を
介して前記シリコン層に光を照射して前記電荷トラップ
層中の電子を光強度に応じて正孔に置換する第２ステッ
プと、前記ソース領域及び前記ドレイン領域に対して前
記制御電極を正電位にした状態で、前記ゲート電極を負
電位にしてドレイン電流を得る第３ステップと、を実行
することより、上記目的を達成している。
ネル領域、ソース領域及びドレイン領域を有するシリコ
ン層と、前記チャネル領域上に形成された電荷トラップ
層と、前記チャネル領域の略中央部上に形成された透明
なゲート電極と、前記ゲート電極を挟んで前記チャネル
領域の両側を覆うように形成された一対の制御電極と、
を備えたフォトセンサの駆動方法であって、前記ソース
領域及び前記ドレイン領域に対して前記ゲート電極及び
前記制御電極を正電位にして前記電荷トラップ層に電子
をトラップする第１ステップと、前記ソース領域及び前
記ドレイン領域に対して前記制御電極を同電位にし、前
記ゲート電極を負電位にした状態で、前記ゲート電極を
介して前記シリコン層に光を照射して前記電荷トラップ
層中の電子を光強度に応じて正孔に置換する第２ステッ
プと、前記ソース領域及び前記ドレイン領域に対して前
記制御電極を正電位にした状態で、前記ゲート電極を負
電位にしてドレイン電流を得る第３ステップと、を実行
することより、上記目的を達成している。
【００１２】
【作用】本発明によれば、フォトセンサは、チャネル領
域、ソース領域及びドレイン領域を有するシリコン層の
該チャネル領域上に電荷トラップによるヒステリシス特
性を有する電荷トラップ層が形成され、このチャネル領
域の略中央部上に透明なゲート電極が形成されるととも
に、このゲート電極を挟んでゲート電極の両側に一対の
制御電極が形成されている。
域、ソース領域及びドレイン領域を有するシリコン層の
該チャネル領域上に電荷トラップによるヒステリシス特
性を有する電荷トラップ層が形成され、このチャネル領
域の略中央部上に透明なゲート電極が形成されるととも
に、このゲート電極を挟んでゲート電極の両側に一対の
制御電極が形成されている。
【００１３】したがって、ソース領域及びドレイン領域
に対してゲート電極及び制御電極を正電位にして電荷ト
ラップ層に電子をトラップさせた後、ソース領域及びド
レイン領域に対して制御電極を同電位にしゲート電極を
負電位にした状態で、ゲート電極を介してシリコン層に
光を照射すると、電荷トラップ層中の電子を光強度に応
じて正孔に置換させることができ、次いで、ソース領域
及びドレイン領域に対して制御電極を正電位にした状態
で、ゲート電極を負電位にすると、ドレイン電流を取り
出すことができる。その結果、フォトセンサを増幅率が
高く、高精度で、小型のものとすることができる。
に対してゲート電極及び制御電極を正電位にして電荷ト
ラップ層に電子をトラップさせた後、ソース領域及びド
レイン領域に対して制御電極を同電位にしゲート電極を
負電位にした状態で、ゲート電極を介してシリコン層に
光を照射すると、電荷トラップ層中の電子を光強度に応
じて正孔に置換させることができ、次いで、ソース領域
及びドレイン領域に対して制御電極を正電位にした状態
で、ゲート電極を負電位にすると、ドレイン電流を取り
出すことができる。その結果、フォトセンサを増幅率が
高く、高精度で、小型のものとすることができる。
【００１４】
【実施例】以下、本発明を実施例に基づいて説明する。
【００１５】図１〜図５は、本発明のフォトセンサ及び
フォトセンサの駆動方法の一実施例を示す図である。
フォトセンサの駆動方法の一実施例を示す図である。
【００１６】図１は、そのフォトセンサ１の側面断面図
であり、フォトセンサ１は、ガラス等からなる絶縁性基
板２上に形成されたシリコン層３を有する。
であり、フォトセンサ１は、ガラス等からなる絶縁性基
板２上に形成されたシリコン層３を有する。
【００１７】シリコン層３は、キャリア移動層１０ａと
キャリア発生層１０ｂから構成されており、キャリア移
動層１０ａは、その中央部に形成されたチャネル領域４
と、チャネル領域４を挟んだ両側に形成されたＮ+ 拡散
領域５、６を有している。このキャリア移動層１０ａ
は、多結晶シリコンで形成されており、Ｎ+ 拡散層５、
６は、例えば、リン等のドーパントを拡散することによ
り形成されている。
キャリア発生層１０ｂから構成されており、キャリア移
動層１０ａは、その中央部に形成されたチャネル領域４
と、チャネル領域４を挟んだ両側に形成されたＮ+ 拡散
領域５、６を有している。このキャリア移動層１０ａ
は、多結晶シリコンで形成されており、Ｎ+ 拡散層５、
６は、例えば、リン等のドーパントを拡散することによ
り形成されている。
【００１８】キャリア発生層１０ｂは、上記チャネル領
域４の略中央部上に配置されており、光吸収係数の高い
アモルファスシリコンで形成されている。
域４の略中央部上に配置されており、光吸収係数の高い
アモルファスシリコンで形成されている。
【００１９】キャリア移動層１０ａを挟んで該キャリア
移動層１０ａ上に所定の間隔を有して相対向する位置に
ソース電極（Ｓ）７及びドレイン電極（Ｄ）８が形成さ
れており、これらソース電極（Ｓ）７及びドレイン電極
（Ｄ）８は、前記キャリア移動層１０ａのＮ+ 拡散領域
５、６に接続されている。そして、このソース電極
（Ｓ）７及びドレイン電極（Ｄ）８と前記絶縁性基板２
との間には、絶縁膜９が形成されており、絶縁膜９は、
例えば、窒化シリコンにより形成されている。
移動層１０ａ上に所定の間隔を有して相対向する位置に
ソース電極（Ｓ）７及びドレイン電極（Ｄ）８が形成さ
れており、これらソース電極（Ｓ）７及びドレイン電極
（Ｄ）８は、前記キャリア移動層１０ａのＮ+ 拡散領域
５、６に接続されている。そして、このソース電極
（Ｓ）７及びドレイン電極（Ｄ）８と前記絶縁性基板２
との間には、絶縁膜９が形成されており、絶縁膜９は、
例えば、窒化シリコンにより形成されている。
【００２０】また、キャリア発生層１０ｂ上には、電荷
トラップ層１１が形成されており、電荷トラップ層１１
は、光透過性を有する窒化シリコン、特に、そのＳｉ／
Ｎ組成比が化学量論比（Ｓｉ／Ｎ＝０．７５）よりも大
きな値、例えば、Ｓｉ／Ｎ組成比が０．８５以上のいわ
ゆるＳｉリッチの窒化シリコンで形成されている。
トラップ層１１が形成されており、電荷トラップ層１１
は、光透過性を有する窒化シリコン、特に、そのＳｉ／
Ｎ組成比が化学量論比（Ｓｉ／Ｎ＝０．７５）よりも大
きな値、例えば、Ｓｉ／Ｎ組成比が０．８５以上のいわ
ゆるＳｉリッチの窒化シリコンで形成されている。
【００２１】Ｓｉリッチな窒化シリコンは、電荷トラッ
プ作用を有し、書込時と消去時にしきい値電圧を変動す
る。この電圧−電流特性は、ヒステリシスループを描
き、この状態は印加電圧を取り除いても維持されるの
で、不揮発性メモリトランジスタを構成することが可能
である。この詳細は、特開平２−１１９１８３号公報に
開示されている。
プ作用を有し、書込時と消去時にしきい値電圧を変動す
る。この電圧−電流特性は、ヒステリシスループを描
き、この状態は印加電圧を取り除いても維持されるの
で、不揮発性メモリトランジスタを構成することが可能
である。この詳細は、特開平２−１１９１８３号公報に
開示されている。
【００２２】そして、シリコン層３及び電荷トラップ層
１１を覆うように、光透過性を有するゲート絶縁膜１２
が形成されており、ゲート絶縁膜１２は、通常の化学量
論比の窒化シリコンで形成されている。
１１を覆うように、光透過性を有するゲート絶縁膜１２
が形成されており、ゲート絶縁膜１２は、通常の化学量
論比の窒化シリコンで形成されている。
【００２３】このゲート絶縁膜１２内であって、前記電
荷トラップ層１１の上部には、ゲート電極１３が形成さ
れており、ゲート電極（Ｇ）１３は、例えば、透明導電
膜（ＩＴＯ）で形成されている。
荷トラップ層１１の上部には、ゲート電極１３が形成さ
れており、ゲート電極（Ｇ）１３は、例えば、透明導電
膜（ＩＴＯ）で形成されている。
【００２４】また、ゲート電極（Ｇ）１３の両側の上記
チャネル層４の上部には、前記ゲート絶縁膜１２を挟ん
で制御電極（ＧＣ）１４が形成されており、制御電極
（ＧＣ）１４は、ゲート電極（Ｇ）１３と同様に、例え
ば、透明導電膜（ＩＴＯ）で形成されている。このゲー
ト電極（Ｇ）１３の両側の制御電極（ＧＣ）１４は、ゲ
ート電極（Ｇ）１３の上部を覆うように連続して、一体
的に形成されており、このように制御電極（ＧＣ）１４
をゲート電極（Ｇ）１３を覆うように形成することによ
り、フォトセンサ１の形成面積を小さくすることがで
き、画素密度を向上させることができる。
チャネル層４の上部には、前記ゲート絶縁膜１２を挟ん
で制御電極（ＧＣ）１４が形成されており、制御電極
（ＧＣ）１４は、ゲート電極（Ｇ）１３と同様に、例え
ば、透明導電膜（ＩＴＯ）で形成されている。このゲー
ト電極（Ｇ）１３の両側の制御電極（ＧＣ）１４は、ゲ
ート電極（Ｇ）１３の上部を覆うように連続して、一体
的に形成されており、このように制御電極（ＧＣ）１４
をゲート電極（Ｇ）１３を覆うように形成することによ
り、フォトセンサ１の形成面積を小さくすることがで
き、画素密度を向上させることができる。
【００２５】そして、図示しないが、これら制御電極
（ＧＣ）１４、ソース電極（Ｓ）７、ドレイン電極
（Ｄ）８及びその他の各部を覆うように、窒化シリコン
からなる透明なオーバーコート膜が形成されている。
（ＧＣ）１４、ソース電極（Ｓ）７、ドレイン電極
（Ｄ）８及びその他の各部を覆うように、窒化シリコン
からなる透明なオーバーコート膜が形成されている。
【００２６】このフォトセンサ１は、通常の成膜技術、
例えば、真空蒸着法、スパッタ法あるいはプラズマＣＶ
Ｄ法等により形成することができ、この場合、前記絶縁
膜９とゲート絶縁膜１２とを、同じ材料により形成する
と、フォトセンサ１の製造の簡素化を図ることができ
る。また各膜厚は、適宜設定されるが、電荷トラップ層
１１としては、例えば、２０００オングストロームに形
成されている。
例えば、真空蒸着法、スパッタ法あるいはプラズマＣＶ
Ｄ法等により形成することができ、この場合、前記絶縁
膜９とゲート絶縁膜１２とを、同じ材料により形成する
と、フォトセンサ１の製造の簡素化を図ることができ
る。また各膜厚は、適宜設定されるが、電荷トラップ層
１１としては、例えば、２０００オングストロームに形
成されている。
【００２７】次に、作用を説明する。
【００２８】フォトセンサ１は、以下の手順で駆動する
ことにより、増幅機能及び選択トランジスタ機能を備え
たフォトセンサとして利用することができる。
ことにより、増幅機能及び選択トランジスタ機能を備え
たフォトセンサとして利用することができる。
【００２９】すなわち、まず、図２に示すように、フォ
トセンサ１を、そのソース電極（Ｓ）７及びドレイン電
極（Ｄ）８に対して、ゲート電極（Ｇ）１３及び制御電
極（ＧＣ）１４が正電位となるようにバイアスする。例
えば、ソース電極（Ｓ）７及びドレイン電極（Ｄ）８間
に０［Ｖ］を、ゲート電極（Ｇ）１３に＋２０［Ｖ］
を、そして制御電極（ＧＣ）１４に＋２０［Ｖ］の電圧
を印加する。このようにすると、チャネル領域４に電子
が注入され、チャネル領域４は、強いエンハンスメント
型となる。このチャネル領域４に注入される電子は、図
２に示すように、制御電極１４を通してキャリア移動層
１０ａのＮ+ 拡散領域５、６から供給される。チャネル
領域４に注入された電子は、電荷トラップ層１１が上述
のようにＳｉリッチとなっていることから、キャリア発
生層１０を通して電荷トラップ層１１にトラップされ
る。したがって、キャリア移動層１０ａのチャネル領域
４にｎチャネルが形成されてリセット状態となる。電荷
トラップ層１１の膜厚が２０００オングストロームの場
合、ゲート電圧ＶG 及び制御電圧ＶGCを＋２０［Ｖ］
とすると、上記電子は、１００マイクロ秒程度の短時間
で電荷トラップ層１１にトラップされた。
トセンサ１を、そのソース電極（Ｓ）７及びドレイン電
極（Ｄ）８に対して、ゲート電極（Ｇ）１３及び制御電
極（ＧＣ）１４が正電位となるようにバイアスする。例
えば、ソース電極（Ｓ）７及びドレイン電極（Ｄ）８間
に０［Ｖ］を、ゲート電極（Ｇ）１３に＋２０［Ｖ］
を、そして制御電極（ＧＣ）１４に＋２０［Ｖ］の電圧
を印加する。このようにすると、チャネル領域４に電子
が注入され、チャネル領域４は、強いエンハンスメント
型となる。このチャネル領域４に注入される電子は、図
２に示すように、制御電極１４を通してキャリア移動層
１０ａのＮ+ 拡散領域５、６から供給される。チャネル
領域４に注入された電子は、電荷トラップ層１１が上述
のようにＳｉリッチとなっていることから、キャリア発
生層１０を通して電荷トラップ層１１にトラップされ
る。したがって、キャリア移動層１０ａのチャネル領域
４にｎチャネルが形成されてリセット状態となる。電荷
トラップ層１１の膜厚が２０００オングストロームの場
合、ゲート電圧ＶG 及び制御電圧ＶGCを＋２０［Ｖ］
とすると、上記電子は、１００マイクロ秒程度の短時間
で電荷トラップ層１１にトラップされた。
【００３０】このリセット状態から、図３に示すよう
に、ソース電極（Ｓ）７及びドレイン電極（Ｄ）８に対
して、ゲート電極（Ｇ）１３を負電位にし、制御電極
（ＧＣ）１４を同電位にバイアスする。例えば、ソース
電極（Ｓ）７及びドレイン電極（Ｄ）８に＋２０［Ｖ］
を、制御電極（ＧＣ）１４に＋２０［Ｖ］を、そしてゲ
ート電極（Ｇ）１３に０［Ｖ］を印加すると、フォトセ
ンサ１は、センス状態となり、この状態で、ゲート電極
（Ｇ）１３側から光（図４中、矢印で表示している。）
を照射すると、照射光は、制御電極（ＧＣ）１４、ゲー
ト電極（Ｇ）１３、ゲート絶縁膜１２及び電荷トラップ
層１１を透過して、キャリア発生層１０ｂに照射され
る。キャリア発生層１０ｂでは、光が照射されると、図
３に示すように、照射光の照度に対応した量の電子−正
孔対が発生し、このキャリア発生層１０ｂに発生した電
子−正孔対のうち、電子は、キャリア移動層１０ａのＮ
+ 拡散領域５、６に移動し、正孔は、電荷トラップ層１
１に取り込まれて、リセット時にトラップされた電子と
置換される。つまり、光照射の時点から光照射により発
生した電子−正孔対の正孔が、順次電荷トラップ層１１
に取り込まれ、電荷トラップ層１１にトラップされてい
る電子と置換されて、しきい値はデプリーション型の方
向へ変化することとなる。この場合、電荷トラップ層１
１は、ヒステリシス特性を有しているので、電荷トラッ
プ層１１に取り込まれた電荷は、リセットしない限り保
持される。その結果、光照射時点からセンス時間終了ま
での光照射量、すなわち総露光量に応じて、フォトセン
サ１のしきい値電圧Ｖthが変化するので、僅かな光照射
量の変化でも、充分に検出することができる。
に、ソース電極（Ｓ）７及びドレイン電極（Ｄ）８に対
して、ゲート電極（Ｇ）１３を負電位にし、制御電極
（ＧＣ）１４を同電位にバイアスする。例えば、ソース
電極（Ｓ）７及びドレイン電極（Ｄ）８に＋２０［Ｖ］
を、制御電極（ＧＣ）１４に＋２０［Ｖ］を、そしてゲ
ート電極（Ｇ）１３に０［Ｖ］を印加すると、フォトセ
ンサ１は、センス状態となり、この状態で、ゲート電極
（Ｇ）１３側から光（図４中、矢印で表示している。）
を照射すると、照射光は、制御電極（ＧＣ）１４、ゲー
ト電極（Ｇ）１３、ゲート絶縁膜１２及び電荷トラップ
層１１を透過して、キャリア発生層１０ｂに照射され
る。キャリア発生層１０ｂでは、光が照射されると、図
３に示すように、照射光の照度に対応した量の電子−正
孔対が発生し、このキャリア発生層１０ｂに発生した電
子−正孔対のうち、電子は、キャリア移動層１０ａのＮ
+ 拡散領域５、６に移動し、正孔は、電荷トラップ層１
１に取り込まれて、リセット時にトラップされた電子と
置換される。つまり、光照射の時点から光照射により発
生した電子−正孔対の正孔が、順次電荷トラップ層１１
に取り込まれ、電荷トラップ層１１にトラップされてい
る電子と置換されて、しきい値はデプリーション型の方
向へ変化することとなる。この場合、電荷トラップ層１
１は、ヒステリシス特性を有しているので、電荷トラッ
プ層１１に取り込まれた電荷は、リセットしない限り保
持される。その結果、光照射時点からセンス時間終了ま
での光照射量、すなわち総露光量に応じて、フォトセン
サ１のしきい値電圧Ｖthが変化するので、僅かな光照射
量の変化でも、充分に検出することができる。
【００３１】また、このセンス状態において、光照射が
ない時には、ソース電極（Ｓ）７及びドレイン電極
（Ｄ）８に対して、制御電極（ＧＣ）１４の電位が同電
位となっているので、ゲート電極（Ｇ）１３が負電位で
あっても、光照射がないときには、Ｎ+ 拡散層５、６か
らは正孔がほとんど供給されない。その結果、しきい値
電圧Ｖthが、ほとんど変化せず、光照射量を高感度で検
出することができる。
ない時には、ソース電極（Ｓ）７及びドレイン電極
（Ｄ）８に対して、制御電極（ＧＣ）１４の電位が同電
位となっているので、ゲート電極（Ｇ）１３が負電位で
あっても、光照射がないときには、Ｎ+ 拡散層５、６か
らは正孔がほとんど供給されない。その結果、しきい値
電圧Ｖthが、ほとんど変化せず、光照射量を高感度で検
出することができる。
【００３２】読出時は、図４に示すように、ソース電極
（Ｓ）７及びドレイン電極（Ｄ）８に対して制御電極
（ＧＣ）１４を正電位にした状態で、ゲート電極（Ｇ）
１３を負電位にする。例えば、ソース電極（Ｓ）７に０
［Ｖ］、ドレイン電極（Ｄ）８に＋５［Ｖ］を、ゲート
電極（Ｇ）１３に０［Ｖ］を、そして制御電極（ＧＣ）
１４に＋１０［Ｖ］を印加することにより、光照射量に
対応した大きさのドレイン電流ＩDS、すなわちチャネル
電流を増幅して読み出すことができる。
（Ｓ）７及びドレイン電極（Ｄ）８に対して制御電極
（ＧＣ）１４を正電位にした状態で、ゲート電極（Ｇ）
１３を負電位にする。例えば、ソース電極（Ｓ）７に０
［Ｖ］、ドレイン電極（Ｄ）８に＋５［Ｖ］を、ゲート
電極（Ｇ）１３に０［Ｖ］を、そして制御電極（ＧＣ）
１４に＋１０［Ｖ］を印加することにより、光照射量に
対応した大きさのドレイン電流ＩDS、すなわちチャネル
電流を増幅して読み出すことができる。
【００３３】このドレイン電流ＩDSを、光照射量、すな
わち露光量をパラメータとして制御電極（ＧＣ）１４の
電圧（制御電極電圧）ＶGCとの関係で示すと、図５に示
すようになる。すなわち、ドレイン電流ＩDSは、リセッ
ト時には、１ｐＡ程度であり、センス時には、光無照射
状態では、上述のように、正孔の供給がないため、リセ
ット時と同じ１ｐＡ程度である。ところが、センス時に
光を照射すると、上述のように、露光量に対応した電子
−正孔対が発生し、このうちの正孔が電荷トラップ層１
１に移動して、リセット時に電荷トラップ層１１にトラ
ップされた電子と置換されるので、フォトセンサ１のし
きい値電圧Ｖthが露光量に応じて変化する。その結果、
図５に示すように、露光量が大きくなるにしたがって、
ドレイン電流ＩDSが指数関数的に増加し、ドレイン電流
ＩDSにより露光量を高感度で検出することができる。
わち露光量をパラメータとして制御電極（ＧＣ）１４の
電圧（制御電極電圧）ＶGCとの関係で示すと、図５に示
すようになる。すなわち、ドレイン電流ＩDSは、リセッ
ト時には、１ｐＡ程度であり、センス時には、光無照射
状態では、上述のように、正孔の供給がないため、リセ
ット時と同じ１ｐＡ程度である。ところが、センス時に
光を照射すると、上述のように、露光量に対応した電子
−正孔対が発生し、このうちの正孔が電荷トラップ層１
１に移動して、リセット時に電荷トラップ層１１にトラ
ップされた電子と置換されるので、フォトセンサ１のし
きい値電圧Ｖthが露光量に応じて変化する。その結果、
図５に示すように、露光量が大きくなるにしたがって、
ドレイン電流ＩDSが指数関数的に増加し、ドレイン電流
ＩDSにより露光量を高感度で検出することができる。
【００３４】このように、フォトセンサ１は、キャリア
移動層１０ａのチャネル領域４上に形成され電荷トラッ
プによるヒステリシス特性を有する電荷トラップ層１１
が形成され、このチャネル領域４の略中央部上に透明な
ゲート電極１３が形成されるとともに、このゲート電極
１３を挟んでゲート電極１３の両側に制御電極１４が形
成されているので、フォトセンサ１にヒステリシス特性
（メモリ機能）を持たせることができ、リセットするこ
とにより、電荷トラップ層１１に電子をトラップさせ、
その後、センス状態として光を照射すると、光照射の総
量に応じて発生した正孔を電荷トラップ層１１にトラッ
プされている電子と置換させることができるとともに、
光無照射時との出力比を大きくすることができ、高感度
で光照射量を検出することができる。その結果、フォト
センサ１を高精度で、小型なものとすることができ、画
素を高密度化させることができる。
移動層１０ａのチャネル領域４上に形成され電荷トラッ
プによるヒステリシス特性を有する電荷トラップ層１１
が形成され、このチャネル領域４の略中央部上に透明な
ゲート電極１３が形成されるとともに、このゲート電極
１３を挟んでゲート電極１３の両側に制御電極１４が形
成されているので、フォトセンサ１にヒステリシス特性
（メモリ機能）を持たせることができ、リセットするこ
とにより、電荷トラップ層１１に電子をトラップさせ、
その後、センス状態として光を照射すると、光照射の総
量に応じて発生した正孔を電荷トラップ層１１にトラッ
プされている電子と置換させることができるとともに、
光無照射時との出力比を大きくすることができ、高感度
で光照射量を検出することができる。その結果、フォト
センサ１を高精度で、小型なものとすることができ、画
素を高密度化させることができる。
【００３５】また、キャリア移動層１０ａをポリシリコ
ンで形成しているため、電荷の移動速度が速く、フォト
センサ１の駆動性能を良好なものとすることができる。
ンで形成しているため、電荷の移動速度が速く、フォト
センサ１の駆動性能を良好なものとすることができる。
【００３６】さらに、キャリア発生層１０ｂは、アモル
ファスシリコンからなるので、照射光により効率よく電
子−正孔対を発生させることができ、フォトセンサ１の
検出感度を良好なものとすることができる。
ファスシリコンからなるので、照射光により効率よく電
子−正孔対を発生させることができ、フォトセンサ１の
検出感度を良好なものとすることができる。
【００３７】また、ゲート電極（Ｇ）１３のソース電極
（Ｓ）７側とドレイン電極（Ｄ）８側とを挟むように制
御電極（ＧＣ）１４を形成しているので、センス時に制
御電極（ＧＣ）１４の電圧を制御することにより、光無
照射時に正孔がチャネル領域４に流入するのを防止する
ことができ、フォトセンサ１の感度をより一層向上させ
ることができる。
（Ｓ）７側とドレイン電極（Ｄ）８側とを挟むように制
御電極（ＧＣ）１４を形成しているので、センス時に制
御電極（ＧＣ）１４の電圧を制御することにより、光無
照射時に正孔がチャネル領域４に流入するのを防止する
ことができ、フォトセンサ１の感度をより一層向上させ
ることができる。
【００３８】なお、上述の実施例において、キャリア移
動層１０ａとキャリア発生層１０ｂは、同一半導体材
料、例えば、アモルファスシリコンや多結晶シリコンの
みで形成し、キャリア移動機能とキャリア発生機能を兼
用する構造とすることも可能である。
動層１０ａとキャリア発生層１０ｂは、同一半導体材
料、例えば、アモルファスシリコンや多結晶シリコンの
みで形成し、キャリア移動機能とキャリア発生機能を兼
用する構造とすることも可能である。
【００３９】また、制御電極（ＧＣ）１４は、ゲート電
極（Ｇ）１３の上面側全体を覆う形状とされているが、
ゲート電極（Ｇ）１３の左右両側に一対として形成して
もよい。
極（Ｇ）１３の上面側全体を覆う形状とされているが、
ゲート電極（Ｇ）１３の左右両側に一対として形成して
もよい。
【００４０】
【発明の効果】本発明のフォトセンサ及びそのフォトセ
ンサの駆動方法によれば、フォトセンサは、チャネル領
域、ソース領域及びドレイン領域を有するシリコン層の
該チャネル領域上に電荷トラップ層が形成され、このチ
ャネル領域の略中央部上に透明なゲート電極が形成され
るとともに、このゲート電極を挟んでゲート電極の両側
に一対の制御電極が形成されているので、ソース領域及
びドレイン領域に対してゲート電極及び制御電極を正電
位にして電荷トラップ層に電子をトラップさせた後、ソ
ース領域及びドレイン領域に対して制御電極を同電位に
しゲート電極を負電位にした状態で、ゲート電極を介し
てシリコン層に光を照射すると、電荷トラップ層中の電
子を光強度に応じて正孔に置換させることができ、次い
で、ソース領域及びドレイン領域に対して制御電極を正
電位にした状態で、ゲート電極を負電位にすると、ドレ
イン電流を取り出すことができる。その結果、フォトセ
ンサを増幅率が高く、高精度で、小型のものとすること
ができる。
ンサの駆動方法によれば、フォトセンサは、チャネル領
域、ソース領域及びドレイン領域を有するシリコン層の
該チャネル領域上に電荷トラップ層が形成され、このチ
ャネル領域の略中央部上に透明なゲート電極が形成され
るとともに、このゲート電極を挟んでゲート電極の両側
に一対の制御電極が形成されているので、ソース領域及
びドレイン領域に対してゲート電極及び制御電極を正電
位にして電荷トラップ層に電子をトラップさせた後、ソ
ース領域及びドレイン領域に対して制御電極を同電位に
しゲート電極を負電位にした状態で、ゲート電極を介し
てシリコン層に光を照射すると、電荷トラップ層中の電
子を光強度に応じて正孔に置換させることができ、次い
で、ソース領域及びドレイン領域に対して制御電極を正
電位にした状態で、ゲート電極を負電位にすると、ドレ
イン電流を取り出すことができる。その結果、フォトセ
ンサを増幅率が高く、高精度で、小型のものとすること
ができる。
【図１】本発明に係るフォトセンサの一実施例の側面断
面図。
面図。
【図２】図１のフォトセンサのリセット時のバイアス関
係及びキャリアの動きを示す説明図。
係及びキャリアの動きを示す説明図。
【図３】図１のフォトセンサのセンス時のバイアス関係
及びキャリアの動きを示す説明図。
及びキャリアの動きを示す説明図。
【図４】図１のフォトセンサの読み出し時のバイアス関
係を示す図。
係を示す図。
【図５】露光量をパラメータとしてドレイン電流をゲー
ト電圧との関係で示す特性曲線図。
ト電圧との関係で示す特性曲線図。
１ フォトセンサ ２ 絶縁性基板 ３ シリコン層 ４ チャネル領域 ５、６ Ｎ+ 拡散領域 ７ ソース電極（Ｓ） ８ ドレイン電極（Ｄ） ９ 絶縁膜 １０ａ キャリア移動層 １０ｂ キャリア発生層 １１ 電荷トラップ層 １２ ゲート絶縁膜 １３ ゲート電極（Ｇ） １４ 制御電極（ＧＣ）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/10 - 31/119 H01L 27/14 - 27/148
Claims (6)
- 【請求項１】 チャネル領域、ソース領域及びドレイン
領域を有するシリコン層と、 前記チャネル領域上に形成され電荷トラップによるヒス
テリシス特性を有する電荷トラップ層と、 前記チャネル領域の略中央部上に形成された透明なゲー
ト電極と、 前記ゲート電極を挟んで前記チャネル領域の両側を覆う
ように形成され、前記ソース領域及び前記ドレイン領域
に対して前記ゲート電極を負電位にした状態にして光強
度に応じて電荷トラップ層中に正孔をトラップする際
に、前記ソース領域及び前記ドレイン領域に対して同電
位となる制御電極と、を備えたことを特徴とするフォト
センサ。 - 【請求項２】 前記一対の制御電極は、透明材料により
一体的に形成されたことを特徴とする請求項１記載のフ
ォトセンサ。 - 【請求項３】 前記シリコン層は、多結晶シリコンで形
成されたことを特徴とする請求項１または請求項２記載
のフォトセンサ。 - 【請求項４】 前記シリコン層上にアモルファスシリコ
ン層をさらに積層し、該アモルファスシリコン層上に前
記電荷トラップ層を形成したことを特徴とする請求項１
から請求項３のいずれかに記載のフォトセンサ。 - 【請求項５】 前記電荷トラップ層は、その組成比にお
いてシリコンが化学量論比よりも大きい窒化シリコンで
形成された層を有することを特徴とする請求項１から請
求項４のいずれかに記載のフォトセンサ。 - 【請求項６】 チャネル領域、ソース領域及びドレイン
領域を有するシリコン層と、 前記チャネル領域上に形成された電荷トラップ層と、 前記チャネル領域の略中央部上に形成された透明なゲー
ト電極と、 前記ゲート電極を挟んで前記チャネル領域の両側を覆う
ように形成された一対の制御電極と、 を備えたフォトセンサの駆動方法であって、 前記ソース領域及び前記ドレイン領域に対して前記ゲー
ト電極及び前記制御電極を正電位にして前記電荷トラッ
プ層に電子をトラップする第１ステップと、 前記ソース領域及び前記ドレイン領域に対して前記制御
電極を同電位にし、前記ゲート電極を負電位にした状態
で、前記ゲート電極を介して前記シリコン層に光を照射
して前記電荷トラップ層中の電子を光強度に応じて正孔
に置換する第２ステップと、 前記ソース領域及び前記ドレイン領域に対して前記制御
電極を正電位にした状態で、前記ゲート電極を負電位に
してドレイン電流を得る第３ステップと、 からなることを特徴とするフォトセンサの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04212493A JP3246034B2 (ja) | 1993-02-05 | 1993-02-05 | フォトセンサ及びフォトセンサの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04212493A JP3246034B2 (ja) | 1993-02-05 | 1993-02-05 | フォトセンサ及びフォトセンサの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232441A JPH06232441A (ja) | 1994-08-19 |
| JP3246034B2 true JP3246034B2 (ja) | 2002-01-15 |
Family
ID=12627200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04212493A Expired - Fee Related JP3246034B2 (ja) | 1993-02-05 | 1993-02-05 | フォトセンサ及びフォトセンサの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3246034B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290858B1 (ko) * | 1999-03-13 | 2001-05-15 | 구자홍 | 양자점 원적외선 수광소자 및 그 제조방법 |
| JP4840062B2 (ja) * | 2006-10-06 | 2011-12-21 | ソニー株式会社 | 半導体装置および光検出方法 |
| JP5121478B2 (ja) * | 2008-01-31 | 2013-01-16 | 株式会社ジャパンディスプレイウェスト | 光センサー素子、撮像装置、電子機器、およびメモリー素子 |
| JP6814429B2 (ja) * | 2015-08-10 | 2021-01-20 | 天馬微電子有限公司 | 光センサ素子及び光電変換装置 |
-
1993
- 1993-02-05 JP JP04212493A patent/JP3246034B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06232441A (ja) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101116412B1 (ko) | 광트랜지스터, 이미징 장치 및 광트랜지스터 동작 방법 | |
| JPH06132560A (ja) | フォトセンサシステム | |
| US20050179964A1 (en) | Thin film phototransistor, active matrix substrate using the phototransistor, and image scanning device using the substrate | |
| US8604409B2 (en) | Photosensitive detector with composite dielectric gate MOSFET structure and its signal readout method | |
| KR101478248B1 (ko) | 두 개의 게이트로 이루어진 센싱 트랜지스터를 구비한 이미지 센서의 구동방법 | |
| JP2747410B2 (ja) | 固体撮像素子 | |
| JPH0414543B2 (ja) | ||
| JP2985113B2 (ja) | フォトセンサシステム及びフォトセンサシステムに使用されるフォトセンサ | |
| JP2816824B2 (ja) | Ｃｃｄ固体撮像素子 | |
| JP3246034B2 (ja) | フォトセンサ及びフォトセンサの駆動方法 | |
| JPH07120765B2 (ja) | センサ装置、光導電型センサの駆動方法及び駆動装置 | |
| JPH06296036A (ja) | フォトセンサ | |
| JP3246038B2 (ja) | フォトセンサ及びフォトセンサの駆動方法 | |
| JP3019650B2 (ja) | フォトセンサ | |
| JP3265676B2 (ja) | フォトセンサシステム | |
| EP0038697B1 (en) | Semiconductor image sensor | |
| US4789888A (en) | Solid-state image sensor | |
| JP3246062B2 (ja) | フォトセンサシステム | |
| JPH01135184A (ja) | 固体撮像素子 | |
| JPH06291353A (ja) | フォトセンサの光検出方法 | |
| JPH02181470A (ja) | 固体撮像素子 | |
| JPH07115182A (ja) | メモリー機能付き光電変換素子および固体撮像装置 | |
| JPH0650774B2 (ja) | 固体撮像装置 | |
| JP3271382B2 (ja) | フォトセンサ及びその製造方法 | |
| JPH08204223A (ja) | 光電変換素子の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |