JPH06296036A

JPH06296036A - フォトセンサ

Info

Publication number: JPH06296036A
Application number: JP5107711A
Authority: JP
Inventors: Hiroyasu Yamada; 裕康山田
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1993-04-08
Filing date: 1993-04-08
Publication date: 1994-10-21

Abstract

(57)【要約】【目的】高感度で正確な光検出が行えると共に、多画
素化や高速読み出しが可能なフォトセンサを提供するこ
とを目的とする。【構成】フォトセンサ１は、ガラス等からなる透明な
絶縁性基板２上に、センスゲート電極３が形成されてお
り、このセンスゲート電極３及び絶縁性基板２を覆うよ
うに、センスゲート絶縁膜４が形成され、その上には半
導体層５が形成されている。そして、半導体層５の両端
部にはドレイン領域６とソース領域７とが形成され、そ
の間のチャネル領域は、上層部はポリシリコン層８、下
層部はアモルファスシリコン層９で構成されている。半
導体層５の上には、リードゲート絶縁膜１４を介してリ
ードゲート電極１５が形成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、フォトセンサに関し、
詳しくは、照射光の光量を高感度かつ精度良く検出可能
な薄膜トランジスタを用いたフォトセンサに関する。

【０００２】

【従来の技術】従来、フォトセンサとしては、例えば、
フォトダイオードやＴＦＴ（Thin Film Transistor）な
どの受光素子が利用されており、通常は、このフォトセ
ンサを複数個使ってマトリックス状に配列した状態で使
用している。そして、各フォトセンサの受光部では、照
射された光量に応じた電子−正孔対を発生させ、その電
荷量を見ることによって、照射光の輝度を検知してい
た。このマトリックス状に配列されたフォトセンサの場
合は、水平走査回路及び垂直走査回路からそれぞれ走査
電圧を印加することによって、各フォトセンサの電荷量
を検出し、この電荷量を増幅して、照射光の光量を検出
している。

【０００３】従来のＴＦＴを用いたフォトセンサのチャ
ネル領域には、照射光量を検出するための電子−正孔対
が発生し易いように、例えば、光応答性の優れている非
結晶質シリコン（アモルファスシリコン：ａ−Ｓｉ）が
通常用いられている。

【０００４】

【発明が解決しようとする課題】このように、従来のフ
ォトセンサにあっては、照射光を検出する受光部のチャ
ネル領域がアモルファスシリコンで形成されていたた
め、光応答性が優れている反面、ソース・ドレイン間の
キャリア移動度が低く、チャネル電流としての信号電流
が大きく取り出せないので、感度が低くなってしまうと
いう問題があった。また、アモルファスシリコンを使っ
たＴＦＴアレイのみではフォトセンサの多画素化や高速
読み出しに対して、一画素あたりの信号電流の駆動能力
からくる限界があった。

【０００５】このため、従来では、このチャネル領域に
キャリア移動度の高い多結晶シリコン（ポリシリコン）
を使うという提案がなされている。

【０００６】ところが、ポリシリコンは、移動度は高い
ものの、アモルファスシリコンのように光吸収係数が高
くないため、そのままではフォトセンサに使用すること
ができないという問題があった。

【０００７】そこで、本発明は、高感度で正確な光検出
が行えると共に、多画素化や高速読み出しが可能なフォ
トセンサを提供することを目的としている。

【０００８】

【課題を解決するための手段】本発明のフォトセンサ
は、絶縁性基板上に形成され、半導体層からなるチャネ
ル領域を挟んでソース電極とドレイン電極とが相対向し
て配され、少なくとも該チャネル領域上に絶縁膜を介し
てゲート電極が配され、該ゲート電極側から照射された
光が該ゲート絶縁膜を透過して前記半導体層に照射さ
れ、照射光量に応じた電荷を発生するフォトセンサであ
って、前記チャネル領域は、前記ソース電極と前記ドレ
イン電極との間をそれぞれ接続するように非結晶質シリ
コンと多結晶シリコンとが積層配置されたことにより、
上記目的を達成している。

【０００９】この場合、請求項２に記載するように、前
記半導体層を挟んで前記ゲート電極と相対向する位置に
絶縁層を介して下部ゲート電極が配され、前記ゲート電
極と前記下部ゲート電極とが独立して制御され、一方の
ゲート電極が選択機能を有し、他方のゲート電極がフォ
トセンス機能及びリセット機能を有するように構成して
もよい。

【００１０】

【作用】請求項１記載のフォトセンサでは、絶縁性基板
上に形成され、非結晶質シリコンと多結晶シリコンとが
積層配置された半導体層からなるチャネル領域を挟んで
ソース電極とドレイン電極とが相対向して配され、その
チャネル領域上に絶縁膜を介してゲート電極が配されて
いるため、前記半導体層の非結晶質シリコン層は、照射
光によって光励起されたキャリアを蓄積して、高感度光
特性を示すと共に、多結晶シリコン層は移動度の高い電
流経路としてソース／ドレイン間を結ぶことにより、多
画素化や高速読み出しができる。

【００１１】請求項２記載のフォトセンサによれば、前
記半導体層を挟んで前記ゲート電極と相対向する位置に
絶縁層を介して下部ゲート電極が配された、ダブルゲー
ト構造の薄膜トラジスタによるフォトセンサとしたた
め、外部に増幅回路を設けることなく、正確かつ高感度
に光量検出を行うことができる。

【００１２】

【実施例】以下、本発明を実施例に基づいて説明する。

【００１３】図１〜図７は、フォトセンサの一実施例を
示す図であり、図１はフォトセンサの側面断面図、図２
はフォトセンサの製造工程を説明する側面断面図、図３
は図１のフォトセンサの等価回路図、図４は図１のフォ
トセンサの各電極に印加する電圧とその状態変化の説明
図、図５は複数のフォトセンサをマトリクス状に配置し
た状態を示す図、図６はフォトセンサのセンサアレイへ
の適用例を示す回路図、図７は図６のセンサアレイへの
各部の印加電圧と出力信号との関係を示すタイミングチ
ャートである。

【００１４】図１において、フォトセンサ１は、基本的
には、逆スタガー型薄膜トランジスタとコプラナー型薄
膜トランジスタとを半導体層を単一層にして組み合わせ
た構成となっている。

【００１５】すなわち、フォトセンサ１は、ガラス等か
らなる透明な絶縁性基板２上に、センスゲート電極３が
形成されており、このセンスゲート電極（ＳＧ）３及び
絶縁性基板２を覆うように、窒化シリコン（ＳｉＮ）か
らなるセンスゲート絶縁膜４が形成されている。このセ
ンスゲート電極（ＳＧ）３上には、センスゲート電極
（ＳＧ）３と対向する位置に、ｉ型アモルファス・シリ
コン（ｉ−ａ−Ｓｉ）からなる半導体層５が形成されて
いる。この半導体層５は、その両端部をリン等のドーパ
ントを高濃度に不純物拡散したドレイン（Ｄ）領域６と
ソース（Ｓ）領域７とが形成されている。そして、その
ドレイン（Ｄ）領域６とソース（Ｓ）領域７との間のチ
ャネル領域は、上下２層に積層形成されており、本実施
例では、上層部はポリシリコン層８、下層部はアモルフ
ァスシリコン層９で構成されている。そして、センスゲ
ート電極（ＳＧ）３に所定電圧を印加した時に、アモル
ファスシリコン層９側から延びた空乏層がポリシリコン
層８中を後述するリードゲート側の界面まで延びる必要
があるので、上記したポリシリコン層８とアモルファス
シリコン層９との間の界面は、良好なオーミック性が必
要である。図１では、境界部を実線で描いているが、実
際の境界部では、深さ方向にポリシリコンからアモルフ
ァスシリコンへと徐々に組織変化している構造となって
いる。なお、ポリシリコン層８とアモルファスシリコン
層９の上下の位置関係は、逆の構成であってもよい。

【００１６】そして、この半導体層５を挟むと共に、そ
の半導体層５上に所定の間隔を有して相対向する位置に
ソース電極（Ｓ）１０及びドレイン電極（Ｄ）１１が形
成されており、これらソース電極（Ｓ）１０及びドレイ
ン電極（Ｄ）１１は、それぞれリン等のドーパントが拡
散されたｎ⁺のアモルファスシリコンよりなるオーミッ
クコンタクト層１２、１３を介して半導体層５と接続さ
れている。これらによりセンストランジスタ（逆スタガ
ー型薄膜トランジスタ）が構成されている。

【００１７】上記ソース電極（Ｓ）１０とドレイン電極
（Ｄ）１１及びオーミックコンタクト層１２と１３との
間の部分は、透明な窒化シリコンからなるリードゲート
（読出しゲート）絶縁膜１４により覆われており、リー
ドゲート絶縁膜１４上には、前記センスゲート電極（Ｓ
Ｇ）３と相対向する位置に透明な導電性材料からなるリ
ードゲート電極（ＲＧ）１５が形成されている。このリ
ードゲート電極（ＲＧ）１５は、後述する電子−正孔対
を発生するために半導体層５のチャネル領域のみでな
く、図１に示すように、オーミックコンタクト層１２、
１３の上部面をも覆う大きさに形成することが望まし
い。

【００１８】そして、図示していないが、このリードゲ
ート電極（ＲＧ）１５及びリードゲート絶縁膜１４を覆
うように、窒化シリコンからなる透明なオーバーコート
膜が形成されており、上記フォトセンサ１を保護してい
る。

【００１９】このように、本実施例のリードトランジス
タは、リードゲート電極（ＲＧ）１５、リードゲート絶
縁膜１４、半導体層５、ソース電極（Ｓ）１０及びドレ
イン電極（Ｄ）１１により、リードトランジスタ（コプ
ラナー型薄膜トランジスタ）が形成されている。

【００２０】このフォトセンサ１は、本実施例では、リ
ードゲート電極（ＲＧ）１５を透明にしているので、図
１に示すように、上方から光が照射されると、照射光は
リードゲート電極（ＲＧ）１５及びリードゲート絶縁膜
１４を透過して、半導体層５の下部のアモルファスシリ
コン層９まで届く。センスゲート電極３は、ソース／ド
レイン拡散層６、７に対してオフセット構造となってお
り、センスゲート電極３とソース／ドレイン拡散層６、
７との間の電界で発生する電子−正孔対を抑止してい
る。また、基板側からの光の回り込みを防ぐために、セ
ンスゲート電極は遮光性膜で形成されている。

【００２１】なお、フォトセンサ１は、上記構成からも
明らかなように、照射光をリードゲート電極１５側から
照射するものに限定されるものではなく、センスゲート
電極（ＢＧ）３側から照射するようにしても、以降に説
明する動作を、同様に行なうことができる。

【００２２】このフォトセンサ１は、例えば、センスゲ
ート電極（ＳＧ）が５００オングストローム、センスゲ
ート絶縁膜４が２０００オングストローム、半導体層５
が１５００オングストローム、ソース電極（Ｓ）及びド
レイン電極（Ｄ）が５００オングストローム、オーミッ
クコンタクト層１２、１３が２５０オングストローム、
リードゲート絶縁膜１４が２０００オングストローム、
リードゲート電極（ＲＧ）１５が５００オングストロー
ム及びオーバーコート膜（図示しない）が２０００オン
グストロームに形成されており、半導体層５上のソース
電極（Ｓ）１０とドレイン電極（Ｄ）１１との間隔が、
７μｍに形成されている。

【００２３】このように、フォトセンサ１は、逆スタガ
ー型薄膜トランジスタとコプラナー型薄膜トランジスタ
とを組み合わせた構成となっている。

【００２４】そして、上記した本実施例のフォトセンサ
１の特徴的な構成は、半導体層５のチャネル領域部分が
ポリシリコン層８とアモルファスシリコン層９の２層に
積層形成されており、それぞれドレイン（Ｄ）領域６と
ソース（Ｓ）領域７との間を接続している点にある。こ
のため、入射光が下部のアモルファスシリコン層９に照
射されると、光励起によって効率良く電子−正孔対を発
生させ、そのキャリアがアモルファスシリコン層９に蓄
積される。そして、照射光量を検出する場合は、光量に
応じた蓄積電荷を読み出す際に流れるドレイン電流が移
動度の高いポリシリコン層８側を通って流れるので、高
速の読出しを行うことができる。

【００２５】このような、ポリシリコン層８とアモルフ
ァスシリコン層９の２層構造からなるチャネル領域を形
成する製造工程の一例を図２を使って説明する。なお、
図２の素子構造は、図１の素子構造と同一ではないが、
基本的な構成自体は同一と見なすことができる。

【００２６】まず、図２（ａ）に示すように、本実施例
に係るフォトセンサは、ガラス等からなる透明な絶縁性
基板２上にポリシリコン等の導電性材料を所定の膜厚に
堆積させてパターニングすることにより、センスゲート
電極（ＳＧ）３を形成する。次に、図２（ｂ）に示すよ
うに、センスゲート電極（ＳＧ）３及び絶縁性基板２を
覆うように、窒化シリコン（ＳｉＮ）からなるセンスゲ
ート絶縁膜４をＣＶＤ法等で所定膜厚に堆積する。さら
に、このセンスゲート絶縁膜４上には、ｉ型アモルファ
スシリコンからなる半導体層５を形成する。そして、図
中の矢印方向からエキシマレーザを使って、アモルファ
スシリコンをポリ化するのに必要な所定エネルギー量で
照射する。

【００２７】これにより、図２（ｃ）に示すように、半
導体層５の上層部のアモルファスシリコンが一旦溶融し
た後、再結晶化することによって、上層部にポリシリコ
ン層８を形成することができる。また、半導体層５の下
層部まで溶融する前にエキシマレーザの照射を中止する
よう、照射時間や照射エネルギーを制御して、半導体層
５の下層部のアモルファスシリコン層９をそのまま残す
ことにより、ポリシリコン層８とアモルファスシリコン
層９の積層構造を得ることができる。

【００２８】また、上記以外にポリシリコン層とアモル
ファスシリコン層を積層形成する方法としては、例え
ば、図２（ｂ）のセンスゲート絶縁膜４上に薄くアモル
ファスシリコン層を形成した後、エキシマレーザを照射
することによって、全面をポリ化した後、さらにその上
にアモルファスシリコンを薄く堆積させることによっ
て、上記構造とは逆に、上層部にアモルファスシリコン
層、下層部にポリシリコン層を積層形成することもでき
る。

【００２９】さらに、図２（ｄ）に示すように、ポリシ
リコン層８とアモルファスシリコン層９からなる半導体
層５の両側のソースとドレインを形成する領域に、リン
等のドーパントを高濃度に拡散することによって、ソー
ス（Ｓ）領域７とドレイン（Ｄ）領域６を形成した後、
半導体層５をパターニングする。そして、その半導体層
５及びセンスゲート絶縁膜４を覆うように、透明な窒化
シリコンからなるリードゲート絶縁膜１４を形成し、さ
らにそのリードゲート絶縁膜１４上には、前記センスゲ
ート電極（ＳＧ）３と相対向する位置に透明な導電性材
料からなるリードゲート電極（ＲＧ）１５がパターニン
グ形成される。

【００３０】このようにして形成されたフォトセンサ１
の等価回路は、図３に示すように、ソース領域とドレイ
ン領域に挟まれたチャネル領域の上部に、読み出しを行
うリードゲート電極（ＲＧ）が形成され、下部には光セ
ンス状態とするセンスゲート電極（ＳＧ）が形成されて
いる。

【００３１】次に、作用を説明する。

【００３２】ここで、図４（ａ）に示すように、光セン
ス時は、フォトセンサ１のリードゲート電極（ＲＧ）を
０Ｖとし、センスゲート電極（ＳＧ）に−２０Ｖを印加
しておく。ここで、ソース電極（Ｓ）−ドレイン電極
（Ｄ）間には、正電圧として、例えば、＋１０Ｖを印加
しておく。この光センス中に、受光部であるチャネル領
域のアモルファスシリコン層９にリードゲート電極（Ｒ
Ｇ）側から検出光が照射されると、電子−正孔対が誘起
される。これにより、センスゲート電極（ＳＧ）に印加
された−２０Ｖを打ち消すだけの正孔がセンスゲート電
極（ＳＧ）近傍のアモルファスシリコン層９に蓄積され
る。

【００３３】また、図４（ｂ）に示すように、蓄積され
た電荷を読出す場合は、リードゲート電極（ＲＧ）側に
正電圧として、＋１０Ｖを印加する。これにより、ポリ
シリコン層８にｎチャネルが形成されて、ソース電極
（Ｓ）側から電子が供給されて電流が流れ、この電流値
を読み取ることによって、照射光量を検出することがで
きる。このソース電極（Ｓ）−ドレイン電極（Ｄ）間に
流れる電流（以下、ドレイン電流という）Ｉ_DSは、照射
光の光量に応じて変化する。

【００３４】そして、図４（ｃ）に示すように、フォト
センサ１は、センスゲート電極（ＳＧ）に、正電圧（＋
５Ｖ）を印加した状態で、リードゲート電極（ＲＧ）
を、例えば、０Ｖにすると、半導体層５とリードゲート
絶縁膜１４との間のトラップ準位から正孔を吐き出させ
てリフレッシュ、すなわち、リセットすることができ
る。すなわち、フォトセンサ１は、連続使用されると、
リードゲート絶縁膜１４と半導体層５との間のトラップ
準位が光照射により発生する正孔及びドレイン電極
（Ｄ）１１から注入される正孔によって埋められてい
き、光無照射状態でのチャンネル抵抗も小さくなって、
光無照射時にドレイン電流が増加する。そこで、リード
ゲート電極（ＲＧ）に０Ｖを印加し、この正孔を吐き出
させて、リセットするものである。

【００３５】このようなフォトセンサ１は、図５及び図
６に示すようなセンサアレイに適用することができる。
そして、このセンサアレイにおける各フォトセンサ１を
上記した光センス、読出し、リセットの各動作を行わせ
る場合は、図５に示すように、各フォトセンサ１のセン
スゲート電極（ＳＧ）への電圧印加は、アドレスライン
２１を使って行い、また、リードゲート電極（ＲＧ）へ
の電圧印加は、センスゲートライン２３を使って行い、
各フォトセンサ１からの検出信号（電流値）はデータラ
イン２２から読み出される。そして、各フォトセンサ１
から照射光量を検出する場合は、アドレスライン、セン
スゲートライン及びデータラインを使って、水平走査と
垂直走査とを行って検出動作が行われる。

【００３６】より詳しくは、図６に示すように、センサ
アレイ２０は、多数のフォトセンサ１がマトリックス状
に配されており、行方向に１〜ｎ番目及び列方向に１〜
ｍ番目に配設されたフォトセンサ１を表示している。各
フォトセンサ１は、そのセンスゲート電極（ＳＧ）が行
方向に配されたアドレスライン２１に接続され、各フォ
トセンサ１のドレイン電極（Ｄ）は、列方向に配された
データライン２２に接続されている。アドレスライン２
１は、垂直走査回路であるローアドレスデコーダ２４に
接続されており、データライン２２は、水平走査回路で
あるコラムスイッチ２５に接続されている。ローアドレ
スデコーダー２４は、行毎に配されたフォトセンサ１の
センスゲート電極（ＳＧ）に対してアドレスライン２１
を介してセンスゲート電圧（φＳＧ）を印加し、このセ
ンスゲート電圧（φＳＧ）としては、図４に示すよう
に、−２０Ｖと＋５Ｖとを切り替えて印加する。

【００３７】また、コラムスイッチ２５は、列毎に配さ
れたフォトセンサ１のドレイン電極（Ｄ）にデータライ
ン２２を介してドレイン電圧（φｄ）を印加し、ドレイ
ン電圧（φｄ）としては＋１０Ｖを印加する。そして、
このコラムスイッチ２５には、プリチャージトランジス
タ（ＰＧ）２７を介して所定のドレイン電圧（Ｖｄｄ）
が印加され、コラムスイッチ２５からバッファ２８を介
して出力信号Ｖ_OUTが出力される。

【００３８】さらに、フォトセンサ１には、そのリード
ゲート電極（ＲＧ）に、トップアドレスデコーダ２６か
らリードゲート電圧（φＲＧ）が印加され、リードゲー
ト電圧（φＲＧ）としては、図４に示すように、０Ｖと
＋２０Ｖとを切り替えて印加される。そして、フォトセ
ンサ１のソース電極（Ｓ）は、接地されている。

【００３９】図６に示すような回路構成において、各フ
ォトセンサ１のセンスゲート電圧（φＳＧ）、リードゲ
ート電圧（φＲＧ）及びプリチャージゲート電圧（φＰ
Ｇ）を、図７に示すように制御することにより、センス
／リセット及び読出し／非読出しの制御を行っている。

【００４０】すなわち、図７（ｂ）に示すように、ある
フォトセンサ１のリードゲート電圧（φＲＧ）を０Ｖに
して、同図（ａ）に示すように、センスゲート電極（Ｓ
Ｇ）に＋５Ｖを印加してリセットする。そして、フォト
センサ１から検出結果を読出す場合は、リードゲート電
圧（φＲＧ）を０Ｖにし、センスゲート電圧（φＳＧ）
を−２０Ｖとしてセンス状態とし、ドレイン電圧（φ
ｄ）を所定時間だけ＋１０Ｖに印加してデータの読出し
を行う。これにより、光が照射されているか否か、すな
わち、明時であるか暗時であるかによって、図７（ｄ）
に示すように、出力信号Ｖ_OUTの値が変化する。すなわ
ち、明時であると、フォトセンサ１が光の照射によりオ
ンとなって、出力信号Ｖ_OUTは、０Ｖとなり、暗時であ
ると、フォトセンサ１がオンしないため、ドレイン電圧
（φｄ）の＋１０Ｖがそのまま出力信号Ｖ_OUTとして出
力される。

【００４１】図７において、その後、リードゲート電圧
（φＲＧ）が０Ｖになった状態でセンスゲート電圧（φ
ＳＧ）を＋５Ｖとすることにより、フォトセンサ１はリ
セットされる。

【００４２】このように、本実施例のフォトセンサは、
ダブルゲート構造のＴＦＴフォトセンサにおいて、ソー
ス電極とドレイン電極とに挟まれたチャネル領域が、ポ
リシリコン層とアモルファスシリコン層との積層構造と
したため、アモルファスシリコン層では照射光によって
光励起されたキャリアを蓄積すると共に、ポリシリコン
層では、ソース／ドレイン電流経路としての役割分担を
行うことができる。従って、本実施例のフォトセンサ
は、高感度かつ高電流駆動が可能となり、２次元高集積
化センサや高速読出しセンサに利用することができる。

【００４３】

【発明の効果】このように、本発明のフォトセンサによ
れば、非結晶質シリコンと多結晶シリコンとが積層配置
された半導体層からなるチャネル領域を挟んでソース電
極とドレイン電極とが相対向して配され、そのチャネル
領域上に絶縁膜を介してゲート電極を配しているので、
前記半導体層の非結晶質シリコン層は、照射光によって
光励起されたキャリアを蓄積して、高感度光特性を示す
ことができると共に、多結晶シリコン層は移動度の高い
電流経路としてソース／ドレイン間を結ぶことによっ
て、多画素化や高速読み出しを行うことができる。

【００４４】請求項２記載のフォトセンサによれば、前
記半導体層を挟んで前記ゲート電極と相対向する位置に
絶縁層を介して下部ゲート電極が配された、ダブルゲー
ト構造の薄膜トラジスタによるフォトセンサとしたの
で、外部に増幅回路を設けることなく、正確かつ高感度
に光量検出を行うことができる。

【図面の簡単な説明】

【図１】フォトセンサの側面断面図である。

【図２】フォトセンサの製造工程を説明する側面断面図
である。

【図３】図１のフォトセンサの等価回路図である。

【図４】図１のフォトセンサの各電極に印加する電圧と
その状態変化の説明図である。

【図５】複数のフォトセンサをマトリクス状に配置した
状態を示す図である。

【図６】フォトセンサのセンサアレイへの適用例を示す
回路図である。

【図７】図６のセンサアレイへの各部の印加電圧と出力
信号との関係を示すタイミングチャートである。

【符号の説明】

１フォトセンサ２絶縁性基板３センスゲート電極４センスゲート５半導体層６ソース領域７ドレイン領域８ポリシリコン層９アモルファスシリコン層１０ソース電極１１ドレイン電極１２、１３オーミックコンタクト層１４リードゲート絶縁膜１５リードゲート電極

Claims

【特許請求の範囲】

【請求項１】絶縁性基板上に形成され、半導体層から
なるチャネル領域を挟んでソース電極とドレイン電極と
が相対向して配され、少なくとも該チャネル領域上に絶
縁膜を介してゲート電極が配され、該ゲート電極側から
照射された光が該ゲート絶縁膜を透過して前記半導体層
に照射され、照射光量に応じた電荷を発生するフォトセ
ンサであって、前記チャネル領域は、前記ソース電極と前記ドレイン電極との間をそれぞれ接
続するように非結晶質シリコンと多結晶シリコンとが積
層配置されたことを特徴とするフォトセンサ。
【請求項２】前記半導体層を挟んで前記ゲート電極と
相対向する位置に絶縁層を介して下部ゲート電極が配さ
れ、前記ゲート電極と前記下部ゲート電極とが独立して
制御され、一方のゲート電極が選択機能を有し、他方の
ゲート電極がフォトセンス機能及びリセット機能を有す
ることを特徴とする請求項１記載のフォトセンサ。