KR100614653B1 - 백점 및 오버플로우의 문제없이 글로벌 노출이 가능한씨모스 이미지 센서 및 그 제조 방법 - Google Patents
백점 및 오버플로우의 문제없이 글로벌 노출이 가능한씨모스 이미지 센서 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100614653B1 KR100614653B1 KR1020040094704A KR20040094704A KR100614653B1 KR 100614653 B1 KR100614653 B1 KR 100614653B1 KR 1020040094704 A KR1020040094704 A KR 1020040094704A KR 20040094704 A KR20040094704 A KR 20040094704A KR 100614653 B1 KR100614653 B1 KR 100614653B1
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion region
- voltage
- gate
- region
- reset
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 238
- 238000003860 storage Methods 0.000 claims abstract description 84
- 238000007599 discharging Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 54
- 239000004065 semiconductor Substances 0.000 claims description 52
- 239000003990 capacitor Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 31
- 230000000903 blocking effect Effects 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 10
- 239000012535 impurity Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 241000519995 Stachys sylvatica Species 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
백점 및 오버플로우의 문제없이 글로벌 노출이 가능한 씨모스 이미지 센서 및 그 제조 방법이 제공된다. 이 씨모스 이미지 센서는 입사되는 빛에 의해 전하를 발생시키는 포토다이오드 영역, 상기 포토다이오드 영역의 일 측에 배치되어 상기 전하를 저장하는 저장 확산 영역, 상기 포토다이오드 영역의 다른 일 측에 배치되어 상기 전하를 배출하는 리셋 확산 영역, 상기 저장 확산 영역의 일 측에 배치되어 상기 저장 확산 영역에 저장된 전하를 전달받는 읽기 확산 영역 및 상기 리셋 확산 영역과 상기 포토다이오드 영역 사이에 배치되어 상기 리셋 확산 영역으로 전하를 전송하는 부유 확산 영역을 구비한다.
Description
도 1a는 일반적인 씨모스 이미지 센서의 구조를 보여주는 도면이다.
도 1b는 선택되지 않은 픽셀 셀(unselected pixel cell)의 오버플로우(overflow) 현상을 설명하기 위해, 도 1a에서 설명된 씨모스 이미지 센서의 읽기 단계에서의 전위(electric potential)를 도시하는 다이어그램이다.
도 2는 종래 기술에 따른 이미지 센서를 이용하여 촬영한 이미지이다.
도 3은 본 발명에 따른 씨모스 이미지 센서의 픽셀을 개략적으로 보여주는 단면도이다.
도 4는 본 발명에 따른 씨모스 이미지 센서의 리셋 동작을 설명하기 위한 전위 다이어그램이다.
도 5 및 도 6은 본 발명에 따른 씨모스 이미지 센서의 노출 동작을 설명하기 위한 전위 다이어그램들이다.
도 7 및 도 8은 각각 본 발명에 따른 씨모스 이미지 센서의 비선택 읽기 단계 및 읽기 단계를 설명하기 위한 전위 다이어그램들이다.
도 9는 본 발명의 변형된 실시예에 따른 씨모스 이미지 센서의 동작을 설명 하기 위한 전위-다이어그램이다.
도 10a 내지 도 10g는 본 발명의 바람직한 실시예에 따른 씨모스 이미지 센서의 제조 방법을 설명하기 위한 공정 단면도들이다.
본 발명은 씨모스 이미지 센서 및 그 제조 방법에 관한 것으로, 보다 자세하게는 백점 및 오버플로우의 문제없이 글로벌 노출(global exposure)이 가능한 씨모스 이미지 센서 및 그 제조 방법에 관한 것이다.
최근 디지털 혁명이 급속도로 진행되고 있으며, 그 중 대표적 상품의 하나가 디지털 카메라이고, 상기 디지털 카메라는 광학 렌즈와 이미지 센서로 구성된다. 상기 이미지 센서는 렌즈를 통해 들어온 빛을 전기 신호로 바꾸는 전자 소자로서, 픽셀 어레이(pixel array), 즉 이차원 매트릭스 형태로 배열된 복수개의 픽셀들로 이루어지며, 각 픽셀은 광감지 소자, 전송 및 신호출력 소자들을 포함한다. 상기 이미지 센서는 상기 픽셀로부터 신호를 출력하는 방법 및 이를 위한 구조에 따라, 크게 씨씨디 이미지 센서(CCD; charge coupled device)와 씨모스 이미지 센서(CIS; CMOS image sensor)로 구분될 수 있다.
상기 씨씨디 이미지 센서는 광감지 소자에 입사된 빛을 신호 전하로 축적하고, 모든 픽셀들을 동시에 수직 씨씨디로 출력하는 글로벌 노출(global exposure)이 가능하다. 이에 따라, 상기 씨씨디 이미지 센서는 전자적 셔터와의 조합을 통해 고속으로 움직이는 피사체를 시간 지연에 따른 이미지 왜곡없이 촬영할 수 있다. 이에 더하여, 상기 씨씨디 이미지 센서는 노이즈가 작기 때문에 보다 우수한 이미지를 구현할 수 있다. 그 결과, 최근까지 상기 이미징 소자로는 상기 씨씨디 이미지 센서가 주로 사용되어 왔다.
하지만, 상기 씨씨디 이미지 센서는 일반적인 씨모스 소자의 제조 공정과는 다른 제조 공정을 이용하기 때문에, 아날로그-디지털 변환기, 제어 블록 및 이미지 신호 처리기 등과 같은 부가적인 지원 회로를 동일 칩(chip)에 형성하기 어렵다. 또한, 상기 씨씨디 이미지 센서는 허용 가능한 전하 전달 효율을 달성하기 위하여 외부 제어 신호 및 큰 클럭 스윙이 필요하기 때문에, 상당히 큰 전력이 소모되는 단점을 갖는다.
이에 비해, 상기 씨모스 이미지 센서는 일반적인 씨모스 제조 공정에 의해 집적될 수 있기 때문에 고집적화될 수 있으며, 그 구조가 간단하기 때문에 전력 소모가 적다. 하지만, 종래의 씨모스 이미지 센서는 상술한 글로벌 노출이 어려운 문제를 갖는다.
도 1a는 일반적인 씨모스 이미지 센서의 구조를 보여주는 도면이다. 도 1b는 선택되지 않은 픽셀 셀(unselected pixel cell)의 오버플로우(overflow) 현상을 설명하기 위해, 도 1a에서 설명된 씨모스 이미지 센서의 읽기 단계에서의 전위(electric potential)를 도시하는 다이어그램이다.
도 1a 및 도 1b를 참조하면, 종래의 씨모스 이미지 센서의 픽셀 셀(1)은 반도체기판(10) 상에 형성되는 포토다이오드 영역(PD; photo diode), 전송 게이트(22, TG; transfer gate) 및 리셋 게이트(23, RG; reset gate)를 포함한다. 상기 전송 게이트(22) 및 상기 리셋 게이트(23)의 상부에는 상기 포토다이오드 영역(PD)의 상부에 개구부를 갖는 차광판(30)이 배치된다. 상기 차광판(30)의 개구부를 통과한 빛(5)은 상기 포토다이오드 영역(PD)에서 전자-홀 쌍 생성(electron-hole pair generation)을 통해 신호 전하들(9)을 생성한다. 상기 전송 게이트(22)는 상기 포토다이오드 영역(PD)에 축적된 신호 전하(9)가 부유 확산 영역(12)으로 전송하는 과정을 제어하고, 상기 리셋 게이트(23)는 상기 부유 확산 영역(12, FD; floating diffusion)에 축적된 신호 전하(9)를 제거하는 리셋 과정을 제어한다. 이에 더하여, 상기 부유 확산 영역(12)에 축적된 신호 전하의 전위를 센싱할 수 있도록, 상기 부유 확산 영역(12)에는 소오스 팔로우 트랜지스터(SF, source follow transistor)가 연결된다.
한편, 상기 부유 확산 영역(12)은 소정의 배선(40)을 통해 상기 소오스 팔로우 트랜지스터(SF)에 연결된다. 이때, 일반적인 CMOS 공정에서와 같이, 상기 배선(40)을 형성하는 단계는 상기 게이트들(22, 23)을 덮는 층간절연막을 형성하고, 상기 층간절연막을 패터닝하여 상기 부유 확산 영역(12)을 노출시키는 콘택홀을 형성한 후, 상기 콘택 홀을 채우는 콘택 플러그를 형성하는 단계를 포함한다. 이때, 상기 패터닝은 상기 부유 확산 영역(12)에 식각 손상을 유발할 수 있으며, 상기 콘택 플러그를 금속성 물질로 형성하는 하는 경우, 상기 콘택 플러그는 상기 부유 확산 영역(12)을 오염시킬 수 있다. 이러한 식각 손상 및 오염은 상기 부유 확산 영역(12)의 누설 전류 및 백점(white spot)의 원인이 될 수 있다.
이에 더하여, 종래의 씨모스 이미지 센서는 기계적 셔터를 구비하지 않기 때문에, 읽기 단계에서도 상기 포토다이오드 영역(PD)에는 상기 빛(5)이 입사되어, 상기 신호 전하(9)를 지속적으로 생성시킨다. 이때, 상기 빛(5)의 세기가 강할 경우, 상기 포토다이오드 영역(PD)에서 생성된 신호 전하(9)는 상기 부유 확산 영역(12)으로 오버플로우될 수 있다. 이러한 오버플로우된 신호 전하(50)의 증가에 의해 상기 부유 확산 영역(12)에 축적되는 신호 전하(9)의 양이 증가함으로써, 그 픽셀의 밝기는 노출에서 읽기까지의 시간 간격이 길어질수록 점점 더 증가한다.
도 2는 상기 백점 및 오버플로우의 문제를 보여주기 위해, 종래 기술에 따른 이미지 센서를 이용하여 촬영한 이미지이다. 씨모스 이미지 센서의 동작은 이전 프레임에서 축적되었던 신호 전하를 제거하는 리셋 단계, 새로운 프레임을 위한 신호 전하를 축적하는 노출 단계 및 축적된 신호 전하에 의한 전위 변화를 센싱하는 읽기 단계로 구분될 수 있다. 씨모스 이미지 센서는 상기 읽기 단계에서 동시에 모든 픽셀들을 읽지 못하기 때문에, 픽셀들에 저장된 정보는 소정의 접근 방법을 사용하여 순차적으로 읽혀진다. 예를 들면, 도 2에 도시된 것처럼, 읽기 단계의 순서는 이미지의 상부 픽셀들에서부터 시작하여 하부 픽셀들에서 끝마쳐질 수 있다. 이 경우, 도 2에 도시한 것처럼, 시간이 경과함에 따라, 백점의 개수가 증가하고, 픽셀의 밝기가 증가한다.
상기 백점의 문제를 최소화하기 위하여, 미국특허번호 5,986,297호는 신호 전하를 상기 부유 확산 영역(120)이 아니라 모오스 커패시터에 저장하는 방법을 제안하고 있다. 하지만, 빛의 세기가 강할 경우, 미국특허번호 5,986,297호 역시 상 기 오버플로우된 전하를 배출하지 못하기 때문에, 여전히 오버플로우 현상에 따른 픽셀의 밝기 변화의 문제를 예방하지 못한다.
본 발명이 이루고자 하는 기술적 과제는 백점 및 오버플로우의 문제없이 글로벌 노출이 가능한 씨모스 이미지 센서를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 백점 및 오버플로우의 문제없이 글로벌 노출이 가능한 씨모스 이미지 센서의 제조 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 비선택 읽기 단계에서 생성되는 오버플로우 전하를 배출할 수 있으면서 신호 전하를 모오스 커패시터에 저장하는 씨모스 이미지 센서를 제공한다. 이 씨모스 이미지 센서는 입사되는 빛에 의해 전하를 발생시키는 포토다이오드 영역, 상기 포토다이오드 영역의 일 측에 배치되어 상기 전하를 저장하는 저장 확산 영역, 상기 포토다이오드 영역의 다른 일 측에 배치되어 상기 전하를 배출하는 리셋 확산 영역, 상기 저장 확산 영역의 일 측에 배치되어 상기 저장 확산 영역에 저장된 전하를 전달받는 읽기 확산 영역 및 상기 리셋 확산 영역과 상기 포토다이오드 영역 사이에 배치되어 상기 리셋 확산 영역으로 전하를 전송하는 부유 확산 영역을 구비한다.
본 발명의 실시예들에 따르면, 상기 부유 확산 영역은 소정의 배선 구조체를 사용하여 상기 읽기 확산 영역에 전기적으로 연결된다.
또한, 상기 저장 확산 영역 상에는 커패시터 상부 전극이 배치되고, 상기 저 장 확산 영역과 상기 포토다이오드 영역 사이의 반도체기판 상에는 제 1 전송 게이트가 배치되고, 상기 부유 확산 영역과 상기 포토다이오드 영역 사이의 반도체기판 상에는 제 2 전송 게이트가 배치된다. 상기 읽기 확산 영역과 상기 저장 확산 영역 사이의 반도체기판 상에는 읽기 게이트가 배치되고, 상기 리셋 확산 영역과 상기 부유 확산 영역 사이의 반도체기판 상에는 리셋 게이트가 더 배치될 수 있다.
본 발명의 일 실시예에 따르면, 상기 리셋 게이트에는 상기 리셋 게이트 아래의 반도체기판에 채널을 형성하기 위해 요구되는 전압의 최소 크기인 리셋 전압보다 큰 전압을 인가하고, 상기 제 2 전송 게이트에는 상기 제 2 전송 게이트 아래의 반도체기판에 채널을 형성하기 위해 요구되는 전압의 최소 크기인 제 2 전송 전압보다 큰 전압을 인가할 수 있다. 이 경우, 상기 포토다이오드 영역, 상기 부유 확산 영역 및 상기 읽기 확산 영역의 전하는 상기 리셋 확산 영역을 거쳐 제거된다. 이때, 상기 리셋 게이트에 인가되는 전압은 상기 제 2 전송 게이트에 인가되는 전압보다 큰 것이 바람직하다.
본 발명의 다른 실시예에 따르면, 상기 제 1 전송 게이트에는 상기 제 1 전송 게이트 아래의 반도체기판에 채널을 형성하기 위해 요구되는 전압의 최소 크기인 제 1 전송 전압보다 큰 전압을 인가하고, 상기 커패시터 상부 전극에는 상기 저장 확산 영역에 전위 우물(electric potential well)을 형성하기 위해 요구되는 전압의 최소 크기인 저장 전압보다 큰 전압을 인가할 수 있다. 이 경우, 상기 포토다이오드 영역에 생성된 신호 전하는 상기 전하 확산 영역으로 전송된다. 이때, 상기 커패시터 상부 전극에 인가되는 전압은 상기 제 1 전송 게이트에 인가되는 전압보 다 큰 것이 바람직하다.
본 발명의 또다른 실시예에 따르면, 상기 리셋 게이트에는 상기 리셋 게이트 아래의 반도체기판에 채널을 형성하기 위해 요구되는 전압의 최소 크기인 리셋 전압보다 큰 전압을 인가하고, 상기 제 2 전송 게이트에는 상기 제 2 전송 게이트 아래의 반도체기판에 채널을 형성하기 위해 요구되는 전압의 최소 크기인 제 2 전송 전압보다 큰 전압을 인가하고, 상기 커패시터 상부 전극에는 상기 저장 확산 영역에 전위 우물(electric potential well)을 형성하기 위해 요구되는 전압의 최소 크기인 저장 전압보다 큰 전압을 인가하고, 상기 제 1 전송 게이트에는 상기 제 1 전송 게이트 아래의 반도체기판에 채널을 형성되기 위해 요구되는 전압의 최소 크기인 제 1 전송 전압보다 작은 전압을 인가하고, 상기 읽기 게이트에는 상기 읽기 게이트 아래의 반도체기판에 채널을 형성하기 위해 요구되는 전압의 최소 크기인 읽기 전압보다 작은 전압을 인가한다. 이 경우, 상기 포토다이오드 영역에서 생성되는 오버플로우 전하는 상기 저장 확산 영역으로 전송되는 것이 차단되면서 상기 제 2 전송 게이트 아래에 형성되는 채널, 상기 부유 확산 영역, 상기 리셋 게이트 아래에 형성되는 채널 및 상기 리셋 확산 영역을 통해 제거된다. 이때, 상기 커패시터 상부 전극에 인가되는 전압은 상기 제 1 전송 게이트에 인가되는 전압 및 상기 읽기 게이트에 인가되는 전압보다 큰 것이 바람직하다.
본 발명의 또다른 실시예에 따르면, 상기 읽기 게이트에는 상기 읽기 게이트 아래의 반도체기판에 채널을 형성하기 위해 요구되는 전압의 최소 크기인 읽기 전압보다 큰 전압을 인가하고, 상기 커패시터 상부 전극에는 상기 저장 확산 영역에 전위 우물을 형성하기 위해 요구되는 전압의 최소 크기인 저장 전압보다 큰 전압을 인가한다. 이 경우, 상기 저장 확산 영역에 저장된 신호 전하는 상기 읽기 확산 영역으로 전송된다.
이에 더하여, 상기 포토다이오드 영역에서 생성된 신호 전하가 상기 전하 확산 영역으로 전송되는 것을 차단하기 위하여, 상기 제 1 전송 게이트에는 상기 제 1 전송 게이트 아래의 반도체기판에 채널을 형성되기 위해 요구되는 전압의 최소 크기인 제 1 전송 전압보다 작은 전압을 인가하는 것이 바람직하다. 이때, 상기 커패시터 상부 전극에 인가되는 전압은 상기 읽기 게이트에 인가되는 전압보다 작고, 상기 제 1 전송 게이트에 인가되는 전압보다는 큰 것이 바람직하다. 또한, 상기 부유 확산 영역 및 상기 읽기 확산 영역을 상기 리셋 확산 영역으로부터 전기적으로 분리시키기 위해, 상기 리셋 게이트에는 상기 리셋 게이트 아래의 반도체기판에 채널을 형성하기 위해 요구되는 전압의 최소 크기인 리셋 전압 보다 작은 전압을 인가된다.
본 발명의 변형된 실시예에 따르면, 상기 저장 확산 영역에 저장된 신호 전하는 상기 읽기 확산 영역으로 전송하는 과정동안, 상기 포토다이오드 영역에서 생성되는 전하들이 상기 저장 확산 영역 및 상기 부유 확산 영역으로 전송되는 것을 차단하기 위하여, 상기 제 1 전송 게이트에는 상기 제 1 전송 게이트 아래의 반도체기판에 채널을 형성되기 위해 요구되는 전압의 최소 크기인 제 1 전송 전압보다 작은 전압을 인가하고, 상기 제 2 전송 게이트들에는 상기 제 2 전송 게이트 아래의 반도체기판에 채널을 형성되기 위해 요구되는 전압의 최소 크기인 제 2 전송 전 압보다 작은 전압을 인가할 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 전기적으로 연결된 읽기 확산 영역 및 부유 확산 영역을 갖는 씨모스 이미지 센서의 제조 방법을 제공한다. 이 방법은 반도체기판의 소정영역에 활성영역들을 정의하는 소자분리막 패턴들을 형성하고, 상기 활성영역에 저장 확산 영역을 형성하고, 상기 활성영역을 가로지르는 제 1 전송 게이트, 제 2 전송 게이트, 읽기 게이트 및 리셋 게이트를 형성하고, 상기 저장 확산 영역 상에 커패시터 상부 전극을 형성한 후, 상기 제 1 전송 게이트와 상기 제 2 전송 게이트 사이의 활성영역 내에 포토다이오드 영역을 형성하는 단계를 포함한다. 이어서, 상기 포토다이오드 영역 및 상기 저장 확산 영역을 덮는 마스크를 이용하는 이온 주입 공정을 실시하여 상기 활성영역 내에 읽기 확산 영역, 부유 확산 영역 및 리셋 확산 영역을 형성한 후, 상기 제 1 전송 게이트, 상기 제 2 전송 게이트, 상기 읽기 게이트, 상기 리셋 게이트, 상기 읽기 확산 영역, 상기 부유 확산 영역 및 상기 리셋 확산 영역에 접속하는 배선들을 형성한다. 이때, 상기 읽기 확산 영역 및 상기 부유 확산 영역에 접속하는 배선은 전기적으로 연결되도록 형성된다.
상기 제 1 전송 게이트는 상기 포토다이오드 영역과 상기 저장 확산 영역 사이에 배치되도록 형성되고, 상기 제 2 전송 게이트는 상기 포토다이오드 영역과 상기 부유 확산 영역 사이에 배치되도록 형성되고, 상기 읽기 게이트는 상기 저장 확산 영역과 상기 읽기 확산 영역 사이에 배치되도록 형성되고, 상기 리셋 게이트는 상기 부유 확산 영역과 상기 리셋 확산 영역 사이에 배치되도록 형성된다. 또한, 상기 커패시터 상부 전극은 제 1 전송 게이트와 상기 읽기 게이트 사이의 반도체기판 상에 배치되도록 형성된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한 층이 다른 층 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
도 3은 본 발명의 바람직한 실시예에 따른 씨모스 이미지 센서의 픽셀을 개략적으로 보여주는 단면도이다.
도 3을 참조하면, 본 발명에 따른 씨모스 이미지 센서의 픽셀은 반도체기판(100)의 소정영역에 형성되어 활성영역을 정의하는 소자분리막 패턴들을 구비한다. 상기 활성영역에는 입사되는 빛에 의해 신호 전하를 발생시키는 포토다이오드 영역(PD)이 형성된다. 상기 포토다이오드 영역(PD)은 피-엔 접합(PN junction)의 구조이며, 단위 픽셀에서 차지하는 비율은 가능한 큰 것이 바람직하다.
상기 포토다이오드 영역(PD)의 일 측에는 저장 확산 영역(140)이 이격되어 배치되고, 다른 일 측에는 부유 확산 영역(120)이 이격되어 배치된다. 상기 저장 확산 영역(140)과 상기 포토다이오드 영역(PD) 사이의 활성영역 상에는, 상기 포토 다이오드 영역(PD)에 생성되는 전하가 상기 저장 확산 영역(140)으로 전송되는 과정을 제어하기 위한 제 1 전송 게이트(210)가 배치된다. 상기 제 1 전송 게이트(210)에 인가되는 전압은 제 1 전송 신호(øTG1)에 의해 제어된다.
상기 부유 확산 영역(120)과 상기 포토다이오드 영역(PD) 사이의 활성영역 상에는, 상기 포토다이오드 영역(PD)에서 생성되는 전하가 상기 부유 확산 영역(120)으로 전송되는 과정을 제어하기 위한 제 2 전송 게이트(220)가 배치된다. 상기 제 2 전송 게이트(220)에 인가되는 전압은 제 2 전송 신호(øTG2)에 의해 제어된다. 상기 저장 확산 영역(140)의 상부에는, 상기 저장 확산 영역(140)의 전위를 제어하기 위한 커패시터 상부 전극(300)이 배치된다. 상기 커패시터 상부 전극(300)에 인가되는 전압은 상부 전극 신호(øUC)에 의해 제어된다.
상기 부유 확산 영역(120)의 일 측(즉, 상기 포토다이오드 영역(PD)의 반대편)에는 리셋 확산 영역(130)이 배치되고, 상기 부유 확산 영역(120)과 상기 리셋 확산 영역(130) 사이의 반도체기판 상에는 리셋 게이트(230)가 배치된다. 상기 리셋 게이트(230)는 상기 부유 확산 영역(120)과 상기 리셋 확산 영역(130)을 연결하는 리셋 채널의 생성을 제어한다. 상기 리셋 게이트(230)에 인가되는 전압은 리셋 신호(øRSG)에 의해 제어되고, 상기 리셋 확산 영역(130)에는 전원 전압(VDD)가 인가된다.
상기 저장 확산 영역(140)의 일 측(즉, 상기 포토다이오드 영역(PD)의 반대편)에는 읽기 확산 영역(110)이 배치되고, 상기 저장 확산 영역(140)과 상기 읽기 확산 영역(110) 사이의 반도체기판 상에는 읽기 게이트(240)가 배치된다. 상기 읽 기 게이트(240)는 상기 저장 확산 영역(140)과 상기 읽기 확산 영역(110)을 연결하는 읽기 채널의 생성을 제어한다. 상기 읽기 게이트(240)에 인가되는 전압은 읽기 신호(øRDG)에 의해 제어된다.
본 발명의 실시예에 따르면, 상기 읽기 확산 영역(110)과 상기 부유 확산 영역(120)은 등전위(equipotential level)를 유지할 수 있도록, 소정의 배선에 의해 전기적으로 연결된다. 상기 읽기 확산 영역(110) 및 상기 부유 확산 영역(120)은 소오스 팔로우 트랜지스터(source follow transistor)의 한 게이트 단자에 연결된다. 이에 더하여, 상기 게이트들의 상부에는 상기 포토다이오드 영역(PD)을 노출시키는 개구부를 갖는 차광판(400)이 배치된다.
도 4 내지 도 9는 본 발명에 따른 씨모스 이미지 센서의 동작을 설명하기 위한 전위-다이어그램들이다.
도 4는 본 발명에 따른 씨모스 이미지 센서의 리셋 동작을 설명하기 위한 전위 다이어그램이다. 상기 리셋 동작은 상기 포토다이오드 영역(PD)에서 생성되는 전하 및 이전 프레임에서 상기 부유 확산 영역(120) 및 상기 읽기 확산 영역(110)에 남아있는 전하를 제거하는 단계이다. 도 4를 참조하면, 상기 전하 제거를 위해, 상기 리셋 게이트(230) 및 상기 제 2 전송 게이트(220)에는 리셋 전압 및 제 2 전송 전압이 인가된다.
상기 리셋 전압은 상기 리셋 게이트(230) 아래의 활성영역에 상기 부유 확산 영역(120)과 상기 리셋 확산 영역(130)을 연결시키는 리셋 채널을 형성할 수 있는 크기의 전압이다. 상기 제 2 전송 전압은 상기 제 2 전송 게이트(220) 아래의 활성 영역에 상기 부유 확산 영역(120)과 상기 포토다이오드 영역(PD)을 전기적으로 연결시키는 제 2 전송 채널을 형성할 수 있는 크기의 전압이다.
본 발명에 따르면, 상기 제 2 전송 전압에 의해 상기 제 2 전송 채널에 형성되는 전위 레벨은 도시한 것처럼 상기 리셋 전압에 의해 상기 리셋 채널에 형성되는 전위 레벨 보다 높은 것이 바람직하다. 이에 더하여, 본 발명의 변형된 실시예에 따르면, 상기 읽기 게이트(240)에는 상기 읽기 확산 영역(110)과 상기 저장 확산 영역(140)을 전기적으로 연결시킬 수 있는 읽기 전압이 인가될 수도 있다.
상술한 전압 조건에 의해, 상기 포토다이오드 영역(PD)은 상기 부유 확산 영역(120)에 전기적으로 연결되고, 상기 부유 확산 영역(120)은 전원 전압(VDD)이 인가되는 상기 리셋 확산 영역(130)에 전기적으로 연결된다. 또한, 상술한 것처럼, 상기 읽기 확산 영역(110)은 항상 상기 부유 확산 영역(120)과 항상 등전위를 유지한다. 이에 따라, 상기 포토다이오드 영역(PD), 상기 부유 확산 영역(120) 및 상기 읽기 확산 영역(110)에 잔존하는 전하들은 상기 리셋 확산 영역(130)을 거쳐 제거된다(501).
도 5 및 도 6은 본 발명에 따른 씨모스 이미지 센서의 노출 동작을 설명하기 위한 전위 다이어그램이다. 상기 노출 동작은 소정의 시간 동안 상기 포토다이오드 영역(PD)에 입사되는 빛(hν)에 의해 생성되는 신호 전하를 모으는 단계로서, 본 발명에 따르면, 상기 신호 전하는 상기 저장 확산 영역(140)에 축적된다. 도 5를 참조하면, 이러한 전하 축적을 위해, 상기 제 1 및 제 2 전송 게이트들(210, 220)에는 제 1 전송 차단 전압 및 제 2 전송 차단 전압이 인가된다.
상기 제 1 전송 차단 전압은 상기 제 1 전송 게이트(210) 아래에 상기 저장 확산 영역(140)과 상기 포토다이오드 영역(PD)을 연결하는 제 1 전송 채널이 형성할 수 있는 제 1 전송 전압의 최소 크기보다 작은 전압이다. 상기 제 2 전송 차단 전압은 상기 제 2 전송 전압의 최소 크기보다 작은 전압이다.
이에 더하여, 상기 읽기 게이트(240)에는 상기 읽기 확산 영역(110)과 상기 저장 확산 영역(140)을 연결하는 읽기 채널이 형성될 수 있는 읽기 전압의 최소 크기보다 작은 읽기 차단 전압이 인가된다. 이에 따라, 상기 포토다이오드 영역(PD)에서 생성되는 신호 전하는 상기 제 1 전송 채널 영역(IV) 및 상기 제 2 전송 채널 영역(VI)에 의해 둘러싸이는 전위 우물(electric potential well)에 가두어진다(confined).
도 6를 참조하면, 상기 제 1 전송 게이트(210)에 상기 제 1 전송 전압보다 큰 전압을 인가한다. 이에 따라, 상기 제 1 전송 게이트(210)의 아래에는 상기 포토다이오드 영역(PD)과 상기 저장 확산 영역(140)을 연결하는 제 1 전송 채널이 형성된다. 동시에, 상기 커패시터 상부 전극(300)에는 상기 포토다이오드 영역(PD) 및 상기 제 1 전송 채널 영역(IV)보다 낮은 전위 레벨이 형성될 수 있도록, 상기 제 1 전송 전압 및 상기 제 1 읽기 전압보다 큰 저장 전압을 인가한다. 이에 따라, 상기 저장 확산 영역(140)은 상기 포토다이오드 영역(PD)보다 낮은 전위 레벨을 갖게 되어, 상기 포토다이오드 영역(PD)에 생성된 상기 신호 전하는 상기 제 1 전송 채널을 통해 상기 저장 확산 영역(140)으로 전송된다(502).
본 발명에 따르면, 상술한 신호 전하를 상기 저장 확산 영역(140)으로 전송 하기 위한 전압 조건은 이미지 센서의 모든 픽셀들에 동시에 적용된다. 이에 따라, 피사체의 이미지는 시간 지연에 따른 왜곡 현상없이 상기 이미지 센서에 저장될 수 있다. 즉, 글로벌 노출이 가능하다.
본 발명의 변형된 실시예에 따르면, 도 5에 도시된 노출 동작의 초기 단계에서도, 상기 제 1 전송 게이트(210)에는 상기 제 1 전송 전압보다 큰 전압이 인가될 수도 있다. 이 경우, 상기 포토다이오드 영역(PD)에서 생성된 신호 전하는 시간 지연없이 상기 저장 확산 영역(140)에 축적될 수 있다.
도 7 및 도 8은 본 발명에 따른 씨모스 이미지 센서의 읽기 동작을 설명하기 위한 전위 다이어그램이다. 상기 읽기 동작은 상기 노출 동작이 완료된 후, 상기 저장 확산 영역(140)에 저장된 신호 전하의 양을 센싱하는 단계이다. 복수개의 픽셀을 갖는 씨모스 이미지 센서의 경우, 종래 기술에서 설명한 것처럼, 상기 읽기 동작은 소정의 접근 방법에 따라 순차적으로 이루어진다. 이에 따라, 상기 읽기 동작은 소정의 선택된 픽셀을 읽는 선택 읽기 단계(selected reading step)와 선택되지 않은 픽셀들에 저장된 신호 전하를 유지하는 비선택 읽기 단계(유지 단계)로 구분될 수 있다. 도 7 및 도 8은 각각 본 발명에 따른 씨모스 이미지 센서의 비선택 읽기 단계 및 읽기 단계를 설명하기 위한 전위 다이어그램들이다.
도 7을 참조하면, 상기 포토다이오드 영역(PD)에 입사되는 빛(hν)은 신호 전하를 계속해서 생성시키기 때문에, 상기 비선택 읽기 단계에서도 종래 기술에서 설명한 오버플로우 문제가 발생할 수 있다. 이를 해결하기 위해, 본 발명은 상기 비선택 읽기 단계동안 상기 제 1 전송 게이트(210)에 상기 제 1 전송 전압의 최소 크기보다 작은 전압을 인가하고, 상기 제 2 전송 게이트(220)에 상기 제 2 전송 전압보다 큰 전압을 인가한다.
이에 따라, 상기 비선택 읽기 단계에서, 상기 포토다이오드 영역(PD)에서 생성되는 오버플로우 전하는 상기 저장 확산 영역(140)으로 전송되지 않고, 상기 제 2 전송 채널을 통해 상기 부유 확산 영역(120)으로 전송된다. 이와 동시에, 상기 리셋 게이트(230)에 상기 리셋 전압보다 큰 전압을 인가한다. 이에 따라, 상기 부유 확산 영역(120)으로 전송된 오버플로우 전하는 상기 리셋 확산 영역(130)을 통해 전원 전압으로 배출된다(503). 결과적으로, 이 단계에서, 상기 제 2 전송 게이트(220) 및 상기 리셋 게이트(230)에 인가되는 전압 조건은 상술한 리셋 단계에서와 동일하다.
이때, 상기 읽기 게이트(240)에는 상기 읽기 전압의 최소 크기보다 작은 전압을 인가한다. 이에 따라, 상기 저장 확산 영역(140)에 저장된 신호 전하(600)는 유지된다. 이처럼 오버플로우 전하를 배출하기 때문에, 본 발명에 따른 씨모스 이미지 센서는 비선택 읽기 단계에서 발생하는 오버플로우의 문제를 해결할 수 있다. 또한, 상기 노출 단계에서 축적된 신호 전하는 모오스 커패시터를 구성하는 상기 저장 확산 영역(140)에 저장되기 때문에, 종래 기술에서 설명한 백점의 문제 역시 최소화될 수 있다.
이 단계에서, 상기 리셋 게이트(230)에 인가되는 상기 리셋 전압은 상기 제 2 전송 게이트(220)에 인가되는 상기 제 2 전송 전압보다 큰 것이 바람직하다.
도 8를 참조하면, 상기 읽기 게이트(240)에 상기 읽기 전압보다 큰 전압을 인가한다. 이에 따라, 상기 읽기 확산 영역(110)은 상기 읽기 채널을 통해 상기 저장 확산 영역(140)과 전기적으로 연결된다. 그 결과, 상기 저장 확산 영역(140)에 축적된 신호 전하는 상기 읽기 채널을 통해 상기 읽기 확산 영역(110)으로 전송된다(504).
이와 동시에, 상기 제 1 및 제 2 전송 게이트들(210, 220)에는 상기 제 1 및 제 2 전송 전압들의 최소 크기들보다 작은 전압을 각각 인가한다. 이에 따라, 상기 제 1 및 제 2 전송 채널은 사라지고, 상기 포토다이오드 영역(PD)에서 생성되는 신호 전하는 상기 저장 확산 영역(140) 및 상기 부유 확산 영역(120)으로 전달되지 않는다. 상기 선택 읽기 단계의 시간은 매우 짧기 때문에, 이때 생성되는 전하는 상기 제 2 전송 게이트(220) 아래에 형성되는 전위 장벽을 넘어가기에 충분하지 않다. 따라서, 상술한 오버플로우의 문제는 나타나지 않는다.
이와 동시에, 상기 리셋 게이트(230)에 상기 리셋 전압의 최소 크기보다 작은 리셋 차단 전압을 인가한다. 이에 따라, 상기 리셋 채널은 사라지고, 상기 부유 확산 영역(120)은 상기 리셋 확산 영역(130)으로부터 전기적으로 분리된다. 본 발명에 따르면, 상기 부유 확산 영역(120)은 상기 읽기 확산 영역(110)과 등전위를 유지하기 때문에, 상기 리셋 차단 전압에 의해 상기 부유 확산 영역(120) 및 상기 읽기 확산 영역(110)은 상기 전원 전압(VDD)로부터 단절되고, 단지 상기 소오스 팔로우 트랜지스터의 일 게이트 단자에 연결된다. 그 결과, 상기 저장 확산 영역(140)으로부터 상기 읽기 확산 영역(110)으로 전송된 신호 전하는 상기 소오스 팔로우 트랜지스터를 통해 데이터 출력 노드의 전압을 변경시킨다.
이 단계에서, 상기 커패시터 상부 전극(300)에 인가되는 상기 저장 전압은 상기 읽기 게이트(240)에 인가되는 상기 읽기 전압보다 큰 것이 바람직하다.
도 9는 본 발명의 변형된 실시예에 따른 씨모스 이미지 센서의 동작을 설명하기 위한 전위-다이어그램이다.
도 9를 참조하면, 입사되는 빛의 세기가 충분하지 않을 경우, 상기 비선택 읽기 동작에서 상기 포토다이오드 영역(PD)에 생성되는 전하가 상기 부유 확산 영역(120)으로 오버플로우되는 문제는 발생하지 않는다. 이 경우, 오버플로우되는 전하를 배출하기 위해, 상기 제 2 전송 채널을 형성시킬 필요가 없다. 즉, 상기 제 2 전송 게이트(220)에는, 도시한 것처럼, 상기 제 2 전송 전압의 최소 크기보다 작은 전압이 인가될 수 있다.
도 10a 내지 도 10g는 본 발명의 바람직한 실시예에 따른 씨모스 이미지 센서의 제조 방법을 설명하기 위한 공정 단면도들이다.
도 10a를 참조하면, 소정의 이온 주입 공정을 실시하여, 반도체기판(100)의 소정영역에 확산 웰들을 형성한다. 이어서, 상기 반도체기판(100)의 소정영역에 활성영역들을 한정하는 소자분리막 패턴들(도시하지 않음)을 형성한다. 상기 소자분리막 패턴은 트렌치 소자분리막 형성 기술을 사용하여 형성하는 것이 바람직하다.
이어서, 상기 활성영역 상에 버퍼 절연막(101)을 형성한 후, 소정의 이온 주입 공정을 실시하여, 상기 활성 영역에 저장 확산 영역(140)을 형성한다. 상기 저장 확산 영역(140)은 상기 반도체기판(100)과 다른 도전형의 불순물을 포함하도록 형성되는 것이 바람직하다. 예를 들어, 상기 반도체기판(100)이 피형(P-type)인 경 우, 상기 저장 확산 영역(140)은 엔형(N-type)인 것이 바람직하다.
도 10b를 참조하면, 상기 버퍼 절연막(101)을 제거한 후, 상기 활성 영역 상에 게이트 절연막(102)을 형성한다. 상기 게이트 절연막(102) 상에 게이트 도전막을 형성한 후, 이를 패터닝하여 제 1 전송 게이트(210), 제 2 전송 게이트(220), 리셋 게이트(230) 및 읽기 게이트(240)를 형성한다.
상기 읽기 게이트(240) 및 상기 제 1 전송 게이트(210)는 상기 저장 확산 영역(140)의 양 쪽에 배치되도록 형성된다. 이에 따르면, 상기 저장 확산 영역(140)은 상기 읽기 게이트(240)와 상기 제 1 전송 게이트(210) 사이의 활성영역 내에 배치된다. 도 3에 설명된 것처럼, 상기 제 2 전송 게이트(220)는 상기 제 1 전송 게이트(210)에 이격되어 배치되고, 상기 리셋 게이트(230)는 상기 제 2 전송 게이트(220)에 이격되어 배치된다. 상기 게이트들(210, 220, 230, 240)은 다결정 실리콘, 텅스텐 실리사이드, 텅스텐, 코발트 등의 도전성 물질들 중에서 선택된 적어도 한가지로 이루어진다. 이어서, 상기 게이트들의 측벽에 게이트 스페이서(201)를 형성한다.
도 10c 및 도 10d를 참조하면, 상기 게이트 스페이서(201)를 포함하는 결과물 상에, 커패시터 상부 전극막(290)을 형성한다. 상기 커패시터 상부 전극막(290)은 다결정 실리콘을 포함하는 도전성 물질로 형성될 수 있다. 이어서, 상기 커패시터 상부 전극막(290)의 소정영역을 덮는 제 1 포토 마스크(295)를 형성한다. 상기 제 1 포토 마스크(295)는 상기 저장 확산 영역(140)의 상부에 배치되는 것이 바람직하다.
이어서, 상기 제 1 포토 마스크(295)를 사용하여, 상기 커패시터 상부 전극막(290)을 패터닝한다. 이에 따라, 상기 저장 확산 영역(140)의 상부에는 커패시터 상부 전극(300)이 형성된다. 상기 커패시터 상부 전극(300)과 상기 저장 확산 영역(140)의 사이에는 상기 게이트 절연막(102)이 배치되어, 모오스 커패시터의 유전막으로 사용된다.
도 10e를 참조하면, 상기 제 1 포토 마스크(295)를 제거한 후, 상기 커패시터 상부 전극(300)이 형성된 결과물 상에, 상기 제 1 및 제 2 전송 게이트들(210, 220) 사이에 개구부를 갖는 제 2 포토 마스크(301)를 형성한다. 상기 제 2 포토 마스크(301)를 사용하여, 상기 제 1 및 제 2 전송 게이트들(210, 220) 사이의 반도체기판(100) 내에 포토다이오드 영역(PD)을 형성한다.
상기 포토다이오드 영역(PD)을 형성하는 단계는 상기 반도체기판(100)과 같은 도전형의 불순물을 주입하는 제 1 이온 주입 단계와 상기 반도체기판(100)과 다른 도전형의 불순물을 주입하는 제 2 이온 주입 단계를 포함한다. 상기 제 1 이온 주입 단계는 아세닉(As)을 불순물로 사용하여 경사진 이온 주입 기술을 실시하고, 상기 제 2 이온 주입 단계는 BF2를 불순물로 사용하는 것이 바람직하다. 바람직하게는 상기 포토다이오드 영역(PD)을 피엔 접합(PN junction) 구조로 형성하기 위하여, 상기 아세닉은 상기 BF2보다 깊은 깊이까지 확산되는 것이 바람직하다.
도 10f를 참조하면, 상기 제 2 포토 마스크(301)를 제거한 후, 상기 포토다이오드 영역(PD) 및 상기 저장 확산 영역(140)의 상부면을 덮는 제 3 포토 마스크 (302)를 형성한다. 이에 따라, 상기 제 3 포토 마스크(302)는 상기 제 2 전송 게이트(220)에서부터 상기 읽기 게이트(240)의 상부까지 걸쳐 형성된다.
상기 제 3 포토 마스크(302)를 이온 주입 마스크로 사용하여, 읽기 확산 영역(110), 부유 확산 영역(120) 및 리셋 확산 영역(130)을 형성한다. 상기 읽기 확산 영역(110)은 상기 읽기 게이트(240)의 일 측의 활성영역 내에 형성되고, 상기 부유 확산 영역(120)은 상기 제 2 전송 게이트(220)와 상기 리셋 게이트(230) 사이의 활성영역 내에 형성되고, 상기 리셋 확산 영역(130)은 상기 리셋 게이트(230)의 일 측의 활성영역 내에 형성된다.
도 10g를 참조하면, 상기 제 3 포토 마스크(302)를 제거한 후, 상기 읽기, 부유 및 리셋 확산 영역들(110, 120, 130)이 형성된 결과물 상에 층간절연막(399)을 형성한다. 상기 층간절연막(399)을 패터닝하여, 상기 게이트들(210, 220, 230, 240) 및 상기 확산 영역들(110, 120, 130)을 노출시키는 콘택홀들을 형성한다. 이어서, 상기 콘택홀들을 채우는 콘택 플러그들(401) 및 상기 콘택 플러그들(401)에 접속하는 배선들(402)을 형성한다.
본 발명의 실시예들에 따르면, 상기 읽기 확산 영역(110)에 접속하는 배선은 상기 부유 확산 영역(120)에 접속하는 배선과 전기적으로 연결된다. 이러한 배선의 연결은 다양한 방법(예를 들면, 다층 배선 구조)을 통해 구현될 수 있다.
본 발명에 따르면, 신호 전하가 저장되는 모오스 커패시터와 오버플로우 전하가 배출되는 부유 확산 영역 사이에 포토다이오드 영역이 배치된다. 이처럼 모오 스 커패시터와 부유 확산 영역을 완전히 분리하여 배치함으로써, 모오스 커패시터에 오버플로우 전하가 축적되는 문제를 해결할 수 있다. 또한, 신호 전하를 모오스 커패시터에 저장함으로써, 본 발명에 따른 씨모스 이미지 센서는 백점의 문제없이 글로벌 노출이 가능하다. 결과적으로, 본 발명에 따른 씨모스 이미지 센서는 백점 및 오버플로우 현상에 따른 이미지 손상의 문제없이 움직이는 피사체의 순간 정지화상을 촬영하는 것이 가능하다.
Claims (19)
- 입사되는 빛에 의해 전하를 발생시키는 포토다이오드 영역;상기 포토다이오드 영역의 일 측에 배치되어, 상기 전하를 저장하는 저장 확산 영역;상기 포토다이오드 영역의 다른 일 측에 배치되어, 상기 전하를 배출하는 리셋 확산 영역;상기 저장 확산 영역의 일 측에 배치되어, 상기 저장 확산 영역에 저장된 전하를 전달받는 읽기 확산 영역; 및상기 리셋 확산 영역과 상기 포토다이오드 영역 사이에 배치되어, 상기 리셋 확산 영역으로 전하를 전송하는 부유 확산 영역을 구비하는 것을 구비하는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항에 있어서,상기 부유 확산 영역을 상기 읽기 확산 영역과 전기적으로 연결시키는 배선 구조체를 구비하는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항 또는 제 2 항에 있어서,상기 저장 확산 영역 상에 배치되는 커패시터 상부 전극;상기 저장 확산 영역과 상기 포토다이오드 영역 사이의 반도체기판 상에 배 치되는 제 1 전송 게이트;상기 부유 확산 영역과 상기 포토다이오드 영역 사이의 반도체기판 상에 배치되는 제 2 전송 게이트;상기 읽기 확산 영역과 상기 저장 확산 영역 사이의 반도체기판 상에 배치되는 읽기 게이트; 및상기 리셋 확산 영역과 상기 부유 확산 영역 사이의 반도체기판 상에 배치되는 리셋 게이트를 더 구비하는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 3 항에 있어서,상기 리셋 게이트에는 상기 리셋 게이트 아래의 반도체기판에 채널을 형성하기 위해 요구되는 전압의 최소 크기인 리셋 전압보다 큰 전압을 인가하고,상기 제 2 전송 게이트에는 상기 제 2 전송 게이트 아래의 반도체기판에 채널을 형성하기 위해 요구되는 전압의 최소 크기인 제 2 전송 전압보다 큰 전압을 인가함으로써,상기 포토다이오드 영역, 상기 부유 확산 영역 및 상기 읽기 확산 영역의 전하를 상기 리셋 확산 영역을 거쳐 제거하는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 4 항에 있어서,상기 리셋 게이트에 인가되는 전압은 상기 제 2 전송 게이트에 인가되는 전 압보다 큰 것을 특징으로 하는 씨모스 이미지 센서.
- 제 3 항에 있어서,상기 제 1 전송 게이트에는 상기 제 1 전송 게이트 아래의 반도체기판에 채널을 형성하기 위해 요구되는 전압의 최소 크기인 제 1 전송 전압보다 큰 전압을 인가하고,상기 커패시터 상부 전극에는 상기 저장 확산 영역에 전위 우물(electric potential well)을 형성하기 위해 요구되는 전압의 최소 크기인 저장 전압보다 큰 전압을 인가함으로써,상기 포토다이오드 영역에 생성된 신호 전하를 상기 전하 확산 영역으로 전송하는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 6 항에 있어서,상기 커패시터 상부 전극에 인가되는 전압은 상기 제 1 전송 게이트에 인가되는 전압보다 큰 것을 특징으로 하는 씨모스 이미지센서.
- 제 3 항에 있어서,상기 리셋 게이트에는 상기 리셋 게이트 아래의 반도체기판에 채널을 형성하기 위해 요구되는 전압의 최소 크기인 리셋 전압보다 큰 전압을 인가하고,상기 제 2 전송 게이트에는 상기 제 2 전송 게이트 아래의 반도체기판에 채 널을 형성하기 위해 요구되는 전압의 최소 크기인 제 2 전송 전압보다 큰 전압을 인가하고,상기 커패시터 상부 전극에는 상기 저장 확산 영역에 전위 우물(electric potential well)을 형성하기 위해 요구되는 전압의 최소 크기인 저장 전압보다 큰 전압을 인가하고,상기 제 1 전송 게이트에는 상기 제 1 전송 게이트 아래의 반도체기판에 채널을 형성되기 위해 요구되는 전압의 최소 크기인 제 1 전송 전압보다 작은 전압을 인가하고,상기 읽기 게이트에는 상기 읽기 게이트 아래의 반도체기판에 채널을 형성하기 위해 요구되는 전압의 최소 크기인 읽기 전압보다 작은 전압을 인가함으로써,상기 포토다이오드 영역에서 생성되는 오버플로우 전하가 상기 저장 확산 영역으로 전송되는 것을 차단하면서 상기 제 2 전송 게이트 아래에 형성되는 채널, 상기 부유 확산 영역, 상기 리셋 게이트 아래에 형성되는 채널 및 상기 리셋 확산 영역을 통해 제거하는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 8 항에 있어서,상기 커패시터 상부 전극에 인가되는 전압은 상기 제 1 전송 게이트에 인가되는 전압 및 상기 읽기 게이트에 인가되는 전압보다 큰 것을 특징으로 하는 씨모스 이미지 센서.
- 제 3 항에 있어서,상기 읽기 게이트에는 상기 읽기 게이트 아래의 반도체기판에 채널을 형성하기 위해 요구되는 전압의 최소 크기인 읽기 전압보다 큰 전압을 인가하고,상기 커패시터 상부 전극에는 상기 저장 확산 영역에 전위 우물을 형성하기 위해 요구되는 전압의 최소 크기인 저장 전압보다 큰 전압을 인가함으로써,상기 저장 확산 영역에 저장된 신호 전하를 상기 읽기 확산 영역으로 전송하는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 10 항에 있어서,상기 제 1 전송 게이트에는 상기 제 1 전송 게이트 아래의 반도체기판에 채널을 형성되기 위해 요구되는 전압의 최소 크기인 제 1 전송 전압보다 작은 전압을 인가함으로써,상기 포토다이오드 영역에서 생성된 신호 전하가 상기 전하 확산 영역으로 전송되는 것을 차단하는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 11 항에 있어서,상기 커패시터 상부 전극에 인가되는 전압은 상기 읽기 게이트에 인가되는 전압보다 작고, 상기 제 1 전송 게이트에 인가되는 전압보다는 큰 것을 특징으로 하는 씨모스 이미지 센서.
- 제 10 항에 있어서,상기 리셋 게이트에는 상기 리셋 게이트 아래의 반도체기판에 채널을 형성하기 위해 요구되는 전압의 최소 크기인 리셋 전압 보다 작은 전압을 인가함으로써,상기 부유 확산 영역 및 상기 읽기 확산 영역을 상기 리셋 확산 영역으로부터 전기적으로 분리시키는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 10 항에 있어서,상기 제 1 전송 게이트에는 상기 제 1 전송 게이트 아래의 반도체기판에 채널을 형성되기 위해 요구되는 전압의 최소 크기인 제 1 전송 전압보다 작은 전압을 인가하고,상기 제 2 전송 게이트들에는 상기 제 2 전송 게이트 아래의 반도체기판에 채널을 형성되기 위해 요구되는 전압의 최소 크기인 제 2 전송 전압보다 작은 전압을 인가함으로써,상기 포토다이오드 영역에서 생성되는 전하들이 상기 저장 확산 영역 및 상기 부유 확산 영역으로 전송되는 것을 차단하는 것을 특징으로 하는 씨모스 이미지 센서.
- 반도체기판 내에 형성되어, 입사되는 빛에 의해 신호 전하를 발생시키는 포토다이오드 영역;상기 포토다이오드 영역으로부터 이격되어, 상기 포토다이오드 영역의 양측 에 각각 배치되는 저장 확산 영역 및 부유 확산 영역;상기 저장 확산 영역 상에 배치되는 커패시터 상부 전극;상기 저장 확산 영역과 상기 포토다이오드 영역 사이의 반도체기판 상에 배치되는 제 1 전송 게이트;상기 부유 확산 영역과 상기 포토다이오드 영역 사이의 반도체기판 상에 배치되는 제 2 전송 게이트;상기 저장 확산 영역으로부터 이격되어 배치되는 읽기 확산 영역;상기 부유 확산 영역으로부터 이격되어 배치되는 리셋 확산 영역;상기 읽기 확산 영역과 상기 저장 확산 영역 사이의 반도체기판 상에 배치되는 읽기 게이트; 및상기 리셋 확산 영역과 상기 부유 확산 영역 사이의 반도체기판 상에 배치되는 리셋 게이트를 구비하는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 15 항에 있어서,상기 부유 확산 영역 및 상기 읽기 확산 영역은 센싱 회로에 공통으로 연결되는 것을 특징으로 하는 씨모스 이미지 센서.
- 반도체기판의 소정영역에 활성영역들을 정의하는 소자분리막 패턴들을 형성하는 단계;상기 활성영역에 저장 확산 영역을 형성하는 단계;상기 활성영역을 가로지르는 제 1 전송 게이트, 제 2 전송 게이트, 읽기 게이트 및 리셋 게이트를 형성하는 단계;상기 저장 확산 영역 상에, 커패시터 상부 전극을 형성하는 단계;상기 제 1 전송 게이트와 상기 제 2 전송 게이트 사이의 활성영역 내에 포토다이오드 영역을 형성하는 단계;상기 포토다이오드 영역 및 상기 저장 확산 영역을 덮는 마스크를 이용하는 이온 주입 공정을 실시하여, 상기 활성영역 내에 읽기 확산 영역, 부유 확산 영역 및 리셋 확산 영역을 형성하는 단계; 및상기 제 1 전송 게이트, 상기 제 2 전송 게이트, 상기 읽기 게이트, 상기 리셋 게이트, 상기 읽기 확산 영역, 상기 부유 확산 영역 및 상기 리셋 확산 영역에 접속하는 배선들을 형성하는 단계를 포함하되,상기 읽기 확산 영역 및 상기 부유 확산 영역에 접속하는 배선은 전기적으로 연결되도록 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 17 항에 있어서,상기 제 1 전송 게이트는 상기 포토다이오드 영역과 상기 저장 확산 영역 사이에 배치되도록 형성하고,상기 제 2 전송 게이트는 상기 포토다이오드 영역과 상기 부유 확산 영역 사이에 배치되도록 형성하고,상기 읽기 게이트는 상기 저장 확산 영역과 상기 읽기 확산 영역 사이에 배 치되도록 형성하고,상기 리셋 게이트는 상기 부유 확산 영역과 상기 리셋 확산 영역 사이에 배치되도록 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 17 항에 있어서,상기 커패시터 상부 전극은 제 1 전송 게이트와 상기 읽기 게이트 사이의 반도체기판 상에 배치되도록 형성하는 것을 특징으로 하는 씨모스 이미지 센서.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040094704A KR100614653B1 (ko) | 2004-11-18 | 2004-11-18 | 백점 및 오버플로우의 문제없이 글로벌 노출이 가능한씨모스 이미지 센서 및 그 제조 방법 |
| JP2005330613A JP4965112B2 (ja) | 2004-11-18 | 2005-11-15 | 白点及びオーバーフローの問題なくグローバル露出が可能なｃｍｏｓイメージセンサ及びその製造方法 |
| US11/274,855 US7342271B2 (en) | 2004-11-18 | 2005-11-16 | CMOS image sensor providing uniform pixel exposure and method of fabricating same |
| US11/972,773 US7524717B2 (en) | 2004-11-18 | 2008-01-11 | CMOS image sensor providing uniform pixel exposure and method of fabricating same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040094704A KR100614653B1 (ko) | 2004-11-18 | 2004-11-18 | 백점 및 오버플로우의 문제없이 글로벌 노출이 가능한씨모스 이미지 센서 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060055701A KR20060055701A (ko) | 2006-05-24 |
| KR100614653B1 true KR100614653B1 (ko) | 2006-08-22 |
Family
ID=36385340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040094704A KR100614653B1 (ko) | 2004-11-18 | 2004-11-18 | 백점 및 오버플로우의 문제없이 글로벌 노출이 가능한씨모스 이미지 센서 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7342271B2 (ko) |
| JP (1) | JP4965112B2 (ko) |
| KR (1) | KR100614653B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101280254B1 (ko) | 2011-08-11 | 2013-07-05 | 주식회사 동부하이텍 | 반도체 감광 디바이스용 이미지 센서 및 그 제조 방법, 이를 이용한 이미지 처리 장치 및 그 색신호 판별 방법 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4525235B2 (ja) * | 2004-08-09 | 2010-08-18 | セイコーエプソン株式会社 | 固体撮像装置及びその駆動方法 |
| EP2942813B1 (en) * | 2006-08-09 | 2020-09-30 | Tohoku University | Optical sensor and solid-state imaging device |
| JP2008277511A (ja) | 2007-04-27 | 2008-11-13 | Fujifilm Corp | 撮像素子及び撮像装置 |
| JP5568880B2 (ja) * | 2008-04-03 | 2014-08-13 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
| EP2320460B1 (en) * | 2008-08-11 | 2013-03-13 | Honda Motor Co., Ltd. | Pixel, pixel forming method, imaging device and image forming method |
| US9543356B2 (en) * | 2009-03-10 | 2017-01-10 | Globalfoundries Inc. | Pixel sensor cell including light shield |
| JP2010232555A (ja) * | 2009-03-27 | 2010-10-14 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| US8865553B2 (en) * | 2009-09-30 | 2014-10-21 | X-Fab Semiconductor Foundries Ag | Semiconductor component with a window opening as an interface for ambient coupling |
| CN102122637B (zh) * | 2010-01-08 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 检测结构、检测方法及形成检测结构的方法 |
| GB2477083A (en) * | 2010-01-13 | 2011-07-27 | Cmosis Nv | Pixel structure with multiple transfer gates to improve dynamic range |
| TWI548073B (zh) * | 2011-12-14 | 2016-09-01 | Sony Corp | Solid-state imaging devices and electronic equipment |
| US9105728B2 (en) | 2012-07-24 | 2015-08-11 | Qualcomm Mems Technologies, Inc. | Multi-gate thin-film transistor |
| JP6021613B2 (ja) * | 2012-11-29 | 2016-11-09 | キヤノン株式会社 | 撮像素子、撮像装置、および、撮像システム |
| GB2510372B (en) * | 2013-01-31 | 2018-10-03 | Res & Innovation Uk | Imaging sensor |
| FR3010229B1 (fr) | 2013-08-30 | 2016-12-23 | Pyxalis | Capteur d'image avec bruit ktc reduit |
| KR102234041B1 (ko) * | 2014-06-18 | 2021-04-01 | 삼성전자주식회사 | 이미지 센서와 이를 포함하는 이미지 처리 시스템 |
| KR102253003B1 (ko) * | 2014-07-11 | 2021-05-17 | 삼성전자주식회사 | 이미지 센서의 픽셀 어레이 및 이미지 센서 |
| DE112015006045T5 (de) | 2015-01-22 | 2018-02-15 | X-Fab Semiconductor Foundries Ag | CMOS-Bildsensorpixel |
| CN105552097B (zh) * | 2016-02-29 | 2018-11-09 | 上海集成电路研发中心有限公司 | 全局曝光像素单元、电容结构及制备方法 |
| US10616519B2 (en) | 2016-12-20 | 2020-04-07 | Microsoft Technology Licensing, Llc | Global shutter pixel structures with shared transfer gates |
| US10389957B2 (en) | 2016-12-20 | 2019-08-20 | Microsoft Technology Licensing, Llc | Readout voltage uncertainty compensation in time-of-flight imaging pixels |
| US10559614B2 (en) * | 2018-03-09 | 2020-02-11 | Semiconductor Components Industries, Llc | Dual conversion gain circuitry with buried channels |
| CN112397530A (zh) * | 2019-08-12 | 2021-02-23 | 天津大学青岛海洋技术研究院 | 一种提高电荷电压转换增益的四管有源像素结构 |
| US11955503B2 (en) | 2019-11-21 | 2024-04-09 | Huawei Technologies Co., Ltd. | Imaging element, imaging sensor, camera system, and device comprising camera system with an overflow path and gate connected storage |
| CN115188779A (zh) * | 2022-07-12 | 2022-10-14 | 苏州华星光电技术有限公司 | 一种cmos图像芯片、相机及其调试方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334165A (ja) * | 1993-05-21 | 1994-12-02 | Fujitsu Ltd | 固体撮像素子 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486503B1 (en) | 1994-01-28 | 2002-11-26 | California Institute Of Technology | Active pixel sensor array with electronic shuttering |
| US6445014B1 (en) * | 1999-06-16 | 2002-09-03 | Micron Technology Inc. | Retrograde well structure for a CMOS imager |
| JP4366846B2 (ja) | 2000-08-22 | 2009-11-18 | 日本ビクター株式会社 | 固体撮像装置 |
| JP4403687B2 (ja) * | 2002-09-18 | 2010-01-27 | ソニー株式会社 | 固体撮像装置およびその駆動制御方法 |
| US6870209B2 (en) * | 2003-01-09 | 2005-03-22 | Dialog Semiconductor Gmbh | CMOS pixel with dual gate PMOS |
| JP4235729B2 (ja) * | 2003-02-03 | 2009-03-11 | 国立大学法人静岡大学 | 距離画像センサ |
| US7009227B2 (en) * | 2003-06-16 | 2006-03-07 | Micron Technology, Inc. | Photodiode structure and image pixel structure |
| JP4069918B2 (ja) * | 2004-09-27 | 2008-04-02 | セイコーエプソン株式会社 | 固体撮像装置 |
| US7253461B2 (en) * | 2005-05-27 | 2007-08-07 | Dialog Imaging Systems Gmbh | Snapshot CMOS image sensor with high shutter rejection ratio |
| US7271025B2 (en) * | 2005-07-12 | 2007-09-18 | Micron Technology, Inc. | Image sensor with SOI substrate |
-
2004
- 2004-11-18 KR KR1020040094704A patent/KR100614653B1/ko active IP Right Grant
-
2005
- 2005-11-15 JP JP2005330613A patent/JP4965112B2/ja active Active
- 2005-11-16 US US11/274,855 patent/US7342271B2/en active Active
-
2008
- 2008-01-11 US US11/972,773 patent/US7524717B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334165A (ja) * | 1993-05-21 | 1994-12-02 | Fujitsu Ltd | 固体撮像素子 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101280254B1 (ko) | 2011-08-11 | 2013-07-05 | 주식회사 동부하이텍 | 반도체 감광 디바이스용 이미지 센서 및 그 제조 방법, 이를 이용한 이미지 처리 장치 및 그 색신호 판별 방법 |
| US8716761B2 (en) | 2011-08-11 | 2014-05-06 | Dongbu Hitek Co., Ltd. | Image sensor for semiconductor light-sensitive device, manufacturing thereof, image processing apparatus using the same, and method for detecting color signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4965112B2 (ja) | 2012-07-04 |
| JP2006148104A (ja) | 2006-06-08 |
| US20080108166A1 (en) | 2008-05-08 |
| US7524717B2 (en) | 2009-04-28 |
| US20060102938A1 (en) | 2006-05-18 |
| US7342271B2 (en) | 2008-03-11 |
| KR20060055701A (ko) | 2006-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100614653B1 (ko) | 백점 및 오버플로우의 문제없이 글로벌 노출이 가능한씨모스 이미지 센서 및 그 제조 방법 | |
| US11729530B2 (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus | |
| JP4935354B2 (ja) | Ｃｍｏｓ撮像素子 | |
| US9159753B2 (en) | Image sensor pixels with self-aligned lateral anti-blooming structures | |
| KR100851494B1 (ko) | 수직적으로 집적된 세트 및 리셋 다이오드를 갖는 ｃｍｏｓ이미지 센서를 위한 소형 픽셀 | |
| CN102867834A (zh) | 固体摄像装置、电子设备和固体摄像装置的制造方法 | |
| US8440954B2 (en) | Solid-state image pickup device with a wiring becoming a light receiving surface, method of manufacturing the same, and electronic apparatus | |
| KR100881200B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP2004253729A (ja) | 固体撮像装置およびその製造方法 | |
| WO2013014840A1 (en) | Solid-state imaging apparatus, manufacturing method thereof, and electronic information device | |
| KR100741920B1 (ko) | 씨모스(ｃｍｏｓ) 이미지 센서의 제조 방법 | |
| JP2018046089A (ja) | 固体撮像装置及びその製造方法、並びに、電子機器 | |
| JP2011009466A (ja) | 固体撮像装置及び電子機器 | |
| JP2017188615A (ja) | 固体撮像装置 | |
| JP2008198976A (ja) | 固体撮像装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120801 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140731 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180731 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190731 Year of fee payment: 14 |