CN102867834A - 固体摄像装置、电子设备和固体摄像装置的制造方法 - Google Patents

固体摄像装置、电子设备和固体摄像装置的制造方法 Download PDF

Info

Publication number
CN102867834A
CN102867834A CN201210216236XA CN201210216236A CN102867834A CN 102867834 A CN102867834 A CN 102867834A CN 201210216236X A CN201210216236X A CN 201210216236XA CN 201210216236 A CN201210216236 A CN 201210216236A CN 102867834 A CN102867834 A CN 102867834A
Authority
CN
China
Prior art keywords
impurity layer
layer
photodiode
camera head
solid camera
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210216236XA
Other languages
English (en)
Other versions
CN102867834B (zh
Inventor
大理洋征龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102867834A publication Critical patent/CN102867834A/zh
Application granted granted Critical
Publication of CN102867834B publication Critical patent/CN102867834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/622—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by controlling anti-blooming drains
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明公开了一种固体摄像装置、固体摄像装置的制造方法和电子设备。在固体摄像装置的制造方法中，在基板内形成包括载流子极性为第一导电型的第一杂质层的光电转换部；在所述第一杂质层的位于所述基板的一个表面侧的表面上形成载流子极性为与所述第一导电型相反的第二导电型的第二杂质层从而使得所述第二杂质层与所述第一杂质层的所述表面接触；在所述第二杂质层上形成载流子极性是所述第一导电型的第三杂质层从而使其与所述第二杂质层接触；并且在所述基板内形成载流子极性是所述第一导电型的杂质区域部从而使其与所述第三杂质层相连。所述电子设备包括所述固体摄像装置。本发明能够进一步抑制诸如晕染或混色等的发生。

Description

固体摄像装置、电子设备和固体摄像装置的制造方法
相关申请的交叉参考
本申请包含与2011年7月5日向日本专利局提交的日本优先权专利申请JP 2011-148882所公开的内容相关的主题，因此将该日本优先权申请的全部内容以引用的方式并入本文。
技术领域
本发明的实施例涉及固体摄像装置、装有该固体摄像装置的电子设备和该固体摄像装置的制造方法。
背景技术
以前，作为固体摄像装置，已经存在每个像素装有放大元件的有源像素传感器（active pixel sensor，APS）。近年来，在这些有源像素传感器中，通过金属氧化物半导体（metal-oxide-semiconductor，MOS）晶体管读取累积在作为光电转换元件的光电二极管中的信号电荷的互补型MOS（CMOS）图像传感器已经被用于多种用途。
CMOS图像传感器包括基板和形成在基板上的配线层，在所述基板中形成有对入射光进行光电转换的光电二极管。另外，目前，光从基板的配线层侧的基板表面照射光电二极管的前面照射型CMOS图像传感器被广泛使用。
另外，近年来，为了提高光电二极管的灵敏度，已经提出了光从基板的配线层侧的相反侧的基板表面（背面）照射光电二极管的背面照射型CMOS图像传感器。在日本专利申请特开第2003-31785号公报或日本专利申请特开第2008-103668号公报中已经披露了这样的技术的示例。
图19图示了在日本专利申请特开第2003-31785号公报中提出的背面照射型CMOS图像传感器中的光电二极管附近的示意性横截面图。光电二极管601形成在硅层600内。另外，光电二极管601包括N-区域601a、形成在N-区域601a上的累积信号电荷（电子）的N+区域601b和形成在N+区域601b上的P+层601c。另外，在光电二极管601的光入射侧的表面上形成有浅P+层602，并且在光电二极管601的侧部中形成有作为像素分离层的深P阱603。
也即是，日本专利申请特开第2003-31785号公报中的背面照射型CMOS图像传感器具有P型杂质层包围着光电二极管601的N型杂质区域的结构。特别地，在光电二极管601的N型杂质区域的基板表面侧，形成有高杂质浓度的P+层601c，并且日本专利申请特开第2003-31785号公报中的光电二极管601具有空穴累积二极管（hole accumulateddiode，HAD）型结构，该结构可抑制由于表面生成再结合而导致的暗电流的产生。
另外，在日本专利申请特开第2003-31785号公报中的背面照射型CMOS图像传感器中，在光电二极管601中经过光电转换并且累积在N+区域601b中的信号电荷被传输晶体管604传输至N+型区域中的浮动扩散区域605。
另外，这里，为了比较，图20图示了日本专利申请特开第2003-31785号公报中披露的前面照射型CMOS图像传感器中的光电二极管附近的示意性横截面图。前面照射型CMOS图像传感器中的像素部700包括N型硅基板701、形成在N型硅基板701的光入射侧的配线层702和形成在配线层702的光入射侧的钝化膜703。另外，在N型硅基板701的光入射侧的表面附近，形成有P阱区域704，并且光电二极管705被形成为埋入在P阱区域704的表面中。另外，虽然在图20中未进行图示，N型硅基板701例如与电源电压Vdd的施加端子相连。
在图20中所示的前面照射型CMOS图像传感器中，在形成光电二极管705的N型层的底部，形成有作为光电二极管705中生成的电子的电位势垒的P阱区域704。另外，P阱区域704的电位势垒被设定为低于元件隔离部（未图示）或传输栅极（TG）的电位势垒。在此情况下，在从光电二极管705到N型硅基板701的方向上，形成了溢出路径，该溢出路径防止当高强度的光照射时从光电二极管705溢出的电子（下文中称为过剩电子）进入相邻的像素。也即是，在图20中所示的前面照射型CMOS图像传感器中，受光时产生的光电二极管705的过剩电子越过P阱区域704的电位势垒被排出至与电源电压Vdd等的施加端子相连的N型硅基板701。
另一方面，在图19中所示的背面照射型CMOS图像传感器中，由于基板的背面侧受光，所以通过化学机械研磨（CMP）处理对基板的背面侧进行研磨（薄壁化）直到基板的厚度达到大约10μm。因此，在背面照射型CMOS图像传感器中，难以通过与图20中所示的前面照射型CMOS图像传感器相同的方式在光电二极管601的光入射侧区域中设置N型基板区域。
也即是，在背面照射型CMOS图像传感器中，难以通过与前面照射型CMOS图像传感器相同的方式将光电二极管601的过剩电子排出至N型基板。因此，在背面照射型CMOS图像传感器中，当由于受光时的光电转换生成的电子超过光电二极管601中能够累积的电子的预定量时，过剩电子就流入相邻像素的光电二极管中。在此情况下，例如，产生了晕染（blooming）或混色等问题。
以前，为了解决上述问题，已经提出了这样的技术：在背面照射型固体摄像装置中，在光电二极管的上部形成触头（contact），并且通过该触头将光电二极管的过剩电子排出至像素外部。在日本专利申请特开第2008-103668号公报中已经披露了这样的技术的示例。
发明内容
如上所述，在固体摄像装置中已经提出了用来将光电二极管的过剩电子排出至像素外部的各种技术。然而，在该技术领域中，期望开发出用于更可靠地排出光电二极管的过剩电子（剩余电荷）并且进一步抑制例如晕染或混色等的发生的技术。
本发明的实施例提供了一种固体摄像装置、装有该固体摄像装置的电子设备和该固体摄像装置的制造方法。期望这样的固体摄像装置能够进一步抑制例如晕染或混色等的发生。
本发明实施例的固体摄像装置包括基板、光电转换部、杂质区域部、第二杂质层、第三杂质层和栅极电极，并且各部分的构造和功能如下。所述光电转换部设置在所述基板内，包括载流子极性为第一导电型的第一杂质层并且将入射光光电转换为信号电荷。所述杂质区域部设置在所述基板内，并且所述杂质区域部的载流子极性为所述第一导电型。所述第二杂质层形成在所述第一杂质层的位于所述基板的一个表面侧的表面上从而与所述第一杂质层的所述表面接触，并且所述第二杂质层的载流子极性为与所述第一导电型相反的第二导电型。所述第三杂质层形成在所述第二杂质层上从而与所述第二杂质层接触，并且与所述杂质区域部相连，并且所述第三杂质层的载流子极性是所述第一导电型。另外，所述栅极电极形成在所述第三杂质层上方从而覆盖着所述第三杂质层。
另外，本发明实施例的电子设备包括上述固体摄像装置和用于对来自所述固体摄像装置的输出信号进行预定的处理的信号处理电路。
此外，本发明实施例的固体摄像装置的制造方法是按照如下步骤进行的。首先，在基板内形成包括载流子极性为第一导电型的第一杂质层并且将入射光光电转换为信号电荷的光电转换部。接着，在所述第一杂质层的位于所述基板的一个表面侧的表面上形成第二杂质层从而使得所述第二杂质层与所述第一杂质层的所述表面接触，所述第二杂质层的载流子极性为与所述第一导电型相反的第二导电型。接着，在所述第二杂质层上形成第三杂质层从而使得所述第三杂质层与所述第二杂质层接触，所述第三杂质层的载流子极性是所述第一导电型。接着，在所述第三杂质层上方形成栅极电极，从而使得所述栅极电极覆盖着所述第三杂质层。另外，在所述基板内形成杂质区域部从而使得所述杂质区域部与所述第三杂质层相连，所述杂质区域部的载流子极性是所述第一导电型。
如上所述，在本发明实施例的固体摄像装置中，在包括载流子极性为所述第一导电型的所述第一杂质层的所述光电转换部上或上方，依次形成有载流子极性是所述第二导电型的所述第二杂质层和载流子极性为所述第一导电型的所述第三杂质层。另外，在本发明实施例的固体摄像装置中，所述第三杂质层与所述杂质区域部相连，并且所述栅极电极被形成为覆盖着所述第三杂质层。
在具有如上所述的构造的固体摄像装置中，在从所述光电转换部通过所述第二杂质层到所述第三杂质层的方向（所述基板的厚度方向）上，可以形成用于光电转换期间所述光电转换部中溢出的过剩电荷的溢出路径。另外，流入所述第三杂质层的过剩电荷被排出至与所述第三杂质层相连的所述杂质区域部。
如上所述，在本发明实施例的固体摄像装置中，能够通过所述第二杂质层、所述第三杂质层和所述杂质区域部将光电转换期间所述光电转换部中溢出的过剩电荷可靠地排出至像素的外部。因此，根据本发明的实施例，例如能够进一步抑制诸如晕染或混色等的发生。
附图说明
图1是本发明第一实施例的固体摄像装置的示意性结构框图；
图2是第一实施例的固体摄像装置中的像素的等效电路图；
图3是第一实施例的固体摄像装置中的光电二极管附近的示意性结构横截面图；
图4是第一实施例的固体摄像装置中的光电二极管附近的示意性平面图；
图5A和图5B说明了第一实施例的固体摄像装置中的溢出操作的原理；
图6A至图6C说明了在第一实施例的固体摄像装置中的溢出操作时的时序图；
图7说明了第一实施例的固体摄像装置的制造方法；
图8说明了第一实施例的固体摄像装置的制造方法；
图9说明了第一实施例的固体摄像装置的制造方法；
图10说明了第一实施例的固体摄像装置的制造方法；
图11说明了第一实施例的固体摄像装置的制造方法；
图12是装有第一实施例的固体摄像装置的摄像装置的示意性结构框图；
图13是第二实施例的固体摄像装置中的光电二极管附近的示意性结构横截面图；
图14是第三实施例的固体摄像装置中的光电二极管附近的示意性平面图；
图15是第三实施例的固体摄像装置中的光电二极管附近的示意性结构横截面图；
图16是第三实施例的固体摄像装置中的光电二极管附近的示意性结构横截面图；
图17是第四实施例的固体摄像装置中的光电二极管附近的示意性结构横截面图；
图18是第四实施例的固体摄像装置中的光电二极管附近的示意性平面图；
图19是相关技术的背面照射型固体摄像装置中的光电二极管附近的示意性结构横截面图；以及
图20是相关技术的前面照射型固体摄像装置中的光电二极管附近的示意性结构横截面图。
具体实施方式
在下文中，将参照附图按照下面的顺序说明本发明实施例的固体摄像装置的示例。然而，在此方面，本发明的实施例不限于下面的示例。
1.第一实施例：基本构造的示例
2.第二实施例：调整传输栅极的功函数的构造示例
3.第三实施例：利用垂直传输栅极构成传输栅极的示例
4.第四实施例：单独设置溢出排放区的构造示例
5.各种变形例
1.第一实施例
固体摄像装置的总体构造
在说明本发明第一实施例的固体摄像装置中的单位像素的内部结构之前，将参照附图说明固体摄像装置的总体构造。
(1)固体摄像装置的构造
图1图示了第一实施例的固体摄像装置的示意性框图。另外，在本实施例中，将以背面照射型CMOS图像传感器作为固体摄像装置的例子来进行说明。
CMOS图像传感器100包括像素阵列部101、垂直驱动部102、列处理部103、水平驱动部104和系统控制部105。另外，像素阵列部101、垂直驱动部102、列处理部103、水平驱动部104和系统控制部105形成在图1中未图示的一块半导体基板（芯片）上。
此外，CMOS图像传感器100包括信号处理部108和数据存储部109。另外，也可以利用设置在不同于CMOS图像传感器100的基板中的外部信号处理部来设置信号处理部108和数据存储部109，所述外部信号处理部通过例如数字信号处理器（DSP）或软件等进行处理。另外，信号处理部108和数据存储部109例如也可以安装在形成有像素阵列部101等的半导体基板的同一半导体基板上。
像素阵列部101包括以矩阵的方式二维布置的多个单位像素（下文中，简称为像素）。另外，关于各像素，设置有在内部生成并累积光电荷（下文中简称为电荷）的光电转换元件（在本实施例中为光电二极管），所述光电荷的电荷量对应于入射光量。
像素阵列部101还包括关于以矩阵的方式二维布置的多个像素的各行在行方向（图1中的左右方向）上形成的像素驱动线106以及关于各像素列在列方向（图1中的上下方向）上形成的垂直信号线107。另外，各像素驱动线106与对应行中的像素相连，各垂直信号线107与对应列中的像素相连。
另外，像素驱动线106的一个端部与垂直驱动部102的对应于相应像素驱动线106的行的输出端部相连，并且垂直信号线107的一个端部与列处理部103的对应于相应垂直信号线107的列的输入端部相连。另外，在图1中，为了提供简要的说明，用一条信号线来表示各行的像素驱动线106，但各行通常设置有用于单独驱动构成像素的各种晶体管的多条信号线。
例如，垂直驱动部102包括诸如移位寄存器和地址解码器等电路元件，并且向像素阵列部101中的各像素输出各种驱动信号，从而驱动各像素。在此时，例如，垂直驱动部102同时驱动所有的像素或以行为单位驱动像素。另外，在图1中，为提供简要的说明而省略了垂直驱动部102的具体构造的图示，但是通常垂直驱动部102包括两个扫描系统，即读取扫描系统和清除扫描系统。
当从像素读取信号时，读取扫描系统以行为单位顺次对像素阵列部101中的像素进行选择性扫描。另外，从垂直驱动部102的读取扫描系统所选择性扫描的行中的各像素输出的像素信号通过对应的垂直信号线107被提供至列处理部103。
清除扫描系统进行像素内的光电转换元件中累积的电荷的清除扫描。这样的清除操作是在先于读取扫描快门速度的期间对要通过读取扫描系统进行读取扫描的行（读取行）进行的。通过清除扫描系统的清除扫描，从读取行的像素的光电转换元件中清除了不需要的电荷（复位）。即，通过在清除扫描系统中进行的对不需要的电荷的清除操作（复位操作），进行所谓的电子快门操作。另外，这里的术语“电子快门操作”对应于光电转换元件的电荷被丢弃并且重新开始曝光（开始电荷累积）的操作。
通过读取扫描系统的操作（读取操作）而读取的信号是与在上一个读取操作或电子快门操作之后照射像素阵列部101的光量相对应的信号。另外，在上一读取操作中的读取时刻或电子快门操作中的清除时刻，与目前的读取操作中的读取时刻之间的时间周期成为像素中的电荷累积时间（曝光时间）。
对于像素阵列部101中的各像素列，列处理部103对通过垂直信号线107从被选择的行中的各像素输出的像素信号进行预定的信号处理，并且暂时保持着经过信号处理的像素信号。
具体地，作为信号处理，列处理部103例如进行至少诸如相关双采样（CDS）处理等降噪处理。通过列处理部103中的CDS处理，能够去除复位噪声和由放大晶体管的阈值变化等导致的像素固有的固定模式噪声。另外，除了上述消除噪声功能之外，例如，还可以采用在列处理部103中设置模数（AD）转换功能并且输出数字信号的构造。
例如，水平驱动部104包括诸如移位寄存器和地址解码器等电路元件，并且顺次对列处理部103中的各像素列中设置的单位电路（未图示）进行选择性扫描。通过水平驱动部104的该选择性扫描，列处理部103的各单位电路中经过信号处理的像素信号被顺次输出至信号处理部108。
例如，系统控制部105包括生成CMOS图像传感器100中的各种操作的时序信号的时序生成器等。另外，系统控制部105中生成的各种时序信号被提供至垂直驱动部102、列处理部103和水平驱动部104，并且基于这些时序信号对上述各部进行驱动控制。
信号处理部108包括至少加法运算处理功能，并且例如对从列处理部103输出的像素信号进行诸如加法运算处理等各种信号处理。另外，数据存储部109暂时存储信号处理部108中进行预定的信号处理时必要的数据。
(2)像素的构造
图2图示了像素阵列部101中包含的各像素的等效电路的示例。通常，像素10包括一个光电二极管11（光电转换元件）、包含为一个光电二极管11设置的MOS晶体管的各种有源元件以及浮动扩散区域16（FD）。在图2中所示的示例中，像素10包括光电二极管11、传输晶体管12、放大晶体管13、选择晶体管14、复位晶体管15和浮动扩散区域16。另外，这里图示的是使用具有N型载流子极性的MOS晶体管（下文中称为NMOS晶体管）构成各种晶体管的示例。
另外，在图2中所示的示例中，图示的是这样的示例：关于一个像素10，在行方向（图2中的左右方向）上设置有包括传输配线17、地址配线18和复位配线19这三条信号配线（像素驱动线106），并且在列方向（图2中的上下方向）上布置有垂直信号线107。另外，在图2中，图示的是这样的示例：在一个像素10内设置有电源电压Vdd的供给配线和各种MOS晶体管之间的连接配线。另外，虽然图2中未图示，但在像素10中，在像素边界部和黑电平检测像素中还设置有用作遮光膜的二维配线。
光电二极管11将入射光转换（光电转换）为电荷（这里为电子），电荷的量与入射光的光量相对应。另外，光电二极管11的阳极接地。
传输晶体管12设置于光电二极管11的阴极与浮动扩散区域16之间。当高电平的传输信号（VTG：电压信号）从垂直驱动部102通过传输配线17输入至传输晶体管12的栅极时，传输晶体管12进入导通状态，并且将光电二极管11中光电转换的电荷（电子）传输至浮动扩散区域16。另外，被传输至浮动扩散区域16的电荷转化为浮动扩散区域16中的电压（电位）。
放大晶体管13的栅极与浮动扩散区域16（FD）相连。另外，放大晶体管13的漏极与电源电压Vdd的供给端子相连，并且放大晶体管13的源极通过选择晶体管14与垂直信号线107相连。另外，如图2中所示，垂直信号线107与像素10外部的恒流源20相连，并且由此基于放大晶体管13和恒流源20构成了源极跟随器电路。放大晶体管13放大浮动扩散区域16的电位，并且将放大后的信号作为光累积信号（像素信号）输出至选择晶体管14。
选择晶体管14设置于放大晶体管13与垂直信号线107之间。当高电平的地址信号（VSEL）从垂直驱动部102通过地址配线18输入至选择晶体管14的栅极时，选择晶体管14进入导通状态，并且将对应于在放大晶体管13中被放大的电位的电压信号输出至垂直信号线107。另外，输出至垂直信号线107的各像素的电压信号被传输至列处理部103。
复位晶体管15设置于电源电压Vdd的供给端子与浮动扩散区域16之间。当高电平的复位信号（VRST）从垂直驱动部102通过复位配线19输入至复位晶体管15的栅极时，复位晶体管15进入导通状态，并且将浮动扩散区域16的电位复位至电源电压Vdd。
另外，在本实施例中，与上述各种NMOS晶体管的栅极相连的各种配线是以行为单位进行设置的，并且对与一行相对应的各像素同时进行各种NMOS晶体管的上述操作。
光电二极管附近的内部结构
接着，将说明本实施例的CMOS图像传感器100中的像素10的内部结构。图3和图4图示了像素10在光电二极管11附近的示意性结构。另外，图3是光电二极管11附近的示意性结构横截面图，图4是图示了光电二极管11、传输晶体管12与浮动扩散区域16之间的布置关系的示意性平面图。然而，关于此，图4中的III-III截面对应于一个光电二极管11附近的截面。
另外，在图3和图4中，为了便于说明，只图示了与稍后说明的在本实施例的光电二极管11中过度转换的电荷（过剩电子）的排出操作（溢出操作）相关的主要部分。其它的内部结构可以通过与相关技术中的背面照射型CMOS图像传感器相同的方法来构造。另外，在下文中，设半导体基板1的位于形成有配线层（在该配线层中，光电二极管11和光电二极管11周围的各种晶体管线连接）一侧的一个表面称为基板表面1a，并且将位于与上述表面相反侧（光入射侧）的表面称为基板背面1b（另一表面）。
本实施例的CMOS图像传感器100包括半导体基板1（基板）、形成于半导体基板1的基板表面1a上的预定区域中的栅极绝缘膜2和形成于栅极绝缘膜2上的传输晶体管12的传输栅极3（栅极电极）。
例如，半导体基板1是使用N型的Si基板形成的，并且包括P型杂质层（下文中称为P阱4）、N层5（第一杂质层）、P层6（第二杂质层）、表面N层（第三杂质层）和浮动扩散区域16（杂质区域部）。另外，如图3中所示，N层5、P层6、表面N层和浮动扩散区域16被形成为埋入在P阱4中。
N层5是载流子极性为N型（第一导电型）的杂质层，并且其杂质浓度例如是大约1×1017cm-3~1×1018cm-3。另外，在本实施例中，利用N层5形成光电二极管11（光电转换部），并且由光电转换生成的电子累积在N层5中。
P层6是载流子极性为P型（第二导电型）的杂质层，并且形成在N层5的基板表面1a侧的表面从而与N层5相接触。当光电转换时（在电子累积期间）光电二极管11的N层5中溢出的过剩电子被排出至表面N层7（浮动扩散区域16）的时候，P层6起到了电位势垒（下文中称为溢出势垒）的作用。另外，P层6还起到了减小暗电流的钉扎层的作用。另外，在本实施例中，例如，P层6的杂质浓度可以是大约1×1017cm-3~1×1018cm-3。
表面N层7是载流子极性为N型的杂质层，其杂质浓度例如可以为大约1×1017cm-3~1×1018cm-3。另外，例如，表面N层7的深度可以是大约10~50nm。表面N层7起到了作为光电转换时N层5中溢出的过剩电子的排出地点（溢出排放区）的作用。
另外，表面N层7被形成为其基板表面1a侧的表面与半导体基板1的基板表面1a位于同一平面。即，表面N层7被形成为在基板表面1a上露出。
另外，如图3和图4中所示，表面N层7形成在P层6的基板表面1a侧的方形表面上，从而与P层6相接触并覆盖着相应的表面。另外，如图3和图4中所示，表面N层7形成在从P层6的面对着浮动扩散区域16的角部向浮动扩散区域16延伸的区域中，并且与浮动扩散区域16相连。即，在本实施例中，表面N层7形成在P层6的区域上和位于光电二极管11与浮动扩散区域16之间的P阱4的区域上。
在本实施例中，如上所述，光电二极管11的区域（受光部）具有两个N层中夹有P层6的结构。另外，在本实施例中，如上所述，N层5、P层6和表面N层7各自的杂质浓度分别设定得相对较低（设定得低于稍后说明的浮动扩散区域16的杂质浓度）。因此，在受光部中各PN结界面中的电位（杂质浓度）变化不急剧，并能抑制噪声的产生。
另外，在本实施例中，期望例如适当地设定各杂质层的杂质浓度等，使得当传输栅极3处于非导通状态时，在受光部的深度方向上的电位特性与相关技术的HAD型结构（P+/N-结型）的光电二极管的电位特性是相同的。在此情况下，在设计本实施例中的受光部时，可采用与相关技术相同的电位设计，并且，例如可以和相关技术相同的方式设计饱和电荷量等特性。
浮动扩散区域16是使用载流子极性为N型的杂质层形成的，并且其杂质浓度例如可以为大约1×1020cm-3。即，在本实施例中，浮动扩散区域16的杂质浓度被设定得高于表面N层7的杂质浓度。另外，本发明的实施例不限于该示例，可以将浮动扩散区域16的杂质浓度和表面N层7的杂质浓度设定为相同。
然而，在这方面，当以和浮动扩散区域16相同的方式将表面N层7的杂质浓度设定为高浓度时，与浮动扩散区域16相连的外部端子的电位（例如，电源电压Vdd）可能易于被传导至表面N层7。在此情况下，在传输信号电荷以外的期间，很可能P层6的电位势垒也消失并且光电二极管11内累积的电子漏出。因此，当考虑了光电二极管11内的电子的泄漏时，期望以和本实施例中相同的方式将表面N层7的杂质浓度设定得低于浮动扩散区域16的杂质浓度。
栅极绝缘膜2被形成为覆盖表面N层7的表面。另外，栅极绝缘膜2例如是使用诸如SiO2膜等绝缘膜形成的。
传输栅极3（TG）形成在栅极绝缘膜2上从而与栅极绝缘膜2相接触。即，在本实施例中，传输栅极3被形成为覆盖表面N层7的表面，在传输栅极3和表面N层7之间有栅极绝缘膜2。另外，可以使用任意的导电材料形成传输栅极3，并且例如可以使用诸如掺杂有杂质的多晶硅等材料形成传输栅极3。另外，在本实施例中，传输栅极3的厚度可以是大约100~300nm。
另外，形成上述CMOS图像传感器100的各种层和各种区域的构造（例如，杂质浓度、层厚度和形成材料等）不限于上述示例，并且例如能够基于诸如需要的性能、用途等条件任意地变化。
溢出操作的原理
在本实施例的CMOS图像传感器100中，控制在电子累积期间（光电转换期间）施加至传输栅极3的栅极电压VTG的大小，从而控制过剩电子的溢出操作。
具体地，现在，设当信号电荷被从光电二极管11传输至浮动扩散区域16（下文中称为完全传输）时，即，当传输栅极3处于导通状态时，施加至传输栅极3的栅极电压VTG为高电平电压VH（第一电压）。另外，设当光电二极管11与浮动扩散区域16之间的连接处于非导通状态时，施加至传输栅极3的栅极电压VTG为低电平电压VL（第二电压）。此外，设在光电二极管11受到光照时并且光被转换为电荷（电子）的期间（电子累积期间）施加至传输栅极3的栅极电压VTG为偏压VM（第三电压）。
另外，在本实施例中，偏压VM是这样设定的：电子累积期间施加至传输栅极3的偏压VM被设定为小于高电平电压VH且大于低电平电压VL的正值（VL<VM<VH）。例如，当设高电平电压VH是电源电压Vdd并且低电平电压VL是接地电压（0V）时，偏压VM被设定为范围0<VM<Vdd内的值。
另外，如稍后所述，在本实施例中，在电子累积期间，从光电二极管11中的N层5仅将过剩电子通过P层6排出至表面N层7。因此，在本实施例中，适当地设定施加至传输栅极3的偏压VM和各杂质层的状况（例如，其杂质浓度等），使得电子累积期间的P层6的溢出势垒成为只使得过剩电子被排出至表面N层7的电位。
这里，首先，将参照图5A和图5B具体说明本实施例的CMOS图像传感器100内的光电二极管11中的过剩电子的溢出操作的原理。另外，图5A和图5B图示了在从半导体基板1的基板表面1a到光电二极管11的N层5的底部的深度区域内在溢出操作时电子的电位Φ的变化。
在本实施例中，虽然图5B中未图示，当在低电平电压VL（=0V）施加至传输栅极3的状态下，表面N层7的关于电子的电位势垒（Φ）高于P层6的电位（溢出势垒）。在此情况下，光电二极管11内的电子未流到表面N层7侧。
然而，当在电子累积期间向传输栅极3施加在0<VM<Vdd范围内的正偏压VM时，如图5B中的实线的特性所示，表面N层7关于电子的电位变得低于P层6的溢出势垒。因此，电子累积期间在光电二极管11中产生的过剩电子越过P层6的溢出势垒被排出至表面N层7。
即，在本实施例中，当向传输栅极3施加在0<VM<Vdd的范围内的正偏压VM时，在从光电二极管11中的N层5经过P层6到表面N层7的方向（半导体基板1的厚度方向）上形成了溢出路径。另外，排出至表面N层7的过剩电子被传输至浮动扩散区域16。
另外，如果当累积在光电二极管11中的信号电荷被完全传输时，向传输栅极3施加高电平电压VH（=Vdd），则如图5B中的虚线特性所示，P层6的溢出势垒消失。在此情况下，光电二极管11中累积的信号电荷（电子）通过P层6和表面N层7被传输至浮动扩散区域16。
接着，将参照图6A至图6C具体说明在电子累积期间的溢出操作与在信号电荷的完全传输时像素信号的读取操作之间的关系。另外，图6A至图6C是在预定的像素10中的选择晶体管14、复位晶体管15和传输晶体管12的操作的时序图。具体地，图6A至图6C分别图示了施加至选择晶体管14的地址信号（VSEL）、施加至复位晶体管15的复位信号（VRST）和施加至传输晶体管12的传输信号（VTG）的信号波形。
首先，在预定的像素10中，如图6A中所示，在光电二极管11的电子累积期间选择晶体管14的栅极电压VSEL在预定的时刻t1从低电平（例如，0V）切换至高电平（例如，Vdd）。于是，预定的像素10处于选择状态。
另外，如图6B中所示，在时刻t1，向复位晶体管15的栅极施加例如大小为Vdd的脉冲电压，并且复位晶体管15进入导通状态。于是，通过复位晶体管15将浮动扩散区域16中累积的不需要的电荷排出，从而进行复位电平的读取操作。
另外，如图6C中所示，由于复位电平的读取期间也对应于电子累积期间，所以在这个期间内向传输晶体管12的传输栅极3施加在VL<VM<VH范围内的正偏压VM。因此，如图5A和图5B中所示，在复位电平的读取期间（累积期间），光电二极管11内的过剩电子通过P层6和表面N层7被排出至浮动扩散区域16。
此后，如图6C中所示，在时刻t2（>t1）时，传输晶体管12的栅极电压VTG从中间电平（VM）被切换至高电平（例如，VH=Vdd）。因此，传输栅极3（位于光电二极管11与浮动扩散区域16之间）进入导通状态，光电二极管11中累积的信号电荷被完全传输至浮动扩散区域16，并且开始信号电平的读取操作。另外，信号电平的读取操作是在时刻t2与时刻t3之间进行的，在时刻t3时选择晶体管14的栅极电压VSEL从高电平被切换至低电平。在本实施例中，以这样的方式来进行光电二极管11中的过剩电子的溢出操作、信号电荷的完全传输操作以及信号电平的读取操作。
CMOS图像传感器的制造方法
接着，将参照图7至图11说明本实施例的CMOS图像传感器100的制造方法的示例。这里，将主要说明从制造光电二极管11（受光部）的工序到制造浮动扩散区域16的工序。因此，出于简化说明的目的，图7至图11图示了预定的像素10的光电二极管11的形成区域附近的示意性横截面图。另外，对于图7至图11中说明的工序之外的工序，可以用与相关技术中的背面照射型CMOS图像传感器的制造方法中相同的方法来实施。
首先，准备N型的Si基板作为半导体基板1。接着，在半导体基板1上，通过基于浅沟槽隔离（Shadow Trench Isolation，STI）或硅的局部氧化（Local Oxidation of Silicon，LOCOS）的方法，形成元件隔离区域（未图示）。此后，通过离子注入法将P型杂质注入到半导体基板1中，并且在半导体基板1的离子注入侧的表面（基板表面1a）的预定区域中形成预定深度的P阱4。
接着，在半导体基板1的基板表面1a上形成光致抗蚀剂膜50。然后，使用光刻技术对光致抗蚀剂膜50进行图形化处理，并且如图7中所示，去除在光电二极管11的形成区域中的光致抗蚀剂膜50，从而形成开口部50a。于是，在光致抗蚀剂膜50的开口部50a中露出了半导体基板1的基板表面1a。
接着，如图7中所示，通过离子注入法，从半导体基板1的光致抗蚀剂膜50侧将N型杂质注入半导体基板1中，并且在P阱4内的预定深度的位置处形成光电二极管11的N层5。
接着，如图8中所示，通过离子注入法，从半导体基板1的光致抗蚀剂膜50侧将P型杂质注入半导体基板1中，并且在N层5的基板表面1a侧的表面上形成与N层5的表面相接触的P层6。在此时，由于P层6是利用在图7中所示的工序中使用的光致抗蚀剂膜50（使用相同的掩模）形成的，所以P层6的端部的位置在基板平面方向上是以关于N层5的自对准方式确定的。另外，虽然在本实施例中图示了以上述顺序形成N层5和P层6的示例，但是本发明的实施例不限于此示例，并且P层6可以在N层5之前形成。
接着，在去除了光致抗蚀剂膜50之后，在半导体基板1的基板表面1a上再形成光致抗蚀剂膜51。然后，利用光刻技术，对光致抗蚀剂膜51进行图形化处理，并且如图9中所示，去除在表面N层7的形成区域中的光致抗蚀剂膜51，从而形成开口部51a。于是，在光致抗蚀剂膜51的开口部51a中露出了半导体基板1的基板表面1a。
接着，如图9中所示，通过离子注入法，从半导体基板1的光致抗蚀剂膜51侧将N型杂质注入半导体基板1中，并且在P层6和P阱4上形成表面N层7。另外，在此时，表面N层7被形成为使得表面N层7的基板表面1a侧的表面露出于基板表面1a。
接着，在去除了光致抗蚀剂膜51之后，通过热氧化法在半导体基板1的基板表面1a上的预定区域中形成SiO2膜。接着，例如通过化学气相沉积（Chemical Vapor Deposition，CVD）法在SiO2膜上层叠多晶硅膜或金属膜，从而形成栅极电极膜。
接着，在栅极电极膜中的传输栅极3的形成区域中形成抗蚀剂掩模。具体地，在光电二极管11的上部中形成的栅极电极膜的区域中和在表面N层7的一部分区域上形成的栅极电极膜的区域中形成抗蚀剂掩模，上述表面N层7的一部分将成为在稍后的工序中形成的用于连接光电二极管11和浮动扩散区域16的区域。另外，去除位于抗蚀剂掩模之外的区域中的栅极电极膜和SiO2膜。然后，去除抗蚀剂掩模。于是，如图10中所示，在基板表面1a上或上方，按顺序形成栅极绝缘膜2和传输栅极3从而覆盖光电二极管11的上部和表面N层7的一部分，上述表面N层7的一部分将成为用于连接光电二极管11和浮动扩散区域16的区域。
接着，在位于浮动扩散区域16的形成区域（包括露出于基板表面1a的那一部分表面N层7）之外的区域形成掩模。另外，通过离子注入法，将N型杂质注入到浮动扩散区域16的形成区域中，并且在此之后，对浮动扩散区域16的形成区域进行激活退火处理，从而形成浮动扩散区域16。这样，如图11中所示，形成了与表面N层7相连的浮动扩散区域16。
然后，虽然未图示，以与相关技术的背面照射型CMOS图像传感器的制造方法相同的方式，通过例如化学机械研磨（chemical mechanicalpolishing，CMP）法等对半导体基板1的基板背面1b进行研磨和薄化。接着，例如，通过CVD法等在半导体基板1的基板背面1b上按顺序形成滤色器和片上透镜。另外，在片上透镜上形成保护膜。在本实施例中，通过上述方式，制造出了CMOS图像传感器100。
本实施例中获得的各种有益效果
如上所述，在本实施例的CMOS图像传感器100中，在光电二极管11的N层5上设置有P层6，此外，在P层6上设置有露出于基板表面1a并且与浮动扩散区域16相连的表面N层7。另外，传输晶体管12的传输栅极3被设置为覆盖表面N层7。在本实施例中，使各像素10具有如上所述的构造，因此在P层6中形成了电子的溢出势垒。
另外，在本实施例中，在电子累积期间，向传输栅极3施加正偏压VM，正偏压VM处于使溢出势垒消失的高电平电压VH（例如，电源电压Vdd）与使传输栅极3进入非导通状态的低电平电压VL（例如，0V）之间。于是，使得表面N层7的电位势垒低于P层6的溢出势垒，并且光电二极管11中的过剩电子通过P层6（溢出势垒）被排出至表面N层7。另外，被排出至表面N层7的过剩电子被传输至浮动扩散区域16，从而最终被排出至像素外部。
因此，在本实施例中，同样在背面照射型CMOS图像传感器100中，能够将光电二极管11中的过剩电子更可靠地排出至像素的外部，并且能够进一步抑制例如晕染（blooming）或混色等的发生。
另外，相比于例如在日本专利申请特开第2008-103668号公报中提出的过剩电子的排出机制，本发明的CMOS图像传感器100中的过剩电子的上述排出机制具有下面的优点。
在日本专利申请特开第2008-103668号公报中，如上所述，在背面照射型固体摄像装置中，在光电二极管的上部中形成触头，并且光电二极管中的过剩电子通过触头排出。在该方法中，由于在半导体基板上形成能够实现欧姆接触的触头，所以需要使载流子借助量子力学隧道效应通过肖特基势垒（Schottky barrier）。在此情况下，需要利用浓度大约为1×1020cm-3的高浓度杂质层形成与触头接触的半导体层。即，在日本专利申请特开第2008-103668号公报提出的技术中，需要在光电二极管的上部设置具有高杂质浓度的杂质层。
另外，在日本专利申请特开第2008-103668号公报提出的技术中，为了获得作为光电二极管的HAD型光电二极管，需要在表面N+层的周围形成未被耗尽的高杂质浓度的P+层或者厚度使得在深度方向上未发生耗尽的杂质层。
然而，日本专利申请特开第2008-103668号公报中的过剩电子的排出机制易于给像素特性带来下面的不良影响。
(1)由于用来在光电二极管的上部中形成触头的开口部是通过蚀刻形成的，所以蚀刻损伤进入了形成在光电二极管周围的耗尽层，并且易于产生暗电流。
(2)当利用高浓度P型杂质层形成溢出势垒部时，在P型杂质层与光电二极管的N层之间的界面中的结密度的变化变得非常急剧，并且结电场变高。在此情况下，同样易于产生暗电流。
(3)当溢出势垒部中的P层在基板的深度方向上形成有足够的厚度时，由于光电二极管中的N层的位置变得更深，所以难以将信号电荷传输至浮动扩散区域，并且在一些情况下产生残像（afterimage）。
另一方面，在本实施例中，表面N层7的电位控制是通过传输栅极3来进行的，并且形成有过剩电子的溢出路径。即，在本实施例中，不需要直接在光电二极管11的上部形成触头。因此，在本实施例中，由于不会发生触头形成时的损害，所以能够解决在上述（1）中所述的日本专利申请特开第2008-103668号公报中的问题，并且能够改善抑制暗电流的效果。
另外，在本实施例中，由于不需要将形成在半导体基板1的最上表面侧的表面N层7的杂质浓度设为高浓度，所以还能够将作为溢出势垒的P层6的杂质浓度设为低浓度。在此情况下，由于能够将受光部的PN结界面的结电场设定得较低，所以还能够解决在上述（2）中所述的日本专利申请特开第2008-103668号公报中的问题，并且能够抑制暗电流的产生。
此外，在本实施例中，由于不需要加厚作为溢出势垒的P层6，所以还能够解决在上述（3）中所述的日本专利申请特开第2008-103668号公报中的问题。
另外，除了日本专利申请特开第2008-103668号公报中提出的过剩电子的排出方法，在相关技术的HAD型光电二极管中，还可以考虑例如在电子累积期间向传输栅极施加电压（该电压不使传输栅极进入完全非导通状态）的方法。在此情况下，传输晶体管的形成于传输栅极的下部的沟道部被用作溢出路径。即，在此情况下，在半导体基板的基板平面方向上形成溢出路径。
然而，由于制造时的掩模错位或形成工艺导致的偏差等，例如光电二极管与浮动扩散区域之间的距离、传输栅极长度和抗蚀剂线宽度等的尺寸是波动的。因此，当像素向微小化发展时，例如光电二极管与浮动扩散区域之间的距离、传输栅极长度和抗蚀剂线宽度等的尺寸的偏差在平面方向上变大。
当这样的在平面方向上的尺寸偏差变大时，每个像素的溢出势垒的电位的偏差变得明显。即，在将传输栅极的下部用作溢出势垒的方法中，当像素向微小化发展时，可能难以稳定地形成在传输栅极的下部的溢出势垒。另外，当溢出势垒的电位的偏差变大时，这样的偏差在电荷饱和情况下在输出时可能成为固定模式噪声。
另一方面，在本实施例中，如上所述，光电二极管11中的过剩电子的溢出通道形成在半导体基板1的厚度方向上。此外，在本实施例中，改变了通过离子注入形成N型或P型的杂质层时的杂质注入深度，从而形成溢出路径。即，在本实施例中，由于溢出路径的长度是基于形成N层5、P层6和表面N层7时的杂质的注入深度确定的，所以溢出路径的长度不依赖于基板表面1a的平面方向上的加工差异。另外，在本实施例中，由于P层6的杂质浓度不基于基板表面1a的平面方向上的加工差异而变化，所以溢出势垒的电位不会由于加工差异而产生波动。
因此，在本实施例的CMOS图像传感器100中，即使像素10向微小化发展，仍能够减小溢出势垒的电位的差异，并且能够稳定地形成溢出势垒。因此，在本实施例中，不论CMOS图像传感器100的加工差异，都能够均匀地准确地排出光电二极管11中的过剩电子。
此外，作为过剩电子的另一排出方法，在相关技术的背面照射型CMOS图像传感器中，可以考虑在基板的平面方向上单独形成溢出路径的方法。然而，在该方法中，芯片的面积增大。另一方面，在本实施例中，如上所述，由于溢出路径形成在半导体基板1的深度方向上（不需要单独在平面方面上形成溢出通道），所以能够避免增大芯片的面积。即，在本实施例中，能够稳定地形成溢出势垒而不增大芯片的面积。
电子设备的构造
本实施例的上述CMOS图像传感器100（固体摄像装置）可以被安装在使用固体摄像装置作为摄像部的任意的电子设备中使用。所述电子设备的示例包括诸如数码相机和摄像机等摄像装置（相机系统）、诸如手机等具有摄像功能的移动终端装置以及将固体摄像装置用作图像读取部的复印机等。这里，作为电子设备的示例，将以摄像装置为例并且将说明摄像装置的构造。另外，安装在电子设备中的相机模块在一些情况下也被称为摄像装置。
图12图示了采用本实施例CMOS图像传感器100的摄像装置的示意性框图构造。
摄像装置110包括光学部111、上述本实施例的CMOS图像传感器100和作为相机信号处理电路的DSP电路112（信号处理电路）。另外，摄像装置110包括帧存储器113、显示部114、记录部115、操作部116和电源部117。另外，DSP电路112、帧存储器113、显示部114、记录部115、操作部116和电源部117通过总线118相互电连接。
例如，光学部111是利用透镜组等构成的。光学部111获取来自被拍摄对象的入射光（图像光），并且借助入射光在CMOS图像传感器100的摄像面上形成图像。
CMOS图像传感器100以像素为单位将通过光学部111汇聚在成像表面的入射光的光量转化为电信号，并且输出电信号作为像素信号。另外，由于CMOS图像传感器100具有上述光电二极管11中的过剩电子的排出功能，所以在本实施例中能够形成进一步抑制例如晕染或混色等的高质量图像。
例如，显示部114包括配备有诸如液晶面板或有机电致发光（ElectroLuminescence，EL）面板等面板的显示装置，并且显示在CMOS图像传感器100中成像的动态图像或静止图像。记录部15例如将CMOS图像传感器100中成像的动态图像或静止图像记录在诸如录像带或数字多功能光盘（DVD）等记录介质中。
基于用户的预定操作，操作部116输出用于实现摄像装置110中包含的各种功能的操作指令信号。电源部117分别向DSP电路112、帧存储器113、显示部114、记录部115和操作部116适当地提供各种电源从而作为相应部的操作电源。
另外，在如图12中所示的摄像装置110中，CMOS图像传感器100还可以具有被形成为单个芯片的形式，并且可以具有摄像部和信号处理部或光学系统集成封装的包括摄像功能的模块化形式。
2.第二实施例
在第一实施例中，已经说明了这样的示例：在光电二极管11的电子累积期间调节施加至传输栅极3的栅极电压VTG从而在像素10内形成过剩电子的溢出路径。在第二实施例中，将说明通过另一方法在像素内形成过剩电子的溢出路径的结构示例。
图13图示了本实施例的CMOS图像传感器中的像素的内部结构。图13是光电二极管附近的示意性横截面结构图。另外，在图13中，出于简化说明的目的，只图示了与光电二极管11中过剩电子的排出操作（溢出操作）相关的主要部分。其它的内部结构可以通过与相关技术中的背面照射型CMOS图像传感器相同的方法来构造。另外，在图13中所示的本实施例的CMOS图像传感器200中，将用相同的附图标记表示与图3中所示的第一实施例的CMOS图像传感器100相同的构造。
本实施例的CMOS图像传感器200包括半导体基板1、形成于半导体基板1的基板表面1a上的预定区域中的栅极绝缘膜2和形成于栅极绝缘膜2上的传输晶体管12的传输栅极203（TG）。另外，光电二极管11周围的各种电路（各种晶体管）和CMOS图像传感器200的总体构造与第一实施例的相同（参照图1和图2）。
另外，在本实施例中，设半导体基板1和栅极绝缘膜2具有与第一实施例的半导体基板1和栅极绝缘膜2相同的构造。即，在本实施例的CMOS图像传感器200中，在形成于半导体基板1的P阱4内的光电二极管11的N层5上也设置有与N层5相接触的低杂质浓度的P层6。此外，在本实施例中，在P层6上也设置有与P层6相接触的低杂质浓度的表面N层7，该表面N层7是过剩电子的排放地点。然而，在这方面，此时以与第一实施例相同的方式，表面N层7形成为露出于半导体基板1的基板表面1a并与浮动扩散区域16（FD）相连。另外，栅极绝缘膜2形成在基板表面1a上从而覆盖着表面N层7。
以与第一实施例相同的方式，在栅极绝缘膜2上形成有与栅极绝缘膜2相接触的传输栅极203。然而，在这方面，在本实施例中，传输栅极203是利用功函数小于半导体基板1（N型Si基板）的功函数的导电材料形成的。具体地，传输栅极203是利用功函数小于或等于4.6eV，更加优选地，小于或等于4.3eV的导电材料形成的。
可以使用例如诸如Ti、V、Ni、Zr、Ni、Mo、Ru、Hf、Ta、W或Pt等金属、包含这些金属之一的合金或者这些金属之一的化合物作为具有上述功函数的导电材料。在本实施例中，在上述这些导电材料中，特别地，使用诸如Hf或Ta等金属、包含这些金属之一的合金或这些金属之一的化合物是期望的。另外，例如，硅酸铪（HfSi）的功函数为大约4.1~4.3eV。
当向上述构造的传输栅极203施加接地电压（0V）时，相比于P层6的溢出势垒，基于传输栅极203的功函数与半导体基板1的功函数之间的关系能够降低表面N层7关于电子的电位势垒。即，在本实施例中，当向传输栅极203施加接地电压时，能够获得与例如在第一实施例中向传输栅极3施加正偏压VM时获得的状态相同的状态。在此情况下，通过与第一实施例相同的方式，光电二极管11中的过剩电子越过P层6（溢出势垒）被从光电二极管11的N层5排出至表面N层7。
因此，在本实施例中，适当地选择传输栅极203的形成材料（功函数），并因此能够在不向传输栅极203单独施加正偏压VM的情况下排出光电二极管11中的过剩电子。另外，在本实施例中，在光电二极管11的信号电荷的完全传输时，用与第一实施例相同的方式，例如向传输栅极203施加诸如电源电压Vdd等高电平电压VH，并且使得P层6的溢出势垒消失。
如上所述，在本实施例的CMOS图像传感器200中，适当地选择传输栅极203的形成材料的功函数，并因此能够控制光电二极管11中的过剩电子的溢出操作。另外，在溢出操作时，光电二极管11中的过剩电子的溢出路径以与第一实施例相同的方式形成在半导体基板1的厚度方向上。因此，在本实施例的CMOS图像传感器200中，也能够获得与第一实施例相同的有益效果。
3.第三实施例
在第三实施例中，将说明改变了第一实施例的上述CMOS图像传感器100中的传输栅极的结构的构造示例。
图14至图16图示了本实施例的CMOS图像传感器中的像素的内部结构。另外，图14是图示了光电二极管、传输晶体管和浮动扩散区域之间的位置关系的示意性平面图。另外，图15和图16分别图示了图14中的XV-XV横截面和XVI-XVI横截面，并且图15和图16分别是光电二极管附近的示意性构造横截面图。
另外，在图14至图16中，出于简化说明的目的，只图示了与光电二极管11中过剩电子的排出操作相关的主要部分。其它的内部结构可以通过与相关技术中的背面照射型CMOS图像传感器相同的方法来构造。另外，在图14至图16中所示的本实施例中的CMOS图像传感器300中，将用相同的附图标记表示与图3和图4中所示的第一实施例的CMOS图像传感器100相同的构造。
本实施例的CMOS图像传感器300包括半导体基板301、形成于半导体基板301的基板表面301a上的预定区域中的栅极绝缘膜302和形成于栅极绝缘膜302上的传输晶体管12的传输栅极303（TG）。另外，光电二极管11周围的各种电路（各种晶体管）和CMOS图像传感器300的总体构造与第一实施例的相同（参照图1和图2）。
例如，半导体基板301是使用N型Si基板形成的，包括P阱4以及被形成为埋入P阱4中的N层5、P层6、表面N层7和浮动扩散区域16。另外，可以用与第一实施方式中相应部分相同的形成方式来形成P阱4、N层5、P层6、表面N层7和浮动扩散区域16的构造（例如，杂质浓度和厚度等）。
另外，在本实施例的半导体基板301中，如图15中所示，在表面N层7的区域中位于光电二极管11与浮动扩散区域16之间的部分中，形成有在半导体基板301的厚度方向上从基板表面301a延伸至预定的深度位置的垂直孔301c。另外，在图15中所示的示例中，垂直孔301c被形成为延伸至N层5的底部附近（基板背面301b侧的表面附近）。
栅极绝缘膜302形成在表面N层7的表面和半导体基板301的壁面上，所述壁面限定了垂直孔301c。另外，以与第一实施例相同的方式，例如使用诸如SiO2膜等绝缘膜形成栅极绝缘膜302。
传输栅极303形成在栅极绝缘膜302上从而与栅极绝缘膜302相接触，并且是用形成在基板表面301a上方的顶面栅极电极部303a和埋入在垂直孔301c中的柱状垂直栅极电极部303b构成的。另外，以与第一实施例相同的方式，可以使用任意的导电材料形成传输栅极303，并且例如可以使用诸如掺杂有杂质的多晶硅等材料形成。
另外，虽然在本实施例中，如图14至图16中所示，图示了垂直栅极电极部303b的周围被表面N层7和P阱4覆盖的构造，但是本发明的实施例不限于该示例。例如，可以采用垂直栅极电极部303b的周围被表面N层7覆盖的构造。
在本实施例的CMOS图像传感器300中，以与第一实施例中相同的方式，适当调节在光电二极管11的电子累积期间（光电转换期间）向传输栅极303施加的栅极电压VTG，并且由此进行溢出操作。
具体地，在光电二极管11的电子累积期间，向传输栅极303施加正偏压VM，正偏压VM处于使P层6的溢出势垒消失的高电平电压VH与使溢出势垒进入非导通状态的低电平电压VL之间。更加具体地，例如，在光电二极管11的电子累积期间（光电转换期间），向传输栅极303施加在范围0<VM<Vdd内的偏压VM。
在此情况下，由于光电二极管11的上部被顶面栅极电极部303a覆盖，所以表面N层7关于电子的电位势垒变得低于P层6的溢出势垒。因此，在光电二极管11的电子累积期间（光电转换期间），光电二极管11中的过剩电子通过P层6和表面N层7被排出至浮动扩散区域16。
如上所述，在本实施例的CMOS图像传感器300中，以与第一实施例相同的方式，在电荷转换期间也能够将光电二极管11中的过剩电子排出至像素的外部。另外，在此时，以与第一实施例相同的方式，光电二极管11中的过剩电子的溢出路径形成于半导体基板301的厚度方向上。因此，当以与本实施例的CMOS图像传感器300中相同的方式利用垂直传输栅极构成传输栅极303时，也能够获得与第一实施例相同的有益效果。
另外，在本实施例中，由于垂直栅极电极部303b设置在传输栅极303中，所以当光电二极管11内的信号电荷被完全传输至浮动扩散区域16时，传输沟道形成于垂直栅极电极部303b的延伸方向上。即，在本实施例中，当光电二极管11内的信号电荷被完全传输至浮动扩散区域16时，能够在半导体基板1的厚度方向上传输信号电荷。因此，在本实施例中，即使像素已经微小化，仍能够提高光电二极管11的饱和电荷量或灵敏度，并且能够提高信号电荷的传输效率。
4.第四实施例
虽然在第一至第三实施例中，已经说明了光电二极管中的过剩电子被排出至浮动扩散区域的示例，但是本发明的实施例不限于这样的示例，过剩电子的排出区域也可以被设置在不同于浮动扩散区域的区域中。在第四实施例中，将说明这样的构造的示例。
图17和图18图示了本实施例的CMOS图像传感器中的光电二极管附近的示意性构造。图17是光电二极管附近的示意性构造横截面图，图18是图示了光电二极管与溢出排放区之间的位置关系的示意性平面图。然而，在这方面，图17对应于图18中的XVII-XVII截面。
另外，在图17和图18中，出于简化说明的目的，只图示了与光电二极管中过剩电子的排出操作（溢出操作）相关的主要部分。其它的内部结构可以通过与相关技术中的背面照射型CMOS图像传感器相同的方法来构造。另外，在图17和图18中所示的本实施例中的CMOS图像传感器400中，将用相同的附图标记表示与图3和图4中所示的第一实施例的CMOS图像传感器100相同的构造。
本实施例的CMOS图像传感器400包括半导体基板401、形成于半导体基板401的基板表面401a上的预定区域中的栅极绝缘膜402。此外，CMOS图像传感器400包括形成于栅极绝缘膜402上的控制栅极403（CG）和传输晶体管12的传输栅极3（TG）。另外，由于可以通过与第一实施例相同的方式设置传输栅极3，所以将省略对其构造的说明。
例如，半导体基板401是使用N型Si基板形成的，并且包括P阱4以及被形成为埋入P阱4中的N层5、浮动扩散区域16、P层404、表面N层405和溢出排放区406（OFD）。
另外，可以用与第一实施例中的对应部分相同的方式形成光电二极管的N层5和浮动扩散区域16。
P层404被形成为与N层5的基板表面401a侧的表面的一部分相接触。在本实施例中，P层404起到光电二极管11中的过剩电子的溢出势垒的作用。另外，以与第一实施例中P层6相同的方式，P层404的杂质浓度例如可以为大约1×1017cm-3至1×1018cm-3。
表面N层405可以通过与第一实施例中的表面N层7相同的方式来设置。即，表面N层405形成在P层404的基板表面401a侧的表面上从而与P层404相接触，并且被形成为表面N层405的基板表面401a侧的表面露出于基板表面401a。另外，表面N层405的N型杂质浓度例如也可以为大约1×1017cm-3至1×1018cm-3，并且表面N层405的深度例如也可以为大约10~50nm。
然而，在这方面，在本实施例中，如图17和图18中所示，表面N层405形成在P层404的区域上和位于光电二极管11与溢出排放区406之间的P阱4的区域上。即，在本实施例中，作为光电二极管11中的过剩电子的排出处的表面N层405与溢出排放区406相连。
溢出排放区406是使用载流子极性为N型的杂质层形成的，并且其杂质浓度例如可以为大约1×1020cm-3。另外，虽然图17和图18中未图示，溢出排放区406通过触头连接至电源电压Vdd的供给端子。
另外，在本实施例中，溢出排放区406形成在位于相邻像素之间的分离部（分离区域）中，并且溢出排放区406是相邻像素共用的。在图17和图18中，图示了这样的示例：溢出排放区406形成于在二维方向上距相互邻近的四个像素（N层5或光电二极管11）几乎等距离的分离部中，并且一个溢出排放区406是对应的四个像素共用的。另外，本发明的实施例不限于此示例，并且各像素均可设置有一个溢出排放区406。然而，关于这点，就CMOS图像传感器400的微小化等而论，多个像素通过与本实施例中相同的方式共用一个溢出排放区406是期望的。
栅极绝缘膜402形成在表面N层405的区域和传输晶体管12的沟道部分上。另外，以与第一实施例中栅极绝缘膜2相同的方式，例如使用诸如SiO2膜等绝缘膜形成栅极绝缘膜402。
控制栅极403形成在形成于表面N层405的区域中的栅极绝缘膜402上从而与栅极绝缘膜402接触。即，控制栅极403被形成为隔着栅极绝缘膜402覆盖表面N层405的区域。另外，以与传输栅极3相同的方式，可以使用任意导电材料形成控制栅极403，并且例如可以使用诸如掺杂有杂质的多晶硅等材料形成。另外，以与传输栅极3相同的方式，控制栅极403的厚度可以为大约100~300nm。
在具有上述结构的本实施例的CMOS图像传感器400中，以与第一实施例相同的方式，适当调节在光电二极管11的电子累积期间（光电转换期间）向控制栅极403施加的栅极电压VTG，并且由此进行溢出操作。
具体地，在光电二极管11的电子累积期间，向控制栅极403施加正偏压VM，正偏压VM处于使P层404的溢出势垒消失的高电平电压VH与使P层404进入非导通状态的低电平电压VL之间。更加具体地，例如，在光电二极管11的电子累积期间（光电转换期间），向控制栅极403施加在范围0<VM<Vdd内的偏压VM。
在此情况下，由于形成在光电二极管11的上部的表面N层405被控制栅极403覆盖，所以表面N层405的电位势垒变得低于P层404的溢出势垒。因此，在光电二极管11的电子累积期间，光电二极管11中的过剩电子通过P层404和表面N层405被排出至溢出排放区406。另外，在该溢出操作时施加至控制栅极403的电压信号例如是从CMOS图像传感器400的垂直驱动部102（参照图1）提供的。
如上所述，在本实施例的CMOS图像传感器400中，以与第一实施例相同的方式，在电荷转换期间也能够将光电二极管11中的过剩电子排出至像素的外部。另外，在此时，以与第一实施例相同的方式，光电二极管11中的过剩电子的溢出路径形成于半导体基板401的厚度方向上。因此，在本实施例的CMOS图像传感器400中，也能够获得与第一实施例相同的有益效果。
5.各种变形例
接着，将说明上述各实施例的CMOS图像传感器的变形例。
第一变形例
虽然在第三和第四实施例中已经说明了在光电二极管的电子累积期间基于施加至传输栅极或控制栅极的电压来控制表面N层的电位势垒的示例，但是本发明的实施例不限于这些示例。例如，第二实施例的结构可以适用于第三和第四实施例。
即，在第三实施例和第四实施例的结构中，可以使用具有比半导体基板（N型Si基板）的功函数小的功函数（小于或等于4.6eV，更加优选地，小于或等于4.3eV）的导电材料形成传输栅极或控制栅极。在此情况下，也能够获得与上述各种实施例相同的有益效果。
第二变形例
虽然在第一至第三实施例中已经说明了通过传输栅极控制表面N层的电位势垒的示例，但是本发明的实施例不限于这些示例。可以同时设置传输栅极与用来控制表面N层的电位势垒的控制栅极，并且可以使用控制栅极与传输栅极一起来控制表面N层的电位势垒。在此情况下，例如，在半导体基板的基板表面上，可以在位于光电二极管与浮动扩散区域之间的沟道部上方形成传输栅极，并且可以将控制栅极形成为覆盖着光电二极管的N层（或P层）。
例如，当将该示例的构造应用于第一至第三实施例时，在光电二极管的电子累积期间施加至传输栅极的电压和控制栅极的电压都被设定为正偏压VM（例如，0<VM<Vdd），从而控制溢出操作。
另外，当将该示例的构造应用于例如第二实施例时，传输栅极和控制栅极都是使用具有比半导体基板（N型Si基板）的功函数小的功函数（小于或等于4.6eV，更加优选地，小于或等于4.3eV）的导电材料形成的。另外，在光电二极管的电子累积期间，可以通过向传输栅极和控制栅极施加接地电压来控制溢出操作。
通过采用上述构造，能够以与上述各种实施例相同的方式形成像素内的溢出路径，并且能够获得与上述各种实施例相同的有益效果。另外，本示例的构造不仅适于过剩电子的排出操作，还适合于例如需要单独地精确地控制诸如光电二极管的钉扎效应和信号电荷的完全传输等各种操作的用途。
第三变形例
虽然在上述各种实施例中，已经说明了表面N层被形成为覆盖着形成于光电二极管的N层上的P层的基板表面侧的全部表面的示例，但是本发明的实施例不限于此示例。如果表面N层与作为过剩电子的传输目的地的浮动扩散区域或溢出排放区相连，则表面N层可以被形成为覆盖P层的表面的一部分。
在此情况下，在溢出操作时，也能够以与上述各种实施例相同的方式在半导体基板的厚度方向上形成溢出路径，并且最终能够通过溢出路径将过剩电子排出至浮动扩散区域或溢出排放区。因此，在本示例的构造中，也能够获得与上述各种实施例相同的有益效果。
第四变形例
在上述各种实施例的CMOS图像传感器中，可以反转半导体基板内的各种层和各种区域的导电型（N型或P型）。具体地，虽然在上述各种实施例的CMOS图像传感器中，已经说明了信号电荷对应于电子的示例，但是光电二极管可以形成在使用P型杂质层的N型半导体基板内并且可以使用正空穴作为信号电荷。另外，在上述第四实施例（参见图17和图18）中，当反转半导体基板内的各种层和各种区域的导电型（N型或P型）时，溢出排放区406与接地电压（0V）的端子相连。
以这样的方式，即使反转半导体基板内的各种层和各种区域的导电型（N型或P型），仍可以用相同的方式适用上述各种实施例中的光电二极管中的过剩电荷的排出技术，并且能够获得与上述各种实施例相同的有益效果。
第五变形例
虽然在上述各种实施例中已经说明了将本发明实施例的光电二极管中的过剩电荷的排出技术应用于背面照射型CMOS图像传感器的示例，但是本发明实施例不限于该示例。本发明实施例的光电二极管中的过剩电荷的排出技术也可以应用于前面照射型CMOS图像传感器。
在此情况下，在像素内形成有两条溢出路径，即通过N型硅基板的路径以及在厚度方向上通过P层和表面N层的路径。因此，在此情况下，也能够更加可靠地排出光电二极管的过剩电荷，并且能够进一步抑制例如晕染或混色等的发生。另外，在此情况下，期望例如传输栅极是使用诸如铟锡氧化物（ITO）等透明电极形成的。
第六变形例
虽然在上述各种实施例中，已经例举并说明了多个像素以矩阵的形式二维布置的CMOS图像传感器作为示例，但是本发明的实施例不限于此示例。上述各种实施例中的光电二极管中的过剩电荷的排出技术例如可以适用于像素阵列部的各列布置有列处理部的列方式的普通固体摄像装置，并且能够获得与上述各种实施例相同的有益效果。
第七变形例
上述各种实施例中的光电二极管中的过剩电荷的排出技术不仅可以适用于检测可见光的入射光量的分布并拍摄图像的固体摄像装置，还可以适用于检测其它波长区域中的光束的固体摄像装置。
例如，上述各种实施例中的过剩电荷的排出技术还可以适用于获取红外线、X射线或粒子等的入射量的分布作为图像的固体摄像装置。此外，在广义上，上述各种实施例中的过剩电荷的排出技术还可以适用于诸如指纹检测传感器等检测诸如压力或电容等其它物理量的分布并且获取这样的分布作为图像的固体摄像装置（用于检测物理量分布的装置）。
另外，本发明的实施例也可以包括下面的构造。
（1）一种固体摄像装置，所述固体摄像装置包括：
基板；
光电转换部，所述光电转换部设置在所述基板内，所述光电转换部包括载流子极性为第一导电型的第一杂质层并且将入射光光电转换为信号电荷；
杂质区域部，所述杂质区域部设置在所述基板内，其中所述杂质区域部的载流子极性为所述第一导电型；
第二杂质层，所述第二杂质层形成在所述第一杂质层的位于所述基板的一个表面侧的表面上并且与所述第一杂质层的所述表面接触，其中所述第二杂质层的载流子极性为与所述第一导电型相反的第二导电型；
第三杂质层，所述第三杂质层形成在所述第二杂质层上并与所述第二杂质层接触，并且所述第三杂质层与所述杂质区域部相连，其中所述第三杂质层的载流子极性是所述第一导电型；以及
栅极电极，所述栅极电极形成在所述第三杂质层上方从而覆盖着所述第三杂质层。
（2）根据（1）所述的固体摄像装置，其中
设使得所述光电转换部与所述杂质区域部之间成为导通状态时施加至所述栅极电极的电压为第一电压，并且设使得所述光电转换部与所述杂质区域部之间成为非导通状态时施加至所述栅极电极的电压为第二电压，则在所述光电转换部的光电转换期间向所述栅极电极施加小于所述第一电压并大于所述第二电压的第三电压。
（3）根据（1）所述的固体摄像装置，其中
所述栅极电极的功函数小于或等于4.6eV。
（4）根据（1）至（3）中任一项所述的固体摄像装置，还包括：
浮动扩散区域部，所述浮动扩散区域部将所述光电转换部中生成的所述信号电荷转换为电压；以及
传输晶体管，所述传输晶体管被设置来将所述光电转换部中生成的所述信号电荷传输至所述浮动扩散区域部，其中
所述杂质区域部是所述浮动扩散区域部，并且
所述栅极电极是所述传输晶体管的传输栅极。
（5）根据（4）所述的固体摄像装置，其中：
所述栅极电极包括在所述基板的厚度方向上延伸的垂直栅极电极部，并且
所述垂直栅极电极部形成在所述光电转换部与所述杂质区域部之间的部分区域中。
（6）根据（1）至（3）中任一项所述的固体摄像装置，还包括：
多个像素，所述多个像素分别被设置为包括所述光电转换部、所述第二杂质层、所述第三杂质层和所述栅极电极，其中
所述杂质区域部形成在相互邻近的所述像素之间的分离区域中，并且所述相互邻近的像素共用所述杂质区域部。
（7）根据（1）至（6）中任一项所述的固体摄像装置，其中所述光电转换部从所述基板的另一表面侧受光。
（8）根据（1）至（7）中任一项所述的固体摄像装置，其中所述第一导电型为N型，并且所述第二导电型为P型。
（9）一种电子设备，所述电子设备包括固体摄像装置和被设置来对来自所述固体摄像装置的输出信号进行预定的处理的信号处理电路，所述固体摄像装置包括：
基板；
光电转换部，所述光电转换部设置在所述基板内，所述光电转换部包括载流子极性为第一导电型的第一杂质层并且将入射光光电转换为信号电荷；
杂质区域部，所述杂质区域部设置在所述基板内，其中所述杂质区域部的载流子极性为所述第一导电型；
第二杂质层，所述第二杂质层形成在所述第一杂质层的位于所述基板的一个表面侧的表面上并且与所述第一杂质层的所述表面接触，其中所述第二杂质层的载流子极性为与所述第一导电型相反的第二导电型；
第三杂质层，所述第三杂质层形成在所述第二杂质层上并与所述第二杂质层接触，并且所述第三杂质层与所述杂质区域部相连，其中所述第三杂质层的载流子极性是所述第一导电型；
栅极电极，所述栅极电极形成在所述第三杂质层上方从而覆盖着所述第三杂质层。
（10）一种固体摄像装置的制造方法，所述方法包括以下步骤：
在基板内形成光电转换部，所述光电转换部被设置为包括载流子极性为第一导电型的第一杂质层并且将入射光光电转换为信号电荷；
在所述第一杂质层的位于所述基板的一个表面侧的表面上形成第二杂质层从而使得所述第二杂质层与所述第一杂质层的所述表面接触，所述第二杂质层的载流子极性为与所述第一导电型相反的第二导电型；
在所述第二杂质层上形成第三杂质层从而使得所述第三杂质层与所述第二杂质层接触，所述第三杂质层的载流子极性是所述第一导电型；
在所述第三杂质层上方形成栅极电极，从而使得所述栅极电极覆盖着所述第三杂质层；并且
在所述基板内形成杂质区域部从而使得所述杂质区域部与所述第三杂质层相连，所述杂质区域部的载流子极性是所述第一导电型。
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明随附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。

Claims (11)

1.一种固体摄像装置，所述固体摄像装置包括：
基板；
光电转换部，所述光电转换部设置在所述基板内，所述光电转换部包括载流子极性为第一导电型的第一杂质层并且将入射光光电转换为信号电荷；
杂质区域部，所述杂质区域部设置在所述基板内，其中，所述杂质区域部的载流子极性为所述第一导电型；
第二杂质层，所述第二杂质层形成在所述第一杂质层的位于所述基板的一个表面侧的表面上并且与所述第一杂质层的所述表面接触，其中，所述第二杂质层的载流子极性为与所述第一导电型相反的第二导电型；
第三杂质层，所述第三杂质层形成在所述第二杂质层上并与所述第二杂质层接触，并且所述第三杂质层与所述杂质区域部相连，其中，所述第三杂质层的载流子极性是所述第一导电型；以及
栅极电极，所述栅极电极形成在所述第三杂质层上方从而覆盖着所述第三杂质层。
2.根据权利要求1所述的固体摄像装置，其中，
设使得所述光电转换部与所述杂质区域部之间成为导通状态时施加至所述栅极电极的电压为第一电压，并且设使得所述光电转换部与所述杂质区域部之间成为非导通状态时施加至所述栅极电极的电压为第二电压，则在所述光电转换部的光电转换期间向所述栅极电极施加小于所述第一电压并大于所述第二电压的第三电压。
3.根据权利要求1所述的固体摄像装置，其中，
所述栅极电极的功函数小于或等于4.6eV。
4.根据权利要求2所述的固体摄像装置，还包括：
浮动扩散区域部，所述浮动扩散区域部将所述光电转换部中生成的所述信号电荷转换为电压；以及
传输晶体管，所述传输晶体管用于将所述光电转换部中生成的所述信号电荷传输至所述浮动扩散区域部，其中，
所述杂质区域部是所述浮动扩散区域部，并且
所述栅极电极是所述传输晶体管的传输栅极。
5.根据权利要求4所述的固体摄像装置，其中，
所述栅极电极包括在所述基板的厚度方向上延伸的垂直栅极电极部，并且
所述垂直栅极电极部形成在所述光电转换部与所述杂质区域部之间的部分区域中。
6.根据权利要求2所述的固体摄像装置，还包括：
多个像素，各个所述像素包括所述光电转换部、所述第二杂质层、所述第三杂质层和所述栅极电极，其中，
所述杂质区域部形成在相互邻近的所述像素之间的分离区域中，并且所述相互邻近的像素共用所述杂质区域部。
7.根据权利要求1所述的固体摄像装置，其中，所述光电转换部从所述基板的另一表面侧接收光。
8.根据权利要求1所述的固体摄像装置，其中，所述第一导电型为N型，并且所述第二导电型为P型。
9.根据权利要求1所述的固体摄像装置，其中，所述杂质区域部的杂质浓度高于所述第三杂质层的杂质浓度。
10.一种电子设备，其包括：
权利要求1～9中任一项所述的固体摄像装置，以及
信号处理电路，其对来自所述固体摄像装置的输出信号进行预定的处理。
11.一种固体摄像装置的制造方法，所述方法包括以下步骤：
在基板内形成光电转换部，所述光电转换部包括载流子极性为第一导电型的第一杂质层并且将入射光光电转换为信号电荷；
在所述第一杂质层的位于所述基板的一个表面侧的表面上形成第二杂质层，使得所述第二杂质层与所述第一杂质层的所述表面接触，所述第二杂质层的载流子极性为与所述第一导电型相反的第二导电型；
在所述第二杂质层上与所述第二杂质层相接触地形成第三杂质层，所述第三杂质层的载流子极性是所述第一导电型；
以覆盖所述第三杂质层的方式在所述第三杂质层上方形成栅极电极；并且
在所述基板内形成杂质区域部从而使得所述杂质区域部与所述第三杂质层相连，所述杂质区域部的载流子极性是所述第一导电型。
CN201210216236.XA 2011-07-05 2012-06-26 固体摄像装置、电子设备和固体摄像装置的制造方法 Active CN102867834B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011148882A JP2013016675A (ja) 2011-07-05 2011-07-05 固体撮像装置、電子機器、及び、固体撮像装置の製造方法
JP2011-148882 2011-07-05

Publications (2)

Publication Number Publication Date
CN102867834A true CN102867834A (zh) 2013-01-09
CN102867834B CN102867834B (zh) 2016-12-21

Family

ID=47438123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210216236.XA Active CN102867834B (zh) 2011-07-05 2012-06-26 固体摄像装置、电子设备和固体摄像装置的制造方法

Country Status (3)

Country Link
US (1) US8692303B2 (zh)
JP (1) JP2013016675A (zh)
CN (1) CN102867834B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441133A (zh) * 2013-08-30 2013-12-11 格科微电子（上海）有限公司 背照式图像传感器及降低背照式图像传感器暗电流的方法
CN105529340A (zh) * 2014-10-21 2016-04-27 中芯国际集成电路制造(上海)有限公司 传导控制晶体管及其制备方法以及cis芯片结构
CN106404020A (zh) * 2015-08-03 2017-02-15 索尼公司 具有可变灵敏度以最大化数据使用的传感器
CN107221538A (zh) * 2016-03-22 2017-09-29 意法半导体(克洛尔2)公司 绝缘壁及其制造方法
CN108695353A (zh) * 2017-04-12 2018-10-23 三星电子株式会社 图像传感器
CN108777772A (zh) * 2018-08-28 2018-11-09 上海晔芯电子科技有限公司 图像传感器
CN109564277A (zh) * 2016-08-12 2019-04-02 索尼深度传感解决方案股份有限公司 具有载流子生成的钉扎光电二极管的解调器及其操作方法
CN109728016A (zh) * 2017-10-27 2019-05-07 佳能株式会社 光电转换器件、其制造方法和装置
CN109804267A (zh) * 2016-08-12 2019-05-24 索尼深度传感解决方案股份有限公司 一种具有生成钉扎光电二极管的载波的解调器
CN111279483A (zh) * 2018-01-11 2020-06-12 索尼半导体解决方案公司 固态成像装置和电子设备
CN111341795A (zh) * 2018-12-19 2020-06-26 格科微电子（上海）有限公司 溢出电荷漏极图像传感器的实现方法
CN112585756A (zh) * 2018-06-11 2021-03-30 脸谱科技有限责任公司 多光电二极管像素单元
CN112992949A (zh) * 2015-02-05 2021-06-18 索尼公司 固体摄像装置和电子设备
US12009381B2 (en) 2019-05-31 2024-06-11 Sony Semiconductor Solutions Corporation Solid-state imaging device

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5151375B2 (ja) * 2007-10-03 2013-02-27 ソニー株式会社 固体撮像装置およびその製造方法および撮像装置
US9153621B2 (en) * 2010-01-12 2015-10-06 Himax Imaging, Inc. Process of forming a back side illumination image sensor
JP6021613B2 (ja) * 2012-11-29 2016-11-09 キヤノン株式会社 撮像素子、撮像装置、および、撮像システム
CN103337509B (zh) * 2013-06-13 2015-10-28 中国兵器工业集团第二一四研究所苏州研发中心 电子倍增电荷耦合器件的抗弥散结构及制作工艺
CN105474627B (zh) * 2013-08-12 2019-06-04 株式会社尼康 电子设备
KR102209097B1 (ko) * 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
US10319776B2 (en) 2014-04-01 2019-06-11 Trustees Of Dartmouth College CMOS image sensor with pump gate and extremely high conversion gain
JP2016018980A (ja) * 2014-07-11 2016-02-01 ソニー株式会社 固体撮像装置、製造方法、および電子機器
US9659987B2 (en) * 2014-09-19 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Approach for reducing pixel pitch using vertical transfer gates and implant isolation regions
US20160172397A1 (en) * 2014-12-15 2016-06-16 Dartmouth College Solid State Image Sensor with Low Capacitance Floating Diffusion
WO2016098624A1 (ja) * 2014-12-18 2016-06-23 ソニー株式会社 固体撮像素子、撮像装置、および電子機器
JP6701529B2 (ja) * 2014-12-18 2020-05-27 ソニー株式会社 固体撮像素子、および電子装置
KR102460175B1 (ko) * 2015-08-21 2022-10-28 삼성전자주식회사 쉐어드 픽셀 및 이를 포함하는 이미지 센서
KR102456530B1 (ko) 2015-09-09 2022-10-20 삼성전자주식회사 이미지 센서
JP6607777B2 (ja) * 2015-12-28 2019-11-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI841030B (zh) 2016-01-27 2024-05-01 日商新力股份有限公司 固體攝像元件及電子機器
KR102638779B1 (ko) * 2017-01-03 2024-02-22 삼성전자주식회사 이미지 센서
JP6877166B2 (ja) * 2017-02-10 2021-05-26 ユナイテッド・セミコンダクター・ジャパン株式会社 半導体装置及びその製造方法
CN109273470A (zh) * 2018-09-17 2019-01-25 德淮半导体有限公司 图像传感器及其形成方法
WO2020095689A1 (ja) * 2018-11-06 2020-05-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子、および電子機器
US11121169B2 (en) * 2019-06-25 2021-09-14 Omnivision Technologies, Inc. Metal vertical transfer gate with high-k dielectric passivation lining
US20230224602A1 (en) * 2020-05-20 2023-07-13 Sony Semiconductor Solutions Corporation Solid-state imaging device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627524A (zh) * 2003-12-12 2005-06-15 佳能株式会社 光电变换装置及其制造方法和摄像系统
CN1707804A (zh) * 2004-06-04 2005-12-14 三星电子株式会社 用于减小暗电流的图像传感器及其制造方法
CN1905201A (zh) * 2005-07-29 2007-01-31 富士通株式会社 半导体成像器件及其制造方法
CN101171828A (zh) * 2005-05-04 2008-04-30 美光科技公司 4t cmos成像器像素中的暗电流和溢出抑制方法和设备
US20080296630A1 (en) * 2007-06-01 2008-12-04 Magnachip Semiconductor, Ltd. CMOS image sensor and pixel of the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3759435B2 (ja) 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
JP4649441B2 (ja) 2006-09-20 2011-03-09 富士フイルム株式会社 裏面照射型撮像素子及びこれを備えた撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627524A (zh) * 2003-12-12 2005-06-15 佳能株式会社 光电变换装置及其制造方法和摄像系统
CN1707804A (zh) * 2004-06-04 2005-12-14 三星电子株式会社 用于减小暗电流的图像传感器及其制造方法
CN101171828A (zh) * 2005-05-04 2008-04-30 美光科技公司 4t cmos成像器像素中的暗电流和溢出抑制方法和设备
CN1905201A (zh) * 2005-07-29 2007-01-31 富士通株式会社 半导体成像器件及其制造方法
US20080296630A1 (en) * 2007-06-01 2008-12-04 Magnachip Semiconductor, Ltd. CMOS image sensor and pixel of the same

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441133A (zh) * 2013-08-30 2013-12-11 格科微电子（上海）有限公司 背照式图像传感器及降低背照式图像传感器暗电流的方法
CN103441133B (zh) * 2013-08-30 2016-01-27 格科微电子（上海）有限公司 背照式图像传感器及降低背照式图像传感器暗电流的方法
US9613998B2 (en) 2013-08-30 2017-04-04 Galaxycore Shanghai Limited Corporation Backside illumination image sensor and method for reducing dark current of backside illumination image sensor
CN105529340A (zh) * 2014-10-21 2016-04-27 中芯国际集成电路制造(上海)有限公司 传导控制晶体管及其制备方法以及cis芯片结构
CN112992949A (zh) * 2015-02-05 2021-06-18 索尼公司 固体摄像装置和电子设备
CN106404020A (zh) * 2015-08-03 2017-02-15 索尼公司 具有可变灵敏度以最大化数据使用的传感器
CN106404020B (zh) * 2015-08-03 2019-10-18 索尼公司 具有可变灵敏度以最大化数据使用的传感器
CN107221538A (zh) * 2016-03-22 2017-09-29 意法半导体(克洛尔2)公司 绝缘壁及其制造方法
CN107221538B (zh) * 2016-03-22 2020-11-24 意法半导体(克洛尔2)公司 绝缘壁及其制造方法
CN109804267A (zh) * 2016-08-12 2019-05-24 索尼深度传感解决方案股份有限公司 一种具有生成钉扎光电二极管的载波的解调器
CN109564277A (zh) * 2016-08-12 2019-04-02 索尼深度传感解决方案股份有限公司 具有载流子生成的钉扎光电二极管的解调器及其操作方法
US11709238B2 (en) 2016-08-12 2023-07-25 Sony Depthsensing Solutions Sa/Nv Demodulator with a carrier generating pinned photodiode and a method for operating it
CN109804267B (zh) * 2016-08-12 2023-09-01 索尼深度传感解决方案股份有限公司 一种具有生成钉扎光电二极管的载波的解调器
CN108695353A (zh) * 2017-04-12 2018-10-23 三星电子株式会社 图像传感器
CN109728016A (zh) * 2017-10-27 2019-05-07 佳能株式会社 光电转换器件、其制造方法和装置
CN109728016B (zh) * 2017-10-27 2023-03-17 佳能株式会社 光电转换器件、其制造方法和装置
CN111279483A (zh) * 2018-01-11 2020-06-12 索尼半导体解决方案公司 固态成像装置和电子设备
CN112585756A (zh) * 2018-06-11 2021-03-30 脸谱科技有限责任公司 多光电二极管像素单元
CN108777772A (zh) * 2018-08-28 2018-11-09 上海晔芯电子科技有限公司 图像传感器
CN108777772B (zh) * 2018-08-28 2023-09-22 思特威(上海)电子科技股份有限公司 图像传感器
CN111341795A (zh) * 2018-12-19 2020-06-26 格科微电子（上海）有限公司 溢出电荷漏极图像传感器的实现方法
US12009381B2 (en) 2019-05-31 2024-06-11 Sony Semiconductor Solutions Corporation Solid-state imaging device

Also Published As

Publication number Publication date
US8692303B2 (en) 2014-04-08
US20130009224A1 (en) 2013-01-10
CN102867834B (zh) 2016-12-21
JP2013016675A (ja) 2013-01-24

Similar Documents

Publication Publication Date Title
CN102867834A (zh) 固体摄像装置、电子设备和固体摄像装置的制造方法
JP5651976B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP5671830B2 (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP4752926B2 (ja) 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器
CN1835245B (zh) 嵌有光电二极管区的图像传感器及其制造方法
JP5564847B2 (ja) 固体撮像装置とその製造方法、及び電子機器
US8716719B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP4965112B2 (ja) 白点及びオーバーフローの問題なくグローバル露出が可能なｃｍｏｓイメージセンサ及びその製造方法
TWI645552B (zh) 固態成像裝置及電子設備
US10777594B2 (en) Solid-state imaging element, solid-state imaging element manufacturing method, and imaging device
JP6186205B2 (ja) 撮像素子および撮像装置
JP5505709B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
CN103311258A (zh) 固态摄像设备和电子设备
JP2006173351A (ja) 裏面入射型固体撮像装置及びその製造方法
US20240007764A1 (en) Solid-state imaging element and electronic device
CN103688359B (zh) 固态成像装置及其驱动方法、固态成像装置的制造方法以及电子信息设备
WO2014141898A1 (ja) 固体撮像素子、製造方法、および電子機器
WO2015170533A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US10340298B2 (en) Semiconductor device having negative fixed charge, positive fixed charge and electronic apparatus capable of reducing a leaking current of a PN junction region
TW201301493A (zh) 成像器件，驅動方法及電子裝置
US9406816B2 (en) Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus and electronic device
JP2011204991A (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP2008198976A (ja) 固体撮像装置とその製造方法
CN102456698A (zh) 固态成像装置、固态成像装置的制造方法及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160912

Address after: Kanagawa

Applicant after: SONY semiconductor solutions

Address before: Tokyo, Japan

Applicant before: Sony Corp

C14 Grant of patent or utility model
GR01 Patent grant