JP4649441B2 - 裏面照射型撮像素子及びこれを備えた撮像装置 - Google Patents

Description

本発明は、半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子に関する。

半導体基板の裏面側から光を照射し、この光に応じて半導体基板内で発生した電荷を、半導体基板の表面側に形成された電荷蓄積領域に蓄積し、ここに蓄積された電荷に応じた信号を、ＣＣＤやＣＭＯＳ回路等によって外部に出力して撮像を行う裏面照射型撮像素子が提案されている。以下では、この裏面照射型撮像素子に対し、現在普及している一般的な撮像素子のことを表面照射型撮像素子という。

この裏面照射型撮像素子においても、表面照射型撮像素子と同様に、光電変換素子に蓄積された撮像に不要な過剰電荷を排出するためのオーバーフロードレイン機構を設ける必要がある。表面照射型撮像素子に適用されているオーバーフロードレイン機構には、縦型オーバーフロードレイン機構と横型オーバーフロードレイン機構がある。横型オーバーフロードレイン機構は、各光電変換素子に隣接して各光電変換素子に並行にドレイン領域が設けられるため、この機構では、微細化が進んだ場合に、各構成素子の大きさを十分に大きくすることができず、飽和信号量を維持させることが難しい。一方、縦型オーバーフロードレイン機構は、各光電変換素子の下方に、ドレイン領域を設ける構成であるため、微細化が進んだ場合でも、各構成素子の大きさを確保することができ、飽和信号量を維持することが可能となる。

特許文献１には、裏面照射型撮像素子において縦型オーバーフロードレイン機構を採用した構成が開示されている。

特許文献２には、裏面照射型撮像素子において表面側にオーバーフロードレイン機構を設けた構成が開示されている。

特開２００１−２５７３３７号公報 特開２００６−４９３３８号公報

特許文献１に開示された構成は、裏面照射型撮像素子の裏面から照射された光が、まず、縦型オーバーフロードレイン領域に入射し、ここを通過した光が光電変換素子に入射する構成であるため、縦型オーバーフロードレイン領域とその空乏層で発生した電荷が、このドレイン領域から排出されてしまう。このドレイン領域は、光入射側から見て半導体基板内の浅い位置に存在する。ここでは青色の波長域の光が多く吸収され、この結果、著しく青感度の低い撮像素子となってしまう。

これに対し、特許文献２に開示された構成によれば、青感度の低下を防ぐことはできるが、フォトダイオードの最大電位点から離れた位置の上方にドレイン領域が設けられているため、過剰電荷の排出を十分に行うことができない。特に、フォトダイオードに蓄積された電荷を全て掃き出して電子シャッタ機能を実現する際には、電子シャッタＯＮ時にフォトダイオードに電荷が残ってしまい、固定パターンノイズなどが発生してしまう。

本発明は、上記事情に鑑みてなされたものであり、微細化に有利で且つ青感度の低下を防ぐことができ且つ不要電荷を完全に掃き出すことが可能な、つまり、固定パターンノイズの少ない電子シャッタ機能を実現可能なオーバーフロードレイン機構を有する裏面照射型撮像素子を提供することを目的とする。

本発明の裏面照射型撮像素子は、半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子であって、前記半導体基板内の前記半導体基板表面近傍の同一面上に形成された前記電荷を蓄積するための第一導電型の複数の第一の不純物拡散層と、前記複数の第一の不純物拡散層の各々と前記半導体基板の表面との間に形成された前記第一導電型の第二の不純物拡散層であって、前記複数の第一の不純物拡散層の各々に蓄積される不要な電荷を排出するためのオーバーフロードレインとして機能する複数の第二の不純物拡散層と、前記複数の第二の不純物拡散層の各々と前記複数の第一の不純物拡散層の各々との間に形成され、前記オーバーフロードレインのオーバーフローバリアとして機能する前記第一導電型の反対の第二導電型の複数の第三の不純物拡散層と、前記複数の第二の不純物拡散層の各々に近接して形成された前記第二の不純物拡散層よりも低濃度の第一導電型の不純物拡散層であって、前記第二の不純物拡散層によって形成される空乏層を前記表面に平行な方向に拡大するための空乏層拡大層とを備え、前記第二の不純物拡散層が、平面視において前記第一の不純物拡散層によって形成された電位井戸の最も深い場所である最大電位点と重なる位置に形成されている。

本発明の裏面照射型撮像素子は、前記第一の不純物拡散層の前記最大電位点が、平面視において前記第一の不純物拡散層の中心にある。

本発明の裏面照射型撮像素子は、前記第一の不純物拡散層の前記最大電位点が、前記第一の不純物拡散層と前記第三の不純物拡散層との境界面から０．３μｍ以内の深さにある。

本発明の裏面照射型撮像素子は、前記第二の不純物拡散層によって形成される空乏層が、平面視において前記第一の不純物拡散層の２／３以上を覆っている。

本発明の裏面照射型撮像素子は、前記複数の第二の不純物拡散層の各々が前記表面に露出する露出面を有し、前記露出面に接続された電極を備える。

本発明の撮像装置は、前記裏面照射型撮像素子と、前記第一の不純物拡散層の飽和電荷量を決定する第一の電圧を前記電極に印加する第一の電圧印加手段と、前記第一の電圧印加時に前記第三の不純物拡散層によって形成されるオーバーフローバリアを消失させるために必要な前記第一の電圧よりも高い第二の電圧を前記電極に印加する第二の電圧印加手段とを備える。

本発明の撮像装置は、前記第二の電圧印加手段が、前記第二の電圧の印加タイミングを可変制御することで、前記裏面照射型撮像素子の露光時間を調整する。

本発明の撮像装置は、前記第一の電圧印加手段が、前記第一の電圧を可変制御することで前記第一の不純物拡散層の飽和電荷量を調整する。

本発明の撮像装置は、前記第二の電圧が、前記第一の電圧を基準とした値で決められている。

本発明の撮像装置は、前記裏面照射型撮像素子が、前記複数の第一の不純物拡散層の各々に蓄積された電荷を垂直方向に転送する垂直電荷転送装置と、前記垂直電荷転送装置を転送された電荷を前記垂直方向に直交する水平方向に転送する水平電荷転送装置とを備え、前記第一の電圧が、前記水平電荷転送装置の駆動電圧以下であり、前記第二の電圧が、前記電荷を前記垂直電荷転送装置に読み出すための読み出し電圧以下である。

本発明の撮像装置は、前記複数の第一の不純物拡散層をｎ（ｎは２以上の自然数）個のグループに分けて、各グループに蓄積された電荷同士を前記垂直電荷転送装置で加算して転送する加算転送モードと、各グループに蓄積された電荷同士を前記垂直電荷転送装置で非加算で転送する非加算転送モードとが設定可能であり、前記加算転送モード設定時、前記第一の電圧印加手段は、前記第一の不純物拡散層の飽和電荷量が前記非加算転送モード設定時に前記電極に印加すべき前記第一の電圧によって決まる前記第一の不純物拡散層の飽和電荷量の１／ｎとなるように、前記第一の電圧を可変制御する。

本発明の撮像装置は、前記裏面照射型撮像素子が、前記水平電荷転送装置を転送された電荷を電圧信号に変換して出力するソースフォロワ回路を備え、前記垂直電荷転送装置が、最も大きな電圧であるＶＨと、最も小さな電圧であるＶＬと、前記ＶＨと前記ＶＬの間の電圧であるＶＭとの３つの電圧で駆動されるものであり、前記第二の電圧が、前記ソースフォロア回路の最終段のトランジスタのドレイン印加電圧、前記ＶＬと前記ＶＭの差分、及び前記ＶＨと前記ＶＭの差分のいずれかと前記第一の電圧とを加算した値である。

本発明の撮像装置は、前記裏面照射型撮像素子が、前記複数の第一の不純物拡散層の各々に蓄積された電荷を読み出して蓄積しておくための電荷蓄積層と、前記電荷蓄積層に蓄積された電荷に応じた信号を出力するＣＭＯＳ回路とを備える。

本発明によれば、微細化に有利で且つ青感度の低下を防ぐことができ且つ不要電荷を完全に掃き出すことが可能な、つまり、固定パターンノイズの少ない電子シャッタ機能を実現可能なオーバーフロードレイン機構を有する裏面照射型撮像素子を提供することができる。

以下、本発明の実施形態について図面を参照して説明する。

（第一実施形態）
図１は、本発明の第一実施形態を説明するためのインターライン型の裏面照射型撮像素子の部分断面模式図である。
図１に示す裏面照射型撮像素子１００は、ｐ型のシリコン層（以下、ｐ層という）１とｐ層１よりも不純物濃度の高いｐ＋＋型のシリコン層（以下、ｐ＋＋層という）２とからなるｐ型の半導体基板（以下、ｐ基板という）３０を備える。裏面照射型撮像素子１００は、図中下方から上方に向かって光を入射させて撮像を行うものである。本明細書では、ｐ基板３０の光入射方向に対して垂直な２つの面のうち、光入射側の面を裏面といい、その反対面を表面という。又、裏面照射型撮像素子１００を構成する各構成要素を基準にしたときに、入射光が進む方向を、その構成要素の上方と定義し、入射光が進む方向の反対方向を、その構成要素の下方と定義する。又、ｐ基板３０の裏面及び表面に直交する方向を垂直方向、ｐ基板３０の裏面及び表面に平行な方向を水平方向と定義する。

ｐ層１内のｐ基板３０表面近傍の水平方向に延びる同一面上には、入射光に応じてｐ基板３０内で発生した電荷を蓄積するためのｎ型の不純物拡散層（以下、ｎ層という）４が複数配列されている。ｎ層４は、ｐ基板３０の表面側に形成されたｎ層４ａと、ｎ層４ａの下に形成されたｎ層４ａよりも不純物濃度の低いｎ−層４ｂとの２層構造となっているが、これに限らない。ｎ層４で発生した電荷と、このｎ層４に入射する光の経路上でｐ基板３０内に発生した電荷とが、ｎ層４に蓄積される。

各ｎ層４上にはｐ基板３０表面に発生する暗電荷が各ｎ層４に蓄積されるのを防ぐための高濃度のｐ型の不純物拡散層（以下、ｐ＋層という）５が形成されている。各ｐ＋層５内部には、ｐ基板３０の表面からその内側に向かってｎ層４よりも高濃度のｎ型の不純物拡散層（以下、ｎ＋層という）６が形成されている。ｎ＋層６は、ｎ層４に蓄積される不要な電荷を排出するためのオーバーフロードレインとして機能し、ｐ＋層５が、このオーバーフロードレインのオーバーフローバリアとしても機能する。図示したように、ｎ＋層６は、ｐ基板３０の表面に露出する露出面を有している。

ｐ＋層５及びｎ層４の右隣には、少し離間してｎ層４よりも高濃度のｎ型不純物拡散層からなる電荷転送チャネル１２が形成され、電荷転送チャネル１２の周囲にはｐ＋層５よりも濃度の低いｐ層１１が形成されている。電荷転送チャネル１２は、ｎ層４から読み出された電荷を紙面に対して垂直な方向に転送する。

ｐ＋層５及びｎ層４と電荷転送チャネル１２との間のｐ層１１及びｐ層１には、ｎ層４に蓄積された電荷を電荷転送チャネル１２に読み出すための電荷読み出し領域（図示せず）が形成されている。電荷転送チャネル１２と電荷読み出し領域の上方には、シリコン酸化膜やＯＮＯ膜等からなるゲート絶縁膜２０を介して、電荷転送チャネル１２に電圧を供給して電荷転送動作を制御するための電荷転送電極と、電荷読み出し領域に読み出し電圧を供給して電荷読み出し動作を制御するための電荷読み出し電極とを兼ねたポリシリコン等からなる電極１３が形成されている。電極１３の周囲には酸化シリコン等の絶縁膜１４が形成されている。電荷転送チャネル１２とその上方の電極１３とにより、垂直電荷転送装置（ＶＣＣＤ）が構成される。

尚、図１には図示していないが、ｐ層１表面には、電荷転送チャネル１２を転送された電荷を受け取り、これを電荷転送チャネル１２の電荷転送方向と直交する方向に転送する電荷転送チャネルが形成され、その上方には電荷転送チャネルの電荷転送動作を制御するための電荷転送電極が形成され、これら電荷転送チャネルと電荷転送電極とにより、水平電荷転送装置（ＨＣＣＤ）が構成される。そして、ＨＣＣＤの終端には、ＨＣＣＤを転送されてきた電荷を蓄積するフローティングディフュージョン（ＦＤ）領域が設けられ、このＦＤ領域に、ＦＤ領域に蓄積された電荷に応じた信号を出力するソースフォロア回路からなる信号出力アンプが接続されている。

隣接するｎ層４同士の間には、ｐ層１１の下にｐ型不純物拡散層からなる素子分離層１５が形成されている。素子分離層１５は、ｎ層４に蓄積されるべき電荷が、その隣のｎ層４に漏れてしまうのを防ぐためのものである。

ｐ基板３０の表面上にはゲート絶縁層２０が形成されており、ゲート絶縁層２０上には酸化シリコン等の絶縁層９が形成されており、この絶縁層９内に電極１３及び絶縁膜１４が埋設されている。又、ゲート絶縁層２０と絶縁層９内には、ｎ＋層６の露出面上に、平面視において、その露出面と同じかそれよりも小さい面積のコンタクトホールが形成され、このコンタクトホール内に電極７が形成されている。

電極７は、導電性材料であればよく、特に、Ｗ（タングステン）、Ｔｉ（チタン）、又はＭｏ（モリブデン）等の金属材料、或いは、これらとのシリサイド等で構成されることが好ましい。電極７とｎ＋層６との間には、電極７を構成する導電性材料の拡散を防止するための拡散防止層を設けることが好ましい。拡散防止層の構成材料としては、例えばＴｉＮ（窒化チタン）を用いる。拡散防止層を設けることにより、ｎ＋層６とｐ＋層５のＰＮ接合が均一になり、画素間の飽和バラつきを低減することができる。

絶縁層９上には電極８が形成され、電極８は電極７と接続される。電極８上には保護層１０が形成されている。電極８は、導電性材料であれば良い。電極８には端子が接続され、この端子に、所定の電圧を印加できるようになっている。

ｎ＋層６に移動した電荷は、ｎ＋層６の露出面に接続された電極７とこれに接続された電極８に移動するため、これにより、ｎ＋層６をオーバーフロードレインとして機能させることができる。

ｐ基板３０の裏面から内側には、ｐ基板３０の裏面で発生する暗電荷がｎ層４に移動するのを防ぐために、ｐ＋＋層２が形成されている。ｐ＋＋層２には端子が接続され、この端子に所定の電圧（電圧が接地電圧である場合も含む）が印加できるようになっている。ｐ＋＋層２の濃度は、例えば１×１０^１７／ｃｍ^３〜１×１０^２０／ｃｍ^３である。

ｐ＋＋層２の下には、酸化シリコンや窒化シリコン等の入射光に対して透明な絶縁層３が形成されている。絶縁層３の下には、絶縁層３とｐ基板３０との屈折率差に起因するｐ基板３０の裏面での光の反射を防止するために、窒化シリコンやダイヤモンド構造炭素膜等の入射光に対して透明な高屈折率透明層１６が形成されている。高屈折率透明層１６としては、プラズマＣＶＤや光ＣＶＤ等の４００℃以下の低温形成が可能なアモルファス窒化シリコン等のｎ＝１．４６を超える例えばｎ＝１．８〜２．２の屈折率の層とすることが好ましい。

高屈折率透明層１６の下には、複数のカラーフィルタ１８を水平方向に配列してなるカラーフィルタ層が形成されている。複数のカラーフィルタ１８は、それぞれ異なる波長域の光を透過する複数種類のカラーフィルタに分類される。例えば、カラーフィルタ層は、赤色の波長域の光を透過するＲカラーフィルタと、緑色の波長域の光を透過するＧカラーフィルタと、青色の波長域の光を透過するＢカラーフィルタとを配列した構成となっている。カラーフィルタ１８は、複数のｎ層４の各々の下方に形成されており、各ｎ層４に１つのカラーフィルタ１８が対応して設けられている。又、各ｎ層４には、１つのｎ＋層６が対応するため、カラーフィルタ１８は、複数のｎ＋層６のいずれかに対応していると言うことができる。

隣接するカラーフィルタ１８同士の間には、混色を防止するための遮光部材１７が形成されている。この遮光部材１７は、光を透過させない機能を持つものであれば良く、Ｗ、Ｍｏ、及びＡｌ（アルミニウム）等の可視光透過率の低い金属やブラックフィルタを用いることができる。

遮光部材１７は、その断面形状が、ｐ基板３０の裏面に向かって広がるテーパー状（頂点が光入射側に向いた三角形や、上底が下底よりも長くなった台形）となっていることが好ましい。このようにすることで、遮光部材１７に垂直入射した光を、テーパー面で反射させてｐ基板３０内に導くことができ、光利用効率を上げることができる。

各カラーフィルタ１８の下には、マイクロレンズ１９が形成されている。マイクロレンズ１９は、屈折した光が、その上方のカラーフィルタ１８とそのカラーフィルタ１８に隣接するカラーフィルタ１８との間にある遮光部材１７を避ける光路となるように、その形状が決定されている。又、マイクロレンズ１９の焦点は、ｎ層４の中心に来るように設計されている。

ｎ層４上面からｐ基板３０の裏面までの領域のうち、平面視において素子分離層１５で区画された領域が、撮像に寄与する光電変換を行う領域のため、以下では光電変換領域という。１つの光電変換領域で発生する電荷に応じた信号が、画像データの１画素データのもととなることから、本明細書では、この光電変換領域のことを画素ともいう。つまり、裏面照射型撮像素子１００は、複数の画素と、複数の画素の各々で発生した電荷に応じた信号を読み出すＣＣＤ型又はＣＭＯＳ型の信号読出し部とを備える構成となる。

シリコン基板では、波長毎の光吸収係数の違いにより、可視域の光をもれなく吸収するためには、実験上、その厚みが９μｍ以上必要であることが分かっている。このため、裏面照射型撮像素子１００においても、ｐ基板３０の垂直方向の長さを９μｍ以上としておくことが好ましい。このようにすることで、可視光をもれなく吸収することができ、感度を向上させることができる。

ｐ基板３０の垂直方向の長さを９μｍ以上にした場合には、次のような利点がある。
・電荷転送チャネル１２には光がほとんど到達しなくなるため、ｐ基板３０内に、電荷転送チャネル１２を遮光するための遮光層を設けることなく、又、裏面照射型撮像素子をフレームインターライン型にすることなく、インターライン型でも十分スミアの低い撮像素子を実現することができる。
・量子効率が高まり、感度が向上する。
・長波長の感度が高くなる。
・近赤外の感度が飛躍的に高くなる。

ただし、ｐ基板３０の垂直方向の長さを９μｍ以上とすると、電荷分離層１５等の影響により、低いｎ層４の空乏化電圧（現状の撮像素子で用いられる３Ｖ程度）では、各光電変換領域に空乏層を形成することが難しくなる。そこで、各光電変換領域に空乏層を形成でき、且つ、この空乏層で発生した電荷をｎ層４に移動させることのできるような電位勾配を持たせるように、ｐ基板３０の濃度を最適に設計しておく必要がある。

本出願人は、シミュレーションの結果、ｐ基板３０を次の（１）〜（３）の構成とすることで、上記条件を満たせることを見出した。
（１）ｎ層４とｐ＋＋層２との間の中間層に、１×１０^１４／ｃｍ^３以下のｎ層又はｐ層、或いはｉ層を少なくとも含む構成
（２）上記中間層に、２×１０^１４／ｃｍ^３以下のｎ層と、２×１０^１４／ｃｍ^３以下のｐ層とを含む構成
（３）（２）のｎ層とｐ層の間に、１×１０^１４／ｃｍ^３以下のｎ層、１×１０^１４／ｃｍ^３以下のｐ層、及びｉ層のうちの少なくとも１つを含む構成

このように構成された裏面照射型撮像素子１００では、１つのマイクロレンズ１９に入射した光が、そのマイクロレンズ１９上方のカラーフィルタ１８に入射し、ここを透過した光が、このカラーフィルタ１８に対応するｎ層４へと入射される。このとき、ｐ基板３０のうち入射光の経路となる部分でも電荷が発生するが、この電荷は、光電変換領域に形成されたポテンシャルスロープを介してｎ層４へと移動し、ここで蓄積される。ｎ層４に入射してここで発生した電荷も、ここに蓄積される。ｎ層４に蓄積された電荷は、電荷転送チャネル１２に読み出されて転送され、出力アンプによって信号に変換されて外部に出力される。

図２は、図１に示すＢ−Ｂ線の電位プロファイルを示す図である。
図２に示すように、ｎ＋層６と光電変換領域においてそれぞれ電位井戸が形成され、ｐ＋層５がこれらの電位井戸同士の間のバリアとして機能していることが分かる。光電変換領域に形成される電位井戸の飽和容量を超えた電荷は、ｎ＋層６に形成される電位井戸に流れ込み、流れ込んだ電荷は電極７に移動することで、外部に排出される。このため、ｎ＋層６に接続される電極７に印加する電圧を変化させてｐ＋層５のバリアの高さを調整することで、ｎ層４の飽和容量の制御が可能となる。例えば、信号を加算して読み出す動画撮影モード時においては、ｎ層４の飽和容量を減少させる制御を行うことで、電荷転送チャネル１２でのオーバーフローを防ぐことができる。

又、図２の破線で示すように、ｐ＋層５に形成されるバリアを消失させられる程度のレベルの電圧をｎ＋層６に接続される電極７に印加することで、光電変換領域に形成された電位井戸内の電荷をリセットすることができため、このことを利用して電子シャッタを実現することができる。

光電変換領域に形成された電位井戸内の電荷を完全にリセットするためには、ｎ＋層６の形成位置が重要となる。ｎ層４の最大電位点（光電変換領域の最大電位点と同義）は、電位井戸の最も深い場所となるため、ここに溜まった電荷をｎ＋層６に移動させることができれば、光電変換領域に形成された電位井戸内の電荷を完全にリセットすることができる。裏面照射型撮像素子１００は、ｎ層４の最大電位点と平面視上重なる位置に、ｎ＋層６が形成されており、この位置関係によって、光電変換領域に形成された電位井戸内の電荷を完全にリセットすることを可能にしている。特許文献２にあるように、ｎ層４の最大電位点と重ならない位置にｎ＋層６を設けた場合には、光電変換領域に形成された電位井戸の最も深い場所に溜まった電荷がｎ＋層６に移動できない恐れがあり、電子シャッタ機能の実現には適当ではないが、裏面照射型撮像素子１００の構成によれば、電子シャッタ機能を十分に実現することができる。

図３はｎ層４の平面図である。図３に示すように、ｎ層４は水平方向にはその濃度が一定であるため、ｎ層４の中心に最大電位点Ｍが存在することになる。このため、裏面照射型撮像素子１００においては、ｎ層４の中心と重なる位置にｎ＋層６を設けることで、電子シャッタ機能を実現可能としている。

尚、ｎ層４の最大電位点は、ｎ層４の中心にあるとは限らない。例えば、ｎ層４の構成を図４に示すようにした場合、ｎ層４の最大電位点は、図示したように、その中心からずれた位置に存在する。この場合には、図４に示した最大電位点Ｍと重なる位置にｎ＋層６を設けた構成とすれば良い。

又、ｎ層４の最大電位点のｐ＋層５とｎ層４との境界面からの距離（深さ）は、光電変換領域に形成された電位井戸内からの電荷の掃き出しをより完全なものとし、且つ、電荷掃き出し時に電極７，８に印加する電圧をより低く抑えるために、０．３μｍ以内とすることが好ましい。

尚、ｎ＋層６に接続する電極７を、そのｎ＋層６に対応するカラーフィルタ１８の種類毎に共通に接続し、カラーフィルタ１８の種類毎に共通化された電極７のそれぞれに独立に電圧を印加できるようにしておく構成も考えられる。このようにした場合、各種類のカラーフィルタに対応する光電変換領域毎に、独立に電子シャッタをかけられるようにすることが可能である。つまり、各光電変換領域における電荷蓄積時間を、そこに入射する光の色毎に変えることができ、電荷蓄積時間の制御でカラーバランスを揃えた出力を得ることが可能となる。

又、複数のｎ＋層６を、動画撮影モード等の間引き読み出しを行う撮影モードにおいて電荷を読み出すｎ層４に対応するｎ＋層６からなる第一のグループと、該撮影モードにおいて電荷を読み出さないｎ層４に対応するｎ＋層６からなる第二のグループとに分類しておき、同一グループに属するｎ＋層６毎に、電極７を共通に接続しておき、共通化された電極７のそれぞれに独立に電圧を印加できるようにしておく構成も考えられる。このようにした場合、グループ毎に印加電圧を変えることで、ハイライト光に対する画素間ブルーミング抑制効果を高めることが可能となる。

尚、これらの電極７及び電極８への電圧印加は、裏面照射型撮像素子１００を備えるデジタルカメラ等の撮像装置において、裏面照射型撮像素子１００を駆動するドライバが行えば良い。以下、裏面照射型撮像素子１００を備えた撮像装置の構成例について説明する。

図５は、裏面照射型撮像素子１００を備えた撮像装置の構成例を示すブロック図である。
図５に示す撮像装置８００は、裏面照射型撮像素子１００と、裏面照射型撮像素子１００の電極８に電圧を印加する電圧印加部２００と、裏面照射型撮像素子１００のＨＣＣＤを駆動するＨドライバ３００と、裏面照射型撮像素子１００のＶＣＣＤを駆動するＶドライバ４００と、裏面照射型撮像素子１００の信号出力アンプの電源であるアンプ電源５００と、撮像装置全体を統括制御する制御部６００と、操作部７００とを備える。

Ｖドライバ４００は、ｎ層４からＶＣＣＤに電荷を読み出すための読み出し電圧ＶＨと、電荷転送するために必要な電圧ＶＭ，ＶＬとを裏面照射型撮像素子１００に供給してＶＣＣＤを駆動する。尚、ＶＨ＞ＶＭ＞ＶＬとなっており、ＶＨは例えば１５Ｖ程度である。

Ｈドライバ３００は、電荷転送するために必要な電圧ｖＨとｖＬとを裏面照射型撮像素子１００に供給してＨＣＣＤを駆動する。尚、ｖＨ＞ｖＬとなっており、ｖＨは例えば３．３Ｖ程度である。

アンプ電源５００は、信号出力アンプのソースフォロア回路の各段のトランジスタのドレイン電圧を供給する電源である。

電圧印加部２００は、ｎ層４の飽和電荷量（光電変換領域の飽和電荷量と同義）を決定する第一の電圧を電極８に印加する第一の機能と、第一の電圧を印加した状態でｐ＋層５によって形成されているオーバーフローバリアを消失させるために必要な第一の電圧よりも高い第二の電圧を電極８に印加する第二の機能とを有する。第一の電圧はＨＣＣＤの駆動電圧（振幅３．３Ｖ）以下とし、第二の電圧は読み出し電圧ＶＨ（振幅１５Ｖ）以下とすることが好ましい。このようにすることで、既存の電源から第一の電圧及び第二の電圧を生成することができ、新たな電源が不要となるからである。

又、第二の電圧は第一の電圧を基準とした値に設定することが好ましい。例えば、第二の電圧を、ソースフォロア回路の最終段のトランジスタのドレイン印加電圧、ＶＬとＶＭの差分、及びＶＨとＶＭの差分のいずれかを第一の電圧に加算した値とする。このようにすることで、既存の電源から第二の電圧を生成することができ、新たな電源を不要にすることができる。

電圧印加部２００は、第一の電圧を可変制御することでｎ層４の飽和電荷量を調整したり、第二の電圧の印加タイミングを可変制御することで裏面照射型撮像素子１００の露光時間を調整したりする。例えば、撮像装置８００が、複数のｎ層４をｎ（ｎは２以上の自然数）個のグループに分けて、各グループに蓄積された電荷同士をＶＣＣＤで加算して転送する加算転送モードと、該各グループに蓄積された電荷同士をＶＣＣＤで加算しないで転送する非加算転送モードとが設定可能であるものとする。非加算転送モードは、例えば高画質が求められる静止画撮影モード時に実行され、加算転送モードは、例えば高速動作が求められる動画撮影モード時に実行される。
電圧印加部２００は、加算転送モード設定時、ｎ層４の飽和電荷量が非加算転送モード設定時に電極８に印加すべき第一の電圧によって決まるｎ層４の飽和電荷量の１／ｎとなるように、第一の電圧を可変制御する（図６参照）。このようにすることで、ＶＣＣＤやＨＣＣＤで電荷がオーバーフローしてしまうのを防ぐことができる。

以上のような構成の撮像装置８００の動作を説明する。
ユーザによって操作部７００を介して静止画撮影モードが設定され、制御部６００により露光時間が決定されると、電圧印加部２００は、制御部６００によって決定された露光時間の開始直前まで、電極８に図６に示したような第二の電圧の印加を繰り返し行う。そして、露光開始と同時に、電極８に印加する電圧を図６に示したような第一の電圧（１）に切り替える。露光期間終了後は、Ｈドライバ３００及びＶドライバ４００によってｎ層４に蓄積された電荷が信号出力アンプまで転送され、ここで信号に変換されて出力される。

一方、ユーザによって操作部７００を介して動画撮影モードが設定され、制御部６００により露光時間が決定されると、電圧印加部２００は、制御部６００によって決定された露光時間の開始直前まで、電極８に図６に示したような第二の電圧の印加を繰り返し行う。そして、露光開始と同時に、電極８に印加する電圧を図６に示したような第一の電圧（２）に切り替える。露光期間終了後は、Ｈドライバ３００及びＶドライバ４００によってｎ層４に蓄積された電荷が信号出力アンプまで転送され、ここで信号に変換されて出力される。

裏面照射型撮像素子１００はインターライン型であるため、露光期間中に、電荷転送チャネル１２にも光が入射する可能性があり、これがスミアの原因となる。以下では、上述したように、ｐ基板３０の垂直方向の長さを９μｍ以上とすれば、スミアを低く抑えられることを、シミュレーション結果に基づいて証明する。

図７は、図１に示す裏面照射型撮像素子１００を一部簡略化した図であり、図１と同一要素には同一符号を付してある。
図７において、符号ａは電荷転送チャネル１２の空乏層の垂直方向の長さを示し、符号ｂは、電荷転送チャネル１２の空乏層の水平方向の長さを示し、符号ｃは、ｐ基板３０の垂直方向の長さを示し、符号ｄは、ｎ層４の配列ピッチを示している。図７に示すモデルでは、絶縁層９の変わりに、光を吸収する光吸収層２１を設けたものとしている。

ここで、ａ＝０．００００４ｃｍ、ｂ＝０．００００５ｃｍ、ｃ＝０．０００５ｃｍ、ｄ＝０．０００２ｃｍとし、電荷転送チャネル１２のうち、そこに形成される空乏層以外で発生した電子は、全てその電荷転送チャネル１２に対応するｎ層４に流れ込んで信号になるとし、電荷転送チャネル１２の空乏層で発生した電子は、全てスミア信号になると仮定した。ｎ層４の配列は正方配列とし、信号読み出し方式はインターライン方式とした。又、ｐ基板３０を通過した光は全て光吸収層２１に吸収されるものとした。

厚さｘ（ｃｍ）のシリコンの光吸収率Ｙは、Ｙ＝｛１−Ｅｘｐ（−α×ｘ）｝（ここで、αはシリコンの光吸収係数）であるので、図７に示す裏面照射型撮像素子のｐ基板３０の裏面側下方にＩＲカットフィルタを配置し、ＩＲカットフィルタに３３００Ｋ光源から光を照射した場合の各画素の透過分光から、各波長毎（４００〜７００ｎｍ、１０ｎｍ間隔）に信号とスミア信号を計算して平均値を計算し、ｐ基板３０の垂直方向の１／１０の領域で注入が起こる条件で信号に対するスミア信号の比を求めると、０．０３２％（ｎ層４をハニカム配列とした場合は０．０５６％）となった（図８参照）。

又、ｃ＝８μｍ＝０．０００８ｃｍとすると、スミア信号の比は、０．００７５％（ｎ層４をハニカム配列とした場合は０．０１３％）となり、ｃ＝１０μｍ＝０．００１ｃｍとすると、スミア信号の比は、０．００３２％（ｎ層４をハニカム配列とした場合は０．００５６％）となった（図８参照）。

ここで、ハニカム配列とは、行方向に配列された多数のｎ層４からなる行を、行方向に直交する列方向に多数並べた配列であって、偶数行と奇数行とを、行方向に１／２ピッチずらした配列であり、正方配列と比較した場合、電荷転送チャネルの面積は１．７５倍に増えるので、正方配列の結果を１．７５倍したものを、ハニカム配列の見積もり値とした。

図８に示すシミュレーション結果から、インターライン型の裏面照射型撮像素子１００は、ｐ基板３０の垂直方向の長さを５μｍ以上とすれば、同一感度を得るためのインターライン型の表面照射型撮像素子よりもスミアを抑制できることが分かった。又、ｐ基板３０の垂直方向の長さを８μｍ以上とすれば、よりスミアを抑制でき、１０μｍ以上とすれば更にスミアを抑制できることが分かった。

以上のように、裏面照射型撮像素子１００によれば、入射光がほぼ到達しないｐ基板３０の表面側にオーバーフロードレインを設けているため、ｐ基板３０の裏面側にオーバーフロードレインを設ける従来構造に比べて、青感度を向上させることができる。

又、このオーバーフロードレインに印加する電圧を制御することで、各光電変換領域の飽和容量や電荷蓄積時間を一律に又は独立に制御することができ、様々なパターンの駆動を容易に実現することができる。

又、裏面照射型撮像素子１００によれば、電子シャッタを実現する際にｎ＋層６に印加する電圧振幅を、ｐ基板３０の裏面側にオーバーフロードレインを設ける従来構造に比べて大幅に下げることができる（２３Ｖ→１５Ｖ以下）。逆に、電圧振幅が従来と同じであれば、各光電変換領域の飽和容量を大幅に増やすことが可能となる。

尚、図１において、ｐ＋＋層２を省略し、その代わりに、絶縁層３の下に入射光に対して透明なＩＴＯ等の透明電極を設け、この透明電極に電圧が印加できるように構成し、この透明電極に負電圧を印加しておけば、ｐ基板３０の裏面で発生する暗電流を抑制することができる。

又、以上の説明では、上述したように、ｐ基板３０の垂直方向の長さが８μｍ以上であれば、スミアは十分に抑制されるため、裏面照射型撮像素子１００をインターライン型としたが、光電変換領域の深さが８μｍ以上であっても、スミアは多少なりとも発生してしまう。このため、裏面照射型撮像素子１００をフレームインターライン型とすれば、更なるスミア低減が可能となる。

又、以上の説明では、裏面照射型撮像素子１００がＣＣＤ型のものとしたが、これはもちろんＭＯＳ型であっても良い。つまり、ｎ層４に蓄積された電荷に応じた信号を、ＣＭＯＳ回路やＮＭＯＳ回路等のＭＯＳ回路で読み出す構成としても良い。

次に、図１に示した裏面照射型撮像素子１００のｐ基板３０及び絶縁層３からなるＳＯＩ基板の製造方法の一例を説明する。
図９は、裏面照射型撮像素子１００に用いるＳＯＩ基板の製造工程を説明するための図である。図９において、図１と同様の構成には同一符号を付してある。
まず、シリコン等のベース基板２２上に、エピタキシャル成長等によってｐ層１を形成する（図９（ａ））。図９（ａ）においてｐ層１の露出している面が、ｐ基板３０の裏面となる。次に、ｐ層１の露出している面上に、ＣＶＤや熱酸化等によって酸化シリコンからなる絶縁層３を形成する（図９（ｂ））。

次に、絶縁層３上方からボロン等のイオン注入を行って、ｐ層１の絶縁層３との界面内側にｐ＋＋層２を形成する（図９（ｃ））。次に、ベース基板２２とｐ層１との界面付近に水素イオンを注入する（図９（ｄ））。このイオン注入によりベース基板２２とｐ層１とが分離されるための境界層３０が形成される。

次に、絶縁層３上に、シリコン等のベース基板２３を結合した後、ベース基板２３が下側に、ベース基板２２が上側となるように回転させる（図９（ｅ））。次に、バース基板２２を境界層３０と共にｐ層１から剥離する（図９（ｆ））。

そして、図９（ｆ）の状態から、ｐ基板３０の表面近傍にある要素を形成し、形成後、ベース基板２３を、絶縁層３をストッパとしてエッチングして除去した後、カラーフィルタ１８やマイクロレンズ１９等を形成して、裏面照射型撮像素子１００の製造を完了する。

図９（ｆ）でベース基板２３を除去する方法としては、ＫＯＨをエッチャントとしたエッチングを行う方法が考えられる。又、光励起法を使ったエッチングも考えられる。絶縁層３としては酸化シリコンの他に、窒化シリコンも用いることができるため、この場合には、窒化シリコンがストッパとなるようなエッチャントを使用すれば良い。

次に、裏面照射型撮像素子１００のｎ＋層６と電極７の形成方法を説明する。
裏面照射型撮像素子１００のオーバーフロードレインの特性を不安定にする要因として、ｐ＋層５とｎ＋層６との合わせずれ、ｎ＋層６と電極７との合わせずれ、絶縁層９内に形成されたコンタクトホールへの電極７の被覆不良等が考えられる。このような合わせずれや被覆性の改善のためには、平面視において、ｐ＋層５とｎ＋層６の面積を大きくし、電極７の面積を大きくすることが最も簡単な策であるが、このような策は、画素の微細化を進める上で大きな障害となってしまう。そこで、本実施形態では、合わせずれや被覆性の改善と、画素の微細化とを同時に実現可能な方法を提案する。

図１０は、裏面照射型撮像素子１００のｎ＋層６と電極７と電極８の形成方法を説明するための図である。図１０において、図１と同様の構成には同一符号を付してある。
まず、図９（ｆ）の状態から、ｐ基板３０の表面上方からイオン注入等によってｎ層４とその上のｐ＋層５を形成した後、ｐ基板３０表面上にゲート絶縁層２０を形成し（図示省略）、その上に絶縁層９を形成し、平面視において、ｐ＋層５と重なるゲート絶縁層２０及び絶縁層９の領域の一部に、フォトリソフラフィ法とエッチングによってコンタクトホールＨを形成する（図１０（ａ））。

次に、ゲート絶縁層２０及び絶縁層９をマスクとして例えばＡｓ（ヒ素）をイオン注入し、セルフアラインでｐ＋層５内にｎ＋層６を形成する（図１０（ｂ））。この状態から、電極７を構成する金属材料として例えばタングステンをＣＶＤ法等によって成膜し、絶縁層９をストッパとしたエッチングやＣＭＰ等によって平坦化して、コンタクトホールＨ内に金属材料膜を埋め混み、電極７を形成する。そして、絶縁層９及び電極７上に電極８を構成する導電性材料を成膜することで、ｎ＋層６、電極７、及び電極８の形成を完了する。

尚、ｎ＋層６の下面とｎ層４とが接触してしまうと、オーバーフローバリアがなくなってしまい、ｎ＋層６をオーバーフロードレインとして機能させることができない。このような事態を確実に防ぐための方法を、図１０（ｂ）〜（ｆ）に示してある。

ｎ＋層６をセルフアラインで形成した後、ゲート絶縁層２０及び絶縁層９をマスクとして、ｎ＋層６の不純物よりも拡散係数が大きい不純物、例えばＢ（ボロン）をイオン注入し、セルフアラインでｎ＋層６の下にｐ＋層２４を形成する（図１０（ｃ））。次に、活性化のためのアニール処理を実施すると、ＡｓよりＢの方が拡散係数が大きいため、ｎ＋層６の端部をカバーするように、ｐ＋層２４が広がる（図１０（ｄ））。次に、電極７を構成する金属材料として例えばタングステンをＣＶＤ法等によって成膜し、絶縁層９をストッパとしたエッチングやＣＭＰ等によって平坦化して、コンタクトホールＨ内に金属材料膜を埋め混み、電極７を形成する（図１０（ｅ））。そして、絶縁層９及び電極７上に電極８を構成する導電性材料を成膜することで、ｎ＋層６、電極７、及び電極８の形成を完了する（図１０（ｆ））。

尚、ここでは、ゲート絶縁層２０及び絶縁層９をマスクとしているが、ゲート絶縁層２０及び絶縁層９に開口を形成するために用いたレジスト材料層を残しておき、このレジスト材料層を併せてマスクにしても良い。又、ゲート絶縁層２０及び絶縁層９を形成する前に、ｐ基板３０表面上にレジスト材料層を形成し、このレジスト材料層に開口を形成した後、このレジスト材料層をマスクとしてｎ＋層６とｐ＋層２４を形成しても良い。この場合は、ｎ＋層６、ｐ＋層２４を形成して電極７を形成後に、レジスト材料層を除去してゲート絶縁層２０及び絶縁層９を形成すれば良い。

図１０（ｃ）〜（ｆ）で示した方法によれば、図１０（ｂ）の状態で、ｎ＋層６の下面がｎ層４に接触していた場合でも、ｎ＋層６とｎ層４の間にｐ＋層２４を形成することができるため、このｐ＋層２４がオーバーフローバリアとして機能し、ｎ＋層６をオーバーフロードレインとして機能させることができる。

以上の方法によれば、ｎ＋層６を、ゲート絶縁層２０及び絶縁層９をマスクとしたセルフアラインによって形成するため、ｎ＋層６と電極７との合わせずれが発生することがない。このため、コンタクトホールＨの水平方向の幅を極力小さくすることが可能であり、画素を微細化する場合の障害とならなくなる。

又、コンタクトホールＨのアスペクト比が厳しくなっても、電極７の材料としてタングステンを用いれば、電極７の埋め込みは可能であり、絶縁層９を厚くすることが可能である。

又、裏面照射型撮像素子１００の場合、ｎ層４上方に開口を設ける必要がないため、電極１３の電荷転送チャネル１２と重なる部分からｎ層４側にはみ出した部分の水平方向の長さを、水平方向に延ばすことが可能である。この部分を長くできれば、ｎ層４から電荷転送チャネル１２に電荷を読み出す際の読み出し電圧を低くすることができ、逆に、読み出し電圧を変えないのであれば、ｎ層４の濃度を濃くして、飽和容量を大きくすることができるため好ましい。したがって、裏面照射型撮像素子１００では、電極１３の電荷転送チャネル１２と重なる部分からｎ層４側にはみ出した部分の水平方向の長さを、水平方向に延ばすことが有効である。

このように考えた場合、図１０に示した方法によれば、電極７の水平方向の幅を極力薄くできるため、電極１３を延ばせる量を増やすことができ、読み出し電圧の低下、飽和容量の増加に非常に有効となる。

尚、ｎ＋層６は、イオン注入時に絶縁層９の影が発生しないように、コンタクトホールＨから露出するｐ＋層５の表面に対して垂直にイオン注入を行って形成するか、又は、コンタクトホールＨから露出するｐ＋層５の表面に対して少なくとも４方向から斜めにイオン注入を行って形成することが好ましい。

コンタクトホールＨから露出するｐ＋層５の表面に対して１方向のみから斜め（水平及び垂直以外）にイオン注入を行った場合、絶縁層９の影によって、ｎ＋層６とコンタクトホールＨの位置がずれてしまうため、電極７とｐ＋層５が接触し、ショートしてしまう危険がある。これに対し、垂直にイオン注入を行った場合や、少なくとも４方向から斜めにイオン注入を行った場合には、絶縁層９の影ができなくなるため、電極７とｐ＋層５が接触してしまうのを防止することができる。少なくとも４方向から斜めにイオン注入を行った場合は、ｎ＋層６の大きさをコンタクトホールＨよりも確実に大きくすることができるため、より好ましい。

尚、垂直にイオン注入を行う場合は、イオン注入を低加速で行うことが好ましい。低加速で行うことで、チャネリングの問題をほぼ無視することが可能となる。

同様に、ｐ＋層２４は、イオン注入時に絶縁層９の影が発生しないように、コンタクトホールＨから露出するｐ＋層５の表面に対して垂直にイオン注入を行って形成するか、又は、コンタクトホールＨから露出するｐ＋層５の表面に対して少なくとも４方向から斜めにイオン注入を行って形成することが好ましい。

コンタクトホールＨから露出するｐ＋層５の表面に対して１方向のみから斜め（水平及び垂直以外）にイオン注入を行った場合、絶縁層９の影によって、ｐ＋層２４の位置がずれてしまうため、ｐ＋層２４をオーバーフローバリアとして機能させることができなくなってしまう。これに対し、垂直にイオン注入を行った場合や、少なくとも４方向から斜めにイオン注入を行った場合は、絶縁層９の影ができなくなるため、ｎ＋層６の下面を覆うようにｐ＋層２４を形成することができ、ｐ＋層２４をオーバーフローバリアとして確実に機能させることができる。少なくとも４方向から斜めにイオン注入を行った場合は、ｐ＋層２４の大きさをｎ＋層６よりも確実に大きくすることができるため、より好ましい。

次に、ＳＯＩ基板のｐ基板３０の汚染をゲッタリングする方法の一例を以下に列挙する。
・ｐ基板３０と絶縁層３との界面にゲッタリングサイトを形成し、絶縁層３側から酸素イオンのイオン打ち込みを行って絶縁層３内に汚染不純物を固着する。
・ｐ基板３０と絶縁層３との界面にゲッタリングサイトを形成する方法としては、この界面に絶縁層３側からフッ素や炭素を注入する方法がある。
・ｐ基板３０と絶縁層３との界面にゲッタリングサイトを形成し、その後、エッチング等で絶縁層３、ゲッタリングサイトまでを除去した後、低温酸化（ラジカル酸化等）を行って絶縁層３の代わりとなる絶縁層を形成する。

次に、裏面照射型撮像素子１００の構成や製造方法の変形例を以下に列挙する。
・遮光部材１７を、特定のカラーフィルタ１８については、そのカラーフィルタ１８と高屈折率層１６との間の全面に設けておく。このような構成により、特定のカラーフィルタ１８を透過した光を検出する光電変換領域を、光学的黒レベルを検出するための光電変換領域とすることができる。特定のカラーフィルタ１８の位置を、裏面照射型撮像素子１００の周辺とすれば、通常の撮像素子と同様に、スミア補正や黒レベル補正が可能となる。又、この場合、カラーフィルタ層と絶縁層３との間に遮光部材１７を設ける構成であるため、この製造が容易である。
・遮光部材１７を、裏面照射型撮像素子１００の周辺回路の下方にも設けておく。
・ｐ＋＋層２をｐ型のアモルファスＳｉＣからなる層に変更し、絶縁層３をＩＴＯ等の入射光に対して透明な透明電極とし、この透明電極に電圧を印加できる構成としておく。
・ｐ基板１を複数の不純物拡散層で構成する場合には、各不純物拡散層を、プロセスを分けて形成する。
・ｐ基板１を複数の不純物拡散層で構成する場合には、各不純物拡散層を、プロセスを分けて形成し、その後、アニール処理してポテンシャル段差を丸める。
・ｐ基板１を複数の不純物拡散層で構成する場合には、各不純物拡散層を同一プロセスでガス雰囲気濃度をアナログ的に変化させながら形成する。

（第二実施形態）
図１に示した裏面照射型撮像素子１００では、ｎ＋層６の周りを取り囲むようにｐ＋層５が形成されているが、ｐ＋層５は、少なくともオーバーフローバリアとして機能する層であれば良いため、ｎ＋層６とｎ層４との間にだけｐ＋層５を形成した図１１に示したような構成であっても良い。但し、この場合は、ｐ層１表面とｎ層４との間にｐ＋層６ではなくｐ層１１が存在することになってしまい、この部分から暗電荷がｎ層４に移動してしまうおそれがある。

ｎ＋層６を水平方向に可能な限り大きくすれば、ｐ層１１を経由した暗電荷の移動を抑制することは可能であるが、ｎ＋層６をあまり大きくすると、素子分離が阻害されるため好ましくない。そこで本実施形態では、ｎ＋層６は必要最小限の大きさ（電極７の底面積と同程度の大きさ）とし、ｎ＋層６の周囲に、ｎ＋層６によって形成される空乏層を水平方向に拡大するためのｎ＋層６よりも低濃度のｎ型不純物拡散層（ｎ層）４０を設けた構成としている。このようにすることで、ｎ層４０に移動した暗電荷をｎ＋層６側へ移動させることができ、素子分離を阻害することなく、ｎ層４に移動する暗電荷量を減らすことができる。

尚、ｎ層４に移動する暗電荷を効果的に減らすためには、ｎ＋層６によって形成される空乏層が平面視においてｎ層４の２／３以上を覆っていることが好ましい。

第一実施形態及び第二実施形態では、裏面照射型撮像素子１００がＣＣＤ型である場合を説明したが、裏面照射型撮像素子１００はＣＭＯＳ型であっても良い。即ち、ｐ層１表面に、ｎ層４に蓄積された電荷を信号に変換するＣＭＯＳトランジスタからなるＣＭＯＳ回路を設けた構成であっても良い。ＣＭＯＳ型にする場合、ｎ層４から読み出した電荷を一時的に蓄積する電荷蓄積層をｎ層４の近傍に形成しておき、この電荷蓄積層に蓄積した電荷に応じた信号をＣＭＯＳ回路によって出力させる構成にすることが好ましい。このようにすることで、グローバルな露光時間制御が可能となり、動作中の被写体が歪んだ像になるＣＭＯＳ型イメージセンサ特有の欠点を無くすことができる。

本発明の第一実施形態を説明するためのインターライン型の裏面照射型撮像素子の部分断面模式図 図１に示すＢ−Ｂ線の電位プロファイルを示す図 図１に示したｎ層４の平面図 図１に示した裏面照射型撮像素子の変形例を示す図 図１に示した裏面照射型撮像素子を備えた撮像装置の構成例を示すブロック図 図１に示した裏面照射型撮像素子のドレインに印加する電圧とｎ層４の飽和電荷量との関係を示した図 シミュレーションに用いた裏面照射型撮像素子の構成を示す図 ｐ基板の厚さとスミアとの関係を求めたシミュレーション結果を示す図 裏面照射型撮像素子に用いるＳＯＩ基板の製造工程を説明するための図 裏面照射型撮像素子のｎ＋層６と電極７と電極８の形成方法を説明するための図 本発明の第二実施形態を説明するためのインターライン型の裏面照射型撮像素子の部分断面模式図

符号の説明

１ ｐ層
２ ｐ＋＋層
３，９，１４ 絶縁層
４ ｎ層
５ ｐ＋層（オーバーフローバリア）
６ ｎ＋層（オーバーフロードレイン）
７，８ 電極
１０ 保護層
１１ ｐ層
１２ 電荷転送チャネル
１３ 電荷転送電極兼電荷読み出し電極
１５ 素子分離層
１６ 高屈折率透明層
１７ 遮光部材
１８ カラーフィルタ
１９ マイクロレンズ
２０ ゲート絶縁層

Claims (13)

1. 半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子であって、
   前記半導体基板内の前記半導体基板表面近傍の同一面上に形成された前記電荷を蓄積するための第一導電型の複数の第一の不純物拡散層と、
   前記複数の第一の不純物拡散層の各々と前記半導体基板の表面との間に形成された前記第一導電型の第二の不純物拡散層であって、前記複数の第一の不純物拡散層の各々に蓄積される不要な電荷を排出するためのオーバーフロードレインとして機能する複数の第二の不純物拡散層と、
   前記複数の第二の不純物拡散層の各々と前記複数の第一の不純物拡散層の各々との間に形成され、前記オーバーフロードレインのオーバーフローバリアとして機能する前記第一導電型の反対の第二導電型の複数の第三の不純物拡散層と、
   前記複数の第二の不純物拡散層の各々に近接して形成された前記第二の不純物拡散層よりも低濃度の第一導電型の不純物拡散層であって、前記第二の不純物拡散層によって形成される空乏層を前記表面に平行な方向に拡大するための空乏層拡大層とを備え、
   前記第二の不純物拡散層が、平面視において前記第一の不純物拡散層によって形成された電位井戸の最も深い場所である最大電位点と重なる位置に形成されている裏面照射型撮像素子。
2. 請求項１記載の裏面照射型撮像素子であって、
   前記第一の不純物拡散層の前記最大電位点が、平面視において前記第一の不純物拡散層の中心にある裏面照射型撮像素子。
3. 請求項１又は２記載の裏面照射型撮像素子であって、
   前記第一の不純物拡散層の前記最大電位点が、前記第一の不純物拡散層と前記第三の不純物拡散層との境界面から０．３μｍ以内の深さにある裏面照射型撮像素子。
4. 請求項１〜３のいずれか１項記載の裏面照射型撮像素子であって、
   前記第二の不純物拡散層によって形成される空乏層が、平面視において前記第一の不純物拡散層の２／３以上を覆っている裏面照射型撮像素子。
5. 請求項１〜４のいずれか１項記載の裏面照射型撮像素子であって、
   前記複数の第二の不純物拡散層の各々が前記表面に露出する露出面を有し、
   前記露出面に接続された電極を備える裏面照射型撮像素子。
6. 請求項５記載の裏面照射型撮像素子と、
   前記第一の不純物拡散層の飽和電荷量を決定する第一の電圧を前記電極に印加する第一の電圧印加手段と、
   前記第一の電圧印加時に前記第三の不純物拡散層によって形成されるオーバーフローバリアを消失させるために必要な前記第一の電圧よりも高い第二の電圧を前記電極に印加する第二の電圧印加手段とを備える撮像装置。
7. 請求項６記載の撮像装置であって、
   前記第二の電圧印加手段が、前記第二の電圧の印加タイミングを可変制御することで、前記裏面照射型撮像素子の露光時間を調整する撮像装置。
8. 請求項６又は７記載の撮像装置であって、
   前記第一の電圧印加手段が、前記第一の電圧を可変制御することで前記第一の不純物拡散層の飽和電荷量を調整する撮像装置。
9. 請求項６〜８のいずれか１項記載の撮像装置であって、
   前記第二の電圧が、前記第一の電圧を基準とした値で決められている撮像装置。
10. 請求項６〜９のいずれか１項記載の撮像装置であって、
    前記裏面照射型撮像素子が、前記複数の第一の不純物拡散層の各々に蓄積された電荷を垂直方向に転送する垂直電荷転送装置と、前記垂直電荷転送装置を転送された電荷を前記垂直方向に直交する水平方向に転送する水平電荷転送装置とを備え、
    前記第一の電圧が、前記水平電荷転送装置の駆動電圧以下であり、
    前記第二の電圧が、前記電荷を前記垂直電荷転送装置に読み出すための読み出し電圧以下である撮像装置。
11. 請求項１０記載の撮像装置であって、
    前記複数の第一の不純物拡散層をｎ（ｎは２以上の自然数）個のグループに分けて、各グループに蓄積された電荷同士を前記垂直電荷転送装置で加算して転送する加算転送モードと、各グループに蓄積された電荷同士を前記垂直電荷転送装置で非加算で転送する非加算転送モードとが設定可能であり、
    前記加算転送モード設定時、前記第一の電圧印加手段は、前記第一の不純物拡散層の飽和電荷量が前記非加算転送モード設定時に前記電極に印加すべき前記第一の電圧によって決まる前記第一の不純物拡散層の飽和電荷量の１／ｎとなるように、前記第一の電圧を可変制御する撮像装置。
12. 請求項１０又は１１記載の撮像装置であって、
    前記裏面照射型撮像素子が、前記水平電荷転送装置を転送された電荷を電圧信号に変換して出力するソースフォロワ回路を備え、
    前記垂直電荷転送装置が、最も大きな電圧であるＶＨと、最も小さな電圧であるＶＬと、前記ＶＨと前記ＶＬの間の電圧であるＶＭとの３つの電圧で駆動されるものであり、
    前記第二の電圧が、前記ソースフォロア回路の最終段のトランジスタのドレイン印加電圧、前記ＶＬと前記ＶＭの差分、及び前記ＶＨと前記ＶＭの差分のいずれかと前記第一の電圧とを加算した値である撮像装置。
13. 請求項６〜９のいずれか１項記載の撮像装置であって、
    前記裏面照射型撮像素子が、前記複数の第一の不純物拡散層の各々に蓄積された電荷を読み出して蓄積しておくための電荷蓄積層と、前記電荷蓄積層に蓄積された電荷に応じた信号を出力するＣＭＯＳ回路とを備える撮像装置。

Images