TWI479647B - A solid-state imaging device, a manufacturing method of a solid-state imaging device, and an electronic device - Google Patents

A solid-state imaging device, a manufacturing method of a solid-state imaging device, and an electronic device Download PDF

Info

Publication number
TWI479647B
TWI479647B TW100108607A TW100108607A TWI479647B TW I479647 B TWI479647 B TW I479647B TW 100108607 A TW100108607 A TW 100108607A TW 100108607 A TW100108607 A TW 100108607A TW I479647 B TWI479647 B TW I479647B
Authority
TW
Taiwan
Prior art keywords
transfer path
charge
photoelectric conversion
conversion element
intermediate transfer
Prior art date
Application number
TW100108607A
Other languages
English (en)
Other versions
TW201143073A (en
Inventor
Yusuke Oike
Takahiro Kawamura
Shinya Yamakawa
Ikuhiro Yamamura
Takashi Machida
Yasunori Sogoh
Naoki Saka
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201143073A publication Critical patent/TW201143073A/zh
Application granted granted Critical
Publication of TWI479647B publication Critical patent/TWI479647B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14862—CID imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

固體攝像裝置、固體攝像裝置之製造方法及電子機器
本發明係有關於一種固體攝像裝置、固體攝像裝置之製造方法及電子機器，尤其關於一種可獲得高畫質之圖像之固體攝像裝置、固體攝像裝置之製造方法及電子機器。
先前，固體攝像裝置，係於例如數位靜態相機或視訊相機等攝像裝置、或具有攝像功能之行動終端裝置等電子機器中，用於多種之用途。於固體攝像裝置中，廣泛利用有CMOS(complementary metal oxide semiconductor，互補金氧半導體)影像感測器，該CMOS影像感測器係具有每一像素中包含放大元件之APS(Active Pixel Sensor，主動像素感測器)，且經由MOS(Metal Oxide Semiconductor，金氧半導體)電晶體，讀出蓄積於作為光電轉換元件之光電二極體中之信號電荷。
一般而言，CMOS影像感測器，係對像素陣列之每一列執行將蓄積於光電二極體之信號電荷讀出之讀出動作，且讀出動作結束之像素，自該結束時刻起，重新開始信號電荷之蓄積。由於以此方式於像素陣列之每一列中進行讀出動作，故於CMOS影像感測器中，無法於所有之像素中使信號電荷之蓄積期間一致，於被寫體正在移動之情形時等，在攝像圖像中會產生畸變。例如，當拍攝上下方向筆直之物體橫向移動之情形時，會拍攝出該物體傾斜之情形。
為避免如此之像中產生畸變，而不斷開發有各像素之曝光期間達到一致之CMOS影像感測器之全像素同時電子快門。所謂全像素同時電子快門，係指進行對攝像有效之所有之像素同時開始曝光，並且同時結束曝光之動作，亦稱為全域式快門(全域式曝光)。作為實現全域式曝光之方式，有機械式方式與電氣式方式。
例如，機械式方式，係利用可對CMOS影像感測器之前面進行遮光之可開閉式機械快門(遮光機構)。亦即，開啟機械快門，全像素同時地開始曝光，且於曝光期間結束時刻，關閉機械快門，全像素同時進行遮光，藉此，光電二極體中產生光電荷之期間於全像素中一致。
又，電氣式方式，係全像素同時執行將光電二極體之蓄積電荷清空之電荷釋放動作，開始進行曝光。而且，於曝光期間結束時刻，藉由全像素同時地驅動轉移閘極，將蓄積之光電荷全部轉移至浮動擴散層(電容)，並關閉轉移閘極，藉此，光電二極體中產生光電荷之期間於全像素中一致。
然而，電氣式方式，係伴隨全像素同時地將電荷轉移至浮動擴散層，而難以進行雜訊去除，故存在畫質劣化之情形。為抑制如此之畫質劣化，而提案具有記憶體部之像素構造。
具有記憶體部之像素構造，係全像素同時執行將光電二極體之蓄積電荷清空之電荷釋放動作，開始進行曝光，且於曝光期間結束時刻，藉由全像素同時地驅動轉移閘極，將蓄積之光電荷全部轉移至記憶體部中進行保持。繼而，於將浮動擴散層重置之後，將記憶體保持部之保持電荷轉移至浮動擴散層，進行信號位準之讀出。
如此般，可藉由具有與浮動擴散層不同之臨時保持光電二極體中所蓄積之電荷之記憶體部之像素構造，而使雜訊減少。然而，由於在像素內追加記憶體部，故光電二極體之面積必然變小，從而導致光電二極體中最多可蓄積之電荷量(最大電荷量)減少。
因此，本案申請人，係為了避免光電二極體之最大電荷量減少，而曾經提案有光電二極體與記憶體部藉由溢流路徑而一體化之像素構造(例如，參照專利文獻1)。
然而，專利文獻1中提案之固體攝像元件，係採用光電二極體與記憶體部之間之電荷轉移路徑中一面形成位障一面達到空乏狀態之構造。亦即，成為具有雜質擴散層之構造，該雜質擴散層係即便於施加有足以將位於光電二極體與記憶體部之間之第1轉移閘極OFF之電壓之狀態下，亦於光電二極體中蓄積有特定電荷以上之電荷蓄積之情形時，形成光電二極體中產生之光電荷向記憶體部溢流之位障。
可藉由如此之構造，而抑制雜訊引起之畫質劣化，並且避免光電二極體之最大電荷量減少。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2009-268083號公報
然而，於類似上述之光電二極體與記憶體部藉由溢流路徑而一體化之像素構造中，若固體攝像元件所具有之各像素溢流路徑之位障中產生變異，則會導致攝像圖像之畫質低下。因此，要求抑制固體攝像元件所具有之各像素溢流路徑之位障之變異，使攝像圖像之畫質提昇。
本發明，係鑒於如此狀況研製而成者，以能夠獲得高畫質之圖像。
本發明之第1態樣之固體攝像元件包含：光電轉換元件，其產生與入射光量相應之電荷，並將其蓄積於內部；電荷保持區域，其將由上述光電轉換元件轉換之電荷保持至被讀出為止；轉移閘極，其具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；且，上述完全轉移路徑與上述中間轉移路徑形成於不同之區域。
本發明之第2態樣之固體攝像元件之製造方法包含如下步驟：形成產生與入射光量相應之電荷且蓄積於內部之光電轉換元件；形成將由上述光電轉換元件轉換之電荷保持至被讀出為止之電荷保持區域；及形成轉移閘極，該轉移閘極具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；且，上述完全轉移路徑與上述中間轉移路徑形成於不同之區域。
本發明之第3態樣之電子機器包含固體攝像元件，該固體攝像元件包含：光電轉換元件，其產生與入射光量相應之電荷，並將其蓄積於內部；電荷保持區域，其將由上述光電轉換元件轉換之電荷保持至被讀出為止；及轉移閘極，其具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；且該電子機器係由行列狀配置之複數列之單位像素同時進行上述電荷之蓄積，並依序讀出由上述轉移閘極轉移之上述電荷。
於本發明之第1至第3態樣中，完全轉移路徑與中間轉移路徑形成於不同之區域中。
根據本發明之第1及第3態樣，便可獲得高畫質之圖像。又，根據本發明之第2態樣，便可製造獲得高畫質圖像之固體攝像元件。
以下，一面參照圖式，一面對應用本發明之具體性實施形態進行詳細說明。
圖1，係表示應用本發明之固體攝像元件之一實施形態之構成例之方塊圖。
[固體攝像元件之構成例]
圖1，係表示作為應用本發明之固體攝像元件之CMOS影像感測器之構成例之方塊圖。
CMOS影像感測器100，係構成為包含像素陣列部111、垂直驅動部112、行處理部113、水平驅動部114、及系統控制部115。像素陣列部111、垂直驅動部112、行處理部113、水平驅動部114、及系統控制部115，係形成於未圖示之半導體基板(晶片)上。
於像素陣列部111，行列狀二維配置有具有產生電荷量與入射光量相應之光電荷且將其蓄積於內部之光電轉換元件之單位像素(例如，圖2之單位像素120A)。再者，以下，亦存在將電荷量與入射光量相應之光電荷簡稱為「電荷」，將單位像素簡稱為「像素」之情形。
於像素陣列部111，進而，像素驅動線116沿著圖之左右方向(像素列之像素之排列方向)形成於行列狀之像素排列之每一列，且垂直信號線117沿著圖之上下方向(像素列之像素之排列方向)形成於每一行。圖1，係表示1條像素驅動線116，但像素驅動線116不僅限於1條。像素驅動線116之一端，係連接於與垂直驅動部112之各列對應之輸出端。
CMOS影像感測器100，更包含信號處理部118以及資料儲存部119。就信號處理部118以及資料儲存部119而言，既可藉由設置於與CMOS影像感測器100不同之基板之外部信號處理部、例如DSP(Digital Signal Processor，數位信號處理器)或軟體進行處理，亦可裝載於與CMOS影像感測器100相同之基板上。
垂直驅動部112，係包含移位暫存器或位址解碼器等，且全像素同時或以列單位等驅動像素陣列部111之各像素之像素驅動部。該垂直驅動部112，對於其具體性構成省略圖示，但一般而言，構成為包含讀出掃描系統與拂掠掃描系統之2個掃描系統。
讀出掃描系統，係以列單位依次對像素陣列部111之單位像素進行選擇掃描，以自單位像素中讀出信號。拂掠掃描系統，係相較該讀出掃描，提前快門速度之時間量，對藉由讀出掃描系統進行讀出掃描之讀出列進行拂掠掃描。
藉由該拂掠掃描系統之拂掠掃描，而自讀出列之單位像素之光電轉換元件中拂掠(重置)多餘之電荷。繼而，藉由拂掠掃描系統之多餘電荷之拂掠(重置)，而進行所謂之電子快門動作。此處，所謂電子快門動作，係指將光電轉換元件之光電荷去除後，重新開始進行曝光(開始光電荷蓄積)之動作。
藉由讀出掃描系統之讀出動作而讀出之信號，係對應於此前之讀出動作或電子快門動作以後所入射之光量者。繼而，自此前之讀出動作之讀出時序或電子快門動作之拂掠時序起，至本次之讀出動作之讀出時序為止之期間，成為單位像素中之光電荷之蓄積時間(曝光時間)。
自經垂直驅動部112選擇掃描之像素列之各單位像素中輸出之像素信號，係經由各個垂直信號線117供給至行處理部113。行處理部113，係於像素陣列部111之每一像素行中，對自選擇列之各單位像素經由垂直信號線117輸出之像素信號進行特定之信號處理，並且臨時保持信號處理後之像素信號。
具體而言，行處理部113，係作為信號處理，至少實施雜訊去除處理、例如CDS(Correlated Double Sampling，相關性二重取樣)處理。藉由該行處理部113之CDS處理，而將重置雜訊或放大電晶體之臨限值變異等像素特有之固定圖案雜訊去除。行處理部113中，除了雜訊去除處理以外，例如亦可具備AD(Analog/digital)(類比-數位)轉換功能，且以數位信號輸出信號位準。
水平驅動部114，係包含移位暫存器或位址解碼器等，且依序選擇與行處理部113之像素行對應之單位電路。藉由該水平驅動部114之選擇掃描，而將經行處理部113信號處理之像素信號依序輸出至信號處理部118。
系統控制部115，係包含生成各種時序信號之時序發生器等，且基於由時序發生器生成之各種時序信號，進行垂直驅動部112、行處理部113以及水平驅動部114等之驅動控制。
信號處理部118，係至少包含加法處理功能，且對自行處理部113輸出之像素信號，進行加法處理等多種信號處理。資料儲存部119，係於信號處理部118中進行信號處理時，臨時儲存該處理所需之資料。
[單位像素之構造]
其次，對行列狀配置於像素陣列部111之單位像素120A之具體性構造進行說明。單位像素120A，係具有與浮動擴散區域(電容)不同之保持自光電轉換元件中轉移之光電荷之電荷保持區域(以下，稱作「記憶體部」)。
圖2，係表示單位像素120A之構成之圖。再者，參照圖3至5，如下所述，圖2所示之單位像素120A，係沿著圖3之平面圖中之箭線Y-Y'之剖面(穿過中間轉移路徑之剖面)。
單位像素120A，係具有例如光電二極體(PD)121，作為光電轉換元件。光電二極體121，係例如藉由使P型層133(P+)形成於基板表面側，並嵌入N型嵌入層134(N)，而形成於N型基板131中所形成之P型井層132之嵌入型光電二極體。本實施形態，係將N型設為第1導電型，將P型設為第2導電型。
單位像素120A，不僅具有光電二極體121，而且具有第1轉移閘極122、記憶體部(MEM)123、第2轉移閘極124以及浮動擴散區域(FD：Floating Diffusion)125。再者，單位像素120A，係由對將光導入至光電二極體121之開口部、或各電晶體之接觸部等以外之部分進行遮光之遮光膜(未圖示)進行遮光。
第1轉移閘極122，係藉由對閘極電極122A施加轉移脈衝TRX，而將由光電二極體121光電轉換後蓄積於該光電二極體121之內部之電荷轉移。此處，第1轉移閘極122，參照圖3如下所述，係與中間轉移路徑140及完全轉移路徑150分開。圖2中表示有穿過中間轉移路徑140之剖面，中間轉移路徑140，係藉由設置雜質擴散區域142而形成，且於其之基底表面形成有P之雜質擴散區域141。再者，雜質擴散區域141及142，將參照圖5於下文中描述。
記憶體部123，係由形成於閘極電極122A之下之N型嵌入通道135(N)所形成，且保持藉由第1轉移閘極122而自光電二極體121中轉移之電荷。可藉由利用嵌入通道135形成記憶體部123，而抑制基板介面上產生暗電流，故可利於提昇畫質。
於該記憶體部123中，在其上部配置有閘極電極122A，且可藉由對該閘極電極122A施加轉移脈衝TRX，而對記憶體部123實施調變。亦即，藉由對閘極電極122A施加轉移脈衝TRX，而使記憶體部123之電勢變深。藉此，使記憶體部123之飽和電荷量，相較未經調變時增加。
第2轉移閘極124，係藉由對閘極電極124A施加轉移脈衝TRG而將由記憶體部123保持之電荷轉移。浮動擴散區域125，係包含N型層(N+)之電荷電壓轉換部，且將藉由第2轉移閘極124而自記憶體部123中轉移之電荷轉換為電壓。
單位像素120A，更包含重置電晶體126、放大電晶體127、及選擇電晶體128。重置電晶體126、放大電晶體127以及選擇電晶體128，於圖2之例中，係使用N通道之MOS電晶體。然而，圖2中所例示之重置電晶體126、放大電晶體127以及選擇電晶體128之導電型組合僅為一例，該等之組合並無限定。
重置電晶體126，係連接於電源VDB與浮動擴散區域125之間，且藉由對閘極電極施加重置脈衝RST而將浮動擴散區域125重置。放大電晶體127，係汲極電極連接於電源VDO，閘極電極連接於浮動擴散區域125，且將浮動擴散區域125之電壓讀出。
選擇電晶體128，例如係汲極電極連接於放大電晶體127之源極電極，源極電極連接於垂直信號線117，且藉由對閘極電極施加選擇脈衝SEL，而選擇應讀出像素信號之單位像素120A。再者，選擇電晶體128，亦可採用連接於電源VDO與放大電晶體127之汲極電極之間連接之構成。
重置電晶體126、放大電晶體127以及選擇電晶體128，亦可因像素信號之讀出方法而省略其中之一個或複數個，或者於複數個之像素間共用。
單位像素120A，更包含用以將光電二極體121之蓄積電荷釋放之電荷釋放部129。該電荷釋放部129，係藉由於曝光開始時對閘極電極129A施加控制脈衝ABG，而將光電二極體121之電荷釋放至N型層之汲極部136(N++)。電荷釋放部129，進而發揮於曝光結束後之讀出期間中防止光電二極體121飽和電荷溢出之作用。對汲極部136，施加有特定之電壓VDA。
[記憶體部123之閘極電極之電位]
此處，對作為電荷保持區域之記憶體部123之閘極電極、即第1轉移閘極122之閘極電極122A之電位進行說明。
於本實施形態中，作為電荷保持區域之記憶體部123之閘極電極之電位，係於使第1轉移閘極122及第2轉移閘極124中之至少任一個、例如第1轉移閘極122成為非導通狀態之期間，設定為達到釘劄狀態之電位。
更具體而言，當使第1轉移閘極122或第2轉移閘極124之其中任一個、或者兩者為非導通狀態時，將施加至閘極電極122A、124A之電壓，設定為可於閘極電極正下方之Si表面蓄積載子之釘劄狀態。
如本實施形態所述，於形成轉移閘極之電晶體為N型之情形時，當使第1轉移閘極122為非導通狀態時，將施加至閘極電極122A之電壓相對P型井層132設定為相較接地GND為負電位之電壓。再者，雖未圖示，於形成轉移閘極之電晶體為P型之情形時，P型井層成為N型井層，且相對該N型井層設定為高於電源電壓VDD之電壓。
於使第1轉移閘極122為非導通狀態時，將施加至閘極電極122A之電壓，設定為可於閘極電極正下方之Si表面蓄積載子之釘劄狀態之電壓之原因如下所述。
若將第1轉移閘極122之閘極電極122A之電位，設定為與P型井層132相同之電位(例如0 V)，則存在自Si表面之結晶缺陷中產生之載子蓄積於記憶體部123，成為暗電流而使畫質劣化之虞。因此，於本實施形態中，使形成於記憶體部123之閘極電極122A之斷電(OFF)電位，相對P型井層132為負電位，例如-2.0 V。藉此，於本實施形態中，在電荷保持期間中可使記憶體部123之Si表面產生電洞(Hole)，使Si表面中產生之電子(Electron)再結合，其結果，可減少暗電流。
再者，於圖2之構成中，由於在記憶體部123之端部，存在有第2轉移閘極124之閘極電極124A，因此，可藉由亦使該閘極電極124A為負電位，而同樣地抑制記憶體部123之端部中產生之暗電流。又，於以下說明之各實施形態中，係對使用N型基板之構成例進行說明，但亦可使用P型基板。於該情形時，例如圖2所示之構成例，係N型基板131以及P型井層132均由P型半導體區域形成。
CMOS影像感測器100，係全像素同時開始進行曝光，且全像素同時結束曝光，並將蓄積於光電二極體121中之電荷，逐一地轉移至被遮光之記憶體部123以及浮動擴散區域125，藉此實現全域式曝光。可藉由該全域式曝光，而進行全像素一致之曝光期間無畸變之攝像。
再者，所謂本實施形態之全像素，係指顯現於圖像中之部分之像素之全部，且假像素等除外。又，若時間差或圖像之畸變小到不足以產生問題，則亦包括取代全像素同時之動作而以複數列(例如，數十列)為單位進行高速掃描之情況在內。又，即便並非對顯現於圖像中之部分之像素之全部，而對特定區域之複數列之像素進行全域式曝光之情形時，亦可應用本發明。
[第1實施形態]
其次，參照圖3至圖5，對第1實施形態中之單位像素120A之構成進行說明。再者，圖3至圖5、以及以下之圖式，係對與圖2之單位像素共通之構成要素標註同一符號，且省略其詳細之說明。
圖3，係表示單位像素120A之構成之平面圖。
如圖3所示，於單位像素120A中，配置有光電二極體121、記憶體部123、及浮動擴散區域125。光電二極體121以及記憶體部123，係以電荷釋放時達到空乏狀態之雜質濃度形成，且浮動擴散區域125，係以用以擷取電壓之配線接觸可電性連接之雜質濃度形成。
又，單位像素120A，係於光電二極體121與記憶體部123之間，設置有第1轉移閘極122，且於記憶體部123與浮動擴散區域125之間，設置有第2轉移閘極124。又，以覆蓋第1轉移閘極122及記憶體部123之方式，設置有閘極電極122A，且以覆蓋第2轉移閘極124之方式，設置有閘極電極124A。
而且，單位像素120A係構成為，形成於光電二極體121與記憶體部123之交界部分之第1轉移閘極122其中間轉移路徑140及完全轉移路徑150分離。亦即，由於在第1轉移閘極122之局部形成有中間轉移路徑140，故未形成中間轉移路徑140之部分，作為完全轉移路徑150發揮功能。
於圖4中，表示沿著穿過完全轉移路徑150之圖3之箭線X-X'之單位像素120A之剖面以及電勢狀態，且於圖5中，表示沿著穿過中間轉移路徑140之圖3之箭線Y-Y'之單位像素120A之剖面以及電勢狀態。
如圖4所示，作為光電二極體121與記憶體部123之交界之區域係為P型井層132之一部分，且該區域，作為第1轉移閘極122中之將蓄積於光電二極體121之電荷完全轉移至記憶體部123之完全轉移路徑150發揮功能。
亦即，於未對閘極電極122A施加轉移脈衝TRX之狀態(OFF)下，如圖4之電勢狀態中實線所示，完全轉移路徑150成為電勢較高之狀態。而且，若對閘極電極122A施加轉移脈衝TRX(ON)，則如電勢圖中虛線所示，記憶體部123之電勢變深，並且完全轉移路徑150，成為具有隨著自光電二極體121朝向記憶體部123變深之斜率之電勢。
又，如圖5所示，設置於光電二極體121與記憶體部123之交界之雜質擴散區域142，係作為第1轉移閘極122中之將蓄積於光電二極體121中且超過特定電荷量之電荷轉移至記憶體部123之中間轉移路徑140發揮功能。
亦即，如圖5之電勢狀態所示，中間轉移路徑140之電勢，變得低於完全轉移路徑150之電勢(圖4)。因此，超過由中間轉移路徑140之電勢決定之特定電荷量的電荷作為信號電荷，經由中間轉移路徑140朝向記憶體部123流出(溢流)。
又，於雜質擴散區域142之表面側，設置有與光電二極體121及記憶體部123不同之導電體之雜質擴散區域141。藉由該雜質擴散區域141，而即便對閘極電極122A施加轉移脈衝TRX，中間轉移路徑140之電勢亦不會產生變化。亦即，無論未對閘極電極122A施加轉移脈衝TRX之狀態(OFF)，抑或是對閘極電極122A施加轉移脈衝TRX之狀態(ON)，中間轉移路徑140之電勢均維持恆定。
為了形成中間轉移路徑140，而必需使雜質擴散區域142之電勢變低。可藉由對形成雜質擴散區域142之區域，略微添加(摻雜)N雜質，使P雜質濃度下降，而形成N-之雜質擴散區域142。或者，於位障形成時，對形成雜質擴散區域142之區域添加P雜質之情形時，可藉由使該P雜質濃度下降，而形成N-之雜質擴散區域142。
如此般，由於在光電二極體121與記憶體部123之交界部分，設置有N-之雜質擴散區域142，而使得交界部分之電勢下降，該電勢下降之部分具備作為中間轉移路徑140之功能。因此，產生於光電二極體121中且超過中間轉移路徑140之電勢之電荷，自動地洩漏至記憶體部123中蓄積。換言之，中間轉移路徑140之電勢以下之產生電荷將蓄積於光電二極體121中。
亦即，於複數個單位像素全部同時進行攝像動作之曝光期間中，藉由光電二極體121中之光電轉換而產生且超過由中間轉移路徑140之電勢決定之特定電荷量之電荷將作為信號電荷轉移至記憶體部123。如此般，單位像素120A，係使用形成於光電二極體121與記憶體部123之交界部分之中間轉移路徑140，作為使低照度下之產生電荷優先地蓄積於光電二極體121中之機構。
再者，圖5之例，係採用藉由設置N-之雜質擴散區域137來形成中間轉移路徑140之構造。然而，亦可取代設置N-之雜質擴散區域137，而藉由設置P-之雜質擴散區域137來形成中間轉移路徑140之構造。
由於單位像素120A以上述方式構成，且中間轉移路徑140與完全轉移路徑150分離形成，因此，可使來自高濃度雜質擴散區域之雜質擴散、第1轉移閘極122之閘極電極122A之位置或電位、及光電二極體121之蓄積電荷量引起的位障之變動減少。
又，由於可藉由形成中間轉移路徑140之雜質擴散區域142之雜質濃度而形成穩定之位障，因此，可不損及完全轉移之轉移效率，而達成由光電二極體121之面積最大化提昇感光度、或由低雜訊信號範圍之最大化使輸出圖像高畫質化。
此處，參照圖6及圖7，對第1轉移閘極中兼用中間轉移路徑與完全轉移路徑而構成之單位像素進行說明。
於圖6及圖7中，表示有如上述專利文獻1所揭示，於位於光電二極體21與記憶體部23之間之第1轉移閘極22形成有位障Φ m之單位像素20。於以此方式形成位障Φ m，且於第1轉移閘極22中兼用中間轉移路徑與完全轉移路徑之功能之情形時，因以下說明之2個原因，而使位障Φ m之變異減少存在著極限。
作為第1原因，係形成位障Φ m之雜質擴散區域OFB之間隔L(以下，適當地稱為L長)，較佳為儘量設計得較窄，以使光電二極體21之蓄積電荷Qm、或記憶體部23之最大電荷量Qc最大化。然而，如圖6B所示，因將雜質擴散區域OFB之L長設計得較窄，故離子注入時設置之阻劑遮罩160中之阻劑寬度之變異Δd會對位障Φ m之變異ΔΦ 造成較大之影響。亦即，若為了確保光電二極體21以及記憶體部23之面積，而將雜質擴散區域OFB之L長設計得較窄，則會因阻劑寬度之變異Δd之變動，而使雜質擴散區域OFB之雜質濃度出現較大之變動，從而成為位障Φ m之變異ΔΦ 亦出現較大變動之原因。
相對於此，如圖6C所示，若將雜質擴散區域OFB之L長設計得較寬，則雖可抑制位障Φ m之變異ΔΦ ，但將導致光電二極體21以及記憶體部23之面積較大地減少。因此，考慮到使光電二極體21之蓄積電荷Qm、或記憶體部23之最大電荷量Qc最大化之觀點，在第1轉移閘極22中兼用中間轉移路徑與完全轉移路徑之功能之構造，難以使轉移路徑長度(L長)擴大。
作為第2原因，在於易於受到遮罩之對準偏差之影響。亦即，於第1轉移閘極22中形成位障Φ m之雜質擴散區域OFB，係由第1轉移閘極22之閘極電極22A所覆蓋，因此，在閘極電極22A形成前，實施離子注入(離子植入：Ion Implantation)。而且，於相繼離子注入而實施之形成閘極電極22A之處理中，較佳為，如圖7A所示，閘極電極22A以與雜質擴散區域OFB之端部一致之方式形成。
然而，由於閘極電極22A與雜質擴散區域OFB係以不同之遮罩圖案形成阻劑，因此會產生對準偏差，因而造成位障Φ m之變異。
亦即，閘極電極22A藉由被施加轉移脈衝TRX，而具備作為將光電二極體21中蓄積之所有電荷轉移至記憶體部23之完全轉移路徑之功能。而且，於閘極電極22A之端部接近記憶體部23側之情形時，如圖7B所示，雜質擴散區域OFB之一部分未被閘極電極22A覆蓋，故無論是否局部地進行閘極電極22A之電勢調變，均將導致完全轉移時殘存位障。另一方面，於閘極電極22A之端部接近光電二極體21側之情形時，當施加轉移脈衝TRX時會產生轉移障壁，導致無法正確讀出輸出信號。
因此，例如於形成閘極電極22A之後進行光電二極體21之離子注入之自動對準，對於穩定完全轉移之轉移特性較為有效。然而，於該情形時，會變成在形成雜質擴散區域OFB之後實施光電二極體21之離子注入，且因閘極電極22A與雜質擴散區域OFB之遮罩對準偏差，而使雜質擴散區域OFG之雜質濃度產生變動。
基於如此之第1及第2原因，要使位障Φ m之變異減少有其限度之問題，係由於為了能夠在應將光電二極體21之電荷完全轉移之閘極電極22A中進行位障Φ m調變，而將第1轉移閘極22兼用作中間轉移路徑與完全轉移路徑之功能所引起。亦即，決定中間轉移路徑之溢流的位障Φ m，即便於對第1轉移閘極22施加電壓之情形時，亦變成完全轉移路徑之最低之障壁。基於此，故而就遮罩對準偏差而言，難以於第1轉移閘極22中兼顧中間轉移路徑與完全轉移路徑。
因此，於本實施形態中，如上所述，單位像素120A係將中間轉移路徑140與完全轉移路徑150分離形成，故可使位障之變異減少。而且，可藉由位障之變異減少，而使單位像素120A以更低雜訊獲得高畫質之信號。
此處，對單位像素120A中以更低雜訊獲得高畫質之信號之情形進行說明。
若將相應於入射光之強度而蓄積之信號電荷設為Qsig，將經由中間轉移路徑140轉移至記憶體部123之電荷設為Qh，將經由完全轉移路徑150轉移至記憶體部123之電荷設為Q1，則信號電荷Qsig=電荷Qh+電荷Q1。此時，於入射光變暗、且蓄積電荷未超過光電二極體121與記憶體部123之間之位障Φ m時，則Qh=0。
進而，若設由位障Φ m決定之電荷Q1之最大值為Qm，則於入射光變亮、且獲得信號電荷Qsig>最大值Qm之蓄積電荷之情形時，將由電荷Qh=信號電荷Qsig-最大值Qm所得之電荷Qh經由中間轉移路徑140而轉移至記憶體部123中並予以保持。此時，假設位障Φ m變異，且存在Φ m+ΔΦ m之像素。若使位障之差ΔΦ m引起之電荷Qm之變動量為ΔQm，則於蓄積電荷Qsig超過電荷Qm+變動量ΔQm時，開始蓄積於記憶體部123中，電荷Qh成為電荷Qh>0而由記憶體部123予以保持。
亦即，於信號電荷Qsig≦電荷Qm+變動量ΔQm時，電荷Q1=信號電荷Qsig，且，電荷Qh=0，並藉由將兩者之輸出相加，而成為電荷Qh+電荷Q1=信號電荷Qsig，從而獲得正確之信號。另一方面，即便於信號電荷Qsig>電荷Qm+變動量ΔQm之情形時，電荷Qh以及電荷Q1，亦作為電荷Qh=信號電荷Qsig-(電荷Qm+變動量ΔQm)且電荷Q1=電荷Qm+變動量ΔQm讀出，且藉由將兩者之輸出相加，而同樣地成為電荷Qh+電荷Q1=Qsig，從而可獲得正確之信號。尤其於電荷Q1之輸出充分小於電荷Qm之情形時，可藉由不使電荷Qh進行相加，而避免雜訊之疊加。
如此般，由中間轉移路徑140將電荷Qh轉移後之蓄積於光電二極體121中之電荷Q1(≦Qm)，經由完全轉移路徑150轉移至記憶體部123之後，若為可由記憶體部123保持之電荷量，則位障Φ m之變異不會使輸出圖像損壞。
此處，為獲得無損壞之輸出圖像，而於使可由記憶體部123保持之最大電荷為Qc時，將最大電荷Qc≧電荷Qm作為條件。對於位障Φ m而言，若使記憶體部123之面積擴大，且將光電二極體121之面積縮小，則容易達到最大電荷Qc≧電荷Φ m之關係，但實際上，使光電二極體121之面積增大，可增大開口面積，有利於感光度，或者可藉由使電荷Qm變大而將無kTC雜訊疊加之低雜訊之信號範圍擴大等，一面維持最大電荷Qc≧電荷Qm之關係一面使電荷Qm最大化對高畫質化而言較為重要。
尤其於信號電荷Qsig≦電荷Qm之情形時，較佳為，以不使雜訊疊加之方式，將電荷Qh輸出而不與電荷Q1進行相加，但於電荷Qh≠0之情形時則必需進行加法運算，因此，必需將電荷Qm之最小值作為臨限值，判定是否進行加法運算。亦即，因位障Φ m較大地變異，而於電荷Qm=變動量ΔQm之像素以最小值存在之情形時，存在導致電荷Qh之雜訊未疊加之低雜訊之信號區域變窄之問題。又，由於必需滿足最大電荷Qc≧電荷Qm，故於電荷Qm+變動量ΔQm之像素以最大值存在之情形時，必需使最大電荷Qc變大，從而隨著記憶體部123之擴大與光電二極體121之縮小，導致電荷Qm減少之問題。
因此，可藉由使位障Φ m之變異減少，而實現利用光電二極體121之面積最大化提昇感光度、或利用低雜訊信號範圍之最大化而使輸出圖像高畫質化。而且，如上所述，單位像素120A中係將中間轉移路徑140與完全轉移路徑150分離形成，故而，可使位障之變異減少，從而可以更低雜訊獲得高畫質之信號。
此處，對單位像素120A中之雜質擴散區域之雜質濃度進行說明。
例如，單位像素120A，係於N型基板131上形成P型井層132，且使N型之雜質擴散至該P型井層132之內部，形成光電二極體121以及記憶體部123。此時，當P型井層132中之P型雜質濃度為1015 cm-3 之情形時，光電二極體121以及記憶體部123，以電荷釋放時達到空乏狀態之N型雜質濃度、例如1016 ~1017 cm-3 形成。
又，作為中間轉移路徑140之雜質擴散區域142，亦同樣地以電荷釋放時達到空乏狀態且可形成位障之雜質濃度形成。雜質擴散區域142之雜質濃度，係根據由上述特定電荷量決定之位障之大小不同，而以達到由P型雜質濃度至薄於光電二極體121以及記憶體部123之N型雜質濃度為止之間之方式進行調整。又，形成於中間轉移路徑140之表面側之雜質擴散區域141，係以濃於雜質擴散區域142之P型雜質濃度、例如1018 ~1019 cm-3 形成。
另一方面，浮動擴散區域125，係以可電性連接配線接觸之N型雜質濃度、例如1019 ~1020 cm-3 形成。再者，P型與N型亦可反轉，亦即，可為P型基板上形成有N型井層，且形成有P型之雜質擴散區域之構造。
於以此方式，形成中間轉移路徑140時，可藉由減小作為電荷轉移目標之記憶體部123之雜質濃度、與形成位障之雜質擴散區域142之雜質濃度差，而防止記憶體部123之雜質擴散對雜質擴散區域142中之障壁控制性受損。
[第1實施形態中之第1變形例]
其次，參照圖8，對作為第1實施形態之單位像素120A中之第1變形例即單位像素120A-1進行說明。於圖8，表示沿著圖3所示之箭線Y-Y'之單位像素120A-1之剖面之構成例。
圖8所示之單位像素120A-1，係於形成中間轉移路徑140之雜質擴散區域142之下部，形成有與光電二極體121以及記憶體部123不同之導電體(P)之雜質擴散區域143。
例如，於比雜質擴散區域142深之區域不存在雜質分佈之情形時，雜質擴散區域142之朝向深度方向之電場斜率變小，從而成為電荷向記憶體部123以外之區域溢出之原因。因此，單位像素120A-1，可藉由於雜質擴散區域142之下部形成雜質擴散區域143，而抑制電荷向記憶體部123以外之區域溢出，使光電二極體121中超過特定電荷量之光電荷穩定地向記憶體部123溢流。
[單位像素120A-1之製造方法]
其次，參照圖9，對單位像素120A-1之製造方法進行說明。
於第1步驟中，在P型井層132上形成有嵌入通道135之基板之表面，形成阻劑160-1。阻劑160-1，如圖3之平面圖所示，係於第1轉移閘極122之一部分形成有中間轉移路徑140者，且與中間轉移路徑140對應之區域開口。又，阻劑160之開口部，係形成為與嵌入通道135側略微重合。
於第2步驟中，使用阻劑160-1進行P型之離子注入，於達到特定深度之位置上形成雜質擴散區域143。於第3步驟中，使用阻劑160-1進行N型之離子注入，且以與雜質擴散區域143之上表面相接之方式，形成雜質擴散區域142。於第4步驟中，使用阻劑160-1進行P型之離子注入，且以與雜質擴散區域142之上表面相接之方式，直至基板表面為止形成雜質擴散區域141。
如此般，第2至第4步驟，係利用相同之阻劑160-1進行離子注入，由深度方向之濃度分佈決定位障。因此，於雜質擴散區域141至143中，未產生遮罩對準偏差。
繼而，於將阻劑160-1去除之後，於第5步驟中，在基板表面形成作為閘極電極122A之多晶矽層122A'。於第6步驟中，於多晶矽層122A'之表面之與閘極電極122A對應之區域，形成阻劑160-2，且於第7步驟中，實施將多餘之多晶矽層122A'去除之蝕刻，形成閘極電極122A。
於第8步驟中，進行N型之離子注入，形成N型嵌入層134，藉此，設置光電二極體121。
[第1實施形態中之第2變形例]
其次，參照圖10，對作為第1實施形態之單位像素120A中之第2變形例即單位像素120A-2進行說明。圖10，係表示單位像素120A-2之構成之平面圖。再者，圖10所示之沿著箭線X-X'以及箭線Y-Y'之單位像素120A-2之剖面之構成，係與圖4及圖5所示之單位像素120A之構成相同。
於圖10中，虛線之圓形170，係表示使入射至光電二極體121中之入射光聚光之區域。而且，單位像素120A-2，係中間轉移路徑140，配置於光電二極體121之最遠離光學中心(虛線之圓形170之中心)之光電二極體121與記憶體部123之交界。
可藉由以此方式，在與使入射光聚光之區域分離之區域形成中間轉移路徑140，而抑制因光入射至中間轉移路徑140之空乏區域中所產生之光電荷洩漏至記憶體部123。藉此，單位像素120A-2，可減少因如此之光電荷洩漏至記憶體部123中而產生之雜訊。
[第1實施形態中之第3變形例]
其次，參照圖11，對作為第1實施形態之單位像素120A中之第3變形例即單位像素120A-3進行說明。圖11，係表示單位像素120A-3之構成之平面圖。再者，圖11所示之沿著箭線X-X'以及箭線Y-Y'之單位像素120A-3之剖面之構成，係與圖4及圖5所示之單位像素120A之構成相同。
圖11，係表示於光電二極體121之區域中，平面觀察時表示電勢之深度之等高線，點171，係表示電勢最深之電勢最深部。而且，單位像素120A-3，係中間轉移路徑140配置於光電二極體121之最遠離電勢最深部之點171之光電二極體121與記憶體部123之交界。
光電二極體121之電勢最深部，係設計為利用完全轉移路徑150之位置、或將電荷強制釋放之電荷釋放部129之閘極電極129A之位置，使轉移效率提高。單位像素120A-3，係可藉由將中間轉移路徑140配置於與電勢最深部之點171分離之位置，而減少藉由電荷蓄積來調變中間轉移路徑140之位障所造成之影響。
又，可藉由以此方式構成，而使光電二極體121之電勢最深部與完全轉移路徑150相互接近以實現電荷之完全轉移，藉此，便可提昇轉移效率，並且，中間轉移路徑140可藉由與光電二極體121之電勢最深部分離，而減小光電二極體121與位障間之電容，從而可減少蓄積電荷對位障之調變。
[第2實施形態]
其次，參照圖12及圖13，對第2實施形態中之單位像素120B進行說明。圖12A，係表示單位像素120B之構成之平面圖，圖12B係沿著圖12A之箭線Z-Z'之單位像素120B之剖面圖。又，圖13，係表示沿著穿過完全轉移路徑150之圖12之箭線X-X'之電勢狀態(圖13A)、與沿著穿過中間轉移路徑140之圖12之箭線X-X'之電勢狀態(圖13B)。
單位像素120B，係光電二極體121之N型嵌入層134之一部分、與記憶體部123之嵌入通道135之一部分，於光電二極體121與記憶體部123之交界部分中，平面觀察下遍及寬度方向(圖12A之上下方向)之整面，以疊合之方式形成有N型嵌入層134以及嵌入通道135。而且，藉由於深度方向之分離區域形成雜質擴散區域142，而設置有中間轉移路徑140。亦即，超過特定電荷量之電荷，係沿著深度方向，以雜質擴散區域142為中間轉移路徑140進行溢流。
又，於單位像素120B中，藉由對第1轉移閘極122之閘極電極122A施加轉移脈衝TRX而形成於矽基板表面之通道，作為完全轉移路徑150發揮功能。再者，圖12所示之單位像素120B，係構成為以N型嵌入層134之一部分成為基板表面側，且嵌入通道135之一部分成為基板底側之方式，使各自之一部分疊合，但亦可構成為以N型嵌入層134之一部分成為基板底側，且嵌入通道135之一部分成為基板表面側之方式使疊合之關係顛倒。如此般，單位像素120B，可藉由將記憶體部123配置於較深之位置，而減少入射光對記憶體部123之入射量。
[第2實施形態中之第1變形例]
其次，參照圖14，對作為第2實施形態之單位像素120B中之第1變形例即單位像素120B-1進行說明。圖14A，係表示單位像素120B-1之構成之平面圖，圖14B，係沿著圖14A所示之箭線Z-Z'之單位像素120B-1之剖面圖。再者，沿著圖14所示之箭線X-X'以及箭線Y-Y'之單位像素120A-2之電勢狀態，係與圖13所示之單位像素120B之電勢狀態相同。
於單位像素120B-1中，光電二極體121之N型嵌入層134之一部分、與記憶體部123之嵌入通道135之一部分，於光電二極體121與記憶體部123之交界部分中，平面觀察下遍及寬度方向(圖12A之上下方向)之一部分，以疊合之方式形成有N型嵌入層134以及嵌入通道135。
如此般，於單位像素120B-1中，N型嵌入層134與嵌入通道135疊合之區域，變得小於圖12之單位像素120B。可藉由以此方式縮小疊合之區域，而較小地形成雜質擴散區域142，從而抑制入射至光電二極體121之入射光入射至中間轉移路徑140之雜質擴散區域142而產生之光電荷洩漏至記憶體部123之現象。
[第3實施形態]
其次，參照圖15，對第3實施形態中之單位像素120C進行說明。圖15A，係表示單位像素120C之構成之平面圖，圖15B，係沿著圖12A所示之箭線Z-Z'之單位像素120C之剖面圖。
單位像素120C，係光電二極體121之N型嵌入層134以延長至記憶體部123之一部分或全部之下側(基板之較深側)之方式形成。亦即，N型嵌入層134，係於圖15B所示之剖面中形成為L字形狀。而且，單位像素120C，係藉由於記憶體部123之嵌入通道135之下表面、與延伸至記憶體部123下側之N型嵌入層134之上表面之交界部分，形成雜質擴散區域142，而設置有中間轉移路徑140。
藉由以此方式，於嵌入通道135之下表面與N型嵌入層134之上表面之交界部分形成雜質擴散區域142，而例如與在嵌入通道135與N型嵌入層134之側面彼此之交界部分形成雜質擴散區域142之情形相比，可抑制入射光朝向雜質擴散區域142洩漏。又，由於光電二極體121之電勢最深部至中間轉移路徑140為止之距離變寬，故可減少依存於蓄積電荷量之位障調變。
再者，中間轉移路徑140，如圖15A所示，除了平面觀察下配置於記憶體部123之中央附近，亦可相較圖示之配置，配置於與光電二極體121分離之位置，或者以與光電二極體121之電勢最深部分離之方式進行配置。可藉由以此方式於和光電二極體121分離之位置上配置中間轉移路徑140，而進一步減少入射光之洩漏。
[單位像素120C之製造方法]
其次，參照圖16，對單位像素120C之製造方法進行說明。
於第1步驟中，使用形成於基板表面之阻劑160-1，進行N型之離子注入，從而形成N型嵌入層134之一部分134'。如圖15之剖面圖所示，阻劑160-1，係用以形成延長至嵌入通道135之下側之N型嵌入層134者，且與N型嵌入層134之一部分134'對應之區域開口。
於第2步驟中，在基板之表面形成阻劑160-2。阻劑160-2，係用以形成雜質擴散區域142者，且與雜質擴散區域142對應之區域開口。
於第3步驟中，使用阻劑160-2，進行N型之離子注入，且以與N型嵌入層134之一部分134'之上表面相接之方式形成雜質擴散區域142。
於第4步驟中，使用形成於基板表面之阻劑160-3，進行N型之離子注入，形成嵌入通道135，設置記憶體部123。阻劑160-3，係用以形成嵌入通道135者，且與嵌入通道135對應之區域開口。
繼而，將阻劑160-3去除之後，於第5步驟中，在基板表面形成作為閘極電極122A之多晶矽層122A'。於第6步驟中，在多晶矽層122A'之表面之與閘極電極122A對應之區域形成阻劑160-4，且於第7步驟中，實施將多餘之多晶矽層122A'去除之蝕刻，從而形成閘極電極122A。
於第8步驟中，進行N型之離子注入，且藉由形成第1步驟中所形成之一部分134'以外之部分，而形成N型嵌入層134。
[第3實施形態中之第1變形例]
其次，參照圖17，對作為第3實施形態之單位像素120C中之第1變形例即單位像素120C-1進行說明。於圖8中，表示與圖15所示之箭線Z-Z'對應之單位像素120C-1之剖面之構成例。
單位像素120C-1，係於作為完全轉移路徑150之矽基板之表面以及作為中間轉移路徑140之雜質擴散區域142以外的光電二極體121與記憶體部123之交界部分，形成有P型雜質濃度高於P型井層132之雜質擴散區域144。
可藉由形成如此之雜質擴散區域144，而防止光電荷之擴散。藉此，便可抑制光電二極體121中超過特定電荷量之光電荷向記憶體部123以外流動，從而可使超過特定電荷量之光電荷穩定地溢流。又，可防止因向中間轉移路徑140以及完全轉移路徑150以外的光電二極體121與記憶體部123之交界部分洩漏入射之光而產生之光電荷向周圍擴散。
[第3實施形態中之第2變形例]
其次，圖18，係作為第3實施形態之單位像素120C中之第2變形例即單位像素120C-2之剖面圖。如圖18所示，於單位像素120C-2之浮動擴散區域125，連接有重置浮動擴散區域125之電荷之重置電晶體126、將信號電荷讀出之放大電晶體127、及選擇單位像素120C-2之選擇電晶體128。又，於單位像素120C-2之汲極部136，設置有用以將光電二極體121之電荷釋放之電荷釋放部129以及閘極電極129A。
[第3實施形態中之第3變形例]
其次，圖19，係作為第3實施形態之單位像素120C中之第3變形例即單位像素120C-3之剖面圖。如圖19所示，於單位像素120C-3中，設置有與第1轉移閘極122之閘極電極122A不同之用以進行記憶體部123之調變之閘極電極122B。而且，單位像素120C-3，係構成為藉由對閘極電極122B施加調變脈衝TRZ，而對記憶體部123進行調變。
[第3實施形態中之第4變形例]
其次，圖20，係作為第3實施形態之單位像素120C中之第4變形例即單位像素120C-4之剖面圖。如圖20所示，單位像素120C-4，係記憶體部123由形成於矽基板之內部之N型之雜質擴散區域135A形成，且使記憶體部123之基板表面反轉之雜質擴散層135B形成於雜質擴散區域135A之表面。
[第3實施形態中之第5變形例]
其次，圖21，係作為第3實施形態之單位像素120C中之第5變形例即單位像素120C-5之剖面圖。如圖21所示，單位像素120C-5，係第1轉移閘極122之閘極電極122A，由2層多晶矽層形成。亦即，第1轉移閘極122之閘極電極122A，既可由與第2轉移閘極124之閘極電極124A為同一層之電極層、即單層多晶矽形成，亦可由2層多晶矽層形成。
[第3實施形態中之第6變形例]
其次，圖22，係作為第3實施形態之單位像素120C中之第6變形例即單位像素120C-6之剖面圖。如圖20所示，單位像素120C-6，係浮動擴散區域125以及放大電晶體127使用臨限值調變型之元件而構成。
[第4實施形態]
其次，參照圖23及圖24，對第4實施形態中之單位像素120D之構成進行說明。
於圖23之上側，表示有單位像素120D之平面圖，於該平面圖之下側，表示有沿著平面圖所示之箭線X-X'之單位像素120D之剖面圖，於該剖面圖之下側，表示有沿著平面圖所示之箭線Y-Y'之單位像素120D之剖面圖。又，於圖24中，表示沿著穿過中間轉移路徑140之箭線a-a'之單位像素120D之電勢狀態(圖24A)、與沿著穿過完全轉移路徑150之箭線b-b'之單位像素120D之電勢狀態(圖24B)。
單位像素120D，係於第1轉移閘極122之閘極電極122A之光電二極體121側之側面之中央部分形成有凹部。而且，於單位像素120D中，與該凹部對應之第1轉移閘極122之一部分作為中間轉移路徑140發揮功能，並且，與該凹部以外之部分對應之第1轉移閘極122作為完全轉移路徑150發揮功能。如此般，單位像素120D，成為設置有中間轉移路徑140及完全轉移路徑150之部位分開之構造。
又，如沿著箭線Y-Y'之剖面圖所示，於第1轉移閘極122中之與閘極電極122A之凹部對應之區域以外之部分，形成有P+之雜質擴散區域149。可藉由以此方式設置P型之雜質濃度較高之雜質擴散區域149，而減小完全轉移路徑150中之位障變異。而且，藉由對閘極電極122A施加轉移脈衝TRX，而變更完全轉移路徑150之電勢，將蓄積於光電二極體121中之電荷轉移至記憶體部123。
又，中間轉移路徑140，係如沿著箭線X-X'之剖面圖所示，藉由形成於與閘極電極122A之凹部對應之區域中之P-之雜質擴散區域142而設置。藉此，光電二極體121中超過特定電荷量之電荷，將雜質擴散區域142作為中間轉移路徑140始終進行溢流。又，由於雜質擴散區域142未被閘極電極122A所覆蓋，因此，即便對閘極電極122A施加轉移脈衝TRX，中間轉移路徑140中之位障亦不會產生變化而保持恆定。
又，中間轉移路徑140之雜質擴散區域142例如可藉由以下方式形成，即，於第1轉移閘極122之閘極電極122A形成凹部，對該凹部中露出之區域進行As(砷)或P(磷)之離子注入，並將該區域之B(硼)反轉，而使該區域中之雜質濃度局部地變為P-。再者，雜質擴散區域142之雜質濃度亦可為N-。藉由採用如此之製造方法，只要從先前之製造方法中，變更閘極電極122A之遮罩，且僅適當變更用以設置雜質擴散區域142之離子注入中之雜質濃度以及能量，便能形成雜質擴散區域142。亦即，只要從先前之製造方法中變更少許之製程即可，並且，可抑制阻劑開口尺寸之變異、或因遮罩之對準偏差等引起之位障變異。
[單位像素120D之製造方法]
其次，參照圖25及圖26，對單位像素120D之製造方法進行說明。再者，圖26中於左側表示沿著圖23之平面圖所示之箭線Y-Y'之單位像素120D之剖面圖，於右側表示沿著圖23之平面圖所示之箭線X-X'之單位像素120D之剖面圖。
於第1步驟中，如圖25A所示，於P型井層132之表面，形成與記憶體部123對應之區域為開口之阻劑160-1，並藉由進行As或P之離子注入，而形成嵌入通道135。
於第2步驟中，如圖25B所示，於P型井層132之表面，形成與第1轉移閘極122對應之區域為開口之阻劑160-2，並藉由進行B之離子注入，而形成P+之雜質擴散區域149。再者，由該步驟形成之雜質擴散區域149之中央之一部分，係為隨後之步驟中成為雜質擴散區域142之區域。又，可藉由使雜質擴散區域149為P+，而減小因阻劑開口寬度變異造成之位障變異。
於第3步驟中，如圖26A所示，以介隔記憶體部123之貼附於基板表面之氧化膜(SiO2 )使成為閘極電極122A之多晶矽(Poly-Si)沈積，而形成圖23之平面圖所示之凹部之方式進行加工。藉此，雜質擴散區域149之一部分對應於閘極電極122A之凹部而出現於基板表面。
於第4步驟中，為了形成阻劑163-3而製作光電二極體121，實施As或P之離子注入。此時，形成有光電二極體121之區域成為N型，並且在與閘極電極122A之凹部對應之區域，於出現在雜質擴散區域149之一部分表面之部分中，以As或P予以反轉成為P-(或N-)，形成雜質擴散區域142。此時之離子注入之波峰濃度可控制在數nm，因此，可形成與控制遮罩之對準相比變異較少之位障。
於第5步驟中，如圖26C所示，對基板表面之附近實施B之離子注入，形成P+之P型層133。藉此，製作HAD(Hole Accumulated Diode，電洞累積二極體)感測器之光電二極體121。
於第6步驟中，使阻劑163-3剝離，並將配線連接至閘極電極122A，完成單位像素120D之構造。
此處，例如，於P型井層132中之P型雜質濃度為1015 cm-3 之情形時，光電二極體121以及記憶體部123，係以電荷釋放時達到空乏狀態之N型雜質濃度、例如1016 ~1017 cm-3 形成。
[第4實施形態中之第1變形例]
其次，參照圖27，對作為第4實施形態之單位像素120D中之第1變形例即單位像素120D-1之構成進行說明。於圖27之上側，表示有單位像素120D-1之平面圖，於該平面圖之下側，表示有沿著平面圖所示之箭線X-X'之單位像素120D-1之剖面圖，且該剖面圖之下側，表示有沿著平面圖所示之箭線Y-Y'之單位像素120D-1之剖面圖。
單位像素120D-1，係不同於圖23之單位像素120D，第1轉移閘極122之閘極電極122A之光電二極體121側之側面形成為直線狀。而且，單位像素120D-1，係形成為第1轉移閘極122之中央之一部分朝向光電二極體121側突出，且凸出至光電二極體121側之未被閘極電極122A覆蓋之部分，作為中間轉移路徑140發揮功能。
又，單位像素120D-1，係第1轉移閘極122之中間轉移路徑140以外之部分(由閘極電極122A覆蓋之部分)，作為完全轉移路徑150發揮功能。於完全轉移路徑150中，與圖23之單位像素120D相同地，形成有P+之雜質擴散區域149。再者，沿著圖27之剖面圖所示之箭線a-a'以及箭線b-b'之單位像素120D-1之電勢狀態，係與圖24所示之單位像素120D之電勢狀態相同。
[單位像素120D-1之製造方法]
其次，參照圖28及圖29，對單位像素120D-1之製造方法進行說明。再者，圖28及圖29，係於左側表示有沿著圖27之平面圖所示之箭線Y-Y'之剖面圖，且於右側表示有沿著圖27之平面圖所示之箭線X-X'之剖面圖。
於第1步驟中，如圖28A所示，於P型井層132之表面，形成與記憶體部123對應之區域開口之阻劑160-1，並藉由實施As或P之離子注入，而形成嵌入通道135。此時，阻劑160-1，係圖27之平面圖所示之與中間轉移路徑140對應之區域形成為凹狀，且於第1步驟中，嵌入通道135，於形成有光電二極體121之側形成為凸狀(隨後步驟中成為中間轉移路徑140之區域)。
於第2步驟中，如圖28B所示，於P型井層132之表面，形成與第1轉移閘極122對應之區域開口之阻劑160-2，並藉由實施B之離子注入，而形成P+之雜質擴散區域149。再者，由該步驟形成之雜質擴散區域149之中央之一部分，係為隨後步驟中成為雜質擴散區域142之區域，且該區域，係於圖27之平面圖所示之形成有光電二極體121之側成為凸狀，且於嵌入通道135側成為凹狀。
於第3步驟中，如圖28C所示，介隔記憶體部123之黏貼於基板表面之氧化膜(SiO2 )，使成為閘極電極122A之多晶矽(Poly-Si)沈積。此時，閘極電極122A，係以覆蓋作為完全轉移路徑150之區域，且不覆蓋作為中間轉移路徑140之區域之方式形成。
於第4步驟中，如圖29A所示，為了形成阻劑163-3，製作光電二極體121，而實施As或P之離子注入。此時，形成有光電二極體121之區域成為N型，並且，於凸狀形成在光電二極體121側之雜質擴散區域149之中央之一部分中，利用As或P予以反轉而成為P-(或N-)，從而形成雜質擴散區域142。此時之離子注入之波峰濃度可以數nm進行控制，因此，可形成與控制遮罩之對準相比變異較少之位障。
於第5步驟中，如圖29B所示，對基板表面之附近實施B之離子注入，形成P+之P型層133。藉此，製作HAD(Hole Accumulated Diode)感測器之光電二極體121。
於第6步驟中，使阻劑163-3剝離，將配線連接於閘極電極122A，完成單位像素120D-1之構造。
可藉由以上述方式，對實施離子注入使完全轉移路徑150之區域之一部分反轉而形成中間轉移路徑140，藉此，穩定地形成決定光電二極體121之蓄積電荷向記憶體部123流出之特定電荷量之位障。
[第5實施形態]
其次，參照圖30，對第5實施形態中之單位像素120E之構成進行說明。於圖30A中，表示有單位像素120E之平面圖，於圖30B中，表示有沿著平面圖所示之箭線X-X'之單位像素120E之剖面圖，且於圖30C中，表示有沿著平面圖所示之箭線Y-Y'之單位像素120E之剖面圖。
如圖30所示，單位像素120E，係中間轉移路徑140與完全轉移路徑150於第1轉移閘極122之通道寬度方向上分離，且於通道寬度之端形成有中間轉移路徑140。
又，單位像素120E，係以中間轉移路徑140之有效通道長度長於完全轉移路徑150之有效通道長度，並且中間轉移路徑140之有效通道寬度窄於完全轉移路徑150之有效通道寬度之方式，形成有作為中間轉移路徑140之雜質擴散區域142、以及作為完全轉移路徑150之雜質擴散區域146。
而且，單位像素120E，係以經由中間轉移路徑140蓄積於光電二極體121中之電荷溢流至記憶體部123，且相對於此，在完全轉移路徑150中不產生溢流之方式，調整雜質擴散區域146之雜質濃度，以使完全轉移路徑150之位障充分變高。例如，作為單位像素120E中之雜質濃度，在受體濃度達到1015 cm-3 之P型井層132之中，形成有施體濃度達到1016 ~1018 cm-3 之光電二極體121與記憶體部123、以及受體濃度達到1016 ~1018 cm-3 之中間轉移路徑140與完全轉移路徑150，但使完全轉移路徑150之受體濃度，相加中間轉移路徑140為高濃度。
[第5實施形態中之第1變形例]
其次，參照圖31，對作為第5實施形態之單位像素120E中之第1變形例即單位像素120E-1之構成進行說明。圖31，係與圖30相同，表示單位像素120E-1之平面圖以及剖面圖。
如圖31所示，單位像素120E-1，係中間轉移路徑140與完全轉移路徑150於第1轉移閘極122之通道寬度方向上分離，且於通道寬度之中央形成有中間轉移路徑140，於中間轉移路徑140之兩側形成有完全轉移路徑150。又，就單位像素120E-1之中間轉移路徑140與完全轉移路徑150而言，有效通道長度、有效通道寬度、以及通道濃度之關係，係與圖30之單位像素120E相同。
如此般，單位像素120E-1，因中間轉移路徑140形成於通道寬度之中央，而使光電二極體121以及記憶體部123之面積，小於單位像素120E，但可減少形成中間轉移路徑140時對於微影之對準變異的特性變異。
[第5實施形態中之第2及第3變形例]
其次，參照圖32，對作為第5實施形態之單位像素120E中之第2變形例即單位像素120E-2、及第3變形例即單位像素120E-3之構成進行說明。於圖32A中，表示有單位像素120E-2之平面圖，於圖32B中，表示有單位像素120E-3之平面圖。又，單位像素120E-2以及單位像素120E-3，係沿著平面圖所示之箭線X-X'之剖面形狀為共通，且於圖32C中，表示該剖面圖。
如圖32所示，於單位像素120E-2以及單位像素120E-3中，完全轉移路徑150與記憶體部123之交界、以及完全轉移路徑150與光電二極體121之交界，以同樣地與單位像素120E相接之方式構成。相對於此，於單位像素120E-2以及單位像素120E-3中，中間轉移路徑140與記憶體部123之交界、以及中間轉移路徑140與光電二極體121之交界，設置有間隙。該間隙區域，係受體濃度低於鄰接之雜質擴散區域142，且，施體濃度低於光電二極體121以及記憶體部123。例如，使該間隙區域為與P型井層132相同之濃度。
又，就單位像素120E-2以及單位像素120E-3之中間轉移路徑140與完全轉移路徑150而言，有效通道長度、有效通道寬度、以及通道濃度之關係，與圖30之單位像素120E相同。以此方式構成之單位像素120E-2以及單位像素120E-3，與單位像素120E或單位像素120E-2等相比，光電二極體121與記憶體部123之面積較小，但可進一步減少形成中間轉移路徑140時對於微影之對準變異的特性變異。
[第5實施形態中之第4及第5變形例]
其次，參照圖33，對作為第5實施形態之單位像素120E中之第4變形例即單位像素120E-4、及第5變形例即單位像素120E-5之構成進行說明。於圖33中，與圖32相同地表示有單位像素120E-4以及單位像素120E-5之平面圖以及剖面圖。
如圖33所示，單位像素120E-4以及單位像素120E-5，係構成為構成中間轉移路徑140之雜質擴散區域142，不僅擴展至光電二極體121側，而且擴展至記憶體部123側。又，就單位像素120E-4以及單位像素120E-5之中間轉移路徑140與完全轉移路徑150而言，有效通道長度、有效通道寬度、及通道濃度之關係，與圖30之單位像素120E相同。
以此方式構成之單位像素120E-4以及單位像素120E-5，與單位像素120E或單位像素120E-2等相比，將新產生擴展至光電二極體121側之(形成為凸狀之)雜質擴散區域142、與光電二極體121之微影之對準變異，但可進一步抑制使中間轉移路徑140之有效通道長度延長時光電二極體121以及記憶體部123之面積降低。
以上述方式構成之單位像素120E至單位像素120E-5，可使中間轉移路徑140穩定地兼顧光電二極體121及記憶體部123之面積最大化與製造變異，從而可實現像素尺寸之縮小之多像素化、或者同一像素尺寸中之飽和信號量之增加及感光度提昇下之高畫質化。
又，元件動作方面，較佳為，將無需使大電流流動之中間轉移路徑140之有效通道寬度設計得較窄，而將需要使大電流流動以短時間轉移信號電荷之完全轉移路徑150之有效通道寬度儘量設計得較寬。
藉由以上方式，使有效通道長度較長之中間轉移路徑140之有效通道寬度變狹，且使有效通道長度較短之完全轉移路徑150之有效通道寬度變寬，而利於使光電二極體121與記憶體部123之面積最大化，與單純地將全通道寬度之有效通道長度延長之元件相比，可於同一像素尺寸內增大光電二極體121與記憶體部123之面積。
如此般，可藉由本發明，而改善像素尺寸之微細化造成之中間轉移路徑140之特性不穩定性、與光電二極體121以及記憶體部123之面積縮小造成之像素特性劣化之取捨。
再者，於各實施形態中，以將電子作為信號電荷之影像感測器為例進行了說明，但亦可將本發明應用於將電洞作為信號電荷之類型之影像感測器。
[單位像素之其他第1構成例]
圖34，係表示單位像素120之其他第1構成例及單位像素120F-1之構造之圖。
單位像素120F-1，係將圖2之單位像素120A中之第1轉移閘極122與記憶體部123省略，而夾持著P型井層132，鄰接配置光電二極體121與浮動擴散區域125。於光電二極體121與浮動擴散區域125之間之P型井層132之上側，配置有第2轉移閘極124。
對單位像素120F-1中之全域式曝光動作進行說明。首先，全像素同時執行將嵌入光電二極體121之蓄積電荷清空之電荷釋放動作之後，開始曝光。藉此，使光電荷蓄積於光電二極體121之PN接面電容。於曝光期間結束時刻，使第2轉移閘極124全像素同時ON，將蓄積之光電荷全部轉移至浮動擴散區域125。藉由關閉第2轉移閘極124，而於全像素同一之曝光期間由浮動擴散區域125保持蓄積之光電荷。其後，使由浮動擴散區域125保持之光電荷，逐一地作為像素信號，經由垂直信號線117讀出。最後，將浮動擴散區域125重置，然後，將重置位準讀出。
因此，於單位像素120F-1中，浮動擴散區域125成為進行全域式曝光動作時之電荷保持區域。單位像素120F-1，係於光電二極體121與浮動擴散區域125之交界部分之第2轉移閘極124，以中間轉移路徑與完全轉移路徑分離之構成，形成雜質擴散區域，故可應用本發明。
[單位像素之其他第2構成例]
圖35，係表示單位像素120之其他第2構成例即單位像素120F-2之構造之圖。
單位像素120D，係成為於圖2之單位像素120A之構成上，設置有與浮動擴散區域125相同之記憶體部123之構成。亦即，單位像素120F-2，係將第1轉移閘極122之閘極電極122A設置於光電二極體121與記憶體部123之交界之P型井層132之上部。又，單位像素120F-2，係記憶體部123由與浮動擴散區域125相同之N型層238所形成。
單位像素120F-2中之全域式曝光動作，係以如下之順序執行。首先，全像素同時執行電荷釋放動作，同時開始曝光。使產生之光電荷蓄積於光電二極體121中。於曝光結束時刻，使第1轉移閘極122全像素同時ON，將蓄積之光電荷轉移至記憶體部123中保持。於曝光結束後，以逐一之動作讀出重置位準與信號位準。亦即，將浮動擴散區域125重置，繼而，將重置位準讀出。接著，將記憶體部123之保持電荷轉移至浮動擴散區域125，並將信號位準讀出。
於單位像素120F-2中，記憶體部123之N型層238成為進行全域式曝光動作時之電荷保持區域。單位像素120F-2，係於第1轉移閘極122，以中間轉移路徑與完全轉移路徑分離之構成，形成雜質擴散區域，故可應用本發明。
[單位像素之其他第3構成例]
圖36，係表示單位像素120之其他第3構成例即單位像素120F-3之構造之圖。
圖36之單位像素120F-3，係採用取代嵌入通道135而藉由嵌入型之N型擴散區域239來形成記憶體部123之構成。
即便藉由N型擴散區域239來形成記憶體部123，亦可獲得與藉由嵌入通道135形成時相同之作用效果。具體而言，可藉由於P型井層132之內部，形成N型擴散區域239，且於基板表面側形成P型層240，而避免介面中產生之暗電流蓄積於記憶體部123之N型擴散區域239中，因此可利於提昇畫質。
此處，較佳為，使記憶體部123之N型擴散區域239之雜質濃度，低於浮動擴散區域125之雜質濃度。可藉由如此設定雜質濃度，而提昇電荷藉由第2轉移閘極124自記憶體部123向浮動擴散區域125之轉移效率。單位像素120F-3中之全域式曝光動作，係與圖2之單位像素120A相同。
再者，圖36所示之單位像素120F-3之構成，係藉由嵌入型之N型擴散區域239而形成記憶體部123，但即便存在記憶體部123中產生之暗電流增加之情形，亦可採用非嵌入型之構造。
又，即便於單位像素120F-3之構成中，亦可與圖2之單位像素120A中之情形相同，省略電荷釋放部129，而採用使轉移脈衝TRX、TRG以及重置脈衝RST均為作用中狀態之構成。可藉由採用該構成，而獲得與電荷釋放部129同等之作用效果，亦即，將光電二極體121之電荷釋放，又，使讀出期間中在光電二極體121中洩漏之電荷釋放至基板側。
單位像素120F-3，係記憶體部123之N型擴散區域239成為進行全域式曝光動作時之電荷保持區域。單位像素120F-3，係於第1轉移閘極122，以中間轉移路徑與完全轉移路徑分離之構成，形成雜質擴散區域，故可應用本發明。
[單位像素之其他第4構成例]
圖37，係表示單位像素120之其他第4構成例即單位像素120F-4之構造之圖。
圖2之單位像素120A，係於光電二極體121與浮動擴散區域125之間配置有1個記憶體部(MEM)123，但圖37之單位像素120F-4，進而配置有另一個記憶體部(MEM2)242。亦即，記憶體部為2段構成。
第3轉移閘極241，係藉由對閘極電極241A施加轉移脈衝TRX2，而將蓄積於記憶體部123中之電荷轉移。記憶體部242，係由形成於閘極電極241A之下的N型之嵌入通道243形成，且蓄積藉由第3轉移閘極241而自記憶體部123轉移之電荷。可藉由利用嵌入通道243形成記憶體部242，而抑制介面中暗電流之產生，故而利於提昇畫質。
記憶體部242，係採用與記憶體部123相同之構成，因此，與記憶體部123相同，於實施調變之情形時，與未實施調變之情形相比可使記憶體部242之飽和電荷量增加。
單位像素120F-4中之全域式曝光動作，係使全像素同時蓄積之光電荷由光電二極體121或記憶體部123保持。記憶體部242，係用於在讀出像素信號為止之期間保持光電荷。
單位像素120F-4，係記憶體部123之嵌入通道135以及記憶體部242之嵌入通道243成為進行全域式曝光動作時之電荷保持區域。單位像素120F-4，係於第1轉移閘極122，以中間轉移路徑與完全轉移路徑分離之構成形成雜質擴散區域，故可應用本發明。
如上所述，本發明，亦可用於單位像素120A以外之其他構造。又，於單位像素120A至120F-4中，亦可同樣地應用導電型之極性(N型、P型)相反者。
[應用本發明之電子機器之構成例]
進而，本發明不僅限於應用於固體攝像元件。亦即，本發明，可應用於如下所有之電子機器，上述電子機器係數位靜態相機或視訊相機等攝像裝置、或具備攝像功能之行動終端裝置、或圖像讀取部中使用固體攝像元件之複寫機等在圖像擷取部(光電轉換部)使用有固體攝像元件者。固體攝像元件，既可為以單晶片形成之形態，亦可為攝像部與信號處理部或光學系統一併封裝之具有攝像功能之模組狀之形態。
圖38，係表示作為應用本發明之電子機器的攝像裝置之構成例之方塊圖。
圖38之攝像裝置300，係包含包括透鏡組等之光學部301、採用上述單位像素120之各構成之固體攝像元件(攝像元件)302、以及作為攝影機信號處理電路之DSP(Digital Signal Processor，數位信號處理器)電路303。又，攝像裝置300，亦包含圖框記憶體304、顯示部305、記錄部306、操作部307、以及電源部308。DSP電路303、圖框記憶體304、顯示部305、記錄部306、操作部307以及電源部308，係經由匯流排線309而相互連接。
光學部301，係將來自被寫體之入射光(像光)擷取後使之於固體攝像元件302之攝像面上成像。固體攝像元件302，係將藉由光學部301而成像於攝像面上之入射光之光量以像素單位轉換為電信號，作為像素信號輸出。作為該固體攝像元件302，可使用CMOS影像感測器100之固體攝像元件，亦即，可使用可藉由全域式曝光而實現無畸變之攝像，並且可抑制RGB之每一像素之洩漏信號抑制比之固體攝像元件。
顯示部305，係包含例如液晶面板或有機EL(Electro Luminescence，電激發光)面板等面板型顯示裝置，且顯示由固體攝像元件302攝像之動態圖像或靜態圖像。記錄部306，係將由固體攝像元件302攝像之動態圖像或靜態圖像，記錄於錄影帶或DVD(Digital Versatile Disk，數位多功能光碟)等記錄媒體。
操作部307，係於使用者之操作下，對攝像裝置300具備之各種功能發出操作指令。電源部308，係將作為DSP電路303、圖框記憶體304、顯示部305、記錄部306以及操作部307之動作電源之各種電源，是否供給至該等供給對象。
如上所述，作為固體攝像元件302，可藉由使用上述實施形態之CMOS影像感測器100，而實現因全域式曝光而無畸變之攝像，並且可抑制RGB之每一像素之洩漏信號抑制比。因此，即便視訊相機或數位靜態相機、進而面向行動電話等行動機器之攝影機模組等之攝像裝置300中，亦可實現攝像圖像之高畫質化。
又，於上述實施形態中，以應用於將與可見光之光量相應之信號電荷作為物理量進行偵測之單位像素矩陣狀配置而成之CMOS影像感測器之情形為例進行了說明。然而，本發明不僅限於應用於CMOS影像感測器，可應用於在像素陣列部之每一像素列配置行處理部而成之所有行方式之固體攝像元件。
又，本發明，不僅限於應用於偵測可見之入射光量分佈且以圖像進行攝像之固體攝像元件，亦可應用於所有將紅外線或X線、或者粒子等之入射量之分佈作為圖像進行攝像之固體攝像元件、或作為廣義上之意思，偵測壓力或靜電電容等其他物理量之分佈且以圖像進行攝像之指紋檢測感測器等之固體攝像元件(物理量分佈偵測裝置)。
再者，固體攝像裝置既可為以單晶片形成之形態，亦可為攝像部與信號處理部或光學系統一併封裝之具有攝像功能之模組狀之形態。
本發明之實施形態，不僅限於上述實施形態，可於不脫離本發明精神之範圍內實施多種變更。
20、20A、120、120A、120A-1、120A-2、120A-3、120B、120B-1、120C、120C-1、120C-2、120C-3、120C-4、120C-5、120C-6、120D、120D-1、120E、120E-2、120E-3、120E-4、120E-5、120F、120F-1、120F-2、120F-3、120F-4．．．單位像素
21、121．．．光電二極體
22、122．．．第1轉移閘極
22A、122A、129A、241A．．．閘極電極
23、123、242．．．記憶體部
24、124．．．第2轉移閘極
24A、124A．．．閘極電極
25、125．．．浮動擴散區域
100．．．CMOS影像感測器
111．．．像素陣列部
112．．．垂直驅動部
113．．．行處理部
114．．．水平驅動部
115．．．系統控制部
116．．．像素驅動線
117．．．垂直信號線
118．．．信號處理部
119．．．資料儲存部
122A'．．．多晶矽層
126．．．重置電晶體
127．．．放大電晶體
128．．．選擇電晶體
129．．．電荷釋放部
131．．．N型基板
132．．．P型井層
133．．．P型層
134．．．N型嵌入層
134'．．．N型嵌入層134之一部分
135、243．．．嵌入通道
136．．．汲極部
137．．．N-之雜質擴散區域
140．．．中間轉移路徑
141、142、143、144、146．．．雜質擴散區域
150．．．完全轉移路徑
160、160-1、160-2、160-3、160-4．．．阻劑
170．．．虛線之圓形(入射至光電二極體121中之入射光聚光之區域)
171．．．點(電勢最深之電勢最深部)
238．．．N型層
239．．．N型擴散區域
240．．．P型層
241．．．第3轉移閘極
300．．．攝像裝置
301．．．透鏡組
302．．．固體攝像元件
303．．．DSP電路
304．．．圖框記憶體
305．．．顯示部
306．．．記憶部
307．．．操作部
308．．．電源部
309．．．匯流排線
ABG．．．控制脈衝
As．．．砷
B．．．硼
FD．．．浮動擴散區域
MEM．．．記憶體部
N-SUB．．．N型基板
OFB．．．雜質擴散區域
P．．．磷
PD．．．光電二極體
P-WELL．．．P型井
RST．．．重置脈衝
SEL．．．選擇脈衝
TRG、TRX、TRX1、TRX2．．．轉移脈衝
TRZ．．．調變脈衝
VDA．．．電壓
VDD．．．電源電壓
VDO、VDB．．．電源
圖1係表示應用本發明之固體攝像元件之一實施形態之構成例之方塊圖。
圖2係表示作為第1實施形態之單位像素之構成之圖。
圖3係表示作為第1實施形態之單位像素之構成之平面圖。
圖4係表示穿過完全轉移路徑之剖面及電勢狀態之圖。
圖5係表示穿過中間轉移路徑之剖面及電勢狀態之圖。
圖6A-C係對兼用中間轉移路徑與完全轉移路徑之構成進行說明之圖。
圖7A-C係對兼用中間轉移路徑與完全轉移路徑之構成進行說明之圖。
圖8係表示第1實施形態中之第1變形例之構成之圖。
圖9係對單位像素之製造方法進行說明之圖。
圖10係表示第1實施形態中之第2變形例之構成之圖。
圖11係表示第1實施形態中之第3變形例之構成之圖。
圖12A、圖12B係表示作為第2實施形態之單位像素之構成之圖。
圖13A、圖13B係表示作為第2實施形態之單位像素之電勢狀態之圖。
圖14A、圖14B係表示第2實施形態中之第2變形例之構成之圖。
圖15A、圖15B係表示作為第3實施形態之單位像素之構成之圖。
圖16係對單位像素之製造方法進行說明之圖。
圖17係表示第3實施形態中之第1變形例之構成之圖。
圖18係表示第3實施形態中之第2變形例之構成之圖。
圖19係表示第3實施形態中之第3變形例之構成之圖。
圖20係表示第3實施形態中之第4變形例之構成之圖。
圖21係表示第3實施形態中之第5變形例之構成之圖。
圖22係表示第3實施形態中之第6變形例之構成之圖。
圖23係表示作為第4實施形態之單位像素之構成之圖。
圖24A、圖24B係表示作為第4實施形態之單位像素之電勢狀態之圖。
圖25A、圖25B係對單位像素之製造方法進行說明之圖。
圖26A-D係對單位像素之製造方法進行說明之圖。
圖27係表示第4實施形態中之第1變形例之構成之圖。
圖28A-C係對單位像素之製造方法進行說明之圖。
圖29A-C係對單位像素之製造方法進行說明之圖。
圖30A-C係表示作為第5實施形態之單位像素之構成之圖。
圖31A-C係表示第5實施形態中之第1變形例之構成之圖。
圖32A-C係表示第5實施形態中之第2及第3變形例之構成之圖。
圖33A-C係表示第5實施形態中之第4及第5變形例之構成之圖。
圖34係表示單位像素之其他第1構成例之構造之圖。
圖35係表示單位像素之其他第2構成例之構造之圖。
圖36係表示單位像素之其他第3構成例之構造之圖。
圖37係表示單位像素之其他第4構成例之構造之圖。
圖38係表示作為應用本發明之電子機器之攝像裝置之構成例之方塊圖。
120C．．．單位像素
121．．．光電二極體
122．．．第1轉移閘極
122A．．．閘極電極
123．．．記憶體部
124．．．第2轉移閘極
124A．．．閘極電極
125．．．浮動擴散區域
131．．．N型基板
132．．．P型井層
133．．．P型層
134．．．N型嵌入層
135．．．嵌入通道
140．．．中間轉移路徑
142．．．雜質擴散區域
150．．．完全轉移路徑
N-SUB．．．N型基板
P-WELL．．．P型井
TRG、TRX．．．轉移脈衝

Claims (20)

  1. 一種固體攝像元件，其包含：光電轉換元件，其產生與入射光量相應之電荷，並將其蓄積於內部；電荷保持區域，其將由上述光電轉換元件轉換之電荷保持至被讀出為止；及轉移閘極，其具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；且上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；在相對於形成上述中間轉移路徑之上述第1導電型之雜質擴散區域之基板表面之相反側，設置有形成高於上述中間轉移路徑之電位障壁之上述第2導電型之雜質擴散區域。
  2. 一種固體攝像元件，其包含：光電轉換元件，其產生與入射光量相應之電荷，並將其蓄積於內部；電荷保持區域，其將由上述光電轉換元件轉換之電荷保持至被讀出為止；及轉移閘極，其具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷 量之電荷轉移至上述電荷保持區域之中間轉移路徑；且上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；形成上述中間轉移路徑之上述第1導電型之雜質擴散區域，係配置於相對於聚光於上述光電轉換元件之光之中心、或者相對於上述光電轉換元件之電勢最深部，較上述完全轉移路徑更為遠離之區域。
  3. 一種固體攝像元件，其包含：光電轉換元件，其產生與入射光量相應之電荷，並將其蓄積於內部；電荷保持區域，其將由上述光電轉換元件轉換之電荷保持至被讀出為止；及轉移閘極，其具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；且上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；上述光電轉換元件之一部分與上述電荷保持區域之一部分係以沿著基板深度方向觀察時相互疊合之方式形成，且於上述光電轉換元件之一部分與上述電荷保持區域之一部分相互疊合之區域之深度方向之交界，設置有形成上述中間轉移路徑之上述第1導電型之雜質擴散區域。
  4. 如請求項3之固體攝像元件，其中上述光電轉換元件之一部分與上述電荷保持區域之一部分相互疊合之區域，係配置於相對於聚光於上述光電轉換元件之光之中心、或者相對於上述光電轉換元件之電勢最深部，較上述完全轉移路徑更為遠離之區域。
  5. 一種固體攝像元件，其包含：光電轉換元件，其產生與入射光量相應之電荷，並將其蓄積於內部；電荷保持區域，其將由上述光電轉換元件轉換之電荷保持至被讀出為止；及轉移閘極，其具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；且上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；形成上述光電轉換元件之上述第1導電型之雜質擴散區域之一部分，係形成為延長至上述電荷保持區域之基板底側之一部分或全部，且於上述光電轉換元件與上述電荷保持區域之深度方向上之交界，設置有形成上述中間轉移路徑之上述第1導電型之雜質擴散區域；形成上述中間轉移路徑之上述第1導電型之雜質擴散區域，係配置於沿著基板深度方向觀察時較上述電荷保持區域之中央更遠離上述光電轉換元件之側。
  6. 一種固體攝像元件，其包含：光電轉換元件，其產生與入射光量相應之電荷，並將其蓄積於內部；電荷保持區域，其將由上述光電轉換元件轉換之電荷保持至被讀出為止；及轉移閘極，其具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；且上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；上述完全轉移路徑係設置於施加用以驅動上述轉移閘極之電壓之電極所被覆之區域，上述中間轉移路徑係設置於施加用以驅動上述轉移閘極之電壓之電極所被覆之區域以外之區域。
  7. 一種固體攝像元件，其包含：光電轉換元件，其產生與入射光量相應之電荷，並將其蓄積於內部；電荷保持區域，其將由上述光電轉換元件轉換之電荷保持至被讀出為止；及轉移閘極，其具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；且 上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；於上述轉移閘極之電極之上述光電轉換元件側之側面形成凹部，或者，將上述轉移閘極中之上述中間轉移路徑突出形成於上述光電轉換元件側。
  8. 一種固體攝像元件，其包含：光電轉換元件，其產生與入射光量相應之電荷，並將其蓄積於內部；電荷保持區域，其將由上述光電轉換元件轉換之電荷保持至被讀出為止；及轉移閘極，其具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；且上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；上述完全轉移路徑以及上述中間轉移路徑係形成為上述中間轉移路徑之有效通道長度長於上述完全轉移路徑之有效通道長度，且，上述中間轉移路徑之有效通道寬度窄於上述完全轉移路徑之有效通道寬度之形狀，並且在上述中間轉移路徑中係於曝光期間將超過上述特定電荷量之電荷轉移至上述電荷保持區域，且，在上述完全轉移路徑中係以曝光期間禁止電荷轉移至上述電荷保持區域之方式調節通道雜質濃度； 上述中間轉移路徑係形成於成為上述轉移閘極之通道寬度之端之區域，且沿著成為形成有上述中間轉移路徑之區域以外之區域之上述轉移閘極之通道寬度形成完全轉移路徑。
  9. 一種固體攝像元件，其包含：光電轉換元件，其產生與入射光量相應之電荷，並將其蓄積於內部；電荷保持區域，其將由上述光電轉換元件轉換之電荷保持至被讀出為止；及轉移閘極，其具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；且上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；上述完全轉移路徑以及上述中間轉移路徑係形成為上述中間轉移路徑之有效通道長度長於上述完全轉移路徑之有效通道長度，且，上述中間轉移路徑之有效通道寬度窄於上述完全轉移路徑之有效通道寬度之形狀，並且在上述中間轉移路徑中係於曝光期間將超過上述特定電荷量之電荷轉移至上述電荷保持區域，且，在上述完全轉移路徑中係以曝光期間禁止電荷轉移至上述電荷保持區域之方式調節通道雜質濃度；上述中間轉移路徑係形成於上述轉移閘極之通道寬度 之端以外之區域，且於上述中間轉移路徑之兩側形成上述完全轉移路徑。
  10. 一種固體攝像元件，其包含：光電轉換元件，其產生與入射光量相應之電荷，並將其蓄積於內部；電荷保持區域，其將由上述光電轉換元件轉換之電荷保持至被讀出為止；及轉移閘極，其具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；且上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；上述完全轉移路徑以及上述中間轉移路徑係形成為上述中間轉移路徑之有效通道長度長於上述完全轉移路徑之有效通道長度，且，上述中間轉移路徑之有效通道寬度窄於上述完全轉移路徑之有效通道寬度之形狀，並且在上述中間轉移路徑中係於曝光期間將超過上述特定電荷量之電荷轉移至上述電荷保持區域，且，在上述完全轉移路徑中係以曝光期間禁止電荷轉移至上述電荷保持區域之方式調節通道雜質濃度；上述中間轉移路徑係形成於上述轉移閘極之通道寬度之特定之複數個部位，且沿著成為形成有上述中間轉移路徑之區域以外之區域之上述轉移閘極之通道寬度形成 完全轉移路徑。
  11. 一種固體攝像元件之製造方法，其包含如下步驟：形成產生與入射光量相應之電荷且蓄積於內部之光電轉換元件；形成將由上述光電轉換元件轉換之電荷保持至被讀出為止之電荷保持區域；及形成轉移閘極，該轉移閘極具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；且上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；在相對於形成上述中間轉移路徑之上述第1導電型之雜質擴散區域之基板表面之相反側，設置有形成高於上述中間轉移路徑之電位障壁之上述第2導電型之雜質擴散區域。
  12. 一種固體攝像元件之製造方法，其包含如下步驟：形成產生與入射光量相應之電荷且蓄積於內部之光電轉換元件；形成將由上述光電轉換元件轉換之電荷保持至被讀出為止之電荷保持區域；及形成轉移閘極，該轉移閘極具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉 移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；且上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；形成上述中間轉移路徑之上述第1導電型之雜質擴散區域，係配置於相對於聚光於上述光電轉換元件之光之中心、或者相對於上述光電轉換元件之電勢最深部，較上述完全轉移路徑更為遠離之區域。
  13. 一種固體攝像元件之製造方法，其包含如下步驟：形成產生與入射光量相應之電荷且蓄積於內部之光電轉換元件；形成將由上述光電轉換元件轉換之電荷保持至被讀出為止之電荷保持區域；及形成轉移閘極，該轉移閘極具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；且上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；上述光電轉換元件之一部分與上述電荷保持區域之一部分係以沿著基板深度方向觀察時相互疊合之方式形成，且於上述光電轉換元件之一部分與上述電荷保持區 域之一部分相互疊合之區域之深度方向之交界，設置有形成上述中間轉移路徑之上述第1導電型之雜質擴散區域。
  14. 一種固體攝像元件之製造方法，其包含如下步驟：形成產生與入射光量相應之電荷且蓄積於內部之光電轉換元件；形成將由上述光電轉換元件轉換之電荷保持至被讀出為止之電荷保持區域；及形成轉移閘極，該轉移閘極具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；且上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；形成上述光電轉換元件之上述第1導電型之雜質擴散區域之一部分，係形成為延長至上述電荷保持區域之基板底側之一部分或全部，且於上述光電轉換元件與上述電荷保持區域之深度方向上之交界，設置有形成上述中間轉移路徑之上述第1導電型之雜質擴散區域；形成上述中間轉移路徑之上述第1導電型之雜質擴散區域，係配置於沿著基板深度方向觀察時較上述電荷保持區域之中央更遠離上述光電轉換元件之側。
  15. 一種固體攝像元件之製造方法，其包含如下步驟： 形成產生與入射光量相應之電荷且蓄積於內部之光電轉換元件；形成將由上述光電轉換元件轉換之電荷保持至被讀出為止之電荷保持區域；及形成轉移閘極，該轉移閘極具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；且上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；上述完全轉移路徑係設置於施加用以驅動上述轉移閘極之電壓之電極所被覆之區域，上述中間轉移路徑係設置於施加用以驅動上述轉移閘極之電壓之電極所被覆之區域以外之區域。
  16. 一種固體攝像元件之製造方法，其包含如下步驟：形成產生與入射光量相應之電荷且蓄積於內部之光電轉換元件；形成將由上述光電轉換元件轉換之電荷保持至被讀出為止之電荷保持區域；及形成轉移閘極，該轉移閘極具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間 轉移路徑；且上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；於上述轉移閘極之電極之上述光電轉換元件側之側面形成凹部，或者，將上述轉移閘極中之上述中間轉移路徑突出形成於上述光電轉換元件側。
  17. 一種固體攝像元件之製造方法，其包含如下步驟：形成產生與入射光量相應之電荷且蓄積於內部之光電轉換元件；形成將由上述光電轉換元件轉換之電荷保持至被讀出為止之電荷保持區域；及形成轉移閘極，該轉移閘極具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；且上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；上述完全轉移路徑以及上述中間轉移路徑係形成為上述中間轉移路徑之有效通道長度長於上述完全轉移路徑之有效通道長度，且，上述中間轉移路徑之有效通道寬度窄於上述完全轉移路徑之有效通道寬度之形狀，並且在上述中間轉移路徑中係於曝光期間將超過上述特定電荷量之電荷轉移至上述電荷保持區域，且，在上述完 全轉移路徑中係以曝光期間禁止電荷轉移至上述電荷保持區域之方式調節通道雜質濃度；上述中間轉移路徑係形成於成為上述轉移閘極之通道寬度之端之區域，且沿著成為形成有上述中間轉移路徑之區域以外之區域之上述轉移閘極之通道寬度形成完全轉移路徑。
  18. 一種固體攝像元件之製造方法，其包含如下步驟：形成產生與入射光量相應之電荷且蓄積於內部之光電轉換元件；形成將由上述光電轉換元件轉換之電荷保持至被讀出為止之電荷保持區域；及形成轉移閘極，該轉移閘極具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；且上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；上述完全轉移路徑以及上述中間轉移路徑係形成為上述中間轉移路徑之有效通道長度長於上述完全轉移路徑之有效通道長度，且，上述中間轉移路徑之有效通道寬度窄於上述完全轉移路徑之有效通道寬度之形狀，並且在上述中間轉移路徑中係於曝光期間將超過上述特定電荷量之電荷轉移至上述電荷保持區域，且，在上述完 全轉移路徑中係以曝光期間禁止電荷轉移至上述電荷保持區域之方式調節通道雜質濃度；上述中間轉移路徑係形成於上述轉移閘極之通道寬度之端以外之區域，且於上述中間轉移路徑之兩側形成上述完全轉移路徑。
  19. 一種固體攝像元件之製造方法，其包含如下步驟：形成產生與入射光量相應之電荷且蓄積於內部之光電轉換元件；形成將由上述光電轉換元件轉換之電荷保持至被讀出為止之電荷保持區域；及形成轉移閘極，該轉移閘極具備將蓄積於上述光電轉換元件中之所有電荷轉移至上述電荷保持區域之完全轉移路徑、及在曝光期間僅將上述光電轉換元件所產生且超過特定電荷量之電荷轉移至上述電荷保持區域之中間轉移路徑；且上述完全轉移路徑與上述中間轉移路徑形成於不同之區域；上述完全轉移路徑以及上述中間轉移路徑係形成為上述中間轉移路徑之有效通道長度長於上述完全轉移路徑之有效通道長度，且，上述中間轉移路徑之有效通道寬度窄於上述完全轉移路徑之有效通道寬度之形狀，並且在上述中間轉移路徑中係於曝光期間將超過上述特定電荷量之電荷轉移至上述電荷保持區域，且，在上述完全轉移路徑中係以曝光期間禁止電荷轉移至上述電荷保 持區域之方式調節通道雜質濃度；上述中間轉移路徑係形成於上述轉移閘極之通道寬度之特定之複數個部位，且沿著成為形成有上述中間轉移路徑之區域以外之區域之上述轉移閘極之通道寬度形成完全轉移路徑。
  20. 一種電子機器，其包含請求項1至10中任一者之固體攝像元件；且該電子機器係由行列狀配置之複數列之單位像素同時進行上述電荷之蓄積，並依序讀出由上述轉移閘極轉移之上述電荷。
TW100108607A 2010-03-31 2011-03-14 A solid-state imaging device, a manufacturing method of a solid-state imaging device, and an electronic device TWI479647B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010083597A JP5671830B2 (ja) 2010-03-31 2010-03-31 固体撮像素子、固体撮像素子の製造方法、および電子機器

Publications (2)

Publication Number Publication Date
TW201143073A TW201143073A (en) 2011-12-01
TWI479647B true TWI479647B (zh) 2015-04-01

Family

ID=44697174

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100108607A TWI479647B (zh) 2010-03-31 2011-03-14 A solid-state imaging device, a manufacturing method of a solid-state imaging device, and an electronic device

Country Status (5)

Country Link
US (2) US8952432B2 (zh)
JP (1) JP5671830B2 (zh)
KR (1) KR101683307B1 (zh)
CN (1) CN102208424B (zh)
TW (1) TWI479647B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5671830B2 (ja) * 2010-03-31 2015-02-18 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2011216673A (ja) * 2010-03-31 2011-10-27 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP5721405B2 (ja) * 2010-11-22 2015-05-20 キヤノン株式会社 撮像システム、その制御方法及びプログラム
JP2012244125A (ja) * 2011-05-24 2012-12-10 Toshiba Corp 固体撮像装置及びその製造方法
TWI505453B (zh) * 2011-07-12 2015-10-21 Sony Corp 固態成像裝置，用於驅動其之方法，用於製造其之方法，及電子裝置
JP5936386B2 (ja) * 2012-02-17 2016-06-22 キヤノン株式会社 撮像装置
JP5896776B2 (ja) * 2012-02-17 2016-03-30 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の製造方法。
WO2013167466A2 (en) * 2012-05-11 2013-11-14 Nxp B.V. Integrated circuit with directional light sensor, device including such an ic and method of manufacturing such an ic
JP2014011253A (ja) * 2012-06-28 2014-01-20 Sony Corp 固体撮像装置および電子機器
JP2014063889A (ja) * 2012-09-21 2014-04-10 Sony Corp 固体撮像素子および方法、並びに、電子機器
TWI617014B (zh) 2013-03-12 2018-03-01 Sony Semiconductor Solutions Corp Solid-state imaging device, manufacturing method, and electronic device
US9602742B2 (en) * 2013-05-20 2017-03-21 Intellectual Discovery Co., Ltd. Imaging device and method for achieving wide dynamic range
US20150021668A1 (en) * 2013-07-19 2015-01-22 Stmicroelectronics Sa Photosensitive cell of an image sensor
JP2015023250A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 固体撮像素子及びその駆動方法、並びに電子機器
JP6304738B2 (ja) * 2013-09-18 2018-04-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像方法、製造装置、製造方法、並びに電子機器
JP6595750B2 (ja) * 2014-03-14 2019-10-23 キヤノン株式会社 固体撮像装置及び撮像システム
JP6308864B2 (ja) * 2014-05-15 2018-04-11 キヤノン株式会社 撮像装置
KR102198853B1 (ko) 2014-11-27 2021-01-05 삼성전자 주식회사 이미지 센서, 및 상기 이미지 센서를 포함하는 이미지 처리 시스템
JP6650668B2 (ja) 2014-12-16 2020-02-19 キヤノン株式会社 固体撮像装置
US9865632B2 (en) * 2015-03-23 2018-01-09 Tower Semiconductor Ltd. Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate
JP2017130567A (ja) * 2016-01-21 2017-07-27 ソニー株式会社 固体撮像素子および撮像装置
JP2017143189A (ja) * 2016-02-10 2017-08-17 ルネサスエレクトロニクス株式会社 固体撮像素子
CN106129076B (zh) * 2016-07-18 2018-12-18 上海集成电路研发中心有限公司 一种用于减小暗电流的像素单元结构及其制造方法
KR102662585B1 (ko) * 2017-01-09 2024-04-30 삼성전자주식회사 이미지 센서
KR102332646B1 (ko) * 2017-05-02 2021-11-30 엘지디스플레이 주식회사 마이크로 디스플레이 디바이스 및 디스플레이 집적회로
CN117577652A (zh) 2017-06-02 2024-02-20 索尼半导体解决方案公司 固态摄像装置和电子设备
JP6650909B2 (ja) * 2017-06-20 2020-02-19 キヤノン株式会社 撮像装置、撮像システム、移動体、および、撮像装置の製造方法
CN107621638B (zh) * 2017-08-01 2020-11-17 昆明理工大学 一种基于平移信号峰值求两个脉冲信号间的时间差的方法
US10559614B2 (en) * 2018-03-09 2020-02-11 Semiconductor Components Industries, Llc Dual conversion gain circuitry with buried channels
JP2019169501A (ja) * 2018-03-22 2019-10-03 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器
US10903260B2 (en) * 2018-06-11 2021-01-26 Facebook Technologies, Llc Multi-photodiode pixel cell
JP2020021775A (ja) * 2018-07-30 2020-02-06 キヤノン株式会社 固体撮像装置及び撮像システム
JP7340218B2 (ja) * 2018-11-13 2023-09-07 国立大学法人静岡大学 固体撮像装置
CN109979955B (zh) * 2019-04-03 2021-06-18 上海华力微电子有限公司 一种半导体结构及其制造方法
US11121169B2 (en) * 2019-06-25 2021-09-14 Omnivision Technologies, Inc. Metal vertical transfer gate with high-k dielectric passivation lining
US11100586B1 (en) 2019-07-09 2021-08-24 Wells Fargo Bank, N.A. Systems and methods for callable options values determination using deep machine learning
US11521997B2 (en) 2020-04-16 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-protrusion transfer gate structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080179642A1 (en) * 2007-01-30 2008-07-31 Kyung-Ho Lee CMOS image sensor with pocket photodiode for minimizng image lag
TW201002057A (en) * 2008-04-03 2010-01-01 Sony Corp Solid state imaging device, driving method of the solid state imaging device, and electronic equipment

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988023B2 (ja) * 2001-10-04 2007-10-10 ソニー株式会社 固体撮像素子の製造方法
US7271430B2 (en) * 2004-06-04 2007-09-18 Samsung Electronics Co., Ltd. Image sensors for reducing dark current and methods of fabricating the same
JP4581792B2 (ja) * 2004-07-05 2010-11-17 コニカミノルタホールディングス株式会社 固体撮像装置及びこれを備えたカメラ
JP4069918B2 (ja) * 2004-09-27 2008-04-02 セイコーエプソン株式会社 固体撮像装置
JP4497366B2 (ja) * 2005-02-04 2010-07-07 国立大学法人東北大学 光センサおよび固体撮像装置
KR100699863B1 (ko) * 2005-08-29 2007-03-27 삼성전자주식회사 크로스토크를 방지할 수 있는 ｃｍｏｓ 이미지 센서 및 그제조방법
JP5671830B2 (ja) * 2010-03-31 2015-02-18 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2011216673A (ja) * 2010-03-31 2011-10-27 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080179642A1 (en) * 2007-01-30 2008-07-31 Kyung-Ho Lee CMOS image sensor with pocket photodiode for minimizng image lag
TW201002057A (en) * 2008-04-03 2010-01-01 Sony Corp Solid state imaging device, driving method of the solid state imaging device, and electronic equipment

Also Published As

Publication number Publication date
CN102208424A (zh) 2011-10-05
US20150137188A1 (en) 2015-05-21
KR101683307B1 (ko) 2016-12-20
US9450003B2 (en) 2016-09-20
TW201143073A (en) 2011-12-01
KR20110109873A (ko) 2011-10-06
JP2011216672A (ja) 2011-10-27
US20110241079A1 (en) 2011-10-06
JP5671830B2 (ja) 2015-02-18
US8952432B2 (en) 2015-02-10
CN102208424B (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
TWI479647B (zh) A solid-state imaging device, a manufacturing method of a solid-state imaging device, and an electronic device
US8716719B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP5651976B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US8629484B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
US8692303B2 (en) Solid-state imaging device, electronic device, and manufacturing method for solid-state imaging device
JP4752926B2 (ja) 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器
US8884206B2 (en) Solid-state imaging element, driving method, and electronic apparatus
US8363141B2 (en) Solid-state image pickup device, image pickup system including the same, and method for manufacturing the same
JP5365144B2 (ja) 固体撮像装置とその製造方法、及び電子機器
US20090322913A1 (en) Split transfer gate for dark current suppression in an imager pixel
US9985060B2 (en) Image pickup apparatus, image pickup system, and image pickup apparatus driving method
TWI617014B (zh) Solid-state imaging device, manufacturing method, and electronic device
JP4285388B2 (ja) 固体撮像装置
US20130153976A1 (en) Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus and electronic device
JP2013033885A (ja) 固体撮像装置とその製造方法及び駆動方法、並びに電子機器
JP2022017616A (ja) 固体撮像装置、固体撮像装置の製造方法および電子機器
JP2005109021A (ja) 固体撮像素子
JP2011204991A (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP2007036119A (ja) 固体撮像装置およびその製造方法、並びにカメラ
JP2006120967A (ja) 固体撮像装置