JP2017130567A - 固体撮像素子および撮像装置 - Google Patents

固体撮像素子および撮像装置 Download PDF

Info

Publication number
JP2017130567A
JP2017130567A JP2016009365A JP2016009365A JP2017130567A JP 2017130567 A JP2017130567 A JP 2017130567A JP 2016009365 A JP2016009365 A JP 2016009365A JP 2016009365 A JP2016009365 A JP 2016009365A JP 2017130567 A JP2017130567 A JP 2017130567A
Authority
JP
Japan
Prior art keywords
charge
unit
voltage
generated
charge holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016009365A
Other languages
English (en)
Inventor
至通 熊谷
Yoshimichi Kumagai
至通 熊谷
阿部　高志
Takashi Abe
高志 阿部
和芳 山下
Kazuyoshi Yamashita
和芳 山下
遼人 吉田
Ryoto Yoshita
遼人 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2016009365A priority Critical patent/JP2017130567A/ja
Priority to US16/067,316 priority patent/US10469783B2/en
Priority to PCT/JP2016/085578 priority patent/WO2017126232A1/ja
Publication of JP2017130567A publication Critical patent/JP2017130567A/ja
Priority to US16/587,519 priority patent/US11032499B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】電荷保持領域に保持された全ての電荷を転送する。
【解決手段】光電変換部は、所定の露光期間の露光量に応じた電荷を生成する。生成電荷保持部および出力電荷保持部は、電荷を保持する。生成電荷転送部は、露光期間の経過後に電荷を光電変換部から生成電荷保持部に転送する生成電荷転送を行う。保持電荷転送部は、生成電荷保持部に保持された電荷を出力電荷保持部に転送する保持電荷転送を行う。生成電荷保持ゲート部は、生成電荷転送および保持電荷転送の期間に生成電荷保持部のポテンシャルを制御する電圧である制御電圧を生成電荷保持部に印加し、生成電荷転送および保持電荷転送の期間とは異なる期間に制御電圧とは異なる極性の電圧であるバイアス電圧を生成電荷保持部に印加し、保持電荷転送の期間の終了の際に制御電圧およびバイアス電圧の略中間の電圧を生成電荷保持部に印加した後にバイアス電圧を印加する。
【選択図】図３

Description

本技術は、固体撮像素子および撮像装置に関する。詳しくは、ＣＭＯＳ型の固体撮像素子および撮像装置に関する。
従来、カメラ等の撮像装置としてＣＭＯＳ（Complementary Metal Oxide Semiconductor）型の固体撮像素子を採用した撮像装置が使用されている。この固体撮像素子は、入射光に応じた電荷を生成する光電変換素子を含む画素が２次元格子状に配置された画素アレイ部を有している。光電変換素子により電荷が生成される露光とこの露光により生成された電荷に応じた信号を画素から読み出す信号読出しとが交互に行われることにより、１フレームの画像信号を得ることができる。この固体撮像素子において、光電変換素子により生成された電荷を一時的に保持する電荷保持領域を画素毎に備える固体撮像素子が使用されている。
上述の固体撮像素子では、露光の期間の停止後、全画素において光電変換素子により生成された電荷が電荷保持領域に保持される。その後、電荷保持領域に保持された電荷が画素内のフローティングディフュージョン領域に転送されて信号読出しが行われる。ここで、フローティングディフュージョン領域とは、信号読出しのための増幅回路が接続された領域である。このように、全画素において同時に、光電変換素子において生成された電荷が電荷保持領域に保持されることにより、グローバルシャッタ機能を実現することができる。ここで、グローバルシャッタとは、固体撮像装置に配置された全ての画素において露光の開始および停止を同時に行う機能である。このような固体撮像素子において、第１の転送ゲートおよび第２の転送ゲートを電荷保持領域に配置した固体撮像素子が提案されている。電荷保持領域に保持された電荷をフローティングディフュージョンに転送する際には、これら第１および第２の転送ゲートに対して順に駆動電圧の印加および停止を行う。このようにして、電荷保持領域内部にポテンシャルの勾配を生じさせて、電荷の転送能力を向上させるシステムが提案されている（例えば、特許文献１参照。）。
特開２０１５−０２３２５０号公報
上述の従来技術では、電荷保持領域の表面に形成された界面準位に起因する暗電流の影響により、画像信号に含まれるノイズが多くなるという問題がある。通常、電荷保持領域等が形成された半導体表面には界面準位が存在し、この界面準位に光電変換素子により生成された電荷がトラップされる。このような界面準位との間の電荷の移動により、画像信号には、入射光に起因しない信号成分が含まれることとなる。この信号成分が上述の暗電流に該当する。この暗電流は画像信号に重畳されたノイズとなるため、暗電流が大きいと画像信号に含まれるノイズが増加する。
本技術はこのような状況に鑑みて生み出されたものであり、グローバルシャッタ機能を有する固体撮像素子において暗電流の影響を抑制しながら電荷保持領域に保持された全ての電荷を転送することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、所定の露光期間の露光量に応じた電荷を生成する光電変換部と、半導体領域に形成されて上記電荷を保持する生成電荷保持部と、上記露光期間の経過後に上記光電変換部と上記生成電荷保持部との間を導通させて上記電荷を上記光電変換部から上記生成電荷保持部に転送する生成電荷転送を行う生成電荷転送部と、上記電荷を保持する出力電荷保持部と、上記生成電荷保持部と上記出力電荷保持部との間を導通させて上記生成電荷保持部に保持された電荷を上記出力電荷保持部に転送する保持電荷転送を行う保持電荷転送部と、上記保持電荷転送の後に上記出力電荷保持部に保持された上記電荷に応じた信号を画像信号として生成する信号生成部と、上記生成電荷転送および上記保持電荷転送の期間に上記生成電荷保持部のポテンシャルを制御する電圧である制御電圧を上記生成電荷保持部に印加し、上記生成電荷転送および上記保持電荷転送の期間とは異なる期間に上記制御電圧とは異なる極性の電圧であるバイアス電圧を上記生成電荷保持部に印加し、上記保持電荷転送の期間の終了の際に上記制御電圧および上記バイアス電圧の略中間の電圧を上記生成電荷保持部に印加した後に上記バイアス電圧を印加する生成電荷保持ゲート部とを具備する固体撮像素子である。これにより、生成電荷転送および保持電荷転送の期間とは異なる期間に生成電荷保持部に対して制御電圧とは異なる極性のバイアス電圧が印加され、保持電荷転送の期間の終了の際に制御電圧およびバイアス電圧の略中間の電圧が印加されるという作用をもたらす。
また、この第１の側面において、上記生成電荷保持ゲート部は、略０Ｖの電圧を上記制御電圧および上記バイアス電圧の略中間の電圧として上記生成電荷保持部に印加してもよい。これにより、略０Ｖの電圧が制御電圧およびバイアス電圧の略中間の電圧として印加されるという作用をもたらす。
また、この第１の側面において、上記生成電荷保持ゲート部は、複数の電極により構成されて上記保持電荷転送の終了において印加する電圧の上記制御電圧から上記バイアス電圧への変更を行う際に上記複数の電極のうち上記保持電荷転送部から遠い位置に配置された電極から順に上記変更を行ってもよい。これにより、複数の電極のうち保持電荷転送部から遠い位置に配置された電極から順に印加電圧が制御電圧からバイアス電圧に変化するという作用をもたらす。
また、この第１の側面において、上記生成電荷保持部と上記生成電荷保持ゲートとの間に配置されて上記生成電荷保持部が形成された上記半導体領域とは異なる導電型に形成された半導体領域をさらに具備してもよい。これにより、生成電荷保持部が形成された半導体基板の表面側に異なる導電型に形成された半導体領域が配置されるという作用をもたらす。
また、この第１の側面において、上記保持電荷転送の前に上記出力電荷保持部に保持された上記電荷を排出する電荷排出部をさらに具備してもよい。これにより、保持電荷転送の前に出力電荷保持部に保持された電荷が排出されるという作用をもたらす。
また、この第１の側面において、上記電荷排出部は、上記生成電荷転送の前に上記生成電荷保持部に残存する上記電荷を排出するための上記保持電荷転送の期間に非導通の状態になってもよい。これにより、生成電荷保持部に残存する電荷を出力電荷保持部に排出する際、電荷排出部が非導通の状態になるという作用をもたらす。
また、この第１の側面において、上記生成電荷保持ゲート部は、上記保持電荷転送において上記保持電荷転送部が導通する前に上記制御電圧が印加されてもよい。これにより、保持電荷転送部が非導通の状態において、生成電荷保持ゲート部に制御電圧が印加されるという作用をもたらす。
また、この第１の側面において、上記保持電荷転送部は、当該保持電荷転送部を導通させるオン電圧の印加と上記オン電圧とは異なる極性のオフ電圧の印加とが行われる保持電荷転送ゲートをさらに具備してもよい。これにより、オン電圧とは逆の極性のオフ電圧が保持電荷転送ゲートに印加されるという作用をもたらす。
また、この第１の側面において、上記保持電荷転送部は、上記保持電荷転送の期間の終了の際に上記オン電圧および上記オフ電圧の略中間の電圧が上記保持電荷転送ゲートに印加された後に上記オフ電圧が上記保持電荷転送ゲートに印加されてもよい。これにより、オン電圧およびオフ電圧の略中間の電圧が保持電荷転送ゲートに印加されるという作用をもたらす。
また、この第１の側面において、上記保持電荷転送部は、略０Ｖの電圧が上記オン電圧および上記オフ電圧の略中間の電圧として上記保持電荷転送ゲートに印加されてもよい。これにより、略０Ｖの電圧がオン電圧およびオフ電圧の中間電圧として保持電荷転送ゲートに印加されるという作用をもたらす。
また、本技術の第２の側面は、所定の露光期間の露光量に応じた電荷を生成する光電変換部と、半導体領域に形成されて上記電荷を保持する生成電荷保持部と、上記露光期間の経過後に上記光電変換部と上記生成電荷保持部との間を導通させて上記電荷を上記光電変換部から上記生成電荷保持部に転送する生成電荷転送を行う生成電荷転送部と、上記電荷を保持する出力電荷保持部と、上記生成電荷保持部と上記出力電荷保持部との間を導通させて上記生成電荷保持部に保持された電荷を上記出力電荷保持部に転送する保持電荷転送を行う保持電荷転送部と、上記保持電荷転送の後に上記出力電荷保持部に保持された上記電荷に応じた信号を画像信号として生成する信号生成部と、上記生成電荷転送および上記保持電荷転送の期間に上記生成電荷保持部のポテンシャルを制御する電圧である制御電圧を上記生成電荷保持部に印加し、上記生成電荷転送および上記保持電荷転送の期間とは異なる期間に上記制御電圧とは異なる極性の電圧であるバイアス電圧を上記生成電荷保持部に印加し、上記保持電荷転送の期間の終了の際に上記制御電圧および上記バイアス電圧の略中間の電圧を上記生成電荷保持部に印加した後に上記バイアス電圧を印加する生成電荷保持ゲート部と、上記生成された信号を処理する処理回路とを具備する撮像装置である。これにより、生成電荷転送および保持電荷転送の期間とは異なる期間に生成電荷保持部に対して制御電圧とは異なる極性のバイアス電圧が印加され、保持電荷転送の期間の終了の際に制御電圧およびバイアス電圧の略中間の電圧が印加されるという作用をもたらす。
本技術によれば、グローバルシャッタ機能を有する固体撮像素子において暗電流の影響を抑制しながら電荷保持領域に保持された全ての電荷を転送するという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術の実施の形態における撮像装置１０の構成例を示す図である。 本技術の第１の実施の形態における画素１１０の構成例を示す図である。 本技術の第１の実施の形態における画素１１０の構成例を示す断面図である。 本技術の第１の実施の形態における信号生成処理の一例を示す図である。 本技術の第１の実施の形態における画素１１０の動作状態（期間Ｔ０乃至Ｔ４）を示す図である。 本技術の第１の実施の形態における画素１１０の動作状態（期間Ｔ４乃至Ｔ９）を示す図である。 本技術の第１の実施の形態における画素１１０の動作状態（期間Ｔ９乃至Ｔ１１）を示す図である。 本技術の第１の実施の形態における画素１１０の動作状態（１１乃至Ｔ１６）を示す図である。 本技術の第１の実施の形態における画素１１０の動作状態（期間Ｔ１６乃至Ｔ２１）を示す図である。 本技術の第１の実施の形態における画素１１０の動作状態（期間Ｔ２１乃至Ｔ２５）を示す図である。 本技術の第１の実施の形態における画素１１０の動作状態（期間Ｔ１９乃至Ｔ２２）の他の例を示す図である。 本技術の第１の実施の形態における画素１１０の構成例を示す上面図である。 本技術の第１の実施の形態における画素１１０の製造工程の一例を示す図である。 本技術の第１の実施の形態における画素１１０の製造工程の一例を示す図である。 本技術の第１の実施の形態の変形例における信号生成処理の一例を示す図である。 本技術の第２の実施の形態における信号生成処理の一例を示す図である。 本技術の第３の実施の形態における信号生成処理の一例を示す図である。 本技術の第４の実施の形態における画素１１０の構成例を示す上面図である。 本技術の第５の実施の形態における画素１１０の構成例を示す上面図である。 本技術の第６の実施の形態における画素１１０の構成例を示す図である。 本技術の第６の実施の形態における画素１１０の構成例を示す上面図である。 本技術の第６の実施の形態における画素１１０の他の構成例を示す上面図である。 本技術の実施の形態の変形例における画素１１０の構成例を示す上面図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（２つの生成電荷保持ゲートを有する場合の例）
２．第２の実施の形態（生成電荷保持ゲートに制御電極を印加するタイミングが異なる場合の例）
３．第３の実施の形態（保持電荷転送ゲートに中間電圧を印加する場合の例）
４．第４の実施の形態（３つの生成電荷保持ゲートを有する場合の例）
５．第５の実施の形態（１つの生成電荷保持ゲートを有する場合の例）
６．第６の実施の形態（出力電荷保持部１１１を共有する場合の例）
７．変形例
＜１．第１の実施の形態＞
［撮像装置の構成］
図１は、本技術の実施の形態における撮像装置１０の構成例を示す図である。この撮像装置１０は、画素アレイ部１００と、垂直駆動部２００と、カラム信号処理部３００と、制御部４００とを備える。
画素アレイ部１００は、画像信号を生成する画素１１０が２次元アレイ状に配置されたものである。この画素アレイ部１００には、各画素１１０に対する制御信号を伝達する信号線１０１と、画素１１０から出力された画像信号を伝達する信号線１０２とが、ＸＹマトリクス状に配線されている。すなわち、同じ行に配置された画素１１０には１つの信号線１０１が共通に配線され、同じ列に配置された画素１１０の出力は、１つの信号線１０２に共通に配線されている。なお、画素アレイ部１００は、特許請求の範囲に記載の固体撮像素子の一例である。
垂直駆動部２００は、制御信号を生成して画素アレイ部１００に対して出力するものである。この垂直駆動部２００は、画素アレイ部１００の全ての行に対応する信号線１０１に対して制御信号を出力する。垂直駆動部２００による制御信号の出力には、画素アレイ部１００の画素１１０に対して露光の開始および停止を制御するための信号出力と露光により得られた画像信号の画素１１０からの読出しを制御するための信号出力とに分けることができる。露光の開始および停止を制御するための信号は、全ての画素１１０に対して同時に出力される。これにより、撮像装置１０においてグローバルシャッタ機能を実現することができる。一方、画像信号の読出しを制御するための信号は、画素アレイ部１００における１行に配置された画素１１０に対して行毎に順に出力される。すなわち、１行毎に順次画像信号の読出しが行われる。これら制御の詳細については、後述する。
カラム信号処理部３００は、画素１１０により生成された画像信号を処理するものである。このカラム信号処理部３００における処理には、画素１１０により生成されたアナログの画像信号をデジタルの画像信号に変換するアナログデジタル変換等が該当する。このカラム信号処理部３００には、画素アレイ部１００の１行分の画素１１０に対応するアナログの画像信号等が同時に入力される。この入力されたアナログの画像信号等に対して、カラム信号処理部３００は、アナログデジタル変換を並列に行う。その後、カラム信号処理部３００は、変換後のデジタルの画像信号を水平方向に転送し、出力する。カラム信号処理部３００から出力されたデジタルの画像信号は、撮像装置１０の出力画像信号として外部に供給される。なお、カラム信号処理部３００は、特許請求の範囲に記載の処理回路の一例である。
制御部４００は、垂直駆動部２００およびカラム信号処理部３００を制御するものである。
［画素の回路構成］
図２は、本技術の第１の実施の形態における画素１１０の構成例を示す図である。同図は、画素１１０の回路構成を表したものである。この画素１１０は、光電荷生成部１２０と、出力電荷保持部１１１と、画素制御回路部１３０とを備える。
光電荷生成部１２０は、画素１１０に照射された光に応じた電荷を生成するものである。この光電荷生成部１２０は、光電変換部１２１と、オーバーフローゲート１２４と、電荷保持部１２２と、保持電荷転送部１２６とを備える。これらのうち、オーバーフローゲート１２４および保持電荷転送部１２６は、ＮチャンネルＭＯＳトランジスタにより構成することができる。なお、電荷保持部１２２は、後述する生成電荷転送部１２５、生成電荷保持部１５６および生成電荷保持ゲートを備える。さらに、生成電荷転送部１２５は、生成電荷転送ゲートを備える。同図の電荷保持部１２２は、この生成電荷保持ゲートとして第１の生成電荷保持ゲートおよび第２の生成電荷保持ゲートを備える場合を想定する。
画素制御回路部１３０は、画素１１０を制御する回路である。この画素制御回路部１３０は、電荷排出部１３１と、ＭＯＳトランジスタ１３２および１３３とを備える。これらは、ＮチャンネルＭＯＳトランジスタにより構成することができる。なお、ＭＯＳトランジスタ１３２および１３３は、信号生成部１３４を構成する。
画素１１０には、信号線１０１および信号線１０２が接続される。信号線１０１は、複数の信号線（ＯＦＧ、ＶＯＦＤ、ＴＲＹ、ＴＲＸ１、ＴＲＸ２、ＴＲＧ、ＳＥＬ、ＲＳＴ、ＶｒｓｔおよびＶｄｄ）により構成される。オーバーフローゲート信号線ＯＦＧ（Overflow Gate）は、オーバーフローゲート１２４に制御信号を伝達する信号線である。転送信号線ＴＲＹ（Transfer-Y）は、電荷保持部１２２の生成電荷転送ゲートに制御信号を伝達する信号線である。転送信号線ＴＲＧ（Transfer-G）は、保持電荷転送部１２６に制御信号を伝達する信号線である。選択信号線ＳＥＬ（Select）は、ＭＯＳトランジスタ１３３に制御信号を伝達する信号線である。リセット信号線ＲＳＴ（Reset）は、電荷排出部１３１に制御信号を伝達する信号線である。同図に表したように、これらは何れもＭＯＳトランジスタのゲートに接続される。ゲートおよびソース間の閾値電圧以上の電圧（以下、オン電圧と称する。）がこれらの信号線を通して入力されると、該当するＭＯＳトランジスタが導通状態になる。
転送信号線ＴＲＸ１（Transfer-X1）およびＴＲＸ２（Transfer-X2）は、それぞれ電荷保持部１２２の第１の生成電荷保持ゲートおよび第２の生成電荷保持ゲートに制御信号を伝達する信号線である。これらの信号線には、後述する制御電圧とバイアス電圧とこれらの略中間の電圧とが印加される。信号線ＶＯＦＤは、光電変換部１２１のリセット電圧を供給する信号線である。また、この信号線ＶＯＦＤは、光電変換部１２１において生成された過剰な電荷の排出にも使用される。信号線Ｖｒｓｔは、出力電荷保持部１１１のリセット電圧を供給する信号線である。信号線Ｖｄｄは、ＭＯＳトランジスタ１３２に電源電圧を供給する信号線である。また、信号線１０２には、画像信号が出力される。
オーバーフローゲート１２４のゲートおよびドレインは、それぞれオーバーフローゲート信号線ＯＦＧおよび信号線ＶＯＦＤに接続される。オーバーフローゲート１２４のソースは、光電変換部１２１のカソードおよび電荷保持部１２２のソースに接続される。光電変換部１２１のアノードは接地され、電荷保持部１２２の生成電荷転送ゲートは転送信号線ＴＲＹに接続される。電荷保持部１２２のドレインは保持電荷転送部１２６のソースに接続される。電荷保持部１２２の第１の生成電荷保持ゲートおよび第２の生成電荷保持ゲートは、それぞれ転送信号線ＴＲＸ１および転送信号線ＴＲＸ２に接続される。
保持電荷転送部１２６のゲートは転送信号線ＴＲＧに接続され、ドレインは出力電荷保持部１１１の一端、電荷排出部１３１のソースおよびＭＯＳトランジスタ１３２のゲートに接続される。出力電荷保持部１１１の他の一端は、接地される。電荷排出部１３１のゲートおよびドレインは、それぞれリセット信号線ＲＳＴおよび信号線Ｖｒｓｔに接続される。ＭＯＳトランジスタ１３２のドレインおよびソースは、それぞれ信号線ＶｄｄおよびＭＯＳトランジスタ１３３のドレインに接続される。ＭＯＳトランジスタ１３３のゲートおよびソースは、それぞれ選択信号線ＳＥＬおよび信号線１０２に接続される。
光電変換部１２１は、露光量に応じた電荷を生成し、生成した電荷を保持するものである。この光電変換部１２１は、フォトダイオードにより構成される。
オーバーフローゲート１２４は、光電変換部１２１において過剰に生成された電荷を排出するものである。また、このオーバーフローゲート１２４は、光電変換部１２１と信号線ＶＯＦＤとの間を導通させることにより光電変換部１２１に蓄積された電荷の排出をさらに行う。このオーバーフローゲート１２４は、オーバーフローゲート信号線ＯＦＧにより制御される。
電荷保持部１２２は、光電変換部１２１により生成された電荷を保持するものである。同図に表したように電荷保持部１２２は、一端が接地されたキャパシタを有するＭＯＳトランジスタとして捉えることができる。この等価的なキャパシタとして、半導体基板の拡散層に形成された領域を使用することができる。また、この電荷保持部１２２には、生成電荷転送ゲートおよび生成電荷保持ゲートが配置される。生成電荷転送ゲートは、光電変換部１２１からの電荷の転送を制御するゲートである。生成電荷保持ゲートは、ポテンシャルを制御する電圧である制御電圧と制御電圧とは異なる極性の電圧であるバイアス電圧とこれらの略中間の電圧とが印加されるゲートである。前述のように、本技術の第１の実施の形態では、生成電荷保持ゲートが第１の生成電荷保持ゲートおよび第２の生成電荷保持ゲートの２つにより構成されることを想定する。第１の生成電荷保持ゲートおよび第２の生成電荷保持ゲートは、それぞれ転送信号線ＴＲＸ１および転送信号線ＴＲＸ２により制御される。また、生成電荷転送ゲートは、転送信号線ＴＲＹにより制御される。電荷保持部１２２の構成の詳細については、後述する。
保持電荷転送部１２６は、転送信号線ＴＲＧにより制御されて電荷保持部１２２に保持された電荷を出力電荷保持部１１１に転送するものである。この保持電荷転送部１２６は、電荷保持部１２２と出力電荷保持部１１１との間を導通させることにより電荷の転送を行う。
出力電荷保持部１１１は、保持電荷転送部１２６により転送された電荷を保持するものである。この出力電荷保持部１１１として、半導体基板の拡散層に形成された領域を使用することができる。
電荷排出部１３１は、リセット信号線ＲＳＴにより制御されて出力電荷保持部１１１に保持された電荷を排出するものである。この電荷排出部１３１は、出力電荷保持部１１１と信号線Ｖｒｓｔとの間を導通させることにより、電荷の排出を行う。
ＭＯＳトランジスタ１３２は、出力電荷保持部１１１に保持された電荷に応じた電圧をソースに出力する。また、ＭＯＳトランジスタ１３３は選択信号線ＳＥＬにより制御され、このＭＯＳトランジスタ１３３が導通状態の時にＭＯＳトランジスタ１３２のソースの電圧が信号線１０２に出力される。
［画素の構成］
図３は、本技術の第１の実施の形態における画素１１０の構成例を示す断面図である。同図は、シリコン半導体基板上に形成された画素１１０の構成を模式的に表した断面図である。同図には、オーバーフローゲート１２４、光電変換部１２１、電荷保持部１２２、保持電荷転送部１２６、出力電荷保持部１１１および電荷排出部１３１を含む半導体基板部分の断面図が表されている。さらに、同図には、電荷保持部１２２を構成する生成電荷転送部１２５と生成電荷保持部１５６と第１の生成電荷保持ゲート１４３と第２の生成電荷保持ゲート１４４とが表されている。本技術の第１の実施の形態における画素１１０は、例えばＮ型の半導体基板１５１に形成されたＰ型のウェル領域１５２に、上述した各部を形成して構成することができる。
光電変換部１２１は、ウェル領域１５２内に形成されたＮ型半導体領域１５４とこのＮ型半導体領域１５４の周囲のＰ型半導体領域との界面におけるＰＮ接合を有するフォトダイオードにより構成される。このＰＮ接合部に光が入射すると電荷が生成される。この生成された電荷のうちの電子がＮ型半導体領域１５４に蓄積される。なお、Ｎ型半導体領域１５４の上部には、Ｐ型半導体領域１５５が形成されている。このＰ型半導体領域１５５は、半導体の界面をピンニングすることにより界面準位に起因する暗電流を抑制するものである。
生成電荷保持部１５６は、光電変換部１２１により生成された電荷を保持するものである。この生成電荷保持部１５６は、ウェル領域１５２に形成されたＮ型半導体領域により構成される。生成電荷保持部１５６は、生成電荷転送部１２５の近傍領域から保持電荷転送部１２６の近傍領域に向かってポテンシャルが深くなるようなポテンシャルの傾斜が形成されている。出力電荷保持部１１１への電荷の転送を容易にするためである。このポテンシャルの傾斜は、不純物濃度を領域毎に変更することにより形成することができる。また、生成電荷保持部１５６の上部には、Ｐ型半導体領域１５７が形成される。すなわち、Ｐ型半導体領域１５７は、生成電荷保持部１５６と後述する第１の生成電荷保持ゲート１４３等との間に形成される。同図より、明らかなように、生成電荷保持部１５６は、ウェル領域１５２に埋め込まれた構造になる。このＰ型半導体領域１５７は、生成電荷保持部１５６における半導体界面のピンニングを行うために配置されたものである。このため、Ｐ型半導体領域１５７は、比較的高い不純物濃度、例えば１０１７乃至１０１８／ｃｍ３の不純物濃度に形成される。
このＰ型半導体領域１５７の上部にはシリコン酸化膜１６３および１６４をそれぞれ介して第１の生成電荷保持ゲート１４３および第２の生成電荷保持ゲート１４４が配置されている。前述のように、この第１の生成電荷保持ゲート１４３および第２の生成電荷保持ゲート１４４は、制御電圧とバイアス電圧とこれらの略中間の電圧とを生成電荷保持部１５６に印加するものである。同図においては、生成電荷保持部１５６がＮ型半導体領域により構成されているため、制御電圧は正の電圧となり、バイアス電圧は負の電圧となる。また、制御電圧およびバイアス電圧の略中間の電圧として略０Ｖの電圧を使用することができる。制御電圧を第１の生成電荷保持ゲート１４３等に印加することにより、この第１の生成電荷保持ゲート１４３等の直下の生成電荷保持部１５６のポテンシャルを深くすることができる。電荷の転送の際にこのポテンシャルを変化させることにより、電荷の転送効率を向上させることができる。
例えば、光電変換部１２１から電荷を転送する際には、後述する生成電荷転送部１２５を導通状態にするとともに第１の生成電荷保持ゲート１４３および第２の生成電荷保持ゲート１４４に制御電圧を印加する。これにより、生成電荷保持部１５６のポテンシャルが光電変換部１２１より深くなり、光電変換部１２１に保持された全ての電荷の転送を行う完全転送が可能になる。なお、光電変換部１２１から生成電荷保持部１５６への電荷の転送を生成電荷転送と称し、保持電荷転送部１２６による生成電荷保持部１５６から出力電荷保持部１１１への電荷の転送を保持電荷転送と称する。
同図に表したように、複数の生成電荷保持ゲートを有する構成の場合には、保持電荷転送部１２６から遠い位置に配置された生成電荷保持ゲートから順に電圧を印加して電荷の転送を行うことができる。具体的には、次のように転送を行う。まず、第１の生成電荷保持ゲート１４３および第２の生成電荷保持ゲート１４４に制御電圧を印加するとともに保持電荷転送部１２６を導通状態にする。これにより、生成電荷保持部１５６に保持された電荷の大半は、出力電荷保持部１１１に転送される。次に、第１の生成電荷保持ゲート１４３の印加電圧を制御電圧から中間電圧およびバイアス電圧に順に変更する。これにより、第１の生成電荷保持ゲート１４３および第２の生成電荷保持ゲート１４４の直下の生成電荷保持部１５６にはポテンシャルに差を生じることとなる。すると、フランジ電界効果によりポテンシャルの傾きが大きくなり、第１の生成電荷保持ゲート１４３の直下の生成電荷保持部１５６に残留していた電荷を第２の生成電荷保持ゲート１４４の直下の生成電荷保持部１５６に移動させることができる。その後、第２の生成電荷保持ゲート１４４の印加電圧を制御電圧から中間電圧およびバイアス電圧に順に変更する。この場合も同様に、ポテンシャルの傾きを大きくすることができ、第２の生成電荷保持ゲート１４４の直下の生成電荷保持部１５６に残留していた電荷を出力電荷保持部１１１に転送することができる。
このように、保持電荷転送の終了において、印加する電圧の制御電圧からバイアス電圧への変化を保持電荷転送部１２６から遠い位置に配置された第１の生成電荷保持ゲート１４３から順に行うことにより、電荷の転送を行うことができる。電荷の転送の詳細については、後述する。
上述のように、制御電圧は、生成電荷保持部１５６において電荷の転送が行われる際に印加される電圧である。具体的には、前述した生成電荷転送および保持電荷転送の期間に、制御電圧が印加される。これに対し、バイアス電圧は、生成電荷転送および保持電荷転送の期間とは異なる期間に印加される電圧である。バイアス電圧が第１の生成電荷保持ゲート１４３および第２の生成電荷保持ゲート１４４に印加されると、Ｐ型半導体領域１５７に負の電圧が印加された状態になる。これにより、Ｐ型半導体領域１５７によるピンニングの効果を維持することができる。
また、本技術の実施の形態では、制御電圧とバイアス電圧の略中間の電圧が、第１の生成電荷保持ゲート１４３等に印加される。この中間の電圧は、保持電荷転送の期間の終了の際に印加される。具体的には、保持電荷転送の期間の終了の際、第１の生成電荷保持ゲート１４３等の印加電圧は、制御電圧、中間電圧およびバイアス電圧の順に変化する。第１の生成電荷保持ゲート１４３等に制御電圧を印加した状態では、生成電荷保持部１５６においてシリコン酸化膜１６３等との界面近傍に反転層が形成され、電荷が存在する状態になる。その後、中間電圧の印加を省略し、第１の生成電荷保持ゲート１４３等への印加電圧を制御電圧からバイアス電圧に切り替えると、界面近傍に存在していた電荷が消失するとともに生成電荷保持部１５６に拡散することとなる。これを防止するため、バイアス電圧の印加の前に、中間電圧の印加を行う。なお、第１の生成電荷保持ゲート１４３および第２の生成電荷保持ゲート１４４は、特許請求の範囲に記載の生成電荷保持ゲート部の一例である。
生成電荷転送部１２５は、露光期間の経過後に光電変換部１２１により生成された電荷を生成電荷保持部１５６に転送するものである。この、生成電荷転送部１２５は、光電変換部１２１と生成電荷保持部１５６との間を導通させることにより、電荷の転送を行う。同図において、生成電荷転送部１２５は、光電変換部１２１および生成電荷保持部１５６の間のＰ型半導体領域をチャンネル領域とし、このチャンネル領域の上部にシリコン酸化膜１６２を介してゲート１４２が配置されて構成される。このゲート１４２に正の電圧であるオン電圧が印加されると、生成電荷転送部１２５は導通する。その結果、光電変換部１２１のＮ型半導体領域１５４に蓄積された電荷が生成電荷保持部１５６に転送される。このように、生成電荷転送部１２５は、Ｎ型半導体領域１５４および生成電荷保持部１５６をそれぞれソースおよびドレイン領域とするＭＯＳトランジスタと等価である。
なお、生成電荷転送部１２５を非導通状態にするには、ゲート１４２への電圧の印加を停止することにより行うことができる。この際、オン電圧とは異なる極性の電圧、すなわち負の電圧をオフ電圧として印加することにより、非導通の状態を確実なものとすることができ、生成電荷保持部１５６から光電変換部１２１への電荷の逆流を防止することができる。また、同図に表したようにゲート１４２を生成電荷保持部１５６およびＰ型半導体領域１５７の上部にかかる領域にも配置することができる。これにより、生成電荷転送部１２５を導通状態にした際に生成電荷保持部１５６のポテンシャルを深くすることができ、電荷の転送を容易にすることができる。また、この場合には、ゲート１４２に負のオフ電圧を印加することにより、上述のピンニングの効果を維持することができる。
出力電荷保持部１１１は、ウェル領域１５２に形成されたＮ型半導体領域１５８により構成される。このＮ型半導体領域１５８は、フローティングディフュージョンと称され、同図に表したように信号生成部１３４が接続される領域である。このＮ型半導体領域１５８は、生成電荷保持部１５６より高い不純物濃度に形成される。このため、出力電荷保持部１１１のＮ型半導体領域１５８は、生成電荷保持部１５６より深いポテンシャルになる。
保持電荷転送部１２６は、生成電荷保持部１５６および出力電荷保持部１１１の間のＰ型半導体領域をチャンネル領域とし、このチャンネル領域の上部にシリコン酸化膜１６５を介して保持電荷転送ゲート１４５が配置されて構成されている。この保持電荷転送ゲート１４５に正の電圧が印加されると、保持電荷転送部１２６は導通する。その結果、生成電荷保持部１５６に保持されていた電荷が出力電荷保持部１１１のＮ型半導体領域１５８に転送される。このように、保持電荷転送部１２６は、生成電荷保持部１５６およびＮ型半導体領域１５８をそれぞれソースおよびドレイン領域とするＭＯＳトランジスタと等価である。保持電荷転送ゲート１４５にオン電圧とは異なる極性の電圧であるオフ電圧を印加することにより、保持電荷転送部１２６の非導通の状態を確実にして出力電荷保持部１１１から生成電荷保持部１５６への電荷の逆流を防ぐことができる。また、同図に表したように保持電荷転送ゲート１４５を生成電荷保持部１５６およびＰ型半導体領域１５７の上部にかかる領域にも配置することができる。この場合には、保持電荷転送ゲート１４５に負の電圧を印加することにより、上述のピンニングの効果を維持することができる。
電荷排出部１３１は、出力電荷保持部１１１のＮ型半導体領域１５８およびＮ型半導体領域１５９の間のＰ型半導体領域をチャンネル領域とし、このチャンネル領域の上部にシリコン酸化膜１６６を介してゲート１４６が配置されて構成されている。このゲート１４６に正の電圧が印加されると、電荷排出部１３１は導通する。Ｎ型半導体領域１５９には信号線Ｖｒｓｔが接続されているため、出力電荷保持部１１１のＮ型半導体領域１５８に保持されていた電荷は、信号線Ｖｒｓｔに排出される。
オーバーフローゲート１２４は、光電変換部１２１のＮ型半導体領域１５４およびＮ型半導体領域１５３の間のＰ型半導体領域をチャンネル領域とし、このチャンネル領域の上部にシリコン酸化膜１６１を介してゲート１４１が配置されて構成される。このゲート１４１に正の電圧が印加されると、オーバーフローゲート１２４は導通する。Ｎ型半導体領域１５３には信号線ＶＯＦＤが接続されているため、光電変換部１２１のＮ型半導体領域１５４に保持されていた電荷は、信号線ＶＯＦＤに排出される。オーバーフローゲート１２４においても、負の電圧をゲート１４１に印加して非導通の状態にすることができる。
画素１１０には、これまで説明した各部に加えて、配線層、層間絶縁層および遮光メタル等が配置されている。なお、ゲート１４１、１４５および１４６はポリシリコンにより構成することができる。同様に、第１の生成電荷保持ゲート１４３、第２の生成電荷保持ゲート１４４および保持電荷転送ゲート１４５もポリシリコンにより構成することができる。
［信号生成処理］
図４は、本技術の第１の実施の形態における信号生成処理の一例を示す図である。同図は、図２において説明した画素１１０における信号生成処理を表したものである。同図において、横方向の破線は、０Ｖを表している。また、ＯＦＧ、ＴＲＹおよびＴＲＧは、それぞれオーバーフローゲート信号線ＯＦＧ、転送信号線ＴＲＹおよび転送信号線ＴＲＧに入力された信号の状態を表す。これらにおいて、正の極性の期間がオン電圧の印加を表し、負の極性の期間がオフ電圧の印加を表す。ＴＲＸ１およびＴＲＸ２は、それぞれ転送信号線ＴＲＸ１および転送信号線ＴＲＸ２に印加された電圧の状態を表す。これらにおいて、正の極性の期間が制御電圧を表し、負の極性の期間がバイアス電圧を表す。また、ＲＳＴおよびＳＥＬは、それぞれ選択信号線ＳＥＬおよびリセット信号線ＲＳＴに入力された信号の状態を表す。これらにおいて、正の極性の期間がオン電圧の入力を表す。また、画素１１０出力は、信号線１０２に出力された信号の状態を表す。
同図に表した信号生成処理を図５乃至９を参照して説明する。
図５は、本技術の第１の実施の形態における画素１１０の動作状態（期間Ｔ０乃至Ｔ４）を示す図である。図６は、本技術の第１の実施の形態における画素１１０の動作状態（期間Ｔ４乃至Ｔ９）を示す図である。図７は、本技術の第１の実施の形態における画素１１０の動作状態（期間Ｔ９乃至Ｔ１１）を示す図である。図８は、本技術の第１の実施の形態における画素１１０の動作状態（期間Ｔ１１乃至Ｔ１６）を示す図である。図９は、本技術の第１の実施の形態における画素１１０の動作状態（期間Ｔ１６乃至Ｔ２１）を示す図である。図１０は、本技術の第１の実施の形態における画素１１０の動作状態（期間Ｔ２１乃至Ｔ２５）を示す図である。これらの図は、画素１１０の動作状態を表したポテンシャル図である。これらの図には、オーバーフローゲート１２４、光電変換部１２１、生成電荷転送部１２５、生成電荷保持部１５６、保持電荷転送部１２６、出力電荷保持部１１１および電荷排出部１３１の状態が表されている。図５におけるａに、ゲート１４１等とポテンシャルとの関係を表した。これらの配置は、図３において説明した半導体基板における配置と同じである。
定常状態において、オーバーフローゲート信号線ＯＦＧ、転送信号線ＴＲＹおよび転送信号線ＴＲＧにはオフ電圧が印加され、転送信号線ＴＲＸ１および転送信号線ＴＲＸ２にはバイアス電圧が印加されることを想定する。同様に、リセット信号線ＲＳＴおよび選択信号線ＳＥＬには、０Ｖの電圧が印加されることを想定する。
期間Ｔ０乃至Ｔ１において、オーバーフロー信号線ＯＦＧにオン電圧が印加されてオーバーフローゲート１２４が導通する（図５におけるｂ）。これにより、光電変換部１２１がリセットされ、露光が開始される。
期間Ｔ１乃至Ｔ２において、所定の期間の露光が行われ、光電変換部１２１に電荷が保持される（図５におけるｃ）。
期間Ｔ２乃至Ｔ５において、転送信号線ＴＲＧおよびリセット信号線ＲＳＴにオン電圧が印加されて保持電荷転送部１２６および電荷排出部１３１が導通状態になる（期間Ｔ２乃至Ｔ３、図５におけるｄ）。これにより、出力電荷保持部１１１に保持された電荷が排出される。その後、転送信号線ＴＲＧおよびリセット信号線ＲＳＴのオン電圧の印加が順に停止される（期間Ｔ３乃至Ｔ５、図５におけるｅおよび図６におけるｆ）。
期間Ｔ５乃至Ｔ６において、転送信号線ＴＲＸ１および転送信号線ＴＲＸ２に制御電圧が印加されるとともに転送信号線ＴＲＧにオン電圧が印加される（図６におけるｇ）。これにより生成電荷保持部１５６のポテンシャルが深くなるとともに保持電荷転送部１２６が導通状態になる。この際、出力電荷保持部１１１は、容量結合している生成電荷保持部１５６のポテンシャルの変化の影響を受け、定常時より深いポテンシャルになる。これは、電荷排出部１３１が非導通状態であるため出力電荷保持部１１１がいわゆるフローティング状態になるためである。図６におけるｇの点線は、定常時における出力電荷保持部１１１のポテンシャルを表したものである。これにより、出力電荷保持部１１１から生成電荷保持部１５６への電荷の戻りを防止することができる。
期間Ｔ６乃至Ｔ１１において、転送信号線ＴＲＸ１に中間電圧（０Ｖ）が印加される（期間Ｔ６乃至Ｔ７、図６におけるｈ）。フランジ電界効果により、第１の生成電荷保持ゲート１４３の直下の生成電荷保持部１５６の部分のポテンシャルの傾きが大きくなり、この部分に残留していた電荷が転送される。次に、転送信号線ＴＲＸ１への中間電圧の印加が停止され（期間Ｔ７乃至Ｔ８、図６におけるｉ）、転送信号線ＴＲＸ２に中間電圧が印加される（期間Ｔ８乃至Ｔ９、図６におけるｊ）。これにより、第２の生成電荷保持ゲート１４４の直下の生成電荷保持部１５６の部分のポテンシャルの傾きが大きくなり、この部分に残留していた電荷が転送される。次に、転送信号線ＴＲＸ２への中間電圧の印加が停止される（期間Ｔ９乃至Ｔ１０、図７におけるｋ）。その後、転送信号線ＴＲＧへのオン電圧の印加が停止される（期間Ｔ１０乃至Ｔ１１、図６におけるｌ）。これにより、生成電荷保持部１５６に保持された電荷が出力電荷保持部１１１に転送され、生成電荷保持部１５６がリセットされる。
期間Ｔ１１乃至Ｔ１２において、転送信号線ＴＲＹにオン電圧が印加されるとともに転送信号線ＴＲＸ１および転送信号線ＴＲＸ２に制御電圧が印加される（図８におけるｍ）。これにより、生成電荷転送部１２５が導通状態になるとともに生成電荷保持部１５６のポテンシャルが深くなる。このため、光電変換部１２１に保持された電荷が生成電荷保持部１５６に転送される。なお、期間Ｔ１乃至Ｔ１１の期間が露光期間に該当する。すなわち、オーバーフローゲート１２４の非導通状態への移行から生成電荷転送部１２５の導通状態への移行までの期間が露光期間に該当する。
期間Ｔ１２乃至Ｔ１６において、オーバーフローゲート信号線ＯＦＧにオン電圧が印加されてオーバーフローゲート１２４が導通状態になる（期間Ｔ１２乃至Ｔ１５、図８におけるｎ、ｏおよびｐ）。これにより光電変換部１２１がリセットされる。また、転送信号線ＴＲＹへのオン電圧の印加が停止され（期間Ｔ１３乃至Ｔ１４、図８におけるｏ）、転送信号線ＴＲＸ１および転送信号線ＴＲＸ２への制御電圧の印加が停止される（期間Ｔ１４乃至Ｔ１５、図８におけるｐ）。その後、オーバーフローゲート信号線ＯＦＧへのオン電圧の印加が停止される（期間Ｔ１５乃至Ｔ１６、図８におけるｑ）。これにより、新たな露光期間が開始される。
期間Ｔ１６乃至Ｔ２６において、選択信号線ＳＥＬにオン電圧が印加されて信号生成部１３４のＭＯＳトランジスタ１３３が導通状態になる（期間Ｔ１６乃至Ｔ２５）。これにより、出力電荷保持部１１１に保持された電荷に応じた信号が画素１１０から出力される。また、リセット信号線ＲＳＴにオン電圧が印加されて電荷排出部１３１が導通状態になる（期間Ｔ１６乃至Ｔ１７、図９におけるｒ）。これにより、出力電荷保持部１１１に保持された電荷が排出され、出力電荷保持部１１１がリセットされる。次に、リセット信号線ＲＳＴへのオン電圧の印加が停止され（期間Ｔ１７乃至Ｔ１８、図９におけるｓ）、リセット後の出力電荷保持部１１１に保持された電荷に応じた信号が出力される。図４においては、この信号を「Ａ」により表した。この信号は、画素１１０から出力される画像信号の基準となる信号であり、図１において説明したカラム信号処理部３００に記憶される。
次に、転送信号線ＴＲＧにオン電圧が印加されて保持電荷転送部１２６が導通状態になり（期間Ｔ１８乃至Ｔ１９、図９におけるｔ）、生成電荷保持部１５６に保持さていた電荷が出力電荷保持部１１１に転送される。さらに、転送信号線ＴＲＸ１および転送信号線ＴＲＸ２に制御電圧が印加される（期間Ｔ１９乃至Ｔ２０、図９におけるｕ）。次に、転送信号線ＴＲＸ１に中間電圧（０Ｖ）が印加される（期間Ｔ２０乃至Ｔ２１、図９におけるｖ）。次に、転送信号線ＴＲＸ１への中間電圧の印加が停止され（期間Ｔ２１乃至Ｔ２２、図１０におけるｗ）、転送信号線ＴＲＸ２に中間電圧が印加される（期間Ｔ２２乃至Ｔ２３、図１０におけるｘ）。次に、転送信号線ＴＲＸ２への中間電圧の印加が停止され（期間Ｔ２３乃至Ｔ２４、図１０におけるｙ）、転送信号線ＴＲＧへのオン電圧の印加が停止される（期間Ｔ２４乃至Ｔ２５、図１０におけるｚ）。これにより、生成電荷保持部１５６に保持されていた全ての電荷が出力電荷保持部１１１に転送される。
この際、出力電荷保持部１１１に保持された電荷に応じた信号が出力される。図４においては、この信号を「Ｂ」により表した。この信号は、画素１１０における露光量に応じた画像信号である。カラム信号処理部３００において、この画像信号「Ｂ」から基準信号「Ａ」の減算が行われる。これにより、画素１１０に固有の信号成分を画像信号から除去することができる。これは、相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）と呼ばれる方式である。最後に、選択信号線ＳＥＬへのオン電圧の印加が停止され（期間Ｔ２５乃至Ｔ２６）、定常状態に戻る。
これらの処理のうち、期間Ｔ０乃至Ｔ１６の処理は、画素アレイ部１００に配置された全ての画素１１０に対して同時に実行される処理である。一方、期間Ｔ１６乃至Ｔ２６の処理は、行毎に順次実行される処理である。また、期間Ｔ５乃至Ｔ１０および期間Ｔ１８乃至Ｔ２４における電荷の転送が、図２において説明した保持電荷転送に該当する。このうち、期間Ｔ１８乃至Ｔ２４における保持電荷転送は、露光後の保持電荷転送に該当する。上述のように、保持電荷転送の期間の終了の際に中間電圧が生成電荷保持部１５６に印加される。また、期間Ｔ１１乃至Ｔ１４における電荷の転送が、図２において説明した生成電荷転送に該当する。
図１１は、本技術の第１の実施の形態における画素１１０の動作状態（期間Ｔ１９乃至Ｔ２２）の他の例を示す図である。同図は、生成電荷保持部１５６のポテンシャルに凹凸がある場合における動作状態を表したものである。前述のように、生成電荷保持部１５６に不純物の濃度勾配を形成することにより、生成電荷転送部１２５側から保持電荷転送部１２６に向かうポテンシャルの勾配が形成される。しかし、この不純物の濃度勾配が適切に形成されない場合、同図におけるａに表したようなポテンシャルの凹凸を生じる。同図におけるａは、この凹部に電荷が残留した例を表したものである。
期間Ｔ１９乃至Ｔ２０において、転送信号線ＴＲＸ１およびＴＲＸ２に制御電圧が印加され、転送信号線ＴＲＧにオン電圧が印加される（期間Ｔ１９乃至２０、図１１におけるｂ）。次に転送信号線ＴＲＸ１に中間電圧が印加される（期間Ｔ２０乃至Ｔ２１、図１１におけるｃ）。前述のように、第１の生成電荷保持ゲート１４３の直下の生成電荷保持部１５６の部分のポテンシャルの傾きが大きくなり、ポテンシャルの凹部に残留していた電荷が転送される。その後、転送信号線ＴＲＸ１への中間電圧の印加が停止される（期間Ｔ２１乃至Ｔ２２、図１１におけるｄ）。これ以外の信号生成処理は、図４において説明した処理と同様であるため、説明を省略する。
このように、中間電圧を印加することにより、ポテンシャルの凹部に残留していた電荷を転送させることができ、電荷の完全転送が可能になる。この際、中間電圧を印加する期間は、例えば、上述の第１の生成電荷保持ゲート１４３の直下の生成電荷保持部１５６に残留していた電荷を転送するために必要な期間にすることができる。なお、期間Ｔ２０乃至Ｔ２１における転送信号線ＴＲＸ１への中間電圧の印加を行なわず、印加電圧を制御電圧からバイアス電圧に変化させた場合には、ポテンシャルの凹部に残留していた電荷は、転送されることなく元のポテンシャルの凹部にとどまることとなる。
［画素の配置］
図１２は、本技術の第１の実施の形態における画素１１０の構成例を示す上面図である。同図は、半導体基板表面における画素１１０の配置を模式的に表した図である。なお、図３は、同図におけるＡ−Ａ'線に沿った画素１１０の断面図に相当する。同図の下側に光電変換部１２１のＮ型半導体領域１５４が配置される。この光電変換部１２１の左側にオーバーフローゲート１２４のゲート１４１およびＮ型半導体領域１５３が順に隣接して配置される。光電変換部１２１の左上には、生成電荷転送部１２５のゲート１４２が配置される。この生成電荷転送部１２５の右側に第１の生成電荷保持ゲート１４３および第２の生成電荷保持ゲート１４４が順に隣接して配置される。この生成電荷保持ゲート１４４の右側に保持電荷転送部１２６の保持電荷転送ゲート１４５および出力電荷保持部１１１のＮ型半導体領域１５８が順に隣接して配置される。画素制御回路部１３０は、出力電荷保持部１１１の下側に配置される。
［画素の製造工程］
図１３は、本技術の第１の実施の形態における画素１１０の製造工程の一例を示す図である。まず、Ｎ型の半導体基板１５１にＰ型のウェル領域１５２が形成される（同図におけるａ）。これは、イオン打込み法により形成することができる。次に、ウェル領域１５２にＮ型半導体領域１５４、生成電荷保持部１５６およびＰ型半導体領域１５７が形成される（同図におけるｂ）。これらは、イオン打込み法により形成することができる。次に、シリコン酸化膜１６１乃至１６５、生成電荷保持ゲート１４３および１４４、保持電荷転送ゲート１４５ならびにゲート１４１等が形成される（同図におけるｃ）。これらは、シリコン酸化膜およびポリシリコン膜を形成した後にエッチングを行うことにより、形成することができる。
図１４は、本技術の第１の実施の形態における画素１１０の製造工程の一例を示す図である。ゲート１４１等が形成された基板にＰ型半導体領域１５５が形成され（同図におけるｄ）、Ｎ型半導体領域１５３および１５８が形成される（同図におけるｅ）。これらは、イオン打込み法により形成することができる。
このように、本技術の第１の実施の形態では、生成電荷保持部１５６に負のバイアス電圧を印加するとともに、生成電荷保持部１５６に保持された電荷を転送する期間の終了の際に制御電圧およびバイアス電圧の中間の電圧を生成電荷保持部１５６に印加する。これにより、半導体基板の表面準位に起因する暗電流の影響を抑制しながら生成電荷保持部１５６に保持された全ての電荷を出力電荷保持部１１１に転送することができる。
［変形例］
上述の実施の形態では、転送信号線ＴＲＸ１等に中間電圧を印加していたが、印加電圧を制御電圧からバイアス電圧に滑らかに変化させることにより、擬似的に中間電圧を印加してもよい。これにより撮像装置１０の構成を簡略化することができる。
図１５は、本技術の第１の実施の形態の変形例における信号生成処理の一例を示す図である。同図は、図４において説明した信号生成処理のうち、露光後の保持電荷転送の期間（期間Ｔ１６乃至Ｔ２６）の処理を表したものである。期間Ｔ２０乃至Ｔ２１において、転送信号線ＴＲＸ１に印加する電圧を制御電圧からバイアス電圧まで滑らかに変化させている。同様に、期間Ｔ２２乃至Ｔ２３において、転送信号線ＴＲＸ２に印加する電圧を制御電圧からバイアス電圧まで滑らかに変化させている。これにより、第１の生成電荷保持ゲート１４３等に対して、中間電圧近傍の電圧を比較的長期間印加することができる。なお、印加する電圧を制御電圧からバイアス電圧に切り替える際、積分回路等により波形をなまらせることにより、上述のように滑らかに変化する電圧波形を生成することができる。これ以外の信号生成処理は、図４において説明した処理と同様であるため、説明を省略する。中間電圧の印加を省略することができるため、撮像装置１０の構成を簡略化することができる。
これ以外の撮像装置１０の構成は本技術の第１の実施の形態における撮像装置１０と同様であるため、説明を省略する。
このように、本技術の第１の実施の形態の変形例は、生成電荷保持ゲート１４３等に中間電圧を印加する代わりに、印加電圧を制御電圧からバイアス電圧まで滑らかに変化させる。これにより、撮像装置１０の構成を簡略化することができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態では、露光後の保持電荷転送において保持電荷転送部１２６を導通状態にした後に第１の生成電荷保持ゲート１４３および第２の生成電荷保持ゲート１４４に制御電圧を印加していた。これに対し、本技術の第２の実施の形態では、第１の生成電荷保持ゲート１４３等への制御電圧の印加と同時か、または後に保持電荷転送部１２６を導通状態にする。これにより、出力電荷保持部１１１から生成電荷保持部１５６への電荷の戻りを防ぐことができ、画像信号の誤差を軽減することができる。
［信号生成処理］
図１６は、本技術の第２の実施の形態における信号生成処理の一例を示す図である。同図は、図４において説明した信号生成処理のうち、露光後の保持電荷転送の期間（期間Ｔ１６乃至Ｔ２６）の処理を表したものである。同図におけるａは、期間Ｔ１８乃至Ｔ１９において、転送信号線ＴＲＸ１およびＴＲＸ２に制御電圧が印加されるとともに、転送信号線ＴＲＧにオン電圧が印加される場合の例である。この場合には、第１の生成電荷保持ゲート１４３および第２の生成電荷保持ゲート１４４に制御電圧が印加されてポテンシャルが深くなると同時に保持電荷転送部１２６が導通状態になる。
また、同図におけるｂは、期間Ｔ１８乃至Ｔ２０において、まず転送信号線ＴＲＸ１およびＴＲＸ２に制御電圧が印加され（期間Ｔ１８乃至Ｔ１９）、次に転送信号線ＴＲＧにオン電圧が印加される（期間Ｔ１９乃至Ｔ２０）場合の例を表したものである。この場合には、生成電荷保持部１５６のポテンシャルが深くなった後に保持電荷転送部１２６が導通状態になる。生成電荷保持部１５６のポテンシャルが深くなった際に、これと容量結合している保持電荷転送部１２６のポテンシャルも深くなるため出力電荷保持部１１１から生成電荷保持部１５６への電荷の戻りを抑制することができる。これ以外の信号生成処理は図４において説明した処理と同様であるため、説明を省略する。
これ以外の撮像装置１０の構成は本技術の第１の実施の形態における撮像装置１０と同様であるため、説明を省略する。
このように、本技術の第２の実施の形態では、保持電荷転送の際に、第１の生成電荷保持ゲート１４３および第２の生成電荷保持ゲート１４４に制御電圧を印加した後に保持電荷転送部１２６を導通状態にする。これにより、出力電荷保持部１１１から生成電荷保持部１５６への電荷の戻りを防ぐことができ、画像信号の誤差を軽減することができる。
＜３．第３の実施の形態＞
上述の第１の実施の形態では、第１の生成電荷保持ゲート１４３および第２の生成電荷保持ゲート１４４に中間電圧を印加していた。これに対し、本技術の第３の実施の形態では、保持電荷転送部１２６のゲートにも中間電圧を印加する。これにより、電荷の完全転送を行うことができる。
［信号生成処理］
図１７は、本技術の第３の実施の形態における信号生成処理の一例を示す図である。同図は、図４において説明した信号生成処理のうち、露光後の保持電荷転送の期間（期間Ｔ１６乃至Ｔ２６）の処理を表したものである。同図の処理では、期間Ｔ２４乃至Ｔ２４'において転送信号線ＴＲＧにオン電圧およびオフ電圧の略中間の電圧を印加する。この略中間の電圧として略０Ｖの電圧を印加することができる。これにより、保持電荷転送部１２６のチャンネル領域のポテンシャルの傾きが大きくなり、保持電荷転送部１２６のチャンネル領域に滞留していた電荷を出力電荷保持部１１１に転送することができる。
これ以外の撮像装置１０の構成は本技術の第１の実施の形態における撮像装置１０と同様であるため、説明を省略する。
このように、本技術の第３の実施の形態によれば、露光後の保持電荷転送において保持電荷転送部１２６に中間電圧を印加することにより、保持電荷転送部１２６のチャンネル領域に滞留していた電荷の完全転送を行うことができる。
＜４．第４の実施の形態＞
上述の第１の実施の形態では、２つの生成電荷保持ゲートにより、生成電荷保持部１５６のポテンシャルを制御していた。これに対し、本技術の第４の実施の形態では、３つの生成電荷保持ゲートにより制御を行う。これにより、電荷の転送の際、生成電荷保持部１５６に残留する電荷を削減することができる。
［画素の配置］
図１８は、本技術の第４の実施の形態における画素１１０の構成例を示す上面図である。同図は、図１２と同様に、半導体基板表面における画素１１０の配置を模式的に表した図である。第２の生成電荷保持ゲート１４４に隣接して第３の生成電荷保持ゲート１４７がさらに配置される点で、図１２において説明した画素１１０と異なる。同図の場合においても、保持電荷転送の終了において、保持電荷転送部１２６から遠い位置に配置された第１の生成電荷保持ゲート１４３から順に印加する電圧を制御電圧からバイアス電圧に変化させる。画素１１０の配置において、光電変換部１２１から出力電荷保持部１１１までの距離が比較的長い場合には、生成電荷保持部１５６における電荷の転送距離が比較的長くなる。そこで、生成電荷保持部１５６の生成電荷保持ゲートを第１の生成電荷保持ゲート１４３、第２の生成電荷保持ゲート１４４および第３の生成電荷保持ゲート１４７の３つに分割して転送を行う。これにより、生成電荷保持部１５６に残留する電荷を削減することができる。
なお、生成電荷保持部１５６の構成は、この例に限定されるものではない。例えば、４以上の生成電荷保持ゲートを有し、これらの生成電荷保持ゲートにより電荷を転送する構成にすることもできる。
これ以外の撮像装置１０の構成は本技術の第１の実施の形態における撮像装置１０と同様であるため、説明を省略する。
このように、本技術の第４の実施の形態によれば、生成電荷保持部１５６における電荷の転送距離が長い場合において、生成電荷保持部１５６に残留する電荷を削減することができる。
＜５．第５の実施の形態＞
上述の第１の実施の形態では、２つの生成電荷保持ゲートにより、生成電荷保持部１５６のポテンシャルを制御していた。これに対し、本技術の第５の実施の形態では、１つの生成電荷保持ゲートにより制御を行う。これにより、撮像装置１０の構成を簡略化することができる。
［画素の配置］
図１９は、本技術の第５の実施の形態における画素１１０の構成例を示す上面図である。同図は、図１２と同様に、半導体基板表面における画素１１０の配置を模式的に表した図である。同図の画素１１０は、第２の生成電荷保持ゲート１４４を備える必要はない。画素１１０の配置において、光電変換部１２１から出力電荷保持部１１１までの距離が比較的短い場合には、１つの生成電荷保持ゲート（第１の生成電荷保持ゲート１４３）により電荷の転送を行うことができる。すなわち、生成電荷保持部１５６における電荷の転送距離が比較的短い場合には、第２の生成電荷保持ゲート１４４を省略することができる。
これ以外の撮像装置１０の構成は本技術の第１の実施の形態における撮像装置１０と同様であるため、説明を省略する。
このように、本技術の第５の実施の形態によれば、生成電荷保持部１５６における電荷の転送距離が短い場合において、生成電荷保持ゲート数を削減することができ、撮像装置１０の構成を簡略化することができる。
＜６．第６の実施の形態＞
上述の第１の実施の形態では、画素１１０は１つの光電荷生成部１２０を備えていた。これに対し、本技術の第６の実施の形態では、２つの光電荷生成部を備えて１つの出力電荷保持部１１１を共有する。これにより、撮像装置１０の構成を簡略化することができる。
［画素の回路構成］
図２０は、本技術の第６の実施の形態における画素１１０の構成例を示す図である。同図の画素１１０は、光電荷生成部１７０をさらに備える点で図２において説明した画素１１０と異なる。同図に表したように、光電荷生成部１２０および１７０の出力が出力電荷保持部１１１および画素制御回路部１３０に共通に接続される。
光電荷生成部１７０は、光電変換部１７１と、オーバーフローゲート１７４と、電荷保持部１７２と、保持電荷転送部１７６とを備える。これらの接続は光電荷生成部１２０と同様であるため、説明を省略する。
［画素の配置］
図２１は、本技術の第６の実施の形態における画素１１０の構成例を示す上面図である。同図は、図１２と同様に、半導体基板表面における画素１１０の配置を模式的に表した図である。なお、電荷保持部１７２は、生成電荷転送部１７５、第１の生成電荷保持ゲート１８３、第２の生成電荷保持ゲート１８４および生成電荷保持部（不図示）により構成される。また、生成電荷転送部１７５はゲート１８２を備え、保持電荷転送部１７６は保持電荷転送ゲート１８５を備える。同図において、画素制御回路部１３０の右側に光電変換部１７１のＮ型半導体領域１９４が配置される。光電変換部１７１の右側にオーバーフローゲート１７４のゲート１８１およびＮ型半導体領域１９３が順に隣接して配置される。光電変換部１７１の右上には、生成電荷転送部１７５のゲート１８２が配置される。この生成電荷転送部１７５の左側に第１の生成電荷保持ゲート１８３および第２の生成電荷保持ゲート１８４が順に隣接して配置される。この第２の生成電荷保持ゲート１８４と出力電荷保持部１１１との間に保持電荷転送部１７６の保持電荷転送ゲート１８５が配置される。このように、出力電荷保持部１１１および画素制御回路部１３０の両側に光電荷生成部１２０および１７０が対称に配置される。
図２２は、本技術の第６の実施の形態における画素１１０の他の構成例を示す上面図である。同図の電荷保持部１２２および１７２には、図１９において説明した１つの生成電荷保持ゲート（第１の生成電荷保持ゲート１４３および１８３）が配置された生成電荷保持部を採用する。また同図の光電荷生成部１７０は、出力電荷保持部１１１のＮ型半導体領域１５８と同様の構成を有するＮ型半導体領域１９８を備える。これらは、配線１８９により電気的に接続される。まず、光電荷生成部１２０の配置について説明する。同図の中央部に光電変換部１２１が配置され、この右側にオーバーフローゲート１２４が配置される。光電変換部１２１の左上部に生成電荷転送部１２５および第１の生成電荷保持ゲート１４３が順に配置される。第１の生成電荷保持ゲート１４３に隣接して保持電荷転送部１２６が配置され、保持電荷転送部１２６に隣接して出力電荷保持部１１１が配置される。光電荷生成部１７０においても、光電荷生成部１２０と同様に配置される。画素制御回路部１３０のうち、ＭＯＳトランジスタ１３３は出力電荷保持部１１１のＮ型半導体領域１５８の上側に配置され、電荷排出部１３１およびＭＯＳトランジスタ１３２は光電変換部１２１の左側に配置される。
これ以外の撮像装置１０の構成は本技術の第１の実施の形態における撮像装置１０と同様であるため、説明を省略する。
このように、本技術の第６の実施の形態によれば、画素１１０において光電荷生成部１２０および１７０により画素制御回路部１３０等を共有するため、撮像装置１０の構成を簡略化することができる。
＜７．変形例＞
上述の実施の形態では、生成電荷転送部１２５、生成電荷保持部１５６および保持電荷転送部１２６は、長方形状にしていた。これに対し、本技術の変形例では、これらの形状を変更し、光電変換部１２１により生成された電荷の転送経路を短くする。
［画素の配置］
図２３は、本技術の実施の形態の変形例における画素１１０の構成例を示す上面図である。同図は、画素１１０のうち生成電荷転送部１２５、生成電荷保持部１５６、保持電荷転送部１２６および出力電荷保持部１１１の構成を表したものである。同図におけるａの画素１１０においては、出力電荷保持部１１１のＮ型半導体領域１５８の下側の領域に隣接して保持電荷転送部１２６の保持電荷転送ゲート１４５が配置される。この保持電荷転送部１２６の下側の領域に第１の生成電荷保持ゲート１４３が配置される。さらに、第１の生成電荷保持ゲート１４３の外側に生成電荷転送部１２５のゲート１４２が配置される。なお、生成電荷転送部１２５および生成電荷保持部１５６の形状は、同図におけるｂ乃至ｄに表した各形状にすることもできる。
このように、本技術の実施の形態の変形例によれば、保持電荷転送部１２６および出力電荷保持部１１１を生成電荷保持部１５６の中央部に配置することにより、電荷の転送経路を短くすることができる。
上述のように、本技術の実施の形態は、グローバルシャッタ機能を有する撮像装置１０において、生成電荷保持部１５６に負のバイアス電圧を印加する。さらに、生成電荷保持部１５６に保持された電荷を転送する期間の終了の際に制御電圧およびバイアス電圧の中間の電圧を生成電荷保持部１５６に印加する。これにより、表面準位に起因する暗電流の影響を抑制しながら生成電荷保持部１５６に保持された全ての電荷を出力電荷保持部１１１に転送することができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
（１）所定の露光期間の露光量に応じた電荷を生成する光電変換部と、
半導体領域に形成されて前記電荷を保持する生成電荷保持部と、
前記露光期間の経過後に前記光電変換部と前記生成電荷保持部との間を導通させて前記電荷を前記光電変換部から前記生成電荷保持部に転送する生成電荷転送を行う生成電荷転送部と、
前記電荷を保持する出力電荷保持部と、
前記生成電荷保持部と前記出力電荷保持部との間を導通させて前記生成電荷保持部に保持された電荷を前記出力電荷保持部に転送する保持電荷転送を行う保持電荷転送部と、
前記保持電荷転送の後に前記出力電荷保持部に保持された前記電荷に応じた信号を画像信号として生成する信号生成部と、
前記生成電荷転送および前記保持電荷転送の期間に前記生成電荷保持部のポテンシャルを制御する電圧である制御電圧を前記生成電荷保持部に印加し、前記生成電荷転送および前記保持電荷転送の期間とは異なる期間に前記制御電圧とは異なる極性の電圧であるバイアス電圧を前記生成電荷保持部に印加し、前記保持電荷転送の期間の終了の際に前記制御電圧および前記バイアス電圧の略中間の電圧を前記生成電荷保持部に印加した後に前記バイアス電圧を印加する生成電荷保持ゲート部と
を具備する固体撮像素子。
（２）前記生成電荷保持ゲート部は、略０Ｖの電圧を前記制御電圧および前記バイアス電圧の略中間の電圧として前記生成電荷保持部に印加する前記（１）に記載の固体撮像素子。
（３）前記生成電荷保持ゲート部は、複数の電極により構成されて前記保持電荷転送の終了において印加する電圧の前記制御電圧から前記バイアス電圧への変更を行う際に前記複数の電極のうち前記保持電荷転送部から遠い位置に配置された電極から順に前記変更を行う前記（１）または（２）に記載の固体撮像素子。
（４）前記生成電荷保持部と前記生成電荷保持ゲートとの間に配置されて前記生成電荷保持部が形成された前記半導体領域とは異なる導電型に形成された半導体領域をさらに具備する前記（１）から（３）のいずれかに記載の固体撮像素子。
（５）前記保持電荷転送の前に前記出力電荷保持部に保持された前記電荷を排出する電荷排出部をさらに具備する前記（１）から（４）のいずれかに記載の固体撮像素子。
（６）前記電荷排出部は、前記生成電荷転送の前に前記生成電荷保持部に残存する前記電荷を排出するための前記保持電荷転送の期間に非導通の状態になる前記（５）に記載の固体撮像素子。
（７）前記生成電荷保持ゲート部は、前記保持電荷転送において前記保持電荷転送部が導通する前に前記制御電圧が印加される前記（１）から（６）のいずれかに記載の固体撮像素子。
（８）前記保持電荷転送部は、当該保持電荷転送部を導通させるオン電圧の印加と前記オン電圧とは異なる極性のオフ電圧の印加とが行われる保持電荷転送ゲートをさらに具備する前記（１）から（７）のいずれかに記載の固体撮像素子。
（９）前記保持電荷転送部は、前記保持電荷転送の期間の終了の際に前記オン電圧および前記オフ電圧の略中間の電圧が前記保持電荷転送ゲートに印加された後に前記オフ電圧が前記保持電荷転送ゲートに印加される前記（８）に記載の固体撮像素子。
（１０）前記保持電荷転送部は、略０Ｖの電圧が前記オン電圧および前記オフ電圧の略中間の電圧として前記保持電荷転送ゲートに印加される前記（９）に記載の固体撮像素子。
（１１）所定の露光期間の露光量に応じた電荷を生成する光電変換部と、
半導体領域に形成されて前記電荷を保持する生成電荷保持部と、
前記露光期間の経過後に前記光電変換部と前記生成電荷保持部との間を導通させて前記電荷を前記光電変換部から前記生成電荷保持部に転送する生成電荷転送を行う生成電荷転送部と、
前記電荷を保持する出力電荷保持部と、
前記生成電荷保持部と前記出力電荷保持部との間を導通させて前記生成電荷保持部に保持された電荷を前記出力電荷保持部に転送する保持電荷転送を行う保持電荷転送部と、
前記保持電荷転送の後に前記出力電荷保持部に保持された前記電荷に応じた信号を画像信号として生成する信号生成部と、
前記生成電荷転送および前記保持電荷転送の期間に前記生成電荷保持部のポテンシャルを制御する電圧である制御電圧を前記生成電荷保持部に印加し、前記生成電荷転送および前記保持電荷転送の期間とは異なる期間に前記制御電圧とは異なる極性の電圧であるバイアス電圧を前記生成電荷保持部に印加し、前記保持電荷転送の期間の終了の際に前記制御電圧および前記バイアス電圧の略中間の電圧を前記生成電荷保持部に印加した後に前記バイアス電圧を印加する生成電荷保持ゲート部と、
前記生成された信号を処理する処理回路と
を具備する撮像装置。
１０ 撮像装置
１００ 画素アレイ部
１１０ 画素
１１１ 出力電荷保持部
１２０、１７０ 光電荷生成部
１２１、１７１ 光電変換部
１２２、１７２ 電荷保持部
１２４、１７４ オーバーフローゲート
１２５、１７５ 生成電荷転送部
１２６、１７６ 保持電荷転送部
１３０ 画素制御回路部
１３１ 電荷排出部
１３２、１３３ ＭＯＳトランジスタ
１３４ 信号生成部
１４３、１８３ 第１の生成電荷保持ゲート
１４４、１８４ 第２の生成電荷保持ゲート
１４５、１８５ 保持電荷転送ゲート
１４７ 第３の生成電荷保持ゲート
１５３、１５４、１５８、１５９、１９３、１９４、１９８ Ｎ型半導体領域
１５６ 生成電荷保持部
１５５、１５７ Ｐ型半導体領域
２００ 垂直駆動部
３００ カラム信号処理部
４００ 制御部

Claims (11)

  1. 所定の露光期間の露光量に応じた電荷を生成する光電変換部と、
    半導体領域に形成されて前記電荷を保持する生成電荷保持部と、
    前記露光期間の経過後に前記光電変換部と前記生成電荷保持部との間を導通させて前記電荷を前記光電変換部から前記生成電荷保持部に転送する生成電荷転送を行う生成電荷転送部と、
    前記電荷を保持する出力電荷保持部と、
    前記生成電荷保持部と前記出力電荷保持部との間を導通させて前記生成電荷保持部に保持された電荷を前記出力電荷保持部に転送する保持電荷転送を行う保持電荷転送部と、
    前記保持電荷転送の後に前記出力電荷保持部に保持された前記電荷に応じた信号を画像信号として生成する信号生成部と、
    前記生成電荷転送および前記保持電荷転送の期間に前記生成電荷保持部のポテンシャルを制御する電圧である制御電圧を前記生成電荷保持部に印加し、前記生成電荷転送および前記保持電荷転送の期間とは異なる期間に前記制御電圧とは異なる極性の電圧であるバイアス電圧を前記生成電荷保持部に印加し、前記保持電荷転送の期間の終了の際に前記制御電圧および前記バイアス電圧の略中間の電圧を前記生成電荷保持部に印加した後に前記バイアス電圧を印加する生成電荷保持ゲート部と
    を具備する固体撮像素子。
  2. 前記生成電荷保持ゲート部は、略０Ｖの電圧を前記制御電圧および前記バイアス電圧の略中間の電圧として前記生成電荷保持部に印加する請求項１記載の固体撮像素子。
  3. 前記生成電荷保持ゲート部は、複数の電極により構成されて前記保持電荷転送の終了において印加する電圧の前記制御電圧から前記バイアス電圧への変更を行う際に前記複数の電極のうち前記保持電荷転送部から遠い位置に配置された電極から順に前記変更を行う請求項１記載の固体撮像素子。
  4. 前記生成電荷保持部と前記生成電荷保持ゲートとの間に配置されて前記生成電荷保持部が形成された前記半導体領域とは異なる導電型に形成された半導体領域をさらに具備する請求項１記載の固体撮像素子。
  5. 前記保持電荷転送の前に前記出力電荷保持部に保持された前記電荷を排出する電荷排出部をさらに具備する請求項１記載の固体撮像素子。
  6. 前記電荷排出部は、前記生成電荷転送の前に前記生成電荷保持部に残存する前記電荷を排出するための前記保持電荷転送の期間に非導通の状態になる請求項５記載の固体撮像素子。
  7. 前記生成電荷保持ゲート部は、前記保持電荷転送において前記保持電荷転送部が導通する前に前記制御電圧が印加される請求項１記載の固体撮像素子。
  8. 前記保持電荷転送部は、当該保持電荷転送部を導通させるオン電圧の印加と前記オン電圧とは異なる極性のオフ電圧の印加とが行われる保持電荷転送ゲートをさらに具備する請求項１記載の固体撮像素子。
  9. 前記保持電荷転送部は、前記保持電荷転送の期間の終了の際に前記オン電圧および前記オフ電圧の略中間の電圧が前記保持電荷転送ゲートに印加された後に前記オフ電圧が前記保持電荷転送ゲートに印加される請求項８記載の固体撮像素子。
  10. 前記保持電荷転送部は、略０Ｖの電圧が前記オン電圧および前記オフ電圧の略中間の電圧として前記保持電荷転送ゲートに印加される請求項９記載の固体撮像素子。
  11. 所定の露光期間の露光量に応じた電荷を生成する光電変換部と、
    半導体領域に形成されて前記電荷を保持する生成電荷保持部と、
    前記露光期間の経過後に前記光電変換部と前記生成電荷保持部との間を導通させて前記電荷を前記光電変換部から前記生成電荷保持部に転送する生成電荷転送を行う生成電荷転送部と、
    前記電荷を保持する出力電荷保持部と、
    前記生成電荷保持部と前記出力電荷保持部との間を導通させて前記生成電荷保持部に保持された電荷を前記出力電荷保持部に転送する保持電荷転送を行う保持電荷転送部と、
    前記保持電荷転送の後に前記出力電荷保持部に保持された前記電荷に応じた信号を画像信号として生成する信号生成部と、
    前記生成電荷転送および前記保持電荷転送の期間に前記生成電荷保持部のポテンシャルを制御する電圧である制御電圧を前記生成電荷保持部に印加し、前記生成電荷転送および前記保持電荷転送の期間とは異なる期間に前記制御電圧とは異なる極性の電圧であるバイアス電圧を前記生成電荷保持部に印加し、前記保持電荷転送の期間の終了の際に前記制御電圧および前記バイアス電圧の略中間の電圧を前記生成電荷保持部に印加した後に前記バイアス電圧を印加する生成電荷保持ゲート部と、
    前記生成された信号を処理する処理回路と
    を具備する撮像装置。
JP2016009365A 2016-01-21 2016-01-21 固体撮像素子および撮像装置 Pending JP2017130567A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016009365A JP2017130567A (ja) 2016-01-21 2016-01-21 固体撮像素子および撮像装置
US16/067,316 US10469783B2 (en) 2016-01-21 2016-11-30 Solid-state image sensor and imaging apparatus
PCT/JP2016/085578 WO2017126232A1 (ja) 2016-01-21 2016-11-30 固体撮像素子および撮像装置
US16/587,519 US11032499B2 (en) 2016-01-21 2019-09-30 Solid-state image sensor and imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016009365A JP2017130567A (ja) 2016-01-21 2016-01-21 固体撮像素子および撮像装置

Publications (1)

Publication Number Publication Date
JP2017130567A true JP2017130567A (ja) 2017-07-27

Family

ID=59362672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016009365A Pending JP2017130567A (ja) 2016-01-21 2016-01-21 固体撮像素子および撮像装置

Country Status (3)

Country Link
US (2) US10469783B2 (ja)
JP (1) JP2017130567A (ja)
WO (1) WO2017126232A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019146249A1 (ja) * 2018-01-29 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
CN111064911A (zh) * 2018-10-17 2020-04-24 意法半导体(克洛尔2)公司 全局快门成像器装置
US11297252B2 (en) 2018-05-23 2022-04-05 Sony Corporation Signal processing apparatus and signal processing method, and imaging device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017130567A (ja) * 2016-01-21 2017-07-27 ソニー株式会社 固体撮像素子および撮像装置
JP6485725B1 (ja) * 2017-09-14 2019-03-20 パナソニックＩｐマネジメント株式会社 固体撮像装置、及びそれを備える撮像装置
US20200099878A1 (en) * 2018-09-25 2020-03-26 Omnivision Technologies, Inc. Cmos image sensor with multiple stage transfer gate
JP2021010147A (ja) * 2019-07-03 2021-01-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2023123881A (ja) * 2020-07-09 2023-09-06 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
EP3952289A1 (en) * 2020-08-06 2022-02-09 Gpixel NV Pixel and global shutter image sensor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696545B2 (en) 2006-08-29 2010-04-13 Micron Technology, Inc. Skimmed charge capture and charge packet removal for increased effective pixel photosensor full well capacity
JP5671830B2 (ja) * 2010-03-31 2015-02-18 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP5673063B2 (ja) * 2010-12-15 2015-02-18 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
JP2015023250A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 固体撮像素子及びその駆動方法、並びに電子機器
JP6141160B2 (ja) 2013-09-25 2017-06-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその動作方法、並びに電子機器およびその動作方法
JP2017130567A (ja) * 2016-01-21 2017-07-27 ソニー株式会社 固体撮像素子および撮像装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019146249A1 (ja) * 2018-01-29 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
US11417696B2 (en) 2018-01-29 2022-08-16 Sony Semiconductor Solutions Corporation Imaging element comprising polarization unit with a conductive member as an electrode for a charge holder
US11297252B2 (en) 2018-05-23 2022-04-05 Sony Corporation Signal processing apparatus and signal processing method, and imaging device
CN111064911A (zh) * 2018-10-17 2020-04-24 意法半导体(克洛尔2)公司 全局快门成像器装置
CN111064911B (zh) * 2018-10-17 2023-01-13 意法半导体(克洛尔2)公司 全局快门成像器装置

Also Published As

Publication number Publication date
US20200029037A1 (en) 2020-01-23
US20190014278A1 (en) 2019-01-10
WO2017126232A1 (ja) 2017-07-27
US11032499B2 (en) 2021-06-08
US10469783B2 (en) 2019-11-05

Similar Documents

Publication Publication Date Title
WO2017126232A1 (ja) 固体撮像素子および撮像装置
JP5235774B2 (ja) 固体撮像装置
JP5995457B2 (ja) 撮像装置、撮像システム、および撮像装置の駆動方法。
US20190326338A1 (en) Solid state image sensor and electronic device
TWI628957B (zh) 固態影像拾取裝置、其驅動方法以及電子設備
US20240128286A1 (en) Solid-state image pickup device and image pickup apparatus
JP6238558B2 (ja) 撮像装置、および、撮像システム。
JP2016021606A (ja) 固体撮像装置および固体撮像装置の制御方法
WO2015170533A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP6391302B2 (ja) 撮像装置、および、撮像システム
JP6385187B2 (ja) 光電変換装置、光電変換システム
JP6593435B2 (ja) 固体撮像装置および固体撮像装置の駆動方法
WO2022145254A1 (ja) 撮像素子及び撮像装置
JP6703053B2 (ja) 光電変換装置、光電変換システム
JP2023039820A (ja) 撮像素子及び撮像装置