JP6385187B2 - 光電変換装置、光電変換システム - Google Patents

光電変換装置、光電変換システム Download PDF

Info

Publication number
JP6385187B2
JP6385187B2 JP2014156783A JP2014156783A JP6385187B2 JP 6385187 B2 JP6385187 B2 JP 6385187B2 JP 2014156783 A JP2014156783 A JP 2014156783A JP 2014156783 A JP2014156783 A JP 2014156783A JP 6385187 B2 JP6385187 B2 JP 6385187B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
signal
potential
unit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014156783A
Other languages
English (en)
Other versions
JP2016034101A5 (ja
JP2016034101A (ja
Inventor
橋本　誠二
誠二 橋本
高橋　秀和
秀和 高橋
篤 古林
篤 古林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014156783A priority Critical patent/JP6385187B2/ja
Priority to EP15176840.5A priority patent/EP2981069B1/en
Priority to US14/812,963 priority patent/US10091444B2/en
Priority to CN201510462803.3A priority patent/CN105323509B/zh
Publication of JP2016034101A publication Critical patent/JP2016034101A/ja
Publication of JP2016034101A5 publication Critical patent/JP2016034101A5/ja
Application granted granted Critical
Publication of JP6385187B2 publication Critical patent/JP6385187B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14667—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035218—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum dots
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Description

本発明は、光電変換装置、光電変換システムに関する。
特許文献１には、光電変換部と、容量素子と、転送トランジスタと、アンプとを有する光電変換装置が記載されている。光電変換部は、第１の電極と、第１の電極に対して基板側に設けられた第２の電極と、第１の電極および第２の電極の間に配された光電変換層とを有する。そして、容量素子は、第２の電極から出力された信号を蓄積する。転送トランジスタは、容量素子が蓄積した信号を、アンプに出力する。
特開２００２−３５０５５１号公報
特許文献１の光電変換装置では、１つの光電変換部に対し１つの容量素子を設けていた。よって、光電変換装置の回路面積が増加する課題があった。
本発明は上記の課題を鑑みて為されたものであり、一の態様は、複数の光電変換部と、増幅部と、を有する光電変換装置において、前記複数の光電変換部の各々は、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極の間に配された、信号電荷を蓄積する光電変換層と、前記光電変換層および前記第２の電極の間に配された絶縁層と、を含み、前記増幅部に、前記複数の光電変換部の各々が蓄積した前記信号電荷に基づく光信号が出力され、前記増幅部は、前記光信号に基づく信号を出力し、さらに前記光電変換装置は、第１のノードと第２のノードとを有する容量素子を有し、前記第１のノードは、前記複数の光電変換部の各々の前記第２の電極と、前記増幅部とに電気的に接続され、前記第２のノードに、互いに値の異なる複数の電位が選択的に供給されることを特徴とする光電変換装置である。
本発明により、光電変換装置の回路面積を低減することができる。
光電変換装置の構成の一例を示した図 光電変換部の動作の一例を示した図 光電変換装置の動作の一例を示した図 光電変換装置の動作の一例を示した図 容量駆動部の構成の一例を示した図 光電変換装置の動作の一例を示した図 光電変換装置の動作の一例を示した図 光電変換装置の構成の一例を示した図 光電変換システムの構成の一例を示した図
以下、図面を参照しながら、各実施例の光電変換装置を説明する。
（実施例１）
図１は、本発明の光電変換装置の構成の一例を示した図である。
図１に示した光電変換装置１０は、画素セル１０００、容量駆動部１２、垂直信号線１７、電流源１８、列増幅部１９を有する。また、光電変換装置１０は、電源部３０ａ、電源部３０ｂを有する。
画素セル１０００は、単位画素１０ａ、単位画素１０ｂ、リセット部１４、画素出力部１６を有する。
単位画素１０ａは、光電変換部１０１ａと転送トランジスタ１５ａとを有する。また、単位画素１０ｂは、光電変換部１０１ｂと転送トランジスタ１５ｂとを有する。光電変換部１０１ａは、第１の電極２０１、ブロッキング層２０３、光電変換層２０５、絶縁層２０７、第２の電極２０９を有する。ブロッキング層２０３は第１の電極２０１と光電変換層２０５との間に設けられており、光電変換層２０５はブロッキング層２０３と絶縁層２０７との間に設けられている。また、絶縁層２０７は、光電変換層２０５と第２の電極２０９との間に設けられている。光電変換部１０１ｂは、光電変換部１０１ａと同様の構成を用いることができる。以下の説明では、光電変換部１０１ａに関して説明する。と同じである。転送トランジスタ１５ａ、１５ｂの各々は、複数の光電変換部１０１ａ、１０１ｂの各々に対応して設けられている。転送トランジスタ１５ａ、１５ｂの各々は、複数の光電変換部１０１ａ、１０１ｂの各々の光信号を、増幅部である増幅トランジスタ１６ａに転送する転送部である。
第１の電極２０１は、光電変換層２０５が感度を有する波長域の光の透過率の高い導電部材で構成される。例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などのインジウム、および／またはスズを含む化合物や、ＺｎＯなどの化合物が、第１の電極２０１の材料として用いられる。これにより、本実施例の光電変換層２０５は、銅などの不透明の電極を第１の電極２０１として用いる場合に比して、より多くの光を取り込むことができる。他の例として、本実施例の第１の電極２０１は、所定の量の光が透過する程度の薄さを有するポリシリコンや金属で形成されていても良い。
ブロッキング層２０３は、光電変換層２０５が蓄積する信号電荷と同じ極性の電荷が第１の電極２０１から光電変換層２０５に注入されることを低減する。光電変換層２０５は、第１の電極２０１に印加される電位Ｖｓと、第２の電極２０９の電位との電位差によって空乏化する。また第１の電極２０１に印加される電位Ｖｓと第２の電極２０９の電位との関係に応じて、光電変換層２０５のポテンシャルの傾きが反転する。このような構成により、光電変換層２０５は、信号電荷の蓄積、および、蓄積された信号電荷の排出を行うことができる。光電変換部１０１ａの動作については後述する。
尚、本実施例において、第１の電極２０１に供給される電源電圧は、電源部３０ａ、３０ｂから供給される電位Ｖｓである。
光電変換層２０５は、真性のアモルファスシリコン（以下、ａ−Ｓｉ）、低濃度のＰ型のａ−Ｓｉ、低濃度のＮ型のａ−Ｓｉなどで形成される。あるいは、光電変換層２０５は、化合物半導体で形成されてもよい。例えば、ＢＮ、ＧａＡｓ、ＧａＰ、ＡｌＳｂ、ＧａＡｌＡｓＰなどのＩＩＩ−Ｖ族化合物半導体、ＣｄＳｅ、ＺｎＳ、ＨｄＴｅなどのＩＩ−ＶＩ族化合物半導体、ＰｂＳ、ＰｂＴｅ、ＣｕＯなどのＩＶ−ＶＩ族化合物半導体が挙げられる。あるいは、光電変換層２０５は、有機材料で形成されてもよい。例えば、フラーレン、クマリン６（Ｃ６）、ローダミン６Ｇ（Ｒ６Ｇ）、亜鉛フタロシアニン（ＺｎＰｃ）、キナクリドン、フタロシアニン系化合物、ナフタロシアニン系化合物などを用いることができる。さらに、光電変換層２０５は、上述の化合物半導体を含んで構成された量子ドット膜を用いることができる。
光電変換層２０５が半導体で構成される場合、当該半導体の不純物濃度が低いか、あるいは、当該半導体は真性であるとよい。このような構成によれば、光電変換層２０５に空乏層を十分に広げることができるため、高感度化、ノイズ低減などの効果を得ることができる。
ブロッキング層２０３には、光電変換層２０５に用いられる半導体と同じ材料であって、光電変換層２０５に用いられる半導体よりも不純物濃度の高いＮ型あるいはＰ型の半導体を用いることができる。例えば、光電変換層２０５にａ−Ｓｉが用いられる場合、ブロッキング層２０３に不純物がドープされたＮ型のａ−Ｓｉ、あるいは、不純物がドープされたＰ型のａ−Ｓｉが用いられる。不純物濃度の違いによりフェルミ準位の位置が異なるため、ブロッキング層２０３は、電子およびホールのうち一方に対してのみ、ポテンシャルバリアとして機能する。
光電変換層２０５が量子ドット膜を含む場合には、量子ドット膜に用いられる半導体と同じ材料であって、量子ドット膜の導電型とは逆の導電型のブロッキング層２０３を設ければよい。例えば、量子ドット膜がＰ型のＰｂＳである場合には、ブロッキング層２０３はＮ型のＰｂＳとすれば良い。また、量子ドット膜と同じ材料で、同じ導電型のブロッキング層２０３であっても、不純物濃度を量子ドット膜とブロッキング層２０３とで異ならせればよい。
もしくは、光電変換層２０５とは異なる材料でブロッキング層２０３を構成することができる。このような構成によれば、ヘテロ接合が形成される。材料の違いによりバンドギャップが異なるため、電子およびホールのうち一方に対してのみ、ポテンシャルバリアを形成することができる。光電変換層２０５が量子ドット膜を含む場合には、例えば量子ドット膜としてＰｂＳを用い、ブロッキング層２０３にＺｎＯを用いるようにしても良い。
光電変換層２０５と第２の電極２０９との間には、絶縁層２０７が配される。例えば絶縁層２０７の材料として、アモルファス酸化シリコン（以下、ａ−ＳｉＯ）、アモルファス窒化シリコン（ａ−ＳｉＮ）、有機材料が用いられる。絶縁層２０７の厚さは、トンネル効果により信号電荷が透過しない程度の厚さとするとよい。このような構成にすることで、リーク電流を低減できるため、ノイズを低減することができる。具体的には、絶縁層２０７の厚さは５０ｎｍ以上とするとよい。
ブロッキング層２０３、光電変換層２０５、および、絶縁層２０７にアモルファス膜を用いる場合は、水素化処理を行い、水素でダングリングボンドを終端してもよい。このような構成により、ノイズを低減することができる。
第２の電極２０９は金属などの導電部材で構成される。第２の電極２０９には、配線を構成する導電部材、あるいは、外部と接続するためのパッド電極を構成する導電部材と同じ材料が用いられる。このような構成によれば、本実施例の光電変換部１０１ａは、第２の電極２０９と、配線を構成する導電部材、あるいは、パッド電極とを同時に形成することができる。したがって、本実施例の光電変換部１０１ａは、第２の電極２０９を、配線を構成する導電部材あるいはパッド電極と異なる材料とした場合に比して、簡略化した製造プロセスで製造することができる。
光電変換部１０１ａの第１の電極２０１は電源部３０ａと電気的に接続されている。電源部３０ａは、第１の電極２０１に電位Ｖｓを供給する。光電変換部１０１ｂの第１の電極は電源部３０ｂと電気的に接続されている。電源部３０ｂは、光電変換部１０１ｂの第１の電極に電位Ｖｓを供給する。
転送トランジスタ１５ａは、光電変換部１０１ａの第２の電極２０９と電気的に接続されている。また、転送トランジスタ１５ｂは、光電変換部１０１ｂの第２の電極と電気的に接続されている。転送トランジスタ１５ａのゲートには、不図示の垂直走査回路から信号φＴ１が入力される。また、転送トランジスタ１５ｂのゲートには、不図示の垂直走査回路から信号φＴ２が入力される。
リセット部１４は、リセットトランジスタ１４ａを有する。リセットトランジスタ１４ａは、ソースとドレインの一方にリセット電位Ｖｒｅｓが供給され、ソースとドレインの他方がノードＦＤに電気的に接続されている。リセット電位Ｖｒｅｓは、電位Ｖｓよりも小さい電位である。本実施例では、電位Ｖｓは５Ｖ、リセット電位Ｖｒｅｓは２Ｖとする。また、リセットトランジスタ１４ａのゲートには、不図示の垂直走査回路から信号φＲＥＳが入力される。
容量駆動部１２は、バッファ回路１２ａと容量素子１２ｂとを有する。容量素子１２ｂの一方のノードである第１のノードは、ノードＦＤに電気的に接続されている。さらに言えば、容量素子１２ｂの第１のノードは、転送部である転送トランジスタ１５ａ、１５ｂのそれぞれを介して、光電変換部１０１ａ、１０１ｂのそれぞれに対して共通に電気的に接続されている。容量素子１２ｂの他方のノードである第２のノードは、バッファ回路１２ａに電気的に接続されている。バッファ回路１２ａには、垂直走査回路とは別に設けられた不図示のタイミングジェネレータから信号φＶｐが入力される。バッファ回路１２ａは、信号φＶｐの電位をバッファした電位を、容量素子１２ｂに供給する。この不図示のタイミングジェネレータは、電位の異なる信号φＶｐを、バッファ回路１２ａを介して、容量素子１２ｂに供給する電位供給部である。
ノードＦＤには容量素子１２ｂが電気的に接続される。容量素子１２ｂは、例えば、互いに対向する２つの電極を含む。２つの電極はポリシリコンや金属などの材料で構成される。あるいは、容量素子１２ｂは、半導体領域と当該半導体領域の上に配されたポリシリコン電極とを含んで構成される。ノードＦＤに容量素子１２ｂが接続される構成によれば、光信号を光電変換部１０１ａから読み出すときにノイズを低減することができる。このノイズ低減の動作について説明する。
本実施例の光電変換装置では、ノードＦＤの電位の制御を行う。光電変換部１０１ａの第２の電極２０９の電位は、ノードＦＤの容量値（増幅トランジスタ１６ａのゲート容量）と、第１の電極２０１と第２の電極２０９との間の容量成分の容量値（以下、光電変換部１０１ａの容量値とする）との比に応じて変化する。これは、ノードＦＤと光電変換部１０１ａとを、直列に接続された２つの容量として見なすことができるからである。
本実施例の光電変換装置では、ノードＦＤの電位の制御を行う。光電変換部１０１ａの第２の電極２０９の電位は、容量素子１２ｂと、ノードＦＤで接続された増幅トランジスタ１６ａのゲート容量と、第１の電極２０１と第２の電極２０９との間の容量成分の容量値（以下、光電変換部１０１ａの容量値とする）との合成容量との比に応じて変化する。これは、容量素子１２ｂと合成容量とを、直列に接続された２つの容量として見なすことができるからである。
本実施例の光電変換装置では、容量素子１２ｂの容量値が大きいほど、信号φＶｐを変化させた時の第２の電極２０９の電位の変化量が大きくなる。
本実施例によれば、ノードＦＤに容量素子１２ｂが電気的に接続される。容量素子１２ｂの、信号φＶｐの電位が入力されるノードと、ノードＦＤとは、電気的に分離されている。
したがって、光電変換部１０１ａから光信号を読み出すために第２の電極２０９の電位を制御した際に、第１の電極２０１と第２の電極２０９との間に大きな電位差を印加することができる。これにより、本実施例の光電変換装置は、光電変換層２０５を容易に空乏化することができる。これにより、光電変換部１０１ａの入射光に対する感度が向上する。また、光電変換層２０５の入射光に基づく信号電荷の蓄積開始時の電位を略一定の電位とすることによって、光信号に含まれるノイズを低減することができる。
画素出力部１６は、増幅トランジスタ１６ａと、選択トランジスタ１６ｂとを有する。増幅トランジスタ１６ａのゲートは、ノードＦＤに電気的に接続されている。また、増幅トランジスタ１６ａのソースとドレインの一方には、電位Ｖｄｄが入力され、ソースとドレインの他方は、選択トランジスタ１６ｂのソースとドレインの一方に電気的に接続されている。選択トランジスタ１６ｂのソースとドレインの他方は、垂直信号線１７に電気的に接続されている。また、選択トランジスタ１６ｂのゲートには、不図示の垂直走査回路から信号φＳＥＬが入力される。増幅部である増幅トランジスタ１６ａは、第２の電極２０９から出力される信号を増幅した信号を出力する。
電流源１８は、垂直信号線１７を介して、選択トランジスタ１６ｂと電気的に接続されている。選択トランジスタ１６ｂがオンすると、増幅トランジスタ１６ａと電流源１８とによってソースフォロワ回路が構成される。
列増幅部１９の入力ノードは垂直信号線１７に電気的に接続されている。列増幅部１９の出力ノードは、不図示の信号保持部に電気的に接続されている。不図示の信号保持部は、不図示の出力部に電気的に接続されている。この不図示の出力部が出力する信号が、光電変換装置が、光電変換装置の外部に出力する信号である。
図１に示した光電変換装置は、複数の光電変換部である光電変換部１０１ａと光電変換部１０１ｂに対して、１つの容量素子１２ｂと、１つの増幅トランジスタ１６ａとが設けられている。つまり、１つの容量素子１２ｂおよび１つの増幅トランジスタ１６ａは、光電変換部１０１ａと光電変換部１０１ｂで共有されている。
図１では、１つの画素セル１０００のみを示しているが、実際には複数の画素セルが、数千行、数千列に渡って配列されている。また、垂直信号線１７、電流源１８、列増幅部１９のそれぞれは、複数の画素セル１０００が配列された列に対応して、それぞれが複数列設けられている。複数の画素セル１０００は、画素領域に設けられている。また、列増幅部１９は、画素領域の外部に設けられた周辺回路領域に設けられている。周辺回路領域は、例えば、複数の光電変換部１０１に対して共通に設けられた第１の電極２０１の正射影の外部の領域である。
次に、本実施例における光電変換部１０１ａの動作について説明する。図２（ａ）〜（ｄ）のそれぞれは、光電変換部１０１ａにおけるエネルギーバンドを模式的に示している。図２（ａ）〜（ｄ）のそれぞれには、第１の電極２０１、ブロッキング層２０３、光電変換層２０５、絶縁層２０７、第２の電極２０９のエネルギーバンドが示されている。図２の縦軸は電子に対するポテンシャルを表している。図２の上に行くほど、電子に対するポテンシャルが高い。したがって、図２の下に行くほど、電位は低くなる。第１の電極２０１、および、第２の電極２０９については、フェルミ準位が示されている。ブロッキング層２０３、および、光電変換層２０５については、伝導帯のエネルギー準位と価電子帯のエネルギー準位との間のバンドギャップが示されている。
光電変換部１０１ａの動作としては、以下のステップ（１）〜（５）が繰り返し行われる。（１）増幅部の入力ノードのリセット、（２）ノイズ信号の読み出し、（３）光電変換部からの信号電荷の転送、（４）光信号の読み出し、（５）信号電荷の蓄積。以下、それぞれのステップについて説明する。
図２（ａ）は、ステップ（１）からステップ（２）における光電変換部１０１ａの状態を示している。第１の電極２０１には、電位Ｖｓが供給されている。第１の電位Ｖｓは、例えば、３Ｖである。光電変換層２０５には、露光期間中に生じた信号電荷として、白丸で示されたホールが蓄積されている。蓄積されたホールの量に応じて、光電変換層２０５の絶縁層２０７側の表面ポテンシャルは変化する。また、バッファ回路１２ａは第１の電位Ｖｄ１を容量素子１２ｂに供給している。第１の電位Ｖｄ１は、例えば、０Ｖである。
この状態でリセットトランジスタ１４ａをオンする。これにより、第２の電極２０９を含むノード、つまり、ノードＦＤの電位がリセット電位Ｖｒｅｓにリセットされる。リセット電位Ｖｒｅｓは、例えば、１Ｖである。ノードＦＤは増幅トランジスタ１６ａのゲートに接続されているため、ノードＦＤは増幅部の入力ノードである。そのため、増幅部の入力ノードのリセットが行われる。
その後、リセットトランジスタ１４ａをオフする。これにより、ノードＦＤが電気的にフローティングになる。このときリセットトランジスタ１４ａによるリセットノイズ（図２のノイズｋＴＣ１）が発生しうる。このとき、信号電荷のホールは、光電変換層２０５に蓄積されたままである。
選択トランジスタ１０５がオンすることにより、増幅トランジスタ１６ａがリセットノイズを含むノイズ信号を出力する。
図２（ｂ）および（ｃ）は、ステップ（３）における光電変換部１０１ａの状態を示している。まず、バッファ回路１２ａは第２の電位Ｖｄ２を容量素子１２ｂに供給する。信号電荷としてホールを用いているため、第２の電位Ｖｄ２は第１の電位Ｖｄ１より高い電位である。第２の電位Ｖｄ２は、例えば、５Ｖである。
このとき、第２の電極２０９（ノードＦＤ）の電位は、バッファ回路１２ａが供給する電位の変化と同じ方向に向かって変化する。第２の電極２０９の電位の変化量ｄＶＢは、ノードＦＤに電気的に接続された容量素子１２ｂの容量値Ｃ１と、光電変換部１０１ａの容量値Ｃ２との比に応じて決まる。ｄＶＢは、
ｄＶＢ＝（Ｖｄ２−Ｖｄ１）×Ｃ１／（Ｃ１＋Ｃ２） ・・・（１）
と表される。以下の説明では、説明を簡単にするため、容量値Ｃ１と容量値Ｃ２とが等しいとする。従って、変化量ｄＶＢは、
ｄＶＢ＝（Ｖｄ２−Ｖｄ１）×（１／２） ・・・（２）
と表される。尚、本実施例では、光電変換部１０１ｂの容量値もまた、光電変換部１０１ｂの容量値Ｃ２と等しいとする。
本実施例では、第２の電極２０９の電位の変化量ｄＶＢが、第１の電極２０９の電位Ｖｓとリセット電位Ｖｒｅｓの差（Ｖｓ−Ｖｒｅｓ）よりも十分に大きい。そのため、第２の電極２０９のポテンシャルは、第１の電極２０１のポテンシャルよりも低くなり、光電変換層２０５のポテンシャルの傾きが反転する。これにより、黒丸で示された電子が第１の電極２０９から光電変換層２０５へ注入される。また、信号電荷として光電変換層２０５に蓄積されたホールの一部または全部が、ブロッキング層２０３の方へ移動する。移動したホールは、ブロッキング層２０３の多数キャリアと再結合して消滅する。その結果、光電変換層２０５のホールが光電変換層２０５から排出される。光電変換層２０５の全体が空乏化する場合には、信号電荷として蓄積されたホールの全部が排出される。
次に、図２（ｃ）に示される状態においては、バッファ回路１２ａは、第１の電位Ｖｄ１を容量素子１２ｂに供給する。これにより、光電変換層２０５のポテンシャルの傾きが再び反転する。そのため、図２（ｂ）の状態の時に光電変換層２０５に注入されていた電子は、光電変換層２０５から排出される。一方、ブロッキング層２０３が、第１の電極２０１から光電変換層２０５へのホールの注入を低減している。したがって、ノードＦＤの電位は、リセットされた状態から、消滅したホールの量に応じた電位Ｖｓｉｇだけ変化する。つまり、信号電荷として蓄積されたホールの量に応じた電位ＶｓｉｇがノードＦＤに現れる。蓄積されたホールの量に応じた電位Ｖｓｉｇを、光信号成分と呼ぶ。
ここで、図２（ｃ）に示される状態の時に、選択トランジスタ１６ｂがオンする。これにより、増幅トランジスタ１６ａが光信号を出力する。ステップ（２）で読み出されたノイズ信号と、ステップ（４）で読み出された光信号との差分が、蓄積された信号電荷に応じた電位Ｖｓｉｇに基づく信号である。
図２（ｄ）は、ステップ（５）における光電変換部１０１ａの状態を示している。第１の電極２０１に電位Ｖｓが供給され、ノードＦＤにリセット電位Ｖｒｅｓが供給される。リセット電位Ｖｒｅｓは第１の電極２０１の電位Ｖｓより低いため、光電変換層２０５の電子は第１の電極２０１に排出される。一方、光電変換層２０５のホールは、光電変換層２０５と絶縁層２０７との界面に向かって移動する。しかし、ホールは絶縁層２０７に移動できないため、光電変換層２０５に蓄積される。また、前述の通り、ブロッキング層２０３が、ホールが光電変換層２０５に注入されることを低減する。したがって、この状態で光電変換層２０５に光が入射すると、光電変換によって生じた電子ホール対のうち、ホールのみが信号電荷として光電変換層２０５に蓄積される。電位Ｖｃｈは、光電変換層２０５において蓄積されたホールに基づいて、第２の電極２０９の変化する電位である。
信号電荷が電子の場合、第２の電位Ｖｄ２は第１の電位Ｖｄ１より低い電位とすればよい。また、ブロッキング層２０３の導電型を、本実施例のブロッキング層２０３とは反対の導電型とすれば良い。そのため、図２（ａ）〜（ｄ）でのポテンシャルの傾きが反転する。それ以外の動作は同じである。
次に、図３を参照しながら、図１に示した光電変換装置のタイミングチャートを説明する。
図３（ａ）は、光電変換部１０１ａおよび光電変換部１０１ｂのそれぞれからノードＦＤに、信号を個別に出力させる動作を示している。一方、図３（ｂ）は、光電変換部１０１ａおよび光電変換部１０１ｂのそれぞれが生成した光信号同士を加算した信号が、ノードＦＤに出力される動作を示している。図３（ａ）、図３（ｂ）に示した各信号は、図１に示した各信号と対応している。図３（ａ）、図３（ｂ）に示した信号φＳ／Ｈは、不図示のタイミングジェネレータが、列増幅部１９の後段に設けられた、不図示の信号保持部のサンプリング動作を制御する信号である。信号保持部は、信号φＳ／Ｈの信号レベルがＨｉレベル（以下、Ｈｉとする）からＬｏレベル（以下、Ｌｏとする）に変化した時に、列増幅部１９が出力する信号を保持する。
まず、図３（ａ）に示した動作を説明する。図３（ａ）に示した、期間Ｔ０−１における動作が、光電変換部１０１ａに関わる動作である。また期間Ｔ０−２における動作が、光電変換部１０１ｂに関わる動作である。
時刻ｔ１に、不図示の垂直走査回路は、信号φＲＥＳと信号φＴ１のそれぞれの信号レベルを、Ｌｏレベル（以下、Ｌｏと表記する）からＨｉレベル（以下、Ｈｉと表記する）にする。Ｈｉの信号φＲＥＳがゲートに入力されたリセットトランジスタ１４ａは、オンする。これにより、ノードＦＤの電位が、電位Ｖｄ１にリセットされる。また、Ｈｉの信号φＴ１がゲートに入力された転送トランジスタ１５ａがオンする。これにより、光電変換部１０１ａの第２の電極２０９とノードＦＤとの間の電気的経路が非導通状態から導通状態になるため、第２の電極２０９の電位は、電位Ｖｄ１にリセットされる。また、垂直走査回路は信号φＳＥＬをＨｉとする。これにより、選択トランジスタ１６ｂがオンとなる。したがって、増幅トランジスタ１６ａは、ノードＦＤの電位に基づく信号を垂直信号線１７に出力する。
時刻ｔ２に、不図示の垂直走査回路は、信号φＲＥＳをＨｉからＬｏにする。これにより、ノードＦＤのリセットが解除される。この時刻ｔ１から時刻ｔ２までの期間Ｔ１−１の動作が、上述したステップ（２）に対応する動作である。
その後、不図示のタイミングジェネレータは、信号φＳ／Ｈの信号レベルをＬｏからＨｉにし、その後再び、Ｌｏとする。信号保持部は、この信号φＳ／Ｈの信号レベルがＨｉからＬｏに変化した時に列増幅部１９が出力する信号を保持する。この時に、列増幅部１９が出力する信号は、ノイズ信号である。この動作は、上述したステップ（２）に対応する。図３（ａ）では、信号保持部のノイズ信号の保持に関わる動作をＮと表記している。
尚、時刻ｔ３に達するまでの期間においては、バッファ回路１２ａは、Ｌｏの信号φＶｐに基づいて、第１の電位Ｖｄ１を容量素子１２ｂに供給している。Ｌｏの信号φＶｐは、本実施例では０Ｖとする。バッファ回路１２ａは、０Ｖである第１の電位Ｖｄ１を、容量素子１２ｂに供給している。
時刻ｔ３に、タイミングジェネレータは信号φＶｐの信号レベルをＬｏである０ＶからＨｉである１０Ｖにする。また、Ｈｉの信号φＶｐに基づいて、バッファ回路１２ａは、１０Ｖである第２の電位Ｖｄ２を容量素子１２ｂに供給する。第２の電極２０９の電位の変化量ｄＶＢは、上記の（２）式により、ｄＶＢ＝（１０−０）×（１／２）＝５（Ｖ）となる。従って、第２の電極２０９の電位は、リセット電位Ｖｒｅｓに対して５Ｖが印加された電位となる。
Ｈｉの信号φＶｐが入力されることにより、図２（ｂ）に示したように、光電変換層２０５のホールがリフレッシュされる。その後、タイミングジェネレータが信号φＶｐをＬｏとする。これにより、図２（ｃ）に示したように、第２の電極２０９に光信号が出力される。この動作は、上述したステップ（３）に対応する。転送トランジスタ１５ａはオンしているため、光電変換部１０１ａの第２の電極２０９と増幅トランジスタ１６ａとの間の電気的経路は導通状態となっている。よって、増幅トランジスタ１６ａは、光信号に基づく信号を、垂直信号線１７に出力する。この動作は、上述したステップ（４）に対応する。列増幅部１９は、増幅トランジスタ１６ａが出力した光信号に基づく信号を増幅した信号（以下、増幅光信号と表記する）を出力する。
その後、タイミングジェネレータは、信号φＳ／ＨをＨｉとした後、Ｌｏとする。これにより、信号保持部は、列増幅部１９が出力した増幅光信号を保持する。図３（ａ）では、信号保持部の増幅光信号の保持に関わる動作をＳと表記している。
次に、時刻ｔ５から時刻ｔ６の期間において、光電変換部１０１ａの下部電極の残留電荷をリセットする。これにより、光電変換部１０１ａは、図２（ｄ）に示したように、光に基づく信号電荷の蓄積を再び行う準備が整う。この動作は、ステップ（５）の動作を行うための準備の動作である。
時刻ｔ６に、垂直走査回路は、信号φＴ１をＬｏとする。また、垂直走査回路は、信号φＳＥＬをＬｏとする。これにより、選択トランジスタ１６ｂがオフとなる。これにより、光電変換部１０１ａが蓄積した信号電荷に基づく信号の垂直信号線１７への出力が終了する。
信号保持部が保持した、ノイズ信号と増幅光信号との差を得ることにより、増幅光信号に含まれるノイズ成分を低減した信号を得ることができる。
その後、光電変換部１０１ｂにおいても、光電変換部１０１ａを用いて行った動作と同じ動作を行うことによって、光電変換部１０１ｂが蓄積した信号電荷に基づく信号が垂直信号線１７に出力される。
次に、図３（ｂ）に示した動作を説明する。以下の説明では図３（ａ）を参照しながら説明した動作とは異なる点を中心に説明する。図３（ｂ）に示した動作は、光電変換部１０１ａと光電変換部１０１ｂのそれぞれの光信号をノードＦＤで加算する動作である。
時刻ｔ１０に、垂直走査回路は、信号φＴ１、信号φＴ２の両方の信号レベルを、ＬｏからＨｉにする。これにより、転送トランジスタ１５ａ、転送トランジスタ１５ｂの両方がオンする。また、信号φＲＥＳをＨｉとする。これにより、光電変換部１０１ａ、光電変換部１０１ｂの両方の第２の電極２０９の電位と、ノードＦＤの電位がそれぞれリセット電位Ｖｒｅｓに基づいてリセットされる。
時刻ｔ１１に、垂直走査回路は信号φＲＥＳをＬｏとする。
その後、タイミングジェネレータは、信号φＳ／ＨをＨｉとした後にＬｏとする。これにより、信号保持部はノイズ信号を保持する。
時刻ｔ１２に、タイミングジェネレータは、信号φＶｐの信号レベルをＬｏである０Ｖから、Ｈｉである１５Ｖにする。ここで、Ｈｉの信号φＶｐの信号レベルを１５Ｖとしている点について説明する。上記の（１）式で表した第２の電極２０９の電位の変化量ｄＶＢは、図３（ｂ）に示した動作では、光電変換部１０１ｂの容量値をＣ３とすると、
ｄＶＢ＝（Ｖｄ２−Ｖｄ１）×Ｃ１／（Ｃ１＋Ｃ２＋Ｃ３） ・・・（３）
となる。本実施例では、上述の通り、Ｃ１＝Ｃ２＝Ｃ３としているため、（３）式は、
ｄＶＢ＝（Ｖｄ２−Ｖｄ１）×（１／３） ・・・（４）
と書き換えられる。光電変換部１０１ａおよび光電変換部１０１ｂのそれぞれの第２の電極２０９の電位の変化量ｄＶＢを、図３（ａ）の動作と同じく５Ｖとするためには、Ｖｄ１＝０（Ｖ）であるため、Ｖｄ２＝１５（Ｖ）となる。よって、信号φＶｐを１５Ｖとしている。図３（ａ）のように、光電変換部１０１ａ、光電変換部１０１ｂから個別に光信号を読み出す場合に対して、信号φＶｐのＨｉの信号レベルは、３／２倍となる。
信号φＶｐをＨｉからＬｏとする。また、転送トランジスタ１５ａ、１５ｂは共にオンしているため、光電変換部１０１ａ、１０１ｂの第２の電極２０９と増幅トランジスタ１６ａとの間の電気的経路は導通状態である。よって、ノードＦＤには、光電変換部１０１ａと光電変換部１０１ｂのそれぞれの第２の電極２０９から光信号が出力される。ノードＦＤの電位は、光電変換部１０１ａと光電変換部１０１ｂとのそれぞれの光信号同士を加算した信号の電位となる。
その後、タイミングジェネレータは、信号φＳ／ＨをＨｉとした後、Ｌｏとする。これにより、信号保持部は、光電変換部１０１ａと光電変換部１０１ｂとのそれぞれの光信号同士を加算した信号を、増幅トランジスタ１６ａと、列増幅部１９とが順に増幅した信号を保持する。
このように、本実施例の光電変換装置は、図３（ａ）に示した動作では、複数の光電変換部の各々の光信号を個別に読み出すことができる。また、本実施例の光電変換装置は、図３（ｂ）に示した動作では、複数の光電変換部の各々の光信号同士を、増幅部の入力ノードであるノードＦＤで加算した信号を、読み出すことができる。
また、本実施例の光電変換装置は、１つの容量素子１２ｂと、１つの増幅トランジスタ１６ａとを、複数の光電変換部１０１ａ、１０１ｂでシェアしている。これにより、複数の光電変換部１０１ａ、１０１ｂの各々に対して、１つの容量素子１２ｂと、１つの増幅トランジスタ１６ａとを個別に設ける場合に比して、画素セルの回路面積を小さくすることができる。
また、ＲＧＢのカラーフィルタがベイヤー配列で設けられ、各色に対応して複数の光電変換部の各々が設けられている場合がある。この場合には、同じ色のカラーフィルタが配された複数の光電変換部で、１つの容量素子１２ｂと、１つの増幅トランジスタ１６ａとを共有するようにしても良い。
また、信号φＶｐは、タイミングジェネレータからバッファ１２ａを介して容量素子１２ｂに入力されていた。他の例として、図８のように、バッファ１２ａを介さずに、信号φＶｐがタイミングジェネレータから容量素子１２ｂに入力されても良い。
また、本実施例では、１つの増幅トランジスタ１６ａを、複数の光電変換部１０１ａ、１０１ｂでシェアする構成を説明した。他の例として、図８のように、複数の光電変換部１０１ａ、１０１ｂの各々に対し、複数の増幅トランジスタ１６ａの各々が設けられている構成であっても良い。例えば、行列状に複数の画素セル１０００が配列された構成の場合、複数の画素セル１０００の各々が、各々の画素セル１０００が有する光電変換部の数と同じ数の増幅トランジスタ１６を有する。そして、同じ行に属する画素セル１０００で、１つの容量素子１２ａを共有する構成であっても良い。複数の容量素子１２ｂが設けられる構成では、複数のバッファ回路１２ａの各々が複数の容量素子１２ｂの各々に対応して設けられている構成が好ましい。このようにバッファ回路１２ａが容量素子１２ｂに対応して設けられていることにより、電位供給部に掛かる負荷を低減することができる。
本実施例では、２つの光電変換部１０１ａ、１０１ｂが１つの容量素子１２ｂと、１つの増幅トランジスタ１６ａとをシェアする構成を説明した。１つの容量素子１２ｂと１つの増幅トランジスタ１６ａとをシェアする光電変換部は、複数であれば良い。また、ノードＦＤに共通して電気的に接続されている複数の光電変換部１０１において、光信号をノードＦＤに同時に読み出す数が、Ｎ個（Ｎは１以上の整数）の場合に対し、Ｎ個よりも多いＭ個の場合、信号φＶｐのＨｉの信号レベルを大きくする。これは、光電変換部１０１が出力する光信号が、光電変換部１０１が蓄積した信号電荷がホールである場合である。光電変換部１０１が蓄積した信号電荷が電子の場合には、光信号をノードＦＤに同時に読み出す数が、Ｎ個（Ｎは１以上の整数）の場合に対し、Ｎ個よりも多いＭ個の場合、信号φＶｐのＨｉの信号レベルをより小さくする。
また、本実施例の光電変換装置は、図３（ａ）に示した、複数の光電変換部の各々から個別に光信号を読み出す動作と、図３（ｂ）に示した、複数の光電変換部の光信号同士を加算した信号を読み出す動作とを組み合わせても良い。このような動作の一例を、図４に示す。
時刻ｔ２１から時刻ｔ２６までの期間が、ノイズ信号と、光電変換部１０１ａの光信号との読み出しに関わる動作を行う期間である。時刻ｔ２７から時刻ｔ３１までの期間が、光電変換部１０１ａと光電変換部１０１ｂの光信号同士を加算した信号の読み出しに関わる動作を行う期間である。この動作により、信号保持部は、時刻ｔ２６に、光電変換部１０１ａの光信号を、増幅トランジスタ１６ａと列増幅部１９とが増幅した信号であるＡ信号を保持する。また、時刻ｔ２９に、信号保持部は、光電変換部１０１ａと光電変換部１０１ｂの光信号同士を加算した信号を、増幅トランジスタ１６ａと列増幅部１９とが増幅した信号であるＡ＋Ｂ信号を保持する。光電変換装置は、このＡ信号とＡ＋Ｂ信号をそれぞれ、光電変換装置の外部に出力する。
ここで、光電変換装置と、光電変換装置が出力する信号を処理する出力信号処理部とを有する光電変換システムの一例について説明する。光電変換装置の外部に設けられた出力信号処理部は、Ａ＋Ｂ信号からＡ信号を差し引くことによって、Ｂ信号を得ることができる。この出力信号処理部が生成するＢ信号は、光電変換部１０１ｂの光信号を、増幅トランジスタ１６ａと列増幅部１９とが増幅して得られる信号に相当する信号である。光電変換装置が、複数のマイクロレンズが設けられたマイクロレンズアレイをさらに有し、１つのマイクロレンズが、１つの光電変換部１０１ａ、１０１ｂに対して設けられている場合がある。この場合、光電変換装置に光を導く光学系の互いに異なる射出瞳から射出された光が、複数の光電変換部１９１ａ、１０１ｂの各々に入射する。この構成の場合には、出力信号処理部が生成したＢ信号と、光電変換装置が出力したＡ信号とによって、出力信号処理部は、光電変換部１０１ａに入射した光と、光電変換部１０１ｂに入射した光との位相差を検出することができる。これにより、光電変換装置と出力信号処理部とを有する光電変換システムは、位相差検出方式による焦点検出を行うことができる。また、出力信号処理部は、光電変換装置から出力されたＡ＋Ｂ信号を用いて、画像を生成することができる。
尚、本実施例では、光電変換部１０１の信号電荷に基づく光信号を読み出す際に、第２の電極２０９の電位を制御していた。他の例として、本実施例の光電変換装置は、光電変換部１０１の信号電荷に基づく光信号を読み出す際に、第１の電極２０１を制御するようにしても良い。この場合には、本実施例においてバッファ回路１２ａに電気的に接続されていた容量素子１２ｂのノードは、接地電位のように固定された電位が供給されればよい。
尚、本実施例では、画素セル１０００に転送トランジスタ１５が設けられた構成を示したが、転送トランジスタ１５を設けなくとも良い。つまり、容量素子１２ｂの一方のノードである第１のノードが、光電変換部１０１ａ、１０１ｂの第２の電極２０９に直結していてもよい。この場合には、信号φＶｐの信号レベルがＨｉとなる期間に、光信号の出力を行わない光電変換部１０１の第１の電極２０１をフローティング状態にする。一方、光信号の出力を行う光電変換部１０１の第１の電極２０１には電位Ｖｓを供給する。これにより、転送トランジスタ１５が画素セル１０００に設けられていない場合においても、ノードＦＤに共通に電気的に接続された複数の光電変換部１０１から、光信号を選択的に増幅トランジスタ１６ａに読み出すことができる。
尚、本実施例の光電変換部１０１は、ショットキー型の光電変換部であっても良い。
本実施例の光電変換装置は、複数の光電変換部１０ａ、１０ｂと、増幅１６ａと、を有する。複数の光電変換部１０ａ、１０ｂの各々は、第１の電極２０１と、第２の電極２０９と、信号電荷を蓄積する光電変換層２０５と、絶縁層２０７と、を含む。容量素子１２ｂの第１のノードは、複数の光電変換部１０ａ、１０ｂの各々の第２の電極２０９と、増幅部１６ａとに電気的に接続されている。容量素子１２ｂの第２のノードに、互いに値の異なる複数の電位が選択的に入力される。この構成により、複数の光電変換部１２ａ、１２ｂとで容量素子１２ｂをシェアしていることから、１つの光電変換部に対して１つの容量素子１２ｂを有する場合に比して、容量素子１２ｂの数を減らすことができる。本実施例の光電変換装置は、容量素子１２ｂの数を減らせることによって、光電変換装置の回路面積を低減することができる。
（実施例２）
容量駆動部１２の他の例を、図５の構成図と図６（ａ）、図６（ｂ）のタイミング図を参照しながら説明する。
本実施例の容量駆動部１２ｂは、容量素子Ｃ１１と容量素子Ｃ１２に直列に接続したスイッチを並列に構成している。
スイッチはパルスφＣｓｅｌにより制御する。
図６（ａ）は光電変換部１０１ａ、１０１ｂの光信号を個別に読み出す動作を示している。図６（ａ）の動作では、タイミングジェネレータは信号φＣｓｅｌをＬｏとする。これにより、容量素子Ｃ１２を用いず、容量素子Ｃ１１を用いて光電変換部１０１ａ、１０１ｂをそれぞれ個別に駆動する。図６（ａ）に示した動作は、図３（ａ）に示した動作に対し、信号φＣｓｅｌを除いて、同じである。信号φＶｐのＨｉの信号レベルも、図６（ａ）に示した動作では、図３（ａ）と同じ１０Ｖである。
図６（ｂ）は、複数の光電変換部１０１ａ、１０１ｂの光信号同士をノードＦＤで加算した信号を読み出す動作である。
図６（ｂ）の動作ではタイミングジェネレータは、信号φＣｓｅｌをＨｉとする。従って、容量素子Ｃ１１と容量素子Ｃ１２の合成容量で、２つの光電変換部１０１ａ、１０１ｂを駆動する。本実施例では容量素子Ｃ１２の容量値を容量素子Ｃ１１の容量値と同じとする。これにより、Ｈｉの信号φＶｐの信号レベルを、図６（ａ）に示した動作の場合と同じ信号レベルの１０Ｖから変えずに、２つの光電変換部１０１ａ、１０１ｂの第２の電極２０９の電位を、リセット電位Ｖｒｅｓに対して５Ｖ印加した電位とすることができる。本実施例の容量駆動部１２は、複数の光電変換部１０１ａ、１０１ｂの光信号を個別に読み出す場合と、複数の光電変換部１０１ａ、１０１ｂの光信号を加算して読み出す場合とで、信号φＶｐのＨｉの信号レベルを変えずに、動作させることができる。これにより、信号φＶｐを供給する回路の構成を、実施例１の光電変換装置に比して、本実施例の光電変換装置は簡略化することができる。
尚、本実施例の図６（ｂ）の動作では、光信号を加算する光電変換部の数を２つとしていたが、３つ以上の数であっても良い。容量駆動部１２の容量素子Ｃ１１に対して、並列に設けられる容量素子の数は、光電変換装置の動作モードにおいて、光信号を加算する光電変換部の数が最大となるモードでの、光信号を加算する光電変換部の数と同じとするのが良い。
本実施例では、複数の光電変換部１０１ａ、１０１ｂで、１つの増幅部をシェアしている。これにより、複数の光電変換部１０１ａ、１０１ｂの各々に対し、複数の増幅部の各々を設ける構成に比して、本実施例の光電変換装置は画素セルの回路面積を小さくすることができる。
また、本実施例では、容量駆動部１２を、複数の光電変換部１０１ａ、１０１ｂでシェアしている。これにより、容量駆動部１２を、複数の光電変換部１０１ａ、１０１ｂの各々に設ける場合に比して、本実施例の光電変換装置は、画素セル１０００の回路面積を小さくすることができる。
尚、本実施例の光電変換装置においても、複数の光電変換部１０１ａ、１０１ｂの各々に対し、複数の増幅トランジスタ１６の各々が設けられている構成であっても良い。例えば、行列状に複数の画素セル１０００が配列された構成の場合、複数の画素セル１０００の各々が、各々の画素セル１０００が有する光電変換部の数と同じ数の増幅トランジスタ１６を有する。そして、同じ行に属する画素セル１０００で、１つの容量駆動部１２を共有する構成であっても良い。
（実施例３）
本実施例の光電変換装置について、実施例１と異なる点を中心に説明する。
図７は、積層された複数の光電変換部のレイアウトと、複数の光電変換部の光信号の読み出しに関わる素子を示した回路とを合わせて示した図である。本実施例の光電変換装置は、単位セル１０００が設けられた半導体基板に、深さ方向に複数の光電変換部１０１０Ｂ、１０１０Ｇ、１０１０Ｒが積層されている。つまり、本実施例の光電変換装置は、入射光の差し込む側から順に、複数の光電変換部１０１０Ｂ、１０１０Ｇ、１０１０Ｒが設けられている。光電変換部１０１０Ｂは、青色の光に基づく信号電荷を蓄積する。また、光電変換部１０１０Ｇは、緑色の光に基づく信号電荷を蓄積する。また、光電変換部１０１０Ｒは、赤色の光に基づく信号電荷を蓄積する。
光電変換部１０１０Ｂは、第１の電極２０１Ｂ、ブロッキング層２０３Ｂ、光電変換層２０５Ｂ、絶縁層２０７Ｂ、第２の電極２０９Ｂを有する。これらの構成は、実施例１で述べた光電変換部１０１ａの構成と同じである。光電変換部１０１０Ｇと、光電変換部１０１０Ｒのそれぞれは、光電変換部１０１０Ｂと同じ構成を有する。
複数の転送トランジスタ１５Ｂ、１５Ｇ、１５Ｒはそれぞれ順に、複数の光電変換部１０１０Ｂ、１０１０Ｇ、１０１０Ｒのそれぞれに電気的に接続されている。複数の転送トランジスタ１５Ｂ、１５Ｇ、１５Ｒは、ノードＦＤに共通に電気的に接続されている。
容量駆動部１２、リセット部１４、画素出力部１６、垂直信号線１７、電流源１８、列増幅部１９の構成は、実施例１の光電変換装置と同じである。
本実施例の光電変換装置は、３つの光電変換部１０１０Ｂ、１０１０Ｇ、１０１０Ｒが１つの容量駆動部１２をシェアしている。これにより、１つの容量駆動部１２は、３つの光電変換部１０１０Ｂ、１０１０Ｇ、１０１０Ｒのそれぞれを駆動することができる。よって、３つの光電変換部１０１０Ｂ、１０１０Ｇ、１０１０Ｒのそれぞれに対して、１つずつ容量駆動部１２を設ける構成に比して、画素セル１０００の回路面積を小さくすることができる。
（実施例４）
上記の実施例１から実施例３で述べた光電変換装置は種々の光電変換システムに適用可能である。光電変換システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどがあげられる。図９に、光電変換システムの一例としてデジタルスチルカメラに本発明の実施例１から実施例３のいずれかの光電変換装置を適用した光電変換システムの模式図を示す。
図９に例示した光電変換システムは、光電変換装置１５４、レンズの保護のためのバリア１５１、被写体の光学像を光電変換装置１５４に結像させるレンズ１５２及びレンズ１５２を通過する光量を可変にするための絞り１５３を有する。レンズ１５２及び絞り１５３は光電変換装置１５４に光を導く光学系である。また、図９に例示した光電変換システムは光電変換装置１５４より出力される出力信号の処理を行う出力信号処理部１５５を有する。
出力信号処理部１５５は、光電変換装置１５４が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、出力信号処理部１５５はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。
図９に例示した光電変換システムはさらに、画像データを一時的に記憶するためのバッファメモリ部１５６、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１５７を有する。さらに光電変換システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１５９、記録媒体１５９に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１５８を有する。なお、記録媒体１５９は光電変換システムに内蔵されていてもよく、着脱可能であってもよい。
さらに光電変換システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０、光電変換装置１５４と出力信号処理部１５５に各種タイミング信号を出力するタイミング発生部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システムは少なくとも光電変換装置１５４と、光電変換装置１５４から出力された出力信号を処理する出力信号処理部１５５とを有すればよい。以上のように、本実施例の光電変換システムは、光電変換装置１５４を適用して撮像動作を行うことが可能である。
また、出力信号処理部１５５は、実施例１で述べたように、光電変換装置１５４が出力する信号を用いて、位相差の検出を行っても良い。
なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な態様で実施することができる。また、これまで述べた各実施例を種々組み合わせて実施することができる。
１０ 単位画素
１２ 容量駆動部
１２ａ バッファ回路
１２ｂ 容量素子
１４ リセット部
１４ａ リセットトランジスタ
１５ 転送トランジスタ
１６ 画素出力部
１６ａ 増幅トランジスタ
１６ｂ 選択トランジスタ
１７ 垂直信号線
１８ 電流源
１９ 列増幅部
３０ 電源部
１０１ 光電変換部
１０００ 画素セル

Claims (19)

  1. 複数の光電変換部と、増幅部と、を有する画素セルが複数行および複数列に渡って配された光電変換装置において、
    前記複数の光電変換部の各々は、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極の間に配された、信号電荷を蓄積する光電変換層と、前記光電変換層および前記第２の電極の間に配された絶縁層と、を含み、
    前記増幅部に、前記複数の光電変換部の各々が蓄積した前記信号電荷に基づく光信号が出力され、
    前記増幅部は、前記光信号に基づく信号を出力し、
    さらに前記光電変換装置は、第１のノードと第２のノードとを有する容量素子を有し、
    前記第１のノードは、前記複数の光電変換部の各々の前記第２の電極と、前記増幅部とに電気的に接続され、
    前記第２のノードに、互いに値の異なる複数の電位が選択的に供給されることを特徴とする光電変換装置。
  2. 前記画素セルは、複数の転送部をさらに有し、
    前記複数の転送部の各々は、前記複数の光電変換部の各々の前記第２の電極と前記増幅部との間の電気的経路の導通と非導通とを切り替えることを特徴とする請求項１に記載の光電変換装置。
  3. 前記容量素子の容量値が可変であって、
    前記光電変換層から前記信号電荷を排出する時に、前記複数の転送部のうちの一部の転送部のみがオンすることで前記光電変換部と前記増幅部との間の電気的経路が導通している場合には、前記容量素子の容量値は第１の容量値であり、
    前記光電変換層から前記信号電荷を排出する時に、前記複数の転送部が共にオンすることで、前記複数の光電変換部と前記増幅部との間の電気的経路の各々が共に導通している場合には、前記容量素子の容量値は前記第１の容量値よりも大きい第２の容量値であることを特徴とする請求項２に記載の光電変換装置。
  4. 前記複数の光電変換部に対して、１つの前記増幅部が設けられていることを特徴とする請求項１〜３のいずれかに記載の光電変換装置。
  5. 前記第２のノードが、前記複数の電位を供給する電位供給部に電気的に接続されていることを特徴とする請求項１〜４のいずれかに記載の光電変換装置。
  6. 前記光電変換装置は、
    複数の前記容量素子と、
    前記複数の容量素子の各々に各々が対応して設けられ、前記電位供給部から前記複数の容量素子の各々に、各々が前記複数の電位を供給する複数のバッファ回路とを有することを特徴とする請求項５に記載の光電変換装置。
  7. 前記電位供給部が前記第２のノードに第１の電位を供給することによって、前記光電変換層が前記信号電荷を蓄積し、
    前記電位供給部が前記第２のノードに前記第１の電位とは異なる電位を供給することによって、前記光電変換層から前記信号電荷が排出されることを特徴とする請求項５または６に記載の光電変換装置。
  8. 前記複数の光電変換部のうちのＮ個（Ｎは１以上の数）の光電変換部と前記増幅部との間の電気的経路が導通状態にある場合には、前記電位供給部が前記容量素子の前記第２のノードに前記異なる電位の第２の電位を供給することで前記Ｎ個の光電変換部の各々の前記光電変換層から前記信号電荷を排出し、
    前記複数の光電変換部のうちの前記Ｎ個より多い数のＭ個の光電変換部の各々と前記増幅部との間の各々の電気的経路が共に導通状態にある場合には、前記電位供給部が、前記容量素子の前記第２のノードに前記異なる電位の第３の電位を供給することで前記Ｍ個の光電変換部の各々の前記光電変換層から前記信号電荷を排出し、
    前記信号電荷はホールであり、前記第３の電位は前記第２の電位よりも値の大きい電位であることを特徴とする請求項７に記載の光電変換装置。
  9. 前記複数の光電変換部のうちのＮ個（Ｎは１以上の数）の光電変換部と前記増幅部との間の電気的経路が導通状態にある場合には、前記電位供給部が前記容量素子の前記第２のノードに前記異なる電位の第２の電位を供給することで前記Ｎ個の光電変換部の各々の前記光電変換層から前記信号電荷を排出し、
    前記複数の光電変換部のうちの前記Ｎ個より多い数のＭ個の光電変換部の各々と前記増幅部との間の各々の電気的経路が共に導通状態にある場合には、前記電位供給部が、前記容量素子の前記第２のノードに前記異なる電位の第３の電位を供給することで前記Ｍ個の光電変換部の各々の前記光電変換層から前記信号電荷を排出し、
    前記信号電荷は電子であり、前記第３の電位は前記第２の電位よりも値の小さい電位であることを特徴とする請求項７に記載の光電変換装置。
  10. 前記複数の光電変換部に対して、１つのマイクロレンズが設けられ
    前記複数の光電変換部のうちの一部の光電変換部のみと前記増幅部との間の電気的経路が共に導通状態にあることによって、前記一部の光電変換部の前記第２の電極から前記増幅部に前記光信号が出力された後、
    前記複数の光電変換部のうちの全ての光電変換部と前記増幅部との間の電気的経路が共に導通状態にあることによって、前記増幅部に、前記全ての前記光電変換部の各々の前記第２の電極から出力された前記光信号同士を加算した信号が出力されることを特徴とする請求項１〜９のいずれかに記載の光電変換装置。
  11. 前記光電変換装置に光学系から光が入射し、
    前記光学系の互いに異なる射出瞳から射出された光が、前記複数の光電変換部の各々に入射し、
    前記複数の光電変換部のうちの一部の光電変換部のみと前記増幅部との間の電気的経路が共に導通状態にあることによって、前記一部の光電変換部の前記第２の電極から前記増幅部に前記光信号が出力された後、
    前記複数の光電変換部のうちの全ての光電変換部と前記増幅部との間の電気的経路が共に導通状態にあることによって、前記増幅部に、前記全ての前記光電変換部の各々の前記第２の電極から出力された前記光信号同士を加算した信号が出力されることを特徴とする請求項１〜９のいずれかに記載の光電変換装置。
  12. 前記複数の光電変換部は、半導体基板に設けられており、
    前記複数の光電変換部は、前記半導体基板の深さ方向に積層されていることを特徴とする請求項１〜１１のいずれかに記載の光電変換装置。
  13. 前記容量素子は、互いに対向する２つの電極を有し、
    前記２つの電極のうちの一の電極が、前記容量素子の前記第１のノードであって、
    前記２つの電極のうちの他の電極が、前記容量素子の前記第２のノードであることを特徴とする請求項１〜１２のいずれかに記載の光電変換装置。
  14. 前記容量素子は半導体基板に設けられ、
    前記容量素子の前記第１のノードは半導体領域と当該半導体領域の上に配されたゲートとの一方であって、
    前記第２のノードは半導体領域と当該半導体領域の上に配されたゲートとの他方に電気的に接続されていることを特徴とする請求項１〜１２のいずれかに記載の光電変換装置。
  15. 前記第１の電極に、電源電圧が供給されていることを特徴とする請求項１〜１４のいずれかに記載の光電変換装置。
  16. 前記光電変換層が量子ドットを含むことを特徴とする請求項１〜１５のいずれかに記載の光電変換装置。
  17. 前記信号電荷と同じ極性の電荷の、前記第１の電極から前記光電変換層への注入を低減するブロッキング層を、前記第１の電極と前記光電変換層との間に有することを特徴とする請求項１〜１６のいずれかに記載の光電変換装置。
  18. 請求項１〜１７のいずれかに記載の光電変換装置と、
    前記光電変換装置が出力する、前記光信号に基づく信号を処理することで画像を生成する出力信号処理部と、
    を有することを特徴とする光電変換システム。
  19. 請求項１０または１１に記載の光電変換装置と、出力信号処理部とを有する光電変換システムであって、
    前記光電変換装置は、
    前記複数の光電変換部のうちの一部のみの前記光電変換部から出力された前記光信号に基づく第１の信号と、
    前記複数の光電変換部のうちの全ての前記光電変換部から出力された前記光信号に基づく第２の信号とをそれぞれ前記出力信号処理部に出力し、
    前記第１の信号と前記第２の信号との差を用いて位相差を検出し、
    前記第２の信号を用いて画像を生成することを特徴とする光電変換システム。
JP2014156783A 2014-07-31 2014-07-31 光電変換装置、光電変換システム Active JP6385187B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014156783A JP6385187B2 (ja) 2014-07-31 2014-07-31 光電変換装置、光電変換システム
EP15176840.5A EP2981069B1 (en) 2014-07-31 2015-07-15 Photoelectric conversion apparatus and photoelectric conversion system
US14/812,963 US10091444B2 (en) 2014-07-31 2015-07-29 Photoelectric conversion apparatus and photoelectric conversion system
CN201510462803.3A CN105323509B (zh) 2014-07-31 2015-07-31 光电转换装置和光电转换系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014156783A JP6385187B2 (ja) 2014-07-31 2014-07-31 光電変換装置、光電変換システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018147778A Division JP6703053B2 (ja) 2018-08-06 2018-08-06 光電変換装置、光電変換システム

Publications (3)

Publication Number Publication Date
JP2016034101A JP2016034101A (ja) 2016-03-10
JP2016034101A5 JP2016034101A5 (ja) 2017-09-07
JP6385187B2 true JP6385187B2 (ja) 2018-09-05

Family

ID=53785428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014156783A Active JP6385187B2 (ja) 2014-07-31 2014-07-31 光電変換装置、光電変換システム

Country Status (4)

Country Link
US (1) US10091444B2 (ja)
EP (1) EP2981069B1 (ja)
JP (1) JP6385187B2 (ja)
CN (1) CN105323509B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7000020B2 (ja) * 2016-11-30 2022-01-19 キヤノン株式会社 光電変換装置、撮像システム
JP2020031258A (ja) * 2016-12-27 2020-02-27 パナソニックＩｐマネジメント株式会社 撮像装置、カメラ、及び撮像方法
JP6907029B2 (ja) * 2017-05-31 2021-07-21 キヤノン株式会社 撮像装置
CN111656769B (zh) * 2018-02-07 2023-05-12 索尼半导体解决方案公司 固体摄像器件和摄像装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902886A (en) * 1989-01-23 1990-02-20 Hewlett-Packard Company Noise reduction for photodiode arrays
JPH0992809A (ja) * 1995-09-27 1997-04-04 Nikon Corp 固体撮像装置
JPH09275201A (ja) 1996-04-04 1997-10-21 Fuji Xerox Co Ltd 固体撮像素子
JP2002350551A (ja) 2001-05-25 2002-12-04 Canon Inc 放射線撮像装置及びそれを用いた放射線撮像システム
JP3740435B2 (ja) * 2001-06-07 2006-02-01 キヤノン株式会社 放射線撮像装置とその駆動方法、及び放射線撮像システム
US6818899B2 (en) * 2001-06-07 2004-11-16 Canon Kabushiki Kaisha Radiographic image pickup apparatus and method of driving the apparatus
US20090224351A1 (en) * 2002-08-27 2009-09-10 E-Phocus, Inc CMOS sensor with approximately equal potential photodiodes
JP4307230B2 (ja) * 2003-12-05 2009-08-05 キヤノン株式会社 放射線撮像装置及び放射線撮像方法
JP2005303284A (ja) * 2004-03-17 2005-10-27 Fuji Photo Film Co Ltd 光電変換膜積層型固体撮像素子
EP2432015A1 (en) * 2007-04-18 2012-03-21 Invisage Technologies, Inc. Materials, systems and methods for optoelectronic devices
JP5020840B2 (ja) * 2007-06-26 2012-09-05 富士フイルム株式会社 画像検出装置および画像検出器の駆動方法
US8022493B2 (en) * 2007-09-27 2011-09-20 Dongbu Hitek Co., Ltd. Image sensor and manufacturing method thereof
JP5721405B2 (ja) * 2010-11-22 2015-05-20 キヤノン株式会社 撮像システム、その制御方法及びプログラム
JP5968146B2 (ja) * 2012-07-31 2016-08-10 キヤノン株式会社 固体撮像装置およびカメラ
JP2014078870A (ja) 2012-10-11 2014-05-01 Fujifilm Corp 固体撮像素子および撮像装置

Also Published As

Publication number Publication date
US10091444B2 (en) 2018-10-02
CN105323509A (zh) 2016-02-10
US20160037116A1 (en) 2016-02-04
EP2981069A1 (en) 2016-02-03
CN105323509B (zh) 2019-02-26
EP2981069B1 (en) 2018-12-05
JP2016034101A (ja) 2016-03-10

Similar Documents

Publication Publication Date Title
US9722107B2 (en) Photoelectric conversion device and imaging system
US9723236B2 (en) Photoelectric conversion apparatus and method for driving photoelectric conversion apparatus
US9826181B2 (en) Photoelectric conversion device and imaging system
US9941315B2 (en) Photoelectric conversion device and imaging system
JP6808316B2 (ja) 撮像装置、および、撮像システム
JP7020770B2 (ja) 撮像装置、および、撮像システム
US9866774B2 (en) Photoelectric conversion device and imaging system
JP2017143158A (ja) 光電変換装置、および、撮像システム
JP7000020B2 (ja) 光電変換装置、撮像システム
JP2018093298A (ja) 光電変換装置および光電変換システム
JP6494207B2 (ja) 光電変換装置、光電変換システム、光電変換装置の駆動方法
JP6385187B2 (ja) 光電変換装置、光電変換システム
JP2018107724A (ja) 撮像装置および撮像システム
JP2018093297A (ja) 光電変換装置、撮像システム
JP6703053B2 (ja) 光電変換装置、光電変換システム
JP2017098815A (ja) 光電変換装置、および、撮像システム
JP6465597B2 (ja) 光電変換装置、光電変換システム
JP6808317B2 (ja) 撮像装置、および、撮像システム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180807

R151 Written notification of patent or utility model registration

Ref document number: 6385187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151