JP2017143158A - 光電変換装置、および、撮像システム - Google Patents

光電変換装置、および、撮像システム Download PDF

Info

Publication number
JP2017143158A
JP2017143158A JP2016023061A JP2016023061A JP2017143158A JP 2017143158 A JP2017143158 A JP 2017143158A JP 2016023061 A JP2016023061 A JP 2016023061A JP 2016023061 A JP2016023061 A JP 2016023061A JP 2017143158 A JP2017143158 A JP 2017143158A
Authority
JP
Japan
Prior art keywords
layer
photoelectric conversion
electrode
electrode layer
conversion device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016023061A
Other languages
English (en)
Other versions
JP6727831B2 (ja
JP2017143158A5 (ja
Inventor
和昭 田代
Kazuaki Tashiro
和昭 田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2016023061A priority Critical patent/JP6727831B2/ja
Priority to PCT/JP2016/088660 priority patent/WO2017138273A1/en
Priority to US16/076,632 priority patent/US10547016B2/en
Publication of JP2017143158A publication Critical patent/JP2017143158A/ja
Publication of JP2017143158A5 publication Critical patent/JP2017143158A5/ja
Application granted granted Critical
Publication of JP6727831B2 publication Critical patent/JP6727831B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • H10K30/353—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains comprising blocking layers, e.g. exciton blocking layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/40—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising a p-i-n structure, e.g. having a perovskite absorber between p-type and n-type charge transport layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】 光電変換装置において、ノイズを低減することができる。【解決手段】 実施例の光電変換装置は、半導体基板２００と、半導体基板２００の上に配された第１の電極層２５０と、第１の電極層２５０および半導体基板２００の間に配された第２の電極層２６０と、第１の電極層２５０および第２の電極層２６０の間に配され、光電変換により生じた信号電荷を蓄積する蓄積層２０５と、蓄積層２０５および第２の電極層２６０の間に配された絶縁層２０７と、蓄積層２０５および絶縁層２０７の間に配され、蓄積層２０５からの信号電荷の進入を防ぐブロッキング層２０６と、半導体基板２００に配され、信号電荷に基づく信号を受けるように第２の電極層２５０に接続された回路部と、を備える。【選択図】 図１

Description

本発明は光電変換装置、および、撮像システムに関する。
カメラのイメージセンサ等に用いられる光電変換装置として、積層型の光電変換装置が提案されている。特許文献１の図１に記載の光電変換装置では、半導体基板に光電変換膜が積層される。光電変換膜の上には透明電極が配され、光電変換膜の下には画素電極が配される。光電変換膜と画素電極との間には、絶縁膜が配されている。特許文献１によれば、このような構成により相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）が可能となるため、ノイズを低減できると記載されている。
ＷＯ２０１２／００４９２３号公報
特許文献１の図４Ｂに示されるように、特許文献１の光電変換装置は光電変換膜と絶縁膜との界面に信号電荷を蓄積している。光電変換膜と絶縁膜との界面には欠陥準位が生じやすい。そして、信号電荷を蓄積している間に、これらの欠陥準位に信号電荷がトラップされうる。トラップされた信号電荷を排出するのには時間がかかるため、残像などのノイズが生じる可能性がある。
このような課題に鑑み、本発明は、光電変換装置においてノイズの低減を可能とすることを目的とする。
本発明の１つの側面に係る実施例の光電変換装置は、半導体基板と、前記半導体基板の上に配された第１の電極層と、前記第１の電極層および前記半導体基板の間に配された第２の電極層と、前記第１の電極層および前記第２の電極層の間に配され、光電変換により生じた信号電荷を蓄積する蓄積層と、前記蓄積層および前記第２の電極層の間に配された絶縁層と、前記蓄積層および前記絶縁層の間に配され、前記蓄積層からの前記信号電荷の進入を防ぐブロッキング層と、前記半導体基板に配され、前記信号電荷に基づく信号を受けるように前記第２の電極層に接続された回路部と、を備える。
本発明の別の側面に係る実施例の光電変換装置は、半導体基板と、前記半導体基板の上に配された第１の電極層と、前記第１の電極層および前記半導体基板の間に配された第２の電極層と、前記第１の電極層および前記第２の電極層の間に配され、光電変換により生じた信号電荷を蓄積する蓄積層と、前記蓄積層および前記第２の電極層の間に配された絶縁層と、前記蓄積層および前記絶縁層の間に配され、前記蓄積層の前記信号電荷に対するポテンシャルバリアを形成するブロッキング層と、前記半導体基板に配され、前記信号電荷に基づく信号を受けるように前記第２の電極層に接続された回路部と、を備える。
本発明のさらに別の側面に係る実施例の光電変換装置は、半導体基板と、前記半導体基板の上に配された第１の電極層と、前記第１の電極層および前記半導体基板の間に配された第２の電極層と、前記第１の電極層および前記第２の電極層の間に配された光電変換層と、前記光電変換層および前記第２の電極層の間に配された絶縁層と、前記半導体基板に配され、前記光電変換層で生じた信号電荷に基づく信号を受けるように前記第２の電極層に接続された回路部と、を備え、前記光電変換層の中にあって、前記第１の電極層から前記絶縁層へ向かう方向に進む前記信号電荷に対してポテンシャルバリアが形成される。
本発明によれば、ノイズを低減することができる。
光電変換装置の画素の構成を模式的に示す図。 光電変換装置の全体の構成を模式的に示す図。 光電変換装置の断面構造を模式的に示す図。 光電変換装置の光電変換部のポテンシャルを模式的に示す図。 光電変換装置の光電変換部のポテンシャルを模式的に示す図。 光電変換装置の光電変換部のポテンシャルを模式的に示す図。 光電変換装置の光電変換部のポテンシャルを模式的に示す図。 光電変換装置の画素の構成を模式的に示す図。 光電変換装置の画素の構成を模式的に示す図。 光電変換装置の画素の構成を模式的に示す図。 光電変換装置の画素の構成を模式的に示す図。 光電変換装置の画素の構成を模式的に示す図。 光電変換システムの実施例のブロック図。
本発明に係る１つの実施形態は、光電変換装置である。光電変換装置は、半導体基板と、半導体基板の上に積層された光電変換層を含む。光電変換層に入射した光を電荷に光電変換するように、光電変換層は構成される。なお、光電変換層の全体が光電変換の機能を有している必要はない。半導体基板には、光電変換層で生じた信号電荷に基づく信号を受ける回路部が配される。いくつかの実施例においては、光電変換装置が複数の画素を含む。これらの実施例においては、複数の画素に対応して複数の回路部が配される。複数の回路部のそれぞれは、信号を増幅する増幅部を含んでいてもよい。図３には、半導体基板２００、および、光電変換層２１０が例示される。また、図１が回路部の一例として画素１００の等価回路を示している。
半導体基板の上には第１の電極層が配される。第１の電極層と半導体基板との間に第２の電極層が配される。光電変換層は第１の電極層と第２の電極層との間に配される。また、光電変換層と第２の電極層との間に絶縁層が配される。図１および図３が、第１の電極層２５０に含まれる第１の電極２０１と、第２の電極層２６０に含まれる第２の電極２０９と、絶縁層２０７とを例示している。
いくつかの実施例において、光電変換装置は、蓄積層とブロッキング層とを含む。蓄積層は、光電変換により生じた信号電荷を蓄積する。ブロッキング層は蓄積層と絶縁層との間に配される。ブロッキング層は、蓄積層の信号電荷がブロッキング層に進入することを防ぐ、または、低減する、または、阻害する。図１は、蓄積層２０５とブロッキング層２０６とを例示している。
光電変換層が蓄積層とブロッキング層とを含んでもよい。光電変換層が、蓄積層およびブロッキング層の他に、光電変換の機能を備える層を含んでいてもよい。なお、蓄積層およびブロッキング層は必ずしも光電変換の機能を備えていなくてもよい。すなわち、いくつかの実施例では、光電変換層とは別個に、蓄積層およびブロッキング層が設けられる。
光電変換層は、蓄積層とブロッキング層との積層によって形成されうる。蓄積層およびブロッキング層は、それぞれ、半導体材料で形成されうる。半導体材料は、シリコン、ゲルマニウム、ガリウム砒素などの無機半導体材料、および、有機半導体材料から選択されうる。蓄積層を形成する半導体材料と、ブロッキング層を形成する半導体材料とが異なっていてもよい。あるいは、蓄積層を形成する半導体材料のバンドギャップとブロッキング層を形成する半導体材料のバンドギャップとが異なっていてもよい。バンドギャップは、伝導帯（ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ）の最低のエネルギー準位と、価電子帯（ｖａｌｅｎｃｅ ｂａｎｄ）の最高のエネルギー準位との差である。このような構成により、ブロッキング層は蓄積層からの信号電荷の進入を防止することができる。なお、蓄積層およびブロッキング層を形成する材料は半導体材料に限定されない。
単層で構成された光電変換層が、互いに異なる特性を有する第１の部分と第２の部分とを含んでもよい。第２の部分は、第１の部分と絶縁層との間に配される。このような構成により、第１の部分および第２の部分が、それぞれ、蓄積層およびブロッキング層として機能しうる。例えば、光電変換層が半導体材料で形成される実施例では、第１の部分の不純物濃度と第２の部分の不純物濃度とが異なる。あるいは、光電変換層が半導体材料で形成される実施例において、第１の部分の導電型と、第２の部分の導電型とが異なる。このような構成により、第２の部分は第１の部分からの信号電荷の進入を防止することができる。なお、不純物濃度および導電型以外の特性に違いを設けることによって、第２の部分が第１の部分からの信号電荷の進入を防ぐように構成されてもよい。
別の実施例においては、光電変換層の中にあって、第１の電極層から絶縁層へ向かう方向に進む信号電荷に対してポテンシャルバリアが形成される。換言すると、光電変換層の信号電荷が絶縁層へ到達することを防ぐ、または、低減する、または、阻害するポテンシャルバリアが形成される。第１の電極層から絶縁層へ向かう方向とは、例えば、半導体基板の表面への垂線に沿う方向である。ポテンシャルバリアは、光電変換層の内部に形成されてもよいし、あるいは、光電変換層の外部に形成されてもよい。
光電変換層が半導体材料で形成される実施例では、ポテンシャルバリアは、例えば、不純物濃度の違い、バンドギャップの大きさの違い、導電型の違いにより形成されうる。あるいは、ポテンシャルバリアは、光電変換層の一部に局所的に電圧を印加することにより形成されうる。
また、上述のブロッキング層は、蓄積層の信号電荷に対するポテンシャルバリアを形成しうる。したがって、複数の層の積層によって光電変換層が形成された実施例、および、複数の部分を含む単層の光電変換層が形成された実施例のいずれにおいても、光電変換層の信号電荷に対してポテンシャルバリアが形成されうる。
ブロッキング層、または、光電変換層に形成されたポテンシャルバリアによって、光電変換層の信号電荷が絶縁層へ到達することを防止、または、低減、または、阻害することができる。このような構成によれば、光電変換層と絶縁層との界面から離れた場所に信号電荷を蓄積することができる。したがって、信号電荷を蓄積している間に、信号電荷が界面に生じる欠陥準位にトラップされる可能性を低減することができる。結果として、ノイズを低減することが可能となる。
以下では、本発明の実施例について図面を用いて詳細に説明する。本発明は以下に説明される実施例のみに限定されない。本発明の趣旨を超えない範囲で以下に説明される実施例の一部の構成が変更された変形例も、本発明の実施例である。また、以下のいずれかの実施例の一部の構成を、他の実施例に追加した例、あるいは他の実施例の一部の構成と置換した例も本発明の実施例である。
実施例１の光電変換装置を説明する。図１は光電変換装置の画素１００の構成を模式的に示している。画素１００は、光電変換部１０１、リセットトランジスタ１０２、第１の容量１０３、増幅トランジスタ１０４、選択トランジスタ１０５を含む。リセットトランジスタ１０２、増幅トランジスタ１０４、および、選択トランジスタ１０５が、光電変換によって生じた信号電荷に基づく信号を受ける回路部を構成する。図１は１つの画素１００だけを示しているが、本実施例の光電変換装置は複数の画素１００を含む。
光電変換部１０１は、図１のノードＡに接続された第１の端子、および、ノードＢに接続された第２の端子を有している。ノードＡは、電圧制御部１１０に接続される。電圧制御部１１０が光電変換部１０１の第１の端子に印加される電圧Ｖｓを制御する。このような構成により、光電変換部１０１での電荷の蓄積、および、光電変換部１０１からの電荷の排出あるいは転送を行うことができる。
図１のノードＢは、増幅トランジスタ１０４のゲートに接続される。増幅トランジスタ１０４のゲートは、増幅部の入力ノードである。このような構成により、増幅部が光電変換部１０１からの信号を増幅することができる。つまり、本実施例では、光電変換によって生じた信号電荷に基づく信号を受ける回路部が増幅部を含んでいる。
ノードＢには、第１の容量１０３の第１の端子が接続される。第１の容量１０３の第２の端子はノードＣに接続される。別の観点では、ノードＣは第１の容量１０３を介してノードＢと結合している。ノードＣには、所定の電圧が供給される。本実施例では、第１の容量１０３の第２の端子（ノードＣ）は接地されている、つまり、第１の容量１０３の第２の端子には０Ｖの電圧が供給されている。
リセットトランジスタ１０２のドレインは、リセット電圧Ｖｒｅｓが供給されたノードに接続される。リセットトランジスタ１０２のソースは、光電変換部１０１の第２の端子、および、増幅トランジスタ１０４のゲートに接続される。このような構成により、リセットトランジスタ１０２は、ノードＢの電圧をリセット電圧Ｖｒｅｓにリセットすることができる。つまり、リセットトランジスタ１０２が、増幅部の入力ノードの電圧をリセットするリセット部である。リセットトランジスタ１０２がオフすることで、光電変換部１０１の第２の端子に接続されたノードＢは、電気的にフローティングになる。
増幅トランジスタ１０４のドレインは、電源電圧が供給されたノードに接続される。電源電圧はリセット電圧Ｖｒｅｓと同じでもよいし、異なっていてもよい。増幅トランジスタ１０４のソースは、選択トランジスタ１０５を介して、出力線１３０に接続される。出力線１３０には、電流源１６０が接続される。増幅トランジスタ１０４および電流源１６０はソースフォロア回路を構成し、光電変換部１０１からの信号を出力線１３０に出力する。出力線１３０には、さらに列回路１４０が接続される。出力線１３０に出力された画素１００からの信号は、列回路１４０に入力される。
図２は、本実施例の光電変換装置の全体の回路構成を模式的に示す図である。図１と同じ機能を有する部分には、同じ符号を付してある。
図２は、４行４列の行列状に配された１６個の画素１００が示されている。１つの列に含まれる複数の画素１００が、１つの出力線１３０に接続される。行駆動回路１２０は、画素１００に駆動信号ｐＲＥＳ、および、駆動信号ｐＳＥＬを供給する。リセットトランジスタ１０２のゲートに駆動信号ｐＲＥＳが供給される。選択トランジスタ１０５のゲートに駆動信号ｐＳＥＬが供給される。これらの駆動信号によって、リセットトランジスタ１０２、および、選択トランジスタ１０５が制御される。１つの行に含まれる複数の画素１００は共通の駆動信号線に接続される。駆動信号線は、上述の駆動信号ｐＲＥＳ、駆動信号ｐＳＥＬなどを伝達する配線である。なお、図２では、異なる行に供給される駆動信号を区別するために、（ｎ）、（ｎ＋１）などの行を表す符号を付している。他の図面でも同様である。
図２は、光電変換部１０１の第１の電極２０１の平面構造を模式的に示している。第１の電極２０１は、光電変換部１０１の第１の端子（図１のノードＡ）を構成する。図２が示すように、１つの行に含まれる複数の画素１００の光電変換部１０１の第１の端子は、共通の第１の電極２０１によって構成される。本実施例では、それぞれの行ごとに第１の電極２０１が配される。そのため、行駆動回路１２０が電圧制御部１１０から電圧Ｖｓの供給される行を選択する。なお、異なる行に供給される電圧Ｖｓを区別するために、（ｎ）、（ｎ＋１）などの行を表す符号を付している。
それぞれの出力線１３０は、列回路１４０に接続される。列駆動回路１５０は、列回路１４０を列ごとに駆動する。具体的には、列駆動回路１５０は、駆動信号ＣＳＥＬを複数の列回路１４０に供給している。なお、異なる列に供給される駆動信号を区別するために、（ｍ）、（ｍ＋１）などの列を表す符号を付している。他の図面でも同様である。このような構成により、行ごとに並列に読み出された信号を、順次、出力アンプ１７０に出力することができる。光電変換装置がアナログデジタル変換部（ＡＤ変換部）１８０を備える実施例では、出力アンプ１７０から出力された信号がＡＤ変換部１８０によりデジタル信号に変換される。
次に、本実施例の光電変換装置の断面構造について説明する。図３は、光電変換装置の断面構造を模式的に示している。なお、図１と同じ機能を有する部分には同じ符号を付してある。トランジスタについては対応するゲート電極に符号が付されている。
光電変換装置は半導体基板２００を含む。半導体基板２００に、画素トランジスタのソース領域およびドレイン領域を含めた、各種の半導体領域２１７が配される。半導体領域２１７は、通常、半導体基板２００にドナー、アクセプタなどの不純物を添加して形成される。画素トランジスタとは、例えば、リセットトランジスタ１０２、増幅トランジスタ１０４、選択トランジスタ１０５である。
半導体基板２００の上に、画素トランジスタのゲート電極、および、配線を構成する導電部材を含む複数の配線層２０２が配される。配線層２０２は、第２の電極２０９と増幅トランジスタ１０４のゲート電極とを接続する導電部材２１９、第１の容量１０３を構成する２つの導電部材２１１および２１３、ならびに、出力線１３０を構成する導電部材などを含む。画素トランジスタのゲート電極は、ゲート絶縁膜２３０を介して半導体基板２００の上に配される。
半導体基板２００の上には、第１の電極層２５０が配される。第１の電極層２５０と半導体基板２００との間に第２の電極層２６０が配される。そして、第１の電極層２５０と第２の電極層２６０との間に光電変換層２１０が配される。光電変換層２１０と第２の電極層２６０との間に絶縁層２０７が配される。本実施例の光電変換層２１０は、蓄積層２０５とブロッキング層２０６とを含む。ブロッキング層２０６は、蓄積層２０５と絶縁層２０７との間に配されている。
図１および図３が示す通り、各画素１００の光電変換部１０１は、第１の電極層２５０の第１の電極２０１（共通電極）と、光電変換層２１０と、絶縁層２０７と、第２の電極層２６０の第２の電極２０９（画素電極）とを少なくとも含む。本実施例の光電変換部１０１は、さらに、第１の電極２０１と光電変換層２１０との間に配された上部ブロッキング層２０３を含む。上部ブロッキング層２０３は、信号電荷と同じ極性を有する電荷が第１の電極２０１から光電変換層２１０へ注入されることを防ぐ。上部ブロッキング層２０３は省略されてもよい。
第１の電極２０１は、図２が示す通り、行ごとに電気的に絶縁されている。一方で、図３が示す通り、１つの行に含まれる複数の画素１００の第１の電極２０９は、共通の導電部材で構成される。そのため、第１の電極２０１は共通電極とも呼ばれる。また、各画素１００の第２の電極２０９は、他の画素１００の第２の電極２０９から電気的に絶縁されている。つまり、複数の画素に対してそれぞれ個別に複数の第２の電極２０９が設けられている。そのため、第２の電極２０９は画素電極とも呼ばれる。
光電変換部１０１の構成について詳細に説明する。光電変換部１０１の第１の電極２０１は、光の透過率の高い導電部材で構成される。例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などのインジウムまたはスズを含む化合物や、ＺｎＯなどの化合物が、第１の電極２０１の材料として用いられる。このような構成によれば、多くの光を光電変換層２１０に入射させることができる。そのため、感度を向上させることができる。他の例として、所定の量の光が透過する程度の薄さを有するポリシリコンや金属を、第１の電極２０１として用いてもよい。金属は抵抗が低いため、金属を第１の電極２０１の材料に用いた実施例は、低消費電力化あるいは駆動の高速化に有利である。
光電変換層２１０は、光電変換層２１０に入射した光を電荷に光電変換する。光電変換層２１０の少なくとも一部が、上記の光電変換の機能を持っていればよい。光電変換層２１０は、真性のアモルファスシリコン（以下、ａ−Ｓｉ）、低濃度のＰ型のａ−Ｓｉ、低濃度のＮ型のａ−Ｓｉなどの半導体材料で形成される。あるいは、光電変換層２１０は、化合物半導体材料で形成されてもよい。例えば、ＢＮ、ＧａＡｓ、ＧａＰ、ＡｌＳｂ、ＧａＡｌＡｓＰなどのＩＩＩ−Ｖ族化合物半導体、ＣｄＳｅ、ＺｎＳ、ＨｄＴｅなどのＩＩ−ＶＩ族化合物半導体、ＰｂＳ、ＰｂＴｅ、ＣｕＯなどのＩＶ−ＶＩ族化合物半導体が挙げられる。あるいは、光電変換層２１０は、有機半導体材料で形成されてもよい。例えば、フラーレン、クマリン６（Ｃ６）、ローダミン６Ｇ（Ｒ６Ｇ）、亜鉛フタロシアニン（ＺｎＰｃ）、キナクリドン、フタロシアニン系化合物、ナフタロシアニン系化合物などを用いることができる。さらに、上述の半導体材料で構成された量子ドットを含む層を光電変換層２１０に用いることができる。量子ドットは、２０．０ｎｍ以下の粒径を有する粒子である。
光電変換層２１０が半導体材料で構成される場合、当該半導体材料の不純物濃度が低いか、あるいは、当該半導体材料は真性であるとよい。このような構成によれば、光電変換層２１０に空乏層を十分に広げることができるため、高感度化、ノイズ低減などの効果を得ることができる。
光電変換層２１０と第２の電極２０９との間には、絶縁層２０７が配される。絶縁層２０７には、絶縁性の材料が用いられる。例えば絶縁層２０７の材料として、アモルファス酸化シリコン（以下、ａ−ＳｉＯ）、アモルファス窒化シリコン（ａ−ＳｉＮ）、有機材料が用いられる。絶縁層２０７の厚さは、トンネル効果により信号電荷が透過しない程度の厚さとするとよい。このような構成にすることで、リーク電流を低減できるため、ノイズを低減することができる。具体的には、絶縁層２０７の厚さは５０ｎｍ以上とするとよい。
第２の電極２０９は金属などの導電部材で構成される。第２の電極２０９には、配線を構成する導電部材、あるいは、外部と接続するためのパッド電極を構成する導電部材と同じ材料が用いられる。このような構成によれば、第２の電極２０９と、配線を構成する導電部材、あるいは、パッド電極とを同時に形成することができる。したがって、製造プロセスを簡略化することができる。
上部ブロッキング層２０３には、光電変換層２１０に用いられる半導体と同じ種類であって、光電変換層２１０に用いられる半導体よりも不純物濃度の高いＮ型あるいはＰ型の半導体を用いることができる。例えば、光電変換層２１０にａ−Ｓｉが用いられる場合、上部ブロッキング層２０３に不純物濃度の高いＮ型のａ−Ｓｉ、あるいは、不純物濃度の高いＰ型のａ−Ｓｉが用いられる。不純物濃度の違いによりフェルミ準位の位置が異なるため、電子およびホールのうち一方に対してのみ、ポテンシャルバリアを形成することができる。
もしくは、光電変換層２１０とは異なる材料で上部ブロッキング層２０３を構成することができる。このような構成によれば、ヘテロ接合が形成される。材料の違いによりバンドギャップが異なるため、電子およびホールのうち一方に対してのみ、ポテンシャルバリアを形成することができる。
本実施例の光電変換層２１０は蓄積層２０５およびブロッキング層２０６を含む。蓄積層２０５は、光電変換によって生じた信号電荷を蓄積する。ブロッキング層２０６は蓄積層２０５の信号電荷がブロッキング層２０６に進入することを防ぐ。あるいは、ブロッキング層２０６は蓄積層２０５の信号電荷に対してポテンシャルバリアを形成する。ブロッキング層は必ずしも光電変換の機能を備えていなくてもよい。また、光電変換層２１０が蓄積層２０５およびブロッキング層２０６に加えて光電変換を行う別の層を含む場合、蓄積層２０５およびブロッキング層２０６のいずれもが光電変換の機能を備えていなくてもよい。
蓄積層２０５を形成する材料は、上述の光電変換層２１０を形成する材料の中から選択されうる。また、ブロッキング層２０６を形成する材料は、上述の光電変換層２１０を形成する材料の中から選択されうる。蓄積層２０５およびブロッキング層２０６を異なる材料で形成することで、ブロッキング層２０６の機能を実現することができる。蓄積層２０５およびブロッキング層２０６に同じ材料を用いる場合には、例えば不純物濃度や導電型を異ならせることで、ブロッキング層２０６の機能を実現することができる。
なお、本実施例の説明では、蓄積層２０５およびブロッキング層２０６が便宜的に別の部材として説明されている。しかし、単層で構成された光電変換層２１０の異なる２つの部分がそれぞれ蓄積層２０５およびブロッキング層２０６の機能を有していてもよい。例えば、蓄積層２０５およびブロッキング層２０６に同じ材料を用いる場合に、単層の光電変換層２１０が形成されうる。このような実施例においては、蓄積層２０５およびブロッキング層２０６は、適宜、光電変換層２１０の第１の部分および第２の部分と読み替えられる。
次に、本実施例における光電変換部１０１の動作、ならびに、蓄積層２０５およびブロッキング層２０６の機能について説明する。説明を簡単にするために、上部ブロッキング層２０３が省略された例を説明する。光電変換部１０１が上部ブロッキング層２０３を含む実施例においても、光電変換部１０１の動作、ならびに、蓄積層２０５およびブロッキング層２０６の機能は同じである。
図４は、光電変換部１０１におけるエネルギーバンドを模式的に示している。図４には、第１の電極２０１、蓄積層２０５、ブロッキング層２０６、絶縁層２０７、第２の電極２０９のエネルギーバンドが示されている。
図４の縦軸は電子に対するポテンシャルを表している。図４の上に行くほど、電子に対するポテンシャルが高い。したがって、図４の下に行くほど、電圧は高くなる。第１の電極２０１、および、第２の電極２０９に関しては、それぞれのフェルミ準位Ｅｆ１、Ｅｆ２を示している。蓄積層２０５、ブロッキング層２０６および絶縁層２０７に関しては、伝導帯と価電子帯との間のバンドギャップが示されている。
図４（ａ）は光電変換部１０１が信号電荷を蓄積している状態を示す。この実施例では信号電荷はホールである。第２の電極２０９のポテンシャルより第１の電極２０１のポテンシャルが低くなるように、第１の電極２０１と第２の電極２０９との間にバイアス電圧Ｖｒが印加される。つまり、第１の電極層２５０から第２の電極層２６０に向かって信号電荷（ホール）をドリフトさせるバイアス電圧Ｖｒが、第１の電極層２５０と第２の電極層２６０との間に印加されている。電圧制御部１１０が、光電変換部１０１の第１の端子に電圧Ｖｓを印加することによって、バイアス電圧Ｖｒを制御する。
図４（ａ）において光電変換によって生じた電子およびホールが、それぞれ、黒丸および白丸で示されている。バイアス電圧Ｖｒにより、蓄積層２０５で発生した電子は第１の電極２０１に向かってドリフトし、その後、第１の電極２０１へ排出される。一方、蓄積層２０５で発生したホールは、バイアス電圧Ｖｒにより、第２の電極２０９に向かってドリフトする。また、第１の電極２０１と蓄積層２０５の界面にはポテンシャルバリアがあるため、第１の電極２０１からホールが蓄積層２０５に注入されることが抑制される。そのため、光電変換によって生じたホールを蓄積層２０５に蓄積することができる。
ここで、蓄積層２０５とブロッキング層２０６との間には、第１の電極２０１から絶縁層２０７へ向かう方向に進むホールに対するポテンシャルバリアが形成される。これにより、蓄積層２０５のホールがブロッキング層２０６に進入することが防止される。つまり、信号電荷（ホール）は、光電変換層２１０と絶縁層２０７との界面から離れた場所に蓄積される。
光電変換層２１０と絶縁層２０７との界面には、欠陥準位など電荷をトラップする準位が発生しやすい。欠陥準位に信号電荷がトラップされると、残像などのノイズの原因となる可能性がある。本実施例の構成によれば、電変換層２１０と絶縁層２０７との界面から離れて配置された蓄積層２０５に信号電荷を蓄積できる。そのため、ノイズを低減することができる。
なお、上部ブロッキング層２０３を設けることで、第１の電極２０１から蓄積層２０５に注入されるホールの量を低減する、あるいは、ゼロにすることができる。結果として、ノイズをより低減することができる。
図４（ｂ）は光電変換部１０１から信号電荷を排出している状態を示す。第２の電極２０９のポテンシャルより第１の電極２０１のポテンシャルが高くなるように、第１の電極２０１と第２の電極２０９との間にバイアス電圧Ｖｆが印加される。電圧制御部１１０が、光電変換部１０１の第１の端子に電圧Ｖｓを印加することによって、バイアス電圧Ｖｆを制御する。
バイアス電圧Ｖｆにより、蓄積層２０５に蓄積されていたホールは第１の電極２０１に向かってドリフトし、その後、第１の電極２０１に排出される。一方、第１の電極２０１と蓄積層２０５の界面にはポテンシャルバリアがあるため、第１の電極２０１から電子が蓄積層２０５に注入されることが抑制される。したがって、光電変換層２１０と絶縁層２０７との界面のポテンシャルが、排出されたホールの量に応じて変動する。画素１００の回路部は、当該界面のポテンシャルの変動を電圧信号として受け、画素１００の外部に出力する。
蓄積層２０５とブロッキング層２０６との間に、上述のポテンシャルバリアを形成するための具体的な構成を説明する。図５は、光電変換部１０１におけるエネルギーバンドを模式的に示している。図４と同じ部分には同じ符号を付している。
図５（ａ）は、蓄積層２０５とブロッキング層２０６とがヘテロ接合を構成している実施例を示す。蓄積層２０５を形成する半導体材料と、ブロッキング層２０６を形成する半導体材料とが異なっている。そして、ブロッキング層２０６のバンドギャップが、蓄積層２０５のバンドギャップより大きい。バンドギャップの大きさの違いにより、蓄積層２０５とブロッキング層２０６との間にポテンシャルバリアが形成される。ヘテロ接合を構成する場合には、蓄積層２０５およびブロッキング層２０６のそれぞれに有機半導体材料を用いることが好ましい。あるいは、蓄積層２０５およびブロッキング層２０６のそれぞれに半導体材料による量子ドットを含む層を用いることが好ましい。これらに限らず、図５（ａ）に示されたバンドギャップの関係を持つように、適宜材料を選択することができる。
ヘテロ接合を用いる場合、伝導帯（ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ）側において、電子が蓄積層２０５からブロッキング層２０６に進入することが防止される。したがって、図４（ｂ）に示された信号電荷を排出する動作において、光電変換層２１０と絶縁層２０７との界面付近に到達する電子の量を低減することができる。電子が界面に到達すると、当該電子が欠陥準位にトラップされる可能性がある。したがって、ヘテロ接合を用いることでノイズを低減することができる。
図５（ｂ）は、蓄積層２０５とブロッキング層２０６とがホモ接合を構成している実施例を示す。つまり、蓄積層２０５とブロッキング層２０６とが同じ半導体材料で形成される。
このような実施例においては、蓄積層２０５の不純物濃度とブロッキング層２０６の不純物濃度とが異なる。具体的には、蓄積層２０５が高い不純物濃度を有するＰ型の半導体材料で形成され、ブロッキング層２０６が低い不純物濃度を有するＰ型の半導体材料で形成される。あるいは、蓄積層２０５が低い不純物濃度を有するＮ型の半導体材料で形成され、ブロッキング層２０６が高い不純物濃度を有するＮ型の半導体材料で形成される。
別の例として、蓄積層２０５の導電型とブロッキング層２０６の導電型とが異なっていてもよい。具体的には、蓄積層２０５がＰ型の半導体材料で形成され、ブロッキング層２０６がＮ型の半導体材料で形成される。あるいは、蓄積層２０５が真性の半導体材料で形成され、ブロッキング層２０６がＮ型の半導体材料で形成される。あるいは、蓄積層２０５がＰ型の半導体材料で形成され、ブロッキング層２０６が真性の半導体材料で形成される。半導体材料の不純物濃度および導電型の制御については、公知の手法を用いることができる。そのため、ここでは説明を省略する。
ホモ接合を用いる場合、蓄積層２０５とブロッキング層２０６とを連続したプロセス、あるいは、同一のプロセスで形成することができる。したがって、蓄積層２０５とブロッキング層２０６との界面に生じる欠陥の量を低減することができる。結果として、ノイズを低減することができる。
次に、信号電荷として電子を用いる実施例について説明する。図６は、光電変換部１０１におけるエネルギーバンドを模式的に示している。図６には、第１の電極２０１、蓄積層２０５、ブロッキング層２０６、絶縁層２０７、第２の電極２０９のエネルギーバンドが示されている。
図６の縦軸は電子に対するポテンシャルを表している。図６の上に行くほど、電子に対するポテンシャルが高い。したがって、図４の下に行くほど、電圧は高くなる。第１の電極２０１、および、第２の電極２０９に関しては、それぞれのフェルミ準位Ｅｆ１、Ｅｆ２を示している。蓄積層２０５、ブロッキング層２０６および絶縁層２０７に関しては、伝導帯のエネルギー準位と価電子帯のエネルギー準位との間のバンドギャップが示されている。
図６（ａ）は光電変換部１０１が信号電荷を蓄積している状態を示す。この実施例では信号電荷は電子である。第２の電極２０９のポテンシャルより第１の電極２０１のポテンシャルが高くなるように、第１の電極２０１と第２の電極２０９との間にバイアス電圧Ｖｒが印加される。つまり、第１の電極層２５０から第２の電極層２６０に向かって信号電荷（電子）をドリフトさせるバイアス電圧Ｖｒが、第１の電極層２５０と第２の電極層２６０との間に印加されている。電圧制御部１１０が、光電変換部１０１の第１の端子に電圧Ｖｓを印加することによって、バイアス電圧Ｖｒを制御する。
図６（ａ）において光電変換によって生じた電子およびホールが、それぞれ、黒丸および白丸で示されている。バイアス電圧Ｖｒにより、蓄積層２０５で発生したホールは第１の電極２０１に向かってドリフトし、その後、第１の電極２０１に排出される。一方、蓄積層２０５で発生した電子は、バイアス電圧Ｖｒにより、第２の電極２０９に向かってドリフトする。また、第１の電極２０１と蓄積層２０５の界面にはポテンシャルバリアがあるため、第１の電極２０１から電子が蓄積層２０５に注入されることが抑制される。そのため、光電変換によって生じた電子を蓄積層２０５に蓄積することができる。
ここで、蓄積層２０５とブロッキング層２０６との間には、第１の電極２０１から絶縁層２０７へ向かう方向に進む電子に対するポテンシャルバリアが形成される。これにより、蓄積層２０５の電子がブロッキング層２０６に進入することが防止される。つまり、信号電荷（電子）は、光電変換層２１０と絶縁層２０７との界面から離れた場所に蓄積される。
光電変換層２１０と絶縁層２０７との界面には、欠陥準位など電荷をトラップする準位が発生しやすい。欠陥準位に信号電荷がトラップされると、残像などのノイズの原因となる可能性がある。本実施例の構成によれば、電変換層２１０と絶縁層２０７との界面から離れて配置された蓄積層２０５に信号電荷を蓄積できる。そのため、ノイズを低減することができる。
なお、上部ブロッキング層２０３を設けることで、第１の電極２０１から蓄積層２０５に注入される電子の量を低減する、あるいは、ゼロにすることができる。結果として、ノイズをより低減することができる。
図６（ｂ）は光電変換部１０１から信号電荷を排出している状態を示す。第２の電極２０９のポテンシャルより第１の電極２０１のポテンシャルが低くなるように、第１の電極２０１と第２の電極２０９との間にバイアス電圧Ｖｆが印加される。電圧制御部１１０が、光電変換部１０１の第１の端子に電圧Ｖｓを印加することによって、バイアス電圧Ｖｆを制御する。
バイアス電圧Ｖｆにより、蓄積層２０５に蓄積されていた電子は第１の電極２０１に向かってドリフトし、その後、第１の電極２０１に排出される。一方、第１の電極２０１と蓄積層２０５の界面にはポテンシャルバリアがあるため、第１の電極２０１からホールが蓄積層２０５に注入されることが抑制される。したがって、光電変換層２１０と絶縁層２０７との界面のポテンシャルが、排出された電子の量に応じて変動する。画素１００の回路部は、当該界面のポテンシャルの変動を電圧信号として受け、画素１００の外部に出力する。
蓄積層２０５とブロッキング層２０６との間に、上述のポテンシャルバリアを形成するための具体的な構成を説明する。図７は、光電変換部１０１におけるエネルギーバンドを模式的に示している。図６と同じ部分には同じ符号を付している。
図７（ａ）は、蓄積層２０５とブロッキング層２０６とがヘテロ接合を構成している実施例を示す。蓄積層２０５を形成する半導体材料と、ブロッキング層２０６を形成する半導体材料とが異なっている。そして、ブロッキング層２０６のバンドギャップが、蓄積層２０５のバンドギャップより大きい。バンドギャップの大きさの違いにより、蓄積層２０５とブロッキング層２０６との間にポテンシャルバリアが形成される。ヘテロ接合を構成する場合には、蓄積層２０５およびブロッキング層２０６のそれぞれに有機半導体材料を用いることが好ましい。あるいは、蓄積層２０５およびブロッキング層２０６のそれぞれに半導体材料による量子ドットを含む層を用いることが好ましい。これらに限らず、図７（ａ）に示されたバンドギャップの関係を持つように、適宜材料を選択することができる。
ヘテロ接合を用いる場合、価電子帯（ｖａｌｅｎｃｅ ｂａｎｄ）側において、ホールが蓄積層２０５からブロッキング層２０６に進入することが防止される。したがって、図４（ｂ）に示された信号電荷を排出する動作において、光電変換層２１０と絶縁層２０７との界面付近に到達する電子の量を低減することができる。電子が界面に到達すると、当該電子が欠陥準位にトラップされる可能性がある。したがって、ヘテロ接合を用いることでノイズを低減することができる。
図７（ｂ）は、蓄積層２０５とブロッキング層２０６とがホモ接合を構成している実施例を示す。つまり、蓄積層２０５とブロッキング層２０６とが同じ半導体材料で形成される。
このような実施例においては、蓄積層２０５の不純物濃度とブロッキング層２０６の不純物濃度とが異なる。具体的には、蓄積層２０５が低い不純物濃度を有するＰ型の半導体材料で形成され、ブロッキング層２０６が高い不純物濃度を有するＰ型の半導体材料で形成される。あるいは、蓄積層２０５が高い不純物濃度を有するＮ型の半導体材料で形成され、ブロッキング層２０６が低い不純物濃度を有するＮ型の半導体材料で形成される。
別の例として、蓄積層２０５の導電型とブロッキング層２０６の導電型とが異なっていてもよい。具体的には、蓄積層２０５がＮ型の半導体材料で形成され、ブロッキング層２０６がＰ型の半導体材料で形成される。あるいは、蓄積層２０５が真性の半導体材料で形成され、ブロッキング層２０６がＰ型の半導体材料で形成される。あるいは、蓄積層２０５がＮ型の半導体材料で形成され、ブロッキング層２０６が真性の半導体材料で形成される。半導体材料の不純物濃度および導電型の制御については、公知の手法を用いることができる。そのため、ここでは説明を省略する。
ホモ接合を用いる場合、蓄積層２０５とブロッキング層２０６とを連続したプロセス、あるいは、同一のプロセスで形成することができる。したがって、蓄積層２０５とブロッキング層２０６との界面に生じる欠陥の量を低減することができる。結果として、ノイズを低減することができる。
続いて、上部ブロッキング層２０３と、光電変換層２１０に含まれるブロッキング層２０６との違いについて説明する。両者の機能が異なるため、両者は異なる構造を持つ。上部ブロッキング層２０３は、信号電荷と同じ極性を有する電荷が第１の電極２０１から光電変換層２１０へ注入されることを防ぐ。そのため、上部ブロッキング層２０３は第１の電極２０１の電荷に対してポテンシャルバリアを形成する。また、上部ブロッキング層２０３は、第１の電極層２５０（第１の電極２０１）と光電変換層２１０との間に配される。一方、光電変換層２１０に含まれるブロッキング層２０６は、光電変換層２１０の信号電荷が絶縁層２０７に到達しないようにポテンシャルバリアを形成する。そのため、ブロッキング層２０６は光電変換層２１０の内部に配される。あるいは、蓄積層２０５と絶縁層２０７との間に配される。このように、上部ブロッキング層２０３と、光電変換層２１０に含まれるブロッキング層２０６とは互いに異なる要素である。
以上に説明したとおり、本実施例においては、光電変換層２１０が蓄積層２０５とブロッキング層２０６とを含む。そして、光電変換層２１０の中に、光電変換層２１０の信号電荷が、光電変換層２１０と絶縁層２０７の界面に到達するのを防ぐポテンシャルバリアが形成される。このような構成によれば、ノイズを低減することができる。
別の実施例を説明する。本実施例は、電圧制御部が電圧を制御するノードが実施例１と異なる。そこで、実施例１と異なる部分のみを説明する。実施例１と同じ部分については、説明を省略する。
図８は、本実施例の光電変換装置の画素１００の構成を模式的に示している。図１と同じ機能を有する部分には、同じ符号を付してある。
本実施例では、光電変換部１０１の第１の電極２０１は電源ＶＳに接続される。電源ＶＳは、電圧Ｖｓを第１の電極２０１に供給する。第１の容量１０３の第２の端子がノードＣに接続される。ノードＣには、電圧制御部４１０からの電圧Ｖｄが供給される。上述の点を除き、画素１００の構成、ならびに、光電変換部１０１の構成は実施例１と同じであるため、説明を省略する。
本実施例においては、光電変換部１０１が信号電荷を蓄積しているときに、電圧制御部１１０が、第１の容量１０３の第２の端子に電圧Ｖｄを印加することによって、バイアス電圧Ｖｒを制御する。光電変換部１０１から信号電荷を排出するときに、電圧制御部４１０が、第１の容量１０３の第２の端子に電圧Ｖｄを印加することによって、バイアス電圧Ｖｆを制御する。それ以外の動作は実施例１と同じであるため、説明を省略する。
実施例１と同様に、本実施例においては、光電変換層２１０が蓄積層２０５とブロッキング層２０６とを含む。そして、光電変換層２１０の中に、光電変換層２１０の信号電荷が、光電変換層２１０と絶縁層２０７の界面に到達するのを防ぐポテンシャルバリアが形成される。このような構成によれば、ノイズを低減することができる。
別の実施例を説明する。本実施例と実施例１および実施例２との相違点は、画素が光電変換部と、光電変換部で生じた電荷を保持する電荷保持部と、を含むことである。そこで、実施例１または実施例２と異なる部分のみを説明する。実施例１または実施例２のいずれかと同じ部分については、説明を省略する。
本発明に係る実施例を説明する。図９に本実施例の画素１００の概略図を示す。図９は１つの画素１００だけを示しているが、本実施例の光電変換装置は複数の画素１００を含む。図１または図８と同じ機能を有する部分には同じ符号を付し、詳細な説明を省略する。
画素１００は、光電変換部１０１、電荷転送部５１０、および、電荷保持部５２０を含む。光電変換部１０１、電荷転送部５１０、および、電荷保持部５２０のそれぞれが、第１の電極層２５０に含まれる第１の電極２０１、上部ブロッキング層２０３、光電変換層２１０、および、絶縁層２０７を含む。光電変換層２１０は蓄積層２０５およびブロッキング層２０６を含む。本実施例の上部ブロッキング層２０３、絶縁層２０７、光電変換層２１０、ならびに、光電変換層２１０に含まれる蓄積層２０５およびブロッキング層２０６は、実施例１の対応する部分と同じであるため、それらの説明は省略する。
第１の電極２０１は電源ＶＳに接続される。電源ＶＳは、電圧Ｖｓを第１の電極２０１に供給する。本実施例では、第１の電極２０１が光電変換部１０１および電荷保持部５２０の両方にバイアス電圧を印加する。そのため、第１の電極２０１は、光電変換部１０１の上、および、電荷保持部５２０の上に連続して延在した導電部材によって構成される。別の観点で言えば、第１の電極２０１の第１の部分が光電変換部１０１にバイアス電圧を印加し、第１の電極２０１の第２の部分が、電荷保持部５２０にバイアス電圧を印加する。
本実施例において、光電変換部１０１は、第２の電極層２６０に含まれる第２の電極２０９を含む。電荷転送部５１０は、第２の電極層２６０に含まれる第３の電極５１２を含む。電荷保持部５２０は、第２の電極層２６０に含まれる第４の電極５２２を含む。
第２の電極２０９は、電源ＶＰに接続される。電源ＶＰは、電圧Ｖｐを第２の電極２０９に供給する。電圧Ｖｓと電圧Ｖｐにより、光電変換部１０１に信号電荷を蓄積するためのバイアス電圧が印加される。
第３の電極５１２は電圧制御部５１４に接続される。電圧制御部５１４は、第３の電極５１２に制御電圧を供給することにより、光電変換部１０１に蓄積された電荷を電荷保持部５２０に転送する。
第４の電極５２２は第１の容量１０３を介して電圧制御部５２４に接続される。電圧制御部５２４の出力する電圧により、電荷保持部５２０が信号電荷を保持する動作と、電荷保持部５２０の信号電荷を排出する動作とを制御する。
第１の電極２０１から第４の電極５２２に向かって信号電荷をドリフトさせる方向のバイアス電圧を、第１の電極２０１と第４の電極５２２との間に印加することで、電荷保持部５２０が信号電荷を保持する。つまり、電荷保持部５２０が信号電荷を保持するために用いられるバイアス電圧は、実施例１において光電変換部１０１が信号電荷を蓄積するためのバイアス電圧Ｖｒと同じである。本実施例においては、後述するように遮光層５３０が電荷保持部５２０を遮光している。したがって、電荷保持部５２０での光電変換により生じる電荷の量が低減されている。
信号電荷が第４の電極５２２から第１の電極２０１に向かってドリフトするようにバイアス電圧を印加することで、電荷保持部５２０の信号電荷が排出される。つまり、電荷保持部５２０の信号電荷を排出するために用いられるバイアス電圧は、実施例１において光電変換部１０１の信号電荷を排出するためのバイアス電圧Ｖｆと同じである。
また、第４の電極５２２は増幅トランジスタ１０４のゲートに接続される。信号電荷が排出されたことにより生じる光電変換層２１０の電位の変動が、電圧信号として回路部に読み出される。この点は、実施例１と同じである。
電荷転送部５１０の上、および、電荷保持部５２０の上に、入射光を遮る遮光層５３０が配される。電荷転送部５１０の上に遮光層５３０の一部が配されることにより、電荷転送中に電荷転送部５１０で電荷が発生することを抑制できる。これによりノイズを低減することができる。また、電荷保持部５２０の上に遮光層５３０の一部が配されることにより、電荷保持部５２０に電荷を保持している間に電荷保持部５２０で電荷が発生することを抑制できる。これによりノイズを低減することができる。
実施例１および実施例２においては、光電変換により生じた信号電荷が蓄積層２０５に蓄積される。その後、信号を読み出す時に、蓄積された信号電荷が第１の電極層２５０に排出される。これに対して本実施例では、信号を読み出す前に、蓄積された信号電荷が光電変換層２１０の内部において転送される。
このような構成により、電荷保持部５２０は、光電変換部１０１で生じた信号電荷を、光電変換部１０１とは別の場所で保持することができる。電荷保持部５２０が電荷を保持しておくことで、グローバル電子シャッタ動作を行うことができる。
本実施例では、光電変換部１０１の光電変換層２１０が、蓄積層２０５とブロッキング層２０６とを含んでいる。そのため、信号電荷は蓄積層２０５とブロッキング層２０６との界面付近に蓄積される。結果として、実施例１と同様にノイズを低減することができる。
また、本実施例では、電荷転送部５１０の光電変換層２１０が、蓄積層２０５とブロッキング層２０６とを含んでいる。この構成により、信号電荷の転送経路が、光電変換層２１０および絶縁層２０７の界面から離れて形成される。したがって、信号電荷の転送中に信号電荷が欠陥準位にトラップされる可能性を低減できる。結果として、ノイズを低減することができる。あるいは、欠陥準位の少ない経路に沿って信号電荷を転送するため、転送速度を向上させることができる。結果として高速に駆動することができる。
さらに、本実施例では、電荷保持部５２０の光電変換層２１０が、蓄積層２０５とブロッキング層２０６とを含んでいる。そのため、信号電荷は蓄積層２０５とブロッキング層２０６との界面付近に保持される。そのため、電荷保持部５２０が信号電荷を保持しているときに、信号電荷が欠陥準位にトラップされる可能性を低減することができる。結果として、ノイズを低減することができる。
このように、本実施例によれば、グローバル電子シャッタ動作を実現しつつ、ノイズを低減すること、あるいは、動作を高速化すること、もしくは、その両方を達成することができる。
なお、光電変換部１０１、電荷転送部５１０、および、電荷保持部５２０のそれぞれが、蓄積層２０５とブロッキング層２０６とを含む例を説明した。本実施例の変形例では、光電変換部１０１、電荷転送部５１０、および、電荷保持部５２０のいずれか１つだけ、または、いずれか２つだけが、蓄積層２０５とブロッキング層２０６とを含みうる。この変形例においても、グローバル電子シャッタ動作を実現しつつ、ノイズを低減すること、あるいは、動作を高速化すること、もしくは、その両方を達成することができる。
別の実施例を説明する。本実施例は、光電変換層２１０の上に分離された複数の第１の電極２０１ａ、２０１ｂが配された点で、実施例３と異なる。また、本実施例は、電荷転送部５１０が、第３の電極５１２、および、第３の電極５１２に接続された電圧制御部５１４を含まない点で、実施例３と異なる。以下では実施例３と相違している部分について説明する。実施例１乃至実施例３のいずれかと同じ点は説明を省略する。
図１０は、本実施例の撮像装置の画素１００の概略図を示す。図１、図８、または、図９と同様の機能を有する部分には同じ符号を付し、詳細な説明を省略する。
本実施例において、第１の電極層２５０が、光電変換部１０１に配された第１の電極２０１ａと、電荷保持部５２０に配された第１の電極２０１ｂとを含む。第１の電極２０１ａと第２の電極２０１ｂとは互いに分離されている。また、分離された第１の電極２０１ａと第２の電極２０１ｂとに対応するように、光電変換部１０１に配された上部ブロッキング層２０３ａと、電荷保持部５２０に配された上部ブロッキング層２０３ｂとが分離されている。そして、電荷転送部５１０には、第１の電極層２５０に含まれる電極、および、上部ブロッキング層２０３が配されない。このような構成によれば、第１の電極２０１ａと第２の電極２０１ｂとに独立に電圧を供給することができる。そのため、信号電荷の転送を効率的に行うことができる。
２つの第１の電極２０１ａと２０１ｂとの間には、遮光層５３０の一部が配される。遮光層５３０は樹脂などの絶縁体で形成される。このような構成によれば、電荷保持部５２０への光の進入をより低減できる。
また、電荷転送部５１０が、第２の電極層２６０の電極（例えば、実施例３の第３の電極５１２）、および、当該電極の電圧を制御する電圧制御部（例えば、実施例３の電圧制御部５１４）を含まない。そのため、回路を簡略化することができる。本実施例においても、第４の電極５２２の電圧を制御することにより、光電変換部１０１から電荷保持部５２０へ信号電荷を転送することが可能である。
本実施例によれば、実施例３と同様に、グローバル電子シャッタ動作を実現しつつ、ノイズを低減すること、あるいは、動作を高速化すること、もしくは、その両方を達成することができる。
別の実施例を説明する。本実施例は、画素が電荷排出部を含む点で、実施例１乃至実施例４と異なる。そこで、実施例１乃至実施例４と異なる部分のみを説明する。実施例１乃至実施例４のいずれかと同じ部分については、説明を省略する。
図１１は、本実施例の撮像装置の画素１００の概略図を示す。図１１は１つの画素１００だけを示しているが、本実施例の光電変換装置は複数の画素１００を含む。図１、図８、図９または図１０と同じ機能を有する部分には同じ符号を付し、詳細な説明を省略する。
画素１００は、光電変換部１０１、電荷転送部５１０、および、電荷排出部５５０を含む。本実施例においては、光電変換部１０１に含まれる第２の電極２０９が、増幅トランジスタ１０４のゲート、および、第１の容量１０３に接続される。この点は、実施例１または実施例２と同じである。また、本実施例の電荷転送部５１０は、実施例３の電荷転送部５１０と同じである。なお、本実施例の電荷転送部５１０に、実施例４の電荷転送部５１０を用いてもよい。
電荷排出部５５０は、第１の電極層２５０に含まれる第１の電極２０１、上部ブロッキング層２０３、光電変換層２１０、および、第２の電極層２６０に含まれる排出電極５５２を含む。排出電極５５２は電源ＶＤに接続される。電源ＶＤは、排出電極５５２に電圧Ｖｄを供給する。
電荷排出部５５０においては、光電変換層２１０に含まれる蓄積層２０５が、排出電極５５２と接している。例えば、絶縁層２０７にコンタクトホールが形成され、当該コンタクトホールに蓄積層２０５が配される。ブロッキング層２０６が、蓄積層２０５と異なる材料で形成される場合、ブロッキング層２０６にも同様にコンタクトホールが形成されうる。あるいは、蓄積層２０５とブロッキング層２０６が同じ材料で形成される場合、光電変換層２１０に部分的に不純物を添加することにより、本実施例のブロッキング層２０６を形成できる。なお、蓄積層２０５が排出電極５５２に接している点を除き、蓄積層２０５およびブロッキング層２０６は実施例１と同じである。
このような構成により、光電変換部１０１から電荷排出部５５０へ転送された信号電荷は、排出電極５５２に排出される。
まず、光電変換により発生した信号電荷は、第１の電極２０１と第２の電極２０９に印加されるバイアス電圧により、光電変換部１０１の蓄積層２０５に蓄積される。このときのバイアス電圧は、実施例１において信号電荷を蓄積するときに用いられるバイアス電圧Ｖｒと同じである。
次に、電荷転送部５１０の第３の電極５１２に制御電圧を供給し、光電変換部１０１の信号電荷を電荷排出部５５０に転送する。転送された信号電荷は、上述の通り、排出電極５５２へ排出される。一方、光電変換部１０１においては、転電された信号電荷の量に応じて、光電変換層２１０の電位が変動する。当該電位の変動が、画素１００の回路部によって読み出される。
以上に説明した通り、本実施例においては、信号電荷を半導体基板２００の表面に沿った方向に転送することで、信号を読み出すことができる。例えば、感度を得るために厚い光電変換層２１０を用いた場合でも、信号の読み出しを高速に行うことができる。また、光電変換部１０１においては、光電変換層２１０が蓄積層２０５とブロッキング層２０６とを含む。したがって、ノイズを低減しつつ、信号の読み出しを高速に行うことが可能である。
別の実施例を説明する。本実施例は、光電変換により生じた信号電荷が、増幅部の入力ノードに直接入力される点で、実施例１乃至実施例５と異なる。そこで、実施例１乃至実施例５と異なる部分のみを説明する。実施例１乃至実施例５のいずれかと同じ部分については、説明を省略する。
図１２は、本実施例の撮像装置の画素１００の概略図を示す。図１２は１つの画素１００だけを示しているが、本実施例の光電変換装置は複数の画素１００を含む。図１、図８、図９、図１０、または図１１と同じ機能を有する部分には同じ符号を付し、詳細な説明を省略する。
画素１００は、光電変換部１０１、電荷転送部５１０、および、電荷読出部５６０を含む。本実施例においては、光電変換部１０１に含まれる第２の電極２０９が、電源ＶＰに接続される。電源ＶＰは、電圧Ｖｐを第２の電極２０９に供給する。この点は、実施例３または実施例４と同じである。また、本実施例の電荷転送部５１０は、実施例３の電荷転送部５１０と同じである。なお、本実施例の電荷転送部５１０に、実施例４の電荷転送部５１０を用いてもよい。
電荷読出部５６０は、第１の電極層２５０に含まれる第１の電極２０１、上部ブロッキング層２０３、光電変換層２１０、および、第２の電極層２６０に含まれる読出電極５６２を含む。読出電極５６２は増幅トランジスタ１０４のゲートに接続される。
電荷読出部５６０においては、光電変換層２１０に含まれる蓄積層２０５が、読出電極５６２と接している。例えば、絶縁層２０７にコンタクトホールが形成され、当該コンタクトホールに蓄積層２０５が配される。ブロッキング層２０６が、蓄積層２０５と異なる材料で形成される場合、ブロッキング層２０６にも同様にコンタクトホールが形成されうる。あるいは、蓄積層２０５とブロッキング層２０６が同じ材料で形成される場合、光電変換層２１０に部分的に不純物を添加することにより、本実施例のブロッキング層２０６を形成できる。なお、蓄積層２０５が読出電極５６２に接している点を除き、蓄積層２０５およびブロッキング層２０６は実施例１と同じである。
このような構成により、光電変換部１０１から電荷読出部５６０へ転送された信号電荷は、読出電極５６２を介して、増幅トランジスタ１０４のゲートに入力される。したがって、回路部が、蓄積された信号電荷を直接読み出すことができる。
以上に説明した通り、本実施例においては、信号電荷を半導体基板２００の表面に沿った方向に転送することで、信号を読み出すことができる。例えば、感度を得るために厚い光電変換層２１０を用いた場合でも、信号の読み出しを高速に行うことができる。また、光電変換部１０１においては、光電変換層２１０が蓄積層２０５とブロッキング層２０６とを含む。したがって、ノイズを低減しつつ、信号の読み出しを高速に行うことが可能である。
本発明に係る撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。図１３に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。
図１３において、１００１はレンズの保護のためのバリア、１００２は被写体の光学像を光電変換装置１００４に結像させるレンズ、１００３はレンズ１００２を通った光量を可変するための絞りである。１００４は上述の各実施例で説明した光電変換装置であって、レンズ１００２により結像された光学像を画像データとして変換する。ここで、光電変換装置１００４の半導体基板にはＡＤ変換部が形成されているものとする。１００７は光電変換装置１００４より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図１３において、１００８は光電変換装置１００４および信号処理部１００７に、各種タイミング信号を出力するタイミング発生部、１００９はデジタルスチルカメラ全体を制御する全体制御部である。１０１０は画像データを一時的に記憶する為のフレームメモリ部、１０１１は記録媒体に記録または読み出しを行うためのインターフェース部、１０１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、１０１３は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも光電変換装置１００４と、光電変換装置１００４から出力された撮像信号を処理する信号処理部１００７とを有すればよい。
本実施例では、光電変換装置１００４とＡＤ変換部とが別の半導体基板に設けられた構成を説明した。しかし、光電変換装置１００４とＡＤ変換部とが同一の半導体基板に形成されていてもよい。また、光電変換装置１００４と信号処理部１００７とが同一の半導体基板に形成されていてもよい。
また、それぞれの画素１００が第１の光電変換部１０１Ａと、第２の光電変換部１０１Ｂを含むように構成されてもよい。信号処理部１００７は、第１の光電変換部１０１Ａで生じた電荷に基づく信号と、第２の光電変換部１０１Ｂで生じた電荷に基づく信号とを処理し、光電変換装置１００４から被写体までの距離情報を取得するように構成されてもよい。
撮像システムの実施例において、光電変換装置１００４には、実施例１乃至実施例６のいずれかの光電変換装置が用いられる。このような構成によれば、ノイズの低減された画像を取得することができる。
１０１ 光電変換部
２０１ 第１の電極
２０３ 上部ブロッキング層
２０５ 蓄積層
２０６ ブロッキング層
２０７ 絶縁層
２０９ 第２の電極
２１０ 光電変換層
２５０ 第１の電極層
２６０ 第２の電極層

Claims (20)

  1. 半導体基板と、
    前記半導体基板の上に配された第１の電極層と、
    前記第１の電極層および前記半導体基板の間に配された第２の電極層と、
    前記第１の電極層および前記第２の電極層の間に配され、光電変換により生じた信号電荷を蓄積する蓄積層と、
    前記蓄積層および前記第２の電極層の間に配された絶縁層と、
    前記蓄積層および前記絶縁層の間に配され、前記蓄積層からの前記信号電荷の進入を防ぐブロッキング層と、
    前記半導体基板に配され、前記信号電荷に基づく信号を受けるように前記第２の電極層に接続された回路部と、を備える、
    ことを特徴とする光電変換装置。
  2. 半導体基板と、
    前記半導体基板の上に配された第１の電極層と、
    前記第１の電極層および前記半導体基板の間に配された第２の電極層と、
    前記第１の電極層および前記第２の電極層の間に配され、光電変換により生じた信号電荷を蓄積する蓄積層と、
    前記蓄積層および前記第２の電極層の間に配された絶縁層と、
    前記蓄積層および前記絶縁層の間に配され、前記蓄積層の前記信号電荷に対するポテンシャルバリアを形成するブロッキング層と、
    前記半導体基板に配され、前記信号電荷に基づく信号を受けるように前記第２の電極層に接続された回路部と、を備える、
    ことを特徴とする光電変換装置。
  3. 前記蓄積層と前記ブロッキング層とが同じ半導体材料で形成される、
    ことを特徴とする請求項１または請求項２に記載の光電変換装置。
  4. 前記蓄積層の不純物濃度と前記ブロッキング層の不純物濃度とが異なる、
    ことを特徴とする請求項３に記載の光電変換装置。
  5. 前記蓄積層は第１導電型を有し、
    前記ブロッキング層は第１導電型とは異なる第２導電型を有する、
    ことを特徴とする請求項３または請求項４に記載の光電変換装置。
  6. 前記蓄積層が第１の半導体材料で形成され、
    前記ブロッキング層が、前記第１の半導体材料とは異なる第２の半導体材料で形成される、
    ことを特徴とする請求項１または請求項２に記載の光電変換装置。
  7. 前記蓄積層のバンドギャップと、前記ブロッキング層のバンドギャップとが異なる、
    ことを特徴とする請求項６に記載の光電変換装置。
  8. 前記蓄積層と前記ブロッキング層とがヘテロ接合を構成する、
    ことを特徴とする請求項６または請求項７に記載の光電変換装置。
  9. 前記第１の電極層から前記第２の電極層に向かって前記信号電荷をドリフトさせる電圧が、前記第１の電極層と前記第２の電極層との間に印加される、
    ことを特徴とする請求項１乃至請求項８のいずれか一項に記載の光電変換装置。
  10. 前記第１の電極層と前記蓄積層との間に配され、前記信号電荷と同じ極性を持つ電荷が前記第１の電極層から前記蓄積層へ注入されることを防ぐ第２のブロッキング層を備える、
    ことを特徴とする請求項１乃至請求項９のいずれか一項に記載の光電変換装置。
  11. 半導体基板と、
    前記半導体基板の上に配された第１の電極層と、
    前記第１の電極層および前記半導体基板の間に配された第２の電極層と、
    前記第１の電極層および前記第２の電極層の間に配された光電変換層と、
    前記光電変換層および前記第２の電極層の間に配された絶縁層と、
    前記半導体基板に配され、前記光電変換層で生じた信号電荷に基づく信号を受けるように前記第２の電極層に接続された回路部と、を備え、
    前記光電変換層の中にあって、前記第１の電極層から前記絶縁層へ向かう方向に進む前記信号電荷に対してポテンシャルバリアが形成される、
    ことを特徴とする光電変換装置。
  12. 前記第１の電極層から前記第２の電極層に向かって前記信号電荷をドリフトさせる電圧が、前記第１の電極層と前記第２の電極層との間に印加されているときに、前記ポテンシャルバリアが形成される、
    ことを特徴とする請求項１１に記載の光電変換装置。
  13. 前記光電変換層が前記信号電荷を蓄積しているときに、前記ポテンシャルバリアが形成される、
    ことを特徴とする請求項１１または請求項１２に記載の光電変換装置。
  14. 前記光電変換層が半導体材料で形成され、
    前記光電変換層は、第１の不純物濃度を有する第１の部分と、前記第１の不純物濃度とは異なる第２の不純物濃度を有する第２の部分とを含み、
    前記第２の部分が、前記第１の部分の前記信号電荷に対して、前記ポテンシャルバリアを形成する、
    ことを特徴とする請求項１１乃至請求項１３のいずれか一項に記載の光電変換装置。
  15. 前記光電変換層が、第１の半導体材料で形成された第１の部分と、前記第１の半導体材料とは異なる第２の半導体材料で形成された第２の部分とを含み、
    前記第２の部分が、前記第１の部分の前記信号電荷に対して、前記ポテンシャルバリアを形成する、
    ことを特徴とする請求項１１乃至請求項１３のいずれか一項に記載の光電変換装置。
  16. 前記第１の部分のバンドギャップと、前記第２の部分のバンドギャップとが異なる、
    ことを特徴とする請求項１５に記載の光電変換装置。
  17. 前記第１の電極層と前記光電変換層との間に配され、前記信号電荷と同じ極性を持つ電荷が前記第１の電極層から前記光電変換層へ注入されることを防ぐ第２のブロッキング層を備える、
    ことを特徴とする請求項１１乃至請求項１６のいずれか一項に記載の光電変換装置。
  18. 前記第２の電極層は、電気的に分離された少なくとも２つの電極を含み、
    前記少なくとも２つの電極の一方または両方の電圧を制御することにより、前記信号電荷を転送する、
    ことを特徴とする請求項１乃至請求項１７のいずれか一項に記載の光電変換装置。
  19. 前記少なくとも２つの電極の１つを含む光電変換部と、
    前記少なくとも２つの電極の他の１つを含む電荷保持部と、
    前記電荷保持部を遮光する遮光層と、を備え、
    前記光電変換部の前記信号電荷を前記電荷保持部に転送する、
    ことを特徴とする請求項１８に記載の光電変換装置。
  20. 請求項１乃至請求項１９のいずれか一項に記載の光電変換装置と、
    前記光電変換装置からの信号を処理する信号処理装置と、を備えた撮像システム。
JP2016023061A 2016-02-09 2016-02-09 光電変換装置、および、撮像システム Active JP6727831B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016023061A JP6727831B2 (ja) 2016-02-09 2016-02-09 光電変換装置、および、撮像システム
PCT/JP2016/088660 WO2017138273A1 (en) 2016-02-09 2016-12-26 Photoelectric conversion apparatus and imaging system
US16/076,632 US10547016B2 (en) 2016-02-09 2016-12-26 Photoelectric conversion apparatus and imaging system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016023061A JP6727831B2 (ja) 2016-02-09 2016-02-09 光電変換装置、および、撮像システム

Publications (3)

Publication Number Publication Date
JP2017143158A true JP2017143158A (ja) 2017-08-17
JP2017143158A5 JP2017143158A5 (ja) 2019-03-14
JP6727831B2 JP6727831B2 (ja) 2020-07-22

Family

ID=57799764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016023061A Active JP6727831B2 (ja) 2016-02-09 2016-02-09 光電変換装置、および、撮像システム

Country Status (3)

Country Link
US (1) US10547016B2 (ja)
JP (1) JP6727831B2 (ja)
WO (1) WO2017138273A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018066256A1 (ja) * 2016-10-05 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
WO2019044103A1 (ja) * 2017-08-31 2019-03-07 ソニーセミコンダクタソリューションズ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
WO2019044464A1 (ja) * 2017-08-31 2019-03-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の制御方法
JP2019057649A (ja) * 2017-09-21 2019-04-11 株式会社リコー 撮像素子、撮像装置および画像入力装置
WO2020027081A1 (ja) * 2018-07-30 2020-02-06 ソニー株式会社 撮像素子および撮像装置
WO2021161889A1 (ja) * 2020-02-12 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
WO2022014383A1 (ja) * 2020-07-15 2022-01-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109923857B (zh) * 2016-11-14 2021-05-11 富士胶片株式会社 摄像装置、摄像方法及记录介质
JP2018107725A (ja) * 2016-12-27 2018-07-05 キヤノン株式会社 光電変換装置、撮像システム
DE112019002867T5 (de) 2018-06-05 2021-04-22 Sony Semiconductor Solutions Corporation Bildgebungsvorrichtung
JP2020017688A (ja) * 2018-07-27 2020-01-30 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
CN114586338A (zh) * 2019-11-29 2022-06-03 索尼半导体解决方案公司 半导体装置、摄像元件和电子设备
CN111599879B (zh) * 2020-06-11 2022-05-31 武汉华星光电技术有限公司 Pin感光器件及其制作方法、及显示面板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181482A (ja) * 1987-01-23 1988-07-26 Sumitomo Electric Ind Ltd フオトセンサ
JPH08116044A (ja) * 1993-12-27 1996-05-07 Canon Inc 光電変換装置、その駆動方法及びそれを有するシステム
US20080277754A1 (en) * 2007-05-08 2008-11-13 Michael-Y Liu Image sensor and fabrication method thereof
JP2010003902A (ja) * 2008-06-20 2010-01-07 Fujifilm Corp 光電変換材料、光電変換素子及び固体撮像素子
WO2010073189A1 (en) * 2008-12-22 2010-07-01 Koninklijke Philips Electronics N.V. Radiation detector with improved charge collection and minimized leakage currents
JP2012164892A (ja) * 2011-02-08 2012-08-30 Panasonic Corp 固体撮像装置
WO2012117670A1 (ja) * 2011-03-01 2012-09-07 パナソニック株式会社 固体撮像装置
US20130093932A1 (en) * 2011-10-14 2013-04-18 Kyo Jin CHOO Organic pixels including organic photodiode, manufacturing methods thereof, and apparatuses including the same
JP2016021445A (ja) * 2014-07-11 2016-02-04 キヤノン株式会社 光電変換装置、および、撮像システム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261638A (ja) * 2005-02-21 2006-09-28 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
WO2012004923A1 (ja) 2010-07-09 2012-01-12 パナソニック株式会社 固体撮像装置および固体撮像装置の駆動方法
JPWO2013111676A1 (ja) * 2012-01-25 2015-05-11 ソニー株式会社 光電変換素子、光電変換素子の製造方法、固体撮像装置および電子機器
WO2013180076A1 (ja) 2012-05-30 2013-12-05 富士フイルム株式会社 放射線画像撮影装置、放射線画像撮影システム、放射線画像撮影装置の制御方法、及び放射線画像撮影装置の制御プログラム
JP6231741B2 (ja) * 2012-12-10 2017-11-15 キヤノン株式会社 固体撮像装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181482A (ja) * 1987-01-23 1988-07-26 Sumitomo Electric Ind Ltd フオトセンサ
JPH08116044A (ja) * 1993-12-27 1996-05-07 Canon Inc 光電変換装置、その駆動方法及びそれを有するシステム
US20080277754A1 (en) * 2007-05-08 2008-11-13 Michael-Y Liu Image sensor and fabrication method thereof
JP2010003902A (ja) * 2008-06-20 2010-01-07 Fujifilm Corp 光電変換材料、光電変換素子及び固体撮像素子
WO2010073189A1 (en) * 2008-12-22 2010-07-01 Koninklijke Philips Electronics N.V. Radiation detector with improved charge collection and minimized leakage currents
JP2012164892A (ja) * 2011-02-08 2012-08-30 Panasonic Corp 固体撮像装置
WO2012117670A1 (ja) * 2011-03-01 2012-09-07 パナソニック株式会社 固体撮像装置
US20130093932A1 (en) * 2011-10-14 2013-04-18 Kyo Jin CHOO Organic pixels including organic photodiode, manufacturing methods thereof, and apparatuses including the same
JP2016021445A (ja) * 2014-07-11 2016-02-04 キヤノン株式会社 光電変換装置、および、撮像システム

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10903278B2 (en) 2016-10-05 2021-01-26 Sony Semiconductor Solutions Corporation Solid-state imaging element and solid-state imaging apparatus having a photoelectric conversion layer and a pair of electrodes
WO2018066256A1 (ja) * 2016-10-05 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
US11445135B2 (en) 2017-08-31 2022-09-13 Sony Semiconductor Solutions Corporation Solid-state imaging device and method of controlling solid-state imaging device
JPWO2019044103A1 (ja) * 2017-08-31 2020-10-15 ソニーセミコンダクタソリューションズ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
WO2019044464A1 (ja) * 2017-08-31 2019-03-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の制御方法
WO2019044103A1 (ja) * 2017-08-31 2019-03-07 ソニーセミコンダクタソリューションズ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
JP7164532B2 (ja) 2017-08-31 2022-11-01 ソニーセミコンダクタソリューションズ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
US11621290B2 (en) 2017-08-31 2023-04-04 Sony Semiconductor Solutions Corporation Imaging element, laminated imaging element, and solid-state imaging device
US11792541B2 (en) 2017-08-31 2023-10-17 Sony Semiconductor Solutions Corporation Solid-state imaging device and method of controlling solid-state imaging device
JP2019057649A (ja) * 2017-09-21 2019-04-11 株式会社リコー 撮像素子、撮像装置および画像入力装置
WO2020027081A1 (ja) * 2018-07-30 2020-02-06 ソニー株式会社 撮像素子および撮像装置
US11825666B2 (en) 2018-07-30 2023-11-21 Sony Corporation Imaging element and imaging apparatus
WO2021161889A1 (ja) * 2020-02-12 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP7414569B2 (ja) 2020-02-12 2024-01-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
WO2022014383A1 (ja) * 2020-07-15 2022-01-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法

Also Published As

Publication number Publication date
JP6727831B2 (ja) 2020-07-22
US10547016B2 (en) 2020-01-28
WO2017138273A1 (en) 2017-08-17
US20190067612A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
JP6727831B2 (ja) 光電変換装置、および、撮像システム
US9722107B2 (en) Photoelectric conversion device and imaging system
US9826181B2 (en) Photoelectric conversion device and imaging system
US10027915B2 (en) Photoelectric conversion device and imaging system
JP7020770B2 (ja) 撮像装置、および、撮像システム
US10446594B2 (en) Image pickup device and image pickup system
US10483301B2 (en) Imaging apparatus and imaging system
US9941315B2 (en) Photoelectric conversion device and imaging system
US10244193B2 (en) Imaging apparatus and imaging system
US9866774B2 (en) Photoelectric conversion device and imaging system
JP6494207B2 (ja) 光電変換装置、光電変換システム、光電変換装置の駆動方法
US10091444B2 (en) Photoelectric conversion apparatus and photoelectric conversion system
JP7027175B2 (ja) 半導体装置および機器
JP6808317B2 (ja) 撮像装置、および、撮像システム
JP6703053B2 (ja) 光電変換装置、光電変換システム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200701

R151 Written notification of patent or utility model registration

Ref document number: 6727831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151