CN114586338A - 半导体装置、摄像元件和电子设备 - Google Patents

半导体装置、摄像元件和电子设备 Download PDF

Info

Publication number
CN114586338A
CN114586338A CN202080071690.3A CN202080071690A CN114586338A CN 114586338 A CN114586338 A CN 114586338A CN 202080071690 A CN202080071690 A CN 202080071690A CN 114586338 A CN114586338 A CN 114586338A
Authority
CN
China
Prior art keywords
unit
voltage
wiring
photoelectric conversion
image pickup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080071690.3A
Other languages
English (en)
Inventor
加藤淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN114586338A publication Critical patent/CN114586338A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/69—SSIS comprising testing or correcting structures for circuits other than pixel cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

根据本公开的半导体装置包括：第一电荷累积单元，其能够累积电荷；第一初始化单元，其连接到所述第一电荷累积单元，并且对所述第一电荷累积单元进行初始化；和第一电压切换单元，其连接到所述第一初始化单元，并且能够将第一电压和与所述第一电压不同的第二电压选择性地供应到所述第一初始化单元。

Description

半导体装置、摄像元件和电子设备
技术领域
本公开涉及半导体装置、摄像元件和电子设备。
背景技术
近年来，包括对红外线区域中的光敏感的光电转换膜的摄像元件受到关注。例如，一种这样的摄像元件包括：光电转换单元，其包括使用诸如砷化铟镓(InGaAs)等III-V族化合物半导体形成的光电转换膜，并且对入射光进行光电转换以产生电荷；和半导体装置，其接合到光电转换单元，将电荷作为信号读出，并且对所读出的信号执行预定信号处理。有时将这种半导体装置称为读出集成电路(ROIC)基板。
引用列表
专利文献
专利文献1：JP 2016-213286 A
发明内容
技术问题
当执行上述摄像元件的评估(操作测试)时，即使发现缺陷，有时也难以判断是否在光电转换单元或ROIC基板中出现缺陷。如果为了发现ROIC基板中的缺陷而执行评估，则必须在光电转换单元和ROIC基板接合之前执行这种评估。
关于集成电路的测试，例如，在专利文献1中公开了一种测量形成在半导体基板中的阱区之间的漏电流的方法。然而，专利文献1并没有提及与光电转换单元一起使用的ROIC基板的评估和摄像元件的评估。
鉴于以上情况，本公开提供了一种无论光电转换单元的存在与否都能够进行电路评估的读出半导体装置以及包括该读出半导体装置的摄像元件和电子设备。
解决问题的技术方案
根据本公开的第一实施例，提供了一种半导体装置，其包括：第一电荷累积单元，其能够累积电荷；第一初始化单元，其对所述第一电荷累积单元进行初始化；和电压切换单元，其能够将第一电压和与所述第一电压不同的第二电压选择性地供应到所述第一初始化单元。
根据本公开的第二实施例，提供了一种摄像元件，其包括：光电转换单元，其接收光，并且对接收的所述光进行光电转换以产生电荷；第一电荷累积单元，其能够累积所述电荷；第一初始化单元，其连接到所述第一电荷累积单元，并且对所述第一电荷累积单元进行初始化；和电压切换单元，其连接到所述第一初始化单元，并且能够将第一电压和与所述第一电压不同的第二电压选择性地供应到所述第一初始化单元。
根据本公开的第三实施例，提供了一种摄像元件，其包括：第一电荷累积单元，其能够累积电荷；第一初始化单元，其连接到所述第一电荷累积单元，并且对所述第一电荷累积单元进行初始化；光电转换单元，其接收光，并且对接收的所述光进行光电转换以产生电荷；第二电荷累积单元，其能够累积由所述光电转换单元产生的所述电荷，并且将累积的所述电荷传输到所述第一电荷累积单元；第二初始化单元，其连接到所述第二电荷累积单元，并且对所述第二电荷累积单元进行初始化；和电压切换单元，其连接到所述第一初始化单元和所述第二初始化单元，并且能够将第一电压和与所述第一电压不同的第二电压选择性地供应到所述第一初始化单元和所述第二初始化单元。
根据本公开的第四实施例，提供了一种电子设备，其包括：光学系统；光电转换单元，其从所述光学系统接收光，并且对接收的所述光进行光电转换以产生电荷；第一电荷累积单元，其能够累积所述电荷；第一初始化单元，其连接到所述第一电荷累积单元，并且对所述第一电荷累积单元进行初始化；和电压切换单元，其连接到所述第一初始化单元，并且能够将第一电压和与所述第一电压不同的第二电压选择性地供应到所述第一初始化单元。
附图说明
图1是示意性地示出了根据第一实施例的摄像元件的局部截面图。
图2是示出了根据第一实施例的摄像元件的电路布局的示例的示意图。
图3是示出了根据第一实施例的摄像元件中所包括的半导体装置中的各像素的电路构造的示例的示意性电路图。
图4是与根据第一实施例的摄像元件中所包括的半导体装置的各像素的各电路元件的状态和供应到各电路元件的信号有关的时序图。
图5是示出了根据第一实施例的摄像元件的第一变形例的示意性电路图。
图6是示出了根据第一实施例的摄像元件的第二变形例的示意性电路图。
图7是示出了根据第二实施例的摄像元件中所包括的半导体装置的各像素的电路构造的示例的示意性电路图。
图8是与根据第二实施例的摄像元件中所包括的半导体装置的各像素的各电路元件的状态和供应到各电路元件的信号有关的时序图。
图9A是示意性地示出了根据第三实施例的摄像元件的局部平面图。
图9B是示意性地示出了根据第三实施例的摄像元件的局部截面图。
图10是示意性地示出了根据第四实施例的摄像元件的局部截面图。
图11是示出了根据本公开实施例的摄像元件适用的电子设备的示意图。
图12是示出了根据本公开的技术能够适用的车辆控制系统的示意性构造的示例的框图。
图13是示出了车外信息检测单元和摄像单元的安装位置的示例的说明图。
图14是示出了内窥镜手术系统的示意性构造的示例的图。
图15是示出了摄像头和CCU的功能构造的示例的框图。
具体实施方式
在下文中，将参考附图说明本公开的示例性而非限制性的实施例。注意，在以下各实施例中，相同或对应的部位或部件将由相同或对应的附图标记表示，因此将省略其重复说明。另外，附图并非旨在显示部件或电路元件，或各种层的厚度之间的相对比率。因此，本领域技术人员需要根据以下非限制性实施例来确定具体尺寸和厚度。
(第一实施例)
[根据第一实施例的摄像元件的构造]
将参考图1说明根据本公开的第一实施例的摄像元件。图1是示意性地示出了根据第一实施例的摄像元件的局部截面图。如图所示，摄像元件1包括光电转换单元100和读出集成电路(ROIC)基板200。光电转换单元100接收光，并且对所接收的光进行光电转换以产生电荷信号。ROIC基板200接合到光电转换单元100，并且读出由光电转换单元100产生的电荷信号。ROIC基板200对应于根据本公开的一个实施例的半导体装置。
<光电转换单元的构造>
光电转换单元100包括绝缘层11、接触层12、光电转换膜13、上部电极层14和透明电极层15。
绝缘层11由诸如氧化硅(SiOx)和氮化硅(SiN)等绝缘材料制成。绝缘层11设置有在上下方向(图中的Z方向)上贯穿绝缘层11的多个下部电极11A。下部电极11A使用诸如铜(Cu)等金属形成。
在本实施例中，使用磷化铟(InP)形成接触层12。将锌(Zn)添加到接触层12中，使得接触层12具有p型导电类型。另外，接触层12设置有其中Zn以高浓度局部扩散的多个扩散区域12A。多个扩散区域12A在由图中所示的X方向和Y方向限定的X-Y平面内以矩阵状布置。下部电极11A与多个扩散区域12A对应地设置，并且电连接到对应的扩散区域12A。
能够使用III-V族化合物半导体来形成光电转换膜13。在本实施例中，使用非掺杂砷化铟镓(InGaAs)形成光电转换膜13。根据InxGa(1-x)As(x：0<x≤1)中的相对于Ga的In的比率x，InGaAs能够具有不同的波长灵敏度区域。在本实施例中，由于与使用InP形成的接触层12和上部电极层14(稍后描述)的晶格匹配，将In的比率x设定为0.53。在该In比率下的InGaAs能带间隙约为0.728eV，当转换为波长时对应于约1.7μm。上述光电转换膜13通常能够对0.8μm～1.7μm的波长具有灵敏度。注意，在不限于InGaAs的情况下，例如，可以使用诸如砷化铟锑(InAsSb)、砷化铟(InAs)和锑化铟(InSb)等其他III-V族化合物半导体或诸如碲镉汞(HgCdTe)等II-VI族化合物半导体来形成光电转换膜13。另外，也能够使用诸如CuGaInS混晶、CuAlGaInS混晶、CuAlGaInSSe混晶等具有黄铜矿结构的化合物半导体来形成光电转换膜13。此外，也可以使用诸如硅(Si)、非晶硅(α-Si)和锗(Ge)等元素半导体来形成光电转换膜13。此外，光电转换膜13也可以是量子点光电转换膜和有机光电转换膜等。
在光电转换膜13上形成有上部电极层14。在本实施例中，使用InP形成上部电极层14。将诸如硫(S)和硒(Se)等n型杂质添加到上部电极层14中，使得上部电极层14具有n型导电类型。
在上部电极层14上形成有透明电极层15。能够使用例如铟锡氧化物(ITO)和氧化锌(ZnO)等形成透明电极层15。
在具有上述构造的光电转换单元100中，由扩散区域12A(p+-InP)、扩散区域12A上的光电转换膜13(非掺杂InGaAs)和光电转换膜13上的上部电极层14(n-InP)形成光电二极管PD。在本实施例中，一个光电二极管PD对应于一个像素。由于多个扩散区域12A以矩阵状布置，因此光电二极管PD和像素也以矩阵状布置。
<光电转换单元的操作>
当光通过光电转换单元100中的透明电极层15和上部电极层14入射到光电二极管PD的光电转换膜13上时，在光电转换膜13中产生电子-空穴对。此时，当将反向偏置电压施加到光电二极管PD时，在光电转换膜13中产生大的电位梯度，使得所产生的电子和空穴分离。即，电子到达上部电极层14，而空穴移动到接触层12的扩散区域12A。以这种方式，对应于入射光的电荷信号通过下部电极11A由读出集成电路200读出。
<ROIC基板的构造>
ROIC基板200是所谓的多层配线板并且包括上部绝缘层21、下部绝缘层22和硅层23。
上部绝缘层21由诸如氧化硅(SiOx)和氮化硅(SiN)等绝缘材料制成。上部绝缘层21设置有在上下方向上贯穿上部绝缘层21的多个连接电极21A。连接电极21A使用诸如铜(Cu)等金属形成。连接电极21A以一对一的关系电连接到光电转换单元100的下部电极11A。这种连接使得来自光电转换单元100的电荷信号能够传输到ROIC基板200。注意，连接电极21A和下部电极11A之间的电连接能够通过将它们直接接合来实现。另外，连接电极21A和下部电极11A可以经由金属凸块等电连接。光电转换单元100和ROIC基板200通过将连接电极21A接合到下部电极11A而一体化。
与上部绝缘层21类似，下部绝缘层22由例如氧化硅(SiOx)和氮化硅(SiN)等绝缘材料制成。在下部绝缘层22中埋入多个配线22A和多个通孔(via)22B。
在硅层23中，在硅层23和下部绝缘层22之间的界面侧形成有多个金属氧化物半导体(MOS)晶体管23N和23P。在本实施例中，硅层23由p型硅制成。在硅层23的一部分中设置有使用n型硅形成的阱区23W。因此，形成在阱区23W中的MOS晶体管23P是P沟道MOS晶体管，而其他MOS晶体管23N是N沟道MOS晶体管。MOS晶体管23N和23P适当地电连接到下部绝缘层22中的配线22A和通孔22B，从而形成像素读出电路20，该像素读出电路20从光电转换单元100的光电二极管PD(像素)读出电荷信号。
另外，ROIC基板200能够包括如稍后描述的负载晶体管单元、比较器电路单元和计数器单元。此外，ROIC基板200还能够包括垂直扫描电路、水平扫描电路和用于外部设备等的接口电路。
<摄像元件的电路布局>
接下来，将参考图2说明根据本实施例的摄像元件1的整体电路布局。图2是示出了根据本实施例的摄像元件1的电路布局的示例的示意图。如图所示，摄像元件1包括像素阵列110、负载晶体管单元LMU和LMD、比较器电路单元CMU和CM以及计数器单元CNU和CND。另外，摄像元件1还包括水平扫描电路和垂直扫描电路(均未示出)。
多个像素111在像素阵列110中以矩阵状排列(为了便于说明，在图2中示出了多个像素111中的一个像素)。像素111包括形成在光电转换单元100(图1)中的光电二极管PD和形成在ROIC基板200中的像素读出电路20。另外，像素阵列110还设置有输出来自像素111的信号的垂直信号线VSL。在以矩阵状排列的多个像素111中，在图中的垂直方向上排列成一列的多个像素111(在列方向上的多个像素111)电连接到一个垂直信号线VSL。即，垂直信号线VSL针对在列方向上的多个像素111设置，并且列的数量与垂直信号线VSL的数量相同。
负载晶体管单元LMU相对于像素阵列110布置在图中的上侧，并且负载晶体管单元LMD相对于像素阵列110布置在图中的下侧。负载晶体管单元LMD设置有与垂直信号线VSL相对应的多个负载晶体管(未示出)。负载晶体管在读出像素信号时充当源极跟随器的电流源。负载晶体管能够使用MOS晶体管构成。另外，在负载晶体管单元LMU中同样形成有负载晶体管。
另外，在负载晶体管单元LMU和LMD之中的各者中，还布置有配线LVDD、配线LV、配线L1和配线L2。这些配线LVDD、LV、L1和L2沿着负载晶体管单元LMU和LMD的纵向方向延伸。另外，在负载晶体管单元LMU和LMD之中的各者中，还设置有切换单元SW。切换单元SW针对与在列方向上的多个像素111相对应的各列C设置。
布置在负载晶体管单元LMU中的配线LVDD和布置在负载晶体管单元LMD中的配线LVDD通过配线UD连接，并且将电源电压从配线UD供应到各像素111。详细地，将电源电压VDD从配线LVDD供应到下面图3所示的存储节点(SN)电容器CPs、浮动扩散(FD)电容器CPf和放大晶体管Tamp的漏极。
稍后将详细地说明配线LV、配线L1、配线L2和切换单元SW。
比较器电路单元CMU相对于负载晶体管单元LMU布置在图中的上侧。此外，计数器单元CNU相对于比较器电路单元CMU布置在图中的上侧。比较器电路单元CMU和计数器单元CNU充当模数转换单元。结果，通过像素读出电路20从像素111输出到垂直信号线VSL的模拟电荷信号被转换为数字信号，并且在水平扫描电路的控制下，作为数字信号的像素信号被输出到后级电路。这同样适用于比较器电路单元CMD和计数器单元CND。
<各像素的电路构造>
接下来，将参考图3说明设置在ROIC基板200上的各像素的电路构造的示例。图3示出了与一个垂直信号线VSL连接的在列方向上的多个像素111中的一个像素111和负载晶体管单元LMD。另外，在图3中，将设置在负载晶体管单元LMD中的上述负载MOS晶体管示出为电流源CS。注意，在图3中，省略了布置在像素阵列110的上侧的负载晶体管单元LMU。
如图3所示，在像素111中，光电二极管PD通过存储节点SN电连接到像素读出电路20。这种电连接对应于图1中的下部电极11A和连接电极21A之间的连接。针对存储节点SN形成SN电容器CPs。来自光电二极管PD的电荷信号通过存储节点SN累积在SN电容器CPs中。结果，电荷信号的电荷量被转换为电压值。另外，存储节点SN与溢流栅极(OFG)晶体管Tofg的源极和传输晶体管Ttrg的漏极电连接。
在传输晶体管Ttrg的源极侧设置有浮动扩散层FD，并且针对浮动扩散层FD形成FD电容器CPf。传输晶体管Ttrg的源极连接到复位晶体管Trst的源极。当将偏置电压(稍后描述的复位信号RST)施加到复位晶体管Trst的栅极时，复位晶体管Trst导通，并且FD电容器CPf复位(排出存储在FD电容器CPf中的电荷)。
注意，在本实施例中，OFG晶体管Tofg、传输晶体管Ttrg和复位晶体管Trst是P沟道MOS晶体管(对应于图1中的MOS晶体管23P)。即，这些MOS晶体管通常是关断的，并且在将负电压施加到它们的栅极时导通。
另外，浮动扩散层FD连接到放大晶体管Tamp的栅极。放大晶体管Tamp的漏极连接到设置在摄像元件1(图1和图2)外部并且输出电压VDD的电压的预定电源，放大晶体管Tamp的源极连接到选择晶体管Tsel的漏极。放大晶体管Tamp和选择晶体管Tsel是N沟道MOS晶体管(对应于图1中的MOS晶体管23N)。即，这些MOS晶体管通常是关断的，并且在将正电压施加到它们的栅极时导通。
在电荷存储在FD电容器CPf中并且在浮动扩散层FD中产生正电压的情况下，当选择晶体管Tsel导通时，基于由光电二极管PD产生的电荷信号的信号通过垂直信号线VSL输出到负载晶体管单元LMD。
在负载晶体管单元LMD中形成有配线LV。配线LV连接到设置在摄像元件1(图2)的外边缘部(摄像元件芯片的外边缘部)中的焊盘(未示出)，并且预定外部电源能够电连接到该焊盘。当使用摄像元件1执行摄像时(在正常操作期间)，提供电源以将复位电压供应到OFG晶体管Tofg和复位晶体管Trst。例如，复位电压约为1.2V。
配线LVDR电连接到配线LV。配线LVDR在列方向(与垂直信号线VSL平行的方向)上延伸，并且将复位电压供应到在列方向上排列的多个像素111中的各像素111的OFG晶体管Tofg和复位晶体管Trst。具体地，各像素111设置有将配线LVDR和OFG晶体管Tofg电连接的配线LOVDR以及将配线LVDR和复位晶体管Trst电连接的配线LOVDR。
另外，配线LV设置有切换单元SW。切换单元SW具有第一开关SW1和第二开关SW2。第一开关SW1和第二开关SW2选择性地接通和断开。即，当第一开关SW1接通时，第二开关SW2断开，当第一开关SW1断开时，第二开关SW2接通。切换单元SW的开关SW1和SW2能够使用一个或多个MOS晶体管构成。在这种情况下，MOS晶体管可以是N沟道MOS晶体管或P沟道晶体管。另外，切换单元SW也能够使用互补金属氧化物半导体(CMOS)晶体管构成。
详细地，第一开关SW1在一端连接到配线LVDR，在另一端连接到配线L1。配线L1电连接到设置在摄像元件1(图1和图2)的外边缘部(摄像元件芯片的外边缘部)中的配线L1用测试焊盘(未示出)。如果将向测试焊盘输出电压VDR1的预定外部电源电连接，则当第一开关SW1接通时，能够通过配线L1、配线LVDR和配线LOVDR将电压VDR1施加到OFG晶体管Tofg的漏极，并且能够通过配线L1、配线LVDR和配线LRVDR将电压VDR1施加到复位晶体管Trst的漏极。注意，只要电压VDR1低于复位晶体管Trst和OFG晶体管Tofg的耐受电压(withstandvoltage)，电压VDR1可以是任何电压。
另一方面，第二开关SW2在一端连接到配线LVDR，在另一端连接到配线L2。配线L2连接到设置在摄像元件1(图1和图2)的外边缘部中的配线L2用测试焊盘(未示出)。如果将向测试焊盘输出电压VDR2的预定外部电源电连接，则当第二开关SW2接通时，能够通过配线L1、配线LVDR和配线LOVDR将电压VDR2施加到OFG晶体管Tofg的漏极，并且能够通过配线L1、配线LVDR和配线LRVDR将电压VDR2施加到复位晶体管Trst的漏极。例如，电压VDR2可以是1.2V或约1.2V。即，能够使电压VDR2与从配线LV供应的复位电压相同。
如上所述，切换单元SW形成将具有不同电压值的电压分别供应到OFG晶体管Tofg和复位晶体管Trst的电压切换单元。另外，配线LV、配线L1和配线L2在水平方向上延伸穿过负载晶体管单元LMD，并且针对在列方向上排列的多个像素111设置切换单元SW。
注意，图3所示的配线L3是供应用于驱动切换单元SW的驱动信号的配线。能够通过将驱动信号从摄像元件1的外部供应到配线L3来操作切换单元SW。另外，与配线LV、配线L1和配线L2类似，配线L3也形成在负载晶体管单元LMD中。注意，例如，在使用P沟道MOS晶体管构成切换单元SW的开关SW1并且使用N沟道MOS晶体管构成开关SW2的情况下，通过将P沟道MOS晶体管(SW1)的源极和漏极中的一者连接到配线LV，将另一者连接到配线L1，将N沟道MOS晶体管(SW2)的源极和漏极中的一者连接到配线LV，将另一者连接到配线L2，并且将这两个MOS晶体管的栅极连接到配线L3，能够使用配线L3选择性地接通和断开开关SW1和开关SW2。另外，在使用P沟道MOS晶体管(或N沟道MOS晶体管)构成开关SW1和SW2的情况下，通过设置附加配线L3，将一个配线L3连接到一个P沟道MOS晶体管(或N沟道MOS晶体管)的栅极，将另一个配线L3连接到另一个P沟道MOS晶体管(或N沟道MOS晶体管)的栅极，并且交替地施加栅极电压，能够选择性地接通和断开开关SW1和开关SW2。
如图2所示，待供应到负载晶体管单元LMD中的对应配线的电压从预定外部电源供应到布置在负载晶体管单元LMU中的配线LV、配线L1、配线L2和配线L3。另外，能够同步控制负载晶体管单元LMU的切换单元SW和负载晶体管单元LMD的切换单元SW。例如，当难以充分确保设置在ROIC基板200上的配线LVDR的线宽等时，配线LVDR的电阻有可能增大，但是如果使用像素阵列110两侧的切换单元SW、配线LV、配线L1、配线L2和配线L3，则可以容易地将预定电压供应到像素阵列110的所有像素111。
[根据第一实施例的摄像元件的像素读出电路在摄像期间的操作]
接下来，将参考图1至图3说明摄像元件1的像素读出电路20在摄像(正常操作)期间的操作。
在摄像期间，用于输出复位电压(例如，1.2V)的预定外部电源连接到配线LV，但是对应的电源未连接(未将电压供应)到配线L1和配线L2。
首先，在垂直扫描电路的控制下，OFG晶体管Tofg和传输晶体管Ttrg关断。接下来，当将负电压施加到栅极使得OFG晶体管Tofg导通时，通过配线LVDR和配线LV来复位光电二极管PD和SN电容器CPs。
接下来，在经过预定时间之后，复位晶体管Trst在垂直扫描电路的控制下导通，并且FD电容器CPf复位。在经过预定时间之后，复位晶体管Trst再次关断，并且FD电容器CPf的复位结束。
然后，对光电二极管PD进行曝光。结果，在光电二极管PD中产生电荷，并且所产生的电荷累积在SN电容器CPs中。在光电二极管PD的曝光期间，在垂直扫描电路的控制下，将正电压施加到选择晶体管Tsel的栅极，使得选择晶体管Tsel导通。结果，复位的FD电容器CPf的电荷被读出到垂直信号线VSL。即，执行像素111的噪声分量的读出(预充电(Pre-Charge)相的读出(在下文中称为P相读出))。在P相读出结束之后，关断复位晶体管Trst和选择晶体管Tsel。
在光电二极管PD的曝光完成之后，当在垂直扫描电路的控制下将负电压施加到传输晶体管Ttrg的栅极时，传输晶体管Ttrg导通，并且累积在SN电容器CPs中的电荷传输到FD电容器CPf。当选择晶体管Tsel在预测传输结束的时序再次导通时，浮动扩散层PD的电压输出到垂直信号线VSL。此时的浮动扩散层PD的电压是基于由光电二极管PD产生的电荷，即，基于所接收的光的光量的电荷信号被读出到垂直信号线VSL。即，执行在摄像期间的数据(Data)相的读出(在下文中称为D相读出)。在垂直扫描电路和垂直扫描电路的控制下，对所有像素111执行这种操作，并且从所有像素111读出信号以形成图像。
这里，当获得由D相读出读出的信号与由P相读出读出的信号之间的差时，可以去除偏移噪声，实质上仅提取信号分量。该信号分量通过负载晶体管单元LMU(LMD)由比较器电路单元CMU(CMD)和计数器单元CNU(CND)进行模数转换。该数字信号通过预定逻辑电路输出到摄像元件1的外部。
[根据第一实施例的摄像元件的像素读出电路在评估期间的操作]
接下来，除了图3之外，还将参考图4说明用于评估像素读出电路20的操作。图4是示出了供应到像素读出电路20的各电路元件的信号的ON/OFF(接通/断开)时序和各电路元件的状态的时序图。
注意，在下文中将要说明的操作不是摄像元件1(图1和图2)的在摄像期间(或在正常状态下)的操作，而是摄像元件1的ROIC基板200的在评估期间的操作。另外，在操作期间，连接到图1所示的配线LV的跳线端子LVJ断开。即，不从外部电源向配线LV供应电压，而是通过切换单元SW将配线L1或配线L2选择性地连接到配线LV以将不同的电压供应到配线LV(和配线LVDR)，这与摄像时不同。另外，能够使用预定评估装置来实现以下操作。即，能够通过将以下描述的各种信号从评估装置供应到ROIC基板200来实现以下操作。
参考图4，在时刻t0之前(图中的左侧)的初始状态下，在评估装置的控制下断开选择信号SEL、复位信号RST、传输信号TRG和溢流栅极信号OFG。这里，选择信号SEL是供应到选择晶体管Tsel的栅极的信号，复位信号RST是供应到复位晶体管Trst的栅极的信号，传输信号TRG是供应到传输晶体管Ttrg的栅极的信号，溢流栅极信号OFG是供应到OFG晶体管Tofg的栅极的信号。
另外，在初始状态下，在切换单元SW(图3)中，将第一开关SW1设定为断开，将第二开关SW2设定为接通。因此，复位晶体管Trst和OFG晶体管Tofg的漏极的电压等于配线L2的电压VDR2(例如，1.2V)。
在时刻t0，通过从评估装置输出到配线L3(图3)的指令信号，切换切换单元SW的第一开关SW1和第二开关SW2。即，第一开关SW1接通，第二开关SW2断开。结果，配线L1的电压VDR1被施加到复位晶体管Trst和OFG晶体管Tofg的漏极。在本实施例中，将配线L1的电压VDR1设定为低于复位晶体管Trst和OFG晶体管Tofg的耐受电压且高于配线L2的电压VDR2的任何电压。因此，与在初始状态下的电压相比，复位晶体管Trst和OFG晶体管Tofg的漏极的电压VDR上升。
在时刻t1，当在评估装置的控制下接通溢流栅极信号OFG时，即，当将预定的负电压施加到OFG晶体管Tofg的栅极时，OFG晶体管Tofg导通。结果，存储节点SN的电压变为电压VDR1，并且电荷累积在SN电容器CPs中。为了方便起见，此时的SN电容器CPs中的电荷量由Csn表示。
在时刻t2，当在评估装置的控制下断开溢流栅极信号OFG时，OFG晶体管Tofg关断，并且存储节点SN被电隔离。此时，存储节点SN的电压Vsn仍然是电压VDR1，因为电荷累积在SN电容器CPs中。
在时刻t3，当通过从评估装置输出到配线L3的指示信号使第一开关SW1断开并且第二开关SW2接通时，复位晶体管Trst和OFG晶体管Tofg的漏极的电压VDR再次变为电压VDR2(配线L2的电压)。
在时刻t4，当在评估装置的控制下接通复位信号RST并且将预定的负电压施加到复位晶体管Trst的栅极时，复位晶体管Trst导通。结果，浮动扩散层FD(FD电容器CPf)复位。此后，在时刻t5，断开复位信号RST。注意，存储节点SN在时刻t4和时刻t5之间也被电隔离，并且SN电容器CPs的电荷量基本不变。即，存储节点SN的电压Vsn仍然是电压VDR1。
在时刻t6，当在评估装置的控制下接通传输信号TRG并且将预定的负电压施加到传输晶体管Ttrg的栅极时，传输晶体管Ttrg导通。结果，在存储节点SN和浮动扩散层FD之间获得导通，并且累积在SN电容器CPs中的电荷的一部分移动到FD电容器CPf。这里，存储节点SN的电压Vsn和浮动扩散层FD的电压Vfd被SN电容器CPs的电荷量Csn和FD电容器CPf的电荷量Cfd分压。由于电荷量Csn和电荷量Cfd彼此相等，因此浮动扩散层FD的电压Vfd和浮动扩散层FD的电压Vfd彼此相等。具体地，这些电压Vsn和Vfd为(电压VDR1+电压VDR2)/2。在本实施例中，由于电压VDR1高于电压VDR2，因此，此时的电压Vsn和Vfd高于如图所示的电压VDR2。
在经过了足以使累积在SN电容器CPs中的电荷的一部分移动到FD电容器CPf的时间的时刻t7，断开传输信号TRG。
随后，在时刻t8，当在评估装置的控制下接通溢流栅极信号OFG时，OFG晶体管Tofg导通。此时，第二开关SW2接通，因此，存储节点SN的电压Vsn变得几乎等于配线L2的电压VDR2。即，存储节点SN的状态恢复到初始状态。另一方面，由于传输晶体管Ttrg关断，因此浮动扩散层FD的电压Vfd仍然是(电压VDR1+电压VDR2)/2。
然后，在时刻t9，当在评估装置的控制下接通选择信号SEL使得选择晶体管Tsel导通时，浮动扩散层FD的电压Vfd被读出到垂直信号线VSL。如上所述，此时的浮动扩散层FD的电压Vfd高于1.2V(电压VDR2)。当使用摄像元件1执行摄像时，通过将累积在SN电容器CPs中的电荷传输到FD电容器CPf以作为来自光电二极管FD的电荷信号来获得这种电压。即，可以说，这种浮动扩散层FD的电压Vfd的读出对应于在摄像期间的数据相的读出(在下文中称为D相读出)。
接下来，在时刻t10，断开选择信号SEL，随后，在时刻t11，接通复位信号RST。结果，复位晶体管Trst导通，并且FD电容器CPf复位。即，浮动扩散层FD的电压Vfd变为电压VDR2。
此后，在时刻t13，当在评估装置的控制下再次接通选择信号SEL使得选择晶体管Tsel导通时，浮动扩散层FD的电压Vfd被读出到垂直信号线VSL。此时的浮动扩散层FD的电压Vfd是电压VDR2。即，可以说，该读出对应于噪声的读出，即，P相读出。
注意，时刻t9和时刻t14之间的时段对应于一个AD时段。AD时段是基于在光电转换单元100的光电二极管PD中产生的电荷的电荷信号通过像素读出电路20被读出、在经过负载晶体管单元LMU(LMD)之后由比较器电路单元CMU(CMD)和计数器单元CNU(CND)进行模数转换所需的时段。
最后，在时刻t14，在评估装置的控制下断开选择信号SEL，一系列评估操作结束。在水平扫描电路和垂直扫描电路的控制下，对所有像素111执行这一系列的评估操作，并且对ROIC基板200的所有像素111的像素读出电路20的评估结束。
如上所述，利用根据本实施例的摄像元件1，通过操作设置在ROIC基板200的负载晶体管单元LMD(LMU)中的切换单元SW，能够从配线L1和L2向OFG晶体管Tofg的漏极和复位晶体管Trst的漏极施加不同的电压。即，即使没有从各像素111的光电二极管PD输出电荷信号，浮动扩散层FD的电压Vfd也能够具有可以对应于在D相读出期间的电压值的电压值。换句话说，可能产生与D相读出和P相读出相对应的电压Vfd不同的情况。因此，在不使用来自光电二极管PD的电荷信号的情况下，能够在D相读出和P相读出两者中评估像素读出电路20。因此，即使当光电转换单元100和ROIC基板200接合时，也可以在不依赖光电转换单元100的像素111的操作的情况下评估ROIC基板200是否正常操作。
另外，不需要用光照射光电转换单元100，甚至能够在光电转换单元100和ROIC基板200接合之前评估ROIC基板200。因此，如果通过在光电转换单元100和ROIC基板200接合之前评估ROIC基板200而将光电转换单元100接合到被确认为正常操作的ROIC基板200，则可以容易地进行接合后作为摄像元件的评估。另外，可以制造具有更高可靠性的摄像元件。此外，能够使用通过执行上述评估而确认正常操作的ROIC基板200来制造摄像元件，因此也可以通过提高摄像元件的制造产量来降低成本和价格。
另外，上述摄像元件1的光电转换单元100具有InGaAs膜作为光电转换膜13，但是本发明不限于此，并且能够准备具有与III-V族化合物半导体的种类和III-V族化合物半导体混晶的组成相对应的波长灵敏度的各种光电转换单元100。当上述光电转换单元100和ROIC基板200接合时，能够制造各种摄像元件。换句话说，上述ROIC基板200能够作为单个半导体装置存在。
此外，也能够通过在改变电压VDR1的同时重复执行参考上述时序图(图4)描述的评估操作来评估ROIC基板200的输出特性的线性度。在光电转换单元100和ROIC基板200接合的情况下，也能够通过在改变照射光电转换单元100的光的强度的同时测量ROIC基板200的输出来执行这种评估。然而，通过上述操作，与控制照射光电转换单元100的光的强度的情况相比，能够更容易地评估线性度。
注意，在摄像元件1的摄像期间，可以接通切换单元SW的第二开关SW2。因此，能够将电压VDR2(1.2V)的电压从预定外部电源供应到配线L2，并且能够将复位电压(1.2V)从配线LV和配线L2两者供应到OFG晶体管Tofg和复位晶体管Trst。因此，能够将复位电压稳定地供应到像素阵列110中的各像素111。
[第一实施例的变形例(1)]
接下来，将参考图5说明根据第一实施例的摄像元件1的第一变形例。第一变形例与第一实施例的不同之处在于，使用切换单元SWA来代替负载晶体管单元LMU和LMD中的切换单元SW，并且未设置配线L2。除了这些不同点和由这些不同点引起的变化之外，第一变形例和第一实施例在包括整体电路布局的其他构造方面基本相同。在下文中，将主要说明与第一实施例中的ROIC基板200的不同点。注意，即使在图5中，也省略了布置在像素阵列110的上侧的负载晶体管单元LMU。
如图5所示，在第一变形例中，在负载晶体管单元LMD中设置配线LV和配线L1，并且未设置第一实施例(参见图3)中的配线L2。另外，负载晶体管单元LMD设置有切换单元SWA来代替第一实施例中的切换单元SW。切换单元SWA在一端具有一个触点，在另一端具有两个触点。在所述一端的一个触点连接到配线LVDR，在所述另一端的两个触点中的一个触点连接到配线L1，另一个触点连接到配线LV。切换单元SWA操作使得配线LV和配线L1选择性地连接到配线LVDR。以这种方式构造的切换单元SWA也能够使用一个或多个MOS晶体管形成。例如，可以将N沟道MOS晶体管的源极和漏极中的一者连接到配线L1，将另一者连接到配线LVDR，将P沟道MOS晶体管的源极和漏极中的一者连接到配线LV，将另一者连接到配线LVDR，并且将这两个MOS晶体管的栅极连接到配线L3。结果，能够操作切换单元SWA，使得通过利用配线L3将配线LV和配线L1选择性地连接到配线LVDR。另外，可以使用CMOS晶体管形成切换单元SWA。
如上所述，配线L1经由预定的测试焊盘电连接到输出电压VDR1的预定外部电源。当切换单元SWA切换到配线L1侧时，通过配线LVDR和配线LOVDR将电压VDR1施加到OFG晶体管Tofg的漏极，并且通过配线LVDR和配线LRVDR将电压VDR1施加到复位晶体管Trst的漏极。
如上所述，配线LV经由预定焊盘电连接到输出复位电压的预定外部电源。当切换单元SWA切换到配线LV侧时，通过配线LVDR和配线LOVDR将复位电压施加到OFG晶体管Tofg的漏极，并且通过配线LVDR和配线LRVDR将复位电压施加到复位晶体管Trst的漏极。
这里，例如，复位电压约为1.2V，因此基本等于第一实施例中的从配线L2向OFG晶体管Tofg的漏极和复位晶体管Trst的漏极供应的电压。换句话说，可以说，代替从配线L2供应电压VDR2(例如，1.2V)，从配线LV供应基本相等的电压。因此，在根据该变形例的ROIC基板中，也能够实施参考图4中的时序图描述的评估操作。即，即使利用该变形例，无论是否用光照射光电转换单元100或是否设置光电转换单元100，都能够评估ROIC基板。
另外，在第一变形例中，由于能够使用配线LV来代替根据第一实施例的ROIC基板200的配线L2，因此能够减少形成在ROIC基板中的配线的数量。
注意，在根据第一变形例的ROIC基板适用的摄像元件中执行摄像的情况下(在正常操作的情况下)，切换单元SWA切换到配线LV侧，并且通过配线LV和切换单元SWA将复位电压供应到OFG晶体管Tofg和复位晶体管Trst。
[第一实施例的变形例(2)]
随后，将参考图6说明根据第一实施例的摄像元件1的第二变形例。在第二变形例中，使用具有与摄像元件1的ROIC基板200不同的构造的ROIC基板。与根据第一实施例的ROIC基板200相比，第二变形例中的ROIC基板的不同之处在于，使用切换单元SWB来代替切换单元SW(图3)。除了这些不同点和由这些不同点引起的变化之外，第二变形例和第一实施例在包括整体电路布局的其他构造方面基本相同。注意，即使在图6中，也省略了布置在像素阵列110的上侧的负载晶体管单元LMU。
切换单元SWB包括设置在配线LV和配线L1之间的第一开关SW1以及设置在配线LV和配线L2之间的第二开关SW21和SW22。第二开关SW21和SW22同时接通或断开，并且相对于第一开关SW1选择性地接通或断开。即，当第二开关SW21和SW22接通时，第一开关SW1断开，当第二开关SW21和SW22断开时，第一开关SW1接通。上述切换单元SWB能够使用MOS晶体管等构成，这与上述第一实施例中的切换单元SW类似。
利用上述构造，能够对像素读出电路20执行参考图4所示的时序图描述的评估操作。即，可以与图4中的第二开关SW2类似地操作本变形例的第二开关SW21和SW22。结果，即使在根据第二变形例的ROIC基板中，也能够发挥与第一实施例中的ROIC基板200相同的效果。
另外，通过接通切换单元SWB的第二开关SW21和SW22并且将电压VDR2(1.2V)的电压从预定外部电源供应到配线L2，能够将复位电压(1.2V)从配线LV和配线L2供应到OFG晶体管Tofg和复位晶体管Trst。结果，能够将复位电压稳定地供应到像素阵列110中的各像素111。另外，在这种情况下，可以仅接通第二开关SW21和SW22中的一者。
(第二实施例)
接下来，将参考图7说明根据本公开的第二实施例的摄像元件。在第二实施例中，如图7所示，设置与第一实施例中的ROIC基板200的像素111(图3)不同的像素111A，并且像素111A设置有像素读出电路20A。除了这些不同点和基于这些不同点的变化之外，第二实施例和第一实施例在其他构造方面基本相同。注意，即使在图7中，也省略了布置在像素阵列110的上侧的负载晶体管单元LMU。
像素读出电路20A与第一实施例中的像素读出电路20(图3)的不同之处在于，未设置SN电容器CPs和OFG晶体管Tofg。在像素读出电路20A中，来自光电二极管PD的电荷信号通过传输晶体管Ttrg累积在FD电容器CPf中。即使利用这种构造，当选择晶体管Tsel导通时，浮动扩散层的电压Vfd也会输出到垂直信号线VSL。另外，当复位晶体管Trst导通时，FD电容器CPf复位。即，执行D相读出和P相读出。
接下来，将参考图8说明像素读出电路20A的评估操作。图8是示出了像素读出电路20A的示例性评估操作的时序图。
参考图8，在时刻t0之前(图中的左侧)的初始状态下，断开选择信号SEL和复位信号RST。另外，在初始状态下，切换单元SW(图7)的第一开关SW1断开，并且第二开关SW2接通。因此，复位晶体管Trst的漏极的电压VDR变为配线L2的电压VDR2(例如，1.2V)。
接下来，在时刻t0，切换切换单元SW的第一开关SW1和第二开关SW2。即，第一开关SW1接通，并且第二开关SW2断开。结果，配线L1的电压VDR1被施加到复位晶体管Trst的漏极。在本实施例中，将配线L1的电压VDR1设定为低于复位晶体管Trst的耐受电压且高于配线L2的电压VDR2的任何电压。因此，与时刻t0之前的电压相比，复位晶体管Trst的漏极的电压VDR上升。
在时刻t1，当接通复位信号RST时，即，当将预定的负电压施加到复位晶体管Trst的栅极时，复位晶体管Trst导通。结果，在配线L1和浮动扩散层FD之间获得导通，浮动扩散层FD的电压变得等于配线L1的电压VDR1，并且电荷累积在FD电容器CPf中。
在时刻t2，断开复位信号RST，随后，在时刻t3，切换切换单元SW的第一开关SW1和第二开关SW2。即，第一开关SW1断开，并且第二开关SW2接通。结果，复位晶体管Trst的漏极的电压VDR再次变得等于配线L2的电压VDR2。然而，由于传输晶体管Ttrg和复位晶体管Trst关断，因此FD电容器CPf被电隔离。因此，浮动扩散层FD的电压Vfd仍然是电压VDR1。
然后，在时刻t4，当接通选择信号SEL使得选择晶体管Tsel导通时，浮动扩散层FD的电压Vfd被读出到垂直信号线VSL。当在时刻t5断开选择信号SEL并且在时刻t6接通复位信号RST时，FD电容器CPf复位，并且浮动扩散层FD的电压Vfd变得等于配线L2的电压VDR2(例如，1.2V)。
此后，在时刻t8，当再次接通选择信号SEL使得选择晶体管Tsel导通时，浮动扩散层FD的电压Vfd(例如，1.2V)被读出到垂直信号线VSL。随后，在时刻t9，断开选择信号SEL。
如上所述，两次接通选择信号SEL，但是第一次接通状态下的读出对应于D相读出，而第二次接通状态下的读出对应于P相读出。即，从时刻t4到时刻t9的时段是一个AD时段。在D相读出期间的浮动扩散层FD的电压Vfd是电压VDR1，在P相读出期间的浮动扩散层FD的电压Vfd是电压VDR2。即，浮动扩散层FD的电压Vfd在D相读出和P相读出之间具有不同的电压值，因此，能够在不使用来自光电二极管PD的电荷信号的情况下，针对D相读出和P相读出两者评估像素读出电路20A。即，即使利用根据第二实施例的摄像元件，无论是否用光照射光电转换单元100以及是否设置光电转换单元100，都能够评估ROIC基板。
(第三实施例)
接下来，将参考图9A和图9B说明根据本公开的第三实施例的摄像元件。图9A和图9B是示意性地示出了根据第三实施例的摄像元件1A的构造的图。图9A表示摄像元件1A的平面构造，图9B表示沿着图9A的线B-B'截取的截面构造。例如，摄像元件1A适用于使用诸如III-V族半导体等化合物半导体材料的红外线传感器等，并且响应于具有例如从可见区域(例如，380nm以上且小于780nm)到短红外区域(例如，780nm以上且小于2400nm)的波长的光。例如，摄像元件1A设置有以二维方式布置的多个光接收单位区域P(像素P)(图9B)。
摄像元件1A具有作为中央部的元件区域R1和设置在元件区域R1外侧并包围元件区域R1的周边区域R2(图9A)。摄像元件1A具有从元件区域R1延伸到周边区域R2的一部分的导电膜65B。导电膜65B具有在面对元件区域R1的中央部的区域中的开口。
摄像元件1A具有光电转换单元100A和ROIC基板200A的层叠结构(图9B)。光电转换单元100A的一个表面是光入射面(光入射面S1)，与光入射面S1相反的表面(另一个表面)是与ROIC基板200A的接合面(接合面S2)。
光电转换单元100A从更靠近ROIC基板200A的位置起依次包括配线层60W、第一电极61、半导体层60S(第一半导体层)、第二电极65和钝化膜66。半导体层60S的面对配线层60W的表面和端面(侧面)被绝缘膜67覆盖。ROIC基板200A包括与光电转换单元100A的接合面S2接触的配线层70W和多层配线层72C以及隔着配线层70W和多层配线层72C面对光电转换单元100A的半导体基板71。
光电转换单元100A具有在元件区域R1中的半导体层60S。换句话说，设置有半导体层60S的区域是摄像元件1A的元件区域R1。在元件区域R1中，从导电膜65B露出的区域(面对导电膜65B的开口的区域)是光接收区域。在元件区域R1中，被导电膜65B覆盖的区域是光学黑(OPB)区域R1B。OPB区域R1B设置成包围光接收区域。OPB区域R1B用于获得黑电平的像素信号。光电转换单元100A具有在周边区域R2中的绝缘膜67和埋层(buried layer)68。周边区域R2设置有贯穿光电转换单元100A并到达ROIC基板200A的孔H1和H2。在摄像元件1A中，光从光电转换单元100A的光入射面S1穿过钝化膜66、第二电极65和第二接触层64入射到半导体层60S上。由半导体层60S光电转换的信号电荷经由第一电极61和配线层60W移动并被读出到ROIC基板200A。在下文中，将说明各部分的构造。
配线层60W设置在元件区域R1和周边区域R2中，并且配线层60W具有与ROIC基板200A的接合面S2。在摄像元件1A中，光电转换单元100A的接合面S2设置在元件区域R1和周边区域R2中。例如，元件区域R1的接合面S2和周边区域R2的接合面S2构成同一平面。如稍后描述，在摄像元件1A中，通过设置埋层68来形成周边区域R2的接合面S2。
例如，配线层60W具有在层间绝缘膜69A和69B中的接触电极69E和虚设电极69ED。例如，层间绝缘膜69B布置在ROIC基板200A侧，层间绝缘膜69A布置在第一接触层62侧，并且这些层间绝缘膜69A和69B层叠。层间绝缘膜69A和69B由例如无机绝缘材料制成。无机绝缘材料的示例包括氮化硅(SiN)、氧化铝(Al2O3)、氧化硅(SiO2)和氧化铪(HfO2)等。层间绝缘膜69A和69B可以由相同的无机绝缘材料制成。
接触电极69E例如设置在元件区域R1中。接触电极69E被构造成将第一电极61和ROIC基板200A电连接，并且针对元件区域R1中的各像素P设置。相邻的接触电极69E通过埋层68以及层间绝缘膜69A和69B电分离。例如，接触电极69E由铜(Cu)焊盘制成，并且接触电极69E在接合面S2上露出。例如，虚设电极69ED设置在周边区域R2中。虚设电极69ED连接到稍后描述的配线层70W的虚设电极72ED。由于设置有虚设电极69ED和虚设电极72ED，因此，能够提高周边区域R2的强度。例如，虚设电极69ED在与接触电极69E相同的工序中形成。例如，虚设电极69ED由铜(Cu)焊盘制成，并且虚设电极69ED在接合面S2上露出。
设置在接触电极69E和半导体层60S之间的第一电极61是被供应用于读取在光电转换膜63中产生的信号电荷(空穴或电子，为了方便起见，在下文中假设信号电荷为空穴进行说明)的电压的电极(阳极)，并且第一电极61针对各像素P设置在元件区域R1中。第一电极61被设置成埋入绝缘膜67的开口，并且与半导体层60S(更具体地，稍后描述的扩散区域62A)接触。例如，第一电极61大于绝缘膜67的开口，并且第一电极61部分地设置在埋层68中。即，第一电极61的上表面(半导体层60S侧的表面)与扩散区域62A接触，并且第一电极61的下表面和侧面的一部分与埋层68接触。相邻的第一电极61通过绝缘膜67和埋层68电分离。
第一电极61例如由钛(Ti)、钨(W)、氮化钛(TiN)、铂(Pt)、金(Au)、锗(Ge)、钯(Pd)、锌(Zn)、镍(Ni)和铝(Al)中的任何单质或含有它们中的至少一种的合金制成。第一电极61可以是由这种构成材料制成的单膜，或者可以是通过将两种以上组合而获得的层叠膜。例如，第一电极61由钛和钨的层叠膜制成。例如，第一电极61的厚度是几十nm至几百nm。
例如，半导体层60S从更靠近配线层60W的位置起包括第一接触层62、光电转换膜63和第二接触层64。第一接触层62、光电转换膜63和第二接触层64具有相同的平面形状，并且它们的端面在平面图中布置在相同的位置处。
第一接触层62例如被设置成为所有像素P共用，并且布置在绝缘膜67和光电转换膜63之间。第一接触层62被构造成使相邻像素P电分离，并且第一接触层62设置有例如多个扩散区域62A。当使用带隙大于形成光电转换膜63的化合物半导体材料的带隙的化合物半导体材料形成第一接触层62时，也能够抑制暗电流。例如，对于第一接触层62，能够使用n型磷化铟(InP)。
设置在第一接触层62上的扩散区域62A被布置成彼此间隔开。扩散区域62A针对各像素P设置，并且第一电极61分别连接到各扩散区域62A。在OPB区域R1B中也设置有扩散区域62A。扩散区域62A被构造成针对各像素P读出在光电转换膜63中产生的信号电荷，并且扩散区域62A含有例如p型杂质。p型杂质的示例包括锌(Zn)等。结果，在扩散区域62A和扩散区域62A以外的第一接触层62之间形成pn接合界面，并且相邻的像素P电分离。例如，扩散区域62A在第一接触层62的厚度方向上设置，并且也设置在光电转换膜63的在厚度方向上的一部分中。
在第一电极61和第二电极65之间的光电转换膜63，更具体地，在第一接触层62和第二接触层64之间的光电转换膜63例如被设置成为所有像素P共用。光电转换膜63吸收具有预定波长的光以产生信号电荷，并且光电转换膜63例如由诸如i型III-V族半导体等化合物半导体材料制成。形成光电转换膜63的化合物半导体材料的示例包括砷化铟镓(InGaAs)、砷化铟锑(InAsSb)、砷化铟(InAs)、锑化铟(InSb)和碲镉汞(HgCdTe)等。光电转换膜63可以由锗(Ge)制成。光电转换膜63能够对具有从可见区域到短红外区域的波长的光进行光电转换。
第二接触层64例如被设置成为所有像素P共用。第二接触层64设置在光电转换膜63和第二电极65之间，并且与光电转换膜63和第二电极65接触。第二接触层64是从第二电极65排出的电荷移动到的区域，并且第二接触层64例如由含有n型杂质的化合物半导体制成。例如，对于第二接触层64，能够使用n型磷化铟(InP)。
第二电极65例如作为各像素P共用的电极设置在第二接触层64上(光入射侧)，并且与第二接触层64接触。第二电极65被构造成排出在光电转换膜63中产生的电荷之中的未用作信号电荷的电荷(阴极)。例如，当从第一电极61读出空穴作为信号电荷时，例如，能够通过第二电极65排出电子。第二电极65由能够使诸如红外线等入射光透过的导电膜制成。例如，对于第二电极65，能够使用铟锡氧化物(ITO)或ITiO(In2O3-TiO2)等。例如，第二电极65可以以矩阵状设置，以分隔相邻像素P。对于第二电极65，能够使用具有低透光率的导电材料。
钝化膜66从光入射面S1侧覆盖第二电极65。钝化膜66可以具有抗反射功能。例如，对于钝化膜66，能够使用氮化硅(SiN)、氧化铝(Al2O3)、氧化硅(SiO2)和氧化钽(Ta2O3)等。钝化膜66具有在OPB区域R1B中的开口66H。开口66H被设置成例如包围光接收区域的框架形状(图9A)。在平面图中，开口66H例如可以是具有正方形形状或圆形形状的孔。导电膜65B通过钝化膜66的开口66H电连接到第二电极65。
绝缘膜67设置在第一接触层62和埋层68之间，覆盖第一接触层62的端面、光电转换膜63的端面、第二接触层64的端面和第二电极65的端面，并且与周边区域R2中的钝化膜66接触。例如，绝缘膜67含有诸如氧化硅(SiOx)和氧化铝(Al2O3)等氧化物。绝缘膜67可以使用包括多个膜的层叠结构形成。例如，绝缘膜67可以由诸如氮氧化硅(SiON)、含碳氧化硅(SiOC)、氮化硅(SiN)和碳化硅(SiC)等硅(Si)系绝缘材料制成。例如，绝缘膜67的厚度是几十nm至几百nm。
导电膜65B从OPB区域R1B延伸到周边区域R2的孔H1。导电膜65B在设置于OPB区域R1B中的钝化膜66的开口66H处与第二电极65接触，还通过孔H1与ROIC基板200A的配线(稍后描述的配线72CB)接触。结果，电压从ROIC基板200A经由导电膜65B供应到第二电极65。导电膜65B不仅充当通向第二电极65的这种电压供应路径，而且还充当遮光膜，并且形成OPB区域R1B。例如，导电膜65B由含有钨(W)、铝(Al)、钛(Ti)、钼(Mo)、钽(Ta)或铜(Cu)的金属材料制成。可以在导电膜65B上设置钝化膜。
可以在第二接触层64的端部和第二电极65之间设置粘接层B。如稍后描述的，粘接层B在形成摄像元件1A时使用，并且起到将半导体层60S接合到临时基板的作用。例如，粘接层B由四乙氧基硅烷(TEOS)或氧化硅(SiO2)等制成。粘接层B被设置成比半导体层60S的端面更宽，并且与半导体层60S一起被埋层68覆盖。绝缘膜67形成在粘接层B和埋层68之间。
在摄像元件1A的制造过程中，埋层68填充临时基板和半导体层60S之间的台阶。尽管稍后将描述细节，但是在本实施例中，由于形成有埋层68，因此抑制了由半导体层60S和临时基板之间的台阶引起的制造过程中的缺陷的出现。
周边区域R2中的埋层68设置在配线层60W和绝缘膜67之间以及配线层60W和钝化膜66之间，并且具有例如半导体层60S的厚度以上的厚度。这里，埋层68包围半导体层60S，因此形成半导体层60S周围的区域(周边区域R2)。结果，与ROIC基板200A的接合面S2能够设置在周边区域R2中。可以减小埋层68的厚度，只要接合面S2形成在周边区域R2中即可，但是优选地，埋层68在厚度方向上覆盖半导体层60S使得半导体层60S的整个端面被埋层68覆盖。埋层68隔着绝缘膜67覆盖半导体层60S的整个端面，从而有效地抑制水分侵入半导体层60S中。元件区域R1中的埋层68设置在半导体层60S和配线层60W之间，以覆盖第一电极61。
使埋层68的接合面S2侧的表面平坦化，并且在周边区域R2中的埋层68的平坦化表面上设置有配线层60W。例如，对于埋层68，能够使用诸如氧化硅(SiOx)、氮化硅(SiN)、氮氧化硅(SiON)、含碳氧化硅(SiOC)和碳化硅(SiC)等无机绝缘材料。
例如，在摄像元件1A的制造过程中，形成埋层68，此后，在埋层68的上方形成包括层间绝缘膜69A和69B以及接触电极69E的配线层60W。将包括配线层70W的ROIC基板200A键合到包括配线层60W的光电转换单元100A，以形成摄像元件1A。此时，配线层60W的接触电极69E和配线层70W的接触电极72E连接。例如，接触电极69E和72E具有Cu焊盘，并且通过将这些Cu焊盘直接接合来连接接触电极69E和72E。当使用化学机械抛光(CMP)法形成接触电极69E时，布置在待抛光的铜膜下方的埋层68需要具有能够承受抛光期间的应力的硬度。另外，为了将接触电极69E和72E的Cu焊盘直接接合，必须将光电转换单元100A和ROIC基板200A形成得非常平坦。因此，布置在铜膜下方的埋层68优选具有能够承受抛光期间的应力的硬度。具体地，埋层68的构成材料优选是硬度高于布置在一般半导体封装中的裸片(die)周围的密封剂或有机材料的材料。这种具有高硬度的材料的示例包括无机绝缘材料。例如，能够通过利用化学气相沉积(CVD)法、溅射法或涂布法沉积无机绝缘材料来形成埋层68。
埋层68具有贯穿埋层68的孔H1和H2。孔H1和H2贯穿配线层60W以及埋层68，并且到达ROIC基板200A。例如，孔H1和H2具有正方形平面形状，并且多个孔H1和多个孔H2以包围元件区域R1的方式设置(图9A)。孔H1设置在比孔H2更靠近元件区域R1的位置处，并且孔H1的侧壁和底面被导电膜65B覆盖。孔H1被构造成连接第二电极65(导电膜65B)和ROIC基板200A的配线(配线72CB)，并且贯穿钝化膜66、埋层68和配线层60W。
孔H2设置在比孔H1更靠近芯片末端E的位置处。孔H2贯穿钝化膜66、埋层68和配线层60W，并且到达ROIC基板200A的焊盘电极(稍后描述的焊盘电极72P)。外部和摄像元件1A通过孔H2电连接。孔H1和H2不一定到达ROIC基板200A。例如，孔H1和H2可以到达配线层60W的配线，并且该配线可以连接到ROIC基板200A的配线72CB和焊盘电极72P。孔H1和H2可以贯穿粘接层B。
从第一电极61和第二电极65读出在光电转换膜63中产生的空穴和电子。为了高速执行这种读出操作，优选将第一电极61和第二电极65之间的距离设定为足以进行光电转换且不会过长的距离。即，优选减小光电转换单元100A的厚度。例如，第一电极61和第二电极65之间的距离或光电转换单元100A的厚度为10μm以下，进一步为7μm以下，并且进一步为5μm以下。
ROIC基板200A的半导体基板71隔着配线层70W和多层配线层72C面对光电转换单元100A。例如，半导体基板71由硅(Si)制成。在半导体基板71的表面(配线层70W侧的表面)附近设置有多个晶体管。例如，多个晶体管对应于像素读出电路20(图3)中的OFG晶体管Tofg、传输晶体管Ttrg、复位晶体管Trst、放大晶体管Tamp和选择晶体管Tsel。
例如，配线层70W从光电转换单元100A侧起依次具有层间绝缘膜72A和层间绝缘膜72B，并且这些层间绝缘膜72A和72B层叠。例如，在层间绝缘膜72A中设置有接触电极72E和虚设电极72ED。多层配线层72C被设置成隔着配线层70W面对光电转换单元100A。例如，在多层配线层72C中设置有焊盘电极72P和多个配线72CB。例如，层间绝缘膜72A和72B由无机绝缘材料制成。无机绝缘材料的示例包括氮化硅(SiN)、氧化铝(Al2O3)、氧化硅(SiO2)和氧化铪(HfO2)等。
接触电极72E被构造成将第一电极61和配线72CB电连接，并且针对元件区域R1中的各像素P设置。接触电极72E在光电转换单元100A的接合面S2与接触电极69E接触。相邻的接触电极72E通过层间绝缘膜72A电分离。
设置在周边区域R2中的虚设电极72ED在光电转换单元100A的接合面S2与虚设电极69ED接触。例如，虚设电极72ED在与接触电极72E相同的工序中形成。例如，接触电极72E和虚设电极72ED由铜(Cu)焊盘制成，并且在ROIC基板200A的面对光电转换单元100A的表面上露出。即，例如，在接触电极69E和接触电极72E之间以及虚设电极69ED和虚设电极72ED之间获得Cu-Cu接合。由于具有光电转换膜63的光电转换单元100A以及具有像素读出电路20和预定配线的ROIC基板200A是分开制造的并且通过Cu-Cu接合而接合，因此，能够减小像素P的尺寸。
连接到接触电极69E的配线72CB连接到设置在半导体基板71的表面附近的晶体管，并且第一电极61连接到像素读出电路。例如，通过孔H1连接到导电膜65B的配线72CB连接到预定电位。以这种方式，在光电转换膜63中产生的电荷中的一种(例如，空穴)从第一电极61经由接触电极69E和72E读出到像素读出电路，并且在光电转换膜63中产生的电荷中的另一种(例如，电子)从第二电极65经由导电膜65B排出到预定电位。
设置在周边区域R2中的焊盘电极72P被构造用于与外部进行电连接。在摄像元件1A的芯片末端E附近形成有贯穿光电转换单元100A并到达焊盘电极72P的孔H2，并且通过孔H2实现与外部的电连接。例如，通过诸如引线键合或凸块等方法来实现该连接。例如，可以通过ROIC基板200A的配线72CB和导电膜65B将预定电位从布置在孔H2中的外部端子供应到第二电极65。也可以以如下方式构造：作为光电转换膜63的光电转换的结果而从第一电极61读出的信号电压通过接触电极69E和72E读出到读出电路，并且经由读出电路输出到布置在孔H2中的外部端子。信号电压可以从读出电路经由负载晶体管单元LMD(LMU)、比较器电路单元CMU(CMD)和计数器单元CNU(CND)等输出到外部端子。
在根据本实施例的摄像元件1A的ROIC基板200A中，OFG晶体管Tofg、传输晶体管Ttrg、复位晶体管Trst、放大晶体管Tamp和选择晶体管Tsel形成在半导体基板71上。另外，配线L1和L2、将配线L1和L2选择性地连接到配线LV的切换单元SW、经由配线LVDR将配线LV连接到复位晶体管Trst的漏极的配线LDVDR以及经由配线LVDR将配线LV连接到OFG晶体管Tofg的漏极的配线LOVDR形成在多层配线层72C上。即，在根据本实施例的摄像元件1A的ROIC基板200A上，针对各像素P设置像素读出电路20(图3)。
因此，即使在根据本实施例的摄像元件1A的ROIC基板200A中，也能够实施参考图4描述的操作。因此，根据本实施例的摄像元件1A发挥与根据第一实施例的摄像元件1相同的效果。
注意，ROIC基板200A中的多层配线层72C可以设置有切换单元SWA来代替切换单元SW，并且可以设置有对应于切换单元SWA的配线(参见图5)。另外，也可以设置切换单元SWB来代替切换单元SW的切换单元SW，并且可以设置对应于切换单元SWB的配线(参见图6)。这些也能够实施参考图4描述的评估操作。因此，即使在将光电转换单元100A接合到ROIC基板200A之前，无论是否用光照射光电转换单元100A，都能够评估ROIC基板200A。
另外，ROIC基板200A的多层配线层72C可以设置有像素读出电路20A(参见图7)、对应于像素读出电路20A的切换单元SW和对应于切换单元SW的配线。结果，能够实施参考图8描述的操作。
(第四实施例)
接下来，将说明根据本公开的第四实施例的摄像元件。图10是示意性地示出了根据第四实施例的摄像元件1B的局部截面图。如图所示，根据本实施例的摄像元件1B包括光电转换单元100B和接合到光电转换单元100B的ROIC基板200B。
即使在根据本实施例的摄像元件1B的ROIC基板200B中，也针对各像素111B形成参考图3描述的像素读出电路20。然而，在图10中，省略了像素读出电路20中所包括的晶体管和电容器的附图标记。另外，在图10中，也省略了图3所示的切换单元SW以及配线LV、L1和L2。
在光电转换单元100B的整个表面上形成有N型光电转换膜41。在本实施例中，光电转换膜41由InGaAs制成。然而，在不限于InGaAs的情况下，能够使用诸如InGaP、InAlP和InAlAs等具有黄铜矿结构的化合物半导体来形成光电转换膜41。具有黄铜矿结构的化合物半导体是能够获得高光吸收系数和在宽波长区域内的高灵敏度的材料，并且优选用作光电转换膜41。使用诸如Cu、Al、Ga、In、S和Se等元素来形成这种具有黄铜矿结构的化合物半导体，并且其示例包括CuGaInS混晶、CuAlGaInS混晶和CuAlGaInSSe混晶等。另外，作为光电转换膜41的材料，除了上述化合物半导体之外，还可以例示非晶硅(Si)、锗(Ge)、量子点光电转换膜和有机光电转换膜等。
在光电转换膜41的下侧(ROIC基板200B侧)，针对各像素111B形成具有高受体浓度且形成像素电极的P型层42。此外，例如，在具有高受体浓度且针对各像素111B形成的P型层42之间，使用诸如InP等化合物半导体形成N型层43，作为使各像素111B分离的像素分离区域。N型层43不仅具有作为像素分离区域的功能，而且还具有防止暗电流的作用。
同时，在光电转换膜41的上侧(光入射侧)，也使用诸如InP等化合物半导体形成供体浓度高于光电转换膜41的供体浓度的N型层44作为像素分离区域。具有高供体浓度的N型层44充当防止由光电转换膜41产生的电荷反向流动的阻挡层。例如，能够使用诸如InGaAs、InP和InAlAs等化合物半导体形成具有高供体浓度的N型层44。
在具有高供体浓度的N型层44上形成抗反射膜45作为阻挡层。例如，能够使用氮化硅(SiN)、氧化铪(HfO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化钽(Ta2Ta5)或氧化钛(TiO2)等形成抗反射膜45。
具有高供体浓度的N型层44和抗反射膜45中的任何一者也充当垂直夹住光电转换膜41的电极中的上侧的上部电极。将预定电压Va施加到用作上部电极的具有高供体浓度的N型层44或抗反射膜45。
在抗反射膜45上进一步形成有彩色滤光片46和芯片上透镜47。彩色滤光片46是使红色(R)、绿色(G)和蓝色(B)中任何一种颜色的光(波长光)透过的滤光片，并且例如在像素阵列110(图2)中根据所谓的拜耳阵列布置。
在形成像素电极且具有高受体浓度的P型层42和用作像素分离区域的N型层43的下侧形成有钝化层51。此外，连接电极53A以贯穿钝化层51的方式形成。
连接电极53A经由凸块电极54电连接到形成在ROIC基板200B的上表面上的连接电极53B。结果，光电转换单元100B中的形成像素电极且具有高受体浓度的P型层42电连接到像素读出电路20。另外，通过经由凸块电极54连接连接电极53A和连接电极53B而将光电转换单元100B机械接合到ROIC基板200B。注意，彼此连接的连接电极53A、凸块电极54和连接电极53B之间的区域被绝缘层52填充。结果，光电转换单元100B和ROIC基板200B能够牢固地接合。
由于与第一实施例中的摄像元件1类似，具有上述构造的根据本实施例的摄像元件1B包括像素读出电路20，因此能够实施参考图4描述的评估操作。因此，即使在将光电转换单元100B接合到ROIC基板200B之前，无论是否用光照射光电转换单元100B，都能够评估ROIC基板200B。注意，摄像元件1B的ROIC基板200B可以设置有根据第一实施例的变形例或第二实施例的摄像元件中的像素读出电路来代替根据第一实施例的摄像元件1中的像素读出电路20。在这种情况下，即使在将光电转换单元100B接合到ROIC基板200B之前，无论是否用光照射光电转换单元100B，都能够评估ROIC基板200B。
注意，摄像元件1B包括像素111B和与像素111B不同的像素111C。像素111B是输出基于通过光电转换产生的电荷的电荷信号并且有助于图像形成的像素。
另一方面，例如，像素111C以包围以矩阵状排列的像素111B的方式排列在像素阵列110(图2)的周边边缘部中。像素111C具有像素读出电路20C。像素读出电路20C形成在ROIC基板200B上，并且包括电容元件80、复位晶体管Trst、放大晶体管Tamp和选择晶体管Tsel。另外，像素111C与像素111B的不同之处在于，将栅极电压始终施加到复位晶体管Trst的栅极。因此，能够通过复位晶体管Trst将在像素111C中通过光电转换产生的电荷排出到地面。
在形成于矩形像素阵列110(图2)的周边边缘部中的像素111C中，如图3所示，在光电转换膜41的处理部分界面(处理部分端面)处出现界面缺陷等，使得由于界面缺陷等的影响，容易出现暗电流。特别地，在形成于ROIC基板200B上的读出电路是源极跟随器型电路的情况下，像素的电位差随着电荷的累积而减小，因此，暗电流分量由于光晕(blooming)而相继地影响相邻的像素111B。在本实施例中，复位晶体管Trst能够在像素111C中持续导通。因此，在像素111C中产生的电荷能够被排出到地面，并且能够减少电荷流入像素111B中。
注意，像素111C可以形成在矩形像素阵列110的最外侧的一行和一列以外的多行和多列中。
已经参考几个实施例说明了本公开，但是本公开不限于上述实施例，并且能够进行各种变化和变形。
例如，在第一实施例(包括第二变形例(图6))和第二实施例中，配线LV、配线L1、配线L2、配线L3和切换单元SW(SWB)设置在负载晶体管单元LMU和LMD两者中(参见图2)，但是不限于此，配线LV、L1、L2和L3以及切换单元SW(SWB)也可以设置在负载晶体管单元LMU和LMD中的任何一者中。然而，在这种情况下，必须在不同的制造工序中分别形成负载晶体管单元LMU和LMD。另一方面，在配线LV、L1、L2和L3以及切换单元SW(SWB)设置在负载晶体管单元LMU和LMD两者中的情况下，能够在相同的制造工序中形成负载晶体管单元LMU和LMD，因此，能够减少制造工序的数量。
另外，在由于ROIC基板200的尺寸限制而仅设置负载晶体管单元LMU和LMD中的一者的情况下，配线LV、L1、L2和L3以及切换单元SW(SWB)可以设置在所设置的负载晶体管单元中。
此外，配线LV、L1、L2和L3以及切换单元SW(SWB)可以适当地形成在例如ROIC基板200中的诸如配线、通孔和晶体管等电路元件的密度低的区域中，而不设置在负载晶体管单元LMU和/或LMD中。
另外，与第一实施例的第一变形例(图5)类似，配线LV和L1以及切换单元SWA可以设置在负载晶体管单元LMU和LMD中的任何一者中，或者可以适当地形成在电路元件的密度低的区域中。
另外，在切换单元SW(SWA、SWB)设置在负载晶体管单元LMU和LMD两者中的情况下，例如，设置在负载晶体管单元LMU中的配线L1和配线L2以及设置在负载晶体管单元LMD中的配线L1和配线L2可以分别连接。结果，能够减少连接到配线L1的焊盘的数量和连接到配线L2的焊盘的数量。
例如，在不限于使用III-V族化合物半导体形成的光电转换单元100的情况下，CMOS图像传感器或CCD图像传感器可以与本公开的实施例中的ROIC基板组合。在通过这种组合获得的摄像元件中也能够发挥上述效果。另外，这种摄像元件能够适用于例如静态相机或摄像机，因此，通过应用通过上述评估操作进行评估的摄像元件，也可以提高静态相机或摄像机的可靠性。
此外，根据本公开的实施例的ROIC基板200还能够设置有如下电路(有时称为伪源极跟随器)：该电路以虚假方式输出与从像素到垂直信号线的信号等效的信号。因此，还能够对ROIC基板200执行与参考图4和图8中的时序图描述的评估不同的其他评估项目的评估。
注意，如参考图4的时序图所述的，通过将浮动扩散层FD的电压Vfd从电压VDR2(1.2V)改变为与电压VDR2不同的(电压VDR1+电压VDR2)/2，读出该状态下的浮动扩散层FD的电压，将浮动扩散层FD的电压Vfd改变为电压VDR2，并且再次读出浮动扩散层FD的电压Vfd，可以对根据本公开的第一实施例(包括变形例)的摄像元件的ROIC基板执行评估。另外，如参考图8的时序图所述的，通过将浮动扩散层FD的电压Vfd从电压VDR2(1.2V)改变为与电压VDR2不同的电压VDR1，读出该状态下的浮动扩散层FD的电压，将浮动扩散层FD的电压Vfd改变为电压VDR2，并且再次读出浮动扩散层FD的电压Vfd，可以对根据本公开的第二实施例的摄像元件的ROIC基板执行评估。
另外，在上述说明中，术语“列方向”仅用于说明方便，而不是用于清楚地区分垂直方向和水平方向。例如，在上述实施例(包括变形例)中，针对在列方向上排列的多个像素设置单个切换单元SW(SWA或SWB)，但是当然也可以针对在行方向上排列的多个像素设置单个切换单元SW(SWA或SWB)。
<适用例>
上述的根据本公开实施例的摄像元件能够适用于各种电子设备，例如，诸如数字静态相机和数字摄像机等摄像装置、具有摄像功能的移动电话或具有摄像功能的其他装置。
图14是示出了作为本技术适用的电子设备的摄像装置的构造示例的框图。图14所示的摄像装置201包括光学系统202、快门装置203、摄像元件204、驱动电路205、信号处理电路206、监视器207和存储器208，并且能够拍摄静止图像或运动图像。
光学系统202包括一个或多个透镜，将来自被摄体的光(入射光)引导至摄像元件204，并在摄像元件204的光接收面上形成图像。
快门装置203布置在光学系统202和摄像元件204之间，并且根据驱动电路1005的控制，控制摄像元件204的光照时段和遮光时段。
摄像元件204包括根据上述各实施例(包括变形例)的摄像元件。摄像元件204根据经由光学系统202和快门装置203形成在光接收面上的光在一定时段内累积信号电荷。累积在摄像元件204中的信号电荷根据从驱动电路205供应的驱动信号(时序信号)进行传输。
驱动电路205输出用于控制摄像元件204的传输操作和快门装置203的快门操作的驱动信号，以驱动摄像元件204和快门装置203。
信号处理电路206对从摄像元件204输出的信号电荷执行各种信号处理。通过信号处理电路206执行信号处理而获得的图像(图像数据)被供应到监视器207并在监视器207上显示，或者被供应到存储器208并存储(记录)在存储器208中。
在如上所述构造的摄像装置201中，由于摄像元件204包括根据上述各实施例(包括变形例)的摄像元件，因此，能够使用已经通过如上所述的评估操作确认其可靠性的摄像元件204来制造摄像装置201。即，根据本公开的实施例的摄像元件有助于提高作为使用该摄像元件的摄像装置的电子设备的可靠性。
<其他适用例1>
根据本公开的技术(本技术)能够应用于各种产品。例如，根据本公开的技术可以被实现为安装在以下任何类型的移动体上的装置，所述移动体诸如是汽车、电动汽车、混合动力电动汽车、摩托车、自行车、个人移动设备、飞机、无人机、船舶和机器人等。
图12是示出了作为根据本公开的技术能够适用的移动体控制系统的示例的车辆控制系统的示意性构造示例的框图。
车辆控制系统12000包括经由通信网络12001连接的多个电子控制单元。在图12所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元12050。另外，作为集成控制单元12050的功能构造，示出了微型计算机12051、声音图像输出单元12052和车载网络接口(I/F)12053。
驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统有关的设备的操作。例如，驱动系统控制单元12010充当以下各设备的控制装置：被构造成产生车辆的驱动力的驱动力产生设备，诸如内燃机和驱动电机等；被构造成将驱动力传递到车轮的驱动力传递机构；用于调节车辆的转向角的转向机构；以及用于产生车辆的制动力的制动设备等。
车身系统控制单元12020根据各种程序来控制安装在车体上的各种设备的操作。例如，车身系统控制单元12020用作以下各设备的控制装置：无钥匙进入系统；智能钥匙系统；电动车窗装置；或诸如前灯、尾灯、刹车灯、转向信号灯和雾灯等各种灯。在这种情况下，车身系统控制单元12020能够接收从取代钥匙的便携式设备传输的无线电波或各种开关的信号的输入。车身系统控制单元12020接收这些无线电波或信号的输入，以控制车辆的门锁装置、电动车窗装置或灯等。
车外信息检测单元12030检测安装有车辆控制系统12000的车辆外部的信息。例如，车外信息检测单元12030与摄像单元12031连接。车外信息检测单元12030使摄像单元12031拍摄车辆外部的图像，并且接收所拍摄的图像。基于所接收到的图像，车外信息检测单元12030可以对人、车辆、障碍物、标志或路面上的文字等执行物体检测处理或距离检测处理。
摄像单元12031是用于接收光并且输出与所接收的光量相对应的电信号的光学传感器。摄像单元12031能够将该电信号作为图像输出，也能够将该电信号作为测距信息输出。另外，由摄像单元12031接收的光可以是可见光或诸如红外线等非可见光。
车内信息检测单元12040检测车辆内部的信息。例如，车内信息检测单元12040与用于检测驾驶员状态的驾驶员状态检测单元12041连接。例如，驾驶员状态检测单元12041包括用于拍摄驾驶员图像的相机，并且基于从驾驶员状态检测单元12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳程度或专注程度，或者可以判断驾驶员是否在打瞌睡。
基于由车外信息检测单元12030或车内信息检测单元12040获取的车辆外部或车辆内部的信息，微型计算机12051能够计算驱动力产生设备、转向机构或制动设备的控制目标值，并且能够向驱动系统控制单元12010输出控制命令。例如，微型计算机12051能够执行用于实现高级驾驶员辅助系统(ADAS)功能的协同控制，所述高级驾驶员辅助系统功能包括车辆的碰撞避免或撞击减轻、基于车间距离的跟随行驶、恒定速度行驶、车辆碰撞警告或车辆的车道偏离警告等。
另外，微型计算机12051能够基于由车外信息检测单元12030或车内信息检测单元12040获取的车辆周围的信息来控制驱动力产生设备、转向机构或制动设备等，从而执行旨在不依赖于驾驶员的操作而使车辆自主行驶的自动驾驶等的协同控制。
另外，基于由车外信息检测单元12030获取的车辆外部的信息，微型计算机12051能够向车身系统控制单元12020输出控制命令。例如，微型计算机12051能够根据由车外信息检测单元12030检测到的前方车辆或对向车辆的位置来控制前灯，从而执行旨在防眩光的协同控制，例如将远光灯切换到近光灯。
声音图像输出单元12052将声音和图像中的至少一者的输出信号传输到输出设备，该输出设备能够在视觉上或听觉上将信息通知到车辆的乘客或车辆外部。在图12的示例中，作为输出设备，例示了音频扬声器12061、显示单元12062和仪表板12063。例如，显示单元12062可以包括车载显示器和平视显示器中的至少一者。
图13是示出了摄像单元12031的安装位置的示例的图。
在图13中，作为摄像单元12031，设置有摄像单元12101、12102、12103、12104和12105。
例如，摄像单元12101、12102、12103、12104和12105安装在诸如车辆12100的前鼻、后视镜、后保险杠、后门和车厢内挡风玻璃的上部等位置处。安装在前鼻处的摄像单元12101和安装在车厢内挡风玻璃的上部中的摄像单元12105主要获取车辆12100前方区域的图像。安装在后视镜上的摄像单元12102和12103主要获取车辆12100侧面的图像。安装在后保险杠或后门上的摄像单元12104主要获取车辆12100后方区域的图像。安装在车厢内挡风玻璃的上部中的摄像单元12105主要用于检测前方车辆或行人、障碍物、交通信号灯、交通标志或车道等。
注意，图13示出了摄像单元12101～12104的拍摄范围的示例。摄像范围12111表示设置在前鼻上的摄像单元12101的摄像范围，摄像范围12112和12113分别表示设置在后视镜上的摄像单元12102和12103的摄像范围，摄像范围12114表示设置在后保险杠或后门上的摄像单元12104的摄像范围。例如，通过将由摄像单元12101～12104拍摄的图像数据叠加，能够获得从上方观察的车辆12100的鸟瞰图像。
摄像单元12101～12104中的至少一者可以具有获取距离信息的功能。例如，摄像单元12101～12104中的至少一者可以是包括多个摄像元件的立体相机，或者可以是具有用于相位差检测的像素的摄像元件。
例如，微型计算机12051基于从摄像单元12101～12104获得的距离信息来获得距摄像范围12111～12114内的各三维物体的距离以及该距离随时间的变化(相对于车辆12100的相对速度)，从而将尤其在行驶道路上最靠近车辆12100并且在与车辆12100基本相同的方向上以预定速度(例如，0km/h以上)行驶的三维物体提取为前方车辆。此外，微型计算机12051能够预先设定在前方车辆后方要确保的车间距离，并且执行自动制动控制(包括跟随停止控制)和自动加速控制(包括跟随起动控制)等。以这种方式，可以执行旨在不依赖于驾驶员的操作而自主行驶的自动驾驶等的协同控制。
例如，基于从摄像单元12101～12104获得的距离信息，微型计算机12051将关于三维物体的三维物体数据分类为两轮车辆、普通车辆、大型车辆、行人和诸如电线杆等其他三维物体，并且提取数据用于自动避开障碍物。例如，微型计算机12051将车辆12100附近的障碍物区分为车辆12100的驾驶员能够在视觉上识别的障碍物或驾驶员在视觉上难以识别的障碍物。然后，微型计算机12051确定用于表示与各障碍物发生碰撞的风险程度的碰撞风险，并且在碰撞风险为设定值以上而可能发生碰撞的情形下，微型计算机12051能够通过音频扬声器12061和/或显示单元12062向驾驶员输出警告或者经由驱动系统控制单元12010执行强制减速或避让转向来执行驾驶辅助以避免碰撞。
摄像单元12101～12104中的至少一者可以是用于检测红外线的红外相机。例如，微型计算机12051能够通过判定摄像单元12101～12104所拍摄的图像中是否存在行人来识别该行人。例如，通过以下过程来执行这种行人识别：提取作为红外相机的摄像单元12101～12104所拍摄的图像中的特征点；以及通过对表示物体的轮廓的一系列特征点进行图案匹配处理并判定该物体是否对应于行人。当微型计算机12051判定摄像单元12101～12104所拍摄的图像中存在行人并识别出该行人时，声音图像输出单元12052控制显示单元12062，使得在识别出的行人上叠加并显示用于强调的矩形轮廓线。另外，声音图像输出单元12052还可以控制显示单元12062，使得在期望的位置处显示用于表示行人的图标等。
上面，已经说明了根据本公开的技术能够适用的车辆控制系统的示例。根据本公开的技术能够适用于上述构造中的摄像单元12101～12105。具体地，作为摄像单元12101～12105，能够应用根据第一至第四实施例(包括变形例)的半导体装置(ROIC基板)适用的摄像元件。例如，由于如上所述评估的高可靠性摄像元件能够用作摄像单元12101～12105，因此能够以高可靠性识别行人。
<其他适用例2>
例如，根据本公开的技术(本技术)不仅可以应用于上述电子设备和车辆控制系统，而且还可以应用于内窥镜手术系统。
图14是示出了根据本公开的技术(本技术)能够适用的内窥镜手术系统的示意性构造的示例的图。
图14示出了外科医生(医生)11131使用内窥镜手术系统11000对病床11133上的患者11132进行手术的状态。如图所示，内窥镜手术系统11000包括内窥镜11100、诸如气腹管11111和能量治疗工具11112等其他手术工具11110、支撑内窥镜11100的支撑臂装置11120和安装有用于内窥镜手术的各种装置的推车11200。
内窥镜11100包括：镜筒11101，其中，从远端起具有预定长度的区域被插入患者11132的体腔中；以及摄像头11102，摄像头11102连接到镜筒11101的近端。在所示的示例中，示出了被构造为具有刚性镜筒11101的所谓的刚性镜的内窥镜11100，但是内窥镜11100也可以被构造为具有柔性镜筒的所谓的柔性镜。
镜筒11101的远端设置有开口，物镜安装在该开口中。光源装置11203连接到内窥镜11100，使得由光源装置11203产生的光通过在镜筒11101内延伸的光导被引导到该镜筒的远端，并且该光经由物镜朝向患者11132体腔中的观察目标照射。注意，内窥镜11100可以是直视内窥镜，或者可以是斜视内窥镜或侧视内窥镜。
在摄像头11102内设置有光学系统和摄像元件，并且从观察目标反射的光(观察光)通过该光学系统会聚到该摄像元件上。观察光被摄像元件光电转换，从而产生对应于观察光的电信号，即，对应于观察图像的图像信号。该图像信号作为RAW数据被传输到相机控制单元(CCU)11201。
CCU 11201使用中央处理单元(CPU)或图形处理单元(GPU)等构成，并且CCU 11201整体控制内窥镜11100和显示装置11202的操作。此外，CCU 11201接收来自摄像头11102的图像信号，并且对该图像信号执行诸如显像处理(去马赛克处理)等用于显示基于该图像信号的图像的各种图像处理。
在CCU 11201的控制下，显示装置11202显示基于由CCU 11201处理后的图像信号的图像。
例如，光源装置11203使用诸如发光二极管(LED)等光源构成，并且在拍摄手术部位等时将照射光供应到内窥镜11100。
输入装置11204是内窥镜手术系统11000的输入接口。用户能够通过输入装置11204将各种信息和输入指令输入到内窥镜手术系统11000。例如，用户输入用于改变内窥镜11100的摄像条件(照射光的类型、放大倍率或焦距等)的指令等。
治疗工具控制装置11205控制用于组织的烧灼、切割和血管的闭合等的能量治疗工具11112的驱动。气腹装置11206通过气腹管11111将气体输送到患者11132的体腔中以使体腔膨胀，从而确保内窥镜11100的视野并且确保外科医生的工作空间。记录仪11207是能够记录与手术有关的各种信息的装置。打印机11208是能够以诸如文本、图像和图表等各种形式打印与手术有关的各种信息的装置。
注意，在拍摄手术部位时向内窥镜11100供应照射光的光源装置11203能够使用例如LED、激光光源或由LED和激光光源的组合构成的白光源构成。当白光源由RGB激光光源的组合构成时，由于能够以高精度控制各颜色(各波长)的输出强度和输出时序，因此，能够通过光源装置11203对所拍摄图像的白平衡进行调节。另外，在这种情况下，通过以时分方式用来自RGB激光光源中各者的激光束照射观察目标，并与照射时序同步地控制摄像头11102的摄像元件的驱动，能够以时分方式拍摄对应于R、G和B的图像。根据这种方法，即使在摄像元件中没有设置彩色滤光片，也能够获得彩色图像。
另外，可以控制光源装置11203的驱动，以便以预定时间间隔改变输出光的强度。当通过与光强度变化的时序同步地控制摄像头11102的摄像元件的驱动而以时分方式获取图像并且合成这些图像时，可以产生没有所谓的黑斑(blackout)和白斑(whiteout)的高动态范围图像。
另外，光源装置11203可以被构造成能够供应与特殊光观察相对应的预定波长带中的光。特殊光观察执行所谓的窄带摄像：该窄带摄像通过例如利用人体组织中的光吸收的波长依赖性并且照射比普通观察时的照射光(即，白光)的带域更窄的带域中的光，以高对比度拍摄诸如黏膜表层的血管等预定组织。可替代地，在特殊光观察中，可以执行利用通过照射激发光而产生的荧光来获得图像的荧光观察。在荧光观察中，能够通过用激发光照射人体组织来观察来自该人体组织的荧光(自发荧光观察)，或者能够通过将诸如吲哚菁绿(ICG)等试剂局部注射到人体组织中并且利用与该试剂的荧光波长相对应的激发光照射人体组织来获得荧光图像等。光源装置11203可以被构造成能够供应与这种特殊光观察兼容的窄带光和/或激发光。
图15是示出了图14所示的摄像头11102和CCU 11201的功能构造的示例的框图。
摄像头11102包括透镜单元11401、摄像单元11402、驱动单元11403、通信单元11404和摄像头控制单元11405。CCU 11201具有通信单元11411、图像处理器11412和控制单元11413。摄像头11102和CCU 11201通过传输电缆11400连接，以能够彼此进行通信。
透镜单元11401是设置在与镜筒11101的连接部分处的光学系统。从镜筒11101的远端获取的观察光被引导到摄像头11102，并入射到透镜单元11401。透镜单元11401是通过将多个透镜(包括变焦透镜和聚焦透镜)组合而构成的。
摄像单元11402使用摄像元件构成。形成摄像单元11402的摄像元件的数量可以是一个(所谓的单板型)或多个(所谓的多板型)。例如，当摄像单元11402是多板型时，通过各摄像元件产生对应于R、G和B的图像信号，并且将所产生的图像信号组合，以获得彩色图像。可替代地，摄像单元11402可以包括一对摄像元件，被构造成获取与三维(3D)显示兼容的右眼图像信号和左眼图像信号。通过3D显示，外科医生11131能够更精确地掌握手术部位中的活体组织的深度。注意，当摄像单元11402是多板型时，能够与各摄像元件对应地设置多个透镜单元11401。
另外，摄像单元11402并非必须设置在摄像头11102上。例如，摄像单元11402可以设置在镜筒11101内的物镜正后方。
驱动单元11403使用致动器构成，并且在摄像头控制单元11405的控制下，驱动单元11403使透镜单元11401的变焦透镜和聚焦透镜沿着光轴移动预定距离。结果，能够适当地调节通过摄像单元11402拍摄的图像的放大倍率和焦点。
通信单元11404使用向CCU 11201传输各种信息和从CCU 11201接收各种信息的通信装置构成。通信单元11404将从摄像单元11402获得的图像信号作为RAW数据经由传输电缆11400传输到CCU 11201。
另外，通信单元11404从CCU 11201接收用于控制摄像头11102的驱动的控制信号，并将该控制信号供应到摄像头控制单元11405。控制信号的示例包括与摄像条件相关联的信息，例如，指定所拍摄图像的帧速率的信息、指定摄像时的曝光值的信息和/或指定所拍摄图像的放大倍率和焦点的信息等。
注意，诸如帧速率、曝光值、放大倍率和焦点等上述摄像条件可以由用户适当地指定，或者可以由CCU 11201的控制单元11413基于所获取的图像信号来自动地设定。在后一种情况下，在内窥镜11100中安装所谓的自动曝光(AE)功能、自动聚焦(AF)功能和自动白平衡(AWB)功能。
摄像头控制单元11405基于经由通信单元11404接收的来自CCU 11201的控制信号来控制摄像头11102的驱动。
通信单元11411使用向摄像头11102传输各种信息和从摄像头11102接收各种信息的通信装置构成。通信单元11411接收经由传输电缆11400从摄像头11102传输的图像信号。
此外，通信单元11411将用于控制摄像头11102的驱动的控制信号传输到摄像头11102。图像信号和控制信号能够通过电通信或光通信等进行传输。
图像处理器11412对从摄像头11102传输的作为RAW数据的图像信号执行各种图像处理。
控制单元11413执行与通过内窥镜11100对手术部位等进行摄像和显示通过对手术部位等进行摄像而获得的拍摄图像有关的各种控制。例如，控制单元11413产生用于控制摄像头11102的驱动的控制信号。
另外，基于已经由图像处理器11412进行了图像处理的图像信号，控制单元11413使显示装置11202显示包括手术部位等的拍摄图像。此时，控制单元11413可以利用各种图像识别技术来识别拍摄图像中的各种物体。例如，控制单元11413能够通过检测拍摄图像中所包括的物体的边缘形状或颜色等来识别诸如镊子等手术工具、特定活体部位、出血以及在使用能量治疗工具11112时的薄雾等。当使显示装置11202显示拍摄图像时，控制单元11413可以利用识别结果在手术部位的图像上叠加各种手术辅助信息。由于将手术辅助信息叠加并呈现给外科医生11131，因此能够减轻外科医生11131的负担，并且外科医生11131能够可靠地进行手术。
连接摄像头11102和CCU 11201的传输电缆11400是与电信号通信兼容的电信号电缆、与光通信兼容的光纤或与电通信和光通信兼容的复合电缆。
这里，在所示的示例中，使用传输电缆11400以有线方式执行通信，但是也可以以无线方式执行摄像头11102和CCU 11201之间的通信。
上面，已经说明了根据本公开的技术能够适用的内窥镜手术系统的示例。根据本公开的技术能够适用于上述构造中的摄像头11102的摄像单元11402。具体地，根据第一至第四实施例(包括变形例)的半导体装置(ROIC基板)适用的摄像元件能够用作摄像单元11402。例如，由于如上所述评估的高可靠性摄像元件能够用作摄像单元11402，因此能够以高可靠性观察患者体腔中的观察目标。
注意，虽然这里以内窥镜手术系统为例进行了说明，但是根据本公开的技术也可以适用于例如显微镜手术系统等。
另外，如上所述，虽然已经例示了将根据本公开的技术(本技术)应用于作为摄像装置的电子设备或移动体(具体地，上述车辆控制系统)，但是本技术也能够用于诸如医疗诊断、农产品检查和远程监视等领域。
注意，在上述说明中，虽然记载了根据本公开的实施例的半导体装置和摄像元件实现的各种效果，但是这些效果不会限制本公开的半导体装置和摄像元件。另外，可能不会发挥出所有的各种效果。另外，通过本公开的半导体装置和摄像元件，可以发挥在本文中未记载的附加效果。
注意，本公开也能够具有以下构造。
(1)
一种半导体装置，其包括：
第一电荷累积单元，其能够累积电荷；
第一初始化单元，其连接到所述第一电荷累积单元，并且对所述第一电荷累积单元进行初始化；和
第一电压切换单元，其连接到所述第一初始化单元，并且能够将第一电压和与所述第一电压不同的第二电压选择性地供应到所述第一初始化单元。
(2)
根据(1)所述的半导体装置，其还包括：
第一配线，其将所述第一电压供应到所述第一电压切换单元；和
第二配线，其将所述第二电压供应到所述第一电压切换单元。
(3)
根据(2)所述的半导体装置，其还包括：
第三配线，其连接到所述第一初始化单元，
其中，所述第一电压切换单元通过将所述第一配线和所述第二配线选择性地连接到所述第三配线而将所述第一电压和所述第二电压选择性地供应到所述第一初始化单元。
(4)
根据(2)所述的半导体装置，其还包括：
第三配线，其连接到所述第一初始化单元，
其中，所述第一电压切换单元包括：
第一切换开关，其设置在所述第一配线和所述第三配线之间；和
第二切换开关，其设置在所述第二配线和所述第三配线之间，并且能够与所述第一切换开关交替地切换。
(5)
根据(4)所述的半导体装置，其中，
所述第一电压切换单元还包括三个切换开关，所述三个切换开关设置在所述第二配线和所述第三配线之间，并且能够与所述第二切换开关同步地切换。
(6)
根据(1)所述的半导体装置，其还包括：
第二电荷累积单元，其能够累积传输到所述第一电荷累积单元的电荷；和
第二初始化单元，其连接到所述第二电荷累积单元，并且对所述第二电荷累积单元进行初始化，
其中，除了所述第一初始化单元之外，所述第一电压切换单元还能够将所述第一电压和所述第二电压选择性地供应到所述第二初始化单元。
(7)
根据(6)所述的半导体装置，其还包括开关单元，所述开关单元控制所述第一电荷累积单元和所述第二电荷累积单元之间的连接。
(8)
根据(1)所述的半导体装置，其还包括：
第一模数转换单元，其布置在第二区域中，并且被构造成通过信号线接收基于所述第一电荷累积单元中累积的电荷的信号的输入并对输入的所述信号执行模数转换，
其中，所述第一电荷累积单元布置在第一区域中，并且
所述第一电压切换单元设置在所述第一区域和所述第二区域之间的第三区域中。
(9)
根据(8)所述的半导体装置，其还包括：
第二模数转换单元，其布置在第四区域中，并且被构造成通过所述信号线接收基于所述第一电荷累积单元中累积的电荷的信号的输入并对输入的所述信号执行模数转换，所述第四区域位于以所述第一区域为中心的与所述第二区域对称的位置处；和
第二电压切换单元，其布置在第五区域中，连接到所述第一初始化单元，并且能够将第一电压和与所述第一电压不同的第二电压选择性地供应到所述第一初始化单元，所述第五区域位于以所述第一区域为中心的与所述第三区域对称的位置处。
(10)
根据(9)所述的半导体装置，其还包括：
第二电荷累积单元，其能够累积传输到所述第一电荷累积单元的电荷；和
第二初始化单元，其连接到所述第二电荷累积单元，并且对所述第二电荷累积单元进行初始化，
其中，除了所述第一初始化单元之外，所述第二电压切换单元还能够将所述第一电压和所述第二电压选择性地供应到所述第二初始化单元。
(11)
一种摄像元件，其包括：
光电转换单元，其接收光，并且对接收的所述光进行光电转换以产生电荷；
第一电荷累积单元，其能够累积所述电荷；
第一初始化单元，其连接到所述第一电荷累积单元，并且对所述第一电荷累积单元进行初始化；和
电压切换单元，其连接到所述第一初始化单元，并且能够将第一电压和与所述第一电压不同的第二电压选择性地供应到所述第一初始化单元。
(12)
根据(11)所述的摄像元件，其中，
所述光电转换单元包括多个像素，所述多个像素以矩阵状排列，接收光，并且对接收的所述光进行光电转换以产生电荷，
在所述多个像素之中的各像素中设置有所述第一电荷累积单元和所述第一初始化单元，并且
针对所述多个像素之中的沿一个方向排列的多个像素，仅设置一个所述电压切换单元。
(13)
根据(11)所述的摄像元件，其中，
所述光电转换单元形成在第一基板上，
所述第一电荷累积单元、所述第一初始化单元和所述电压切换单元形成在第二基板上，并且
第一电极和第二电极接合，所述第一电极形成在所述第一基板的面对光入射面的表面上并且能够提取所述电荷，所述第二电极形成在所述第二基板的一个表面上并且连接到所述第一电荷累积单元。
(14)
一种摄像元件，其包括：
第一电荷累积单元，其能够累积电荷；
第一初始化单元，其连接到所述第一电荷累积单元，并且对所述第一电荷累积单元进行初始化；
光电转换单元，其接收光，并且对接收的所述光进行光电转换以产生电荷；
第二电荷累积单元，其能够累积由所述光电转换单元产生的所述电荷，并且将累积的所述电荷传输到所述第一电荷累积单元；
第二初始化单元，其连接到所述第二电荷累积单元，并且对所述第二电荷累积单元进行初始化；和
电压切换单元，其连接到所述第一初始化单元和所述第二初始化单元，并且能够将第一电压和与所述第一电压不同的第二电压选择性地供应到所述第一初始化单元和所述第二初始化单元。
(15)
根据(13)所述的摄像元件，其中，
所述光电转换单元包括多个像素，所述多个像素以矩阵状排列，接收光，并且对接收的所述光进行光电转换以产生电荷，
在所述多个像素之中的各像素中设置有所述第一电荷累积单元、所述第二电荷累积单元、所述第一初始化单元和所述第二初始化单元，并且
针对所述多个像素之中的沿一个方向排列的多个像素，仅设置一个所述电压切换单元。
(16)
根据(14)所述的摄像元件，其中，
所述光电转换单元形成在第一基板上，
所述第一电荷累积单元、所述第一初始化单元、所述第二电荷累积单元、所述第二初始化单元和所述电压切换单元形成在第二基板上，并且
第一电极和第二电极接合，所述第一电极形成在所述第一基板的面对光入射面的表面上并且能够提取所述电荷，所述第二电极形成在所述第二基板的一个表面上并且连接到所述第一电荷累积单元。
(17)
根据(11)或(14)所述的摄像元件，其中，所述光电转换单元含有化合物半导体、硅、锗、量子点材料和有机材料中的任何一种。
(18)
根据(17)所述的摄像元件，其中，所述光电转换单元使用III-V族化合物半导体形成。
(19)
根据(18)所述的摄像元件，其中，所述III-V族化合物半导体是砷化铟镓。
(20)
根据(11)或(14)所述的摄像元件，其中，所述光电转换单元是硅图像传感器。
(21)
根据(3)所述的半导体装置，其中，所述第一电压切换单元包括第一晶体管，所述第一晶体管的源极和漏极中的一者连接到所述第一配线，并且所述源极和所述漏极中的剩余一者连接到所述第三配线。
(22)
根据(21)所述的半导体装置，其中，所述第一电压切换单元包括第二晶体管，所述第二晶体管的源极和漏极中的一者连接到所述第二配线，并且所述源极和所述漏极中的剩余一者连接到所述第三配线。
(23)
一种电子设备，其包括：
光学系统；
光电转换单元，其从所述光学系统接收光，并且对接收的所述光进行光电转换以产生电荷；
第一电荷累积单元，其能够累积所述电荷；
第一初始化单元，其连接到所述第一电荷累积单元，并且对所述第一电荷累积单元进行初始化；和
电压切换单元，其连接到所述第一初始化单元，并且能够将第一电压和与所述第一电压不同的第二电压选择性地供应到所述第一初始化单元。
(24)
一种电子设备，其包括：
光学系统；
第一电荷累积单元，其能够累积电荷；
第一初始化单元，其连接到所述第一电荷累积单元，并且对所述第一电荷累积单元进行初始化；
光电转换单元，其从所述光学系统接收光，并且对接收的所述光进行光电转换以产生电荷；
第二电荷累积单元，其能够累积由所述光电转换单元产生的所述电荷，并且将累积的所述电荷传输到所述第一电荷累积单元；
第二初始化单元，其连接到所述第二电荷累积单元，并且对所述第二电荷累积单元进行初始化；和
电压切换单元，其连接到所述第一初始化单元和所述第二初始化单元，并且能够将第一电压和与所述第一电压不同的第二电压选择性地供应到所述第一初始化单元和所述第二初始化单元。
附图标记列表
1、1A、1B 摄像元件
100、100A、100B 光电转换单元
11 绝缘层
11A 下部电极
12 接触层
12A 扩散区域
13、41 光电转换膜
14 上部电极层
15 透明电极层
200、200A ROIC基板
21 上部绝缘层
21A 连接电极
22 下部绝缘层
22A 配线
22B 通孔
23 硅层
23N、23P MOS晶体管
110 像素阵列
111、111A、111B、111C、P 像素
LMU、LMD 负载晶体管单元
CMU、CMD 比较器电路单元
CNU、CND 计数器单元
CPs 存储节点电容器
CPf 浮动扩散电容器
CS 电流源
FD 浮动扩散层
PD 光电二极管
SN 存储节点
Tofg 溢流栅极晶体管
Ttrg 传输晶体管
Trst 复位晶体管
Tamp 放大晶体管
Tsel 选择晶体管
VSL 垂直信号线
L1、L2、LVDR 配线
LOVDR、LRVDR 配线
R1 元件区域
R2 周边区域
S1 光入射面
S2 接合面
60W 配线层
61 第一电极
62 第一接触层
62A 扩散区域
60S 半导体层
64 第二接触层
65 第二电极
65B 导电膜
66 钝化膜
66H 开口
67 绝缘膜
68 埋层
69A、69B 层间绝缘膜
69E、72E 接触电极
69ED 虚设电极
70W 配线层
71 半导体基板
72A 层间绝缘膜
72C 多层配线层
72P 焊盘电极
H1、H2 孔
R1B OPB区域
42 P型层
43、44 N型层
45 抗反射膜
46 彩色滤光片
47 芯片上透镜
51 钝化层
53A、53B 连接电极
54 凸块电极
80 电容元件
12100 车辆
12000 车辆控制系统
12001 通信网络
12030 车外信息检测单元
12050 集成控制单元
12051 微型计算机
12053 车载网络I/F
11000 内窥镜手术系统
11100 内窥镜
11110 手术工具
11111 气腹管
11112 能量治疗工具
11120 支撑臂装置
11101 镜筒
11102 摄像头
11200 推车
11201 CCU
11202 显示装置
11203 光源装置
11204 输入装置
11205 治疗工具控制装置
11206 气腹装置
11207 记录仪
11400 传输电缆
11401 透镜单元
11402 摄像单元
11403 驱动单元
11404、11411 通信单元
11405 摄像头控制单元
11412 图像处理器
11413 控制单元

Claims (20)

1.一种半导体装置，其包括：
第一电荷累积单元，其能够累积电荷；
第一初始化单元，其连接到所述第一电荷累积单元，并且对所述第一电荷累积单元进行初始化；和
第一电压切换单元，其连接到所述第一初始化单元，并且能够将第一电压和与所述第一电压不同的第二电压选择性地供应到所述第一初始化单元。
2.根据权利要求1所述的半导体装置，其还包括：
第一配线，其将所述第一电压供应到所述第一电压切换单元；和
第二配线，其将所述第二电压供应到所述第一电压切换单元。
3.根据权利要求2所述的半导体装置，其还包括：
第三配线，其连接到所述第一初始化单元，
其中，所述第一电压切换单元通过将所述第一配线和所述第二配线选择性地连接到所述第三配线而将所述第一电压和所述第二电压选择性地供应到所述第一初始化单元。
4.根据权利要求2所述的半导体装置，其还包括：
第三配线，其连接到所述第一初始化单元，
其中，所述第一电压切换单元包括：
第一切换开关，其设置在所述第一配线和所述第三配线之间；和
第二切换开关，其设置在所述第二配线和所述第三配线之间，并且能够与所述第一切换开关交替地切换。
5.根据权利要求4所述的半导体装置，其中，
所述第一电压切换单元还包括三个切换开关，所述三个切换开关设置在所述第二配线和所述第三配线之间，并且能够与所述第二切换开关同步地切换。
6.根据权利要求1所述的半导体装置，其还包括：
第二电荷累积单元，其能够累积传输到所述第一电荷累积单元的电荷；和
第二初始化单元，其连接到所述第二电荷累积单元，并且对所述第二电荷累积单元进行初始化，
其中，除了所述第一初始化单元之外，所述第一电压切换单元还能够将所述第一电压和所述第二电压选择性地供应到所述第二初始化单元。
7.根据权利要求6所述的半导体装置，其还包括开关单元，所述开关单元控制所述第一电荷累积单元和所述第二电荷累积单元之间的连接。
8.根据权利要求1所述的半导体装置，其还包括：
第一模数转换单元，其布置在第二区域中，并且被构造成通过信号线接收基于所述第一电荷累积单元中累积的电荷的信号的输入并对输入的所述信号执行模数转换，
其中，所述第一电荷累积单元布置在第一区域中，并且
所述第一电压切换单元设置在所述第一区域和所述第二区域之间的第三区域中。
9.根据权利要求8所述的半导体装置，其还包括：
第二模数转换单元，其布置在第四区域中，并且被构造成通过所述信号线接收基于所述第一电荷累积单元中累积的电荷的信号的输入并对输入的所述信号执行模数转换，所述第四区域位于以所述第一区域为中心的与所述第二区域对称的位置处；和
第二电压切换单元，其布置在第五区域中，连接到所述第一初始化单元，并且能够将第一电压和与所述第一电压不同的第二电压选择性地供应到所述第一初始化单元，所述第五区域位于以所述第一区域为中心的与所述第三区域对称的位置处。
10.根据权利要求9所述的半导体装置，其还包括：
第二电荷累积单元，其能够累积传输到所述第一电荷累积单元的电荷；和
第二初始化单元，其连接到所述第二电荷累积单元，并且对所述第二电荷累积单元进行初始化，
其中，除了所述第一初始化单元之外，所述第二电压切换单元还能够将所述第一电压和所述第二电压选择性地供应到所述第二初始化单元。
11.一种摄像元件，其包括：
光电转换单元，其接收光，并且对接收的所述光进行光电转换以产生电荷；
第一电荷累积单元，其能够累积所述电荷；
第一初始化单元，其连接到所述第一电荷累积单元，并且对所述第一电荷累积单元进行初始化；和
电压切换单元，其连接到所述第一初始化单元，并且能够将第一电压和与所述第一电压不同的第二电压选择性地供应到所述第一初始化单元。
12.根据权利要求11所述的摄像元件，其中，
所述光电转换单元包括多个像素，所述多个像素以矩阵状排列，接收光，并且对接收的所述光进行光电转换以产生电荷，
在所述多个像素之中的各像素中设置有所述第一电荷累积单元和所述第一初始化单元，并且
针对所述多个像素之中的沿一个方向排列的多个像素，仅设置一个所述电压切换单元。
13.根据权利要求11所述的摄像元件，其中，
所述光电转换单元形成在第一基板上，
所述第一电荷累积单元、所述第一初始化单元和所述电压切换单元形成在第二基板上，并且
第一电极和第二电极接合，所述第一电极形成在所述第一基板的面对光入射面的表面上并且能够提取所述电荷，所述第二电极形成在所述第二基板的一个表面上并且连接到所述第一电荷累积单元。
14.一种摄像元件，其包括：
第一电荷累积单元，其能够累积电荷；
第一初始化单元，其连接到所述第一电荷累积单元，并且对所述第一电荷累积单元进行初始化；
光电转换单元，其接收光，并且对接收的所述光进行光电转换以产生电荷；
第二电荷累积单元，其能够累积由所述光电转换单元产生的所述电荷，并且将累积的所述电荷传输到所述第一电荷累积单元；
第二初始化单元，其连接到所述第二电荷累积单元，并且对所述第二电荷累积单元进行初始化；和
电压切换单元，其连接到所述第一初始化单元和所述第二初始化单元，并且能够将第一电压和与所述第一电压不同的第二电压选择性地供应到所述第一初始化单元和所述第二初始化单元。
15.根据权利要求14所述的摄像元件，其中，
所述光电转换单元包括多个像素，所述多个像素以矩阵状排列，接收光，并且对接收的所述光进行光电转换以产生电荷，
在所述多个像素之中的各像素中设置有所述第一电荷累积单元、所述第二电荷累积单元、所述第一初始化单元和所述第二初始化单元，并且
针对所述多个像素之中的沿一个方向排列的多个像素，仅设置一个所述电压切换单元。
16.根据权利要求14所述的摄像元件，其中，
所述光电转换单元形成在第一基板上，
所述第一电荷累积单元、所述第一初始化单元、所述第二电荷累积单元、所述第二初始化单元和所述电压切换单元形成在第二基板上，并且
第一电极和第二电极接合，所述第一电极形成在所述第一基板的面对光入射面的表面上并且能够提取所述电荷，所述第二电极形成在所述第二基板的一个表面上并且连接到所述第一电荷累积单元。
17.根据权利要求11所述的摄像元件，其中，所述光电转换单元含有化合物半导体、硅、锗、量子点材料和有机材料中的任何一种。
18.根据权利要求17所述的摄像元件，其中，所述光电转换单元使用III-V族化合物半导体形成。
19.根据权利要求3所述的半导体装置，其中，所述第一电压切换单元包括第一晶体管，所述第一晶体管的源极和漏极中的一者连接到所述第一配线，并且所述源极和所述漏极中的剩余一者连接到所述第三配线。
20.一种电子设备，其包括：
光学系统；
光电转换单元，其从所述光学系统接收光，并且对接收的所述光进行光电转换以产生电荷；
第一电荷累积单元，其能够累积所述电荷；
第一初始化单元，其连接到所述第一电荷累积单元，并且对所述第一电荷累积单元进行初始化；和
电压切换单元，其连接到所述第一初始化单元，并且能够将第一电压和与所述第一电压不同的第二电压选择性地供应到所述第一初始化单元。
CN202080071690.3A 2019-11-29 2020-10-14 半导体装置、摄像元件和电子设备 Pending CN114586338A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019217411 2019-11-29
JP2019-217411 2019-11-29
PCT/JP2020/038703 WO2021106402A1 (ja) 2019-11-29 2020-10-14 半導体装置、撮像素子、及び電子機器

Publications (1)

Publication Number Publication Date
CN114586338A true CN114586338A (zh) 2022-06-03

Family

ID=76129303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080071690.3A Pending CN114586338A (zh) 2019-11-29 2020-10-14 半导体装置、摄像元件和电子设备

Country Status (5)

Country Link
US (1) US12075177B2 (zh)
JP (1) JPWO2021106402A1 (zh)
CN (1) CN114586338A (zh)
TW (1) TW202143461A (zh)
WO (1) WO2021106402A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023082958A (ja) * 2021-12-03 2023-06-15 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2024162221A1 (ja) * 2023-01-31 2024-08-08 ヌヴォトンテクノロジージャパン株式会社 固体撮像装置および撮像装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3973083B2 (ja) 2002-02-13 2007-09-05 シャープ株式会社 固体撮像装置、その画素不良変換方法および傷補正方法
JP2015153962A (ja) 2014-02-18 2015-08-24 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2016213286A (ja) 2015-05-01 2016-12-15 マイクロン テクノロジー， インク． 半導体装置及びその試験方法
JP2017120973A (ja) * 2015-12-28 2017-07-06 ルネサスエレクトロニクス株式会社 撮像素子
JP6727831B2 (ja) * 2016-02-09 2020-07-22 キヤノン株式会社 光電変換装置、および、撮像システム
JP2019146071A (ja) 2018-02-22 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像システム、および撮像方法

Also Published As

Publication number Publication date
JPWO2021106402A1 (zh) 2021-06-03
US12075177B2 (en) 2024-08-27
US20230007202A1 (en) 2023-01-05
TW202143461A (zh) 2021-11-16
WO2021106402A1 (ja) 2021-06-03

Similar Documents

Publication Publication Date Title
CN110520997B (zh) 半导体器件、半导体器件制造方法及电子设备
US20230071949A1 (en) Solid-state imaging apparatus, imaging apparatus, and imaging system
US20220394207A1 (en) Solid-state imaging device and electronic device
JP2024086835A (ja) 撮像素子および電子機器
US20240305905A1 (en) Overlight amount detection circuit, light receiving element, and electronic device
US12075177B2 (en) Semiconductor device, imaging element, and electronic device
US20230022127A1 (en) Semiconductor element and electronic apparatus
US20230014646A1 (en) Semiconductor element and electronic apparatus
US11838670B2 (en) Imaging element and imaging apparatus
US12028629B2 (en) Solid-state imaging device and electronic device
JP7516033B2 (ja) 固体撮像装置及び電子機器
TWI846824B (zh) 攝像元件及攝像裝置
WO2023100725A1 (ja) 光検出装置、電子機器及び光検出システム
US11069739B2 (en) Imaging device and electronic apparatus
US10985202B2 (en) Solid-state imaging apparatus, electronic device, and driving method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination