JPH0992809A

JPH0992809A - 固体撮像装置

Info

Publication number: JPH0992809A
Application number: JP7273481A
Authority: JP
Inventors: Tomohisa Ishida; 知久石田
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1995-09-27
Filing date: 1995-09-27
Publication date: 1997-04-04

Abstract

(57)【要約】【課題】増幅部の１つの出力領域の寄生抵抗を低減し
その抵抗の画素ごとのばらつきを抑え、しかも開口率を
高くする。【解決手段】各画素が、入射光に応じた信号電荷を生
成する埋め込みフォトダイオードと、当該画素ごとに設
けられ前記信号電荷に応じた増幅出力を生じるＭＩＳＳ
ＩＴとを有する。各画素において、埋め込みフォトダイ
オードの受光領域における表面層９、及び、ＭＩＳＳＩ
Ｔの１つの出力領域であるドレイン領域５，６が、互い
に同電位となるように形成される。埋め込みフォトダイ
オードにより光電変換されるべき光の波長に関して透明
である透明導電膜１２が、各画素の表面層９の表面と接
触して各画素の表面層９を電気的に共通接続するよう
に、積層される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像装置に関
し、特に、増幅型固体撮像装置に関するものである。

【０００２】

【従来の技術】従来の増幅型固体撮像装置の一例につい
て、図８乃至図１０を参照して説明する。

【０００３】図８はこの従来の増幅型固体撮像装置の１
画素分の画素構造を模式的に示す概略平面図、図９
（ａ）は図８中のＦ−Ｆ’線に沿った概略断面図、図９
（ｂ）は図８中のＧ−Ｇ’線に沿った概略断面図であ
る。図１０は、画素２００を３×３のマトリクス状に配
列した場合の、この従来の増幅型固体撮像装置の回路図
である。

【０００４】この従来の増幅型固体撮像装置では、図１
０に示すように、単位画素２００は、入射光に応じた信
号電荷を生成する光電変換部としての埋め込み型フォト
ダイオード（以下、「ＢＰＤ」と称す）２０１と、画素
２００ごとに設けられ前記信号電荷に応じた増幅出力を
生じる増幅部としてのＭＩＳ型静電誘導トランジスタ
（ＭＯＳ型静電誘導トランジスタも含み、以下「ＭＩＳ
ＳＩＴ」と略す）２０２と、ＢＰＤ２０１で生成された
信号電荷をＭＩＳＳＩＴ２０２の制御領域に転送する転
送制御部としての後述する転送ゲート電極１１を有する
ｐチャネルＭＯＳＦＥＴ（以下、「転送用ＭＯＳＦＥ
Ｔ」と称す）２０３と、を備えている。

【０００５】図８及び図９を参照して各単位画素２００
の構造について説明すると、これらの図において、１は
Ｐ^-型半導体基板、２は基板１と反対導電型のＮ^-型半導
体層である。３はＭＩＳＳＩＴ２０２のソ−ス領域、１
０４はＭＩＳＳＩＴ２０２のソ−ス電極、５はＭＩＳＳ
ＩＴ２０２のドレイン領域、６はドレイン領域５よりは
拡散深さの深い画素分離領域を兼ねたＭＩＳＳＩＴ２０
２のドレイン領域（Ｎ⁺型拡散領域）、７はゲート絶縁
膜、８はＭＩＳＳＩＴ２０２のゲ−ト電極である。ドレ
イン領域６は、全画素２００に対して、共通に接続され
るように連続して形成されている。本例では、ドレイン
領域５，６がＭＩＳＳＩＴ２０２の１つの出力領域、ソ
−ス領域３が他の出力領域となっている。９はＢＰＤ２
０１の受光領域における表面層であるＮ⁺型半導体領
域、１０はＢＰＤ２０１となるＰ型半導体領域、１１は
光生成された信号電荷をＰ型半導体領域１０からゲート
電極８下の領域（ＭＩＳＳＩＴ２０２の制御領域）に転
送するための転送ゲート電極である。該転送ゲート電極
１１は、絶縁層を介しゲート電極８と互いに重なるよう
に設けられている。

【０００６】ゲート電極８は、水平方向に配列された画
素２００に対して、それぞれ連続して形成されて共通に
接続されており、これらの接続ラインが図１０中のゲー
トライン２０８−１〜３に相当している。同様に、転送
ゲート電極１１は、水平方向に配列された画素２００に
対して、それぞれ連続して形成されて共通に接続されて
おり、これらの接続ラインが図１０中のゲートライン２
１１−１〜３に相当している。

【０００７】また、信号増幅用トランジスタであるＭＩ
ＳＳＩＴ２０２のドレイン領域５，６及びＢＰＤ２０１
の受光領域における表面層であるＮ⁺型半導体領域９
は、同電位となるように互いに接して形成されている。
１１２はＭＩＳＳＩＴ２０２のドレイン抵抗を低減しそ
のドレイン抵抗の画素２００ごとのばらつきを抑えるた
めのアルミニウム等からなるドレインシャント配線、１
１４は該ドレインシャント配線１１２がドレイン領域６
と接触するコンタクト領域である。また、１１３は垂直
方向に配列された画素２００のＭＩＳＳＩＴ２０２のソ
ース電極１０４を共通接続している垂直信号線（図１０
中の垂直信号線１１３−１〜３に相当）であり、該垂直
信号線１１３はＭＩＳＳＩＴ２０２を遮光する遮光膜と
して兼用されている。ソース電極１０４及びドレインシ
ャント配線１１２が１層目の金属配線（メタル配線）、
垂直信号線１１３が２層目の金属配線となっている。

【０００８】再び図１０を参照すると、各画素２００の
ＭＩＳＳＩＴ２０２のソ−ス領域３は、前述したよう
に、マトリクス配置の垂直方向の各列ごとに垂直信号線
１１３−１〜３に共通に接続されている。また、ＭＩＳ
ＳＩＴ２０２のドレイン領域５，６及びＢＰＤ２０１の
カソードは、前述した構造により全画素共通に接続さ
れ、さらに電源電圧２０４に接続されている。前述した
構造により、回路構成上は、各画素２００のＢＰＤ２０
１のアノード側及びＭＩＳＳＩＴ２０２の制御領域は、
それぞれ転送用ＭＯＳＦＥＴ２０３のソ−ス領域又はド
レイン領域に接続されていることになる。各画素２００
のゲート電極８は、前述したようにマトリクス配置の水
平方向の各行ごとにゲートライン２０８−１〜３に共通
に接続され、垂直走査回路２０から送出される所定の駆
動パルスがこれらのゲートラインに印加されると、該Ｍ
ＩＳＳＩＴ２０２が各行ごとに順次動作するようになっ
ている。また、各画素２００の転送ゲート電極１１は、
前述したようにマトリクス配置の水平方向の各行ごとに
ゲートライン２１１−１〜３に共通に接続され、垂直走
査回路２０から送出される所定の駆動パルスがこれらの
ゲートラインに印加されると、該転送用ＭＯＳＦＥＴ２
０３が各行ごとに順次動作するようになっている。

【０００９】前記垂直信号線１１３−１〜３は、一方に
おいて、各列ごとに、光信号出力転送用ＭＯＳＦＥＴ２
３−１〜３を介して、光信号出力蓄積用コンデンサ２２
−１〜３の一方の電極に接続されるとともに、水平読み
出し選択用ＭＯＳＦＥＴ２５−１〜３を各々経て、出力
部２７に接続された光信号出力ライン２０５に接続され
ている。

【００１０】また、光信号出力ライン２０５には、送出
される映像信号をリセットするための水平読み出しリセ
ット用ＭＯＳＦＥＴ２６のドレインが接続されている。
水平読み出しリセット用ＭＯＳＦＥＴ２６のソースは、
光信号出力蓄積用コンデンサ２２−１〜３の他方の電極
と接続しつつ、接地されている。そして、この水平読み
出しリセット用ＭＯＳＦＥＴ２６のゲート電極に所定の
駆動パルスが印加されると、水平読み出しリセット用Ｍ
ＯＳＦＥＴ２６が動作するようになっている。

【００１１】前記水平読み出し選択用ＭＯＳＦＥＴ２５
−１〜３の各々のゲート電極は、水平走査回路２４にそ
れぞれ接続され、該水平走査回路２４からそれぞれ送出
される水平駆動パルスによって水平読み出しが制御さ
れ、光信号出力蓄積用コンデンサ２２−１〜３に一旦蓄
積された光信号出力を光信号出力ライン２０５に供給す
る。

【００１２】前記光信号出力転送用ＭＯＳＦＥＴ２３−
１〜３の各ゲート電極はゲートライン２０６に共通接続
され、これに所定の駆動パルスが印加されると、光信号
出力転送用ＭＯＳＦＥＴ２３−１〜３が導通して光信号
出力をそれぞれ光信号出力蓄積用コンデンサ２２−１〜
３に蓄積させる。

【００１３】前記垂直信号線１１３−１〜３は、他方に
おいて、各列ごとに垂直信号線リセット用ＭＯＳＦＥＴ
２１−１〜３のドレインに接続されており、垂直信号線
リセット用ＭＯＳＦＥＴ２１−１〜３のソースは接地さ
れている。垂直信号線リセット用ＭＯＳＦＥＴ２１−１
〜３のゲート電極は共通接続され、これに所定の駆動パ
ルスが印加されると、垂直信号線リセット用ＭＯＳＦＥ
Ｔ２１−１〜３が導通状態となり垂直信号線１１３−１
〜３がリセットされる。

【００１４】次に、前記従来の増幅型固体撮像装置の動
作について、説明する。

【００１５】光生成電荷蓄積時には、垂直走査回路２０
から転送ゲート電極１１に正電圧が印加されており、Ｂ
ＰＤ２０１のＰ型半導体領域１０とＭＩＳＳＩＴ２０２
のゲート電極８とが分離されていると同時に転送ゲート
電極１１下の領域には電子が誘起されてこの領域が実効
的なドレイン領域となっている。光生成した正孔はＢＰ
Ｄ２０１のＰ型半導体領域１０に蓄積され、過剰の正孔
はＰ型半導体領域１０より基板１にオーバーフローす
る。ゲート電極８にはソ−ス領域３及びドレイン領域
５，６に対して逆バイアス電圧が垂直走査回路２０から
印加され、ＭＩＳＳＩＴ２０２は遮断状態にある。ま
た、この時は、垂直信号線リセット用ＭＯＳＦＥＴ２１
−１〜３及び光信号出力転送用ＭＯＳＦＥＴ２３−１〜
３はオンしており、垂直信号線１１３−１〜３及び光信
号出力蓄積用コンデンサ２２−１〜３は接地されてい
る。

【００１６】信号読み出し時には、まず、選択された行
の転送ゲート電極１１に垂直走査回路２０から負電圧が
印加されて、ＢＰＤ２０１のＰ型半導体領域１０からゲ
−ト電極８下の領域に正孔が完全に転送される。Ｐ型半
導体領域１０は空乏化しリセットされ次の光生成電荷蓄
積状態に入る。次に、転送ゲート電極１１を正電圧に戻
しＢＰＤ２０１のＰ型半導体領域１０とＭＩＳＳＩＴ２
０２とを分離するとともに転送ゲート電極１１下の領域
を実効的なドレイン領域とし、選択された行のゲ−ト電
極８には光生成電荷蓄積時の印加電圧よりも高い電圧を
印加してＭＩＳＳＩＴ２０２をオンさせる。更に垂直信
号線リセット用ＭＯＳＦＥＴ２１−１〜３をオフする
と、光信号出力蓄積用コンデンサ２２−１〜３にはゲ−
ト電極８下の領域に転送された信号電荷である正孔数に
応じて増幅された電荷量が蓄積される。そこで、光信号
出力転送用ＭＯＳＦＥＴ２３−１〜３をオフし、水平走
査回路２４で水平読み出し選択用ＭＯＳＦＥＴ２５−１
〜３を水平読み出しリセット用ＭＯＳＦＥＴ２６と同期
させて順次オンオフしていくと、選択された行の増幅さ
れた映像信号が出力部２７から得られる。信号読み出し
後、垂直信号線リセット用ＭＯＳＦＥＴ２１−１〜３及
び光信号出力転送用ＭＯＳＦＥＴ２３−１〜３をオン
し、垂直信号線１１３−１〜３及び光信号出力蓄積用コ
ンデンサ２２−１〜３をリセットする。

【００１７】この信号読み出し動作はいわゆる非破壊読
み出し動作になっており、ゲ−ト電極８下に転送された
正孔は保存されたままなので、ＭＩＳＳＩＴ２０２をリ
セットするにはゲ−ト電極８に読み出し時よりも高い電
圧を印加してゲ−ト電極８下の領域の正孔を基板１に排
出する必要がある。ＭＩＳＳＩＴ２０２のリセット後、
同様の動作で次の行の読み出しを順次行う。

【００１８】次に、従来の増幅型固体撮像装置の他の例
について、図１１を参照して説明する。図１１は、この
従来の増幅型固体撮像装置の１画素分の画素構造を示す
概略断面図であり、前記図９（ａ）に対応するものであ
る。図１１において、図８乃至図１０中の構成要素と同
一の構成要素には同一符号を付し、その説明は省略す
る。

【００１９】この従来の増幅型固体撮像装置は、図８乃
至図１０に示す増幅型固体撮像装置と基本的には同一に
構成されているが、カラー用として構成されたものであ
る。すなわち、図１１に示す増幅型固体撮像装置では、
画素部の２層メタル配線１０４，１１２，１１３の上
に、平坦化層１６を介して黒フィルタ１１５及びカラー
フィルタ１７が形成されており、他の構成については図
８乃至図１０に示す増幅型固体撮像装置と同一である。
なお、図１１中の１７−１，１７−２は、カラーフィル
タ１７における異なる色の光を透過させるフィルタ部分
を示す。

【００２０】

【発明が解決しようとする課題】前述したような増幅型
固体撮像装置においては、通常、読み出し動作は水平ブ
ランキング時間内に行われ、その決められた時間内に比
較的大きな増幅された電流が流れることから、各画素２
００がばらつきなく安定して読み出し動作をするよう
に、各画素２００のＭＩＳＳＩＴ２０２のドレイン抵抗
を低減し画素ごとのドレイン抵抗のばらつきを抑える必
要がある。

【００２１】そこで、前記従来の増幅型固体撮像装置で
は、前述したように、ドレイン領域５，６をシャントす
るための低抵抗のアルミニウム等からなる前記ドレイン
シャント配線１１２が設けられている。そして、開口率
を下げないようにするために、図８及び図９に示すよう
に、ドレインシャント配線１１２を画素分離領域上に積
層して設けている。

【００２２】しかしながら、前記従来の増幅型固体撮像
装置では、ドレインシャント配線１１２にはドレイン領
域６と接触するコンタクト領域１１４があるため、アラ
イメント精度やコンタクト抵抗を考慮するとどうしても
開口率が低下せざるを得ないという問題点が生じてい
た。

【００２３】また、図１１に示すような従来のカラー用
固体撮像装置では、画素部の２層メタル配線１０４，１
１２，１１３の上に平坦化層１６を介して黒フィルタ１
１５、カラーフィルタ１７が形成されているため、フィ
ルタ１１５とＢＰＤ２０１のＮ⁺型半導体領域９の表面
（光電変換素子表面）との間の距離が長くならざるを得
ない。このため、特に斜め成分の入射光による混色が発
生しやすく、これを避けるために黒フィルタ１１５のパ
ターン幅を広くすると開口率が低下してしまうという別
の問題も存在していた。

【００２４】なお、前記従来の増幅型固体撮像装置で
は、前述したように、ソース電極１０４及びドレインシ
ャント配線１１２が１層目の金属配線、垂直信号線１１
３が２層目の金属配線となっており、これらの配線は工
程数が多く複雑な２層メタル配線プロセスを用いて形成
されているので、コストアップを免れなかった。

【００２５】本発明は、前記事情に鑑みてなされたもの
で、増幅部の１つの出力領域の寄生抵抗を低減しその抵
抗の画素ごとのばらつきを抑えることができ、しかも開
口率の高い固体撮像装置を提供することを１つの目的と
する。

【００２６】さらに、本発明は、カラー用として構成し
た場合に、開口率を低下させることなく斜め成分の入射
光による混色の発生を防止することができる固体撮像装
置を提供することを他の目的とする。

【００２７】

【課題を解決するための手段】前記課題を解決するた
め、本発明の第１の態様による固体撮像装置は、同一半
導体基板上に複数の画素を有し、各画素が、入射光に応
じた信号電荷を生成する光電変換部と、当該画素ごとに
設けられ又は他の画素と共有される増幅部であって、前
記信号電荷に応じた増幅出力を生じる増幅部と、を有
し、前記増幅部が全体として複数存在し、前記各画素に
おいて、前記光電変換部の受光領域における表面層、及
び、前記増幅部の１つの出力領域が、互いに同電位とな
るように形成された、固体撮像装置において、前記光電
変換部により光電変換されるべき光の波長に関して透明
である透明導電膜が、前記各画素の前記光電変換部の前
記表面層の表面と接触して前記各画素の前記光電変換部
の前記表面層を電気的に共通接続するように、積層され
たものである。

【００２８】なお、前記出力領域は、前記増幅部におけ
る増幅出力が得られる領域であり、具体的には、例え
ば、ドレイン領域、ソース領域、コレクタ領域、エミッ
タ領域などである。

【００２９】前記第１の態様による固体撮像装置によれ
ば、前記透明導電膜が、前記光電変換部の前記表面層を
介して、前記複数の増幅部の各々の前記１つの出力領域
を共通接続することになり、これらの出力領域のシャン
ト配線として作用する。このため、前記透明導電膜によ
って、前記増幅部の１つの出力領域の寄生抵抗が低減さ
れその抵抗の画素ごとのばらつきが抑えられる。そし
て、透明導電膜は、前記光電変換部により光電変換され
るべき光の波長に関して透明であるので、開口率を何ら
低下させることがなく、前述した従来の固体撮像装置に
比べて開口率を高くすることができる。

【００３０】本発明の第２の態様による固体撮像装置
は、前記第１の態様による固体撮像装置において、前記
各増幅部の前記出力領域が、前記半導体基板上で共通に
接続するように連続して形成されたものである。このよ
うに、記各増幅部の前記出力領域を前記半導体基板上で
共通に接続するように連続して形成しておけば、前記各
増幅部の前記出力領域の寄生抵抗が一層低下してその抵
抗の画素ごとのばらつきが一層抑えられるので、好まし
い。

【００３１】本発明の第３の態様による固体撮像装置
は、前記第１又は第２の態様による固体撮像装置におい
て、前記透明導電膜が、前記複数の画素が形成されてい
る領域の略全域に渡って形成されたものである。この場
合には、前記透明導電膜の面積が大きくなって前記透明
導電膜の抵抗が小さくなるので、前記各増幅部の前記出
力領域の寄生抵抗が一層低下してその抵抗の画素ごとの
ばらつきが一層抑えられるので、好ましい。

【００３２】本発明の第４の態様による固体撮像装置
は、前記第１乃至第３のいずれかの態様による固体撮像
装置において、前記透明導電膜が、前記各画素の前記光
電変換部の前記表面層の表面の略全域と接触するもので
ある。この場合には、前記透明導電膜と前記各画素の前
記光電変換部の前記表面層の表面との間の接触抵抗が小
さくなるので、前記各増幅部の前記出力領域の寄生抵抗
が一層低下してその抵抗の画素ごとのばらつきが一層抑
えられるので、好ましい。

【００３３】本発明の第５の態様による固体撮像装置
は、前記第１乃至第４のいずれかの態様による固体撮像
装置において、不要な入射光を遮光するように前記透明
導電膜の上に黒フィルタが形成され、前記各画素の前記
光電変換部の受光領域に所定の色の光が入射するように
前記黒フィルタの上にカラーフィルタが積層されたもの
である。この場合には、カラー用固体撮像装置を得るこ
とができる。

【００３４】本発明の第６の態様による固体撮像装置
は、前記第１乃至第４のいずれかの態様による固体撮像
装置において、前記透明導電膜と電気的に接続するとと
もに不要な入射光を遮光するように、前記透明導電膜上
に形成された導電性遮光膜を、更に備えたものである。
この場合には、前記導電性遮光膜が、不要な入射光を遮
光する遮光膜としての機能を果たすのみならず、前記透
明導電膜の抵抗を一層小さくする機能を果たすので、前
記各増幅部の前記出力領域の寄生抵抗が一層低下してそ
の抵抗の画素ごとのばらつきが一層抑えられるので、好
ましい。

【００３５】本発明の第７の態様による固体撮像装置
は、前記第６の態様による固体撮像装置において、前記
各画素の前記光電変換部の受光領域に所定の色の光が入
射するように、前記導電性遮光膜の上にカラーフィルタ
が積層されたものである。この場合には、カラー用固体
撮像装置を得ることができる。しかも、前記導電性遮光
膜が不要な入射光を遮光するので、前述した従来の固体
撮像装置における黒フィルタが不要となり、光電変換部
の表面とカラーフィルタとの間の間隔が前述した従来の
固体撮像装置に比べて短くなる。このため、開口率を低
下させることなく斜め成分の入射光による混色の発生を
防止することができる。

【００３６】前記第１乃至第７の態様による固体撮像装
置では、種々の画素構成を採用することができるもので
あるが、例えば、次の第８及び第９の態様のような画素
構成を採用することができる。

【００３７】本発明の第８の態様による固体撮像装置
は、前記第１乃至第７のいずれかの態様による固体撮像
装置において、前記各画素が、前記光電変換部で生成さ
れた信号電荷を前記増幅部の制御領域に転送する転送制
御部を更に備えたものである。

【００３８】本発明の第９の態様による固体撮像装置
は、前記第８の態様による固体撮像装置において、前記
各増幅部の前記制御領域へ転送された信号電荷を排出す
るとともに前記各増幅部の前記制御領域のバイアス電位
を制御する制御手段が、前記複数の増幅部に対してそれ
ぞれ設けられたものである。

【００３９】

【発明の実施の形態】まず、本発明の第１の実施の形態
による固体撮像装置について、図１及び図２を参照して
説明する。

【００４０】図１は本実施の形態による増幅型固体撮像
装置の１画素分の画素構造を模式的に示す概略平面図、
図２（ａ）は図１中のＡ−Ａ’線に沿った概略断面図、
図２（ｂ）は図１中のＢ−Ｂ’線に沿った概略断面図で
ある。図１では、黒フィルタ１１５及びカラーフィルタ
１７を省略している。これらの図面において、前記図８
乃至図１１中の構成要素と同一又は対応する構成要素に
は同一符号を付している。

【００４１】本実施の形態による固体撮像装置の回路構
成は、図１０に示す従来の増幅型固体撮像装置の回路構
成と同一であり、そのまま図１０を参照することができ
る。すなわち、本実施の形態による固体撮像装置におい
ても、図１０に示すように、単位画素２００は、入射光
に応じた信号電荷を生成する光電変換部としてのＢＰＤ
２０１と、画素２００ごとに設けられ前記信号電荷に応
じた増幅出力を生じる増幅部としてのＭＩＳＳＩＴ２０
２と、ＢＰＤ２０１で生成された信号電荷をＭＩＳ型静
電誘導トランジスタ２０２の制御領域に転送する転送制
御部としての後述する転送ゲート電極１１を有するｐチ
ャネルＭＯＳＦＥＴ（以下、「転送用ＭＯＳＦＥＴ」と
称す）２０３と、を備えている。また、本実施の形態に
よる固体撮像装置のこれ以外の回路構成についても、前
記従来の固体撮像装置と同一であり、ここではその重複
した説明は省略する。

【００４２】図１及び図２を参照して本実施の形態によ
る固体撮像装置の各単位画素２００の構造について説明
すると、これらの図において、１はＰ^-型半導体基板、
２は基板１と反対導電型のＮ^-型半導体層である。３は
ＭＩＳＳＩＴ２０２のソ−ス領域、４はＭＩＳＳＩＴ２
０２のソ−ス電極、５はＭＩＳＳＩＴ２０２のドレイン
領域、６はドレイン領域５よりは拡散深さの深い画素分
離領域を兼ねたＭＩＳＳＩＴ２０２のドレイン領域（Ｎ
⁺型拡散領域）、７はゲート絶縁膜、８はＭＩＳＳＩＴ
２０２のゲ−ト電極である。本実施の形態では、ドレイ
ン領域６は、全画素２００に対して、共通に接続される
ように連続して形成されているが、必ずしも連続して形
成しなくてもよい。本実施の形態では、ドレイン領域
５，６がＭＩＳＳＩＴ２０２の１つの出力領域、ソ−ス
領域３が他の出力領域となっている。９はＢＰＤ２０１
の受光領域における表面層であるＮ⁺型半導体領域、１
０はＢＰＤ２０１となるＰ型半導体領域、１１は光生成
された信号電荷をＰ型半導体領域１０からゲート電極８
下の領域（ＭＩＳＳＩＴ２０２の制御領域）に転送する
ための転送ゲート電極である。該転送ゲート電極１１
は、絶縁層を介しゲート電極８と互いに重なるように設
けられている。

【００４３】本実施の形態では、ソース電極４は、図
８、図９及び図１１中のソ−ス電極１０４と異なり、遮
光膜も兼用するように垂直信号線（図１０中の垂直信号
線１１３−１〜３に相当）としてパターニングされ、垂
直方向のＭＩＳＳＩＴ２０２のソース領域３を共通に接
続している。よって、本実施の形態では、２層目の金属
配線である図８、図９及び図１１中の垂直信号線１１３
は削除されている。このように、ソ−ス電極４を遮光膜
も兼用するように垂直信号線としてパターニングして従
来の固体撮像装置における垂直信号線１１３を削除する
ことができるのは、後述するように透明導電膜１２を設
けることによって図８、図９及び図１１中のドレインシ
ャント配線１１２を削除することができることによるも
のである。

【００４４】ゲート電極８は、水平方向に配列された画
素２００に対して、それぞれ連続して形成されて共通に
接続されており、これらの接続ラインが図１０中のゲー
トライン２０８−１〜３に相当している。同様に、転送
ゲート電極１１は、水平方向に配列された画素２００に
対して、それぞれ連続して形成されて共通に接続されて
おり、これらの接続ラインが図１０中のゲートライン２
１１−１〜３に相当している。

【００４５】また、信号増幅用トランジスタであるＭＩ
ＳＳＩＴ２０２のドレイン領域５，６及びＢＰＤ２０１
の受光領域における表面層であるＮ⁺型半導体領域９
は、同電位となるように互いに接して形成されている。
図８、図９及び図１１中のドレインシャント配線１１２
に代えて、ＢＰＤ２０１により光電変換されるべき光の
波長に関して透明である透明導電膜１２が、各画素２０
０のＢＰＤ２０１の表面層であるＮ⁺型半導体領域９の
表面と接触して各画素２００のＮ⁺型半導体領域９を電
気的に共通接続するように、積層されている。本実施の
形態では、各画素２００のＮ⁺型半導体領域９の表面の
略全域にコンタクトホール１３を開孔し、層間絶縁膜１
４を介して透明導電膜１２をＢＰＤ２０１の受光領域全
面に積層している。もっとも、透明導電膜１２は、必ず
しも各画素２００のＮ⁺型半導体領域９の表面の略全域
と接触しなくてもよい。また、本実施の形態では、透明
導電膜１２は、複数の画素２００が形成されている領域
の略全域に渡って形成されているが、必ずしもこの領域
の略全域に形成しなくてもよい。

【００４６】透明導電膜１２としては、例えば、金属酸
化物系のＳｎを添加した酸化インジウム、酸化スズ、Ａ
ｌを添加した酸化亜鉛などを用いることができ、これら
はＮ型半導体なのでＮ⁺型半導体領域９と容易にオーミ
ックコンタクトがとれる。その他のＮ型半導体透明導電
膜にはＣＴＯ系（ＣｄＳｎＯ₃、Ｃｄ₂ＳｎＯ₄）、Ｃｄ
Ｉｎ₂Ｏ₄、Ｉｎ₂ＴｅＯ₆、ＷＯ₃系、ＭｏＯ₃系等があ
り、これらも透明導電膜１２として使用することができ
る。

【００４７】本実施の形態による固体撮像装置はカラー
用として構成されており、不要な入射光を遮光するよう
に透明導電膜１２の上に平坦化層１６を介して黒フィル
タ１１５が形成され、各画素２００のＢＰＤ２０１の受
光領域に所定の色の光が入射するように黒フィルタ１１
５の上に平坦化層１６を介してカラーフィルタ１７が積
層されている。もっとも、黒フィルタ１１５及びカラー
フィルタ１７を取り除いて、白黒用としてもよい。な
お、図２中の１７−１，１７−２は、カラーフィルタ１
７における異なる色の光を透過させるフィルタ部分を示
す。

【００４８】本実施の形態によれば、透明導電膜１２
が、ＢＰＤ２０１の表面層であるＮ⁺型半導体領域９を
介して、各画素２００のＭＩＳＳＩＴ２０２の１つの出
力領域であるドレイン領域５，６を共通接続することに
なり、各画素２００のドレイン領域５，６のシャント配
線として作用する。このため、透明導電膜１２によっ
て、増幅部であるＭＩＳＳＩＴ２０２のドレイン領域
５，６の寄生抵抗が低減されその抵抗の画素２００ごと
のばらつきが抑制される。そして、透明導電膜１２は、
ＢＰＤ２０１により光電変換されるべき光の波長に関し
て透明であるので、開口率を何ら低下させることがな
く、前述した従来の固体撮像装置に比べて開口率を高く
することができる。

【００４９】また、本実施の形態によれば、ドレイン領
域６が全画素２００に対して共通に接続されるように連
続して形成されているので、各ＭＩＳＳＩＴ２０２のド
レイン領域５，６の寄生抵抗が一層低下してその抵抗の
画素２００ごとのばらつきが一層抑えられる。

【００５０】また、本実施の形態によれば、透明導電膜
１２が、複数の画素２００が形成されている領域の略全
域に渡って形成されているので、透明導電膜１２の面積
が大きくなって透明導電膜１２の抵抗が小さくなるの
で、各ＭＩＳＳＩＴのドレイン領域５，６の寄生抵抗が
一層低下してその抵抗の画素２００ごとのばらつきが一
層抑えられる。

【００５１】さらに、本実施の形態によれば、透明導電
膜１２が各画素２００のＮ⁺型半導体領域９の表面の略
全域と接触しているので、透明導電膜１２とＮ⁺型半導
体領域９との間の接触抵抗が小さくなり、各ＭＩＳＳＩ
Ｔのドレイン領域５，６の寄生抵抗が一層低下してその
抵抗の画素２００ごとのばらつきが一層抑えられる。

【００５２】さらにまた、本実施の形態によれば、前述
したように透明導電膜１２を設けることによって従来の
固体撮像装置における垂直信号線１１３を削除すること
ができるので、多層メタル配線プロセスが不要となり、
製造コストの低減を図ることができる。

【００５３】次に、本発明の第２の実施の形態による固
体撮像装置について、図３及び図４を参照して説明す
る。

【００５４】図３は本実施の形態による増幅型固体撮像
装置の２画素分の画素構造を模式的に示す概略平面図、
図４は図３中のＣ−Ｃ’線に沿った概略断面図である。
図３では、黒フィルタ１１５を省略している。これらの
図面において、前記図１及び図２中の構成要素と同一又
は対応する構成要素には同一符号を付し、その説明は省
略する。

【００５５】本実施の形態による固体撮像装置は、前記
第１の実施の形態による固体撮像装置と基本的に同一に
構成されているが、以下の点で異なる。

【００５６】すなわち、前記第１の実施の形態では、画
素２００ごとに増幅部としてのＭＩＳＳＩＴ２０２が設
けられていたのに対し、本実施の形態では、図３及び図
４に示すように、マトリクス配置の垂直方向に隣合う２
つの画素が１つのＭＩＳＳＩＴ２０２を共有し、ＭＩＳ
ＳＩＴ２０２が２画素に１個形成されている画素構造と
なっており、前記第１の実施の形態よりも更に開口率が
高くなっている。なお、既に説明した動作からわかるよ
うに垂直方向に隣合う画素から同時に光信号出力を取り
出す必要がないので、垂直方向に隣合う２つの画素が１
つのＭＩＳＳＩＴ２０２を共有しても動作上支障は生じ
ない。また、本実施の形態では、コンタクトホール１３
は、ＢＰＤ２０１のＮ⁺型半導体領域９上の他に、画素
分離領域上にもとられている。さらに、透明導電膜１２
と電気的に接続するとともに不要な入射光を遮光するよ
うに、導電性遮光膜１５が透明導電膜１２上にパターニ
ングされて形成されている。本実施の形態では、導電性
遮光膜１５は、２層目のメタル配線とされ、透明導電膜
１２とオーミックコンタクトがとられているが、その材
質は必ずしも金属に限定されるものではない。また、本
実施の形態では、導電性遮光膜１５により不要な入射光
が遮光されるので、混色防止用の黒フィルタ１１５は設
けられていないとともに、ソ−ス電極４は遮光膜を兼用
するようにはパターニングされていない。なお、図４中
の１７−１〜３は、カラーフィルタ１７における異なる
色の光を透過させるフィルタ部分を示す。

【００５７】本実施の形態によれば、前記第１の実施の
形態と同様の利点が得られる他、次の利点が得られる。
すなわち、本実施の形態によれば、導電性遮光膜１５
が、不要な入射光を遮光する遮光膜としての機能を果た
すのみならず、透明導電膜１２の抵抗を一層小さくする
機能を果たすので、ＭＯＳＳＩＴ２０２のドレイン領域
５，６の寄生抵抗が一層低下してその抵抗の画素ごと
（本実施の形態では、正確には、２画素ごと）のばらつ
きが一層抑えられる。また、本実施の形態によれば、導
電性遮光膜１５が不要な入射光を遮光するので、黒フィ
ルタ１１５が不要となり、平坦化層１６の膜厚を薄くす
ることことができる。このため、ＢＰＤ２０１のＮ⁺型
半導体領域９の表面とカラーフィルタ１７との間の距離
が、前記第１の態様や図１１に示した従来の場合に比べ
て短くなる。したがって、混色防止のために導電性遮光
膜１５の線幅を広くする必要がなく、その結果、開口率
を低下させることなく斜め成分の入射光による混色の発
生を防止することができる。

【００５８】なお、画素２００ごとに増幅部としてのＭ
ＩＳＳＩＴ２０２が設けられている前記第１の実施の形
態においても、導電性遮光膜１５を設けて黒フィルタ１
１５を取り除くなどすることによって、本実施の形態と
同様の構造を採用することができる。また、本実施の形
態においても、カラーフィルタ１７を設けずに白黒用と
してもよい。

【００５９】次に、本発明の第３の実施の形態による固
体撮像装置について、図５乃至図７を参照して説明す
る。

【００６０】図５は本実施の形態による増幅型固体撮像
装置の１画素分の画素構造を模式的に示す概略平面図、
図６（ａ）は図５中のＤ−Ｄ’線に沿った概略断面図、
図６（ｂ）は図５中のＥ−Ｅ’線に沿った概略断面図で
ある。図５では、カラーフィルタ３１７を省略してい
る。図７は、画素４００を３×３のマトリクス状に配列
した場合の、本実施の形態による増幅型固体撮像装置の
回路図である。

【００６１】本実施の形態による増幅型固体撮像装置で
は、図７に示すように、単位画素４００は、入射光に応
じた信号電荷を生成する光電変換部としての埋め込み型
フォトダイオード（以下、「ＢＰＤ」と称す）４０１
と、画素４００ごとに設けられ前記信号電荷に応じた増
幅出力を生じる増幅部としての接合型電界効果トランジ
スタ（以下「ＪＦＥＴ」と略す）４０２と、ＢＰＤ４０
１で生成された信号電荷をＪＦＥＴ４０２の制御領域
（ゲート領域３３０）に転送する転送制御部としての後
述する転送ゲート電極３１１を有するｐチャネルＭＯＳ
ＦＥＴ（以下、「転送用ＭＯＳＦＥＴ」と称す）４０３
と、ＪＦＥＴ４０２の前記制御領域へ転送された信号電
荷（光生成電荷）を排出するとともにＪＦＥＴ４０２の
前記制御領域のバイアス電位を制御する制御部としての
ｐチャネルＭＯＳＦＥＴ（以下、「制御用ＭＯＳＦＥ
Ｔ」と称す）４０４と、を備えている。

【００６２】図５及び図６を参照して各単位画素４００
の構造について説明すると、これらの図において、３０
１はＰ^-型半導体基板、３０２は基板３０１と反対導電
型のＮ^-型半導体層である。３０３はＪＦＥＴ４０２の
ソース領域、３０４はＪＦＥＴ４０２のソ−ス電極、３
０６は画素分離領域を兼ねたＪＦＥＴ４０２のドレイン
領域、３３０はＰ型半導体領域であるＪＦＥＴ４０２の
ゲート領域、３３３はＮ型半導体領域のＪＦＥＴ４０２
のチャネルである。本実施の形態では、ドレイン領域３
０６は、全画素４００に対して、共通に接続されるよう
に連続して形成されているが、必ずしも連続して形成し
なくてもよい。本実施の形態では、ドレイン領域３０６
がＪＦＥＴ４０２の１つの出力領域、ソ−ス領域３０３
が他の出力領域となっている。３０７はゲート絶縁膜、
３０９はＢＰＤ４０１の受光領域における表面層である
Ｎ⁺型半導体領域、３１０はＢＰＤ４０１となるＰ型半
導体領域、３１１は光生成された信号電荷をＰ型半導体
領域３１０からゲート領域３３０（ＪＦＥＴ４０２の制
御領域）に転送するための転送ゲート電極である。

【００６３】ソース電極３０４は垂直信号線（図７中の
垂直信号線５１３−１〜３に相当）としてパターニング
され垂直方向のＪＦＥＴ４０２のソース領域３０３を共
通に接続している。

【００６４】転送ゲート電極３１１は、水平方向に配列
された画素４００に対して、それぞれ連続して形成され
て共通に接続されており、これらの接続ラインが図７中
のゲートライン４１１−１〜３に相当している。

【００６５】また、信号増幅用トランジスタであるＪＦ
ＥＴ４０２のドレイン領域３０６及びＢＰＤ４０１の受
光領域における表面層であるＮ⁺型半導体領域３０９
は、同電位となるように互いに接して形成されている。
ＢＰＤ４０１により光電変換されるべき光の波長に関し
て透明である透明導電膜３１２が、各画素４００のＢＰ
Ｄ４０１の表面層であるＮ⁺型半導体領域３０９の表面
と接触して各画素４００のＮ⁺型半導体領域３０９を電
気的に共通接続するように、積層されている。透明導電
膜３１２も、前述した透明導電膜１２と同様にＮ型半導
体を用いることができる。本実施の形態では、各画素４
００のＮ⁺型半導体領域３０９の表面の略全域にコンタ
クトホール３１３を開孔し、層間絶縁膜３１４を介して
透明導電膜３１２をＢＰＤ４０１の受光領域全面に積層
している。もっとも、透明導電膜３１２は、必ずしも各
画素４００のＮ⁺型半導体領域９の表面の略全域と接触
しなくてもよい。また、本実施の形態では、透明導電膜
３１２は、複数の画素４００が形成されている領域の略
全域に渡って形成されているが、必ずしもこの領域の略
全域に形成しなくてもよい。

【００６６】また、図５及び図６において、３３１はゲ
ート電極、３３２はＰ型領域であり、これらはＪＦＥＴ
４０２のゲート領域３３０とともに前記制御用ＭＯＳＦ
ＥＴ（ｐチャネルＭＯＳＦＥＴ）４０４を構成してい
る。ゲート電極３３１は、水平方向に配列された画素４
００に対して、それぞれ連続して形成されて共通に接続
されており、これらの接続ラインが図７中のゲートライ
ン４１２−１〜３に相当している。Ｐ型領域３３２は、
１層目メタル配線３５０及び２層目メタル配線３３４に
より、水平方向に配列された画素４００に対してそれぞ
れ共通に接続されており、これらのメタル配線３５０，
３３４が図７中のゲートライン４１３−１〜３に相当し
ている。

【００６７】また、透明導電膜３１２と電気的に接続す
るとともに不要な入射光を遮光するように、導電性遮光
膜３１９が透明導電膜３１２上にパターニングされて形
成されている。本実施の形態では、導電性遮光膜３１９
は、３層目のメタル配線とされ、透明導電膜３１２とオ
ーミックコンタクトがとられているが、その材質は必ず
しも金属に限定されるものではない。本実施の形態によ
る固体撮像装置はカラー用として構成されており、各画
素４００のＢＰＤ４０１の受光領域に所定の色の光が入
射するように導電性遮光膜３１９の上に平坦化層３１６
を介してカラーフィルタ３１７が積層されている。もっ
とも、カラーフィルタ３１７を取り除いて、白黒用とし
てもよい。また、導電性遮光膜３１９を形成せずに、前
記第１の実施の形態と同様に黒フィルタを形成してもよ
い。なお、図６中の３１７−１，３１７−２は、カラー
フィルタ３１７における異なる色の光を透過させるフィ
ルタ部分を示す。

【００６８】再び図７を参照すると、画素部以外の構成
は図１０に示す構成と実質的に同じになっている。すな
わち、各画素４００のＪＦＥＴ４０２のソ−ス領域３０
３は、前述したように、マトリクス配置の垂直方向の各
列ごとに垂直信号線５１３−１〜３に共通に接続されて
いる。また、ＪＦＥＴ４０２のドレイン領域３０６及び
ＢＰＤ４０１のカソードは、前述した構造により全画素
共通に接続され、さらに電源電圧４０５に接続されてい
る。前述した構造により、回路構成上は、各画素４００
のＢＰＤ４０１のアノード側は転送用ＭＯＳＦＥＴ４０
３のソ−ス領域又はドレイン領域に接続され、ＪＦＥＴ
４０２のゲート領域３３０は転送用ＭＯＳＦＥＴ４０３
のドレイン領域又はソ−ス領域と制御用ＭＯＳＦＥＴ４
０４とに接続されていることになる。各画素４００の転
送ゲート電極３１１は、前述したようにマトリクス配置
の水平方向の各行ごとにゲートライン４１１−１〜３に
共通に接続され、垂直走査回路２０から送出される所定
の駆動パルスがこれらのゲートラインに印加されると、
該転送用ＭＯＳＦＥＴ４０３が各行ごとに順次動作する
ようになっている。各画素２００の制御用ＭＯＳＦＥＴ
４０４のゲート電極３３１は、前述したようにマトリク
ス配置の水平方向の各行ごとにゲートライン４１２−１
〜３に共通に接続され、垂直走査回路２０から送出され
る所定の駆動パルスがこれらのゲートラインに印加され
ると、該制御用ＭＯＳＦＥＴ４０４が各行ごとに順次動
作するようになっている。各画素２００の制御用ＭＯＳ
ＦＥＴ４０４のＰ型領域３３２は、前述したようにマト
リクス配置の水平方向の各行ごとにゲートライン４１３
−１〜３に共通に接続され、垂直走査回路２０から送出
される所定の駆動パルスがこれらのゲートラインに印加
される。この駆動パルスは、転送用ＭＯＳＦＥＴ４０３
を介してＪＦＥＴ４０２のゲート電位を制御するための
ものである。

【００６９】前記垂直信号線５１３−１〜３は、一方に
おいて、各列ごとに、光信号出力転送用ＭＯＳＦＥＴ３
２３−１〜３を介して、光信号出力蓄積用コンデンサ３
２２−１〜３の一方の電極に接続されるとともに、水平
読み出し選択用ＭＯＳＦＥＴ３２５−１〜３を各々経
て、出力部３２７に接続された光信号出力ライン４０６
に接続されている。

【００７０】また、光信号出力ライン４０６には、送出
される映像信号をリセットするための水平読み出しリセ
ット用ＭＯＳＦＥＴ３２６のドレインが接続されてい
る。水平読み出しリセット用ＭＯＳＦＥＴ３２６のソー
スは、光信号出力蓄積用コンデンサ３２２−１〜３の他
方の電極と接続しつつ、接地されている。そして、この
水平読み出しリセット用ＭＯＳＦＥＴ３２６のゲート電
極に所定の駆動パルスが印加されると、水平読み出しリ
セット用ＭＯＳＦＥＴ３２６が動作するようになってい
る。

【００７１】前記水平読み出し選択用ＭＯＳＦＥＴ３２
５−１〜３の各々のゲート電極は、水平走査回路３２４
にそれぞれ接続され、該水平走査回路３２４からそれぞ
れ送出される水平駆動パルスによって水平読み出しが制
御され、光信号出力蓄積用コンデンサ３２２−１〜３に
一旦蓄積された光信号出力を光信号出力ライン４０６に
供給する。

【００７２】前記光信号出力転送用ＭＯＳＦＥＴ３２３
−１〜３の各ゲート電極はゲートライン４０７に共通接
続され、これに所定の駆動パルスが印加されると、光信
号出力転送用ＭＯＳＦＥＴ３２３−１〜３が導通して光
信号出力をそれぞれ光信号出力蓄積用コンデンサ３２２
−１〜３に蓄積させる。

【００７３】前記垂直信号線５１３−１〜３は、他方に
おいて、各列ごとに垂直信号線リセット用ＭＯＳＦＥＴ
３２１−１〜３のドレインに接続されており、垂直信号
線リセット用ＭＯＳＦＥＴ３２１−１〜３のソースは接
地されている。垂直信号線リセット用ＭＯＳＦＥＴ３２
１−１〜３のゲート電極は共通接続され、これに所定の
駆動パルスが印加されると、垂直信号線リセット用ＭＯ
ＳＦＥＴ３２１−１〜３が導通状態となり垂直信号線５
１３−１〜３がリセットされる。

【００７４】次に、本実施の形態による増幅型固体撮像
装置の動作について、説明する。

【００７５】光生成電荷蓄積時には、垂直走査回路３２
０から転送ゲート電極３１１に転送用ＭＯＳＦＥＴ４０
３がオフする電圧が印加されており、ＢＰＤ４０１とＪ
ＦＥＴ４０２のゲート領域３３０とが分離されている。
光生成した正孔はＢＰＤ４０１のＰ型半導体領域３１０
に蓄積され、過剰の正孔はＰ型半導体領域３１０より基
板１にオーバーフローする。制御用ＭＯＳＦＥＴ４０４
のゲート電極３３１には制御用ＭＯＳＦＥＴ４０４がオ
ンする電圧が垂直走査回路３２０から印加され、制御用
ＭＯＳＦＥＴ４０４のＰ型領域３３２にはメタル配線３
３４，３５０を介してＪＦＥＴ４０２がオフするバイア
ス電圧が垂直走査回路２０から印加され、ＪＦＥＴ４０
２は遮断状態にある。また、この時は、垂直信号線リセ
ット用ＭＯＳＦＥＴ３２１−１〜３及び光信号出力転送
用ＭＯＳＦＥＴ３２３−１〜３はオンしており、垂直信
号線５１３−１〜３及び光信号出力蓄積用コンデンサ３
２２−１〜３は接地されている。

【００７６】信号読み出し時には、まず選択された行の
制御用ＭＯＳＦＥＴ４０４のＰ型領域３３２にＪＦＥＴ
４０２がオンするバイアス電圧が印加されてＪＦＥＴ４
０２がオン状態になった後に、制御用ＭＯＳＦＥＴ４０
４のゲート電極３３１に制御用ＭＯＳＦＥＴ４０４がオ
フする電圧が印加されてＪＦＥＴ４０２のゲート領域３
３０がフローティングになる。次に、垂直走査回路３２
０から転送ゲート電極３１１に転送用ＭＯＳＦＥＴ４０
３がオンする電圧が印加されて、ＢＰＤ４０１のＰ型半
導体領域３１０からＪＦＥＴ４０２のゲ−ト領域３３０
に正孔が完全に転送される。その後、転送ゲート電極３
１１に転送用ＭＯＳＦＥＴ４０３がオフする電圧を印加
して転送用ＭＯＳＦＥＴ４０３をオフし、ＢＰＤ４０１
とＪＦＥＴ４０２とを分離する。Ｐ型半導体領域３１０
は空乏化しリセットされ次の光生成電荷蓄積状態に入
る。更に垂直信号線リセット用ＭＯＳＦＥＴ３２１−１
〜３をオフすると、光信号出力蓄積用コンデンサ３２２
−１〜３にはＪＦＥＴ４０２のゲ−ト領域３３０に転送
された信号電荷である正孔数に応じて増幅された電荷量
が蓄積される。そこで、光信号出力転送用ＭＯＳＦＥＴ
３２３−１〜３をオフし、水平走査回路３２４で水平読
み出し選択用ＭＯＳＦＥＴ３２５−１〜３を水平読み出
しリセット用ＭＯＳＦＥＴ３２６と同期させて順次オン
オフしていくと、選択された行の増幅された映像信号が
出力部３２７から得られる。信号読み出し後、転送ゲー
ト電極３１１に転送用ＭＯＳＦＥＴ４０３がオンする電
圧が印加され、制御用ＭＯＳＦＥＴ４０４のＰ型領域３
３２にＪＦＥＴ４０２がオフするバイアス電圧が印加さ
れると、ＪＦＥＴ４０２のゲート領域３３０に転送され
た信号電荷が排出されるとともにＪＦＥＴ４０２は遮断
状態になる。また、垂直信号線リセット用ＭＯＳＦＥＴ
２１−１〜３及び光信号出力転送用ＭＯＳＦＥＴ２３−
１〜３をオンし、垂直信号線１１３−１〜３及び光信号
出力蓄積用コンデンサ２２−１〜３をリセットする。そ
の後、同様の動作で次の行の読み出しを順次行う。

【００７７】本実施の形態によっても、前記第１及び第
２の実施の形態と同様の利点が得られる。

【００７８】なお、前記第３の実施の形態による固体撮
像装置を、前記第２の実施の形態と同様に、マトリクス
配置の垂直方向に隣合う２つの画素が１つのＪＦＥＴ４
０２を共有し、ＪＦＥＴ４０２が２画素に１個形成され
る画素構造を持つように、変形することができる。この
場合、制御用ＭＯＳＦＥＴ４０４は、ＪＦＥＴ４０２に
対して１対１に設ければよい。

【００７９】以上本発明の各実施の形態について説明し
たが、本発明はこれらの実施の形態に限定されるもので
はない。

【００８０】例えば、前記第１乃至第３実施の形態では
ドレイン領域５，６又は３０６をシャントする透明導電
膜１２又は３１２としてＮ型半導体を使用しているが、
ＢＰＤ２０１，４０１と信号増幅用トランジスタ２０
２，４０２が反対の導電型で形成されている画素構造で
は、透明導電膜１２又は３１２として例えばＮｉＯ系あ
るいはＩｒＯ系などのＰ型半導体酸化物を使用すれば同
様の効果が得られることは明らかである。

【００８１】また、前記各実施の形態では、画素構造と
して、ＢＰＤ２０１又は４０１とＭＩＳＳＩＴ２０２あ
るいはＪＦＥＴ４０２との複合構成を採用した例を示し
たが、本発明は、これに限定されることなく、増幅型固
体撮像装置の画素として機能する素子構成、例えば、Ｂ
ＰＤとバイポーラトランジスタから成る画素構造におけ
る、全画素共通に接続される１つの出力領域の寄生抵抗
低減に対しても適用することができる。

【００８２】

【発明の効果】以上説明したように、本発明によれば、
増幅部の１つの出力領域の寄生抵抗を低減しその抵抗の
画素ごとのばらつきを抑えることができ、しかも開口率
の高い固体撮像装置を提供することができる。

【００８３】また、カラー用として構成した場合に、開
口率を低下させることなく斜め成分の入射光による混色
の発生を防止することができる固体撮像装置を提供する
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による増幅型固体撮
像装置の１画素分の画素構造を模式的に示す概略平面図
である。

【図２】図１に示す画素構造の概略断面図であり、図２
（ａ）は図１中のＡ−Ａ’線に沿った概略断面図、図２
（ｂ）は図１中のＢ−Ｂ’線に沿った概略断面図であ
る。

【図３】本発明の第２の実施の形態による固体撮像装置
の２画素分の画素構造を模式的に示す概略平面図であ
る。

【図４】図４は図３中のＣ−Ｃ’線に沿った概略断面図
である。

【図５】本発明の第３の実施の形態による増幅型固体撮
像装置の１画素分の画素構造を模式的に示す概略平面図
である。

【図６】図５に示す画素構造の概略断面図であり、図６
（ａ）は図５中のＤ−Ｄ’線に沿った概略断面図、図６
（ｂ）は図５中のＥ−Ｅ’線に沿った概略断面図であ
る。

【図７】画素を３×３のマトリクス状に配列した場合
の、本発明の第３の実施の形態による増幅型固体撮像装
置の回路図である。

【図８】従来の増幅型固体撮像装置の１画素分の画素構
造を模式的に示す概略平面図である。

【図９】図８に示す画素構造の概略断面図であり、図９
（ａ）は図８中のＦ−Ｆ’線に沿った概略断面図、図９
（ｂ）は図８中のＧ−Ｇ’線に沿った概略断面図であ
る。

【図１０】画素を３×３のマトリクス状に配列した場合
の、前記従来の増幅型固体撮像装置の回路図である。

【図１１】他の従来の増幅型固体撮像装置の１画素分の
画素構造を示す概略断面図である。

【符号の説明】

１，３０１基板２，３０２半導体層３，３０３ソ−ス領域４，３０４ソ−ス電極５ドレイン領域６，３０６画素分離領域を兼ねたドレイン領域７，３０７ゲート絶縁膜８，３３１ゲ−ト電極９，３０９埋め込みフォトダイオード表面半導体層１０，３１０半導体領域１１，３１１転送ゲート電極１２，３１２透明導電膜１３，３１３コンタクトホール１４，３１４層間絶縁膜１５，３１９導電性遮光膜１６，３１６平坦化層１７，３１７カラーフィルタ１１５黒フィルタ２００，４００画素２０１，４０１埋め込み型フォトダイオード２０２ＭＩＳＳＩＴ２０３，４０３転送用ＭＯＳＦＥＴ３３０ゲート領域３３２Ｐ型領域４０２ＪＦＥＴ４０４制御用ＭＯＳＦＥＴ

Claims

【特許請求の範囲】

【請求項１】同一半導体基板上に複数の画素を有し、各画素が、入射光に応じた信号電荷を生成する光電変換
部と、当該画素ごとに設けられ又は他の画素と共有され
る増幅部であって、前記信号電荷に応じた増幅出力を生
じる増幅部と、を有し、前記増幅部が全体として複数存在し、前記各画素において、前記光電変換部の受光領域におけ
る表面層、及び、前記増幅部の１つの出力領域が、互い
に同電位となるように形成された、固体撮像装置において、前記光電変換部により光電変換されるべき光の波長に関
して透明である透明導電膜が、前記各画素の前記光電変
換部の前記表面層の表面と接触して前記各画素の前記光
電変換部の前記表面層を電気的に共通接続するように、
積層された、ことを特徴とする固体撮像装置。
【請求項２】前記各増幅部の前記出力領域が、前記半
導体基板上で共通に接続するように連続して形成された
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】前記透明導電膜が、前記複数の画素が形
成されている領域の略全域に渡って形成されたことを特
徴とする請求項１又は２記載の固体撮像装置。
【請求項４】前記透明導電膜が、前記各画素の前記光
電変換部の前記表面層の表面の略全域と接触することを
特徴とする請求項１乃至３のいずれかに記載の固体撮像
装置。
【請求項５】不要な入射光を遮光するように、前記透
明導電膜の上に黒フィルタが形成され、前記各画素の前記光電変換部の受光領域に所定の色の光
が入射するように、前記黒フィルタの上にカラーフィル
タが積層されたことを特徴とする請求項１乃至４のいず
れかに記載の固体撮像装置。
【請求項６】前記透明導電膜と電気的に接続するとと
もに不要な入射光を遮光するように、前記透明導電膜上
に形成された導電性遮光膜を、更に備えたことを特徴と
する請求項１乃至４のいずれかに記載の固体撮像装置。
【請求項７】前記各画素の前記光電変換部の受光領域
に所定の色の光が入射するように、前記導電性遮光膜の
上にカラーフィルタが積層されたことを特徴とする請求
項６記載の固体撮像装置。
【請求項８】前記各画素が、前記光電変換部で生成さ
れた信号電荷を前記増幅部の制御領域に転送する転送制
御部を更に備えたことを特徴とする請求項１乃至７のい
ずれかに記載の固体撮像装置。
【請求項９】前記各増幅部の前記制御領域へ転送され
た信号電荷を排出するとともに前記各増幅部の前記制御
領域のバイアス電位を制御する制御手段が、前記複数の
増幅部に対してそれぞれ設けられたことを特徴とする請
求項８記載の固体撮像装置。