JP6391302B2 - 撮像装置、および、撮像システム - Google Patents

撮像装置、および、撮像システム Download PDF

Info

Publication number
JP6391302B2
JP6391302B2 JP2014107478A JP2014107478A JP6391302B2 JP 6391302 B2 JP6391302 B2 JP 6391302B2 JP 2014107478 A JP2014107478 A JP 2014107478A JP 2014107478 A JP2014107478 A JP 2014107478A JP 6391302 B2 JP6391302 B2 JP 6391302B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
conversion unit
transfer transistor
semiconductor region
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014107478A
Other languages
English (en)
Other versions
JP2015222930A5 (ja
JP2015222930A (ja
Inventor
洋一郎 飯田
洋一郎 飯田
一 池田
一 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014107478A priority Critical patent/JP6391302B2/ja
Priority to US14/717,867 priority patent/US9807329B2/en
Publication of JP2015222930A publication Critical patent/JP2015222930A/ja
Publication of JP2015222930A5 publication Critical patent/JP2015222930A5/ja
Application granted granted Critical
Publication of JP6391302B2 publication Critical patent/JP6391302B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/626—Reduction of noise due to residual charges remaining after image readout, e.g. to remove ghost images or afterimages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding

Description

本発明は撮像装置、および、撮像システムに関する。
焦点検出と撮像の両方を行えるように構成された撮像装置が提案されている。特許文献１によれば、撮像装置の１つの画素は、第１の光電変換部と第２の光電変換部とを含んでいる。それぞれ光電変換部はレンズの瞳とほぼ共役となるように配置される。焦点検出時には複数の画素の第１の光電変換部および第２の光電変換部の各々から独立して信号が読みだされ、レンズの瞳の互いに異なる位置を透過した光束による２つの像が生成される。また、２つの光電変換部の信号を加算することにより被写体の像を得ること（撮像）ができる。
また、特許文献１には、第１の光電変換部と第２の光電変換部とに対して１つの共通アンプを持つ構成の撮像装置が開示されている。このような撮像装置において、第１の光電変換部の電荷に対応する信号と、第１および第２の光電変換部の各電荷の加算信号に対応する信号とを出力することが開示されている。
特開２０１３−１０６１９４号公報
撮像装置において、画素が取り扱える電荷の最大量、つまり、画素の飽和電荷量を増加させることが求められている。本発明者らは、特許文献１に記載の撮像装置において画素の飽和電荷量を増加させる場合に、電荷の転送残りが生じる可能性があるという課題を見出した。特に、焦点検出のために一方の光電変換部の電荷のみを転送する場合に、電荷の転送残りが生じやすい。したがって、低照度時の焦点検出の精度が低下するという課題がある。
このような課題に鑑み、本発明は、撮像装置において画素の飽和電荷量の向上と、焦点検出の精度の向上との両立を可能とすることを目的とする。
本発明の１つの側面に係る実施例の撮像装置は、第１の光電変換部、第２の光電変換部、電荷保持部、前記第１の光電変換部の信号電荷を前記電荷保持部へ転送する第１の転送トランジスタ、および、前記第２の光電変換部の信号電荷を前記電荷保持部へ転送する第２の転送トランジスタ、を少なくとも含む画素を有する。前記第１の光電変換部は、信号電荷を蓄積する第１の半導体領域を含む。前記第２の光電変換部は、信号電荷を蓄積する第２の半導体領域を含む。前記第１の半導体領域の不純物濃度は、前記第２の半導体領域の不純物濃度よりも低い。撮像装置は、前記第１の転送トランジスタ、および、前記第２の転送トランジスタの両方がオフの状態から、前記第２の転送トランジスタをオフの状態にしたまま、前記第１の転送トランジスタをオンの状態にする第１の制御動作と、前記第１の制御動作の後に、前記第１の転送トランジスタ、および、前記第２の転送トランジスタの両方をオンの状態にする第２の制御動作と、を行う。
本発明の別の側面に係る実施例の撮像装置は、第１の光電変換部、第２の光電変換部、電荷保持部、前記第１の光電変換部の信号電荷を前記電荷保持部へ転送する第１の転送トランジスタ、および、前記第２の光電変換部の信号電荷を前記電荷保持部へ転送する第２の転送トランジスタ、を少なくとも含む画素を有する。信号電荷にとって、前記第１の光電変換部のポテンシャルは、前記第２の光電変換部のポテンシャルよりも高い。撮像装置は、前記第１の転送トランジスタ、および、前記第２の転送トランジスタの両方がオフの状態から、前記第２の転送トランジスタをオフの状態にしたまま、前記第１の転送トランジスタをオンの状態にする第１の制御動作と、前記第１の制御動作の後に、前記第１の転送トランジスタ、および、前記第２の転送トランジスタの両方をオンの状態にする第２の制御動作と、を行う。
本発明のさらに別の側面に係る実施例の撮像装置は、第１の光電変換部、第２の光電変換部、電荷保持部、前記第１の光電変換部の信号電荷を前記電荷保持部へ転送する第１の転送トランジスタ、および、前記第１の転送トランジスタとは独立して制御され、前記第２の光電変換部の信号電荷を前記電荷保持部へ転送する第２の転送トランジスタ、を少なくとも含む画素と、前記画素に対応して配されたレンズと、を有する。前記第１の光電変換部は、信号電荷を蓄積する第１の半導体領域を含む。前記第２の光電変換部は、信号電荷を蓄積する第２の半導体領域を含む。前記第１の半導体領域の不純物濃度は、前記第２の半導体領域の不純物濃度よりも低い。
本発明によれば、画素の飽和電荷量の向上と、焦点検出の精度の向上とを両立することができる。
撮像装置の等価回路を示す図。 撮像装置の等価回路を示す図。 撮像装置の平面構造を模式的に示す図。 撮像装置の駆動タイミングを示す図。 撮像装置の駆動タイミングを示す図。 撮像装置のポテンシャルを模式的に示す図。 撮像装置の断面構造を模式的に示す図。 撮像装置の断面構造を模式的に示す図。 撮像装置の断面構造を模式的に示す図。 撮像システムの実施例のブロック図。
本発明に係る１つの実施形態は、撮像装置である。撮像装置に含まれる画素は、第１の光電変換部、第２の光電変換部、第１の転送トランジスタ、第２の転送トランジスタ、および、電荷保持部を含む。ここでは、電荷保持部が、増幅部の入力ノードに電気的に接続されたフローティングディフュージョン部（以下、ＦＤ部）を含む場合を例として説明する。第１の転送トランジスタは、第１の光電変換部の信号電荷をＦＤ部へ転送する。第２の転送トランジスタは、第２の光電変換部の信号電荷をＦＤ部へ転送する。なお、図３において、第１の光電変換部１０１Ａ、第２の光電変換部１０２Ａ、第１の転送トランジスタ１０３Ａのゲート電極、第２の転送トランジスタ１０４Ａのゲート電極が例示されている。また、図３において、ＦＤ部を構成する、フローティングディフュージョン領域（以下、ＦＤ領域）１０７Ａ、１０８Ａ、および、それらを相互に電気的に接続する導電部材１０９Ａが、例示されている。
いくつかの実施形態においては、第１の光電変換部が信号電荷を蓄積する第１の半導体領域を含み、第２の光電変換部が信号電荷を蓄積する第２の半導体領域を含む。そして、第１の半導体領域の不純物濃度が、第２の半導体領域の不純物濃度よりも低い。
別の観点では、信号電荷にとって、第１の光電変換部のポテンシャルが、第２の光電変換部のポテンシャルよりも高い。電子が信号電荷である場合、信号電荷にとってのポテンシャルが高いとは、電圧が低いことと等価である。ホールが信号電荷である場合、信号電荷にとってのポテンシャルが高いとは、電圧が高いことと等価である。また、特に断りがない場合、光電変換部におけるポテンシャルとは、当該光電変換部に含まれる信号電荷を蓄積する半導体領域の全体が空乏化したときの、当該半導体領域のポテンシャルである。また、転送トランジスタのゲートに、転送トランジスタをオンの状態にするための電圧が印加された状態でのポテンシャルである。
このような構成において、まず、第１の光電変換部の電荷をＦＤ部に転送する。その後、第１および第２の光電変換部にそれぞれ対応する２つの転送トランジスタの両方をオンの状態にする。なお、２つの転送トランジスタの両方をオンの状態にするとは、２つの転送トランジスタの両方がオンになっている期間が存在することを意味する。２つの転送トランジスタがオフからオンに遷移するタイミングは、必ずしも同時でなくてよい。また、２つの転送トランジスタがオンからオフに遷移するタイミングは、必ずしも同時でなくてよい。同様に、２つのトランジスタの両方をオフの状態にするとは、２つの転送トランジスタの両方がオフの状態になっている期間が存在することを意味する。
具体的に、いくつかの実施形態の撮像装置は、転送トランジスタをオンまたはオフに制御する制御部を有している。制御部は、第１、および、第２の転送トランジスタの両方がオフの状態から、第２の転送トランジスタをオフにしたまま、第１の転送トランジスタをオンの状態にする第１の制御動作を行う。これにより、第１の光電変換部の信号電荷をＦＤ部へ転送する。その後、制御部は、第１、および、前記第２の転送トランジスタの両方をオンの状態にする第２の制御動作を行う。
制御部は、例えば、シフトレジスタやデコーダなどの回路で構成される。この場合、制御動作とは、各転送トランジスタをオンまたはオフにするような駆動パルスを出力することである。このほかにも、制御部には、転送トランジスタを制御し得る種々の回路が用いられる。
第２の制御動作は、第１の制御動作によって転送された信号電荷の少なくとも一部がＦＤ部に保持されている状態で行われてもよい。このような制御により、２つの光電変換部のうちの一方の電荷に基づく第１の信号を読み出し、その後、２つの光電変換部の電荷の総和に基づく加算信号を読み出すことができる。また、先に読み出された第１の信号と、加算信号との差分処理を行うことで、他方の光電変換部の電荷に基づく第２の信号を得ることができる。
なお、いくつかの実施形態では、第１の制御動作と第２の制御動作との間に、ＦＤ部の電圧がリセットされる。このような制御により、一方の光電変換部の電荷に基づく第１の信号と、他方の光電変換部の電荷に基づく第２の信号を、それぞれ単独で読み出すことができる。
以上の説明した実施形態の効果について説明する。第１の光電変換部のポテンシャルが、第２の光電変換部のポテンシャルよりも高い。あるいは、第１の光電変換部に含まれる第１の半導体領域の不純物濃度が、第２の光電変換部に含まれる第２の半導体領域の不純物濃度より低い。このような構成によれば、第１の光電変換部の電荷を転送する第１の制御動作において、電荷の転送残りを少なくする、あるいは、ゼロにすることができる。
第２の光電変換部は空乏化した時のポテンシャルが低い。あるいは、第２の光電変換部に含まれる第２の半導体領域の不純物濃度は高い。そのため、第２の光電変換部の飽和電荷量を大きくすることができる。また、第２の光電変換部からの電荷の転送は、２つの転送トランジスタの両方をオンの状態にする第２の制御動作によって行われる。そのため、第２の光電変換部のポテンシャルが低くても、電荷の転送残りを少なくする、あるいは、ゼロにすることができる。
このように、いくつかの実施形態では、画素の飽和電荷量の向上と、焦点検出の精度の向上とを両立させることができる。
以下では、本発明の実施例について図面を用いて詳細に説明する。本発明は以下に説明される実施例のみに限定されない。本発明の趣旨を超えない範囲で以下に説明される実施例の一部の構成が変更された変形例も、本発明の実施例である。また、以下のいずれかの実施例の一部の構成を、他の実施例に追加した例、あるいは他の実施例の一部の構成と置換した例も本発明の実施例である。
図１は本実施例の撮像装置の等価回路図である。画素１００は、複数の光電変換部を有する。図１では、画素１００が第１の光電変換部１０１Ａおよび第２の光電変換部１０２Ａを有する。光電変換部としてはフォトダイオードを用いることができる。
転送トランジスタ１０３Ａ、１０４Ａは、複数の光電変換部に対応して設けられ、対応する光電変換部の電荷をＦＤ部１１０に転送する。ＦＤ部１１０は、増幅部の入力ノードである。本実施例では、電荷保持部はＦＤ部１１０を含んで構成される。増幅部２０１はＦＤ部１１０に転送された電荷に基づく信号を出力線２０７へ出力する。増幅部２０１にはＭＯＳトランジスタを用いることができる。リセットトランジスタ２０２は増幅部の入力ノードにリセット電圧を供給する。選択トランジスタ２０３は増幅部２０１と出力線２０７との間の電気的導通を制御する。出力線２０７には電流源２０８が電気的に接続される。電流源２０８は増幅部２０１にバイアス電流を供給し、増幅部２０１と電流源２０８とでソースフォロアを構成する。
第１の転送トランジスタ１０３Ａ、第２の転送トランジスタ１０４Ａ、リセットトランジスタ２０２、選択トランジスタ２０３のゲートには、それぞれ駆動線２１１Ａ、駆動線２１２Ａ、駆動線２０９、駆動線２１０が接続される。それぞれのゲートには垂直走査回路１１２からの駆動パルスが、行ごとに順次もしくはランダムに供給される。本実施例において、垂直走査回路１１２が制御部である。
列回路１１３は出力線２０７からの信号を受ける。列回路１１３は出力線２０７に直接もしくはスイッチを介して接続される。列回路１１３で処理された信号は水平走査回路１１４により順次出力アンプ１１５に出力され外部へ出力される。
列回路１１３の主たる動作は、出力線２０７の信号を入力容量１１６の容量値及びフィードバック容量１１７の容量値とで決まるゲインで反転増幅することである。また、列回路１１３は、仮想接地動作も可能であり、入力容量１１６を用いたクランプ動作によりＣＤＳ（相関２重サンプリング）動作を行なうことが可能である。
次に、列回路１１３の具体的な回路の一例を説明する。入力容量１１６の第１ノードが出力線２０７に電気的に接続され、入力容量１１６の第２ノードが演算増幅器１１９の反転入力ノードに電気的に接続される。フィードバック容量１１７の第１ノードは、演算増幅器１１９の反転入力ノード及び入力容量１１６の第２ノードに電気的に接続される。フィードバック容量１１７の第２ノードは演算増幅器１１９の出力ノードに電気的に接続される。スイッチ１１８は演算増幅器１１９の反転入力ノードと出力ノードとの間のフィードバック経路に、両者の電気的接続を制御するために設けられる。フィードバック容量１１７とスイッチ１１８とは並列に設けられる。
電源１２０は基準電圧Ｖｒｅｆを演算増幅器１１９の非反転入力ノードに供給する。保持容量１２１〜１２４は演算増幅器１１９からの出力を保持する容量である。スイッチ１２５〜１２８は、それぞれ、保持容量１２１〜１２４と演算増幅器１１９との間の電気経路に設けられ、演算増幅器１１９の出力ノードと、保持容量１２１〜１２４との電気的導通を制御する。スイッチ１２９〜１３２は水平走査回路１１４からの信号を受けて、保持容量１２１〜１２４で保持された信号を水平出力線１３９、１４０へ出力させる。出力アンプ１１５は水平出力線１３９、１４０に出力された信号の差分を外部へ出力する。
駆動パルスＰＣ０Ｒはスイッチ１１８へ供給される。駆動パルスＰＴＮはスイッチ１２６、１２８へ供給される。駆動パルスＰＴＳＡはスイッチ１２５へ供給される。駆動パルスＰＴＳ（Ａ＋Ｂ）はスイッチ１２７へ供給される。
図１では、複数の画素１００のそれぞれに増幅部２０１が含まれる。図２に示すように、複数の画素１００Ａ、１００Ｂが１つの増幅部２０１を共有する構成でもよい。図２において、図１と同様の機能を有する部分には同じ符号が付されている。符号の後に異なるアルファベットを付すことにより、異なる画素に含まれることを示している。
図２に示された撮像装置は、第１の光電変換部１０１Ａおよび第２の光電変換部１０２Ａを含む第１の画素１００Ａと、第１の光電変換部１０１Ｂおよび第２の光電変換部１０２Ｂを含む第２の画素１００Ｂとを有する。第１の画素１００Ａに含まれる複数の光電変換部１０１Ａ、１０２Ａには第１のマイクロレンズにより集光された光が入射する。第２の画素１００Ｂに含まれる複数の光電変換部１０１Ｂ、１０２Ｂには、第２のマイクロレンズにより集光された光が入射する。
それぞれの光電変換部１０１Ａ、１０２Ａ、１０１Ｂ、１０２Ｂに対応して、転送トランジスタ１０３Ａ、１０４Ａ、１０３Ｂ、１０４Ｂが配される。転送トランジスタ１０３Ａ、１０４Ａ、１０３Ｂ、１０４Ｂに駆動パルスを供給する配線として、駆動線２１１Ａ、２１２Ａ、２１１Ｂ、２１２Ｂが配されている。
このような構成によれば、増幅部２０１、リセットトランジスタ２０２、選択トランジスタ２０３を、撮像用の複数の画素が共有することができる。これにより１つの画素あたりのトランジスタ数を削減することが可能となる。その結果、光電変換部の面積を拡大させることができる。
次に、本実施例の撮像装置の平面構造について説明する。図３は、図２に示される撮像装置の平面構造を模式的に示す図である。図２で示された素子に対応する部分には、図２と同じ符号が付されている。
撮像装置は、例えばシリコン基板などの半導体基板に形成される。半導体基板は複数の活性領域を含む。第１の画素１００Ａに含まれる２つの光電変換部１０１Ａ、１０２Ａは、第１の活性領域３０１に配される。また、第２の画素１００Ｂに含まれる２つの光電変換部１０１Ｂ、１０２Ｂは、第１の活性領域３０１とは別の、第２の活性領域３０２に配される。第１の光電変換部１０１Ａは、信号電荷を蓄積するＮ型の第１の半導体領域を含んでいる。第２の光電変換部１０２Ａは、信号電荷を蓄積するＮ型の第２の半導体領域を含んでいる。平面視において、第１の半導体領域の面積と第２の半導体領域の面積とは互いに等しい。
第１の光電変換部１０１Ａおよび第２の光電変換部１０２Ａは、レンズの瞳とほぼ共役となるように配置される。そして、２つの光電変換部１０１Ａ、１０２Ａは、レンズの瞳の互いに異なる位置を透過した光束を受光する。この構成により、焦点検出が可能である。なお、焦点検出用の撮像装置は、複数の実施例のうちの１つである。本発明の他の実施例では、他の用途のために、２つの光電変換部から、単独の信号と、加算された信号とを読み出す動作が行われてもよい。
第１の活性領域３０１には、第１のＦＤ領域１０７Ａと、第２のＦＤ領域１０８Ａとが配される。第１のＦＤ領域１０７Ａには、第１の光電変換部１０１Ａの電荷が転送される。第２のＦＤ領域１０８Ａには、第２の光電変換部１０２Ａの電荷が転送される。２つのＦＤ領域１０７Ａ、１０８Ａは、コンタクトプラグと導電部材１０９Ａとによって相互に電気的に接続される。第１のＦＤ領域１０７Ａ、第２のＦＤ領域１０８Ａ、および、導電部材１０９Ａは、ＦＤ部１１０を構成する。なお、符号２５０が付された図形がコンタクトプラグを示している。同様の図形は全てコンタクトプラグである。ただし、図面を簡素化するため、他のコンタクトプラグの符号は省略している。
図３において、各トランジスタのゲート電極に、図２で示された対応する素子と同じ符号を付している。例えば、符号１０３Ａで示されるゲート電極は、図２の第１の転送トランジスタ１０３Ａのゲートを構成する。他のゲート電極についても同様である。
図３が示す通り、第１の転送トランジスタ１０３Ａのゲート電極が、平面視において、第１の光電変換部１０１ＡとＦＤ領域１０７Ａとの間に配される。また、第２の転送トランジスタ１０４Ａのゲート電極が、平面視において、第２の光電変換部１０２ＡとＦＤ領域１０８Ａとの間に配される。
増幅トランジスタ２０１、リセットトランジスタ２０２、および、選択トランジスタ２０３は、光電変換部が配された活性領域３０１、３０２とは別の、第３の活性領域３０３に配される。これらのトランジスタは、ソース領域またはドレイン領域を他のトランジスタと共有している。増幅トランジスタ２０１とリセットトランジスタ２０２とが共有するドレイン領域は、コンタクトプラグを介して、電源電圧を供給する導電部材２０６に電気的に接続されている。また、選択トランジスタのソース領域は、コンタクトプラグを介して、出力線２０７を構成する導電部材に電気的に接続されている。
また、ＦＤ部１１０は、コンタクトプラグを介して、増幅トランジスタ２０１のゲート電極に電気的に接続される。具体的には、２つのＦＤ領域１０７Ａ、１０８Ａを相互に電気的に接続する導電部材１０９Ａが、コンタクトプラグを介して、増幅トランジスタ２０１のゲート電極に電気的に接続される。なお、第２の画素１００Ｂに対応するＦＤ領域１０７Ｂ、１０８Ｂも、不図示の導電部材およびコンタクトプラグを介して、増幅トランジスタ２０１のゲート電極に電気的に接続される。
第１の転送トランジスタ１０３Ａのゲート電極は、コンタクトプラグを介して、対応する駆動線２１１Ａを構成する導電部材１０５Ａに電気的に接続されている。第２の転送トランジスタ１０４のゲート電極Ａは、コンタクトプラグを介して、対応する駆動線２１２Ａを構成する導電部材１０６Ａに電気的に接続されている。リセットトランジスタ２０２のゲート電極は、コンタクトプラグを介して、対応する駆動線２０９を構成する導電部材２０４に電気的に接続されている。選択トランジスタ２０３のゲート電極は、コンタクトプラグを介して、対応する駆動線２１０を構成する導電部材２０５に電気的に接続されている。
この実施例では、導電部材１０５Ａ、１０６Ａ、１０９Ａ、１０５Ｂ、１０６Ｂ、１０９Ｂ、２０４、２０５が同じ配線層に配されている。もちろん、これらの導電部材のいずれかが、他の配線層に配されてもよい。また、図３に示されていない配線層に、出力線２０７、電源配線、ＧＮＤ配線、遮光用配線などを構成する導電部材が含まれている。
図３が示す通り、本実施例では、第２の導電部材１０６Ａの所定の面への正射影の少なくとも一部が、第１の導電部材１０５Ａの当該所定の面への正射影と、ＦＤ部１１０に含まれる第１のＦＤ領域１０７Ａまたは第２のＦＤ領域１０８Ａの当該所定の面への正射影との間に位置する。所定の面は、例えば、半導体基板と当該半導体基板の上に配された絶縁膜との界面に平行な面である。
なお、変形例では、第１の導電部材１０５Ａの所定の面への正射影の少なくとも一部が、第２の導電部材１０６Ａの当該所定の面への正射影と、ＦＤ部１１０に含まれるＦＤ領域１０７Ａまたは１０８Ａの当該所定の面への正射影との間に位置する。つまり、図３において、第１の導電部材１０５Ａの位置と、第２の導電部材１０６Ａの位置とが入れ替わっている。
このような構造のため、第１の導電部材１０５ＡとＦＤ部１１０との間の容量成分が、第２の導電部材１０６ＡとＦＤ部１１０との間の容量成分より小さい。具体的に、本実施例では、導電部材１０５Ａ、１０６Ａと、ＦＤ部１１０とが並走している距離が約２．４マイクロメートルであり、第１の導電部材１０５Ａと、１０６Ａとの配線の間隔が約０．３マイクロメートルである。この場合、第１の導電部材１０５ＡとＦＤ部１１０との間の容量成分は、第２の導電部材１０６ＡとＦＤ部１１０との間の容量成分の半分程度である。また、ＦＤ部１１０の全容量に対して、第１および第２の導電部材１０５Ａ、１０６Ａとの間の容量成分の合計は、約２０％である。なお、上述の数値はあくまでも一例であり、適宜変更されるものである。
本実施例では、第１の光電変換部１０１Ａと、第１の転送トランジスタ１０３Ａのゲート電極と、第１のＦＤ領域１０７Ａとが、第１の転送トランジスタのチャネル方向（図の第１方向）に沿って並んでいる。そして、第２の光電変換部１０２Ａと、第２の転送トランジスタ１０４Ａのゲート電極と、第２のＦＤ領域１０８Ａとが、第２の転送トランジスタのチャネル方向に沿って並んでいる。一方で、第１の導電部材１０５Ａ、および、第２の導電部材１０６Ａのそれぞれが、これらのチャネル方向のそれぞれと交差する方向（図の第２方向）に沿って延在している。このような配置により、転送トランジスタの駆動線を効率的に配置できるため、光電変換部の上の開口を大きくすることができる。その結果、この実施例によれば、感度を向上させることができる。
また、本実施例では、第１の転送トランジスタ１０３Ａのゲート電極の所定の面への正射影が、第１の導電部材１０５Ａおよび第２の導電部材１０６Ａの当該所定の面への正射影のそれぞれと、少なくとも部分的に重なる。そして、第２の転送トランジスタ１０４Ａのゲート電極の所定の面への正射影が、第１の導電部材１０５Ａおよび第２の導電部材１０６Ａの当該所定の面への正射影のそれぞれと、少なくとも部分的に重なる。このような配置により、転送トランジスタの駆動線を効率的に配置できるため、光電変換部の上の開口を大きくすることができる。その結果、この実施例によれば、感度を向上させることができる。
次に本実施例の撮像装置の駆動に関して、図４に示された駆動パルスを用いて説明する。ここでは、図１に示された撮像装置の動作を説明する。いずれの駆動パルスについても、ハイレベルの時に対応するトランジスタがオンになり、ローレベルの時に対応するトランジスタがオフになる。
まず時刻ｔ１において、駆動線２１１Ａおよび２１２Ａに供給される駆動パルスＰＴＸＡおよびＰＴＸＢがハイレベルとなる。この時、駆動線２０９に供給される駆動パルスＰＲＥＳがハイレベルであるため、第１の光電変換部１０１Ａ、および、第２の光電変換部１０２Ａがリセットされる。
次に時刻ｔ２において、駆動パルスＰＴＸＡおよびＰＴＸＢがローレベルとなる。このタイミングで第１の光電変換部１０１Ａ、および、第２の光電変換部１０２Ａでの電荷蓄積が開始される。駆動パルスＰＲＥＳはハイレベルを維持しているため、増幅部２０１の入力ノードであるＦＤ部１１０のリセット動作は継続している。
時刻ｔ３において、選択トランジスタ２０３の駆動線２１０に供給される駆動パルスＰＳＥＬがハイレベルとなり、選択トランジスタ２０３がオンする。これにより、ＦＤ部１１０の電圧に、つまり、増幅部２０１の入力ノードの電圧に応じた信号が出力線２０７に出力される。
時刻ｔ４でリセットトランジスタ２０２の駆動線２０９に供給される駆動パルスＰＲＥＳをローレベルとすることにより増幅部２０１の入力ノードのリセット動作を解除する。この時には、ＦＤ部１１０がリセットされた状態に基づく信号（リセットレベル信号）が出力される。出力線２０７へ出力されたリセットレベル信号は、列回路１１３に入力される。この時、列回路１１３は演算増幅器１１９が仮想接地状態となっている。具体的には駆動パルスＰＣ０Ｒがハイレベルとなりスイッチ１１８が導通状態である。演算増幅器１１９はＶｒｅｆの出力をバッファする状態でありこの状態で入力容量１１６にリセットレベル信号が供給される。
次に時刻ｔ５において駆動パルスＰＣ０Ｒをローレベルとする。時刻ｔ６において駆動パルスＰＴＮをローレベルからハイレベルへ切り替え、スイッチ１２６、１２８をオンとする。時刻ｔ７で駆動パルスＰＴＮをハイレベルからローレベルへと切り替え、スイッチ１２６、１２８をオフする。この動作により略Ｖｒｅｆの出力が、リセットレベル信号として、保持容量１２２、１２４に保持される。
引き続き時刻ｔ８において、駆動パルスＰＴＸＡをハイレベルとし、時刻ｔ９において駆動パルスＰＴＸＡをローレベルとする。この動作により光電変換部１０１Ａの電荷がＦＤ部１１０へ転送される。これにより第１の光電変換部１０１Ａで生じた電荷に基づく第１の信号が、増幅部２０１、出力線２０７を介して列回路１１３へ供給される。第１の信号は、焦点検出に用いることができる。
なお、時刻ｔ８から時刻ｔ９までの間は、駆動パルスＰＴＸＢはローレベルなので、第２の転送トランジスタ１０４Ａはオフに維持される。つまり、時刻ｔ８において、第１および第２の転送トランジスタ１０３Ａ、１０４Ａの両方がオフの状態から、第２の転送トランジスタ１０４Ａをオフにしたまま、第１の転送トランジスタ１０３をオンの状態にしている。
列回路１１３では入力容量１１６の容量値Ｃ０、フィードバック容量１１７の容量値Ｃｆの比率で電圧変化に反転ゲインが掛け合された値が出力される。具体的には出力線２０７の電圧変化をΔＶａ（負）とすると、演算増幅器１１９の出力電圧Ｖ（Ａ）は、次の式（１）で表される。
Ｖ（Ａ）＝Ｖｒｅｆ＋ΔＶａ×（−Ｃ０／Ｃｆ） 式（１）
次に時刻ｔ１０において、駆動パルスＰＴＳＡをローレベルからハイレベルへ切り替えスイッチ１２５をオンする。時刻ｔ１１において駆動パルスＰＴＳＡをハイレベルからローレベルへと切り替え、スイッチ１２５をオフする。この動作により、演算増幅器１１９の出力Ｖ（Ａ）が、保持容量１２１に保持される。保持容量１２１に保持された信号が、第１の光電変換部１０１Ａからの焦点検出用の第１の信号である。
ひきつづき時刻ｔ１２において、駆動パルスＰＴＸＡをハイレベルとし、駆動パルスＰＴＸＡのハイレベル期間の少なくとも一部の期間で駆動パルスＰＴＸＢをハイレベルとする。これにより、第１の転送トランジスタ１０３Ａおよび第２の転送トランジスタ１０４Ａの両方がオンの状態になる。この動作により光電変換部１０１Ａと１０２Ａの双方の電荷を同時にＦＤ部１１０へ転送することができる。なお、駆動パルスＰＴＸＡと駆動パルスＰＴＸＢとを、同時にローレベルからハイレベルへ遷移させてもよい。あるいは、駆動パルスＰＴＸＡを、駆動パルスＰＴＸＢよりも先に、ローレベルからハイレベルへ遷移させてもよい。あるいは、駆動パルスＰＴＸＡを、駆動パルスＰＴＸＢよりも後に、ローレベルからハイレベルへ遷移させてもよい。
時刻ｔ１２から時刻ｔ１３までの動作により、出力線２０７に画像形成用の信号を生じさせることができる。出力線２０７の画像形成用の信号は、列回路１１３へ供給される。出力線２０７の電圧変化をΔＶａ＋ｂ（負）とすると、演算増幅器１１９の出力電圧Ｖ（Ａ＋Ｂ）は、次の式（２）で表される。
Ｖ（Ａ＋Ｂ）＝Ｖｒｅｆ＋ΔＶａ＋ｂ×（−Ｃ０／Ｃｆ） 式（２）
時刻ｔ１４において、駆動パルスＰＴＳ（Ａ＋Ｂ）をローレベルからハイレベルへ切り替え、スイッチ１２７をオンする。そして時刻ｔ１５において駆動パルスＰＴＳ（Ａ＋Ｂ）をハイレベルからローレベルへと切り替え、スイッチ１２７をオフする。この動作により、演算増幅器１１９の出力ノードの電圧Ｖ（Ａ＋Ｂ）が保持容量１２３に保持される。保持容量１２３に保持された信号が、画像形成用の信号である。
次に時刻ｔ１６で駆動パルスＰＲＥＳをハイレベルとする。これにより、リセットトランジスタ２０２がオンし、ＦＤ部１１０の電圧をリセットする。
時刻ｔ１７以降にパルスＰＨに同期してスイッチ１２９〜１３２が順次導通する。これにより、保持容量１２１〜１２４に保持された信号は、順次、水平出力線１３９、１４０に読み出される。
次の式（３）で表される保持容量１２３と保持容量１２４との電圧差に基づいて、１画素に相当する画像形成用の信号が得られる。
Ｖ（Ａ＋Ｂ）−Ｖｒｅｆ＝ΔＶａ＋ｂ×（−Ｃ０／Ｃｆ） 式（３）
また、次の式（４）で表される保持容量１２１と保持容量１２２との電圧差に基づいて、第１の光電変換部１０１Ａのみの信号を得ることができる。
Ｖ（Ａ）−Ｖｒｅｆ＝ΔＶａ×（−Ｃ０／Ｃｆ） 式（４）
さらに、次の式（５）で表される保持容量１２１と保持容量１２３との電圧差に基づいて、第２の光電変換部１０２Ａのみの信号を得ることができる。
Ｖ（Ａ＋Ｂ）−Ｖ（Ａ）＝（ΔＶａ＋ｂ−ΔＶａ）×（−Ｃ０／Ｃｆ） 式（５）
上記演算は撮像装置内で行うこともできるし、撮像装置から出力された後に信号処理部で行うこともできる。ただし第１の光電変換部１０１Ａのみの信号、及び２つの光電変換部１０１Ａ、１０２Ａの加算後の信号は撮像装置内で得られる。
本実施例によれば水平出力線１３９、１４０の後段に差分処理を行なうことが可能な出力アンプ１１５を有しているため、保持容量１２１、１２２に保持された信号の差分を撮像装置外部に出力することができる。更に保持容量１２３、１２４に保持された信号の差分を撮像装置外部に出力することができる。これにより水平出力線１３９、１４０において生じるノイズを低減することができる。しかしながら出力アンプ１１５は必ずしも差分出力を得る構成である必要はなく単なるバッファ段でもよい。
また、図４に示された駆動方法では、第１の制御動作によってＦＤ部１１０に転送された信号電荷の少なくとも一部が、当該ＦＤ部１１０に保持された状態で第２の制御動作が行われる。具体的には、光電変換部１０１Ａの電荷を転送してから、光電変換部１０１と１０２の双方の電荷を並行してＦＤ部１１０へ転送するまでの間、ＦＤ部１１０の電圧、つまり、増幅部２０１の入力ノードの電圧はリセットされない。つまり、第１の転送トランジスタ１０３がオンしてから第１および第２の転送トランジスタ１０３、１０４の両方がオンするまでの間は、リセットトランジスタ２０２がオフに維持される。
変形例として、例えば時刻ｔ１１から時刻ｔ１２までの間に、リセットトランジスタ２０２がオンしてもよい。このような変形例では、第１の光電変換部１０１からの焦点検出用の第１の信号と、第２の光電変換部１０２からの焦点検出用の第２の信号が個別に得られる。２つの焦点検出用の信号を加算することで、画像形成用の信号を得ることができる。
以上では、図１に示された撮像装置の動作について説明した。図２で示された撮像装置の動作についても、図４で示される駆動タイミングと同様な読み出しを行う。図２に示された撮像装置では、光電変換部１０１Ａ、１０２Ａからの信号と、光電変換部１０１Ｂ、１０２Ｂからの信号とを、異なる行の信号として読み出すことができる。
具体的には、第１の画素１００Ａでは光電変換部１０１Ａの信号を読み出したのちに、光電変換部１０１Ａ、１０２Ａの電荷をＦＤ部１１０で加算する。これにより焦点検出量の信号と撮像用の信号の両者を生じさせることができる。続いて、第２の画素１００Ｂでは光電変換部１０１Ｂの信号を読み出したのちに、光電変換部１０１Ｂ、１０２Ｂの電荷をＦＤ部１１０で加算する。これにより焦点検出量の信号と撮像用の信号の両者を生じさせることができる。
また、図２で示された撮像装置では、異なる２つの画素が増幅部２０１を共有している。したがって光電変換部１０１Ａ、１０１Ｂの電荷をＦＤ部１１０で加算し、光電変換部１０２Ａ、１０２Ｂの信号をＦＤ部１１０で加算することもできる。
２つの画素の信号を加算して読み出す場合の、駆動タイミングの例を図５に示す。ここで転送トランジスタ１０３Ａに供給される駆動パルスをＰＴＸＡ（１０３Ａ）、転送トランジスタ１０４Ａに供給される駆動パルスをＰＴＸＢ（１０４Ａ）とする。更に、転送トランジスタ１０３Ｂに供給される駆動パルスをＰＴＸＡ（１０３Ｂ）、転送トランジスタ１０４Ｂに供給される駆動パルスをＰＴＸＢ（１０４Ｂ）とする。
時刻ｔ８において、駆動パルスＰＴＸＡ（１０３Ａ）、ＰＴＸＡ（１０３Ｂ）をローレベルからハイレベルとする。その後、時刻ｔ９において、駆動パルスＰＴＸＡ（１０３Ａ）、ＰＴＸＡ（１０３Ｂ）をハイレベルからローレベルとする。この動作により異なる画素に含まれる光電変換部１０１Ａ、１０１Ｂの電荷がＦＤ部１１０で加算される。この信号は焦点検出用の信号として用いられる。
そして時刻ｔ１２において、駆動パルスＰＴＸＡ（１０３Ａ）、ＰＴＸＡ（１０４Ａ）、ＰＴＸＡ（１０３Ｂ）、ＰＴＸＢ（１０４Ｂ）をローレベルからハイレベルとする。その後、時刻ｔ１３において、駆動パルスＰＴＸＡ（１０３Ａ）、ＰＴＸＡ（１０４Ａ）、ＰＴＸＡ（１０３Ｂ）、ＰＴＸＢ（１０４Ｂ）をハイレベルからローレベルとする。この動作により異なる画素に含まれる全ての光電変換部１０１Ａ、１０２Ａ、１０１Ｂ、１０２Ｂの電荷がＦＤ部１１０で加算される。この信号は撮像用の信号として用いられる。
本動作により焦点検出用の信号を、異なる画素に含まれる複数の光電変換部の電荷を加算して得ている。そのため、Ｓ／Ｎを向上させることができる。その結果、精度の高い焦点検出が可能となる。
本実施例の撮像装置では、第１の光電変換部１０１における信号電荷にとってのポテンシャルは、第２の光電変換部１０２における信号電荷にとってのポテンシャルよりも高い。電子が信号電荷であるため、空乏化した時の第１の光電変換部１０１の電圧が、空乏化したときの第２の光電変換部１０２の電圧よりも低い。このようなポテンシャルを得るため、本実施例では、第１の光電変換部１０１がＮ型の第１の半導体領域を含み、第２の光電変換部１０２がＮ型の第２の半導体領域を含む。そして、第１の半導体領域の不純物濃度が、第２の半導体領域の不純物濃度よりも低い。
図６は、撮像装置の画素のポテンシャルを模式的に示している。縦軸が信号電荷にとってのポテンシャルの高さを表している。横軸は半導体基板における位置を表している。図６（ａ）は、比較例として、第１の光電変換部１０１Ａのポテンシャルと第２の光電変換部１０２Ａのポテンシャルとが同じ場合を示している。図６（ｂ）は、本実施例のポテンシャルを示している。
図６の左側の図は、図３における直線Ａ１−Ａ２に沿った断面のポテンシャルが示している。具体的には、光電変換部１０１Ａ、第１の転送トランジスタ１０３Ａのゲート電極の下の半導体領域、および、ＦＤ領域１０７Ａのポテンシャルが示されている。図６の左側の図は、第１の転送トランジスタ１０３Ａがオンし、第２の転送トランジスタ１０４Ａがオフした状態を示している。
図６の右側の図は、図３における直線Ｂ１−Ｂ２に沿った断面のポテンシャルを示している。具体的には、光電変換部１０２Ａ、第２の転送トランジスタ１０４Ａのゲート電極の下の半導体領域、および、ＦＤ領域１０８Ａのポテンシャルが示されている。図６の右側の図は、第１の転送トランジスタ１０３Ａ、および、第２の転送トランジスタ１０４Ａの両方がオンの状態を示している。
比較例では、図６（ａ）が示すように、第１の光電変換部１０１Ａが空乏化した時の第１の光電変換部１０１Ａのポテンシャルと、第２の光電変換部１０２Ａが空乏化した時の第２の光電変換部１０２Ａのポテンシャルとは、互いに等しい。光電変換部の信号電荷を蓄積する半導体領域の全体が空乏化した時の光電変換部の電圧を、空乏化電圧Ｖｄｅｐと呼ぶ。
ここで、転送トランジスタのゲートの電圧がローレベルからハイレベルに変化すると、転送トランジスタのゲート電極とＦＤ部１１０との容量結合により、ＦＤ部１１０のポテンシャルが変化する。図６において、ＦＤ領域１０７Ａのポテンシャルと、ＦＤ領域１０８Ａのポテンシャルとを比較すると、ＦＤ領域１０７Ａのポテンシャルの方がΔＶだけ高い。なぜならば、転送トランジスタ１０３Ａのゲート電極とＦＤ部１１０との容量結合より、２つの転送トランジスタ１０３Ａ、１０４Ａのゲート電極とＦＤ部１１０との容量結合の方が大きいためである。つまり、２つの転送トランジスタ１０３Ａ、１０４Ａの両方がオンの状態になる場合、一方だけがオンの状態になる場合に比べて、ＦＤ部１１０のポテンシャルが下がる。
このＦＤ部１１０のポテンシャルの変化は、転送トランジスタのゲート電極の下の半導体領域のポテンシャルにも影響を及ぼす。ＦＤ部１１０のポテンシャルが低いほど、ゲート電極の下の半導体領域のポテンシャルも低くなる。
そこで、２つの転送トランジスタ１０３Ａ、１０４Ａの両方をオンしたときにゲート電極の下の半導体領域のポテンシャル障壁がなくなるように、２つの光電変換部１０１Ａ、１０２Ａの空乏化電圧Ｖｄｅｐを設定することで、飽和電荷量を大きくすることができる。
しかし、比較例では、光電変換部１０１Ａのポテンシャルと、光電変換部１０２Ａのポテンシャルとが等しい。そのため、図６（ａ）が示すように、比較例において第１の転送トランジスタ１０３Ａだけをオンする場合、ＦＤ部１１０のポテンシャルが高いために、光電変換部１０１ＡとＦＤ領域１０７Ａとの間にポテンシャル障壁が生じうる。このポテンシャル障壁によって、電荷の転送残りが生じうる。
これに対して、図６（ｂ）が示すように、本実施例では、第１の光電変換部１０１Ａのポテンシャルが、第２の光電変換部１０２ＡのポテンシャルよりもΔＶ２だけ高い。そのため、第１の転送トランジスタ１０３Ａだけをオンする場合でも、光電変換部１０１ＡとＦＤ領域１０７Ａとの間にポテンシャル障壁が生じにくい。したがって、電荷の転送残りを低減する、あるいは、ゼロにすることができる。
このように、本実施例によれば、画素の飽和電荷量を向上しつつ、電荷の転送残りを低減することができる。
なお、図６において、第１の転送トランジスタ１０３Ａのゲート電極、および、第２の転送トランジスタ１０４Ａのゲート電極には、オン時には同じ電圧の制御信号が供給される。しかし、第１の転送トランジスタ１０３Ａだけをオンする場合には、両方をオンする場合に比べて、電圧の振幅が大きい制御信号を第１の転送トランジスタ１０３Ａのゲートに供給してもよい。電子が信号電荷の場合、転送トランジスタのゲートの電圧が高いほど、ゲート電極の下の半導体領域のポテンシャルは低くなる。したがって、このような構成によれば、より電荷の転送残りを低減することができる。
さらに、本実施例には、以下の副次的な効果がある。一般に、転送トランジスタのゲートの電圧が、オフに対応するレベルからオンに対応するレベルに遷移する際に、転送トランジスタのゲートに電気的に接続された導電部材と、ＦＤ部との容量結合によりＦＤ部の電圧が変化しうる。そのため、転送された電荷に基づく信号の読み出しを、ＦＤ部の電圧の変化が十分に収束してから、つまり、ＦＤ部の電圧が安定してから行うことで、信号の精度を高めることができる。しかし、ＦＤ部の電圧の変化が大きいと、ＦＤ部の電圧が安定するまでに時間がかかる。したがって、正確な信号を読み出すまでにかかる時間が長くなる。
本実施例では、２つの光電変換部のうちの第１の光電変換部１０１Ａの電荷に基づく信号が独立して読み出される。そのために、２つの転送トランジスタ１０３Ａ、１０４Ａのうち、第２の転送トランジスタ１０４Ａをオフに維持したまま、第１の転送トランジスタ１０３Ａをオフからオンに制御している。そして本実施例では、第１の転送トランジスタ１０３Ａのゲート電極とＦＤ部１１０との結合容量は小さい。したがって、このような構成によれば、ＦＤ部１１０の電圧の変化を低減することができる。その結果、電荷の転送から信号読み出しまでの期間を短くすることができ、高速に信号を読み出すことができる。しかし、一方で、ＦＤ部１１０の電圧の変化が小さいと、電荷の転送残りが生じる可能性が高くなる。そのため、このような構成では、本実施例の電荷の転送残りを低減するという効果がより顕著に得られる。
次に、本実施例の、光電変換部の周囲のポテンシャル障壁について説明する。第１の光電変換部１０１Ａと第２の光電変換部１０２Ａとの間のポテンシャル障壁は、第１の光電変換部１０１Ａと他の画素の光電変換部との間のポテンシャル障壁よりも低い。このような構成により、第１の光電変換部１０１Ａが飽和した場合に、信号電荷が同じ画素に含まれる第２の光電変換部１０２Ａに蓄積される。したがって、混色を低減することができる。第１の光電変換部１０１Ａのポテンシャルが高いため、第１の光電変換部１０１Ａの飽和電荷量が小さくなりやすいため、上記の混色を低減する効果がより顕著に得られる。
続いて、本実施例の２つの光電変換部１０１Ａ、１０２Ａを形成するための製造方法を説明する。図７は、図３の直線Ｃ１−Ｃ２に沿った断面を模式的に示している。図７（ａ）から図７（ｃ）は、製造方法の各ステップの断面に対応する。
まず、半導体基板２００を準備する。図７（ａ）では、２つの光電変換部１０１Ａ、１０２Ａが形成されるべき領域が点線で示されている。
図７（ｂ）に示されるステップでは、マスクパターン２６０を形成する。マスクパターン２６０は、第１の光電変換部１０１Ａが配される領域に対応する開口を有する。一方、マスクパターン２６０は、第２の光電変換部１０２Ａが配される領域を覆っている。マスクパターン２６０は、例えば、フォトレジストをフォトリソグラフィーによりパターニングすることで得られる。
次に、マスクパターン２６０を用いたイオン注入によって、Ｎ型の不純物２２０を半導体基板２００に注入する。これにより、第１の光電変換部１０１Ａの信号電荷を蓄積する第１の半導体領域が形成される。イオン注入のあと、マスクパターン２６０を除去する。
図７（ｃ）に示されるステップでは、マスクパターン２６１を形成する。マスクパターン２６１は、第２の光電変換部１０２Ａが配される領域に対応する開口を有する。一方、マスクパターン２６１は、第１の光電変換部１０１Ａが配される領域を覆っている。マスクパターン２６１は、例えば、フォトレジストをフォトリソグラフィーによりパターニングすることで得られる。
次に、マスクパターン２６１を用いたイオン注入によって、Ｎ型の不純物２２１を半導体基板２００に注入する。これにより、第２の光電変換部１０２Ａの信号電荷を蓄積する第２の半導体領域が形成される。イオン注入のあと、マスクパターン２６１を除去する。
図７の製造方法において、Ｎ型の不純物２２０のドーズは、Ｎ型の不純物２２１のドーズより少ない。そのため、第１の光電変換部１０１Ａの信号電荷を蓄積する第１の半導体領域の不純物濃度は、第２の光電変換部１０２Ａの信号電荷を蓄積する第２の半導体領域の不純物濃度よりも低い。結果として、第１の光電変換部１０１Ａのポテンシャルを、第２の光電変換部１０２Ａのポテンシャルよりも高くすることができる。
以上のステップを含む製造方法により、２つの光電変換部１０１Ａ、１０２Ａを形成することができる。なお、図７（ｂ）に示されるステップと、図７（ｃ）に示されるステップとは、逆の順序で行われてもよい。
続いて、本実施例の２つの光電変換部１０１Ａ、１０２Ａを形成するための別の製造方法を説明する。図８は、図３の直線Ｃ１−Ｃ２に沿った断面を模式的に示している。図８（ａ）から図８（ｃ）は、製造方法の各ステップの断面に対応する。
まず、半導体基板２００を準備する。図８（ａ）では、２つの光電変換部１０１Ａ、１０２Ａが形成されるべき領域が点線で示されている。
図８（ｂ）に示されるステップでは、マスクパターン３１０を形成する。マスクパターン３１０は、第１の光電変換部１０１Ａが配される領域に対応する開口、および、第２の光電変換部１０２Ａが配される領域に対応する開口を有する。マスクパターン３１０は、例えば、フォトレジストをフォトリソグラフィーによりパターニングすることで得られる。
次に、マスクパターン３１０を用いたイオン注入によって、Ｎ型の不純物３２０を半導体基板２００に注入する。これにより、第１の光電変換部１０１Ａの信号電荷を蓄積する第１の半導体領域、および、第２の光電変換部１０２Ａの信号電荷を蓄積する第２の半導体領域が形成される。イオン注入のあと、マスクパターン３１０を除去する。
図８（ｃ）に示されるステップでは、マスクパターン３１１を形成する。マスクパターン３１１は、第２の光電変換部１０２Ａが配される領域に対応する開口を有する。一方、マスクパターン３１１は、第１の光電変換部１０１Ａが配される領域を覆っている。マスクパターン３１１は、例えば、フォトレジストをフォトリソグラフィーによりパターニングすることで得られる。
次に、マスクパターン３１１を用いたイオン注入によって、Ｎ型の不純物３２１を半導体基板２００に注入する。これにより、第２の光電変換部１０２Ａの信号電荷を蓄積する第２の半導体領域の不純物濃度が高くなる。イオン注入のあと、マスクパターン３１１を除去する。
図８の製造方法には、２つの光電変換部１０１Ａ、１０２Ａの両方に不純物を注入する工程と、第２の光電変換部１０２Ａのみに不純物を注入する工程とが含まれる。そのため、第１の光電変換部１０１Ａの信号電荷を蓄積する第１の半導体領域の不純物濃度は、第２の光電変換部１０２Ａの信号電荷を蓄積する第２の半導体領域の不純物濃度よりも低い。結果として、第１の光電変換部１０１Ａのポテンシャルを、第２の光電変換部１０２Ａのポテンシャルよりも高くすることができる。
以上のステップを含む製造方法により、２つの光電変換部１０１Ａ、１０２Ａを形成することができる。なお、図８（ｂ）に示されるステップと、図８（ｃ）に示されるステップとは、逆の順序で行われてもよい。
続いて、本実施例の２つの光電変換部１０１Ａ、１０２Ａを形成するためのさらに別の製造方法を説明する。図９は、図３の直線Ｃ１−Ｃ２に沿った断面を模式的に示している。図９（ａ）から図９（ｄ）は、製造方法の各ステップの断面に対応する。
図９で説明する例では、第１の光電変換部１０１Ａが、信号電荷を蓄積する第１の半導体領域１５１Ａと、当該第１の半導体領域１５１Ａより上に配された第３の半導体領域１５３Ａとを含む。第１の半導体領域１５１Ａと第３の半導体領域１５３Ａとは同じ導電型である。第３の半導体領域１５３Ａは、半導体基板２００の表面と平行な方向に沿って延在する。第３の半導体領域１５３Ａの表面と平行な方向に沿った長さは、第１の半導体領域１５１Ａの当該方向に沿った長さより長い。つまり、半導体基板２００の１つの断面、例えば、図９（ｄ）に示された断面において、第３の半導体領域１５３Ａの幅は、第１の半導体領域１５１Ａの幅より広い。
また、第２の光電変換部１０２Ａが、信号電荷を蓄積する第２の半導体領域１５２Ａと、当該第２の半導体領域１５２Ａより上に配された第４の半導体領域１５４Ａとを含む。第２の半導体領域１５２Ａと第４の半導体領域１５４Ａとは同じ導電型である。第４の半導体領域１５４Ａは、半導体基板２００の表面と平行な方向に沿って延在する。第４の半導体領域１５４Ａの表面と平行な方向に沿った長さは、第２の半導体領域１５２Ａの当該方向に沿った長さより長い。つまり、半導体基板２００の１つの断面、例えば、図９（ｄ）に示された断面において、第４の半導体領域１５４Ａの幅は、第２の半導体領域１５２Ａの幅より広い。
まず、半導体基板２００を準備する。図９（ａ）では、２つの光電変換部１０１Ａ、１０２Ａが形成されるべき領域が点線で示されている。
図９（ｂ）に示されるステップでは、マスクパターン４１０を形成する。マスクパターン４１０は、第１の光電変換部１０１Ａが配される領域に対応する開口、および、第２の光電変換部１０２Ａが配される領域に対応する開口を有する。マスクパターン４１０は、例えば、フォトレジストをフォトリソグラフィーによりパターニングすることで得られる。
次に、マスクパターン４１０を用いたイオン注入によって、Ｎ型の不純物４２０を半導体基板２００に注入する。これにより、第３の半導体領域１５３Ａ、および、第４の半導体領域１５４Ａが形成される。イオン注入のあと、マスクパターン４１０を除去する。
図９（ｃ）に示されるステップでは、マスクパターン４１１を形成する。マスクパターン４１１は、第１の光電変換部１０１Ａが配される領域に対応する開口を有する。一方、マスクパターン４１１は、第２の光電変換部１０２Ａが配される領域を覆っている。マスクパターン４１１は、例えば、フォトレジストをフォトリソグラフィーによりパターニングすることで得られる。
次に、マスクパターン４１１を用いたイオン注入によって、Ｎ型の不純物４２１を半導体基板２００に注入する。これにより、第１の光電変換部１０１Ａの信号電荷を蓄積する第１の半導体領域１５１Ａが形成される。Ｎ型の不純物４２１のイオン注入には、Ｎ型の不純物４２０のイオン注入に比べて、高い注入エネルギーが用いられる。したがって、第１の半導体領域１５１Ａは、第３の半導体領域１５３Ａの下に形成される。イオン注入のあと、マスクパターン４１１を除去する。
図９（ｄ）に示されるステップでは、マスクパターン４１２を形成する。マスクパターン４１２は、第２の光電変換部１０２Ａが配される領域に対応する開口を有する。一方、マスクパターン４１２は、第１の光電変換部１０１Ａが配される領域を覆っている。マスクパターン４１２は、例えば、フォトレジストをフォトリソグラフィーによりパターニングすることで得られる。
次に、マスクパターン４１２を用いたイオン注入によって、Ｎ型の不純物４２２を半導体基板２００に注入する。これにより、第２の光電変換部１０２Ａの信号電荷を蓄積する第２の半導体領域１５２Ａが形成される。Ｎ型の不純物４２２のイオン注入には、Ｎ型の不純物４２０のイオン注入に比べて、高い注入エネルギーが用いられる。したがって、第２の半導体領域１５２Ａは、第４の半導体領域１５４Ａの下に形成される。イオン注入のあと、マスクパターン４１２を除去する。
図９の製造方法において、Ｎ型の不純物４２１のドーズは、Ｎ型の不純物４２２のドーズより少ない。そのため、第１の光電変換部１０１Ａの信号電荷を蓄積する第１の半導体領域１５１Ａの不純物濃度は、第２の光電変換部１０２Ａの信号電荷を蓄積する第２の半導体領域１５２Ａの不純物濃度よりも低い。結果として、第１の光電変換部１０１Ａのポテンシャルを、第２の光電変換部１０２Ａのポテンシャルよりも低くすることができる。
本発明に係る撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。図１０に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。
図１０において、１００１はレンズの保護のためのバリア、１００２は被写体の光学像を撮像装置１００４に結像させるレンズ、１００３はレンズ１００２を通った光量を可変するための絞りである。１００４は上述の各実施例で説明した撮像装置であって、レンズ１００２により結像された光学像を画像データとして変換する。ここで、撮像装置１００４の半導体基板にはＡＤ変換部が形成されているものとする。１００７は撮像装置１００４より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図１０において、１００８は撮像装置１００４および信号処理部１００７に、各種タイミング信号を出力するタイミング発生部、１００９はデジタルスチルカメラ全体を制御する全体制御部である。１０１０は画像データを一時的に記憶する為のフレームメモリ部、１０１１は記録媒体に記録または読み出しを行うためのインターフェース部、１０１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、１０１３は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された撮像信号を処理する信号処理部１００７とを有すればよい。
本実施例では、撮像装置１００４とＡＤ変換部とが別の半導体基板に設けられた構成を説明した。しかし、撮像装置１００４とＡＤ変換部とが同一の半導体基板に形成されていてもよい。また、撮像装置１００４と信号処理部１００７とが同一の半導体基板に形成されていてもよい。
また、信号処理部１００７は、第１の光電変換部１０１Ａで生じた電荷に基づく信号と、第２の光電変換部１０２Ａで生じた電荷に基づく信号とを処理し、撮像装置１００４から被写体までの距離情報を取得するように構成されてもよい。
撮像システムの実施例において、撮像装置１００４には、実施例１の撮像装置が用いられる。このように、撮像システムにおいて本発明に係る実施例を適用することにより、画素の飽和電荷量の向上と、焦点検出の精度の向上とを両立することができる。
１０１Ａ 第１の光電変換部
１０２Ａ 第２の光電変換部
１０３Ａ 第１の転送トランジスタ
１０４Ａ 第２の転送トランジスタ
１１０ フローティングディフュージョン部

Claims (19)

  1. 第１の光電変換部、第２の光電変換部、電荷保持部、前記第１の光電変換部の信号電荷を前記電荷保持部へ転送する第１の転送トランジスタ、および、前記第２の光電変換部の信号電荷を前記電荷保持部へ転送する第２の転送トランジスタ、を少なくとも含む画素を有し、
    前記第１の光電変換部は、信号電荷を蓄積する第１の半導体領域を含み、
    前記第２の光電変換部は、信号電荷を蓄積する第２の半導体領域を含み、
    前記第１の半導体領域の不純物濃度は、前記第２の半導体領域の不純物濃度よりも低く、
    前記第１の転送トランジスタ、および、前記第２の転送トランジスタの両方がオフの状態から、前記第２の転送トランジスタをオフの状態にしたまま、前記第１の転送トランジスタをオンの状態にする第１の制御動作と、
    前記第１の制御動作の後に、前記第１の転送トランジスタ、および、前記第２の転送トランジスタの両方をオンの状態にする第２の制御動作と、を行う、
    ことを特徴とする撮像装置。
  2. 前記第１の光電変換部および前記第２の光電変換部が配された半導体基板を有し、
    前記第１の光電変換部は、前記第１の半導体領域と同じ導電型であって、前記第１の半導体領域の上に配された第３の半導体領域を含み、
    前記第２の光電変換部は、前記第２の半導体領域と同じ導電型であって、前記第２の半導体領域の上に配された第４の半導体領域を含み、
    前記半導体基板の１つの断面において、前記第３の半導体領域の幅が、前記第１の半導体領域の幅より広く、
    前記断面においてに、前記第４の半導体領域の幅が、前記第２の半導体領域の幅より広い、
    ことを特徴とする請求項１に記載の撮像装置。
  3. 第１の光電変換部、第２の光電変換部、電荷保持部、前記第１の光電変換部の信号電荷を前記電荷保持部へ転送する第１の転送トランジスタ、および、前記第２の光電変換部の信号電荷を前記電荷保持部へ転送する第２の転送トランジスタ、を少なくとも含む画素を有し、
    信号電荷にとって、前記第１の光電変換部のポテンシャルは、前記第２の光電変換部のポテンシャルよりも高く、
    前記第１の転送トランジスタ、および、前記第２の転送トランジスタの両方がオフの状態から、前記第２の転送トランジスタをオフの状態にしたまま、前記第１の転送トランジスタをオンの状態にする第１の制御動作と、
    前記第１の制御動作の後に、前記第１の転送トランジスタ、および、前記第２の転送トランジスタの両方をオンの状態にする第２の制御動作と、を行う、
    ことを特徴とする撮像装置。
  4. 前記第１の光電変換部は、信号電荷を蓄積する第１の半導体領域を含み、
    前記第２の光電変換部は、信号電荷を蓄積する第２の半導体領域を含み、
    前記第１の半導体領域の不純物濃度は、前記第２の半導体領域の不純物濃度よりも低い、
    ことを特徴とする請求項３に記載の撮像装置。
  5. 前記第１の光電変換部および前記第２の光電変換部が配された半導体基板を有し、
    前記第１の光電変換部は、前記第１の半導体領域と同じ導電型であって、前記第１の半導体領域の上に配された第３の半導体領域を含み、
    前記第２の光電変換部は、前記第２の半導体領域と同じ導電型であって、前記第２の半導体領域の上に配された第４の半導体領域を含み、
    前記半導体基板の１つの断面において、前記第３の半導体領域の幅が、前記第１の半導体領域の幅より広く、
    前記断面においてに、前記第４の半導体領域の幅が、前記第２の半導体領域の幅より広い、
    ことを特徴とする請求項４に記載の撮像装置。
  6. 前記第１の制御動作によって転送された信号電荷の少なくとも一部が前記電荷保持部に保持されている状態で、前記第２の制御動作を行う、
    ことを特徴とする請求項１乃至請求項５のいずれか一項に記載の撮像装置。
  7. 前記画素は前記電荷保持部の電圧をリセットするリセットトランジスタを含み、
    前記第１の制御動作と前記第２の制御動作との間に前記電荷保持部の電圧がリセットされるように、前記リセットトランジスタを制御する、
    ことを特徴とする請求項１乃至請求項５のいずれか一項に記載の撮像装置。
  8. 前記第１の制御動作と前記第２の制御動作との間に、前記第１の転送トランジスタ、および、前記第２の転送トランジスタの両方をオフの状態にする、
    ことを特徴とする請求項１乃至請求項７のいずれか一項に記載の撮像装置。
  9. 前記画素は前記電荷保持部の信号電荷に基づく信号を出力する増幅部を含み、
    前記電荷保持部は、前記増幅部の入力ノードに電気的に接続されたフローティングディフュージョン部である、
    ことを特徴とする請求項１乃至請求項８のいずれか一項に記載の撮像装置。
  10. 前記画素は前記電荷保持部の信号電荷に基づく信号を出力する増幅部と、
    前記電荷保持部の信号電荷を前記増幅部の入力ノードへ転送する第３の転送トランジスタを含む、
    ことを特徴とする請求項１乃至請求項８のいずれか一項に記載の撮像装置。
  11. 前記画素は前記電荷保持部の信号電荷に基づく信号を出力する増幅部を含み、
    前記電荷保持部は、転送された電荷を保持するフローティングディフュージョン領域と、前記フローティングディフュージョン領域と前記増幅部とを電気的に接続する導電部材とを含む、
    ことを特徴とする請求項１乃至請求項８のいずれか一項に記載の撮像装置。
  12. 前記フローティングディフュージョン領域は、前記第１の光電変換部に対応して配された第５の半導体領域と、前記第２の光電変換部に対応して配された第６の半導体領域とを含み、
    前記導電部材は、前記第５の半導体領域および前記第６の半導体領域を相互に電気的に接続する、
    ことを特徴とする請求項１１に記載の撮像装置。
  13. 前記第１の転送トランジスタのゲート電極に電気的に接続された第１の導電部材と、
    前記第２の転送トランジスタのゲート電極に電気的に接続された第２の導電部材と、を有し、
    前記第１の光電変換部と、前記第１の転送トランジスタの前記ゲート電極と、前記第５の半導体領域とが、前記第１の転送トランジスタのチャネル方向に沿って並んでいて、
    前記第２の光電変換部と、前記第２の転送トランジスタの前記ゲート電極と、前記第６の半導体領域とが、前記第２の転送トランジスタのチャネル方向に沿って並んでいて、
    前記第１の導電部材、および、前記第２の導電部材のそれぞれが、前記第１の転送トランジスタのチャネル方向および前記第２の転送トランジスタのチャネル方向のそれぞれと交差する方向に沿って延在し、
    前記第２の導電部材の少なくとも一部が、前記第１の導電部材と、前記電荷保持部に含まれる前記導電部材との間の領域に位置する、
    ことを特徴とする請求項１２に記載の撮像装置。
  14. 前記第１の転送トランジスタのゲート電極に電気的に接続された第１の導電部材と、
    前記第２の転送トランジスタのゲート電極に電気的に接続された第２の導電部材と、を有し、
    前記第１の光電変換部と、前記第１の転送トランジスタの前記ゲート電極と、前記第５の半導体領域とが、前記第１の転送トランジスタのチャネル方向に沿って並んでいて、
    前記第２の光電変換部と、前記第２の転送トランジスタの前記ゲート電極と、前記第６の半導体領域とが、前記第２の転送トランジスタのチャネル方向に沿って並んでいて、
    前記第１の導電部材、および、前記第２の導電部材のそれぞれが、前記第１の転送トランジスタのチャネル方向および前記第２の転送トランジスタのチャネル方向のそれぞれと交差する方向に沿って延在し、
    前記第１の導電部材の少なくとも一部が、前記第２の導電部材と、前記電荷保持部に含まれる前記導電部材との間の領域に位置する、
    ことを特徴とする請求項１２に記載の撮像装置。
  15. 前記第１の制御動作において前記第１の転送トランジスタをオンの状態にするための第１の制御信号、および、前記第２の制御動作において前記第１の転送トランジスタをオンの状態にするための第２の制御信号、および、前記第１の転送トランジスタをオフの状態にするための第３の制御信号を、前記第１の転送トランジスタへ供給し、
    前記第１の制御信号の電圧と前記第３の制御信号の電圧との差は、前記第２の制御信号の電圧と前記第３の制御信号の電圧との差より大きい、
    ことを特徴とする請求項１乃至請求項１４のいずれか一項に記載の撮像装置。
  16. 前記第１の光電変換部と前記第２の光電変換部との間のポテンシャル障壁は、前記第１の光電変換部と他の画素の光電変換部との間のポテンシャル障壁よりも低い、
    ことを特徴とする請求項１乃至請求項１５のいずれか一項に記載の撮像装置。
  17. 平面視において、前記第１の半導体領域の面積と前記第２の半導体領域の面積とが等しい、
    ことを特徴とする請求項１に記載の撮像装置。
  18. 請求項１乃至請求項１７のいずれか一項に記載の撮像装置と、
    前記撮像装置からの信号を処理する信号処理装置と、を備えた撮像システム。
  19. 前記信号処理装置が、前記撮像装置から出力される、前記第１の光電変換部の信号電荷に基づく信号と、前記第２の光電変換部の信号電荷に基づく信号とを処理し、撮像装置から被写体までの距離情報を取得することを特徴とする請求項１８に記載の撮像システム。
JP2014107478A 2014-05-23 2014-05-23 撮像装置、および、撮像システム Expired - Fee Related JP6391302B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014107478A JP6391302B2 (ja) 2014-05-23 2014-05-23 撮像装置、および、撮像システム
US14/717,867 US9807329B2 (en) 2014-05-23 2015-05-20 Imaging device and imaging system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014107478A JP6391302B2 (ja) 2014-05-23 2014-05-23 撮像装置、および、撮像システム

Publications (3)

Publication Number Publication Date
JP2015222930A JP2015222930A (ja) 2015-12-10
JP2015222930A5 JP2015222930A5 (ja) 2017-06-22
JP6391302B2 true JP6391302B2 (ja) 2018-09-19

Family

ID=54556983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014107478A Expired - Fee Related JP6391302B2 (ja) 2014-05-23 2014-05-23 撮像装置、および、撮像システム

Country Status (2)

Country Link
US (1) US9807329B2 (ja)
JP (1) JP6391302B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5664141B2 (ja) * 2010-11-08 2015-02-04 ソニー株式会社 固体撮像素子およびカメラシステム
JP2016082306A (ja) * 2014-10-10 2016-05-16 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の駆動方法
JP6727830B2 (ja) * 2016-02-09 2020-07-22 キヤノン株式会社 撮像装置
JP7356214B2 (ja) 2018-09-04 2023-10-04 キヤノン株式会社 撮像装置、その製造方法及びカメラ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5818452B2 (ja) * 2011-02-09 2015-11-18 キヤノン株式会社 固体撮像装置
JP5755111B2 (ja) * 2011-11-14 2015-07-29 キヤノン株式会社 撮像装置の駆動方法
JP6164846B2 (ja) * 2012-03-01 2017-07-19 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法

Also Published As

Publication number Publication date
US9807329B2 (en) 2017-10-31
JP2015222930A (ja) 2015-12-10
US20150341584A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
JP5813047B2 (ja) 撮像装置、および、撮像システム。
US10582140B2 (en) Global shutter image sensor pixels having improved shutter efficiency
TW541832B (en) X-Y address type solid-state image pickup device
US9596426B2 (en) Imaging device, imaging system, and method for driving imaging device
US9502457B2 (en) Global shutter image sensor pixels having centralized charge storage regions
JP6238558B2 (ja) 撮像装置、および、撮像システム。
JP6555890B2 (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
US9124833B2 (en) Solid-state imaging apparatus
CN111901540B (zh) 摄像装置
JP5995457B2 (ja) 撮像装置、撮像システム、および撮像装置の駆動方法。
WO2017126232A1 (ja) 固体撮像素子および撮像装置
CN109155831B (zh) 固体摄像装置和摄像设备
JP6391302B2 (ja) 撮像装置、および、撮像システム
JP2016021606A (ja) 固体撮像装置および固体撮像装置の制御方法
US9621831B2 (en) Method for driving image capture device, image capture device, and image capture system
JP4746962B2 (ja) 固体撮像装置及び撮像システム
JP7059338B2 (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
JP2016197644A (ja) 撮像装置
JP6796166B2 (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
JP2017011514A (ja) 固体撮像装置及びその駆動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180821

R151 Written notification of patent or utility model registration

Ref document number: 6391302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees