JP2016082306A - 撮像装置、撮像システム及び撮像装置の駆動方法 - Google Patents

撮像装置、撮像システム及び撮像装置の駆動方法 Download PDF

Info

Publication number
JP2016082306A
JP2016082306A JP2014209293A JP2014209293A JP2016082306A JP 2016082306 A JP2016082306 A JP 2016082306A JP 2014209293 A JP2014209293 A JP 2014209293A JP 2014209293 A JP2014209293 A JP 2014209293A JP 2016082306 A JP2016082306 A JP 2016082306A
Authority
JP
Japan
Prior art keywords
transfer transistor
state
charge
transistor
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014209293A
Other languages
English (en)
Inventor
洋一郎 飯田
Yoichiro Iida
洋一郎 飯田
渡邉　高典
Takanori Watanabe
高典 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014209293A priority Critical patent/JP2016082306A/ja
Priority to US14/854,744 priority patent/US9596426B2/en
Publication of JP2016082306A publication Critical patent/JP2016082306A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals

Abstract

【課題】２つの光電変換部がアンプを共用する撮像装置においてノイズを低減する。【解決手段】撮像装置は、第１および第２の光電変換部と、電荷を保持する電荷保持部と、第１および第２の光電変換部の電荷を電荷保持部に転送するそれぞれ第１および第２の転送トランジスタと、電荷保持部の電荷に基づく信号を出力する増幅部とを有する第１の制御動作では、第１の転送トランジスタ及び第２の転送トランジスタの両方がオフの状態から、第２の転送トランジスタがオフの状態を維持し、第１の転送トランジスタがオンの状態になり、第２の制御動作では、第１の転送トランジスタ及び第２の転送トランジスタの両方がオンの状態になり、第１の制御動作の第１の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差は、第２の制御動作の第１の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差より小さい。【選択図】図４

Description

本発明は、撮像装置、撮像システム及び撮像装置の駆動方法に関する。
焦点検出と撮像の両方を行えるように構成された撮像装置が提案されている。特許文献１によれば、撮像装置の１つの画素は、第１の光電変換部と第２の光電変換部とを含んでいる。それぞれの光電変換部は、レンズの瞳とほぼ共役となるように配置される。焦点検出時には、複数の画素の第１の光電変換部及び第２の光電変換部の各々から独立して信号が読み出され、レンズの瞳の互いに異なる位置を透過した光束による２つの像が生成される。また、２つの光電変換部の信号を加算することにより、被写体の像を得ること（撮像）ができる。
また、特許文献１には、第１の光電変換部と第２の光電変換部とに対して１つの共通アンプを持つ構成の撮像装置が開示されている。このような撮像装置において、第１の光電変換部の電荷に対応する信号と、第１及び第２の光電変換部の各電荷の加算信号に対応する信号とを出力することが開示されている。
特開２０１３−１０６１９４号公報
第１の光電変換部の電荷に対応する信号を読み出す時には、２つの転送トランジスタのうちの一方だけをオンする。この時、フローティングディフュージョン部の電位の変化量が小さいため、転送トランジスタのチャネルに電荷が残る可能性がある。転送トランジスタのチャネルの電荷は、戻り電子の原因となり、ノイズが生じる可能性がある。
このような課題に鑑み、本発明は、ノイズを低減することを目的とする。
本発明の撮像装置は、光を電荷に変換する第１の光電変換部と、光を電荷に変換する第２の光電変換部と、電荷を保持する電荷保持部と、前記第１の光電変換部の電荷を前記電荷保持部に転送する第１の転送トランジスタと、前記第２の光電変換部の電荷を前記電荷保持部に転送する第２の転送トランジスタと、前記電荷保持部の電荷に基づく信号を出力する増幅部とを有し、第１の制御動作では、前記第１の転送トランジスタ及び前記第２の転送トランジスタの両方がオフの状態から、前記第２の転送トランジスタがオフの状態を維持し、前記第１の転送トランジスタがオンの状態になり、第２の制御動作では、前記第１の転送トランジスタ及び前記第２の転送トランジスタの両方がオンの状態になり、前記第１の制御動作の前記第１の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差は、前記第２の制御動作の前記第１の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差より小さいことを特徴とする。
ノイズを低減することが可能である。
撮像装置の等価回路を示す図である。 撮像装置の等価回路を示す図である。 撮像装置の平面構造を模式的に示す図である。 撮像装置の駆動タイミングを示す図である。 撮像装置の駆動タイミングを示す図である。 撮像装置のポテンシャルを模式的に示す図である。 撮像装置のポテンシャルを模式的に示す図である。 撮像装置の等価回路を示す図である。 撮像システムのブロック図である。
（第１の実施形態）
図１は、本発明の第１の実施形態による撮像装置の構成例を示す図である。撮像装置は、２次元行列状に配列された複数の画素部１００を有する。複数の画素部１００の各々は、画素１００Ａと、転送トランジスタ１０３Ａ，１０４Ａと、増幅部２０１と、リセットトランジスタ２０２と、選択トランジスタ２０３とを有する。画素１００Ａは、第１の光電変換部１０１Ａ及び第２の光電変換部１０２Ａを有する。光電変換部１０１Ａ及び１０２Ａは、例えばフォトダイオードであり、光を電荷に変換する。転送トランジスタ１０３Ａは、光電変換部１０１Ａの電荷をフローティングディフュージョン部（ＦＤ部）１１０に転送する。転送トランジスタ１０４Ａは、光電変換部１０２Ａの電荷をＦＤ部１１０に転送する。ＦＤ部１１０は、増幅部２０１の入力ノードに電気的に接続され、電荷を保持する。電荷保持部は、ＦＤ部１１０を含んで構成され、電荷を保持する。増幅部２０１は、ＦＤ部１１０の電荷に基づく信号を出力線２０７へ出力する。増幅部２０１には、ＭＯＳトランジスタを用いることができる。リセットトランジスタ２０２は、増幅部２０１の入力ノードにリセット電圧を供給する。選択トランジスタ２０３は、増幅部２０１と出力線２０７との間の電気的導通を制御する。出力線２０７には、電流源２０８が電気的に接続される。電流源２０８は、増幅部２０１にバイアス電流を供給し、増幅部２０１と電流源２０８とでソースフォロアを構成する。複数の出力線２０７は、それぞれ、複数の画素部１００の各列に共通に接続される。
第１の転送トランジスタ１０３Ａ、第２の転送トランジスタ１０４Ａ、リセットトランジスタ２０２、選択トランジスタ２０３のゲートには、それぞれ、駆動線２１１Ａ、駆動線２１２Ａ、駆動線２０９、駆動線２１０が接続される。それぞれのトランジスタのゲートには、垂直走査回路１１２からの駆動パルスが、行毎に順次もしくはランダムに供給される。垂直走査回路１１２は、制御部である。
複数の列回路１１３は、それぞれ、複数の出力線２０７からの信号を入力する。列回路１１３は、出力線２０７に直接もしくはスイッチを介して接続される。列回路１１３で処理された信号は、水平走査回路１１４により順次出力アンプ１１５に出力され、外部へ出力される。
列回路１１３の主たる動作は、出力線２０７の信号を入力容量１１６の容量値及びフィードバック容量１１７の容量値とで決まるゲインで反転増幅することである。また、列回路１１３は、仮想接地動作も可能であり、入力容量１１６を用いたクランプ動作によりＣＤＳ（相関２重サンプリング）動作を行なうことが可能である。
次に、列回路１１３の具体的な回路の一例を説明する。入力容量１１６の第１ノードが出力線２０７に電気的に接続され、入力容量１１６の第２ノードが演算増幅器１１９の反転入力ノードに電気的に接続される。フィードバック容量１１７の第１ノードは、演算増幅器１１９の反転入力ノード及び入力容量１１６の第２ノードに電気的に接続される。フィードバック容量１１７の第２ノードは、演算増幅器１１９の出力ノードに電気的に接続される。スイッチ１１８は、演算増幅器１１９の反転入力ノードと出力ノードとの間のフィードバック経路に、両者の電気的接続を制御するために設けられる。フィードバック容量１１７とスイッチ１１８とは並列に設けられる。
電源１２０は、基準電圧Ｖｒｅｆを演算増幅器１１９の非反転入力ノードに供給する。保持容量１２１〜１２４は、演算増幅器１１９からの出力を保持する容量である。スイッチ１２５〜１２８は、それぞれ、保持容量１２１〜１２４と演算増幅器１１９との間の電気経路に設けられ、演算増幅器１１９の出力ノードと、保持容量１２１〜１２４との電気的導通を制御する。スイッチ１２９〜１３２は、水平走査回路１１４からの信号を入力し、保持容量１２１〜１２４で保持された信号を水平出力線１３９又は１４０へ出力させる。出力アンプ１１５は、水平出力線１３９及び１４０に出力された信号の差分を外部へ出力する。
駆動パルスＰＣ０Ｒは、スイッチ１１８へ供給される。駆動パルスＰＴＮは、スイッチ１２６及び１２８へ供給される。駆動パルスＰＴＳＡは、スイッチ１２５へ供給される。駆動パルスＰＴＳ（Ａ＋Ｂ）は、スイッチ１２７へ供給される。
図２は、図１の撮像装置内の画素部１００の他の構成例を示す図である。図２の画素部１００は、図１の画素部１００に対して、画素１００Ｂ及び転送トランジスタ１０３Ｂ，１０４Ｂを追加したものである。複数の画素部１００の各々は、増幅部２０１を有する。複数の画素１００Ａ及び１００Ｂは、１つの増幅部２０１を共有する。図２において、図１と同様の機能を有する部分には同じ符号が付されている。符号の後に異なるアルファベットを付すことにより、対応する素子を示している。
図２の画素部１００は、第１の光電変換部１０１Ａ及び第２の光電変換部１０２Ａを含む第１の画素１００Ａと、第１の光電変換部１０１Ｂ及び第２の光電変換部１０２Ｂを含む第２の画素１００Ｂとを有する。第１の画素１００Ａに含まれる複数の光電変換部１０１Ａ、１０２Ａには、第１のマイクロレンズにより集光された光が入射する。第２の画素１００Ｂに含まれる複数の光電変換部１０１Ｂ、１０２Ｂには、第２のマイクロレンズにより集光された光が入射する。
転送トランジスタ１０３Ａは、光電変換部１０１Ａ及びＦＤ部１１０間に接続される。転送トランジスタ１０４Ａは、光電変換部１０２Ａ及びＦＤ部１１０間に接続される。転送トランジスタ１０３Ｂは、光電変換部１０１Ｂ及びＦＤ部１１０間に接続される。転送トランジスタ１０４Ｂは、光電変換部１０２Ｂ及びＦＤ部１１０間に接続される。転送トランジスタ１０３Ａ、１０４Ａ、１０３Ｂ、１０４Ｂに駆動パルスを供給する配線として、それぞれ、駆動線２１１Ａ、２１２Ａ、２１１Ｂ、２１２Ｂが配されている。
このような構成によれば、増幅部２０１、リセットトランジスタ２０２、選択トランジスタ２０３を、撮像用の複数の画素１００Ａ及び１００Ｂが共有することができる。これにより、１つの画素当たりのトランジスタ数を削減することが可能となる。その結果、光電変換部の面積を拡大させることができる。
次に、本実施形態の撮像装置の平面構造について説明する。図３は、図２に示される撮像装置の平面構造を模式的に示す図である。図３において、図２で示された素子に対応する部分には、図２と同じ符号が付されている。
撮像装置は、例えばシリコン基板などの半導体基板に形成される。半導体基板は、複数の活性領域を含む。第１の画素１００Ａに含まれる２つの光電変換部１０１Ａ、１０２Ａは、第１の活性領域３０１に配される。また、第２の画素１００Ｂに含まれる２つの光電変換部１０１Ｂ、１０２Ｂは、第１の活性領域３０１とは別の、第２の活性領域３０２に配される。第１の光電変換部１０１Ａは、信号電荷を蓄積するＮ型の第１の半導体領域を含んでいる。第２の光電変換部１０２Ａは、信号電荷を蓄積するＮ型の第２の半導体領域を含んでいる。平面視において、第１の半導体領域の面積と第２の半導体領域の面積とは互いに等しい事が好ましいが特に限定されない。
第１の光電変換部１０１Ａ及び第２の光電変換部１０２Ａは、レンズの瞳とほぼ共役となるように配置される。そして、２つの光電変換部１０１Ａ及び１０２Ａは、レンズの瞳の互いに異なる位置を透過した光束を受光する。この構成により、焦点検出が可能である。なお、焦点検出用の撮像装置は、複数の実施形態のうちの１つである。本発明の他の実施形態では、他の用途のために、２つの光電変換部から、単独の信号と、加算された信号とを読み出す動作が行われてもよい。
第１の活性領域３０１には、電荷を保持する第１のフローティングディフュージョン領域（ＦＤ領域）１０７Ａと、電荷を保持する第２のＦＤ領域１０８Ａとが配される。第１のＦＤ領域１０７Ａには、第１の光電変換部１０１Ａの電荷が転送される。第２のＦＤ領域１０８Ａには、第２の光電変換部１０２Ａの電荷が転送される。２つのＦＤ領域１０７Ａ及び１０８Ａは、コンタクトプラグと導電部材１０９Ａとによって相互に電気的に接続される。第１のＦＤ領域１０７Ａ、第２のＦＤ領域１０８Ａ、及び、導電部材１０９Ａは、ＦＤ部１１０を構成する。なお、符号２５０が付された図形がコンタクトプラグを示している。同様の図形は、全てコンタクトプラグである。ただし、図面を簡素化するため、他のコンタクトプラグの符号は省略している。
図３において、各トランジスタのゲート電極には、図２で示された対応する素子と同じ符号を付している。例えば、符号１０３Ａで示されるゲート電極は、図２の第１の転送トランジスタ１０３Ａのゲートを構成する。他のゲート電極についても同様である。
図３が示す通り、第１の転送トランジスタ１０３Ａのゲート電極が、平面視において、第１の光電変換部１０１ＡとＦＤ領域１０７Ａとの間に配される。また、第２の転送トランジスタ１０４Ａのゲート電極が、平面視において、第２の光電変換部１０２ＡとＦＤ領域１０８Ａとの間に配される。
増幅部２０１に用いられる増幅トランジスタ、リセットトランジスタ２０２、及び、選択トランジスタ２０３は、光電変換部が配された活性領域３０１、３０２とは別の、第３の活性領域３０３に配される。これらのトランジスタは、ソース領域又はドレイン領域を他のトランジスタと共有している。増幅部２０１に用いられる増幅トランジスタとリセットトランジスタ２０２とが共有するドレイン領域は、コンタクトプラグを介して、電源電圧を供給する導電部材２０６に電気的に接続されている。また、選択トランジスタ２０３のソース領域は、コンタクトプラグを介して、出力線２０７を構成する導電部材に電気的に接続されている。
また、ＦＤ部１１０は、コンタクトプラグを介して、増幅部２０１に用いられる増幅トランジスタのゲート電極に電気的に接続される。具体的には、２つのＦＤ領域１０７Ａ及び１０８Ａを相互に電気的に接続する導電部材１０９Ａが、コンタクトプラグを介して、増幅部２０１に用いられる増幅トランジスタのゲート電極に電気的に接続される。なお、第２の画素１００Ｂに対応するＦＤ領域１０７Ｂ及び１０８Ｂも、不図示の導電部材及びコンタクトプラグを介して、増幅部２０１に用いられる増幅トランジスタのゲート電極に電気的に接続される。
第１の転送トランジスタ１０３Ａのゲート電極は、コンタクトプラグを介して、図２の駆動線２１１Ａに対応する導電部材１０５Ａに電気的に接続されている。第２の転送トランジスタ１０４Ａのゲート電極は、コンタクトプラグを介して、図２の駆動線２１２Ａに対応する導電部材１０６Ａに電気的に接続されている。リセットトランジスタ２０２のゲート電極は、コンタクトプラグを介して、図２の駆動線２０９に対応する導電部材２０４に電気的に接続されている。選択トランジスタ２０３のゲート電極は、コンタクトプラグを介して、図２の駆動線２１０に対応する導電部材２０５に電気的に接続されている。
本実施形態では、導電部材１０５Ａ、１０６Ａ、１０９Ａ、１０５Ｂ、１０６Ｂ、１０９Ｂ、２０４、２０５が同じ配線層に配されている。もちろん、これらの導電部材のいずれかが、他の配線層に配されてもよい。また、図３に示されていない配線層に、出力線２０７、電源配線、グランド配線、遮光用配線などを構成する導電部材が含まれている。
図３に示す通り、第２の導電部材１０６Ａの所定の面への正射影の少なくとも一部が、第１の導電部材１０５Ａの当該所定の面への正射影と、ＦＤ部１１０に含まれる第１のＦＤ領域１０７Ａ又は第２のＦＤ領域１０８Ａの当該所定の面への正射影との間に位置する。所定の面は、例えば、半導体基板と当該半導体基板の上に配された絶縁膜との界面に平行な面である。
なお、変形例では、第１の導電部材１０５Ａの所定の面への正射影の少なくとも一部が、第２の導電部材１０６Ａの当該所定の面への正射影と、ＦＤ部１１０に含まれるＦＤ領域１０７Ａ又は１０８Ａの当該所定の面への正射影との間に位置する。つまり、図３において、第１の導電部材１０５Ａの位置と、第２の導電部材１０６Ａの位置とが入れ替わっている。
このような構造のため、第１の導電部材１０５ＡとＦＤ部１１０との間の容量成分が、第２の導電部材１０６ＡとＦＤ部１１０との間の容量成分より小さい。具体的に、この場合、第１の導電部材１０５ＡとＦＤ部１１０との間の容量成分は、第２の導電部材１０６ＡとＦＤ部１１０との間の容量成分の半分程度である。また、ＦＤ部１１０の全容量に対して、第１及び第２の導電部材１０５Ａ及び１０６Ａとの間の容量成分の合計は、約２０％である。なお、上述の数値はあくまでも一例であり、適宜変更されるものである。
本実施形態では、第１の光電変換部１０１Ａと、第１の転送トランジスタ１０３Ａのゲート電極と、第１のＦＤ領域１０７Ａとが、第１の転送トランジスタ１０３Ａのチャネル方向（図３での第１方向）に沿って並んでいる。そして、第２の光電変換部１０２Ａと、第２の転送トランジスタ１０４Ａのゲート電極と、第２のＦＤ領域１０８Ａとが、第２の転送トランジスタ１０４Ａのチャネル方向に沿って並んでいる。一方で、第１の導電部材１０５Ａ、及び、第２の導電部材１０６Ａのそれぞれが、これらのチャネル方向のそれぞれと交差する方向（図３での第２方向）に沿って延在している。このような配置により、転送トランジスタの駆動線を効率的に配置できるため、光電変換部の上の開口を大きくすることができる。その結果、本実施形態によれば、感度を向上させることができる。
また、本実施形態では、第１の転送トランジスタ１０３Ａのゲート電極の所定の面への正射影が、第１の導電部材１０５Ａ及び第２の導電部材１０６Ａの当該所定の面への正射影のそれぞれと、少なくとも部分的に重なる。そして、第２の転送トランジスタ１０４Ａのゲート電極の所定の面への正射影が、第１の導電部材１０５Ａ及び第２の導電部材１０６Ａの当該所定の面への正射影のそれぞれと、少なくとも部分的に重なる。このような配置により、転送トランジスタの駆動線を効率的に配置できるため、光電変換部の上の開口を大きくすることができる。その結果、本実施形態によれば、感度を向上させることができる。
図４は、本実施形態の撮像装置の駆動方法を示すタイミングチャートである。ここでは、図１に示された撮像装置の動作を説明する。いずれの駆動パルスについても、ハイレベルの時に対応するトランジスタがオンになり、ローレベルの時に対応するトランジスタがオフになる。
まず、時刻ｔ１において、駆動線２１１Ａに供給される駆動パルスＰＴＸＡ及び駆動線２１２Ａに供給される駆動パルスＰＴＸＢがハイレベルとなり、転送トランジスタ１０３Ａ及び１０４Ａがオンする。この時、駆動線２０９に供給される駆動パルスＰＲＥＳがハイレベルであるため、リセットトランジスタ２０２がオンし、第１の光電変換部１０１Ａ、及び、第２の光電変換部１０２Ａ、及びＦＤ部１１０がリセットされる。
次に、時刻ｔ２において、駆動パルスＰＴＸＡ及びＰＴＸＢがローレベルとなり、転送トランジスタ１０３Ａ及び１０４Ａがオンする。このタイミングで、第１の光電変換部１０１Ａ、及び、第２の光電変換部１０２Ａでの電荷蓄積期間が開始される。駆動パルスＰＲＥＳは、ハイレベルを維持しているため、増幅部２０１の入力ノードであるＦＤ部１１０のリセット動作は継続している。
次に、時刻ｔ３において、選択トランジスタ２０３の駆動線２１０に供給される駆動パルスＰＳＥＬがハイレベルとなり、選択トランジスタ２０３がオンする。これにより、ＦＤ部１１０の電圧、つまり、増幅部２０１の入力ノードの電圧に応じた信号が出力線２０７に出力される。
次に、時刻ｔ４において、リセットトランジスタ２０２の駆動線２０９に供給される駆動パルスＰＲＥＳがローレベルとなり、リセットトランジスタ２０２がオフし、増幅部２０１の入力ノードのリセット動作が解除される。この時、ＦＤ部１１０のリセットされた状態に基づく信号（リセットレベル信号）を増幅部２０１が出力線２０７へ出力する。出力線２０７へ出力されたリセットレベル信号は、列回路１１３に入力される。この時、列回路１１３において、演算増幅器１１９は仮想接地状態となっている。具体的には、駆動パルスＰＣ０Ｒがハイレベルとなり、スイッチ１１８がオン状態である。演算増幅器１１９は、基準電圧Ｖｒｅｆの出力をバッファする状態であり、この状態でリセットレベル信号が入力容量１１６に供給される。
次に、時刻ｔ５において、駆動パルスＰＣ０Ｒがローレベルになり、スイッチ１１８がオフになる。次に、時刻ｔ６において、駆動パルスＰＴＮがローレベルからハイレベルになり、スイッチ１２６及び１２８がオンする。次に、時刻ｔ７では、駆動パルスＰＴＮがハイレベルからローレベルになり、スイッチ１２６及び１２８がオフする。この動作により、演算増幅器１１９の出力の略Ｖｒｅｆの電圧が、リセットレベル信号として、保持容量１２２及び１２４に保持される。次に、時刻ｔ８において、駆動パルスＰＴＸＡがハイレベルとなり、時刻ｔ９において、駆動パルスＰＴＸＡがローレベルになる。この動作により、転送トランジスタ１０３Ａがオンし、光電変換部１０１Ａの電荷がＦＤ部１１０へ転送される。これにより、第１の光電変換部１０１Ａで生じた電荷に基づく第１の信号が、増幅部２０１及び出力線２０７を介して、列回路１１３へ供給される。第１の信号は、焦点検出に用いることができる。
なお、時刻ｔ８から時刻ｔ９までの間は、駆動パルスＰＴＸＢはローレベルなので、第２の転送トランジスタ１０４Ａはオフに維持される。つまり、時刻ｔ８〜ｔ９の第１の制御動作では、第１及び第２の転送トランジスタ１０３Ａ及び１０４Ａの両方がオフの状態から、第２の転送トランジスタ１０４Ａがオフの状態を維持し、第１の転送トランジスタ１０３Ａがオンの状態になる。
列回路１１３では、入力容量１１６の容量値Ｃ０、フィードバック容量１１７の容量値Ｃｆの比率で電圧変化に反転ゲインが掛け合された値が出力される。具体的には、出力線２０７の電圧変化をΔＶａ（負）とすると、演算増幅器１１９の出力電圧Ｖ（Ａ）は、次式（１）で表される。
Ｖ（Ａ）＝Ｖｒｅｆ＋ΔＶａ×（−Ｃ０／Ｃｆ） ・・・（１）
次に、時刻ｔ１０において、駆動パルスＰＴＳＡがローレベルからハイレベルになり、スイッチ１２５がオンする。次に、時刻ｔ１１において、駆動パルスＰＴＳＡがハイレベルからローレベルになり、スイッチ１２５がオフする。この動作により、演算増幅器１１９の出力Ｖ（Ａ）が、保持容量１２１に保持される。保持容量１２１に保持された信号が、第１の光電変換部１０１Ａからの焦点検出用の第１の信号である。
次に、時刻ｔ１２において、駆動パルスＰＴＸＡがハイレベルになり、駆動パルスＰＴＸＡのハイレベル期間の少なくとも一部の期間で駆動パルスＰＴＸＢがハイレベルになる。これにより、第１の転送トランジスタ１０３Ａ及び第２の転送トランジスタ１０４Ａの両方がオンの状態になる。この動作により、光電変換部１０１Ａと１０２Ａの双方の電荷を同時にＦＤ部１１０へ転送することができる。なお、駆動パルスＰＴＸＡと駆動パルスＰＴＸＢとを、同時にローレベルからハイレベルへ遷移させてもよい。あるいは、駆動パルスＰＴＸＡを、駆動パルスＰＴＸＢよりも先に、ローレベルからハイレベルへ遷移させてもよい。あるいは、駆動パルスＰＴＸＡを、駆動パルスＰＴＸＢよりも後に、ローレベルからハイレベルへ遷移させてもよい。次に、時刻ｔ１３では、駆動パルスＰＴＸＡ及びＰＴＸＢがローレベルになり、転送トランジスタ１０３Ａ及び１０４Ａがオフする。時刻ｔ１２〜ｔ１３の第２の制御動作では、第１の転送トランジスタ１０３Ａ及び第２の転送トランジスタ１０４Ａの両方がオフの状態から、第１の転送トランジスタ１０３Ａ及び第２の転送トランジスタ１０４Ａの両方がオンの状態になる。
ここで、時刻ｔ８から時刻ｔ９までの転送トランジスタ１０３Ａの駆動パルスＰＴＸＡのハイレベルの電圧は、時刻ｔ１２から時刻ｔ１３までの転送トランジスタ１０３Ａ及び１０４Ａの駆動パルスＰＴＸＡ及びＰＴＸＢのハイレベルの電圧よりも低い。このことより、転送トランジスタ１０３Ａのゲート電極には、ローレベル、時刻ｔ８〜ｔ９の第１の制御動作におけるハイレベル、時刻ｔ１２〜ｔ１３の第２の制御動作におけるハイレベルの、３つの電位が印加されることになる。
図４において上記の３つのレベルを比較すると、下記の点が明らかである。すなわち、第１の制御動作の第１の転送トランジスタ１０３Ａのオンの状態の制御電圧とオフの状態の制御電圧との差は、第２の制御動作の第１の転送トランジスタ１０３Ａのオンの状態の制御電圧とオフの状態の制御電圧との差より小さい。
まず、第１の転送トランジスタ１０３Ａがｎチャネル電界効果トランジスタである場合を説明する。その場合、図４に示すように、時刻ｔ８〜ｔ９の第１の制御動作の第１の転送トランジスタ１０３Ａのオンの状態のゲート電圧ＰＴＸＡは、時刻ｔ１２〜ｔ１３の第２の制御動作の第１の転送トランジスタ１０３Ａのオンの状態のゲート電圧ＰＴＸＡより低い。
次に、第１の転送トランジスタ１０３Ａがｐチャネル電界効果トランジスタである場合を説明する。その場合、時刻ｔ８〜ｔ９の第１の制御動作の第１の転送トランジスタ１０３Ａのオンの状態のゲート電圧は、時刻ｔ１２〜ｔ１３の第２の制御動作の第１の転送トランジスタ１０３Ａのオンの状態のゲート電圧より高い。
時刻ｔ１２から時刻ｔ１３までの動作により、出力線２０７に画像形成用の信号を生じさせることができる。出力線２０７の画像形成用の信号は、列回路１１３へ供給される。出力線２０７の電圧変化をΔＶａ＋ｂ（負）とすると、演算増幅器１１９の出力電圧Ｖ（Ａ＋Ｂ）は、次式（２）で表される。
Ｖ（Ａ＋Ｂ）＝Ｖｒｅｆ＋（ΔＶａ＋ｂ）×（−Ｃ０／Ｃｆ） ・・・（２）
次に、時刻ｔ１４において、駆動パルスＰＴＳ（Ａ＋Ｂ）がローレベルからハイレベルになり、スイッチ１２７がオンする。次に、時刻ｔ１５において、駆動パルスＰＴＳ（Ａ＋Ｂ）がハイレベルからローレベルになり、スイッチ１２７がオフする。この動作により、演算増幅器１１９の出力ノードの電圧Ｖ（Ａ＋Ｂ）が保持容量１２３に保持される。保持容量１２３に保持された信号が、画像形成用の信号である。
次に、時刻ｔ１６では、駆動パルスＰＲＥＳがハイレベルになる。これにより、リセットトランジスタ２０２がオンし、ＦＤ部１１０の電圧をリセットする。
次に、時刻ｔ１７以降では、水平走査回路１１４が出力するパルスＰＨに同期して、スイッチ１２９〜１３２が順次導通する。これにより、保持容量１２１〜１２４に保持された信号は、順次、水平出力線１３９及び１４０に読み出される。具体的には、まず、保持容量１２１の信号は水平出力線１３９に読み出され、保持容量１２２の信号は水平出力線１４０に読み出される。その後、保持容量１２３の信号は水平出力線１３９に読み出され、保持容量１２４の信号は水平出力線１４０に読み出される。
次式（３）で表される保持容量１２３の電圧Ｖ（Ａ＋Ｂ）と保持容量１２４の電圧Ｖｒｅｆとの電圧差に基づいて、１画素１００Ａに相当する画像形成用の信号が得られる。
Ｖ（Ａ＋Ｂ）−Ｖｒｅｆ＝ΔＶａ＋ｂ×（−Ｃ０／Ｃｆ） ・・・（３）
また、次式（４）で表される保持容量１２１の電圧Ｖ（Ａ）と保持容量１２２の電圧Ｖｒｅｆとの電圧差に基づいて、第１の光電変換部１０１Ａのみの信号を得ることができる。
Ｖ（Ａ）−Ｖｒｅｆ＝ΔＶａ×（−Ｃ０／Ｃｆ） ・・・（４）
さらに、次式（５）で表される保持容量１２１の電圧Ｖ（Ａ）と保持容量１２３の電圧Ｖ（Ａ＋Ｂ）との電圧差に基づいて、第２の光電変換部１０２Ａのみの信号を得ることができる。
Ｖ（Ａ＋Ｂ）−Ｖ（Ａ）＝（ΔＶａ＋ｂ−ΔＶａ）×（−Ｃ０／Ｃｆ） ・・・（５）
上記演算は、撮像装置内で行うこともできるし、撮像装置から出力された後に信号処理部で行うこともできる。ただし、第１の光電変換部１０１Ａのみの信号、及び２つの光電変換部１０１Ａ及び１０２Ａの加算後の信号は、撮像装置内で得られる。
本実施形態によれば、水平出力線１３９及び１４０の後段に差分処理を行なうことが可能な出力アンプ１１５を有しているため、保持容量１２１及び１２２に保持された信号の差分を撮像装置外部に出力することができる。更に、保持容量１２３及び１２４に保持された信号の差分を撮像装置外部に出力することができる。これにより、水平出力線１３９及び１４０において生じるノイズを低減することができる。なお、出力アンプ１１５は、必ずしも差分出力を得る構成である必要はなく、単なるバッファ段でもよい。
また、図４に示された駆動方法では、第１の制御動作によってＦＤ部１１０に転送された信号電荷の少なくとも一部が、当該ＦＤ部１１０に保持された状態で第２の制御動作が行われる。具体的には、光電変換部１０１Ａの電荷をＦＤ部１１０に転送してから、光電変換部１０１Ａ及び１０２Ａの双方の電荷を並行してＦＤ部１１０へ転送するまでの間、ＦＤ部１１０の電圧、つまり、増幅部２０１の入力ノードの電圧はリセットされない。つまり、第１の転送トランジスタ１０３Ａがオンしてから第１及び第２の転送トランジスタ１０３Ａ及び１０４Ａの両方がオンするまでの間は、リセットトランジスタ２０２がオフに維持される。
変形例として、例えば、時刻ｔ１１から時刻ｔ１２までの間に、リセットトランジスタ２０２がオンしてもよい。リセットトランジスタ２０２は、時刻ｔ８〜ｔ９の第１の制御動作と時刻ｔ１２〜ｔ１３の第２の制御動作との間にＦＤ部１１０の電荷に基づく電圧をリセットすることができる。このような変形例では、第１の光電変換部１０１Ａからの焦点検出用の第１の信号と、第２の光電変換部１０２Ａからの焦点検出用の第２の信号が個別に得られる。２つの焦点検出用の信号を加算することで、画像形成用の信号を得ることができる。
以上では、図１に示された撮像装置の動作について説明した。図２で示された撮像装置の動作についても、図４で示される駆動タイミングと同様な読み出しを行う。図２に示された撮像装置では、光電変換部１０１Ａ及び１０２Ａからの信号と、光電変換部１０１Ｂ及び１０２Ｂからの信号とを、異なる行の信号として読み出すことができる。
具体的には、第１の画素１００Ａでは、光電変換部１０１Ａの信号を読み出した後に、光電変換部１０１Ａ及び１０２Ａの電荷をＦＤ部１１０で加算する。これにより、焦点検出量の信号と撮像用の信号の両者を生じさせることができる。続いて、第２の画素１００Ｂでは、光電変換部１０１Ｂの信号を読み出した後に、光電変換部１０１Ｂ及び１０２Ｂの電荷をＦＤ部１１０で加算する。これにより、焦点検出量の信号と撮像用の信号の両者を生じさせることができる。
また、図２で示された撮像装置では、異なる２つの画素１００Ａ及び１００Ｂが増幅部２０１を共有している。したがって、光電変換部１０１Ａ及び１０１Ｂの電荷をＦＤ部１１０で加算し、光電変換部１０２Ａ及び１０２Ｂの信号をＦＤ部１１０で加算することもできる。
２つの画素１００Ａ及び１００Ｂの信号を加算して読み出す場合の、駆動タイミングの例を図５に示す。ここで、転送トランジスタ１０３Ａに供給される駆動パルスをＰＴＸＡ（１０３Ａ）とし、転送トランジスタ１０４Ａに供給される駆動パルスをＰＴＸＢ（１０４Ａ）とする。更に、転送トランジスタ１０３Ｂに供給される駆動パルスをＰＴＸＡ（１０３Ｂ）とし、転送トランジスタ１０４Ｂに供給される駆動パルスをＰＴＸＢ（１０４Ｂ）とする。以下、図５が図４と異なる点を説明する。
時刻ｔ８において、駆動パルスＰＴＸＡ（１０３Ａ）及びＰＴＸＡ（１０３Ｂ）がローレベルからハイレベルになる。その後、時刻ｔ９において、駆動パルスＰＴＸＡ（１０３Ａ）及びＰＴＸＡ（１０３Ｂ）がハイレベルからローレベルになる。この動作により、転送トランジスタ１０３Ａ及び１０３Ｂがオンし、異なる画素１００Ａ及び１００Ｂに含まれる光電変換部１０１Ａ及び１０１Ｂの電荷がＦＤ部１１０で加算される。この信号は、焦点検出用の信号として用いられる。
そして、時刻ｔ１２において、駆動パルスＰＴＸＡ（１０３Ａ）、ＰＴＸＢ（１０４Ａ）、ＰＴＸＡ（１０３Ｂ）及びＰＴＸＢ（１０４Ｂ）がローレベルからハイレベルになる。その後、時刻ｔ１３において、駆動パルスＰＴＸＡ（１０３Ａ）、ＰＴＸＢ（１０４Ａ）、ＰＴＸＡ（１０３Ｂ）及びＰＴＸＢ（１０４Ｂ）がハイレベルからローレベルになる。この動作により、転送トランジスタ１０３Ａ、１０４Ａ、１０３Ｂ及び１０４Ｂがオンし、異なる画素１００Ａ及び１００Ｂに含まれる全ての光電変換部１０１Ａ、１０２Ａ、１０１Ｂ及び１０２Ｂの電荷がＦＤ部１１０で加算される。この信号は、撮像用の信号として用いられる。
時刻ｔ８〜ｔ９の駆動パルスＰＴＸＡ（１０３Ａ）及びＰＴＸＡ（１０３Ｂ）のハイレベルの電圧は、時刻ｔ１２〜ｔ１３の駆動パルスＰＴＸＡ（１０３Ａ）、ＰＴＸＢ（１０４Ａ）、ＰＴＸＡ（１０３Ｂ）及びＰＴＸＢ（１０４Ｂ）のハイレベルの電圧よりも低い。
本動作により、焦点検出用の信号は、異なる画素１００Ａ及び１００Ｂに含まれる複数の光電変換部１０１Ａ及び１０１Ｂの電荷を加算して得られる。そのため、Ｓ／Ｎを向上させることができる。その結果、精度の高い焦点検出が可能となる。
図６（ａ）、（ｂ）及び図７（ａ）、（ｂ）は、撮像装置の画素部１００のポテンシャルを模式的に示している。縦軸が信号電荷にとってのポテンシャルの高さを表している。本実施形態では、信号電荷が電子であるため、縦軸は下の方が高い電圧を表す。横軸は、半導体基板における位置を表している。図６（ａ）及び（ｂ）は、比較例として、第１の制御動作における、第１の転送トランジスタ１０３Ａに印加する電圧と、第２の制御動作における、第１及び第２の転送トランジスタ１０３Ａ及び１０４Ａのゲートに印加する電圧が等しい場合のポテンシャルを示す。図７（ａ）及び（ｂ）は、本実施形態のポテンシャルを示している。
図６（ａ）は、転送トランジスタ１０３Ａのゲート電極にハイレベルの駆動パルスＰＴＸＡ（１０３Ａ）が供給された時のポテンシャルを示している。図６（ｂ）は、転送トランジスタ１０３Ａのゲート電極に供給される駆動パルスＰＴＸＡがハイレベルからローレベルに変化した後のポテンシャルを示している。
また、図６（ａ）及び（ｂ）の左側の図は、第１の制御動作での図３における直線Ａ１−Ａ２に沿った断面のポテンシャルを示している。具体的には、光電変換部１０１Ａ、第１の転送トランジスタ１０３Ａのゲート電極の下の半導体領域、及び、ＦＤ領域１０７Ａのポテンシャルが示されている。図６（ａ）の左側の図は、第１の転送トランジスタ１０３Ａがオンし、第２の転送トランジスタ１０４Ａがオフした状態を示している。
図６（ａ）及び（ｂ）の右側の図は、第２の制御動作での、図３における直線Ａ１−Ａ２に沿った断面のポテンシャルを示している。具体的には、光電変換部１０１Ａ、第１の転送トランジスタ１０３Ａのゲート電極の下の半導体領域、及び、ＦＤ領域１０７Ａのポテンシャルが示されている。図６（ａ）の右側の図は、第１の転送トランジスタ１０３Ａ、及び、第２の転送トランジスタ１０４Ａの両方がオンの状態を示している。
ここで、転送トランジスタ１０３Ａのゲートの電圧がローレベルからハイレベルに変化すると、転送トランジスタ１０３Ａのゲート電極とＦＤ部１１０との容量結合により、ＦＤ部１１０のポテンシャルが変化する。図６（ａ）において、第１の制御動作でのＦＤ領域１０７Ａのポテンシャルと、第２の制御動作でのＦＤ領域１０７Ａのポテンシャルとを比較すると、第１の制御動作でのＦＤ領域１０７Ａのポテンシャルの方がΔＶ１だけ高い。なぜならば、転送トランジスタ１０３Ａのゲート電極とＦＤ部１１０との容量結合より、２つの転送トランジスタ１０３Ａ及び１０４Ａのゲート電極とＦＤ部１１０との容量結合の方が大きいためである。つまり、２つの転送トランジスタ１０３Ａ及び１０４Ａの両方がオンの状態になる場合、一方の転送トランジスタ１０３Ａだけがオンの状態になる場合に比べて、ＦＤ部１１０のポテンシャルが下がる。
転送トランジスタ１０３Ａのゲート電圧のハイレベルにおけるＦＤ領域１０７Ａのポテンシャルと、転送トランジスタ１０３Ａとのポテンシャルの差は、第１の制御動作の場合の方が、第２の制御動作の場合よりも小さい。つまり、転送トランジスタ１０３Ａのゲート電圧がハイレベルにおいて、ＦＤ領域１０７Ａで保持できる電荷量は、第１の制御動作の場合の方が少なくなるため、図６（ａ）の左側のように、転送トランジスタ１０３Ａの領域にも電荷が存在しやすくなる。この場合、第１の制御動作の転送トランジスタ１０３Ａのゲート電極の電圧が、ハイレベルからローレベルに変化すると、図６（ｂ）の左側のように、光電変換部１０１Ａの領域に電荷が戻ることがある。
第２の制御動作の場合は、転送トランジスタ１０３Ａのゲート電極とＦＤ部１１０との容量結合が、第１の制御動作の場合よりも大きいため、第１の制御動作の場合よりも、光電変換部１０１Ａへ電荷が戻る可能性は低くなる。
これに対して、図７（ａ）に示すように、本実施形態では、第１の制御動作における転送トランジスタ１０３Ａのゲート電圧のハイレベルが、第２の制御動作における転送トランジスタ１０３Ａのゲート電圧がハイレベルよりも、ΔＶ２だけ低い。そのため、第１の制御動作においても、ＦＤ領域１０７Ａのポテンシャルと、転送トランジスタ１０３Ａのポテンシャルの差を大きくできる。図７（ｂ）に示すように、第２の制御動作においてだけでなく、第１の制御動作においても、転送トランジスタ１０３Ａのゲート電極がハイレベルからローレベルに変化する際、光電変換部１０１Ａに戻る電荷量を低減する、あるいは、ゼロにすることができる。
なお、ΔＶ２は、第１の制御動作における転送トランジスタ１０３Ａのゲート電極のハイレベルと、第２の制御動作における転送トランジスタ１０３Ａのゲート電極のハイレベルの差である。ΔＶ２を、図６（ａ）に示すＦＤ領域１０７Ａのポテンシャル差ΔＶ１に近くもしくは同等となるように、第１の制御動作における転送トランジスタ１０３Ａのハイレベルを設定する。このようにすることで、ＦＤ領域１０７Ａに保持できる電荷量が、第１の制御動作と、第２の制御動作で等しくさせることができ、精度の高い焦点検出が可能となる。
以上のように、撮像装置に含まれる画素１００Ａは、第１の光電変換部１０１Ａ、第２の光電変換部１０２Ａ、第１の転送トランジスタ１０３Ａ、第２の転送トランジスタ１０４Ａ、及び、電荷保持部を含む。ここでは、電荷保持部は、増幅部２０１の入力ノードに電気的に接続されたＦＤ部１１０を含む。第１の転送トランジスタ１０３Ａは、第１の光電変換部１０１Ａで生じた電荷をＦＤ部１１０へ転送する。第２の転送トランジスタ１０４Ａは、第２の光電変換部１０２Ａで生じた電荷をＦＤ部１１０へ転送する。なお、図３において、第１の光電変換部１０１Ａ、第２の光電変換部１０２Ａ、第１の転送トランジスタ１０３Ａのゲート電極、第２の転送トランジスタ１０４Ａのゲート電極が例示されている。また、図３において、ＦＤ部１１０を構成するＦＤ領域１０７Ａ、１０８Ａ、及び、それらを相互に電気的に接続する導電部材１０９Ａが、例示されている。
このような構成において、まず、第１の光電変換部１０１Ａの電荷をＦＤ部１１０に転送する。その後、第１及び第２の光電変換部１０１Ａ及び１０２Ａにそれぞれ対応する２つの転送トランジスタ１０３Ａ及び１０４Ａの両方をオンの状態にする。なお、２つの転送トランジスタ１０３Ａ及び１０４Ａの両方をオンの状態にするとは、２つの転送トランジスタ１０３Ａ及び１０４Ａの両方がオンになっている期間が存在することを意味する。２つの転送トランジスタ１０３Ａ及び１０４Ａがオフからオンに遷移するタイミングは、必ずしも同時でなくてよい。また、２つの転送トランジスタ１０３Ａ及び１０４Ａがオンからオフに遷移するタイミングは、必ずしも同時でなくてよい。同様に、２つの転送トランジスタ１０３Ａ及び１０４Ａの両方をオフの状態にするとは、２つの転送トランジスタ１０３Ａ及び１０４Ａの両方がオフの状態になっている期間が存在することを意味する。
具体的には、撮像装置は、転送トランジスタ１０３Ａ及び１０４Ａをオン又はオフに制御する制御部１１２を有している。制御部１１２は、第１及び第２の転送トランジスタ１０３Ａ及び１０４Ａの両方がオフの状態から、第２の転送トランジスタ１０４Ａをオフにしたまま、第１の転送トランジスタ１０３Ａをオンの状態にする第１の制御動作を行う。これにより、第１の光電変換部１０１Ａで生じた電荷をＦＤ部１１０へ転送する。その後、制御部１１２は、第１及び第２の転送トランジスタ１０３Ａ及び１０４Ａの両方をオンの状態にする第２の制御動作を行う。
制御部１１２及び１１４等は、例えば、シフトレジスタやデコーダなどの回路で構成される。この場合、制御動作とは、各転送トランジスタ１０３Ａ及び１０４Ａをオン又はオフにするような駆動パルスを出力することである。この他にも、制御部には、転送トランジスタ１０３Ａ及び１０４Ａを制御し得る種々の回路が用いられる。
本実施形態においては、第１の制御動作を行う場合の第１の転送トランジスタ１０３Ａのゲートに印加する電圧は、第２の制御動作を行う場合の第１及び第２の転送トランジスタ１０３Ａ及び１０４Ａのゲートに印加する電圧よりも低い。時刻ｔ１２〜ｔ１３の第２の制御動作は、時刻ｔ８〜ｔ９の第１の制御動作によって転送された電荷の少なくとも一部がＦＤ部１１０に保持されている状態で行われてもよい。このような制御により、２つの光電変換部１０１Ａ及び１０２Ａのうちの一方の電荷に基づく第１の信号を読み出し、その後、２つの光電変換部１０１Ａ及び１０２Ａの電荷の総和に基づく加算信号を読み出すことができる。また、先に読み出された第１の信号と、加算信号との差分処理を行うことで、他方の光電変換部の電荷に基づく第２の信号を得ることができる。
なお、リセットトランジスタ２０２は、第１の制御動作と第２の制御動作との間に、ＦＤ部１１０の電圧をリセットすることもできる。このような制御により、一方の光電変換部の電荷に基づく第１の信号と、他方の光電変換部の電荷に基づく第２の信号を、それぞれ単独で読み出すことができる。
以上の説明した本実施形態の効果について説明する。低照度条件下において、第１の制御動作を行う場合の第１の転送トランジスタ１０３Ａのゲートに印加する電圧が、第２の制御動作を行う場合の第１及び第２の転送トランジスタ１０３Ａ及び１０４Ａのゲートに印加する電圧よりも低い。その場合、第１の制御動作における、転送トランジスタ１０４Ａのオフ時の光電変換部１０１Ａへ戻る電荷を少なくする、あるいは、ゼロにすることができる。
（第２の実施形態）
図８は、本発明の第２の実施形態による撮像装置内の画素部１００の構成例を示す回路図である。図１では、複数の光電変換部１０１Ａ及び１０２Ａで画素１００Ａを構成しているが、図８では、１つの光電変換部１０１Ａで画素１００Ａを構成している。以下、本実施形態が第１の実施形態と異なる点を説明する。
第１の画素１００Ａは、光を電荷に変換する第１の光電変換部１０１Ａを有する。第１のＦＤ部１１０Ａは、電荷を保持する第１の電荷保持部である。第１の転送トランジスタ１０３Ａは、第１の光電変換部１０１Ａ及び第１のＦＤ部１１０Ａ間に接続され、第１の光電変換部１０１Ａの電荷を第１のＦＤ部１１０Ａに転送する。駆動線２１１Ａは、第１の転送トランジスタ１０３Ａのゲートに接続される。第１のリセットトランジスタ２０２Ａは、第１のＦＤ部１１０Ａに接続される。駆動線２０９Ａは、第１のリセットトランジスタ２０２Ａのゲートに接続される。第１のＦＤ部１１０Ａは、第１の増幅部２０１Ａのゲートに接続される。第１の増幅部２０１Ａは、第１のＦＤ部１１０Ａの電荷に基づく信号を出力する。第１の選択トランジスタ２０３Ａは、第１の増幅部２０１Ａ及び出力線２０７間に接続される。駆動線２１０Ａは、第１の選択トランジスタ２０３Ａのゲートに接続される。
第２の画素１００Ｂは、光を電荷に変換する第２の光電変換部１０１Ｂを有する。第２のＦＤ部１１０Ｂは、電荷を保持する第２の電荷保持部である。第２の転送トランジスタ１０３Ｂは、第２の光電変換部１０１Ｂ及び第２のＦＤ部１１０Ｂ間に接続され、第２の光電変換部１０１Ｂの電荷を第２のＦＤ部１１０Ｂに転送する。駆動線２１１Ｂは、第２の転送トランジスタ１０３Ｂのゲートに接続される。第２のリセットトランジスタ２０２Ｂは、第２のＦＤ部１１０Ｂに接続される。駆動線２０９Ｂは、第２のリセットトランジスタ２０２Ｂのゲートに接続される。第２のＦＤ部１１０Ｂは、第２の増幅部２０１Ｂのゲートに接続される。第２の増幅部２０１Ｂは、第２のＦＤ部１１０Ｂの電荷に基づく信号を出力する。第２の選択トランジスタ２０３Ｂは、第２の増幅部２０１Ｂ及び出力線２０７間に接続される。駆動線２１０Ｂは、第２の選択トランジスタ２０３Ｂのゲートに接続される。
加算トランジスタ４０１は、ＦＤ部１１０Ａ及び１１０Ｂを電気的に接続する。図８において、図１と同様の機能を有する部分には、同じ符号が付されている。符号の後に異なるアルファベットを付すことにより、対応する素子を示している。
撮像装置は、光電変換部１０１Ａを含む第１の画素１００Ａと、光電変換部１０１Ｂを含む第２の画素１００Ｂとを有する。第１の画素１００Ａに含まれる光電変換部１０１Ａには第１のマイクロレンズにより集光された光が入射する。第２の画素１００Ｂに含まれる光電変換部１０１Ｂには、第２のマイクロレンズにより集光された光が入射する。
それぞれの光電変換部１０１Ａ及び１０１Ｂに対応して、転送トランジスタ１０３Ａ及び１０３Ｂが配される。転送トランジスタ１０３Ａ及び１０３Ｂに駆動パルスを供給する配線として、駆動線２１１Ａ及び２１１Ｂが配されている。また、ＦＤ部１１０Ａと１１０Ｂを電気的に接続する加算トランジスタ４０１が配されている。加算トランジスタ４０１に駆動パルスを供給する配線として、駆動線２１２が配されている。画素１００Ａと１００Ｂは、互いに隣接していてもよいが、互いに隣接していなくてもよい。
このような構成によれば、加算トランジスタ４０１を用いることで、異なる画素１００Ａ及び１００Ｂに含まれる複数の光電変換部１０１Ａ及び１０１Ｂの電荷を加算して得ることができる。そのため、Ｓ／Ｎを向上させることができる。
図８に示された撮像装置において、加算トランジスタ４０１を用いて、ＦＤ部１１０Ａと１１０Ｂを電気的に接続する場合を、加算モード、電気的に接続しない場合を、非加算モードとする。加算モードは加算トランジスタ４０１がオンの状態であり、非加算モードは加算トランジスタ４０１がオフの状態である。
加算モードでは、第１の転送トランジスタ１０３Ａ及び第２の転送トランジスタ１０３Ｂの両方がオンの状態になる。加算モードでは、第１の画素１００Ａにて、光電変換部１０１Ａの信号を読み出し、第２の画素１００Ｂにて、光電変換部１０１Ｂの信号を読み出し、加算トランジスタ４０１をオンすることで、光電変換部１０１Ａと１０１Ｂの信号を加算することができる。
非加算モードでは、加算トランジスタ４０１がオフになり、光電変換部１０１Ａからの信号と、光電変換部１０１Ｂからの信号とを、異なる行の信号として読み出すことができる。
なお、加算モードの駆動において、転送トランジスタ１０３Ａのゲート電極のハイレベル期間の少なくとも一部の期間で、転送トランジスタ１０３Ｂのゲート電極のハイレベル期間とする。これにより、転送トランジスタ１０３Ａ及び転送トランジスタ１０３Ｂの両方がオン状態になる。
ここで、非加算モードにおける転送トランジスタ１０３Ａ及び１０３Ｂのゲート電極に印加するハイレベルの電圧は、加算モードにおける転送トランジスタ１０３Ａ及び１０３Ｂのゲート電極に印加するハイレベルの電圧よりも、低くさせる。これにより、転送トランジスタ１０３Ａ及び１０３Ｂのゲート電極には、ローレベル、非加算モードにおけるハイレベル、加算モードにおけるハイレベルの、３つの電位が印加されることになる。
非加算モードの第１の転送トランジスタ１０３Ａのオンの状態の制御電圧とオフの状態の制御電圧との差は、加算モードにおける第１の転送トランジスタ１０３Ａのオンの状態の制御電圧とオフの状態の制御電圧との差より小さい。また、非加算モードの第１の転送トランジスタ１０３Ａのオンの状態の制御電圧とオフの状態の制御電圧との差は、加算モードにおける第２の転送トランジスタ１０３Ｂのオンの状態の制御電圧とオフの状態の制御電圧との差より小さい。
また、非加算モードにおける第２の転送トランジスタ１０３Ｂのオンの状態の制御電圧とオフの状態の制御電圧との差は、加算モードにおける第１の転送トランジスタ１０３Ａのオンの状態の制御電圧とオフの状態の制御電圧との差より小さい。また、非加算モードにおける第２の転送トランジスタ１０３Ｂのオンの状態の制御電圧とオフの状態の制御電圧との差は、加算モードにおける第２の転送トランジスタ１０３Ｂのオンの状態の制御電圧とオフの状態の制御電圧との差より小さい。
このような構成により、非加算モードでは、図７（ａ）及び（ｂ）の左側に示すポテンシャルとなり、加算モードでは、図７（ａ）及び（ｂ）の右側に示すポテンシャルとなる。転送トランジスタ１０３Ａ及び１０３Ｂのゲート電極がハイレベルからローレベルに変化する際、光電変換部１０１Ａ及び１０１Ｂに戻る電荷量を低減する、あるいは、ゼロにすることができる。
（第３の実施形態）
図９は、本発明の第３の実施形態による撮像システムの構成例を示す図である。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。図９には、撮像システムの例としてデジタルスチルカメラの構成を示す。
１００１はレンズ１００２の保護のためのバリア、１００２は被写体の光学像を撮像装置１００４に結像させるレンズ、１００３はレンズ１００２を通った光量を可変するための絞りである。１００４は上述の各実施形態で説明した撮像装置であって、レンズ１００２により結像された光学像を画像データに変換する。ここで、撮像装置１００４の半導体基板にはアナログデジタル変換部が形成されているものとする。１００７は撮像装置１００４より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。信号処理部１００７は、撮像装置１００４からの信号を処理する。１００８は撮像装置１００４及び信号処理部１００７に、各種タイミング信号を出力するタイミング発生部、１００９はデジタルスチルカメラ全体を制御する全体制御・演算部である。１０１０は画像データを一時的に記憶する為のフレームメモリ部、１０１１は記録媒体に記録又は読み出しを行うためのインターフェース部、１０１２は撮像データの記録又は読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。１０１３は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された撮像信号を処理する信号処理部１００７とを有すればよい。
撮像装置１００４とアナログデジタル変換部は、別の半導体基板に設けられてもよいし、同一の半導体基板に形成されていてもよい。また、撮像装置１００４と信号処理部１００７とが同一の半導体基板に形成されていてもよい。
また、信号処理部１００７は、第１の光電変換部１０１Ａで生じた電荷に基づく信号と、第２の光電変換部１０２Ａで生じた電荷に基づく信号とを処理し、撮像装置１００４から被写体までの距離情報を取得するように構成されてもよい。
撮像システムの実施形態において、撮像装置１００４には、第１又は第２の実施形態の撮像装置が用いられる。このように、撮像システムにおいて、第１又は第２の実施形態を適用することにより、ノイズを低減することができる。
なお、本発明は、上記の実施形態のみに限定されない。本発明の趣旨を超えない範囲で上記の実施形態の一部の構成が変更された変形例も、本発明の実施形態である。また、上記の実施形態の一部の構成を、他の実施形態に追加した例、あるいは他の実施形態の一部の構成と置換した例も本発明の実施形態である。
１０１Ａ 第１の光電変換部、１０２Ａ 第２の光電変換部、１０３Ａ 第１の転送トランジスタ、１０４Ａ 第２の転送トランジスタ、１１０ フローティングディフュージョン部（ＦＤ部）、２０１ 増幅部

Claims (13)

  1. 光を電荷に変換する第１の光電変換部と、
    光を電荷に変換する第２の光電変換部と、
    電荷を保持する電荷保持部と、
    前記第１の光電変換部の電荷を前記電荷保持部に転送する第１の転送トランジスタと、
    前記第２の光電変換部の電荷を前記電荷保持部に転送する第２の転送トランジスタと、
    前記電荷保持部の電荷に基づく信号を出力する増幅部とを有し、
    第１の制御動作では、前記第１の転送トランジスタ及び前記第２の転送トランジスタの両方がオフの状態から、前記第２の転送トランジスタがオフの状態を維持し、前記第１の転送トランジスタがオンの状態になり、
    第２の制御動作では、前記第１の転送トランジスタ及び前記第２の転送トランジスタの両方がオンの状態になり、
    前記第１の制御動作の前記第１の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差は、前記第２の制御動作の前記第１の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差より小さいことを特徴とする撮像装置。
  2. 前記第１の制御動作によって転送された電荷の少なくとも一部が前記電荷保持部に保持されている状態で、前記第２の制御動作が行われることを特徴とする請求項１記載の撮像装置。
  3. さらに、前記第１の制御動作と前記第２の制御動作との間に前記電荷保持部の電圧をリセットするリセットトランジスタを有することを特徴とする請求項１記載の撮像装置。
  4. 前記第１の制御動作の後の前記第２の制御動作では、前記第１の転送トランジスタ及び前記第２の転送トランジスタの両方がオフの状態から、前記第１の転送トランジスタ及び前記第２の転送トランジスタの両方がオンの状態になることを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
  5. 前記電荷保持部は、前記増幅部の入力ノードに電気的に接続されたフローティングディフュージョン部であることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
  6. 前記電荷保持部は、電荷を保持するフローティングディフュージョン領域を有し、
    さらに、前記フローティングディフュージョン領域と前記増幅部とを電気的に接続する導電部材を有することを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。
  7. 前記フローティングディフュージョン領域は、前記第１の光電変換部の電荷が転送される第１のフローティングディフュージョン領域と、前記第２の光電変換部の電荷が転送される第２のフローティングディフュージョン領域とを有し、
    前記導電部材は、前記第１のフローティングディフュージョン領域及び前記第２のフローティングディフュージョン領域を相互に電気的に接続することを特徴とする請求項６記載の撮像装置。
  8. 前記第１の転送トランジスタは、ｎチャネル電界効果トランジスタであり、
    前記第１の制御動作の前記第１の転送トランジスタのオンの状態のゲート電圧は、前記第２の制御動作の前記第１の転送トランジスタのオンの状態のゲート電圧より低いことを特徴とする請求項１〜７のいずれか１項に記載の撮像装置。
  9. 前記第１の転送トランジスタは、ｐチャネル電界効果トランジスタであり、
    前記第１の制御動作の前記第１の転送トランジスタのオンの状態のゲート電圧は、前記第２の制御動作の前記第１の転送トランジスタのオンの状態のゲート電圧より高いことを特徴とする請求項１〜７のいずれか１項に記載の撮像装置。
  10. 光を電荷に変換する第１の光電変換部と、
    光を電荷に変換する第２の光電変換部と、
    電荷を保持する第１の電荷保持部と、
    電荷を保持する第２の電荷保持部と、
    前記第１の光電変換部の電荷を前記第１の電荷保持部に転送する第１の転送トランジスタと、
    前記第２の光電変換部の電荷を前記第２の電荷保持部に転送する第２の転送トランジスタと、
    前記第１の電荷保持部の電荷に基づく信号を出力する第１の増幅部と、
    前記第２の電荷保持部の電荷に基づく信号を出力する第２の増幅部と、
    前記第１の電荷保持部及び前記第２の電荷保持部を電気的に接続するための加算トランジスタとを有し、
    前記加算トランジスタがオンの状態では、前記第１の転送トランジスタ及び前記第２の転送トランジスタの両方がオンの状態になり、
    前記加算トランジスタがオフの状態における前記第１の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差は、前記加算トランジスタがオンの状態における前記第１の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差より小さく、前記加算トランジスタがオンの状態における前記第２の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差より小さく、
    前記加算トランジスタがオフの状態における前記第２の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差は、前記加算トランジスタがオンの状態における前記第１の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差より小さく、前記加算トランジスタがオンの状態における前記第２の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差より小さいことを特徴とする撮像装置。
  11. 請求項１〜１０のいずれか１項に記載の撮像装置と、
    前記撮像装置からの信号を処理する信号処理部と
    を有することを特徴とする撮像システム。
  12. 光を電荷に変換する第１の光電変換部と、
    光を電荷に変換する第２の光電変換部と、
    電荷を保持する電荷保持部と、
    前記第１の光電変換部の電荷を前記電荷保持部に転送する第１の転送トランジスタと、
    前記第２の光電変換部の電荷を前記電荷保持部に転送する第２の転送トランジスタと、
    前記電荷保持部の電荷に基づく信号を出力する増幅部とを有する撮像装置の駆動方法であって、
    第１の制御動作では、前記第１の転送トランジスタ及び前記第２の転送トランジスタの両方がオフの状態から、前記第２の転送トランジスタがオフの状態を維持し、前記第１の転送トランジスタがオンの状態になり、
    第２の制御動作では、前記第１の転送トランジスタ及び前記第２の転送トランジスタの両方がオンの状態になり、
    前記第１の制御動作の前記第１の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差は、前記第２の制御動作の前記第１の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差より小さいことを特徴とする撮像装置の駆動方法。
  13. 光を電荷に変換する第１の光電変換部と、
    光を電荷に変換する第２の光電変換部と、
    電荷を保持する第１の電荷保持部と、
    電荷を保持する第２の電荷保持部と、
    前記第１の光電変換部の電荷を前記第１の電荷保持部に転送する第１の転送トランジスタと、
    前記第２の光電変換部の電荷を前記第２の電荷保持部に転送する第２の転送トランジスタと、
    前記第１の電荷保持部の電荷に基づく信号を出力する第１の増幅部と、
    前記第２の電荷保持部の電荷に基づく信号を出力する第２の増幅部と、
    前記第１の電荷保持部及び前記第２の電荷保持部を接続するための加算トランジスタとを有する撮像装置の駆動方法であって、
    前記加算トランジスタがオンの状態では、前記第１の転送トランジスタ及び前記第２の転送トランジスタの両方がオンの状態になり、
    前記加算トランジスタがオンの状態における前記第１の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差は、前記加算トランジスタがオフの状態における前記第１の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差より小さく、前記加算トランジスタがオフの状態における前記第２の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差より小さく、
    前記加算トランジスタがオンの状態における前記第２の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差は、前記加算トランジスタがオフの状態における前記第１の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差より小さく、前記加算トランジスタがオフの状態における前記第２の転送トランジスタのオンの状態の制御電圧とオフの状態の制御電圧との差より小さいことを特徴とする撮像装置の駆動方法。
JP2014209293A 2014-10-10 2014-10-10 撮像装置、撮像システム及び撮像装置の駆動方法 Pending JP2016082306A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014209293A JP2016082306A (ja) 2014-10-10 2014-10-10 撮像装置、撮像システム及び撮像装置の駆動方法
US14/854,744 US9596426B2 (en) 2014-10-10 2015-09-15 Imaging device, imaging system, and method for driving imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014209293A JP2016082306A (ja) 2014-10-10 2014-10-10 撮像装置、撮像システム及び撮像装置の駆動方法

Publications (1)

Publication Number Publication Date
JP2016082306A true JP2016082306A (ja) 2016-05-16

Family

ID=55656342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014209293A Pending JP2016082306A (ja) 2014-10-10 2014-10-10 撮像装置、撮像システム及び撮像装置の駆動方法

Country Status (2)

Country Link
US (1) US9596426B2 (ja)
JP (1) JP2016082306A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10313609B2 (en) * 2016-04-14 2019-06-04 Qualcomm Incorporated Image sensors having pixel-binning with configurable shared floating diffusion
US10313610B2 (en) 2016-04-14 2019-06-04 Qualcomm Incorporated Image sensors with dynamic pixel binning
CN109923670A (zh) * 2016-09-29 2019-06-21 株式会社尼康 摄像元件、焦点检测装置及电子相机
US20190371847A1 (en) * 2016-09-29 2019-12-05 Nikon Corporation Image sensor, focus detection apparatus, and electronic camera
KR20180077969A (ko) * 2016-12-29 2018-07-09 삼성전자주식회사 이미지 센서 및 그 이미지 센서를 구비한 전자 장치
US10075663B2 (en) * 2017-01-20 2018-09-11 Semiconductor Components Industries, Llc Phase detection pixels with high speed readout
US11108978B2 (en) * 2017-01-31 2021-08-31 Nikon Corporation Image sensor and image-capturing device including adjustment unit for reducing capacitance
US11418731B2 (en) * 2017-01-31 2022-08-16 Nikon Corporation Image sensor and electronic camera
JP7084700B2 (ja) 2017-06-16 2022-06-15 キヤノン株式会社 光電変換装置およびスキャナ
US10818715B2 (en) 2017-06-26 2020-10-27 Canon Kabushiki Kaisha Solid state imaging device and manufacturing method thereof
US10630897B2 (en) * 2018-06-01 2020-04-21 Semiconductor Components Industries, Llc Image sensors with charge overflow capabilities
US11425365B2 (en) 2018-12-14 2022-08-23 Canon Kabushiki Kaisha Photoelectric conversion device, method of manufacturing photoelectric conversion device, and method of manufacturing semiconductor device
JP7316049B2 (ja) 2019-01-10 2023-07-27 キヤノン株式会社 光電変換装置及び光電変換システム

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031787A (ja) 2001-07-17 2003-01-31 Canon Inc 固体撮像素子及びその駆動方法
US20050083421A1 (en) * 2003-10-16 2005-04-21 Vladimir Berezin Dynamic range enlargement in CMOS image sensors
JP2006073736A (ja) 2004-09-01 2006-03-16 Canon Inc 光電変換装置、固体撮像装置及び固体撮像システム
JP4916101B2 (ja) 2004-09-01 2012-04-11 キヤノン株式会社 光電変換装置、固体撮像装置及び固体撮像システム
JP2006073885A (ja) 2004-09-03 2006-03-16 Canon Inc 固体撮像装置、その製造方法、およびデジタルカメラ
KR100591075B1 (ko) * 2004-12-24 2006-06-19 삼성전자주식회사 커플드 게이트를 가진 전송 트랜지스터를 이용한 액티브픽셀 센서
KR100682829B1 (ko) * 2005-05-18 2007-02-15 삼성전자주식회사 씨모스 이미지 센서의 단위 픽셀, 픽셀 어레이 및 이를포함한 씨모스 이미지 센서
US7608873B2 (en) * 2006-04-27 2009-10-27 Aptina Imaging Corporation Buried-gated photodiode device and method for configuring and operating same
KR100782308B1 (ko) * 2006-07-14 2007-12-06 삼성전자주식회사 입사 광량에 따라 광전류 경로를 선택할 수 있는 ｃｍｏｓ이미지 센서와 이미지 센싱 방법
JP5132102B2 (ja) 2006-08-01 2013-01-30 キヤノン株式会社 光電変換装置および光電変換装置を用いた撮像システム
JP5110820B2 (ja) 2006-08-02 2012-12-26 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
US7821559B2 (en) * 2006-10-04 2010-10-26 Canon Kabushiki Kaisha Photoelectric conversion apparatus provided with arrangement of plurality of pixels each having plurality of photoelectric conversion devices and accumulating unit for temporarily accumulating charges accumulated in plurality of photoelectric conversion devices
JP4350768B2 (ja) 2007-04-16 2009-10-21 キヤノン株式会社 光電変換装置及び撮像装置
JP2009021809A (ja) 2007-07-11 2009-01-29 Canon Inc 撮像装置の駆動方法、撮像装置、及び撮像システム
JP5153378B2 (ja) 2008-02-15 2013-02-27 キヤノン株式会社 固体撮像装置及びその駆動方法
JP5335271B2 (ja) 2008-04-09 2013-11-06 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP5188275B2 (ja) 2008-06-06 2013-04-24 キヤノン株式会社 固体撮像装置、その駆動方法及び撮像システム
JP5258416B2 (ja) * 2008-06-27 2013-08-07 パナソニック株式会社 固体撮像装置
TWI433307B (zh) * 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件
JP2010206181A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置及び撮像システム
JP2010206178A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置、及び光電変換装置の製造方法
JP2010199154A (ja) 2009-02-23 2010-09-09 Canon Inc 固体撮像素子
JP5511541B2 (ja) * 2010-06-24 2014-06-04 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP5755111B2 (ja) 2011-11-14 2015-07-29 キヤノン株式会社 撮像装置の駆動方法
JP6016434B2 (ja) 2012-04-23 2016-10-26 キヤノン株式会社 固体撮像装置、その製造方法、及びカメラ
JP5813047B2 (ja) * 2013-04-26 2015-11-17 キヤノン株式会社 撮像装置、および、撮像システム。
US9160958B2 (en) * 2013-12-18 2015-10-13 Omnivision Technologies, Inc. Method of reading out an image sensor with transfer gate boost
JP6274904B2 (ja) 2014-02-25 2018-02-07 キヤノン株式会社 固体撮像装置及び撮像システム
JP2015198315A (ja) * 2014-04-01 2015-11-09 キヤノン株式会社 固体撮像装置及び撮像システム
JP6391302B2 (ja) * 2014-05-23 2018-09-19 キヤノン株式会社 撮像装置、および、撮像システム

Also Published As

Publication number Publication date
US9596426B2 (en) 2017-03-14
US20160105624A1 (en) 2016-04-14

Similar Documents

Publication Publication Date Title
JP2016082306A (ja) 撮像装置、撮像システム及び撮像装置の駆動方法
JP5813047B2 (ja) 撮像装置、および、撮像システム。
JP6555890B2 (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
KR100834424B1 (ko) 이미지 센서
US20180191983A1 (en) Solid-state imaging apparatus and imaging system
JP5755111B2 (ja) 撮像装置の駆動方法
JP6238558B2 (ja) 撮像装置、および、撮像システム。
JP2016201649A (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
JP5764784B2 (ja) 固体撮像装置
CN109155831B (zh) 固体摄像装置和摄像设备
US20170180665A1 (en) Method for driving image capture device, image capture device, and image capture system
JP6391302B2 (ja) 撮像装置、および、撮像システム
JP7059338B2 (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
JP6562675B2 (ja) 光電変換装置、撮像システム、光電変換装置の駆動方法
JP2020162117A (ja) 撮像装置
JP6796166B2 (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
WO2017085848A1 (ja) 固体撮像装置および撮像装置
JP6214596B2 (ja) 撮像装置の駆動方法
JP2019176520A (ja) 光電変換装置、撮像システム、光電変換装置の駆動方法