KR100591075B1 - 커플드 게이트를 가진 전송 트랜지스터를 이용한 액티브픽셀 센서 - Google Patents
커플드 게이트를 가진 전송 트랜지스터를 이용한 액티브픽셀 센서 Download PDFInfo
- Publication number
- KR100591075B1 KR100591075B1 KR1020040111655A KR20040111655A KR100591075B1 KR 100591075 B1 KR100591075 B1 KR 100591075B1 KR 1020040111655 A KR1020040111655 A KR 1020040111655A KR 20040111655 A KR20040111655 A KR 20040111655A KR 100591075 B1 KR100591075 B1 KR 100591075B1
- Authority
- KR
- South Korea
- Prior art keywords
- transfer gate
- transfer
- transistor
- active pixel
- oxide semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 230000000295 complement effect Effects 0.000 claims abstract description 72
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 72
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 72
- 230000008878 coupling Effects 0.000 claims abstract description 18
- 238000010168 coupling process Methods 0.000 claims abstract description 18
- 238000005859 coupling reaction Methods 0.000 claims abstract description 18
- 230000004044 response Effects 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 35
- 238000005070 sampling Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 230000000875 corresponding effect Effects 0.000 claims description 12
- 230000002596 correlated effect Effects 0.000 claims description 9
- 230000008054 signal transmission Effects 0.000 claims 3
- 238000007667 floating Methods 0.000 description 64
- 238000009792 diffusion process Methods 0.000 description 62
- 238000010586 diagram Methods 0.000 description 16
- 230000005540 biological transmission Effects 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 1
- 101100140970 Homo sapiens ARHGAP4 gene Proteins 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- 102100021431 Rho GTPase-activating protein 4 Human genes 0.000 description 1
- 101100033894 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RGC1 gene Proteins 0.000 description 1
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 1
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
- H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
입사된 빛에 응답하여 전하를 발생시키는 포토 다이오드, 포토 다이오드에 집적된 전하를 센싱 노드로 전송하는, 제 1 전송 게이트와 제 2 전송 게이트를 구비한 커플드 게이트 전송 트랜지스터, 센싱 노드의 전위를 소정의 전압으로 리셋시키는 리셋 트랜지스터, 및 선택 신호에 응답하여 센싱 노드의 전위를 내부 회로로 전달하는 신호 전달 회로를 구비한 것을 특징으로 하는 상보성 금속 산화막 반도체 액티브 픽셀 센서를 제공한다. 커플드 게이트의 전압 커플링 현상을 이용하여 전송 트랜지스터의 게이트 바이어스 전압 및 센싱 노드의 초기 전압을 전원 전압 이상으로 상승시킴으로써 포토 다이오드의 용량을 증가시킬 수 있고, 이미지 래그 현상을 줄일 수 있다.
Description
도1은 종래 기술의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 단면도이다.
도2a,도2b,도2c는 본 발명의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 단면도이다.
도3은 본 발명의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 회로도이다.
도4는 본 발명의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 동작을 설명하는 타이밍도이다.
도5a는 종래 기술의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 표면 전위 다이어그램이다.
도5b는 본 발명의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 표면 전위 다이어그램이다.
도6은 핀드 포토다이오드를 구비한 본 발명의 상보성 금속 산화막 반도체 액티브 픽셀 센서 형태를 예시한 단면도이다.
도7은 쉐어드 구조에 적용된 본 발명의 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이의 구성예를 도시한 회로도이다.
도8은 다층 포토 다이오드 구조에 적용된 본 발명의 상보성 금속 산화막 반도체 액티브 픽셀 센서의 구성예를 도시한 회로도이다.
* 도면의 주요부분에 대한 부호의 설명 *
200: 액티브 픽셀 센서
201: 실리콘 기판 210: 포토 다이오드
220,230: N 타입 영역 240: 절연막
250: 전송 트랜지스터 260: 리셋 트랜지스터
SF: 소스 폴로워 트랜지스터 SEL: 선택 트랜지스터
TGC1: 제 1 전송 게이트 제어 라인
TGC2: 제 2 전송 게이트 제어 라인
RGC: 리셋 게이트 제어 라인 SELC: 선택 신호 라인
SW_TGC1: 스위칭 소자
본 발명은 액티브 픽셀 센서에 대한 것으로 특히 신호 대 잡음비를 향상시키 고 이미지 래그 현상을 줄일 수 있는 상보성 금속 산화막 반도체 액티브 픽셀 센서에 대한 것이다.
액티브 픽셀 센서(APS; Active Pixel Sensor)는 광학 영상(photo image)을 전기적 신호로 변환시키는 반도체 모듈로서 디지털 카메라, 카메라 내장형 휴대폰, 비전(vision) 시스템 등에 널리 사용되고 있다.
현존하는 액티브 픽셀 센서의 종류는 크게 전하 결합 소자(CCD; Charge Coupled Device; 이하 CCD) 타입과 상보성 금속 산화막 반도체(CMOS; Complementary Metal Oxide Semiconductor; 이하 CMOS) 타입으로 분류된다. CCD 타입은 CMOS 타입에 비해서 노이즈가 적고, 이미지 품질이 우수하지만 생산단가와 소비전력 측면에서는 CMOS 타입에 비해서 불리하다. CMOS 타입은 일반적인 반도체 제조 기술로 생산가능하기 때문에 증폭 및 신호처리와 같은 주변 시스템과의 통합이 용이하여서 생산비용을 낮출 수 있고, 처리속도가 빠르면서 CCD 타입에 비해서 소비 전력이 훨씬 낮다는 이점이 있다.
그러나, CMOS 타입은 상기 언급한 바와 같이 노이즈와 이미지 품질 측면에서는 불리하다는 단점이 있다. 신호 대 잡음비(SNR; Signal to Noise Ratio)가 낮고, 신호의 다이나믹 레인지가 좁다는 단점이 존재한다.
CMOS 액티브 픽셀 센서의 구조에는 종래의 1 트랜지스터 구조, 3 트랜지스터 구조가 있었으나, 최근에는 4 트랜지스터 구조가 보편적이다. 4 트랜지스터 구조에 의하면, 하나의 CMOS 액티브 픽셀 센서는 1개의 포토 다이오드와 4개의 MOS 트랜지 스터를 포함하여 구성된다. 즉, 포토 다이오드에 집속(integration)된 광전하(photogenerated charge)를 4개의 MOS 트랜지스터의 제어를 받아 전송하는 방식이다.
도1은 종래 기술의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 단면도이다.
도1을 참조하면, 종래 기술의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서(100)는 P 타입의 실리콘 기판(101)에 형성된 포토 다이오드 영역(110), N 타입 영역들(120,130)로 구성되어 있다. 상기 포토 다이오드 영역(110), N 타입 영역들(120,130)의 상부에는 절연막(140)이 형성된다. 예를 들면, 상기 절연막은 SiO2 층이 될 수 있다.
상기 절연막(140)의 상부에는 전송 게이트 전극(TG), 리셋 게이트 전극(RG)이 형성된다. 상기 전송 게이트 전극(TG)과 리셋 게이트 전극(RG)에는 각각 전송 게이트 제어 라인(TGC)과 리셋 게이트 제어 라인(RGC)이 연결된다.
한편 상기 N 타입 영역(120)은 센싱 노드로서 플로팅 확산 노드의 역할을 한다. 상기 N 타입 영역(120)으로부터 신호를 읽어내기 위한 소스 폴로워(source follower) 트랜지스터(SF)와 선택 신호 라인(SELC)에 의해서 턴온되는 선택 트랜지스터(SEL)가 추가적으로 구비된다.
상기 포토 다이오드 영역(110)은 단면도 상에서 볼 때에는 좁은 면적을 차지하지만, 실제 표면적은 상기 N 타입 영역들(120,130)에 비해서 넓은 면적을 차지하 여 광전하를 발생시킬 수 있도록 형성된다. 또한, 상기 포토 다이오드 영역(110)을 제외한 영역들 상부에는 본 도1에서는 생략되어 있으나 차광막이 형성되어 잡음을 방지한다.
상기 N 타입 영역들(120,130)은 실리콘 기판의 절연막(140) 위에 형성된 전극들(TG,RG)과 함께 MOS 트랜지스터(150,160)를 형성한다.
전송 트랜지스터(150)는 전송 게이트 전극(TG)에 연결된 전송 게이트 제어 라인(TGC)에 의해서 제어되어, 포토 다이오드 영역(110)에 집속된 광전하를 플로팅 확산 노드(120)로 전송하는 역할을 수행한다. 리셋 트랜지스터(160)는 리셋 게이트 전극(RG)에 연결된 리셋 게이트 제어 라인(RGC)에 의해서 제어되어, 플로팅 확산 노드(120)의 초기 전위를 리셋하는 역할을 수행한다.
소스 폴로워 트랜지스터(SF)는 플로팅 확산 노드(120)의 전위 변화를 읽어내고, 선택 트랜지스터(SEL)의 제어를 받아서 읽어낸 플로팅 확산 노드(120)의 전위를 후단부의 내부 회로로 전달하는 역할을 수행한다. 예를 들면, 상기 내부 회로는 읽어 들인 신호를 샘플하기 위한 샘플링(sampling) 회로, 증폭 회로 등을 포함하여 구성될 수 있다.
도1에 도시된 액티브 픽셀 센서의 동작은 다음과 같이 이루어진다.
리셋 게이트 제어 라인(RGC)에 의해서 리셋 게이트 전극(RG)의 전압이 상승하여 리셋 트랜지스터(160)가 턴온되면 플로팅 확산 노드(120)의 전위가 전원 전압(VDD)으로 상승한다. 이때, 소스 폴로워 트랜지스터(SF)와 선택 트랜지스터(SEL)에 의해서 플로팅 확산 노드(120)의 전위를 일차적으로 샘플링하게 되는데, 이 전위가 기준 전위가 된다.
광집적기(integration period) 동안에 외부에서 수광된 빛이 포토 다이오드 영역에 입사하게 되면 이에 비례하여 전자-전공쌍(EHP; Electron Hole Pair)이 생성된다.
전송 게이트 제어 라인(TGC)에 의해서 전송 게이트 전극(TG)의 전압이 상승하면 전송 게이트 전극(TG)의 하부에 채널이 형성되어 포토 다이오드 영역에 축척된 전하는 플로팅 확산 노드(120)로 전달되며 전달된 신호 전하량에 비례하여 플로팅 확산 노드(120)의 전위가 하강하면 소스 폴로워 트랜지스터(SF)의 소스 전위가 변화된다.
마지막으로 선택 트랜지스터(SEL)가 턴온(turn-on)되면서 소스 폴로워 트랜지스터(SF)를 통하여 플로팅 확산 노드의 전위(120)를 읽어낸다. 상기 기준 전위와 이 때 읽어낸 플로팅 확산 노드의 전위의 차이에 의해서 광 센싱을 하게 된다(상관 이중 샘플링 방식; Correlated Double Sampling). 이후에는 다시 리셋 동작부터의 일련의 과정이 반복된다.
상기와 같은 센싱 동작에서 알 수 있듯이, 액티브 픽셀 센서는 플로팅 확산 노드의 전위 변화에 의해서 신호를 받아들인다. 즉, 액티브 픽셀 센서의 플로팅 확산 노드를 일정 전압으로 상승시킨 초기 전위와 포토 다이오드로부터 전송되는 전하량에 의해서 떨어진 전위의 차이에 의해서 광 신호를 센싱하는 것이다.
따라서, 상기 액티브 픽셀 센서의 플로팅 확산 노드의 전위차의 레인지(range)가 액티브 픽셀 센서가 읽어내는 광 신호의 다이나믹 레인지(dynamic range)를 의미하므로, 상기 플로팅 확산 노드를 가급적 높은 전압으로 상승시킨 상태에서 하강시키는 것이 유리하다. 그러나, 제한된 전원 전압원을 사용하는 경우에 있어서는 플로팅 확산 노드의 초기 전위를 일정수준 이상으로 높이기가 쉽지 않다는 문제점이 있다.
또한, 이미지 래그(image lag) 현상은 포토 다이오드에 형성된 광전하를 한번의 센싱 동작에서 모두 비워내지 못하는 경우에 생기는 현상이므로, 한번의 센싱 동작에서 포토 다이오드 영역에 형성된 광전하를 모두 비워내기 위해서는 상기 전송 게이트 전극의 전압 역시 높을수록 유리하다. 그러나, 제한된 전원 전압원을 사용하는 경우에는 전송 게이트 전극의 전압을 일정 수준이상으로 높이기가 쉽지 않다는 마찬가지의 문제점이 있다.
상기와 같은 문제점을 해결하기 위해서 본 발명의 목적은 광 신호의 다이나믹 레인지를 향상시키고, 이미지 래그 현상이 줄어든 액티브 픽셀 센서를 제공하는데 있다.
본 발명의 다른 목적은 광 신호의 다이나믹 레인지를 향상시키고, 이미지 래그 현상이 줄어든 액티브 픽셀 센서를 사용한 공유 구조의 액티브 픽셀 센서 어레이를 제공하는데 있다.
본 발명의 또 다른 목적은 광 신호의 다이나믹 레인지를 향상시키고, 이미지 래그 현상이 줄어든 다층 구조의 포토 다이오드를 채용한 액티브 픽셀 센서를 제공 하는데 있다.
상기 목적을 달성하기 위해 본 발명은, 입사된 빛에 응답하여 전하를 발생시키는 포토 다이오드, 상기 포토 다이오드에 집적된 전하를 센싱 노드로 전송하는, 제 1 전송 게이트와 제 2 전송 게이트를 구비한 커플드 게이트 전송 트랜지스터, 상기 센싱 노드의 전위를 소정의 전압으로 리셋시키는 리셋 트랜지스터, 및 선택 신호에 응답하여 상기 센싱 노드의 전위를 내부 회로로 전달하는 신호 전달 회로를 구비한 것을 특징으로 하는 상보성 금속 산화막 반도체 액티브 픽셀 센서를 제공한다.
여기에서, 상기 전송 트랜지스터는 상기 제 1 전송 게이트와 상기 제 2 전송 게이트간의 전압 커플링 현상을 이용하여 상기 제 2 전송 게이트 하부의 전압을 상승시키는 방식으로 동작할 수 있다.
또한 여기에서, 상기 전송 트랜지스터의 상기 제 2 전송 게이트는 상기 제 1 전송 게이트의 상부, 상기 센싱 노드의 상부 또는 상기 제 1 전송 게이트와 상기 센싱 노드의 상부에 위치할 수 있다.
여기에서, 상기 상보성 금속 산화막 반도체 액티브 픽셀 센서는 상기 전송 트랜지스터의 상기 제 1 전송 게이트에 전원 전압을 공급하는 제 1 전송 게이트 제어 라인, 상기 전송 트랜지스터의 상기 제 2 전송 게이트에 전원 전압을 공급하는 제 2 전송 게이트 제어 라인, 및 상기 제 1 전송 게이트 제어 라인에 존재하며, 상 기 제 1 전송 게이트에 대한 전원 전압 연결을 개폐하는 스위칭 소자를 더 포함하여 구성될 수 있다.
또한 여기에서, 상기 상보성 금속 산화막 반도체 액티브 픽셀 센서는 상기 스위칭 소자에 의해서 상기 전송 트랜지스터의 상기 제 1 전송 게이트를 상기 전원 전압에 연결시킨 다음 차단하고, 상기 전송 트랜지스터의 상기 제 1 전송 게이트가 부유된 상태에서 상기 제 2 전송 게이트 제어 라인에 의해 상기 제 2 전송 게이트를 전원 전압에 연결시켜, 전압 커플링에 의해서 상기 전송 트랜지스터의 상기 제 2 전송 게이트의 하부 전위를 상기 전원 전압보다 높은 전압으로 상승시키는 방식으로 동작할 수 있다.
또한 여기에서, 상기 상보성 금속 산화막 반도체 액티브 픽셀 센서는 상관 이중 샘플링 방식으로 상기 센싱 노드의 전위를 샘플링하되, 첫번째 샘플링은 상기 전송 트랜지스터의 상기 제 2 전송 게이트의 하부 전위가 전압 커플링에 의해서 상기 전원 전압보다 높은 전압으로 상승된 상태에서 이루어질 수 있다.
여기에서, 상기 신호 전달 회로는 상기 센싱 노드의 전위를 게이트에 입력받는 소스 폴로워 트랜지스터와 상기 소스 폴로워 트랜지스터의 소스 전압을 상기 선택 신호에 응답하여 외부로 전달하는 선택 트랜지스터를 포함하여 구성될 수 있다.
여기에서, 상기 포토 다이오드는 핀드 표면을 가지는 핀드 포토 다이오드로 구성될 수 있다.
상기 다른 목적을 달성하기 위해 본 발명은, 입사된 빛에 응답하여 전하를 발생시키는 복수개의 포토 다이오드, 상기 대응된 포토 다이오드에 집적된 전하를 센싱 노드로 전송하는, 제 1 전송 게이트와 제 2 전송 게이트를 구비한 복수개의 커플드 게이트 전송 트랜지스터, 상기 센싱 노드의 전위를 소정의 전압으로 리셋시키는 리셋 트랜지스터, 및 선택 신호에 응답하여 상기 센싱 노드의 전위를 내부 회로로 전달하는 신호 전달 회로를 구비한 것을 특징으로 하는 공유 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이를 제공한다.
상기 또 다른 목적을 달성하기 위해 본 발명은, 대응되는 파장의 빛에 응답하여 전하를 발생시키는 적색광 감지 영역, 녹색광 감지 영역 및 청색광 감지 영역을 포함하여 실리콘 기판상에 다층 구조로 형성된 포토 다이오드 영역, 상기 포토 다이오드 영역에 포함된 각 감지 영역에 집적된 전하를 각 감지 영역에 대응된 센싱 노드로 전송하는, 제 1 전송 게이트와 제 2 전송 게이트를 구비한 각 감지 영역에 대응된 복수개의 커플드 게이트 전송 트랜지스터, 상기 센싱 노드의 전위를 소정의 전압으로 리셋시키는 복수개의 리셋 트랜지스터, 및 선택 신호에 응답하여 상기 센싱 노드의 전위를 내부 회로로 전달하는 복수개의 신호 전달 회로를 구비한 것을 특징으로 하는 다층 포토 다이오드 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서를 제공한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도2a,도2b,도2c는 본 발명의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 단면도들이다.
도2a는 본 발명의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 한 실시예를 도시한 단면도이다.
도2a를 참조하면, 본 발명의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서(200A)는 P 타입의 실리콘 기판(201)에 형성된 포토 다이오드 영역(210) 및 N 타입 영역들(220,230)로 구성되어 있다. 상기 포토 다이오드 영역(210), N 타입 영역들(220,230)의 상부에는 절연막(240)이 형성된다. 예를 들면, 도1에서 설명된 바와 같이 상기 절연막(240)은 SiO2 층이 될 수 있다.
상기 절연막(240)의 상부에는 제 1 전송 게이트 전극(TG1), 제 2 전송 게이트 전극(TG2), 리셋 게이트 전극(RG)이 형성된다. 상기 제 1, 2 전송 게이트 전극들(TG1,TG2)은 각각 제 1 전송 게이트 제어 라인(TGC1)과 제 2 전송 게이트 제어 라인(TGC2)에 연결된다. 또한, 리셋 게이트 전극(RG)은 리셋 게이트 제어 라인(RGC)에 의해서 연결된다.
플로팅 확산 노드(220)로부터 신호를 읽어내기 위한 소스 폴로워 트랜지스터(SF)와 행 선택 트랜지스터(SEL)가 추가적으로 구비된다.
상기 포토 다이오드 영역(210)은 단면도 상에서 볼 때에는 좁은 면적을 차지하지만, 실제 표면적은 상기 N 타입 영역들에 비해서 넓은 면적을 차지하여 광전하 를 발생시킬 수 있도록 형성된다.
상기 N 타입 영역들(220,230)은 실리콘 기판의 절연막 위에 형성된 전극들(TG1,TG2,RG)과 함께 MOS 트랜지스터들(250,260)을 형성한다.
전송 트랜지스터(250)는 제 1,2 전송 게이트 전극들(TG1,TG2)의 제어를 받아서, 포토 다이오드 영역(210)에 집속된 광전하를 플로팅 확산 노드(220)로 전송하는 역할을 수행한다. 리셋 트랜지스터(260)는 리셋 게이트 전극(RG)의 제어를 받아서, 플로팅 확산 노드(220)의 초기 전위를 리셋하는 역할을 수행한다.
소스 폴로워 트랜지스터(SF)는 플로팅 확산 노드(220)의 전위 변화를 읽어내고, 선택 신호 라인(SELC)에 의해서 턴온되는 선택 트랜지스터(SEL)의 제어를 받아서 읽어낸 플로팅 확산 노드(220)의 전위를 후단부의 내부 회로로 전달하는 역할을 수행한다. 예를 들면, 상기 내부 회로는 읽어 들인 신호를 샘플하기 위한 샘플링 회로, 증폭 회로 등을 포함하여 구성될 수 있다.
도1의 액티브 픽셀 센서(100)와 비교하면, 도2a의 액티브 픽셀 센서(200A)는 전송 트랜지스터의 게이트가 제 1 전송 게이트 전극(TG1)과 제 2 전송 게이트 전극(TG2)으로 이루어진 커플드(coupled) 게이트 구조를 가지고 있다는 차이점을 가지고 있다. 또한 상기 제 1 전송 게이트 전극(TG1)에 전원 전압을 인가하는 제 1 전송 게이트 제어 라인(TGC1)을 순간적으로 차단할 수 있는 스위칭 소자(SW_TGC1)를 포함하고 있으며, 상기 제 2 전송 게이트 전극(TG2)에 전원 전압을 인가할 수 있는 제 2 전송 게이트 제어 라인(TGC2)을 추가로 포함하고 있다.
종래 기술의 액티브 픽셀 센서(100)에 비해서 본 발명의 액티브 픽셀 센서 (200A)가 가지고 있는 이점은 전송 트랜지스터에 커플드 전송 트랜지스터 구조를 사용함으로써 커플링 현상을 이용하여 전송 트랜지스터 게이트 바이어스 전압을 전원 전압 이상의 전압, 예컨대 1.7에서 1.8배까지 상승시킬 수 있다는 점이다.
이를 통해서 플로팅 확산 노드의 초기 전위를 종래 기술에 비해서 상승시키고, 전송 트랜지스터 게이트 바이어스 전압의 상승을 통해서 포토 다이오드로부터 전하의 전송을 강화시킬 수 있다.
이는 종래 기술의 액티브 픽셀 센서 구조에 비해서 더 높은 신호 대 잡음비와 다이나믹 레인지를 가져오는 효과를 가져온다.
한편, 설계 유형에 따라서는 상기한 실리콘 기판의 도핑 타입을 P 타입에서 N 타입으로, N 타입 영역들(220,230)을 P 타입으로 대체시켜 형성하는 것이 가능함은 당해 기술 분야에서 통상의 지식을 가진 자에게 있어서 자명하다. 이러한 경우에 상기 전송 트랜지스터(250) 및 리셋 트랜지스터(260)에 대한 바이어싱 조건들은 도핑 타입에 따라서 조정되어야 한다.
도2b는 본 발명의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 다른 실시예를 도시한 단면도이다.
도2b를 참조하면, 본 발명에 따른 다른 형태의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서(200B)가 도시되어 있다.
도2b에서 예시한 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서(200B)의 구성 요소들은 도2a에서 예시한 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서(200A)의 구성 요소들과 대부분 동일하므로, 자세한 설명은 생략 된다.
다만, 도2b의 액티브 픽셀 센서(200B)의 제 2 전송 게이트 전극(TG2)은 상기 도2a의 액티브 픽셀 센서(200A)와는 달리 제 1 전송 게이트 전극(TG1)의 상부에만 존재하며, 플로팅 확산 노드(220) 영역의 상부에는 존재하지 아니한다.
따라서, 상기 도2a를 통하여 설명된 바와 같은 전압 커플링 효과가 제 1 전송 게이트 전극(TG1)에만 미치게 되어, 제 1 전송 게이트 전극(TG1)의 전압만 상승시키는 효과를 가지게 된다. 즉, 전송 트랜지스터 게이트 바이어스 전압의 상승을 통해서 포토 다이오드로부터 전하의 전송을 강화시킬 수 있다.
도2c는 본 발명의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 또 다른 실시예를 도시한 단면도이다.
도2c를 참조하면, 본 발명에 따른 다른 형태의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서(200C)가 도시되어 있다.
도2c에서 예시한 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서(200C)의 구성 요소들은 도2a에서 예시한 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서(200A)의 구성 요소들과 대부분 동일하므로, 자세한 설명은 생략된다.
다만, 도2c의 액티브 픽셀 센서(200C)의 제 2 전송 게이트 전극(TG2)은 상기 도2a의 액티브 픽셀 센서(200A) 및 상기 도2b의 액티브 픽셀 센서(200B)와는 달리 플로팅 확산 노드(220)의 상부에만 존재하며, 제 1 전송 게이트 전극(TG1)의 상부에는 존재하지 아니한다.
따라서, 상기 도2a를 통하여 설명된 바와 같은 전압 커플링 효과가 플로팅 확산 노드(220)에만 미치게 되어, 플로팅 확산 노드(220)의 초기 전압만 상승시키는 효과를 가지게 된다. 즉, 플로팅 확산 노드(220)의 초기 전압 상승을 통해서 더 높은 신호 대 잡음비와 다이나믹 레인지를 얻을 수 있는 효과를 가져온다.
도3은 본 발명의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 회로도이다.
도3을 참조하면, 본 발명의 본 발명의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서(200A)를 간략하게 모델링한 회로도가 설명된다.
전송 트랜지스터의 제 1 전송 게이트 전극(TG1) 위에 커플드 구조로 구성된 제 2 전송 게이트 전극(TG2)과 제 1 전송 게이트 전극(TG1) 간에 커패시턴스 성분(C1,C2)이 존재하는 것을 알 수 있다.
상기 도2a,도2b,도2c 및 도3에 도시된 본 발명의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서(200A,200B,200C)의 동작은 다음의 도4의 타이밍도를 통하여 이해될 수 있다.
도4는 본 발명의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 동작을 설명하는 타이밍도이다.
도4를 참조하면, 본 발명의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서(200A)의 동작이 설명된다.
리셋 게이트 제어 라인(RGC1)에 의해서 전원 전압(VDD)이 리셋 게이트 전극(RG)에 인가됨에 의해서 리셋 게이트 전극(RG)의 전압이 전원 전압으로 상승하며 (401), 플로팅 확산 노드(FD)의 전압 역시 거의 전원 전압(VDD)으로 상승한다(402).
제 1 전송 게이트 제어 라인(TGC1)에 의해서 제 1 전송 게이트 전극(TG1)에 전원 전압이 인가된다(403). 이에 따라 제 1 전송 게이트 전극(TG1)의 전압은 전원 전압으로 상승한다(404).
제 1 전송 게이트 제어 라인(TGC1) 상에 위치한 스위칭 소자(SW_TGC1)에 의해서 제 1 전송 게이트 전극(TG1)에 인가된 전원 전압이 순간적으로 차단된다(405). 이때에 제 1 전송 게이트 전극(TG1)은 플로팅(floating) 상태에 있게 된다.
제 1 전송 게이트 제어 라인(TGC1)에 위치한 스위칭 소자(SW_TGC1)에 의해서 제 1 전송 게이트 전극(TG1)에 인가된 전원 전압이 순간적으로 차단된 직후에, 제 2 전송 게이트 제어 라인(TGC2)에 의해서 제 2 전송 게이트 전극(TG2)에 전원 전압이 순간적으로 인가된다(406).
제 2 전송 게이트 전극(TG2)에 순간적으로 인가된 전원 전압에 의해서 제 1 전송 게이트 전극(TG1)의 전위는 커플링에 의해서 순간적으로 전원 전압보다 높은 전압, 예컨대 전원 전압의 약 1.7 내지 1.8배 정도로 상승한다(407).
도2a에서 예시한 액티브 픽셀 센서(200A)의 경우, 제 1 전송 게이트 전극(TG1)의 전위가 상승함에 따라서 플로팅 확산 노드(FD)의 전위도 동반하여 상승하게 되고(408), 소스 폴로워 트랜지스터에 의해서 플로팅 확산 노드(FD)의 상승된 전위를 측정한다(410). 이 때 측정된 플로팅 확산 노드(FD)의 상승된 전위는 상관 이중 샘플링을 위한 첫 번째 샘플링 전위가 된다.
포토 다이오드에 집적된 전하가 전송 트랜지스터에 형성된 채널을 통과하여 플로팅 확산 노드(FD)로 유입되면, 플로팅 확산 노드(FD)의 전위가 떨어지게 된다(409).
마지막으로 소스 폴로워 트랜지스터에 의해서 플로팅 확산 노드(FD)의 하강된 전위를 측정한다(411). 이 때 측정된 플로팅 확산 노드(FD)의 하강된 전위는 상관 이중 샘플링을 위한 두 번째 샘플링 전위가 된다.
소스 폴로워 트랜지스터 및 행 선택 트랜지스터의 자세한 동작은 종래 기술에서 이미 언급된 일반적인 액티브 픽셀 센서의 경우와 동일하므로 생략한다.
이미 언급한 바와 같이, 플로팅 확산 노드(FD)의 전위가 제 1 전송 게이트 전극(TG1)의 전위가 전원 전압보다 높은 전압으로 상승함에 따라서 동반적으로 상승하게 됨으로, 플로팅 확산 노드의 최대 전위와 포토 다이오드로부터의 전하가 유입되면서 감소된 플로팅 확산 노드의 전위의 차이의 레인지는 커지게 된다.
또한 상기 전송 게이트 전극의 바이어스 전압으로 더 높은 전압을 사용함에 따라서 한번의 센싱 동작에서 포토 다이오드 영역에 형성된 광전하를 모두 비워낼 수 있음으로 이미지 래그 현상도 줄일 수 있다.
한편, 도2b에서 예시한 액티브 픽셀 센서(200B)의 경우에는 제 2 전송 게이트 전극(TG2)이 제 1 전송 게이트 전극(TG1)의 상부에만 위치하게 되므로, 플로팅 확산 노드(FD)의 전위는 동반하여 상승하지 아니한다. 따라서, 제 1 전송 게이트 전극(TG1)의 전위가 전원 전압의 약 1.8배까지로 상승함에 따른 효과만을 얻을 수 있다. 즉, 전송 트랜지스터 게이트 바이어스 전압의 상승을 통해서 포토 다이오드 로부터 전하의 전송을 강화시킬 수 있다.
반대로, 도2c에서 예시한 액티브 픽셀 센서(200C)의 경우에는 제 2 전송 게이트 전극(TG2)이 플로팅 확산 노드(FD)의 상부에만 위치하게 되므로, 제 1 전송 게이트 전극(TG1)의 전위는 동반하여 상승하지 아니한다. 따라서, 플로팅 확산 노드(FD)의 전위가 전원 전압의 약 1.8배까지로 상승함에 따른 효과만을 얻을 수 있다. 즉, 플로팅 확산 노드(FD)의 초기 전압 상승을 통해서 더 높은 신호 대 잡음비와 다이나믹 레인지를 얻을 수 있는 효과를 가져온다.
도5a와 도5b는 종래 기술과 본 발명의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서(200A)의 표면 전위 다이어그램(surface potential diagram)이다.
도5a는 종래 기술의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 표면 전위 다이어그램이다.
도5a를 참조하면, 도1에서 예시한 종래 기술의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서(100)의 포토 다이오드 영역(110)의 전위(510), 전송 게이트 전극(TG)의 하부 전위(520), 플로팅 확산 노드(120)의 전위(530) 및 리셋 게이트 전극(RG)의 하부 전위(540)를 알 수 있다.
도5a를 참조하면, 포토 다이오드 영역(110)에는 전위 우물(potential well)이 형성된다. 전송 게이트 전극의 하부 전위(520)는 광집적기 동안에 낮은 전위(521)로 유지되고 리셋 게이트 전극의 하부 전위(540)도 낮은 전위(541)로 유지된 상태에 있다. 그러나, 플로팅 확산 노드의 전위(530)는 직전의 리셋 트랜지스터의 동작에 의해서 전원 전압 (VDD) 레벨로 증가되어 있는 상태(531)이다. 이때의 플로팅 확산 노드의 전위(531)가 소스 폴로워 트랜지스터(SF)와 행 선택 트랜지스터(SEL)에 의해서 읽혀져 상관 이중 샘플링의 첫 번째 샘플링 전위가 된다.
광집적기 동안에 포토 다이오드 영역에 형성한 전위 우물에 전자가 축적된다(511).
광집적기가 끝나면, 전송 게이트 제어 라인(TGC)에 의해서 전송 게이트 전극(TG)에 전원 전압이 인가되면서, 전송 게이트 전극의 하부 전위(520)가 상승(522)하고, 이에 따라 포토 다이오드 영역에 형성된 전위 우물에 축적된 전하가 플로팅 확산 노드(120)쪽으로 전송되면서 플로팅 확산 노드의 전위(530)가 하강하게 된다.
하강된 플로팅 확산 노드의 전위(530)는 다시 소스 폴로워 트랜지스터(SF)와 행 선택 트랜지스터(SEL)에 의해서 읽혀져 상관 이중 샘플링의 두 번째 샘플링 전위가 된다.
도5b는 본 발명의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서(200A)의 표면 전위 다이어그램이다.
도5b를 참조하면, 도2에서 예시한 본 발명의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서(200A)의 포토 다이오드 영역(210)의 전위(610), 제 1 전송 게이트 전극(TG1)의 하부 전위(620), 플로팅 확산 노드(220)의 전위(630) 및 리셋 게이트 전극(RG)의 하부 전위(640)를 알 수 있다.
도5b를 참조하면, 마찬가지로, 포토 다이오드 영역(210)에는 전위 우물이 형성된다. 제 1 전송 게이트 전극(TG1)의 하부 전위(620)는 광집적기 동안에 낮은 전 위(621)로 유지되고 리셋 게이트 전극(RG)의 하부 전위(640)도 낮은 전위(641)로 유지된 상태에 있다. 그러나, 플로팅 확산 노드(220)의 전위(530)는 직전의 리셋 트랜지스터의 동작에 의해서 전원 전압(VDD) 레벨로 증가되어 있는 상태(631)이다.
광집적기 동안에 포토 다이오드 영역(220)에 형성한 전위 우물에 전자가 축적된다(611).
광집적기가 끝나면, 제 1 전송 게이트 전극(TG1)의 하부 전위(620)가 상승(622)한다. 그러나, 본 발명의 액티브 픽셀 센서(200A)의 구조에 의하면 전송 게이트 전극은 제 1 전송 게이트 전극(TG1)과 제 2 전송 게이트 전극(TG2)의 커플드 구조로 이루어져 있고, 제 1,2 게이트 전극들(TG1,TG2)은 각각 제 1 전송 게이트 제어 라인(TGC1)과 제 2 전송 게이트 제어 라인(TGC2)에 의해서 제어된다. 도4를 통하여 이미 설명한 바와 같은 전압 커플링 현상에 의해서 제 1 전송 게이트 전극의 하부 전위는 종래 기술의 전위(522)에 비해서 더 높은 전위(622)로 상승한다.
따라서, 포토 다이오드 영역(220)의 전자 우물의 깊이를 종래 기술의 액티브 픽셀 센서(100)에 비해서 더 깊게 가져갈 수 있다. 이는 포토 다이오드 영역(220)의 광전하 집적 용량을 증가시키는 것으로 액티브 픽셀 센서가 센싱하는 광신호의 다이나믹 레인지를 증가시키는 효과를 가져오는 요인이다.
이에 동반하여 플로팅 확산 노드(220)의 전위 역시 종래 기술의 전위(531)에 비해서 더 높은 전위로 상승한다(632). 도1과 도5a를 통해서 예시한 종래 기술의 액티브 픽셀 센서(100)의 경우와는 달리, 이 때의 플로팅 확산 노드의 전위(632)가 소스 폴로워 트랜지스터와 행 선택 트랜지스터에 의해서 읽혀져 상관 이중 샘플링 의 첫 번째 샘플링 전위가 된다.
다음으로, 포토 다이오드 영역(210)에 형성된 전위 우물에 축적된 전하가 플로팅 확산 노드(220)쪽으로 전송되면서 플로팅 확산 노드(220)의 전위가 하강하게 된다. 그러나, 도5a의 경우와 비교하여 전송 게이트 전극(TG) 하부의 전위(620)와 플로팅 확산 노드(220)의 전위(630)가 더 가파른 계단을 이루게 됨으로 전위 우물에 축적된 전하의 플로팅 확산 노드(220)로의 전송이 한층 강화된다.
또한 도5a에서 예시한 플로팅 확산 노드(120)의 첫 번째 샘플링 전위(531)에 비하여 도5b에서 예시한 플로팅 확산 노드(220)의 첫 번째 샘플링 전위(632)는 전압 커플링 현상에 의해서 전송 게이트 전극(220)의 하부 전위(620)가 상승함에 동반하여 더 높은 전위를 가지게 됨을 알 수 있다. 이는 포토 다이오드 영역(220)으로부터 유입되는 전하에 의한 전위 하강이 더 넓은 레인지를 가질 수 있게 하므로 신호의 다이나믹 레인지를 향상시키는 역할을 한다.
도6은 핀드 포토다이오드를 구비한 본 발명의 상보성 금속 산화막 반도체 액티브 픽셀 센서 형태를 예시한 단면도이다.
도6을 참조하면, 본 발명의 액티브 픽셀 센서(650)는 포토 다이오드로서 핀드 표면(pinned surface; 661)을 가진 핀드 포토 다이오드(pinned photo diode; 660)를 이용하여 구성될 수 있다.
도6에서 예시한 액티브 픽셀 센서(650)는 도2에서 예시한 액티브 픽셀 센서(200)와 비교하여, 포토 다이오드의 형태만 차이가 있으며, 나머지 구성 요소들은 동일하다.
핀드 포토 다이오드(660)는 P 타입 실리콘 기판에 N 타입으로 도핑된 영역으로 형성된 포토 다이오드에 P 타입으로 강하게 도핑된 핀드 표면(661)을 추가로 가지고 있다.
이를 통하여 결과적으로 PNP 접합 구조를 가진 핀드 포토 다이오드(660)는 N 타입 영역이 완전 공핍(fully depletion)되면서, N 타입 영역의 상부와 하부에 존재하는 P 영역으로 공핍층이 확장되는 결과를 가져온다. 또한 상부와 하부의 P 타입 영역의 도핑 농도를 조절함으로써, 하부의 P 타입 영역으로 보다 많은 공핍층 확장을 가져올 수 있다.
결과적으로 핀드 포토 다이오드(660)는 기판 깊숙이 넓은 공핍층을 확보하여 고정함으로써 광 감도(light sensitivity)를 증가시킬 수 있다.
도7은 쉐어드 구조에 적용된 본 발명의 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이의 구성예를 도시한 회로도이다.
도7은 본 발명의 액티브 픽셀 센서(200)의 다른 실시예로서, 필 팩터(fill factor), 즉, 한 화소 당 빛을 입사받아 광전하로 변환하는 포토 다이오드의 영역과 리셋 트랜지스터 및 신호 전달 회로가 차지하는 영역의 비율을 높일 수 있는 공유(shared) 구조의 화소 어레이 구성을 도시한 것이다.
도7을 참조하면, 본 발명의 액티브 픽셀 센서가 포함되어 구성된 화소 어레이(700)는 복수개의 화소, 예를 들면 세 개의 화소가 하나의 리셋 트랜지스터 및 신호 전달 회로를 공유하고 있는 구조를 예시하고 있다. 상기 공유 구조에서 하나의 리셋 트랜지스터와 신호 전달 회로를 공유하는 화소의 수는 제품의 구성 및 요 구되는 사양에 따라서 달라질 수 있다.
화소 어레이(700)는 각각 하나의 포토 다이오드와 하나의 전송 트랜지스터로 이루어진 세 개의 화소들(710a,710b,710c)로 구성된다. 예를 들면 화소 어레이(700)의 첫 번째 화소(701a)는 포토 다이오드(710a)와 커플드 구조를 가진 전송 트랜지스터(750a)를 포함하여 구성된다. 또한 첫 번째 화소(701a)의 전송 트랜지스터는 제 1,2 게이트 제어 라인(TGC11,TGC12) 및 스위칭 소자(SW_TGC11)에 연결되어 있다. 두 번째 화소(701b)와 세 번째 화소(701c) 역시 첫 번째 화소(701a)와 마찬가지로 구성되어 있다.
도2에서 예시한 단일 구조의 액티브 픽셀 센서(200)와 비교하면, 도7의 화소 어레이(700)에 존재하는 화소들(701a,701b,701c)은 하나의 리셋 트랜지스터(760), 소스 폴로워 트랜지스터(SF), 선택 트랜지스터(SEL)를 공유한다. 또한 하나의 플로팅 확산 노드(720)를 공유한다.
따라서, 화소 어레이(700)의 화소들(701a,701b,701c)에 포함된 전송 트랜지스터들(750a,750b,750c)은 순서대로 대응된 포토 다이오드(710a,710b,710c)에 집적된 광전하를 플로팅 확산 노드(720)로 전송한다. 즉, 전송 트랜지스터(750a,750b,750c)들은 각각의 제 1,2 게이트 제어 라인들(TGC11, TGC12, TGC21, TGC22, TGC31, TGC32) 및 스위칭 소자들(SW_TGC11,SW_TGC21,SW_TGC31)의 제어를 받아서 순차적으로 플로팅 확산 노드(720)로 대응된 포토 다이오드(710a,710b,710c)에 집적된 광전하를 전송한다. 다음으로 소스 폴로워 트랜지스터(SF)와 선택 트랜지스터(SEL)는 플로팅 확산 노드(720)의 전위를 내부회로로 전달하는 역할을 수행 한다.
도8은 다층 포토 다이오드 구조에 적용된 본 발명의 상보성 금속 산화막 반도체 액티브 픽셀 센서의 구성예를 도시한 회로도이다.
일반적으로, 컬러 화상을 센싱하기 위해서는 베이어 컬러 필터 어레이(Bayer CFA; Color Filter Array)와 같은 화소 모자이크 패턴에 준하여 서로 다른 파장의 빛을 흡수할 수 있는 화소들, 즉, RGB(Red, Green, Blue) 화소들의 어레이를 구성하는 방식이 사용되고 있다. 그러나, 이러한 컬러 필터 어레이 방식은 센서들이 위치한 간격이 커서 화상 신호를 국부적으로 샘플링하게 되고, 샘플링된 화상이 컬러 사이에 정렬하지 않으므로 컬러 에일리어싱 문제를 일으키는 단점이 있다.
이러한 컬러 필터 어레이 방식의 대안으로 다층 웰 구조를 채택하여 실리콘 기판상의 서로 다른 깊이에 형성된 PN 접합을 통하여 각 PN 접합의 깊이에 대응되는 파장의 빛을 흡수하는 방식이 가능하다. 이러한 방식의 하나로서 하나의 포토 다이오드 영역 내에서 서로 다른 파장의 빛들을 센싱하는 방식이 미합중국 등록 특허 제5,965,875호 및 제6,606,120호에 개시되어 있다. 도8은 다층 포토 다이오드 구조를 이용하여 컬러 광신호를 센싱할 수 있는 본 발명의 액티브 픽셀 센서의 회로도를 예시한 것이다.
도8을 참조하면, 포토 다이오드(810)는 다층 구조로 형성된 포토 다이오드이다. 포토 다이오드(810)는 서로 다른 파장의 빛을 흡수하기 위해서 서로 다른 깊이로 형성된 P 타입 영역 및 N 타입 영역으로 구성된다.
예를 들어, P 타입 기판 상에 형성된 N 타입 웰(811)과 상기 N 타입 웰(811) 내에 형성된 P 타입 웰(812) 및 상기 P 타입 웰 내에 형성된 N 타입 영역(813)으로서 구성될 수 있다. 따라서, 상기 다층 구조의 각 PN 접합들이 서로 다른 파장의 빛에 반응함으로써 컬러 정보를 센싱할 수 있다.
상기 포토 다이오드(810)의 영역들(811,812,813)은 각각 대응된 플로팅 확산 노드(820a,820b,820c)는 각각 대응된 리셋 트랜지스터(850a,850b,850c)에 의해서 리셋 전위로 리셋된다. 포토 다이오드(810)의 P 타입 도핑 영역(812)의 리셋 전위(861b)는 포토 다이오드(810)의 N 타입 도핑 영역(811,813)의 리셋 전위(861a,861d)에 비해서 낮은 전위가 된다. 이는 각 도핑 영역에 집속되는 광전하의 종류에 따라서 다른 리셋 전위가 필요하기 때문이다.
도2a의 액티브 픽셀 센서(200A)와 비교하여, 다른 구성 요소들, 즉, 커플드 구조의 전송 트랜지스터(850a,850b,850c), 소스 폴로워 트랜지스터(SF1,SF2,SF3) 및 선택 트랜지스터(SEL1,SEL2,SEL3)의 구성 및 동작은 도2a의 액티브 픽셀 센서(200A)의 경우와 동일하므로 설명은 생략된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기와 같은 본 발명에 따르면, 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 전송 트랜지스터의 게이트 구조를 커플드 게이트 형태로 구성함으로써, 커플드 게이트의 전압 커플링 현상을 이용하여 전송 트랜지스터의 게이트 바이어스 전압 및 센싱 노드인 플로팅 확산 노드의 초기 전압을 전원 전압 이상으로 상승시킴으로써 포토 다이오드의 용량을 증가시킬 수 있고, 이미지 래그 현상을 줄이는 효과를 가져올 수 있다.
Claims (31)
- 입사된 빛에 응답하여 전하를 발생시키는 포토 다이오드;상기 포토 다이오드에 집적된 전하를 센싱 노드로 전송하는, 제 1 전송 게이트와 제 2 전송 게이트를 구비한 커플드 게이트 전송 트랜지스터;상기 센싱 노드의 전위를 소정의 전압으로 리셋시키는 리셋 트랜지스터; 및선택 신호에 응답하여 상기 센싱 노드의 전위를 내부 회로로 전달하는 신호 전달 회로를 구비한 것을 특징으로 하는 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 제 1 항에 있어서,상기 전송 트랜지스터는상기 제 1 전송 게이트와 상기 제 2 전송 게이트간의 전압 커플링 현상을 이용하여 상기 제 2 전송 게이트 하부의 전압을 상승시키는 방식으로 동작하는 것을 특징으로 하는 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 제 2 항에 있어서,상기 전송 트랜지스터의 상기 제 2 전송 게이트는 상기 제 1 전송 게이트의 상부에 위치하는 것을 특징으로 하는 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 제 2 항에 있어서,상기 전송 트랜지스터의 상기 제 2 전송 게이트는 상기 센싱 노드의 상부에 위치하는 것을 특징으로 하는 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 제 2 항에 있어서,상기 전송 트랜지스터의 상기 제 2 전송 게이트는 상기 제 1 전송 게이트와 상기 센싱 노드의 상부에 위치하는 것을 특징으로 하는 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 제 2 항에 있어서,상기 상보성 금속 산화막 반도체 액티브 픽셀 센서는상기 전송 트랜지스터의 상기 제 1 전송 게이트에 전원 전압을 공급하는 제 1 전송 게이트 제어 라인;상기 전송 트랜지스터의 상기 제 2 전송 게이트에 전원 전압을 공급하는 제 2 전송 게이트 제어 라인; 및상기 제 1 전송 게이트 제어 라인에 존재하며, 상기 제 1 전송 게이트에 대한 전원 전압 연결을 개폐하는 스위칭 소자를 포함하여 구성된 것을 특징으로 하는 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 제 6 항에 있어서,상기 상보성 금속 산화막 반도체 액티브 픽셀 센서는,상기 스위칭 소자에 의해서 상기 전송 트랜지스터의 상기 제 1 전송 게이트를 상기 전원 전압에 연결시킨 다음 차단하고,상기 전송 트랜지스터의 상기 제 1 전송 게이트가 부유된 상태에서 상기 제 2 전송 게이트 제어 라인에 의해 상기 제 2 전송 게이트를 전원 전압에 연결시켜, 전압 커플링에 의해서 상기 전송 트랜지스터의 상기 제 2 전송 게이트의 하부 전위를 상기 전원 전압보다 높은 전압으로 상승시키는 방식으로 동작하는 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 제 7 항에 있어서,상기 상보성 금속 산화막 반도체 액티브 픽셀 센서는상관 이중 샘플링 방식으로 상기 센싱 노드의 전위를 샘플링하되,첫번째 샘플링은 상기 전송 트랜지스터의 상기 제 2 전송 게이트의 하부 전위가 전압 커플링에 의해서 상기 전원 전압보다 높은 전압으로 상승된 상태에서 이루어지는 것을 특징으로 하는 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 제 1 항에 있어서,상기 신호 전달 회로는상기 센싱 노드의 전위를 게이트에 입력받는 소스 폴로워 트랜지스터와상기 소스 폴로워 트랜지스터의 소스 전압을상기 선택 신호에 응답하여 외부로 전달하는 선택 트랜지스터를 포함하여 구비된 것을 특징으로 하는 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 제 1 항에 있어서,상기 포토 다이오드는 핀드 표면을 가지는 핀드 포토 다이오드인 것을 특징으로 하는 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 입사된 빛에 응답하여 전하를 발생시키는 복수개의 포토 다이오드;상기 대응된 포토 다이오드에 집적된 전하를 센싱 노드로 전송하는, 제 1 전송 게이트와 제 2 전송 게이트를 구비한 복수개의 커플드 게이트 전송 트랜지스터;상기 센싱 노드의 전위를 소정의 전압으로 리셋시키는 리셋 트랜지스터; 및선택 신호에 응답하여 상기 센싱 노드의 전위를 내부 회로로 전달하는 신호 전달 회로를 구비한 것을 특징으로 하는 공유 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이.
- 제 11 항에 있어서,상기 전송 트랜지스터는상기 제 1 전송 게이트와 상기 제 2 전송 게이트간의 전압 커플링 현상을 이용하여 상기 제 2 전송 게이트 하부의 전압을 상승시키는 방식으로 동작하는 것을 특징으로 하는 공유 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이.
- 제 12 항에 있어서,상기 전송 트랜지스터의 상기 제 2 전송 게이트는 상기 제 1 전송 게이트의 상부에 위치하는 것을 특징으로 하는 공유 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이.
- 제 12 항에 있어서,상기 전송 트랜지스터의 상기 제 2 전송 게이트는 상기 센싱 노드의 상부에 위치하는 것을 특징으로 하는 공유 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이.
- 제 12 항에 있어서,상기 전송 트랜지스터의 상기 제 2 전송 게이트는 상기 제 1 전송 게이트와 상기 센싱 노드의 상부에 위치하는 것을 특징으로 하는 공유 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이.
- 제 12 항에 있어서,상기 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이의 상보성 금속 산화막 반도체 액티브 픽셀 센서 각각은,상기 전송 트랜지스터의 상기 제 1 전송 게이트에 전원 전압을 공급하는 제 1 전송 게이트 제어 라인;상기 전송 트랜지스터의 상기 제 2 전송 게이트에 전원 전압을 공급하는 제 2 전송 게이트 제어 라인; 및상기 제 1 전송 게이트 제어 라인에 존재하며, 상기 제 1 전송 게이트에 대한 전원 전압 연결을 개폐하는 스위칭 소자를 포함하여 구성된 것을 특징으로 하는 공유 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이.
- 제 16 항에 있어서,상기 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이의 상보성 금속 산화막 반도체 액티브 픽셀 센서 각각은,상기 스위칭 소자에 의해서 상기 전송 트랜지스터의 상기 제 1 전송 게이트를 상기 전원 전압에 연결시킨 다음 차단하고,상기 전송 트랜지스터의 상기 제 1 전송 게이트가 부유된 상태에서 상기 제 2 전송 게이트 제어 라인에 의해 상기 제 2 전송 게이트를 전원 전압에 연결시켜, 전압 커플링에 의해서 상기 전송 트랜지스터의 상기 제 2 전송 게이트의 하부 전위를 상기 전원 전압보다 높은 전압으로 상승시키는 방식으로 동작하는 공유 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이.
- 제 17 항에 있어서,상기 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이의 상보성 금속 산화막 반도체 액티브 픽셀 센서 각각은,상관 이중 샘플링 방식으로 상기 센싱 노드의 전위를 샘플링하되,첫번째 샘플링은 상기 전송 트랜지스터의 상기 제 2 전송 게이트의 하부 전위가 전압 커플링에 의해서 상기 전원 전압보다 높은 전압으로 상승된 상태에서 이루어지는 것을 특징으로 하는 공유 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이.
- 제 11 항에 있어서,상기 신호 전달 회로는상기 센싱 노드의 전위를 게이트에 입력받는 소스 폴로워 트랜지스터와상기 소스 폴로워 트랜지스터의 소스 전압을상기 선택 신호에 응답하여 외부로 전달하는 선택 트랜지스터를 포함하여 구비된 것을 특징으로 하는 공유 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이.
- 제 11 항에 있어서,상기 포토 다이오드는 핀드 표면을 가지는 핀드 포토 다이오드인 것을 특징으로 하는 공유 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이.
- 대응되는 파장의 빛에 응답하여 전하를 발생시키는 적색광 감지 영역, 녹색광 감지 영역 및 청색광 감지 영역을 포함하여 실리콘 기판상에 다층 구조로 형성된 포토 다이오드 영역;상기 포토 다이오드 영역에 포함된 각 감지 영역에 집적된 전하를 각 감지 영역에 대응된 센싱 노드로 전송하는, 제 1 전송 게이트와 제 2 전송 게이트를 구비한 각 감지 영역에 대응된 복수개의 커플드 게이트 전송 트랜지스터;상기 센싱 노드의 전위를 소정의 전압으로 리셋시키는 복수개의 리셋 트랜지스터; 및선택 신호에 응답하여 상기 센싱 노드의 전위를 내부 회로로 전달하는 복수개의 신호 전달 회로를 구비한 것을 특징으로 하는 다층 포토 다이오드 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 제 21 항에 있어서,상기 포토 다이오드 영역은P 타입 실리콘 기판내에 형성된 제 1 N 타입 영역과, 상기 제 1 N 타입 영역에 둘러싸여진 제 1 P 타입 영역, 상기 제 1 P 타입 영역에 둘러싸여진 제 2 N 타입 영역으로 구성되며,상기 청색광 감지 영역, 상기 녹색광 감지 영역, 상기 적색광 감지 영역은 각각 상기 P 타입 실리콘 기판과 상기 제 1 N 타입 영역, 상기 제 1 N 타입 영역과 상기 제 1 P 타입 영역, 상기 제 1 P 타입 영역과 상기 제 2 N 타입 영역들간의 PN 접합으로부터 형성되는 것을 특징으로 하는 다층 포토 다이오드 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 제 21 항에 있어서,상기 포토 다이오드 영역은N 타입 실리콘 기판내에 형성된 제 1 P 타입 영역과, 상기 제 1 P 타입 영역에 둘러싸여진 제 1 N 타입 영역, 상기 제 1 N 타입 영역에 둘러싸여진 제 2 P 타입 영역으로 구성되며,상기 청색광 감지 영역, 상기 녹색광 감지 영역, 상기 적색광 감지 영역은 각각 상기 N 타입 실리콘 기판과 상기 제 1 P 타입 영역, 상기 제 1 P 타입 영역과 상기 제 1 N 타입 영역, 상기 제 1 N 타입 영역과 상기 제 2 P 타입 영역들간의 PN 접합으로부터 형성되는 것을 특징으로 하는 다층 포토 다이오드 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 제 21 항에 있어서,상기 전송 트랜지스터는상기 제 1 전송 게이트와 상기 제 2 전송 게이트간의 전압 커플링 현상을 이용하여 상기 제 2 전송 게이트 하부의 전압을 상승시키는 방식으로 동작하는 것을 특징으로 하는 다층 포토 다이오드 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 제 24 항에 있어서,상기 전송 트랜지스터의 상기 제 2 전송 게이트는 상기 제 1 전송 게이트의 상부에 위치하는 것을 특징으로 하는 다층 포토 다이오드 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 제 24 항에 있어서,상기 전송 트랜지스터의 상기 제 2 전송 게이트는 상기 센싱 노드의 상부에 위치하는 것을 특징으로 하는 다층 포토 다이오드 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 제 24 항에 있어서,상기 전송 트랜지스터의 상기 제 2 전송 게이트는 상기 제 1 전송 게이트와 상기 센싱 노드의 상부에 위치하는 것을 특징으로 하는 다층 포토 다이오드 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 제 24 항에 있어서,상기 다층 포토 다이오드 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서는,상기 전송 트랜지스터의 상기 제 1 전송 게이트에 전원 전압을 공급하는 제 1 전송 게이트 제어 라인;상기 전송 트랜지스터의 상기 제 2 전송 게이트에 전원 전압을 공급하는 제 2 전송 게이트 제어 라인; 및상기 제 1 전송 게이트 제어 라인에 존재하며, 상기 제 1 전송 게이트에 대한 전원 전압 연결을 개폐하는 스위칭 소자를 포함하여 구성된 것을 특징으로 하는 다층 포토 다이오드 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 제 28 항에 있어서,상기 다층 포토 다이오드 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서는,상기 스위칭 소자에 의해서 상기 전송 트랜지스터의 상기 제 1 전송 게이트를 상기 전원 전압에 연결시킨 다음 차단하고,상기 전송 트랜지스터의 상기 제 1 전송 게이트가 부유된 상태에서 상기 제 2 전송 게이트 제어 라인에 의해 상기 제 2 전송 게이트를 전원 전압에 연결시켜, 전압 커플링에 의해서 상기 전송 트랜지스터의 상기 제 2 전송 게이트의 하부 전위를 상기 전원 전압보다 높은 전압으로 상승시키는 방식으로 동작하는 다층 포토 다이오드 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서
- 제 29 항에 있어서,상기 다층 포토 다이오드 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센 서는,상관 이중 샘플링 방식으로 상기 센싱 노드의 전위를 샘플링하되,첫번째 샘플링은 상기 전송 트랜지스터의 상기 제 2 전송 게이트의 하부 전위가 전압 커플링에 의해서 상기 전원 전압보다 높은 전압으로 상승된 상태에서 이루어지는 것을 특징으로 하는 다층 포토 다이오드 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서.
- 제 21 항에 있어서,상기 신호 전달 회로는상기 센싱 노드의 전위를 게이트에 입력받는 소스 폴로워 트랜지스터와상기 소스 폴로워 트랜지스터의 소스 전압을상기 선택 신호에 응답하여 외부로 전달하는 선택 트랜지스터를 포함하여 구비된 것을 특징으로 하는 다층 포토 다이오드 구조의 상보성 금속 산화막 반도체 액티브 픽셀 센서.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040111655A KR100591075B1 (ko) | 2004-12-24 | 2004-12-24 | 커플드 게이트를 가진 전송 트랜지스터를 이용한 액티브픽셀 센서 |
| JP2005359123A JP2006186355A (ja) | 2004-12-24 | 2005-12-13 | カップルドゲートを有した伝送トランジスタを用いたアクティブピクセルセンサ |
| US11/317,356 US7888715B2 (en) | 2004-12-24 | 2005-12-23 | Active pixel sensor with coupled gate transfer transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040111655A KR100591075B1 (ko) | 2004-12-24 | 2004-12-24 | 커플드 게이트를 가진 전송 트랜지스터를 이용한 액티브픽셀 센서 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100591075B1 true KR100591075B1 (ko) | 2006-06-19 |
Family
ID=36610405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040111655A KR100591075B1 (ko) | 2004-12-24 | 2004-12-24 | 커플드 게이트를 가진 전송 트랜지스터를 이용한 액티브픽셀 센서 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7888715B2 (ko) |
| JP (1) | JP2006186355A (ko) |
| KR (1) | KR100591075B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7829834B2 (en) | 2006-10-20 | 2010-11-09 | Electronics And Telecommunications Research Institute | Low-voltage image sensor having multiple gates between a photodiode and a diffusion node for suppressing dark current and method of driving transfer transistor thereof |
| US8563914B2 (en) | 2009-08-17 | 2013-10-22 | Samsung Electronics Co., Ltd. | Unit pixels including boosting capacitors, pixel arrays including the unit pixels and photodetecting devices including the pixel arrays |
| US8830371B2 (en) | 2009-12-09 | 2014-09-09 | Canon Kabushiki Kaisha | Image pickup apparatus including image pickup element provided with charge holding portion, control method and control program therefor, and storage medium |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5203562B2 (ja) * | 2004-11-08 | 2013-06-05 | 三星電子株式会社 | Ｃｍｏｓイメージセンサー及びその駆動方法 |
| KR100598015B1 (ko) * | 2005-02-07 | 2006-07-06 | 삼성전자주식회사 | 공유 구조 상보성 금속 산화막 반도체 액티브 픽셀 센서어레이의 레이 아웃 |
| KR100790228B1 (ko) * | 2005-12-26 | 2008-01-02 | 매그나칩 반도체 유한회사 | 시모스 이미지 센서 |
| US7608873B2 (en) * | 2006-04-27 | 2009-10-27 | Aptina Imaging Corporation | Buried-gated photodiode device and method for configuring and operating same |
| KR100776146B1 (ko) * | 2006-05-04 | 2007-11-15 | 매그나칩 반도체 유한회사 | 화소를 버스트 리셋 동작과 통합하여 개선된 성능을 갖는ｃｍｏｓ이미지 센서 |
| US7741589B2 (en) * | 2006-05-04 | 2010-06-22 | Micron Technology, Inc. | Method and apparatus providing multiple transfer gate control lines per pixel for automatic exposure control |
| DE102007029898B3 (de) * | 2007-06-28 | 2008-08-21 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Halbleiterdetektor zur Strahlungsdetektion und zugehöriges Betriebsverfahren |
| US8227844B2 (en) * | 2008-01-14 | 2012-07-24 | International Business Machines Corporation | Low lag transfer gate device |
| US8743247B2 (en) * | 2008-01-14 | 2014-06-03 | International Business Machines Corporation | Low lag transfer gate device |
| US8077236B2 (en) | 2008-03-20 | 2011-12-13 | Aptina Imaging Corporation | Method and apparatus providing reduced metal routing in imagers |
| US20090272881A1 (en) * | 2008-05-05 | 2009-11-05 | Xiangli Li | Apparatus, method, and system providing pixel having increased fill factor |
| KR20110050063A (ko) * | 2009-11-06 | 2011-05-13 | 삼성전자주식회사 | 픽셀과 이를 포함하는 이미지 처리 장치들 |
| JP2011159756A (ja) * | 2010-01-29 | 2011-08-18 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
| US9426390B2 (en) * | 2010-03-04 | 2016-08-23 | BAE Systems Imaging Solutions Inc. | CMOS imaging array with improved noise characteristics |
| JP5511541B2 (ja) * | 2010-06-24 | 2014-06-04 | キヤノン株式会社 | 固体撮像装置及び固体撮像装置の駆動方法 |
| CN103152529A (zh) * | 2013-02-27 | 2013-06-12 | 天津大学 | 提高电荷转移效率减小暗电流的像素结构及其工作方法 |
| JP6639385B2 (ja) * | 2013-06-11 | 2020-02-05 | ラムバス・インコーポレーテッド | スプリットゲート条件付きリセットイメージセンサ |
| US9721987B2 (en) * | 2014-02-03 | 2017-08-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pixel with transistor gate covering photodiode |
| WO2015138984A1 (en) | 2014-03-14 | 2015-09-17 | The Regents Of The University Of California | Bootstrapped and correlated double sampling (bcds) non-contact touch sensor for mobile devices |
| JP2016082306A (ja) * | 2014-10-10 | 2016-05-16 | キヤノン株式会社 | 撮像装置、撮像システム及び撮像装置の駆動方法 |
| JP2016178408A (ja) | 2015-03-19 | 2016-10-06 | キヤノン株式会社 | 固体撮像装置及びその駆動方法、並びに撮像システム |
| CN108200363B (zh) * | 2018-01-02 | 2020-05-29 | 京东方科技集团股份有限公司 | 降噪方法、降噪装置和光检测系统 |
| WO2019200513A1 (zh) | 2018-04-16 | 2019-10-24 | 深圳市汇顶科技股份有限公司 | 影像传感系统及电子装置 |
| CN112397530A (zh) * | 2019-08-12 | 2021-02-23 | 天津大学青岛海洋技术研究院 | 一种提高电荷电压转换增益的四管有源像素结构 |
| KR20210124714A (ko) * | 2020-04-07 | 2021-10-15 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5608243A (en) * | 1995-10-19 | 1997-03-04 | National Semiconductor Corporation | Single split-gate MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range |
| US5973311A (en) * | 1997-02-12 | 1999-10-26 | Imation Corp | Pixel array with high and low resolution mode |
| JP4306090B2 (ja) | 2000-05-25 | 2009-07-29 | 日本ビクター株式会社 | 固体撮像装置 |
| WO2003054922A2 (en) | 2001-12-21 | 2003-07-03 | Koninklijke Philips Electronics N.V. | Image pick-up device and camera system comprising an image pick-up device |
| US7667250B2 (en) * | 2004-07-16 | 2010-02-23 | Aptina Imaging Corporation | Vertical gate device for an image sensor and method of forming the same |
| US7288788B2 (en) * | 2004-12-03 | 2007-10-30 | International Business Machines Corporation | Predoped transfer gate for an image sensor |
| US7663167B2 (en) * | 2004-12-23 | 2010-02-16 | Aptina Imaging Corp. | Split transfer gate for dark current suppression in an imager pixel |
| US7829834B2 (en) * | 2006-10-20 | 2010-11-09 | Electronics And Telecommunications Research Institute | Low-voltage image sensor having multiple gates between a photodiode and a diffusion node for suppressing dark current and method of driving transfer transistor thereof |
-
2004
- 2004-12-24 KR KR1020040111655A patent/KR100591075B1/ko active IP Right Grant
-
2005
- 2005-12-13 JP JP2005359123A patent/JP2006186355A/ja active Pending
- 2005-12-23 US US11/317,356 patent/US7888715B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7829834B2 (en) | 2006-10-20 | 2010-11-09 | Electronics And Telecommunications Research Institute | Low-voltage image sensor having multiple gates between a photodiode and a diffusion node for suppressing dark current and method of driving transfer transistor thereof |
| US8563914B2 (en) | 2009-08-17 | 2013-10-22 | Samsung Electronics Co., Ltd. | Unit pixels including boosting capacitors, pixel arrays including the unit pixels and photodetecting devices including the pixel arrays |
| US8830371B2 (en) | 2009-12-09 | 2014-09-09 | Canon Kabushiki Kaisha | Image pickup apparatus including image pickup element provided with charge holding portion, control method and control program therefor, and storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060138489A1 (en) | 2006-06-29 |
| US7888715B2 (en) | 2011-02-15 |
| JP2006186355A (ja) | 2006-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100591075B1 (ko) | 커플드 게이트를 가진 전송 트랜지스터를 이용한 액티브픽셀 센서 | |
| KR100657863B1 (ko) | 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서 | |
| JP5424182B2 (ja) | 背面照射を用いる光センサおよびピクセル・アレイ、ならびに光センサを形成する方法 | |
| US6359323B1 (en) | Color image sensor and method for fabricating the same | |
| CN101521216B (zh) | 固态成像装置和照相机 | |
| US9654713B2 (en) | Image sensors, methods, and pixels with tri-level biased transfer gates | |
| KR101659621B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 고체 촬상 장치의 구동 방법, 전자 기기 | |
| KR100851494B1 (ko) | 수직적으로 집적된 세트 및 리셋 다이오드를 갖는 ｃｍｏｓ이미지 센서를 위한 소형 픽셀 | |
| JP2006261411A (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
| US7884311B2 (en) | Imaging devices having a layer of pixel component material with discrete constructs for operating electrical pixel components and methods of forming the same | |
| WO2022038908A1 (ja) | 固体撮像素子及び電子機器 | |
| KR20170094693A (ko) | 이미지 센서 | |
| CN108040502A (zh) | 摄像元件及摄像装置 | |
| KR101411301B1 (ko) | 이미지 센서 및 이미지 센서의 블랙 레벨 안정화 방법 | |
| US20060138494A1 (en) | Photodiode in CMOS image sensor and fabricating method thereof | |
| US6365926B1 (en) | CMOS active pixel with scavenging diode | |
| Miyauchi et al. | A high optical performance 2.8 µm BSI LOFIC pixel with 120ke− FWC and 160µV/e− conversion gain | |
| KR100683392B1 (ko) | 시모스 이미지센서 | |
| CN101950752B (zh) | 固态成像装置和电子装置 | |
| KR100790224B1 (ko) | Ｓｔｉ 기술로 구현된 고해상도 ｃｍｏｓ 이미지 센서를위한 성층형 포토다이오드 | |
| US20230133670A1 (en) | Image sensing device | |
| KR20040059770A (ko) | 웨이퍼 레벨의 적외선 필터를 구비한 시모스 이미지센서 | |
| KR100813801B1 (ko) | 광감도를 향상시키기 위한 이미지센서 및 그 제조 방법 | |
| KR100736524B1 (ko) | 이미지센서 | |
| KR20220155264A (ko) | 고체 촬상 소자 및 전자 기기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160531 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190530 Year of fee payment: 14 |