KR100683392B1 - 시모스 이미지센서 - Google Patents

Abstract

본 발명은 각 단위픽셀에 배치되는 트랜지스터의 수를 줄여서 한 픽셀에 배치되는 트랜지스터를 보다 크게 배치시킬 수 있어, 각 픽셀간의 동작특성의 변화를 줄일 수 있는 시모스 이미지센서를 제공하기 위한 것으로, 이를 위해 본 발명은 제1 포토다이오드; 제2 포토다이오드; 상기 제1 포토다이오드와 플로팅노드를 선택적으로 연결하기 위한 제1 전달트랜지스터; 상기 제2 포토다이오드와 상기 플로팅노드를 선택적으로 연결하기 위한 제2 전달 트랜지스터; 상기 플로팅노드의 전위를 리셋시키기 위한 리셋 트랜지스터; 상기 플로팅노드에 인가된 전위에 대응하여 소스단을 드라이빙하기 위한 드라이빙 트랜지스터를 구비하는 시모스 이미지센서를 제공한다.

시모스 이미지센서, 전달 트랜지스터, 리셋 트랜지스터, 드라이빙 트랜지스터, 셀렉터 트랜지스터, 공유.

Description

시모스 이미지센서{CMOS IMAGE SENSOR}

도1은 시모스 이미지센서에서의 한 단위화소를 나타내는 회로도.

도2는 도1에 도시된 단위회소를 이루는 4개의 모스트랜지스터의 공정단면도.

도3은 도2에 도시된 4개의 모스트랜지스터의 공정평면도.

도4는 종래기술에 따른 이미지센서를 개략적으로 도시한 단면도.

도5는 본 발명의 바람직한 실시예에 따른 시모스 이미지센서를 나타내는 회로도.

도6은 도5에 도시된 본 실시예에 따른 시모스 이미지센서에서 플로팅 노드의 단면을 나타내는 도면.

도7은 도5에 도시된 리셋 트랜지스터를 나타내는 평면도.

* 도면의 주요부분에 대한 부호의 설명 *

Tx1,Tx2 : 전달 트랜지스터 Rx : 리셋 트랜지스터

Dx : 드라이빙 트랜지스터 Sx : 셀렉트 트랜지스터

PD1, PD2 : 포토다이오드

본 발명은 시모스 이미지센서의 제조방법에 관한 것으로, 특히 칼라필터의 안정적인 제조방법에 관한 것이다.

일반적으로 반도체 장치중 이미지센서는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체 장치로서, 대표적인 이미지센서 소자로는 전하결합소자(Charge Coupled Device; CCD)와 시모스 이미지센서를 들 수 있다.

그 중에서 전하결합소자는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 시모스 기술을 이용하여 각 화소(pixel)수에 대응하는 모스 트랜지스터(통상적으로 4개의 모스트랜지스터)를 만들고 이것을 이용하여 순차적으로 출력하는 소자이다.

도1은 시모스 이미지센서에서의 한 단위화소를 나타내는 회로도이다.

도1을 참조하여 살펴보면, 한 단위화소 내에는 1개의 포토다이오드(10)와 4개의 앤모스트랜지스터(11,12,13,14)로 구성되어 있다. 4개의 앤모스트랜지스터(11,12,13,14)는 포토다이오드(10)에서 생성된 광전하를 전하감지노드(N)로 운송하기 위한 전달 모스트랜지스터(11)와, 다음 신호검출을 위해 전하감지노드(11)에 저장되어 있는 전하를 배출하기 위한 리셋 모스트랜지스터(12)와, 소스 팔로워 (Source Follower) 역할을 하는 드라이브 모스트랜지스터(13) 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 모스트랜지스터(14)로 구성된다.

이렇게 4개의 모스트랜지스터(11,12,13,14)와 하나의 포토다이오드(10)가 하나의 단위화소를 이루며, 시모스 이미지센서에 구비되는 단위화소의 수에 따라 시모스 이미지센서의 픽셀어레이에 구비되는 포토다이오드(10)와 그에 대응하는 단위화소용 모스트랜지스터의 수가 정해지는 것이다.

도2는 도1에 도시된 단위회소를 이루는 4개의 모스트랜지스터의 공정단면도로서, 4개의 모스트랜지스터(11,12,13,14)가 각각 게이트로 신호(Tx,Rx,Dx,Sx)를 전달받아 포토다이오드(PD)에 전달된 빛이 출력단(Output)으로 전달되도록 구현되어 있다.

도3은 도2에 도시된 4개의 모스트랜지스터의 공정평면도이다.

도3에 도시된 바와 같이, 포토다이오드(10)에서 전달된 빛에 의해 모아진 전자를 전자를 출력단(Output)으로 전달하기 위해 4개의 모스트랜지스터(11, 12, 13, 14)의 게이트 패턴(Tx,Rx,Dx,Sx)이 각각 배치되고, 액티브영역(101 ~ 104)이 게이트 패턴(Tx,Rx,Dx,Sx)의 좌우에 각각 배치된다.

여기서 액티브영역(101)이 포토다이오드에 의해 모아진 전자를 전달받는 센싱노드이다.

한 단위소자의 동작을 간단하게 살펴보면, 포토다이오드(10)에 전달된 빛에 의해 모아진 전자가 전달트랜지스터(11)를 통해 센싱노드(101)에 전달된다.

센싱노드(101)는 드라이빙 트랜지스터(13)의 게이트와 연결되어 있기 때문에, 드라이빙 트랜지스터(13)은 센싱노드(101)에 인가되는 전압에 따라 일측단에 접합된 액티브영역(103)의 전압레벨을 드라이빙하게 된다. 이어서 셀렉트 트랜지스터(104)가 턴온되어 액티브영역(103)에 인가된 전압을 출력단을 통해 출력하게 된다.

도4는 종래기술에 따른 이미지센서를 개략적으로 도시한 단면도이다.

도4를 참조하여 살펴보면, 포토다이오드(10, PD)가 형성된 기판(20) 상부에 단위 화소(Pixel)를 이루는 청색(Blue), 적색(Red), 녹색(Green) 등의 칼라필터 어레이(CFA; Color Filter Array, 24)가 배치되어 있으며, 그 상부에 소위 오버코팅 레이어(OCL; Over-Coating Layer, 25)라고 하는 평탄화막이 형성되어 있고, 칼라필터 어레이(14)와 오버랩되는 영역의 상부에 볼록 형상의 마이크로렌즈(Microlens, 16)가 형성되어 있다.

다층의 절연막(22) 사이에는 다층의 배선(23)이 형성되어 있으며, 배선(23)은 포토다이오드(10)와 오버랩되지 않는 영역에 배치되는데, 금속으로 형성되는 배선은 광차단막의 역할을 겸하게 된다.

또한, 포토다이오드(10)에 인접한 기판(20) 상에는 복수의 모스트랜지스터(A영역)가 형성되어 있는 바, 이는 4Tr 구조의 단위 화소의 경우 전술한 바와 같이 전달 트랜지스터, 셀렉트 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터가 배치된다.

마이크로렌즈(26) 상에는 스크래치(Scratch) 등으로부터 마이크로렌즈(26)를 보호하기 위해 보호막(27)이 형성되어 있다. 또한 도면부호 29는 소자분리막을 나타내는 것이다.

또한 여기서는 도시하지 않았지만 마이크로 렌즈의 상부에는 외부에서 입사된 빛을 직접적으로 입력받아 마이크로 렌즈로 전해주는 매크로 랜즈가 배치된다.

최근 들어 0.5,0.35um 기술에서 보다 미세 선폭인 0.18um 기술로 이전되면서 기존에는 보이지 않던 새로운 양상들이 시모스 이미지센서에서 나타나기 시작했는데, 이것은 시모스 이미지센서의 한 픽셀에 사용되는 4개의 트랜지스터의 특성이 각 픽셀마다 조금씩 달라짐으로서 인해 생기는 문제들인 것으로 해석되고 있다.

그러나, 많은 픽셀을 제한된 면적에 집적하고, 저전력을 구현하기 위해서는 미세 선폭인 0.18um 기술로 시모스 이미지센서를 제고해야만 하고, 이러다 보니 각 단위픽셀에 구비되는 각 트랜지스터의 크기가 매우 작은 관계로 각 픽셀마다 나타나는 특성이 달라서 특성향상에 많은 문제점이 되고 있다.

본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 각 단위픽셀에 배치되는 트랜지스터의 수를 줄여서 한 픽셀에 배치되는 트랜지스터를 보다 크게 배치시킬 수 있어, 각 픽셀간의 동작특성의 변화를 줄일 수 있는 시모스 이미지센서를 제공함을 목적으로 한다.

본 발명은 제1 포토다이오드; 제2 포토다이오드; 상기 제1 포토다이오드와 플로팅노드를 선택적으로 연결하기 위한 제1 전달트랜지스터; 상기 제1 전달트랜지스터와 병렬로 배치되어 상기 제2 포토다이오드와 상기 플로팅노드를 선택적으로 연결하기 위한 제2 전달 트랜지스터; T자형을 이루는 3개의 액티브영역과 상기 액티브영역의 접합영역에 배치된 게이트로 구성되되 상기 3개의 액티브영역 중 2개는 상기 제1 및 제2 전달 트랜지스터와 접속된 상기 플로팅노드와 접속되어 상기 플로팅노드의 전위를 리셋시키기 위한 리셋 트랜지스터; 상기 플로팅노드에 인가된 전위에 대응하여 소스단을 드라이빙하기 위한 드라이빙 트랜지스터; 상기 드라이빙 트랜지스터의 소스단에 드라이빙된 신호를 전달하기 위한 선택 트랜지스터를 구비하는 시모스 이미지센서를 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도5는 본 발명의 바람직한 실시예에 따른 시모스 이미지센서를 나타내는 회로도이다.

도5를 참조하여 살펴보면, 본 실시예에 따른 시모스 이미지센서는 가장 널리 사용되는 4개의 트랜지스터로 하나의 픽셀을 구성하는 것이 아니라, 두개의 픽셀이 3개의 트랜지스터를 공유하여 하나의 단위픽셀이 2.5개의 트랜지스터를 사용하도록 하는 것이다.

이로 인해 각 단위픽셀에 생기는 디자인룰 상의 여유공간을 각각의 픽셀들의 특성을 결정짓는 요소들을 크게 디자인 하는데 사용함으로서, 각 픽셀간의 특성 변화를 크게 줄일 수 있다.

일반적으로 캐패시터가 갖는 노이즈는 그 크기가 커질수록 상대적으로 감쇄 되는데, 본 발명에 의해서 플로팅 노드에서의 캐패시턴스를 종래보다 3배에서 4배 가량 크게 배치시킬 수 있다. 이것은 플로팅 노드를 공유함으로 가능한 것이다.

이렇게 함으로서, 하나의 로우 디코더로 두열의 픽셀을 제어할 수 있게 된다.

도5에 도시된 바와 같이, 본 실시예에 따른 시모스 이미지센서는 포토다이오드(PD1,PD2)와, 전달트랜지스터(Tx1,Tx2)는 각 픽셀마다 두고, 플로팅 노드(FD)와, 리셋트랜지스터(Rx)와, 드라이빙 트랜지스터(Dx)를 공유하게 된다.

리셋 트랜지스터(Rx)의 경우 플로팅노드(FD)를 플러싱(flushing)하고, 포토다이오드를 풀 디플이션(fully depleted) 상태로 만들어주는 중요한 역할을 하는데, 두 픽셀간 공유하게됨으로서 픽셀간 플로팅 노드의 캐패시턴스와, 포토다이오드의 리셋 설정값을 이웃한 픽셀간 같게 하여 줄 수가 있는 것이다.

또한, 드라이빙 트랜지스터(Dx)를 공유하게 됨으로서, 이웃한 픽셀간에 증폭게인도 같게 되는 효과도 생긴다.

도6은 도5에 도시된 본 실시예에 따른 시모스 이미지센서에서 플로팅 노드의 단면을 나타내는 도면이다.

도6은 두 픽셀이 하나의 플로팅노드를 공유된 바를 보여주는 도면으로, 하나의 플로팅노드(FD)에 두개의 포토다이오드(PD1,PD2)가 모두 접하게 된다. 물론 각각의 전달 트랜지스터가 각 포토다이오드(PD1,PD2)에 의해 집광된 전자를 플로팅노드로 전달하기 위해 턴온되어야 포토다이오드 영역에서 플로팅노드쪽으로 전자가 전달될 것이다.

도7은 도5에 도시된 리셋 트랜지스터를 나타내는 평면도이다.

도7을 참조하여 살펴보면, 리셋 트랜지스터(Rx)의 액티브영역이 T자형으로 생겼는데, 3개의 액티브중 2개는 공유하는 두개의 픽셀에 각각 배치되는 전달 트랜지스터와 접속된 플로팅노드에 각각 접하게 되고, 나머지 하나는 전원전압을 인가받도록 한다.

리셋트랜지스터의 게이트단은 T자형 액티브영역에서 공통으로 접하는 가운데 부분에 형성하도록 하면 된다.

본 발명을 적용할 때에 전술한 바와 같이 각각의 픽셀 영역을 고정시키고, 공유되는 만큼 각 픽셀에 배치되는 트랜지스터를 크게 설계하게 되면, 각 트랜지스터의 특성변화가 줄어 각 픽셀의 동작특성을 일정하게 유지할 수 있다.

또한, 본 발명에서 제시한 바와 같이 각 픽셀마다 2.5개의 트랜지스터를 사용하고, 각 트랜지스터를 최소화하여 배치시키면, 결국 각 픽셀에 필요한 유효면적이 줄어들어 보다 많은 픽셀을 같은 면적에 집적시킬 수 있어 해상도를 높일 수 있게 된다.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명에 의해서 시모스 이미지센서의 각 픽셀에 배치되는 트랜지스터 수를 줄여서, 나머지 트랜지스터의 설계를 여유있게 하여, 각 픽셀마다 특성변화를 줄일 수 있다. 따라서 각 픽셀에서 동일한 동작을 하게 되어 전체적으로 데이터 처리의 균일성을 확보할 수 있다.

또한, 본 발명에 의해 시모스 이미지센서의 각 픽셀에 배치되는 트랜지스터수를 줄여, 각 픽셀에 요구되는 면적의 크기를 줄일 수 있어 제한된 시모스 이미지센서에서 보다 많은 픽셀을 집적시킬 수 있다.

Claims (4)

1. 제1 포토다이오드;

   제2 포토다이오드;

   상기 제1 포토다이오드와 플로팅노드를 선택적으로 연결하기 위한 제1 전달트랜지스터;

   상기 제1 전달트랜지스터와 병렬로 배치되어 상기 제2 포토다이오드와 상기 플로팅노드를 선택적으로 연결하기 위한 제2 전달 트랜지스터;

   T자형을 이루는 3개의 액티브영역과 상기 액티브영역의 접합영역에 배치된 게이트로 구성되되 상기 3개의 액티브영역 중 2개는 상기 제1 및 제2 전달 트랜지스터와 접속된 상기 플로팅노드와 접속되어 상기 플로팅노드의 전위를 리셋시키기 위한 리셋 트랜지스터;

   상기 플로팅노드에 인가된 전위에 대응하여 소스단을 드라이빙하기 위한 드라이빙 트랜지스터;

   상기 드라이빙 트랜지스터의 소스단에 드라이빙된 신호를 전달하기 위한 선택 트랜지스터

   를 구비하는 시모스 이미지센서.
2. 삭제
3. 삭제
4. 제 1 항에 있어서,

   상기 플로팅노드는

   상기 제1 포토다이오드가 배치된 영역과 상기 제2 포토다이오드가 배치된 영역에 모두 접하도록 배치시키는 것을 특징으로 하는 시모스 이미지센서.

Images