KR20060114416A - 시모스 이미지센서의 제조방법 - Google Patents
시모스 이미지센서의 제조방법 Download PDFInfo
- Publication number
- KR20060114416A KR20060114416A KR1020050036350A KR20050036350A KR20060114416A KR 20060114416 A KR20060114416 A KR 20060114416A KR 1020050036350 A KR1020050036350 A KR 1020050036350A KR 20050036350 A KR20050036350 A KR 20050036350A KR 20060114416 A KR20060114416 A KR 20060114416A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- gate pattern
- forming
- photodiode
- contact
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66515—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned selective metal deposition simultaneously on the gate and on source or drain
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 시모스 이미지센서에서의 플로팅노드와 접착되는 콘택플러그간에 접촉저항값을 낯출수 있는 시모스 이미지센서의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판에 포토다이오드를 형성하는 단계; 상기 포토다이오드의 일측면이 접하도록 게이트 패턴을 형성하는 단계; 상기 포토다이오드와 접하지 않는 상기 게이트 패턴의 타측면에 불순물을 주입하여 정션영역을 형성하는 단계; 상기 졍선의 일부 영역과 상기 게이트 패턴의 상단면에 셀리사이드 영역을 형성시키는 단계; 상기 게이트 패턴을 포함하는 기판 전면에 절연막을 형성하는 단계; 상기 절연막을 선택적으로 제거하여 상기 게이트 패턴상에 형성된 셀리사이드 영역과 상기 졍션의 일부영역에 형성된 셀리사이드 영역을 노출시키는 두개의 콘택홀을 형성하는 단계; 및 상기 콘택홀에 도전성 물질을 매립하여 상기 노출된 두 셀리사이드 영역과 접하는 콘택플러그를 형성하는 단계를 포함하는 시모스 이미지 센서의 제조방법을 제공한다.
시모스 이미지센서, 콘택, 저항값, 셀리사이드.
Description
도1은 시모스 이미지센서에서의 한 단위화소를 나타내는 회로도.
도2는 도1에 도시된 단위회소를 이루는 4개의 모스트랜지스터의 공정단면도.
도3은 도2에 도시된 4개의 모스트랜지스터의 공정평면도.
도4는 종래기술에 따른 이미지센서를 개략적으로 도시한 단면도.
도5a 내지 도5l은 종래기술에 의한 시모스 이미지센서의 제조방법을 나타내는 공정단면도.
도6a 내지 도6n는 본 발명의 바람직한 실시예에 따른 시모스 이미지센서의 제조방법을 나타내는 공정단면도.
* 도면의 주요부분에 대한 부호의 설명 *
30 : 기판 31 : 소자분리막
32 : 감광막 패턴 33 : 게이트패턴
34 : 감광막 패턴 35 : 감광막 패턴
36 :게이트 측벽절연막 37 : 게이트 패턴
본 발명은 시모스 이미지센서의 제조방법에 관한 것으로, 특히 시모스 이미지센서의 콘택저항값을 줄이기 위한 발명이다.
일반적으로 반도체 장치중 이미지센서는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체 장치로서, 대표적인 이미지센서 소자로는 전하결합소자(Charge Coupled Device; CCD)와 시모스 이미지센서를 들 수 있다.
그 중에서 전하결합소자는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 시모스 기술을 이용하여 각 화소(pixel)수에 대응하는 모스 트랜지스터(통상적으로 4개의 모스트랜지스터)를 만들고 이것을 이용하여 순차적으로 출력하는 소자이다.
도1은 시모스 이미지센서에서의 한 단위화소를 나타내는 회로도이다.
도1을 참조하여 살펴보면, 한 단위화소 내에는 1개의 포토다이오드(10)와 4개의 앤모스트랜지스터(11,12,13,14)로 구성되어 있다. 4개의 앤모스트랜지스터(11,12,13,14)는 포토다이오드(10)에서 생성된 광전하를 전하감지노드(N)로 운송하기 위한 전달 모스트랜지스터(11)와, 다음 신호검출을 위해 전하감지노드(11)에 저장되어 있는 전하를 배출하기 위한 리셋 모스트랜지스터(12)와, 소스 팔로워 (Source Follower) 역할을 하는 드라이브 모스트랜지스터(13) 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 모스트랜지스터(14)로 구성된다.
이렇게 4개의 모스트랜지스터(11,12,13,14)와 하나의 포토다이오드(10)가 하나의 단위화소를 이루며, 시모스 이미지센서에 구비되는 단위화소의 수에 따라 시모스 이미지센서의 픽셀어레이에 구비되는 포토다이오드(10)와 그에 대응하는 단위화소용 모스트랜지스터의 수가 정해지는 것이다.
도2는 도1에 도시된 단위회소를 이루는 4개의 모스트랜지스터의 공정단면도로서, 4개의 모스트랜지스터(11,12,13,14)가 각각 게이트로 신호(Tx,Rx,Dx,Sx)를 전달받아 포토다이오드(PD)에 전달된 빛이 출력단(Output)으로 전달되도록 구현되어 있다.
도3은 도2에 도시된 4개의 모스트랜지스터의 공정평면도이다.
도3에 도시된 바와 같이, 포토다이오드(10)에서 전달된 빛에 의해 모아진 전자를 전자를 출력단(Output)으로 전달하기 위해 4개의 모스트랜지스터(11, 12, 13, 14)의 게이트 패턴(Tx,Rx,Dx,Sx)이 각각 배치되고, 액티브영역(101 ~ 104)이 게이트 패턴(Tx,Rx,Dx,Sx)의 좌우에 각각 배치된다.
여기서 액티브영역(101)이 포토다이오드에 의해 모아진 전자를 전달받는 센싱노드이다.
한 단위소자의 동작을 간단하게 살펴보면, 포토다이오드(10)에 전달된 빛에 의해 모아진 전자가 전달트랜지스터(11)를 통해 센싱노드(101)에 전달된다.
센싱노드(101)는 드라이빙 트랜지스터(13)의 게이트와 연결되어 있기 때문에, 드라이빙 트랜지스터(13)은 센싱노드(101)에 인가되는 전압에 따라 일측단에 접합된 액티브영역(103)의 전압레벨을 드라이빙하게 된다. 이어서 셀렉트 트랜지스터(104)가 턴온되어 액티브영역(103)에 인가된 전압을 출력단을 통해 출력하게 된다.
도4는 종래기술에 따른 이미지센서를 개략적으로 도시한 단면도이다.
도4를 참조하여 살펴보면, 포토다이오드(10, PD)가 형성된 기판(20) 상부에 단위 화소(Pixel)를 이루는 청색(Blue), 적색(Red), 녹색(Green) 등의 칼라필터 어레이(CFA; Color Filter Array, 24)가 배치되어 있으며, 그 상부에 소위 오버코팅 레이어(OCL; Over-Coating Layer, 25)라고 하는 평탄화막이 형성되어 있고, 칼라필터 어레이(14)와 오버랩되는 영역의 상부에 볼록 형상의 마이크로렌즈(Microlens, 16)가 형성되어 있다.
다층의 절연막(22) 사이에는 다층의 배선(23)이 형성되어 있으며, 배선(23)은 포토다이오드(10)와 오버랩되지 않는 영역에 배치되는데, 금속으로 형성되는 배선은 광차단막의 역할을 겸하게 된다.
또한, 포토다이오드(10)에 인접한 기판(20) 상에는 복수의 모스트랜지스터(A영역)가 형성되어 있는 바, 이는 4Tr 구조의 단위 화소의 경우 전술한 바와 같이 전달 트랜지스터, 셀렉트 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터가 배치된다.
마이크로렌즈(26) 상에는 스크래치(Scratch) 등으로부터 마이크로렌즈(26)를 보호하기 위해 보호막(27)이 형성되어 있다. 또한 도면부호 29는 소자분리막을 나타내는 것이다.
또한 여기서는 도시하지 않았지만 마이크로 렌즈의 상부에는 외부에서 입사된 빛을 직접적으로 입력받아 마이크로 렌즈로 전해주는 매크로 랜즈가 배치된다.
이상에서 살펴본 바와 같이, 포토다이오드에서 플로팅 노드(SD)로 전달된 전자에 의해 드라이빙 트랜지스터의 게이트에 인가되는 전압이 조절되고, 그 조절된 전압에 대응하여 드라이빙 트랜지스터의 소스단을 드라이빙하게 된다.
도5a 내지 도5l은 종래기술에 의한 시모스 이미지센서의 제조방법을 나타내는 공정단면도이다.
먼저 종래기술에 의한 시모스 이미지 제조방법은 도5a에 도시된 바와 같이, 기판(10)에 매립된 형태로 소자분리막(11)을 형성한다.
이어서 도5b에 도시된 바와 같이, 게이트 패턴을 형성하기 전 포토다이오드의 인접소자의 펀치스루(punchthrough)의 특성개선을 위한 이온주입공정을 진행한다.
이어서 도5c에 도시된 바와 같이, 절연막/도전막으로 적층된 게이트 패턴(13)을 형성한다.
이어서 도5d에 도시된 바와 같이, 감광막 패턴(14)을 형성하고, 형성된 감광막 패턴(14)을 이용하여 포토다이오드를 위한 앤형불순물을 주입하는 공정을 진행한다.
이어서 도5e에 도시된 바와 같이, 감광막 패턴(15)을 형성하고, 형성된 감광 막 패턴(15)을 이용하여, 불순물을 이온주입하여 트랜지스터의 정션영역을 형성한다. 이 때 16은 게이트 패턴의 측벽절연막이다. 이 때의 정션영역이 플로팅노드가 된다.
이어서 도5f에 도시된 바와 같이, 감광막 패턴(17)을 형성하고, 형성된 감광막 패턴(17)을 이용하여, 포토다이오드의 피형 불순물을 주입한다.
이어서 도5g에 도시된 바와 같이, 후속공정에서 셀리사이드 공정을 진행할 때 배제시키기 위한 영역에서 베리어막(18)을 형성한다.
이어서 도5h에 도시된 바와 같이, 반사방지막(19)와 감광막(20)을 형성한다.
이어서 도5i에 도시된 바와 같이, 에치백공정으로 반사방지막(19)와 감광막(20)을 제거하되, 베리어막(18)이 게이트 패턴상에만 제거하고, 나머지 기판상에는 제거되지 않도록 한다.
이어서 도5j에 도시된 바와 같이, 노출된 게이트 패턴의 상단영역에 셀리사이드막(21)을 형성한다.
이어서 도5k에 도시된 바와 같이, 실리콘질화막(22)을 기판전면에 형성하고, 그 상부에 층간절연막(23)을 형성한다.
이어서 도5l에 도시되 바와 같이, 게이트 패턴의 상단영역이 노출되도록 콘택홀(24)를 형성하고, 플로팅노드인 정션영역이 노출되도록 콘택홀(25)을 형성한다.
이어서 도전성 물질을 매립하여 게이트 패턴과 정션영역과 접하는 콘택플러그를 형성한다.
이상에서 살펴본 바와 같이 시모스 이미지 센서을 제조할 때에 포토다이오드 영역은 셀리사이드영역을 형성하지 않고, 게이트 패턴 영역에서는 셀리사이드 영역을 형성하게 된다.
셀리사이드 영역이란 폴리실리콘막으로 되어 있는 도전막에 불순물을 주입시켜 저항값을 낮춘 영역을 말한다. 포토다이오드는 광자가 입사될 때에 영향을 받기 때문에 셀리사이드 영역을 형성하지 않고 있다. 또한, 플로팅노드가 되는 정션영역에도 광자에 의한 신호가 전달되므로 셀리사이드 영역을 형성시키지 않고 있다.
이러다 보니, 도5l에 도시된 바와 같이 콘택홀(24,25)를 형성하고, 콘택플러그를 만들 때에 셀리사이드 영역과 셀리사이드 영역이 되지 않은 영역을 동시에 노출시키는 공정에서 문제가 발생된다.
셀리사이드 영역이 되지 않은 플로팅노드인 정션 영역에 접촉저항이 많이 나오는 문제가 발생하는 것이다.
본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 시모스 이미지센서에서의 플로팅노드와 접착되는 콘택플러그간에 접촉저항값을 낯출수 있는 시모스 이미지센서의 제조방법을 제공함을 목적으로 한다.
본 발명은 기판에 포토다이오드를 형성하는 단계; 상기 포토다이오드의 일측 면이 접하도록 게이트 패턴을 형성하는 단계; 상기 포토다이오드와 접하지 않는 상기 게이트 패턴의 타측면에 불순물을 주입하여 정션영역을 형성하는 단계; 상기 졍선의 일부 영역과 상기 게이트 패턴의 상단면에 셀리사이드 영역을 형성시키는 단계; 상기 게이트 패턴을 포함하는 기판 전면에 절연막을 형성하는 단계; 상기 절연막을 선택적으로 제거하여 상기 게이트 패턴상에 형성된 셀리사이드 영역과 상기 졍션의 일부영역에 형성된 셀리사이드 영역을 노출시키는 두개의 콘택홀을 형성하는 단계; 및 상기 콘택홀에 도전성 물질을 매립하여 상기 노출된 두 셀리사이드 영역과 접하는 콘택플러그를 형성하는 단계를 포함하는 시모스 이미지 센서의 제조방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도6a 내지 도6k는 본 발명의 바람직한 실시예에 따른 시모스 이미지센서의 제조방법을 나타내는 공정단면도이다.
먼저 도6a에 도시된 바와 같이, 기판(30)에 매립된 형태의 소자분리막(31)을 형성한다.
이어서 도6b에 도시된 바와 같이, 감광막 패턴(32)을 형성하고, 형성된 감광막 패턴(32)을 이용하여 포토다이오드가 형성될 영역에 접한부분에 펀치스루 특성개선을 위한 이온주입을 한다.
이어서 도6c에 도시된 바와 같이, 절연막/도전막으로 적층된 게이트 패턴(33)을 형성한다.
이어서 도6d에 도시된 바와 같이, 감광막 패턴(34)을 형성하고, 형성된 감광막 패턴(34)을 이용하여 앤형 불순물을 포토다이오드가 형성될 영역에 주입한다.
이어서 도6e에 도시된 바와 같이, 감광막 패턴(35)을 형성하고, 형성된 감광막 패턴(35)을 이용하여, 불순물을 이온주입하여 트랜지스터의 정션영역을 형성한다. 이 때 36은 게이트 패턴의 측벽절연막이다. 이 때의 정션영역이 플로팅노드가 된다.
이어서 도6f에 도시된 바와 같이, 감광막 패턴(37)을 형성하고, 형성된 감광막 패턴(37)을 이용하여, 포토다이오드의 피형 불순물을 주입한다.
이어서 도6g에 도시된 바와 같이, 후속공정에서 셀리사이드 공정을 진행할 때 배제시키기 위한 영역에서 베리어막(38)을 형성한다.
이어서 도6h에 도시된 바와 같이, 반사방지막(39)와 감광막(40)을 형성한다.
이어서 도6i에 도시된 바와 같이, 에치백공정으로 반사방지막(39)와 감광막(40)을 제거하되, 베리어막(38)이 게이트 패턴상에만 제거하고, 나머지 기판상에는 제거되지 않도록 한다.
이어서 도6j에 도시된 바와 같이, 감광막 패턴(41)을 형성하고, 선택적으로 제거하여 플로팅영역인 정션영역의 일부분이 노출되도록 한다.
이어서 도6k에 도시된 바와 같이, 감광막 패턴(41)을 이용하여 베리어막(38)을 선택적으로 제거한다.
이어서 도6l에 도시된 바와 같이, 감광막 패턴(41)을 제거하고, 셀리사이드공정을 진행하여 게이트 패턴상에 셀리사이드 영역(43)을 형성한다. 이때 정션영역에도 일부분이 노출되어 있으므로 같인 셀리사이드 영역이 된다.
이어서 도6m에 도시된 바와 같이, 실리콘질화막(44)을 기판전면에 형성하고, 그 상부에 층간절연막(45)을 형성한다.
이어서 도6n에 도시되 바와 같이, 게이트 패턴의 상단영역이 노출되도록 콘택홀(46)를 형성하고, 플로팅노드인 정션영역이 노출되도록 콘택홀(47)을 형성한다.
이어서 도전성 물질을 매립하여 게이트 패턴과 정션영역과 접하는 콘택플러그를 형성한다.
이상과 같이, 공정을 진행함으로서, 게이트 패턴의 상단영역이 노출되도록 콘택홀(46)를 형성하고, 플로팅노드인 정션영역이 노출되도록 콘택홀(47)을 형성할 때에 모두 셀리사이드된 영역을 가지고 있으므로, 형성된 콘택플러그의 접촉저항이 감소되며, 콘택시의 문제가 제거된다.
이 때 플로팅노드가 되는 정션영역은 시모스 이미지센서에서 전자저장역할을 하므로, 이 영역의 전체를 셀리사이드 하게 되면, 양호한 영상을 구현하는데, 문제가 발생되므로 셀리사이드 영역을 일부분만 형성한 것이다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식 을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 시모스 이미지센서의 픽셀부분에서 콘택이 형성되는 게이트 패턴에 접합되는 콘택플러그 뿐만 아니라 플로팅노드에 접합되는 콘택플러그도 셀리사이드된 영역되 접합되어 접착저항을 크게 낮출 수 있다.
또한, 각각의 콘택플러그를 형성하기 위한 콘택홀을 형성할 때에 모두 셀리사이드된 영역을 노출시키기 때문에, 서로 다른 영역을 노출시키기 위한 식각시의 문제도 제거된다.
Claims (3)
- 기판에 포토다이오드를 형성하는 단계;상기 포토다이오드의 일측면이 접하도록 게이트 패턴을 형성하는 단계;상기 포토다이오드와 접하지 않는 상기 게이트 패턴의 타측면에 불순물을 주입하여 정션영역을 형성하는 단계;상기 졍선의 일부 영역과 상기 게이트 패턴의 상단면에 셀리사이드 영역을 형성시키는 단계;상기 게이트 패턴을 포함하는 기판 전면에 절연막을 형성하는 단계;상기 절연막을 선택적으로 제거하여 상기 게이트 패턴상에 형성된 셀리사이드 영역과 상기 졍션의 일부영역에 형성된 셀리사이드 영역을 노출시키는 두개의 콘택홀을 형성하는 단계; 및상기 콘택홀에 도전성 물질을 매립하여 상기 노출된 두 셀리사이드 영역과 접하는 콘택플러그를 형성하는 단계를 포함하는 시모스 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 졍선의 일부 영역과 상기 게이트 패턴의 상단면에 셀리사이드 영역을 형성시키는 단계는상기 게이트 패턴의 단차를 따라 기판 전면에 베리어막을 형성하는 단계;에치백공정으로 상기 베리어막을 제거하여 상기 게이트 패턴의 상단면 일부분이 노출되도록하는 단계;상기 기판 전면에 상기 정션영역중 일부분이 노출되는 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 이용해서 상기 정션영역중 일부분의 베리어막을 제거하는 단계상기 감광막 패턴을 제거하는 단계; 및상기 베리어막이 제거된 게이트 패턴의 상단면과 상기 정션영역의 일부분에 셀리사이드 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 2 항에 있어서,에치백공정으로 상기 베리어막을 제거하여 상기 게이트 패턴의 상단면 일부분이 노출되도록하는 단계는상기 게이트 패턴이 덮힐 수 있도록 반사방지막을 형성하는 단계;상기 반사방지막상에 감광막을 형성하는 단계;에치백공정으로 상기 감광막/반사방지막/베리어막을 제거하여 상기 게이트 패턴의 상단면 일부분이 노출되도록하는 단계를 포함하는 것을 특징으로 하는 시모 스 이미지센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050036350A KR20060114416A (ko) | 2005-04-29 | 2005-04-29 | 시모스 이미지센서의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050036350A KR20060114416A (ko) | 2005-04-29 | 2005-04-29 | 시모스 이미지센서의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060114416A true KR20060114416A (ko) | 2006-11-06 |
Family
ID=37652110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050036350A KR20060114416A (ko) | 2005-04-29 | 2005-04-29 | 시모스 이미지센서의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060114416A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130243712A1 (en) * | 2010-11-30 | 2013-09-19 | Amorepacific Corporation | Cosmetic composition for whitening and improving the resilience of skin |
-
2005
- 2005-04-29 KR KR1020050036350A patent/KR20060114416A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130243712A1 (en) * | 2010-11-30 | 2013-09-19 | Amorepacific Corporation | Cosmetic composition for whitening and improving the resilience of skin |
| US9770404B2 (en) * | 2010-11-30 | 2017-09-26 | Amorepacific Corporation | Cosmetic composition for whitening and improving the resilience of skin |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8129809B2 (en) | Image sensor and manufacturing method thereof | |
| US7737477B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US10043838B2 (en) | Image sensor | |
| US20060138492A1 (en) | CMOS image sensor and method for fabricating the same | |
| KR100698100B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| US20060138484A1 (en) | CMOS image sensor and method for fabricating the same | |
| KR100544018B1 (ko) | 웨이퍼 후면에서 수광하며 포토다이오드가 확장된 시모스이미지센서 및 그 제조방법 | |
| US20070145443A1 (en) | CMOS Image Sensor and Method of Manufacturing the Same | |
| KR20060114444A (ko) | 시모스 이미지센서 | |
| KR20070003013A (ko) | 시모스 이미지센서의 제조방법 | |
| KR20060114416A (ko) | 시모스 이미지센서의 제조방법 | |
| KR100741920B1 (ko) | 씨모스(ｃｍｏｓ) 이미지 센서의 제조 방법 | |
| KR20050011955A (ko) | 마이크로렌즈 캡핑레이어의 들뜸 현상을 방지한 시모스이미지센서의 제조방법 | |
| KR20060114448A (ko) | 시모스 이미지센서 및 그 제조방법 | |
| KR100593160B1 (ko) | 시모스 이미지센서의 제조방법 | |
| KR100731093B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20050106932A (ko) | 이미지센서 및 그 제조방법 | |
| KR20070034292A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100606907B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20060114398A (ko) | 시모스 이미지센서의 제조방법 | |
| KR20100077986A (ko) | 이미지 센서 및 그의 제조 방법 | |
| KR20060114418A (ko) | 시모스 이미지센서의 제조방법 | |
| KR20060114400A (ko) | 시모스 이미지센서의 제조방법 | |
| KR20060114417A (ko) | 시모스 이미지센서의 제조방법 | |
| KR20070029447A (ko) | 시모스 이미지 센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E601 | Decision to refuse application |