KR101648225B1 - 고체 촬상 장치와 그 제조 방법, 및 전자기기 - Google Patents
고체 촬상 장치와 그 제조 방법, 및 전자기기 Download PDFInfo
- Publication number
- KR101648225B1 KR101648225B1 KR1020100067295A KR20100067295A KR101648225B1 KR 101648225 B1 KR101648225 B1 KR 101648225B1 KR 1020100067295 A KR1020100067295 A KR 1020100067295A KR 20100067295 A KR20100067295 A KR 20100067295A KR 101648225 B1 KR101648225 B1 KR 101648225B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoelectric conversion
- solid
- organic photoelectric
- imaging device
- state imaging
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims description 182
- 238000004519 manufacturing process Methods 0.000 title claims description 124
- 238000006243 chemical reaction Methods 0.000 claims abstract description 272
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims description 228
- 239000010408 film Substances 0.000 claims description 219
- 239000000758 substrate Substances 0.000 claims description 134
- 238000009792 diffusion process Methods 0.000 claims description 40
- 239000010409 thin film Substances 0.000 claims description 37
- 238000012545 processing Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 24
- 230000000149 penetrating effect Effects 0.000 claims description 11
- 230000003287 optical effect Effects 0.000 claims description 9
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 137
- 238000009825 accumulation Methods 0.000 description 80
- 238000012546 transfer Methods 0.000 description 72
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 53
- 229910052710 silicon Inorganic materials 0.000 description 53
- 239000010703 silicon Substances 0.000 description 53
- 238000010586 diagram Methods 0.000 description 35
- 230000035945 sensitivity Effects 0.000 description 22
- 239000003086 colorant Substances 0.000 description 20
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 18
- 238000005468 ion implantation Methods 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000004611 spectroscopical analysis Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical compound N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 5
- 101150046432 Tril gene Proteins 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 239000000975 dye Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000013086 organic photovoltaic Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- DZVCFNFOPIZQKX-LTHRDKTGSA-M merocyanine Chemical compound [Na+].O=C1N(CCCC)C(=O)N(CCCC)C(=O)C1=C\C=C\C=C/1N(CCCS([O-])(=O)=O)C2=CC=CC=C2O\1 DZVCFNFOPIZQKX-LTHRDKTGSA-M 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000005725 8-Hydroxyquinoline Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 229960003540 oxyquinoline Drugs 0.000 description 1
- 239000001007 phthalocyanine dye Substances 0.000 description 1
- PYWVYCXTNDRMGF-UHFFFAOYSA-N rhodamine B Chemical compound [Cl-].C=12C=CC(=[N+](CC)CC)C=C2OC2=CC(N(CC)CC)=CC=C2C=1C1=CC=CC=C1C(O)=O PYWVYCXTNDRMGF-UHFFFAOYSA-N 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
- H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
- H10K39/30—Devices controlled by radiation
- H10K39/32—Organic image sensors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
고체 촬상 장치는 수광면과, 상기 수광면과는 반대측에 형성된 회로 형성면과, 동일한 화소 내에서 상기 수광면측부터 깊이 방향으로 적층되어 컬러 필터를 통하지 않고서 광이 입사되는 pn 접합을 갖는 무기 광전 변환부 및 유기 광전 변환막을 갖는 유기 광전 변환부를 가지며, 상기 무기 광전 변환부 및 유기 광전 변환부의 신호가 상기 회로 형성면에서 판독된다.
Description
본 발명은 고체 촬상 장치와 그 제조 방법, 및 이 고체 촬상 장치를 구비한 전자기기에 관한 것이다.
고체 촬상 장치는 CCD(Charge Coupled Device) 이미지 센서와, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서로 대표되는 2종류의 고체 촬상 장치로 대별된다. 근래, CCD 이미지 센서나 CMOS 이미지 센서에서는 화소 사이즈의 축소와 함께 단위 화소에 입사하는 포톤 수의 감소 때문에 감도가 저하되고, S/N의 저하가 생긴다. 또한, 현재 널리 사용되고 있는 적, 녹 및 청의 화소를 평면상에 나열한 화소 배열, 예를 들면 원색 컬러 필터를 이용한 베이어 배열인 경우, 적 화소에서는 녹과 청의 광이 컬러 필터를 투과하지 않아 광전 변환에 사용되지 않기 때문에, 감도의 면에서 손실되고 있다. 또한, 화소 사이의 보간 처리를 행하여 색 신호를 만드는데 수반하는 위색(false color)이라는 문제가 생긴다.
그들 문제를 해결하는 방법으로서, JP2007-12796호 공보에서는 동일한 화소의 깊이 방향으로 녹색, 청, 적의 광전 변환부를 적층한 고체 촬상 장치가 제안되어 있다. 이 고체 촬상 장치에서는 실리콘 기판 내의 깊이 방향으로 청의 포토 다이오드(광전 변환부)와 적의 포토 다이오드(광전 변환부)가 형성되고, 실리콘 기판의 수광면측의 표면 상층에 배선층을 통하여 녹의 유기 광전 변환막을 전극으로 끼운 유기 광전 변환부를 갖고서 이루어진다. 상기 JP2007-12796호 공보의 구조를 이용하면, 상술한 컬러 필터에서의 광의 손실이 생기지 않기 때문에 감도를 향상함과 함께, 화소 사이의 보간 처리를 행하지 않기 때문에 위색이 발생하지 않는다는 효과를 기대할 수 있다.
JP2008-258474호 공보에는 이면 조사형의 CMOS 이미지 센서에 있어서, 컬러 필터와, 깊이 방향으로 적층한 포토 다이오드에 의한 광전 변환부와 유기 광전 변환막을 갖은 구성이 개시되어 있다. 이 특허 문헌 2의 고체 촬상 소자는 옐로와 시안을 체크 무늬로 배치한 컬러 필터를 가지며, 각각의 옐로 및 시안 필터에 대응하여 적색, 청색의 포토 다이오드에 의한 광전 변환부가 배치된다. 또한, 각 포토 다이오드의 상층에 유기 광전 변환부가 배치된다. 이 고체 촬상 장치에서는 유기 광전 변환부로부터 녹의 신호를 취출하고, 옐로 필터 아래의 포토 다이오드로부터 적의 신호를 취출하고, 시안 필터 아래로부터 청의 신호를 취출하도록 이루어진다.
그런데, JP2007-12796호 공보에 도시하는 바와 같이, 유기와 무기의 하이브리드 광전 변환부에서는 광전 변환을 행하는 Si의 포토 다이오드와, 상층의 유기 광전 변환부 사이에 배선층이 개재하고 있고, 포토 다이오드와 유기 광전 변환부 사이의 거리가 크게 되어 있다. 이와 같은 구조의 고체 촬상 장치에서는 카메라 렌즈의 F값을 변화시킨 경우에, 온 칩 렌즈로부터의 거리가 가까운 유기 광전 변환부에 관해서는 경사광의 영향이 작고, 감도의 변동이 작다. 그러나, 온 칩 렌즈로부터의 거리가 멀고, 경사광의 영향이 큰 Si의 포토 다이오드에 의한 광전 변환부에서는 감도의 변동이 커져 버린다. 즉, 유기와 무기의 하이브리드 광전 변환부를 갖는 구조를 이용하는 경우에는 F값에 수반하여 각 색의 분광의 밸런스가 변동하여 버리게 된다. 이 때문에, F값의 메커니컬한 제어라고 동기한 리니어 매트릭스 처리를 행하지 않는 한, 색이 광학 줌의 배율마다 색이 변화하여 버린다. 그와 같은 제어를 하는 것은 원리적으로 불가능하지 않지만, 렌즈의 제어라고 동기한 신호 처리를 행하는 디지털 신호 처리(DSP) 등을 탑재하는 것은 고비용화에 이어지고, 일반적인 DSP 등에의 적용은 현실적이 아니다.
본 발명은 상술한 점을 감안하여, 유기와 무기의 하이브리드 광전 변환부를 갖는 구성에서, 각 색의 F값 의존을 억제하여 각 색 사이의 감도의 변동을 억제할 수 있는 고체 촬상 장치와 그 제조 방법을 제공하는 것이다.
또한, 본 발명은 이러한 고체 촬상 장치를 구비한 카메라 등의 전자기기를 제공하는 것이다.
본 발명에 관한 고체 촬상 장치는 수광면과, 수광면과는 반대측에 형성된 회로 형성면과, 동일한 화소 내에서 수광면측부터 깊이 방향으로 적층된 무기 광전 변환부와 유기 광전 변환부를 갖는다. 즉, 본 발명의 고체 촬상 장치는 동일한 화소 내에서 수광면측부터 깊이 방향으로 적층되어 컬러 필터를 통하지 않고서 광이 입사되는 pn 접합을 갖는 무기 광전 변환부 및 유기 광전 변환막을 갖는 유기 광전 변환부를 갖는다. 무기 광전 변환부 및 유기 광전 변환부의 신호는 회로 형성면에 판독된다.
본 발명의 고체 촬상 장치에서는 회로 형성면이 수광면과는 반대측에 형성된 이면 조사형으로 구성되고, 무기 광전 변환부와 유기 광전 변환부가 그 사이에 회로, 배선 등이 형성되지 않기 때문에, 동일 화소 내의 무기 광전 변환부와 유기 광전 변환부를 서로 거리를 근접시킬 수 있다.
본 발명에 관한 고체 촬상 장치의 제조 방법은 반도체 기판의 각 화소가 되는 영역에, pn 접합을 갖는 무기 광전 변환부와, 반도체 기판을 관통하는 한 쌍의 도전성 플러그를 형성하는 공정을 갖는다. 다음에, 반도체 기판의 회로 형성면이 되는 표면측에 화소 트랜지스터를 형성하고, 반도체 기판의 표면상에 다층 배선층을 형성하는 공정을 갖는다. 다음에, 반도체 기판의 수광면이 되는 이면측에 절연막을 통하여 상기 한 쌍의 도전성 플러그에 접속되는 한 쌍의 투명한 하부 전극을 형성하는 공정을 갖는다. 다음에, 무기 광전 변환부상에 대응하는 한쪽의 하부 전극상에 유기 광전 변환막을 형성하고, 이 유기 광전 변환막상에, 다른쪽의 하부 전극에 접속되는 상부 전극을 형성하여 유기 광전 변환부를 형성하는 공정을 갖는다.
본 발명의 고체 촬상 장치의 제조 방법에서는 반도체 기판에 무기 광전 변환부를 형성하고, 반도체 기판의 표면측에 다층 배선층을 형성하고, 이면측에 절연막을 통하여 유기 광전 변환부를 형성하기 때문에, 유기 광전 변환부가 무기 광전 변환부에 대해 거리를 근접시켜 형성할 수 있다.
본 발명에 관한 고체 촬상 장치의 제조 방법은 반도체 기판의 각 화소가 되는 영역에, pn 접합을 갖는 무기 광전 변환부와, 반도체 기판을 관통하는 도전성 플러그를 형성하는 공정을 갖는다. 다음에, 반도체 기판의 회로 형성면이 되는 표면측에 화소 트랜지스터를 형성하고, 반도체 기판의 표면상에 다층 배선층을 형성하는 공정을 갖는다. 다음에, 반도체 기판의 수광면이 되는 이면측에 절연막을 통하여, 한쪽의 소스/드레인이 제 1의 상기 도전성 플러그에 접속되는 보텀 게이트형의 박막 트랜지스터를 형성하는 공정과, 제 2의 상기 도전성 플러그에 접속되는 하부 전극을 형성하는 공정을 갖는다. 또한, 하부 전극상에 유기 광전 변환막을 형성하고, 유기 광전 변환막상에, 일단이 박막 트랜지스터의 다른쪽의 소스/드레인에 접속되는 상부 전극을 형성하여 유기 광전 변환부를 형성하는 공정을 갖는다.
본 발명의 고체 촬상 장치의 제조 방법에서는 반도체 기판에 무기 광전 변환부를 형성하고, 반도체 기판의 표면측에 다층 배선층을 형성하고, 이면측에 절연막을 통하여 유기 광전 변환부를 형성하기 때문에, 유기 광전 변환부가 무기 광전 변환부에 대해 거리를 근접시켜 형성할 수 있다.
본 발명에 관한 전자기기는 광학계와, 고체 촬상 장치와, 고체 촬상 장치의 출력 신호를 처리하는 신호 처리 회로를 구비한다. 고체 촬상 장치는 수광면과, 수광면과는 반대측에 형성된 회로 형성면과, 동일한 화소 내에서 상기 수광면측부터 종방향으로 적층되어 컬러 필터를 통하지 않고서 광이 입사되는 pn 접합을 갖는 무기 광전 변환부, 및 유기 광전 변환부를 갖는다. 그리고 무기 광전 변환부 및 유기 광전 변환부의 신호는 상기 회로 형성면에 판독된다.
본 발명의 전자기기에서는 고체 촬상 장치에 있어서, 이면 조사형으로 구성되고, 무기 광전 변환부와 유기 광전 변환부가 그 사이에 회로, 배선 등이 형성되지 않기 때문에, 동일 화소 내의 무기 광전 변환부와 유기 광전 변환부를 서로 거리를 근접시킬 수 있다.
본 발명에 관한 고체 촬상 장치에 의하면, 무기 광전 변환부와 유기 광전 변환부를 서로 거리를 근접시킬 수 있기 때문에, 각 색의 F값 의존을 억제할 수 있고, 각 색 사이의 감도의 변동을 억제할 수 있다.
본 발명에 관한 고체 촬상 장치의 제조 방법에 의하면, 유기 광전 변환부가 무기 광전 변환부에 대해 거리를 근접시켜 형성할 수 있기 때문에, 각 색의 F값 의존을 억제하고, 각 색 사이의 감도의 변동을 억제한 고체 촬상 장치를 제조할 수 있다.
본 발명에 관한 전자기기에 의하면, 이면 조사형으로서 동일한 화소 내에서 무기 광전 변환부와 유기 광전 변환부를 서로 거리를 근접시켜 구성하는 고체 촬상 장치를 구비하기 때문에, 각 색의 F값 의존을 억제하고, 각 색 사이의 감도의 변동을 억제할 수 있고, 고품질의 전자기기를 제공할 수 있다.
도 1은 본 발명에 관한 고체 촬상 장치의 제 1 실시의 형태를 도시하는 주요부의 구성도.
도 2는 제 1 실시의 형태에 관한 고체 촬상 장치의 주요부의 단면도.
도 3은 제 1 실시의 형태에서의 전송 트랜지스터(Tr12, Tr13)를 도시하는 단면도.
도 4는 제 1 실시의 형태에서의 전송 트랜지스터(Tr11)를 도시하는 단면도.
도 5는 제 1 실시의 형태의 구동의 설명에 제공하는 개략 단면도.
도 6은 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제1 제조 공정도).
도 7은 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제2 제조 공정도).
도 8은 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제3 제조 공정도).
도 9는 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제4 제조 공정도).
도 10은 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제5 제조 공정도).
도 11은 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제6 제조 공정도).
도 12는 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제7 제조 공정도).
도 13은 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제8 제조 공정도).
도 14는 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제9 제조 공정도).
도 15는 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제10 제조 공정도).
도 16은 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제11 제조 공정도).
도 17은 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제12 제조 공정도).
도 18은 본 발명에 관한 고체 촬상 장치의 제 2 실시의 형태를 도시하는 주요부의 구성도.
도 19는 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제1 제조 공정도).
도 20은 제 21 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제2 제조 공정도).
도 21은 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제3 제조 공정도).
도 22는 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제4 제조 공정도).
도 23은 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제5 제조 공정도).
도 24는 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제6 제조 공정도).
도 25는 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제7 제조 공정도).
도 26은 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제8 제조 공정도).
도 27은 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제9 제조 공정도).
도 28은 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제10 제조 공정도).
도 29는 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제11 제조 공정도).
도 30은 본 발명에 관한 고체 촬상 장치의 제 3 실시의 형태를 도시하는 주요부의 구성도.
도 31은 제 3 실시의 형태에서의 전송 트랜지스터(Tr12, Tr13)를 도시하는 단면도.
도 32는 제 3 실시의 형태에서의 전송 트랜지스터(Tr11)를 도시하는 단면도.
도 33은 본 발명에 관한 고체 촬상 장치의 제 4 실시의 형태를 도시하는 주요부의 구성도.
도 34는 본 발명에 관한 고체 촬상 장치의 제 5 실시의 형태를 도시하는 주요부의 구성도.
도 35는 본 발명에 관한 고체 촬상 장치의 제 6 실시의 형태를 도시하는 주요부의 구성도이다.
도 36은 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제1 제조 공정도).
도 37은 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제2 제조 공정도).
도 38은 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제3 제조 공정도).
도 39는 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제4 제조 공정도).
도 40은 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제5 제조 공정도).
도 41은 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제6 제조 공정도).
도 42는 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제7 제조 공정도).
도 43은 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제8 제조 공정도).
도 44는 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제9 제조 공정도).
도 45는 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제10 제조 공정도).
도 46은 본 발명에 관한 고체 촬상 장치의 제 7 실시의 형태를 도시하는 주요부의 구성도.
도 47은 제 7 실시의 형태의 주요부의 회로 구성도.
도 48은 본 발명에 관한 고체 촬상 장치의 제 8 실시의 형태를 도시하는 주요부의 모식적 구성도.
도 49는 도 44의 모식적 단면도.
도 50은 제 6 실시의 형태에 관한 고체 촬상 장치의 전송 트랜지스터의 변형례를 도시하는 모식적 단면도.
도 51은 CMOS 고체 촬상 장치의 개략 구성도.
도 52는 본 발명에 관한 전자기기의 개략 구성도.
도 2는 제 1 실시의 형태에 관한 고체 촬상 장치의 주요부의 단면도.
도 3은 제 1 실시의 형태에서의 전송 트랜지스터(Tr12, Tr13)를 도시하는 단면도.
도 4는 제 1 실시의 형태에서의 전송 트랜지스터(Tr11)를 도시하는 단면도.
도 5는 제 1 실시의 형태의 구동의 설명에 제공하는 개략 단면도.
도 6은 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제1 제조 공정도).
도 7은 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제2 제조 공정도).
도 8은 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제3 제조 공정도).
도 9는 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제4 제조 공정도).
도 10은 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제5 제조 공정도).
도 11은 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제6 제조 공정도).
도 12는 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제7 제조 공정도).
도 13은 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제8 제조 공정도).
도 14는 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제9 제조 공정도).
도 15는 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제10 제조 공정도).
도 16은 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제11 제조 공정도).
도 17은 제 1 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제12 제조 공정도).
도 18은 본 발명에 관한 고체 촬상 장치의 제 2 실시의 형태를 도시하는 주요부의 구성도.
도 19는 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제1 제조 공정도).
도 20은 제 21 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제2 제조 공정도).
도 21은 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제3 제조 공정도).
도 22는 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제4 제조 공정도).
도 23은 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제5 제조 공정도).
도 24는 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제6 제조 공정도).
도 25는 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제7 제조 공정도).
도 26은 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제8 제조 공정도).
도 27은 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제9 제조 공정도).
도 28은 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제10 제조 공정도).
도 29는 제 2 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제11 제조 공정도).
도 30은 본 발명에 관한 고체 촬상 장치의 제 3 실시의 형태를 도시하는 주요부의 구성도.
도 31은 제 3 실시의 형태에서의 전송 트랜지스터(Tr12, Tr13)를 도시하는 단면도.
도 32는 제 3 실시의 형태에서의 전송 트랜지스터(Tr11)를 도시하는 단면도.
도 33은 본 발명에 관한 고체 촬상 장치의 제 4 실시의 형태를 도시하는 주요부의 구성도.
도 34는 본 발명에 관한 고체 촬상 장치의 제 5 실시의 형태를 도시하는 주요부의 구성도.
도 35는 본 발명에 관한 고체 촬상 장치의 제 6 실시의 형태를 도시하는 주요부의 구성도이다.
도 36은 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제1 제조 공정도).
도 37은 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제2 제조 공정도).
도 38은 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제3 제조 공정도).
도 39는 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제4 제조 공정도).
도 40은 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제5 제조 공정도).
도 41은 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제6 제조 공정도).
도 42는 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제7 제조 공정도).
도 43은 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제8 제조 공정도).
도 44는 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제9 제조 공정도).
도 45는 제 6 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 실시의 형태를 도시하는 제조 공정도(제10 제조 공정도).
도 46은 본 발명에 관한 고체 촬상 장치의 제 7 실시의 형태를 도시하는 주요부의 구성도.
도 47은 제 7 실시의 형태의 주요부의 회로 구성도.
도 48은 본 발명에 관한 고체 촬상 장치의 제 8 실시의 형태를 도시하는 주요부의 모식적 구성도.
도 49는 도 44의 모식적 단면도.
도 50은 제 6 실시의 형태에 관한 고체 촬상 장치의 전송 트랜지스터의 변형례를 도시하는 모식적 단면도.
도 51은 CMOS 고체 촬상 장치의 개략 구성도.
도 52는 본 발명에 관한 전자기기의 개략 구성도.
이하, 본 발명의 양호한 실시 형태(이하 실시의 형태라고 한다)에 관해 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. CMOS 고체 촬상 장치의 개략 구성례
2. 제 1 실시의 형태(고체 촬상 장치의 구성례, 및 그 제조 방법의 예)
3. 제 2 실시의 형태(고체 촬상 장치의 구성례, 및 그 제조 방법의 예)
4. 제 3 실시의 형태(고체 촬상 장치의 구성례)
5. 제 4 실시의 형태(고체 촬상 장치의 구성례)
6. 제 5 실시의 형태(고체 촬상 장치의 구성례)
7. 제 6 실시의 형태(고체 촬상 장치의 구성례, 및 그 제조 방법)
8. 제 7 실시의 형태(고체 촬상 장치의 구성례)
9. 제 8 실시의 형태(고체 촬상 장치의 구성례)
10. 제 9 실시의 형태(전자기기의 구성례)
<1. CMOS 고체 촬상 장치의 개략 구성례>
도 51에, 본 발명의 각 실시의 형태에 적용되는 CMOS 고체 촬상 장치의 한 예의 개략 구성을 도시한다. 본 예의 고체 촬상 장치(1)는 도 51에 도시하는 바와 같이, 반도체 기판(11) 예를 들면 실리콘 기판에 광전 변환부를 포함하는 복수의 화소(2)가 규칙적으로 2차원적으로 배열된 화소부(이른바 촬상 영역)(3)와, 주변 회로부를 갖고서 구성된다. 화소(2)는 광전 변환부와, 복수의 화소 트랜지스터(이른바 MOS 트랜지스터)를 갖고서 이루어진다. 복수의 화소 트랜지스터는 예를 들면 전송 트랜지스터, 리셋 트랜지스터 및 증폭 트랜지스터의 3개의 트랜지스터로 구성할 수 있다. 그 밖에, 선택 트랜지스터를 추가하여 4개의 트랜지스터로 구성할 수도 있다. 단위 화소의 등가 회로는 통상과 마찬가지이기 때문에, 상세한 설명은 생략한다. 또한, 화소로서는 복수의 광전 변환부가 전송 트랜지스터를 제외한 다른 화소 트랜지스터를 공유하고, 또한 플로팅 디퓨전을 공유하는 이른바 화소 공유 구조를 적용할 수도 있다.
주변 회로부는 수직 구동 회로(4)와, 칼럼 신호 처리 회로(5)와, 수평 구동 회로(6)와, 출력 회로(7)와, 제어 회로(8) 등을 갖고서 구성된다.
제어 회로(8)는 입력 클록과, 동작 모드 등을 지령하는 데이터를 수치하고, 또한 고체 촬상 장치의 내부 정보 등의 데이터를 출력한다. 즉, 제어 회로(8)에서는 수직 동기 신호, 수평 동기 신호 및 마스터 클록에 의거하여, 수직 구동 회로(4), 칼럼 신호 처리 회로(5) 및 수평 구동 회로(6) 등의 동작의 기준이 되는 클록 신호나 제어 신호를 생성한다. 그리고, 이들의 신호를 수직 구동 회로(4), 칼럼 신호 처리 회로(5) 및 수평 구동 회로(6) 등에 입력한다.
수직 구동 회로(4)는 예를 들면 시프트 레지스터에 의해 구성되고, 화소 구동 배선을 선택하고, 선택된 화소 구동 배선에 화소를 구동하기 위한 펄스를 공급하고, 행 단위로 화소를 구동한다. 즉, 수직 구동 회로(4)는 화소 영역(3)의 각 화소(2)를 행 단위로 순차적으로 수직 방향으로 선택 주사하고, 수직 신호선(9)을 통하여 각 화소(2)의 광전 변환 소자가 되는 예를 들면 포토 다이오드에서 수광량에 응하여 생성한 신호 전하에 의거한 화소 신호를 칼럼 신호 처리 회로(5)에 공급한다.
칼럼 신호 처리 회로(5)는 화소(2)의 예를 들면 열마다 배치되어 있고, 1행분의 화소(2)로부터 출력되는 신호를 화소열마다 노이즈 제거 등의 신호 처리를 행한다. 즉 칼럼 신호 처리 회로(5)는 화소(2) 고유의 고정 패턴 노이즈를 제거하기 위한 CDS나, 신호 증폭, AD 변환 등의 신호 처리를 행한다. 칼럼 신호 처리 회로(5)의 출력단에는 수평 선택 스위치(도시 생략)가 수평 신호선(10)의 사이에 접속되어 마련된다.
수평 구동 회로(6)는 예를 들면 시프트 레지스터에 의해 구성되고, 수평 주사 펄스를 순차적으로 출력함에 의해, 칼럼 신호 처리 회로(5)의 각각을 순번대로 선택하고, 칼럼 신호 처리 회로(5)의 각각으로부터 화소 신호를 수평 신호선(10)에 출력시킨다.
출력 회로(7)는 칼럼 신호 처리 회로(5)의 각각으로부터 수평 신호선(10)을 통하여 순차적으로에 공급되는 신호에 대해, 신호 처리를 행하여 출력한다. 예를 들면, 버퍼링만 하는 경우도 있고, 흑 레벨 조정, 열(列) 편차 보정, 각종 디지털 신호 처리 등이 행하여지는 경우도 있다. 입/출력 단자(12)는 외부와 신호의 교환을 한다.
<2. 제 1 실시의 형태>
[고체 촬상 장치의 구성례]
도 1에, 본 발명에 관한 고체 촬상 장치의 제 1 실시의 형태를 도시한다. 본 실시의 형태의 고체 촬상 장치는 CMOS 고체 촬상 장치이다. 동 도면은 CMOS 고체 촬상 장치의 화소부에 있어서의 하나의 화소(20)의 단면도이다.
제 1 실시의 형태에 관한 고체 촬상 장치(21)는 동일한 화소, 즉 하나의 화소 내에, 깊이 방향으로 적층한, 하나의 유기 광전 변환부(39)와, 2개의 pn 접합을 갖는 무기 광전 변환부(PD1 및 PD2)를 갖고서 구성된다. 보다 상세하게는 고체 촬상 장치(21)는 후술하는 무기 광전 변환부가 형성되는 반도체 기판(실리콘 기판)(22)을 가지며, 기판(22)의 이면(23)측에 광이 입사되는 수광면이 형성되고, 기판(22)의 표면(24)측에 이른바 판독 회로 등을 포함하는 회로가 형성된다. 즉 고체 촬상 장치(21)에서는 기판(22)의 이면(23)측의 수광면(25)과, 수광면(25)과는 반대측의 기판 표면(24)측에 형성된 회로 형성면(26)를 갖는다. 반도체 기판(22)은 제 1 도전형, 예를 들면 n형의 반도체 기판으로 구성된다.
반도체 기판(22) 내에는 이면(23)측부터 깊이 방향으로 적층되도록, 2개의 pn 접합을 갖는 무기 광전 변환부, 즉 제 1 포토 다이오드(PD1)와 제 2 포토 다이오드(PD2)가 형성된다. 반도체 기판(22) 내에서는 이면(23)측부터 깊이 방향을 향하여, 홀 축적층이 되는 p형 반도체 영역(28)과, 전하 축적층이 되는 n형 반도체 영역(29)과, p형 반도체 영역(31)과, 전하 축적층이 되는 n형 반도체 영역(32)과, p형 반도체 영역(33)이 형성된다. n형 반도체 영역(29)을 전하 축적층으로 하는 제 1 포토 다이오드(PD1)가 형성되고, n형 반도체 영역(32)을 전하 축적층으로 하는 제 2 포토 다이오드(PD2)가 형성된다.
본 예에서는 제 1 포토 다이오드(PD1)가 청색용이 되고, 제 2 포토 다이오드(PD2)가 적색용이 된다. 각각의 n형 반도체 영역(29 및 32)은 그 일부가 기판(22)의 표면(24)에 달하도록 연장하여 형성된다. 각각의 연장부(29a 및 32a)는 그들의 n형 반도체 영역(29 및 32)의 서로 반대측의 단부로부터 연장된다. 또한, 홀 축적층이 되는 p형 반도체 영역(28)은 표면측의 p형 반도체 웰 영역에 접속된다. 또한 적어도, 제 1 포토 다이오드(PD1)의 n형 반도체 영역(29), 및 제 2 포토 다이오드(PD2)의 n형 반도체 영역(32)의 각각 기판 표면(24)에 면하는 절연막과의 계면에, 홀 축적층이 되는 p형 반도체 영역이 형성된다.
한편, 제 1 및 제 2의 포토 다이오드(PD1 및 PD2)가 형성된 영역의 기판 이면의 상층에, 절연막(34)을 통하여 유기 광전 변환막(36)이 그 상하 양면을 상부 전극(37)과 하부 전극(38a)으로 끼여저서 구성된 제 1색용의 유기 광전 변환부(39)가 적층된다. 본 예에서는 유기 광전 변환부(36)가 녹색용이 된다. 상부 전극(37) 및 하부 전극(38a)은 예를 들면, 산화 인듐 주석(ITO)막, 산화 인듐 아연막 등의 투명 도전막으로 형성된다.
위의 예에서는 색의 조합으로서, 유기 광전 변환부(39)를 녹색, 제 1 포토 다이오드(PD1)를 청색, 제 2 포토 다이오드(PD2)를 적색으로 하였지만, 그 밖의 색의 조합도 가능하다. 예를 들면, 유기 광전 변환부(39)를 적색, 또는 청색으로 하고, 제 1 포토 다이오드(PD1) 및 제 2 포토 다이오드(PD2)를 그 밖의 대응하는 색으로 설정할 수 있다. 이 경우, 색에 응하여 제 1, 제 2 포토 다이오드(PD1, PD2)의 깊이 방향의 위치가 설정된다.
녹의 파장 광으로 광전 변환하는 유기 광전 변환막으로서는 예를 들면 로다민계 색소, 메로시아닌계 색소, 퀴나크리돈 등을 포함하는 유기 광전 변환 재료를 이용할 수 있다. 적의 파장 광으로 광전 변환하는 유기 광전 변환막으로서는 프탈로시아닌계 색소를 포함하는 유기 광전 변환 재료를 이용할 수 있다. 청의 파장 광으로 광전 변환하는 유기 광전 변환막으로서는 구마린계 색소, 트리스-8-히드록시퀴놀린Al(Alq3), 메로시아닌계 색소 등을 포함하는 유기 광전 변환 재료를 이용할 수 있다.
유기 광전 변환부(39)에서는 절연막(34)상에, 2분할된 투명한 하부 전극(38a 및 38b)이 형성되고, 양 하부 전극(38a 및 38b) 사이를 절연 분리하기 위한 절연막(41)이 형성된다. 그리고, 한쪽의 하부 전극(38a)상에 유기 광전 변환막(36)과 그 위의 투명한 상부 전극(37)이 형성된다. 패터닝된 상부 전극(37)과 유기 광전 변환막(36)의 단면, 에칭에 의해 패터닝된 단면을 보호하는 절연막(42)이 형성되고, 그 상태에서, 다른 도전막에 의한 콘택트 메탈층(43)을 통하여 상부 전극(37)이 다른쪽의 하부 전극(38b)에 접속된다.
보호용 절연막을 형성함에 의해, 유기 광전 변환막의 단면이 보호되고, 유기 광전 변환막과 전극과의 접촉을 억제할 수 있다. 상부 전극(37)은 일함수를 고려하여 전극 재료가 선택되기 때문에, 유기 광전 변환막의 단면, 즉 측벽에서 다른 전극 재료가 접촉하면 유기 광전 변환막 측벽에서의 암전류의 발생의 가능성이 있다. 또한, 유기 광전 변환막(36)과 상부 전극(37)은 일관하여 성막되기 때문에, 깨끗한 계면이 형성된다. 그러나, 드라이 에칭 등으로 패터닝한 후의 유기 광전 변환막(36)의 측벽은 깨끗한 면이 아니고, 게다가 다른 전극 재료가 접촉하면, 계면이 나빠지고 암전류가 증가할 가능성이 있다.
하나의 화소(20) 내에서 반도체 기판(22)에는 반도체 기판(22)을 관통하는 한 쌍의 도전성 플러그(45 및 46)가 형성된다. 유기 광전 변환부(39)의 하부 전극(38a)은 한쪽의 도전성 플러그(45)에 접속되고, 상부 전극(37)에 접속한 하부 전극(38b)은 다른쪽의 도전성 플러그(46)에 접속된다. 도전성 플러그(45)는 하부 전극에 대해 하나 존재하면 좋기 때문에, 화소마다 상부 전극을 분리하지 않는다면, 화소 영역 전체로 적어도 하나의 도전성 플러그가 존재하면 좋다.
도전성 플러그(45 및 46)로서는 예를 들면, Si와의 단락을 억제하기 위해, SiO2 또는 SiN 절연층을 주변에 갖는 W플러그, 또는 이온 주입에 의한 반도체층 등에 의해 형성할 수 있다. 본 예에서는 신호 전하를 전자로 하고 있기 때문에, 도전성 플러그(45)는 이온 주입에 의한 반도체층으로 형성하는 경우, n형 반도체층이 된다. 상부 전극은 홀을 인발하기 때문에 p형이 바람직하다.
본 예에서는 유기 광전 변환부(36)에서 광전 변환된 전자·홀 쌍중, 신호 전하가 되는 전자를 상부 전극(37) 및 도전성 플러그를 통하여 축적하기 때문에, 기판(22)의 표면측에 전하 축적용의 n형 영역(47)이 형성된다.
반도체 기판(22)의 이면(23)상의 절연막(34)으로서는 부(負)의 고정 전하를 갖는 막을 이용하는 것이 바람직하다. 부의 고정 전하를 갖는 막으로서는 예를 들면, 도 2에 도시하는 바와 같이, 하프늄 산화막(342)을 이용하는 것이 바람직하다. 즉, 이 절연막(34)은 이면(23)부터 순차적으로 실리콘 산화막(341), 하프늄 산화막(342) 및 실리콘 산화막(343)을 성막한 3층 구조로 형성한다. 하프늄 산화막(342)은 부의 고정 전하를 갖고 있기 때문에, 후술하는 바와 같이, p형 반도체 영역(실리콘)(28)의 실리콘과 절연막(34)과의 계면의 홀 축적 상태가 강화되기 때문에, 암전류의 발생을 억제하는데 유리해진다.
기판(22)의 표면측의 회로 형성면(26)에서는 유기 광전 변환부(36), 제 1 포토 다이오드(PD1), 제 2 포토 다이오드(PD2)의 각각에 대응하는 복수의 화소 트랜지스터가 형성된다. 복수의 화소 트랜지스터로서는 전술한 4트랜지스터 구성, 3트랜지스터 구성을 적용할 수 있다. 또한, 전술한 화소 트랜지스터를 공유한 구성도 적용할 수 있다. 도 1의 단면과는 다른 단면으에서 도시하는 도 3 및 도 4에, 화소 트랜지스터를 모식적으로 도시한다. 도 3 및 도 4에서는 각 복수의 화소 트랜지스터중, 각각 전송 트랜지스터를 대표하여 나타내고 있다. 즉, 유기 광전 변환부(36)에서는 도 4에 도시하는 바와 같이, 전하 축적용의 n형 반도체 영역(47)이, 플로팅 디퓨전부가 되는 n형 반도체 영역(48)과, 전송 게이트 전극(49)을 갖은 전송 트랜지스터(Tr11)에 접속된다. 제 1 포토 다이오드(PD1)에서는 도 3에 도시하는 바와 같이, 전하 축적층이 되는 n형 반도체 영역(29)의 연장부(29a)가, 플로팅 디퓨전부가 되는 n형 반도체 영역(51)과, 전송 게이트 전극(52)을 갖은 전송 트랜지스터(Tr12)에 접속된다. 제 2 포토 다이오드(PD2)에서는 도 3에 도시하는 바와 같이, 전하 축적층이 되는 n형 반도체 영역(32)의 연장부(32a)가, 플로팅 디퓨전부가 되는 n형 반도체 영역(53)과, 전송 게이트 전극(54)을 갖은 전송 트랜지스터(Tr13)에 접속된다.
또한, 도 1에, 배치 장소가 달라도, 편의적으로 도 3 및 도 4에서 도시하는 전송 트랜지스터(Tr11 내지 Tr13)를 게이트 전극(49, 52, 54)으로 도시한다. 이하의 각 실시의 형태에서도 마찬가지로 한다.
그리고, 적어도, 제 1 및 제 2의 포토 다이오드 다이오드(PD1 및 PD2)를 구성하는 n형 반도체 영역(29a, 32a)의 기판 표면(24)에 면하는 절연막과의 계면에 홀 축적층이 되는 p형 반도체 영역(50)이 형성된다. 도 3에서는 홀 축적층이 되는 p형 반도체 영역(50)이 p형 반도체 영역(33)과 절연막과의 계면을 포함하여 형성된다. 또한, 유기 광전 변환부(36)에서의 전하 축적용의 n형 반도체 영역(47)의 기판 표면(24)에 면하는 절연막과의 계면에 홀 축적층이 되는 p형 반도체 영역(50)이 형성된다. 상기 전송 트랜지스터(Tr11 내지 Tr13)를 포함하는 화소 트랜지스터는 기판 표면측의 p형 반도체 웰 영역에 형성된다.
또한, 도시하지 않지만, 반도체 기판(22)의 표면측에서는 화소부의 화소 트랜지스터가 형성됨과 함께, 주변 회로부에서, 로직 회로 등의 주변 회로가 형성된다.
반도체 기판(22)의 표면상에는 층간 절연막(56)을 통하여 복수층의 배선(57)을 배치한 다층 배선층(58)이 형성된다. 이 다층 배선층(58)에 지지 기판(59)이 부착된다.
반도체 기판(22)의 이면측, 보다 상세하게는 유기 광전 변환부(39)의 상부 전극(37)의 면이 수광면(25)이 된다. 그리고, 유기 광전 변환부(39)상에 평탄화막(61)을 통하여, 온 칩 렌즈(62)가 형성된다. 본 예에서는 컬러 필터가 형성되지 않는다.
제 1 실시의 형태에 관한 고체 촬상 장치(21)의 동작(구동 방법)을 설명한다. 이 고체 촬상 장치(21)는 기판 이면측부터 광이 조사되는 이른바 이면 조사형의 고체 촬상 장치로서 구성된다. 본 예에서는 유기 광전 변환부(36)의 하부 전극(38a)에, 다층 배선층(58)의 소요되는 배선(57)을 통하여, 고정의 부전압(VL)(<0V)이 인가되고, 전하 축적시의 상부 전극(37)에 하부 전극(38a)의 전압(VL)보다 높은 전압(VU)(>VL), 예를 들면 전원 전압이 인가된다. 즉, 반도체 기판(22)에 가까운 측의 하부 전극(38a)에 부전압(VL)이 인가된다. 홀 축적층이 되는 p형 반도체 영역(28)에는 연장부(28a)를 통하여, 소요되는 배선(57)으로부터 0V가 인가된다.
전하 축적시에 상부 전극(37)에 높은 전압(VH)이 인가되는 상태가 되는 것에 대해, 도 5를 참조하여 설명한다. 또한, 도 5는 유기 광전 변환부(36)를 모식적으로 도시하고 있다. 리셋시, 리셋 트랜지스터(Tr2) 및 전송 트랜지스터(Tr11)가 온 하여, 플로팅 디퓨전부(FD)인 n형 반도체 영역(48)과 전하 축적용의 n형 반도체 영역(47)이 전원 전압(VDD)에 리셋된다. 그 후, 리셋 트랜지스터(Tr2) 및 전송 트랜지스터(Tr11)가 오프 하여 전하 축적 상태가 되면, n형 반도체 영역(47) 및 이것에 통하는 상부 전극(37)의 전위는 축적된 전하에 응하여 변동하고, 그것이 신호 전위가 된다.
전하 축적시, 하나의 화소(20)에 컬러 필터를 통하지 않고서 광이 입사되면, 녹의 파장 광은 녹의 파장 광에 흡수 특성을 갖는 유기 광전 변환막(36)에서 광전 변환된다. 이 광전 변환에 의해 생성된 전자·홀 쌍중, 신호 전하가 되는 전자가, 높은 전위(VU)의 상부 전극(37)에 끌리고, 도전성 플러그(46)를 통하여 n형 반도체 영역(47)에 축적된다. 광전 변환된 후의 홀(정공)는 부전극에 VL의 하부 전극(38a)에 끌리고, 도전성 플러그(45) 및 소요되는 배선(57)을 통하여 배출된다. 청의 파장 광은 반도체 기판(22)의 이면에 가까운 얕은 곳에 형성된 제 1 포토 다이오드(PD1)에 흡수되고, 광전 변환되어, 청색에 대응하는 신호 전하가 n형 반도체 영역(29)에 축적된다. 적의 파장 광은 반도체 기판(22)의 이면에서 깊은 곳에 형성된 제 2 포토 다이오드(PD2)에 흡수되고, 광전 변환되어, 적색에 대응하는 신호 전하가 n형 반도체 영역(32)에 축적된다.
전하 판독시, 전송 트랜지스터(Tr11, Tr12, Tr13)가 온 한다. 각 전송 트랜지스터가 온 함에 의해, 축적된 유기 광전 변환부(39), 제 1 포토 다이오드(PD1) 및 제 2 포토 다이오드(PD2)의 각 신호 전하(전자)는 각각 대응하는 플로팅 디퓨전부(FD)(48, 51, 54)에 전송된다. 그리고, 이에 의해, 적, 녹 및 청의 각 화소 신호는 다른 화소 트랜지스터를 통하여 수직 신호선에 판독되고, 출력된다.
제 1 실시의 형태에 관한 고체 촬상 장치(21)에 의하면, 이면 조사형으로서, 유기 광전 변환부(39)와, 제 1 포토 다이오드(PD1) 및 제 2 포토 다이오드(PD2)가, 깊이 방향으로 적층하여 형성된다. 이 구성에 의해, 제 1 포토 다이오드(PD1)와 유기 광전 변환부(39)의 거리를 근접시킬 수 있다. 즉, 제 1 포토 다이오드(PD1)와 유기 광전 변환부(39)의 사이에는 다층 배선층(58)이 존재하지 않기 때문에, 제 1 포토 다이오드(PD1)와 유기 광전 변환부(39) 사이의 거리는 가까워진다. 물론, 제 1 포토 다이오드(PD1)와 제 2 포토 다이오드(PD2)의 거리는 극히 가깝다. 따라서, 적, 녹, 청의 각 색의 F값 의존이 억제되고, F값을 변화시킨 경우에도, 색마다의 분광의 밸런스를 변동시키는 일이 없다. 즉, 각 색 사이의 감도의 변동을 억제할 수 있다.
전하 축적시, 유기 광전 변환부(39)의 하부 전극(38a)에는 부전압(VL)이 인가되기 때문에, 이 부전압(VL)에 의해 제 1 포토 다이오드(PD1)의 홀 축적층인 p형 반도체 영역(28)의 정공 농도가 증가하는 경향이 된다. 이 때문에, p형 반도체 영역(28)의 절연막(34)과의 계면의, 암전류의 발생을 억제할 수 있다.
그와 관련하여, 하부 전극의 전압(VL)을 0V보다 높은 전압(VL>0V)으로 하고, 상부 전극의 전압(VU)을 하부 전극의 전압(VL)보다 낮은 전압(VU>VL)으로 하여 전하 축적을 행한 경우에는 제 1 포토 다이오드(PD1)의 홀 축적층의 홀 농도가 감소하는 경향이 된다. 따라서, 홀 축적층에서의 홀 축적 상태가 약해지고, 암전류가 악화하기 쉽게 된다. 또한, 이 경우는 유기 광전 변환막에서 광전 변환한 전자·홀 쌍중, 신호 전하가 되는 전자가 하부 전극에 흘러서 전하 축적층에 축적되게 된다. 이 때에는 하부 전극이 접속된 도전성 플러그의 앞에 전하 축적층을 형성할 필요가 있다.
또한, 본 실시의 형태에서는 제 1 포토 다이오드(PD1)상의 절연막(34)으로서, 예를 들면, 도 2에 도시하는 부의 고정 전하를 갖는 하프늄 산화(HfO2)막을 이용하고 있기 때문에, 홀 축적층인 p형 반도체 영역(28)에서, 홀 축적 상태가 강화된다. 상기한 유기 광전 변환부(39)의 하부 전극(38a)을 부 전위로 하는 것과 어울려서, 보다 홀 축적 상태를 강화할 수 있고, 실리콘과 절연막과의 계면으로부터의 암전류를 더욱 억제할 수 있다.
본 실시의 형태에서도, 하나의 화소 내에 적, 녹 및 청의 광전 변환부를 적층하여 갖기 때문에, 컬러 필터를 불필요하게 하고, 입사광의 손실이 없고, 감도의 향상이 도모된다. 또한, 동일한 화소로부터 적, 녹 및 청의 색 신호가 취출되기 때문에, 화소 사이의 보간 처리가 불필요하게 되고, 위색이 발생하지 않는다.
표면 조사형에 있어서, 다층 배선층상에 유기 광전 변환부를 형성하고, 반도체 기판중에 2색분의 광전 변환부가 되는 포토 다이오드를 형성한 경우에는 유기 광전 변환부의 개구율만이 커지고, 다른 2색의 포토 다이오드의 개구율이 작아져 버린다. 이에 대해, 본 실시의 형태에서는 이면 조사형으로 함으로써, 유기 광전 변환부뿐만 아니라, 반도체 기판중의 2개의 포토 다이오드의 개구율도 향상한다. 이에 의해, 본 실시의 형태의 고체 촬상 장치는 단순하게 3색분의 포토 다이오드를 적층하는 경우보다도 감도를 최대한으로 높일 수 있다.
또한, 윗례에서는 상부 전극(37)의 전위를 정의 전위로 하고, 하부 전극(38a)의 전위를 부의 전위로 하였지만, 하부 전극(38a)의 전위를 상부 전극의 전위보다는 낮은 정의 약한 전위로 할 수 있다. 이 경우도, 상부 전극(37)으로부터 신호 전하인 전자를 인출하고, 전송 트랜지스터(Tr11)를 통하여 판독할 수 있다.
[고체 촬상 장치의 제조 방법의 예]
도 6 내지 도 17에, 제 1 실시의 형태에 관한 고체 촬상 장치(21)의 제조 방법의 실시의 형태를 도시한다. 동 도면은 하나의 화소에 대응하는 주요부만을 도시한다.
우선, 도 6에 도시하는 바와 같이, 실리콘 기체(64)상에 실리콘 산화막(65)을 통하여 실리콘층(22)이 형성된 이른바 SOI 기판(66)을 준비한다. 또한, 이 실리콘층(22)은 전술한 반도체 기판(22)에 상당하는 것이다. 이 실리콘층(22)은 n형의 실리콘층으로 형성된다.
다음에, 도 7에 도시하는 바와 같이, 각 하나의 화소에 대응하는 실리콘층(22)에, 실리콘층(22)을 관통하는 한 쌍의 도전성 플러그(45 및 46)를 형성한다. 도전성 플러그(45 및 46)는 예를 들면, 이온 주입에 의한 도전성 불순물 반도체층, 또는 절연막(SiO2 또는 SiN)과 배리어 메탈(TiN)과 텅스텐(W)을 매입한 관통 비어 구조 등에 의해 형성할 수 있다.
다음에, 실리콘층(22) 내의 깊이가 다른 위치에, 서로 적층하도록 제 2색용의 제 1 포토 다이오드(PD1), 및 제 3색용의 제 2 포토 다이오드(PD2)를 형성한다. 본 예에서는 제 1 포토 다이오드(PD1)를 청의 파장 광을 흡수하는 포토 다이오드로서 형성한다. 제 2 포토 다이오드(PD2)는 적의 파장 광을 흡수하는 포토 다이오드로서 형성한다.
또한, 도시하지 않지만, 전송 트랜지스터(Tr11 내지 Tr13)를 포함하는 복수의 화소 트랜지스터, 또한 주변 회로부가 되는 영역에, 로직 회로 등의 주변 회로를 형성한다. 제 1 포토 다이오드(PD1)는 실리콘층(22)의 이면(23)측에, pn 접합이 형성되도록 홀 축적층이 되는 p형 반도체 영역(34)과 전하 축적층이 되는 n형 반도체 영역(29)을 이온 주입으로 형성하여 구성된다. p형 반도체 영역(28) 및 n형 반도체 영역(29)은 각각의 일단부터 연장하고, 표면(24)에 달하는 연장부(28a 및 29a)를 갖고서 형성된다. 제 2 포토 다이오드(PD2)는 실리콘층(22)의 표면(24)측에, pn 접합이 형성되도록 전하 축적층이 되는 n형 반도체 영역(32)을 이온 주입으로 형성하고, 이 n형 반도체 영역(32)과 하층의 p형 반도체 영역(31)에 의해 구성된다. n형 반도체 영역(32)은 그 일단부터 연장하고, 표면(24)에 달하는 연장부(32a)를 갖고서 형성된다.
전송 트랜지스터(Tr11)는 플로팅 디퓨전부(FD)가 되는 n형 반도체 영역(48)과 게이트 절연막을 통하여 형성한 전송 게이트 전극(49)을 갖고서 형성된다(도 4 참조). 전송 트랜지스터(Tr12)는 플로팅 디퓨전부(FD)가 되는 n형 반도체 영역(51)과 게이트 절연막을 통하여 형성한 전송 게이트 전극(52)을 갖고서 형성된다(도 3 참조). 전송 트랜지스터(Tr13)는 플로팅 디퓨전부(FD)가 되는 n형 반도체 영역(53)과 게이트 절연막을 통하여 형성한 전송 게이트 전극(54)을 갖고서 형성된다(도 3 참조).
또한, 실리콘층(22)의 표면(24)측에 한쪽의 도전성 플러그(46)에 접속하는 전하 축적층이 되는 n형 반도체 영역(47)을 형성한다(도 4 참조). 이 경우, 도전성 플러그(46)는 실리콘층(22)을 완전하게 관통하지 않고, n형 반도체 영역(47)에 달하도록 형성된다. n형 반도체 영역(347, 48, 51, 53)은 같은 이온 주입 공정에서 동시에 형성할 수 있다. 또한, 홀 축적층이 되는 p형 반도체 영역(50)을 형성한다(도 3, 도 4 참조).
다음에, 도 8에 도시하는 바와 같이, 실리콘층(22)의 표면(24)상에, 층간 절연막(56)을 통하여 복수층의 배선(57)을 배치한 다층 배선층(58)을 형성한다.
본 예에서는 제 1, 제 2의 포토 다이오드(PD1, PD2)로서, 청과 적의 파장 광을 흡수하는 포토 다이오드로 나타냈지만, 전술한 바와 같이, 반드시 조합은 청과 적의 2색으로 한정되는 것이 아니다.
다음에, 도 9에 도시하는 바와 같이, 다층 배선층(58)상에, 지지 기판(59)을 부착한다. 지지 기판(59)으로서는 예를 들면 실리콘 기판을 이용할 수 있다.
다음에, 도 10에 도시하는 바와 같이, 당초의 SOI 기판(66)의 실리콘 기체(64) 및 실리콘 산화막(65)을 제거하고, 얇은 실리콘층(22)의 이면(23)을 노출시킨다.
다음에, 도 11에 도시하는 바와 같이, 실리콘층(22)의 이면(23)상에 절연막(34)을 형성한다. 이 절연막(34)은 실리콘층(22)과의 계면 준위를 저감시키고, 또한 실리콘층(22)과 절연막(34)과의 계면으로부터의 암전류의 발생을 억제하기 위해, 계면 준위가 작은 것이 바람직하다. 이와 같은 절연막(34)으로서는 전술한 도 2에서 도시하는 바와 같은 예를 들면, ALD(원자층 퇴적)법으로 성막한 하프늄 산화(HfO2)막과, 플라즈마 CVD(화학 기상 성장)법으로 성막한 실리콘 산화(SiO2)막과의 적층 구조막을 이용할 수 있다.
다음에, 도 12에 도시하는 바와 같이, 절연막(34)에 대해, 도전성 플러그(45 및 46)가 면하는 콘택트 구멍(67 및 68)을 형성한다. 뒤이어, 콘택트 구멍(67 및 68)에 면하는 도전성 플러그(45 및 46)에 접속하도록, 절연막(34)상에 하부 전극(38)을 형성한다. 하부 전극(38)은 광이 투과할 것이 요구되기 때문에, 예를 들면 ITO 등의 투명 도전막으로 형성한다. 그 후, 하부 전극(38)을 선택 에칭에 의해 화소마다 분리함과 함께, 하나의 화소 내에서 2분할한다. 즉, 하부 전극(38a) 및 하부 전극(38b)으로 2분할한다. 또한, 적어도, 신호 전하를 취출하는 전극을 화소마다 분리하면 좋고, 신호가 아닌 전하를 인발하는 전극은 화소 영역 전체에서 연결되어 있어도 좋다. 한쪽의 도전성 플러그(45)가 접속되어 있는 하부 전극(38a)은 하층의 포토 다이오드(PD1, PD2)에 대향하도록 넓게 형성된다. ITO막은 드라이 에칭, 웨트 에칭 등으로 패터닝할 수가 있다. 드라이 에칭은 예를 들면 Cl2와 BCl3와 Ar와의 혼합 에칭 가스를 이용할 수 있다. 웨트 에칭은 인산 용액, 또는 옥살산 및 인산을 포함한 혼합 용액, 등의 에칭액을 이용할 수 있다.
다음에, 도 13에 도시하는 바와 같이, 하부 전극(38a)과 하부 전극(38b) 사이의 단차(段差)를 완화하기 위해, 절연막(41)을 형성한다. 이 절연막(41)의 보텀의 테이퍼각(θ1)은 바람직하게는 30°이하로 한다. 구체적으로는 감광성의 절연막으로 테이퍼를 형성하거나, CVD법으로 성막한 실리콘 산화(SiO2)막을 테이퍼 형상의 레지스트 마스크를 이용하여 에치 백 함으로써, 소망하는 테이퍼각을 얻을 수 있다.
다음에, 도 14에 도시하는 바와 같이, 절연막(34)을 포함하는 전면(全面)에 유기 광전 변환막(36)을 형성한다. 또한 유기 광전 변환막(36)상에 상부 전극(37)를 형성한다. 본 예에서는 녹의 파장 광에 대해 광전 변환하는 유기 광전 변환막(36)을 형성한다. 녹의 파장 광에 대해 광전 변환하는 유기막으로서는 예를 들면 전술한 퀴나크리돈을 이용할 수 있다. 퀴나크리돈은 진공 증착에 의해 형성할 수 있다. 상부 전극(37)도 투명할 것이 요구되고, 예를 들면 스퍼터법으로 성막할 수 있는 ITO막을 이용할 수 있다.
다음에, 도 15에 도시하는 바와 같이, 상부 전극(37) 및 유기 광전 변환막(36)의 적층막이 화소마다 남도록, 상부 전극(37)과 유기 광전 변환막(36)을 패터닝한다. 이 패터닝은 상부 전극(37)에 소요되는 전위를 주기 위해, 도전성 플러그(46)와 상부 전극(37)을 접속하는 것을 목적으로 하는 것이고, 절연막(41)상에서 종단하도록 드라이 에칭에 의해 행한다.
다음에, 도 16에 도시하는 바와 같이, 유기 광전 변환막(36)의 에칭 제거된 측벽면을 보호하기 위해, 유기 광전 변환막(36)과 상부 전극(37)의 측벽면을 덮도록, 보호용 절연막(42)을 형성한다.
다음에, 도 17에 도시하는 바와 같이, 보호용 절연막(42)을 피복하도록, 상부 전극(37)과 도전성 플러그(46)가 접속되어 있는 하부 전극(38b)을 접속하는 콘택트 메탈층(43)을 형성한다. 상부 전극(37)과 하부 전극(38a)에는 각각 도전성 플러그(46 및 45)를 통하여 각각 다른 계통의 전위를 줄 수 있다.
다음에, 유기 광전 변환부(39)를 포함하는 표면상에 평탄화막(61)을 통하여 온 칩 렌즈(62)를 형성하고, 도 1에 도시하는 목적의 고체 촬상 장치(21)를 얻는다.
본 실시의 형태에 관한 고체 촬상 장치의 제조 방법에 의하면, 이면 조사형으로서, 적층하는 1색의 유기 광전 변환부(39)와 2색의 포토 다이오드(PD1, PD2)가 가까운 거리에 배치된 고체 촬상 장치를 제조할 수 있다. 즉, 다층 배선층(58)을 통하는 일 없이, 포토 다이오드(PD1, PD2)의 상층에, 유기 광전 변환부(39)를 형성할 수 있다. 따라서, 적, 녹, 청의 각 색의 F값 의존을 억제하고, F값이 변화시켜진 경우에도, 색마다의 분광의 밸런스를 변동시키는 일이 없고, 각 색 사이의 감도의 변동을 억제할 수 있는 고체 촬상 장치를 제조할 수 있다.
<3. 제 2 실시의 형태>
[고체 촬상 장치의 구성례]
도 18에, 본 발명에 관한 고체 촬상 장치의 제 2 실시의 형태를 도시한다. 본 실시의 형태의 고체 촬상 장치는 CMOS 고체 촬상 장치이다. 동 도면은 CMOS 고체 촬상 장치의 화소부에 있어서의 하나의 화소(20)의 단면도이다.
제 2 실시의 형태에 관한 고체 촬상 장치(71)는 제 1 실시의 형태의 변형례이고, 유기 광전 변환막(36)의 측벽면을 보호하는 절연막(42)을 생략하고, 유기 광전 변환부(39)의 상부 전극(37)을 연장하여 직접 다른쪽의 하부 전극(38b)에 접속하여 구성된다. 그 밖의 구성은 제 1 실시의 형태에서 설명한 바와 같기 때문에, 도 1과 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
제 2 실시의 형태의 고체 촬상 장치(71)의 동작(구동 방법)은 제 1 실시의 형태에서 설명한 바와 마찬가지이다.
제 2 실시의 형태에 관한 고체 촬상 장치(71)에 의하면, 상술한 제 1 실시의 형태와 마찬가지로, 유기 광전 변환부(39)와, 2개의 포토 다이오드(PD1, PD2)의 거리가 가까워진다. 따라서, 각 색의 F값 의존이 억제되고, F값을 변화시킨 경우에도, 색마다의 분광의 밸런스를 변동시키는 일이 없고, 각 색 사이의 감도의 변동을 억제할 수 있다. 또한, 전하 축적시에 하부 전극(38a)에 부의 전압이 인가되기 때문에, 실리콘의 절연막(34)과의 계면이 홀 축적 상태가 된다. 절연막(34)이 부의 고정 전하를 갖는 경우에는 더욱 홀 축적 상태가 강화되고, 암전류의 발생을 억제할 수가 있다. 그 밖에, 제 1 실시의 형태에서 설명한 효과를 이룬다.
또한, 제 1 실시의 형태에서 형성한 보호용의 절연막(42)을 생략하고, 직접 상부 전극(37)을 다른쪽의 하부 전극(38b)에 접속한 구성으로 함에 의해, 제조 공정을 간소화할 수 있다.
[고체 촬상 장치의 제조 방법의 예]
도 19 내지 도 29에, 제 2 실시의 형태에 관한 고체 촬상 장치(71)의 제조 방법의 실시의 형태를 도시한다. 동 도면은 하나의 화소에 대응하는 주요부만을 도시한다. 도 19 내지 도 26까지의 공정은 제 1 실시의 형태의 도 6 내지 도 13의 공정과 같다.
먼저, 도 19에 도시하는 바와 같이, 실리콘 기체(base) 기판(64)상에 실리콘 산화막(65)을 통하여 실리콘층(22)이 형성된 이른바 SOI 기판(66)을 준비한다. 또한, 이 실리콘층(22)은 전술한 반도체 기판(22)에 상당하는 것이다. 이 실리콘층(22)은 n형의 실리콘층으로 형성된다.
다음에, 도 20에 도시하는 바와 같이, 각 하나의 화소에 대응하는 실리콘층(22)에, 실리콘층(22)을 관통하는 한 쌍의 도전성 플러그(45 및 46)를 형성한다. 도전성 플러그(45 및 46)는 예를 들면, 이온 주입에 의한 도전성 불순물 반도체층, 또는 절연막(SiO2 또는 SiN) 배리어 메탈(TiN)과 텅스텐(W)을 매입한 관통 비어 구조 등에 의해 형성할 수 있다.
다음에, 실리콘층(22) 내의 깊이가 다른 위치에, 서로 적층하도록 제 2색용의 제 1 포토 다이오드(PD1), 및 제 3색용의 제 2 포토 다이오드(PD2)를 형성한다. 본 예에서는 제 1 포토 다이오드(PD1)를 청의 파장 광을 흡수하는 포토 다이오드로서 형성한다. 제 2 포토 다이오드(PD2)는 적의 파장 광을 흡수하는 포토 다이오드로서 형성한다.
전송 트랜지스터(Tr11 내지 Tr13)를 포함하는 복수의 화소 트랜지스터, 또한 도시하지 않지만, 주변 회로부가 되는 영역에, 로직 회로 등의 주변 회로를 형성한다. 제 1 포토 다이오드(PD1)는 실리콘층(22)의 이면(23)측에, pn 접합이 형성되도록 홀 축적층이 되는 p형 반도체 영역(34)과 전하 축적층이 되는 n형 반도체 영역(29)을 이온 주입으로 형성하여 구성된다. p형 반도체 영역(28) 및 n형 반도체 영역(29)은 각각의 일단부터 연장하고, 표면(24)에 달하는 연장부(28a 및 29a)를 갖고서 형성된다. 제 2 포토 다이오드(PD2)는 실리콘층(22)의 표면(24)측에, pn 접합이 형성되도록 전하 축적층이 되는 n형 반도체 영역(32)을 이온 주입으로 형성하고, 이 n형 반도체 영역(32)과 하층의 p형 반도체 영역(31)에 의해 구성된다. n형 반도체 영역(32)은 그 일단부터 연장하고, 표면(24)에 달하는 연장부(32a)를 갖고서 형성된다.
전송 트랜지스터(Tr11)는 플로팅 디퓨전부(FD)가 되는 n형 반도체 영역(48)과 게이트 절연막을 통하여 형성한 전송 게이트 전극(49)을 갖고서 형성된다. 전송 트랜지스터(Tr12)는 플로팅 디퓨전부(FD)가 되는 n형 반도체 영역(51)과 게이트 절연막을 통하여 형성한 전송 게이트 전극(52)을 갖고서 형성된다. 전송 트랜지스터(Tr13)는 플로팅 디퓨전부(FD)가 되는 n형 반도체 영역(53)과 게이트 절연막을 통하여 형성한 전송 게이트 전극(54)을 갖고서 형성된다.
실리콘층(22)의 표면(24)측에 한쪽의 도전성 플러그(46)에 접속하는 전하 축적층이 되는 n형 반도체 영역(47)을 형성한다. 이 경우, 도전성 플러그(46)는 실리콘층(22)을 완전하게 관통하지 않고, n형 반도체 영역(47)에 달하도록 형성된다. n형 반도체 영역(347, 48, 51, 53)은 같은 이온 주입 공정에서 동시에 형성할 수 있다.
다음에, 도 21에 도시하는 바와 같이, 실리콘층(22)의 표면(24)상에, 층간 절연막(56)을 통하여 복수층의 배선(57)을 배치한 다층 배선층(58)을 형성한다.
본 예에서는 제 1, 제 2의 포토 다이오드(PD1, PD2)로서, 청과 적의 파장 광을 흡수하는 포토 다이오드로 나타냈지만, 전술한 바와 같이, 반드시 조합은 청과 적의 2색으로 한정되는 것이 아니다.
다음에, 도 22에 도시하는 바와 같이, 다층 배선층(58)상에, 지지 기판(59) 부착한다. 따라서 상기 기판(59)으로서는 예를 들면 실리콘 기판을 이용할 수 있다.
다음에, 도 23에 도시하는 바와 같이, 당초의 SOI 기판(66)의 실리콘 기체(64) 및 실리콘 산화막(65)을 제거하고, 얇은 실리콘층(22)의 이면(23)을 노출시킨다.
다음에, 도 24에 도시하는 바와 같이, 실리콘층(22)의 이면(23)상에 절연막(34)을 형성한다. 이 절연막(34)은 실리콘층(22)과의 계면 준위를 저감시키고, 또한 실리콘층(22)과 절연막(34)과의 계면으로부터의 암전류의 발생을 억제하기 위해, 계면 준위가 작은 것이 바람직하다. 이와 같은 절연막(34)으로서는 전술한 도 2에서 도시하는 바와 같은 예를 들면, ALD(원자층 퇴적)법으로 성막한 하프늄 산화(HfO2)막과, 플라즈마 CVD(화학 기상 성장)법으로 성막한 실리콘 산화(SiO2)막과의 적층 구조막을 이용할 수 있다.
다음에, 도 25에 도시하는 바와 같이, 절연막(34)에 대해, 도전성 플러그(45 및 46)가 면하는 콘택트 구멍(67 및 68)을 형성한다. 뒤이어, 콘택트 구멍(67 및 68)에 면하는 도전성 플러그(45 및 46)에 접속하도록, 절연막(34)상에 하부 전극(38)을 형성한다. 하부 전극(38)은 광이 투과할 것이 요구되기 때문에, 예를 들면 ITO 등의 투명 도전막으로 형성한다. 그 후, 하부 전극(38)을 화소마다 분리함과 함께, 하나의 화소 내에서 2분할한다. 즉, 하부 전극(38a) 및 하부 전극(38b)으로 2분할한다. 한쪽의 도전성 플러그(45)가 접속되어 있는 하부 전극(38a)은 하층의 포토 다이오드(PD1, PD2)에 대향하도록 넓게 형성된다.
다음에, 도 26에 도시하는 바와 같이, 하부 전극(38a)과 하부 전극(38b) 사이의 단차를 완화하기 위해, 절연막(41)을 형성한다. 이 절연막(41)의 보텀의 테이퍼각(θ1)은 바람직하게는 30°이하로 한다. 구체적으로는 감광성의 절연막으로 테이퍼를 형성하거나, CVD법으로 성막한 실리콘 산화(SiO2)막을 테이퍼 형상의 레지스트 마스크를 이용하여 에치 백 함으로써, 소망하는 테이퍼각을 얻을 수 있다.
이상은 제 1 실시의 형태의 제조 공정과 같다. 본 실시의 형태에서는 다음에, 도 27에 도시하는 바와 같이, 하부 전극(28)[28a, 28b] 및 절연막(41)을 포함하는 전면(全面)상에 유기 광전 변환막(36)을 형성한다. 본 예에서는 녹의 파장 광에 대해 광전 변환하는 유기 광전 변환막(36)을 형성한다. 녹의 파장 광에 대해 광전 변환하는 유기막으로서는 예를 들면 전술한 퀴나크리돈을 이용할 수 있다. 퀴나크리돈은 진공 증착에 의해 형성할 수 있다. 상부 전극(37)도 투명할 것이 요구되어, 예를 들면 스퍼터법으로 성막할 수 있는 ITO막을 이용할 수 있다.
다음에 도 28에 도시하는 바와 같이, 화소마다 유기 광전 변환막(36)이 남도록, 유기 광전 변환막(36)을 패터닝한다. 이 패터닝은 절연막(41)상에서 종단하도록 행한다. 이 패터닝은 제 1 실시의 형태와 마찬가지로 드라이 에칭으로 행한다.
다음에 도 29에 도시하는 바와 같이, 유기 광전 변환막(36)을 포함하는 전면상에, 일부가 하부 전극(38b)에 직접 접속하도록, 상부 전극(37)을 형성하고, 이 상부 전극(37)을 각 화소마다 분할되도록 패터닝한다. 상부 전극(37)은 투명할 것이 요구되고, 예를 들면 스퍼터법으로 성막할 수 있는 ITO막을 이용할 수 있다. 상부 전극(37)과 하부 전극(38a)에는 각각 도전성 플러그(46 및 45)를 통하여 각각 다른 계통의 전위를 줄 수 있다.
다음에, 유기 광전 변환부(39)를 포함하는 표면상에 평탄화막(61)을 통하여 온 칩 렌즈(62)를 형성하고, 도 18에 도시하는 목적의 고체 촬상 장치(71)를 얻는다.
본 실시의 형태에 관한 고체 촬상 장치(71)의 제조 방법에 의하면, 이면 조사형으로서, 적층한 1색의 유기 광전 변환부(39)와 2색의 포토 다이오드(PD1, PD2)가 가까운 거리에 배치된 고체 촬상 장치를 제조할 수 있다. 즉, 다층 배선층(58)을 통하는 일 없이, 포토 다이오드(PD1, PD2)의 상층에, 유기 광전 변환부(39)를 형성할 수 있다. 따라서, 적, 녹, 청의 각 색의 F값 의존을 억제하고, F값이 변화시켜진 경우에도, 색마다의 분광의 밸런스를 변동시키는 일이 없고, 각 색 사이의 감도의 변동을 억제할 수 있는 고체 촬상 장치를 제조할 수 있다. 또한, 상부 전극(37)을 직접 다른쪽의 하부 전극(38b)에 접속하도록 하였기 때문에, 제 1 실시의 형태의 제조 방법에 비하여 제조 공정 수를 삭감할 수 있다.
<4. 제 3 실시의 형태>
[고체 촬상 장치의 구성례]
도 30에, 본 발명에 관한 고체 촬상 장치의 제 3 실시의 형태를 도시한다. 본 실시의 형태의 고체 촬상 장치는 CMOS 고체 촬상 장치이다. 동 도면은 CMOS 고체 촬상 장치의 화소부에 있어서의 하나의 화소(20)의 단면도이다.
제 3 실시의 형태에 관한 고체 촬상 장치(71)는 제 1 실시의 형태와 개략 같은 구성을 취하지만, 유기 광전 변환부(39)로부터의 신호 전하를 홀로 하고, 2개의 제 1, 제 2의 포토 다이오드(PD1, PD2)로부터의 신호 전하를 전자로 하여 판독하도록 구성된다. 유기 광전 변환부(39)에서의 신호 전하인 홀은 상부 전극(37)으로부터 판독하도록 이루어진다. 즉, 본 실시의 형태에 관한 고체 촬상 장치(71)는 전술한 바와 마찬가지로, 이면 조사형이고, 하나의 화소 내에서, 유기 광전 변환부(39)와, 제 1의 포토 다이오드(PD1)와, 제 2 포토 다이오드(PD2)가 깊이 방향으로 적층하여 형성된다. 제 2색용의 제 1 포토 다이오드(PD1)와 제 3색용의 제 2 포토 다이오드(PD2)는 반도체 기판(22) 내의 깊이가 다른 위치에 형성된다. 제 1색용의 유기 광전 변환부(39)는 절연막(34)을 통하여 반도체 기판(22)의 상층에, 포토 다이오드(PD2)에 근접하도록 적층 형성된다. 본 예에서는 녹의 파장 광으로 광전 변환하는 유기 광전 변환부(39), 청의 파장 광으로 광전 변환하는 제 1 포토 다이오드(PD1), 적의 파장 광으로 광전 변환하는 제 2 포토 다이오드(PD2)를 갖고서 구성된다.
유기 광전 변환부(39)는 유기 광전 변환막(36)과, 이것을 상하면에서 끼우도록 형성한 하부 전극(38a) 및 상부 전극(37)으로 구성된다. 하부 전극(38a)은 한쪽의 도전성 플러그(45)에 접속되고, 상부 전극(37)은 콘택트 메탈층(43) 및 다른쪽의 하부 전극(38b)을 통하여 다른쪽의 도전성 플러그(46)에 접속된다.
본 실시의 형태에서는 유기 광전 변환부(39)에서 광전 변환에 의해 생성된 전자·홀 쌍중, 신호 전하가 되는 홀을 기판 표면(34)측에 유도하고 축적하기 위해, 기판 표면(24)측에 축적층이 되는 p형 반도체 영역(74)이 형성된다. p형 반도체 영역(74)의 신호 전하(홀)가 전송 트랜지스터(Tr11)를 통하여 전송되는 플로팅 디퓨전부(FD)는 p형 반도체 영역(75)에 의해 형성된다. 상부 전극(37)에 접속되는 다른쪽의 도전성 플러그(46)는 전하 축적층이 되는 p형 반도체 영역(74)에 달하도록 형성된다. 도전성 플러그(46 및 46)는 이온 주입에 의한 불순물 반도체층으로 형성하는 경우, p형 반도체층으로 형성된다.
제 1, 제 2의 포토 다이오드(PD1, PD2)에서는 광전 변환에 의해 생성된 전자·홀중, 전자를 신호 전하로서 이용한다. 이 때문에, 제 1, 제 2의 포토 다이오드(PD1, PD2)의 신호 전하(전자)가 각각 전송 트랜지스터(Tr12, Tr13)를 통하여 전송되는 플로팅 디퓨전부(FD)는 n형 반도체 영역(51, 53)에 의해 형성된다.
제 1 실시의 형태와 마찬가지로, 도 30의 단면과는 다른 단면으로 도시하는 도 31 및 도 32에, 화소 트랜지스터를 모식적으로 도시한다. 도 31 및 도 32에서는 각 복수의 화소 트랜지스터중, 각각 전송 트랜지스터를 대표하여 나타내고 있다. 즉, 유기 광전 변환부(36)에서는 도 32에 도시하는 바와 같이, 전하 축적용의 p형 반도체 영역(74)이, 플로팅 디퓨전부가 되는 n형 반도체 영역(75)과, 전송 게이트 전극(49)을 갖은 전송 트랜지스터(Tr11)에 접속된다. 제 1 포토 다이오드(PD1)에서는 도 31에 도시하는 바와 같이, 전하 축적층이 되는 n형 반도체 영역(29)의 연장부(29a)가, 플로팅 디퓨전부가 되는 n형 반도체 영역(51)과, 전송 게이트 전극(52)을 갖은 전송 트랜지스터(Tr12)에 접속된다. 제 2 포토 다이오드(PD2)에서는 도 31에 도시하는 바와 같이, 전하 축적층이 되는 n형 반도체 영역(32)의 연장부(32a)가, 플로팅 디퓨전부가 되는 n형 반도체 영역(53)과, 전송 게이트 전극(54)을 갖은 전송 트랜지스터(Tr13)에 접속된다.
그리고, 적어도, 제 1 및 제 2의 포토 다이오드(PD1 및 PD2)를 구성하는 n형 반도체 영역(29a, 32a)의 기판 표면(24)에 면하는 절연막과의 계면에 홀 축적층이 되는 p형 반도체 영역(50)이 형성된다. 도 3에서는 홀 축적층이 되는 p형 반도체 영역(50)이 p형 반도체 영역(33)과 절연막과의 계면을 포함하여 형성된다. 또한, 유기 광전 변환부(36)에서 전하 축적용의 p형 반도체 영역(74)의 기판 표면(24)에 면하는 절연막과의 계면에 전자 축적층이 되는 n형 반도체 영역(70)이 형성된다.
그 밖의 구성은 제 1 실시의 형태와 같기 때문에, 도 1과 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
제 3 실시의 형태에 관한 고체 촬상 장치(73)의 동작(구동 방법)을 설명한다. 이 고체 촬상 장치(73)은 기판 이면측부터 광이 조사되는 이면 조사형의 고체 촬상 장치로서 구성된다. 본 실시의 형태에서는 유기 광전 변환부(39)의 하부 전극(38a)에 부전압(VL)(<0V)이 인가되고, 상부 전극(37)에 하부 전압(VL)보다 낮은 상부 전압(VU)(<VL)이 인가된다. 신호를 판독하는 상부 전극(37)에의 상부 전압(VU)은 도전성 플러그(46)를 통하여 소요되는 배선(57)으로부터 주어진다. 유기 광전 변환부(39)의 하부 전극(38a)에의 부전압(VL)은 리셋시의 마이너스 전압이 주어진다. 홀 축적층이 되는 p형 반도체 영역(28)에는 연장부(28a)를 통하여, 소요되는 배선(57)으로부터 0V가 인가된다.
전하 축적시, 하나의 화소(20)에 컬러 필터를 통하지 않고서 광이 입사되면, 녹의 파장 광은 유기 광전 변환부(36)에서 광전 변환된다. 이 광전 변환에 의해 생성된 전자·홀 쌍중, 신호 전하가 되는 홀은 하부 전압(VL)보다도 낮은 전위(VU)(<VL)의 상부 전극(37)에 끌리고, 도전성 플러그(46)를 통하여 전하 축적층인 p형 반도체 영역(74)에 축적된다. 광전 변환된 후의 전자는 상부 전위(VU)보다도 높은 전위(VL)(<0V)의 하부 전극(38a)에 끌리고, 도전성 플러그(45) 및 소요되는 배선(57)을 통하여 배출된다. 또한, 청의 파장 광은 반도체 기판(22)의 이면에 가까운 얕은 곳에 형성된 제 1 포토 다이오드(PD1)에 흡수되고, 광전 변환되여, 청색에 대응하는 신호 전하가 n형 반도체 영역(29)에 축적된다. 또한, 적의 파장 광은 반도체 기판(22)의 이면에서 깊은 곳에 형성된 제 2 포토 다이오드(PD2)에 흡수되고, 광전 변환되어, 적색에 대응하는 신호 전하가 n형 반도체 영역(32)에 축적된다.
신호 판독시, p형 반도체 영역(74)에 축적된 녹색의 신호 전하(홀)는 전송 트랜지스터(Tr11)가 온 함으로써 플로팅 디퓨전부(FD)인 p형 반도체 영역(75)에 전송된다. n형 반도체 영역(29)에 축적된 청색의 신호 전하(전자)는 전송 트랜지스터(Tr12)가 온 함으로써 플로팅 디퓨전부(FD)인 n형 반도체 영역(51)에 전송된다. n형 반도체 영역(32)에 축적된 적색의 신호 전하(전자)는 전송 트랜지스터(Tr13)가 온 함으로써 플로팅 디퓨전부(FD)인 n형 반도체 영역(53)에 전송된다. 그리고, 이에 의해, 적, 녹 및 청의 각 화소 신호는 다른 화소 트랜지스터를 통하여 수직 신호선에 판독되고, 출력된다.
제 3 실시의 형태에 관한 고체 촬상 장치(73)에 의하면, 상술한 실시의 형태와 마찬가지로, 유기 광전 변환부(39)와, 2개의 포토 다이오드(PD1, PD2)의 거리가 가까워진다. 따라서, 각 색의 F값 의존이 억제되고, F값을 변화시킨 경우에도, 색마다의 분광의 밸런스를 변동시키는 일이 없고, 각 색 사이의 감도의 변동을 억제할 수 있다. 또한, 전하 축적시에 하부 전극(38a)에 부의 전압(VL)(<0V)이 인가되기 때문에, 실리콘의 절연막(34)과의 계면이 홀 축적 상태가 된다. 절연막(34)이 부의 고정 전하를 갖는 경우에는 더욱 홀 축적 상태가 강화되고, 암전류의 발생을 억제할 수 있다.
제 3 실시의 형태는 유기 광전 변환부(39)의 상부 전극(37)을 콘택트용 메탈층(43)을 통하여 다른쪽의 하부 전극(38b)에 접속한 제 1 실시의 형태를 적용하였지만, 그 밖에, 제 2 실시의 형태의 상부 전극(37)을 직접 다른쪽의 하부 전극(38b)에 접속한 구성으로도 적용 가능하다.
<5. 제 4 실시의 형태>
[고체 촬상 장치의 구성례]
도 33에, 본 발명에 관한 고체 촬상 장치의 제 4 실시의 형태를 도시한다. 본 실시의 형태의 고체 촬상 장치는 CMOS 고체 촬상 장치이다. 동 도면은 CMOS 고체 촬상 장치의 화소부에 있어서의 하나의 화소(20)의 단면도이다.
제 4 실시의 형태에 관한 고체 촬상 장치(71)는 제 1 실시의 형태와 같은 구성을 취하지만, 유기 광전 변환부(39)로부터의 신호 전하(전자)를 하부 전극(38a)으로부터 판독하도록 구성된다. 2개의 제 1, 제 2의 포토 다이오드(PD1, PD2)로부터의 신호 전하(전자)는 제 1 실시의 형태와 마찬가지로 하여 판독된다. 즉, 본 실시의 형태에 관한 고체 촬상 장치(75)는 전술한 바와 마찬가지로, 이면 조사형이고, 하나의 화소 내에서, 유기 광전 변환부(39)와, 제 1의 포토 다이오드(PD1)와, 제 2 포토 다이오드(PD2)가 깊이 방향으로 적층하여 형성된다. 제 2색용의 제 1 포토 다이오드(PD1)와 제 3색용의 제 2 포토 다이오드(PD2)는 반도체 기판(22) 내의 깊이가 다른 위치에 형성된다. 제 1색용의 유기 광전 변환부(39)는 절연막(34)을 통하여 반도체 기판(22)의 상층에, 포토 다이오드(PD2)에 근접하도록 적층 형성된다. 본 예에서는 녹의 파장 광으로 광전 변환하는 유기 광전 변환부(39), 청의 파장 광으로 광전 변환하는 제 1 포토 다이오드(PD1), 적의 파장 광으로 광전 변환하는 제 2 포토 다이오드(PD2)를 갖고서 구성된다.
유기 광전 변환부(39)는 유기 광전 변환막(36)과, 이것을 상하면에서 끼우도록 형성한 하부 전극(38a) 및 상부 전극(37)으로 구성된다. 하부 전극(38a)은 한쪽의 도전성 플러그(45)에 접속되고, 상부 전극(37)은 콘택트 메탈층(43) 및 다른쪽의 하부 전극(38b)을 통하여 다른쪽의 도전성 플러그(46)에 접속된다.
본 실시의 형태에서는 유기 광전 변환부(39)에서 광전 변환에 의해 생성된 신호 전하가 되는 전자를 하부 전극(38a)을 통하여 판독하기 때문에, 하부 전극(38a)에 접속되는 도전성 플러그(45)측의 기판 표면(24)측에 축적층이 되는 n형 반도체 영역(47)이 형성된다. 이 n형 반도체 영역(47)에 근접하여 기판 표면(24)측에, 플로팅 디퓨전부(FD)가 되는 n형 반도체 영역(48)이 형성된다.
그 밖의 구성은 제 1 실시의 형태에서 설명한 바와 같기 때문에, 도 1과 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다. 또한, 전송 트랜지스터(Tr11 내지 Tr13)는 도 33과 다른 단면에서 나타나지만, 도 33에 편의적, 모식적으로 게이트 전극(49, 52, 54)을 붙여서 도시한다.
제 4 실시의 형태에 관한 고체 촬상 장치(75)의 동작(구동 방법)을 설명한다. 이 고체 촬상 장치(75)는 기판 이면측부터 광이 조사되는 이면 조사형의 고체 촬상 장치로서 구성된다. 본 실시의 형태에서는 유기 광전 변환부(39)의 하부 전극(38a)에 부전압(VL)(<0V)이 인가되고, 상부 전극(37)에 하부 전압(VL)보다 낮은 상부 전압(VU)(<VL)이 인가된다. 상부 전압(VU)은 도전성 플러그(45)를 통하여 기판 표면측의 소요되는 배선(57)으로부터 주어진다. 홀 축적층이 되는 p형 반도체 영역(28)에는 연장부(28a)를 통하여, 소요되는 배선(57)으로부터 0V가 인가된다.
전하 축적시, 하나의 화소(20)에 컬러 필터를 통하지 않고서 광이 입사되면, 녹의 파장 광은 유기 광전 변환부(36)에서 광전 변환된다. 이 광전 변환에 의해 생성된 전자·홀 쌍중, 신호 전하가 되는 전자는 상부 전위(VU)보다도 높은 등급 VL(>VU)의 하부 전극(38a)에 끌리고, 도전성 플러그(45)를 통하여 전하 축적층인 n형 반도체 영역(47)에 축적된다. 광전 변환된 후의 홀은 하부 전위(VL)보다도 낮은 전위(VU)(<VL)의 상부 전극(37)에 끌리고, 도전성 플러그(46) 및 소요되는 배선(57)을 통하여 배출된다. 청의 파장 광은 반도체 기판(22)의 이면에 가까운 얕은 곳에 형성된 제 1 포토 다이오드(PD1)에 흡수되고, 광전 변환되어, 청색에 대응하는 신호 전하가 n형 반도체 영역(29)에 축적된다. 적의 파장 광은 반도체 기판(22)의 이면에서 깊은 곳에 형성된 제 2 포토 다이오드(PD2)에 흡수되고, 광전 변환되어, 적색에 대응하는 신호 전하가 n형 반도체 영역(32)에 축적된다.
전하 판독시, 전송 트랜지스터(Tr11, Tr12, Tr13)가 온 한다. 각 전송 트랜지스터가 온 함에 의해, 축적된 유기 광전 변환부(39), 제 1 포토 다이오드(PD1) 및 제 2 포토 다이오드(PD2)의 각 신호 전하(전자)는 각각 대응하는 플로팅 디퓨전부(FD)(48, 51, 54)에 전송된다. 그리고, 이에 의해, 적, 녹 및 청의 각 화소 신호는 다른 화소 트랜지스터를 통하여 수직 신호선에 판독되고, 출력된다.
제 4 실시의 형태에 관한 고체 촬상 장치(75)에 의하면, 상술한 실시의 형태와 마찬가지로, 유기 광전 변환부(39)와, 2개의 포토 다이오드(PD1, PD2)의 거리가 가까워진다. 따라서, 각 색의 F값 의존이 억제되고, F값을 변화시킨 경우에도, 색마다의 분광의 밸런스를 변동시키는 일이 없고, 각 색 사이의 감도의 변동을 억제할 수 있다. 또한, 전하 축적시에 하부 전극(38a)에 부의 전압(VL)(<0V)이 인가되기 때문에, 실리콘의 절연막(34)과의 계면이 홀 축적 상태가 된다. 절연막(34)이 부의 고정 전하를 갖는 경우에는 더욱 홀 축적 상태가 강화되고, 암전류의 발생을 억제할 수 있다.
<6. 제 5 실시의 형태>
[고체 촬상 장치의 구성례]
도 34에, 본 발명에 관한 고체 촬상 장치의 제 5 실시의 형태를 도시한다. 본 실시의 형태의 고체 촬상 장치는 CMOS 고체 촬상 장치이다. 동 도면은 CMOS 고체 촬상 장치의 화소부에 있어서의 하나의 화소(20)의 단면도이다.
제 5 실시의 형태에 관한 고체 촬상 장치(77)는 제 1 실시의 형태와 개략 같은 구성을 취하지만, 유기 광전 변환부(39)로부터의 신호 전하(홀)를 하부 전극(38a)으로부터 판독하도록 구성된다. 2개의 제 1, 제 2의 포토 다이오드(PD1, PD2)로부터의 신호 전하(전자)는 제 1 실시의 형태와 마찬가지로 하여 판독된다. 즉, 본 실시의 형태에 관한 고체 촬상 장치(77)는 전술한 바와 마찬가지로, 이면 조사형이고, 하나의 화소 내에서, 유기 광전 변환부(39)와, 제 1의 포토 다이오드(PD1)와, 제 2 포토 다이오드(PD2)가 깊이 방향으로 적층하여 형성된다. 제 2색용의 제 1 포토 다이오드(PD1)와 제 3색용의 제 2 포토 다이오드(PD2)는 반도체 기판(22) 내의 깊이가 다른 위치에 형성된다. 제 1색용의 유기 광전 변환부(39)는 절연막(34)을 통하여 반도체 기판(22)의 상층에, 포토 다이오드(PD2)에 근접하도록 적층 형성된다. 본 예에서는 녹의 파장 광으로 광전 변환하는 유기 광전 변환부(39), 청의 파장 광으로 광전 변환하는 제 1 포토 다이오드(PD1), 적의 파장 광으로 광전 변환하는 제 2 포토 다이오드(PD2)를 갖고서 구성된다.
유기 광전 변환부(39)는 유기 광전 변환막(36)과, 이것을 상하면에서 끼우도록 형성한 하부 전극(38a) 및 상부 전극(37)으로 구성된다. 하부 전극(38a)은 한쪽의 도전성 플러그(45)에 접속되고, 상부 전극(37)은 콘택트용 메탈층(43) 및 다른쪽의 하부 전극(38b)을 통하여 다른쪽의 도전성 플러그(46)에 접속된다.
본 실시의 형태에서는 유기 광전 변환부(39)에서 광전 변환에 의해 생성된 전자·홀 쌍중, 신호 전하가 되는 홀을 기판 표면(34)측에 유도하고 축적하기 위해, 기판 표면(24)측에 축적층이 되는 p형 반도체 영역(74)이 형성된다. p형 반도체 영역(74)의 신호 전하(홀)가 전송 트랜지스터(Tr11)를 통하여 전송되는 플로팅 디퓨전부(FD)는 p형 반도체 영역(75)에 의해 형성된다. 하부 전극(38a)에 접속되는 한쪽의 도전성 플러그(45)는 전하 축적층이 되는 p형 반도체 영역(74)에 달하도록 형성된다. 도전성 플러그(46 및 46)는 이온 주입에 의한 불순물 반도체층으로 형성하는 경우, p형 반도체층으로 형성된다.
제 1, 제 2의 포토 다이오드(PD1, PD2)에서는 광전 변환에 의해 생성된 전자·홀중, 전자를 신호 전하로서 이용한다. 이 때문에, 제 1, 제 2의 포토 다이오드(PD1, PD2)의 신호 전하(전자)가 각각 전송 트랜지스터(Tr12, Tr13)를 통하여 전송되는 플로팅 디퓨전부(FD)는 n형 반도체 영역(51, 53)에 의해 형성된다.
그 밖의 구성은 제 1 실시의 형태, 제 3 실시의 형태와 같기 때문에, 도 1, 도 30과 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
제 5 실시의 형태에 관한 고체 촬상 장치(77)의 동작(구동 방법)을 설명한다. 이 고체 촬상 장치(77)는 기판 이면측부터 광이 조사되는 이면 조사형의 고체 촬상 장치로서 구성된다. 본 실시의 형태에서는 유기 광전 변환부(39)의 하부 전극(38a)에 부전압(VL)(<0V)이 인가되고, 상부 전극(37)에 하부 전압(VL)보다 높은 상부 전압(VU)(>VL)이 인가된다. 홀 축적층이 되는 p형 반도체 영역(28)의 연장부(28a)에는 소요되는 배선(57)으로부터 0V가 인가된다.
전하 축적시, 하나의 화소(20)에 컬러 필터를 통하지 않고서 광이 입사되면, 녹의 파장 광은 유기 광전 변환부(36)에서 광전 변환된다. 이 광전 변환에 의해 생성된 전자·홀 쌍중, 신호 전하가 되는 홀은 부 전위(VL)의 하부 전극(38a)에 끌리고, 도전성 플러그(45)를 통하여 전하 축적층인 p형 반도체 영역(74)에 축적된다. 광전 변환된 중의 전자는 하부 전위(VL)보다도 높은 전위(VU)(>VL)의 상부 전극(37)에 끌리고, 도전성 플러그(46) 및 소요되는 배선(57)을 통하여 배출된다. 청의 파장 광은 반도체 기판(22)의 이면에 가까운 얕은 곳에 형성된 제 1 포토 다이오드(PD1)에 흡수되고, 광전 변환되어, 청색에 대응하는 신호 전하가 n형 반도체 영역(29)에 축적된다. 적의 파장 광은 반도체 기판(22)의 이면에서 깊은 곳에 형성된 제 2 포토 다이오드(PD2)에 흡수되고, 광전 변환되어, 적색에 대응하는 신호 전하가 n형 반도체 영역(32)에 축적된다.
전하 판독시, 전송 트랜지스터(Tr11, Tr12, Tr13)가 온 한다. 각 전송 트랜지스터가 온 함으로써, 축적된 유기 광전 변환부(39)의 신호 전하(홀), 제 1 포토 다이오드(PD1) 및 제 2 포토 다이오드(PD2)의 각 신호 전하(전자)는 대응하는 플로팅 디퓨전부(FD)(75, 51, 54)에 전송된다. 그리고, 이에 의해, 적, 녹 및 청의 각 화소 신호는 다른 화소 트랜지스터를 통하여 수직 신호선에 판독되고, 출력된다.
제 5 실시의 형태에 관한 고체 촬상 장치(77)에 의하면, 상술한 실시의 형태와 마찬가지로, 유기 광전 변환부(39)와, 2개의 포토 다이오드(PD1, PD2)의 거리가 가까워진다. 따라서, 각 색의 F값 의존이 억제되고, F값을 변화시킨 경우에도, 색마다의 분광의 밸런스를 변동시키는 일이 없고, 각 색 사이의 감도의 변동을 억제할 수 있다. 또한, 전하 축적시에 하부 전극(38a)에 부의 전압(VL)(<0V)이 인가되기 때문에, 실리콘의 절연막(34)과의 계면이 홀 축적 상태가 된다. 절연막(34)이 부의 고정 전하를 갖는 경우에는 더욱 홀 축적 상태가 강화되고, 암전류의 발생을 억제할 수가 있다.
제 4, 제 5의 실시의 형태는 유기 광전 변환부(39)의 상부 전극(37)을 콘택트용 메탈층(43)을 이용하여 하부 전극(38b)에 접속한 제 1 실시의 형태를 적용하였지만, 그 밖에, 제 2 실시의 형태의 상부 전극(37)을 직접 하부 전극(38b)에 접속한 구성에도 적용 가능하다.
<7. 제 6 실시의 형태>
[고체 촬상 장치의 구성례]
도 35에, 본 발명에 관한 고체 촬상 장치의 제 6 실시의 형태를 도시한다. 본 실시의 형태의 고체 촬상 장치는 CMOS 고체 촬상 장치이다. 동 도면은 CMOS 고체 촬상 장치의 화소부에 있어서의 하나의 화소(20)의 단면도이다.
제 6 실시의 형태에 관한 고체 촬상 장치(79)는 유기 광전 변환부(39)의 신호를 박막 트랜지스터에 의한 전송 트랜지스터를 통하여 판독하도록 구성된다. 즉, 제 6 실시의 형태에 관한 고체 촬상 장치는 전술한 바와 마찬가지로, 이면 조사형이고, 하나의 화소 내에서, 유기 광전 변환부(39)와, 제 1의 포토 다이오드(PD1)와, 제 2 포토 다이오드(PD2)가 깊이 방향으로 적층하여 형성된다. 제 2색용의 제 1 포토 다이오드(PD1)와 제 3색용의 제 2 포토 다이오드(PD2)는 반도체 기판(22) 내의 깊이가 다른 위치에 형성된다. 제 1색용의 유기 광전 변환부(39)는 절연막(34)을 통하여 반도체 기판(22)의 상층에, 포토 다이오드(PD2)에 근접하도록 적층 형성된다. 본 예에서는 녹의 파장 광으로 광전 변환하는 유기 광전 변환부(39), 청의 파장 광으로 광전 변환하는 제 1 포토 다이오드(PD1), 적의 파장 광으로 광전 변환하는 제 2 포토 다이오드(PD2)를 갖고서 구성된다.
유기 광전 변환부(39)는 유기 광전 변환막(36)과, 이것을 상하면에서 끼우도록 형성한 하부 전극(38) 및 상부 전극(37)으로 구성된다.
본 실시의 형태에서는 기판 이면(23)측의 제 1 포토 다이오드(PD1)와, 유기 광전 변환부(39)의 사이에 형성된 절연막(34)상에, 유기 광전 변환부(39)의 신호 전하를 판독하기 위한 박막 트랜지스터(Tr14)가 형성된다. 이 박막 트랜지스터(Tr14)는 복수의 화소 트랜지스터중의, 전송 트랜지스터에 상당한다. 따라서, 박막 트랜지스터(Tr14)의 드레인이, 플로팅 디퓨전부(FD)에 상당한다.
박막 트랜지스터(Tr14)는 한 쌍의 소스/드레인 및 게이트를 갖는 이른바 보텀 게이트형의 박막 트랜지스터 구조를 갖는다. 박막 트랜지스터(Tr14)는 절연막(34)상에 게이트 전극(84)을 형성하고, 게이트 전극(84)상에 게이트 절연막(85)을 형성하고, 또한 게이트 절연막(85)상에, 채널 영역(C), 소스 영역(S) 및 드레인 영역(D)을 갖는 반도체 박막(활성층)(86)을 형성하여 구성된다. 유기 광전 변환부(39)의 상부 전극(37)은 절연층(88)의 콘택트 구멍을 통하여 소스 영역(S)에 접속된다.
반도체 기판(22)에는 기판(22)을 관통하는 도전성 플러그(81, 82, 83)가 형성된다. 이들 도전성 플러그(81, 82, 83)는 전술한 바와 같이, 예를 들면 이온 주입에 의한 불순물 반도체층, 또는 메탈층 등으로 형성할 수 있다. 유기 광전 변환부(39)의 하부 전극(38)은 도전성 플러그(81)에 접속된다. 박막 트랜지스터(Tr14)의 드레인 영역(D)은 도전성 플러그(82)에 접속된다. 박막 트랜지스터(Tr14)의 게이트 전극(84)은 도전막(89)을 통하여 도전성 플러그(83)에 접속된다.
그 밖의 구성은 제 1 실시의 형태에서 설명한 바와 같기 때문에, 도 1과 대응하는 부분에는 동일 부호를 붙이고, 중복 설명을 생략한다. 또한, 전송 트랜지스터(Tr12 내지 Tr13)는 도 35와 다른 단면에서 나타나지만, 도 35에 편의적, 모식적으로 게이트 전극(52, 54)을 붙여서 도시한다.
제 6 실시의 형태에 관한 고체 촬상 장치(79)의 동작(구동 방법)을 설명한다. 본 예에서는 유기 광전 변환부(39)의 하부 전극(38)에, 소요되는 배선(57) 및 도전성 플러그(81)를 통하여 고정의 부전압(VL)(<0V)이 인가되고, 전하 축적시의 상부 전극(37)에 하부 전극(38)의 전압(VL)보다 높은 전압(VU)(>VL), 예를 들면 전원 전압(VDD)이 인가된다. 박막 트랜지스터(Tr14)의 드레인 영역(D)은 소요되는 배선(57)을 통하여 리셋 트랜지스터(도시 생략)의 소스, 증폭 트랜지스터(도시 생략)의 게이트에 접속된다. 홀 축적층이 되는 p형 반도체 영역(28)의 연장부(28a)에는 소요되는 배선(57)으로부터 0V가 인가된다.
전하 축적시의 상부 전극(37)의 전위는 박막 트랜지스터(Tr14)의 소스 전위에 의해 높은 전위가 된다.
소스 전위가 예를 들면 전원 전위가 되는 것은 제 1 실시의 형태에서 설명한 바와 마찬가지이다. 리셋 트랜지스터 및 전송 트랜지스터인 박막 트랜지스터(Tr14)를 온 하고, 리셋한 후, 양 트랜지스터를 오프 함에 의해, 상기 소스 전위는 리셋 레벨이 되고, 축적된 전하에 응하여 전위가 변동한다.
전하 축적시, 하나의 화소(20)에 컬러 필터를 통하지 않고서 광이 입사되면, 녹의 파장 광은 유기 광전 변환막(36)에서 광전 변환된다. 이 광전 변환에 의해 생성된 전자·홀 쌍중, 신호 전하가 되는 전자가, 상부 전극(37)을 통하여 박막 트랜지스터(Tr14)의 소스 영역(S)에 축적된다. 광전 변환된 후의 홀은 VL의 하부 전극(38)에 끌리고, 도전성 플러그(81) 및 소요되는 배선(57)을 통하여 배출된다. 청의 파장 광은 반도체 기판(22)의 이면에 가까운 얕은 곳에 형성된 제 1 포토 다이오드(PD1)에서 광전 변환되고, 신호 전하(전자)가 n형 반도체 영역(29)에 축적된다. 적의 파장 광은 반도체 기판(22)의 이면에서 깊은 곳에 형성된 제 2 포토 다이오드(PD2)에서 광전 변환되고, 신호 전하(전자)가 n형 반도체 영역(32)에 축적된다.
전하 판독시, 박막 트랜지스터(Tr14), 전송 트랜지스터(Tr12, Tr13)가 온 한다. 박막 트랜지스터(Tr14)가 온 함에 의해, 소스 영역(S)에 축적되어 있던 녹의 신호 전하는 플로팅 디퓨전부(FD)가 되는 드레인 영역(D)에 전송된다. 다른 전송 트랜지스터(Tr12, Tr13)가 온 함에 의해, 각각의 제 1, 제 2의 포토 다이오드(PD1, PD2)에 축적되어 있는 청, 적의 신호 전하가, 각각의 플로팅 디퓨전부(FD)인 n형 반도체 영역(51, 53)에 전송된다. 이에 의해, 적, 녹 및 청의 각 화소 신호는 다른 화소 트랜지스터를 통하여 수직 신호선에 판독되고, 출력된다.
제 6 실시의 형태에 관한 고체 촬상 장치(79)에 의하면, 전술한 실시의 형태와 마찬가지로, 유기 광전 변환부(39)와, 2개의 포토 다이오드(PD1, PD2)의 거리가 가까워진다. 따라서, 각 색의 F값 의존이 억제되고, F값을 변화시킨 경우에도, 색마다의 분광의 밸런스를 변동시키는 일이 없고, 각 색 사이의 감도의 변동을 억제할 수 있다. 또한, 전하 축적시에 하부 전극(38a)에 부의 전압(VL)(<0V)이 인가되기 때문에, 실리콘의 절연막(34)과의 계면이 홀 축적 상태가 된다. 절연막(34)이 부의 고정 전하를 갖는 경우에는 더욱 홀 축적 상태가 강화되고, 암전류의 발생을 억제할 수 있다. 박막 트랜지스터(Tr14)를 마련함에 의해, 후술하는 제 7 실시의 형태(도 42)에서 설명하는 바와 마찬가지로, 도전성 플러그의 공유(共有)를 가능하게 한다.
[고체 촬상 장치의 제조 방법의 예]
도 36 내지 도 45에, 제 6 실시의 형태에 관한 고체 촬상 장치(79)의 제조 방법의 실시의 형태를 도시한다. 동 도면은 하나의 화소에 대응하는 주요부만을 도시한다. 도 36의 공정은 3개의 도전성 플러그(81 내지 83), 전송 트랜지스터(Tr12, Tr13)의 형성을 제외하고, 제 1 실시의 형태의 도 11의 공정과 같다. 즉, 도 6 내지 도 11이 공정을 경유하여 도 36의 구성을 얻을 수 있다.
즉, 도 36에서는 반도체 기판(22)의 표면측에, 전송 트랜지스터(Tr12, Tr13)를 포함하는 화소 트랜지스터, 주변 회로부에서는 로직 회로 등의 주변 회로가 형성된다. 반도체 기판(22)의 표면측의 상부에 층간 절연막(56)을 통하여 복수층의 배선(57)을 배치한 다층 배선층(58)이 형성되고, 또한 지지 기판(59)이 부착된다. 반도체 기판(22) 내에는 기판(22)을 관통하는 도전성 플러그(81, 82, 83)가 형성되고, 제 1 포토 다이오드(PD1), 제 2 포토 다이오드(PD2)가 깊이 방향으로 적층하도록 형성된다. 그리고, 반도체 기판(22)의 이면(23)상에 절연막(34)이 형성된다. 절연막(34)은 전술한 바와 마찬가지로, 부의 고정 전하를 갖는 막으로 형성할 수 있다.
다음에, 도 37에 도시하는 바와 같이, 절연막(34)에 도전성 플러그(81, 82, 83)가 노출하도록 콘택트 구멍(91, 92, 93)을 형성한다. 그 후, 도전성 재료막을 성막하고, 패터닝하는 공정에 의해, 절연막(34)의 소요되는 위치상에 게이트 전극(84)을 형성함과 함께, 콘택트 구멍(93)을 통하여 도전성 플러그(83)에 접속하는 도전막(89)을 형성한다. 게이트 전극(84), 도전막(89)은 같은 전극 재료로 형성되고, 다른 부분에서 연속하여 접속되어 있다. 이 전극 재료로서, Al, W 등의 저저항의 금속을 이용하는 것이 바람직하다. 또한, 게이트 전극(86)에 접속되는 도전성 플러그(83)는 주변 회로부에 형성되는 것이다.
다음에, 도 38에 도시하는 바와 같이, 게이트 전극(84)상을 덮도록 전면에 게이트 절연막(85)을 형성한다.
다음에, 도 39에 도시하는 바와 같이, 게이트 절연막(85)을 패터닝하여, 게이트 절연막(85)으로서, 불필요 부분을 선택 제거하고, 게이트 전극(84)의 윗면부터 일부 절연막(34)상으로 연장하는 부분만을 남긴다. 게이트 절연막(85)은 적어도 게이트 전극의 측벽까지 남기면 좋고, 적극적으로 절연막(84)의 위까지 넓게 남기지 않아도 좋다.
다음에, 도 40에 도시하는 바와 같이, 게이트 절연막(85)상을 포함하는 전면에, 반도체 박막(86)을 형성한다. 반도체 박막(86)으로서는 어모퍼스 실리콘막, 미소한 결정 실리콘막 등을 이용할 수 있다. 또한, 반도체 박막(86)으로서, 투명한 반도체인 ZnO, TnO, SnO, CdO 등의 막을 이용하면, 광전 변환부의 개구율이 향상하고, 더욱 바람직하다.
다음에, 도 41에 도시하는 바와 같이, 반도체 박막(86)을 패터닝하여 소스 영역(S), 채널 영역(C) 및 드레인 영역(D)의 활성층이 되는 영역을 남긴다. 드레인 영역(D)은 콘택트 구멍(92)을 이용하여 도전성 플러그(82)에 접속된다. 소스 영역(S), 드레인 영역(D)은 본 예에서는 n형 불순물 영역으로서 형성된다.
다음에, 도 42에 도시하는 바와 같이, 절연막(34)상에, 콘택트 구멍(91)을 통하여 도전성 플러그(81)에 접속하는 투명 도전막에 의한 하부 전극(38)을 형성한다. 뒤이어, 전면상에 절연막(88)을 형성한 후, 이 절연막(88)을 유기 광전 변환부를 형성하여야 할 영역 및 반도체 박막(활성층)(86)의 소스 영역(S)이 면하도록 패터닝하여, 테이퍼를 갖는 개구부(94, 95)를 형성한다.
다음에, 도 43에 도시하는 바와 같이, 개구부(94)에 면하는 하부 전극(38)상에 접하도록, 전면에 유기 광전 변환막(36)을 형성한다. 유기 광전 변환막(36)은 예를 들면 진공 증착법으로 형성할 수 있다.
다음에, 도 44에 도시하는 바와 같이, 유기 광전 변환막(36)을 하부 전극(38)상으로부터 일부 연장하여 절연막(88)상에 남도록 패터닝한다.
다음에, 도 45에 도시하는 바와 같이, 유기 광전 변환막(36)상 및 반도체 박막(86)의 소스 영역(S)에 개구부(95)를 통하여 접속하도록, 투명 도전막에 의한 상부 전극(37)을 형성한다.
뒤이어, 평탄화막(61) 및 온 칩 렌즈(62)를 형성하고, 도 35에 도시하는 목적의 고체 촬상 장치(79)를 얻는다.
본 실시의 형태에 관한 고체 촬상 장치의 제조 방법에 의하면, 이면 조사형으로서, 적층한 1색의 유기 광전 변환부(39)와 2색의 포토 다이오드(PD1, PD2)가 가까운 거리에 배치된 고체 촬상 장치를 제조할 수 있다. 즉, 다층 배선층(58)을 통하는 일 없이, 포토 다이오드(PD1, PD2)의 상층에, 유기 광전 변환부(39)를 형성할 수 있다. 따라서, 적, 녹, 청의 각 색의 F값 의존을 억제하고, F값이 변화시켜진 경우에도, 색마다의 분광의 밸런스를 변동시키는 일이 없고, 각 색 사이의 감도의 변동을 억제할 수 있는 고체 촬상 장치를 제조할 수 있다.
<8. 제 7 실시의 형태>
[고체 촬상 장치의 구성례]
도 46 및 도 47에, 본 발명에 관한 고체 촬상 장치의 제 7 실시의 형태를 도시한다. 본 실시의 형태의 고체 촬상 장치는 이면 조사형의 CMOS 고체 촬상 장치이다. 제 7 실시의 형태에 관한 고체 촬상 장치(98)는 동일한 화소 내에, 박막 트랜지스터(Tr14)를 전송 트랜지스터로 한 제 1색용의 유기 광전 변환부(39), 제 2색용의 제 1 포토 다이오드(PD1) 및 제 3색용의 제 2 포토 다이오드(PD2)가 깊이 방향으로 적층되어 이루어진다. 제 6 실시의 형태와 마찬가지로, 제 1, 제 2의 포토 다이오드(PD1, PD2)는 반도체 기판(22) 내에 형성되고, 제 1, 제 2의 포토 다이오드(PD1, PD2)의 전송 트랜지스터(Tr12, Tr13)가 반도체 기판(22)의 표면측에 형성된다. 또한, 유기 광전 변환부(39) 및 박막 트랜지스터(Tr14)는 반도체 기판(22)의 이면 상층에 절연막(34)을 통하여 형성된다.
본 예에서는 전술한 바와 마찬가지로, 녹의 파장 광으로 광전 변환하는 유기 광전 변환부(39), 청의 파장 광으로 광전 변환하는 제 1 포토 다이오드(PD1), 적의 파장 광으로 광전 변환하는 제 2 포토 다이오드(PD2)를 갖고서 구성된다.
도 46은 화소부(촬상 영역)의 수직 방향의 단면 구조를 도시한다. 본 실시의 형태에서는 수직 라인에 배열된 각 화소의 박막 트랜지스터(Tr14)의 드레인 영역(D)을 공통 접속하고, 드레인 영역(D)에 접속되는 도전성 플러그를 하나의 도전성 플러그(101)에서 공용하도록 구성된다. 이 때문에, 각 수직 라인에 배열된 화소행마다 각 박막과 트랜지스터(Tr14)의 드레인 영역(D)이, 공통 배선(99)에 접속되고, 이각 공통 배선(99)이, 각각 하나의 도전성 플러그(101)에 접속된다.
또한, 수평 라인에 배열된 각 화소의 박막 트랜지스터(Tr14)의 게이트 전극(86)을 공통 접속하고, 게이트 전극(86)에 접속되는 도전성 플러그를 하나의 도전성 플러그(83)(도 43 참조)에서 공용하도록 구성된다.
도 47의 회로도에서 도시하는 바와 같이 각 화소의 유기 광전 변환부(39)는 그 상부 전극(37)이 박막 트랜지스터(Tr14)의 드레인(D)에 접속된다. 그리고, 수직 방향으로 배열된 각 열의 박막 트랜지스터(Tr14)의 드레인은 공통 접속되어 각각의 도전성 플러그(101)에 접속된다. 한편, 수평 방향으로 배열된 각 행의 박막 트랜지스터(Tr14)의 게이트는 공통 접속되어 도전성 플러그(83)에 접속된다.
공통 배선(99)은 각 화소의 수광 개구부를 피하도록 형성하는 것이 바람직하지만, 투명 도전막으로 형성할 때는 수광 개구부를 가로지르도록 형성할 수도 있다. 공통 배선(99)은 절연막(34)중에 형성할 수 있다. 도전성 플러그(101, 83)는 화소 내에 배치하면 노이즈 악화의 가능성이 있는 것이나, 화소 사이즈 축소 때문에, 주변 회로측에 형성된다.
그 밖의 구성은 제 6 실시의 형태에서 설명한 바와 같기 때문에, 도 46에서 도 35와 대응하는 부분에는 동일 부호를 붙이고, 중복 설명을 생략한다.
제 7 실시의 형태에 관한 고체 촬상 장치(98)에 의하면, 반도체 기판(22)을 관통하는 도전성 플러그(101)를 각 화소에 하나씩 형성할 필요가 없기 때문에, 도전성 플러그의 갯수를 삭감할 수 있다. 이것에 수반하여 광전 변환부의 수광 개구 면적을 넓힐 수 있다. 또한, 도전성 플러그를 삭감하기 때문에, 도전성 플러그에 기인하여 청(B)이나 적(R)의 화소에 노이즈가 발생하는 리스크를 저감할 수 있다.
제 7 실시의 형태에서는 상술한 실시의 형태와 마찬가지로, 유기 광전 변환부(39)와, 2개의 포토 다이오드(PD1, PD2)의 거리가 가까워진다. 따라서, 각 색의 F값 의존이 억제되고, F값을 변화시킨 경우에도, 색마다의 분광의 밸런스를 변동시키는 일이 없고, 각 색 사이의 감도의 변동을 억제할 수 있다. 또한, 전하 축적시에 하부 전극(38)에 부의 전압(VL)(<0V)이 인가되기 때문에, 실리콘의 절연막(34)과의 계면이 홀 축적 상태가 된다. 절연막(34)이 부의 고정 전하를 갖는 경우에는 더욱 홀 축적 상태가 강화되고, 암전류의 발생을 억제할 수 있다.
<9. 제 8 실시의 형태>
[고체 촬상 장치의 구성례]
도 48 내지 도 49(모식도)에, 본 발명에 관한 고체 촬상 장치의 제 8 실시의 형태를 도시한다. 본 실시의 형태의 고체 촬상 장치는 이면 조사형의 CMOS 고체 촬상 장치이다. 제 8 실시의 형태에 관한 고체 촬상 장치(103)는 전술한 실시의 형태와 마찬가지로, 각각 동일한 화소 내에 제 1색용의 유기 광전 변환부(39)와, 제 2색용의 제 1 포토 다이오드(PD1)와, 제 3색용의 제 2 포토 다이오드(PD2)가 깊이 방향으로 적층하여 형성하여 이루어진다.
본 예에서는 전술한 바와 마찬가지로, 녹의 파장 광으로 광전 변환하는 유기 광전 변환부(39), 청의 파장 광으로 광전 변환하는 제 1 포토 다이오드(PD1), 적의 파장 광으로 광전 변환하는 제 2 포토 다이오드(PD2)를 갖고서 구성된다.
본 실시의 형태에서는 도 48 및 도 49에 도시하는 바와 같이, 화소가 행렬형상으로 배열되고, 경사 방향으로 이웃하는 2개의 화소(20)[201, 202]의 포토 다이오드(PD)[PD1, PD2]가 하나의 플로팅 디퓨전부(FD)(104)를 공용하여 구성된다. 즉, 고체 촬상 장치(103)는 도 49(모식적 단면도)에 도시하는 바와 같이, 반도체 기판(22)의 각 동일한 화소(20) 내에 제 1 포토 다이오드(PD1), 제 2 포토 다이오드(PD2)가 형성되고, 기판 이면(23)측에 절연막(34)을 통하여 유기 광전 변환막부(39)가 형성된다. 유기 광전 변환부(39)는 유기 광전 변환막(36)과, 이것을 끼우는 상부 전극(37) 및 하부 전극(38)으로 구성된다.
기판 표면(24)측에는 경사 방향으로 이웃하는 2개의 화소(201 및 202)의 포토 다이오드(PD)[PD1, PD2]의 사이에 하나의 플로팅 디퓨전부(FD)(104)가 형성된다. 그리고, 플로팅 디퓨전부(FD)(104)와 한쪽의 화소(201)의 제 1 포토 다이오드(PD1)의 n형 반도체 영역(전하 축적층)(29)의 사이에, 전송 트랜지스터(Tr21)의 게이트 전극(105)이 형성된다. 또한, 플로팅 디퓨전부(FD)(104)와 다른쪽의 화소(202)의 제 2 포토 다이오드(PD2)의 n형 반도체 영역(전하 축적층)(32)의 사이에, 전송 트랜지스터(Tr221)의 게이트 전극(106)이 형성된다.
도시하지 않지만, 각 화소(20)[201, 202]의 유기 광전 변환부(39)에 대해서는 각각 화소마다 하나씩 플로팅 디퓨전부(FD)가 형성된다. 또한, 기판 표면(24)측에는 복수층의 배선(57)을 배치한 다층 배선층(58)이 형성되고, 다층 배선층(59)에 지지 기판(59)이 부착되어 있다. 또한, 기판의 이면(23)의 측상에는 도 1의 온 칩 렌즈에 대응하는 유닛이 유기 광전 변환부(39)의 상부측에 평탄화막(61)과 함께 형성되어 있다. 도 1과 대응하는 부분에 동일 부호를 붙이고 중복 설명을 생략한다.
제 8 실시의 형태에 관한 고체 촬상 장치(103)의 동작(구동 방법)을 설명한다. 제 1 실시의 형태에서 설명한 바와 마찬가지로, 전하 축적시에 기판(22)의 이면(23)측에서 광이 입사하면, 유기광전 변환부(39)에서는 녹의 파장 광에 의해 광전 변환하여 신호 전하(전자)가 생성되고, 도시하지 않은 전하 축적층에 축적된다. 제 1 포토 다이오드(PD1)에서는 청의 파장 광에 의해 광전 변환하여 신호 전하(전자)가 생성되고, n형 반도체 영역(29)에 축적된다. 제 2 포토 다이오드(PD2)에서는 적의 파장 광에 의해 광전 변환하여 신호 전하(전자)가 생성되고, n형 반도체 영역(32)에 축적된다.
전하 판독시에는 시간차를 붙여서 전송 트랜지스터(Tr21, Tr22)의 게이트 전극(105 및 106)에 전송 펄스가 인가된다. 예를 들면, 먼저 전송 트랜지스터(Tr21)가 온 하면, 화소(201)의 청의 신호 전하(eB)가 전송 트랜지스터(Tr21)를 통하여, 일방측의 플로팅 디퓨전부(FD)(104)에 전송되고, 화소 신호로 변환되어 출력된다. 다음에, 전송 트랜지스터(Tr22)가 온 하면, 화소(202)의 적의 신호 전하(eR)가 전송 트랜지스터(Tr22)를 통하여, 타방측의 플로팅 디퓨전부(FD)(104)에 전송되고, 화소 신호로 변환되어 출력된다.
유기 광전 변환부(39)에서의 녹의 신호 전하는 각각의 화소에 마련된 플로팅 디퓨전부(FD)에 전송되고, 화소 신호로 변환되어 출력된다.
제 8 실시의 형태에 관한 고체 촬상 장치(103)에 의하면, 이웃하는 2개의 화소의 포토 다이오드(PD)에 대해 하나의 플로팅 디퓨전부(FD)(104)를 공용하는 구성으로 함에 의해, 화소가 미세화되어도 광전 변환부의 면적을 넓게 하는 것이 가능해진다. 이에 의해, 화소가 미세화되어도 감도의 향상을 도모할 수 있다.
제 8 실시의 형태에서는 상술한 실시의 형태와 마찬가지로, 유기 광전 변환부(39)와, 2개의 포토 다이오드(PD1, PD2)의 거리가 가까워진다. 따라서, 각 색의 F값 의존이 억제되고, F값을 변화시킨 경우에도, 색마다의 분광의 밸런스를 변동시키는 일이 없고, 각 색 사이의 감도의 변동을 억제할 수 있다. 또한, 전하 축적시에 하부 전극(38)에 부의 전압(VL)(<0V)이 인가되기 때문에, 실리콘의 절연막(34)과의 계면이 홀 축적 상태가 된다. 절연막(34)이 부의 고정 전하를 갖는 경우에는 더욱 홀 축적 상태가 강화되고, 암전류의 발생을 억제할 수 있다.
도 49에서는 포토 다이오드(PD)[PD1, PD2]에 접속하는 전송 트랜지스터를 게이트 전극이 평면형으로 한 평형 트랜지스터로 구성하였지만, 도 48의 구성에서, 종형 트랜지스터로 구성할 수도 있다.
도 50에, 포토 다이오드(PD)의 전송 트랜지스터를 종형 트랜지스터로 구성하는 실시의 형태를 개략 도시한다. 본 실시의 형태에서는 반도체 기판(22)의 각 동일한 화소(20) 내에 제 1 포토 다이오드(PD1), 제 2 포토 다이오드(PD2)가 형성되고, 기판 이면(23)측에 절연막(34)을 통하여 유기 광전 변환막부(39)가 형성된다. 유기 광전 변환부(39)는 유기 광전 변환막(36)과, 이것을 끼우는 상부 전극(37) 및 하부 전극(38)으로 구성된다.
제 1 포토 다이오드(PD1)를 구성하는 홀 축적층이 되는 p형 반도체 영역(28) 및 n형 반도체 영역(29), 제 2 포토 다이오드(PD2)를 구성하는 p형 반도체 영역(31) 및 n형 반도체 영역(32)은 각각 깊이 방향으로 평행하게 적층하여 형성된다. 그리고, 반도체 기판(22)의 표면(24)측에서, 도 48에서 도시하는 경사 방향으로 이웃하는 2개의 화소(201 및 202) 사이에 하나의 플로팅 디퓨전부(FD)(104)가 형성된다. 또한, 각 화소의 포토 다이오드(PD)[PD1, PD2]를 끼우고, 종형 전송 트랜지스터(Tr31, TR32)를 구성하는 기판(2)의 깊이 방향으로 게이트 절연막(111)을 통하여 매입된 종형 게이트 전극(112, 113)이 형성된다. 제 1 포토 다이오드(PD1)의 n형 반도체 영역(29)의 게이트 전극(113)측의 면은 고농도의 p형 반도체 영역(115)으로 피복된다. 제 2 포토 다이오드(PD2)의 n형 반도체 영역(32)의 게이트 전극(112)측의 면은 고농도의 p형 반도체 영역(114)으로 피복된다.
전하 판독시에는 전송 트랜지스터(Tr31)가 온 하면, 제 1 포토 다이오드(PD1)의 n형 반도체 영역(29)에 축적된 청의 신호 전하(eB)가, 채널 영역(116)을 통하여 한쪽측의 플로팅 디퓨전부(FD)(104)에 전송된다. 다음에, 전송 트랜지스터(Tr32)가 온 하면, 제 2 포토 다이오드(PD2)의 n형 반도체 영역(32)에 축적된 청의 신호 전하(eR)가, 채널 영역(117)을 통하여 다른쪽측의 플로팅 디퓨전부(FD)(104)에 전송된다.
이와 같이, 전송 트랜지스터를 종형 트랜지스터로 구성할 때는 평형 트랜지스터로 구성하는 경우에 비교하여 화소의 광전 변환부의 면적을 넓힐 수 있어서, 화소를 미세화한 경우에 유리해진다.
<10. 제 9 실시의 형태>
[전자기기의 구성례]
상술한 본 발명에 관한 고체 촬상 장치는 예를 들면 디지털 카메라나 비디오 카메라 등의 카메라 시스템이나, 촬상 기능을 갖는 휴대전화, 또는 촬상 기능을 구비한 다른 기기, 등의 전자기기에 적용할 수 있다.
도 52에, 본 발명에 관한 전자기기의 한 예로서 카메라에 적용한 제 10 실시의 형태를 도시한다. 본 실시 형태예에 관한 카메라는 정지화상 또는 동화 촬영 가능한 비디오 카메라를 예로 한 것이다. 본 실시 형태예의 카메라(121)는 고체 촬상 장치(122)와, 고체 촬상 장치(122)의 수광 센서부에 입사광을 유도하는 광학계(123)와, 셔터 장치(124)를 갖는다. 또한, 카메라(121)는 고체 촬상 장치(122)를 구동하는 구동 회로(125)와, 고체 촬상 장치(122)의 출력 신호를 처리하는 신호 처리 회로(126)를 갖는다.
고체 촬상 장치(122)는 상술한 각 실시의 형태의 고체 촬상 장치의 어느 하나가 적용된다. 광학계(광학렌즈)(123)는 피사체로부터의 상광(像光)(입사광)를 고체 촬상 장치(122)의 촬상면상에 결상시킨다. 이에 의해, 고체 촬상 장치(122) 내에, 일정기간 신호 전하가 축적된다. 광학계(123)는 복수의 광학렌즈로 구성된 광학렌즈계로 하여도 좋다. 셔터 장치(124)는 고체 촬상 장치(122)에의 광 조사 기간 및 차광 기간을 제어한다. 구동 회로(125)는 고체 촬상 장치(122)의 전송 동작 및 셔터 장치(124)의 셔터 동작을 제어하는 구동 신호를 공급한다. 구동 회로(125)로부터 공급되는 구동 신호(타이밍 신호)에 의해, 고체 촬상 장치(122)의 신호 전송을 행한다. 신호 처리 회로(126)는 각종의 신호 처리를 행한다. 신호 처리가 행하여진 영상 신호는 메모리 등의 기억 매체에 기억되고, 또는 모니터에 출력된다.
제 10 실시의 형태에 관한 전자기기에 의하면, 고체 촬상 장치에 있어서, 유기 광전 변환부와, 2개의 포토 다이오드의 거리가 근접되기 때문에, 적, 녹, 청의 각 색의 F값 의존이 억제된다. 따라서, F값을 변화시킨 경우에도, 색마다의 분광의 밸런스를 변동시키는 일이 없고, 각 색 사이의 감도의 변동을 억제할 수 있다. 또한, 포토 다이오드에 있어서, 실리콘의 절연막과의 계면을 홀 축적 상태로 할 수 있고, 암전류의 발생을 억제할 수가 있다. 따라서, 고화질, 고품질의 전자기기를 제공할 수가 있다. 예를 들면, 화질을 향상한 카메라 등을 제공할 수 있다.
본 출원은 JP2009-172383호에 근거한 우선권주장출원이다.
이상, 본 발명의 실시예를 도면을 참조하여 상술하여 왔지만, 구체적인 구성은 이 실시예에 한 정되는 것이 아니라, 본 발명의 요지를 일탈하지않는 범위의 설계의 변경등이 있더라도 본 발명에 포함된다.
Claims (11)
- 고체 촬상 장치에 있어서,
반도체 기판의 한편의 측에 형성된 수광면과,
상기 반도체 기판의 상기 수광면과는 반대측에 형성된 회로 형성면과,
동일한 화소 내에서 상기 수광면측부터 깊이 방향으로 적층되어 컬러 필터를 통하지 않고서 광이 입사되는 pn 접합을 갖는 무기 광전 변환부 및 유기 광전 변환막을 갖는 유기 광전 변환부와,
상기 반도체 기판을 관통하여 형성된, 한 쌍의 도전성 플러그를 가지며,
상기 무기 광전 변환부 및 유기 광전 변환부의 신호가 상기 회로 형성면에서 판독되고, 상기 유기 광전 변환부의 신호는 상기 도전성 플러그를 통하여 상기 회로 형성면에서 판독되는 것을 특징으로 하는 고체 촬상 장치. - 제 1항에 있어서,
종방향으로 적층된 제 1색용의 유기 광전 변환부와, 제 2색용의 무기 광전 변환부와, 제 3색용의 무기 광전 변환부를 갖는 것을 특징으로 하는 고체 촬상 장치. - 제 2항에 있어서,
반도체 기판에 형성된 상기 무기 광전 변환부와,
상기 반도체 기판의 수광면측의 이면 상층에 형성된 전극으로 끼여진 유기막에 의해 구성된 상기 유기 광전 변환부를 가지며,
상기 유기막을 끼우는 전극중, 상기 반도체 기판에 가까운 측의 전극의 전위가, 상기 반도체 기판에서 먼 측의 전극의 전위보다 낮게 설정되는 것을 특징으로 하는 고체 촬상 장치. - 제 3항에 있어서,
상기 반도체 기판의 이면과 상기 반도체 기판에 가까운 측의 전극과의 사이에 하프늄 산화막을 포함하는 절연막을 갖는 것을 특징으로 하는 고체 촬상 장치. - 제 3항에 있어서,
상기 반도체 기판의 수광면측의 이면에, 상기 유기 광전 변환부의 신호를 판독하는 박막 트랜지스터를 갖는 것을 특징으로 하는 고체 촬상 장치. - 제 5항에 있어서,
상기 도전성 플러그가 복수의 화소에서 공유되는 것을 특징으로 하는 고체 촬상 장치. - 제 2항에 있어서,
상기 제 1색용의 유기 광전 변환부, 상기 제 2색용의 무기 광전 변환부 및 상기 제 3색용의 무기 광전 변환부에 대응하여, 3개의 플로팅 디퓨전부를 갖는 것을 특징으로 하는 고체 촬상 장치. - 고체 촬상 장치의 제조 방법에 있어서,
반도체 기판의 각 화소가 되는 영역에, pn 접합을 갖는 무기 광전 변환부와, 상기 반도체 기판을 관통하는 한 쌍의 도전성 플러그를 형성하는 공정과,
상기 반도체 기판의 회로 형성면이 되는 표면측에 화소 트랜지스터를 형성하고, 반도체 기판의 표면상에 다층 배선층을 형성하는 공정과,
상기 반도체 기판의 수광면이 되는 이면측에 절연막을 통하여 상기 한 쌍의 도전성 플러그에 접속되는 한 쌍의 투명한 하부 전극을 형성하는 공정과,
무기 광전 변환부상에 대응하는 상기 한 쌍의 투명한 하부 전극 중 한쪽의 하부 전극상에 유기 광전 변환막을 형성하고, 해당 유기 광전 변환막상에, 상기 한 쌍의 투명한 하부 전극 중 다른 쪽의 하부 전극에 접속되는 상부 전극을 형성하여 제 1색용의 유기 광전 변환부를 형성하는 공정을 갖는 것을 특징으로 하는 고체 촬상 장치의 제조 방법. - 제 8항에 있어서,
상기 유기 광전 변환막 및 상기 상부 전극을 선택 제거한 후의 단면을 보호하는 보호용 절연막을 형성하고, 다른 도전막을 통하여, 상기 상부 전극을 상기 다른쪽의 하부 전극에 접속하는 공정을 갖는 것을 특징으로 하는 고체 촬상 장치의 제조 방법. - 고체 촬상 장치의 제조 방법에 있어서,
반도체 기판의 각 화소가 되는 영역에, pn 접합을 갖는 무기 광전 변환부와, 상기 반도체 기판을 관통하는 도전성 플러그를 형성하는 공정과,
상기 반도체 기판의 회로 형성면이 되는 표면측에 화소 트랜지스터를 형성하고, 반도체 기판의 표면상에 다층 배선층을 형성하는 공정과,
상기 반도체 기판의 수광면이 되는 이면측에 절연막을 통하여, 한쪽의 소스/드레인이 제 1의 상기 도전성 플러그에 접속되는 보텀 게이트형의 박막 트랜지스터를 형성하는 공정과,
제 2의 상기 도전성 플러그에 접속되는 하부 전극을 형성하는 공정과,
상기 하부 전극상에 유기 광전 변환막을 형성하고, 상기 유기 광전 변환막상에, 일단이 상기 박막 트랜지스터의 다른쪽의 소스/드레인에 접속되는 상부 전극을 형성하여 유기 광전 변환부를 형성하는 공정을 갖는 것을 특징으로 하는 고체 촬상 장치의 제조 방법. - 전자기기에 있어서,
광학계와,
고체 촬상 장치와,
상기 고체 촬상 장치의 출력 신호를 처리하는 신호 처리 회로를 구비하고,
상기 고체 촬상 장치는, 제1항 내지 제7항 중 어느 한 항에 기재된 고체 촬상 장치의 구성인 것을 특징으로 하는 전자 기기.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2009-172383 | 2009-07-23 | ||
| JP2009172383A JP5564847B2 (ja) | 2009-07-23 | 2009-07-23 | 固体撮像装置とその製造方法、及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110010058A KR20110010058A (ko) | 2011-01-31 |
| KR101648225B1 true KR101648225B1 (ko) | 2016-08-12 |
Family
ID=43496979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100067295A KR101648225B1 (ko) | 2009-07-23 | 2010-07-13 | 고체 촬상 장치와 그 제조 방법, 및 전자기기 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8368784B2 (ko) |
| JP (1) | JP5564847B2 (ko) |
| KR (1) | KR101648225B1 (ko) |
| CN (2) | CN102254924B (ko) |
| TW (1) | TWI460849B (ko) |
Families Citing this family (105)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9123653B2 (en) | 2009-07-23 | 2015-09-01 | Sony Corporation | Solid-state imaging device, method of manufacturing the same, and electronic apparatus |
| JP5566093B2 (ja) | 2009-12-18 | 2014-08-06 | キヤノン株式会社 | 固体撮像装置 |
| JP2012209421A (ja) * | 2011-03-30 | 2012-10-25 | Sony Corp | 固体撮像装置及び電子機器 |
| JP2012238648A (ja) * | 2011-05-10 | 2012-12-06 | Sony Corp | 固体撮像装置及び電子機器 |
| WO2012176390A1 (ja) | 2011-06-23 | 2012-12-27 | パナソニック株式会社 | 固体撮像装置 |
| JP2013012556A (ja) | 2011-06-28 | 2013-01-17 | Sony Corp | 固体撮像装置とその製造方法、および電子機器 |
| JP2013026332A (ja) * | 2011-07-19 | 2013-02-04 | Sony Corp | 固体撮像素子および製造方法、並びに電子機器 |
| JP5864990B2 (ja) | 2011-10-03 | 2016-02-17 | キヤノン株式会社 | 固体撮像装置およびカメラ |
| JP2013084785A (ja) * | 2011-10-11 | 2013-05-09 | Sony Corp | 固体撮像装置、撮像装置 |
| KR101774491B1 (ko) * | 2011-10-14 | 2017-09-13 | 삼성전자주식회사 | 유기 포토다이오드를 포함하는 유기 픽셀, 이의 제조 방법, 및 상기 유기 픽셀을 포함하는 장치들 |
| JP6273571B2 (ja) * | 2011-11-22 | 2018-02-07 | パナソニックＩｐマネジメント株式会社 | 固体撮像装置 |
| JP5780402B2 (ja) | 2011-12-27 | 2015-09-16 | ソニー株式会社 | 半導体素子、半導体素子の製造方法、固体撮像装置および電子機器 |
| KR102075809B1 (ko) | 2012-01-25 | 2020-02-10 | 소니 주식회사 | 광전 변환 소자, 광전 변환 소자의 제조 방법, 고체 촬상 장치 및 전자 기기 |
| JP6041500B2 (ja) * | 2012-03-01 | 2016-12-07 | キヤノン株式会社 | 撮像装置、撮像システム、撮像装置の駆動方法、撮像システムの駆動方法 |
| CN104247021B (zh) * | 2012-05-01 | 2017-07-14 | 索尼半导体解决方案公司 | 固态摄像装置及其制造方法以及电子设备 |
| KR102129147B1 (ko) * | 2012-06-29 | 2020-07-01 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및, 전자기기 |
| JP2014011392A (ja) | 2012-07-02 | 2014-01-20 | Sony Corp | 固体撮像装置及びその製造方法、電子機器 |
| CN104428714A (zh) * | 2012-07-04 | 2015-03-18 | 富士胶片株式会社 | 微透镜的制造方法 |
| TW201403804A (zh) | 2012-07-05 | 2014-01-16 | Sony Corp | 固體攝像裝置及其製造方法、以及電子機器 |
| US10032834B2 (en) * | 2012-08-09 | 2018-07-24 | Sony Corporation | Light receiving/emitting element and light receiving/emitting apparatus |
| US9601547B2 (en) | 2012-08-14 | 2017-03-21 | Sony Corporation | Solid-state image pickup device and electronic apparatus |
| JP2015228388A (ja) * | 2012-09-25 | 2015-12-17 | ソニー株式会社 | 固体撮像装置、電子機器 |
| JP6135109B2 (ja) * | 2012-12-07 | 2017-05-31 | ソニー株式会社 | 固体撮像素子および固体撮像素子の製造方法ならびに電子機器 |
| JP2014127545A (ja) | 2012-12-26 | 2014-07-07 | Sony Corp | 固体撮像素子およびこれを備えた固体撮像装置 |
| WO2014112279A1 (ja) * | 2013-01-16 | 2014-07-24 | ソニー株式会社 | 固体撮像素子および電子機器 |
| JP2015053296A (ja) * | 2013-01-28 | 2015-03-19 | ソニー株式会社 | 半導体素子およびこれを備えた半導体装置 |
| JP2014199898A (ja) * | 2013-03-11 | 2014-10-23 | ソニー株式会社 | 固体撮像素子および製造方法、並びに、電子機器 |
| KR102083550B1 (ko) | 2013-03-15 | 2020-04-14 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
| TWI620445B (zh) | 2013-03-25 | 2018-04-01 | Sony Corp | 攝像元件及電子機器 |
| JP2014203961A (ja) * | 2013-04-04 | 2014-10-27 | ソニー株式会社 | 固体撮像装置およびその製造方法、ならびに電子機器 |
| JP6400087B2 (ja) * | 2013-06-13 | 2018-10-03 | ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ | 光学検出器及び当該光学検出器の製造方法 |
| JP6136663B2 (ja) | 2013-07-04 | 2017-05-31 | ソニー株式会社 | 固体撮像素子およびその製造方法、並びに電子機器 |
| JP6079502B2 (ja) * | 2013-08-19 | 2017-02-15 | ソニー株式会社 | 固体撮像素子および電子機器 |
| JP6108172B2 (ja) * | 2013-09-02 | 2017-04-05 | ソニー株式会社 | 固体撮像素子およびその製造方法、並びに電子機器 |
| JP6138639B2 (ja) * | 2013-09-12 | 2017-05-31 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および製造方法、並びに電子機器 |
| JP2015088691A (ja) * | 2013-11-01 | 2015-05-07 | ソニー株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
| JP2015103735A (ja) * | 2013-11-27 | 2015-06-04 | ソニー株式会社 | 固体撮像素子および電子機器 |
| JP2015115345A (ja) | 2013-12-09 | 2015-06-22 | 株式会社東芝 | 固体撮像装置 |
| JP6233188B2 (ja) | 2013-12-12 | 2017-11-22 | ソニー株式会社 | 固体撮像素子およびその製造方法、並びに電子機器 |
| KR102140482B1 (ko) | 2013-12-30 | 2020-08-04 | 삼성전자주식회사 | 적층형 이미지 센서의 단위 픽셀 및 이를 포함하는 적층형 이미지 센서 |
| JP2015138861A (ja) | 2014-01-22 | 2015-07-30 | ソニー株式会社 | 固体撮像素子および製造方法、並びに電子機器 |
| KR102197069B1 (ko) * | 2014-02-04 | 2020-12-30 | 삼성전자 주식회사 | 이미지 센서 및 이미지 처리 장치 |
| JP6458343B2 (ja) * | 2014-02-27 | 2019-01-30 | 株式会社ニコン | 撮像装置 |
| JP2015170620A (ja) | 2014-03-04 | 2015-09-28 | 株式会社東芝 | 固体撮像装置 |
| KR20230062676A (ko) * | 2014-03-13 | 2023-05-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 장치 |
| JP6171997B2 (ja) * | 2014-03-14 | 2017-08-02 | ソニー株式会社 | 固体撮像素子およびその駆動方法、並びに電子機器 |
| JP2015179731A (ja) | 2014-03-19 | 2015-10-08 | 株式会社東芝 | 固体撮像装置 |
| KR102380829B1 (ko) * | 2014-04-23 | 2022-03-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 장치 |
| KR102261855B1 (ko) | 2014-06-13 | 2021-06-07 | 삼성전자주식회사 | 색분리 소자를 포함하는 적층형 이미지 센서 및 상기 이미지 센서를 포함하는 촬상 장치 |
| JP2016009739A (ja) * | 2014-06-24 | 2016-01-18 | ソニー株式会社 | 撮像素子、電子機器 |
| CN104064575B (zh) * | 2014-07-04 | 2017-08-25 | 豪威科技(上海)有限公司 | 背照式cmos影像传感器及其制造方法 |
| JP6103506B2 (ja) * | 2014-07-22 | 2017-03-29 | 旭ファイバーグラス株式会社 | 無機繊維断熱材 |
| JP6682175B2 (ja) * | 2014-07-31 | 2020-04-15 | キヤノン株式会社 | 固体撮像素子および撮像システム |
| KR102282493B1 (ko) * | 2014-08-12 | 2021-07-26 | 삼성전자주식회사 | 이미지 센서 및 이를 포함하는 전자 장치 |
| KR102356695B1 (ko) * | 2014-08-18 | 2022-01-26 | 삼성전자주식회사 | 광 유도 부재를 가지는 이미지 센서 |
| KR102296736B1 (ko) | 2014-08-27 | 2021-08-31 | 삼성전자주식회사 | 적층형 촬상 소자 |
| JP6465597B2 (ja) | 2014-09-09 | 2019-02-06 | キヤノン株式会社 | 光電変換装置、光電変換システム |
| KR102225508B1 (ko) | 2014-10-02 | 2021-03-08 | 삼성전자주식회사 | 유기 광전 소자 및 이미지 센서 |
| TW202306133A (zh) * | 2014-11-05 | 2023-02-01 | 日商索尼半導體解決方案公司 | 固體攝像元件及其製造方法以及電子機器 |
| CN107431076B (zh) * | 2015-03-09 | 2021-05-14 | 索尼半导体解决方案公司 | 成像元件及其制造方法和电子设备 |
| JP2016167563A (ja) * | 2015-03-10 | 2016-09-15 | 株式会社東芝 | 半導体装置、および撮像装置 |
| JP6595804B2 (ja) | 2015-05-27 | 2019-10-23 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および撮像装置 |
| WO2016190217A1 (ja) * | 2015-05-28 | 2016-12-01 | ソニーセミコンダクタソリューションズ株式会社 | 光電変換素子および固体撮像装置ならびに電子機器 |
| CN107851648B (zh) * | 2015-07-16 | 2022-08-16 | 索尼半导体解决方案公司 | 固态摄像元件、制造方法和电子装置 |
| JPWO2017014025A1 (ja) * | 2015-07-17 | 2018-06-07 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、製造方法、半導体装置、および電子機器 |
| US10879314B2 (en) | 2015-08-27 | 2020-12-29 | Sony Semiconductor Solutions Corporation | Photoelectric conversion element, imaging device, and electronic apparatus |
| US10178363B2 (en) * | 2015-10-02 | 2019-01-08 | Invensas Corporation | HD color imaging using monochromatic CMOS image sensors integrated in 3D package |
| JP6725231B2 (ja) | 2015-10-06 | 2020-07-15 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、および電子装置 |
| JP6230637B2 (ja) * | 2016-02-10 | 2017-11-15 | キヤノン株式会社 | 固体撮像装置 |
| JP6780421B2 (ja) * | 2016-03-01 | 2020-11-04 | ソニー株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法 |
| WO2017159025A1 (ja) * | 2016-03-15 | 2017-09-21 | ソニー株式会社 | 光電変換素子および固体撮像装置 |
| WO2017169757A1 (ja) | 2016-03-29 | 2017-10-05 | ソニー株式会社 | 固体撮像素子およびその製造方法、並びに電子機器 |
| JP7005886B2 (ja) | 2016-03-31 | 2022-01-24 | ソニーグループ株式会社 | 固体撮像素子、および電子機器 |
| US20170298240A1 (en) * | 2016-04-13 | 2017-10-19 | Inx International Ink Co. | Solvent-uv hybrid inkjet ink for aluminum beverage can decoration |
| JP2018037611A (ja) * | 2016-09-02 | 2018-03-08 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子、受光素子の製造方法、撮像素子および電子機器 |
| JP2018060910A (ja) * | 2016-10-05 | 2018-04-12 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および固体撮像装置 |
| US10355051B2 (en) * | 2016-11-28 | 2019-07-16 | Samsung Electronics Co., Ltd. | Semiconductor device |
| JP2018093052A (ja) | 2016-12-02 | 2018-06-14 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子およびその製造方法、並びに電子機器 |
| JP7013209B2 (ja) * | 2016-12-14 | 2022-01-31 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
| KR102576338B1 (ko) | 2017-01-04 | 2023-09-07 | 삼성전자주식회사 | 이미지 센서 |
| KR102635858B1 (ko) | 2017-01-05 | 2024-02-15 | 삼성전자주식회사 | 이미지 센서 |
| DE112017006908T5 (de) * | 2017-01-24 | 2019-10-02 | Sony Semiconductor Solutions Corporation | Lichtempfangselement, verfahren zum produzieren eines lichtempfangselements, bildgebungselement und elektronische vorrichtung |
| US10861898B2 (en) | 2017-03-16 | 2020-12-08 | Sharp Kabushiki Kaisha | Imaging device and X-ray imaging device |
| US12009379B2 (en) * | 2017-05-01 | 2024-06-11 | Visera Technologies Company Limited | Image sensor |
| KR102412617B1 (ko) | 2017-05-10 | 2022-06-23 | 삼성전자주식회사 | 이미지 센서 |
| JP7050432B2 (ja) | 2017-07-05 | 2022-04-08 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置 |
| EP3678180A4 (en) * | 2017-08-31 | 2021-03-03 | Sony Semiconductor Solutions Corporation | IMAGING ELEMENT, LAMINATE IMAGING ELEMENT AND SEMICONDUCTOR IMAGING DEVICE |
| JP7085337B2 (ja) * | 2017-11-30 | 2022-06-16 | 日本放送協会 | カラー撮像素子 |
| KR200486179Y1 (ko) * | 2018-01-10 | 2018-04-11 | 유진형 | 아쿠아리움 사육수 미세버블 제거장치 |
| JP2019165136A (ja) * | 2018-03-20 | 2019-09-26 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
| CN112119502A (zh) * | 2018-05-18 | 2020-12-22 | 索尼半导体解决方案公司 | 成像元件、电子设备和成像元件的驱动方法 |
| JP7235739B2 (ja) | 2018-05-21 | 2023-03-08 | ソニーグループ株式会社 | 固体撮像素子及びその製造方法 |
| JP7162275B2 (ja) * | 2018-06-14 | 2022-10-28 | パナソニックＩｐマネジメント株式会社 | 制御電極と、透明電極と、前記制御電極と前記透明電極の側面とを電気的に接続する接続層と、を備えるイメージセンサ |
| CN108962933A (zh) * | 2018-07-18 | 2018-12-07 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| WO2020022462A1 (ja) | 2018-07-26 | 2020-01-30 | ソニー株式会社 | 固体撮像素子、固体撮像装置、及び、固体撮像素子の読み出し方法 |
| KR102625276B1 (ko) * | 2018-10-10 | 2024-01-12 | 삼성전자주식회사 | 이미지 센서 |
| KR102554689B1 (ko) | 2018-10-10 | 2023-07-13 | 삼성전자주식회사 | 투명 전극을 갖는 반도체 소자 |
| JP2019086785A (ja) * | 2018-12-27 | 2019-06-06 | 株式会社ニコン | 撮像素子および撮像装置 |
| US11574948B2 (en) * | 2019-05-30 | 2023-02-07 | Samsung Electronics Co., Ltd. | Image sensor including transfer transistor having channel pattern on interlayered insulating layer over substrate and method of fabricating an image sensor |
| CN110572594B (zh) * | 2019-09-11 | 2022-04-15 | Oppo广东移动通信有限公司 | 叠层互补金属氧化物半导体图像传感器及图像处理方法 |
| JP6876109B2 (ja) * | 2019-10-01 | 2021-05-26 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および撮像装置 |
| KR20210053412A (ko) | 2019-11-01 | 2021-05-12 | 삼성전자주식회사 | 이미지 센서 |
| US11990497B2 (en) | 2020-01-29 | 2024-05-21 | Sony Semiconductor Solutions Corporation | Solid-state imaging element and electronic device |
| JP2022073575A (ja) * | 2020-11-02 | 2022-05-17 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び情報処理装置 |
| TWI781720B (zh) * | 2021-08-10 | 2022-10-21 | 友達光電股份有限公司 | 光偵測裝置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008140942A (ja) | 2006-11-30 | 2008-06-19 | Sharp Corp | 固体撮像装置およびその製造方法、電子情報機器 |
| JP2008218445A (ja) | 2007-02-28 | 2008-09-18 | Fujifilm Corp | 光電変換素子及び固体撮像素子 |
| JP2009088430A (ja) | 2007-10-03 | 2009-04-23 | Sony Corp | 固体撮像装置とその製造方法および撮像装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69330709T2 (de) * | 1992-12-28 | 2002-07-11 | Canon Kk | Blickrichtungsdetektor und Kamera mit diesem Detektor |
| CN100487898C (zh) * | 2001-11-05 | 2009-05-13 | 佐伊科比株式会社 | 固体图像传感器及其制造方法 |
| US7193289B2 (en) * | 2004-11-30 | 2007-03-20 | International Business Machines Corporation | Damascene copper wiring image sensor |
| JP4911445B2 (ja) * | 2005-06-29 | 2012-04-04 | 富士フイルム株式会社 | 有機と無機のハイブリッド光電変換素子 |
| JP2008060476A (ja) * | 2006-09-01 | 2008-03-13 | Sharp Corp | 固体撮像装置および電子情報機器 |
| US8049256B2 (en) * | 2006-10-05 | 2011-11-01 | Omnivision Technologies, Inc. | Active pixel sensor having a sensor wafer connected to a support circuit wafer |
| JP2008166677A (ja) * | 2006-12-08 | 2008-07-17 | Sony Corp | 固体撮像装置とその製造方法並びにカメラ |
| JP2008258474A (ja) * | 2007-04-06 | 2008-10-23 | Sony Corp | 固体撮像装置および撮像装置 |
| TW200841452A (en) * | 2007-04-09 | 2008-10-16 | Siliconware Precision Industries Co Ltd | Multi-chip stack structure |
| US7528420B2 (en) * | 2007-05-23 | 2009-05-05 | Visera Technologies Company Limited | Image sensing devices and methods for fabricating the same |
| US7755123B2 (en) * | 2007-08-24 | 2010-07-13 | Aptina Imaging Corporation | Apparatus, system, and method providing backside illuminated imaging device |
| US8101978B2 (en) * | 2008-02-08 | 2012-01-24 | Omnivision Technologies, Inc. | Circuit and photo sensor overlap for backside illumination image sensor |
| JP2009252978A (ja) * | 2008-04-04 | 2009-10-29 | Panasonic Corp | 固体撮像素子およびその製造方法 |
| US7928527B2 (en) * | 2008-06-04 | 2011-04-19 | International Business Machines Corporation | Delamination and crack resistant image sensor structures and methods |
| KR101500344B1 (ko) * | 2008-08-26 | 2015-03-09 | 삼성전자 주식회사 | 이미지 센서 |
| US20110031489A1 (en) * | 2009-06-19 | 2011-02-10 | The Regents Of The University Of Michigan | COMPLEMENTARY THIN FILM ELECTRONICS BASED ON ZnO/ZnTe |
-
2009
- 2009-07-23 JP JP2009172383A patent/JP5564847B2/ja active Active
-
2010
- 2010-07-02 TW TW099121899A patent/TWI460849B/zh active
- 2010-07-13 KR KR1020100067295A patent/KR101648225B1/ko active IP Right Grant
- 2010-07-14 CN CN201110173511.XA patent/CN102254924B/zh active Active
- 2010-07-14 CN CN201010228094.XA patent/CN101964352B/zh active Active
- 2010-07-15 US US12/836,741 patent/US8368784B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008140942A (ja) | 2006-11-30 | 2008-06-19 | Sharp Corp | 固体撮像装置およびその製造方法、電子情報機器 |
| JP2008218445A (ja) | 2007-02-28 | 2008-09-18 | Fujifilm Corp | 光電変換素子及び固体撮像素子 |
| JP2009088430A (ja) | 2007-10-03 | 2009-04-23 | Sony Corp | 固体撮像装置とその製造方法および撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5564847B2 (ja) | 2014-08-06 |
| CN101964352B (zh) | 2013-05-15 |
| US8368784B2 (en) | 2013-02-05 |
| KR20110010058A (ko) | 2011-01-31 |
| US20110019042A1 (en) | 2011-01-27 |
| JP2011029337A (ja) | 2011-02-10 |
| TWI460849B (zh) | 2014-11-11 |
| CN102254924B (zh) | 2016-02-24 |
| CN102254924A (zh) | 2011-11-23 |
| TW201130120A (en) | 2011-09-01 |
| CN101964352A (zh) | 2011-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101648225B1 (ko) | 고체 촬상 장치와 그 제조 방법, 및 전자기기 | |
| US11832463B2 (en) | Solid-state imaging device, method of manufacturing the same, and electronic apparatus | |
| KR102181689B1 (ko) | 고체 촬상 소자와 그 제조 방법, 고체 촬상 장치 및 촬상 장치 | |
| US11282881B2 (en) | Solid-state imaging device and method of manufacturing the same, and imaging apparatus | |
| KR101863505B1 (ko) | 고체 촬상 장치 및 전자 기기 | |
| JP5564874B2 (ja) | 固体撮像装置、及び電子機器 | |
| WO2013054663A1 (ja) | 固体撮像装置、撮像装置 | |
| KR101989907B1 (ko) | 유기 이미지 센서 및 그 제조방법 | |
| JP6123866B2 (ja) | 固体撮像装置、及び電子機器 | |
| JP5842903B2 (ja) | 固体撮像装置、及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |