JP2015053296A - 半導体素子およびこれを備えた半導体装置 - Google Patents

半導体素子およびこれを備えた半導体装置 Download PDF

Info

Publication number
JP2015053296A
JP2015053296A JP2013013554A JP2013013554A JP2015053296A JP 2015053296 A JP2015053296 A JP 2015053296A JP 2013013554 A JP2013013554 A JP 2013013554A JP 2013013554 A JP2013013554 A JP 2013013554A JP 2015053296 A JP2015053296 A JP 2015053296A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
type region
semiconductor element
conductivity type
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013013554A
Other languages
English (en)
Inventor
山口　哲司
Tetsuji Yamaguchi
哲司 山口
和典 長畑
Kazunori Nagahata
和典 長畑
利仁 三浦
Toshihito Miura
利仁 三浦
香織 瀧本
Kaori Takimoto
香織 瀧本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013013554A priority Critical patent/JP2015053296A/ja
Priority to CN201410027529.2A priority patent/CN103972254B/zh
Priority to US14/160,016 priority patent/US9219100B2/en
Publication of JP2015053296A publication Critical patent/JP2015053296A/ja
Priority to US14/939,280 priority patent/US9786708B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14667—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors

Abstract

【課題】ノイズの発生を抑えた半導体素子および半導体装置を提供する【解決手段】半導体基板内の第１導電型領域と、前記第１導電型領域内に設けられると共に、前記半導体基板の一面との間に離間部を有する第２導電型領域と、前記第２導電型領域と外部配線とを電気的に接続させるコンタクトと、前記コンタクトの周囲に、前記第１導電型領域から前記第２導電型領域にかけて設けられた絶縁部とを備えた半導体素子。【選択図】図１

Description

本技術は、例えば撮像素子などの半導体素子およびこれを備えた半導体装置に関する。
ＣＣＤ（Charge Coupled Device）イメージセンサおよびＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の固体撮像装置では、画素サイズを縮小するにつれて単位画素（固体撮像素子）に入射するフォトン数が減少し、感度の低下や飽和電荷量の低下が生じる。
このため、３つの光電変換部を積み重ねて１つの画素で３色の光電変換信号を得る方法が提案されている。例えば、この３つの光電変換部のうちの１つ（例えば緑色光に対応する光電変換部）はシリコン基板（半導体基板）上、即ち、シリコン基板の外側に配置し、残りの２つ（例えば赤色光、青色光に対応する光電変換部）はシリコン基板の内部に設ける。このような撮像素子は入射した全てのフォトンを光電変換に用いることができるので、画質を向上させることが可能となる。
しかしながらこのシリコン基板の外に光電変換部を有する撮像素子では、シリコン基板の外部の光電変換部からシリコン基板の内部へと電荷が移動して蓄積されるため、この電荷移動の際に発生するノイズが問題となっている（例えば、特許文献１）。
特開２０１２−６００７６号公報
このノイズを低減する方法は上記特許文献１にも記載されているものの、未だ十分ではなく、より効果的にノイズの発生を防ぐことが望まれている。
本技術はかかる問題点に鑑みてなされたもので、その目的は、半導体基板の内部と外部との間で電荷が移動する際のノイズの発生を低減した半導体素子およびこれを備えた半導体装置を提供することにある。
本技術による半導体素子は、半導体基板内の第１導電型領域と、第１導電型領域内に設けられると共に半導体基板の一面との間に離間部を有する第２導電型領域と、第２導電型領域と外部配線とを電気的に接続させるコンタクトと、コンタクトの周囲に、第１導電型領域から第２導電型領域にかけて設けられた絶縁部とを備えたものである。
本技術の半導体素子では、半導体基板の一面と第２導電型領域との間の離間部（第１導電型領域）の存在により、第１導電型領域と第２導電型領域との間に生じる空乏層が半導体基板の一面へ露出されるのを抑えることができる。このため、半導体基板の一面（半導体基板の外側）に絶縁膜が設けられていても、この絶縁膜と空乏層との接触を防ぐことができる。コンタクトの周囲の絶縁部と接する空乏層の大きさは、コンタクトの外周と略同じであり、空乏層が半導体基板の一面に露出された場合と比較して、絶縁膜（絶縁部）と接する空乏層の大きさを小さくすることが可能となる。
本技術による半導体装置は、上記本技術の半導体素子を備えたものである。
本技術の半導体素子および半導体装置によれば、第１導電型領域と第２導電型領域との間に生じる空乏層と絶縁膜とが接する部分を小さくするようにしたので、ノイズの発生を抑えることができる。
本技術の第１の実施の形態に係る撮像素子の要部の構成を表す断面図である。 図１に示した撮像素子の全体構成を表す断面図である。 図２に示した無機光電変換部の一構成例を表す断面図である。 図２に示した緑用蓄電層の構成について説明するための断面図である。 図２に示した撮像素子の製造工程の一例を表す断面図である。 図５Ａに続く工程を表す断面図である。 図５Ｂに続く工程を表す断面図である。 図６Ａに続く工程を表す断面図である。 図６Ｂに続く工程を表す断面図である。 図７Ａに続く工程を表す断面図である。 図７Ｂに続く工程を表す断面図である。 図８Ａに続く工程を表す断面図である。 図８Ｂに続く工程を表す断面図である。 図９Ａに続く工程を表す断面図である。 図２に示した撮像素子の動作について説明するための断面図である。 図１０に示した撮像素子の動作について説明するための模式図である。 （Ａ）は図１に示した緑用蓄電層の周りの空乏層について説明するための平面図、（Ｂ）は断面図である。 ｐ型半導体領域とｎ型半導体領域との間に生じる空乏層について説明するための模式図である。 （Ａ）は比較例に係る緑用蓄電層の構成を表す平面図、（Ｂ）は断面図である。 図１４（Ｂ）に示した緑用蓄電層の大きさについて説明するための断面図である。 変形例１に係る撮像素子の要部の構成を表す断面図である。 図１６に示した緑用蓄電層およびその近傍の構成を表す断面図である。 変形例２に係る撮像素子の構成を表す断面図である。 図１８に示した絶縁部の作用について説明するための断面図である。 空乏層の生じる位置について説明するための模式図である。 図２０Ａに示した空乏層の他の例を表す模式図である。 図１８に示した絶縁部の製造工程の一例を表す断面図である。 図２１Ａに続く工程を表す図である。 変形例３に係る撮像素子の構成を表す断面図である。 図２２に示した絶縁部の作用について説明するための断面図である。 図２２に示した絶縁部の製造工程の一例を表す断面図である。 図２４Ａに続く工程を表す図である。 変形例４に係る撮像素子の構成を表す断面図である。 変形例５に係る撮像素子の製造工程を表す断面図である。 図２６Ａに続く工程を表す図である。 図２６Ｂに続く工程を表す断面図である。 図２７Ａに続く工程を表す図である。 変形例６に係る撮像素子の構成を表す断面図である。 図２８に示した撮像素子の製造工程を表す断面図である。 図２９Ａに続く工程を表す断面図である。 図２９Ｂに続く工程を表す断面図である。 第２の実施の形態に係る撮像素子の構成を表す断面図である。 図３０に示した蓄電層の構成を表す断面図である。 第３の実施の形態に係る撮像素子の構成を表す断面図である。 図３２に示したフローティングディフュージョンの構成を表す断面図である。 図１等に示した撮像素子を用いた撮像装置の全体構成を表す模式図である。 図３４に示した撮像装置を適用した電子機器の概略構成を表す図である。
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明
は以下の順序で行う。
１．第１の実施の形態（緑用蓄電層が半導体基板の一面との間に離間部を有する例：裏 面照射型）
２．変形例１（表面照射型）
３．変形例２（負の固定電荷を有する絶縁部）
４．変形例３（正の固定電荷を有する絶縁部）
５．変形例４（負の固定電荷を有する絶縁膜）
６．変形例５（セルフアラインで形成する緑用蓄電層）
７．変形例６（複数の濃度のｎ型半導体領域を有する緑用蓄電層）
８．第２の実施の形態（保持容量に電気的に接続された蓄電層が半導体基板の一面との 間に離間部を有する例）
９．第３の実施の形態（フローティングディフュージョンが半導体基板の一面との間に 離間部を有する例）
＜第１の実施の形態＞
［撮像素子１０の構成］
図１は、本技術の第１の実施の形態に係る撮像素子１０（半導体素子）の断面構成の概略を表したものである。撮像素子１０は、例えばＣＣＤイメージセンサまたはＣＭＯＳイメージセンサなどの撮像装置（例えば、後述の図３５ 撮像装置１）において１つの画素（例えば後述の図３５ 画素Ｐ）を構成するものである。この撮像素子１０は裏面照射型であり、半導体基板１１の受光面（面Ｓ１）とは反対側の面（面Ｓ２）に多層配線層５１が設けられている。半導体基板１１の面Ｓ１上には有機光電変換部１１Ｇ（第２光電変換部）が配置され、この有機光電変換部１１Ｇは導電性プラグ１２０ａ２，１２０ａ１、１２０ａ４、配線１２０Ａおよびコンタクト１３１を介して半導体基板１１内の緑用蓄電層１１０Ｇに電気的に接続されている。
図２に示したように、半導体基板１１の内部には、緑用蓄電層１１０Ｇと共に無機光電変換部１１Ｂ，１１Ｒ（第１光電変換部）が設けられている。即ち、撮像素子１０では無機光電変換部１１Ｂ，１１Ｒと有機光電変換部１１Ｇとが縦方向（光路）に積み重ねられている。有機光電変換部１１Ｇは一対の電極（上部電極１４および下部電極１２）の間に光電変換膜１３を有するものであり、一方の電極（上部電極１４）側から光電変換膜１３に光が入射する。このような有機光電変換部１１Ｇと無機光電変換部１１Ｂ，１１Ｒとでは、互いに異なる波長域の光を選択的に検出して光電変換を行うため、カラーフィルタを設けずに、１つの撮像素子１０で複数種類の色信号を取得することができる。無機光電変換部１１Ｒでは赤色、無機光電変換部１１Ｂでは青色、有機光電変換部１１Ｇでは緑色の色信号がそれぞれ取得されるようになっている。
半導体基板１１の面Ｓ２近傍には例えばｐ型半導体ウェル領域（第１導電型領域、後述の図４ ｐ型半導体ウェル領域Ｐwell）が設けられている。この半導体基板１１の面Ｓ２近傍には、有機光電変換部１１Ｇ、無機光電変換部１１Ｂ，１１Ｒそれぞれに対応するリセットトランジスタ（有機光電変換部１１Ｇに対応するトランジスタＴｒ１のみ図１に示す）、増幅トランジスタ（有機光電変換部１１Ｇに対応するトランジスタＴｒ２のみ図１に示す）および転送トランジスタＴｒ４，Ｔｒ５も配置されている。転送トランジスタＴｒ４は無機光電変換部１１Ｂで発生した青色に対応する信号電荷を、転送トランジスタＴｒ５は無機光電変換部１１Ｒで発生した赤色に対応する信号電荷をそれぞれ例えば垂直信号線Ｌsig（後述の図３５）に転送するものである。このリセットトランジスタ（トランジスタＴｒ１）、増幅トランジスタ（トランジスタＴｒ２）および転送トランジスタＴｒ４，Ｔｒ５はそれぞれゲート電極ＧＥ１，ＧＥ２，ＧＥ４，ＧＥ５を有している。信号電荷は、光電変換によって生じる電子およびホールのどちらであってもよいが、以下では、電子を信号電荷として読み出す場合（ｎ型半導体領域を光電変換層とする場合）を例に挙げて説明する。
上記トランジスタは例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、光電変換部（有機光電変換部１１Ｇ、無機光電変換部１１Ｂ，１１Ｒ）毎に回路を構成する。各回路は、例えば転送トランジスタ、リセットトランジスタおよび増幅トランジスタを含む３トランジスタ構成であってもよく、あるいはこれに選択トランジスタが加わった４トランジスタ構成であってもよい。転送トランジスタ以外のトランジスタは、光電変換部間または画素間で共有することも可能である。
半導体基板１１は例えばｎ型のシリコン（Ｓｉ）により構成されており（シリコン層１１０）、その内部には上述の無機光電変換部１１Ｂ，１１Ｒと共に緑用蓄電層１１０Ｇが設けられている。
無機光電変換部１１Ｂ，１１Ｒは、ｐｎ接合を有するフォトダイオードであり、例えば図３に示したように、ｐ型半導体領域（以下、単にｐ型領域という、ｎ型についても同様。）１１１ｐ中にそれぞれ電子蓄積層となるｎ型光電変換層（ｎ型領域）１１１ｎ、ｎ型光電変換層１１２ｎを有している。この無機光電変換部１１Ｂ，１１Ｒは例えば半導体基板１１の面Ｓ１側から、無機光電変換部１１Ｂおよび無機光電変換部１１Ｒの順に配置されている。ｎ型光電変換層１１１ｎは、半導体基板１１の面Ｓ１近傍の所定の領域に面Ｓ１の水平方向に設けられると共に、少なくともその一部は屈曲して面Ｓ１と垂直方向に延在している。半導体基板１１の面Ｓ２近傍には青色用の転送トランジスタＴｒ４のフローティングディフュージョン（ＦＤ１１３）が設けられ（図３）、このｎ型領域のＦＤ１１３にｎ型光電変換層１１１ｎが接続されている。
半導体基板１１の面Ｓ２近傍には赤色用の転送トランジスタＴｒ５のフローティングディフュージョン（ＦＤ１１４）が設けられ、このｎ型領域のＦＤ１１４にｎ型光電変換層１１２ｎが接続されている。無機光電変換部１１Ｂ，１１Ｒの電子蓄積層であるｎ型光電変換層１１１ｎ，１１２ｎに、保持容量（第２保持容量）を電気的に接続するようにしてもよい。半導体基板１１の外（例えば多層配線層５１）にこのような保持容量（図示せず）を設けることにより、無機光電変換部１１Ｂ，１１Ｒの飽和電荷量を大きくすることが可能となる。
緑用蓄電層１１０Ｇは図４に示したように、電子蓄積層となるｎ型領域（第２導電型領域）により構成されている。本実施の形態ではこの緑用蓄電層１１０Ｇがｐ型半導体ウェル領域Ｐwell内に設けられ、半導体基板１１の面Ｓ２から離間部１１０Ｅ（ｐ型半導体ウェル領域Ｐwell）を有するように配置されている。詳細は後述するが、これによりｐ型領域とｎ型領域との間に生成する空乏層が面Ｓ２に露出されるのを防ぐことができる。従って、絶縁部（後述の絶縁部１３２）に接する空乏層の大きさを小さくしてノイズの発生を抑えることが可能となる。
緑用蓄電層１１０Ｇは導電性のコンタクト１３１に接続されている。このコンタクト１３１は多層配線層５１から半導体基板１１への接続孔Ｈ１に絶縁部１３２と共に埋設されている。絶縁部１３２はコンタクト１３１の周囲に、緑用蓄電層１１０Ｇ（ｎ型領域）から離間部１１０Ｅ（ｐ型半導体ウェル領域）にかけて設けられている。この絶縁部１３２は空乏層（後述の図１２Ａ，図１２Ｂ 空乏層Ｄ）とコンタクト１３１とが接触するのを防ぐためのものであり、例えば酸化シリコンにより構成されている。絶縁部１３２はコンタクト１３１に接して接続孔Ｈ１の側壁全面に設けられていることが好ましいが、少なとも空乏層の生成領域に形成されていればよい。また、半導体基板１１内で、コンタクト１３１の周囲を絶縁部１３２が完全に囲んでいることが好ましいが、その効果を得る範囲内で形成されていればよい。コンタクト１３１は、多層配線層５１の配線１２０Ａ（外部配線）および導電性プラグ１２０ａ４を介して半導体基板１１を貫通する導電性プラグ１２０ａ１に電気的に接続され、更に、導電性プラグ１２０ａ１は有機光電変換部１１Ｇの下部電極１２に電気的に接続されている（図１）。即ち、コンタクト１３１は有機光電変換部１１Ｇと緑用蓄電層１１０Ｇとの間の信号電荷（電子）の伝送経路として機能し、下部電極１２からこの経路を介して伝送される電子が緑用蓄電層１１０Ｇに蓄積されるようになっている。コンタクト１３１には、例えばチタン、窒化チタンおよびタングステン等の金属材料を用いることができる。コンタクト１３１に、ｎ型不純物をドープしたポリシリコン等を用いるようにしてもよい。このようなポリシリコン等からなるコンタクト１３１では、金属が半導体基板１１（シリコン層１１０）内に拡散することがないので、欠陥準位の発生を抑えることが可能となる。Ｔｒ１とＴｒ２とが共有するソース・ドレイン領域１４１およびＴｒ２のソース・ドレイン領域１４２も半導体基板１１の面Ｓ２近傍に設けられている（図１）。
導電性プラグ１８０ｂ１（図２）は有機光電変換部１１Ｇで生じたホールの伝送経路として機能するものであり、有機光電変換部１１Ｇの上部電極１４からこの導電性プラグ１８０ｂ１を介してホールが排出されるようになっている。導電性プラグ１８０ｂ１は導電性プラグ１２０ａ１と共に半導体基板１１に埋設されている。これら導電性プラグ１２０ａ１，１８０ｂ１は例えば導電型の半導体層により構成され、半導体基板１１に埋め込み形成されている。導電性プラグ１２０ａ１は電子の伝送経路となるのでｎ型半導体、導電性プラグ１８０ｂ１はホールの伝送経路となるのでｐ型半導体によりそれぞれ構成することが好ましい。あるいは、貫通ビアに例えばタングステン等の導電材料を埋設して導電性プラグ１２０ａ１，１８０ｂ１を構成するようにしてもよい。このような導電性プラグ１２０ａ１，１８０ｂ１では、これらとシリコンとの短絡を抑えるため、酸化シリコン（ＳｉＯ2）または窒化シリコン（ＳｉＮ）等の絶縁膜（図１ 絶縁部１２０Ｉ）でビアの側面を覆っておく。
多層配線層５１は層間絶縁膜５２を介して複数の配線５１ａおよび配線１２０Ａを有するものであり、層間絶縁膜５２が半導体基板１１の面Ｓ２に接している（図２）。配線１２０Ａには、導電性プラグ１２０ａ４、コンタクト１３１および導電性プラグ１２０ａ５（図１）が電気的に接続されている。導電性プラグ１２０ａ５はトランジスタＴｒ２（ゲート電極ＧＥ２）を、配線１２０Ａを介して緑用蓄電層１１０Ｇに電気的に接続する。多層配線層５１には例えば、シリコンからなる支持基板５３に貼り合わされており、支持基板５３と半導体基板１１との間に多層配線層５１が配置されるようになっている。
半導体基板１１の外側の有機光電変換部１１Ｇでは、光電変換膜１３が選択的な波長の光（ここでは緑色光）を吸収して電子・ホール対を発生させる。この光電変換膜１３で発生した信号電荷は上部電極１４，下部電極１２により取り出される。この下部電極１２は導電性プラグ１２０ａ３，１２０ａ２を介して半導体基板１１内の導電性プラグ１２０ａ１に、上部電極１４はコンタクトメタル層１８、配線１８Ａおよび導電性プラグ１８０ｂ３，１８０ｂ２を介して半導体基板１１内の導電性プラグ１８０ｂ１にそれぞれ電気的に接続されている。有機光電変換部１１Ｇは、半導体基板１１内の無機光電変換部１１Ｂ，１１Ｒと対向する位置、即ち、無機光電変換部１１Ｂ，１１Ｒの直上に配置されている。
光電変換膜１３は有機半導体材料により構成されており、緑色光を光電変換すると共に、他の波長域の光は透過させる。この光電変換膜１３には有機ｐ型半導体および有機ｎ型半導体のどちらを用いてもよいが、両方を含んでいることが好ましい。有機ｐ型半導体および有機ｎ型半導体として、例えばキナクリドン誘導体，ナフタレン誘導体，アントラセン誘導体，フェナントレン誘導体，テトラセン誘導体，ピレン誘導体，ペリレン誘導体およびフルオランテン誘導体のいずれかを用いることが好ましい。フェニレンビニレン，フルオレン，カルバゾール，インドール，ピレン，ピロール，ピコリン，チオフェン，アセチレン，ジアセチレン等の重合体またはその誘導体等を用いることも可能である。金属錯体色素，シアニン系色素，メロシアニン系色素，フェニルキサンテン系色素，トリフェニルメタン系色素，ロダシアニン系色素，キサンテン系色素，大環状アザアヌレン系色素，アズレン系色素，ナフトキノンまたはアントラキノン系色素を用いてもよい。金属錯体色素としては、ジチオール金属錯体系色素，金属フタロシアニン色素，金属ポルフィリン色素およびルテニウム錯体色素を用いることが好ましく、中でもルテニウム錯体色素が特に好ましい。光電変換膜１３を、アントラセンまたはピレン等の縮合多環芳香族、あるいは芳香環または複素環化合物が縮合した鎖状化合物により構成することも可能である。スクアリリウム基およびクロコニツクメチン基を結合鎖としてキノリン，ベンゾチアゾールまたはベンゾオキサゾール等の含窒素複素環を二以上結合させた化合物、または、スクアリリウム基およびクロコニツクメチン基により結合したシアニン系類似の色素等を用いるようにしてもよい。下部電極１２と上部電極１４との間には、複数の層（例えば、下引き膜、電子ブロッキング層、正孔ブロッキング層、バッファ層および仕事関数調整層等）が設けられていてもよい。
下部電極１２は光電変換膜１３で生じた信号電荷（電子）を取り出すものであり、導電性プラグ１２０ａ１を介して緑用蓄電層１１０Ｇに電気的に接続されている。この下部電極１２は上述のように、無機光電変換部１１Ｂ，１１Ｒの受光面と正対、即ち無機光電変換部１１Ｂ，１１Ｒの直上に設けられているため、光透過性の導電材料、例えばＩＴＯ（Indium-Tin-Oxide）により構成される。下部電極１２は、例えば酸化スズ（ＳｎＯ2）系材料または酸化亜鉛（ＺｎＯ）系材料により構成するようにしてもよい。酸化スズ系材料とは酸化スズにドーパントを添加したものであり、酸化亜鉛系材料とは例えば、酸化亜鉛にドーパントとしてアルミニウム（Ａｌ）を添加したアルミニウム亜鉛酸化物（ＡＺＯ），酸化亜鉛にドーパントとしてガリウム（Ｇａ）を添加したガリウム亜鉛酸化物（ＧＺＯ）および酸化亜鉛にドーパントとしてインジウム（Ｉｎ）を添加したインジウム亜鉛酸化物（ＩＺＯ）等である。この他、ＩＧＺＯ，ＣｕＩ，ＩｎＳｂＯ4，ＺｎＭｇＯ，ＣｕＩｎＯ2，ＭｇＩｎ2Ｏ4，ＣｄＯおよびＺｎＳｎＯ3等を用いることも可能である。
上部電極１４には導電性プラグ１８０ｂ１が電気的に接続されており、この経路により光電変換膜１３で発生したホールが排出されるようになっている。上部電極１４は、下部電極１２と同様に光透過性の導電材料により構成されている。撮像素子１０では、この上部電極１４から取り出されるホールは排出されるため、複数の撮像素子１０を配置した際に（例えば後述の図３４ 撮像装置１）上部電極１４を各撮像素子１０（図３４ 画素Ｐ）に共通して設けるようにしてもよい。上部電極１４の厚みは例えば、１０ｎｍ〜２００ｎｍである。
有機光電変換部１１Ｇと半導体基板１１の面Ｓ１との間には層間絶縁膜１５，１６が介在している。半導体基板１１の面Ｓ１に接する層間絶縁膜１５は、半導体基板１１（シリコン層１１０）との界面準位を低減すると共に、シリコン層１１０との界面からの暗電流の発生を抑制することが好ましい。このような層間絶縁膜１５の材料には、界面準位の小さなものが好適であり、例えば酸化ハフニウム（ＨｆＯ2）と酸化シリコン（ＳｉＯ2）との積層膜を用いることができる。層間絶縁膜１５は、半導体基板１１中の導電性プラグ１２０ａ１，１８０ｂ１と対向する位置に貫通孔を有しており、この貫通孔に導電性プラグ１２０ａ２，１８０ｂ２が設けられている。この導電性プラグ１２０ａ２，１８０ｂ２は、遮光部としての機能も有することが好ましく、例えば遮光機能を有する導電材料、例えば、チタン（Ｔｉ），窒化チタン（ＴｉＮ）およびタングステン（Ｗ）などの金属材料の積層膜により構成されている。このような積層膜を用いることにより、導電性プラグ１２０ａ１，１８０ｂ１をｎ型またはｐ型の半導体により形成した場合にも、シリコンとのコンタクトを確保することができる。
層間絶縁膜１５に積層された層間絶縁膜１６は、例えば酸化シリコン、窒化シリコンおよび酸窒化シリコン（ＳｉＯＮ）等などの単層膜あるいはこれらのうちの２種以上からなる積層膜により構成されている。層間絶縁膜１６には導電性プラグ１２０ａ２，１８０ｂ２に電気的に接続された導電性プラグ１２０ａ３，１８０ｂ３が埋設されている。
層間絶縁膜１６上には下部電極１２が設けられ、この下部電極１２と同層に上部電極１４に電気的に接続された配線１８Ａが設けられている。下部電極１２と配線１８Ａとの間には、絶縁膜１７が設けられている。絶縁膜１７の開口は例えば下部電極１２側に向かうにつれて径が小さくなり（テーパ状）、この絶縁膜１７の開口に有機光電変換部１１Ｇが配置されている。絶縁膜１７は例えば酸化シリコン、窒化シリコンおよび酸窒化シリコン等などの単層膜あるいはこれらのうちの２種以上からなる積層膜により構成されている。配線１８Ａはコンタクトメタル層１８と導電性プラグ１８０ｂ２，１８０ｂ３とを電気的に接続するためのものであるが、配線１８Ａを設けずに、コンタクトメタル層１８と導電性プラグ１８０ｂ２，１８０ｂ３とを直に接続するようにしてもよい。
上部電極１４を覆う保護膜１９には接続孔Ｈ２が設けられており、この接続孔Ｈ２を介して上部電極１４とコンタクトメタル層１８とが電気的に接続されている（図２）。コンタクトメタル層１８は接続孔Ｈ２を覆い、保護膜１９および絶縁膜１７の貫通孔を介して配線１８Ａに電気的に接続されている。保護膜１９は光透過性を有し、例えば窒化シリコン，酸化シリコンおよび酸窒化シリコン等の単層膜あるいはこれらの積層膜により構成されている。保護膜１９の厚みは、例えば１００ｎｍ〜３００ｎｍである。コンタクトメタル層１８には、例えばチタン、タングステン、窒化チタンおよびアルミニウム等のいずれか、あるいはこれらのうちの２種以上を用いることができる。
コンタクトメタル層１８上および保護膜１９上の全面を覆うように封止膜２１が、更にこの封止膜２１上にはオンチップレンズ２２が設けられている。封止膜２１は、水分、酸素および水素などの影響により有機光電変換部１１Ｇの特性が変動するのを抑えるためのものであり、例えば光透過性の窒化シリコン、酸窒化シリコンまたは酸化アルミニウムなどにより構成されている。複数の膜を積層して封止膜２１を形成することも可能である。
オンチップレンズ２２は、その上方から入射した光を有機光電変換部１１Ｇ，無機光電変換部１１Ｂ，１１Ｒの受光面に集光させるものである。裏面照射型の撮像素子１０では、オンチップレンズ２２と無機光電変換部１１Ｂ，１１Ｒの受光面との距離が近くなるので、オンチップレンズ２２のＦ値に依存して生じる各色の感度のばらつきを抑えることができる。このオンチップレンズ２２は、封止膜２１との間の凹凸を埋める平坦化部２２Ａおよび平坦化部２２Ａ上のレンズ部２２Ｂを有している。オンチップレンズ２２は、例えば封止膜２１とその屈折率の差が０．１以下の材料により構成され、これにより、封止膜２１とオンチップレンズ２２との界面での反射を抑えて集光効率を向上させることができる。具体的には、オンチップレンズ２２には封止膜２１と同様の材料、例えば光透過性の窒化シリコン、酸窒化シリコンまたは酸化アルミニウムなどを用いることができる。即ち、オンチップレンズ２２により封止膜２１の機能を強化することができる。また、封止膜２１の薄膜化が可能となるため、撮像素子１０の低背化も実現できる。
[撮像素子１０の製造方法]
このような撮像素子１０は、例えば以下のようにして製造することができる（図５Ａ〜図９Ｂ）。
まず、半導体基板１１を例えば次のように形成する。まず、図５Ａに示したように、シリコン基体１１０１とシリコン層１１０との間にシリコン酸化膜１１０２を有する基板（所謂ＳＯＩ基板）を準備し、シリコン層１１０に導電性プラグ１２０ａ１，１８０ｂ１を形成する。シリコン層１１０のうち、シリコン酸化膜１１０２との接触面が半導体基板１１の面Ｓ１となる。導電性プラグ１２０ａ１，１８０ｂ１は、例えば、シリコン層１１０に貫通ビアを形成し、この貫通ビア内に窒化シリコン等の絶縁膜およびタングステンを埋め込んで形成する。あるいは、導電性プラグ１２０ａ１，１８０ｂ１として、シリコン層１１０へのイオン注入により導電型不純物半導体層を形成するようにしてもよい。次いで、シリコン層１１０内の深さの異なる領域に、互いに重畳するようにして、無機光電変換部１１Ｂ，１１Ｒを形成する。無機光電変換部１１Ｂ，１１Ｒと共にイオン注入によりｐ型半導体ウェル領域内に緑用蓄電層１１０Ｇを形成しておく。半導体基板１１の面Ｓ２近傍には、トランジスタＴｒ１，Ｔｒ２，Ｔｒ４，Ｔｒ５等のトランジスタおよびロジック回路等の周辺回路を設ける（図５Ｂ）。これにより半導体基板１１が形成される。
続いて、半導体基板１１の面Ｓ２上に多層配線層５１を形成する。多層配線層５１には層間絶縁膜５２を介して複数の配線５１ａ（図２）および配線１２０Ａ（図１）を設ける。このとき、配線５１ａ，１２０Ａと共に緑用蓄電層１１０Ｇに接続するコンタクト１３１を形成する。具体的には、図６Ａに示したように、まず、多層配線層５１から緑用蓄電層１１０Ｇに達する接続孔Ｈ１を形成した後、接続孔Ｈ１の側壁から底面にかけて絶縁膜１３２Ａを設ける（図６Ｂ）。この絶縁膜１３２Ａはコンタクト１３１の周囲を覆う絶縁部１３２を形成するためのものであり、例えば、半導体基板１１（シリコン層１１０）を熱酸化して酸化シリコンを形成すればよい。このような酸化により形成された絶縁膜１３２Ａでは、シリコンと酸化シリコンとの界面の欠陥準位が低減される。このため、ｐ型半導体ウェル領域（離間部１１０Ｅ）とｎ型領域（緑用蓄電層１１０Ｇ）との間に生成する空乏層（後述の図１２ 空乏層Ｄ）が絶縁部１３２（絶縁膜１３２Ａ）に接しても、ノイズの発生を防ぐことができる。絶縁膜１３２Ａは、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法等により成膜して形成することも可能である。
絶縁膜１３２Ａを設けた後、図７Ａに示したように、接続孔Ｈ１の底面の絶縁膜１３２Ａを例えば異方性エッチングにより除去して絶縁部１３２を形成する。この後、接続孔Ｈ１に例えばチタン、窒化チタンまたはタングステン等の金属材料を埋め込んで、コンタクト１３１を形成する（図７Ｂ）。
次いで、多層配線層５１に支持基板５３（図２）を貼り付けた後、シリコン層１１０からシリコン酸化膜１１０２およびシリコン基体１１０１を剥離してシリコン層１１０の面Ｓ１を露出させる。その後、この半導体基板１１の面Ｓ１上に例えば原子層堆積（ＡＬＤ:Atomic Layer Deposition）法によりハフニウム酸化膜、プラズマＣＶＤ法により酸化シリコン膜をこの順に成膜して層間絶縁膜１５を形成する。
続いて、この層間絶縁膜１５のうち、導電性プラグ１２０ａ１，１８０ｂ１それぞれに対向する位置に接続孔を設けた後、層間絶縁膜１５上に導電膜を成膜してこの接続孔に導電材料を埋め込む。これにより、導電性プラグ１２０ａ２，１８０ｂ２が形成される。この際、導電性プラグ１２０ａ２，１８０ｂ２を遮光したい領域まで拡幅して形成するようにしてもよく、あるは導電性プラグ１２０ａ２，１８０ｂ２と離れた部分に遮光層を形成するようにしてもよい。
次いで、導電性プラグ１２０ａ２，１８０ｂ２上および層間絶縁膜１５上に例えばプラズマＣＶＤ法により層間絶縁膜１６を成膜する。層間絶縁膜１６は、例えばＣＭＰ（Chemical Mechanical Polishing:化学機械研磨）法により、その表面を平坦化しておくことが好ましい。この後、層間絶縁膜１６のうち、導電性プラグ１２０ａ２，１８０ｂ２と対向する位置にコンタクトホールを設けて導電材料を埋め込み、導電性プラグ１２０ａ３，１８０ｂ３を形成する。この導電性プラグ１２０ａ３，１８０ｂ３を形成する際、層間絶縁膜１６上に残存した余分な導電材料は、例えばＣＭＰ法により除去しておくことが好ましい。
続いて、層間絶縁膜１６上に下部電極１２形成する。下部電極１２は、例えばスパッタ法によりＩＴＯ膜を成膜した後、これをフォトリソグラフィ技術によりパターニングしてドライエッチングまたはウェットエッチングを行うことにより形成する。配線１８Ａは下部電極１２と共に形成するようにしてもよく、下部電極１２と別工程により形成するようにしてもよい。下部電極１２および配線１８Ａを設けた後、絶縁膜１７を形成する。
次いで、下部電極１２上に光電変換膜１３を形成する。この光電変換膜１３は、例えばメタルマスクを用いた真空蒸着法によりパターニングして形成することが可能であるが、上部電極１４と同時にパターニングするようにしてもよい。続いて、光電変換膜１３上に例えば真空蒸着法によりＩＴＯを成膜して上部電極１４を形成する。光電変換膜１３は水分，酸素および水素などの影響を受けて特性が変動する虞があるため、光電変換膜１３から真空状態のまま連続して上部電極１４を形成することが好ましい。スパッタ法等により上部電極１４を形成するようにしてもよい。上部電極１４をパターニングする前に、上部電極１４上に例えばプラズマＣＶＤ法により保護膜１９を成膜する。続いて、保護膜１９および上部電極１４にフォトリソグラフィ技術によるパターニング、ドライエッチングを行い、最後にアッシングおよび有機洗浄などの後処理により堆積物および残さ物を除去する。
保護膜１９をパターニングした後、保護膜１９のうち上部電極１４に対向する位置に接続孔Ｈ２を設け、接続孔Ｈ２から配線１８Ａにかけてコンタクトメタル層１８を形成する。続いて、図８Ａ（半導体基板１１、多層配線層５１および支持基板５３は図示せず。後述の図８Ｂ、図９Ａおよび図９Ｂについても同様。）に示したように、半導体基板１１（面Ｓ１）の全面に封止膜２１を形成する。この封止膜２１は、例えばＣＶＤ法またはＡＬＤ法等により窒化シリコン、酸窒化シリコンまたは酸化アルミニウム等を成膜して形成する。
次いで、図８Ｂに示したように、封止膜２１上にレンズ材料膜２２Ｍを例えばＣＶＤ法またはＡＬＤ法等により成膜する。このレンズ材料膜２２Ｍはオンチップレンズ２２を形成するためのものであり、封止膜２１の構成材料と同程度の屈折率（互いの屈折率の差が０．１以下）を有するものを用いることが好ましい。例えば、封止膜２１の構成材料と同じ材料を用いる。次に、レンズ材料膜２２Ｍ上にレンズ材料膜２２Ｍをパターニングするためのレジスト２３を設けた後（図９Ａ）、エッチング処理を行ってオンチップレンズ２２の平坦化部２２Ａおよびレンズ部２２Ｂを形成する（図９Ｂ）。レジスト２３は例えばリソグラフィ技術およびリフロー処理等により形成することが可能である。以上の工程により図１，図２に示した撮像素子１０が完成する。
[撮像素子１０の動作]
このような撮像素子１０では、例えば撮像装置の画素として、次のようにして信号電荷（電子）が取得される。撮像素子１０に、オンチップレンズ２２（図２）を介して光Ｌが入射すると（図１０）、光Ｌは有機光電変換部１１Ｇ、無機光電変換部１１Ｂおよび無機光電変換部１１Ｒの順に通過し、その通過過程において緑、青、赤の色光毎に光電変換される。詳細には、図１１に示したように、撮像素子１０へ入射した光Ｌのうち、まず、緑色光Ｌｇが有機光電変換部１１Ｇで選択的に検出（吸収）され、光電変換される。有機光電変換部１１Ｇで発生した電子・ホール対のうちの電子Ｅｇが下部電極１２から取り出され、伝送経路Ａ（導電性プラグ１２０ａ３，１２０ａ２，１２０ａ１，１２０ａ４、配線１２０Ａおよびコンタクト１３１）を介して緑用蓄電層１１０Ｇへ蓄積される。この緑用蓄電層１１０Ｇは例えばＦＤとしての機能を備えており、増幅トランジスタに接続されている。一方、ホールＨｇは上部電極１４から伝送経路Ｂ（コンタクトメタル層１８、配線１８Ａ、導電性プラグ１８０ｂ３，１８０ｂ２，１８０ｂ１）を介して排出される。
緑用蓄電層１１０Ｇに蓄積された電子Ｅｇにより電位変化が生じ、この電位変化が増幅トランジスタＴｒ２で増幅されて垂直信号線Ｌｓｉｇ（後述の図３４）に読み出される。このように、緑色光Ｌｇの受光量に基づく緑色信号が、垂直信号線Ｌｓｉｇに読み出される。その後、リセットトランジスタＴｒ１がオン状態となり、緑用蓄電層１１０Ｇの蓄電領域（ｎ型領域）が例えば電源電圧ＶＤＤにリセットされる。
有機光電変換部１１Ｇを透過した光のうち、青色光は無機光電変換部１１Ｂ、赤色光は無機光電変換部１１Ｒに吸収され、光電変換される。無機光電変換部１１Ｂでは、入射した青色光に対応した電子Ｅｂがｎ型領域（ｎ型光電変換層１１１ｎ）に蓄積される。この蓄積された電子Ｅｂは、読み出し動作の際にＦＤ１１３へと転送される。このとき無機光電変換部１１Ｂで発生したホールはｐ型領域（図１１には図示せず）に排出される。無機光電変換部１１Ｒも同様である。無機光電変換部１１Ｒでは、入射した赤色光に対応した電子Ｅｒがｎ型領域（ｎ型光電変換層１１２ｎ）に蓄積される。この蓄積された電子Ｅｒは、読み出し動作の際にＦＤ１１４へと転送される。このとき無機光電変換部１１Ｒで発生したホールはｐ型領域（図１１には図示せず）に排出される。
無機光電変換部１１Ｂ，１１Ｒの読み出し動作は、例えば以下のようにして行われる。転送トランジスタＴｒ４，Ｔｒ５がオン状態となり、ｎ型光電変換層１１１ｎ，１１２ｎに蓄積された電子Ｅｂ，ＥｒがＦＤ１１３，１１４に転送される（図３Ａ，図３Ｂ）。これにより、青色光Ｌｂの受光量に基づく青色信号と赤色光Ｌｒの受光量に基づく赤色信号とが例えば増幅トランジスタを通じて垂直信号線Ｌsig（後述の図３５）に読み出される。その後、リセットトランジスタおよび転送トランジスタＴｒ４，Ｔｒ５がオン状態となり、ｎ型領域であるＦＤ１１３，１１４が例えば電源電圧ＶＤＤにリセットされる。
[撮像素子１０の作用・効果]
このように、縦方向に有機光電変換部１１Ｇおよび無機光電変換部１１Ｂ，１１Ｒを積み重ねることにより、カラーフィルタを設けることなく、赤，緑，青の色光を分離して検出し、各色の信号電荷を得ることができる。従って、カラーフィルタの色光吸収に起因する光損失（感度低下）や、画素補間処理に伴う偽色の発生を抑制することが可能となる。
撮像素子１０では、図１２（Ａ）、（Ｂ）に示したように、半導体基板１１の面Ｓ２と緑用蓄電層１１０Ｇとの間に離間部１１０Ｅを設けているので、半導体基板１１の外の有機光電変換部１１Ｇ（図２）と半導体基板１１の内部の緑用蓄電層１１０Ｇとの間で信号電荷が移動する際のノイズの発生を抑えることができる。以下、これについて説明する。
信号電荷が移動する際のノイズは、主にｐ型領域Ｐとｎ型領域Ｎとの間に生じる空乏層Ｄに起因し（図１３）、空乏層Ｄで発生する電荷量が大きいほどノイズが大きくなる。この空乏層Ｄの電荷量は、空乏層Ｄ中の欠陥準位または空乏層Ｄに接する膜中の欠陥準位が影響する。特に、酸化シリコン等の絶縁膜に空乏層Ｄが接すると大量の欠陥準位が生じるため、ノイズ発生の主要因となる。
図１４（Ａ）、（Ｂ）は比較例に係る撮像素子のコンタクト（コンタクト１１３０）の構成を表している。この撮像素子では、緑用蓄電層１１１０Ｇが半導体基板１１１１の面Ｓ２に接しており、離間部を有していない。そのため、緑用蓄電層１１１０Ｇ（ｎ型領域）とｐ型半導体ウェル領域との間の空乏層Ｄは半導体基板１１１１の面Ｓ２で多層配線層１５１の層間絶縁膜５２に接する。これにより、大きなノイズが発生する。
空乏層Ｄの電荷量、即ちノイズの大きさは空乏層Ｄの大きさ（面積、体積）によっても変化し、空乏層Ｄを小さくするほどノイズを小さくすることが可能となる。即ち、緑用蓄電層１１１０Ｇ（ｎ型領域）の外周Ｌ２と空乏層Ｄの幅Ｗ２によってもノイズの大きさが変わる。従って、緑用蓄電層１１１０Ｇ（ｎ型領域）の外周Ｌ２を小さくすると、空乏層Ｄと層間絶縁膜５２との接触面積が減り、ノイズを小さくすることが可能となる。しかしながら、図１５に示したように、緑用蓄電層１１１０Ｇの形成領域を狭くしていくと（ｐ型領域を増やしていくと）、空乏層Ｄにコンタクト１１３０が近づくため、コンタクト１１３０の構造に起因する欠陥準位が空乏層Ｄに近づき、ノイズが生じる。また、コンタクト１１３０がｐｎ接合の空乏層Ｄに接するとコンタクト１１３０を介したｐｎ接合のリークが生じる虞がある。このため、緑用蓄電層１１１０Ｇの外周Ｌ２は、コンタクト１１３０の外周よりも大きしておかなければならない。
これに対し、撮像素子１０では半導体基板１１の面Ｓ２と緑用蓄電層１１０Ｇとの間に離間部１１０Ｅを設けているので、空乏層Ｄが多層配線層５１の層間絶縁膜５２に接することがない（図１２（Ａ），図１２（Ｂ））。従って、空乏層Ｄが層間絶縁膜５２の影響を受けることはなく、発生するノイズの大きさは、接続孔Ｈ１中の絶縁部１３２の空乏層Ｄとの接触面積に起因することになる。即ち、ノイズの大きさは絶縁部１３２の外周Ｌ１と空乏層Ｄの幅Ｗ１によって決まる。ここで、絶縁部１３２はコンタクト１３１に接しており、絶縁部１３２の外周Ｌ１はコンタクト１３１の外周と略同じ（絶縁部１３２の厚み分だけ大きくなる）である。この絶縁部１３２の外周Ｌ１は緑用蓄電層１１１０Ｇの外周Ｌ２よりも小さい。よって撮像素子１０では、半導体基板１１１１の面Ｓ２に接して緑用蓄電層１１１０Ｇを設けた場合よりも、ノイズが少なくなる。
以上説明したように、本実施の形態では、半導体基板１１の面Ｓ２と緑用蓄電層１１０Ｇとの間に離間部１１０Ｅを設けるようにしたので、ノイズの発生を抑えることができる。
以下、上記実施の形態の変形例について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
＜変形例１＞
図１６は、上記第１の実施の形態の変形例１に係る撮像素子（撮像素子１０Ａ）の断面構成を表したものである。この撮像素子１０Ａは表面照射型であり、半導体基板１１の面Ｓ１（受光面）に多層配線層５１が設けられている。この点を除き、撮像素子１０Ａは撮像素子１０と同様の構成を有し、その作用および効果も同様である。
この撮像素子１０Ａの緑用蓄電層１１０Ｇは、半導体基板１１の面Ｓ１との間に離間部１１０Ｅを有している（図１７）。有機光電変換部１１Ｇで発生して下部電極１２から取り出された電子は、導電性プラグ１２０ａ３，１２０ａ２，１２０ａ１（図２）、配線１２０Ａおよびコンタクト１３１を介して緑用蓄電層１１０Ｇへ蓄積される。
＜変形例２＞
図１８は、上記第１の実施の形態の変形例２に係る撮像素子（撮像素子１０Ｂ）の要部の断面構成を表したものである。この撮像素子１０Ｂの接続孔Ｈ１には負の固定電荷を有する絶縁部（絶縁部１３３）が埋設されている。この点を除き、撮像素子１０Ｂは撮像素子１０と同様の構成を有し、その作用および効果も同様である。
絶縁部１３３は、例えば酸化ハフニウム、酸化アルミニウムまたは酸化タンタル等の負の固定電荷を有する材料からなる絶縁部１３３Ａと、例えば酸化シリコンからなる絶縁部１３３Ｂとにより構成されている。絶縁部１３３Ａにはジルコニウム、チタン、イットリウムおよびランタノイドの酸化物または酸窒化物などを用いることも可能である。この絶縁部１３３では、例えばコンタクト１３１側から絶縁部１３３Ａおよび絶縁部１３３Ｂの順に設けられている。絶縁膜１３３Ａのみにより絶縁膜１３３を構成するようにしてもよい。
絶縁部１３３は、図１９に示したように、シリコン層１１０のホールを誘起して絶縁部１３３の周囲にｐ型領域１３３ｐを形成する。これにより、空乏層Ｄが狭められて空乏層Ｄと絶縁部１３３との接触面積が小さくなる。よってノイズの発生をより効果的に抑えることができる。以下、これについて説明する。
ｐ型不純物濃度とｎ型不純物濃度との相対的な関係により、空乏層Ｄの拡がり方は異なる。具体的には、ｎ型不純物濃度が高いと、ｐ型領域Ｐとｎ型領域Ｎとの境界Ｄｂよりも空乏層Ｄはｐ型領域Ｐに延びて拡がり（図２０Ａ）、ｐ型不純物濃度が高いと、境界Ｄｂよりも空乏層Ｄはｎ型領域Ｎに延びて拡がる（図２０Ｂ）。
即ち、緑用蓄電層１１０Ｇのｎ型不純物濃度が高いと、空乏層Ｄは緑用蓄電層１１０Ｇの周囲のｐ型半導体ウェル領域に延びて拡がる。このような撮像素子１０Ｂでは、負の固定電荷を有する絶縁部１３３（ｐ型領域１３３ｐ）により空乏層Ｄが縮小され、ノイズの発生を抑えることが可能となる。
絶縁部１３３は、例えば以下のように形成することができる。まず図２１Ａに示したように、接続孔Ｈ１の側壁から底面にかけて例えば酸化シリコンからなる絶縁膜１３３ＭＢ、酸化ハフニウムからなる絶縁膜１３３ＭＡをこの順に成膜する。絶縁膜１３３ＭＢはシリコン層１１０の酸化により形成するようにしてもよい。次いで、接続孔Ｈ１の底面の絶縁膜１３３ＭＡ，１３３ＭＢを異方性エッチングにより除去すると絶縁部１３３が形成される（図２１Ｂ）。この接続孔Ｈ１にコンタクト１３１を設けて緑用蓄電層１１０Ｇとコンタクト１３１とを電気的に接続する。
＜変形例３＞
上記負の固定電荷を有する絶縁部１３３に代えて、正の固定電荷を有する絶縁部１３４（図２２）を設けるようにしてもよい（変形例３）。絶縁部１３４は、例えば窒化シリコン等の正の固定電荷を有する材料からなる絶縁部１３４Ａと、例えば酸化シリコンからなる絶縁部１３４Ｂとにより構成されている。この絶縁部１３４では、例えばコンタクト１３１側から絶縁部１３４Ａおよび絶縁部１３４Ｂの順に設けられている。絶縁部１３４Ａのみにより絶縁部１３４を構成することも可能だが、絶縁部１３４Ｂを成膜することによりシリコン層１１０との界面の欠陥準位を低減することができる。
図２３に示したように、緑用蓄電層１１０Ｇのｎ型不純物濃度が低い（ｐ型半導体ウェル領域のｐ型不純物濃度が高い）と、空乏層Ｄは緑用蓄電層１１０Ｇに延びて拡がる。絶縁部１３４は、シリコン層１１０の電子を誘起して絶縁部１３４の周囲にｎ型領域１３４ｎを形成するので、空乏層Ｄが縮小されてノイズの発生を抑えることが可能となる。
絶縁部１３４は、例えば接続孔Ｈ１の側壁から底面にかけて酸化シリコンからなる絶縁膜１３４ＭＢ、窒化シリコンからなる絶縁膜１３４ＭＡをこの順に成膜した後（図２４Ａ）、接続孔Ｈ１の底面の絶縁膜１３４ＭＡ，１３４ＭＢを除去して形成する（図２４Ｂ）。絶縁膜１３４ＭＢはシリコン層１１０の酸化により形成するようにしてもよい。この接続孔Ｈ１にコンタクト１３１を設けて緑用蓄電層１１０Ｇとコンタクト１３１とを電気的に接続する。
＜変形例４＞
図２５は、上記第１の実施の形態の変形例４に係る撮像素子（撮像素子１０Ｃ）の要部の断面構成を表したものである。この撮像素子１０Ｃでは、負の固定電荷を有する絶縁膜５４が半導体基板１１の一面（面Ｓ２）に接している。この点を除き、撮像素子１０Ｂは撮像素子１０と同様の構成を有し、その作用および効果も同様である。
半導体基板１１は面Ｓ２近傍にｐ型半導体ウェル領域を有している。絶縁膜５４を設けることにより、このｐ型半導体ウェル領域のホール蓄積濃度が高まり、より効果的にノイズを低減することができる。絶縁膜５４は、例えば酸化シリコンからなる絶縁膜５４Ａと酸化ハフニウム、酸化アルミニウムまたは酸化タンタル等の負の固定電荷を有する材料からなる絶縁膜５４Ｂとを有しており、半導体基板１１の面Ｓ１側から絶縁膜５４Ａ、絶縁膜５４Ｂの順に積層されている。絶縁膜５４Ｂにはジルコニウム、チタン、イットリウムおよびランタノイドの酸化物または酸窒化物を用いることも可能である。絶縁膜５４Ｂのみにより絶縁膜５４を構成するようにしてもよい。撮像素子１０Ｃでは、例えば半導体基板１１の面Ｓ１上に絶縁膜５４および層間絶縁膜５２を積層した後、接続孔Ｈ１（コンタクト１３１）を形成すればよい。
＜変形例５＞
上記第１の実施の形態では、半導体基板１１に緑用蓄電層１１０Ｇを設けた後に接続孔Ｈ１を形成する場合について説明したが、接続孔Ｈ１を形成した後に、接続孔Ｈ１を用いて緑用蓄電層１１０Ｇを形成するようにしてもよい（変形例５）。
まず、図２６Ａに示したように層間絶縁膜５２から半導体基板１１にかけて接続孔Ｈ１を形成した後、接続孔Ｈ１の側壁から底面にかけて絶縁膜１３２Ｍを成膜する（図２６Ｂ）。絶縁膜１３２Ｍはシリコン層１１０を酸化して形成するようにしてもよい。続いて、図２７Ａに示したように、接続孔Ｈ１を用いたセルフアラインにより、半導体基板１１にｎ型不純物のイオン注入（イオンインプラ）を行う。これにより緑用蓄電層１１０Ｇが形成される。その後、接続孔Ｈ１の底面の絶縁膜１３２Ｍを除去して、コンタクト１３１を形成する（図２７Ｂ）。イオン注入を例えば接続孔Ｈ１の底面の絶縁膜１３２Ｍを除去した後に行うようにしてもよく、あるいは絶縁膜１３２Ｍを成膜する前に行ってもよい。絶縁膜１３２Ｍをイオン注入の前に設けておくことにより、イオン注入による半導体基板１１への不純物の混入を防ぐことが可能となる。
このような接続孔Ｈ１を用いたセルフアラインでは、緑用蓄電層１１０Ｇの形成領域を小さくして、平面視で接続孔Ｈ１と略同じ大きさにすることが可能となる。換言すれば、平面視でコンタクト１３１からその近傍にかけてのみ緑用蓄電層１１０Ｇが設けられる。これにより、半導体基板１１内の緑用蓄電層１１０Ｇ（ｎ型領域）とｐ型半導体ウェル領域との接触面積、即ちｐｎ接合面が小さくなるので空乏層（空乏層Ｄ）が縮小する。従って、空乏層に起因するノイズの発生をより低減することができる。なお、半導体基板１１内の欠陥は比較的少ないため、絶縁部１３２に接する空乏層Ｄに比べて、それ以外の空乏層がノイズに与える影響は小さい。
＜変形例６＞
図２８は上記第１の実施の形態の変形例６に係る撮像素子（撮像素子１０Ｄ）の要部の断面構成を表したものである。この撮像素子１０Ｄの緑用蓄電層１１０Ｇは、互いにｎ型不純物濃度の異なる複数のｎ型領域（ｎ型領域１１０Ｇ−１，１１０Ｇ−２）により構成されている。この点を除き、撮像素子１０Ｄは撮像素子１０と同様の構成を有し、その作用および効果も同様である。
緑用蓄電層１１０Ｇは、ｎ型不純物濃度の低いｎ型領域１１０Ｇ−１と、ｎ型不純物濃度の高いｎ型領域１１０Ｇ−２とを含んでおり、より広い領域に渡って設けられたｎ型領域１１０Ｇ−１内にｎ型領域１１０Ｇ−２が設けられている。ｎ型領域１１０Ｇ−２は平面視でコンタクト１３１（接続孔Ｈ１）の近傍のみに存在している。
ノイズの大きさは空乏層にかかる電界の大きさにも起因し、この電界を小さくすることによりノイズを抑えることが可能となる。撮像素子１０Ｄでは、ｎ型領域１１０Ｇ−２の周囲にｎ型領域１１０Ｇ−１が設けられており、ｐ型半導体ウェル領域にはよりｎ型不純物濃度の低いｎ型領域１１０Ｇ−１が接する。これにより、緑用蓄電層１１０Ｇとｐ型半導体ウェル領域との間の空乏層Ｄにかかる電界が緩和されて、より効果的にノイズを低減することが可能となる。
このような緑用蓄電層１１０Ｇは、例えば以下のようにして形成することができる。まず、図２９Ａに示したように、半導体基板１１内にｎ型領域１１０Ｇ−１を設けておき、このｎ型領域１１０Ｇ−１に達する接続孔Ｈ１を形成する。次いで、接続孔Ｈ１の側壁から底面にかけて絶縁膜１３２Ｍを形成する（図２９Ｂ）。続いて、接続孔Ｈ１を用いたセルフアラインによりイオン注入を行って、ｎ型領域１１０Ｇ−２を設ける（図２９Ｃ）。これにより緑用蓄電層１１０Ｇが形成される。その後、接続孔Ｈ１の底面の絶縁膜１３２Ｍを除去して接続孔Ｈ１にコンタクト１３１を埋め込む。上記変形例５と同様に、接続孔Ｈ１の底面の絶縁膜１３２Ｍを除去した後にｎ型領域１１０Ｇ−２を設けるようにしてもよく、あるいは絶縁膜１３２Ｍを成膜する前にｎ型領域１１０Ｇ−２を形成してもよい。
上記第１の実施の形態およびその変形例では、有機光電変換部１１Ｇと緑用蓄電層１１０Ｇとの間の接続でノイズを低減する場合について説明したが、本技術は半導体基板の内部と外とを接続する際のあらゆる構成に適用することが可能である。以下、これについて説明する。
＜第２の実施の形態＞
図３０は本技術の第２の実施の形態に係る撮像素子（撮像素子２０）の要部の断面構成を表している。この撮像素子２０は半導体基板１１内に無機光電変換部１１Ｂ（１１Ｒ）を有しており、例えばグローバルシャッター機能を有するＣＭＯＳイメージセンサを構成する。撮像素子２０の多層配線層５１には保持容量５５（第１保持容量）が設けられており、この半導体基板１１の外の保持容量５５と半導体基板１１内のｎ型領域（蓄電層１１６）とがコンタクト１３１を用いて接続されている。
撮像素子２０では、半導体基板１１の面Ｓ２近傍に例えば、リセットトランジスタＴｒ１および増幅トランジスタＴｒ２に加えて、転送トランジスタＴｒ６および選択読み出し用トランジスタＴｒ７が設けられている。上記ｎ型領域の蓄電層１１６はゲート電極ＧＥ６と共にこのトランジスタＴｒ６を構成するものであり、無機光電変換部１１Ｂの近くに配置されている。トランジスタＴｒ７はゲート電極ＧＥ７およびｎ型領域のフローティングディフュージョン（ＦＤ１１７）を有している。撮像素子２０では、無機光電変換部１１Ｂで生成して蓄積された電荷が例えば全画素同時に読み出されて蓄電層１１６に蓄積された後、画素毎に選択的にＦＤ１１７に読み出されるようになっている。保持容量５５は一対の電極５５Ａ，５５Ｂからなり、このうちの一方の電極（電極５５Ｂ）がコンタクト１３１を介して蓄電層１１６に電気的に接続されている。このような保持容量５５を設けることにより、飽和電荷量を大きくすることができる。
図３１に示したように、蓄電層１１６と半導体基板１１の面Ｓ２との間には離間部１１０Ｅ（ｐ型半導体ウェル領域）が設けられている。これにより、蓄電層１１６とｐ型半導体ウェル領域との間の空乏層Ｄが層間絶縁膜５２に接するのを防ぐことができる。よって、半導体基板１１の外の保持容量５５と半導体基板１１内の蓄電層１１６との間で信号電荷が移動する際のノイズの発生を抑えることができる。
＜第３の実施の形態＞
図３２は本技術の第３の実施の形態に係る撮像素子（撮像素子３０）の要部の断面構成を表している。この撮像素子３０では半導体基板１１の面Ｓ２近傍にリセットトランジスタＴｒ１および増幅トランジスタＴｒ２と共に転送トランジスタＴｒ８が設けられている。トランジスタＴｒ８はゲート電極ＧＥ８およびｎ型領域のフローティングディフュージョン（ＦＤ１１８）を有している。このＦＤ１１８がコンタクト１３１および配線１２０Ａを介してトランジスタＴｒ２に電気的に接続されている。
撮像素子３０では、半導体基板１１内の無機光電変換部１１Ｂ（１１Ｒ）で生成した信号電荷がＦＤ１１８に読み出されて蓄積されるようになっている。このＦＤ１１８に読み出された信号電荷はトランジスタＴｒ２によって増幅され、垂直信号線Ｌsig（後述の図３４）に送られる。図３３に示したように、ＦＤ１１８と半導体基板１１の面Ｓ２との間には離間部１１０Ｅ（ｐ型半導体ウェル領域）が設けられているので、ＦＤ１１８とｐ型半導体ウェル領域との間の空乏層が層間絶縁膜５２に接するのを防ぐことができる。よって、半導体基板１１の外のトランジスタＴｒ２のゲート電極ＧＥ２と半導体基板１１内のＦＤ１１８との間で信号電荷が移動する際のノイズの発生を抑えることができる。
＜適用例＞
図３４は上記実施の形態および変形例で説明した撮像素子（撮像素子１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，２０，３０）を各画素に用いた固体撮像装置（撮像装置１）の全体構成を表している。この撮像装置１（半導体装置）はＣＭＯＳイメージセンサであり、半導体基板１１上の中央部に撮像エリアとしての画素部１ａを有している。画素部１ａの周辺領域には、例えば行走査部２３１、システム制御部２３２、水平選択部２３３および列走査部２３４を含む周辺回路部２３０が設けられている。
画素部１ａは、例えば行列状に２次元配置された複数の単位画素Ｐ（撮像素子１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，２０，３０に相当）を有している。この単位画素Ｐには、例えば画素行ごとに画素駆動線Ｌread（具体的には行選択線およびリセット制御線）が、画素列ごとに垂直信号線Ｌsigが配線されている。画素駆動線Ｌreadは、画素からの信号読み出しのための駆動信号を伝送するものであり、その一端は行走査部２３１の各行に対応した出力端に接続されている。
行走査部２３１は、シフトレジスタやアドレスデコーダ等によって構成され、画素部１ａの各画素Ｐを例えば行単位で駆動する画素駆動部である。行走査部２３１によって選択された画素行の各画素Ｐから出力される信号は、垂直信号線Ｌsigの各々を通じて水平選択部２３３に供給される。水平選択部２３３は、例えば垂直信号線Ｌsigごとに設けられたアンプや水平選択スイッチ等により構成されている。
列走査部２３４は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部２３３の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部２３４による選択走査により、垂直信号線Ｌsigの各々を通じて伝送される各画素Ｐの信号が順番に水平信号線２３５に出力され、当該水平信号線２３５を通じて半導体基板１１の外部へ伝送される。
行走査部２３１、水平選択部２３３、列走査部２３４および水平信号線２３５からなる回路部分は、半導体基板１１上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。ケーブル等により接続された他の基板にこの回路部分を設けることも可能である。
システム制御部２３２は、半導体基板１１の外部から与えられるクロックや動作モードを指令するデータなどを受け取ると共に、撮像装置１の内部情報を出力するものである。システム制御部２３２は、これに加え、例えば各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部２３１、水平選択部２３３および列走査部２３４などの周辺回路の駆動制御を行う。
このような撮像装置１は、撮像機能を有するあらゆるタイプの電子機器に搭載でき、例えばデジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話などに適用できる。図３５には、その一例として、カメラ（電子機器２）の概略構成を示す。電子機器２は、例えば静止画または動画を撮影可能なビデオカメラであり、撮像装置１、光学系（光学レンズ）３１０、シャッタ装置３１１、信号処理部３１２および駆動部３１３を有している。
光学系３１０は、被写体からの像光（入射光）を撮像装置１の画素部１ａへと導くものである。光学系３１０は複数の光学レンズを含んでいてもよい。シャッタ装置３１１は撮像装置１への光照射期間および遮光期間を制御し、駆動部３１３は、このシャッタ装置３１１のシャッタ動作および撮像装置１の転送動作を制御する。信号処理部３１２は、撮像装置１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、例えばメモリなどの記憶媒体に記憶されるか、あるいはモニタ等に出力されるようになっている。
以上、実施の形態および変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、撮像素子１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄとして、緑色光を検出する有機光電変換部１１Ｇと、赤色光および青色光を検出する無機光電変換部１１Ｂ，１１Ｒとを積層させて場合について説明したが、本技術はこの構成に限定されるものではない。例えば、有機光電変換部で赤色光または青色光を検出するようにしてもよく、無機光電変換部で緑色光を検出するようにしてもよい。有機光電変換部、無機光電変換部の数やその比率も上記で説明した例に限定されるものではなく、例えば２以上の有機光電変換部を設けてもよく、有機光電変換部だけで複数色の色信号が得られるようにしてもよい。光電変換部（有機光電変換部、無機光電変換部）を縦方向に積層させるだけでなく、半導体基板面に沿って並列に配置するようにしてもよい。
また、接続孔Ｈ１に絶縁部１３３または絶縁部１３４（図１８，図２２）を設けると共に半導体基板１１の一面に接して絶縁膜５３（図２５）を設けるようにしてもよい。これらを表面照射型の撮像素子（図１７）に適用させることも可能である。更に、上記変形例５に係る撮像素子の製造方法（図２６Ａ〜図２７Ｂ）を用いて、変形例１〜４の撮像素子（撮像素子１０Ａ，１０Ｂ，１０Ｃ）を製造することも可能である。加えて、互いに不純物濃度の異なる複数のｎ型領域を有する緑用蓄電層１１０Ｇと共に、絶縁部１３３、絶縁部１３４または絶縁膜５３を設けるようにしてもよい。このとき絶縁部１３３または絶縁部１３４と絶縁膜５３とを設けることも可能である。ｎ型半導体領域内にｐ型領域の緑用蓄電層１１０Ｇを設けることも可能である。
また更に、上記第２の実施の形態の撮像素子２０または第３の実施の形態の撮像素子３０が半導体基板１１の外に有機光電変換部１１Ｇを有していてもよい。
また加えて、上記実施の形態等で説明した各構成要素を全て備えている必要はなく、また、他の構成要素を備えていてもよい。
更に、上記実施の形態等では、光電変換部を有する撮像素子を例に挙げて説明したが、本技術はこれ以外の半導体素子に適用させることも可能である。
なお、本技術は以下の様な構成をとることも可能である。
（１）半導体基板内の第１導電型領域と、前記第１導電型領域内に設けられると共に、前記半導体基板の一面との間に離間部を有する第２導電型領域と、前記第２導電型領域と外部配線とを電気的に接続させるコンタクトと、前記コンタクトの周囲に、前記第１導電型領域から前記第２導電型領域にかけて設けられた絶縁部とを備えた半導体素子。
（２）前記半導体基板の一面に接して絶縁膜を有する前記（１）に記載の半導体素子。
（３）前記半導体基板の外に一対の電極を有し、前記コンタクトは前記外部配線を介して前記一対の電極の一方に電気的に接続されている前記（１）または（２）に記載の半導体素子。
（４）前記半導体基板の内部に第１光電変換部を有する前記（３）に記載の半導体素子。
（５）前記一対の電極の間に光電変換膜を含む、第２光電変換部を有する前記（４）に記載の半導体素子。
（６）前記光電変換膜は有機半導体材料を含む前記（５）に記載の半導体素子。
（７）前記絶縁部は酸化シリコンを含む前記（１）乃至（６）のうちいずれか１つに記載の半導体素子。
（８）前記絶縁部はハフニウム，ジルコニウム，アルミニウム，タンタル，チタン，イットリウムおよびランタノイドのうち少なくとも１つの元素の酸化物または酸窒化物を含む前記（１）乃至（７）のうちいずれか１つに記載の半導体素子。
（９）前記絶縁部は窒化シリコンを含む前記（１）乃至（８）のうちいずれか１つに記載の半導体素子。
（１０）前記絶縁膜はハフニウム，ジルコニウム，アルミニウム，タンタル，チタン，イットリウムおよびランタノイドのうち少なくとも１つの元素の酸化物または酸窒化物を含む前記（２）に記載の半導体素子。
（１１）平面視で前記コンタクトから前記コンタクトの周縁近傍にかけて前記第２導電型領域を有する前記（１）乃至（１０）のうちいずれか１つに記載の半導体素子。
（１２）前記第２導電型領域は互いに不純物濃度の異なる複数の領域からなり、より不純物濃度の低い領域内に不純物濃度の高い領域が設けられている前記（１）乃至（１１）のうちいずれか１つに記載の半導体素子。
（１３）前記一対の電極は第１保持容量である前記（３）に記載の半導体素子。
（１４）前記半導体基板の外に第２保持容量を有する前記（５）に記載の半導体素子。
（１５）前記第２光電変換部に光を集めるオンチップレンズと、前記オンチップレンズと前記第２光電変換部との間に設けられると共に、前記オンチップレンズの屈折率との差が０．１以下の屈折率を有する封止膜とを更に備えた前記（５）に記載の半導体素子。
（１６）前記封止膜の構成材料は前記オンチップレンズの構成材料と同じである前記（１５）に記載の半導体素子。
（１７）前記オンチップレンズは窒化シリコン，酸窒化シリコンまたは酸化アルミニウムを含む前記（１５）に記載の半導体素子。
（１８）前記オンチップレンズは、前記封止膜との間の凹凸を埋める平坦化部を有する前記（１５）に記載の半導体素子。
（１９）半導体素子を有し、前記半導体素子は半導体基板内の第１導電型領域と、前記第１導電型領域内に設けられると共に、前記半導体基板の一面との間に離間部を有する第２導電型領域と、前記第２導電型領域と外部配線とを電気的に接続させるコンタクトと、前記コンタクトの周囲に、前記第１導電型領域から前記第２導電型領域にかけて設けられた絶縁部とを備えた半導体装置。
１…撮像装置、１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，２０，３０…撮像素子、１１…半導体基板、１１Ｇ，１１Ｒ…無機光電変換部、１５，１６，５２…層間絶縁膜、１２…下部電極、１３…光電変換膜、１４…上部電極、１７，５４…絶縁膜、１２０Ａ，１８Ａ…配線、１６…有機光電変換部、１８…コンタクトメタル層、１９…保護膜、２１…封止膜、２２…オンチップレンズ、５１…多層配線層、５３…支持基板、５５…保持容量、１１０…シリコン層、１１０Ｇ…緑用蓄電層、１２０ａ１，１２０ａ２，１２０ａ３，１２０ａ４，１２０ａ５，１８０ｂ１，１８０ｂ２，１８０ｂ３…導電性プラグ、１３１…コンタクト、１３２，１３３，１３４…絶縁部、Ｈ１，Ｈ２…接続孔。

Claims (19)

  1. 半導体基板内の第１導電型領域と、
    前記第１導電型領域内に設けられると共に、前記半導体基板の一面との間に離間部を有する第２導電型領域と、
    前記第２導電型領域と外部配線とを電気的に接続させるコンタクトと、
    前記コンタクトの周囲に、前記第１導電型領域から前記第２導電型領域にかけて設けられた絶縁部と
    を備えた半導体素子。
  2. 前記半導体基板の一面に接して絶縁膜を有する
    請求項１に記載の半導体素子。
  3. 前記半導体基板の外に一対の電極を有し、
    前記コンタクトは前記外部配線を介して前記一対の電極の一方に電気的に接続されている
    請求項１に記載の半導体素子。
  4. 前記半導体基板の内部に第１光電変換部を有する
    請求項３に記載の半導体素子。
  5. 前記一対の電極の間に光電変換膜を含む、第２光電変換部を有する
    請求項４に記載の半導体素子。
  6. 前記光電変換膜は有機半導体材料を含む
    請求項５に記載の半導体素子。
  7. 前記絶縁部は酸化シリコンを含む
    請求項１に記載の半導体素子。
  8. 前記絶縁部はハフニウム，ジルコニウム，アルミニウム，タンタル，チタン，イットリウムおよびランタノイドのうち少なくとも１つの元素の酸化物または酸窒化物を含む
    請求項１に記載の半導体素子。
  9. 前記絶縁部は窒化シリコンを含む
    請求項１に記載の半導体素子。
  10. 前記絶縁膜はハフニウム，ジルコニウム，アルミニウム，タンタル，チタン，イットリウムおよびランタノイドのうち少なくとも１つの元素の酸化物または酸窒化物を含む
    請求項２に記載の半導体素子。
  11. 平面視で前記コンタクトから前記コンタクトの周縁近傍にかけて前記第２導電型領域を有する
    請求項１に記載の半導体素子。
  12. 前記第２導電型領域は互いに不純物濃度の異なる複数の領域からなり、より不純物濃度の低い領域内に不純物濃度の高い領域が設けられている
    請求項１に記載の半導体素子。
  13. 前記一対の電極は第１保持容量である
    請求項３に記載の半導体素子。
  14. 前記半導体基板の外に第２保持容量を有する
    請求項５に記載の半導体素子。
  15. 前記第２光電変換部に光を集めるオンチップレンズと、
    前記オンチップレンズと前記第２光電変換部との間に設けられると共に、前記オンチップレンズの屈折率との差が０．１以下の屈折率を有する封止膜とを更に備えた
    請求項５に記載の半導体素子。
  16. 前記封止膜の構成材料は前記オンチップレンズの構成材料と同じである
    請求項１５に記載の半導体素子。
  17. 前記オンチップレンズは窒化シリコン，酸窒化シリコンまたは酸化アルミニウムを含む
    請求項１５に記載の半導体素子。
  18. 前記オンチップレンズは、前記封止膜との間の凹凸を埋める平坦化部を有する
    請求項１５に記載の半導体素子。
  19. 半導体素子を有し、
    前記半導体素子は
    半導体基板内の第１導電型領域と、
    前記第１導電型領域内に設けられると共に、前記半導体基板の一面との間に離間部を有する第２導電型領域と、
    前記第２導電型領域と外部配線とを電気的に接続させるコンタクトと、
    前記コンタクトの周囲に、前記第１導電型領域から前記第２導電型領域にかけて設けられた絶縁部とを備えた
    半導体装置。
JP2013013554A 2013-01-28 2013-01-28 半導体素子およびこれを備えた半導体装置 Pending JP2015053296A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013013554A JP2015053296A (ja) 2013-01-28 2013-01-28 半導体素子およびこれを備えた半導体装置
CN201410027529.2A CN103972254B (zh) 2013-01-28 2014-01-21 半导体器件和包括该半导体器件的半导体装置
US14/160,016 US9219100B2 (en) 2013-01-28 2014-01-21 Semiconductor device and solid-state image pickup unit
US14/939,280 US9786708B2 (en) 2013-01-28 2015-11-12 Unit pixel having an insulated contact penetrating a charge accumulation region, solid-state image pickup unit including the same, and method of manufacturing the unit pixel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013013554A JP2015053296A (ja) 2013-01-28 2013-01-28 半導体素子およびこれを備えた半導体装置

Publications (1)

Publication Number Publication Date
JP2015053296A true JP2015053296A (ja) 2015-03-19

Family

ID=51221940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013013554A Pending JP2015053296A (ja) 2013-01-28 2013-01-28 半導体素子およびこれを備えた半導体装置

Country Status (3)

Country Link
US (2) US9219100B2 (ja)
JP (1) JP2015053296A (ja)
CN (1) CN103972254B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017073334A1 (ja) * 2015-10-27 2017-05-04 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
JP2018098495A (ja) * 2016-12-14 2018-06-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2019004043A (ja) * 2017-06-15 2019-01-10 ルネサスエレクトロニクス株式会社 固体撮像素子およびその製造方法
JP2019133964A (ja) * 2016-08-08 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および撮像装置
JPWO2018169009A1 (ja) * 2017-03-16 2020-01-16 シャープ株式会社 撮像装置およびｘ線撮像装置
WO2021100446A1 (ja) * 2019-11-20 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US11282884B2 (en) 2016-12-14 2022-03-22 Sony Semiconductor Solutions Corporation Solid-state imaging device and method for producing the same, and electronic device
US11730004B2 (en) 2016-07-20 2023-08-15 Sony Group Corporation Solid-state imaging element and solid-state imaging apparatus
WO2023228704A1 (ja) * 2022-05-27 2023-11-30 ソニーセミコンダクタソリューションズ株式会社 半導体デバイス、電子機器、および製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053296A (ja) * 2013-01-28 2015-03-19 ソニー株式会社 半導体素子およびこれを備えた半導体装置
JP6037878B2 (ja) * 2013-02-13 2016-12-07 オリンパス株式会社 撮像装置
US20150263056A1 (en) * 2014-03-12 2015-09-17 Aeroflex Colorado Springs Inc. Structures and methods of forming photodiode arrays having through-semiconductor vias
FR3027732B1 (fr) * 2014-10-27 2016-12-23 Commissariat Energie Atomique Capteur d'image a electrodes verticales
WO2016121521A1 (ja) 2015-01-29 2016-08-04 ソニー株式会社 固体撮像素子および電子機器
JP6780421B2 (ja) * 2016-03-01 2020-11-04 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
JP6515046B2 (ja) * 2016-03-10 2019-05-15 東芝メモリ株式会社 半導体記憶装置
KR102577261B1 (ko) 2017-01-09 2023-09-11 삼성전자주식회사 이미지 센서, 이미지 센서 제조 방법
CN112514074A (zh) * 2018-07-31 2021-03-16 索尼半导体解决方案公司 摄像元件和摄像装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019781A (ja) * 2003-06-27 2005-01-20 Trecenti Technologies Inc 固体撮像装置およびその製造方法
JP4911445B2 (ja) * 2005-06-29 2012-04-04 富士フイルム株式会社 有機と無機のハイブリッド光電変換素子
CN100463205C (zh) * 2005-09-05 2009-02-18 株式会社东芝 固体摄像装置及其制造方法
WO2007059283A2 (en) * 2005-11-15 2007-05-24 California Institute Of Technology Back-illuminated imager and method for making electrical and optical connections to same
JP4742057B2 (ja) * 2007-02-21 2011-08-10 富士フイルム株式会社 裏面照射型固体撮像素子
JP4384198B2 (ja) * 2007-04-03 2009-12-16 シャープ株式会社 固体撮像装置およびその製造方法、電子情報機器
JP5231890B2 (ja) * 2008-07-31 2013-07-10 株式会社東芝 固体撮像装置とその製造方法
JP5564847B2 (ja) * 2009-07-23 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5482025B2 (ja) * 2009-08-28 2014-04-23 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
KR101411800B1 (ko) * 2009-12-26 2014-06-24 캐논 가부시끼가이샤 고체 촬상 장치 및 촬상 시스템
JP5509846B2 (ja) * 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP2012060076A (ja) 2010-09-13 2012-03-22 Panasonic Corp 固体撮像装置およびその製造方法
JP2012156310A (ja) * 2011-01-26 2012-08-16 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2013026332A (ja) * 2011-07-19 2013-02-04 Sony Corp 固体撮像素子および製造方法、並びに電子機器
JP5780402B2 (ja) * 2011-12-27 2015-09-16 ソニー株式会社 半導体素子、半導体素子の製造方法、固体撮像装置および電子機器
CN104081526B (zh) * 2012-01-25 2017-04-05 索尼公司 光电转换器件、制造光电转换器件的方法、固态成像装置和电子设备
JP2015053296A (ja) * 2013-01-28 2015-03-19 ソニー株式会社 半導体素子およびこれを備えた半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017073334A1 (ja) * 2015-10-27 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
WO2017073334A1 (ja) * 2015-10-27 2017-05-04 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
US10396108B2 (en) 2015-10-27 2019-08-27 Sony Semiconductor Solutions Corporation Solid-state imaging element, solid-state imaging element manufacturing method, and electronic apparatus
JP7126826B2 (ja) 2015-10-27 2022-08-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
US11730004B2 (en) 2016-07-20 2023-08-15 Sony Group Corporation Solid-state imaging element and solid-state imaging apparatus
JP2019133964A (ja) * 2016-08-08 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および撮像装置
US11282884B2 (en) 2016-12-14 2022-03-22 Sony Semiconductor Solutions Corporation Solid-state imaging device and method for producing the same, and electronic device
JP2018098495A (ja) * 2016-12-14 2018-06-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP7013209B2 (ja) 2016-12-14 2022-01-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
JPWO2018169009A1 (ja) * 2017-03-16 2020-01-16 シャープ株式会社 撮像装置およびｘ線撮像装置
JP2019004043A (ja) * 2017-06-15 2019-01-10 ルネサスエレクトロニクス株式会社 固体撮像素子およびその製造方法
JP7038494B2 (ja) 2017-06-15 2022-03-18 ルネサスエレクトロニクス株式会社 固体撮像素子
WO2021100446A1 (ja) * 2019-11-20 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2023228704A1 (ja) * 2022-05-27 2023-11-30 ソニーセミコンダクタソリューションズ株式会社 半導体デバイス、電子機器、および製造方法

Also Published As

Publication number Publication date
CN103972254B (zh) 2017-05-17
US20160064440A1 (en) 2016-03-03
US20140209876A1 (en) 2014-07-31
US9786708B2 (en) 2017-10-10
CN103972254A (zh) 2014-08-06
US9219100B2 (en) 2015-12-22

Similar Documents

Publication Publication Date Title
US9786708B2 (en) Unit pixel having an insulated contact penetrating a charge accumulation region, solid-state image pickup unit including the same, and method of manufacturing the unit pixel
US10608051B2 (en) Solid-state image pickup device and manufacturing method thereof, and electronic apparatus
US9614010B2 (en) Solid-state image sensing device having an organic photoelectric conversion section fills a depression section and solid-state image pickup unit including same
US9281486B2 (en) Semiconductor device, method of manufacturing semiconductor device, solid-state imaging unit, and electronic apparatus
US9490441B2 (en) Semiconductor device, method of manufacturing semiconductor device, solid-state image pickup unit, and electronic apparatus
JP6136663B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP6190392B2 (ja) 固体撮像素子および電子機器
KR102045588B1 (ko) 고체 촬상 장치 및 그 제조 방법, 전자 기기
WO2016056397A1 (ja) 撮像装置、製造装置、製造方法
JP2014011392A (ja) 固体撮像装置及びその製造方法、電子機器
US20140077324A1 (en) Solid-state image pickup device, method of manufacturing solid-state image pickup device, and electronic apparatus
JP2013135123A (ja) 半導体装置、半導体装置の製造方法、固体撮像装置および電子機器
JP2014078673A (ja) 固体撮像装置および固体撮像装置の製造方法ならびに電子機器
WO2017169231A1 (ja) 撮像素子および電子機器
WO2017061176A1 (ja) 固体撮像素子および固体撮像素子の製造方法