CN100463205C - 固体摄像装置及其制造方法 - Google Patents

Abstract

提供一种固体摄像装置，其特征在于，包括：半导体基板，其具有：存储通过在上述半导体基板的表层部形成的光电转换部的光电转换产生的信号电荷的第1导电类型的第1杂质区域；在上述第1杂质区域之下形成的上述第1导电类型的第2杂质区域；在上述半导体基板的厚度方向贯通上述半导体基板、并将存储在上述第1杂质区域的信号电荷传送到上述第2杂质区域的第1栅电极；以及在上述半导体基板的背面侧形成的、输入向第2杂质区域传送的信号电荷的信号处理部。

Description

固体摄像装置及其制造方法

相关申请的交叉参考

本申请基于并要求2005年9月5日申请的在先日本专利申请No.2005-257085和2006年7月18日申请的在先日本专利申请No.2006-197075的优先权，在此引用其全部内容作为参考。

技术领域

本发明涉及一种固体摄像装置及其制造方法。

背景技术

近年来，在CMOS图像传感器等固体摄像装置中，由于小型化和多像素化的要求，正在推进像素尺寸的微细化。现在，固体摄像装置被构成为在光电二极管上形成除了滤色器和微透镜之外的垂直信号线这样的布线等。

但是，如果进一步推进像素尺寸的微细化并使布线更多层化，则在如上述的结构中，由于增大从传感器表面到光电二极管的距离，因此倾斜入射的光对布线产生干涉(阴影)。其结果，光难以到达光电二极管，光向光电二极管的入射效率降低。

另外，公开了一种技术，其在像素间的元素分离层内嵌入栅电极，通过该栅电极，将在构成光电二极管的N型杂质区域内存储的信号电荷传送到在N型杂质区域上形成的N型浮置扩散区域(例如，参照专利文献1)。但是，在该技术中，由于在光电二极管上形成垂直信号等的布线，因此要解决上述问题是困难的。

[专利文献1]特开2005-38908号公报

发明内容

根据本发明的一种方式，提供一种固体摄像装置，其特征在于，包括:

半导体基板，其包括:

在上述半导体基板内形成的、并存储通过在上述半导体基板的表层部形成的光电转换部的光电转换生成的信号电荷的第1导电类型的第1杂质区域；

在上述半导体基板内并且在上述第1杂质区域下形成的上述第1导电类型的第2杂质区域；以及

在上述半导体基板的厚度方向贯通上述半导体基板，并将存储在上述第1杂质区域的信号电荷传送到上述第2杂质区域的第1栅电极；以及

在上述半导体基板的背面侧形成的、并输入向上述第2杂质区域传送的信号电荷的信号处理部。

根据本发明的另一种方式，提供一种固体摄像装置，其特征在于，包括:半导体基板，其包括:

在上述半导体基板内形成的、存储通过在上述半导体基板的表层部形成的光电转换部的光电转换生成的信号电荷的第1导电类型的第1杂质区域；

在上述半导体基板内并且在上述第1杂质区域更下方形成的上述第1导电类型的第2杂质区域；以及

在上述半导本基板的厚度方向贯通上述半导体基板，并将存储在上述第1杂质区域的信号电荷传送到上述第2杂质区域的第1栅电极；以及

与上述第1杂质区域接触并到达上述半导体基板的背面的第1导电类型的溢漏(overflow drain)单元；以及

在上述半导体基板的背面侧形成的、输入向上述第2杂质区域传送的信号电荷的信号处理部。

根据本发明的另一种方式，提供一种固体摄像装置的制造方法，其特征在于，包括:

在半导体基板的表层部形成用于存储通过光电转换生成的信号电荷的第1导电类型的第1杂质区域的工序；

形成贯通半导体基板的沟槽的工序；

通过向上述沟槽的至少一个侧面侧导入第1导电类型的杂质，在上述半导体基板内，在上述第1杂质区域更下方形成第1导电类型的第2杂质区域的工序；

在上述沟槽内，隔着绝缘膜嵌入导电材料，形成栅电极的工序；以及

在上述半导体基板的背面侧形成输入向上述第2杂质区域传送的信号电荷的信号处理部的工序。

附图说明

图1是根据本发明的第1实施方式的CMOS图像传感器1的典型纵剖面图。

图2是根据本发明的第1实施方式的省略了微透镜及滤色器的状态的CMOS图像传感器1的典型平面图。

图3是根据本发明的第1实施方式的省略了微透镜及滤色器的状态的另一种CMOS图像传感器1的典型平面图。

图4是根据本发明的第1实施方式的CMOS图像传感器1的典型电路图。

图5A～C是典型地表示根据本发明的第1实施方式的CMOS图像传感器1的制造工艺图。

图6A～C是典型地表示根据本发明的第1实施方式的CMOS图像传感器1的制造工艺图。

图7A～C是典型地表示根据本发明的第1实施方式的CMOS图像传感器1的制造工艺图。

图8A～C是典型地表示根据本发明的第1实施方式的CMOS图像传感器1的制造工艺图。

图9是根据本发明的第2实施方式的省略了CMOS图像传感器101的微透镜及滤色器的状态的典型平面图。

图10是沿图9所示的CMOS图像传感器101的A-A线的纵剖面图。

图11是沿图9所示的CMOS图像传感器101的B-B线的纵剖面图。

图12A、B是典型地表示根据本发明的第2实施方式的CMOS图像传感器101的制造工艺图。

图13A、B是典型地表示根据本发明的第2实施方式的CMOS图像传感器101的制造工艺图。

图14A、B是典型地表示根据本发明的第2实施方式的CMOS图像传感器

101的制造工艺图。

图15A、B是典型地表示根据本发明的第2实施方式的CMOS图像传感器101的制造工艺图。

图16A、B是典型地表示根据本发明的第2实施方式的CMOS图像传感器101的制造工艺图。

图17A、B是典型地表示根据本发明的第2实施方式的CMOS图像传感器101的制造工艺图。

图18A、B是典型地表示根据本发明的第2实施方式的CMOS图像传感器101的制造工艺图。

图19A、B是典型地表示根据本发明的第2实施方式的CMOS图像传感器101的制造工艺图。

图20A、B是典型地表示根据本发明的第2实施方式的CMOS图像传感器101的制造工艺图。

图21A、B是典型地表示根据本发明的第2实施方式的CMOS图像传感器101的制造工艺图。

具体实施方式

下面，参照附图说明实施方式。另外，在本实施方式中，作为固体摄像装置，对使用CMOS图像传感器的例子进行说明。

(第1实施方式)

图1是根据本发明的第1实施方式的CMOS图像传感器的典型纵剖面图，图2是根据本发明的第1实施方式的省略了微透镜以及滤色器的状态的CMOS图像传感器的典型平面图。图3是根据本发明的第1实施方式的省略了微透镜以及滤色器的状态的另一种CMOS图像传感器的典型平面图，图4是根据本发明的第1实施方式的CMOS图像传感器的典型的电路图。

如图1及2所示，CMOS图像传感器1包括厚度约100μm的半导体基板2。例如，半导体基板2具有:P型Si基板(第5杂质区域)3；在P型Si基板3上形成的、并且杂质浓度比P型Si基板3高的P+型外延层(第4杂质区域)4；以及在P+型外延层4上形成的、并且杂质浓度与P型Si基板3大致相等的P型外延层(第3杂质区域)5。

另外，由于具有如上所述的多层结构，因此半导体基板2的厚度依赖于各层的厚度等，可以从几μm数量级到几百μm数量级适当地变化而加以使用。

P型Si基板3以及P型外延层5的杂质浓度为1.0×1018/cm3左右，P+型外延层4的杂质浓度为1.0×1020/cm3左右。此外，P+型外延层4和P型外延层5的总厚度为5～10μm左右。

在半导体基板2，形成贯通半导体基板2的厚度方向的沟槽2a。沟槽2a的宽度为大约0.8μm左右。

在沟槽2a的内壁形成栅绝缘膜6，在栅绝缘膜6的内侧区域形成栅电极7。栅电极(第1栅电极)7用于通过施加电压读出在后述的N型杂质区域(第1杂质区域)9中存储的信号电荷，并将其传送到后述的电荷存储区域13。即，在该部分形成传输晶体管8，其中将N型杂质区域9作为源，栅电极7作为栅，电荷存储区域(第2杂质区域)13作为漏。另外，对与沟槽2a的宽度方向(图2中的纸面横方向)邻接的栅电极7，通过后述的读出控制线29施加共同的电压。

在作为半导体基板2的表层部的P型外延层5的上部形成有作为第1杂质区域的N型杂质区域9，其一个侧面隔着栅绝缘膜6与栅电极7邻接。在此，由P型外延层5和N型杂质区域9构成作为将入射的光转换成信号电荷的光电转换部的光电二极管10，并在N型杂质区域9存储通过光电转换产生的信号电荷。

N型杂质区域9中与栅电极7邻接的一个侧部形成得比N型杂质区域9的其它部分深，并且该侧部的底面与P+型外延层4邻接。N型杂质区域9的另一个侧面与用于实现像素P之间的元素分离的沟道终止区域(第8杂质区域)11邻接。

沟道终止区域11由P+型杂质区域构成，并在P型外延层5、P+型外延层4以及P型Si基板3的上部形成。沟道终止区域11的侧面与邻接的像素P的栅绝缘膜6邻接。即，沟道终止区域11在沟槽2a的宽度方向(图2中的纸面横方向)上与栅绝缘膜6并列。

如图3所示，沟道终止区域11也可以在半导体基板2内形成，使得与两侧面相邻的像素P的N型杂质区域9邻接。即，沟道终止区域11在沟槽2a的长度方向(图3中的纸面上下方向)上与栅绝缘膜6并列。在这种情况下，像素P之间的元素分离一部分通过栅绝缘膜6、剩余部分通过沟道终止区域11进行。

另外，在图2以及图3中，在沟槽2a的宽度方向的像素P之间的元素分离通过栅绝缘膜6和沟道终止区域11进行，而像素P之间的纵方向的元素分离通过在该部分的半导体基板2形成的作为P+型杂质区域的沟道终止区域(第7杂质区域)12进行。

在N型杂质区域9之下并且在P型Si基板3内，形成作为传送在N型杂质区域9中存储的信号电荷的第2杂质区域的电荷存储区域13。电荷存储区域13由N型杂质区域构成，其一个侧面隔着栅绝缘膜6与栅电极7邻接，上表面与P+型外延层4邻接。

在P型Si基板3的底部，作为后述的信号处理部20的一部分，形成传送在电荷存储区域13中存储的信号电荷的浮置扩散区域(第6杂质区域)14(以下称该区域为“FD区域”)。FD区域14由N型杂质区域构成。当将在电荷存储区域13中存储的信号电荷传送到FD区域14时，对后述的传输晶体管21的栅电极(第2栅电极)21a施加电压。

在半导体基板2的表面侧，形成滤色器15；在滤色器15上，形成作为用于聚光并将光导入光电二极管10的透镜的微透镜16。

在半导体基板2的背面侧(P型Si基板3的背面侧)，形成用于输入传送到电荷存储区域13的信号电荷的信号处理部20。如图4所示，信号处理部20具有:传输晶体管21、复位晶体管22、放大晶体管23、垂直选择晶体管24、水平选择晶体管25、垂直扫描电路26、水平扫描电路27、CDS电路(相关双重采样电路)28、读出控制线29、30、复位控制线31、漏极线32、垂直信号线33、水平信号线34、垂直选择控制线35、水平选择控制线36、放大器37等。

传输晶体管21将在电荷存储区域13存储的信号电荷传送到FD区域14，并将电荷存储区域13作为源，栅电极21a作为栅，FD区域14作为漏。栅电极21a与读出控制线30电连接。另外，读出控制线29与传输晶体管8的栅电极7电连接。

复位晶体管22定期将在FD区域14中存储的信号电荷复位，复位晶体管22的源极与FD区域14电连接，栅极与复位控制线31电连接，漏极与漏极线32电连接。

放大晶体管23检测FD区域14的电位变化，并将其转换为电流信号。放大晶体管23的漏极与垂直选择晶体管24的源极电连接，栅极与FD区域14电连接，源极与垂直信号线33电连接。

垂直选择晶体管24以及水平选择晶体管25用于选择特定的像素列，垂直选择晶体管24的漏极与漏极线32电连接，栅极与垂直选择控制线35电连接，水平选择晶体管25的漏极与垂直信号线33电连接，栅极与水平选择控制线36电连接，源极与水平信号线34电连接。

另外，各像素P包括:光电二极管10，传输晶体管8、21，复位晶体管22，放大晶体管23以及垂直选择晶体管24。

垂直扫描电路26对读出控制线29等施加电压，并控制传输晶体管8等；而水平扫描电路27对水平选择控制线36施加电压，并控制水平选择晶体管25。

CDS电路28用于除去由于像素P中包含的传输晶体管8等的阈值电压的偏差而引起的固定模式噪声，并介于垂直信号线33之间。CDS电路28由例如2个电容器(未图示)、采样晶体管(未图示)以及箝位晶体管(未图示)构成。

CMOS图像传感器1的操作按如下方式进行。首先，通过垂直扫描电路26对垂直选择控制线35施加电压，使垂直选择晶体管24导通，并选择特定的像素列。

接着，在该状态下，通过垂直扫描电路26对读出控制线29施加电压，使传输晶体管8导通，将在N型杂质区域9中存储的信号电荷传送到电荷存储区域13。

然后，在传输晶体管8截止的状态下，通过垂直扫描电路26对读出控制线30施加电压，使传输晶体管21导通，将在电荷存储区域13中存储的信号电荷传送到FD区域14。

在FD区域14中，由于因该信号电荷的传送操作而产生电位变化，因此从放大晶体管23向垂直信号线33输出与该电位变化对应的电流信号。另外，通过由垂直扫描电路26对复位控制线31施加电压，使复位晶体管22导通，复位FD区域14的电位。

输出到垂直信号线33的电流信号经由通过CDS电路28以及水平扫描电路27选择导通的水平选择晶体管25，输出到水平信号线34，由放大器37放大，并输出到外部。

CMOS图像传感器1可以按以下所述的制作。图5A～图8C是典型地示出根据本发明的第1实施方式的CMOS图像传感器1的制造过程的图。

首先，如图5A所示，在厚度为几百μm的P型Si基板3上，形成P+型外延层4，此后，形成P型外延层5，从而形成半导体基板2。

在形成半导体基板2之后，如图5B所示，通过光刻法形成抗蚀剂图形41，此后，将抗蚀剂图形41作为掩膜，采用离子注入法将磷和砷等N型杂质注入P型外延层5中，在P型外延层5形成作为N型杂质区域9的一部分的N型杂质区域42。

在形成N型杂质区域42之后，除去抗蚀剂图形41，此后，如图5C所示，通过退火，使构成N型杂质区域42的N型杂质扩散。这样，N型杂质区域42的深度为1～2μm左右。

在形成N型杂质区域42之后，在P型外延层5上形成厚3μm左右的SiO₂膜43。此后，如图6A所示，研磨P型Si基板3的背面，使得半导体基板2的厚度为100μm左右。另外，也可以预先准备半导体基板2的厚度为100μm左右的薄的P型Si基板3，在该P型Si基板3上形成P+型外延层4以及P型外延层5。在这种情况下，能够节约研磨P型Si基板3的背面的时间。

在研磨了P型Si基板3的背面之后，在SiO2膜43上通过光刻法形成抗蚀剂图形(未图示)，此后，将抗蚀剂图形作为掩膜，利用反应性离子蚀刻(RIE)蚀刻SiO2膜43。然后，除去抗蚀剂图形。接着，如图6B所示，将形成图形的SiO₂膜43作为掩膜，利用反应性离子蚀刻或湿法蚀刻在厚度方向蚀刻半导体基板2，形成沟槽2a。在此，控制蚀刻，使其到达P型Si基板3的上部停止。

蚀刻直到P型Si基板3的上部之后，如图6C所示，利用倾斜离子注入法，向沟槽2a一侧的内壁注入硼等P型杂质，形成沟道终止区域11。

在形成沟道终止区域11之后，如图7A所示，将SiO₂膜43作为掩膜，利用反应性离子蚀刻或湿法蚀刻蚀刻P型Si基板3，使沟槽2a贯通。

使沟槽2a贯通之后，如图7B所示，利用倾斜离子注入法，向与形成沟道终止区域11的内壁相对的沟槽2a的内壁注入N型杂质，在P型外延层5内形成N型杂质区域9，其一侧的侧面与沟槽2a邻接，并且端部的下表面与P⁺型外延层4邻接；同时在P型Si基板3内形成电荷存储区域13，其一侧的侧面与沟槽2a邻接，并且上表面与P+型外延层4邻接。

此后，通过退火使构成沟道终止区域11的P型杂质、构成N型杂质区域9以及电荷存储区域13的N型杂质扩散。另外，在图7B中，示出了从半导体基板2的表面和背面两侧注入N型杂质并形成N型杂质区域9以及电荷存储区域13的情况，但是也可以仅从半导体基板2的表面侧以及背面侧的一侧注入N型杂质，形成N型杂质区域9以及电荷存储区域13。

接着，热氧化沟槽2a的内壁，如图7C所示，形成栅绝缘膜6，此后，在栅绝缘膜6的内侧区域填入例如多晶硅等导电材料，形成栅电极7。在形成栅电极7之后，通过机械化学研磨(CMP)研磨半导体基板2的表面以及背面。另外，通过该工序除去SiO2膜43。

在研磨了半导体基板2的表面以及背面之后，利用光刻法在半导体基板2的背面侧形成抗蚀剂图形(未图示)，将抗蚀剂图形作为掩膜，利用离子注入法向P型Si基板3的底部注入N型杂质，如图8A所示，在P型Si基板3的底部形成FD区域14。然后，通过退火使构成FD区域14的N型杂质扩散。

在形成FD区域14之后，除去抗蚀剂图形，此后，如图8B所示，在P型Si基板3的背面侧形成信号处理部20。另外，从效率方面来说，优选地，使用与在信号处理部20内形成的布线焊盘相同的材料(例如铝)，通过与布线焊盘相同的工序形成栅电极21a，但也可以使用多晶硅，通过与布线焊盘不同的工序形成栅电极21a。

最后，如图8C所示，在N型杂质区域9上利用光刻法形成滤色器15，进而在滤色器15上形成微透镜16。通过这样，制作出图1所示的CMOS图像传感器1。

在本实施方式中，如图1所示，由于在半导体基板2的背面侧形成信号处理部20，因此，入射到在半导体基板2内形成的光电二极管10的光不会对信号处理部20的布线等产生干涉。这样，即使是对于光电二极管10倾斜入射的光也能够到达光电二极管10，其结果，能够提高光对光电二极管10的入射效率。

在此，在半导体基板2的背面侧上形成信号处理部20的情况下，虽然需要从N型杂质区域9向信号处理部20传送信号电荷，但是，在本实施方式中，由于在N型杂质区域9下形成有电荷存储区域13，并且在半导体基板2内形成栅电极7，因此能够将存储在N型杂质区域9中的信号电荷传送到信号处理部20。

在本实施方式中，由于在半导体基板2的背面侧形成信号处理部20，因此能够增大CMOS图像传感器的平面中光电二极管10的区域。因此，能够更加提高光对光电二极管10的入射效率。另外，由于能够增大光电二极管10的区域(减少无效区域)，因此可以在滤色器15上省略微透镜16。

在本实施方式中，如图3所示，在沟槽2a的长度方向形成与栅绝缘膜6并列的沟道终止区域11并进行像素P之间的元素分离的情况下，能够抑制半导体基板2的机械强度的下降。即，虽然栅绝缘膜6以及栅电极7在贯通半导体基板2的沟槽2a内形成，但是，由于在沟槽2a的长度方向上像素P之间非常狭窄，因此，在沿沟槽2a的长度方向排列沟槽2a的情况下，担心半导体基板2的机械强度下降。

与此相对，在沟槽2a的长度方向形成与栅绝缘膜6并列的沟道终止区域11并进行像素P之间的元素分离的情况下，与半导体基板2相对的沟槽2a所占的比例减少了。因此，能够抑制半导体基板2的机械强度的下降。

另外，本发明并不限于上述的实施方式的记载内容，其结构和材料、各部件的配置等，在不脱离本发明的精神的范围下，可以进行适当的变更。例如，在上述实施方式中，作为固体摄像装置，虽然对CMOS图像传感器1进行了说明，但也可以是CCD图像传感器。

在上述实施方式中，虽然将第1杂质区域作为N型杂质区域9进行说明，但是第1杂质区域也可以是与N型杂质区域9不同的区域。即，第1杂质区域也可以是从N型杂质区域9直接或间接传送信号电荷的N型杂质区域。

在上述实施方式中，虽然将第2杂质区域作为电荷存储区域13进行说明，但是，在通过栅电极7从N型杂质区域9不经由电荷存储区域13将信号电荷传送到FD区域14的情况下，也可以将第2杂质区域作为FD区域14。

(第2实施方式)

从图9到图11是本发明的第2实施方式的CMOS图像传感器101的典型结构图。图9是本发明的第2实施方式的省略了微透镜以及滤色器的状态的CMOS图像传感器的典型平面图。图10和图11分别是沿图9所示的CMOS图1像传感器101的A-A线的纵剖面图和沿B-B线的纵剖面图。此外，本实施方式的CMOS图像传感器101的典型电路图与图4相同，在此省略。

在本实施方式中，与上述第1实施方式比较，不同之处在于，在起到相邻的像素P之间的元素分离作用的沟道终止区域11的大致中央部设置溢漏单元31，以及以与沟道终止区域11和溢漏单元31相对的方式设置P型杂质层32，关于其它的结构与前面的实施方式相同。另外，对于与前面的实施方式相同的结构更素，使用相同的参照符号。

如图10和图11所示，CMOS图像传感器101包括厚度约100μm的半导体基板2。半导体基板2与第1实施方式相同地，包括:例如P型Si基板(第5杂质区域)3，在P型Si基板3上形成的、并且杂质浓度比P型Si基板3高的P+型外延层(第4杂质区域)4，以及在P⁺型外延层4上形成的、并且杂质浓度与P型Si基板3大致相等的P型外延层(第3杂质区域)5。另外，由于具有上述的多层结构，半导体基板2的厚度取决于各层的厚度等，可以从几μm的数量级到几百μm的数量级适当变化而加以使用。

P型Si基板3以及P型外延层5的杂质浓度为例如1.0×10¹8/cm3左右，P+型外延层4的杂质浓度为例如1.0×1020/cm3左右。此外，P+型外延层4和P型外延层5的总厚度为例如5～10μm左右。

在半导体基板2中，形成贯通半导体基板2的厚度方向的沟槽2a。沟槽2a的宽度为例如大约0.8μm左右。

在沟槽2a的内壁形成栅绝缘膜6，在栅绝缘膜6的内侧区域形成栅电极7(第1栅电极)。栅电极7与前面的实施方式相同，用于通过施加电压读出在N型杂质区域9中存储的信号电荷，并将其传送到电荷存储区域13。即，在该部分中，形成传输晶体管8，其中将N型杂质区域9作为源，栅电极7作为栅，电荷存储区域13作为漏。另外，对与沟槽2a的宽度方向(图10和图11中的纸面横方向)相邻的栅电极7，通过在前述实施方式中记载的读出控制线29施加共同的电压。

在作为半导体基板2的表层部的P型外延层5上部形成有作为第1杂质区域的N型杂质区域9，其一个侧面隔着P型杂质区域32和栅绝缘膜6与栅电极7邻接。在此，由P型外延层5和N型杂质区域9构成作为将入射的光转换成信号电荷的光电转换部的光电二极管10，在N型杂质区域9中存储通过光电转换产生的信号电荷。

P型杂质区域32的底面形成得比N型杂质区域9的底面深，该底面与P+型外延层4的上表面邻接。此外，如图10所示，N型杂质区域9的一个侧面与用于实现像素P之间的元素分离的沟道终止区域(第8杂质区域)11邻接。

沟道终止区域11作为P⁺型杂质区域，在P型外延层5、P⁺型外延层4以及P型Si基板3的上部形成。沟道终止区域11的侧面与邻接的像素P的栅绝缘膜6邻接。即，沟道终止区域11在沟槽2a的宽度方向(图10中的纸面横方向)上与栅绝缘膜6并列。

沟道终止区域11在沟槽2a的长度方向(图9中的纸面上下方向)上与栅绝缘膜6并列。在该情况下，像素P之间的元素分离一部分通过栅绝缘膜6、剩余部分通过沟道终止区域11进行。

另外，在图9至图11中，在沟槽2a的宽变方向的像素P之间的元素分离通过栅绝缘膜6和沟道终止区域11进行，如图9所示，像素P之间的纵方向(深度方向)的元素分离通过在该部分的半导体基板2形成的作为P+型杂质区域的沟道终止区域12进行。

在N型杂质区域9之下并且P型Si基板3内，形成有作为传送在N型杂质区域9中存储的信号电荷的第2杂质区域的电荷存储区域13。电荷存储区域13由N型杂质区域构成，其一个侧面隔着栅绝缘膜6与栅电极7邻接，电荷存储区域13的上表面与P⁺型外延层4的底面邻接。

在P型Si基板3的底部，如前面的实施方式所记载的，作为信号处理部20的一部分，形成用于传送在电荷存储区域13存储的信号电荷的FD区域(第6杂质区域)14。FD区域14由N型杂质区域构成。当将在电荷存储区域13存储的信号电荷传送到FD区域14时，如前面的实施方式中所记载的，对传输晶体管21的栅电极(第2栅电极)21a施加电压。

另一方面，如图11所示，溢漏单元31相对于在像素P内设置传输晶体管8的沟槽2a的侧面，在面向其宽度方向(图11中的纸面横方向)的侧面设置，或者沿其侧面的栅绝缘膜在纵方向(CMOS图像传感器101的厚度方向)形成。该漏极单元31包括:含有比N型杂质区域9中N型杂质浓度更低浓度的N型杂质的第1溢漏层31a，含有比该第1溢漏层31a更低浓度的N型杂质的第2溢漏层31b，以及与第1溢漏层31a大致相同的N型杂质浓度的第3溢漏层31c。

另外，这3个溢漏层是按照以下所示的制造方法形成的，为了这些层的整体作为溢漏单元起作用，必须使各溢漏层、特别是第1溢漏层31a的N型杂质浓度比N型杂质区域9中的N型杂质浓度更低。

在上述第1实施方式中，在由P型外延层5以及N型杂质区域9构成的光电二极管10中，如果入射大于等于其允许量的光(主要是可见光波长带的光)，则通过光电转换产生过剩的电子，该过剩的电子流入邻接的像素中等，并作为噪声进行检测。

与此相对，在本实施方式中，如上所述，由于设置有溢漏单元31，因此，在光电二极管10内的N型杂质区域9中，通过入射大于等于允许量的光(主要是可见光波长带的光)产生的过剩电子通过该溢漏单元31，并从复位晶体管22(未图示)的漏极部经由漏极线向半导体基板2的外部排出。因此，能够防止上述过剩电子向邻接像素流入等，并抑制其成为噪声源。

此外，在本实施方式中，如图11所示，由于设置上述的P+型杂质层32，因此，在与传输晶体管8连接的N型杂质区域9中，抑制了由于该电位下降引起的电荷的积聚。其结果，当复位传输晶体管8时，上述过剩电子在光电二极管10中逆流，抑制其成为噪声源。

另外，优选地，溢漏单元31中的第1溢漏层31a的N型杂质浓度比N型杂质区域9的低约1个数量级的比例，具体地，可以为5×10¹⁵cm^-3～1×10¹⁶cm^-3。此外，优选地，第2溢漏层31b的N型杂质浓度比N型杂质区域9高约1个数量级的比例，具体地，可以为1×10¹⁷cm-3～5×10¹⁷cm-3。此外，优选地，N型杂质区域9的N型杂质浓度为5×10¹6cm^-3～1×10¹7cm-3。

在半导体基板2的表面侧，形成滤色器15，而在滤色器15上形成用于聚光并将光导向光电二极管10的作为透镜的微透镜16。

在半导体基板2的背面侧(P型Si基板3的背面侧)，形成用于输入传送到电荷存储区域13的信号电荷的信号处理部20。如图4所示，信号处理部20具有:传输晶体管21、复位晶体管22、放大晶体管23、垂直选择晶体管24、水平选择晶体管25、垂直扫描电路26、水平扫描电路27、CDS电路(相关双重采样电路)28、读出控制线29、30、复位控制线31、漏极线32、垂直信号线33、水平信号线34、垂直选择控制线35、水平选择控制线36、和放大器37等。

在以下的记载中，由于传输晶体管21与上述第1实施方式相同，因此在此省略说明。

此外，在本实施方式的CMOS图像传感器101中，也可以根据图4所示的电路，与上述第1实施方式相同地进行驱动。

在本实施方式中，由于在半导体基板2的背面侧形成信号处理部20，因此入射到在半导体基板2内形成的光电二极管10的光也不会对信号处理部20的布线等产生干涉。这样，即使是相对于光电二极管10倾斜入射的光也能够到达光电二极管10，其结果，能够提高光向光电二极管10的入射效率。

进一步地，由于隔着P+杂质层32在N型杂质区域9的更下方形成电荷存储区域13，并且在半导体基板2内形成栅电极7，因此能够通过该传输晶体管8将存储在N型杂质区域9的信号电荷传送到信号处理部20。

此外，由于在半导体基板2的表面侧形成光电二极管10，另一方面，在其背面侧形成信号处理部20，因此能够增大CMOS图像传感器101的平面中的光电二极管10的区域。这样，能够更加提高光向光电二极管10的入射效率。另外，由于能够增大光电二极管10的区域(减小无效区域)，因此可以在滤色器15上省略微透镜16。

进一步地，如图9所示，在沟槽2a的长度方向(纸面上下方向)形成与栅绝缘膜6并列的沟道终止区域11，进行像素P之间的元素分离。因此，贯通半导体基板2的沟槽2a占有的区域根据需要，限制在规定的容积内，能够抑制半导体基板2的机械强度的下降。

本实施方式的CMOS图像传感器101可以按以下所述的制作。图12～图21是典型地表示本例中的CMOS图像传感器101的制造过程的图。另外，在各图中，用参照符号A表示的图相当于上述图10，表示沿CMOS图像传感器101的A-A线的纵剖面图的状态，用参照符号B表示的图相当于上述图11，表示沿CMOS图像传感器101的B-B线的纵剖面图的状态。

最初，如图12所示，在厚几百μm的P型Si基板3上形成P+型外延层4，然后，形成P型外延层5，从而形成半导体基板2。

接着，如图13所示，利用光刻法形成抗蚀剂图形41，然后，将抗蚀剂图形41作为掩膜，采用离子注入法，将硼等P型杂质注入到P型外延层5，并形成P⁺型杂质区域51。

接着，如图14所示，在除去抗蚀剂图形41之后，将新的抗蚀剂图形44作为掩膜，采用离子注入法，将磷和砷等N型杂质等注入P型外延层5，然后形成作为N型杂质区域9的N型杂质区域42。

接着，除去抗蚀剂图形44，然后，如图15所示，通过退火使构成N型杂质区域42的N型杂质扩散，同时使构成P⁺型杂质区域51的P型杂质扩散，分别形成N型杂质区域9、沟道终止区域11以及P+杂质区域32。

接着，如图16所示，在N型杂质区域9、沟道终止区域11以及P⁺杂质区域32上形成厚3μm左右的SiO2膜43。此后，研磨P型Si基板3的背面，使得半导体基板2的厚度为100μm左右。另外，也可以预先准备如半导体基板2的厚度为100μm左右的薄的P型Si基板3，在该P型Si基板3上形成P⁺型外延层4以及P型外延层5。在这种情况下，能够节省研磨P型Si基板3的背面的时间。

接着，在研磨P型Si基板3的背面之后，在SiO2膜43上利用光刻法形成抗蚀剂图形(未图示)，此后，将抗蚀剂图形作为掩膜，利用反应性离子蚀刻(RIE)蚀刻SiO2膜43。然后，除去抗蚀剂图形。接着，如图17所示，将形成图形的SiO2膜43作为掩膜，利用反应性离子蚀刻或湿法蚀刻在厚度方向上蚀刻半导体基板2，形成沟槽2a。在此，进行蚀刻直到贯通P型Si基板3，形成沟槽2a作为贯通孔。

接着，如图18所示，利用倾斜离子注入法，将N型杂质注入沟槽2a的一侧的内壁，形成电荷存储区域13。此外，向沟槽2a的相反侧的规定区域注入相同的N型杂质，形成第1溢漏层31a、第2溢漏层31b以及第3溢漏层31c。这些溢漏层根据作为基极的层的P型杂质浓度，分别成为N-型杂质区域、N^-型杂质区域以及N-型杂质区域。

接着，热氧化沟槽2a的内壁，如图19所示，形成栅绝缘膜6，然后，在栅绝缘膜6的内侧区域填入例如多晶硅等导电材料，形成栅电极7。在形成栅电极7之后，通过机械化学研磨(CMP)研磨半导体基板2的表面以及背面。另外，通过该工序除去SiO₂膜43。

接着，利用光刻法，在半导体基板2的背面侧形成抗蚀剂图形(未图示)，将抗蚀剂图形作为掩膜，利用离子注入法向P型Si基板3的底部注入N型杂质，如图20所示，在P型Si基板3的底部形成FD区域14。然后，通过退火使构成FD区域14的N型杂质扩散。进一步地，在P型Si基板3的背面侧形成信号处理部20。

另外，从效率方面来说，优选地，栅电极21a使用与在信号处理部20内形成的布线焊盘相同的材料(例如铝)，通过与布线焊盘相同的工序形成，但是，也可以使用多晶硅，通过与布线焊盘不同的工序形成。

接着，如图21所示，利用光刻法，在N型杂质区域9上形成滤色器15，进而在滤色器15上形成微透镜16。这样，制作出图9～11所示的CMOS图像传感器101。

虽然以上根据上述具体例详细说明了本发明，但是本发明并不限于上述内容，在不脱离本发明的范围的限度内，可以进行各种变形和变更。

Claims (20)

1.一种固体摄像装置，其特征在于，包括：

半导体基板，其具有：

存储通过在上述半导体基板的表层部形成的光电转换部的光电转换产生的信号电荷的第1导电类型的第1杂质区域；

在上述第1杂质区域之下形成的上述第1导电类型的第2杂质区域；以及

在上述半导体基板的厚度方向贯通上述半导体基板、并将存储在上述第1杂质区域的信号电荷传送到上述第2杂质区域的第1栅电极；以及

在上述半导体基板的背面侧设置的、输入向第2杂质区域传送的信号电荷的信号处理部。

2.根据权利要求1所述的固体摄像装置，其特征在于，上述半导体基板还具有：在上述第1杂质区域之下设置的第2导电类型的第3杂质区域。

3.根据权利要求2所述的固体摄像装置，其特征在于，上述半导体基板还具有：在上述第2杂质区域和上述第3杂质区域之间设置的、与上述第3杂质区域相比杂质浓度更高的第2导电类型的第4杂质区域。

4.根据权利要求3所述的固体摄像装置，其特征在于，上述半导体基板还具有：在上述第4杂质区域之下设置的、与上述第2杂质区域邻接的第2导电类型的第5杂质区域。

5.根据权利要求4所述的固体摄像装置，其特征在于，

上述第5杂质区域到达上述半导体基板的背面侧；

上述半导体基板还具有：在其背面侧的上述第5杂质区域中选择性地设置的第1导电类型的第6杂质区域。

6.根据权利要求5所述的固体摄像装置，其特征在于，上述信号处理部具有：从上述第2杂质区域向上述第6杂质区域传送信号电荷的第2栅电极。

7.根据权利要求1所述的固体摄像装置，其特征在于，上述半导体基板还具有：在相对上述半导体基板的主表面平行的第1方向上延伸并以每像素的方式分割上述第1杂质区域的第2导电类型的第7杂质区域。

8.根据权利要求7所述的固体摄像装置，其特征在于，上述半导体基板还具有：在上述第1栅电极和上述第7杂质区域之间设置的第2导电类型的第8杂质区域。

9.一种固体摄像装置，其特征在于，包括：

半导体基板，其包括：

存储通过在上述半导体基板的表层部形成的光电转换部的光电转换产生的信号电荷的第1导电类型的第1杂质区域；

在上述半导体基板内并且在上述第1杂质区域更下方形成的上述第1导电类型的第2杂质区域；

在上述半导体基板的厚度方向贯通上述半导体基板、并将存储在上述第1杂质区域的信号电荷传送到上述第2杂质区域的第1栅电极；以及

与上述第1杂质区域接触、并到达上述半导体基板的背面的第1导电类型的溢漏单元；以及

在上述半导体基板的背面侧形成的、输入向上述第2杂质区域传送的信号电荷的信号处理部。

10.根据权利要求9所述的固体摄像装置，其特征在于，上述溢漏单元包含比上述第1杂质区域的杂质浓度低的溢漏层。

11.根据权利要求9所述的固体摄像装置，其特征在于，上述半岛体基板还具有：在上述第1杂质区域之下设置的第2导电类型的第3杂质区域。

12.根据权利要求11所述的固体摄像装置，其特征在于，上述半导体基板还具有：在上述第2杂质区域和上述第3杂质区域之间设置的、与上述第3杂质区域相比杂质浓度更高的第2导电类型的第4杂质区域。

13.根据权利要求12所述的固体摄像装置，其特征在于，上述半导体基板还具有：在上述第4杂质区域之下设置的、与上述第2杂质区域邻接的第2导电类型的第5杂质区域。

14.根据权利要求13所述的固体摄像装置，其特征在于，上述第5杂质区域到达上述半导体基板的背面侧；

上述半导体基板还具有：在其背面侧的上述第5杂质区域中选择性地设置的第1导电类型的第6杂质区域。

15.根据权利要求14所述的固体摄像装置，其特征在于，上述信号处理部具有：从上述第2杂质区域向上述第6杂质区域传送信号电荷的第2栅电极。

16.根据权利要求9所述的固体摄像装置，其特征在于，上述半导体基板还具有：在相对上述半导体基板的主表面平行的第1方向延伸、并且以每像素的方式分割上述第1杂质区域的第2导电类型的第7杂质区域。

17.根据权利要求16所述的固体摄像装置，其特征在于，上述半导体基板还具有：在上述第1栅电极和上述第7杂质区域之间设置的第2导电类型的第8杂质区域。

18.一种固体摄像装置的制造方法，其特征在于，包括：

在半导体基板的表层部形成用于存储通过光电转换产生的信号电荷的第1导电类型的第1杂质区域的工序；

形成贯通上述半导体基板的沟槽的工序；

通过对上述沟槽的至少一个侧面侧导入第1导电类型的杂质，在上述半导体基板内，在上述第1杂质区域更下方形成第1导电类型的第2杂质区域的工序；

在上述沟槽内，隔着绝缘膜填入导电材料，形成栅电极的工序；以及

在上述半导体基板的背面侧形成输入向上述第2杂质区域传送的信号电荷的信号处理部的工序。

19.根据权利要求18所述的固体摄像装置的制造方法，其特征在于，还包括：通过对上述沟槽的内壁的另一个侧面侧导入上述第1导电类型的杂质，形成与上述第1杂质区域接触的、并到达上述半导体基板的背面的第1导电类型的溢漏单元的工序。

20.根据权利要求18所述的固体摄像装置的制造方法，其特征在于，在第2导电类型的第3杂质区域的表层选择性地形成上述第1杂质区域。

Images